アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
【課題】電源投入後の最初の走査フレームで表示ノイズが現れることを防ぐことができるディスプレイ装置等を提供する。
【解決手段】ディスプレイ装置は、行及び列のマトリクス状に配置された複数の画素を有する。各画素は、画素電極と、表示素子と、画素電極により表示素子と接続されている保持容量及びスイッチング素子とを有する。ディスプレイ装置は、夫々の画素を行ごとに走査する走査動作と同期して、行単位で、保持容量を介して画素電極に相対し且つ対応する保持容量線に接続されている電極に現れる電位を２値の間で切り替える保持容量線駆動部を有する。保持容量線駆動部は、装置の電源投入後最初の走査動作の前に保持容量線の夫々を２値のうちの一方をとるよう設定する。
【解決手段】ディスプレイ装置は、行及び列のマトリクス状に配置された複数の画素を有する。各画素は、画素電極と、表示素子と、画素電極により表示素子と接続されている保持容量及びスイッチング素子とを有する。ディスプレイ装置は、夫々の画素を行ごとに走査する走査動作と同期して、行単位で、保持容量を介して画素電極に相対し且つ対応する保持容量線に接続されている電極に現れる電位を２値の間で切り替える保持容量線駆動部を有する。保持容量線駆動部は、装置の電源投入後最初の走査動作の前に保持容量線の夫々を２値のうちの一方をとるよう設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行及び列のマトリクス状に配置された複数の画素を有し、各画素は、画素電極と、表示素子と、前記画素電極により前記表示素子と接続されている保持容量及びスイッチング素子とを有するアクティブマトリクス型ディスプレイ装置、及びこれを有する電子機器に関する。
【背景技術】
【０００２】
行及び列のマトリクス状に配置された複数の画素を有するアクティブマトリクス型液晶ディスプレイ装置において、各画素は、信号線（「ソースライン」とも呼ばれる。）と走査線（「ゲートライン」とも呼ばれる。）との交差領域に設けられたスイッチング素子を有する。各画素は、更に、スイッチング素子と同じ基板上に形成される画素電極と、液晶層を介して対向する基板上に形成される共通電極とを有する。共通電極は、全ての画素に共通な電源（例えば、接地）に接続されている。スイッチング素子は、その画素が属する画素の行に対して設けられているゲートライン上の走査信号に応答して導通する。スイッチング素子が導通する期間は、一般的に「走査期間」と呼ばれる。走査期間中、画素電極は、スイッチング素子により、その画素が属する画素の列に対して設けられているソースラインに接続され、信号電圧を印加される。これにより、画素電極と共通電極との間に電位差が生じ、液晶層内で液晶分子の配向が変化する。
【０００３】
各画素は、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期（１フレーム期間）の間、信号電圧を電荷として保持するための保持キャパシタを有する。保持キャパシタは、画素電極に接続されている第１の端子と、保持容量線（「ＣＳライン」とも呼ばれる。）に接続されている第２の端子とを有する。
【０００４】
従来、アクティブマトリクス型液晶ディスプレイ装置の電力消費量を低減する手法として、容量結合駆動方式がある。この方式が採用される場合、ＣＳラインは、ゲートラインと平行に、画素の行ごとに設けられている。容量結合駆動方式は、ゲートラインを駆動するゲートドライバとＣＳラインを駆動するＣＳドライバとを同期させ、画素の行ごとに、走査期間の終了後、その行に対して設けられているＣＳラインを反転駆動する。ＣＳラインの駆動により、画素電極は、保持キャパシタを通じて一定のバイアス電圧を加えられる（例えば、特許第３４０２２７７号公報（特許文献１））。このことから、容量結合駆動方式は、画素電位シフト（Ｐｉｘｅｌ Ｐｏｔｅｎｔｉａｌ Ｓｈｉｆｔ（ＰＰＳ））駆動方式とも呼ばれる。ＰＰＳ駆動方式は、この駆動方式を用いない場合に比べて信号電圧の振幅を小さくすることができるので、電力消費量も低減され得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３４０２２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＰＰＳ駆動方式を用いるアクティブマトリクス型液晶ディスプレイ装置では、装置の電源投入後の最初の走査フレームで表示ノイズが生ずることがある。これは、最初の走査フレームが終わるまで、各ＣＳラインの電位が不定であることに起因する。その結果、最初の走査フレームにおいては、各ＣＳラインで所望の反転駆動が適切に行われないことがあり、ディスプレイ装置の画面上に表示される画像に表示ノイズが現れる。
【０００７】
本発明は、従来技術の問題を鑑み、容量結合駆動方式を用いながら、電源投入後の最初の走査フレームで表示ノイズが現れることを防ぐことができるアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、行及び列のマトリクス状に配置された複数の画素を有し、各画素は、画素電極と、表示素子と、前記画素電極により前記表示素子と接続されている保持容量及びスイッチング素子とを有する、アクティブマトリクス型ディスプレイ装置であって、前記複数の画素の列ごとに設けられる複数の信号線を駆動する信号線駆動部と、前記複数の画素の行ごとに設けられる複数の走査線を順次に駆動し、行単位で画素電極が対応する信号線と接続されるようにスイッチング素子をオンする走査線駆動部と、前記複数の画素の行ごとに設けられる複数の保持容量線を前記走査線駆動部と同期して駆動し、行単位で、保持容量を介して前記画素電極に相対し且つ対応する保持容量線に接続されている電極に現れる電位を２値の間で切り替える保持容量線駆動部とを有し、前記保持容量線駆動部は、当該アクティブマトリクス型ディスプレイ装置の電源投入後最初に前記走査線駆動部が前記複数の走査線を順次に駆動する前に、前記保持容量線の夫々を、前記２値のうちの一方である所定の値を有する電位に設定するアクティブマトリクス型ディスプレイ装置が提供される。
【０００９】
これにより、容量結合駆動方式を用いるアクティブマトリクス型ディスプレイ装置において、電源投入後の最初の走査フレームで表示ノイズが現れることを防ぐことが可能となる。
【００１０】
望ましい実施形態で、当該アクティブマトリクス型ディスプレイ装置は、前記保持容量線の夫々の電位が前記２値のうちのいずれか一方をとるよう前記保持容量線駆動部を制御する制御部を更に有し、前記制御部は、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の保持容量線の組ごとに１つの対応する制御信号を生成する。
【００１１】
更に、前記制御部が、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の隣接する保持容量線ごとに交互に前記２値の間で電位が切り替えられるよう前記保持容量線駆動部を制御する場合に、前記制御部によって生成される制御信号は、前記複数の保持容量線の夫々に必要とされる極性に応じて制御可能な独立した制御信号を有する。
【００１２】
加えて、又は代替的に、前記複数の保持容量線が、奇数行目の保持容量線から成る第１の組と、偶数行目の保持容量線から成る第２の組とに分けられる場合に、前記制御部は、前記第１の組の保持容量線に対応する第１の制御信号と、該第１の制御信号とは極性が反対であり、前記第２の組の保持容量線に対応する第２の制御信号とを生成する。
【００１３】
望ましい実施形態で、当該アクティブマトリクス型ディスプレイ装置は、前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持容量及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、前記保持容量線駆動部は、前記回路とともに前記第１の基板に形成される。これの代替の実施形態で、当該アクティブマトリクス型ディスプレイ装置は、前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持キャパシタ及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、前記信号線駆動及び前記走査線駆動部とともに前記保持容量線駆動部を含むドライバ集積回路を更に有する。
【００１４】
望ましい実施形態で、当該アクティブマトリクス型ディスプレイ装置は、例えば、テレビ受像機、ラップトップ型若しくはデスクトップ型のパーソナルコンピュータ（ＰＣ）、携帯電話機、パーソナルデジタルアシスタント（ＰＤＡ）、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョンのような、ユーザへの画像提示のためにディスプレイ装置を備える電子機器で用いられてよい。
【発明の効果】
【００１５】
本開示の実施形態により、容量結合駆動方式を用いながら、電源投入後の最初の走査フレームで表示ノイズが現れることを防ぐことができるアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置のブロック構成を表す。
【図２】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置の各画素の回路構成を表す。
【図３】従来の容量結合駆動方式のためのＣＳドライバの構成例を示すブロック図である。
【図４】ＣＳサブドライバの回路構成例を示すブロック図である。
【図５】従来の容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図６】アクティブマトリクス型ディスプレイ装置の電源投入後の各種電圧及び制御信号の挙動を表す図である。
【図７】アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号が通常動作を開始した後に関して、従来の容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図８】本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバの構成例を示すブロック図である。
【図９】本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図１０】アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号が通常動作を開始した後に関して、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図１１】本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバに供給される極性信号の様々な組み合わせを示す表である。
【図１２】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置を備える電子機器の例を示す。
【発明を実施するための形態】
【００１７】
本発明を実施するための形態を、以下、添付の図面を参照して説明する。
【００１８】
図１は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置の構成を表すブロック図である。図１のディスプレイ装置１０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、ＣＳドライバ１４と、コントローラ１５とを有する。
【００１９】
表示パネル１１は、行及び列のマトリクス状に配置されている複数の画素Ｐ１１〜Ｐｎｍ（ｍ、ｎは整数）を有する。表示パネル１１は、更に、画素の列ごとに設けられている複数のソースライン１６−１〜１６−ｍと、ソースライン１６−１〜１６−ｍと直交するよう画素の行ごとに設けられている複数のゲートライン１７−１〜１７−ｎと、ゲートライン１７−１〜１７−ｎと平行に画素の行ごとに設けられている複数のＣＳライン１８−１〜１８−ｎとを有する。
【００２０】
ソースドライバ１２は、画像データ信号に従ってソースライン１６−１〜１６−ｍを駆動する信号線駆動回路であり、ソースライン１６−１〜１６−ｍを介して画素Ｐ１１〜Ｐｎｍの夫々へ信号電圧を印加する。ゲートドライバ１３は、ゲートライン１７−１〜１７−ｎを順次に駆動する走査線駆動回路であり、ゲートライン１７−１〜１７−ｎを介して画素Ｐ１１〜Ｐｎｍの夫々について信号電圧の印加を制御する。ゲートドライバ１３は、例えばインターレース方式又はプログレッシブ方式等の走査方式に従って、行単位で画素を選択し、それらの選択された画素にソースラインを介して信号電圧が印加されるようにする。例えば液晶ディスプレイ装置では、信号電圧の印加により生ずる液晶分子の配向の変化を利用して、バックライト光又は外光（反射光）を偏光して画像を表示させることができる。
【００２１】
ＣＳドライバ１４は、ＣＳライン１８−１〜１８−ｎをゲートドライバ１３と同期して駆動する保持容量線駆動回路である。夫々の画素において、画素電極と対応するＣＳラインとの間には、画素に印加された信号電圧を次にその画素が選択されるまで保持するための保持キャパシタが設けられている。ＣＳドライバ１４は、この保持キャパシタにＣＳライン１８−１〜１８−ｎを介して電圧を印加する。
【００２２】
コントローラ１５は、ソースドライバ１２、ゲートドライバ１３及びＣＳドライバ１４を同期させ、それらの動作を制御する。
【００２３】
図２は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置における各画素の回路構成を表す。画素Ｐｊｉ（ｉ及びｊは整数であり、１≦ｉ≦ｍ且つ１≦ｊ≦ｎ。）は、その画素が属するｉ番目の列に対して設けられているソースライン１６−ｉと、その画素が属するｊ番目の行に対して設けられているゲートライン１７−ｊとの交差領域に配置されている。
【００２４】
画素Ｐｊｉは、画素電極２０と、画素電極と同じ基板上に形成されるスイッチング素子２１と、液晶層を介して画素電極２０と対向する基板上に形成される共通電極２２とを有する。明瞭さのために、図２では、画素電極２０と共通電極２２との間に液晶表示素子２３が表されている。
【００２５】
共通電極２２は、全ての画素Ｐ１１〜Ｐｎｍに共通な電源ＶＣＯＭ（例えば、接地又は定電圧源）に接続されている。
【００２６】
スイッチング素子２１は、制御端子をゲートライン１７−ｊに接続されており、ゲートライン１７−ｊ上の走査信号に応答して導通する。スイッチング素子２１が導通している走査期間中、画素電極２０は、スイッチング素子２１により、ソースライン１６−ｉに接続される。これにより、信号電圧が画素電極２０に印加され、画素電極２０と共通電極２２との間に電位差が生じ、液晶表示素子２３が駆動される。
【００２７】
画素Ｐｊｉは、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期（１フレーム期間）の間、信号電圧を電荷として保持するための保持キャパシタ２４を有する。保持キャパシタ２４は、一方の端子を画素電極２０に接続され、他方の端子をＣＳライン１８−ｊに接続されている。
【００２８】
ＣＳライン１８−１〜１８−ｎは、ＣＳドライバ１４により、ラインごとに、ゲートライン１７−１〜１７−ｎの駆動と同期して、反転駆動される。ＣＳラインの駆動により、画素電極２０は、保持キャパシタ２４を通じて一定のバイアス電圧を加えられる。このようにＣＳラインの駆動により画素電極電位をシフトさせる方式は、一般に容量結合駆動方式と呼ばれ、容量結合駆動を用いない場合に比べて信号電圧の振幅を小さくすることが可能であり、電力消費量も低減され得る。
【００２９】
以下、ＣＳドライバ１４の構成及びＣＳドライバ１４によるＣＳラインの駆動について詳述する。
【００３０】
図３は、従来の容量結合駆動方式のためのＣＳドライバ１４’の構成例を示すブロック図である。
【００３１】
ＣＳドライバ１４’は、ＣＳライン１８−１〜１８−ｎごとに１つのＣＳサブドライバ３０−１〜３０−ｎを有する。ＣＳサブドライバ３０−１〜３０−ｎは夫々、ゲートドライバ１３又はコントローラ１５から、対応するゲートライン１７−１〜１７−ｎに印加される走査信号Ｇ＜１＞〜Ｇ＜ｎ＞又はこれに相当する信号を入力される。更に、ＣＳサブドライバ３０−１〜３０−ｎは、コントローラ１５から、共通の極性信号ＰＯＬを入力される。また、本例では、画素の奇数行に対応するＣＳサブドライバ３０−１、３０−３、・・・、３０−（ｎ−１）には、第１のクロックＣＫＶＡが入力され、画素の偶数行に対応するＣＳサブドライバ３０−２、３０−４、・・・、３０−ｎには、第１のクロックＣＫＶＡとは位相が１８０度ずれている第２のクロックＣＫＶＢが入力される。
【００３２】
図４は、ＣＳサブドライバ３０−ｊ（ｊは１≦ｊ≦ｎの整数。）の回路構成例を示すブロック図である。
【００３３】
ＣＳサブドライバ３０−ｊは、第１のラッチ回路４１及び第２のラッチ回路４２を有する。ＣＳサブドライバ３０−ｊは、極性信号ＰＯＬの入力端子と第１のラッチ回路４１の入力部との間に配置され、走査信号Ｇ＜ｊ＞に応答してオン／オフする第１のスイッチＳＷ１と、第１のラッチ回路４１の出力部と第２のラッチ回路４２の入力部との間に配置され、第１又は第２のクロックＣＫＶＡ／Ｂに応答してオン／オフする第２のスイッチＳＷ２とを更に有する。第２のスイッチＳＷ２は、ＣＳサブドライバ３０−ｊが画素のいずれかの奇数行に対応するものである場合には第１のクロックＣＫＶＡに応答し、ＣＳサブドライバ３０−ｊが画素のいずれかの偶数行に対応するものである場合には第２のクロックＣＫＶＢに応答する。ＣＳサブドライバ３０−ｊは、第２のラッチ回路４２の出力部とＣＳライン電圧ＣＳ＜ｊ＞の出力端子との間に出力バッファ回路４３を更に有する。出力バッファ回路４３は、図４に一例として示されるように、ＭＯＳＦＥＴにより構成される２つのＮＯＴ回路の直列配置を有してよい。
【００３４】
特定の１走査フレームの間に、ｊ行目の画素の行が走査される場合に、走査信号Ｇ＜ｊ＞はハイである。従って、ＣＳサブドライバ３０−ｊでは、第１のスイッチＳＷ１が走査信号Ｇ＜ｊ＞に応答してオンする。この場合に、極性信号ＰＯＬがハイ（Ｈｉｇｈ）であるとすると、第１のラッチ回路４１はハイ信号を出力する。次いで、第２のスイッチＳＷ２がクロック信号ＣＫＶＡ又はＣＫＶＢに応答してオンし、第２のラッチ回路４２はハイ信号を出力する。これに応答して、出力バッファ回路４３はハイ信号を出力する。すなわち、ＣＳサブドライバ３０−ｊから出力されるＣＳライン電圧ＣＳ＜ｊ＞はハイレベルとなる。
【００３５】
その後、次の１走査フレームの間に、走査信号Ｇ＜ｊ＞がハイとなり、再びｊ行目の画素の行が走査される場合に、極性信号ＰＯＬはロー（Ｌｏｗ）である。従って、第１のラッチ回路４１はロー信号を出力する。このとき、ＣＳサブドライバ３０−ｊは、第２のスイッチＳＷ２がクロック信号ＣＫＶＡ又はＣＫＶＢに応答してオンされない限り、依然としてハイレベルであるＣＳライン電圧ＣＳを出力している。第２のスイッチＳＷ２がクロック信号ＣＫＶＡ又はＣＫＶＢに応答してオンされると、第２のラッチ回路４２はロー信号を出力する。これに応答して、出力バッファ回路４３はロー信号を出力する。すなわち、ＣＳサブドライバ３０−ｊから出力されるＣＳライン電圧ＣＳ＜ｊ＞は、クロック信号ＣＫＶＡ又はＣＫＶＢに応答して、ハイレベルからローレベルに切り替わる。このようにして、ＣＳサブドライバ３０−ｊは、対応するＣＳライン１８−ｊを反転駆動することができる。
【００３６】
また、このようにＣＳサブドライバ３０−ｊが半導体能動素子により構成可能であることから、ＣＳドライバは、各画素の画素電極、スイッチング素子及び保持キャパシタ、ソースライン、ゲートライン並びにＣＳラインを含む回路が形成される基板上に、その回路とともに形成可能である。これにより、製造工程及びコストを削減することができ、また、ディスプレイ装置の小型化が可能である。当然、代替の実施形態で、ＣＳドライバは、表示パネルと別個に設けられるドライバ集積回路に、ソースドライバ及びゲートドライバとともに組み込まれてよい。
【００３７】
図５は、従来の容量結合駆動方式のためのＣＳドライバ１４’の動作の一例を説明するためのタイミング図である。
【００３８】
時間ｔ１で、垂直同期信号ＶＳがハイとなり、画素の各行の順次の走査が開始される。時間ｔ１から、画素の全ての行が走査され、次に垂直同期信号ＶＳがハイとなるまでが、１走査フレームである。
【００３９】
ハイである垂直同期信号ＶＳが現れた後、時間ｔ２からｔ３の間、第１の走査信号Ｇ＜１＞がハイとなる。第１の走査信号Ｇ＜１＞がハイである間、この第１の走査信号Ｇ＜１＞に対応する画素の行（例えば、１行目の画素Ｐ１１〜Ｐ１ｍ）が走査される。その後、順次に、走査信号Ｇ＜２＞〜Ｇ＜ｎ＞はハイとなる。本例で、走査信号Ｇ＜１＞〜Ｇ＜ｎ＞がハイとなるタイミングは、１走査フレーム中で重なることはない。
【００４０】
第１のクロック信号ＣＫＶＡは、画素の偶数行に与えられる走査信号Ｇ＜２＞、Ｇ＜４＞、・・・、Ｇ＜ｎ＞のハイ／ロー切り替えと一致して切り替わる。第２のクロック信号ＣＫＶＢは、第１のクロック信号ＣＫＶＡと位相が１８０度ずれており、従って、画素の奇数行に与えられる走査信号Ｇ＜１＞、Ｇ＜３＞、・・・、Ｇ＜ｎ−１＞のハイ／ロー切り替えと一致して切り替わる。
【００４１】
例えば、１行目の画素が走査される場合を考える。１行目の画素が走査される間（ｔ２〜ｔ３）、第１の走査信号Ｇ＜１＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはハイである。従って、１行目の画素に対応して設けられるＣＳサブドライバ３０−１には、ハイである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞は、依然としてローレベルのままであり、何ら変化しない。
【００４２】
次に、２行目の画素が走査される。この間（ｔ４〜ｔ５）、第２の走査信号Ｇ＜２＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはローである。従って、２行目の画素に対応して設けられるＣＳサブドライバ３０−２には、ローである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞は、依然としてハイレベルのままであり、何ら変化しない。
【００４３】
他方、第２の走査信号Ｇ＜２＞がハイである間、第１のクロック信号ＣＫＶＡもハイである。第１のクロック信号ＣＫＶＡがハイとなったことに応答して、時間ｔ４で、ＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞はローレベルからハイレベルに切り替わる。
【００４４】
次に、３行目の画素が走査される。この間（ｔ６〜ｔ７）、第３の走査信号Ｇ＜３＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはハイである。従って、３行目の画素に対応して設けられるＣＳサブドライバ３０−３には、ハイである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−３から出力されるＣＳライン電圧ＣＳ＜３＞は、依然としてローレベルのままであり、何ら変化しない。
【００４５】
他方、第３の走査信号Ｇ＜３＞がハイである間、第２のクロック信号ＣＫＶＢもハイである。第２のクロック信号ＣＫＶＢがハイとなったことに応答して、時間ｔ６で、ＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞はハイレベルからローレベルに切り替わる。
【００４６】
次に、４行目の画素が走査される。この間（ｔ８〜ｔ９）、第４の走査信号Ｇ＜４＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはローである。従って、４行目の画素に対応して設けられるＣＳサブドライバ３０−４には、ローである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−４から出力されるＣＳライン電圧ＣＳ＜４＞は、依然としてハイレベルのままであり、何ら変化しない。
【００４７】
他方、第４の走査信号Ｇ＜４＞がハイである間、第１のクロック信号ＣＫＶＡもハイである。第１のクロック信号ＣＫＶＡがハイとなったことに応答して、時間ｔ８で、ＣＳサブドライバ３０−３から出力されるＣＳライン電圧ＣＳ＜３＞はローレベルからハイレベルに切り替わる。
【００４８】
以降、画素の行ごとの走査に同期してＣＳライン電圧ＣＳ＜４＞〜ＣＳ＜ｎ＞も同じように反転される。
【００４９】
しかし、従来の容量結合駆動方式のためのＣＳドライバ１４’では、ディスプレイ装置の電源投入後の最初の走査フレームにおいて適切にＣＳラインが反転駆動されない場合がある。ＣＳラインが適切に反転駆動されないと、ディスプレイ装置の画面上に表示される画像に表示ノイズが現れる。
【００５０】
図６は、アクティブマトリクス型ディスプレイ装置の電源投入後の各種電圧及び制御信号の挙動を表す図である。
【００５１】
時間ｔ０１で、ディスプレイ装置自体の電源がオンされ、電源電圧ＶＤＤが立ち上がる。同時に、ゲートドライバ１３からの走査信号Ｇ＜１＞〜Ｇ＜ｎ＞の出力を制御するＧＡＳ信号がハイになる。
【００５２】
その後、時間ｔ０２で、画面表示を消去するために、ＧＡＳ信号がローとなる。ＧＡＳ信号がローである間、ゲートドライバ１３から出力される全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞がハイである。このように全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞をハイとし、画素の全ての行を選択することによって画面表示を消去することは、一般的に、ゲート全選択（gate-all-select）機能と呼ばれる。
【００５３】
続いて、時間ｔ０３で、ＧＡＳ信号は依然としてローのままであるが、ディスプレイ装置の各部の電源電圧（図６には、簡単のため、ＣＳドライバ用の電源電圧ＶＣＳのみが示されている。）、画像データＤＡＴＡ、及び画像データＤＡＴＡに基づいて画像を表示するためにディスプレイ装置の各部を制御する制御信号ＣＯＮＴが、通常動作を開始する。制御信号ＣＯＮＴは、垂直同期信号ＶＳ、クロック信号ＣＫＶＡ及びＣＫＶＢ、並びに極性信号ＰＯＬを含む制御用信号を集合的に表すものである。
【００５４】
最後に、時間ｔ０４で、ＧＡＳ信号がハイとなり、ゲートドライバ１３は、画素の各行を走査するよう、順次に、ハイである走査信号Ｇ＜１＞〜Ｇ＜ｎ＞を出力する。
【００５５】
ここで、問題となるは、ＧＡＳ信号が依然としてローであるにも関わらず、制御信号ＣＯＮＴは通常動作を行う期間ｔ０３〜ｔ０４である。
【００５６】
図７は、アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号ＣＯＮＴが通常動作を開始した後に関して、従来の容量結合駆動方式のためのＣＳドライバ１４’の動作の一例を説明するためのタイミング図である。
【００５７】
図６を参照して上述したように、時間ｔ０３で、垂直同期信号ＶＳ、クロック信号ＣＫＶＡ及びＣＫＶＢ、並びに極性信号ＰＯＬを含む制御信号ＣＯＮＴが通常動作を開始する。図７には、制御信号ＣＯＮＴのうち、第１のクロック信号ＣＫＶＡ、第２のクロック信号ＣＫＶＢ及び極性信号ＰＯＬが示されている。また、このとき、ＧＡＳ信号は図６に示されているようにローであるから、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞はハイである。図７には、簡単のため、１行目及び２行目の各行の画素を走査するための走査信号Ｇ＜１＞及びＧ＜２＞のみが示されている。
【００５８】
ＧＡＳ信号がハイに切り替わるまでの期間ｔ０３〜ｔ０４の間、走査信号は常にハイであるから、夫々のＣＳサブドライバは、自身に入力されているクロック信号ＣＫＶＡ又はＣＫＶＢがハイである間の極性信号ＰＯＬの極性（ハイ又はロー）と同じ極性を有するＣＳライン電圧を出力する。図７に示される例では、極性信号ＰＯＬは、第１のクロック信号ＣＫＶＡがハイであり且つ第２のクロック信号ＣＫＶＢがローである間はローであり、第２のクロック信号ＣＫＶＢがハイであり且つ第１のクロック信号ＣＫＶＡがローである間はハイであるよう、所定周期で切り替えられている。従って、期間ｔ０３〜ｔ０４の間、１行目の画素に対応して設けられるＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞はローレベルであり、２行目の画素に対応して設けられるＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞はハイレベルである。
【００５９】
時間ｔ０４で、ＧＡＳ信号がハイに切り替わると、図５を参照して説明されたゲートドライバ１３による通常の走査動作が開始されるため、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞は一旦ローに切り替えられ、その後、順次にハイにされる。
【００６０】
走査信号Ｇ＜１＞及びＧ＜２＞がローに切り替えられた後の第２のクロック信号ＣＫＶＢの最初の立ち上がり時に、ＣＳライン電圧ＣＳ＜２＞はハイレベルからローレベルに切り替えられている。これは、ＣＳサブドライバ３０−２のラッチ回路の働きにより、ＣＳライン電圧ＣＳ＜２＞が、第２のクロック信号ＣＫＶＢの立ち上がりに応答して、走査信号Ｇ＜２＞がローに切り替わる直前の極性信号ＰＯＬの極性と同じ極性を有するよう切り替えられるためである。
【００６１】
ゲートドライバ１３による通常の走査動作において、１行目の画素が走査された後の第１のクロック信号ＣＫＶＡの最初の立ち上がり時（ｔ０５）に、ＣＳライン電圧ＣＳ＜１＞はローレベルからハイレベルに切り替わる。続いて、２行目の画素が走査された後の第２のクロック信号ＣＫＶＢの最初の立ち上がり時（ｔ０６）に、ＣＳ電圧ラインＣＳ＜２＞は、本来であればハイレベルからローレベルに切り替えられるべきであるが、そもそもローレベルにあるため、この最初の走査フレームの間中ローのままである。
【００６２】
このように、従来の容量結合駆動方式のためのＣＳドライバ１４’では、ディスプレイ装置の電源投入後の最初の走査フレームにおいて適切にＣＳラインが反転駆動されない場合がある。ＣＳラインが適切に反転駆動されないと、ディスプレイ装置の画面上に表示される画像に表示ノイズが現れる。
【００６３】
本発明は、従来の容量結合駆動方式のためのＣＳドライバ１４’で起こり得るこのような表示ノイズの問題に対処するものである。ディスプレイ装置の電源投入後の最初の走査フレームにおいても全てのＣＳラインが適切に反転駆動されるためには、この最初の走査フレームの前に予め各ＣＳラインを所定電位に設定しておけばよい。
【００６４】
図８は、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の構成例を示すブロック図である。
【００６５】
図８のＣＳドライバ１４は、図３に示される従来の容量結合駆動方式のためのＣＳドライバ１４’と比較して、図３のＣＳドライバ１４’では全てのＣＳサブドライバ３０−１〜３０−ｎに共通の極性信号ＰＯＬが入力されたが、画素の奇数行に対応するＣＳサブドライバ３０−１、３０−３、・・・、３０−（ｎ−１）には、第１の極性信号ＰＯＬ１が入力され、画素の偶数行に対応するＣＳサブドライバ３０−２、３０−４、・・・、３０−ｎには、第１の極性信号ＰＯＬ１と逆の極性を有する第２の極性信号ＰＯＬ２が入力される点で相違する。第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２は、コントローラ１５から供給される。
【００６６】
図９は、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の動作の一例を説明するためのタイミング図である。
【００６７】
図９において、極性信号ＰＯＬは、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２に分けられている。
【００６８】
図５を参照して説明された従来の容量結合駆動方式のためのＣＳドライバ１４’の動作の一例では、極性信号ＰＯＬは、走査される画素の行が奇数行又は偶数行のいずれであるのかに応じてハイ／ローを切り替えられている。例えば、極性信号ＰＯＬ１は、特定の１走査フレームでは、画素の奇数行が走査される間はハイであり、画素の偶数行が走査される間はローであるよう、次の１走査フレームでは、画素の奇数行が走査される間はローであり、画素の偶数行が走査される間はハイであるよう、所定周期で切り替えられる。
【００６９】
他方、図９を参照して説明される本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の動作の一例では、特定の１走査フレームにおいて画素の各行が走査される間、常に、第１の極性信号ＰＯＬ１はハイであり、第２の極性信号ＰＯＬ１はローである。次の１走査フレームでは、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２の夫々の極性は反転され、各行が走査される間、第１の極性信号ＰＯＬ１はローであり、第２の極性信号ＰＯＬ２はハイである。すなわち、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２の夫々の極性は、走査フレームごとに切り替えられる。
【００７０】
図１０は、アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号ＣＯＮＴが通常動作を開始した後に関して、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の動作の一例を説明するためのタイミング図である。
【００７１】
図６を参照して上述したように、時間ｔ０３で、垂直同期信号ＶＳ、クロック信号ＣＫＶＡ及びＣＫＶＢ、並びに極性信号ＰＯＬ１及びＰＯＬ２を含む制御信号ＣＯＮＴが通常動作を開始する。図１０には、制御信号ＣＯＮＴのうち、第１のクロック信号ＣＫＶＡ、第２のクロック信号ＣＫＶＢ、第１の極性信号ＰＯＬ１及び第２の極性信号ＰＯＬ２が示されている。また、このとき、ＧＡＳ信号は図６に示されているようにローであるから、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞はハイである。図１０には、簡単のため、１行目及び２行目の各行の画素を走査するための走査信号Ｇ＜１＞及びＧ＜２＞のみが示されている。
【００７２】
ＧＡＳ信号がハイに切り替わるまでの期間ｔ０３〜ｔ０４の間、走査信号は常にハイであるから、画素の奇数行に対応するＣＳサブドライバ３０−１、３０−３、・・・、３０−（ｎ−１）は、第１のクロックＣＫＶＡがハイである間の第１の極性信号ＰＯＬ１と同じ極性を有するＣＳライン電圧ＣＳ＜１＞、ＣＳ＜３＞、・・・、ＣＳ＜ｎ−１＞を出力し、画素の偶数行に対応するＣＳサブドライバ３０−２、３０−４、・・・、３０−ｎは、第２のクロックＣＫＶＢがハイである間の第２の極性信号ＰＯＬ２と同じ極性を有するＣＳライン電圧ＣＳ＜２＞、ＣＳ＜４＞、・・・、ＣＳ＜ｎ＞を出力する。図１０に示される例では、期間ｔ０３〜ｔ０４の間、常に、第１の極性信号ＰＯＬ１はローであり、第２の極性信号ＰＯＬ２はハイである。従って、期間ｔ０３〜ｔ０４の間、１行目の画素に対応して設けられるＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞はローレベルであり、２行目の画素に対応して設けられるＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞はハイレベルである。
【００７３】
時間ｔ０４で、ＧＡＳ信号がハイに切り替わると、図５を参照して説明されたゲートドライバ１３による通常の走査動作が開始されるため、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞は一旦ローに切り替えられ、その後、走査される画素の行に応じて順次にハイにされる。
【００７４】
走査信号Ｇ＜１＞及びＧ＜２＞がローに切り替えられた後の第２のクロック信号ＣＫＶＢの最初の立ち上がり時に、従来の容量結合駆動方式のためのＣＳドライバ１４’では、図７に示されるように、ＣＳライン電圧ＣＳ＜２＞はハイレベルからローレベルに切り替えられていた。しかし、本発明の実施形態では、従来共通であった極性信号が上述したように２つの独立した極性信号ＰＯＬ１及びＰＯＬ２に分けられているので、このようなＣＳライン電圧ＣＳ＜２＞の極性反転は起こらない。そして、ディスプレイ装置の電源投入後の最初の走査フレームの前に予め各ＣＳラインは所定電位に設定され得る。従って、図１０から明らかなように、ディスプレイ装置の電源投入後の最初の走査フレームにおいても全てのＣＳラインが適切に反転駆動され、表示ノイズの発生は防がれる。
【００７５】
ここまで、ＣＳラインの極性を行ごとに反転させる行ライン反転駆動方式を例として本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置について説明してきた。しかし、本発明は、ＣＳラインの極性をフレームごとに反転させるフレーム反転駆動方式に適用されてもよい。フレーム反転駆動方式では、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２は同じであってよい。
【００７６】
また、同じ行ライン反転駆動方式であっても、１行ごとにＣＳラインの極性を反転させるのではなく、２以上の偶数本の複数行ごとにＣＳラインを反転させることも可能である。簡単のため、２行ごとにＣＳラインの極性を反転させる行ライン反転駆動を考えると、１及び２行目の画素の行に対応するＣＳサブドライバ３０−１及び３０−２には、第１の極性信号ＰＯＬ１が入力され、３及び４行目の画素の行に対応するＣＳサブドライバ３０−３及び３０−４には、第１の極性信号ＰＯＬ１と逆の極性を有する第２の極性信号ＰＯＬ２が入力され、以降の行についても２行ごとに交互に、対応するＣＳサブドライバに第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２が入力される。
【００７７】
以上のことから、極性信号の数を増やし、これらの極性信号の切替タイミングを反転駆動の方式に応じてハードウェア若しくはソフトウェア又はこれらの組み合わせを用いて適切に制御することによって、製品組立後のディスプレイ装置において柔軟に反転駆動方式を適用可能であることが分かる。このために、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本のＣＳラインごとに１つの対応する制御信号が設けられる。
【００７８】
例えば、極性信号がＰＯＬ１、ＰＯＬ２、ＰＯＬ３及びＰＯＬ４の４つの信号分けられる場合に、先に説明された１行ごと及び２行ごとの行ライン反転駆動方式並びにフレーム反転駆動方式において、ＰＯＬ１、ＰＯＬ２、ＰＯＬ３及びＰＯＬ４の各極性信号は、奇数（又は偶数）フレーム及び偶数（又は奇数）フレームにおいて、図１１に示されるようにハイ／ローを切り替えられる。行ライン反転駆動方式では、１本のＣＳラインごとに又は２若しくはそれ以上の偶数本の隣接するＣＳラインごとに交互に極性が反転されるよう、まとめて反転駆動されるＣＳラインの本数に関わらず、少なくとも２つの極性信号が必要とされる。
【００７９】
図１２は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置を備える電子機器の例である。図１２の電子機器６０は、携帯電話機として表されているが、例えば、テレビ受像機、腕時計、パーソナルデジタルアシスタント（ＰＤＡ）、ラップトップ型若しくはデスクトップ型ＰＣ、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器であってもよい。
【００８０】
携帯電話機６０は、情報を画像として表示可能な表示パネルを備えたディスプレイ装置６１を有する。ディスプレイ装置６１は、タッチパネル機能を有してよく、電波状況及び電池残量等の携帯電話機６０の状態並びに時刻等の情報に加えて、ユーザが表示パネル表面に触れることで携帯電話機６０の操作を可能にするテンキー等のボタンを表示することができる。
【００８１】
ディスプレイ装置６１は、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４を有し、装置の電源投入後の最初の走査フレームでさえ容量結合駆動方式に起因する表示ノイズが現れない。
【００８２】
以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。
【符号の説明】
【００８３】
１０，６１ ディスプレイ装置
１１ 表示パネル
１２ ソースドライバ
１３ ゲートドライバ
１４ ＣＳドライバ
１５ コントローラ
１６−１〜１６−ｍ ソースライン
１７−１〜１７−ｎ ゲートライン
１８−１〜１８−ｎ ＣＳライン
２０ 画素電極
２１ スイッチング素子
２２ コモン電極
２３ 液晶セル
２４ 保持キャパシタ
３０−１〜３０−ｎ ＣＳサブドライバ
４１，４２ ラッチ回路
４３ 出力バッファ回路
ＣＫＶＡ，ＣＫＶＢ クロック信号
ＣＯＮＴ 制御信号
ＣＳ＜１＞〜ＣＳ＜ｎ＞ ＣＳライン電圧
ＤＡＴＡ 画像データ信号
Ｇ＜１＞〜Ｇ＜ｎ＞ 走査信号
Ｐｊｉ 画素
ＰＯＬ，ＰＯＬ１〜ＰＯＬ４ 極性信号
ＳＷ１，ＳＷ２ スイッチ
ＶＣＯＭ 電源
ＶＳ 垂直同期信号
【技術分野】
【０００１】
本発明は、行及び列のマトリクス状に配置された複数の画素を有し、各画素は、画素電極と、表示素子と、前記画素電極により前記表示素子と接続されている保持容量及びスイッチング素子とを有するアクティブマトリクス型ディスプレイ装置、及びこれを有する電子機器に関する。
【背景技術】
【０００２】
行及び列のマトリクス状に配置された複数の画素を有するアクティブマトリクス型液晶ディスプレイ装置において、各画素は、信号線（「ソースライン」とも呼ばれる。）と走査線（「ゲートライン」とも呼ばれる。）との交差領域に設けられたスイッチング素子を有する。各画素は、更に、スイッチング素子と同じ基板上に形成される画素電極と、液晶層を介して対向する基板上に形成される共通電極とを有する。共通電極は、全ての画素に共通な電源（例えば、接地）に接続されている。スイッチング素子は、その画素が属する画素の行に対して設けられているゲートライン上の走査信号に応答して導通する。スイッチング素子が導通する期間は、一般的に「走査期間」と呼ばれる。走査期間中、画素電極は、スイッチング素子により、その画素が属する画素の列に対して設けられているソースラインに接続され、信号電圧を印加される。これにより、画素電極と共通電極との間に電位差が生じ、液晶層内で液晶分子の配向が変化する。
【０００３】
各画素は、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期（１フレーム期間）の間、信号電圧を電荷として保持するための保持キャパシタを有する。保持キャパシタは、画素電極に接続されている第１の端子と、保持容量線（「ＣＳライン」とも呼ばれる。）に接続されている第２の端子とを有する。
【０００４】
従来、アクティブマトリクス型液晶ディスプレイ装置の電力消費量を低減する手法として、容量結合駆動方式がある。この方式が採用される場合、ＣＳラインは、ゲートラインと平行に、画素の行ごとに設けられている。容量結合駆動方式は、ゲートラインを駆動するゲートドライバとＣＳラインを駆動するＣＳドライバとを同期させ、画素の行ごとに、走査期間の終了後、その行に対して設けられているＣＳラインを反転駆動する。ＣＳラインの駆動により、画素電極は、保持キャパシタを通じて一定のバイアス電圧を加えられる（例えば、特許第３４０２２７７号公報（特許文献１））。このことから、容量結合駆動方式は、画素電位シフト（Ｐｉｘｅｌ Ｐｏｔｅｎｔｉａｌ Ｓｈｉｆｔ（ＰＰＳ））駆動方式とも呼ばれる。ＰＰＳ駆動方式は、この駆動方式を用いない場合に比べて信号電圧の振幅を小さくすることができるので、電力消費量も低減され得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３４０２２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＰＰＳ駆動方式を用いるアクティブマトリクス型液晶ディスプレイ装置では、装置の電源投入後の最初の走査フレームで表示ノイズが生ずることがある。これは、最初の走査フレームが終わるまで、各ＣＳラインの電位が不定であることに起因する。その結果、最初の走査フレームにおいては、各ＣＳラインで所望の反転駆動が適切に行われないことがあり、ディスプレイ装置の画面上に表示される画像に表示ノイズが現れる。
【０００７】
本発明は、従来技術の問題を鑑み、容量結合駆動方式を用いながら、電源投入後の最初の走査フレームで表示ノイズが現れることを防ぐことができるアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、行及び列のマトリクス状に配置された複数の画素を有し、各画素は、画素電極と、表示素子と、前記画素電極により前記表示素子と接続されている保持容量及びスイッチング素子とを有する、アクティブマトリクス型ディスプレイ装置であって、前記複数の画素の列ごとに設けられる複数の信号線を駆動する信号線駆動部と、前記複数の画素の行ごとに設けられる複数の走査線を順次に駆動し、行単位で画素電極が対応する信号線と接続されるようにスイッチング素子をオンする走査線駆動部と、前記複数の画素の行ごとに設けられる複数の保持容量線を前記走査線駆動部と同期して駆動し、行単位で、保持容量を介して前記画素電極に相対し且つ対応する保持容量線に接続されている電極に現れる電位を２値の間で切り替える保持容量線駆動部とを有し、前記保持容量線駆動部は、当該アクティブマトリクス型ディスプレイ装置の電源投入後最初に前記走査線駆動部が前記複数の走査線を順次に駆動する前に、前記保持容量線の夫々を、前記２値のうちの一方である所定の値を有する電位に設定するアクティブマトリクス型ディスプレイ装置が提供される。
【０００９】
これにより、容量結合駆動方式を用いるアクティブマトリクス型ディスプレイ装置において、電源投入後の最初の走査フレームで表示ノイズが現れることを防ぐことが可能となる。
【００１０】
望ましい実施形態で、当該アクティブマトリクス型ディスプレイ装置は、前記保持容量線の夫々の電位が前記２値のうちのいずれか一方をとるよう前記保持容量線駆動部を制御する制御部を更に有し、前記制御部は、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の保持容量線の組ごとに１つの対応する制御信号を生成する。
【００１１】
更に、前記制御部が、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の隣接する保持容量線ごとに交互に前記２値の間で電位が切り替えられるよう前記保持容量線駆動部を制御する場合に、前記制御部によって生成される制御信号は、前記複数の保持容量線の夫々に必要とされる極性に応じて制御可能な独立した制御信号を有する。
【００１２】
加えて、又は代替的に、前記複数の保持容量線が、奇数行目の保持容量線から成る第１の組と、偶数行目の保持容量線から成る第２の組とに分けられる場合に、前記制御部は、前記第１の組の保持容量線に対応する第１の制御信号と、該第１の制御信号とは極性が反対であり、前記第２の組の保持容量線に対応する第２の制御信号とを生成する。
【００１３】
望ましい実施形態で、当該アクティブマトリクス型ディスプレイ装置は、前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持容量及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、前記保持容量線駆動部は、前記回路とともに前記第１の基板に形成される。これの代替の実施形態で、当該アクティブマトリクス型ディスプレイ装置は、前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持キャパシタ及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、前記信号線駆動及び前記走査線駆動部とともに前記保持容量線駆動部を含むドライバ集積回路を更に有する。
【００１４】
望ましい実施形態で、当該アクティブマトリクス型ディスプレイ装置は、例えば、テレビ受像機、ラップトップ型若しくはデスクトップ型のパーソナルコンピュータ（ＰＣ）、携帯電話機、パーソナルデジタルアシスタント（ＰＤＡ）、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョンのような、ユーザへの画像提示のためにディスプレイ装置を備える電子機器で用いられてよい。
【発明の効果】
【００１５】
本開示の実施形態により、容量結合駆動方式を用いながら、電源投入後の最初の走査フレームで表示ノイズが現れることを防ぐことができるアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置のブロック構成を表す。
【図２】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置の各画素の回路構成を表す。
【図３】従来の容量結合駆動方式のためのＣＳドライバの構成例を示すブロック図である。
【図４】ＣＳサブドライバの回路構成例を示すブロック図である。
【図５】従来の容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図６】アクティブマトリクス型ディスプレイ装置の電源投入後の各種電圧及び制御信号の挙動を表す図である。
【図７】アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号が通常動作を開始した後に関して、従来の容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図８】本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバの構成例を示すブロック図である。
【図９】本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図１０】アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号が通常動作を開始した後に関して、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバの動作の一例を説明するためのタイミング図である。
【図１１】本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバに供給される極性信号の様々な組み合わせを示す表である。
【図１２】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置を備える電子機器の例を示す。
【発明を実施するための形態】
【００１７】
本発明を実施するための形態を、以下、添付の図面を参照して説明する。
【００１８】
図１は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置の構成を表すブロック図である。図１のディスプレイ装置１０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、ＣＳドライバ１４と、コントローラ１５とを有する。
【００１９】
表示パネル１１は、行及び列のマトリクス状に配置されている複数の画素Ｐ１１〜Ｐｎｍ（ｍ、ｎは整数）を有する。表示パネル１１は、更に、画素の列ごとに設けられている複数のソースライン１６−１〜１６−ｍと、ソースライン１６−１〜１６−ｍと直交するよう画素の行ごとに設けられている複数のゲートライン１７−１〜１７−ｎと、ゲートライン１７−１〜１７−ｎと平行に画素の行ごとに設けられている複数のＣＳライン１８−１〜１８−ｎとを有する。
【００２０】
ソースドライバ１２は、画像データ信号に従ってソースライン１６−１〜１６−ｍを駆動する信号線駆動回路であり、ソースライン１６−１〜１６−ｍを介して画素Ｐ１１〜Ｐｎｍの夫々へ信号電圧を印加する。ゲートドライバ１３は、ゲートライン１７−１〜１７−ｎを順次に駆動する走査線駆動回路であり、ゲートライン１７−１〜１７−ｎを介して画素Ｐ１１〜Ｐｎｍの夫々について信号電圧の印加を制御する。ゲートドライバ１３は、例えばインターレース方式又はプログレッシブ方式等の走査方式に従って、行単位で画素を選択し、それらの選択された画素にソースラインを介して信号電圧が印加されるようにする。例えば液晶ディスプレイ装置では、信号電圧の印加により生ずる液晶分子の配向の変化を利用して、バックライト光又は外光（反射光）を偏光して画像を表示させることができる。
【００２１】
ＣＳドライバ１４は、ＣＳライン１８−１〜１８−ｎをゲートドライバ１３と同期して駆動する保持容量線駆動回路である。夫々の画素において、画素電極と対応するＣＳラインとの間には、画素に印加された信号電圧を次にその画素が選択されるまで保持するための保持キャパシタが設けられている。ＣＳドライバ１４は、この保持キャパシタにＣＳライン１８−１〜１８−ｎを介して電圧を印加する。
【００２２】
コントローラ１５は、ソースドライバ１２、ゲートドライバ１３及びＣＳドライバ１４を同期させ、それらの動作を制御する。
【００２３】
図２は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置における各画素の回路構成を表す。画素Ｐｊｉ（ｉ及びｊは整数であり、１≦ｉ≦ｍ且つ１≦ｊ≦ｎ。）は、その画素が属するｉ番目の列に対して設けられているソースライン１６−ｉと、その画素が属するｊ番目の行に対して設けられているゲートライン１７−ｊとの交差領域に配置されている。
【００２４】
画素Ｐｊｉは、画素電極２０と、画素電極と同じ基板上に形成されるスイッチング素子２１と、液晶層を介して画素電極２０と対向する基板上に形成される共通電極２２とを有する。明瞭さのために、図２では、画素電極２０と共通電極２２との間に液晶表示素子２３が表されている。
【００２５】
共通電極２２は、全ての画素Ｐ１１〜Ｐｎｍに共通な電源ＶＣＯＭ（例えば、接地又は定電圧源）に接続されている。
【００２６】
スイッチング素子２１は、制御端子をゲートライン１７−ｊに接続されており、ゲートライン１７−ｊ上の走査信号に応答して導通する。スイッチング素子２１が導通している走査期間中、画素電極２０は、スイッチング素子２１により、ソースライン１６−ｉに接続される。これにより、信号電圧が画素電極２０に印加され、画素電極２０と共通電極２２との間に電位差が生じ、液晶表示素子２３が駆動される。
【００２７】
画素Ｐｊｉは、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期（１フレーム期間）の間、信号電圧を電荷として保持するための保持キャパシタ２４を有する。保持キャパシタ２４は、一方の端子を画素電極２０に接続され、他方の端子をＣＳライン１８−ｊに接続されている。
【００２８】
ＣＳライン１８−１〜１８−ｎは、ＣＳドライバ１４により、ラインごとに、ゲートライン１７−１〜１７−ｎの駆動と同期して、反転駆動される。ＣＳラインの駆動により、画素電極２０は、保持キャパシタ２４を通じて一定のバイアス電圧を加えられる。このようにＣＳラインの駆動により画素電極電位をシフトさせる方式は、一般に容量結合駆動方式と呼ばれ、容量結合駆動を用いない場合に比べて信号電圧の振幅を小さくすることが可能であり、電力消費量も低減され得る。
【００２９】
以下、ＣＳドライバ１４の構成及びＣＳドライバ１４によるＣＳラインの駆動について詳述する。
【００３０】
図３は、従来の容量結合駆動方式のためのＣＳドライバ１４’の構成例を示すブロック図である。
【００３１】
ＣＳドライバ１４’は、ＣＳライン１８−１〜１８−ｎごとに１つのＣＳサブドライバ３０−１〜３０−ｎを有する。ＣＳサブドライバ３０−１〜３０−ｎは夫々、ゲートドライバ１３又はコントローラ１５から、対応するゲートライン１７−１〜１７−ｎに印加される走査信号Ｇ＜１＞〜Ｇ＜ｎ＞又はこれに相当する信号を入力される。更に、ＣＳサブドライバ３０−１〜３０−ｎは、コントローラ１５から、共通の極性信号ＰＯＬを入力される。また、本例では、画素の奇数行に対応するＣＳサブドライバ３０−１、３０−３、・・・、３０−（ｎ−１）には、第１のクロックＣＫＶＡが入力され、画素の偶数行に対応するＣＳサブドライバ３０−２、３０−４、・・・、３０−ｎには、第１のクロックＣＫＶＡとは位相が１８０度ずれている第２のクロックＣＫＶＢが入力される。
【００３２】
図４は、ＣＳサブドライバ３０−ｊ（ｊは１≦ｊ≦ｎの整数。）の回路構成例を示すブロック図である。
【００３３】
ＣＳサブドライバ３０−ｊは、第１のラッチ回路４１及び第２のラッチ回路４２を有する。ＣＳサブドライバ３０−ｊは、極性信号ＰＯＬの入力端子と第１のラッチ回路４１の入力部との間に配置され、走査信号Ｇ＜ｊ＞に応答してオン／オフする第１のスイッチＳＷ１と、第１のラッチ回路４１の出力部と第２のラッチ回路４２の入力部との間に配置され、第１又は第２のクロックＣＫＶＡ／Ｂに応答してオン／オフする第２のスイッチＳＷ２とを更に有する。第２のスイッチＳＷ２は、ＣＳサブドライバ３０−ｊが画素のいずれかの奇数行に対応するものである場合には第１のクロックＣＫＶＡに応答し、ＣＳサブドライバ３０−ｊが画素のいずれかの偶数行に対応するものである場合には第２のクロックＣＫＶＢに応答する。ＣＳサブドライバ３０−ｊは、第２のラッチ回路４２の出力部とＣＳライン電圧ＣＳ＜ｊ＞の出力端子との間に出力バッファ回路４３を更に有する。出力バッファ回路４３は、図４に一例として示されるように、ＭＯＳＦＥＴにより構成される２つのＮＯＴ回路の直列配置を有してよい。
【００３４】
特定の１走査フレームの間に、ｊ行目の画素の行が走査される場合に、走査信号Ｇ＜ｊ＞はハイである。従って、ＣＳサブドライバ３０−ｊでは、第１のスイッチＳＷ１が走査信号Ｇ＜ｊ＞に応答してオンする。この場合に、極性信号ＰＯＬがハイ（Ｈｉｇｈ）であるとすると、第１のラッチ回路４１はハイ信号を出力する。次いで、第２のスイッチＳＷ２がクロック信号ＣＫＶＡ又はＣＫＶＢに応答してオンし、第２のラッチ回路４２はハイ信号を出力する。これに応答して、出力バッファ回路４３はハイ信号を出力する。すなわち、ＣＳサブドライバ３０−ｊから出力されるＣＳライン電圧ＣＳ＜ｊ＞はハイレベルとなる。
【００３５】
その後、次の１走査フレームの間に、走査信号Ｇ＜ｊ＞がハイとなり、再びｊ行目の画素の行が走査される場合に、極性信号ＰＯＬはロー（Ｌｏｗ）である。従って、第１のラッチ回路４１はロー信号を出力する。このとき、ＣＳサブドライバ３０−ｊは、第２のスイッチＳＷ２がクロック信号ＣＫＶＡ又はＣＫＶＢに応答してオンされない限り、依然としてハイレベルであるＣＳライン電圧ＣＳを出力している。第２のスイッチＳＷ２がクロック信号ＣＫＶＡ又はＣＫＶＢに応答してオンされると、第２のラッチ回路４２はロー信号を出力する。これに応答して、出力バッファ回路４３はロー信号を出力する。すなわち、ＣＳサブドライバ３０−ｊから出力されるＣＳライン電圧ＣＳ＜ｊ＞は、クロック信号ＣＫＶＡ又はＣＫＶＢに応答して、ハイレベルからローレベルに切り替わる。このようにして、ＣＳサブドライバ３０−ｊは、対応するＣＳライン１８−ｊを反転駆動することができる。
【００３６】
また、このようにＣＳサブドライバ３０−ｊが半導体能動素子により構成可能であることから、ＣＳドライバは、各画素の画素電極、スイッチング素子及び保持キャパシタ、ソースライン、ゲートライン並びにＣＳラインを含む回路が形成される基板上に、その回路とともに形成可能である。これにより、製造工程及びコストを削減することができ、また、ディスプレイ装置の小型化が可能である。当然、代替の実施形態で、ＣＳドライバは、表示パネルと別個に設けられるドライバ集積回路に、ソースドライバ及びゲートドライバとともに組み込まれてよい。
【００３７】
図５は、従来の容量結合駆動方式のためのＣＳドライバ１４’の動作の一例を説明するためのタイミング図である。
【００３８】
時間ｔ１で、垂直同期信号ＶＳがハイとなり、画素の各行の順次の走査が開始される。時間ｔ１から、画素の全ての行が走査され、次に垂直同期信号ＶＳがハイとなるまでが、１走査フレームである。
【００３９】
ハイである垂直同期信号ＶＳが現れた後、時間ｔ２からｔ３の間、第１の走査信号Ｇ＜１＞がハイとなる。第１の走査信号Ｇ＜１＞がハイである間、この第１の走査信号Ｇ＜１＞に対応する画素の行（例えば、１行目の画素Ｐ１１〜Ｐ１ｍ）が走査される。その後、順次に、走査信号Ｇ＜２＞〜Ｇ＜ｎ＞はハイとなる。本例で、走査信号Ｇ＜１＞〜Ｇ＜ｎ＞がハイとなるタイミングは、１走査フレーム中で重なることはない。
【００４０】
第１のクロック信号ＣＫＶＡは、画素の偶数行に与えられる走査信号Ｇ＜２＞、Ｇ＜４＞、・・・、Ｇ＜ｎ＞のハイ／ロー切り替えと一致して切り替わる。第２のクロック信号ＣＫＶＢは、第１のクロック信号ＣＫＶＡと位相が１８０度ずれており、従って、画素の奇数行に与えられる走査信号Ｇ＜１＞、Ｇ＜３＞、・・・、Ｇ＜ｎ−１＞のハイ／ロー切り替えと一致して切り替わる。
【００４１】
例えば、１行目の画素が走査される場合を考える。１行目の画素が走査される間（ｔ２〜ｔ３）、第１の走査信号Ｇ＜１＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはハイである。従って、１行目の画素に対応して設けられるＣＳサブドライバ３０−１には、ハイである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞は、依然としてローレベルのままであり、何ら変化しない。
【００４２】
次に、２行目の画素が走査される。この間（ｔ４〜ｔ５）、第２の走査信号Ｇ＜２＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはローである。従って、２行目の画素に対応して設けられるＣＳサブドライバ３０−２には、ローである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞は、依然としてハイレベルのままであり、何ら変化しない。
【００４３】
他方、第２の走査信号Ｇ＜２＞がハイである間、第１のクロック信号ＣＫＶＡもハイである。第１のクロック信号ＣＫＶＡがハイとなったことに応答して、時間ｔ４で、ＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞はローレベルからハイレベルに切り替わる。
【００４４】
次に、３行目の画素が走査される。この間（ｔ６〜ｔ７）、第３の走査信号Ｇ＜３＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはハイである。従って、３行目の画素に対応して設けられるＣＳサブドライバ３０−３には、ハイである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−３から出力されるＣＳライン電圧ＣＳ＜３＞は、依然としてローレベルのままであり、何ら変化しない。
【００４５】
他方、第３の走査信号Ｇ＜３＞がハイである間、第２のクロック信号ＣＫＶＢもハイである。第２のクロック信号ＣＫＶＢがハイとなったことに応答して、時間ｔ６で、ＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞はハイレベルからローレベルに切り替わる。
【００４６】
次に、４行目の画素が走査される。この間（ｔ８〜ｔ９）、第４の走査信号Ｇ＜４＞はハイである。このとき、図５に示される例では、極性信号ＰＯＬはローである。従って、４行目の画素に対応して設けられるＣＳサブドライバ３０−４には、ローである極性信号ＰＯＬが入力される。しかし、ＣＳサブドライバ３０−４から出力されるＣＳライン電圧ＣＳ＜４＞は、依然としてハイレベルのままであり、何ら変化しない。
【００４７】
他方、第４の走査信号Ｇ＜４＞がハイである間、第１のクロック信号ＣＫＶＡもハイである。第１のクロック信号ＣＫＶＡがハイとなったことに応答して、時間ｔ８で、ＣＳサブドライバ３０−３から出力されるＣＳライン電圧ＣＳ＜３＞はローレベルからハイレベルに切り替わる。
【００４８】
以降、画素の行ごとの走査に同期してＣＳライン電圧ＣＳ＜４＞〜ＣＳ＜ｎ＞も同じように反転される。
【００４９】
しかし、従来の容量結合駆動方式のためのＣＳドライバ１４’では、ディスプレイ装置の電源投入後の最初の走査フレームにおいて適切にＣＳラインが反転駆動されない場合がある。ＣＳラインが適切に反転駆動されないと、ディスプレイ装置の画面上に表示される画像に表示ノイズが現れる。
【００５０】
図６は、アクティブマトリクス型ディスプレイ装置の電源投入後の各種電圧及び制御信号の挙動を表す図である。
【００５１】
時間ｔ０１で、ディスプレイ装置自体の電源がオンされ、電源電圧ＶＤＤが立ち上がる。同時に、ゲートドライバ１３からの走査信号Ｇ＜１＞〜Ｇ＜ｎ＞の出力を制御するＧＡＳ信号がハイになる。
【００５２】
その後、時間ｔ０２で、画面表示を消去するために、ＧＡＳ信号がローとなる。ＧＡＳ信号がローである間、ゲートドライバ１３から出力される全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞がハイである。このように全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞をハイとし、画素の全ての行を選択することによって画面表示を消去することは、一般的に、ゲート全選択（gate-all-select）機能と呼ばれる。
【００５３】
続いて、時間ｔ０３で、ＧＡＳ信号は依然としてローのままであるが、ディスプレイ装置の各部の電源電圧（図６には、簡単のため、ＣＳドライバ用の電源電圧ＶＣＳのみが示されている。）、画像データＤＡＴＡ、及び画像データＤＡＴＡに基づいて画像を表示するためにディスプレイ装置の各部を制御する制御信号ＣＯＮＴが、通常動作を開始する。制御信号ＣＯＮＴは、垂直同期信号ＶＳ、クロック信号ＣＫＶＡ及びＣＫＶＢ、並びに極性信号ＰＯＬを含む制御用信号を集合的に表すものである。
【００５４】
最後に、時間ｔ０４で、ＧＡＳ信号がハイとなり、ゲートドライバ１３は、画素の各行を走査するよう、順次に、ハイである走査信号Ｇ＜１＞〜Ｇ＜ｎ＞を出力する。
【００５５】
ここで、問題となるは、ＧＡＳ信号が依然としてローであるにも関わらず、制御信号ＣＯＮＴは通常動作を行う期間ｔ０３〜ｔ０４である。
【００５６】
図７は、アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号ＣＯＮＴが通常動作を開始した後に関して、従来の容量結合駆動方式のためのＣＳドライバ１４’の動作の一例を説明するためのタイミング図である。
【００５７】
図６を参照して上述したように、時間ｔ０３で、垂直同期信号ＶＳ、クロック信号ＣＫＶＡ及びＣＫＶＢ、並びに極性信号ＰＯＬを含む制御信号ＣＯＮＴが通常動作を開始する。図７には、制御信号ＣＯＮＴのうち、第１のクロック信号ＣＫＶＡ、第２のクロック信号ＣＫＶＢ及び極性信号ＰＯＬが示されている。また、このとき、ＧＡＳ信号は図６に示されているようにローであるから、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞はハイである。図７には、簡単のため、１行目及び２行目の各行の画素を走査するための走査信号Ｇ＜１＞及びＧ＜２＞のみが示されている。
【００５８】
ＧＡＳ信号がハイに切り替わるまでの期間ｔ０３〜ｔ０４の間、走査信号は常にハイであるから、夫々のＣＳサブドライバは、自身に入力されているクロック信号ＣＫＶＡ又はＣＫＶＢがハイである間の極性信号ＰＯＬの極性（ハイ又はロー）と同じ極性を有するＣＳライン電圧を出力する。図７に示される例では、極性信号ＰＯＬは、第１のクロック信号ＣＫＶＡがハイであり且つ第２のクロック信号ＣＫＶＢがローである間はローであり、第２のクロック信号ＣＫＶＢがハイであり且つ第１のクロック信号ＣＫＶＡがローである間はハイであるよう、所定周期で切り替えられている。従って、期間ｔ０３〜ｔ０４の間、１行目の画素に対応して設けられるＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞はローレベルであり、２行目の画素に対応して設けられるＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞はハイレベルである。
【００５９】
時間ｔ０４で、ＧＡＳ信号がハイに切り替わると、図５を参照して説明されたゲートドライバ１３による通常の走査動作が開始されるため、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞は一旦ローに切り替えられ、その後、順次にハイにされる。
【００６０】
走査信号Ｇ＜１＞及びＧ＜２＞がローに切り替えられた後の第２のクロック信号ＣＫＶＢの最初の立ち上がり時に、ＣＳライン電圧ＣＳ＜２＞はハイレベルからローレベルに切り替えられている。これは、ＣＳサブドライバ３０−２のラッチ回路の働きにより、ＣＳライン電圧ＣＳ＜２＞が、第２のクロック信号ＣＫＶＢの立ち上がりに応答して、走査信号Ｇ＜２＞がローに切り替わる直前の極性信号ＰＯＬの極性と同じ極性を有するよう切り替えられるためである。
【００６１】
ゲートドライバ１３による通常の走査動作において、１行目の画素が走査された後の第１のクロック信号ＣＫＶＡの最初の立ち上がり時（ｔ０５）に、ＣＳライン電圧ＣＳ＜１＞はローレベルからハイレベルに切り替わる。続いて、２行目の画素が走査された後の第２のクロック信号ＣＫＶＢの最初の立ち上がり時（ｔ０６）に、ＣＳ電圧ラインＣＳ＜２＞は、本来であればハイレベルからローレベルに切り替えられるべきであるが、そもそもローレベルにあるため、この最初の走査フレームの間中ローのままである。
【００６２】
このように、従来の容量結合駆動方式のためのＣＳドライバ１４’では、ディスプレイ装置の電源投入後の最初の走査フレームにおいて適切にＣＳラインが反転駆動されない場合がある。ＣＳラインが適切に反転駆動されないと、ディスプレイ装置の画面上に表示される画像に表示ノイズが現れる。
【００６３】
本発明は、従来の容量結合駆動方式のためのＣＳドライバ１４’で起こり得るこのような表示ノイズの問題に対処するものである。ディスプレイ装置の電源投入後の最初の走査フレームにおいても全てのＣＳラインが適切に反転駆動されるためには、この最初の走査フレームの前に予め各ＣＳラインを所定電位に設定しておけばよい。
【００６４】
図８は、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の構成例を示すブロック図である。
【００６５】
図８のＣＳドライバ１４は、図３に示される従来の容量結合駆動方式のためのＣＳドライバ１４’と比較して、図３のＣＳドライバ１４’では全てのＣＳサブドライバ３０−１〜３０−ｎに共通の極性信号ＰＯＬが入力されたが、画素の奇数行に対応するＣＳサブドライバ３０−１、３０−３、・・・、３０−（ｎ−１）には、第１の極性信号ＰＯＬ１が入力され、画素の偶数行に対応するＣＳサブドライバ３０−２、３０−４、・・・、３０−ｎには、第１の極性信号ＰＯＬ１と逆の極性を有する第２の極性信号ＰＯＬ２が入力される点で相違する。第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２は、コントローラ１５から供給される。
【００６６】
図９は、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の動作の一例を説明するためのタイミング図である。
【００６７】
図９において、極性信号ＰＯＬは、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２に分けられている。
【００６８】
図５を参照して説明された従来の容量結合駆動方式のためのＣＳドライバ１４’の動作の一例では、極性信号ＰＯＬは、走査される画素の行が奇数行又は偶数行のいずれであるのかに応じてハイ／ローを切り替えられている。例えば、極性信号ＰＯＬ１は、特定の１走査フレームでは、画素の奇数行が走査される間はハイであり、画素の偶数行が走査される間はローであるよう、次の１走査フレームでは、画素の奇数行が走査される間はローであり、画素の偶数行が走査される間はハイであるよう、所定周期で切り替えられる。
【００６９】
他方、図９を参照して説明される本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の動作の一例では、特定の１走査フレームにおいて画素の各行が走査される間、常に、第１の極性信号ＰＯＬ１はハイであり、第２の極性信号ＰＯＬ１はローである。次の１走査フレームでは、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２の夫々の極性は反転され、各行が走査される間、第１の極性信号ＰＯＬ１はローであり、第２の極性信号ＰＯＬ２はハイである。すなわち、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２の夫々の極性は、走査フレームごとに切り替えられる。
【００７０】
図１０は、アクティブマトリクス型ディスプレイ装置の電源投入後、特に、制御信号ＣＯＮＴが通常動作を開始した後に関して、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４の動作の一例を説明するためのタイミング図である。
【００７１】
図６を参照して上述したように、時間ｔ０３で、垂直同期信号ＶＳ、クロック信号ＣＫＶＡ及びＣＫＶＢ、並びに極性信号ＰＯＬ１及びＰＯＬ２を含む制御信号ＣＯＮＴが通常動作を開始する。図１０には、制御信号ＣＯＮＴのうち、第１のクロック信号ＣＫＶＡ、第２のクロック信号ＣＫＶＢ、第１の極性信号ＰＯＬ１及び第２の極性信号ＰＯＬ２が示されている。また、このとき、ＧＡＳ信号は図６に示されているようにローであるから、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞はハイである。図１０には、簡単のため、１行目及び２行目の各行の画素を走査するための走査信号Ｇ＜１＞及びＧ＜２＞のみが示されている。
【００７２】
ＧＡＳ信号がハイに切り替わるまでの期間ｔ０３〜ｔ０４の間、走査信号は常にハイであるから、画素の奇数行に対応するＣＳサブドライバ３０−１、３０−３、・・・、３０−（ｎ−１）は、第１のクロックＣＫＶＡがハイである間の第１の極性信号ＰＯＬ１と同じ極性を有するＣＳライン電圧ＣＳ＜１＞、ＣＳ＜３＞、・・・、ＣＳ＜ｎ−１＞を出力し、画素の偶数行に対応するＣＳサブドライバ３０−２、３０−４、・・・、３０−ｎは、第２のクロックＣＫＶＢがハイである間の第２の極性信号ＰＯＬ２と同じ極性を有するＣＳライン電圧ＣＳ＜２＞、ＣＳ＜４＞、・・・、ＣＳ＜ｎ＞を出力する。図１０に示される例では、期間ｔ０３〜ｔ０４の間、常に、第１の極性信号ＰＯＬ１はローであり、第２の極性信号ＰＯＬ２はハイである。従って、期間ｔ０３〜ｔ０４の間、１行目の画素に対応して設けられるＣＳサブドライバ３０−１から出力されるＣＳライン電圧ＣＳ＜１＞はローレベルであり、２行目の画素に対応して設けられるＣＳサブドライバ３０−２から出力されるＣＳライン電圧ＣＳ＜２＞はハイレベルである。
【００７３】
時間ｔ０４で、ＧＡＳ信号がハイに切り替わると、図５を参照して説明されたゲートドライバ１３による通常の走査動作が開始されるため、全ての走査信号Ｇ＜１＞〜Ｇ＜ｎ＞は一旦ローに切り替えられ、その後、走査される画素の行に応じて順次にハイにされる。
【００７４】
走査信号Ｇ＜１＞及びＧ＜２＞がローに切り替えられた後の第２のクロック信号ＣＫＶＢの最初の立ち上がり時に、従来の容量結合駆動方式のためのＣＳドライバ１４’では、図７に示されるように、ＣＳライン電圧ＣＳ＜２＞はハイレベルからローレベルに切り替えられていた。しかし、本発明の実施形態では、従来共通であった極性信号が上述したように２つの独立した極性信号ＰＯＬ１及びＰＯＬ２に分けられているので、このようなＣＳライン電圧ＣＳ＜２＞の極性反転は起こらない。そして、ディスプレイ装置の電源投入後の最初の走査フレームの前に予め各ＣＳラインは所定電位に設定され得る。従って、図１０から明らかなように、ディスプレイ装置の電源投入後の最初の走査フレームにおいても全てのＣＳラインが適切に反転駆動され、表示ノイズの発生は防がれる。
【００７５】
ここまで、ＣＳラインの極性を行ごとに反転させる行ライン反転駆動方式を例として本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置について説明してきた。しかし、本発明は、ＣＳラインの極性をフレームごとに反転させるフレーム反転駆動方式に適用されてもよい。フレーム反転駆動方式では、第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２は同じであってよい。
【００７６】
また、同じ行ライン反転駆動方式であっても、１行ごとにＣＳラインの極性を反転させるのではなく、２以上の偶数本の複数行ごとにＣＳラインを反転させることも可能である。簡単のため、２行ごとにＣＳラインの極性を反転させる行ライン反転駆動を考えると、１及び２行目の画素の行に対応するＣＳサブドライバ３０−１及び３０−２には、第１の極性信号ＰＯＬ１が入力され、３及び４行目の画素の行に対応するＣＳサブドライバ３０−３及び３０−４には、第１の極性信号ＰＯＬ１と逆の極性を有する第２の極性信号ＰＯＬ２が入力され、以降の行についても２行ごとに交互に、対応するＣＳサブドライバに第１及び第２の極性信号ＰＯＬ１、ＰＯＬ２が入力される。
【００７７】
以上のことから、極性信号の数を増やし、これらの極性信号の切替タイミングを反転駆動の方式に応じてハードウェア若しくはソフトウェア又はこれらの組み合わせを用いて適切に制御することによって、製品組立後のディスプレイ装置において柔軟に反転駆動方式を適用可能であることが分かる。このために、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本のＣＳラインごとに１つの対応する制御信号が設けられる。
【００７８】
例えば、極性信号がＰＯＬ１、ＰＯＬ２、ＰＯＬ３及びＰＯＬ４の４つの信号分けられる場合に、先に説明された１行ごと及び２行ごとの行ライン反転駆動方式並びにフレーム反転駆動方式において、ＰＯＬ１、ＰＯＬ２、ＰＯＬ３及びＰＯＬ４の各極性信号は、奇数（又は偶数）フレーム及び偶数（又は奇数）フレームにおいて、図１１に示されるようにハイ／ローを切り替えられる。行ライン反転駆動方式では、１本のＣＳラインごとに又は２若しくはそれ以上の偶数本の隣接するＣＳラインごとに交互に極性が反転されるよう、まとめて反転駆動されるＣＳラインの本数に関わらず、少なくとも２つの極性信号が必要とされる。
【００７９】
図１２は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置を備える電子機器の例である。図１２の電子機器６０は、携帯電話機として表されているが、例えば、テレビ受像機、腕時計、パーソナルデジタルアシスタント（ＰＤＡ）、ラップトップ型若しくはデスクトップ型ＰＣ、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器であってもよい。
【００８０】
携帯電話機６０は、情報を画像として表示可能な表示パネルを備えたディスプレイ装置６１を有する。ディスプレイ装置６１は、タッチパネル機能を有してよく、電波状況及び電池残量等の携帯電話機６０の状態並びに時刻等の情報に加えて、ユーザが表示パネル表面に触れることで携帯電話機６０の操作を可能にするテンキー等のボタンを表示することができる。
【００８１】
ディスプレイ装置６１は、本発明の実施形態に係る容量結合駆動方式のためのＣＳドライバ１４を有し、装置の電源投入後の最初の走査フレームでさえ容量結合駆動方式に起因する表示ノイズが現れない。
【００８２】
以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。
【符号の説明】
【００８３】
１０，６１ ディスプレイ装置
１１ 表示パネル
１２ ソースドライバ
１３ ゲートドライバ
１４ ＣＳドライバ
１５ コントローラ
１６−１〜１６−ｍ ソースライン
１７−１〜１７−ｎ ゲートライン
１８−１〜１８−ｎ ＣＳライン
２０ 画素電極
２１ スイッチング素子
２２ コモン電極
２３ 液晶セル
２４ 保持キャパシタ
３０−１〜３０−ｎ ＣＳサブドライバ
４１，４２ ラッチ回路
４３ 出力バッファ回路
ＣＫＶＡ，ＣＫＶＢ クロック信号
ＣＯＮＴ 制御信号
ＣＳ＜１＞〜ＣＳ＜ｎ＞ ＣＳライン電圧
ＤＡＴＡ 画像データ信号
Ｇ＜１＞〜Ｇ＜ｎ＞ 走査信号
Ｐｊｉ 画素
ＰＯＬ，ＰＯＬ１〜ＰＯＬ４ 極性信号
ＳＷ１，ＳＷ２ スイッチ
ＶＣＯＭ 電源
ＶＳ 垂直同期信号
【特許請求の範囲】
【請求項１】
行及び列のマトリクス状に配置された複数の画素を有し、各画素は、画素電極と、表示素子と、前記画素電極により前記表示素子と接続されている保持容量及びスイッチング素子とを有する、アクティブマトリクス型ディスプレイ装置であって、
前記複数の画素の列ごとに設けられる複数の信号線を駆動する信号線駆動部と、
前記複数の画素の行ごとに設けられる複数の走査線を順次に駆動し、行単位で画素電極が対応する信号線と接続されるようにスイッチング素子をオンする走査線駆動部と、
前記複数の画素の行ごとに設けられる複数の保持容量線を前記走査線駆動部と同期して駆動し、行単位で、保持容量を介して前記画素電極に相対し且つ対応する保持容量線に接続されている電極に現れる電位を２値の間で切り替える保持容量線駆動部と
を有し、
前記保持容量線駆動部は、当該アクティブマトリクス型ディスプレイ装置の電源投入後最初に前記走査線駆動部が前記複数の走査線を順次に駆動する前に、前記保持容量線の夫々を、前記２値のうちの一方である所定の値を有する電位に設定するアクティブマトリクス型ディスプレイ装置。
【請求項２】
前記保持容量線の夫々の電位が前記２値のうちのいずれか一方をとるよう前記保持容量線駆動部を制御する制御部を更に有し、
前記制御部は、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の保持容量線の組ごとに１つの対応する制御信号を生成する、請求項１に記載のアクティブマトリクス型ディスプレイ装置。
【請求項３】
前記制御部が、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の隣接する保持容量線ごとに交互に前記２値の間で電位が切り替えられるよう前記保持容量線駆動部を制御する場合に、前記制御部によって生成される制御信号は、前記複数の保持容量線の夫々に必要とされる極性に応じて制御可能な独立した制御信号を有する、請求項２に記載のアクティブマトリクス型ディスプレイ装置。
【請求項４】
前記複数の保持容量線は、奇数行目の保持容量線から成る第１の組と、偶数行目の保持容量線から成る第２の組とに分けられ、
前記制御部は、前記第１の組の保持容量線に対応する第１の制御信号と、該第１の制御信号とは極性が反対であり、前記第２の組の保持容量線に対応する第２の制御信号とを生成する、請求項２又は３に記載のアクティブマトリクス型ディスプレイ装置。
【請求項５】
前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持容量及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、
前記保持容量線駆動部は、前記回路とともに前記第１の基板に形成される、請求項１乃至４のうちいずれか一項に記載のアクティブマトリクス型ディスプレイ装置。
【請求項６】
前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持キャパシタ及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、
前記信号線駆動及び前記走査線駆動部とともに前記保持容量線駆動部を含むドライバ集積回路を更に有する、請求項１乃至４のうちいずれか一項に記載のアクティブマトリクス型ディスプレイ装置。
【請求項７】
請求項１乃至６のうちいずれか一項に記載のアクティブマトリクス型ディスプレイ装置を有する電子機器。
【請求項１】
行及び列のマトリクス状に配置された複数の画素を有し、各画素は、画素電極と、表示素子と、前記画素電極により前記表示素子と接続されている保持容量及びスイッチング素子とを有する、アクティブマトリクス型ディスプレイ装置であって、
前記複数の画素の列ごとに設けられる複数の信号線を駆動する信号線駆動部と、
前記複数の画素の行ごとに設けられる複数の走査線を順次に駆動し、行単位で画素電極が対応する信号線と接続されるようにスイッチング素子をオンする走査線駆動部と、
前記複数の画素の行ごとに設けられる複数の保持容量線を前記走査線駆動部と同期して駆動し、行単位で、保持容量を介して前記画素電極に相対し且つ対応する保持容量線に接続されている電極に現れる電位を２値の間で切り替える保持容量線駆動部と
を有し、
前記保持容量線駆動部は、当該アクティブマトリクス型ディスプレイ装置の電源投入後最初に前記走査線駆動部が前記複数の走査線を順次に駆動する前に、前記保持容量線の夫々を、前記２値のうちの一方である所定の値を有する電位に設定するアクティブマトリクス型ディスプレイ装置。
【請求項２】
前記保持容量線の夫々の電位が前記２値のうちのいずれか一方をとるよう前記保持容量線駆動部を制御する制御部を更に有し、
前記制御部は、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の保持容量線の組ごとに１つの対応する制御信号を生成する、請求項１に記載のアクティブマトリクス型ディスプレイ装置。
【請求項３】
前記制御部が、１本の保持容量線ごとに又は２若しくはそれ以上の偶数本の隣接する保持容量線ごとに交互に前記２値の間で電位が切り替えられるよう前記保持容量線駆動部を制御する場合に、前記制御部によって生成される制御信号は、前記複数の保持容量線の夫々に必要とされる極性に応じて制御可能な独立した制御信号を有する、請求項２に記載のアクティブマトリクス型ディスプレイ装置。
【請求項４】
前記複数の保持容量線は、奇数行目の保持容量線から成る第１の組と、偶数行目の保持容量線から成る第２の組とに分けられ、
前記制御部は、前記第１の組の保持容量線に対応する第１の制御信号と、該第１の制御信号とは極性が反対であり、前記第２の組の保持容量線に対応する第２の制御信号とを生成する、請求項２又は３に記載のアクティブマトリクス型ディスプレイ装置。
【請求項５】
前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持容量及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、
前記保持容量線駆動部は、前記回路とともに前記第１の基板に形成される、請求項１乃至４のうちいずれか一項に記載のアクティブマトリクス型ディスプレイ装置。
【請求項６】
前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持キャパシタ及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう前記共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、
前記信号線駆動及び前記走査線駆動部とともに前記保持容量線駆動部を含むドライバ集積回路を更に有する、請求項１乃至４のうちいずれか一項に記載のアクティブマトリクス型ディスプレイ装置。
【請求項７】
請求項１乃至６のうちいずれか一項に記載のアクティブマトリクス型ディスプレイ装置を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−６３６７７（Ｐ２０１２−６３６７７Ａ）
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願番号】特願２０１０−２０９２５５（Ｐ２０１０−２０９２５５）
【出願日】平成２２年９月１７日（２０１０．９．１７）
【出願人】（５１０１３４５８１）奇美電子股▲ふん▼有限公司 (28)
【氏名又は名称原語表記】Ｃｈｉｍｅｉ Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ
【住所又は居所原語表記】Ｎｏ．１６０ Ｋｅｓｙｕｅ Ｒｄ．，Ｃｈｕ−Ｎａｎ Ｓｉｔｅ，Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ，Ｃｈｕ−Ｎａｎ ３５０，Ｍｉａｏ−Ｌｉ Ｃｏｕｎｔｙ，Ｔａｉｗａｎ，
【Ｆターム（参考）】
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願日】平成２２年９月１７日（２０１０．９．１７）
【出願人】（５１０１３４５８１）奇美電子股▲ふん▼有限公司 (28)
【氏名又は名称原語表記】Ｃｈｉｍｅｉ Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ
【住所又は居所原語表記】Ｎｏ．１６０ Ｋｅｓｙｕｅ Ｒｄ．，Ｃｈｕ−Ｎａｎ Ｓｉｔｅ，Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ，Ｃｈｕ−Ｎａｎ ３５０，Ｍｉａｏ−Ｌｉ Ｃｏｕｎｔｙ，Ｔａｉｗａｎ，
【Ｆターム（参考）】
[ Back to top ]