ゲート回路
【課題】 電圧駆動型半導体素子に流れる短絡電流を抑制し、電圧駆動型半導体素子のスイッチング損失を低減することのできる電圧駆動型半導体素子のゲート回路を提供することにある。
【解決手段】 ＩＧＢＴ２のエミッタ側にコイル４が接続され、ＩＧＢＴ２のターンオン後に、ＩＧＢＴ２を駆動するゲート電圧を印加するゲート−エミッタ間の回路をコイル４を含まない回路からコイル４を含む回路に切り替えるゲート回路１。
【解決手段】 ＩＧＢＴ２のエミッタ側にコイル４が接続され、ＩＧＢＴ２のターンオン後に、ＩＧＢＴ２を駆動するゲート電圧を印加するゲート−エミッタ間の回路をコイル４を含まない回路からコイル４を含む回路に切り替えるゲート回路１。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型半導体素子のゲート回路に関する。
【背景技術】
【０００２】
一般に、電圧駆動型半導体素子であるＩＧＢＴ(insulated gate bipolar transistor)をスイッチングさせて、電力を変換する電力変換装置が知られている。このような電力変換装置において、ＩＧＢＴの導通時に、オフされている反対アームのＩＧＢＴ（導通しているＩＧＢＴと直列に接続されたＩＧＢＴ）が短絡破壊をすると、過大な短絡電流が流れる。この短絡電流は、ＩＧＢＴ定格電流の１０倍以上に達することがある。このような短絡電流が流れると、ＩＧＢＴは破損する。
【０００３】
そこで、このような短絡電流に対する保護について、様々な検討がされている（例えば、非特許文献１参照）。また、このような保護をするための方式の１つに、ＩＧＢＴのエミッタ側に、インダクタンスを含むように回路を構成することが提案されている（非特許文献２参照）。
【非特許文献１】Romeo Letor、外１名，“Short Circuit Behavior of IGBT’s Correlated to the Intrinsic Device Structure and on the Application Circuit”, IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, IEEE,１９９５年３月／４月，Ｖｏｌ．３１，Ｎｏ．２，ｐ．２３４−２３９
【非特許文献２】笹川清明、外２名，“ゲート波形制御によるＩＧＢＴ短絡保護方式の検討”，電気学会Ｄ部門論文誌，社団法人電気学会，２００７年，第１２７巻，第５号，ｐ．４７８−４８４
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、先行技術文献に記載の電力変換装置では、通常のＩＧＢＴのスイッチングでも、インダクタンスにより、ＩＧＢＴの素子電流のｄｉ／ｄｔを低減するようにゲートに負帰還が掛かる。このため、例えば、ＩＧＢＴのオン時に反対アームのダイオードに流れるリカバリー電流も抑制される。従って、ＩＧＢＴのゲート電圧は、大幅に増加する。これにより、スイッチング損失が増大する。
【０００５】
そこで、本発明の目的は、電圧駆動型半導体素子に流れる短絡電流を抑制し、電圧駆動型半導体素子のスイッチング損失を低減することのできる電圧駆動型半導体素子のゲート回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の観点に従ったゲート回路は、電圧駆動型半導体素子のエミッタ側にインダクタが接続され、前記電圧駆動型半導体素子を駆動するゲート回路であって、前記電圧駆動型半導体素子のゲート−エミッタ間に、前記電圧駆動型半導体素子を駆動するためのゲート電圧を印加し、前記電圧駆動型半導体素子を駆動する駆動手段と、前記駆動手段により前記ゲート電圧が印加される前記電圧駆動型半導体素子のゲート−エミッタ間の回路を、前記インダクタを含む回路と前記インダクタを含まない回路とに切り替える回路切替手段と、前記電圧駆動型半導体素子のターンオン後に、前記回路切替手段により前記インダクタを含まない回路から前記インダクタを含む回路に切り替えるための切替信号を生成する切替信号生成手段とを備えている。
【発明の効果】
【０００７】
本発明によれば、電圧駆動型半導体素子に流れる短絡電流を抑制し、電圧駆動型半導体素子のスイッチング損失を低減することのできる電圧駆動型半導体素子のゲート回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の各実施形態を説明する。
【０００９】
（実施形態）
図１は、本発明の実施形態に係る電力変換回路１０の構成を示す構成図である。図２は、本実施形態に係るゲート回路１の生成するゲートパルスＧＰ及び切替信号ＳＫの波形を示す波形図である。なお、以降の図において、同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。以降の実施形態も同様にして重複した説明を省略する。
【００１０】
電力変換回路１０は、ゲート回路１と、ＩＧＢＴ２と、ダイオード３と、コイル４とを備えている。
【００１１】
ゲート回路１は、ＩＧＢＴ２をスイッチングするためのゲート電圧を出力する回路である。
【００１２】
ＩＧＢＴ２は、電圧駆動型半導体素子である。電力変換回路１０は、ＩＧＢＴ２をスイッチングすることにより、直流電力を交流電力に変換する。
【００１３】
ダイオード３は、ＩＧＢＴ２に逆並列に接続されている。
【００１４】
コイル４は、ＩＧＢＴ２が短絡破壊したときに流れる短絡電流を抑制するための素子である。コイル４は、インダクタンスを有するインダクタである。
【００１５】
次に、ゲート回路１の詳細な構成について説明する。
【００１６】
ゲート回路１は、ゲートパルス生成部１１と、オンディレイ１２と、切替器１３とを備えている。
【００１７】
ゲートパルス生成部１１は、ＩＧＢＴ２のオン又はオフをするための指令となるゲートパルスＧＰを生成する。ゲート回路１は、ゲートパルス生成部１１により生成されたゲートパルスＧＰに従って、ＩＧＢＴ２にゲート電圧を印加する。ゲートパルスＧＰの波形は、ＩＧＢＴ２のゲート−エミッタ間に印加されるゲート電圧の波形を示している。
【００１８】
オンディレイ１２は、ゲートパルス生成部１１から出力されたゲートパルスＧＰが入力され、切替器１３を切り替えるための切替信号ＳＫを出力する。オンディレイ１２は、入力された波形に対して、オンする時間（立ち上がり時間）を所定時間遅らせた波形を出力する。
【００１９】
切替器１３は、オンディレイ１２から出力された切替信号ＳＫに従って、接点ＰＡと接点ＰＢとの切替を行う。接点ＰＡが選択されている場合、ゲート回路１がＩＧＢＴ２にゲート電圧を印加する回路に、コイル４が含まれる。接点ＰＢが選択されている場合、ゲート回路１がＩＧＢＴ２にゲート電圧を印加する回路に、コイル４が含まれない。
【００２０】
次に、電力変換回路１０の動作について説明する。
【００２１】
ゲート回路１は、ゲートパルスＧＰがＯＮを示す場合、ゲート−エミッタ間に印加するゲート電圧を閾値電圧以上にして、ＩＧＢＴ２をオンにする。ゲート回路１は、ゲートパルスＧＰがＯＦＦを示す場合、ゲート−エミッタ間に印加するゲート電圧を閾値電圧以下にして、ＩＧＢＴ２をオフにする。
【００２２】
ゲート回路１は、ＩＧＢＴ２の駆動を開始する前は、切替器１３を接点ＰＡに選択している。ゲート回路１は、切替信号ＳＫがＰＡを示す場合、切替器１３を接点ＰＡに切り替える。ゲート回路１は、切替信号ＳＫがＰＢを示す場合、切替器１３を接点ＰＢに切り替える。
【００２３】
オンディレイ１２は、図２に示すように、ゲートパルス生成部１１からゲートパルスＧＰが入力されると、立ち上がりを時刻ｔ１から時刻ｔ２に遅らせた波形を切替信号ＳＫとして出力する。時刻ｔ１と時刻ｔ２との間の時間は、オンディレイ１２に予め設定されている時間である。この設定されている時間は、ＩＧＢＴ２のターンオンする時間に略等しいか、又は少し遅く設定されている。
【００２４】
上述の構成により、ゲート回路１は、ＩＧＢＴ２をオフからターンオンするまでの間は、コイル４を含まないゲート−エミッタ間にゲート電圧を印加する。ゲート回路１は、ＩＧＢＴ２をオンしている間は、コイル４を含むゲート−エミッタ間にゲート電圧を印加する。
【００２５】
本実施形態によれば、以下の作用効果を得ることができる。
【００２６】
ゲート回路１は、ＩＧＢＴ２をオフからターンオンするまでの間は、インダクタンスを含まない回路にゲート電圧を印加する。ゲート回路１は、ＩＧＢＴ２をオンしている間は、インダクタンスを含む回路にゲート電圧を印加する。
【００２７】
これにより、電力変換回路１０は、通常時のＩＧＢＴ２のスイッチング損失を増大させることなく、ＩＧＢＴ２の導通時に反対アームのＩＧＢＴが短絡破壊することにより発生する過大な短絡電流を抑制することができる。
【００２８】
ここで、ＩＧＢＴ２をオフからターンオンするまでの間に発生した短絡電流は抑制されない。しかし、この間に発生する短絡電流は、ＩＧＢＴ２の導通時に発生する短絡電流より深刻でない（非特許文献１参照）。従って、電力変換回路１０は、短絡保護としての機能に影響はほとんどない。
【００２９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係る電力変換回路の構成を示す構成図。
【図２】本実施形態に係るゲート回路の生成するゲートパルス及び切替信号の波形を示す波形図。
【符号の説明】
【００３１】
１…ゲート回路、２…ＩＧＢＴ、３…ダイオード、４…コイル、１０…電力変換回路、１１…ゲートパルス生成部、１２…オンディレイ、１３…切替器。
【技術分野】
【０００１】
本発明は、電圧駆動型半導体素子のゲート回路に関する。
【背景技術】
【０００２】
一般に、電圧駆動型半導体素子であるＩＧＢＴ(insulated gate bipolar transistor)をスイッチングさせて、電力を変換する電力変換装置が知られている。このような電力変換装置において、ＩＧＢＴの導通時に、オフされている反対アームのＩＧＢＴ（導通しているＩＧＢＴと直列に接続されたＩＧＢＴ）が短絡破壊をすると、過大な短絡電流が流れる。この短絡電流は、ＩＧＢＴ定格電流の１０倍以上に達することがある。このような短絡電流が流れると、ＩＧＢＴは破損する。
【０００３】
そこで、このような短絡電流に対する保護について、様々な検討がされている（例えば、非特許文献１参照）。また、このような保護をするための方式の１つに、ＩＧＢＴのエミッタ側に、インダクタンスを含むように回路を構成することが提案されている（非特許文献２参照）。
【非特許文献１】Romeo Letor、外１名，“Short Circuit Behavior of IGBT’s Correlated to the Intrinsic Device Structure and on the Application Circuit”, IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, IEEE,１９９５年３月／４月，Ｖｏｌ．３１，Ｎｏ．２，ｐ．２３４−２３９
【非特許文献２】笹川清明、外２名，“ゲート波形制御によるＩＧＢＴ短絡保護方式の検討”，電気学会Ｄ部門論文誌，社団法人電気学会，２００７年，第１２７巻，第５号，ｐ．４７８−４８４
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、先行技術文献に記載の電力変換装置では、通常のＩＧＢＴのスイッチングでも、インダクタンスにより、ＩＧＢＴの素子電流のｄｉ／ｄｔを低減するようにゲートに負帰還が掛かる。このため、例えば、ＩＧＢＴのオン時に反対アームのダイオードに流れるリカバリー電流も抑制される。従って、ＩＧＢＴのゲート電圧は、大幅に増加する。これにより、スイッチング損失が増大する。
【０００５】
そこで、本発明の目的は、電圧駆動型半導体素子に流れる短絡電流を抑制し、電圧駆動型半導体素子のスイッチング損失を低減することのできる電圧駆動型半導体素子のゲート回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の観点に従ったゲート回路は、電圧駆動型半導体素子のエミッタ側にインダクタが接続され、前記電圧駆動型半導体素子を駆動するゲート回路であって、前記電圧駆動型半導体素子のゲート−エミッタ間に、前記電圧駆動型半導体素子を駆動するためのゲート電圧を印加し、前記電圧駆動型半導体素子を駆動する駆動手段と、前記駆動手段により前記ゲート電圧が印加される前記電圧駆動型半導体素子のゲート−エミッタ間の回路を、前記インダクタを含む回路と前記インダクタを含まない回路とに切り替える回路切替手段と、前記電圧駆動型半導体素子のターンオン後に、前記回路切替手段により前記インダクタを含まない回路から前記インダクタを含む回路に切り替えるための切替信号を生成する切替信号生成手段とを備えている。
【発明の効果】
【０００７】
本発明によれば、電圧駆動型半導体素子に流れる短絡電流を抑制し、電圧駆動型半導体素子のスイッチング損失を低減することのできる電圧駆動型半導体素子のゲート回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の各実施形態を説明する。
【０００９】
（実施形態）
図１は、本発明の実施形態に係る電力変換回路１０の構成を示す構成図である。図２は、本実施形態に係るゲート回路１の生成するゲートパルスＧＰ及び切替信号ＳＫの波形を示す波形図である。なお、以降の図において、同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。以降の実施形態も同様にして重複した説明を省略する。
【００１０】
電力変換回路１０は、ゲート回路１と、ＩＧＢＴ２と、ダイオード３と、コイル４とを備えている。
【００１１】
ゲート回路１は、ＩＧＢＴ２をスイッチングするためのゲート電圧を出力する回路である。
【００１２】
ＩＧＢＴ２は、電圧駆動型半導体素子である。電力変換回路１０は、ＩＧＢＴ２をスイッチングすることにより、直流電力を交流電力に変換する。
【００１３】
ダイオード３は、ＩＧＢＴ２に逆並列に接続されている。
【００１４】
コイル４は、ＩＧＢＴ２が短絡破壊したときに流れる短絡電流を抑制するための素子である。コイル４は、インダクタンスを有するインダクタである。
【００１５】
次に、ゲート回路１の詳細な構成について説明する。
【００１６】
ゲート回路１は、ゲートパルス生成部１１と、オンディレイ１２と、切替器１３とを備えている。
【００１７】
ゲートパルス生成部１１は、ＩＧＢＴ２のオン又はオフをするための指令となるゲートパルスＧＰを生成する。ゲート回路１は、ゲートパルス生成部１１により生成されたゲートパルスＧＰに従って、ＩＧＢＴ２にゲート電圧を印加する。ゲートパルスＧＰの波形は、ＩＧＢＴ２のゲート−エミッタ間に印加されるゲート電圧の波形を示している。
【００１８】
オンディレイ１２は、ゲートパルス生成部１１から出力されたゲートパルスＧＰが入力され、切替器１３を切り替えるための切替信号ＳＫを出力する。オンディレイ１２は、入力された波形に対して、オンする時間（立ち上がり時間）を所定時間遅らせた波形を出力する。
【００１９】
切替器１３は、オンディレイ１２から出力された切替信号ＳＫに従って、接点ＰＡと接点ＰＢとの切替を行う。接点ＰＡが選択されている場合、ゲート回路１がＩＧＢＴ２にゲート電圧を印加する回路に、コイル４が含まれる。接点ＰＢが選択されている場合、ゲート回路１がＩＧＢＴ２にゲート電圧を印加する回路に、コイル４が含まれない。
【００２０】
次に、電力変換回路１０の動作について説明する。
【００２１】
ゲート回路１は、ゲートパルスＧＰがＯＮを示す場合、ゲート−エミッタ間に印加するゲート電圧を閾値電圧以上にして、ＩＧＢＴ２をオンにする。ゲート回路１は、ゲートパルスＧＰがＯＦＦを示す場合、ゲート−エミッタ間に印加するゲート電圧を閾値電圧以下にして、ＩＧＢＴ２をオフにする。
【００２２】
ゲート回路１は、ＩＧＢＴ２の駆動を開始する前は、切替器１３を接点ＰＡに選択している。ゲート回路１は、切替信号ＳＫがＰＡを示す場合、切替器１３を接点ＰＡに切り替える。ゲート回路１は、切替信号ＳＫがＰＢを示す場合、切替器１３を接点ＰＢに切り替える。
【００２３】
オンディレイ１２は、図２に示すように、ゲートパルス生成部１１からゲートパルスＧＰが入力されると、立ち上がりを時刻ｔ１から時刻ｔ２に遅らせた波形を切替信号ＳＫとして出力する。時刻ｔ１と時刻ｔ２との間の時間は、オンディレイ１２に予め設定されている時間である。この設定されている時間は、ＩＧＢＴ２のターンオンする時間に略等しいか、又は少し遅く設定されている。
【００２４】
上述の構成により、ゲート回路１は、ＩＧＢＴ２をオフからターンオンするまでの間は、コイル４を含まないゲート−エミッタ間にゲート電圧を印加する。ゲート回路１は、ＩＧＢＴ２をオンしている間は、コイル４を含むゲート−エミッタ間にゲート電圧を印加する。
【００２５】
本実施形態によれば、以下の作用効果を得ることができる。
【００２６】
ゲート回路１は、ＩＧＢＴ２をオフからターンオンするまでの間は、インダクタンスを含まない回路にゲート電圧を印加する。ゲート回路１は、ＩＧＢＴ２をオンしている間は、インダクタンスを含む回路にゲート電圧を印加する。
【００２７】
これにより、電力変換回路１０は、通常時のＩＧＢＴ２のスイッチング損失を増大させることなく、ＩＧＢＴ２の導通時に反対アームのＩＧＢＴが短絡破壊することにより発生する過大な短絡電流を抑制することができる。
【００２８】
ここで、ＩＧＢＴ２をオフからターンオンするまでの間に発生した短絡電流は抑制されない。しかし、この間に発生する短絡電流は、ＩＧＢＴ２の導通時に発生する短絡電流より深刻でない（非特許文献１参照）。従って、電力変換回路１０は、短絡保護としての機能に影響はほとんどない。
【００２９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係る電力変換回路の構成を示す構成図。
【図２】本実施形態に係るゲート回路の生成するゲートパルス及び切替信号の波形を示す波形図。
【符号の説明】
【００３１】
１…ゲート回路、２…ＩＧＢＴ、３…ダイオード、４…コイル、１０…電力変換回路、１１…ゲートパルス生成部、１２…オンディレイ、１３…切替器。
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子のエミッタ側にインダクタが接続され、前記電圧駆動型半導体素子を駆動するゲート回路であって、
前記電圧駆動型半導体素子のゲート−エミッタ間に、前記電圧駆動型半導体素子を駆動するためのゲート電圧を印加し、前記電圧駆動型半導体素子を駆動する駆動手段と、
前記駆動手段により前記ゲート電圧が印加される前記電圧駆動型半導体素子のゲート−エミッタ間の回路を、前記インダクタを含む回路と前記インダクタを含まない回路とに切り替える回路切替手段と、
前記電圧駆動型半導体素子のターンオン後に、前記回路切替手段により前記インダクタを含まない回路から前記インダクタを含む回路に切り替えるための切替信号を生成する切替信号生成手段と
を備えたことを特徴とするゲート回路。
【請求項２】
前記ゲート電圧を出力するためのゲート波形を生成するゲート波形生成手段を備え、
前記切替信号生成手段は、前記ゲート波形生成手段により生成された前記ゲート波形に基づいて、前記切替信号を生成すること
を特徴とする請求項１に記載のゲート回路。
【請求項３】
前記切替信号生成手段は、前記ゲート波形生成手段により生成された前記ゲート波形を入力し、前記ゲート波形の信号の立ち上がり時間を遅延させた波形を、前記切替信号として出力するオンディレイタイマを備えたこと
を特徴とする請求項１に記載のゲート回路。
【請求項４】
ゲート電圧により駆動する電圧駆動型半導体素子と、
前記電圧駆動型半導体素子のエミッタ側に接続されたインダクタと、
前記電圧駆動型半導体素子のゲート−エミッタ間に、前記ゲート電圧を印加し、前記電圧駆動型半導体素子を駆動する駆動手段と、
前記駆動手段により前記ゲート電圧が印加される前記電圧駆動型半導体素子のゲート−エミッタ間の回路を、前記インダクタを含む回路と前記インダクタを含まない回路とに切り替える回路切替手段と、
前記電圧駆動型半導体素子のターンオン後に、前記回路切替手段により前記インダクタを含まない回路から前記インダクタを含む回路に切り替えるための切替信号を生成する切替信号生成手段と
を備えたことを特徴とする電力変換装置。
【請求項１】
電圧駆動型半導体素子のエミッタ側にインダクタが接続され、前記電圧駆動型半導体素子を駆動するゲート回路であって、
前記電圧駆動型半導体素子のゲート−エミッタ間に、前記電圧駆動型半導体素子を駆動するためのゲート電圧を印加し、前記電圧駆動型半導体素子を駆動する駆動手段と、
前記駆動手段により前記ゲート電圧が印加される前記電圧駆動型半導体素子のゲート−エミッタ間の回路を、前記インダクタを含む回路と前記インダクタを含まない回路とに切り替える回路切替手段と、
前記電圧駆動型半導体素子のターンオン後に、前記回路切替手段により前記インダクタを含まない回路から前記インダクタを含む回路に切り替えるための切替信号を生成する切替信号生成手段と
を備えたことを特徴とするゲート回路。
【請求項２】
前記ゲート電圧を出力するためのゲート波形を生成するゲート波形生成手段を備え、
前記切替信号生成手段は、前記ゲート波形生成手段により生成された前記ゲート波形に基づいて、前記切替信号を生成すること
を特徴とする請求項１に記載のゲート回路。
【請求項３】
前記切替信号生成手段は、前記ゲート波形生成手段により生成された前記ゲート波形を入力し、前記ゲート波形の信号の立ち上がり時間を遅延させた波形を、前記切替信号として出力するオンディレイタイマを備えたこと
を特徴とする請求項１に記載のゲート回路。
【請求項４】
ゲート電圧により駆動する電圧駆動型半導体素子と、
前記電圧駆動型半導体素子のエミッタ側に接続されたインダクタと、
前記電圧駆動型半導体素子のゲート−エミッタ間に、前記ゲート電圧を印加し、前記電圧駆動型半導体素子を駆動する駆動手段と、
前記駆動手段により前記ゲート電圧が印加される前記電圧駆動型半導体素子のゲート−エミッタ間の回路を、前記インダクタを含む回路と前記インダクタを含まない回路とに切り替える回路切替手段と、
前記電圧駆動型半導体素子のターンオン後に、前記回路切替手段により前記インダクタを含まない回路から前記インダクタを含む回路に切り替えるための切替信号を生成する切替信号生成手段と
を備えたことを特徴とする電力変換装置。
【図１】
【図２】
【図２】
【公開番号】特開２０１０−１２４６２７（Ｐ２０１０−１２４６２７Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００８−２９６９０５（Ｐ２００８−２９６９０５）
【出願日】平成２０年１１月２０日（２００８．１１．２０）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２０年１１月２０日（２００８．１１．２０）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
[ Back to top ]