コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法
【課題】チラツキを低減して高速の画像表示が可能となるコレステリック液晶表示装置の実現。
【解決手段】コレステリック液晶表示素子10と、コレステリック液晶表示素子のコモン電極にのうち選択された選択ラインに選択ライン電圧を出力し且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバ25と、コレステリック液晶表示素子のセグメント電極に書込み信号を出力するセグメントドライバ26と、コモンドライバおよびセグメントドライバを制御する駆動制御回路27と、選択ラインの書込み中に、書込み信号に応じた非選択ライン電圧の補正を行う電圧補正回路28,29,30と、を備えるコレステリック液晶表示装置。
【解決手段】コレステリック液晶表示素子10と、コレステリック液晶表示素子のコモン電極にのうち選択された選択ラインに選択ライン電圧を出力し且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバ25と、コレステリック液晶表示素子のセグメント電極に書込み信号を出力するセグメントドライバ26と、コモンドライバおよびセグメントドライバを制御する駆動制御回路27と、選択ラインの書込み中に、書込み信号に応じた非選択ライン電圧の補正を行う電圧補正回路28,29,30と、を備えるコレステリック液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法に関する。
【背景技術】
【０００２】
コレステリック液晶は、半永久的な表示保持（メモリ性）や鮮やかなカラー表示、高コントラスト、高解像性といった優れた特徴を有するため、電子ペーパー（特にカラー）の有力な方式として注目されている。コレステリック液晶を利用した表示素子は、単純マトリクス（パッシブマトリクス）型の構成を有し、単純マトリクス駆動方法で駆動されるのが一般的である。単純マトリクス型液晶表示素子は、複数の上側電極が平行に設けられた上側基板と、複数の下側電極が平行に設けられた下側基板と、上側電極と下側電極が直交して対向するように配置した間にコレステリック液晶を封入した液晶層と、を有する。
【０００３】
単純マトリクス駆動方法では、セグメントドライバが上側電極または下側電極の一方を駆動し、コモンドライバが他方を駆動する。ここでは、セグメントドライバが駆動する電極をセグメント電極、コモンドライバが駆動する電極をコモン電極と称する。コモンドライバは、印加位置をシフトしながらコモン電極に順に選択電圧を印加し、選択電圧を印加するコモン電極以外のコモン電極には非選択電圧を印加する。セグメントドライバは、選択電圧が印加されるコモン電極に対応する書込みラインの画像データに応じてオン電圧またはオフ電圧を印加する。書込みラインのオン画素では、選択電圧とオン電圧の大きな差電圧が印加されて書込みが行われて液晶の状態が変化するが、書込みラインのオフ画素では、選択電圧とオフ電圧の小さな差電圧が印加されるため液晶の状態は変化しない。非選択電圧が印加されるコモン電極に対応する非書込みラインでは、非選択電圧とオン電圧またはオフ電圧の差電圧が印加される。選択電圧、非選択電圧、オン電圧およびオフ電圧は、書込みラインのオン画素で液晶の状態を十分に変化させ、書込みラインのオフ画素および非書込みラインで液晶の状態を変化させないように設定される。一般に、非書込みラインの画素に印加される電圧をクロストーク電圧と称し、クロストーク電圧は液晶の状態を変化させる閾値電圧以下に設定される。
【０００４】
コレステリック液晶表示素子の駆動方法には、大別してコンベンショナル駆動方法とダイナミック駆動方法がある。ダイナミック駆動方法は、表示を比較的高速で書き換えることができるが、精密な階調表示が難しいという問題があった。これに対して、コンベンショナル駆動方法は、精密な階調表示が可能であるが、表示の書き換えに長時間を要するという問題があった。ここでは、コレステリック液晶表示素子をコンベンショナル駆動方法で駆動する駆動方法および表示装置が対象である。
【０００５】
コンベンショナル駆動では、全画素をプレーナ状態またはフォーカルコニック状態にするリセット動作を行う。その後、単純マトリクス駆動方法で、比較的低い電圧の短いパルス幅の書込みパルスを印加して、プレーナ状態またはフォーカルコニック状態から、画素ごとに状態を変化させる書込み動作を行う。例えば、リセット状態でプレーナ状態にした場合には、書込みパルスを印加してフォーカルコニック状態に変化させる。書込みパルスのエネルギーが大きい場合には、画素内の液晶の大部分がフォーカルコニック状態に変化する。書込みパルスのエネルギーが小さい場合には、画素内の液晶の一部がフォーカルコニック状態に変化し、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が表示できる。書込みパルスのエネルギーは、書込みパルスの電圧（波高）または累積パルス印加時間を変化させて調整し、累積パルス印加時間はパルス幅、パルス印加回数またはその両方を変化させることにより変化可能である。
【０００６】
セグメントドライバおよびコモンドライバは、コストの関係で、汎用のドライバＩＣを使用して実現するのが一般的であるが、コレステリック液晶は、汎用のドライバＩＣが出力可能な電圧で駆動した場合、応答速度が小さい。そのため、コンベンショナル駆動でコレステリック液晶表示素子を駆動する場合、リセット動作は全画素同時に行うため比較的短時間で行えるが、書込み動作はラインごとに行われるため長時間を要し、１ラインの選択電圧の出力周期が、人間が知覚できる明度変化の限界である視認周期に近くなる。
【０００７】
前述のように、単純マトリックス駆動方法では、非書込みラインのすべての画素にはクロストーク電圧が印加され、クロストーク電圧は、液晶の状態を変化させる閾値電圧以下に設定される。しかし、クロストーク電圧は、書込みラインの画像データ（書込みデータが白か黒か、白黒画素数の比率など）に依存して変動し、閾値電圧以下であっても、画素の明るさを微小量変化させる。
【０００８】
このように、画像書込み時に非書込みライン（非選択）の領域の明るさが、クロストーク電圧差に応じて１ラインの書込み周期でランダムに変動する。上記のように、コレステリック液晶表示素子をコンベンショナル駆動する場合、１ラインの選択電圧の出力周期が、視認周期に近くなるため、このランダムな明るさ変動が、チラツキ現象として知覚されることになる。
【０００９】
チラつき現象を低減するには、非選択電圧の電源に大きな容量のデカップリングコンデンサを設けるのが一般的である。しかし、表示素子が大型の場合、チラツキを十分に抑制するには、大きな容量のデカップリングコンデンサを使用する必要があり、コストが高い、部品サイズ（特に厚さ）が大きい、スリープ時の無駄電力が大きい，などの問題を生じる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−２５０４８８号公報
【特許文献２】特開平１１−１８４４３６号公報
【特許文献３】特許第３７１３９５４号
【特許文献４】特開２００６−３３００３５号公報
【特許文献５】特開２００８−２６８５６６号公報
【特許文献６】米国特許第５４５３８６３号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
実施形態によれば、非選択電圧の電源に大容量のデカップリングコンデンサを用いることなしに、チラツキ現象を低減したコレステリック液晶表示素子の単純マトリックス駆動方法を提供することである。
【課題を解決するための手段】
【００１２】
発明の第１の観点によれば、コレステリック液晶表示素子と、コレステリック液晶表示素子のコモン電極を駆動し、コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、コレステリック液晶表示素子のセグメント電極を駆動し、セグメント電極に書込み信号を出力するセグメントドライバと、コモンドライバおよびセグメントドライバを制御し、コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、選択ラインの書込み中に、書込み信号に応じた非選択ライン電圧の補正を行う電圧補正回路と、を有するコレステリック液晶表示装置が提供される。
【００１３】
また、発明の第２の観点によれば、コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力し、選択ラインの位置をシフトしながら、選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、選択ラインに出力される書込み信号に応じた非選択ライン電圧の補正値を算出し、選択ラインの書込み中に、算出した補正値に応じて、非選択ライン電圧を補正するコレステリック液晶表示素子の単純マトリックス駆動方法が提供される。
【発明の効果】
【００１４】
実施形態によれば、チラツキを低減して高速の画像表示が可能となるコレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法が実現される。
【図面の簡単な説明】
【００１５】
【図１】図１は、コレステリック液晶の状態を説明する図である。
【図２】図２は、コンベンショナル駆動方法における液晶の状態変化の例を示す図である。
【図３】図３は、コンベンショナル駆動方法において、液晶セル（画素）に印加される電圧波形の例、および図示の電圧波形を印加した場合の反射率の応答特性の例を示す図である。
【図４】図４は、初期状態をプレーナ状態とした場合に、さまざまな周期のパルスに対する電圧応答特性の例を示す図である。
【図５】図５は、単純マトリクス型表示素子の基本構成を示す図である。
【図６】図６は、３本のコモン電極と３本のセグメント電極により形成される縦横３×３画素の単純マトリクス型液晶素子と、コモンドライバおよびセグメントドライバの出力電圧、および液晶への印加電圧を示す図である。
【図７】図７は、コレステリック液晶表示素子の典型的な電圧応答特性の非選択電圧依存性を示す図であり、印加回数をパラメータとして、非選択電圧を変化させた時のプレーナ状態（白：明状態）からの明度（Ｙ値）の低下量を示す図である。
【図８】図８は、コモンドライバおよびセグメントドライバの出力部の構成と、出力電圧波形および液晶に印加される電圧波形を示す図である。
【図９】図９は、実際のコレステリック液晶パネルの電圧応答特性を示す図である。
【図１０】図１０は、第１実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【図１１】図１１は、表示素子の構成を示す図である。
【図１２】図１２は、１枚のパネルの基本構成を示す図である。
【図１３】図１３は、第１実施形態の電圧補正部、電圧生成部、電圧安定部、コモンドライバおよびセグメントドライバの出力部の構成を示す図である。
【図１４】図１４は、第１実施形態におけるコモンドライバおよびセグメントドライバの出力する電圧波形および液晶画素ＬＣに印加される電圧波形を示す図である。
【図１５】図１５は、コモンドライバおよびセグメントドライバが、液晶表示素子を駆動する場合に、液晶画素の容量に印加される電圧を示す図である。
【図１６】図１６は、液晶表示素子を駆動状態を表した図である。
【図１７】図１７は、各端子からの電源供給による変化を演算するための回路状態を示す図である。
【図１８】図１８は、演算結果に基づいた各部の電圧変化を示す図である。
【図１９】図１９は、正のパルスを印加する場合で、画素データが白黒半々の場合の液晶画素の印加電圧の変化をモデル化した図である。
【図２０】図２０は、第２実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
本発明の実施形態を説明する前に、コレステリック液晶、単純マトリクス駆動方法、コンベンショナル駆動方法について説明する。
【００１７】
図１は、コレステリック液晶の状態を説明する図である。図１の（Ａ）および（Ｂ）に示すように、コレステリック液晶を利用した表示素子１０は、上側基板１１と、コレステリック液晶層１２と、下側基板１３と、有する。コレステリック液晶には、図１の（Ａ）に示すように入射光を反射するプレーナ状態と、図１の（Ｂ）に示すように入射光を反射するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。他に、強い電界を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態があるが、ホメオトロピック状態は、電界の印加を停止すると、プレーナ状態またはフォーカルコニック状態になる。
【００１８】
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。
【００１９】
λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎに伴って大きくなる。
【００２０】
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板１３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。
【００２１】
次に、コレステリック液晶を利用した表示素子の駆動原理を説明する。
【００２２】
液晶に強い電界を与えると、液晶分子のらせん構造は完全にほどけ、全ての分子が電界の向きにしたがうホメオトロピック状態になる。次に、ホメオトロピック状態から急激に電界をゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。一方、液晶分子のらせん構造が解けない程度の弱い電界の形成後の電界除去、あるいは強い電界をかけ緩やかに電界を除去した場合は、液晶のらせん軸は電極に平行になり、入射光を透過するフォーカルコニック状態になる。また、中間的な強さの電界を与え、急激に除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。この現象を利用して情報の表示を行う。
【００２３】
コレステリック液晶表示素子に画像を表示する場合に用いられる駆動方法には、多くの方法が提案されているが、「コンベンショナル駆動方法」と「ダイナミック駆動方法」の２つに大別できる。ダイナミック駆動方法は、上記の「ホメオトロピック状態」、「プレーナ状態」および「フォーカルコニック状態」に加えて、トランジェントプレーナ状態を用いる。ダイナミック駆動方法は、表示を比較的高速で書き換えルことができるが、精密な階調表示が難しいという問題があった。これに対して、コンベンショナル駆動方法は、精密な階調表示が可能であるが、表示の書き換えに長時間を要するという問題があった。ここでは、コレステリック液晶表示素子をコンベンショナル駆動方法で駆動する駆動方法および表示装置が対象であり、ダイナミック駆動方法を使用する駆動方法および表示装置は対象としない。
【００２４】
図２は、コンベンショナル駆動方法における液晶の状態変化の例を示す図である。コンベンショナル駆動方法では、全画素に高電圧を印加してホメオトロピック状態にした後、電界を解除して、全画素をプレーナ状態またはフォーカルコニック状態にするリセット動作を行う。その後、単純マトリクス駆動方法で、比較的低い電圧の短いパルス幅の書込みパルスを印加して、プレーナ状態またはフォーカルコニック状態から、画素ごとに状態を変化させる書込み動作を行う。図２は、リセット動作で全画素をプレーナ状態にした後、書込み動作で、プレーナ状態を維持するか、フォーカルコニック状態またはプレーナ状態とフォーカルコニック状態の混在した状態に変化させる動作を示している。
【００２５】
図３は、コンベンショナル駆動方法において、液晶セル（画素）に印加される電圧波形の例、および図示の電圧波形を印加した場合の反射率の応答特性の例を示す図である。図３の（Ａ）は、リセット動作において印加するリセット電圧波形（パルス）を示しており、図３の（Ｂ）は、リセットパルスの印加に対する応答を示している。図３の（Ｃ）は、書込み動作において印加する書込み電圧波形（パルス）の一例を示しており、図３の（Ｄ）は、初期状態がプレーナ状態の場合の図３の（Ｃ）の書込みパルスの印加に対する応答を示している。また、図３の（Ｅ）は、図３の（Ｃ）より狭いパルス幅の書込みパルスを示しており、図３の（Ｆ）は、初期状態がプレーナ状態の場合の図３の（Ｅ）の書込みパルスの印加に対する応答を示している。言い換えれば、図３の（Ｄ）および（Ｆ）は、図３の（Ｂ）のＰで示す左側の傾斜部における変化を示している。
【００２６】
コレステリック液晶の駆動波形は、一般の液晶と同様に、液晶材料の劣化（分極）を抑制するために交流とする必要がある。このため、液晶ドライバＩＣ（一般にコレステリック液晶専用ＩＣ、またはＳＴＮ液晶用ＩＣが用いられる）は液晶セルに印加される電界の極性を反転させる機能を有しており、液晶駆動用の高圧電源は＋数十Ｖの単一電源が使用できる。
【００２７】
まず、図３の（Ａ）に示すような正負のパルスを合わせたパルス幅が６０ｍｓと広いパルスを印加する場合で、パルス電圧を０Ｖから徐々に上げていった場合の状態変化について述べる。初期状態がプレーナ状態の場合、状態は図３の（Ｂ）においてＰで示す線に沿って変化する。パルス電圧がある電圧を超えると徐々にフォーカルコニック状態に遷移し、反射率は急激に低下する。反射率が最小値に達すると、パルス電圧がある電圧を超えない限り反射率はほとんど変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると，パルス電圧を上げても反射率は変化しない。このような電圧−反射率特性は、一般に「ＶＲ特性」と呼ばれる。初期状態がフォーカルコニック状態の場合、状態は図３の（Ｂ）においてＦＣで示す線に沿って変化する。パルス電圧がある電圧を超えない限り反射率は変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると、パルス電圧を上げても反射率は変化しない。そして、初期状態がプレーナ状態であってもフォーカルコニック状態であっても、ある電圧以上の電圧を印加すると、必ず反射率が最大値のプレーナ状態になる。図３の（Ｂ）では、パルス幅６０ｍｓで電圧が±３６Ｖのパルスの場合、必ずプレーナ状態になるので、このパルスをリセットパルスとして使用することができる。
【００２８】
これよりもパルス幅が狭いパルスを印加する場合、応答性はシフトする。たとえば、図３の（Ｃ）に示すパルス幅が２ｍｓで、パルス電圧が±２４Ｖと±１２Ｖのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図３の（Ｄ）においてＬで示す線に沿って変化する。図３の（Ｄ）においては、±１２Ｖのパルスでは反射率は変化せず、プレーナ状態が維持される。±２４Ｖのパルスでは反射率が少し低下した中間調となる。また、初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図３の（Ｄ）においてＭで示す線に沿って変化する。この場合も、±１２Ｖのパルスでは反射率は変化せず、±２４Ｖのパルスでは反射率が少し低下する。
【００２９】
さらに、図３の（Ｅ）に示すパルス幅が１ｍｓで、パルス電圧が±２４Ｖと±１２Ｖのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図３の（Ｆ）においてＮで示す線に沿って変化する。図３の（Ｆ）においては、±１２Ｖのパルスでは反射率は変化せず、プレーナ状態が維持される。±２４Ｖのパルスでは反射率が少し低下した中間調となるが、反射率の低下量は、２ｍｓのパルス幅の場合より小さい。すなわち、２ｍｓの方が１ｍｓより暗い階調となる。初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図３の（Ｆ）においてＯで示す線に沿って変化する。この場合も、±１２Ｖのパルスでは反射率は変化せず、±２４Ｖのパルスでは反射率が少し低下する。
【００３０】
以上のように、初期状態がプレーナ状態の場合、比較的小さな電圧の短いパルスを印加すると、反射率が低下し、反射率の低下量は、パルス電圧およびパルス幅に応じて変化することが分かる。具体的には、パルス電圧が高いほど、パルス幅が大きいほど、反射率の低下量は大きくなる。また、図３の（Ｄ）および（Ｆ）のＭおよびＯで示す変化から、パルスを分けて印加しても同様の変化が起き、反射率の低下量はパルス幅の合計、すなわち累積パルス印加時間に関係する。
【００３１】
図４は、初期状態をプレーナ状態とした場合に、さまざまなパルス幅のパルスに対する電圧応答特性の例を示す図である。反射率に対応する明度の最小値は、パルス周期によって大幅に変化する。パルス周期が長ければ長いほど、より低い電圧で、より小さな明度に達する。すなわち、濃い黒を得るには長いパルス周期が必要となる。
【００３２】
以上の説明は、初期状態がプレーナ状態の場合で、図３の（Ｂ）において、Ｐで示す左側の傾斜部分を利用した例であるが、初期状態がフォーカルコニック状態の場合で、図３の（Ｂ）において、ＦＣで示す右側の傾斜部分を利用する場合も同様である。
【００３３】
コンベンショナル駆動方法としていくつかの方法が提案されている。
【００３４】
第１の方法は、リセット動作により全画素をプレーナ状態にする。次に書込み動作で書込みパルスを印加すると、反射率が高い状態から低い状態に変化し、フォーカルコニック状態になる。書込みパルスの電圧、累積パルス印加時間などを変化させて書込みパルスのエネルギーを調整すると、反射率の低下量を調整して、中間調を表示できる。言い換えれば、第１の方法は、書込み動作で、図３の（Ｂ）においてＰで示す左側の傾斜部分を利用する。
【００３５】
第２の方法は、リセット動作において、全画素を一旦プレーナ状態にした後、全画素を一括してフォーカルコニック状態にするＦＣＲ法である。ＦＣＲ法は、書込み動作で、図３の（Ｂ）においてＦＣで示す右側の傾斜部分を利用する。書込みパルスを印加すると、反射率が低い状態から高い状態に変化する右側の斜線部に沿って反射率が増加し、右上のプレーナ状態になる。書込みパルスの電圧、累積パルス印加時間などを変化させて書込みパルスのエネルギーを調整すると、反射率の増加量を調整して中間調を表示できる。
【００３６】
第３の方法は、リセット動作によりフォーカルコニック状態にした後、黒表示のフォーカルコニック状態を維持する画素以外は、図３の（Ｂ）においてＦＣで示す右側の傾斜部分を利用して、すべてプレーナ状態にする。第３の方法では、その後図３の（Ｂ）においてＰで示す左側の傾斜部分を利用して、所望の中間調状態に変化させる。
【００３７】
第２の方法（ＦＣＲ法）は、図３の（Ｂ）においてＦＣで示す右側の傾斜部分の比較的高速なフォーカルコニック状態からプレーナ状態への遷移を１ライン毎に行うため、書込み動作を比較的高速に行える。例えば、表示素子のライン数を１０００ラインとすると、走査速度４ｍｓ／ラインで走査する場合、走査に要する時間は４秒である。そのため、全画素のフォーカルコニック状態への遷移に、高コントラスト実現に必要な２００ｍｓ程度の印加時間を要しても、全表示時間にほとんど影響を与えない。しかし、ＦＣＲ法を行うには、１００Ｖ程度の高電圧が必要であり、汎用のドライバＩＣが使用できず、高コストになる。
【００３８】
また、ＦＣＲ法では、プレーナ状態とフォーカルコニック状態が混在した初期状態からフォーカルコニック状態への遷移は、比較的長い時間をかけて全画素一括で行うため、良好な黒（高コントラスト）を実現することができる。しかし、ＦＣＲ法は、図３の（Ｂ）においてＦＣで示す右側の傾斜部分を用い、フォーカルコニック状態からプレーナ状態への遷移を１ライン毎に行う方式である。右側の傾斜部分の電圧応答特性は極めて急峻なため、ＦＣＲ法は、白表示は良好であるが、中間調の明るさが不安定でかつ不均一であり、中間調の再現性不十分であるという問題がある。
【００３９】
第３の方法は、最初に長時間かけて２値表示を行うため、コントラストは良好であり、書込み動作では、図３の（Ｂ）においてＰで示す左側の傾斜部分を利用するため、良好な中間調が表示できる。しかし、２値表示と中間調表示を分けて行うために、中間調の連続性に問題がある。また、中間調を連続させるために、２値表示された黒に近いレベルまで明るさを減ずるには、少なくとも２０ｍｓ／ラインのパルス幅が必要であり、表示の高速化が課題である。表示パネルのライン数を１０００ラインとし、２値表示にＦＣＲ法を適用した場合、表示時間の典型的な例での値は、２値表示に４秒、中間調表示に２０秒の合計２４秒となる。
【００４０】
第１の方法は、図３の（Ｂ）においてＰで示す左側のゆるやかな傾斜部分を用いるため、良好な中間調が表示できる、中間調の連続性も維持できる。しかし、ある程度の黒さまで明るさを減ずるには、少なくとも１０ｍｓ／ラインの速度が必要であり、表示の高速化が難しいという問題がある。例えば、表示パネルのライン数を１０００ラインとすると、表示時間の典型的な値は１０秒となる。また、第１の方法は、最初に２値表示を行わないため、中間調の連続性は極めて良好だが、第２および第３の方法に比べて、コントラストはやや低く、高コントラスト化が課題である。言い換えれば、第２の方法と比べると、コントラストを犠牲にして、表示速度を向上しているといえる。
【００４１】
以上説明したように、各種のコンベンショナル駆動方法があるが、それぞれ長所・短所があり、用途に応じて適宜選択されるべきものである。以下に説明する実施形態は、上記のいずれのコンベンショナル方法にも適用可能であるが、第１の方法を適用した場合を例として説明し、第１の方法を単にコンベンショナル方法と称する。
【００４２】
次に単純マトリクス（パッシブマトリクス）駆動方法について説明する。
【００４３】
図５は、単純マトリクス型表示素子の基本構成を示す図である。単純マトリクス型表示素子は、横方向に平行に伸びる複数のコモン電極１８と、縦方向に平行に伸びる複数のセグメント電極１９と、複数のコモン電極１８を駆動するコモンドライバ２５と、複数のセグメント電極１９を駆動するセグメントドライバ２６と、を有する。後述するように、複数のコモン電極１８は、一方の透明基板上に設けられた透明電極である。複数のセグメント電極１９は、他方の透明基板上に設けられた透明電極である。２枚の基板は、複数のコモン電極１８と複数のセグメント電極１９が直交するように対向して配置され、２枚の基板の間にコレステリック液晶を封入した液晶層が形成される。複数のコモン電極１８と複数のセグメント電極１９の交差部分に、画素が形成される。
【００４４】
以下説明を簡単にするために、縦横３×３画素の単純マトリクス型液晶素子を例として説明を行う。
【００４５】
図６は、３本のコモン電極１８と３本のセグメント電極１９により形成される縦横３×３画素の単純マトリクス型液晶素子と、コモンドライバ２５およびセグメントドライバ２６の出力電圧、および液晶への印加電圧を示す図である。図６の（Ａ）から（Ｃ）は、チェッカーボードパターン（市松模様）を書き込む場合を示している。
【００４６】
図６に示すように、単純マトリクス型液晶素子の駆動は、コモン電極１８を１ラインずつ順番に選択状態（通常は０Ｖ）にした上で、すべてのセグメント電極１９に、選択状態にあるライン上の各画素に対応する電圧（通常は２種類）を印加する。前述の図４は、この液晶素子の各種パルス幅での電圧応答特性を示す。
【００４７】
ここで、図６の液晶素子の全ての画素の初期状態はプレーナ状態（白）であり、パルス幅１０ｍｓのパルスを印加することで、黒を表示すべき全ての画素に黒を書き込むものとする。選択状態のコモン電極には０Ｖを印加する。図４の１０ｍｓの特性から、反射率に対応するＹ値（明度）は２４Ｖで最低（最も黒い状態）となるので、黒画素に対応するセグメント電極には２４Ｖを印加する。後述するように、非選択状態のコモン電極上の画素には、白画素に印加する電圧をＶｗとすると、±（２４−Ｖｗ）／２のクロストーク電圧が印加される。これを極小化するため、Ｖｗはできるだけ大きな値とする必要がある。図４の１０ｍｓの特性から、Ｙ値が低下せず、白さが維持できる電圧範囲は０−１０Ｖであるから、Ｖｗは１０Ｖとする。したがって、非選択状態のコモン電極に印加すべき電圧は（２４＋Ｖｗ）／２＝１７Ｖである。したがって、セグメント電極１９が２４Ｖの非選択画素には、コモン電極を基準にして＋７Ｖが、セグメント電極１９が１０Ｖの非選択画素には、コモン電極を基準にして−７Ｖが印加される。
【００４８】
前述のように、液晶に印加される電圧は、交流でなければならない。そこで、各ラインへの書込みの前半の５ｍｓには、セグメント電極１９には２４Ｖ／１０Ｖ、コモン電極１８には０Ｖ／１７Ｖが印加される。これにより、選択コモン電極上の黒画素／選択コモン電極上の白画素／非選択コモン電極上で黒画素セグメント電極上の画素／非選択コモン電極上で白画素セグメント電極上の画素には、それぞれ２４Ｖ／１０Ｖ／７Ｖ／−７Ｖが印加される。各ラインへの書込みの後半の５ｍｓには、セグメント電極１９には０Ｖ／１４Ｖ、コモン電極１８には２４Ｖ／７Ｖが印加される。これにより、選択コモン電極上の黒画素／選択コモン電極上の白画素／非選択コモン電極上で黒画素セグメント電極上の画素／非選択コモン電極上で白画素セグメント電極上の画素には、−２４Ｖ／−１０Ｖ／−７Ｖ／７Ｖが印加される。
【００４９】
このように、液晶に印加される電圧は、
前半の５ｍｓ：＋２４Ｖ／＋１０Ｖ／＋７Ｖ／−７Ｖ
後半の５ｍｓ：−２４Ｖ／−１０Ｖ／−７Ｖ／＋７Ｖ
であり、画素の状態（選択・非選択・白・黒）に関わらず交流化されている。
【００５０】
図６の（Ａ）から（Ｃ）は、前半の５ｍｓの期間のみの印加電圧を示している。選択コモン電極を画面の端から端までスキャンしながら、上記の動作を行うことで、画面全体に画像を書き込むことができる。
【００５１】
図６から明らかなように、選択ラインへの電圧印加は１回のみであるのに対して、非選択ラインへの電圧印加は、コモン電極数をＮｃとすると（Ｎｃ−１）回である。このように、非選択ラインが大部分であることに注目することが重要である。図６の（Ａ）から（Ｃ）のようにライン数が少ない場合は、非選択ラインへの電圧印加が複数回であることの影響は小さい。しかし、ＸＧＡパネルでは非選択ラインへの電圧印加は７６７であり、きわめて大きな影響がある。
【００５２】
図７は、コレステリック液晶表示素子の典型的な電圧応答特性の非選択電圧依存性を示す図であり、印加回数をパラメータとして、非選択電圧を変化させた時のプレーナ状態（白：明状態）からの明度（Ｙ値）の低下量を示す図である。非選択電圧の印加回数は、１／１０／１００／１０００／７０００回である。
【００５３】
図７から、非選択電圧の印加回数が１０００回以上では、非選択電圧が５Ｖを超えると明度の低下が著しい。この影響は白画素に限定されるものではなく、黒画素に対しても大きな影響がある。非選択電圧が高いほど、白の明るさは低下し、逆に黒の暗さは増加する。
【００５４】
図４の１０ｍｓの特性では、パルス幅１０ｍｓの１パルスに対するプレーナ状態からフォーカルコニック状態への閾値は、１０Ｖ程度である。しかし、図７では、パルス幅１０ｍｓの１０００パルスに対するプレーナ状態からフォーカルコニック状態への閾値（非選択電圧の上限）は、わずか５Ｖ程度である。
【００５５】
図７より、ＶＧＡパネルでは、非選択電圧を５Ｖとし、選択ライン上の白画素の印加電圧Ｖｗ（以下、半選択電圧と称する）を１０Ｖとすると、選択ライン上の黒画素の印加電圧（以下、選択電圧と称する）は２０Ｖとなる。図４の１０ｍｓの特性では、選択電圧２０ＶでのＹ値（明度）は５であるが、非選択電圧を７６７回印加した場合の選択電圧２０ＶでのＹ値は、５よりかなり小さい。
【００５６】
単純マトリックス駆動方法では、図６に示したように画像データを書き込むべきライン（選択ライン）をコモンドライバ２５が１つ選択し、これと直交する全てのセグメントライン（セグメント電極）にセグメントドライバ２６で画像データ信号を印加する。このとき、選択ライン以外のライン（非選択ライン）上の全ての画素には、閾値以下のクロストーク電圧（図７では±７Ｖ）が印加される。
【００５７】
図８は、コモンドライバ２５およびセグメントドライバ２６の出力部の構成と、出力電圧波形および液晶に印加される電圧波形を示す図である。
【００５８】
Ｒ１、Ｒ２、Ｒ３、Ｒ４、およびオペアンプ４１および４２は、電圧生成部を構成する要素で、コモンドライバ２５およびセグメントドライバ２６から出力する電圧を生成すると共に、必要な駆動能力を実現する。デカップリングコンデンサＣ１〜Ｃ３は、後述する電圧安定部を構成する要素で、コモンドライバ２５およびセグメントドライバ２６から出力する電圧を安定させる。スイッチＳＷ１およびＳＷ２は、コモンドライバ２５およびセグメントドライバ２６に設けられるスイッチである。コモンドライバ２５およびセグメントドライバ２６は、このようなスイッチを端子数分備え、さらに図示していないシフトレジスタなどを備え、各スイッチの動作を制御する。液晶画素は容量と等価であり、ＣＬで示す。図８のスイッチの状態は、書込み動作中のスキャン動作において、非選択ラインの液晶画素ＣＬに、セグメントドライバ２６から白画素に対応するオフ（ＯＦＦ）電圧が印加される場合を示している。すなわち、コモンドライバ２５からは非選択電圧１７Ｖが、セグメントドライバ２６からは白画素に対応するオフ（ＯＦＦ）電圧１０Ｖが印加され、液晶が素ＣＬには−７Ｖが印加される。
【００５９】
図８の右側の波形は、各部の電圧波形を示す。左上の電圧波形は、セグメントドライバ２６から黒画素に対応するオン（ＯＮ）電圧２４Ｖが出力される場合の出力波形である。右上の電圧波形は、セグメントドライバ２６から白画素に対応するオフ（ＯＦＦ）電圧１０Ｖが出力される場合の出力波形である。下側の電圧波形は、コモンドライバ２５から非選択電圧１７Ｖが出力される場合の出力波形である。中央左側の電圧波形は、セグメントドライバ２６からオン電圧２４Ｖが出力される場合の液晶画素ＣＬの印加波形である。中央右側の電圧波形は、セグメントドライバ２６からオフ電圧１０Ｖが出力される場合の液晶画素ＣＬの印加波形である。言い換えれば、中央の左右の電圧波形は、液晶画素ＣＬに印加されるクロストーク電圧を示す。
【００６０】
非選択ラインの画素に印加されるクロストーク電圧は、図８に示すように画像データ（書込みデータが白か黒か，白黒画素数の比率など）に依存して変動し、画素間で絶対値に大きな差が生じる場合がある。
【００６１】
電圧応答特性が、図４のパルス幅１０ｍｓの場合の応答特性のように、閾値（図４では１０Ｖ）以下の範囲で完全に同一明度であれば、クロストーク電圧が閾値以下である限り、画素の明るさが変動することはない。しかし、実際のコレステリック液晶パネルの電圧応答特性は、図９に示すように閾値（約１０Ｖ）以下の範囲でもわずかに明度が変化している。このため、クロストーク電圧値が閾値以下であっても、画素の明るさは印加電圧に応じてわずかに変化する。このため、書込み動作時に、非選択領域の明るさが、画素間のクロストーク電圧差に応じてランダムに変動する現象（チラツキ）を生じていた。
【００６２】
クロストーク電圧変動の原因は、非選択電圧を供給する電源の電圧変動である。液晶の等価回路は直列抵抗の小さい大容量コンデンサであるため、選択ライン更新時の電圧スイッチングにともなう非選択電圧の瞬間的な電圧降下／上昇は不可避である。
【００６３】
非選択電圧の電源は、非選択電圧電源は、ソース・シンク両能力が必要であり、通常は図８示すようなオペアンプ４１を用いたボルテージフォロア回路が使用される。これまで、チラツキ抑制の必要性が高い場合は、図８に示すように、デカップリングコンデンサＣ１を、表示素子の静電容量の数倍以上にすることで対処していた。しかし、表示素子が大型になると、チラツキを十分に抑制できるデカップリングコンデンサは、大容量のものが必要であり、コストが高い、部品サイズ（特に厚さ）が大きい、スリープ時の無駄電力が大きい、などの問題があった。そのため、実際の表示装置では、チラツキをある程度黙認せざるを得なかった。
【００６４】
以下に説明する実施形態では、非選択電源用に大容量のデカップリングコンデンサを用いることなしに、チラツキを解消できるコレステリック液晶表示素子の単純マトリックス駆動方法が提供される。
【００６５】
選択ライン更新時の電圧スイッチングにともなう非選択ラインの瞬間的な電圧変動は不可避である。これを減らすには大きなデカップリングコンデンサが必要である。しかし、瞬間的な電圧変動自体は、実は速すぎて視認不可能であることが分かった。明るさを正弦波パターンで変化させた場合、チラツキ視認に関する視覚の時間周波数特性は、一般に、周波数６０Ｈｚ（繰り返し周期は約１６．７ｍｓ）を超えるとチラツキは視認不可能であるとされている。瞬間的な電圧変動の持続時間は、一般に選択ライン駆動時の最初の数％ないし１０％程度である。
【００６６】
前述のコンベンショナル駆動方法の中で、選択ライン駆動周期が最も遅いのは第２の方法である。この駆動方法でもライン駆動周期は20ms程度なので、電圧変動は最大２ｍｓ前後である。上記のように、６０Ｈｚを超える明るさの変動は視認不可能であるから、これ自体を減らさなくても知覚されるチラツキは減らすことができる。実験の結果、非選択電圧の実効値のうち、０−６０Ｈｚ程度の周波数範囲に含まれる成分がほぼ一定であれば、チラツキは生じないことが確認できた。すなわち、１６．７ｍｓより長周期の非選択電圧の実効値変動累積値をキャンセルできれば、瞬間的な電圧変動に関わらずチラツキは生じない。
【００６７】
そこで、以下に説明する実施形態では、視認可能な時間（１６．７ｍｓ以上）での印加パルスの実効値を、電圧変動に関わらず一定にすることで、チラツキを低減する。このようなことが可能であるのは、液晶の応答が印加パルスの累積的な電気的エネルギーに対して高い線形性を示すためと考えられる。実施形態では、個々の印加パルスに対して、個別に実効値一定化補正を行う。
【００６８】
言い換えれば、補正は、非選択ラインの画素の印加電圧の実効値の視認可能周波数以下の成分が、視認可能周波数に対応する周期より短い電圧変動にかかわらず、一定になるように、コモンドライバの出力する非選択電圧およびセグメントドライバの出力する電圧を補正することにより行われる。
【００６９】
なお、上記のチラツキ現象は、コレステリック液晶表示素子のような１ラインの書換えが視認可能な時間（１６．７ｍｓ以上）で行われる低速な表示装置に特有な現象であると考えられる。例えば、動画表示が可能な液晶表示装置は、フレーム表示速度が１６．７ｍｓまたは３３．３ｍｓであり、１０００ラインを有する場合には、１６．７μｓまたは３３．３μｓであり、１ラインの書換え時の変動を視認することはできない。
【００７０】
また、信号電極（セグメント電極）に実効値補正電圧を印加することで、動画表示可能な表示装置において、シャドーイング（静止画におけるチラツキに類似したもの）を補正できることが知られていた。具体的には、液晶表示装置において、選択ライン上の表示ドットの電圧実効値変動によって生じるシャドーイングに対して、これを補正するための帰線期間を設け、帰線期間中に信号電極に実効値補正電圧を印加する。帰線期間は、１６．７ｍｓの周期で設けられるので、視認可能な周波数である。しかし、非選択時の印加電圧は、信号電圧と走査電圧の差で決まるものであり、信号電圧の実効値を補正しても、非選択電圧の実効値は全く補正されない。また、この補正技術の適用対象を走査電圧にも拡大し、信号電圧と走査電圧の実効値を個別に補正したとしても、非選択電圧は信号電圧と走査電圧の差で決まるものであり、実効値の差で決まるものではないので、非選択電圧の実効値を補正することはできない。
【００７１】
以下、本発明の実施形態のコレステリック液晶表示装置について、図面を参照して具体的に説明する。
【００７２】
図１０は、第１実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【００７３】
第１実施形態のコレステリック液晶表示装置は、表示素子１０と、電源２１と、昇圧部２２と、電圧生成部２３と、電圧安定部２４と、コモンドライバ２５と、セグメントドライバ２６と、駆動制御回路２７と、ＯＮ／ＯＦＦ画素数計数部２８と、ルックアップテーブル（ＬＵＴ）２９と、電圧補正部３０と、を有する。
【００７４】
表示素子１０は、コレステリック液晶を使用した単純マトリクス型カラー液晶表示素子である。
【００７５】
図１１は、表示素子１０の構成を示す図である。図１１に示すように、表示素子１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層１７が設けられている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、同じ構成を有するが、パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が緑色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒのコモン電極およびセグメント電極は、スキャンドライバ２８およびセグメントドライバ２９により駆動される。
【００７６】
パネル１０Ｂ、１０Ｇおよび１０Ｒは、反射の中心波長が異なる以外同じ構成を有する。以下、パネル１０Ｂ、１０Ｇおよび１０Ｒの代表例を、パネル１０Ａとして表し、その構成を説明する。
【００７７】
図１２は、１枚のパネル１０Ａの基本構成を示す図である。
【００７８】
図１２に示すように、表示素子１０Ａは、上側基板１１と、上側基板１１の表面に設けられた上側電極層１４と、下側基板１３の表面に設けられた下側電極層１５と、シール材１６と、を有する。上側基板１１と下側基板１３は、電極が対向するように配置され、間にコレステリック液晶材料を封入した後シール材１６で封止される。なお、液晶層１２内にスペーサが配置されるが図示は省略している。上側電極層１４と下側電極層１５の一方に複数のコモン電極１８が、他方に複数のセグメント電極１９が形成される。複数のコモン電極１８および複数のセグメント電極１９は、互いに平行な帯状の透明電極であり、観察面から見た時に直交するように配置される。複数のコモン電極１８および複数のセグメント電極１９には、コモンドライバ２５およびセグメントドライバ２６から電圧パルス信号が印加され、それにより液晶層１２に電圧が印加される。液晶層１２に電圧を印加して、液晶層１２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。
【００７９】
単純マトリクス型のカラーコレステリック液晶表示素子については広く知られているので、これ以上の説明は省略する。
【００８０】
表示素子１０の画素数はＣＧＡ（横１０２４画素、縦７６８画素）とする。表示素子１０の駆動方法は、前述のコンベンショナル駆動方法（第１の方法）であり、書込みパルスのパルス幅は１０ｍｓであり、書込みパルスの電圧は、図６の（Ｄ）の通りである。
【００８１】
図１０に戻って、電源２１は、外部から供給される電源を受ける部分または電池などで形成され、３〜５Ｖの直流電源を出力する。昇圧部２２は、ＤＣ−ＤＣコンバータなどを有し、３〜５Ｖの電圧を液晶の駆動電圧として必要とする約４０Ｖに昇圧する。この昇圧レギュレータは、表示素子１０の負荷特性、すなわち周期一定でのコンデンサの充放電に対して変換効率の高いものが好ましい。
【００８２】
電圧生成部２３は、昇圧された電圧から、リセット動作時には３６Ｖを生成し、書込み動作時にはアナログ電圧値（０／１０／１７／２４Ｖ付近）を生成する。
【００８３】
電圧安定部２４は、オペアンプのボルテージフォロア回路を有し、充放電時の電圧を安定化する。使用するオペアンプは、容量性負荷に強い品種が好ましい。
【００８４】
コモンドライバ２５は、出力端子が、表示素子１０の７６８本のコモン電極に接続される。セグメントドライバ２６は、出力端子が、表示素子１０の１０２４本のセグメント電極に接続される。コモン電極はＲＧＢの３枚のパネルで共通に選択されるため、コモンドライバ２５は、ＲＧＢの３枚のパネルで共通に使用される。これに対して、ＲＧＢの３枚のパネルのセグメント電極に印加される画像データは、３枚のパネルで異なるため、セグメントドライバ２６は、ＲＧＢの３枚のパネルのそれぞれに対して設けられる。コモンドライバ２５およびセグメントドライバ２６は、汎用の２値出力のＳＴＮドライバを用いて実現でき、ドライバＩＣの耐圧は４０Ｖ以上である必要がある。
【００８５】
駆動制御回路２７は、外部から供給される画像データに基づいて表示素子１０での表示を書換えるために、各部を制御する信号を発生し、セグメントドライバ２６に駆動画像データを供給する。駆動制御回路２７は、フルカラーの元画像（ＲＧＢ各２５６階調の１６７７万色）を、誤差拡散法によってＲＧＢ各１６階調の４０９６色に変換して、セグメントドライバ２６に出力する駆動画像データを生成する。この階調変換は多くの手法が知られているが、表示品位の面で誤差拡散法かブルーノイズマスク法が好ましい。
【００８６】
表示を書換える場合には、最初に、±３６Ｖの電圧で、１５ｍｓのパルス幅のリセットパルスを８回全画素に印加し、プレーナ状態にするリセット動作を行う。
【００８７】
次に、４０９６色に変換した画像データを、ＲＧＢの各セグメントドライバ２６に入力させる。例えば、累積応答を利用した書込み動作の場合、４０９６色（ＲＧＢ各１６階調）の画像データを、各中間調に対応した２値の画像データ（Ｈ１〜Ｈ７）に分割し、全画面に対して７回書込みを行う。階調レベルを変えたい画素には±２４Ｖの電圧を印加し、階調レベルを維持したい画素には±１０Ｖという液晶がほとんど応答しない電圧を印加する。
【００８８】
以上のコレステリック液晶表示装置の構成は、広く知られているので、詳しい説明は省略する。
【００８９】
第１実施形態のコレステリック液晶表示装置は、上記の構成に加えて、ＯＮ／ＯＦＦ画素数計数部２８と、ルックアップテーブル（ＬＵＴ）２９と、電圧補正部３０と、をさらに有する。ＯＮ／ＯＦＦ画素数計数部２８は、駆動制御回路２７から駆動画像データを受け取り、１ラインにおけるオン（ＯＮ）画素数（黒画素数）またはオフ（ＯＦＦ）画素数（白画素数）をカウントし、必要に応じてそれらの比率を算出する。ＯＮ／ＯＦＦ画素数計数部２８は、デジタル加減算回路またはマイクロコンピュータなどを用いて実現でき、駆動制御回路２７を形成するマイクロコンピュータなどの一部として実現してもよい。
【００９０】
ＬＵＴ２９は、１ラインにおけるオン画素数、オフ画素数またはそれらの比率に応じた電圧補正値を記憶しており、ＯＮ／ＯＦＦ画素数計数部２８からの出力値に応じて対応する電圧補正値を読み出して出力する。
【００９１】
電圧補正部３０は、電圧補正値に応じて、電圧生成部２３が書込み動作時に生成する各電圧を微調整して、補正電圧を生成する。
【００９２】
図１３は、第１実施形態の電圧補正部３０、電圧生成部２３、電圧安定部２４、コモンドライバ２５およびセグメントドライバ２６の出力部の構成を示す図である。図１３は、図８の左側の回路図に対応し、図８の回路構成において、抵抗Ｒ１〜Ｒ４と除いて、ＤＡＣ(Digital-to-Analog Converter: DAC)４３および４４を設けたことが異なる。図８の回路では、抵抗Ｒ１〜Ｒ４による電圧分割により固定の電圧値を生成したのに対して、図１３の回路では、電圧補正部３０を形成するＤＡＣ４３および４４により、電圧補正値に対応した電圧を発生する。ＤＡＣ４３および４４が発生した電圧は、オペアンプ４１および４２によるボルテージフォロア回路およびデカップリングコンデンサＣ１およびＣ３で形成される電圧安定部２４に出力される。
【００９３】
図１４は、第１実施形態におけるコモンドライバ２５およびセグメントドライバ２６の出力する電圧波形および液晶画素ＬＣに印加される電圧波形を示す図であり、図８の右側の波形に対応する。
【００９４】
左上の電圧波形は、セグメントドライバ２６から黒画素に対応するオン（ＯＮ）電圧２４Ｖが出力される場合の出力波形である。右上の電圧波形は、セグメントドライバ２６から白画素に対応するオフ（ＯＦＦ）電圧１０Ｖが出力される場合の出力波形である。下側の電圧波形は、コモンドライバ２５から非選択電圧１７Ｖが出力される場合の出力波形である。中央左側の電圧波形は、セグメントドライバ２６からオン電圧２４Ｖが出力される場合の液晶画素ＣＬの印加波形である。中央右側の電圧波形は、セグメントドライバ２６からオフ電圧１０Ｖが出力される場合の液晶画素ＣＬの印加波形である。言い換えれば、中央の左右の電圧波形は、液晶画素ＣＬに印加されるクロストーク電圧を示す。
【００９５】
図１４に示すように、第１実施形態では、コモンドライバ２５から出力される非選択電圧が、初期変動後の安定した時に１７Ｖ＋αになるように補正される。また、セグメントドライバ２６から出力されるオフ電圧が、初期変動後の安定した時に１０Ｖ−βになるように補正される。セグメントドライバ２６から出力されるオン電圧は、大容量の電流が可能な電源で、安定して２４Ｖを出力するので補正しない。
【００９６】
したがって、セグメントドライバ２６からオン電圧２４Ｖが出力される場合の非選択ラインの液晶画素ＣＬの電圧波形は、初期変動後の安定した時に７Ｖ−αになる。また、セグメントドライバ２６からオフ電圧１０Ｖ−βが出力される場合の非選択ラインの液晶画素ＣＬの電圧波形は、初期変動後の安定した時に−７Ｖ−α−βになる。
【００９７】
図８で説明したように、液晶画素ＣＬの電圧波形の実効値変動累積値は、書込みデータにより異なりチラツキが発生する。そこで、１ラインの書込みデータに応じてαおよびβの値を調整して、実効値変動累積値が一定になるようにすれば、チラツキは発生しない。第１実施形態では、ＯＮ／ＯＦＦ画素数計数部２８が１ラインの書込みデータのオン・オフ数を計数し、ＬＵＴ２９に記憶された計数値に対応する電圧補正値を読み出し、電圧補正部３０が電圧補正値に対応した電圧分の補正、すなわちαおよびβの補正を行う。これにより、実効値変動累積値は、１ラインの書込みデータにかかわらず一定となるので、チラツキが低減される。
【００９８】
非選択ラインの瞬間的な電圧変動に起因する印加パルスの電気エネルギーの変動量は、選択ラインの画像データ（セグメントデータ）中のオン・オフ（ＯＮ／ＯＦＦ）画素数によって一意に定まる。言い換えれば、αおよびβは、各選択ラインの画像データ中のオン・オフ画素数により決定することができる。以下、オン・オフ画素数からαおよびβを決定する方法について説明する。
【００９９】
前述のように、液晶表示素子１０は液晶画素に対応する容量の集合とみなすことができる。図１５は、コモンドライバ２５およびセグメントドライバ２６が、液晶表示素子１０を駆動する場合に、液晶画素の容量に印加される電圧を示す図である。コモンドライバ２５は、１本の選択ラインに０Ｖを、７６７本の非選択ラインに１７Ｖを印加し、セグメントドライバ２６は、選択ライン中の黒画素のセグメントラインにオン電圧２４Ｖを、選択ライン中の白画素のセグメントラインにオフ電圧１０Ｖを、印加する。図１５では、選択ライン中のオン電圧が印加される液晶容量の合計をＣＫＳで、選択ライン中のオフ電圧が印加される液晶容量の合計をＣＷＳで、それぞれ表す。また、非選択ライン中のオン電圧が印加される液晶容量の合計をＣＫＮで、非選択ライン中のオフ電圧が印加される液晶容量の合計をＣＷＮで、それぞれ表す。
【０１００】
選択ラインは１本で、非選択ラインは、７６７本であるから、ＣＫＳおよびＣＷＳは、ＣＫＮおよびＣＷＮの１／７６７であり、無視でき、ＣＫＮおよびＣＷＮについてのみ考えればよい。言い換えれば、選択ライン上の画素は無視できる。以下、ＣＫＮをＣＫで、ＣＷＮをＣＷで表す。
【０１０１】
図１６は、液晶表示素子１０を駆動状態をＣＫおよびＣＷを使用して表した図である。図１６では、コモンドライバ２５の１７Ｖの出力部に設けられたコンデンサＣＣおよびセグメントドライバ２６の１０Ｖの出力部に設けられたコンデンサＣＳを合わせて示している。
【０１０２】
図１６の（Ａ）は、図１５に対応した形で表した回路であり、図１６の（Ａ）の回路は、図１６の（Ｂ）のように書き換えることができる。
【０１０３】
ここで、容量の端子（電極）を電源に接続する前には、コンデンサＣＳにはＱＳ＝ＣＳＶｓの電荷が蓄積され、コンデンサＣＣにはＱＣ＝ＣＣＶｃの電荷が蓄積され、ＣＫおよびＣＷに蓄積されている電荷はゼロであるとする。
【０１０４】
図１６の回路への電源の供給は、Ｖｄ（２４Ｖ）端子、Ｖｓ（１０Ｖ）端子およびＶｃ（１７Ｖ）端子から行われる。ここで、コモンドライバ２５の１７Ｖの出力部およびセグメントドライバ２６の１０Ｖの出力部は、接続した瞬間にハイインピーダンスになり、電源の供給はコンデンサＣＣおよびＣＳから行われるとする。
【０１０５】
電源供給の開始に伴うＣＫおよびＣＷの印加電圧の変化は、３つの端子からの電源の供給が別々に行われた場合の変化を合わせた場合と等価であり、各端子からの電源供給による変化を合わせれば求めることが可能である。
【０１０６】
図１７は、各端子からの電源供給による変化を演算するための回路状態を示す図である。
【０１０７】
Ｖｄ（２４Ｖ）端子からのみ電源が供給される時には、ＱＳ＝ＱＣ＝０とみなすことができ、図１７の（Ａ）に示すような接続状態になる。図１７の（Ａ）の回路は、図１７の（Ｂ）回路のように表すことができる。図１７の（Ｂ）および（Ａ）から、ＣＫのコモンドライバ２５側の端子の電圧Ｖｃ１およびＣＷとＣＳの接続部の電圧Ｖｓ１は、次の式で表される。
【０１０８】
【数１】
【０１０９】
Ｖｓ（１０Ｖ）端子からのみ電源が供給される時には、Ｖｄ＝ＱＣ＝０とみなすことができ、図１７の（Ｃ）に示すような接続状態になる。図１７の（Ｃ）から、ＣＳに蓄積される電荷ＣＳＶｓ、ＣＷとＣＳの接続部の電圧Ｖｓ２、およびＣＷとＣＣの接続部の電圧Ｖｃ２は、次の式で表される。
【０１１０】
【数２】
【０１１１】
Ｖｃ（１７Ｖ）端子からのみ電源が供給される時には、Ｖｄ＝ＱＳ＝０とみなすことができ、図１７の（Ｄ）に示すような接続状態になる。図１７の（Ｄ）から、ＣＣに蓄積される電荷ＣＣＶｃ、ＣＳとＣＷおよびＣＫの接続部の電圧Ｖｃ３、およびＣＷとＣＳの接続部の電圧Ｖｓ３は、次の式で表される。
【０１１２】
【数３】
【０１１３】
上記３つの場合の電圧を合計すればＶｃおよびＶｓの電圧が得られる。すなわち、
Ｖｃ＝Ｖｃ１＋Ｖｃ２＋Ｖｃ３
Ｖｓ＝Ｖｓ１＋Ｖｓ２＋Ｖｓ３
である。
【０１１４】
コンデンサＣＣおよびＣＳの容量値を、１μＦとし、選択ラインの黒画素と白画素の比率が半々、すなわち５０％の場合と、黒画素が９０％の場合と、白画素が９０％の場合と、について演算を行い、１選択ラインに電圧が印加する場合の、印加中の電圧変化を算出した結果を表１に示す。なお、表１では、コンデンサＣＣおよびＣＳの容量値を、１０μＦとし、選択ラインの黒画素と白画素の比率が半々の場合も合わせて示している。
【０１１５】
【表１】
【０１１６】
なお、表１には、後述するαおよびβの値も合わせて示している。
【０１１７】
図１８は、上記の演算結果に基づいた変化を示す図である。図１８では、上側に液晶画素に正のパルスを印加する場合を、下側に負のパルスを印加する場合を、示しており、それぞれ選択ラインの画素データの大半（９０％）が白画素の場合、白黒半々（５０％）の場合、大半（９０％）が黒画素の場合、を示している。例えば、正のパルスを印加する場合で、画素データの大半が白画素の場合、液晶画素ＬＣの印加電圧は、最初は８．３６１Ｖで、パルス幅の１０％程度の時間で７Ｖに低下し、以後７Ｖを維持する。また、正のパルスを印加する場合で、画素データが白黒半々の場合、液晶画素ＬＣの印加電圧は、最初は６．３６４Ｖで、パルス幅の１０％程度の時間で７Ｖに上昇し、以後７Ｖを維持する。
【０１１８】
図１９は、正のパルスを印加する場合で、画素データが白黒半々の場合の液晶画素ＬＣの印加電圧の変化をモデル化した図である。このモデルでは、図１９に示すように、パルスの印加時間がＴで、パルス印加の開始時の印加電圧がＶｄ−Ｖｃｔ＝６．３６４Ｖで、印加電圧は、時間Ｔｒの間に直線的にＶｄ−Ｖｃ＝７Ｖに上昇する。
【０１１９】
まず、図１９に示すモデルを使用して、αを決定する。図１４に示すように、ＶｃがＶｃ＋αに補正されるとした場合の図１９のパルスの実効値は、以下の式で表され、さらに表に示した手順でαが算出され、実効値をＶｄ−Ｖｃにするαが決定される。
【０１２０】
【数４】
【０１２１】
【数５】
【０１２２】
βは、以下の手順で算出される。
【０１２３】
Ｖｃは変動するが、Ｖｄ−Ｖｃの実効値は、αで補正したことによりＶｄ−Ｖｃに等しくなる。したがって、ＶｓがＶｓ−βに補正するとして、Ｖｃ−Ｖｓの実効値をＶｃ−Ｖｓに等しくするようにβを決定すればよい。この演算は、上記の演算において、ＶｄをＶｃに、ＶｃをＶｓに、ＶｃｔをＶｓｔに、αをβに置き換えることで、αの場合と同様の手順で算出できる。βの算出式は次のように表される。
【０１２４】
【数６】
【０１２５】
前述の表は、それぞれの場合について算出したαおよびβの値を示している。表示素子１０の駆動条件に基づいて、選択ラインの白画素数、黒画素数または白黒比率のすべての場合についてαおよびβを算出する。そして、αおよびβを生成する電圧補正値を、選択ラインの白画素数、黒画素数または白黒比率に対応付けてＬＵＴ２９に格納する。選択ラインにおける白画素数は０〜１０２４であるから、アドレスは１０２４、すなわち１０ビットあればよい。
【０１２６】
ＯＮ／ＯＦＦ画素数計数部２８は、セグメントドライバ２６に送る駆動画像データから、次に書き換える選択ラインの白画素数、黒画素数または白黒比率を算出し、その値でＬＵＴ２９にアクセスすると電圧補正値が出力され、電圧補正部３０に供給される。電圧補正部３０および電圧生成部２３は、電圧補正値からＶｓおよびＶｃを生成して、コモンドライバ２５およびセグメントドライバ２６に供給する。これにより、各選択ラインにαおよびβの補正が施されたＶｓおよびＶｃが印加され、実効値変動累積値が一定になるので、チラツキが低減される。
【０１２７】
上記のように、第１実施形態では、ＬＵＴ２９を利用したが、演算回路またはマイクロコンピュータを利用して計数した白画素数、黒画素数または白黒比率から、αおよびβの算出式にしたがって算出するようにしてもよい。
【０１２８】
また、第１実施形態では、ＶｓとＶｃの両方を補正したが、Ｖｃのみを補正しても補正の効果は得られる。
【０１２９】
図２０は、第２実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【０１３０】
第２実施形態のコレステリック液晶表示装置は、ＯＮ／ＯＦＦ画素数計数部２８の代わりに、非選択ライン電圧サンプリング回路５１およびエネルギー算出回路５２を有することが異なり、他の部分は同じである。
【０１３１】
非選択ライン電圧サンプリング回路５１は、非選択ライン（電極）とオン電圧が印加されるセグメント電極の電圧差、および非選択コモンライン（電極）とオフ電圧が印加されるセグメントライン（電極）の電圧差を検出する。前述のように、１ラインの書込みにおいて、電圧変動は初期段階で発生する。１ラインの書込みに要する時間は１０ｍｓ以上であり、初期段階での電圧変動を検出してフィードバックを行えば、十分に補正することが可能である。
【０１３２】
エネルギー算出回路５２は、検出した電圧差からこれに対応する印加パルスの電気的エネルギーの変動量を算出する。ＬＵＴ２９は、電気的エネルギーの変動量から算出された電圧補正値を、電気的エネルギーの変動量と対応付けて格納している。エネルギー算出には、あらかじめ電圧変動値に対応する印加パルスの電気的エネルギーの変動量を格納したルックアップテーブルを用いるのが簡単であるが、演算回路またはマイクロコンピュータを利用して演算により算出してもよい。
【０１３３】
以上説明したように、第１および第２実施形態によれば、コレステリック液晶を用いたメモリ表示素子において、チラツキを低減して高速の画像表示が可能となる。特に大型パネルにおいて、従来に比べてコストを低減し、小型化、バッテリー稼働時間延長が可能となる。
【０１３４】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【０１３５】
以下、実施形態に関し、更に以下の付記を開示する。
（付記１）
コレステリック液晶表示素子と、
前記コレステリック液晶表示素子のコモン電極を駆動し、前記コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、
前記コレステリック液晶表示素子のセグメント電極を駆動し、前記セグメント電極に書込み信号を出力するセグメントドライバと、
前記コモンドライバおよび前記セグメントドライバを制御し、前記コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、
前記選択ラインの書込み中に、前記書込み信号に応じた前記非選択ライン電圧の補正を行う電圧補正回路と、を備えることを特徴とするコレステリック液晶表示装置。
（付記２）
前記電圧補正回路の出力周期は、視認可能周波数の逆数以下である付記１記載のコレステリック液晶表示装置。
（付記３）
前記電圧補正回路は、前記セグメントドライバが出力する、選択ラインの画素データの書込みライン電圧を、前記選択ラインの書込み中に、前記セグメントドライバが前記選択ラインの書込み中に出力する書込み信号に応じて補正する付記１または２記載のコレステリック液晶表示装置。
（付記４）
前記電圧補正回路は、前記書込みライン電圧のうちオフ電圧を補正する付記３記載のコレステリック液晶表示装置。
（付記５）
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧を制御する付記１または２記載のコレステリック液晶表示装置。
（付記６）
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧および前記書込みライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧および前記書込みライン電圧を補正する付記３または４記載のコレステリック液晶表示装置。
（付記７）
前記変動検出回路は、前記１選択ラインのオン画素数またはオフ画素数の計数値から前記電気的エネルギーの変動量を算出する付記５または６記載のコレステリック液晶表示装置。
（付記８）
前記補正値算出回路は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記７記載のコレステリック液晶表示装置。
（付記９）
前記変動検出回路は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から、前記電気的エネルギーの変動量を算出する付記５または６記載のコレステリック液晶表示装置。
（付記１０）
前記補正値算出回路は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記９記載のコレステリック液晶表示装置。
（付記１１）
コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力し、前記選択ラインの位置をシフトしながら、前記選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、
前記選択ラインに出力される前記書込み信号に応じた前記非選択ライン電圧の補正値を算出し、
前記選択ラインの書込み中に、算出した前記補正値に応じて、前記非選択ライン電圧を補正することを特徴とするコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１２）
前記非選択ライン電圧の印加周期は、視認可能周波数の逆数に近い値である付記１１記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１３）
前記選択ラインの書込み中に、画素データの書込みライン電圧を、前記選択ラインの書込み中に前記選択ラインに出力される書込み信号に応じて補正する付記１１または１２記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１４）
補正される前記書込みライン電圧は、オフ電圧である付記１３記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１５）
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスの電気的エネルギーの変動量を検出し、検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧を制御する、ことにより行われる付記１１または１２記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１６）
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスおよび前記書込みライン電圧の電気的エネルギーの変動量を算出し、算出した前記電気的エネルギーの変動量に応じて、前記非選択ライン電圧および前記書込みライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧および前記書込みライン電圧を制御する、ことにより行われる付記１３または１４記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１７）
前記電気的エネルギーの変動量は、前記選択ラインのオン画素数またはオフ画素数の計数値から算出される付記１５または１６記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１８）
前記非選択ライン電圧の補正値を算出は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して行われる付記１７記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１９）
前記電気的エネルギーの変動量は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から算出される付記１５または１６記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記２０）
前記非選択ライン電圧の補正値を算出は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して行われる付記１９記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
【符号の説明】
【０１３６】
１０ 表示素子
２３ 電圧生成部
２５ コモンドライバ
２６ セグメントドライバ
２７ 駆動制御回路
２８ ＯＮ／ＯＦＦ画素数計数部
２９ ルックアップテーブル（ＬＵＴ）
３０ 電圧補正部
【技術分野】
【０００１】
本発明は、コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法に関する。
【背景技術】
【０００２】
コレステリック液晶は、半永久的な表示保持（メモリ性）や鮮やかなカラー表示、高コントラスト、高解像性といった優れた特徴を有するため、電子ペーパー（特にカラー）の有力な方式として注目されている。コレステリック液晶を利用した表示素子は、単純マトリクス（パッシブマトリクス）型の構成を有し、単純マトリクス駆動方法で駆動されるのが一般的である。単純マトリクス型液晶表示素子は、複数の上側電極が平行に設けられた上側基板と、複数の下側電極が平行に設けられた下側基板と、上側電極と下側電極が直交して対向するように配置した間にコレステリック液晶を封入した液晶層と、を有する。
【０００３】
単純マトリクス駆動方法では、セグメントドライバが上側電極または下側電極の一方を駆動し、コモンドライバが他方を駆動する。ここでは、セグメントドライバが駆動する電極をセグメント電極、コモンドライバが駆動する電極をコモン電極と称する。コモンドライバは、印加位置をシフトしながらコモン電極に順に選択電圧を印加し、選択電圧を印加するコモン電極以外のコモン電極には非選択電圧を印加する。セグメントドライバは、選択電圧が印加されるコモン電極に対応する書込みラインの画像データに応じてオン電圧またはオフ電圧を印加する。書込みラインのオン画素では、選択電圧とオン電圧の大きな差電圧が印加されて書込みが行われて液晶の状態が変化するが、書込みラインのオフ画素では、選択電圧とオフ電圧の小さな差電圧が印加されるため液晶の状態は変化しない。非選択電圧が印加されるコモン電極に対応する非書込みラインでは、非選択電圧とオン電圧またはオフ電圧の差電圧が印加される。選択電圧、非選択電圧、オン電圧およびオフ電圧は、書込みラインのオン画素で液晶の状態を十分に変化させ、書込みラインのオフ画素および非書込みラインで液晶の状態を変化させないように設定される。一般に、非書込みラインの画素に印加される電圧をクロストーク電圧と称し、クロストーク電圧は液晶の状態を変化させる閾値電圧以下に設定される。
【０００４】
コレステリック液晶表示素子の駆動方法には、大別してコンベンショナル駆動方法とダイナミック駆動方法がある。ダイナミック駆動方法は、表示を比較的高速で書き換えることができるが、精密な階調表示が難しいという問題があった。これに対して、コンベンショナル駆動方法は、精密な階調表示が可能であるが、表示の書き換えに長時間を要するという問題があった。ここでは、コレステリック液晶表示素子をコンベンショナル駆動方法で駆動する駆動方法および表示装置が対象である。
【０００５】
コンベンショナル駆動では、全画素をプレーナ状態またはフォーカルコニック状態にするリセット動作を行う。その後、単純マトリクス駆動方法で、比較的低い電圧の短いパルス幅の書込みパルスを印加して、プレーナ状態またはフォーカルコニック状態から、画素ごとに状態を変化させる書込み動作を行う。例えば、リセット状態でプレーナ状態にした場合には、書込みパルスを印加してフォーカルコニック状態に変化させる。書込みパルスのエネルギーが大きい場合には、画素内の液晶の大部分がフォーカルコニック状態に変化する。書込みパルスのエネルギーが小さい場合には、画素内の液晶の一部がフォーカルコニック状態に変化し、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が表示できる。書込みパルスのエネルギーは、書込みパルスの電圧（波高）または累積パルス印加時間を変化させて調整し、累積パルス印加時間はパルス幅、パルス印加回数またはその両方を変化させることにより変化可能である。
【０００６】
セグメントドライバおよびコモンドライバは、コストの関係で、汎用のドライバＩＣを使用して実現するのが一般的であるが、コレステリック液晶は、汎用のドライバＩＣが出力可能な電圧で駆動した場合、応答速度が小さい。そのため、コンベンショナル駆動でコレステリック液晶表示素子を駆動する場合、リセット動作は全画素同時に行うため比較的短時間で行えるが、書込み動作はラインごとに行われるため長時間を要し、１ラインの選択電圧の出力周期が、人間が知覚できる明度変化の限界である視認周期に近くなる。
【０００７】
前述のように、単純マトリックス駆動方法では、非書込みラインのすべての画素にはクロストーク電圧が印加され、クロストーク電圧は、液晶の状態を変化させる閾値電圧以下に設定される。しかし、クロストーク電圧は、書込みラインの画像データ（書込みデータが白か黒か、白黒画素数の比率など）に依存して変動し、閾値電圧以下であっても、画素の明るさを微小量変化させる。
【０００８】
このように、画像書込み時に非書込みライン（非選択）の領域の明るさが、クロストーク電圧差に応じて１ラインの書込み周期でランダムに変動する。上記のように、コレステリック液晶表示素子をコンベンショナル駆動する場合、１ラインの選択電圧の出力周期が、視認周期に近くなるため、このランダムな明るさ変動が、チラツキ現象として知覚されることになる。
【０００９】
チラつき現象を低減するには、非選択電圧の電源に大きな容量のデカップリングコンデンサを設けるのが一般的である。しかし、表示素子が大型の場合、チラツキを十分に抑制するには、大きな容量のデカップリングコンデンサを使用する必要があり、コストが高い、部品サイズ（特に厚さ）が大きい、スリープ時の無駄電力が大きい，などの問題を生じる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−２５０４８８号公報
【特許文献２】特開平１１−１８４４３６号公報
【特許文献３】特許第３７１３９５４号
【特許文献４】特開２００６−３３００３５号公報
【特許文献５】特開２００８−２６８５６６号公報
【特許文献６】米国特許第５４５３８６３号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
実施形態によれば、非選択電圧の電源に大容量のデカップリングコンデンサを用いることなしに、チラツキ現象を低減したコレステリック液晶表示素子の単純マトリックス駆動方法を提供することである。
【課題を解決するための手段】
【００１２】
発明の第１の観点によれば、コレステリック液晶表示素子と、コレステリック液晶表示素子のコモン電極を駆動し、コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、コレステリック液晶表示素子のセグメント電極を駆動し、セグメント電極に書込み信号を出力するセグメントドライバと、コモンドライバおよびセグメントドライバを制御し、コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、選択ラインの書込み中に、書込み信号に応じた非選択ライン電圧の補正を行う電圧補正回路と、を有するコレステリック液晶表示装置が提供される。
【００１３】
また、発明の第２の観点によれば、コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力し、選択ラインの位置をシフトしながら、選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、選択ラインに出力される書込み信号に応じた非選択ライン電圧の補正値を算出し、選択ラインの書込み中に、算出した補正値に応じて、非選択ライン電圧を補正するコレステリック液晶表示素子の単純マトリックス駆動方法が提供される。
【発明の効果】
【００１４】
実施形態によれば、チラツキを低減して高速の画像表示が可能となるコレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法が実現される。
【図面の簡単な説明】
【００１５】
【図１】図１は、コレステリック液晶の状態を説明する図である。
【図２】図２は、コンベンショナル駆動方法における液晶の状態変化の例を示す図である。
【図３】図３は、コンベンショナル駆動方法において、液晶セル（画素）に印加される電圧波形の例、および図示の電圧波形を印加した場合の反射率の応答特性の例を示す図である。
【図４】図４は、初期状態をプレーナ状態とした場合に、さまざまな周期のパルスに対する電圧応答特性の例を示す図である。
【図５】図５は、単純マトリクス型表示素子の基本構成を示す図である。
【図６】図６は、３本のコモン電極と３本のセグメント電極により形成される縦横３×３画素の単純マトリクス型液晶素子と、コモンドライバおよびセグメントドライバの出力電圧、および液晶への印加電圧を示す図である。
【図７】図７は、コレステリック液晶表示素子の典型的な電圧応答特性の非選択電圧依存性を示す図であり、印加回数をパラメータとして、非選択電圧を変化させた時のプレーナ状態（白：明状態）からの明度（Ｙ値）の低下量を示す図である。
【図８】図８は、コモンドライバおよびセグメントドライバの出力部の構成と、出力電圧波形および液晶に印加される電圧波形を示す図である。
【図９】図９は、実際のコレステリック液晶パネルの電圧応答特性を示す図である。
【図１０】図１０は、第１実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【図１１】図１１は、表示素子の構成を示す図である。
【図１２】図１２は、１枚のパネルの基本構成を示す図である。
【図１３】図１３は、第１実施形態の電圧補正部、電圧生成部、電圧安定部、コモンドライバおよびセグメントドライバの出力部の構成を示す図である。
【図１４】図１４は、第１実施形態におけるコモンドライバおよびセグメントドライバの出力する電圧波形および液晶画素ＬＣに印加される電圧波形を示す図である。
【図１５】図１５は、コモンドライバおよびセグメントドライバが、液晶表示素子を駆動する場合に、液晶画素の容量に印加される電圧を示す図である。
【図１６】図１６は、液晶表示素子を駆動状態を表した図である。
【図１７】図１７は、各端子からの電源供給による変化を演算するための回路状態を示す図である。
【図１８】図１８は、演算結果に基づいた各部の電圧変化を示す図である。
【図１９】図１９は、正のパルスを印加する場合で、画素データが白黒半々の場合の液晶画素の印加電圧の変化をモデル化した図である。
【図２０】図２０は、第２実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
本発明の実施形態を説明する前に、コレステリック液晶、単純マトリクス駆動方法、コンベンショナル駆動方法について説明する。
【００１７】
図１は、コレステリック液晶の状態を説明する図である。図１の（Ａ）および（Ｂ）に示すように、コレステリック液晶を利用した表示素子１０は、上側基板１１と、コレステリック液晶層１２と、下側基板１３と、有する。コレステリック液晶には、図１の（Ａ）に示すように入射光を反射するプレーナ状態と、図１の（Ｂ）に示すように入射光を反射するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。他に、強い電界を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態があるが、ホメオトロピック状態は、電界の印加を停止すると、プレーナ状態またはフォーカルコニック状態になる。
【００１８】
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。
【００１９】
λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎに伴って大きくなる。
【００２０】
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板１３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。
【００２１】
次に、コレステリック液晶を利用した表示素子の駆動原理を説明する。
【００２２】
液晶に強い電界を与えると、液晶分子のらせん構造は完全にほどけ、全ての分子が電界の向きにしたがうホメオトロピック状態になる。次に、ホメオトロピック状態から急激に電界をゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。一方、液晶分子のらせん構造が解けない程度の弱い電界の形成後の電界除去、あるいは強い電界をかけ緩やかに電界を除去した場合は、液晶のらせん軸は電極に平行になり、入射光を透過するフォーカルコニック状態になる。また、中間的な強さの電界を与え、急激に除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。この現象を利用して情報の表示を行う。
【００２３】
コレステリック液晶表示素子に画像を表示する場合に用いられる駆動方法には、多くの方法が提案されているが、「コンベンショナル駆動方法」と「ダイナミック駆動方法」の２つに大別できる。ダイナミック駆動方法は、上記の「ホメオトロピック状態」、「プレーナ状態」および「フォーカルコニック状態」に加えて、トランジェントプレーナ状態を用いる。ダイナミック駆動方法は、表示を比較的高速で書き換えルことができるが、精密な階調表示が難しいという問題があった。これに対して、コンベンショナル駆動方法は、精密な階調表示が可能であるが、表示の書き換えに長時間を要するという問題があった。ここでは、コレステリック液晶表示素子をコンベンショナル駆動方法で駆動する駆動方法および表示装置が対象であり、ダイナミック駆動方法を使用する駆動方法および表示装置は対象としない。
【００２４】
図２は、コンベンショナル駆動方法における液晶の状態変化の例を示す図である。コンベンショナル駆動方法では、全画素に高電圧を印加してホメオトロピック状態にした後、電界を解除して、全画素をプレーナ状態またはフォーカルコニック状態にするリセット動作を行う。その後、単純マトリクス駆動方法で、比較的低い電圧の短いパルス幅の書込みパルスを印加して、プレーナ状態またはフォーカルコニック状態から、画素ごとに状態を変化させる書込み動作を行う。図２は、リセット動作で全画素をプレーナ状態にした後、書込み動作で、プレーナ状態を維持するか、フォーカルコニック状態またはプレーナ状態とフォーカルコニック状態の混在した状態に変化させる動作を示している。
【００２５】
図３は、コンベンショナル駆動方法において、液晶セル（画素）に印加される電圧波形の例、および図示の電圧波形を印加した場合の反射率の応答特性の例を示す図である。図３の（Ａ）は、リセット動作において印加するリセット電圧波形（パルス）を示しており、図３の（Ｂ）は、リセットパルスの印加に対する応答を示している。図３の（Ｃ）は、書込み動作において印加する書込み電圧波形（パルス）の一例を示しており、図３の（Ｄ）は、初期状態がプレーナ状態の場合の図３の（Ｃ）の書込みパルスの印加に対する応答を示している。また、図３の（Ｅ）は、図３の（Ｃ）より狭いパルス幅の書込みパルスを示しており、図３の（Ｆ）は、初期状態がプレーナ状態の場合の図３の（Ｅ）の書込みパルスの印加に対する応答を示している。言い換えれば、図３の（Ｄ）および（Ｆ）は、図３の（Ｂ）のＰで示す左側の傾斜部における変化を示している。
【００２６】
コレステリック液晶の駆動波形は、一般の液晶と同様に、液晶材料の劣化（分極）を抑制するために交流とする必要がある。このため、液晶ドライバＩＣ（一般にコレステリック液晶専用ＩＣ、またはＳＴＮ液晶用ＩＣが用いられる）は液晶セルに印加される電界の極性を反転させる機能を有しており、液晶駆動用の高圧電源は＋数十Ｖの単一電源が使用できる。
【００２７】
まず、図３の（Ａ）に示すような正負のパルスを合わせたパルス幅が６０ｍｓと広いパルスを印加する場合で、パルス電圧を０Ｖから徐々に上げていった場合の状態変化について述べる。初期状態がプレーナ状態の場合、状態は図３の（Ｂ）においてＰで示す線に沿って変化する。パルス電圧がある電圧を超えると徐々にフォーカルコニック状態に遷移し、反射率は急激に低下する。反射率が最小値に達すると、パルス電圧がある電圧を超えない限り反射率はほとんど変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると，パルス電圧を上げても反射率は変化しない。このような電圧−反射率特性は、一般に「ＶＲ特性」と呼ばれる。初期状態がフォーカルコニック状態の場合、状態は図３の（Ｂ）においてＦＣで示す線に沿って変化する。パルス電圧がある電圧を超えない限り反射率は変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると、パルス電圧を上げても反射率は変化しない。そして、初期状態がプレーナ状態であってもフォーカルコニック状態であっても、ある電圧以上の電圧を印加すると、必ず反射率が最大値のプレーナ状態になる。図３の（Ｂ）では、パルス幅６０ｍｓで電圧が±３６Ｖのパルスの場合、必ずプレーナ状態になるので、このパルスをリセットパルスとして使用することができる。
【００２８】
これよりもパルス幅が狭いパルスを印加する場合、応答性はシフトする。たとえば、図３の（Ｃ）に示すパルス幅が２ｍｓで、パルス電圧が±２４Ｖと±１２Ｖのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図３の（Ｄ）においてＬで示す線に沿って変化する。図３の（Ｄ）においては、±１２Ｖのパルスでは反射率は変化せず、プレーナ状態が維持される。±２４Ｖのパルスでは反射率が少し低下した中間調となる。また、初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図３の（Ｄ）においてＭで示す線に沿って変化する。この場合も、±１２Ｖのパルスでは反射率は変化せず、±２４Ｖのパルスでは反射率が少し低下する。
【００２９】
さらに、図３の（Ｅ）に示すパルス幅が１ｍｓで、パルス電圧が±２４Ｖと±１２Ｖのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図３の（Ｆ）においてＮで示す線に沿って変化する。図３の（Ｆ）においては、±１２Ｖのパルスでは反射率は変化せず、プレーナ状態が維持される。±２４Ｖのパルスでは反射率が少し低下した中間調となるが、反射率の低下量は、２ｍｓのパルス幅の場合より小さい。すなわち、２ｍｓの方が１ｍｓより暗い階調となる。初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図３の（Ｆ）においてＯで示す線に沿って変化する。この場合も、±１２Ｖのパルスでは反射率は変化せず、±２４Ｖのパルスでは反射率が少し低下する。
【００３０】
以上のように、初期状態がプレーナ状態の場合、比較的小さな電圧の短いパルスを印加すると、反射率が低下し、反射率の低下量は、パルス電圧およびパルス幅に応じて変化することが分かる。具体的には、パルス電圧が高いほど、パルス幅が大きいほど、反射率の低下量は大きくなる。また、図３の（Ｄ）および（Ｆ）のＭおよびＯで示す変化から、パルスを分けて印加しても同様の変化が起き、反射率の低下量はパルス幅の合計、すなわち累積パルス印加時間に関係する。
【００３１】
図４は、初期状態をプレーナ状態とした場合に、さまざまなパルス幅のパルスに対する電圧応答特性の例を示す図である。反射率に対応する明度の最小値は、パルス周期によって大幅に変化する。パルス周期が長ければ長いほど、より低い電圧で、より小さな明度に達する。すなわち、濃い黒を得るには長いパルス周期が必要となる。
【００３２】
以上の説明は、初期状態がプレーナ状態の場合で、図３の（Ｂ）において、Ｐで示す左側の傾斜部分を利用した例であるが、初期状態がフォーカルコニック状態の場合で、図３の（Ｂ）において、ＦＣで示す右側の傾斜部分を利用する場合も同様である。
【００３３】
コンベンショナル駆動方法としていくつかの方法が提案されている。
【００３４】
第１の方法は、リセット動作により全画素をプレーナ状態にする。次に書込み動作で書込みパルスを印加すると、反射率が高い状態から低い状態に変化し、フォーカルコニック状態になる。書込みパルスの電圧、累積パルス印加時間などを変化させて書込みパルスのエネルギーを調整すると、反射率の低下量を調整して、中間調を表示できる。言い換えれば、第１の方法は、書込み動作で、図３の（Ｂ）においてＰで示す左側の傾斜部分を利用する。
【００３５】
第２の方法は、リセット動作において、全画素を一旦プレーナ状態にした後、全画素を一括してフォーカルコニック状態にするＦＣＲ法である。ＦＣＲ法は、書込み動作で、図３の（Ｂ）においてＦＣで示す右側の傾斜部分を利用する。書込みパルスを印加すると、反射率が低い状態から高い状態に変化する右側の斜線部に沿って反射率が増加し、右上のプレーナ状態になる。書込みパルスの電圧、累積パルス印加時間などを変化させて書込みパルスのエネルギーを調整すると、反射率の増加量を調整して中間調を表示できる。
【００３６】
第３の方法は、リセット動作によりフォーカルコニック状態にした後、黒表示のフォーカルコニック状態を維持する画素以外は、図３の（Ｂ）においてＦＣで示す右側の傾斜部分を利用して、すべてプレーナ状態にする。第３の方法では、その後図３の（Ｂ）においてＰで示す左側の傾斜部分を利用して、所望の中間調状態に変化させる。
【００３７】
第２の方法（ＦＣＲ法）は、図３の（Ｂ）においてＦＣで示す右側の傾斜部分の比較的高速なフォーカルコニック状態からプレーナ状態への遷移を１ライン毎に行うため、書込み動作を比較的高速に行える。例えば、表示素子のライン数を１０００ラインとすると、走査速度４ｍｓ／ラインで走査する場合、走査に要する時間は４秒である。そのため、全画素のフォーカルコニック状態への遷移に、高コントラスト実現に必要な２００ｍｓ程度の印加時間を要しても、全表示時間にほとんど影響を与えない。しかし、ＦＣＲ法を行うには、１００Ｖ程度の高電圧が必要であり、汎用のドライバＩＣが使用できず、高コストになる。
【００３８】
また、ＦＣＲ法では、プレーナ状態とフォーカルコニック状態が混在した初期状態からフォーカルコニック状態への遷移は、比較的長い時間をかけて全画素一括で行うため、良好な黒（高コントラスト）を実現することができる。しかし、ＦＣＲ法は、図３の（Ｂ）においてＦＣで示す右側の傾斜部分を用い、フォーカルコニック状態からプレーナ状態への遷移を１ライン毎に行う方式である。右側の傾斜部分の電圧応答特性は極めて急峻なため、ＦＣＲ法は、白表示は良好であるが、中間調の明るさが不安定でかつ不均一であり、中間調の再現性不十分であるという問題がある。
【００３９】
第３の方法は、最初に長時間かけて２値表示を行うため、コントラストは良好であり、書込み動作では、図３の（Ｂ）においてＰで示す左側の傾斜部分を利用するため、良好な中間調が表示できる。しかし、２値表示と中間調表示を分けて行うために、中間調の連続性に問題がある。また、中間調を連続させるために、２値表示された黒に近いレベルまで明るさを減ずるには、少なくとも２０ｍｓ／ラインのパルス幅が必要であり、表示の高速化が課題である。表示パネルのライン数を１０００ラインとし、２値表示にＦＣＲ法を適用した場合、表示時間の典型的な例での値は、２値表示に４秒、中間調表示に２０秒の合計２４秒となる。
【００４０】
第１の方法は、図３の（Ｂ）においてＰで示す左側のゆるやかな傾斜部分を用いるため、良好な中間調が表示できる、中間調の連続性も維持できる。しかし、ある程度の黒さまで明るさを減ずるには、少なくとも１０ｍｓ／ラインの速度が必要であり、表示の高速化が難しいという問題がある。例えば、表示パネルのライン数を１０００ラインとすると、表示時間の典型的な値は１０秒となる。また、第１の方法は、最初に２値表示を行わないため、中間調の連続性は極めて良好だが、第２および第３の方法に比べて、コントラストはやや低く、高コントラスト化が課題である。言い換えれば、第２の方法と比べると、コントラストを犠牲にして、表示速度を向上しているといえる。
【００４１】
以上説明したように、各種のコンベンショナル駆動方法があるが、それぞれ長所・短所があり、用途に応じて適宜選択されるべきものである。以下に説明する実施形態は、上記のいずれのコンベンショナル方法にも適用可能であるが、第１の方法を適用した場合を例として説明し、第１の方法を単にコンベンショナル方法と称する。
【００４２】
次に単純マトリクス（パッシブマトリクス）駆動方法について説明する。
【００４３】
図５は、単純マトリクス型表示素子の基本構成を示す図である。単純マトリクス型表示素子は、横方向に平行に伸びる複数のコモン電極１８と、縦方向に平行に伸びる複数のセグメント電極１９と、複数のコモン電極１８を駆動するコモンドライバ２５と、複数のセグメント電極１９を駆動するセグメントドライバ２６と、を有する。後述するように、複数のコモン電極１８は、一方の透明基板上に設けられた透明電極である。複数のセグメント電極１９は、他方の透明基板上に設けられた透明電極である。２枚の基板は、複数のコモン電極１８と複数のセグメント電極１９が直交するように対向して配置され、２枚の基板の間にコレステリック液晶を封入した液晶層が形成される。複数のコモン電極１８と複数のセグメント電極１９の交差部分に、画素が形成される。
【００４４】
以下説明を簡単にするために、縦横３×３画素の単純マトリクス型液晶素子を例として説明を行う。
【００４５】
図６は、３本のコモン電極１８と３本のセグメント電極１９により形成される縦横３×３画素の単純マトリクス型液晶素子と、コモンドライバ２５およびセグメントドライバ２６の出力電圧、および液晶への印加電圧を示す図である。図６の（Ａ）から（Ｃ）は、チェッカーボードパターン（市松模様）を書き込む場合を示している。
【００４６】
図６に示すように、単純マトリクス型液晶素子の駆動は、コモン電極１８を１ラインずつ順番に選択状態（通常は０Ｖ）にした上で、すべてのセグメント電極１９に、選択状態にあるライン上の各画素に対応する電圧（通常は２種類）を印加する。前述の図４は、この液晶素子の各種パルス幅での電圧応答特性を示す。
【００４７】
ここで、図６の液晶素子の全ての画素の初期状態はプレーナ状態（白）であり、パルス幅１０ｍｓのパルスを印加することで、黒を表示すべき全ての画素に黒を書き込むものとする。選択状態のコモン電極には０Ｖを印加する。図４の１０ｍｓの特性から、反射率に対応するＹ値（明度）は２４Ｖで最低（最も黒い状態）となるので、黒画素に対応するセグメント電極には２４Ｖを印加する。後述するように、非選択状態のコモン電極上の画素には、白画素に印加する電圧をＶｗとすると、±（２４−Ｖｗ）／２のクロストーク電圧が印加される。これを極小化するため、Ｖｗはできるだけ大きな値とする必要がある。図４の１０ｍｓの特性から、Ｙ値が低下せず、白さが維持できる電圧範囲は０−１０Ｖであるから、Ｖｗは１０Ｖとする。したがって、非選択状態のコモン電極に印加すべき電圧は（２４＋Ｖｗ）／２＝１７Ｖである。したがって、セグメント電極１９が２４Ｖの非選択画素には、コモン電極を基準にして＋７Ｖが、セグメント電極１９が１０Ｖの非選択画素には、コモン電極を基準にして−７Ｖが印加される。
【００４８】
前述のように、液晶に印加される電圧は、交流でなければならない。そこで、各ラインへの書込みの前半の５ｍｓには、セグメント電極１９には２４Ｖ／１０Ｖ、コモン電極１８には０Ｖ／１７Ｖが印加される。これにより、選択コモン電極上の黒画素／選択コモン電極上の白画素／非選択コモン電極上で黒画素セグメント電極上の画素／非選択コモン電極上で白画素セグメント電極上の画素には、それぞれ２４Ｖ／１０Ｖ／７Ｖ／−７Ｖが印加される。各ラインへの書込みの後半の５ｍｓには、セグメント電極１９には０Ｖ／１４Ｖ、コモン電極１８には２４Ｖ／７Ｖが印加される。これにより、選択コモン電極上の黒画素／選択コモン電極上の白画素／非選択コモン電極上で黒画素セグメント電極上の画素／非選択コモン電極上で白画素セグメント電極上の画素には、−２４Ｖ／−１０Ｖ／−７Ｖ／７Ｖが印加される。
【００４９】
このように、液晶に印加される電圧は、
前半の５ｍｓ：＋２４Ｖ／＋１０Ｖ／＋７Ｖ／−７Ｖ
後半の５ｍｓ：−２４Ｖ／−１０Ｖ／−７Ｖ／＋７Ｖ
であり、画素の状態（選択・非選択・白・黒）に関わらず交流化されている。
【００５０】
図６の（Ａ）から（Ｃ）は、前半の５ｍｓの期間のみの印加電圧を示している。選択コモン電極を画面の端から端までスキャンしながら、上記の動作を行うことで、画面全体に画像を書き込むことができる。
【００５１】
図６から明らかなように、選択ラインへの電圧印加は１回のみであるのに対して、非選択ラインへの電圧印加は、コモン電極数をＮｃとすると（Ｎｃ−１）回である。このように、非選択ラインが大部分であることに注目することが重要である。図６の（Ａ）から（Ｃ）のようにライン数が少ない場合は、非選択ラインへの電圧印加が複数回であることの影響は小さい。しかし、ＸＧＡパネルでは非選択ラインへの電圧印加は７６７であり、きわめて大きな影響がある。
【００５２】
図７は、コレステリック液晶表示素子の典型的な電圧応答特性の非選択電圧依存性を示す図であり、印加回数をパラメータとして、非選択電圧を変化させた時のプレーナ状態（白：明状態）からの明度（Ｙ値）の低下量を示す図である。非選択電圧の印加回数は、１／１０／１００／１０００／７０００回である。
【００５３】
図７から、非選択電圧の印加回数が１０００回以上では、非選択電圧が５Ｖを超えると明度の低下が著しい。この影響は白画素に限定されるものではなく、黒画素に対しても大きな影響がある。非選択電圧が高いほど、白の明るさは低下し、逆に黒の暗さは増加する。
【００５４】
図４の１０ｍｓの特性では、パルス幅１０ｍｓの１パルスに対するプレーナ状態からフォーカルコニック状態への閾値は、１０Ｖ程度である。しかし、図７では、パルス幅１０ｍｓの１０００パルスに対するプレーナ状態からフォーカルコニック状態への閾値（非選択電圧の上限）は、わずか５Ｖ程度である。
【００５５】
図７より、ＶＧＡパネルでは、非選択電圧を５Ｖとし、選択ライン上の白画素の印加電圧Ｖｗ（以下、半選択電圧と称する）を１０Ｖとすると、選択ライン上の黒画素の印加電圧（以下、選択電圧と称する）は２０Ｖとなる。図４の１０ｍｓの特性では、選択電圧２０ＶでのＹ値（明度）は５であるが、非選択電圧を７６７回印加した場合の選択電圧２０ＶでのＹ値は、５よりかなり小さい。
【００５６】
単純マトリックス駆動方法では、図６に示したように画像データを書き込むべきライン（選択ライン）をコモンドライバ２５が１つ選択し、これと直交する全てのセグメントライン（セグメント電極）にセグメントドライバ２６で画像データ信号を印加する。このとき、選択ライン以外のライン（非選択ライン）上の全ての画素には、閾値以下のクロストーク電圧（図７では±７Ｖ）が印加される。
【００５７】
図８は、コモンドライバ２５およびセグメントドライバ２６の出力部の構成と、出力電圧波形および液晶に印加される電圧波形を示す図である。
【００５８】
Ｒ１、Ｒ２、Ｒ３、Ｒ４、およびオペアンプ４１および４２は、電圧生成部を構成する要素で、コモンドライバ２５およびセグメントドライバ２６から出力する電圧を生成すると共に、必要な駆動能力を実現する。デカップリングコンデンサＣ１〜Ｃ３は、後述する電圧安定部を構成する要素で、コモンドライバ２５およびセグメントドライバ２６から出力する電圧を安定させる。スイッチＳＷ１およびＳＷ２は、コモンドライバ２５およびセグメントドライバ２６に設けられるスイッチである。コモンドライバ２５およびセグメントドライバ２６は、このようなスイッチを端子数分備え、さらに図示していないシフトレジスタなどを備え、各スイッチの動作を制御する。液晶画素は容量と等価であり、ＣＬで示す。図８のスイッチの状態は、書込み動作中のスキャン動作において、非選択ラインの液晶画素ＣＬに、セグメントドライバ２６から白画素に対応するオフ（ＯＦＦ）電圧が印加される場合を示している。すなわち、コモンドライバ２５からは非選択電圧１７Ｖが、セグメントドライバ２６からは白画素に対応するオフ（ＯＦＦ）電圧１０Ｖが印加され、液晶が素ＣＬには−７Ｖが印加される。
【００５９】
図８の右側の波形は、各部の電圧波形を示す。左上の電圧波形は、セグメントドライバ２６から黒画素に対応するオン（ＯＮ）電圧２４Ｖが出力される場合の出力波形である。右上の電圧波形は、セグメントドライバ２６から白画素に対応するオフ（ＯＦＦ）電圧１０Ｖが出力される場合の出力波形である。下側の電圧波形は、コモンドライバ２５から非選択電圧１７Ｖが出力される場合の出力波形である。中央左側の電圧波形は、セグメントドライバ２６からオン電圧２４Ｖが出力される場合の液晶画素ＣＬの印加波形である。中央右側の電圧波形は、セグメントドライバ２６からオフ電圧１０Ｖが出力される場合の液晶画素ＣＬの印加波形である。言い換えれば、中央の左右の電圧波形は、液晶画素ＣＬに印加されるクロストーク電圧を示す。
【００６０】
非選択ラインの画素に印加されるクロストーク電圧は、図８に示すように画像データ（書込みデータが白か黒か，白黒画素数の比率など）に依存して変動し、画素間で絶対値に大きな差が生じる場合がある。
【００６１】
電圧応答特性が、図４のパルス幅１０ｍｓの場合の応答特性のように、閾値（図４では１０Ｖ）以下の範囲で完全に同一明度であれば、クロストーク電圧が閾値以下である限り、画素の明るさが変動することはない。しかし、実際のコレステリック液晶パネルの電圧応答特性は、図９に示すように閾値（約１０Ｖ）以下の範囲でもわずかに明度が変化している。このため、クロストーク電圧値が閾値以下であっても、画素の明るさは印加電圧に応じてわずかに変化する。このため、書込み動作時に、非選択領域の明るさが、画素間のクロストーク電圧差に応じてランダムに変動する現象（チラツキ）を生じていた。
【００６２】
クロストーク電圧変動の原因は、非選択電圧を供給する電源の電圧変動である。液晶の等価回路は直列抵抗の小さい大容量コンデンサであるため、選択ライン更新時の電圧スイッチングにともなう非選択電圧の瞬間的な電圧降下／上昇は不可避である。
【００６３】
非選択電圧の電源は、非選択電圧電源は、ソース・シンク両能力が必要であり、通常は図８示すようなオペアンプ４１を用いたボルテージフォロア回路が使用される。これまで、チラツキ抑制の必要性が高い場合は、図８に示すように、デカップリングコンデンサＣ１を、表示素子の静電容量の数倍以上にすることで対処していた。しかし、表示素子が大型になると、チラツキを十分に抑制できるデカップリングコンデンサは、大容量のものが必要であり、コストが高い、部品サイズ（特に厚さ）が大きい、スリープ時の無駄電力が大きい、などの問題があった。そのため、実際の表示装置では、チラツキをある程度黙認せざるを得なかった。
【００６４】
以下に説明する実施形態では、非選択電源用に大容量のデカップリングコンデンサを用いることなしに、チラツキを解消できるコレステリック液晶表示素子の単純マトリックス駆動方法が提供される。
【００６５】
選択ライン更新時の電圧スイッチングにともなう非選択ラインの瞬間的な電圧変動は不可避である。これを減らすには大きなデカップリングコンデンサが必要である。しかし、瞬間的な電圧変動自体は、実は速すぎて視認不可能であることが分かった。明るさを正弦波パターンで変化させた場合、チラツキ視認に関する視覚の時間周波数特性は、一般に、周波数６０Ｈｚ（繰り返し周期は約１６．７ｍｓ）を超えるとチラツキは視認不可能であるとされている。瞬間的な電圧変動の持続時間は、一般に選択ライン駆動時の最初の数％ないし１０％程度である。
【００６６】
前述のコンベンショナル駆動方法の中で、選択ライン駆動周期が最も遅いのは第２の方法である。この駆動方法でもライン駆動周期は20ms程度なので、電圧変動は最大２ｍｓ前後である。上記のように、６０Ｈｚを超える明るさの変動は視認不可能であるから、これ自体を減らさなくても知覚されるチラツキは減らすことができる。実験の結果、非選択電圧の実効値のうち、０−６０Ｈｚ程度の周波数範囲に含まれる成分がほぼ一定であれば、チラツキは生じないことが確認できた。すなわち、１６．７ｍｓより長周期の非選択電圧の実効値変動累積値をキャンセルできれば、瞬間的な電圧変動に関わらずチラツキは生じない。
【００６７】
そこで、以下に説明する実施形態では、視認可能な時間（１６．７ｍｓ以上）での印加パルスの実効値を、電圧変動に関わらず一定にすることで、チラツキを低減する。このようなことが可能であるのは、液晶の応答が印加パルスの累積的な電気的エネルギーに対して高い線形性を示すためと考えられる。実施形態では、個々の印加パルスに対して、個別に実効値一定化補正を行う。
【００６８】
言い換えれば、補正は、非選択ラインの画素の印加電圧の実効値の視認可能周波数以下の成分が、視認可能周波数に対応する周期より短い電圧変動にかかわらず、一定になるように、コモンドライバの出力する非選択電圧およびセグメントドライバの出力する電圧を補正することにより行われる。
【００６９】
なお、上記のチラツキ現象は、コレステリック液晶表示素子のような１ラインの書換えが視認可能な時間（１６．７ｍｓ以上）で行われる低速な表示装置に特有な現象であると考えられる。例えば、動画表示が可能な液晶表示装置は、フレーム表示速度が１６．７ｍｓまたは３３．３ｍｓであり、１０００ラインを有する場合には、１６．７μｓまたは３３．３μｓであり、１ラインの書換え時の変動を視認することはできない。
【００７０】
また、信号電極（セグメント電極）に実効値補正電圧を印加することで、動画表示可能な表示装置において、シャドーイング（静止画におけるチラツキに類似したもの）を補正できることが知られていた。具体的には、液晶表示装置において、選択ライン上の表示ドットの電圧実効値変動によって生じるシャドーイングに対して、これを補正するための帰線期間を設け、帰線期間中に信号電極に実効値補正電圧を印加する。帰線期間は、１６．７ｍｓの周期で設けられるので、視認可能な周波数である。しかし、非選択時の印加電圧は、信号電圧と走査電圧の差で決まるものであり、信号電圧の実効値を補正しても、非選択電圧の実効値は全く補正されない。また、この補正技術の適用対象を走査電圧にも拡大し、信号電圧と走査電圧の実効値を個別に補正したとしても、非選択電圧は信号電圧と走査電圧の差で決まるものであり、実効値の差で決まるものではないので、非選択電圧の実効値を補正することはできない。
【００７１】
以下、本発明の実施形態のコレステリック液晶表示装置について、図面を参照して具体的に説明する。
【００７２】
図１０は、第１実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【００７３】
第１実施形態のコレステリック液晶表示装置は、表示素子１０と、電源２１と、昇圧部２２と、電圧生成部２３と、電圧安定部２４と、コモンドライバ２５と、セグメントドライバ２６と、駆動制御回路２７と、ＯＮ／ＯＦＦ画素数計数部２８と、ルックアップテーブル（ＬＵＴ）２９と、電圧補正部３０と、を有する。
【００７４】
表示素子１０は、コレステリック液晶を使用した単純マトリクス型カラー液晶表示素子である。
【００７５】
図１１は、表示素子１０の構成を示す図である。図１１に示すように、表示素子１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層１７が設けられている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、同じ構成を有するが、パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が緑色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒのコモン電極およびセグメント電極は、スキャンドライバ２８およびセグメントドライバ２９により駆動される。
【００７６】
パネル１０Ｂ、１０Ｇおよび１０Ｒは、反射の中心波長が異なる以外同じ構成を有する。以下、パネル１０Ｂ、１０Ｇおよび１０Ｒの代表例を、パネル１０Ａとして表し、その構成を説明する。
【００７７】
図１２は、１枚のパネル１０Ａの基本構成を示す図である。
【００７８】
図１２に示すように、表示素子１０Ａは、上側基板１１と、上側基板１１の表面に設けられた上側電極層１４と、下側基板１３の表面に設けられた下側電極層１５と、シール材１６と、を有する。上側基板１１と下側基板１３は、電極が対向するように配置され、間にコレステリック液晶材料を封入した後シール材１６で封止される。なお、液晶層１２内にスペーサが配置されるが図示は省略している。上側電極層１４と下側電極層１５の一方に複数のコモン電極１８が、他方に複数のセグメント電極１９が形成される。複数のコモン電極１８および複数のセグメント電極１９は、互いに平行な帯状の透明電極であり、観察面から見た時に直交するように配置される。複数のコモン電極１８および複数のセグメント電極１９には、コモンドライバ２５およびセグメントドライバ２６から電圧パルス信号が印加され、それにより液晶層１２に電圧が印加される。液晶層１２に電圧を印加して、液晶層１２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。
【００７９】
単純マトリクス型のカラーコレステリック液晶表示素子については広く知られているので、これ以上の説明は省略する。
【００８０】
表示素子１０の画素数はＣＧＡ（横１０２４画素、縦７６８画素）とする。表示素子１０の駆動方法は、前述のコンベンショナル駆動方法（第１の方法）であり、書込みパルスのパルス幅は１０ｍｓであり、書込みパルスの電圧は、図６の（Ｄ）の通りである。
【００８１】
図１０に戻って、電源２１は、外部から供給される電源を受ける部分または電池などで形成され、３〜５Ｖの直流電源を出力する。昇圧部２２は、ＤＣ−ＤＣコンバータなどを有し、３〜５Ｖの電圧を液晶の駆動電圧として必要とする約４０Ｖに昇圧する。この昇圧レギュレータは、表示素子１０の負荷特性、すなわち周期一定でのコンデンサの充放電に対して変換効率の高いものが好ましい。
【００８２】
電圧生成部２３は、昇圧された電圧から、リセット動作時には３６Ｖを生成し、書込み動作時にはアナログ電圧値（０／１０／１７／２４Ｖ付近）を生成する。
【００８３】
電圧安定部２４は、オペアンプのボルテージフォロア回路を有し、充放電時の電圧を安定化する。使用するオペアンプは、容量性負荷に強い品種が好ましい。
【００８４】
コモンドライバ２５は、出力端子が、表示素子１０の７６８本のコモン電極に接続される。セグメントドライバ２６は、出力端子が、表示素子１０の１０２４本のセグメント電極に接続される。コモン電極はＲＧＢの３枚のパネルで共通に選択されるため、コモンドライバ２５は、ＲＧＢの３枚のパネルで共通に使用される。これに対して、ＲＧＢの３枚のパネルのセグメント電極に印加される画像データは、３枚のパネルで異なるため、セグメントドライバ２６は、ＲＧＢの３枚のパネルのそれぞれに対して設けられる。コモンドライバ２５およびセグメントドライバ２６は、汎用の２値出力のＳＴＮドライバを用いて実現でき、ドライバＩＣの耐圧は４０Ｖ以上である必要がある。
【００８５】
駆動制御回路２７は、外部から供給される画像データに基づいて表示素子１０での表示を書換えるために、各部を制御する信号を発生し、セグメントドライバ２６に駆動画像データを供給する。駆動制御回路２７は、フルカラーの元画像（ＲＧＢ各２５６階調の１６７７万色）を、誤差拡散法によってＲＧＢ各１６階調の４０９６色に変換して、セグメントドライバ２６に出力する駆動画像データを生成する。この階調変換は多くの手法が知られているが、表示品位の面で誤差拡散法かブルーノイズマスク法が好ましい。
【００８６】
表示を書換える場合には、最初に、±３６Ｖの電圧で、１５ｍｓのパルス幅のリセットパルスを８回全画素に印加し、プレーナ状態にするリセット動作を行う。
【００８７】
次に、４０９６色に変換した画像データを、ＲＧＢの各セグメントドライバ２６に入力させる。例えば、累積応答を利用した書込み動作の場合、４０９６色（ＲＧＢ各１６階調）の画像データを、各中間調に対応した２値の画像データ（Ｈ１〜Ｈ７）に分割し、全画面に対して７回書込みを行う。階調レベルを変えたい画素には±２４Ｖの電圧を印加し、階調レベルを維持したい画素には±１０Ｖという液晶がほとんど応答しない電圧を印加する。
【００８８】
以上のコレステリック液晶表示装置の構成は、広く知られているので、詳しい説明は省略する。
【００８９】
第１実施形態のコレステリック液晶表示装置は、上記の構成に加えて、ＯＮ／ＯＦＦ画素数計数部２８と、ルックアップテーブル（ＬＵＴ）２９と、電圧補正部３０と、をさらに有する。ＯＮ／ＯＦＦ画素数計数部２８は、駆動制御回路２７から駆動画像データを受け取り、１ラインにおけるオン（ＯＮ）画素数（黒画素数）またはオフ（ＯＦＦ）画素数（白画素数）をカウントし、必要に応じてそれらの比率を算出する。ＯＮ／ＯＦＦ画素数計数部２８は、デジタル加減算回路またはマイクロコンピュータなどを用いて実現でき、駆動制御回路２７を形成するマイクロコンピュータなどの一部として実現してもよい。
【００９０】
ＬＵＴ２９は、１ラインにおけるオン画素数、オフ画素数またはそれらの比率に応じた電圧補正値を記憶しており、ＯＮ／ＯＦＦ画素数計数部２８からの出力値に応じて対応する電圧補正値を読み出して出力する。
【００９１】
電圧補正部３０は、電圧補正値に応じて、電圧生成部２３が書込み動作時に生成する各電圧を微調整して、補正電圧を生成する。
【００９２】
図１３は、第１実施形態の電圧補正部３０、電圧生成部２３、電圧安定部２４、コモンドライバ２５およびセグメントドライバ２６の出力部の構成を示す図である。図１３は、図８の左側の回路図に対応し、図８の回路構成において、抵抗Ｒ１〜Ｒ４と除いて、ＤＡＣ(Digital-to-Analog Converter: DAC)４３および４４を設けたことが異なる。図８の回路では、抵抗Ｒ１〜Ｒ４による電圧分割により固定の電圧値を生成したのに対して、図１３の回路では、電圧補正部３０を形成するＤＡＣ４３および４４により、電圧補正値に対応した電圧を発生する。ＤＡＣ４３および４４が発生した電圧は、オペアンプ４１および４２によるボルテージフォロア回路およびデカップリングコンデンサＣ１およびＣ３で形成される電圧安定部２４に出力される。
【００９３】
図１４は、第１実施形態におけるコモンドライバ２５およびセグメントドライバ２６の出力する電圧波形および液晶画素ＬＣに印加される電圧波形を示す図であり、図８の右側の波形に対応する。
【００９４】
左上の電圧波形は、セグメントドライバ２６から黒画素に対応するオン（ＯＮ）電圧２４Ｖが出力される場合の出力波形である。右上の電圧波形は、セグメントドライバ２６から白画素に対応するオフ（ＯＦＦ）電圧１０Ｖが出力される場合の出力波形である。下側の電圧波形は、コモンドライバ２５から非選択電圧１７Ｖが出力される場合の出力波形である。中央左側の電圧波形は、セグメントドライバ２６からオン電圧２４Ｖが出力される場合の液晶画素ＣＬの印加波形である。中央右側の電圧波形は、セグメントドライバ２６からオフ電圧１０Ｖが出力される場合の液晶画素ＣＬの印加波形である。言い換えれば、中央の左右の電圧波形は、液晶画素ＣＬに印加されるクロストーク電圧を示す。
【００９５】
図１４に示すように、第１実施形態では、コモンドライバ２５から出力される非選択電圧が、初期変動後の安定した時に１７Ｖ＋αになるように補正される。また、セグメントドライバ２６から出力されるオフ電圧が、初期変動後の安定した時に１０Ｖ−βになるように補正される。セグメントドライバ２６から出力されるオン電圧は、大容量の電流が可能な電源で、安定して２４Ｖを出力するので補正しない。
【００９６】
したがって、セグメントドライバ２６からオン電圧２４Ｖが出力される場合の非選択ラインの液晶画素ＣＬの電圧波形は、初期変動後の安定した時に７Ｖ−αになる。また、セグメントドライバ２６からオフ電圧１０Ｖ−βが出力される場合の非選択ラインの液晶画素ＣＬの電圧波形は、初期変動後の安定した時に−７Ｖ−α−βになる。
【００９７】
図８で説明したように、液晶画素ＣＬの電圧波形の実効値変動累積値は、書込みデータにより異なりチラツキが発生する。そこで、１ラインの書込みデータに応じてαおよびβの値を調整して、実効値変動累積値が一定になるようにすれば、チラツキは発生しない。第１実施形態では、ＯＮ／ＯＦＦ画素数計数部２８が１ラインの書込みデータのオン・オフ数を計数し、ＬＵＴ２９に記憶された計数値に対応する電圧補正値を読み出し、電圧補正部３０が電圧補正値に対応した電圧分の補正、すなわちαおよびβの補正を行う。これにより、実効値変動累積値は、１ラインの書込みデータにかかわらず一定となるので、チラツキが低減される。
【００９８】
非選択ラインの瞬間的な電圧変動に起因する印加パルスの電気エネルギーの変動量は、選択ラインの画像データ（セグメントデータ）中のオン・オフ（ＯＮ／ＯＦＦ）画素数によって一意に定まる。言い換えれば、αおよびβは、各選択ラインの画像データ中のオン・オフ画素数により決定することができる。以下、オン・オフ画素数からαおよびβを決定する方法について説明する。
【００９９】
前述のように、液晶表示素子１０は液晶画素に対応する容量の集合とみなすことができる。図１５は、コモンドライバ２５およびセグメントドライバ２６が、液晶表示素子１０を駆動する場合に、液晶画素の容量に印加される電圧を示す図である。コモンドライバ２５は、１本の選択ラインに０Ｖを、７６７本の非選択ラインに１７Ｖを印加し、セグメントドライバ２６は、選択ライン中の黒画素のセグメントラインにオン電圧２４Ｖを、選択ライン中の白画素のセグメントラインにオフ電圧１０Ｖを、印加する。図１５では、選択ライン中のオン電圧が印加される液晶容量の合計をＣＫＳで、選択ライン中のオフ電圧が印加される液晶容量の合計をＣＷＳで、それぞれ表す。また、非選択ライン中のオン電圧が印加される液晶容量の合計をＣＫＮで、非選択ライン中のオフ電圧が印加される液晶容量の合計をＣＷＮで、それぞれ表す。
【０１００】
選択ラインは１本で、非選択ラインは、７６７本であるから、ＣＫＳおよびＣＷＳは、ＣＫＮおよびＣＷＮの１／７６７であり、無視でき、ＣＫＮおよびＣＷＮについてのみ考えればよい。言い換えれば、選択ライン上の画素は無視できる。以下、ＣＫＮをＣＫで、ＣＷＮをＣＷで表す。
【０１０１】
図１６は、液晶表示素子１０を駆動状態をＣＫおよびＣＷを使用して表した図である。図１６では、コモンドライバ２５の１７Ｖの出力部に設けられたコンデンサＣＣおよびセグメントドライバ２６の１０Ｖの出力部に設けられたコンデンサＣＳを合わせて示している。
【０１０２】
図１６の（Ａ）は、図１５に対応した形で表した回路であり、図１６の（Ａ）の回路は、図１６の（Ｂ）のように書き換えることができる。
【０１０３】
ここで、容量の端子（電極）を電源に接続する前には、コンデンサＣＳにはＱＳ＝ＣＳＶｓの電荷が蓄積され、コンデンサＣＣにはＱＣ＝ＣＣＶｃの電荷が蓄積され、ＣＫおよびＣＷに蓄積されている電荷はゼロであるとする。
【０１０４】
図１６の回路への電源の供給は、Ｖｄ（２４Ｖ）端子、Ｖｓ（１０Ｖ）端子およびＶｃ（１７Ｖ）端子から行われる。ここで、コモンドライバ２５の１７Ｖの出力部およびセグメントドライバ２６の１０Ｖの出力部は、接続した瞬間にハイインピーダンスになり、電源の供給はコンデンサＣＣおよびＣＳから行われるとする。
【０１０５】
電源供給の開始に伴うＣＫおよびＣＷの印加電圧の変化は、３つの端子からの電源の供給が別々に行われた場合の変化を合わせた場合と等価であり、各端子からの電源供給による変化を合わせれば求めることが可能である。
【０１０６】
図１７は、各端子からの電源供給による変化を演算するための回路状態を示す図である。
【０１０７】
Ｖｄ（２４Ｖ）端子からのみ電源が供給される時には、ＱＳ＝ＱＣ＝０とみなすことができ、図１７の（Ａ）に示すような接続状態になる。図１７の（Ａ）の回路は、図１７の（Ｂ）回路のように表すことができる。図１７の（Ｂ）および（Ａ）から、ＣＫのコモンドライバ２５側の端子の電圧Ｖｃ１およびＣＷとＣＳの接続部の電圧Ｖｓ１は、次の式で表される。
【０１０８】
【数１】
【０１０９】
Ｖｓ（１０Ｖ）端子からのみ電源が供給される時には、Ｖｄ＝ＱＣ＝０とみなすことができ、図１７の（Ｃ）に示すような接続状態になる。図１７の（Ｃ）から、ＣＳに蓄積される電荷ＣＳＶｓ、ＣＷとＣＳの接続部の電圧Ｖｓ２、およびＣＷとＣＣの接続部の電圧Ｖｃ２は、次の式で表される。
【０１１０】
【数２】
【０１１１】
Ｖｃ（１７Ｖ）端子からのみ電源が供給される時には、Ｖｄ＝ＱＳ＝０とみなすことができ、図１７の（Ｄ）に示すような接続状態になる。図１７の（Ｄ）から、ＣＣに蓄積される電荷ＣＣＶｃ、ＣＳとＣＷおよびＣＫの接続部の電圧Ｖｃ３、およびＣＷとＣＳの接続部の電圧Ｖｓ３は、次の式で表される。
【０１１２】
【数３】
【０１１３】
上記３つの場合の電圧を合計すればＶｃおよびＶｓの電圧が得られる。すなわち、
Ｖｃ＝Ｖｃ１＋Ｖｃ２＋Ｖｃ３
Ｖｓ＝Ｖｓ１＋Ｖｓ２＋Ｖｓ３
である。
【０１１４】
コンデンサＣＣおよびＣＳの容量値を、１μＦとし、選択ラインの黒画素と白画素の比率が半々、すなわち５０％の場合と、黒画素が９０％の場合と、白画素が９０％の場合と、について演算を行い、１選択ラインに電圧が印加する場合の、印加中の電圧変化を算出した結果を表１に示す。なお、表１では、コンデンサＣＣおよびＣＳの容量値を、１０μＦとし、選択ラインの黒画素と白画素の比率が半々の場合も合わせて示している。
【０１１５】
【表１】
【０１１６】
なお、表１には、後述するαおよびβの値も合わせて示している。
【０１１７】
図１８は、上記の演算結果に基づいた変化を示す図である。図１８では、上側に液晶画素に正のパルスを印加する場合を、下側に負のパルスを印加する場合を、示しており、それぞれ選択ラインの画素データの大半（９０％）が白画素の場合、白黒半々（５０％）の場合、大半（９０％）が黒画素の場合、を示している。例えば、正のパルスを印加する場合で、画素データの大半が白画素の場合、液晶画素ＬＣの印加電圧は、最初は８．３６１Ｖで、パルス幅の１０％程度の時間で７Ｖに低下し、以後７Ｖを維持する。また、正のパルスを印加する場合で、画素データが白黒半々の場合、液晶画素ＬＣの印加電圧は、最初は６．３６４Ｖで、パルス幅の１０％程度の時間で７Ｖに上昇し、以後７Ｖを維持する。
【０１１８】
図１９は、正のパルスを印加する場合で、画素データが白黒半々の場合の液晶画素ＬＣの印加電圧の変化をモデル化した図である。このモデルでは、図１９に示すように、パルスの印加時間がＴで、パルス印加の開始時の印加電圧がＶｄ−Ｖｃｔ＝６．３６４Ｖで、印加電圧は、時間Ｔｒの間に直線的にＶｄ−Ｖｃ＝７Ｖに上昇する。
【０１１９】
まず、図１９に示すモデルを使用して、αを決定する。図１４に示すように、ＶｃがＶｃ＋αに補正されるとした場合の図１９のパルスの実効値は、以下の式で表され、さらに表に示した手順でαが算出され、実効値をＶｄ−Ｖｃにするαが決定される。
【０１２０】
【数４】
【０１２１】
【数５】
【０１２２】
βは、以下の手順で算出される。
【０１２３】
Ｖｃは変動するが、Ｖｄ−Ｖｃの実効値は、αで補正したことによりＶｄ−Ｖｃに等しくなる。したがって、ＶｓがＶｓ−βに補正するとして、Ｖｃ−Ｖｓの実効値をＶｃ−Ｖｓに等しくするようにβを決定すればよい。この演算は、上記の演算において、ＶｄをＶｃに、ＶｃをＶｓに、ＶｃｔをＶｓｔに、αをβに置き換えることで、αの場合と同様の手順で算出できる。βの算出式は次のように表される。
【０１２４】
【数６】
【０１２５】
前述の表は、それぞれの場合について算出したαおよびβの値を示している。表示素子１０の駆動条件に基づいて、選択ラインの白画素数、黒画素数または白黒比率のすべての場合についてαおよびβを算出する。そして、αおよびβを生成する電圧補正値を、選択ラインの白画素数、黒画素数または白黒比率に対応付けてＬＵＴ２９に格納する。選択ラインにおける白画素数は０〜１０２４であるから、アドレスは１０２４、すなわち１０ビットあればよい。
【０１２６】
ＯＮ／ＯＦＦ画素数計数部２８は、セグメントドライバ２６に送る駆動画像データから、次に書き換える選択ラインの白画素数、黒画素数または白黒比率を算出し、その値でＬＵＴ２９にアクセスすると電圧補正値が出力され、電圧補正部３０に供給される。電圧補正部３０および電圧生成部２３は、電圧補正値からＶｓおよびＶｃを生成して、コモンドライバ２５およびセグメントドライバ２６に供給する。これにより、各選択ラインにαおよびβの補正が施されたＶｓおよびＶｃが印加され、実効値変動累積値が一定になるので、チラツキが低減される。
【０１２７】
上記のように、第１実施形態では、ＬＵＴ２９を利用したが、演算回路またはマイクロコンピュータを利用して計数した白画素数、黒画素数または白黒比率から、αおよびβの算出式にしたがって算出するようにしてもよい。
【０１２８】
また、第１実施形態では、ＶｓとＶｃの両方を補正したが、Ｖｃのみを補正しても補正の効果は得られる。
【０１２９】
図２０は、第２実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
【０１３０】
第２実施形態のコレステリック液晶表示装置は、ＯＮ／ＯＦＦ画素数計数部２８の代わりに、非選択ライン電圧サンプリング回路５１およびエネルギー算出回路５２を有することが異なり、他の部分は同じである。
【０１３１】
非選択ライン電圧サンプリング回路５１は、非選択ライン（電極）とオン電圧が印加されるセグメント電極の電圧差、および非選択コモンライン（電極）とオフ電圧が印加されるセグメントライン（電極）の電圧差を検出する。前述のように、１ラインの書込みにおいて、電圧変動は初期段階で発生する。１ラインの書込みに要する時間は１０ｍｓ以上であり、初期段階での電圧変動を検出してフィードバックを行えば、十分に補正することが可能である。
【０１３２】
エネルギー算出回路５２は、検出した電圧差からこれに対応する印加パルスの電気的エネルギーの変動量を算出する。ＬＵＴ２９は、電気的エネルギーの変動量から算出された電圧補正値を、電気的エネルギーの変動量と対応付けて格納している。エネルギー算出には、あらかじめ電圧変動値に対応する印加パルスの電気的エネルギーの変動量を格納したルックアップテーブルを用いるのが簡単であるが、演算回路またはマイクロコンピュータを利用して演算により算出してもよい。
【０１３３】
以上説明したように、第１および第２実施形態によれば、コレステリック液晶を用いたメモリ表示素子において、チラツキを低減して高速の画像表示が可能となる。特に大型パネルにおいて、従来に比べてコストを低減し、小型化、バッテリー稼働時間延長が可能となる。
【０１３４】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【０１３５】
以下、実施形態に関し、更に以下の付記を開示する。
（付記１）
コレステリック液晶表示素子と、
前記コレステリック液晶表示素子のコモン電極を駆動し、前記コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、
前記コレステリック液晶表示素子のセグメント電極を駆動し、前記セグメント電極に書込み信号を出力するセグメントドライバと、
前記コモンドライバおよび前記セグメントドライバを制御し、前記コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、
前記選択ラインの書込み中に、前記書込み信号に応じた前記非選択ライン電圧の補正を行う電圧補正回路と、を備えることを特徴とするコレステリック液晶表示装置。
（付記２）
前記電圧補正回路の出力周期は、視認可能周波数の逆数以下である付記１記載のコレステリック液晶表示装置。
（付記３）
前記電圧補正回路は、前記セグメントドライバが出力する、選択ラインの画素データの書込みライン電圧を、前記選択ラインの書込み中に、前記セグメントドライバが前記選択ラインの書込み中に出力する書込み信号に応じて補正する付記１または２記載のコレステリック液晶表示装置。
（付記４）
前記電圧補正回路は、前記書込みライン電圧のうちオフ電圧を補正する付記３記載のコレステリック液晶表示装置。
（付記５）
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧を制御する付記１または２記載のコレステリック液晶表示装置。
（付記６）
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧および前記書込みライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧および前記書込みライン電圧を補正する付記３または４記載のコレステリック液晶表示装置。
（付記７）
前記変動検出回路は、前記１選択ラインのオン画素数またはオフ画素数の計数値から前記電気的エネルギーの変動量を算出する付記５または６記載のコレステリック液晶表示装置。
（付記８）
前記補正値算出回路は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記７記載のコレステリック液晶表示装置。
（付記９）
前記変動検出回路は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から、前記電気的エネルギーの変動量を算出する付記５または６記載のコレステリック液晶表示装置。
（付記１０）
前記補正値算出回路は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記９記載のコレステリック液晶表示装置。
（付記１１）
コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力し、前記選択ラインの位置をシフトしながら、前記選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、
前記選択ラインに出力される前記書込み信号に応じた前記非選択ライン電圧の補正値を算出し、
前記選択ラインの書込み中に、算出した前記補正値に応じて、前記非選択ライン電圧を補正することを特徴とするコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１２）
前記非選択ライン電圧の印加周期は、視認可能周波数の逆数に近い値である付記１１記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１３）
前記選択ラインの書込み中に、画素データの書込みライン電圧を、前記選択ラインの書込み中に前記選択ラインに出力される書込み信号に応じて補正する付記１１または１２記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１４）
補正される前記書込みライン電圧は、オフ電圧である付記１３記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１５）
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスの電気的エネルギーの変動量を検出し、検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧を制御する、ことにより行われる付記１１または１２記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１６）
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスおよび前記書込みライン電圧の電気的エネルギーの変動量を算出し、算出した前記電気的エネルギーの変動量に応じて、前記非選択ライン電圧および前記書込みライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧および前記書込みライン電圧を制御する、ことにより行われる付記１３または１４記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１７）
前記電気的エネルギーの変動量は、前記選択ラインのオン画素数またはオフ画素数の計数値から算出される付記１５または１６記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１８）
前記非選択ライン電圧の補正値を算出は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して行われる付記１７記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記１９）
前記電気的エネルギーの変動量は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から算出される付記１５または１６記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
（付記２０）
前記非選択ライン電圧の補正値を算出は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して行われる付記１９記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
【符号の説明】
【０１３６】
１０ 表示素子
２３ 電圧生成部
２５ コモンドライバ
２６ セグメントドライバ
２７ 駆動制御回路
２８ ＯＮ／ＯＦＦ画素数計数部
２９ ルックアップテーブル（ＬＵＴ）
３０ 電圧補正部
【特許請求の範囲】
【請求項１】
コレステリック液晶表示素子と、
前記コレステリック液晶表示素子のコモン電極を駆動し、前記コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、
前記コレステリック液晶表示素子のセグメント電極を駆動し、前記セグメント電極に書込み信号を出力するセグメントドライバと、
前記コモンドライバおよび前記セグメントドライバを制御し、前記コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、
前記選択ラインの書込み中に、前記書込み信号に応じた前記非選択ライン電圧の補正を行う電圧補正回路と、を備えることを特徴とするコレステリック液晶表示装置。
【請求項２】
前記電圧補正回路の出力周期は、視認可能周波数の逆数以下である請求項１記載のコレステリック液晶表示装置。
【請求項３】
前記電圧補正回路は、前記セグメントドライバが出力する、選択ラインの画素データの書込みライン電圧を、前記選択ラインの書込み中に、前記セグメントドライバが前記選択ラインの書込み中に出力する書込み信号に応じて補正する請求項１または２記載のコレステリック液晶表示装置。
【請求項４】
前記電圧補正回路は、前記書込みライン電圧のうちオフ電圧を補正する請求項３記載のコレステリック液晶表示装置。
【請求項５】
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧を制御する請求項１または２記載のコレステリック液晶表示装置。
【請求項６】
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧および前記書込みライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧および前記書込みライン電圧を補正する請求項３または４記載のコレステリック液晶表示装置。
【請求項７】
前記変動検出回路は、前記１選択ラインのオン画素数またはオフ画素数の計数値から前記電気的エネルギーの変動量を算出する請求項５または６記載のコレステリック液晶表示装置。
【請求項８】
前記補正値算出回路は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する請求項７記載のコレステリック液晶表示装置。
【請求項９】
前記変動検出回路は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から、前記電気的エネルギーの変動量を算出する請求項５または６記載のコレステリック液晶表示装置。
【請求項１０】
コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力し、前記選択ラインの位置をシフトしながら、前記選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、
前記選択ラインに出力される前記書込み信号に応じた前記非選択ライン電圧の補正値を算出し、
前記選択ラインの書込み中に、算出した前記補正値に応じて、前記非選択ライン電圧を補正することを特徴とするコレステリック液晶表示素子の単純マトリックス駆動方法。
【請求項１】
コレステリック液晶表示素子と、
前記コレステリック液晶表示素子のコモン電極を駆動し、前記コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、
前記コレステリック液晶表示素子のセグメント電極を駆動し、前記セグメント電極に書込み信号を出力するセグメントドライバと、
前記コモンドライバおよび前記セグメントドライバを制御し、前記コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、
前記選択ラインの書込み中に、前記書込み信号に応じた前記非選択ライン電圧の補正を行う電圧補正回路と、を備えることを特徴とするコレステリック液晶表示装置。
【請求項２】
前記電圧補正回路の出力周期は、視認可能周波数の逆数以下である請求項１記載のコレステリック液晶表示装置。
【請求項３】
前記電圧補正回路は、前記セグメントドライバが出力する、選択ラインの画素データの書込みライン電圧を、前記選択ラインの書込み中に、前記セグメントドライバが前記選択ラインの書込み中に出力する書込み信号に応じて補正する請求項１または２記載のコレステリック液晶表示装置。
【請求項４】
前記電圧補正回路は、前記書込みライン電圧のうちオフ電圧を補正する請求項３記載のコレステリック液晶表示装置。
【請求項５】
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧を制御する請求項１または２記載のコレステリック液晶表示装置。
【請求項６】
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧および前記書込みライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧および前記書込みライン電圧を補正する請求項３または４記載のコレステリック液晶表示装置。
【請求項７】
前記変動検出回路は、前記１選択ラインのオン画素数またはオフ画素数の計数値から前記電気的エネルギーの変動量を算出する請求項５または６記載のコレステリック液晶表示装置。
【請求項８】
前記補正値算出回路は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する請求項７記載のコレステリック液晶表示装置。
【請求項９】
前記変動検出回路は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から、前記電気的エネルギーの変動量を算出する請求項５または６記載のコレステリック液晶表示装置。
【請求項１０】
コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力し、前記選択ラインの位置をシフトしながら、前記選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、
前記選択ラインに出力される前記書込み信号に応じた前記非選択ライン電圧の補正値を算出し、
前記選択ラインの書込み中に、算出した前記補正値に応じて、前記非選択ライン電圧を補正することを特徴とするコレステリック液晶表示素子の単純マトリックス駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−５８６８４（Ｐ２０１２−５８６８４Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−２０４６３１（Ｐ２０１０−２０４６３１）
【出願日】平成２２年９月１３日（２０１０．９．１３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月１３日（２０１０．９．１３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]