シリアル伝送用の送信装置，スクランブル処理方法，受信装置及びシステム
【課題】パラレル・デジタルビデオ信号をシリアル伝送する際に、パソロジカルパターンの発生の確率を十分に下げるとともに、受信装置がそのまま補助データを再生できるようにする。
【解決手段】パラレル・デジタルビデオ信号のうちの映像区間のみの所定ビットに対して、乱数発生手段３が発生した乱数をレジスタの初期値としてスクランブルを掛け、この初期値を補助データ区間に補助データとして格納するフレーム同期型スクランブラ４と、フレーム同期型スクランブラ４によってスクランブルを掛けられたパラレル・デジタルビデオ信号をシリアル変換する回路６と、回路６によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラ７とを備える。
【解決手段】パラレル・デジタルビデオ信号のうちの映像区間のみの所定ビットに対して、乱数発生手段３が発生した乱数をレジスタの初期値としてスクランブルを掛け、この初期値を補助データ区間に補助データとして格納するフレーム同期型スクランブラ４と、フレーム同期型スクランブラ４によってスクランブルを掛けられたパラレル・デジタルビデオ信号をシリアル変換する回路６と、回路６によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラ７とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パラレル・デジタルビデオ信号をシリアル伝送するための送信装置，スクランブル処理方法等に関し、特に、パソロジカルパターンの発生の確率を十分に下げるとともに、シリアル伝送されるデジタルビデオ信号を受信する受信装置がそのまま補助データを再生できるようにしたものに関する。
【背景技術】
【０００２】
放送局用のデジタル・ビデオ機器の規格として、標準解像度（ＳＤ）のコンポジット・ビデオ信号をデジタル化した規格であるＳＭＰＴＥ２４４や、標準解像度のコンポーネント・ビデオ信号をデジタル化した規格であるＳＭＰＴＥ１２５Ｍや、高品位解像度（ＨＤ）のビデオ信号をデジタル化した規格であるＳＭＰＴＥ２７４等が存在している。
【０００３】
図１は、これらの規格によるパラレル・デジタルビデオ信号のフォーマットを示す。輝度信号（Ｙ）／色差信号（Ｃｂ／Ｃｒ）が、それぞれ１０ビット（または８ビット）で量子化される。そして、１水平ライン毎に、タイミング基準信号ＥＡＶ（End of Active Video）の区間と、ライン番号データＬＮの区間と、誤り検出符号ＣＲＣＣの区間と、水平ブランキング期間（補助データ／未定義ワードデータの区間）と、タイミング基準信号ＳＡＶ（Start of Active Video）の区間と、アクティブ・ビデオの区間（映像区間）とが順に時系列に並べられて、アクティブ・ビデオの区間に輝度信号（Ｙ）と色差信号（Ｃｂ／Ｃｒ）とが多重化される。
【０００４】
タイミング基準信号ＳＡＶ，ＥＡＶは、それぞれ３ＦＦｈ，０００ｈ，０００ｈ，ＸＹＺｈの４ワードである。このうちの最初の３ワード（３ＦＦｈ，０００ｈ，０００ｈ）は、ワード同期や水平同期を確立するためのものである。最後の１ワード（ＸＹＺｈ）は、同一フレームの第１フィールド／第２フィールドを識別したり、ＳＡＶとＥＡＶとを識別するためのものである。
【０００５】
これらの規格によるデジタルビデオ信号はパラレル・デジタルビデオ信号であるが、こうしたパラレル・デジタルビデオ信号を１本のケーブルで高速にシリアル伝送するための規格としては、ＳＤＩ（Serial Digital Interface）が存在している（標準解像度のビデオ信号についてはＳＭＰＴＥ２５９ＭによるＳＤ−ＳＤＩが存在し、高品位解像度のビデオ信号についてはＳＭＰＴＥ２９２ＭによるＨＤ−ＳＤＩが存在している）。
【０００６】
このＳＤＩでは、デジタルビデオ信号の送信装置（トランスミッタ）が、パラレル・デジタルビデオ信号をパラレル／シリアル変換した後スクランブルして送信し、受信装置（レシーバ）は、受信したシリアル・デジタルビデオ信号をデスクランブル（スクランブルの解除）した後シリアル／パラレル変換する。
【０００７】
ここで、スクランブルとは、入力したシリアル信号を多項式とみなし、９次の原始多項式
Ｘ９＋Ｘ４＋１
で順次割り算して、その結果である商を伝送することにより、統計的に伝送データのマーク率（１と０の割合）を平均１／２にするものである。このスクランブルは、原始多項式による信号の暗号化という意味も併せ持っている。送信装置は、この商をさらに（ Ｘ＋１）で割ることによって極性フリー（データとその反転データで同じ情報を持つこと）のデータにして送信する。
【０００８】
受信装置におけるデスクランブルとは、受信したシリアル信号に（ Ｘ＋１）を掛け、さらに上記原始多項式 Ｘ９＋Ｘ４＋１を掛けて、元のシリアル信号を再生するものである。
【０００９】
ところで、ビデオ信号にこうしたスクランブルを掛けると、シリアル伝送路上に、１水平ラインに亘り、図２（ａ）に示すように１ビットの‘Ｈ’に続いて１９ビットの‘Ｌ’が続くパターン（あるいはその反転パターン）の信号や、図２（ｂ）に示すように２０ビットの‘Ｈ’が連続した後２０ビットの‘Ｌ’が連続するパターン（あるいはその反転パターン）の信号が発生する場合がある。これらのパターンは、パソロジカルパターンと呼ばれている。
【００１０】
図２（ａ）のパターンやその反転パターンは、直流成分の多いパターンである。そして、例えばＨＤ−ＳＤＩにおけるような１．４８５Ｇｂｐｓという高速な伝送速度を実現するためにはＡＣ結合の伝送系を用いることが一般的であるが、ＡＣ結合の伝送系では、直流成分が多い場合に図３に示すようなベースラインのうねりを起こしてしまうので、受信装置の側で直流成分を再生することが必要になってしまう。
【００１１】
また、図２（ｂ）のパターンやその反転パターンは、０から１への遷移や１から０への遷移が少ないパターンなので、受信装置の側でシリアル信号からクロックを再生することが困難になってしまう。
【００１２】
ＳＤＩによるスクランブル方式では、このように、パソロジカルパターンの発生によってビデオ信号の伝送上問題が生じてしまう。
【００１３】
従来、こうしたパソロジカルパターンの発生の確率を下げるための技術としては、例えば、送信装置に、入力したパラレル信号のうちの任意の数のビットに対してスクランブル処理を行う信号処理手段を設けるという技術（特許文献１）や、送信装置に２つのスクランブラを設けるとともに、そのうちの少なくとも１つのスクランブラの段数を４０段以上にするという技術（特許文献２）が提案されていた。
【００１４】
【特許文献１】特開２００２−２９０９４６号公報（段落番号０００７〜０００８、図１）
【特許文献２】特開２００２−３５９８２９号公報（段落番号００１２〜００１６、図１〜２）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、上記特許文献１や特許文献２には、入力パラレル信号にスクランブルを掛けるスクランブラのレジスタの初期値や４０段以上のスクランブラのレジスタの初期値については特に言及されていないが、この初期値が固定されている場合には、こうしたスクランブルを掛けることによって新たにパソロジカルパターンを発生させるような特定の信号のパターンが、この初期値とパソロジカルパターンとの関係から一義的に決まってしまう。したがって、その特定のパターンの信号が入力したときに新たにパソロジカルパターンを発生してしまうので、パソロジカルパターンの発生の確率を十分に下げることが困難である。さらに、その固定の初期値が既知である（例えば規格化した）場合には、新たにパソロジカルパターンを発生させるような特定のパターンを演算によって容易に求めることもできてしまう。
【００１６】
また、上記特許文献１に記載の技術では、図１に示したフォーマットのデジタルビデオ信号全体に亘って任意の数のビットにスクランブルが掛けられるので、補助データにも任意の数のビットにスクランブルが掛かってしまう。そのため、当該ビットにデスクランブルを掛けるデスクランブラを有しない受信装置では、伝送されたシリアル・デジタルビデオ信号からそのまま補助データを再生することができない。したがって、こうしたデスクランブラを有しない現行の受信装置との互換が取れない。
【００１７】
上記特許文献２に記載の技術でも、パラレル／シリアル変換したデジタルビデオ信号全体に亘って４０段以上のスクランブラでスクランブルが掛けられるので、補助データにも４０段以上のスクランブラによるスクランブルが掛かってしまう。そのため、４０段以上のデスクランブラを有しない受信装置では、伝送されたシリアル・デジタルビデオ信号からそのまま補助データを再生することができない。したがって、やはり、こうしたデスクランブラを有しない現行の受信装置との互換が取れない。
【００１８】
本発明は、上述の点に鑑み、パラレル・デジタルビデオ信号をシリアル伝送する際にパソロジカルパターンの発生の確率を十分に下げるとともに、シリアル伝送されるデジタルビデオ信号を受信する受信装置がそのまま補助データを再生できるようにすることを課題とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するために、本発明に係る送信装置は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置において、このパラレル・デジタルビデオ信号のうちのこの映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてスクランブルを掛け、この初期値をこの補助データ区間に補助データとして格納するフレーム同期型スクランブラと、このフレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号をパラレル／シリアル変換するパラレル／シリアル変換回路と、このパラレル／シリアル変換回路によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラとを備えたことを特徴とする。
【００２０】
この送信装置では、パラレル・デジタルビデオ信号が、信号全体ではなく、映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてフレーム同期型スクランブラでスクランブルを掛けられ、その初期値を補助データ区間に格納された後、シリアル・デジタルビデオ信号に変換され、自己同期型スクランブルを掛けられて送信される。
【００２１】
このように、このフレーム同期型スクランブラは、乱数をレジスタの初期値として用いるので、レジスタの初期値がその都度変化する。したがって、どのようなパターンのパラレル・デジタルビデオ信号がこの送信装置に入力しても、フレーム同期型スクランブルを掛けることによって新たにパソロジカルパターンが発生する確率が格段に低くなる。これにより、パソロジカルパターンの発生の確率を十分に下げることができる。
【００２２】
また、このフレーム同期型スクランブラは、パラレル・デジタルビデオ信号のうち、映像区間のみに対してフレーム同期型スクランブルを掛けるので、補助データのビットに対してはフレーム同期型スクランブルが掛からない。したがって、この送信装置から送信されるシリアル・デジタルビデオ信号を受信する受信装置は、そのシリアル・デジタルビデオ信号からそのまま（フレーム同期型デスクランブルを掛けなくても）補助データを再生することができる。
【００２３】
そして、フレーム同期型スクランブラでスクランブルを掛けたときのレジスタの初期値が補助データ区間に格納されて送信されるので、受信装置は、補助データ区間からこの初期値を再生すれば（前述のように受信装置ではそのまま補助データを再生することができる）、その初期値をフレーム同期型デスクランブラのレジスタの初期値として用いて、送信装置によってフレーム同期型スクランブルが掛けられる前の映像区間の元の信号を再生することが可能になる。
【００２４】
次に、本発明に係るスクランブル処理方法は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置におけるスクランブル処理方法において、このパラレル・デジタルビデオ信号のうちのこの映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてフレーム同期型スクランブルを掛け、この初期値をこの補助データ区間に補助データとして格納する第１のステップと、この第１のステップでフレーム同期型スクランブルを掛けたパラレル・デジタルビデオ信号をパラレル／シリアル変換する第２のステップと、この第２のステップで変換したシリアル・デジタルビデオ信号に自己同期型スクランブルを掛ける第３のステップとを有することを特徴とする。
【００２５】
このスクランブル処理方法は、前述の本発明に係る送信装置が実行するスクランブル処理に該当するものであり、パソロジカルパターンの発生の確率を十分に下げることができ、且つ、受信装置がシリアル・デジタルビデオ信号からそのまま補助データを再生することができ、且つ、受信装置が、補助データ区間から再生した初期値を用いて、フレーム同期型スクランブルが掛けられる前の映像区間の元の信号を再生することが可能になる。
【００２６】
次に、本発明に係る受信装置は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換したシリアル・デジタルビデオ信号を受信する受信装置において、受信したこのシリアル・デジタルビデオ信号にデスクランブルを掛ける自己同期型デスクランブラと、この自己同期型デスクランブラによってデスクランブルを掛けられたシリアル・デジタルビデオ信号をシリアル／パラレル変換するシリアル／パラレル変換回路と、このシリアル／パラレル変換回路によって変換されたパラレル・デジタルビデオ信号のこの補助データ区間から読み取った値をレジスタの初期値として、そのパラレル・デジタルビデオ信号の映像区間のみの所定ビットに対してデスクランブルを掛けるフレーム同期型デスクランブラとを備えたことを特徴とする。
【００２７】
また、本発明に係るシステムは、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号を、前述の本発明に係る送信装置から本発明に係る受信装置にシリアル伝送することを特徴とする。
【００２８】
本発明に係る受信装置によれば、補助データ区間から再生した初期値をフレーム同期型デスクランブラのレジスタの初期値として用いて、シリアル／パラレル変換されたデジタルビデオ信号の映像区間のみの所定ビットに対してフレーム同期型デスクランブルを掛けるので、フレーム同期型スクランブルが掛けられる前の映像区間の元の信号が再生される。
【発明の効果】
【００２９】
本発明によれば、パラレル・デジタルビデオ信号をシリアル伝送する際に、パソロジカルパターンの発生の確率を十分に下げることができるという効果が得られる。また、シリアル伝送されるデジタルビデオ信号を受信する受信装置が、そのまま補助データを再生することができるという効果が得られる。さらに、この受信装置が、補助データ区間から再生した初期値を用いて、フレーム同期型スクランブルが掛けられる前の映像区間の元の信号を再生することが可能になるという効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面を用いて説明する。図４は、本発明を適用したシリアル伝送システムの全体構成を示すブロック図である。このシステムは、ＳＭＰＴＥ２４４や、ＳＭＰＴＥ１２５Ｍや、ＳＭＰＴＥ２７４等による図１に示したようなフォーマットの１０ビットのパラレル・デジタルビデオ信号を、送信機１から受信機１１にシリアル伝送するものである。
【００３１】
送信機１には、パラレル信号処理を行うための回路としてＴＲＳ（Timing Reference Signal）検出回路２，乱数発生回路３，フレーム同期型スクランブラ４及びＣＲＣＣ再計算回路５が設けられるとともに、パラレル／シリアル変換回路６と自己同期型スクランブラ７とが設けられている。
【００３２】
ＴＲＳ検出回路２は、外部から送信機１に入力するパラレル・デジタルビデオ信号から、図１に示したようなタイミング基準信号ＳＡＶやＥＡＶを検出する回路である。ＴＲＳ検出回路２からは、タイミング基準信号ＳＡＶを検出したタイミングで、乱数発生回路３にトリガーが与えられる。乱数発生回路３は、フレーム同期型スクランブラ４の次数をｎとして、０〜（２ｎ−１）の中から０（二進数でオール‘０’）以外の値をランダムに選んで乱数として発生する回路であり、ＴＲＳ検出回路２からトリガーが与えられたタイミングでこうした乱数を発生する。
【００３３】
フレーム同期型スクランブラ４には、送信機１に入力したパラレル・デジタルビデオ信号がＴＲＳ検出回路２を介して供給されるとともに、乱数発生回路３から発生した乱数が供給される。フレーム同期型スクランブラ４の構成や動作を説明する前に、自己同期型スクランブル方式，フレーム同期型スクランブル方式の各々の概要について、図５，図６を用いて説明する。
【００３４】
自己同期型スクランブル方式とは、図５に示すように、送信機側が、入力データを生成多項式で順次割り算してその商を送信するものであり、受信機側では、受信したデータに送信機側と同じ生成多項式を掛けることによって元のデータを再生する。ＳＤＩ（ＳＭＰＴＥ２５９ＭによるＳＤ−ＳＤＩや、ＳＭＰＴＥ２９２ＭによるＨＤ−ＳＤＩ）では、この自己同期型スクランブル方式を採用している。
【００３５】
他方、フレーム同期型スクランブル方式では、図６に示すように、送信機側が、入力データ中の或るタイミング基準信号に基づき、生成多項式で擬似ランダム信号を発生し、その擬似ランダム信号と入力データとのイクスクルーシブ・オアの計算(モジュロの２の加算）を行ったデータを送信する。受信機側では、送信機側と同じタイミング基準信号によって同じ生成多項式で擬似ランダム信号を発生し、受信したデータとその擬似ランダム信号とのイクスクルーシブ・オアの計算(モジュロの２の加算）を行うことによって元のデータを再生する。従って、タイミング基準信号にはスクランブルは掛けない。高速デジタル通信の規格であるＳＤＨ（Synchronous Digital Hierarchy）では、このフレーム同期型スクランブル方式を採用している。
【００３６】
図４に戻り、フレーム同期型スクランブラ４は、ＴＲＳ検出回路２によって検出されたタイミング基準信号ＳＡＶに続くアクティブ・ビデオの区間（図１）にのみ、乱数発生回路３からの乱数をレジスタの初期値として用いて、１０ビットのパラレル・デジタルビデオ信号のうちの最下位ビットＬＳＢに対してフレーム同期型スクランブルを掛ける（すなわち、図６に示したように、生成多項式で発生した擬似ランダム信号とこのＬＳＢとのイクスクルーシブ・オアの計算を行う）。
【００３７】
そして、フレーム同期型スクランブラ４は、図７に示すように、このＬＳＢとのイクスクルーシブ・オアの計算を行った結果を、新たにアクティブ・ビデオの区間の最下位ビットＬＳＢに格納する。また、図７に示すように、レジスタの初期値（乱数発生回路３からの乱数）を、ＳＭＰＴＥ２９１Ｍに準拠したパケットに格納して、水平ブランキング期間（補助データ／未定義ワードデータの区間）に補助データの１つとして多重化するとともに、図１の誤り検出符号ＣＲＣＣの区間（図７ではこの区間は図示を省略している）に格納されている誤り検出符号ＣＲＣＣを読み出し、その誤り検出符号ＣＲＣＣも、ＳＭＰＴＥ２９１Ｍに準拠したパケットに格納して、水平ブランキング期間に補助データの１つとして多重化する。
【００３８】
図８は、フレーム同期型スクランブラ４の構成例（７次のスクランブラ（１＋Ｘ６＋Ｘ７）の場合の構成）を示す図である。フレーム同期型スクランブラのレジスタを構成する７段のフリップフロップの初期値は、１水平ライン毎に図４の乱数発生回路３からの乱数によってセットする。ここでは、フレーム同期型スクランブラ４の次数が７なので、乱数発生回路３は、０〜（２７−１＝１２７）の中から０（二進数でオール‘０’）以外の１〜１２７の値を乱数として発生することになる。そして、例えば発生した乱数が１００であるとすると、１００＝６４（＝２６）＋３２（＝２５）＋４（＝２２）なので、レジスタを構成する各フリップフロップの初期値を、前段（図の左側）のフリップフロップから順に（０，０，１，０，０，１，１）にセットする。
【００３９】
図９は、フレーム同期型スクランブラ４のレジスタに初期値がセットされるタイミングを示す図である。ＴＲＳ検出回路２（図４）がタイミング基準信号ＳＡＶを検出したタイミングで、乱数発生回路３から乱数が発生して、レジスタに初期値がセットされる。
【００４０】
なお、図８には７次のフレーム同期型スクランブラ４を示したが、フレーム同期型スクランブラ４の次数に制限はない。また、必要に応じて、フレーム同期型スクランブラ４として複数のスクランブラを用意し、それらのスクランブラを１水平ライン毎に切り替えて使用してもよい。また、フレーム同期型スクランブラ４の次数を可変にして、現在の次数の情報も、ＳＭＰＴＥ２９１Ｍに準拠したパケットに格納して、水平ブランキング期間（図７）に補助データの１つとして多重化してもよい。
【００４１】
図４に戻り、フレーム同期型スクランブラ４によってフレーム同期型スクランブルを掛けられたパラレル・デジタルビデオ信号は、ＣＲＣＣ再計算回路５に送られる。ＣＲＣＣ再計算回路５は、フレーム同期型スクランブラ４がアクティブ・ビデオの区間の最下位ビットＬＳＢにスクランブルを掛けたことによってデータの内容が変更されたパラレル・デジタルビデオ信号について、誤り訂正符号ＣＲＣＣを再計算する。そして、その再計算した誤り訂正符号ＣＲＣＣを、図１の誤り検出符号ＣＲＣＣの区間に、新たな誤り訂正符号ＣＲＣＣとして多重する。
【００４２】
このＣＲＣＣ再計算回路５の処理を経たパラレル・デジタルビデオ信号は、パラレル／シリアル変換回路６でシリアル・デジタルビデオ信号に変換され、自己同期型スクランブラ７でＳＤＩ（ＳＭＰＴＥ２５９ＭによるＳＤ−ＳＤＩや、ＳＭＰＴＥ２９２ＭによるＨＤ−ＳＤＩ）による自己同期型スクランブル（図５）を掛けられた後、同軸ケーブルを通して受信機１１に伝送されるか、あるいは光信号に変換されて光ファイバーケーブルを通して受信機１１に伝送される。
【００４３】
受信機１１には、自己同期型デスクランブラ１２とシリアル／パラレル変換回路１３とが設けられるとともに、パラレル信号処理を行うための回路としてＴＲＳ検出回路１４，補助データ読み取り回路１５，フレーム同期型デスクランブラ１６及びＣＲＣＣ再計算回路１７が設けられている。
【００４４】
受信機１１で受信したシリアル・デジタルビデオ信号（光ファイバーケーブルを通して受信した場合には、光信号から電気信号に変換した信号）は、自己同期型デスクランブラ１２でＳＤＩによる自己同期型デスクランブル（図５）を掛けられ、シリアル／パラレル変換回路１３でパラレル・デジタルビデオ信号に変換された後、ＴＲＳ検出回路１４及び補助データ読み取り回路１５に送られる。
【００４５】
ＴＲＳ検出回路１４は、パラレル・デジタルビデオ信号からタイミング基準信号ＳＡＶやＥＡＶ（図１，図７）を検出する回路である。ＴＲＳ検出回路１４からは、タイミング基準信号ＥＡＶを検出したタイミングで補助データ読み取り回路１５にトリガーが与えられ、タイミング基準信号ＳＡＶを検出したタイミングでフレーム同期型デスクランブラ１６にトリガーが与えられる。
【００４６】
補助データ読み取り回路１５は、ＴＲＳ検出回路１４からのトリガーに基づき、ＥＡＶに続く誤り検出符号ＣＲＣＣの区間（図１）から誤り検出符号ＣＲＣＣ（送信機１のＣＲＣＣ再計算回路５によって再計算された誤り検出符号ＣＲＣＣ）を読み出すとともに、水平ブランキング期間（図１，図７）から補助データを読み出す。
【００４７】
そして、補助データ読み取り回路１５は、誤り検出符号ＣＲＣＣの区間から読み出した誤り検出符号ＣＲＣＣに基づいて、送信機１と受信機１１とを結ぶ伝送路（同軸ケーブルあるいは光ファイバーケーブル）でエラーが発生したか否かをチェックし、エラーが発生した場合には、そのことを示す情報を補助データとして水平ブランキング期間に多重化する。
【００４８】
また、補助データ読み取り回路１５は、水平ブランキング期間から読み出した補助データのうちのレジスタの初期値（送信機１のフレーム同期型スクランブラ４によって水平ブランキング期間に多重化されたレジスタの初期値）を、フレーム同期型デスクランブラ１６に送る。
【００４９】
フレーム同期型デスクランブラ１６には、シリアル／パラレル変換回路１３で変換されたパラレル・デジタルビデオ信号が、ＴＲＳ検出回路１４を介して供給される。フレーム同期型デスクランブラ１６は、ＴＲＳ検出回路１４からのトリガーに基づき、タイミング基準信号ＳＡＶに続くアクティブ・ビデオの区間（図１，図７）にのみ、補助データ読み取り回路１５から供給されたレジスタの初期値を用いて、１０ビットのパラレル・デジタルビデオ信号のうちの最下位ビットＬＳＢに対してフレーム同期型デスクランブルを掛ける（すなわち、図６に示したように、生成多項式で発生した擬似ランダム信号とこのＬＳＢとのイクスクルーシブ・オアの計算を行う）。
【００５０】
フレーム同期型デスクランブラ１６によってフレーム同期型デスクランブルを掛けられたパラレル・デジタルビデオ信号は、ＣＲＣＣ再計算回路１７に送られる。ＣＲＣＣ再計算回路１７は、このパラレル・デジタルビデオ信号の水平ブランキング期間（図１，図７）から誤り検出符号ＣＲＣＣ（送信機１のフレーム同期型スクランブラ４によって水平ブランキング期間に多重化される前に、図１の誤り検出符号ＣＲＣＣの区間に元々格納されていた誤り検出符号ＣＲＣＣ）を読み出す。そして、その読み出した誤り検出符号ＣＲＣＣを用いて、送信機１に入力したのと同じ１０ビットのパラレル・デジタルビデオ信号を再生する。
【００５１】
以上に説明したシステムによれば、送信機１において、パラレル・デジタルビデオ信号が、信号全体ではなく、アクティブ・ビデオの区間（映像区間）のみの最下位ビットに対して、乱数発生回路３が発生した乱数をレジスタの初期値としてフレーム同期型スクランブラ４でスクランブルを掛けられ、その初期値を補助データ区間に格納された後、シリアル・デジタルビデオ信号に変換され、自己同期型スクランブルを掛けられて送信される。
【００５２】
このように、このフレーム同期型スクランブラ４は、乱数をレジスタの初期値として用いるので、レジスタの初期値がその都度変化する。したがって、どのようなパターンのパラレル・デジタルビデオ信号が送信機１に入力しても、フレーム同期型スクランブルを掛けることによって新たにパソロジカルパターンが発生する確率が格段に低くなる。これにより、パソロジカルパターンの発生の確率を十分に下げることができる。
【００５３】
また、このフレーム同期型スクランブラ４は、パラレル・デジタルビデオ信号のうち、アクティブ・ビデオの区間のみに対してフレーム同期型スクランブルを掛けるので、補助データのビットに対してはフレーム同期型スクランブルが掛からない。したがって、送信機１から送信されるシリアル・デジタルビデオ信号を受信する受信機１１の補助データ読み取り回路１５は、そのシリアル・デジタルビデオ信号からそのまま補助データを再生することができる。
【００５４】
そして、フレーム同期型スクランブラ４でスクランブルを掛けたときのレジスタの初期値が補助データ区間に格納されて送信機１から送信され、受信機１１では、補助データ区間から再生したこの初期値（前述のように受信機１１ではそのまま補助データを再生することができる）をフレーム同期型デスクランブラ１６のレジスタの初期値として用いてアクティブ・ビデオの区間のみの最下位ビットに対してフレーム同期型デスクランブルを掛けるので、送信機１によってフレーム同期型スクランブルが掛けられる前の映像区間の元の信号が受信機１１で再生される。
【００５５】
さらに、フレーム同期型スクランブラ４でスクランブルを掛けたことによってデータの内容が変更されたパラレル・デジタルビデオ信号について再計算した誤り訂正符号ＣＲＣＣが誤り訂正符号ＣＲＣＣの区間に新たに格納されて送信機１から送信されるので、受信機１１では、この再計算された誤り訂正符号ＣＲＣＣに基づいて伝送路のエラーを検出することができる。
【００５６】
さらに、送信機１に入力したパラレル・デジタルビデオ信号の誤り検出符号ＣＲＣＣの区間に元々格納されていた誤り検出符号ＣＲＣＣが、補助データ区間に格納されて送信機１から送信されるので、受信機１１では、補助データ区間から再生したこの誤り検出符号ＣＲＣＣを用いて、送信機１に入力したのと同じパラレル・デジタルビデオ信号を再生することができる。
【００５７】
なお、以上の例では、フレーム同期型スクランブラ４，フレーム同期型デスクランブラ１６で、アクティブ・ビデオの区間の最下位ビットに対してそれぞれスクランブル，デスクランブルを掛けているが、これに限らず、アクティブ・ビデオの区間の最下位ビット以外の所定のビットに対してスクランブル，デスクランブルを掛けるようにしてもよい。但し、アクティブ・ビデオの区間の輝度信号（Ｙ）及び色差信号（Ｃｂ／Ｃｒ）に対する影響を少なくするという見地からは、最下位ビットに対してスクランブル，デスクランブルを掛けるほうがより望ましい。
【００５８】
また、以上の例では、送信機１において、パラレル／シリアル変換回路６でパラレル／シリアル変換したデジタルビデオ信号に自己同期型スクランブラ７で自己同期型スクランブルを掛け、受信機１１において、シリアル／パラレル変換回路１３でシリアル／パラレル変換する前のデジタルビデオ信号に自己同期型デスクランブラ１２で自己同期型デスクランブルを掛けている。しかし、これに限らず、送信機１において、フレーム同期型スクランブルを掛けた後パラレル／シリアル変換する前のデジタルビデオ信号に自己同期型スクランブルを掛け、受信機１１において、シリアル／パラレル変換した後のデジタルビデオ信号に自己同期型デスクランブルを掛けるようにしてもよい。
【００５９】
また、以上の例ではＳＭＰＴＥ規格によるパラレル・デジタルビデオ信号をシリアル伝送するために本発明を適用しているが、本発明は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのあらゆる種類のパラレル・デジタルビデオ信号をシリアル伝送する場合に適用することができる。
【図面の簡単な説明】
【００６０】
【図１】パラレル・デジタルビデオ信号のフォーマットを示す図である。
【図２】パソロジカルパターンを示す図である。
【図３】ＡＣ結合の伝送系におけるベースラインのうねりを示す図である。
【図４】本発明を適用したシリアル伝送システムの全体構成を示す図である。
【図５】自己同期型スクランブル方式の概要を示す図である。
【図６】フレーム同期型スクランブル方式の概要を示す図である。
【図７】図４のフレーム同期型スクランブラによるスクランブルの掛け方を示す図である。
【図８】図４のフレーム同期型スクランブラの構成例を示す図である。
【図９】図４のフレーム同期型スクランブラにおける初期値セットのタイミングを示す図である。
【符号の説明】
【００６１】
１ 送信機、 ２ ＴＲＳ検出回路、 ３ 乱数発生回路、 ４ フレーム同期型スクランブラ、 ５ ＣＲＣＣ再計算回路、 ６ パラレル／シリアル変換回路、 ７ 自己同期型スクランブラ、 １１ 受信機、 １２ 自己同期型デスクランブラ、 １３ シリアル／パラレル変換回路、 １４ ＴＲＳ検出回路、 １５ 補助データ読み取り回路、 １６ フレーム同期型デスクランブラ、 １７ ＣＲＣＣ再計算回路
【技術分野】
【０００１】
本発明は、パラレル・デジタルビデオ信号をシリアル伝送するための送信装置，スクランブル処理方法等に関し、特に、パソロジカルパターンの発生の確率を十分に下げるとともに、シリアル伝送されるデジタルビデオ信号を受信する受信装置がそのまま補助データを再生できるようにしたものに関する。
【背景技術】
【０００２】
放送局用のデジタル・ビデオ機器の規格として、標準解像度（ＳＤ）のコンポジット・ビデオ信号をデジタル化した規格であるＳＭＰＴＥ２４４や、標準解像度のコンポーネント・ビデオ信号をデジタル化した規格であるＳＭＰＴＥ１２５Ｍや、高品位解像度（ＨＤ）のビデオ信号をデジタル化した規格であるＳＭＰＴＥ２７４等が存在している。
【０００３】
図１は、これらの規格によるパラレル・デジタルビデオ信号のフォーマットを示す。輝度信号（Ｙ）／色差信号（Ｃｂ／Ｃｒ）が、それぞれ１０ビット（または８ビット）で量子化される。そして、１水平ライン毎に、タイミング基準信号ＥＡＶ（End of Active Video）の区間と、ライン番号データＬＮの区間と、誤り検出符号ＣＲＣＣの区間と、水平ブランキング期間（補助データ／未定義ワードデータの区間）と、タイミング基準信号ＳＡＶ（Start of Active Video）の区間と、アクティブ・ビデオの区間（映像区間）とが順に時系列に並べられて、アクティブ・ビデオの区間に輝度信号（Ｙ）と色差信号（Ｃｂ／Ｃｒ）とが多重化される。
【０００４】
タイミング基準信号ＳＡＶ，ＥＡＶは、それぞれ３ＦＦｈ，０００ｈ，０００ｈ，ＸＹＺｈの４ワードである。このうちの最初の３ワード（３ＦＦｈ，０００ｈ，０００ｈ）は、ワード同期や水平同期を確立するためのものである。最後の１ワード（ＸＹＺｈ）は、同一フレームの第１フィールド／第２フィールドを識別したり、ＳＡＶとＥＡＶとを識別するためのものである。
【０００５】
これらの規格によるデジタルビデオ信号はパラレル・デジタルビデオ信号であるが、こうしたパラレル・デジタルビデオ信号を１本のケーブルで高速にシリアル伝送するための規格としては、ＳＤＩ（Serial Digital Interface）が存在している（標準解像度のビデオ信号についてはＳＭＰＴＥ２５９ＭによるＳＤ−ＳＤＩが存在し、高品位解像度のビデオ信号についてはＳＭＰＴＥ２９２ＭによるＨＤ−ＳＤＩが存在している）。
【０００６】
このＳＤＩでは、デジタルビデオ信号の送信装置（トランスミッタ）が、パラレル・デジタルビデオ信号をパラレル／シリアル変換した後スクランブルして送信し、受信装置（レシーバ）は、受信したシリアル・デジタルビデオ信号をデスクランブル（スクランブルの解除）した後シリアル／パラレル変換する。
【０００７】
ここで、スクランブルとは、入力したシリアル信号を多項式とみなし、９次の原始多項式
Ｘ９＋Ｘ４＋１
で順次割り算して、その結果である商を伝送することにより、統計的に伝送データのマーク率（１と０の割合）を平均１／２にするものである。このスクランブルは、原始多項式による信号の暗号化という意味も併せ持っている。送信装置は、この商をさらに（ Ｘ＋１）で割ることによって極性フリー（データとその反転データで同じ情報を持つこと）のデータにして送信する。
【０００８】
受信装置におけるデスクランブルとは、受信したシリアル信号に（ Ｘ＋１）を掛け、さらに上記原始多項式 Ｘ９＋Ｘ４＋１を掛けて、元のシリアル信号を再生するものである。
【０００９】
ところで、ビデオ信号にこうしたスクランブルを掛けると、シリアル伝送路上に、１水平ラインに亘り、図２（ａ）に示すように１ビットの‘Ｈ’に続いて１９ビットの‘Ｌ’が続くパターン（あるいはその反転パターン）の信号や、図２（ｂ）に示すように２０ビットの‘Ｈ’が連続した後２０ビットの‘Ｌ’が連続するパターン（あるいはその反転パターン）の信号が発生する場合がある。これらのパターンは、パソロジカルパターンと呼ばれている。
【００１０】
図２（ａ）のパターンやその反転パターンは、直流成分の多いパターンである。そして、例えばＨＤ−ＳＤＩにおけるような１．４８５Ｇｂｐｓという高速な伝送速度を実現するためにはＡＣ結合の伝送系を用いることが一般的であるが、ＡＣ結合の伝送系では、直流成分が多い場合に図３に示すようなベースラインのうねりを起こしてしまうので、受信装置の側で直流成分を再生することが必要になってしまう。
【００１１】
また、図２（ｂ）のパターンやその反転パターンは、０から１への遷移や１から０への遷移が少ないパターンなので、受信装置の側でシリアル信号からクロックを再生することが困難になってしまう。
【００１２】
ＳＤＩによるスクランブル方式では、このように、パソロジカルパターンの発生によってビデオ信号の伝送上問題が生じてしまう。
【００１３】
従来、こうしたパソロジカルパターンの発生の確率を下げるための技術としては、例えば、送信装置に、入力したパラレル信号のうちの任意の数のビットに対してスクランブル処理を行う信号処理手段を設けるという技術（特許文献１）や、送信装置に２つのスクランブラを設けるとともに、そのうちの少なくとも１つのスクランブラの段数を４０段以上にするという技術（特許文献２）が提案されていた。
【００１４】
【特許文献１】特開２００２−２９０９４６号公報（段落番号０００７〜０００８、図１）
【特許文献２】特開２００２−３５９８２９号公報（段落番号００１２〜００１６、図１〜２）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、上記特許文献１や特許文献２には、入力パラレル信号にスクランブルを掛けるスクランブラのレジスタの初期値や４０段以上のスクランブラのレジスタの初期値については特に言及されていないが、この初期値が固定されている場合には、こうしたスクランブルを掛けることによって新たにパソロジカルパターンを発生させるような特定の信号のパターンが、この初期値とパソロジカルパターンとの関係から一義的に決まってしまう。したがって、その特定のパターンの信号が入力したときに新たにパソロジカルパターンを発生してしまうので、パソロジカルパターンの発生の確率を十分に下げることが困難である。さらに、その固定の初期値が既知である（例えば規格化した）場合には、新たにパソロジカルパターンを発生させるような特定のパターンを演算によって容易に求めることもできてしまう。
【００１６】
また、上記特許文献１に記載の技術では、図１に示したフォーマットのデジタルビデオ信号全体に亘って任意の数のビットにスクランブルが掛けられるので、補助データにも任意の数のビットにスクランブルが掛かってしまう。そのため、当該ビットにデスクランブルを掛けるデスクランブラを有しない受信装置では、伝送されたシリアル・デジタルビデオ信号からそのまま補助データを再生することができない。したがって、こうしたデスクランブラを有しない現行の受信装置との互換が取れない。
【００１７】
上記特許文献２に記載の技術でも、パラレル／シリアル変換したデジタルビデオ信号全体に亘って４０段以上のスクランブラでスクランブルが掛けられるので、補助データにも４０段以上のスクランブラによるスクランブルが掛かってしまう。そのため、４０段以上のデスクランブラを有しない受信装置では、伝送されたシリアル・デジタルビデオ信号からそのまま補助データを再生することができない。したがって、やはり、こうしたデスクランブラを有しない現行の受信装置との互換が取れない。
【００１８】
本発明は、上述の点に鑑み、パラレル・デジタルビデオ信号をシリアル伝送する際にパソロジカルパターンの発生の確率を十分に下げるとともに、シリアル伝送されるデジタルビデオ信号を受信する受信装置がそのまま補助データを再生できるようにすることを課題とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するために、本発明に係る送信装置は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置において、このパラレル・デジタルビデオ信号のうちのこの映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてスクランブルを掛け、この初期値をこの補助データ区間に補助データとして格納するフレーム同期型スクランブラと、このフレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号をパラレル／シリアル変換するパラレル／シリアル変換回路と、このパラレル／シリアル変換回路によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラとを備えたことを特徴とする。
【００２０】
この送信装置では、パラレル・デジタルビデオ信号が、信号全体ではなく、映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてフレーム同期型スクランブラでスクランブルを掛けられ、その初期値を補助データ区間に格納された後、シリアル・デジタルビデオ信号に変換され、自己同期型スクランブルを掛けられて送信される。
【００２１】
このように、このフレーム同期型スクランブラは、乱数をレジスタの初期値として用いるので、レジスタの初期値がその都度変化する。したがって、どのようなパターンのパラレル・デジタルビデオ信号がこの送信装置に入力しても、フレーム同期型スクランブルを掛けることによって新たにパソロジカルパターンが発生する確率が格段に低くなる。これにより、パソロジカルパターンの発生の確率を十分に下げることができる。
【００２２】
また、このフレーム同期型スクランブラは、パラレル・デジタルビデオ信号のうち、映像区間のみに対してフレーム同期型スクランブルを掛けるので、補助データのビットに対してはフレーム同期型スクランブルが掛からない。したがって、この送信装置から送信されるシリアル・デジタルビデオ信号を受信する受信装置は、そのシリアル・デジタルビデオ信号からそのまま（フレーム同期型デスクランブルを掛けなくても）補助データを再生することができる。
【００２３】
そして、フレーム同期型スクランブラでスクランブルを掛けたときのレジスタの初期値が補助データ区間に格納されて送信されるので、受信装置は、補助データ区間からこの初期値を再生すれば（前述のように受信装置ではそのまま補助データを再生することができる）、その初期値をフレーム同期型デスクランブラのレジスタの初期値として用いて、送信装置によってフレーム同期型スクランブルが掛けられる前の映像区間の元の信号を再生することが可能になる。
【００２４】
次に、本発明に係るスクランブル処理方法は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置におけるスクランブル処理方法において、このパラレル・デジタルビデオ信号のうちのこの映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてフレーム同期型スクランブルを掛け、この初期値をこの補助データ区間に補助データとして格納する第１のステップと、この第１のステップでフレーム同期型スクランブルを掛けたパラレル・デジタルビデオ信号をパラレル／シリアル変換する第２のステップと、この第２のステップで変換したシリアル・デジタルビデオ信号に自己同期型スクランブルを掛ける第３のステップとを有することを特徴とする。
【００２５】
このスクランブル処理方法は、前述の本発明に係る送信装置が実行するスクランブル処理に該当するものであり、パソロジカルパターンの発生の確率を十分に下げることができ、且つ、受信装置がシリアル・デジタルビデオ信号からそのまま補助データを再生することができ、且つ、受信装置が、補助データ区間から再生した初期値を用いて、フレーム同期型スクランブルが掛けられる前の映像区間の元の信号を再生することが可能になる。
【００２６】
次に、本発明に係る受信装置は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換したシリアル・デジタルビデオ信号を受信する受信装置において、受信したこのシリアル・デジタルビデオ信号にデスクランブルを掛ける自己同期型デスクランブラと、この自己同期型デスクランブラによってデスクランブルを掛けられたシリアル・デジタルビデオ信号をシリアル／パラレル変換するシリアル／パラレル変換回路と、このシリアル／パラレル変換回路によって変換されたパラレル・デジタルビデオ信号のこの補助データ区間から読み取った値をレジスタの初期値として、そのパラレル・デジタルビデオ信号の映像区間のみの所定ビットに対してデスクランブルを掛けるフレーム同期型デスクランブラとを備えたことを特徴とする。
【００２７】
また、本発明に係るシステムは、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号を、前述の本発明に係る送信装置から本発明に係る受信装置にシリアル伝送することを特徴とする。
【００２８】
本発明に係る受信装置によれば、補助データ区間から再生した初期値をフレーム同期型デスクランブラのレジスタの初期値として用いて、シリアル／パラレル変換されたデジタルビデオ信号の映像区間のみの所定ビットに対してフレーム同期型デスクランブルを掛けるので、フレーム同期型スクランブルが掛けられる前の映像区間の元の信号が再生される。
【発明の効果】
【００２９】
本発明によれば、パラレル・デジタルビデオ信号をシリアル伝送する際に、パソロジカルパターンの発生の確率を十分に下げることができるという効果が得られる。また、シリアル伝送されるデジタルビデオ信号を受信する受信装置が、そのまま補助データを再生することができるという効果が得られる。さらに、この受信装置が、補助データ区間から再生した初期値を用いて、フレーム同期型スクランブルが掛けられる前の映像区間の元の信号を再生することが可能になるという効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面を用いて説明する。図４は、本発明を適用したシリアル伝送システムの全体構成を示すブロック図である。このシステムは、ＳＭＰＴＥ２４４や、ＳＭＰＴＥ１２５Ｍや、ＳＭＰＴＥ２７４等による図１に示したようなフォーマットの１０ビットのパラレル・デジタルビデオ信号を、送信機１から受信機１１にシリアル伝送するものである。
【００３１】
送信機１には、パラレル信号処理を行うための回路としてＴＲＳ（Timing Reference Signal）検出回路２，乱数発生回路３，フレーム同期型スクランブラ４及びＣＲＣＣ再計算回路５が設けられるとともに、パラレル／シリアル変換回路６と自己同期型スクランブラ７とが設けられている。
【００３２】
ＴＲＳ検出回路２は、外部から送信機１に入力するパラレル・デジタルビデオ信号から、図１に示したようなタイミング基準信号ＳＡＶやＥＡＶを検出する回路である。ＴＲＳ検出回路２からは、タイミング基準信号ＳＡＶを検出したタイミングで、乱数発生回路３にトリガーが与えられる。乱数発生回路３は、フレーム同期型スクランブラ４の次数をｎとして、０〜（２ｎ−１）の中から０（二進数でオール‘０’）以外の値をランダムに選んで乱数として発生する回路であり、ＴＲＳ検出回路２からトリガーが与えられたタイミングでこうした乱数を発生する。
【００３３】
フレーム同期型スクランブラ４には、送信機１に入力したパラレル・デジタルビデオ信号がＴＲＳ検出回路２を介して供給されるとともに、乱数発生回路３から発生した乱数が供給される。フレーム同期型スクランブラ４の構成や動作を説明する前に、自己同期型スクランブル方式，フレーム同期型スクランブル方式の各々の概要について、図５，図６を用いて説明する。
【００３４】
自己同期型スクランブル方式とは、図５に示すように、送信機側が、入力データを生成多項式で順次割り算してその商を送信するものであり、受信機側では、受信したデータに送信機側と同じ生成多項式を掛けることによって元のデータを再生する。ＳＤＩ（ＳＭＰＴＥ２５９ＭによるＳＤ−ＳＤＩや、ＳＭＰＴＥ２９２ＭによるＨＤ−ＳＤＩ）では、この自己同期型スクランブル方式を採用している。
【００３５】
他方、フレーム同期型スクランブル方式では、図６に示すように、送信機側が、入力データ中の或るタイミング基準信号に基づき、生成多項式で擬似ランダム信号を発生し、その擬似ランダム信号と入力データとのイクスクルーシブ・オアの計算(モジュロの２の加算）を行ったデータを送信する。受信機側では、送信機側と同じタイミング基準信号によって同じ生成多項式で擬似ランダム信号を発生し、受信したデータとその擬似ランダム信号とのイクスクルーシブ・オアの計算(モジュロの２の加算）を行うことによって元のデータを再生する。従って、タイミング基準信号にはスクランブルは掛けない。高速デジタル通信の規格であるＳＤＨ（Synchronous Digital Hierarchy）では、このフレーム同期型スクランブル方式を採用している。
【００３６】
図４に戻り、フレーム同期型スクランブラ４は、ＴＲＳ検出回路２によって検出されたタイミング基準信号ＳＡＶに続くアクティブ・ビデオの区間（図１）にのみ、乱数発生回路３からの乱数をレジスタの初期値として用いて、１０ビットのパラレル・デジタルビデオ信号のうちの最下位ビットＬＳＢに対してフレーム同期型スクランブルを掛ける（すなわち、図６に示したように、生成多項式で発生した擬似ランダム信号とこのＬＳＢとのイクスクルーシブ・オアの計算を行う）。
【００３７】
そして、フレーム同期型スクランブラ４は、図７に示すように、このＬＳＢとのイクスクルーシブ・オアの計算を行った結果を、新たにアクティブ・ビデオの区間の最下位ビットＬＳＢに格納する。また、図７に示すように、レジスタの初期値（乱数発生回路３からの乱数）を、ＳＭＰＴＥ２９１Ｍに準拠したパケットに格納して、水平ブランキング期間（補助データ／未定義ワードデータの区間）に補助データの１つとして多重化するとともに、図１の誤り検出符号ＣＲＣＣの区間（図７ではこの区間は図示を省略している）に格納されている誤り検出符号ＣＲＣＣを読み出し、その誤り検出符号ＣＲＣＣも、ＳＭＰＴＥ２９１Ｍに準拠したパケットに格納して、水平ブランキング期間に補助データの１つとして多重化する。
【００３８】
図８は、フレーム同期型スクランブラ４の構成例（７次のスクランブラ（１＋Ｘ６＋Ｘ７）の場合の構成）を示す図である。フレーム同期型スクランブラのレジスタを構成する７段のフリップフロップの初期値は、１水平ライン毎に図４の乱数発生回路３からの乱数によってセットする。ここでは、フレーム同期型スクランブラ４の次数が７なので、乱数発生回路３は、０〜（２７−１＝１２７）の中から０（二進数でオール‘０’）以外の１〜１２７の値を乱数として発生することになる。そして、例えば発生した乱数が１００であるとすると、１００＝６４（＝２６）＋３２（＝２５）＋４（＝２２）なので、レジスタを構成する各フリップフロップの初期値を、前段（図の左側）のフリップフロップから順に（０，０，１，０，０，１，１）にセットする。
【００３９】
図９は、フレーム同期型スクランブラ４のレジスタに初期値がセットされるタイミングを示す図である。ＴＲＳ検出回路２（図４）がタイミング基準信号ＳＡＶを検出したタイミングで、乱数発生回路３から乱数が発生して、レジスタに初期値がセットされる。
【００４０】
なお、図８には７次のフレーム同期型スクランブラ４を示したが、フレーム同期型スクランブラ４の次数に制限はない。また、必要に応じて、フレーム同期型スクランブラ４として複数のスクランブラを用意し、それらのスクランブラを１水平ライン毎に切り替えて使用してもよい。また、フレーム同期型スクランブラ４の次数を可変にして、現在の次数の情報も、ＳＭＰＴＥ２９１Ｍに準拠したパケットに格納して、水平ブランキング期間（図７）に補助データの１つとして多重化してもよい。
【００４１】
図４に戻り、フレーム同期型スクランブラ４によってフレーム同期型スクランブルを掛けられたパラレル・デジタルビデオ信号は、ＣＲＣＣ再計算回路５に送られる。ＣＲＣＣ再計算回路５は、フレーム同期型スクランブラ４がアクティブ・ビデオの区間の最下位ビットＬＳＢにスクランブルを掛けたことによってデータの内容が変更されたパラレル・デジタルビデオ信号について、誤り訂正符号ＣＲＣＣを再計算する。そして、その再計算した誤り訂正符号ＣＲＣＣを、図１の誤り検出符号ＣＲＣＣの区間に、新たな誤り訂正符号ＣＲＣＣとして多重する。
【００４２】
このＣＲＣＣ再計算回路５の処理を経たパラレル・デジタルビデオ信号は、パラレル／シリアル変換回路６でシリアル・デジタルビデオ信号に変換され、自己同期型スクランブラ７でＳＤＩ（ＳＭＰＴＥ２５９ＭによるＳＤ−ＳＤＩや、ＳＭＰＴＥ２９２ＭによるＨＤ−ＳＤＩ）による自己同期型スクランブル（図５）を掛けられた後、同軸ケーブルを通して受信機１１に伝送されるか、あるいは光信号に変換されて光ファイバーケーブルを通して受信機１１に伝送される。
【００４３】
受信機１１には、自己同期型デスクランブラ１２とシリアル／パラレル変換回路１３とが設けられるとともに、パラレル信号処理を行うための回路としてＴＲＳ検出回路１４，補助データ読み取り回路１５，フレーム同期型デスクランブラ１６及びＣＲＣＣ再計算回路１７が設けられている。
【００４４】
受信機１１で受信したシリアル・デジタルビデオ信号（光ファイバーケーブルを通して受信した場合には、光信号から電気信号に変換した信号）は、自己同期型デスクランブラ１２でＳＤＩによる自己同期型デスクランブル（図５）を掛けられ、シリアル／パラレル変換回路１３でパラレル・デジタルビデオ信号に変換された後、ＴＲＳ検出回路１４及び補助データ読み取り回路１５に送られる。
【００４５】
ＴＲＳ検出回路１４は、パラレル・デジタルビデオ信号からタイミング基準信号ＳＡＶやＥＡＶ（図１，図７）を検出する回路である。ＴＲＳ検出回路１４からは、タイミング基準信号ＥＡＶを検出したタイミングで補助データ読み取り回路１５にトリガーが与えられ、タイミング基準信号ＳＡＶを検出したタイミングでフレーム同期型デスクランブラ１６にトリガーが与えられる。
【００４６】
補助データ読み取り回路１５は、ＴＲＳ検出回路１４からのトリガーに基づき、ＥＡＶに続く誤り検出符号ＣＲＣＣの区間（図１）から誤り検出符号ＣＲＣＣ（送信機１のＣＲＣＣ再計算回路５によって再計算された誤り検出符号ＣＲＣＣ）を読み出すとともに、水平ブランキング期間（図１，図７）から補助データを読み出す。
【００４７】
そして、補助データ読み取り回路１５は、誤り検出符号ＣＲＣＣの区間から読み出した誤り検出符号ＣＲＣＣに基づいて、送信機１と受信機１１とを結ぶ伝送路（同軸ケーブルあるいは光ファイバーケーブル）でエラーが発生したか否かをチェックし、エラーが発生した場合には、そのことを示す情報を補助データとして水平ブランキング期間に多重化する。
【００４８】
また、補助データ読み取り回路１５は、水平ブランキング期間から読み出した補助データのうちのレジスタの初期値（送信機１のフレーム同期型スクランブラ４によって水平ブランキング期間に多重化されたレジスタの初期値）を、フレーム同期型デスクランブラ１６に送る。
【００４９】
フレーム同期型デスクランブラ１６には、シリアル／パラレル変換回路１３で変換されたパラレル・デジタルビデオ信号が、ＴＲＳ検出回路１４を介して供給される。フレーム同期型デスクランブラ１６は、ＴＲＳ検出回路１４からのトリガーに基づき、タイミング基準信号ＳＡＶに続くアクティブ・ビデオの区間（図１，図７）にのみ、補助データ読み取り回路１５から供給されたレジスタの初期値を用いて、１０ビットのパラレル・デジタルビデオ信号のうちの最下位ビットＬＳＢに対してフレーム同期型デスクランブルを掛ける（すなわち、図６に示したように、生成多項式で発生した擬似ランダム信号とこのＬＳＢとのイクスクルーシブ・オアの計算を行う）。
【００５０】
フレーム同期型デスクランブラ１６によってフレーム同期型デスクランブルを掛けられたパラレル・デジタルビデオ信号は、ＣＲＣＣ再計算回路１７に送られる。ＣＲＣＣ再計算回路１７は、このパラレル・デジタルビデオ信号の水平ブランキング期間（図１，図７）から誤り検出符号ＣＲＣＣ（送信機１のフレーム同期型スクランブラ４によって水平ブランキング期間に多重化される前に、図１の誤り検出符号ＣＲＣＣの区間に元々格納されていた誤り検出符号ＣＲＣＣ）を読み出す。そして、その読み出した誤り検出符号ＣＲＣＣを用いて、送信機１に入力したのと同じ１０ビットのパラレル・デジタルビデオ信号を再生する。
【００５１】
以上に説明したシステムによれば、送信機１において、パラレル・デジタルビデオ信号が、信号全体ではなく、アクティブ・ビデオの区間（映像区間）のみの最下位ビットに対して、乱数発生回路３が発生した乱数をレジスタの初期値としてフレーム同期型スクランブラ４でスクランブルを掛けられ、その初期値を補助データ区間に格納された後、シリアル・デジタルビデオ信号に変換され、自己同期型スクランブルを掛けられて送信される。
【００５２】
このように、このフレーム同期型スクランブラ４は、乱数をレジスタの初期値として用いるので、レジスタの初期値がその都度変化する。したがって、どのようなパターンのパラレル・デジタルビデオ信号が送信機１に入力しても、フレーム同期型スクランブルを掛けることによって新たにパソロジカルパターンが発生する確率が格段に低くなる。これにより、パソロジカルパターンの発生の確率を十分に下げることができる。
【００５３】
また、このフレーム同期型スクランブラ４は、パラレル・デジタルビデオ信号のうち、アクティブ・ビデオの区間のみに対してフレーム同期型スクランブルを掛けるので、補助データのビットに対してはフレーム同期型スクランブルが掛からない。したがって、送信機１から送信されるシリアル・デジタルビデオ信号を受信する受信機１１の補助データ読み取り回路１５は、そのシリアル・デジタルビデオ信号からそのまま補助データを再生することができる。
【００５４】
そして、フレーム同期型スクランブラ４でスクランブルを掛けたときのレジスタの初期値が補助データ区間に格納されて送信機１から送信され、受信機１１では、補助データ区間から再生したこの初期値（前述のように受信機１１ではそのまま補助データを再生することができる）をフレーム同期型デスクランブラ１６のレジスタの初期値として用いてアクティブ・ビデオの区間のみの最下位ビットに対してフレーム同期型デスクランブルを掛けるので、送信機１によってフレーム同期型スクランブルが掛けられる前の映像区間の元の信号が受信機１１で再生される。
【００５５】
さらに、フレーム同期型スクランブラ４でスクランブルを掛けたことによってデータの内容が変更されたパラレル・デジタルビデオ信号について再計算した誤り訂正符号ＣＲＣＣが誤り訂正符号ＣＲＣＣの区間に新たに格納されて送信機１から送信されるので、受信機１１では、この再計算された誤り訂正符号ＣＲＣＣに基づいて伝送路のエラーを検出することができる。
【００５６】
さらに、送信機１に入力したパラレル・デジタルビデオ信号の誤り検出符号ＣＲＣＣの区間に元々格納されていた誤り検出符号ＣＲＣＣが、補助データ区間に格納されて送信機１から送信されるので、受信機１１では、補助データ区間から再生したこの誤り検出符号ＣＲＣＣを用いて、送信機１に入力したのと同じパラレル・デジタルビデオ信号を再生することができる。
【００５７】
なお、以上の例では、フレーム同期型スクランブラ４，フレーム同期型デスクランブラ１６で、アクティブ・ビデオの区間の最下位ビットに対してそれぞれスクランブル，デスクランブルを掛けているが、これに限らず、アクティブ・ビデオの区間の最下位ビット以外の所定のビットに対してスクランブル，デスクランブルを掛けるようにしてもよい。但し、アクティブ・ビデオの区間の輝度信号（Ｙ）及び色差信号（Ｃｂ／Ｃｒ）に対する影響を少なくするという見地からは、最下位ビットに対してスクランブル，デスクランブルを掛けるほうがより望ましい。
【００５８】
また、以上の例では、送信機１において、パラレル／シリアル変換回路６でパラレル／シリアル変換したデジタルビデオ信号に自己同期型スクランブラ７で自己同期型スクランブルを掛け、受信機１１において、シリアル／パラレル変換回路１３でシリアル／パラレル変換する前のデジタルビデオ信号に自己同期型デスクランブラ１２で自己同期型デスクランブルを掛けている。しかし、これに限らず、送信機１において、フレーム同期型スクランブルを掛けた後パラレル／シリアル変換する前のデジタルビデオ信号に自己同期型スクランブルを掛け、受信機１１において、シリアル／パラレル変換した後のデジタルビデオ信号に自己同期型デスクランブルを掛けるようにしてもよい。
【００５９】
また、以上の例ではＳＭＰＴＥ規格によるパラレル・デジタルビデオ信号をシリアル伝送するために本発明を適用しているが、本発明は、少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのあらゆる種類のパラレル・デジタルビデオ信号をシリアル伝送する場合に適用することができる。
【図面の簡単な説明】
【００６０】
【図１】パラレル・デジタルビデオ信号のフォーマットを示す図である。
【図２】パソロジカルパターンを示す図である。
【図３】ＡＣ結合の伝送系におけるベースラインのうねりを示す図である。
【図４】本発明を適用したシリアル伝送システムの全体構成を示す図である。
【図５】自己同期型スクランブル方式の概要を示す図である。
【図６】フレーム同期型スクランブル方式の概要を示す図である。
【図７】図４のフレーム同期型スクランブラによるスクランブルの掛け方を示す図である。
【図８】図４のフレーム同期型スクランブラの構成例を示す図である。
【図９】図４のフレーム同期型スクランブラにおける初期値セットのタイミングを示す図である。
【符号の説明】
【００６１】
１ 送信機、 ２ ＴＲＳ検出回路、 ３ 乱数発生回路、 ４ フレーム同期型スクランブラ、 ５ ＣＲＣＣ再計算回路、 ６ パラレル／シリアル変換回路、 ７ 自己同期型スクランブラ、 １１ 受信機、 １２ 自己同期型デスクランブラ、 １３ シリアル／パラレル変換回路、 １４ ＴＲＳ検出回路、 １５ 補助データ読み取り回路、 １６ フレーム同期型デスクランブラ、 １７ ＣＲＣＣ再計算回路
【特許請求の範囲】
【請求項１】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置において、
前記パラレル・デジタルビデオ信号のうちの前記映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてスクランブルを掛け、前記初期値を前記補助データ区間に補助データとして格納するフレーム同期型スクランブラと、
前記フレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号をパラレル／シリアル変換するパラレル／シリアル変換回路と、
前記パラレル／シリアル変換回路によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラと
を備えたことを特徴とする送信装置。
【請求項２】
請求項１に記載の送信装置において、
前記フレーム同期型スクランブラは、前記映像区間の最下位ビットに対してスクランブルを掛けることを特徴とする送信装置。
【請求項３】
請求項１に記載の送信装置において、
前記フォーマットは、さらに、誤り訂正符号区間を含んでおり、
前記フレーム同期型スクランブラは、前記誤り訂正符号区間内の誤り訂正符号も前記補助データ区間に補助データとして格納し、
前記フレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号について誤り訂正符号を再計算し、該再計算した誤り訂正符号を前記誤り訂正符号区間に新たに格納する誤り訂正符号再計算手段
をさらに備えたことを特徴とする送信装置。
【請求項４】
請求項１に記載の送信装置において、
前記フォーマットは、ＳＭＰＴＥ規格によるデジタルビデオ信号のフォーマットであり、
前記自己同期型スクランブラは、ＳＤＩ（Serial Digital Interface）によるスクランブルを掛ける
ことを特徴とする送信装置。
【請求項５】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置におけるスクランブル処理方法において、
前記パラレル・デジタルビデオ信号のうちの前記映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてフレーム同期型スクランブルを掛け、前記初期値を前記補助データ区間に補助データとして格納する第１のステップと、
前記第１のステップでフレーム同期型スクランブルを掛けたパラレル・デジタルビデオ信号をパラレル／シリアル変換する第２のステップと、
前記第２のステップで変換したシリアル・デジタルビデオ信号に自己同期型スクランブルを掛ける第３のステップと
を有することを特徴とするスクランブル処理方法。
【請求項６】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換したシリアル・デジタルビデオ信号を受信する受信装置において、
受信した前記シリアル・デジタルビデオ信号にデスクランブルを掛ける自己同期型デスクランブラと、
前記自己同期型デスクランブラによってデスクランブルを掛けられたシリアル・デジタルビデオ信号をシリアル／パラレル変換するシリアル／パラレル変換回路と、
前記シリアル／パラレル変換回路によって変換されたパラレル・デジタルビデオ信号の前記補助データ区間から読み取った値をレジスタの初期値として、該パラレル・デジタルビデオ信号の映像区間のみの所定ビットに対してデスクランブルを掛けるフレーム同期型デスクランブラと
を備えたことを特徴とする受信装置。
【請求項７】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号を送信装置から受信装置にシリアル伝送するシステムにおいて、
前記送信装置は、
前記パラレル・デジタルビデオ信号のうちの前記映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてスクランブルを掛け、前記初期値を前記補助データ区間に補助データとして格納するフレーム同期型スクランブラと、
前記フレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号をパラレル／シリアル変換するパラレル／シリアル変換回路と、
前記パラレル／シリアル変換回路によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラと
を備え、
前記受信装置は、
受信したシリアル・デジタルビデオ信号にデスクランブルを掛ける自己同期型デスクランブラと、
前記自己同期型デスクランブラによってデスクランブルを掛けられたシリアル・デジタルビデオ信号をシリアル／パラレル変換するシリアル／パラレル変換回路と、
前記シリアル／パラレル変換回路によって変換されたパラレル・デジタルビデオ信号の前記補助データ区間から読み取った値をレジスタの初期値として、該パラレル・デジタルビデオ信号の映像区間のみの所定ビットに対してデスクランブルを掛けるフレーム同期型デスクランブラと
を備えたことを特徴とするシステム。
【請求項１】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置において、
前記パラレル・デジタルビデオ信号のうちの前記映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてスクランブルを掛け、前記初期値を前記補助データ区間に補助データとして格納するフレーム同期型スクランブラと、
前記フレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号をパラレル／シリアル変換するパラレル／シリアル変換回路と、
前記パラレル／シリアル変換回路によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラと
を備えたことを特徴とする送信装置。
【請求項２】
請求項１に記載の送信装置において、
前記フレーム同期型スクランブラは、前記映像区間の最下位ビットに対してスクランブルを掛けることを特徴とする送信装置。
【請求項３】
請求項１に記載の送信装置において、
前記フォーマットは、さらに、誤り訂正符号区間を含んでおり、
前記フレーム同期型スクランブラは、前記誤り訂正符号区間内の誤り訂正符号も前記補助データ区間に補助データとして格納し、
前記フレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号について誤り訂正符号を再計算し、該再計算した誤り訂正符号を前記誤り訂正符号区間に新たに格納する誤り訂正符号再計算手段
をさらに備えたことを特徴とする送信装置。
【請求項４】
請求項１に記載の送信装置において、
前記フォーマットは、ＳＭＰＴＥ規格によるデジタルビデオ信号のフォーマットであり、
前記自己同期型スクランブラは、ＳＤＩ（Serial Digital Interface）によるスクランブルを掛ける
ことを特徴とする送信装置。
【請求項５】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換して送信する送信装置におけるスクランブル処理方法において、
前記パラレル・デジタルビデオ信号のうちの前記映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてフレーム同期型スクランブルを掛け、前記初期値を前記補助データ区間に補助データとして格納する第１のステップと、
前記第１のステップでフレーム同期型スクランブルを掛けたパラレル・デジタルビデオ信号をパラレル／シリアル変換する第２のステップと、
前記第２のステップで変換したシリアル・デジタルビデオ信号に自己同期型スクランブルを掛ける第３のステップと
を有することを特徴とするスクランブル処理方法。
【請求項６】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号をパラレル／シリアル変換したシリアル・デジタルビデオ信号を受信する受信装置において、
受信した前記シリアル・デジタルビデオ信号にデスクランブルを掛ける自己同期型デスクランブラと、
前記自己同期型デスクランブラによってデスクランブルを掛けられたシリアル・デジタルビデオ信号をシリアル／パラレル変換するシリアル／パラレル変換回路と、
前記シリアル／パラレル変換回路によって変換されたパラレル・デジタルビデオ信号の前記補助データ区間から読み取った値をレジスタの初期値として、該パラレル・デジタルビデオ信号の映像区間のみの所定ビットに対してデスクランブルを掛けるフレーム同期型デスクランブラと
を備えたことを特徴とする受信装置。
【請求項７】
少なくとも映像区間と補助データ区間とが時系列に並べられたフォーマットのパラレル・デジタルビデオ信号を送信装置から受信装置にシリアル伝送するシステムにおいて、
前記送信装置は、
前記パラレル・デジタルビデオ信号のうちの前記映像区間のみの所定ビットに対して、乱数発生手段が発生した乱数をレジスタの初期値としてスクランブルを掛け、前記初期値を前記補助データ区間に補助データとして格納するフレーム同期型スクランブラと、
前記フレーム同期型スクランブラによってスクランブルを掛けられたパラレル・デジタルビデオ信号をパラレル／シリアル変換するパラレル／シリアル変換回路と、
前記パラレル／シリアル変換回路によって変換されたシリアル・デジタルビデオ信号にスクランブルを掛ける自己同期型スクランブラと
を備え、
前記受信装置は、
受信したシリアル・デジタルビデオ信号にデスクランブルを掛ける自己同期型デスクランブラと、
前記自己同期型デスクランブラによってデスクランブルを掛けられたシリアル・デジタルビデオ信号をシリアル／パラレル変換するシリアル／パラレル変換回路と、
前記シリアル／パラレル変換回路によって変換されたパラレル・デジタルビデオ信号の前記補助データ区間から読み取った値をレジスタの初期値として、該パラレル・デジタルビデオ信号の映像区間のみの所定ビットに対してデスクランブルを掛けるフレーム同期型デスクランブラと
を備えたことを特徴とするシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−２７４５３３（Ｐ２００７−２７４５３３Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００６−９９６４５（Ｐ２００６−９９６４５）
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]