スイッチング電源回路
【課題】スイッチ素子のオン動作時にスイッチング損失の増大を抑制することのできる、自励式のスイッチング電源回路を提供する。
【解決手段】一次巻線側に相互に磁気的に結合された主巻線Ｔａと補助巻線Ｔｂ，Ｔｃとを有するトランスＴと、主巻線Ｔａに供給される直流電圧を断続するためのスイッチ素子ＳＷ１，ＳＷ２と、直流電圧の断続により補助巻線に誘起される電圧を用いてスイッチ素子をオン・オフ動作させる発振制御回路１１，１２とを備え、スイッチ素子は、補助巻線に誘起される電圧に基づく当該スイッチ素子に与えられる駆動電圧が所定の閾値を越えるか否かによって定まる。当該スイッチ素子がオン動作する所定のオン期間を有するものであり、発振制御回路は、スイッチ素子の所定のオン期間が終了する前に、スイッチ素子を強制的にオン状態からオフ状態に変化させる。
【解決手段】一次巻線側に相互に磁気的に結合された主巻線Ｔａと補助巻線Ｔｂ，Ｔｃとを有するトランスＴと、主巻線Ｔａに供給される直流電圧を断続するためのスイッチ素子ＳＷ１，ＳＷ２と、直流電圧の断続により補助巻線に誘起される電圧を用いてスイッチ素子をオン・オフ動作させる発振制御回路１１，１２とを備え、スイッチ素子は、補助巻線に誘起される電圧に基づく当該スイッチ素子に与えられる駆動電圧が所定の閾値を越えるか否かによって定まる。当該スイッチ素子がオン動作する所定のオン期間を有するものであり、発振制御回路は、スイッチ素子の所定のオン期間が終了する前に、スイッチ素子を強制的にオン状態からオフ状態に変化させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、自励式のスイッチング電源回路に関するものである。
【背景技術】
【０００２】
一般に、スイッチング電源のスイッチング制御方式には、他励式と自励式とがある。
【０００３】
他励式は、入力電源をスイッチングするためのスイッチ素子を、別途設けられた発振制御回路等によって発振させる（オン、オフさせる）よう制御する方式である。この他励式においては、発振制御回路等が、スイッチ素子とは別途独立して設けられているので、スイッチ素子を容易にかつ安定に制御することが可能である。その反面、他励式は、発振制御回路等に供給するための電源が別途必要になるため、回路構成が複雑化するといった不利を有する。
【０００４】
一方、自励式は、スイッチ素子に対して正帰還回路と時定数回路とを組み合わせることによって、スイッチ素子に対する発振を維持させる方式である（例えば、特許文献１）。自励式は、回路構成が容易にできるという利点がある。また、自励式では、一方のスイッチ素子がオフすることではじめて他方のスイッチ素子がオンするので、デッドタイム（休止期間）を設ける必要がないといった利点もある。自励式は、回路構成上、他励式のような細かい制御が困難であるので、出力安定化を主な目的としない、スイッチング電源を用いた回路に利用されることが多い。
【０００５】
【特許文献１】特開２００３−６１３４３号公報
【０００６】
図１５は、自励式のスイッチング電源（プッシュプル型）の一例を示す図である。このスイッチング電源の構成を簡単に説明すると、このスイッチング電源では、商用電源を入力するための電源入力回路２１が設けられ、この電源入力回路２１には、交流電圧（電流）を直流電圧（電流）に変換する入力側整流回路２２が接続されている。入力側整流回路２２の後段には、電解コンデンサＣｅが並列に接続され、電解コンデンサＣｅの正極側は、インダクタンスＬｃを介して高周波トランスＴ′の１次巻線側に巻回された主巻線Ｔａ′の中点に接続されている。
【０００７】
主巻線Ｔａ′の一端には、例えばＮＰＮ型の第１トランジスタＱ１１が接続され、他端には、第２トランジスタＱ１２が接続されている。第１トランジスタＱ１１のベース端子には、電解コンデンサＣｅの正極側に接続された起動抵抗Ｒｅが接続されるとともに、直列接続された抵抗Ｒ２１及びコンデンサＣ１１を介して補助巻線Ｔｂ′の一端が接続されている。また、第２トランジスタＱ１２のベース端子には、直列接続された抵抗Ｒ２２及びコンデンサＣ１２を介して補助巻線Ｔｂ′の他端が接続されている。第１トランジスタＱ１１のベース端子と０Ｖライン間には、抵抗Ｒ２３が介在され、第２トランジスタＱ１２のベース端子と０Ｖライン間には、抵抗Ｒ２４が介在されている。また、第１トランジスタＱ１１及び第２トランジスタＱ１２の各コレクタ−エミッタ間には、逆電流防止用ダイオードＤ１１，Ｄ１２がそれぞれ接続されている。
【０００８】
高周波トランスＴ′の２次巻線側には、当該２次巻線に誘起される交流電圧を直流電圧に変換する出力側整流回路２３が接続され、出力側整流回路２３には、平滑コイルＬｄ及び平滑コンデンサＣｆからなる平滑回路２４が接続されている。
【０００９】
図１６は、第１トランジスタＱ１１の動作状態、ベース電流、コレクタ電流、コレクタ−エミッタ間電圧、及び損失を示す波形図である。上記スイッチング電源における動作を同図に示す波形図を参照して説明すると、電源入力回路２１に商用電源が入力されると、起動抵抗Ｒｅによって強制的に第１トランジスタＱ１１のベースに電流が流れ、第１トランジスタＱ１１がオン状態になる（図１６の(a) のＡ部参照）。
【００１０】
第１トランジスタＱ１１がオンすることにより高周波トランスＴの主巻線Ｔａ′に電流ｉが流れ、主巻線Ｔａ′において磁束変化が生じる。この主巻線Ｔａ′における磁束変化によって、補助巻線Ｔｂ′に起電力が生じ、この起電力によって第１トランジスタＱ１１のオン状態が維持されるように、第１トランジスタＱ１１に正帰還がかけられる。一方、上記起電力によって、第２トランジスタＱ１２のベースには、逆バイアス電圧が与えられ、第２トランジスタＱ１２がオフ状態になる。
【００１１】
その後、高周波トランスＴ′における磁気飽和による主巻線Ｔａ′の起電力の減少、
高周波トランスＴ′及びその他の直列抵抗分による励磁電流の飽和による主巻線Ｔａ′の起電力の減少、あるいはコンデンサＣ１１が存在する場合はその充電電流の減少によって、第１トランジスタＱ１１に対する駆動電流（ベース電流）が減少していく（図１６の(b)のＢ部参照）。一方、第１トランジスタＱ１１のコレクタには、負荷電流と、時間とともに増加する高周波トランスＴ′の励磁電流とが流れている（図１６の(c)のＣ部参照）。
【００１２】
第１トランジスタＱ１１では、そのベース電流が閾値ＩBthを下回ると（図１６の(b)のＤ部参照）、第１トランジスタＱ１１はオフ状態になる（図１６の(a)のＥ部参照）。これにより、主巻線Ｔａ′における磁束は急減し、補助巻線Ｔｂ′には逆向きの起電力が生じる。したがって、第２トランジスタＱ１２のベースに順バイアス電圧が与えられ、第２トランジスタＱ１２がオンになる。
【００１３】
以降、第１トランジスタＱ１１及び第２トランジスタＱ１２のオン、オフ動作が交互に繰り返され、高周波トランスＴ′の２次巻線側より高周波交番電圧が出力される。高周波交番電圧は、出力側整流回路２３によって整流され、平滑回路２４によって平滑されることにより、所望の直流電圧が出力されることになる。
【００１４】
ここで、第１トランジスタＱ１１が例えばバイポーラトランジスタの場合、第１トランジスタＱ１１がオン状態のときに、そのベース電流が徐々に低減すると、第１トランジスタＱ１１のオン状態を維持することが難しくなり、図１６の(d)のＦ部に示すように、コレクタ−エミッタ間電圧が徐々に増加していく。これにより、図１６の(e)のＧ部に示すように、第１トランジスタＱ１１のオン期間の後半期間において、本来のオン状態におけるスイッチング損失に加え、上記コレクタ−エミッタ間電圧の増加によるスイッチング損失（図１６(e)の斜線で示す損失）が生じ、全体のスイッチング損失が増大するとった現象が生じる。
【００１５】
この現象は、第１トランジスタＱ１１が例えばＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）の場合であっても生じる。すなわち、ＭＯＳ−ＦＥＴの場合、オン抵抗の増加によって、ＭＯＳ−ＦＥＴのドレイン−ソース間の電圧が増加し、これによるスイッチング損失が増大する。
【００１６】
このように、自励式のスイッチング電源では、スイッチ素子のオン状態のときに、それに対して供給される駆動電流が徐々に減少していくことにより、スイッチ素子のオン期間の後半部分においてスイッチング損失が増大するといった問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本願発明は、上記した事情のもとで考え出されたものであって、自励式のスイッチング電源において、スイッチ素子のオン動作時にスイッチング損失の増大を抑制することのできる、スイッチング電源回路を提供することを、その課題とする。
【課題を解決するための手段】
【００１８】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１９】
本願発明によって提供されるスイッチング電源回路は、一次巻線側に相互に磁気的に結合された主巻線と補助巻線とを有するトランスと、前記主巻線に供給される直流電圧を断続するための少なくとも一対のスイッチ素子と、前記直流電圧の断続により前記補助巻線に誘起される電圧を用いて前記スイッチ素子をオン・オフ動作させる少なくとも一対の制御手段と、を備えた自励式のスイッチング電源回路であって、前記スイッチ素子は、前記補助巻線に誘起される電圧に基づく当該スイッチ素子に与えられる駆動電圧が所定の閾値を越えるか否かによって定まる当該スイッチ素子がオン動作する所定のオン期間を有するものであり、前記制御手段は、前記スイッチ素子の前記所定のオン期間が終了する前に、前記スイッチ素子を強制的にオン状態からオフ状態に変化させることを特徴としている（請求項１）。
【００２０】
この構成によれば、スイッチ素子は、それに与えられる駆動電圧が閾値を越えるか否かによって定まる、当該スイッチ素子がオン動作する所定のオン期間を有するものであるが、本願発明の制御手段は、スイッチ素子のオン期間が終了する前に強制的にスイッチ素子を強制的にオン状態からオフ状態に変化させる。従来の構成では、スイッチング用のトランジスタにおいてベース電流が低減することによりオン期間の後半部分においてスイッチング損失が生じていたが、本願発明によれば、後半部分におけるオン期間を除去するように、スイッチ素子を強制的にオン状態からオフ状態に変化させるので、スイッチング損失を確実に抑制することができる。
【００２１】
本願発明の好ましい実施の形態によれば、前記制御手段は、前記スイッチ素子に与えられる駆動電圧の供給時間を決定する時定数回路と、前記時定数回路で決定された供給時間が経過すると、前記スイッチ素子に与えられる駆動電圧の当該スイッチ素子への供給を強制的に停止させる供給停止回路と、によって構成されるとよい（請求項２）。
【００２２】
また、前記制御手段には、前記スイッチ素子に与えられる駆動電圧が供給されるとき、前記駆動電圧のレベル変化を促進する第１レベル変化促進回路がさらに設けられているとよい（請求項３）。
【００２３】
また、前記制御手段には、前記供給停止回路によって前記スイッチ素子に与えられる駆動電圧を停止させる際、前記駆動電圧のレベル変化を促進する第２レベル変化促進回路がさらに設けられているとよい（請求項４）。
【００２４】
また、前記時定数回路は、前記補助巻線に誘起される電圧のレベルが高くなるのに応じて前記駆動電圧の供給時間を短くするように当該供給時間を決定するとよい（請求項５）。
【００２５】
また、前記時定数回路は、前記補助巻線に接続された抵抗とコンデンサとで構成されるとともに、前記供給停止回路は、前記補助巻線の誘起電圧による前記コンデンサの充電電圧によって駆動され、前記駆動電圧の前記スイッチ素子への供給を制御する補助スイッチで構成され、前記コンデンサの充電電圧が所定の閾値を超えると、前記補助スイッチがオン状態になって前記駆動電圧の前記スイッチ素子への供給が停止されるとよい（請求項６）。
【００２６】
さらに、前記制御手段は、前記補助巻線に抵抗を介して並列に接続された可飽和リアクトルを有し、前記可飽和リアクトルの両端電圧に基づく電圧を前記スイッチ素子の制御端子に供給するとともに、前記抵抗に流れる電流に基づいて前記可飽和リアクトルがオンすることにより、前記スイッチ素子の制御端子に供給される電圧の前記スイッチ素子への供給を停止させるとよい（請求項７）。
【００２７】
この場合、前記制御手段は、前記可飽和リアクトルの両端が前記スイッチ素子の制御端子に接続され、前記可飽和リアクトルの両端電圧を前記スイッチ素子の制御端子に供給するものであるとよい（請求項８）。
【００２８】
本願発明の好ましい実施の形態によれば、前記制御手段は、一次巻線が前記可飽和リアクトルとして構成され、当該一次巻線が前記抵抗を介して前記補助巻線に接続されるとともに、二次巻線が前記スイッチ素子の制御端子に接続された高周波トランスからなり、前記二次巻線に誘起された電圧を前記スイッチ素子の制御端子に供給するものであるとよい（請求項９）。
【００２９】
本願発明のその他の特徴及び利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００３０】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００３１】
＜第１実施形態＞
図１は、本願発明の第１実施形態に係るスイッチング電源の回路構成を示す図である。このスイッチング電源は、いわゆる自励式のハーフ・ブリッジ型のものである。スイッチング電源は、一般に例えば商用交流電源からの交流電圧を整流、平滑化して得られた直流電圧を、スイッチ素子によってスイッチングすることにより高い周波数を有する交流電圧に変換し、この交流電圧から高周波トランスや整流平滑回路を用いて所望の直流電圧を生成して出力するものである。
【００３２】
図１に示すスイッチング電源は、例えば商用電源が入力される電源入力回路１を備え、電源入力回路１は、複数のコンデンサと複数のコイルとを有している。電源入力回路１には、入力側整流回路２が接続され、入力側整流回路２には、起動回路３が接続されているとともに、直列接続された２個の電解コンデンサＣａ，Ｃｂが並列に接続されている。
【００３３】
入力側整流回路２は、入力される商用交流電源からの交流電圧を整流、平滑化する回路であり、例えば図示しないダイオードブリッジ回路からなる。起動回路３は、入力側整流回路２からの供給電圧に基づいて、第１スイッチ素子ＳＷ１又は第２スイッチ素子ＳＷ２（後述）にいずれかを起動させるための電圧を供給するための回路であり、図示しないトランジスタや抵抗等からなる。
【００３４】
入力側整流回路２の両端には、直列接続された第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２が並列に接続されている。第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２は、例えばＭＯＳ−ＦＥＴによって構成されている。
【００３５】
入力側整流回路２の出力端Ｐａには、第１スイッチ素子ＳＷ１のドレイン端子（Ｄ）が接続されている。第１スイッチ素子ＳＷ１のゲート端子（Ｇ）及びソース端子（Ｓ）間には、第１発振制御回路１１が接続されている。第１スイッチ素子ＳＷ１のソース端子（Ｓ）には、第２スイッチ素子ＳＷ２のドレイン端子（Ｄ）が接続されている。また、入力側整流回路２の出力端Ｐｂには、第２スイッチ素子ＳＷ２のソース端子（Ｓ）が接続されている。第２スイッチ素子ＳＷ２のゲート端子（Ｇ）及びソース端子（Ｓ）間には、第２発振制御回路１２が接続されている。
【００３６】
高周波トランスＴの１次巻線側には、主巻線Ｔａが巻回されている。主巻線Ｔａは、その正極側が第１スイッチ素子ＳＷ１のソース端子（Ｓ）に接続されたインダクタンスＬａに接続され、その負極側が第１及び第２電解コンデンサＣａ，Ｃｂの接続点Ｐｃに接続されている。
【００３７】
第１及び第２発振制御回路１１，１２は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン、オフ動作をそれぞれ制御する回路であり、各スイッチ素子ＳＷ１，ＳＷ２のゲート端子（Ｇ）及びソース端子（Ｓ）に対応して２つの制御端子Ｇ，Ｓを有している。制御端子Ｇはゲート端子（Ｇ）に接続され、制御端子Ｓはソース端子（Ｓ）に接続されている。また、第１及び第２発振制御回路１１，１２は、電源が供給される端子として２つの電圧供給端子Ｐ１，Ｐ２を有している。
【００３８】
第１発振制御回路１１の電圧供給端子Ｐ１は第１補助巻線Ｔｂの正極側に接続され、電圧供給端子Ｐ２は第１補助巻線Ｔｂの負極側に接続されている。一方、第２発振制御回路１２の電圧供給端子Ｐ１は第２補助巻線Ｔｃの負極側に接続され、電圧供給端子Ｐ２は第２補助巻線Ｔｃの正極側に接続されている。
【００３９】
第１及び第２発振制御回路１１，１２は、上記のように、高周波トランスＴの第１及び第２補助巻線Ｔｂ，Ｔｃから電圧が供給され、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をそれぞれ制御する。
【００４０】
高周波トランスＴの２次巻線側には、出力側整流回路４が接続されており、出力側整流回路４には、平滑コイルＬｂ及び平滑コンデンサＣｃからなる平滑回路５が接続されている。
【００４１】
図２は、第１発振制御回路１１の回路構成を示す図である。なお、第１及び第２発振制御回路１１，１２は、同様の回路構成とされているため、以下、第１発振制御回路１１について主に説明する。
【００４２】
第１発振制御回路１１は、直列制御素子回路１３と、正帰還回路１４と、補助スイッチ回路１５と、時定数回路１６とをそれぞれ備えている。
【００４３】
第１発振制御回路１１の制御端子Ｇ及び制御端子Ｓ間には、これらの制御端子Ｇ，Ｓ間の出力電圧（第１スイッチ素子ＳＷ１の駆動電圧）を安定化させるためのツェナーダイオードＺＤ１が接続されている。詳細には、制御端子ＧにツェナーダイオードＺＤ１のカソード側が接続され、制御端子ＳにツェナーダイオードＺＤ１のアノード側が接続されている。
【００４４】
制御端子Ｇには、直列制御素子回路１３を構成するＰＮＰ型の第１トランジスタＱ１のコレクタが接続されている。第１トランジスタＱ１のエミッタには、抵抗Ｒ１及びダイオードＤ１を介して電圧供給端子Ｐ１が接続されている。なお、直列制御素子回路１３は、請求項に記載の「第１レベル変化促進回路」として機能する。
【００４５】
ダイオードＤ１は、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して負の電圧になったときに、第１トランジスタＱ１のベース・エミッタ間電圧が耐圧オーバし、第１トランジスタＱ１が破壊されるのを防止するためのものである。
【００４６】
第１トランジスタＱ１のベースには、電圧供給端子Ｐ１との間に介在された抵抗Ｒ２が接続されているとともに、制御端子Ｓとの間に介在された抵抗Ｒ３及び充電用コンデンサＣ１が接続されている。抵抗Ｒ３及び充電用コンデンサＣ１は、並列接続されている。
【００４７】
抵抗Ｒ２及び充電用コンデンサＣ１は、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して正の電圧になったときに、第１トランジスタＱ１をオン動作させるトリガー回路として機能するものである。
【００４８】
制御端子Ｇ，Ｓ間には、抵抗Ｒ４が接続されており、制御端子Ｇには、ダイオードＤ３を介してＮＰＮ型の第２トランジスタＱ２のコレクタが接続されている。第２トランジスタＱ２のエミッタは、制御端子Ｓ及び電圧供給端子Ｐ２に接続されている。これらダイオードＤ３と、第２トランジスタＱ２とで補助スイッチ回路１５を構成している。
【００４９】
補助スイッチ回路１５は、第１スイッチ素子ＳＷ１のオン状態をオフ状態に速やかに動作させるものである。なお、補助スイッチ回路１５は、請求項に記載の「供給停止回路」として機能する
【００５０】
第２トランジスタＱ２のベースには、抵抗Ｒ７が接続され、抵抗Ｒ７には、ＰＮＰ型の第３トランジスタＱ３のコレクタが接続されている。第３トランジスタＱ３は、そのエミッタが直接的に、そのベースが抵抗Ｒ５を介して電圧供給端子Ｐ１にそれぞれ接続されている。また、第３トランジスタＱ３のベースには、抵抗Ｒ６を介して第２トランジスタＱ２のコレクタが接続されている。すなわち、第３トランジスタＱ３には、抵抗Ｒ５，６によって分圧されたベース電圧が供給される。これら第３トランジスタＱ３及び抵抗Ｒ５〜Ｒ７は、正帰還回路１４を構成している。なお、正帰還回路１４は、補助スイッチ回路１５によって第１スイッチ素子ＳＷ１に与えられるゲート電圧を停止させる際、ゲート電圧のレベル変化を促進する機能を有しており、請求項に記載の「第２レベル変化促進回路」として機能する。
【００５１】
電圧供給端子Ｐ１，Ｐ２間には、抵抗Ｒ８，Ｒ９が並列接続されている。抵抗Ｒ８，Ｒ９同士は直列接続され、それらの中点と電圧供給端子Ｐ２との間には、充電用コンデンサＣ２及びダイオードＤ４が並列接続され、抵抗Ｒ８，Ｒ９の中点は、第２トランジスタＱ２のベースに接続されている。これら抵抗Ｒ８，９、充電用コンデンサＣ２、及びダイオードＤ４は、時定数回路１６を構成している。充電用コンデンサＣ２は、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して正の電圧になったときに、充電を行うものであり、ダイオードＤ４は、充電用コンデンサＣ２の充電電荷を放電させるためのものである。
【００５２】
すなわち、この時定数回路１６は、第１スイッチ素子ＳＷ１のオン状態の経過時間を決定するものである。詳細には、本来、第１スイッチ素子ＳＷ１は、図１６(a)のＡ〜Ｅ期間に示すように、そのゲート電圧が所定の閾値を越えるか否かによって定まる所定のオン期間を有しているが、この時定数回路１６によって決定される第１スイッチ素子ＳＷ１のオン期間は、図１６(a)のＨにおいてオフ状態となるように、上記所定のオン期間に対して短く設定されている。つまり、第１スイッチ素子ＳＷ１のオン状態からオフ状態になるタイミングが本来のオン、オフ動作に比べて、強制的に早くなるように設定されている。なお、時定数回路１６は、請求項に記載の「時定数回路」として機能する。
【００５３】
なお、上記第１発振制御回路１１において、第１ないし第３トランジスタＱ１〜Ｑ３には、同様の機能を有する他のスイッチ素子が用いられてもよく、第１ないし第３トランジスタＱ１〜Ｑ３を除く他の部品には、その機能が同等である限り、他の構成部品が用いられてもよい。
【００５４】
次に、上記回路構成における作用を説明する。
【００５５】
図３は、上記第１発振制御回路１１のＡ，Ｂ，Ｃ，Ｄの各点（図２参照）における波形及び第１ないし第３トランジスタＱ１〜Ｑ３のオン、オフ動作を示す図である。なお、図中、＋ＶPは補助巻線の正極側の電圧、−ＶPは補助巻線の負極側の電圧、ＶZ1はツェナーダイオードＺＤ１の両端電圧、ＶFZ1はツェナーダイオードＺＤ１の順方向電圧、ＶFD2はダイオードＤ２の順方向電圧、ＶFD4はダイオードＤ４の順方向電圧、ＶBCq1は第１トランジスタＱ１のベース・コレクタ間電圧である。
【００５６】
図１を参照して、電源入力回路１に、図示しない商用電源（例えばＡＣ１００Ｖ）が入力されると、入力側整流回路２において整流され、入力側整流回路２の後段から直流電源電圧が出力される。
【００５７】
ここで、高周波トランスＴの主巻線Ｔａの出力電圧の極性が、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２に対して正になるような極性になったとすると、その直後では、充電用コンデンサＣ１が未充電状態のため（図３の(c) のｔ１参照）、第１発振制御回路１１の第１トランジスタＱ１のベース電位は、エミッタ電位より以下となるので、第１トランジスタＱ１はオンされる（図３の(e) のｔ１参照）。これにより、図２のＢ点における電圧は、ツェナーダイオードＺＤ１の両端電圧まで上昇し（図３の(b) 参照）、これが駆動電圧になって第１スイッチ素子ＳＷ１がオンする。充電用コンデンサＣ１は、その後、徐々に充電される（図３の(c)参照）。
【００５８】
また、電圧供給端子Ｐ１，Ｐ２から供給される電圧は、抵抗Ｒ８，Ｒ９によって分圧され、その分圧電圧によって充電用コンデンサＣ２が徐々に充電される（図３に示すＤ点の波形のｔ１〜ｔ２期間参照）。そして、充電用コンデンサＣ２の両端電圧が第２トランジスタＱ２のベースの閾値Ｖｔｈを越えると（図３の(d)のｔ２参照）、第２トランジスタＱ２がオンする（図３の(f) のｔ２参照）。
【００５９】
第２トランジスタＱ２がオンすると、正帰還回路１４の第３トランジスタＱ３のベースに電圧供給端子Ｐ１，Ｐ２の電圧を抵抗Ｒ５，Ｒ６で分圧したバイアス電圧が供給されるので、当該第３トランジスタＱ３がオンする（図３の(g)参照）。この第３トランジスタＱ３のオンにより、第２トランジスタＱ２のベース電流が瞬間的に増加し（図３の(d)のｔ２−ｔ３期間参照）、第２トランジスタＱ２のオン状態を維持する。第２トランジスタＱ２がオン状態になると、図３のＢ点の波形に示すように、制御端子Ｇにおける電位が降下する。
【００６０】
さらに、第３トランジスタＱ３がオンすると、ダイオードＤ２のアノードに電圧供給端子Ｐ１の電圧が印加され、ダイオードＤ２に順方向の電流が流れて、充電用コンデンサＣ１が急速充電され、これにより、第１トランジスタＱ１がオフ状態になる。第１トランジスタＱ１がオフ状態になり、制御端子Ｇにおける電位が第１スイッチ素子ＳＷ１のゲート閾値を下回ると、第１スイッチ素子ＳＷ１はオフ状態となる。このとき、第３トランジスタＱ３がオンすることによって、第１スイッチ素子ＳＷ１に対する駆動電圧は、図３のＢ点の波形に示すように、徐々に減ずることなく、急速に低下するので、オン、オフ動作を決めるゲート閾値を即座に下回り、第１スイッチ素子ＳＷ１は、確実にかつ速やかにオフされる。
【００６１】
第１スイッチ素子ＳＷ１がオフすると、高周波トランスＴの主巻線Ｔａには、逆向きの電流が流れる。また、補助巻線Ｔｂにも逆向きの起電力が生じ、すなわち、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して負の電圧になるので（図３の(a)参照）、第２及び第３トランジスタＱ２，Ｑ３もオフし（ｔ３〜ｔ４の期間参照）、充電用コンデンサＣ２の充電電荷は、ダイオードＤ４によって放電される。
【００６２】
このとき、補助巻線Ｔｃにも逆向きの起電力が生じ、第２発振制御回路１２に逆向きの起電力が供給され、上記したように、第１発振制御回路１１における動作と同様の動作が行われ、第２スイッチ素子ＳＷ２がオンされる。すなわち、図３に示す波形を参照すれば、第１発振制御回路１１のｔ３〜ｔ４の期間が第２発振制御回路１２のｔ１〜ｔ２の期間に相当する期間となり、以降、期間Ｔを一周期として第１スイッチ素子ＳＷ１がオンのときには、第２スイッチ素子ＳＷ２がオフし、第１スイッチ素子ＳＷ１がオフのときには、第２スイッチ素子ＳＷ２がオンするといった動作が交互に行われる。
【００６３】
上記のように、時定数回路１６によって第１スイッチ素子ＳＷ１のオン期間が決定され、このオン期間は、第１スイッチ素子ＳＷ１の所定のゲート閾値に基づく本来のオン期間に比べて、短く設定されている（図１６(a)のＡ〜Ｈ期間参照）。従来の構成では、スイッチング用のトランジスタにおいてベース電流が低減することにより、オン期間の後半においてスイッチング損失が生じていたが、本実施形態によれば、第１スイッチ素子ＳＷ１は、スイッチング損失が生じる前に強制的にオン状態からオフ状態にされるので、スイッチング損失が生じる期間が除去されることになり、結果的にスイッチング損失の発生を抑制することができる。したがって、スイッチング電源の出力電圧に対する入力電圧の影響を低減することができる。
【００６４】
また、正帰還回路１４の第３トランジスタＱ３がオンすることにより、制御端子Ｇに補助巻線Ｔｂの電圧を印加させていた第１トランジスタＱ１がオフするので、第１スイッチ素子ＳＷ１に対する駆動電圧を急速に低下させる。そのため、第１スイッチ素子ＳＷ１を確実にかつ速やかにオフさせることができ、スイッチング損失の生じる可能性を可及的に阻止することができる。
【００６５】
なお、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間（ｔ１〜ｔ２参照）は、電圧供給端子Ｐ１，Ｐ２間の電圧と、時定数回路１６の定数（抵抗Ｒ８，Ｒ９及び充電用コンデンサＣ２の定数）と、第２トランジスタＱ２のベース電圧の閾値とによってほぼ決まる。したがって、電圧供給端子Ｐ１，Ｐ２間の電圧が大きいほど（換言すれば高周波トランスＴの１次巻線側の入力電圧が高いほど）、オン期間は短くなり、スイッチング周波数は上昇することになる。そのため、図１に示したスイッチング電源のように、高周波トランスＴの主巻線Ｔａに直列にインダクタンスＬａを挿入している場合は、スイッチング周波数が高いほどインダクタンスＬａによる電圧降下が大きくなるので、入力電圧の変動の影響をある程度、緩和させることができる。
【００６６】
図４は、第１及び第２発振制御回路１１，１２の変形例を示す図である。この変形例は、図２に示した発振制御回路において、電圧供給端子Ｐ１と抵抗Ｒ９との間に、抵抗Ｒ１０とツェナーダイオードＺＤ２とからなる並列回路を介在したものである。その他の構成については、上記第１実施形態と略同様である。
【００６７】
抵抗Ｒ１０とツェナーダイオードＺＤ２とからなる並列回路を介在させることにより、電圧供給端子Ｐ１−Ｐ２間における電圧が所定電圧（ツェナーダイオードＺＤ２の両端電圧）以上になると、時定数回路１６で設定されていた第１トランジスタＱ１のオン期間を縮めることができる。すなわち、スイッチング周波数を上昇させることができる。したがって、抵抗Ｒ１０を適当な値に設定することにより、スイッチング周波数の変換範囲を拡大させることができるといった利点がある。
【００６８】
図５は、第１及び第２発振制御回路１１，１２の他の変形例を示す図である。この変形例は、図２に示した発振制御回路において、電圧供給端子Ｐ１と点Ａとの間に、コンデンサＣ３を介在させ、点Ａと制御端子Ｇとの間を、抵抗Ｒ１１で接続したものである。その他の構成については、上記第１実施形態と略同様である。
【００６９】
この構成によれば、コンデンサＣ３と抵抗Ｒ１１とによって、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をオフ状態からオン状態へ即座に移行させことができる。すなわち、例えば第１スイッチ素子ＳＷ１のオフ状態では、コンデンサＣ３に電荷が蓄えられる。このコンデンサＣ３に蓄えられた電荷は、第１スイッチ素子ＳＷ１のオン状態へ移行したときに、補助巻線Ｔｂの供給電圧に上乗せされるので、第１スイッチ素子ＳＷ１のオン状態への移行をスピードアップさせることができる。このとき、抵抗Ｒ１１は、第１トランジスタＱ１がオンするのにある程度時間遅れがあるため、それを補うための補助抵抗として機能する。
【００７０】
なお、コンデンサＣ３は、例えば第１スイッチ素子ＳＷ１のオン期間中に、このコンデンサＣ３による電圧降下によって第１スイッチ素子ＳＷ１が自然にオフしないように、その容量値を適切に選ぶ必要がある。
【００７１】
図６は、第１及び第２発振制御回路１１，１２の他の変形例を示す図である。この変形例では、図５に示した発振制御回路において、抵抗Ｒ８，Ｒ９の両端にツェナーダイオードＺＤ３を並列接続し、コンデンサＣ３と抵抗Ｒ９との間に、抵抗Ｒ１２を介在させたものである。その他の構成については、図５に示した変形例と略同様である。
【００７２】
この構成によれば、補助巻線Ｔｂからの出力電圧を抵抗Ｒ１２とツェナーダイオードＺＤ３によって、一定電圧にした上で、抵抗Ｒ１２によって充電用コンデンサＣ２を充電するようにしたものである。
【００７３】
すなわち、図１に示したハーフ・ブリッジ回路のように、高周波トランスＴの一次巻線側の電圧を２つの電解コンデンサＣａ，Ｃｂで分割して、中点電位を設定するタイプの回路の場合、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の各オン期間（他方のオフ期間）に差があると、中点電位が変動し、第１及び第２発振制御回路１１，１２の電圧供給端子Ｐ１−Ｐ２間に発生する正方向の電圧に差が生じる場合がある。
【００７４】
このような場合、補助巻線Ｔｂ，Ｔｃからの供給電圧によって第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間を変化させる第１及び第２発振制御回路１１，１２を用いると、中点電位の変化を助長するように働き、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間の差をさらに大きくする結果となる。
【００７５】
そこで、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間が補助巻線Ｔｂ又はＴｃの供給電圧に依存しないように、図２に示した第１及び第２発振制御回路１１，１２における時定数回路１６の電圧を、ツェナーダイオードＺＤ３によって一定にするようにしている。これにより、第１及び第２発振制御回路１１，１２の動作をより安定化させることができる。
【００７６】
なお、図６の発振制御回路では、第３トランジスタＱ３のコレクタ−エミッタ間にダイオードＤ５が並列接続されているが、ダイオードＤ５は、第３トランジスタＱ３の動作をより安定化させるためのものであり、図２、図４、及び図５に示した発振制御回路に用いてもよい。
【００７７】
図７は、第１及び第２発振制御回路１１，１２の他の変形例を示す図である。この変形例では、図２、図４ないし図６に示した発振制御回路と比してより簡略化され、かつよりコストダウンされた構成とされている。なお、図７に示す回路構成部品については、図２、図４ないし図６に示した発振制御回路の部品に対応するものには同一の記号を付している。
【００７８】
図７に示す変形例では、第１発振制御回路１１の制御端子Ｇ及び制御端子Ｓ間には、ツェナーダイオードＺＤ１が接続されているとともに、抵抗Ｒ３及び第２トランジスタＱ２が並列接続されている。詳細には、制御端子Ｇには第２トランジスタＱ２のコレクタが、制御端子Ｓには第２トランジスタＱ２のエミッタがそれぞれ接続されている。なお、第２トランジスタＱ２は、図２に示した補助スイッチ回路１５に相当する。
【００７９】
制御端子Ｇには、図２に示した発振制御回路には含まれていなかったコンデンサＣ４を介して電圧供給端子Ｐ１が接続されている。また、制御端子Ｇと電圧供給端子Ｐ１との間には、抵抗Ｒ６とコンデンサＣ３とが介在されている。
【００８０】
抵抗Ｒ６とコンデンサＣ３との接続点Ｅには、抵抗Ｒ５を介して第３トランジスタＱ３のベースが接続され、第３トランジスタＱ３のエミッタは、抵抗Ｒ１２を介して電圧供給端子Ｐ１に接続されている。第３トランジスタＱ３のコレクタは、第２トランジスタＱ２のベースに接続されている。なお、第３トランジスタＱ３、抵抗Ｒ５，Ｒ６、及びコンデンサＣ３は、図２に示した正帰還回路１４に相当する。
【００８１】
第２トランジスタＱ２のベースは、第３トランジスタＱ３のコレクタに接続されているとともに、抵抗Ｒ９及びツェナーダイオードＺＤ３を介して電圧供給端子Ｐ２に接続されている。抵抗Ｒ９とツェナーダイオードＺＤ３との接続点Ｆは、第３トランジスタＱ３のエミッタに接続されている。また、第２トランジスタＱ２のベースは、充電用コンデンサＣ２を介して電圧供給端子Ｐ２に接続されている。なお、抵抗Ｒ９及び充電用コンデンサＣ２は、図２に示した時定数回路１６に相当する。
【００８２】
この変形例の構成によれば、供給端子Ｐ１からコンデンサＣ４を介して供給される電圧によって、第１スイッチ素子ＳＷ１がオンされた後、抵抗Ｒ９及び充電用コンデンサＣ２による時定数回路１６によって所定時間経過後に、第２トランジスタＱ２がオンされたタイミングで、第１スイッチ素子ＳＷ１はオフ動作される。第１スイッチ素子ＳＷ１のオン期間は、時定数回路１６によって第１スイッチ素子ＳＷ１の所定のゲート閾値に基づく本来のオン期間に比べて、短く設定されているため（図１６(a)のＡ〜Ｈ期間参照）、図２に示した発振制御回路１１と同様に、第１スイッチ素子ＳＷ１は、スイッチング損失が生じる前に強制的にオン状態からオフ状態にされるので、スイッチング損失の発生を抑制することができる。
【００８３】
第２トランジスタＱ２がオンされると、第３トランジスタＱ３がオンされて、第３トランジスタＱ３は、正帰還用トランジスタとして動作することになり、第３トランジスタＱ３は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオフへの移行時間を短縮させる。
【００８４】
また、この変形例の構成によれば、時定数回路１６で設定される第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン時間を、コンデンサＣ３による微分特性による設定によって変化させることができる。
【００８５】
すなわち、例えば何らかの原因によって電圧供給端子Ｐ１−Ｐ２間の電圧が低くなった場合に、コンデンサＣ３による微分特性によってＥ点（図７参照）の電圧が低下し、Ｅ点の電圧がＦ点（図７参照）の電圧より低くなると、第３トランジスタＱ３がオン動作する。これにより、第２トランジスタＱ２にベース電流が流れ、第２トランジスタＱ２がオン動作する。そのため、制御端子Ｇにおける駆動電圧がゼロになり、第１又は第２スイッチ素子ＳＷ１，ＳＷ２をオフさせる。
【００８６】
抵抗Ｒ９及び充電用コンデンサＣ２による時定数回路１６では、電圧供給端子Ｐ１−Ｐ２間の電圧が低くなった場合、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン時間が長くなりすぎて、ＭＯＳ−ＦＥＴのゲート電圧がオン状態を維持できなくなるまで低下してしまうことがある。しかし、上記したように、Ｅ点の電圧がＦ点の電圧より低くなると、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をオフすることにより、上記不具合を防止することができる。
【００８７】
また、この変形例の構成によれば、新たに追加されたコンデンサＣ４は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の入力容量による、第１及び第２スイッチ素子ＳＷ１，ＳＷ２がオン動作するときの時間遅れを補償する機能を有する。すなわち、第１及び第２スイッチ素子ＳＷ１，ＳＷ２として用いられるＭＯＳ−ＦＥＴは、一般に、Ｃｉｓｓと呼称される入力容量と、ドレイン−ゲート間の容量によるミラー容量とを有している。
【００８８】
高電力用のＭＯＳ−ＦＥＴの場合は、入力容量Ｃｉｓｓだけで数１０００ｐＦの容量となる。そのため、抵抗素子を介してゲートに駆動電圧を供給すると、上記容量によってゲート電圧の上昇に時間がかかり、安定な発振状態に移行できない可能性がある。
【００８９】
そこで、コンデンサＣ４を追加することにより、補助巻線Ｔｂ，Ｔｃの出力電圧が変化すると、入力容量ＣｉｓｓとコンデンサＣ４との直列回路が構成されるので容量分割が生じ、直ちにゲート電圧を変化させることができる。したがって、ＭＯＳ−ＦＥＴのオン動作するときの立ち上がり時間を大幅に短縮することができ、安定な発振状態に即座に移行することができる。
【００９０】
なお、上記第１実施形態及び各変形例における第１及び第２発振制御回路１１，１２は、図８に示すように、プッシュ・プル型のスイッチング電源にも用いるようにしてもよい。
【００９１】
＜第２実施形態＞
第１実施形態に係る発振制御回路では、トランジスタといった能動素子を用いているため、回路構成が複雑になることがある。そこで、以下に示す第２実施形態の発振制御回路では、可飽和リアクトルを用いて回路構成を容易なものとしている。
【００９２】
図９は、第２実施形態に係る発振制御回路の構成を示す図である。この第２実施形態に係る発振制御回路は、図１に示したスイッチング電源の第１及び第２発振制御回路１１，１２に適用されるものである。第１実施形態と同様に、第１及び第２発振制御回路１１，１２の構成は同様とされるので、以下、第１発振制御回路１１の構成について主に説明する。
【００９３】
図９によれば、第１発振制御回路１１では、制御端子Ｇ及び制御端子Ｓには、直列接続されたツェナーダイオードＺＤ５，ＺＤ６が並列に接続されている。両ツェナーダイオードＺＤ５，ＺＤ６は、ともにそのカソード端子が制御端子Ｇ及び制御端子Ｓに接続され、アノード端子同士が互いに接続されている。
【００９４】
ツェナーダイオードＺＤ５，ＺＤ６は、第１スイッチ素子ＳＷ１となるＭＯＳ−ＦＥＴのゲート−ソース間を保護するためのものである。これらのツェナーダイオードＺＤ５，ＺＤ６の後段には、マグスイッチ回路１８が接続されている。マグスイッチ回路１８は、可飽和リアクトルＬ１によって構成されている。可飽和リアクトルＬ１については、後述する。
【００９５】
可飽和リアクトルＬ１の正極側と電圧供給端子Ｐ１との間には、オン時間制御回路１９が接続されている。オン時間制御回路１９は、直列接続された抵抗Ｒ１４及びダイオードＤ７と、直接接続された抵抗Ｒ１５及びダイオードＤ８とを並列に接続した回路で構成されている。なお、ダイオードＤ７のアノード側とダイオードＤ８のカソード側とが互いに接続され、電圧供給端子Ｐ１に接続されている。
【００９６】
図１０は、上記可飽和リアクトルＬ１のＢ（磁束密度）−Ｈ（磁界）特性を示す図である。同図によれば、この可飽和リアクトルＬ１は、磁界Ｈが変化しても磁束密度Ｂがほとんど変化しない（すなわちインダクタンスがほぼゼロとなる）領域（以下、「飽和領域」という。図１０のＡ1参照）と、わずかな磁界Ｈの変化で磁束密度Ｂが急速に変化する（すなわちインダクタンスが非常に大きい）領域（以下、「非飽和領域」という。図１０のＡ2参照）と、を有する角型のヒステリシス特性を有している。
【００９７】
したがって、この可飽和リアクトルＬ１の動作を、可飽和リアクトルＬ１の状態が飽和領域と非飽和領域との間において移行するように切り換えることにより、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２（図１参照）を適切にスイッチングすることができる。
【００９８】
すなわち、可飽和リアクトルＬ１に一定値以上の負荷電流が流れると、可飽和リアクトルＬ１は図１０におけるＢ−Ｈ特性において磁界Ｈが増大して飽和領域に移行し（(3)の状態参照）、インダクタンスがほぼ０になるので、可飽和リアクトルＬ１は、オン状態となる。
【００９９】
その後、可飽和リアクトルＬ１に流れる負荷電流が減少し、磁界Ｈが減少すると、可飽和リアクトルＬ１の磁束密度Ｂも減少していくが、高い残留磁束密度Ｂｒを有するといったヒステリシス特性のため、負荷電流がゼロになっても磁束密度Ｂは十分に減少せず、可飽和リアクトルＬ１は飽和領域に留まり、非飽和領域に移行せず（(4)の状態）、オフ状態にならない。
【０１００】
そこで、可飽和リアクトルＬ１に負荷電流とは逆方向のリセット電流を流すと、可飽和リアクトルＬ１を強制的に非飽和領域（(5)の状態参照）に移行させることができる。可飽和リアクトルＬ１にリセット電流が流れると、残留磁束密度Ｂｒが小さくなり、飽和領域から非飽和領域（図１０のＡ2参照）に移行し、インダクタンスが非常に大きくなるため、可飽和リアクトルＬ１は、オフ状態になる（図１０の(5)参照）。
【０１０１】
本第２実施形態に係る発振制御回路では、上記のような特性を有する可飽和リアクトルＬ１を利用して、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン、オフ制御を行っている。
【０１０２】
図１１は、上記発振制御回路のＧ，Ｈの各点（図９参照）における電圧波形と、可飽和リアクトルＬ１の電流波形を示す図である。図１１の可飽和リアクトルの電流波形の (1)から(3)までの期間は、可飽和リアクトルＬ１のＢ−Ｈ特性が図１０において(1)から(3)まで移行することを示している。
【０１０３】
可飽和リアクトルＬ１が図１０及び図１１の(1)（もしくは(1)′もしくは(1)″）の状態にあるとき、高周波トランスＴの補助巻線Ｔｂからの供給電圧が、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して正の電圧になるような極性になると、ダイオードＤ７と抵抗Ｒ１４を通じて可飽和リアクトルＬ１に電流が流れる（図１１の(b)のｔ１参照）。このとき、可飽和リアクトルＬ１は、非飽和領域であるため、オフ状態であり、Ｈ点では、電圧供給端子Ｐ１の電圧が供給され、その電圧が制御端子Ｇから出力される（図１１の(a), (b)のｔ１参照）。そのため、第１スイッチ素子ＳＷ１がオン状態となる。
【０１０４】
その後、可飽和リアクトルＬ１に流れる電流は、徐々に増加するが、可飽和リアクトルＬ１の非飽和領域（図１０の(2)参照）に至るまでは、可飽和リアクトルＬ１は、高インピーダンス状態であるため、スイッチとしてみるとオフ状態にある。そのため、制御端子Ｇ，Ｓ間には、正バイアス電圧が出力され、第１スイッチ素子ＳＷ１がオン状態を維持する（図１１の(a)のｔ１−ｔ２期間参照）。
【０１０５】
抵抗Ｒ１４のオン時間制御回路１９を介して可飽和リアクトルＬ１に流れる電流が増加し、非飽和領域から飽和領域に入ると(図１０の(2)から(3)に進むと)、可飽和リアクトルＬ１は急激に飽和し、インピーダンスがほとんどゼロとなり、スイッチとしてみるとオン状態となる。そのため、可飽和リアクトルＬ１の電圧降下はほぼゼロとなり（図１１の(c)のｔ２期間参照）、制御端子Ｇ，Ｓ間の電圧はゼロとなって、第１スイッチ素子ＳＷ１がオフする（図１１の(a) のｔ２期間参照）。すなわち、オン時間制御回路１９が第１スイッチ素子ＳＷ１のオン期間を定めていることになる。
【０１０６】
第１スイッチ素子ＳＷ１がオフすると、補助巻線Ｔｂからの供給電圧の極性が反転し、第２発振制御回路１２に接続された第２スイッチ素子ＳＷ２がオンする。
【０１０７】
そして、その後、高周波トランスＴの補助巻線Ｔｂからの供給電圧の極性が変化し、再び、可飽和リアクトルＬ１に負荷電流が流れると、可飽和リアクトルＬ１は、飽和領域に移行し、オフ状態からオン状態になり（図１０及び図１１の(1)→(2)→(3)参照）、以下、上記の動作が繰り返される。
【０１０８】
上記のように、第１スイッチ素子ＳＷ１のオン動作期間においては、可飽和リアクトルＬ１がオフすることによって、電圧供給端子Ｐ１，Ｐ２からの電圧（補助巻線Ｔｂからの供給電圧）が第１スイッチ素子ＳＷ１に供給される。そして、オン時間制御回路１９によって、可飽和リアクトルＬ１がオンするタイミングが決定され、可飽和リアクトルＬ１がオンしたとき、第１スイッチ素子ＳＷ１がオフする。そのため、オン時間制御回路１９による第１スイッチ素子ＳＷ１のオン期間をスイッチング損失が生じる前に第１スイッチ素子ＳＷ１がオフするように定めておけば（図１６(a)のＨ参照）、スイッチング損失が増大することを抑制することができる。
【０１０９】
また、可飽和リアクトルＬ１として用いられるコアの磁気特性は、図１０に示したように、わずかな磁界Ｈの変化で急激に非飽和領域から飽和領域に至る特性であり、かつ、非飽和領域では他の磁性体に比べて非常に大きな透磁率を有している。そのため、制御端子Ｇ，Ｓ間の出力電圧は、第１スイッチ素子ＳＷ１がオン状態を十分に維持できる電圧から急激にオフバイアス状態に移行させる電圧となる。そのため、例えば第１スイッチ素子ＳＷ１をオン状態からオフ状態に即座に移行させることができる。
【０１１０】
可飽和リアクトルＬ１が飽和したとき、電流は補助巻線Ｔｂの起電力と直列抵抗Ｒ１４で決まる電流まで急激に増加するが、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の動作が逆転するので、高周波トランスＴの励磁電流が反転し、補助巻線Ｔｂには逆向きの起電力を生じる。この飽和による電流増加期間は、極めて短時間である。
【０１１１】
なお、補助巻線Ｔｂの出力電圧の反転から可飽和リアクトルＬ１が飽和に至るまでの時間（第１及び第２スイッチ素子ＳＷ１,ＳＷ２のオン期間）は、可飽和リアクトルＬ１が飽和磁束密度と有効コア断面積、コイルの巻数、補助巻線Ｔｂからの供給電圧、抵抗Ｒ１４、電圧反転前の可飽和リアクトルＬ１の磁界Ｈ（リセット電流）に依存する。そのため、可飽和リアクトルＬ１の材料と寸法及びコイル巻数と補助巻線Ｔｂからの供給電圧が決まれば、あとは抵抗Ｒ１４とリセット電流を決める抵抗Ｒ１５でスイッチング周波数が決まる。
【０１１２】
上記リセット電流は、高周波トランスＴの補助巻線Ｔｂからの供給電圧の極性が反転したときに流れる可飽和リアクトルＬ１の電流を制限することで、リセット状態での可飽和リアクトルＬ１を図１０の(1)、(1)′、又は(1)″といった任意の状態にもっていくことができる。
【０１１３】
第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間は、磁束密度Ｂが大きいほど（リセットの深さが浅いほど）短くなる。
【０１１４】
一方、可飽和リアクトルＬ１の損失（鉄損≒ヒステリシス損）は、図１０に示すＢ−Ｈ特性上での動作軌跡が描くループ内の面積に比例するので、リセット電流が大きい（リセットが深い）ほど、損失は大きくなり、温度上昇も大きくなるので、大きな可飽和リアクトルＬ１が必要となる。
【０１１５】
したがって、所望の可飽和リアクトルの損失と、第１及び第２スイッチＳＷ１，ＳＷ２とのオン期間を満足させるように、可飽和リアクトルＬ１の巻数および図９の抵抗Ｒ１４，Ｒ１５の値を設定すればよい。
【０１１６】
ここで、抵抗定数として、Ｒ１４＝Ｒ１５の場合（この場合、ダイオードＤ７、Ｄ８は必要なく、単に抵抗Ｒ１４だけを直列に挿入すればよい。）、補助巻線Ｔｂからの供給電圧の正負両期間においては、リセット電流が同じになるので、リセットは最も深くなり、(1)の状態となる。また、抵抗Ｒ１４，Ｒ１５の定数の関係がＲ１５＞Ｒ１４であれば、リセット状態は(1)′あるいは(1)″というように浅くすることができる。
【０１１７】
なお、図９では、ダイオードＤ７，Ｄ８と抵抗Ｒ１４，Ｒ１５を用いて補助巻線Ｔｂの極性によってリセット電流を設定しているが、補助巻線Ｔｂからの供給電圧の極性によって制限電流を変化させることができるのであれば、他の回路部品を用いてもよい。
【０１１８】
図１２は、第２実施形態の第１及び第２発振制御回路の変形例を示す図である。この変形例では、図９に示した発振制御回路のオン時間制御回路１９が、直列接続された抵抗Ｒ１６及びコンデンサＣ６と、制限抵抗Ｒ１４とを並列に接続した回路によって構成されている。抵抗Ｒ１６及びコンデンサＣ６は、可飽和リアクトルＬ１の飽和領域から非飽和領域への移行スピードを促進させるためのものである。
【０１１９】
また、この変形例では、ツェナーダイオードＺＤ５と、可飽和リアクトルＬ１との間には、抵抗Ｒ１７とダイオードＤ９とからなる並列回路が介在されている。この抵抗Ｒ１７は、ツェナーダイオードＺＤ５、ＺＤ６への電流を制限し、損失を軽減するためのものである。抵抗Ｒ１７に並列に挿入されたダイオードＤ９は、可飽和リアクトルＬ１が飽和領域に入り、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をオフさせるときに、これらの入力容量に蓄積された電荷を速やかに放電し、オフへの移行時間を短縮するためのものである。その他の構成については、上記第２実施形態と略同様である。
【０１２０】
図１３は、第１及び第２発振制御回路の他の変形例を示す図である。この変形例では、マグスイッチ回路１８として高周波トランスＴ１が用いられている。この高周波トランスＴ１では、１次巻線側（図１３における右側）のコイルを可飽和リアクトルとして用い、高周波トランスＴ１の１次巻線側をオン時間制御回路１９を介して高周波トランスＴの補助巻線Ｔｂに接続し、高周波トランスＴ１の２次巻線側をツェナーダイオードＺＤ５，ＺＤ６を介して第１及び第２スイッチ素子ＳＷ１，ＳＷ２に接続している。なお、ツェナーダイオードＺＤ５と、高周波トランスＴ１との間に介在された抵抗Ｒ１８は、電圧制限用である。その他の構成については、上記第２実施形態と略同様である。
【０１２１】
上記構成によれば、１次巻線側の可飽和リアクトルが非飽和領域にある場合、本来の高周波トランスとして２次巻線側にコイルの巻数比に応じた電圧が出力され、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン制御を行うことができる。また、１次巻線側の可飽和リアクトルが飽和領域になる場合、本来の高周波トランスとしての動作は行われず、２次巻線側の出力はゼロになる。
【０１２２】
図１４は、第１及び第２発振制御回路の他の変形例を示す図である。この変形例では、図１２に示した抵抗Ｒ１６及びコンデンサＣ６を含むオン時間制御回路１９と、高周波トランスＴ１からなるマグスイッチ回路１８とを組み合わせた構成とされている。その他の構成については、図１３に示す変形例の構成と略同様である。
【０１２３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。
【図面の簡単な説明】
【０１２４】
【図１】本願発明の第１実施形態に係るスイッチング電源の回路構成を示す図である。
【図２】第１発振制御回路を示す図である。
【図３】第１発振制御回路のＡ，Ｂ，Ｃ，Ｄの各点における波形及び第１ないし第３トランジスタのオン、オフ動作を示す図である。
【図４】第１発振制御回路の変形例を示す図である。
【図５】第１発振制御回路の他の変形例を示す図である。
【図６】第１発振制御回路の他の変形例を示す図である。
【図７】第１発振制御回路の他の変形例を示す図である。
【図８】スイッチング電源の他の回路構成を示す図である。
【図９】第２実施形態に係るスイッチング電源に適用される第１及び第２発振制御回路の構成を示す図である。
【図１０】可飽和リアクトルのＢ（磁束密度）−Ｈ（磁界）特性を示す図である。
【図１１】発振制御回路のＡ，Ｂの各点における電圧波形と、可飽和リアクトルの電流波形を示す図である。
【図１２】第１発振制御回路の変形例を示す図である。
【図１３】第１発振制御回路の他の変形例を示す図である。
【図１４】第１発振制御回路の他の変形例を示す図である。
【図１５】従来の自励式のスイッチング電源（プッシュプル型）の一例を示す図である。
【図１６】従来の第１トランジスタの動作状態、ベース電流、コレクタ電流、コレクタ−エミッタ間電圧、及び損失を示す波形図である。
【符号の説明】
【０１２５】
１ 電源入力回路
２ 入力側整流回路
３ 起動回路
４ 出力側整流回路
５ 平滑回路
１１ 第１発振制御回路
１２ 第２発振制御回路
１３ 直列制御素子回路
１４ 正帰還回路
１５ 補助スイッチ回路
１６ 時定数回路
Ｑ１ 第１トランジスタ
Ｑ２ 第２トランジスタ
Ｑ３ 第３トランジスタ
ＳＷ１ 第１スイッチ素子
ＳＷ２ 第２スイッチ素子
Ｔ 高周波トランス
【技術分野】
【０００１】
本願発明は、自励式のスイッチング電源回路に関するものである。
【背景技術】
【０００２】
一般に、スイッチング電源のスイッチング制御方式には、他励式と自励式とがある。
【０００３】
他励式は、入力電源をスイッチングするためのスイッチ素子を、別途設けられた発振制御回路等によって発振させる（オン、オフさせる）よう制御する方式である。この他励式においては、発振制御回路等が、スイッチ素子とは別途独立して設けられているので、スイッチ素子を容易にかつ安定に制御することが可能である。その反面、他励式は、発振制御回路等に供給するための電源が別途必要になるため、回路構成が複雑化するといった不利を有する。
【０００４】
一方、自励式は、スイッチ素子に対して正帰還回路と時定数回路とを組み合わせることによって、スイッチ素子に対する発振を維持させる方式である（例えば、特許文献１）。自励式は、回路構成が容易にできるという利点がある。また、自励式では、一方のスイッチ素子がオフすることではじめて他方のスイッチ素子がオンするので、デッドタイム（休止期間）を設ける必要がないといった利点もある。自励式は、回路構成上、他励式のような細かい制御が困難であるので、出力安定化を主な目的としない、スイッチング電源を用いた回路に利用されることが多い。
【０００５】
【特許文献１】特開２００３−６１３４３号公報
【０００６】
図１５は、自励式のスイッチング電源（プッシュプル型）の一例を示す図である。このスイッチング電源の構成を簡単に説明すると、このスイッチング電源では、商用電源を入力するための電源入力回路２１が設けられ、この電源入力回路２１には、交流電圧（電流）を直流電圧（電流）に変換する入力側整流回路２２が接続されている。入力側整流回路２２の後段には、電解コンデンサＣｅが並列に接続され、電解コンデンサＣｅの正極側は、インダクタンスＬｃを介して高周波トランスＴ′の１次巻線側に巻回された主巻線Ｔａ′の中点に接続されている。
【０００７】
主巻線Ｔａ′の一端には、例えばＮＰＮ型の第１トランジスタＱ１１が接続され、他端には、第２トランジスタＱ１２が接続されている。第１トランジスタＱ１１のベース端子には、電解コンデンサＣｅの正極側に接続された起動抵抗Ｒｅが接続されるとともに、直列接続された抵抗Ｒ２１及びコンデンサＣ１１を介して補助巻線Ｔｂ′の一端が接続されている。また、第２トランジスタＱ１２のベース端子には、直列接続された抵抗Ｒ２２及びコンデンサＣ１２を介して補助巻線Ｔｂ′の他端が接続されている。第１トランジスタＱ１１のベース端子と０Ｖライン間には、抵抗Ｒ２３が介在され、第２トランジスタＱ１２のベース端子と０Ｖライン間には、抵抗Ｒ２４が介在されている。また、第１トランジスタＱ１１及び第２トランジスタＱ１２の各コレクタ−エミッタ間には、逆電流防止用ダイオードＤ１１，Ｄ１２がそれぞれ接続されている。
【０００８】
高周波トランスＴ′の２次巻線側には、当該２次巻線に誘起される交流電圧を直流電圧に変換する出力側整流回路２３が接続され、出力側整流回路２３には、平滑コイルＬｄ及び平滑コンデンサＣｆからなる平滑回路２４が接続されている。
【０００９】
図１６は、第１トランジスタＱ１１の動作状態、ベース電流、コレクタ電流、コレクタ−エミッタ間電圧、及び損失を示す波形図である。上記スイッチング電源における動作を同図に示す波形図を参照して説明すると、電源入力回路２１に商用電源が入力されると、起動抵抗Ｒｅによって強制的に第１トランジスタＱ１１のベースに電流が流れ、第１トランジスタＱ１１がオン状態になる（図１６の(a) のＡ部参照）。
【００１０】
第１トランジスタＱ１１がオンすることにより高周波トランスＴの主巻線Ｔａ′に電流ｉが流れ、主巻線Ｔａ′において磁束変化が生じる。この主巻線Ｔａ′における磁束変化によって、補助巻線Ｔｂ′に起電力が生じ、この起電力によって第１トランジスタＱ１１のオン状態が維持されるように、第１トランジスタＱ１１に正帰還がかけられる。一方、上記起電力によって、第２トランジスタＱ１２のベースには、逆バイアス電圧が与えられ、第２トランジスタＱ１２がオフ状態になる。
【００１１】
その後、高周波トランスＴ′における磁気飽和による主巻線Ｔａ′の起電力の減少、
高周波トランスＴ′及びその他の直列抵抗分による励磁電流の飽和による主巻線Ｔａ′の起電力の減少、あるいはコンデンサＣ１１が存在する場合はその充電電流の減少によって、第１トランジスタＱ１１に対する駆動電流（ベース電流）が減少していく（図１６の(b)のＢ部参照）。一方、第１トランジスタＱ１１のコレクタには、負荷電流と、時間とともに増加する高周波トランスＴ′の励磁電流とが流れている（図１６の(c)のＣ部参照）。
【００１２】
第１トランジスタＱ１１では、そのベース電流が閾値ＩBthを下回ると（図１６の(b)のＤ部参照）、第１トランジスタＱ１１はオフ状態になる（図１６の(a)のＥ部参照）。これにより、主巻線Ｔａ′における磁束は急減し、補助巻線Ｔｂ′には逆向きの起電力が生じる。したがって、第２トランジスタＱ１２のベースに順バイアス電圧が与えられ、第２トランジスタＱ１２がオンになる。
【００１３】
以降、第１トランジスタＱ１１及び第２トランジスタＱ１２のオン、オフ動作が交互に繰り返され、高周波トランスＴ′の２次巻線側より高周波交番電圧が出力される。高周波交番電圧は、出力側整流回路２３によって整流され、平滑回路２４によって平滑されることにより、所望の直流電圧が出力されることになる。
【００１４】
ここで、第１トランジスタＱ１１が例えばバイポーラトランジスタの場合、第１トランジスタＱ１１がオン状態のときに、そのベース電流が徐々に低減すると、第１トランジスタＱ１１のオン状態を維持することが難しくなり、図１６の(d)のＦ部に示すように、コレクタ−エミッタ間電圧が徐々に増加していく。これにより、図１６の(e)のＧ部に示すように、第１トランジスタＱ１１のオン期間の後半期間において、本来のオン状態におけるスイッチング損失に加え、上記コレクタ−エミッタ間電圧の増加によるスイッチング損失（図１６(e)の斜線で示す損失）が生じ、全体のスイッチング損失が増大するとった現象が生じる。
【００１５】
この現象は、第１トランジスタＱ１１が例えばＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）の場合であっても生じる。すなわち、ＭＯＳ−ＦＥＴの場合、オン抵抗の増加によって、ＭＯＳ−ＦＥＴのドレイン−ソース間の電圧が増加し、これによるスイッチング損失が増大する。
【００１６】
このように、自励式のスイッチング電源では、スイッチ素子のオン状態のときに、それに対して供給される駆動電流が徐々に減少していくことにより、スイッチ素子のオン期間の後半部分においてスイッチング損失が増大するといった問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本願発明は、上記した事情のもとで考え出されたものであって、自励式のスイッチング電源において、スイッチ素子のオン動作時にスイッチング損失の増大を抑制することのできる、スイッチング電源回路を提供することを、その課題とする。
【課題を解決するための手段】
【００１８】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１９】
本願発明によって提供されるスイッチング電源回路は、一次巻線側に相互に磁気的に結合された主巻線と補助巻線とを有するトランスと、前記主巻線に供給される直流電圧を断続するための少なくとも一対のスイッチ素子と、前記直流電圧の断続により前記補助巻線に誘起される電圧を用いて前記スイッチ素子をオン・オフ動作させる少なくとも一対の制御手段と、を備えた自励式のスイッチング電源回路であって、前記スイッチ素子は、前記補助巻線に誘起される電圧に基づく当該スイッチ素子に与えられる駆動電圧が所定の閾値を越えるか否かによって定まる当該スイッチ素子がオン動作する所定のオン期間を有するものであり、前記制御手段は、前記スイッチ素子の前記所定のオン期間が終了する前に、前記スイッチ素子を強制的にオン状態からオフ状態に変化させることを特徴としている（請求項１）。
【００２０】
この構成によれば、スイッチ素子は、それに与えられる駆動電圧が閾値を越えるか否かによって定まる、当該スイッチ素子がオン動作する所定のオン期間を有するものであるが、本願発明の制御手段は、スイッチ素子のオン期間が終了する前に強制的にスイッチ素子を強制的にオン状態からオフ状態に変化させる。従来の構成では、スイッチング用のトランジスタにおいてベース電流が低減することによりオン期間の後半部分においてスイッチング損失が生じていたが、本願発明によれば、後半部分におけるオン期間を除去するように、スイッチ素子を強制的にオン状態からオフ状態に変化させるので、スイッチング損失を確実に抑制することができる。
【００２１】
本願発明の好ましい実施の形態によれば、前記制御手段は、前記スイッチ素子に与えられる駆動電圧の供給時間を決定する時定数回路と、前記時定数回路で決定された供給時間が経過すると、前記スイッチ素子に与えられる駆動電圧の当該スイッチ素子への供給を強制的に停止させる供給停止回路と、によって構成されるとよい（請求項２）。
【００２２】
また、前記制御手段には、前記スイッチ素子に与えられる駆動電圧が供給されるとき、前記駆動電圧のレベル変化を促進する第１レベル変化促進回路がさらに設けられているとよい（請求項３）。
【００２３】
また、前記制御手段には、前記供給停止回路によって前記スイッチ素子に与えられる駆動電圧を停止させる際、前記駆動電圧のレベル変化を促進する第２レベル変化促進回路がさらに設けられているとよい（請求項４）。
【００２４】
また、前記時定数回路は、前記補助巻線に誘起される電圧のレベルが高くなるのに応じて前記駆動電圧の供給時間を短くするように当該供給時間を決定するとよい（請求項５）。
【００２５】
また、前記時定数回路は、前記補助巻線に接続された抵抗とコンデンサとで構成されるとともに、前記供給停止回路は、前記補助巻線の誘起電圧による前記コンデンサの充電電圧によって駆動され、前記駆動電圧の前記スイッチ素子への供給を制御する補助スイッチで構成され、前記コンデンサの充電電圧が所定の閾値を超えると、前記補助スイッチがオン状態になって前記駆動電圧の前記スイッチ素子への供給が停止されるとよい（請求項６）。
【００２６】
さらに、前記制御手段は、前記補助巻線に抵抗を介して並列に接続された可飽和リアクトルを有し、前記可飽和リアクトルの両端電圧に基づく電圧を前記スイッチ素子の制御端子に供給するとともに、前記抵抗に流れる電流に基づいて前記可飽和リアクトルがオンすることにより、前記スイッチ素子の制御端子に供給される電圧の前記スイッチ素子への供給を停止させるとよい（請求項７）。
【００２７】
この場合、前記制御手段は、前記可飽和リアクトルの両端が前記スイッチ素子の制御端子に接続され、前記可飽和リアクトルの両端電圧を前記スイッチ素子の制御端子に供給するものであるとよい（請求項８）。
【００２８】
本願発明の好ましい実施の形態によれば、前記制御手段は、一次巻線が前記可飽和リアクトルとして構成され、当該一次巻線が前記抵抗を介して前記補助巻線に接続されるとともに、二次巻線が前記スイッチ素子の制御端子に接続された高周波トランスからなり、前記二次巻線に誘起された電圧を前記スイッチ素子の制御端子に供給するものであるとよい（請求項９）。
【００２９】
本願発明のその他の特徴及び利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００３０】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００３１】
＜第１実施形態＞
図１は、本願発明の第１実施形態に係るスイッチング電源の回路構成を示す図である。このスイッチング電源は、いわゆる自励式のハーフ・ブリッジ型のものである。スイッチング電源は、一般に例えば商用交流電源からの交流電圧を整流、平滑化して得られた直流電圧を、スイッチ素子によってスイッチングすることにより高い周波数を有する交流電圧に変換し、この交流電圧から高周波トランスや整流平滑回路を用いて所望の直流電圧を生成して出力するものである。
【００３２】
図１に示すスイッチング電源は、例えば商用電源が入力される電源入力回路１を備え、電源入力回路１は、複数のコンデンサと複数のコイルとを有している。電源入力回路１には、入力側整流回路２が接続され、入力側整流回路２には、起動回路３が接続されているとともに、直列接続された２個の電解コンデンサＣａ，Ｃｂが並列に接続されている。
【００３３】
入力側整流回路２は、入力される商用交流電源からの交流電圧を整流、平滑化する回路であり、例えば図示しないダイオードブリッジ回路からなる。起動回路３は、入力側整流回路２からの供給電圧に基づいて、第１スイッチ素子ＳＷ１又は第２スイッチ素子ＳＷ２（後述）にいずれかを起動させるための電圧を供給するための回路であり、図示しないトランジスタや抵抗等からなる。
【００３４】
入力側整流回路２の両端には、直列接続された第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２が並列に接続されている。第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２は、例えばＭＯＳ−ＦＥＴによって構成されている。
【００３５】
入力側整流回路２の出力端Ｐａには、第１スイッチ素子ＳＷ１のドレイン端子（Ｄ）が接続されている。第１スイッチ素子ＳＷ１のゲート端子（Ｇ）及びソース端子（Ｓ）間には、第１発振制御回路１１が接続されている。第１スイッチ素子ＳＷ１のソース端子（Ｓ）には、第２スイッチ素子ＳＷ２のドレイン端子（Ｄ）が接続されている。また、入力側整流回路２の出力端Ｐｂには、第２スイッチ素子ＳＷ２のソース端子（Ｓ）が接続されている。第２スイッチ素子ＳＷ２のゲート端子（Ｇ）及びソース端子（Ｓ）間には、第２発振制御回路１２が接続されている。
【００３６】
高周波トランスＴの１次巻線側には、主巻線Ｔａが巻回されている。主巻線Ｔａは、その正極側が第１スイッチ素子ＳＷ１のソース端子（Ｓ）に接続されたインダクタンスＬａに接続され、その負極側が第１及び第２電解コンデンサＣａ，Ｃｂの接続点Ｐｃに接続されている。
【００３７】
第１及び第２発振制御回路１１，１２は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン、オフ動作をそれぞれ制御する回路であり、各スイッチ素子ＳＷ１，ＳＷ２のゲート端子（Ｇ）及びソース端子（Ｓ）に対応して２つの制御端子Ｇ，Ｓを有している。制御端子Ｇはゲート端子（Ｇ）に接続され、制御端子Ｓはソース端子（Ｓ）に接続されている。また、第１及び第２発振制御回路１１，１２は、電源が供給される端子として２つの電圧供給端子Ｐ１，Ｐ２を有している。
【００３８】
第１発振制御回路１１の電圧供給端子Ｐ１は第１補助巻線Ｔｂの正極側に接続され、電圧供給端子Ｐ２は第１補助巻線Ｔｂの負極側に接続されている。一方、第２発振制御回路１２の電圧供給端子Ｐ１は第２補助巻線Ｔｃの負極側に接続され、電圧供給端子Ｐ２は第２補助巻線Ｔｃの正極側に接続されている。
【００３９】
第１及び第２発振制御回路１１，１２は、上記のように、高周波トランスＴの第１及び第２補助巻線Ｔｂ，Ｔｃから電圧が供給され、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をそれぞれ制御する。
【００４０】
高周波トランスＴの２次巻線側には、出力側整流回路４が接続されており、出力側整流回路４には、平滑コイルＬｂ及び平滑コンデンサＣｃからなる平滑回路５が接続されている。
【００４１】
図２は、第１発振制御回路１１の回路構成を示す図である。なお、第１及び第２発振制御回路１１，１２は、同様の回路構成とされているため、以下、第１発振制御回路１１について主に説明する。
【００４２】
第１発振制御回路１１は、直列制御素子回路１３と、正帰還回路１４と、補助スイッチ回路１５と、時定数回路１６とをそれぞれ備えている。
【００４３】
第１発振制御回路１１の制御端子Ｇ及び制御端子Ｓ間には、これらの制御端子Ｇ，Ｓ間の出力電圧（第１スイッチ素子ＳＷ１の駆動電圧）を安定化させるためのツェナーダイオードＺＤ１が接続されている。詳細には、制御端子ＧにツェナーダイオードＺＤ１のカソード側が接続され、制御端子ＳにツェナーダイオードＺＤ１のアノード側が接続されている。
【００４４】
制御端子Ｇには、直列制御素子回路１３を構成するＰＮＰ型の第１トランジスタＱ１のコレクタが接続されている。第１トランジスタＱ１のエミッタには、抵抗Ｒ１及びダイオードＤ１を介して電圧供給端子Ｐ１が接続されている。なお、直列制御素子回路１３は、請求項に記載の「第１レベル変化促進回路」として機能する。
【００４５】
ダイオードＤ１は、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して負の電圧になったときに、第１トランジスタＱ１のベース・エミッタ間電圧が耐圧オーバし、第１トランジスタＱ１が破壊されるのを防止するためのものである。
【００４６】
第１トランジスタＱ１のベースには、電圧供給端子Ｐ１との間に介在された抵抗Ｒ２が接続されているとともに、制御端子Ｓとの間に介在された抵抗Ｒ３及び充電用コンデンサＣ１が接続されている。抵抗Ｒ３及び充電用コンデンサＣ１は、並列接続されている。
【００４７】
抵抗Ｒ２及び充電用コンデンサＣ１は、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して正の電圧になったときに、第１トランジスタＱ１をオン動作させるトリガー回路として機能するものである。
【００４８】
制御端子Ｇ，Ｓ間には、抵抗Ｒ４が接続されており、制御端子Ｇには、ダイオードＤ３を介してＮＰＮ型の第２トランジスタＱ２のコレクタが接続されている。第２トランジスタＱ２のエミッタは、制御端子Ｓ及び電圧供給端子Ｐ２に接続されている。これらダイオードＤ３と、第２トランジスタＱ２とで補助スイッチ回路１５を構成している。
【００４９】
補助スイッチ回路１５は、第１スイッチ素子ＳＷ１のオン状態をオフ状態に速やかに動作させるものである。なお、補助スイッチ回路１５は、請求項に記載の「供給停止回路」として機能する
【００５０】
第２トランジスタＱ２のベースには、抵抗Ｒ７が接続され、抵抗Ｒ７には、ＰＮＰ型の第３トランジスタＱ３のコレクタが接続されている。第３トランジスタＱ３は、そのエミッタが直接的に、そのベースが抵抗Ｒ５を介して電圧供給端子Ｐ１にそれぞれ接続されている。また、第３トランジスタＱ３のベースには、抵抗Ｒ６を介して第２トランジスタＱ２のコレクタが接続されている。すなわち、第３トランジスタＱ３には、抵抗Ｒ５，６によって分圧されたベース電圧が供給される。これら第３トランジスタＱ３及び抵抗Ｒ５〜Ｒ７は、正帰還回路１４を構成している。なお、正帰還回路１４は、補助スイッチ回路１５によって第１スイッチ素子ＳＷ１に与えられるゲート電圧を停止させる際、ゲート電圧のレベル変化を促進する機能を有しており、請求項に記載の「第２レベル変化促進回路」として機能する。
【００５１】
電圧供給端子Ｐ１，Ｐ２間には、抵抗Ｒ８，Ｒ９が並列接続されている。抵抗Ｒ８，Ｒ９同士は直列接続され、それらの中点と電圧供給端子Ｐ２との間には、充電用コンデンサＣ２及びダイオードＤ４が並列接続され、抵抗Ｒ８，Ｒ９の中点は、第２トランジスタＱ２のベースに接続されている。これら抵抗Ｒ８，９、充電用コンデンサＣ２、及びダイオードＤ４は、時定数回路１６を構成している。充電用コンデンサＣ２は、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して正の電圧になったときに、充電を行うものであり、ダイオードＤ４は、充電用コンデンサＣ２の充電電荷を放電させるためのものである。
【００５２】
すなわち、この時定数回路１６は、第１スイッチ素子ＳＷ１のオン状態の経過時間を決定するものである。詳細には、本来、第１スイッチ素子ＳＷ１は、図１６(a)のＡ〜Ｅ期間に示すように、そのゲート電圧が所定の閾値を越えるか否かによって定まる所定のオン期間を有しているが、この時定数回路１６によって決定される第１スイッチ素子ＳＷ１のオン期間は、図１６(a)のＨにおいてオフ状態となるように、上記所定のオン期間に対して短く設定されている。つまり、第１スイッチ素子ＳＷ１のオン状態からオフ状態になるタイミングが本来のオン、オフ動作に比べて、強制的に早くなるように設定されている。なお、時定数回路１６は、請求項に記載の「時定数回路」として機能する。
【００５３】
なお、上記第１発振制御回路１１において、第１ないし第３トランジスタＱ１〜Ｑ３には、同様の機能を有する他のスイッチ素子が用いられてもよく、第１ないし第３トランジスタＱ１〜Ｑ３を除く他の部品には、その機能が同等である限り、他の構成部品が用いられてもよい。
【００５４】
次に、上記回路構成における作用を説明する。
【００５５】
図３は、上記第１発振制御回路１１のＡ，Ｂ，Ｃ，Ｄの各点（図２参照）における波形及び第１ないし第３トランジスタＱ１〜Ｑ３のオン、オフ動作を示す図である。なお、図中、＋ＶPは補助巻線の正極側の電圧、−ＶPは補助巻線の負極側の電圧、ＶZ1はツェナーダイオードＺＤ１の両端電圧、ＶFZ1はツェナーダイオードＺＤ１の順方向電圧、ＶFD2はダイオードＤ２の順方向電圧、ＶFD4はダイオードＤ４の順方向電圧、ＶBCq1は第１トランジスタＱ１のベース・コレクタ間電圧である。
【００５６】
図１を参照して、電源入力回路１に、図示しない商用電源（例えばＡＣ１００Ｖ）が入力されると、入力側整流回路２において整流され、入力側整流回路２の後段から直流電源電圧が出力される。
【００５７】
ここで、高周波トランスＴの主巻線Ｔａの出力電圧の極性が、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２に対して正になるような極性になったとすると、その直後では、充電用コンデンサＣ１が未充電状態のため（図３の(c) のｔ１参照）、第１発振制御回路１１の第１トランジスタＱ１のベース電位は、エミッタ電位より以下となるので、第１トランジスタＱ１はオンされる（図３の(e) のｔ１参照）。これにより、図２のＢ点における電圧は、ツェナーダイオードＺＤ１の両端電圧まで上昇し（図３の(b) 参照）、これが駆動電圧になって第１スイッチ素子ＳＷ１がオンする。充電用コンデンサＣ１は、その後、徐々に充電される（図３の(c)参照）。
【００５８】
また、電圧供給端子Ｐ１，Ｐ２から供給される電圧は、抵抗Ｒ８，Ｒ９によって分圧され、その分圧電圧によって充電用コンデンサＣ２が徐々に充電される（図３に示すＤ点の波形のｔ１〜ｔ２期間参照）。そして、充電用コンデンサＣ２の両端電圧が第２トランジスタＱ２のベースの閾値Ｖｔｈを越えると（図３の(d)のｔ２参照）、第２トランジスタＱ２がオンする（図３の(f) のｔ２参照）。
【００５９】
第２トランジスタＱ２がオンすると、正帰還回路１４の第３トランジスタＱ３のベースに電圧供給端子Ｐ１，Ｐ２の電圧を抵抗Ｒ５，Ｒ６で分圧したバイアス電圧が供給されるので、当該第３トランジスタＱ３がオンする（図３の(g)参照）。この第３トランジスタＱ３のオンにより、第２トランジスタＱ２のベース電流が瞬間的に増加し（図３の(d)のｔ２−ｔ３期間参照）、第２トランジスタＱ２のオン状態を維持する。第２トランジスタＱ２がオン状態になると、図３のＢ点の波形に示すように、制御端子Ｇにおける電位が降下する。
【００６０】
さらに、第３トランジスタＱ３がオンすると、ダイオードＤ２のアノードに電圧供給端子Ｐ１の電圧が印加され、ダイオードＤ２に順方向の電流が流れて、充電用コンデンサＣ１が急速充電され、これにより、第１トランジスタＱ１がオフ状態になる。第１トランジスタＱ１がオフ状態になり、制御端子Ｇにおける電位が第１スイッチ素子ＳＷ１のゲート閾値を下回ると、第１スイッチ素子ＳＷ１はオフ状態となる。このとき、第３トランジスタＱ３がオンすることによって、第１スイッチ素子ＳＷ１に対する駆動電圧は、図３のＢ点の波形に示すように、徐々に減ずることなく、急速に低下するので、オン、オフ動作を決めるゲート閾値を即座に下回り、第１スイッチ素子ＳＷ１は、確実にかつ速やかにオフされる。
【００６１】
第１スイッチ素子ＳＷ１がオフすると、高周波トランスＴの主巻線Ｔａには、逆向きの電流が流れる。また、補助巻線Ｔｂにも逆向きの起電力が生じ、すなわち、後述するように、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して負の電圧になるので（図３の(a)参照）、第２及び第３トランジスタＱ２，Ｑ３もオフし（ｔ３〜ｔ４の期間参照）、充電用コンデンサＣ２の充電電荷は、ダイオードＤ４によって放電される。
【００６２】
このとき、補助巻線Ｔｃにも逆向きの起電力が生じ、第２発振制御回路１２に逆向きの起電力が供給され、上記したように、第１発振制御回路１１における動作と同様の動作が行われ、第２スイッチ素子ＳＷ２がオンされる。すなわち、図３に示す波形を参照すれば、第１発振制御回路１１のｔ３〜ｔ４の期間が第２発振制御回路１２のｔ１〜ｔ２の期間に相当する期間となり、以降、期間Ｔを一周期として第１スイッチ素子ＳＷ１がオンのときには、第２スイッチ素子ＳＷ２がオフし、第１スイッチ素子ＳＷ１がオフのときには、第２スイッチ素子ＳＷ２がオンするといった動作が交互に行われる。
【００６３】
上記のように、時定数回路１６によって第１スイッチ素子ＳＷ１のオン期間が決定され、このオン期間は、第１スイッチ素子ＳＷ１の所定のゲート閾値に基づく本来のオン期間に比べて、短く設定されている（図１６(a)のＡ〜Ｈ期間参照）。従来の構成では、スイッチング用のトランジスタにおいてベース電流が低減することにより、オン期間の後半においてスイッチング損失が生じていたが、本実施形態によれば、第１スイッチ素子ＳＷ１は、スイッチング損失が生じる前に強制的にオン状態からオフ状態にされるので、スイッチング損失が生じる期間が除去されることになり、結果的にスイッチング損失の発生を抑制することができる。したがって、スイッチング電源の出力電圧に対する入力電圧の影響を低減することができる。
【００６４】
また、正帰還回路１４の第３トランジスタＱ３がオンすることにより、制御端子Ｇに補助巻線Ｔｂの電圧を印加させていた第１トランジスタＱ１がオフするので、第１スイッチ素子ＳＷ１に対する駆動電圧を急速に低下させる。そのため、第１スイッチ素子ＳＷ１を確実にかつ速やかにオフさせることができ、スイッチング損失の生じる可能性を可及的に阻止することができる。
【００６５】
なお、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間（ｔ１〜ｔ２参照）は、電圧供給端子Ｐ１，Ｐ２間の電圧と、時定数回路１６の定数（抵抗Ｒ８，Ｒ９及び充電用コンデンサＣ２の定数）と、第２トランジスタＱ２のベース電圧の閾値とによってほぼ決まる。したがって、電圧供給端子Ｐ１，Ｐ２間の電圧が大きいほど（換言すれば高周波トランスＴの１次巻線側の入力電圧が高いほど）、オン期間は短くなり、スイッチング周波数は上昇することになる。そのため、図１に示したスイッチング電源のように、高周波トランスＴの主巻線Ｔａに直列にインダクタンスＬａを挿入している場合は、スイッチング周波数が高いほどインダクタンスＬａによる電圧降下が大きくなるので、入力電圧の変動の影響をある程度、緩和させることができる。
【００６６】
図４は、第１及び第２発振制御回路１１，１２の変形例を示す図である。この変形例は、図２に示した発振制御回路において、電圧供給端子Ｐ１と抵抗Ｒ９との間に、抵抗Ｒ１０とツェナーダイオードＺＤ２とからなる並列回路を介在したものである。その他の構成については、上記第１実施形態と略同様である。
【００６７】
抵抗Ｒ１０とツェナーダイオードＺＤ２とからなる並列回路を介在させることにより、電圧供給端子Ｐ１−Ｐ２間における電圧が所定電圧（ツェナーダイオードＺＤ２の両端電圧）以上になると、時定数回路１６で設定されていた第１トランジスタＱ１のオン期間を縮めることができる。すなわち、スイッチング周波数を上昇させることができる。したがって、抵抗Ｒ１０を適当な値に設定することにより、スイッチング周波数の変換範囲を拡大させることができるといった利点がある。
【００６８】
図５は、第１及び第２発振制御回路１１，１２の他の変形例を示す図である。この変形例は、図２に示した発振制御回路において、電圧供給端子Ｐ１と点Ａとの間に、コンデンサＣ３を介在させ、点Ａと制御端子Ｇとの間を、抵抗Ｒ１１で接続したものである。その他の構成については、上記第１実施形態と略同様である。
【００６９】
この構成によれば、コンデンサＣ３と抵抗Ｒ１１とによって、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をオフ状態からオン状態へ即座に移行させことができる。すなわち、例えば第１スイッチ素子ＳＷ１のオフ状態では、コンデンサＣ３に電荷が蓄えられる。このコンデンサＣ３に蓄えられた電荷は、第１スイッチ素子ＳＷ１のオン状態へ移行したときに、補助巻線Ｔｂの供給電圧に上乗せされるので、第１スイッチ素子ＳＷ１のオン状態への移行をスピードアップさせることができる。このとき、抵抗Ｒ１１は、第１トランジスタＱ１がオンするのにある程度時間遅れがあるため、それを補うための補助抵抗として機能する。
【００７０】
なお、コンデンサＣ３は、例えば第１スイッチ素子ＳＷ１のオン期間中に、このコンデンサＣ３による電圧降下によって第１スイッチ素子ＳＷ１が自然にオフしないように、その容量値を適切に選ぶ必要がある。
【００７１】
図６は、第１及び第２発振制御回路１１，１２の他の変形例を示す図である。この変形例では、図５に示した発振制御回路において、抵抗Ｒ８，Ｒ９の両端にツェナーダイオードＺＤ３を並列接続し、コンデンサＣ３と抵抗Ｒ９との間に、抵抗Ｒ１２を介在させたものである。その他の構成については、図５に示した変形例と略同様である。
【００７２】
この構成によれば、補助巻線Ｔｂからの出力電圧を抵抗Ｒ１２とツェナーダイオードＺＤ３によって、一定電圧にした上で、抵抗Ｒ１２によって充電用コンデンサＣ２を充電するようにしたものである。
【００７３】
すなわち、図１に示したハーフ・ブリッジ回路のように、高周波トランスＴの一次巻線側の電圧を２つの電解コンデンサＣａ，Ｃｂで分割して、中点電位を設定するタイプの回路の場合、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の各オン期間（他方のオフ期間）に差があると、中点電位が変動し、第１及び第２発振制御回路１１，１２の電圧供給端子Ｐ１−Ｐ２間に発生する正方向の電圧に差が生じる場合がある。
【００７４】
このような場合、補助巻線Ｔｂ，Ｔｃからの供給電圧によって第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間を変化させる第１及び第２発振制御回路１１，１２を用いると、中点電位の変化を助長するように働き、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間の差をさらに大きくする結果となる。
【００７５】
そこで、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間が補助巻線Ｔｂ又はＴｃの供給電圧に依存しないように、図２に示した第１及び第２発振制御回路１１，１２における時定数回路１６の電圧を、ツェナーダイオードＺＤ３によって一定にするようにしている。これにより、第１及び第２発振制御回路１１，１２の動作をより安定化させることができる。
【００７６】
なお、図６の発振制御回路では、第３トランジスタＱ３のコレクタ−エミッタ間にダイオードＤ５が並列接続されているが、ダイオードＤ５は、第３トランジスタＱ３の動作をより安定化させるためのものであり、図２、図４、及び図５に示した発振制御回路に用いてもよい。
【００７７】
図７は、第１及び第２発振制御回路１１，１２の他の変形例を示す図である。この変形例では、図２、図４ないし図６に示した発振制御回路と比してより簡略化され、かつよりコストダウンされた構成とされている。なお、図７に示す回路構成部品については、図２、図４ないし図６に示した発振制御回路の部品に対応するものには同一の記号を付している。
【００７８】
図７に示す変形例では、第１発振制御回路１１の制御端子Ｇ及び制御端子Ｓ間には、ツェナーダイオードＺＤ１が接続されているとともに、抵抗Ｒ３及び第２トランジスタＱ２が並列接続されている。詳細には、制御端子Ｇには第２トランジスタＱ２のコレクタが、制御端子Ｓには第２トランジスタＱ２のエミッタがそれぞれ接続されている。なお、第２トランジスタＱ２は、図２に示した補助スイッチ回路１５に相当する。
【００７９】
制御端子Ｇには、図２に示した発振制御回路には含まれていなかったコンデンサＣ４を介して電圧供給端子Ｐ１が接続されている。また、制御端子Ｇと電圧供給端子Ｐ１との間には、抵抗Ｒ６とコンデンサＣ３とが介在されている。
【００８０】
抵抗Ｒ６とコンデンサＣ３との接続点Ｅには、抵抗Ｒ５を介して第３トランジスタＱ３のベースが接続され、第３トランジスタＱ３のエミッタは、抵抗Ｒ１２を介して電圧供給端子Ｐ１に接続されている。第３トランジスタＱ３のコレクタは、第２トランジスタＱ２のベースに接続されている。なお、第３トランジスタＱ３、抵抗Ｒ５，Ｒ６、及びコンデンサＣ３は、図２に示した正帰還回路１４に相当する。
【００８１】
第２トランジスタＱ２のベースは、第３トランジスタＱ３のコレクタに接続されているとともに、抵抗Ｒ９及びツェナーダイオードＺＤ３を介して電圧供給端子Ｐ２に接続されている。抵抗Ｒ９とツェナーダイオードＺＤ３との接続点Ｆは、第３トランジスタＱ３のエミッタに接続されている。また、第２トランジスタＱ２のベースは、充電用コンデンサＣ２を介して電圧供給端子Ｐ２に接続されている。なお、抵抗Ｒ９及び充電用コンデンサＣ２は、図２に示した時定数回路１６に相当する。
【００８２】
この変形例の構成によれば、供給端子Ｐ１からコンデンサＣ４を介して供給される電圧によって、第１スイッチ素子ＳＷ１がオンされた後、抵抗Ｒ９及び充電用コンデンサＣ２による時定数回路１６によって所定時間経過後に、第２トランジスタＱ２がオンされたタイミングで、第１スイッチ素子ＳＷ１はオフ動作される。第１スイッチ素子ＳＷ１のオン期間は、時定数回路１６によって第１スイッチ素子ＳＷ１の所定のゲート閾値に基づく本来のオン期間に比べて、短く設定されているため（図１６(a)のＡ〜Ｈ期間参照）、図２に示した発振制御回路１１と同様に、第１スイッチ素子ＳＷ１は、スイッチング損失が生じる前に強制的にオン状態からオフ状態にされるので、スイッチング損失の発生を抑制することができる。
【００８３】
第２トランジスタＱ２がオンされると、第３トランジスタＱ３がオンされて、第３トランジスタＱ３は、正帰還用トランジスタとして動作することになり、第３トランジスタＱ３は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオフへの移行時間を短縮させる。
【００８４】
また、この変形例の構成によれば、時定数回路１６で設定される第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン時間を、コンデンサＣ３による微分特性による設定によって変化させることができる。
【００８５】
すなわち、例えば何らかの原因によって電圧供給端子Ｐ１−Ｐ２間の電圧が低くなった場合に、コンデンサＣ３による微分特性によってＥ点（図７参照）の電圧が低下し、Ｅ点の電圧がＦ点（図７参照）の電圧より低くなると、第３トランジスタＱ３がオン動作する。これにより、第２トランジスタＱ２にベース電流が流れ、第２トランジスタＱ２がオン動作する。そのため、制御端子Ｇにおける駆動電圧がゼロになり、第１又は第２スイッチ素子ＳＷ１，ＳＷ２をオフさせる。
【００８６】
抵抗Ｒ９及び充電用コンデンサＣ２による時定数回路１６では、電圧供給端子Ｐ１−Ｐ２間の電圧が低くなった場合、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン時間が長くなりすぎて、ＭＯＳ−ＦＥＴのゲート電圧がオン状態を維持できなくなるまで低下してしまうことがある。しかし、上記したように、Ｅ点の電圧がＦ点の電圧より低くなると、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をオフすることにより、上記不具合を防止することができる。
【００８７】
また、この変形例の構成によれば、新たに追加されたコンデンサＣ４は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の入力容量による、第１及び第２スイッチ素子ＳＷ１，ＳＷ２がオン動作するときの時間遅れを補償する機能を有する。すなわち、第１及び第２スイッチ素子ＳＷ１，ＳＷ２として用いられるＭＯＳ−ＦＥＴは、一般に、Ｃｉｓｓと呼称される入力容量と、ドレイン−ゲート間の容量によるミラー容量とを有している。
【００８８】
高電力用のＭＯＳ−ＦＥＴの場合は、入力容量Ｃｉｓｓだけで数１０００ｐＦの容量となる。そのため、抵抗素子を介してゲートに駆動電圧を供給すると、上記容量によってゲート電圧の上昇に時間がかかり、安定な発振状態に移行できない可能性がある。
【００８９】
そこで、コンデンサＣ４を追加することにより、補助巻線Ｔｂ，Ｔｃの出力電圧が変化すると、入力容量ＣｉｓｓとコンデンサＣ４との直列回路が構成されるので容量分割が生じ、直ちにゲート電圧を変化させることができる。したがって、ＭＯＳ−ＦＥＴのオン動作するときの立ち上がり時間を大幅に短縮することができ、安定な発振状態に即座に移行することができる。
【００９０】
なお、上記第１実施形態及び各変形例における第１及び第２発振制御回路１１，１２は、図８に示すように、プッシュ・プル型のスイッチング電源にも用いるようにしてもよい。
【００９１】
＜第２実施形態＞
第１実施形態に係る発振制御回路では、トランジスタといった能動素子を用いているため、回路構成が複雑になることがある。そこで、以下に示す第２実施形態の発振制御回路では、可飽和リアクトルを用いて回路構成を容易なものとしている。
【００９２】
図９は、第２実施形態に係る発振制御回路の構成を示す図である。この第２実施形態に係る発振制御回路は、図１に示したスイッチング電源の第１及び第２発振制御回路１１，１２に適用されるものである。第１実施形態と同様に、第１及び第２発振制御回路１１，１２の構成は同様とされるので、以下、第１発振制御回路１１の構成について主に説明する。
【００９３】
図９によれば、第１発振制御回路１１では、制御端子Ｇ及び制御端子Ｓには、直列接続されたツェナーダイオードＺＤ５，ＺＤ６が並列に接続されている。両ツェナーダイオードＺＤ５，ＺＤ６は、ともにそのカソード端子が制御端子Ｇ及び制御端子Ｓに接続され、アノード端子同士が互いに接続されている。
【００９４】
ツェナーダイオードＺＤ５，ＺＤ６は、第１スイッチ素子ＳＷ１となるＭＯＳ−ＦＥＴのゲート−ソース間を保護するためのものである。これらのツェナーダイオードＺＤ５，ＺＤ６の後段には、マグスイッチ回路１８が接続されている。マグスイッチ回路１８は、可飽和リアクトルＬ１によって構成されている。可飽和リアクトルＬ１については、後述する。
【００９５】
可飽和リアクトルＬ１の正極側と電圧供給端子Ｐ１との間には、オン時間制御回路１９が接続されている。オン時間制御回路１９は、直列接続された抵抗Ｒ１４及びダイオードＤ７と、直接接続された抵抗Ｒ１５及びダイオードＤ８とを並列に接続した回路で構成されている。なお、ダイオードＤ７のアノード側とダイオードＤ８のカソード側とが互いに接続され、電圧供給端子Ｐ１に接続されている。
【００９６】
図１０は、上記可飽和リアクトルＬ１のＢ（磁束密度）−Ｈ（磁界）特性を示す図である。同図によれば、この可飽和リアクトルＬ１は、磁界Ｈが変化しても磁束密度Ｂがほとんど変化しない（すなわちインダクタンスがほぼゼロとなる）領域（以下、「飽和領域」という。図１０のＡ1参照）と、わずかな磁界Ｈの変化で磁束密度Ｂが急速に変化する（すなわちインダクタンスが非常に大きい）領域（以下、「非飽和領域」という。図１０のＡ2参照）と、を有する角型のヒステリシス特性を有している。
【００９７】
したがって、この可飽和リアクトルＬ１の動作を、可飽和リアクトルＬ１の状態が飽和領域と非飽和領域との間において移行するように切り換えることにより、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２（図１参照）を適切にスイッチングすることができる。
【００９８】
すなわち、可飽和リアクトルＬ１に一定値以上の負荷電流が流れると、可飽和リアクトルＬ１は図１０におけるＢ−Ｈ特性において磁界Ｈが増大して飽和領域に移行し（(3)の状態参照）、インダクタンスがほぼ０になるので、可飽和リアクトルＬ１は、オン状態となる。
【００９９】
その後、可飽和リアクトルＬ１に流れる負荷電流が減少し、磁界Ｈが減少すると、可飽和リアクトルＬ１の磁束密度Ｂも減少していくが、高い残留磁束密度Ｂｒを有するといったヒステリシス特性のため、負荷電流がゼロになっても磁束密度Ｂは十分に減少せず、可飽和リアクトルＬ１は飽和領域に留まり、非飽和領域に移行せず（(4)の状態）、オフ状態にならない。
【０１００】
そこで、可飽和リアクトルＬ１に負荷電流とは逆方向のリセット電流を流すと、可飽和リアクトルＬ１を強制的に非飽和領域（(5)の状態参照）に移行させることができる。可飽和リアクトルＬ１にリセット電流が流れると、残留磁束密度Ｂｒが小さくなり、飽和領域から非飽和領域（図１０のＡ2参照）に移行し、インダクタンスが非常に大きくなるため、可飽和リアクトルＬ１は、オフ状態になる（図１０の(5)参照）。
【０１０１】
本第２実施形態に係る発振制御回路では、上記のような特性を有する可飽和リアクトルＬ１を利用して、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン、オフ制御を行っている。
【０１０２】
図１１は、上記発振制御回路のＧ，Ｈの各点（図９参照）における電圧波形と、可飽和リアクトルＬ１の電流波形を示す図である。図１１の可飽和リアクトルの電流波形の (1)から(3)までの期間は、可飽和リアクトルＬ１のＢ−Ｈ特性が図１０において(1)から(3)まで移行することを示している。
【０１０３】
可飽和リアクトルＬ１が図１０及び図１１の(1)（もしくは(1)′もしくは(1)″）の状態にあるとき、高周波トランスＴの補助巻線Ｔｂからの供給電圧が、電圧供給端子Ｐ１の電圧が電圧供給端子Ｐ２の電圧に対して正の電圧になるような極性になると、ダイオードＤ７と抵抗Ｒ１４を通じて可飽和リアクトルＬ１に電流が流れる（図１１の(b)のｔ１参照）。このとき、可飽和リアクトルＬ１は、非飽和領域であるため、オフ状態であり、Ｈ点では、電圧供給端子Ｐ１の電圧が供給され、その電圧が制御端子Ｇから出力される（図１１の(a), (b)のｔ１参照）。そのため、第１スイッチ素子ＳＷ１がオン状態となる。
【０１０４】
その後、可飽和リアクトルＬ１に流れる電流は、徐々に増加するが、可飽和リアクトルＬ１の非飽和領域（図１０の(2)参照）に至るまでは、可飽和リアクトルＬ１は、高インピーダンス状態であるため、スイッチとしてみるとオフ状態にある。そのため、制御端子Ｇ，Ｓ間には、正バイアス電圧が出力され、第１スイッチ素子ＳＷ１がオン状態を維持する（図１１の(a)のｔ１−ｔ２期間参照）。
【０１０５】
抵抗Ｒ１４のオン時間制御回路１９を介して可飽和リアクトルＬ１に流れる電流が増加し、非飽和領域から飽和領域に入ると(図１０の(2)から(3)に進むと)、可飽和リアクトルＬ１は急激に飽和し、インピーダンスがほとんどゼロとなり、スイッチとしてみるとオン状態となる。そのため、可飽和リアクトルＬ１の電圧降下はほぼゼロとなり（図１１の(c)のｔ２期間参照）、制御端子Ｇ，Ｓ間の電圧はゼロとなって、第１スイッチ素子ＳＷ１がオフする（図１１の(a) のｔ２期間参照）。すなわち、オン時間制御回路１９が第１スイッチ素子ＳＷ１のオン期間を定めていることになる。
【０１０６】
第１スイッチ素子ＳＷ１がオフすると、補助巻線Ｔｂからの供給電圧の極性が反転し、第２発振制御回路１２に接続された第２スイッチ素子ＳＷ２がオンする。
【０１０７】
そして、その後、高周波トランスＴの補助巻線Ｔｂからの供給電圧の極性が変化し、再び、可飽和リアクトルＬ１に負荷電流が流れると、可飽和リアクトルＬ１は、飽和領域に移行し、オフ状態からオン状態になり（図１０及び図１１の(1)→(2)→(3)参照）、以下、上記の動作が繰り返される。
【０１０８】
上記のように、第１スイッチ素子ＳＷ１のオン動作期間においては、可飽和リアクトルＬ１がオフすることによって、電圧供給端子Ｐ１，Ｐ２からの電圧（補助巻線Ｔｂからの供給電圧）が第１スイッチ素子ＳＷ１に供給される。そして、オン時間制御回路１９によって、可飽和リアクトルＬ１がオンするタイミングが決定され、可飽和リアクトルＬ１がオンしたとき、第１スイッチ素子ＳＷ１がオフする。そのため、オン時間制御回路１９による第１スイッチ素子ＳＷ１のオン期間をスイッチング損失が生じる前に第１スイッチ素子ＳＷ１がオフするように定めておけば（図１６(a)のＨ参照）、スイッチング損失が増大することを抑制することができる。
【０１０９】
また、可飽和リアクトルＬ１として用いられるコアの磁気特性は、図１０に示したように、わずかな磁界Ｈの変化で急激に非飽和領域から飽和領域に至る特性であり、かつ、非飽和領域では他の磁性体に比べて非常に大きな透磁率を有している。そのため、制御端子Ｇ，Ｓ間の出力電圧は、第１スイッチ素子ＳＷ１がオン状態を十分に維持できる電圧から急激にオフバイアス状態に移行させる電圧となる。そのため、例えば第１スイッチ素子ＳＷ１をオン状態からオフ状態に即座に移行させることができる。
【０１１０】
可飽和リアクトルＬ１が飽和したとき、電流は補助巻線Ｔｂの起電力と直列抵抗Ｒ１４で決まる電流まで急激に増加するが、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の動作が逆転するので、高周波トランスＴの励磁電流が反転し、補助巻線Ｔｂには逆向きの起電力を生じる。この飽和による電流増加期間は、極めて短時間である。
【０１１１】
なお、補助巻線Ｔｂの出力電圧の反転から可飽和リアクトルＬ１が飽和に至るまでの時間（第１及び第２スイッチ素子ＳＷ１,ＳＷ２のオン期間）は、可飽和リアクトルＬ１が飽和磁束密度と有効コア断面積、コイルの巻数、補助巻線Ｔｂからの供給電圧、抵抗Ｒ１４、電圧反転前の可飽和リアクトルＬ１の磁界Ｈ（リセット電流）に依存する。そのため、可飽和リアクトルＬ１の材料と寸法及びコイル巻数と補助巻線Ｔｂからの供給電圧が決まれば、あとは抵抗Ｒ１４とリセット電流を決める抵抗Ｒ１５でスイッチング周波数が決まる。
【０１１２】
上記リセット電流は、高周波トランスＴの補助巻線Ｔｂからの供給電圧の極性が反転したときに流れる可飽和リアクトルＬ１の電流を制限することで、リセット状態での可飽和リアクトルＬ１を図１０の(1)、(1)′、又は(1)″といった任意の状態にもっていくことができる。
【０１１３】
第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン期間は、磁束密度Ｂが大きいほど（リセットの深さが浅いほど）短くなる。
【０１１４】
一方、可飽和リアクトルＬ１の損失（鉄損≒ヒステリシス損）は、図１０に示すＢ−Ｈ特性上での動作軌跡が描くループ内の面積に比例するので、リセット電流が大きい（リセットが深い）ほど、損失は大きくなり、温度上昇も大きくなるので、大きな可飽和リアクトルＬ１が必要となる。
【０１１５】
したがって、所望の可飽和リアクトルの損失と、第１及び第２スイッチＳＷ１，ＳＷ２とのオン期間を満足させるように、可飽和リアクトルＬ１の巻数および図９の抵抗Ｒ１４，Ｒ１５の値を設定すればよい。
【０１１６】
ここで、抵抗定数として、Ｒ１４＝Ｒ１５の場合（この場合、ダイオードＤ７、Ｄ８は必要なく、単に抵抗Ｒ１４だけを直列に挿入すればよい。）、補助巻線Ｔｂからの供給電圧の正負両期間においては、リセット電流が同じになるので、リセットは最も深くなり、(1)の状態となる。また、抵抗Ｒ１４，Ｒ１５の定数の関係がＲ１５＞Ｒ１４であれば、リセット状態は(1)′あるいは(1)″というように浅くすることができる。
【０１１７】
なお、図９では、ダイオードＤ７，Ｄ８と抵抗Ｒ１４，Ｒ１５を用いて補助巻線Ｔｂの極性によってリセット電流を設定しているが、補助巻線Ｔｂからの供給電圧の極性によって制限電流を変化させることができるのであれば、他の回路部品を用いてもよい。
【０１１８】
図１２は、第２実施形態の第１及び第２発振制御回路の変形例を示す図である。この変形例では、図９に示した発振制御回路のオン時間制御回路１９が、直列接続された抵抗Ｒ１６及びコンデンサＣ６と、制限抵抗Ｒ１４とを並列に接続した回路によって構成されている。抵抗Ｒ１６及びコンデンサＣ６は、可飽和リアクトルＬ１の飽和領域から非飽和領域への移行スピードを促進させるためのものである。
【０１１９】
また、この変形例では、ツェナーダイオードＺＤ５と、可飽和リアクトルＬ１との間には、抵抗Ｒ１７とダイオードＤ９とからなる並列回路が介在されている。この抵抗Ｒ１７は、ツェナーダイオードＺＤ５、ＺＤ６への電流を制限し、損失を軽減するためのものである。抵抗Ｒ１７に並列に挿入されたダイオードＤ９は、可飽和リアクトルＬ１が飽和領域に入り、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をオフさせるときに、これらの入力容量に蓄積された電荷を速やかに放電し、オフへの移行時間を短縮するためのものである。その他の構成については、上記第２実施形態と略同様である。
【０１２０】
図１３は、第１及び第２発振制御回路の他の変形例を示す図である。この変形例では、マグスイッチ回路１８として高周波トランスＴ１が用いられている。この高周波トランスＴ１では、１次巻線側（図１３における右側）のコイルを可飽和リアクトルとして用い、高周波トランスＴ１の１次巻線側をオン時間制御回路１９を介して高周波トランスＴの補助巻線Ｔｂに接続し、高周波トランスＴ１の２次巻線側をツェナーダイオードＺＤ５，ＺＤ６を介して第１及び第２スイッチ素子ＳＷ１，ＳＷ２に接続している。なお、ツェナーダイオードＺＤ５と、高周波トランスＴ１との間に介在された抵抗Ｒ１８は、電圧制限用である。その他の構成については、上記第２実施形態と略同様である。
【０１２１】
上記構成によれば、１次巻線側の可飽和リアクトルが非飽和領域にある場合、本来の高周波トランスとして２次巻線側にコイルの巻数比に応じた電圧が出力され、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン制御を行うことができる。また、１次巻線側の可飽和リアクトルが飽和領域になる場合、本来の高周波トランスとしての動作は行われず、２次巻線側の出力はゼロになる。
【０１２２】
図１４は、第１及び第２発振制御回路の他の変形例を示す図である。この変形例では、図１２に示した抵抗Ｒ１６及びコンデンサＣ６を含むオン時間制御回路１９と、高周波トランスＴ１からなるマグスイッチ回路１８とを組み合わせた構成とされている。その他の構成については、図１３に示す変形例の構成と略同様である。
【０１２３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。
【図面の簡単な説明】
【０１２４】
【図１】本願発明の第１実施形態に係るスイッチング電源の回路構成を示す図である。
【図２】第１発振制御回路を示す図である。
【図３】第１発振制御回路のＡ，Ｂ，Ｃ，Ｄの各点における波形及び第１ないし第３トランジスタのオン、オフ動作を示す図である。
【図４】第１発振制御回路の変形例を示す図である。
【図５】第１発振制御回路の他の変形例を示す図である。
【図６】第１発振制御回路の他の変形例を示す図である。
【図７】第１発振制御回路の他の変形例を示す図である。
【図８】スイッチング電源の他の回路構成を示す図である。
【図９】第２実施形態に係るスイッチング電源に適用される第１及び第２発振制御回路の構成を示す図である。
【図１０】可飽和リアクトルのＢ（磁束密度）−Ｈ（磁界）特性を示す図である。
【図１１】発振制御回路のＡ，Ｂの各点における電圧波形と、可飽和リアクトルの電流波形を示す図である。
【図１２】第１発振制御回路の変形例を示す図である。
【図１３】第１発振制御回路の他の変形例を示す図である。
【図１４】第１発振制御回路の他の変形例を示す図である。
【図１５】従来の自励式のスイッチング電源（プッシュプル型）の一例を示す図である。
【図１６】従来の第１トランジスタの動作状態、ベース電流、コレクタ電流、コレクタ−エミッタ間電圧、及び損失を示す波形図である。
【符号の説明】
【０１２５】
１ 電源入力回路
２ 入力側整流回路
３ 起動回路
４ 出力側整流回路
５ 平滑回路
１１ 第１発振制御回路
１２ 第２発振制御回路
１３ 直列制御素子回路
１４ 正帰還回路
１５ 補助スイッチ回路
１６ 時定数回路
Ｑ１ 第１トランジスタ
Ｑ２ 第２トランジスタ
Ｑ３ 第３トランジスタ
ＳＷ１ 第１スイッチ素子
ＳＷ２ 第２スイッチ素子
Ｔ 高周波トランス
【特許請求の範囲】
【請求項１】
一次巻線側に相互に磁気的に結合された主巻線と補助巻線とを有するトランスと、
前記主巻線に供給される直流電圧を断続するための少なくとも一対のスイッチ素子と、
前記直流電圧の断続により前記補助巻線に誘起される電圧を用いて前記スイッチ素子をオン・オフ動作させる少なくとも一対の制御手段と、を備えた自励式のスイッチング電源回路であって、
前記スイッチ素子は、前記補助巻線に誘起される電圧に基づく当該スイッチ素子に与えられる駆動電圧が所定の閾値を越えるか否かによって定まる、当該スイッチ素子がオン動作する所定のオン期間を有するものであり、
前記制御手段は、前記スイッチ素子の前記所定のオン期間が終了する前に、前記スイッチ素子を強制的にオン状態からオフ状態に変化させることを特徴とする、スイッチング電源回路。
【請求項２】
前記制御手段は、
前記スイッチ素子に与えられる駆動電圧の供給時間を決定する時定数回路と、
前記時定数回路で決定された供給時間が経過すると、前記スイッチ素子に与えられる駆動電圧の当該スイッチ素子への供給を強制的に停止させる供給停止回路と、によって構成される、請求項１に記載のスイッチング電源回路。
【請求項３】
前記制御手段には、
前記スイッチ素子に与えられる駆動電圧が供給されるとき、前記駆動電圧のレベル変化を促進する第１レベル変化促進回路がさらに設けられている、請求項２に記載のスイッチング電源回路。
【請求項４】
前記制御手段には、
前記供給停止回路によって前記スイッチ素子に与えられる駆動電圧を停止させる際、前記駆動電圧のレベル変化を促進する第２レベル変化促進回路がさらに設けられている、請求項２又は３に記載のスイッチング電源回路。
【請求項５】
前記時定数回路は、前記補助巻線に誘起される電圧のレベルが高くなるのに応じて前記駆動電圧の供給時間を短くするように当該供給時間を決定する、請求項２ないし４のいずれかに記載のスイッチング電源回路。
【請求項６】
前記時定数回路は、前記補助巻線に接続された抵抗とコンデンサとで構成されるとともに、前記供給停止回路は、前記補助巻線の誘起電圧による前記コンデンサの充電電圧によって駆動され、前記駆動電圧の前記スイッチ素子への供給を制御する補助スイッチで構成され、
前記コンデンサの充電電圧が所定の閾値を超えると、前記補助スイッチがオン状態になって前記駆動電圧の前記スイッチ素子への供給が停止される、請求項２ないし５のいずれかに記載のスイッチング電源回路。
【請求項７】
前記制御手段は、前記補助巻線に抵抗を介して並列に接続された可飽和リアクトルを有し、前記可飽和リアクトルの両端電圧に基づく電圧を前記スイッチ素子の制御端子に供給するとともに、前記抵抗に流れる電流に基づいて前記可飽和リアクトルがオンすることにより、前記スイッチ素子の制御端子に供給される電圧の前記スイッチ素子への供給を停止させる、請求項１に記載のスイッチング電源回路。
【請求項８】
前記制御手段は、前記可飽和リアクトルの両端が前記スイッチ素子の制御端子に接続され、前記可飽和リアクトルの両端電圧を前記スイッチ素子の制御端子に供給するものである、請求項７に記載のスイッチング電源回路。
【請求項９】
前記制御手段は、一次巻線が前記可飽和リアクトルとして構成され、当該一次巻線が前記抵抗を介して前記補助巻線に接続されるとともに、二次巻線が前記スイッチ素子の制御端子に接続された高周波トランスからなり、前記二次巻線に誘起された電圧を前記スイッチ素子の制御端子に供給するものである、請求項７に記載のスイッチング電源回路。
【請求項１】
一次巻線側に相互に磁気的に結合された主巻線と補助巻線とを有するトランスと、
前記主巻線に供給される直流電圧を断続するための少なくとも一対のスイッチ素子と、
前記直流電圧の断続により前記補助巻線に誘起される電圧を用いて前記スイッチ素子をオン・オフ動作させる少なくとも一対の制御手段と、を備えた自励式のスイッチング電源回路であって、
前記スイッチ素子は、前記補助巻線に誘起される電圧に基づく当該スイッチ素子に与えられる駆動電圧が所定の閾値を越えるか否かによって定まる、当該スイッチ素子がオン動作する所定のオン期間を有するものであり、
前記制御手段は、前記スイッチ素子の前記所定のオン期間が終了する前に、前記スイッチ素子を強制的にオン状態からオフ状態に変化させることを特徴とする、スイッチング電源回路。
【請求項２】
前記制御手段は、
前記スイッチ素子に与えられる駆動電圧の供給時間を決定する時定数回路と、
前記時定数回路で決定された供給時間が経過すると、前記スイッチ素子に与えられる駆動電圧の当該スイッチ素子への供給を強制的に停止させる供給停止回路と、によって構成される、請求項１に記載のスイッチング電源回路。
【請求項３】
前記制御手段には、
前記スイッチ素子に与えられる駆動電圧が供給されるとき、前記駆動電圧のレベル変化を促進する第１レベル変化促進回路がさらに設けられている、請求項２に記載のスイッチング電源回路。
【請求項４】
前記制御手段には、
前記供給停止回路によって前記スイッチ素子に与えられる駆動電圧を停止させる際、前記駆動電圧のレベル変化を促進する第２レベル変化促進回路がさらに設けられている、請求項２又は３に記載のスイッチング電源回路。
【請求項５】
前記時定数回路は、前記補助巻線に誘起される電圧のレベルが高くなるのに応じて前記駆動電圧の供給時間を短くするように当該供給時間を決定する、請求項２ないし４のいずれかに記載のスイッチング電源回路。
【請求項６】
前記時定数回路は、前記補助巻線に接続された抵抗とコンデンサとで構成されるとともに、前記供給停止回路は、前記補助巻線の誘起電圧による前記コンデンサの充電電圧によって駆動され、前記駆動電圧の前記スイッチ素子への供給を制御する補助スイッチで構成され、
前記コンデンサの充電電圧が所定の閾値を超えると、前記補助スイッチがオン状態になって前記駆動電圧の前記スイッチ素子への供給が停止される、請求項２ないし５のいずれかに記載のスイッチング電源回路。
【請求項７】
前記制御手段は、前記補助巻線に抵抗を介して並列に接続された可飽和リアクトルを有し、前記可飽和リアクトルの両端電圧に基づく電圧を前記スイッチ素子の制御端子に供給するとともに、前記抵抗に流れる電流に基づいて前記可飽和リアクトルがオンすることにより、前記スイッチ素子の制御端子に供給される電圧の前記スイッチ素子への供給を停止させる、請求項１に記載のスイッチング電源回路。
【請求項８】
前記制御手段は、前記可飽和リアクトルの両端が前記スイッチ素子の制御端子に接続され、前記可飽和リアクトルの両端電圧を前記スイッチ素子の制御端子に供給するものである、請求項７に記載のスイッチング電源回路。
【請求項９】
前記制御手段は、一次巻線が前記可飽和リアクトルとして構成され、当該一次巻線が前記抵抗を介して前記補助巻線に接続されるとともに、二次巻線が前記スイッチ素子の制御端子に接続された高周波トランスからなり、前記二次巻線に誘起された電圧を前記スイッチ素子の制御端子に供給するものである、請求項７に記載のスイッチング電源回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００６−２３０１６０（Ｐ２００６−２３０１６０Ａ）
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願番号】特願２００５−４３８５１（Ｐ２００５−４３８５１）
【出願日】平成１７年２月２１日（２００５．２．２１）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願日】平成１７年２月２１日（２００５．２．２１）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
[ Back to top ]