データの無相関化
アナログ形式とデジタル形式の間での変換に適したデータを処理する装置（１００）であって、データを該データの少なくとも一部に基づいてスクランブルすることによってアナログ形式のデータをデジタル形式のデータに関して無相関化することに適したスクランブル部（１０１）を備える装置（１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータのスクランブルに関する。
【背景技術】
【０００２】
アナログ／デジタルコンバータ（ＡＤＣ）のデジタル出力からの切り替え動作はアナログ信号経路に結合し、最上位ビットがデジタル信号と高度に相関しているため、突出部または他の符号歪を生じさせる。
【０００３】
非特許文献１は、アナログ入力からデジタル出力を無相関化し、結合電力を広帯域ノイズに変換するためにランダム信号を用いたＸＯＲスクランブルを紹介している。スクランブル信号はデスクランブルのための別の信号として供給される。それに応じてスクランブルされた１６ビットＡＤＣを、例えば８ビット幅のベクトルを用いるテストプロセッサを有するアジレントテクノロジーの９３０００装置等の被試験体（ＤＵＴ）を試験する試験装置に接続すると、追加的なスクランブルビットが非効率的なサンプルのサイズを生じさせる。
【０００４】
ＸＯＲ論理に従ってデータビットを局所的に処理し、追加的な信号としてランダム化されたデータとともに送信されるランダム信号との、送信済みデジタル信号の上記のような無相関化により、例えばＬＦＳＲ（線形フィードバックシフトレジスタ）から生じるランダム信号がもたらされる。
【０００５】
ランダムスクランブルは改善された突出抑制を有することを可能にする。結合電力は突出部から広帯域ノイズに変換可能である。
【０００６】
しかしながら、ランダムスクランブルの手法は、ランダム信号を搬送するための更なるピンを必要とすることがあり、ＬＦＳＲまたはランダム信号発生部を実現すると、更なるノイズが生じ、信号伝送品質を劣化する可能性がある。
【０００７】
【非特許文献１】Ｒｏｂｅｒｔ Ｊｅｗｅｔｔ、Ｋｅｎ Ｐｏｕｌｔｏｎ、Ｋｕｏ−Ｃｈｉａｎｇ Ｈｓｉｅｈ、Ｊｏｅｙ Ｄｏｅｒｎｂｅｒｇ「Ａ １２ ｂｉｔ １２８ ＭＳａｍｐｌｅ／ｓ ＡＤＣ ｗｉｔｈ ０．０５ ＬＳＢ ＤＮＬ」、ＩＥＥＥ国際固体素子回路会議、１９９７年、論文ＦＡ８．４、１３８ページ
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、データの効率的なスクランブルを提供することである。かかる目的は独立請求項によって解決される。更なる実施形態は従属請求項において示す。
【課題を解決するための手段】
【０００９】
本発明の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する装置が提供され、かかる装置は、データを該データの少なくとも一部に基づいてスクランブルすることによりデジタル形式のデータに関してアナログ形式のデータを無相関化することに適したスクランブル部を備える。
【００１０】
別の例示的な実施形態によれば、測定装置が提供され、測定装置は、測定装置により実行される測定に関するデータを生成することに適したデータ生成部と、前述の特長を有する、生成データを該生成データの少なくとも一部に基づいてスクランブルするように生成データを処理する装置とを備える。
【００１１】
更に別の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する方法が提供され、かかる方法は、データを該データの少なくとも一部に基づいてスクランブルすることによりデジタル形式のデータに関してアナログ形式のデータを無相関化することを含む。
【００１２】
更に別の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理するコンピュータプログラムを記憶し、コンピュータプログラムがプロセッサによって実行される際に、前述の方法を制御または実行することに適したコンピュータ可読媒体が提供される。
【００１３】
更なる例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適した処理データのプログラム要素が提供され、かかるプログラム要素はプロセッサにより実行される際に、前述の方法を制御または実施することに適する。
【００１４】
更なる例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する装置が提供され、かかる装置は、デスクランブル部のデジタル入力でデジタル形式で供給されるデータがアナログ形式のデータに無相関化されるように、データを該データの少なくとも一部に基づいてデスクランブルすることに適したデスクランブル部を備える。
【００１５】
更に別の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する方法が提供され、かかる方法は、デジタル入力でデジタル形式で供給されるデータがアナログ形式のデータに無相関化されるように、データを該データの少なくとも一部に基づいてデスクランブルすることを含む。
【００１６】
本発明の実施形態は、任意の種類のデータキャリヤに記憶できる、もしくは任意の種類のデータキャリヤによって供給することができ、適切なデータ処理部の中で、または適切なデータ処理部によって実行される可能性のある１つまたは複数の適切なソフトウェアプログラムによって、部分的または完全に具現化または支援することができる。ソフトウェアプログラムまたはルーチンは、好ましくは信号のスクランブルまたはデスクランブルに適用できる。本発明の実施形態に係るデータをベースにしたスクランブル方式は、コンピュータプログラムによって、つまりソフトウェアによって、または１つまたは複数の特殊な電子最適化回路を使用して、つまりハードウェアの中で、またはハイブリッド形式で、つまりソフトウェア構成要素及びハードウェア構成要素によって、実行可能である。
【００１７】
「アナログ形式とデジタル形式の間での変換に適したデータ」という用語は、特に、アナログ情報を示すための形式であるデータを意味する。これはアナログデータから導出される、または導出することができる情報を伝えるアナログデータまたはデジタルデータを含み得る。特に本発明の実施形態は、例えばアナログデータをデジタルデータに変換する、及び／またはその逆を実行する、アナログデータ及びデジタルデータを扱うシステムで実現可能である。このような想定の元では、データスクランブルは、アナログデータとデジタルデータの間の望ましくないクロストークから生じる符号歪を防止または抑制するために有利となり得る。このようなシステムの例がＡＤＣ及びＤＡＣである。
【００１８】
用語「スクランブル」、また更に詳細には「無相関化」は、（線形）ＸＯＲ関数を適用することを含み得るか、あるいは（スクランブルされたデータが、スクランブルされていないデータに定数を加えることによって取得されるように）加算を含み得る。
【００１９】
例示的な実施形態によれば、例えばアナログデータとデジタルデータの変換を実施する等のデータ伝送路における突出抑制は、データ駆動式のスクランブルを使用して実行してもよい。言い換えると、処理または送信されるデータは、データをスクランブルするための信号として少なくとも部分的に直接的に使用される。言い換えると、データをスクランブルするためのランダムスクランブル信号用のソースとして別のランダム信号発生部を設ける代わりに、送信済みのデータがこれらのデータをスクランブルするためのソースとして使用される。従って、内蔵データをベースにしたデータスクランブルアーキテクチャが実現できる。
【００２０】
上記のようなシステムであれば、物理的に近いアナログ信号を表すデジタル情報の伝送との関連で実施できる。かかるシステムは、ＡＤＣ（アナログ／デジタルコンバータ）のデータ出力と、ＤＡＣ（デジタル／アナログコンバータ）のデータ入力とを含む。このような想定では、デジタル信号の切り替えノイズがアナログ信号の中で結合し得る。デジタルＭＳＢ（最上位ビット）は、通常アナログ信号に高度に相関している。従来、その結合電力が突出部として出現する。シールド、レイアウト、差動信号伝達のような結合を削減するための共通の手法の代替または補足のために、本発明の実施形態はデータ信号自体を活用して、このデータ信号をスクランブルする。言い換えると、データ信号と、適切な論理関連方式に基づいたデータ信号の組み合わせが、デジタル及び／またはアナログ信号伝送方式における突出の抑制または排除するために使用できる。
【００２１】
データ駆動式スクランブルを使用する上記のような突出抑制部は、特に試験装置で実施できる。電子デバイスを試験するために、特に、デジタル電子出力信号、試験信号または刺激信号を供給する集積電子回路が、被試験体の入力に送ってもよく、被試験体の応答信号は自動試験装置によって、例えば予想データとの比較によって評価できる。かかる自動試験装置は、ある特定の試験機能性、すなわち試験装置が実行できる試験関数またはルーチンを含む。試験機能性は、実行可能ソフトウェアコードの形で試験装置内に実装される。試験信号がかかる電子試験装置中で送信されると、信号がアナログ形式とデジタル形式の間で変換されることもあり得る。そのような変換方式で発生する可能性のある突出を抑制するために、本発明の実施形態は試験信号自体を使用し、突出の抑制に役立つ可能性のある試験信号をスクランブルする。デスクランブル後、試験信号を更に処理または分析してもよい。
【００２２】
従って、本発明の実施形態は、テストプロセッサとピン電子回路の間で、あるいは試験装置の内部で実施できる。更に一般的には、データ駆動式スクランブルによる突出抑制は、データをユーザに供給するための（ＤＡＣまたはＡＤＣのような）コンバータを実施する任意の情報伝送路の中で実施できる。切り替えはアナログ信号側での歪みを生じさせ、信号品質を劣化させ得る。また、信号の望ましくないクロスカップリングが発生し得る。デジタル信号で発生する「０」と「１」という論理値の間の切り替えがデジタル信号で発生すると、そのような切り替えアーチファクトは、例えば容量的または誘導的にアナログ信号経路に結合し得る。デジタル信号が伝送路の少なくとも一部に沿ってスクランブルされると、かかるアーチファクトを回避または削減できる。
【００２３】
部分的なランダム化は、上記のようなデータ信号をデータ信号でスクランブルすることによって達成できる。データ信号はいずれにせよ送信しなければならず、スクランブル及びデスクランブルのために人工的に発生させた別々のランダム生成信号を送信するために追加的な回線は必要ではない。勿論、信号自体がいずれにせよ送信されるため、信号はスクランブル及びデスクランブルに使用できる。
【００２４】
純粋なランダム手法と比較すると、本発明の実施形態は、信号送信のために不足すると想定される追加的な回線は必要ではない。従って、例示的な実施形態によれば効率的な高帯域幅伝送方式を実施できる。更に、スクランブル側とデスクランブル側両方でのランダム信号発生部を設けるための出費を回避することができ、かかる発生部に起因するあらゆる歪も回避できる。
【００２５】
特に、信号全体と共通した多すぎる信号特性を有さない最下位ビット（ＬＳＢ）は、データ信号と相対的に無相関である（擬似乱数状の）スクランブル信号として適切となり得る。従って、かかるビット、送信されたデータの別のビット、データ信号の一部あるいはデータ信号全体が、スクランブル及び／またはデスクランブルに使用できる。例えばＸＯＲ論理演算、ＡＮＤ論理演算、ＯＲ論理演算、論理ＮＯＴ演算、または他のブール関数、あるいは様々なブール関数の組み合わせ等のデータ信号のスクランブル信号による論理処理を実行できよう。
【００２６】
言い換えると、スクランブルされたデータワードは、入力ワード及び／または先行する入力ワードの関数であってよい。言い換えると、伝送路上で送信される実データまたは履歴データを、信号をスクランブルするために使用してもよい。実データ及び／または履歴（先に送信される）データを実際に／送信中のデータのスクランブルに使用すると、突出を抑制できるため、データ伝送の質を改善できる。このために履歴データを使用する際は、（例えばリングバッファ等の）メモリに記憶してもよい。
【００２７】
以下では、本発明の例示的な実施形態の正式な説明を行う。
【００２８】
専用の真にランダムな信号を使用する代わりに、デジタル信号のＬＳＢの「ランダム性」を利用して、全てのデータビットをランダム化してもよい。このランダム性は、定量の非線形性質から発し、ＡＤＣデータの場合には、更に遍在する熱雑音から発すると考えられる。
【００２９】
例えば、スクランブルされたビットは、スクランブルされていないデータビットの単純な線形（例えばＸＯＲ）関数であって、所望の、または可能な限り多くのＬＳＢを含み得る。
【００３０】
絶対的に必要ではないが、一般的には、スクランブルされたビットＸはスクランブルされていないビットＤの可逆ブールベクトル関数ｆ（）である。デスクランブルは、逆ブールベクトル関数ｇ（）をＸに適用する。
【００３１】
【数１】
【００３２】
【数２】
【００３３】
以下では、線形データ駆動式スクランブルを説明する。
【００３４】
これに関連して、「＋」は論理ＥＸＬＵＳＩＶＥＯＲ（ＸＯＲ）（排他的論理和）を意味し、「．」は論理ＡＮＤ（論理積）を意味し、ガロア体ＧＦ（２）が適用する。
【００３５】
ｆ（）は、Ｄの線形ベクトル関数である時、正則の（可逆）スクランブル行列Ｆで表すことができる。ｇ（）はデスクランブル行列Ｇ、逆Ｆ行列及びＧＦ（２）で示す。
【００３６】
【数３】
【００３７】
【数４】
【００３８】
更に線形データ駆動式スクランブルを参照すると、第１の例では最下位ビット（ＬＳＢ）でのスクランブルに関して示してある。この例は、以下の式で数学的に説明できる。
【００３９】
【数５】
【００４０】
【数６】
【００４１】
第２の例として、１つのみ除いた全てのデータビット（偶数Ｂ）によるスクランブルを説明する。かかる実施形態は、それが関与するデータビット数を大幅に増加する、または最大限にし、ランダム性を高めるまたは最大限にするために特に有利となり得る。列ごとに１データビットを排除すると、偶数Ｂに対し、行は線形独立となる（Ｆ正則）。このことを以下の式で示す。
【００４２】
【数７】
【００４３】
【数８】
【００４４】
線形データ駆動式スクランブルの第３の例はデータ（奇数Ｂ）に関する。
【００４５】
奇数Ｂの場合、第２の例に比較すると、例えばＦを正則にするためにＦ００を１に設定することができる。
【００４６】
【数９】
【００４７】
【数１０】
【００４８】
したがって、スクランブルされたビットがスクランブルされていないビットの可逆論理関数（つまり、他の入力パラメータがない）であり、デスクランブルが逆関数である例示的に実施形態に係る方法及び装置が提供される。このシステムは線形ＸＯＲ関数、正則スクランブル行列、及び逆スクランブル行列であるデスクランブル行列で実施できる。
【００４９】
例示的な実施形態によれば、デジタルデータがスクランブルされ、スクランブルされたデータが送信され、送信されたスクランブルデータがデスクランブルされ、デスクランブルデータがＤＡＣによってアナログ形式に変換されるシステムが提供される。
【００５０】
別の例示的な実施形態によれば、アナログデータがＡＤＣによってデジタル形式に変換され、変換されたデータがスクランブルされ、スクランブルされたデータが送信され、送信されたスクランブルデータがデスクランブルされるシステムが提供される。
【００５１】
次に本発明の更なる例示的な実施形態を説明する。以下では、データを処理する装置の更なる例示的な実施形態を説明するが、それらの実施形態は、測定装置、データを処理する方法、コンピュータ可読媒体、及びプログラム要素にも適用する。
【００５２】
スクランブル部は、処理中のデータを該処理中のデータに基づいてスクランブルすることに適し得る。このように、実際に処理されたデータストリームはデータキャリヤとして、及びスクランブル及び／またはデスクランブルのためのソースとして両方で同時に使用できる。
【００５３】
スクランブル部は、先に処理されたデータに基づいて処理中のデータをスクランブルすることに更に適し得る。かかる履歴データは（例えば、レジスタチェーン、つまりＦＩＦＯまたはキャッシュ）記憶装置内に記憶してもよく、データをスクランブルするためのソースとして後に使用してもよい。先に処理されたデータと実際に処理されたデータの間の相互関連は、処理中のデータと該処理中のデータ（の一部）との相互関連よりも更に低くなり得るため、スクランブル機能性は更に改善できる。
【００５４】
スクランブル部は、処理中のデータ、及び先に処理されたデータに基づいて、処理中のデータをスクランブルするために更に適し得る。先に処理されたデータと処理中のデータの組み合わせは、無相関化を更に強化し、従って突出抑制を向上することができる。
【００５５】
スクランブル部は、データの１ビットに基づいてデータをスクランブルすることに適し得る。１ビット、特に最下位ビットのみを採取することにより、データとスクランブル信号間の十分に低い相互関連を保証することができ、スクランブル手順及びデスクランブル手順を低い計算負荷で実行できる。
【００５６】
スクランブル部は、データ全体に基づいてデータをスクランブルすることに更に適し得る。大量のデータがスクランブルデータソースとして使用されるため、この処置を講じることにより、データを適切に混合することが可能になる。
【００５７】
スクランブル部は、更に、データを該データの少なくとも一部と論理的に結合することによりデータをスクランブルするために適し得る。このような論理結合は、ＸＯＲ関数、ＡＮＤ関数、ＯＲ関数、インバータ関数のような可逆ブール関数、あるいはこれらの論理関数または他の論理関数の任意の論理結合を含んでもよい。可逆であり得る、かかる論理結合は、突出または他のデータ処理アーチファクトを回避するために信号を迅速且つ確実にスクランブルすることを可能にする。
【００５８】
スクランブル部は、データを該データの少なくとも一部、更にランダム信号発生部によって供給されるランダム信号に基づいてスクランブルすることに適し得る。ランダムスクランブルとデータをベースにしたスクランブルの優位点を組み合わせることによって、高品質のスクランブル−デスクランブルシステムを提供できる。
【００５９】
かかる装置は、データを変換済みデータに変換する、特にアナログデータをデジタルデータに変換する、あるいはその逆を実行する変換部を備えてもよい。従って、変換部はＡＤＣまたはＤＡＣであり得る。デジタル信号が「高」と「低」の間の遷移を実行する際に発生する切り替え信号を抑制することが可能であり、そのような切り替えのアナログ信号に対する影響を排除または削減することが可能であるため、アナログデータとデジタルデータ間の変換の想定において本発明の例示的な実施形態に係るスクランブル方式を実施すると、変換の質を改善できる。従って、かかる切り替えアーチファクトによる信号の劣化を削減できる。
【００６０】
更に、装置は、スクランブルされたデータを該データの少なくとも一部に基づいてデスクランブルすることに適したデスクランブル部を備えてもよい。この処置を講じることにより、データの内容が更なる分析または処理に使用できるように、データをスクランブルデータから回復することができる。
【００６１】
以下では、測定装置の更なる例示的な実施形態を説明するが、かかる実施形態はデータを処理する装置、データを処理する方法、プログラム要素、及びコンピュータ可読媒体にも適用する。
【００６２】
測定装置は、アナログ／デジタルコンバータ、デジタル／アナログコンバータ、センサ装置、被試験体または物質を試験する試験装置、化学分析、生物学的解析及び／または製剤分析用の装置、流体の化合物を分離することに適した流体分離システム、キャピラリー電気泳動デバイス、液体クロマトグラフィ装置、ガスクロマトグラフィ装置、電子測定装置、質量分析装置の内の少なくとも１つを備え得る。更に一般的には、測定装置は、信号のスクランブル及び／またはデスクランブルが有利である任意の技術分野の測定装置であり得る。従って、測定装置は、例えば生命科学領域における電子工学用途及び測定用途の多くの分野、あるいは突出抑制が問題となる可能性があるアナログエレクトロニクスまたはデジタルエレクトロニクスの分野にも応用できる。
【発明を実施するための最良の形態】
【００６３】
上記以外の本発明の課題及び本発明の実施形態に付随する利点は、以下の更に詳細な実施形態の説明を添付の図面と共に参照することにより、容易に認識でき、更により良く理解できよう。実質的または機能的に同様または類似の特徴については、同一の参照符号により参照する。
【００６４】
各図面は概略図である。
【００６５】
図１を参照して、本発明の例示的な実施形態に係るデータを処理する装置１００を以下に説明する。
【００６６】
装置１００は、デジタルデータソース１０４によって供給されるデジタル信号を処理することに適している。デジタルデータソース１０４によって供給される信号は、データを該データの一部に基づいてスクランブルするスクランブル部１０１に供給される。言い換えると、データ自体が、図１の信号伝送路内で発生し得る突出を抑制するためにスクランブル部１０１によって処理され、デジタルデータソース１０４自体により発せられるデジタルデータは、スクランブル部１０１のスクランブルを制御または実行するための何らかの種類の制御信号として使用される。
【００６７】
スクランブル部１０１の出力では、スクランブルされたデータが供給され、信号伝送路１０５に沿って送信される。
【００６８】
スクランブルされたデータは、この伝送路１０５を通った後にデスクランブル部１０３の入力に供給される。デスクランブル部１０３は、デジタルデータソース１０４によって供給されたオリジナルデータを回復するためにスクランブルされたデータをデスクランブルする。このために、スクランブルされたデータは、スクランブルされたデータのデスクランブルを実行するための制御信号として使用される。言い換えると、スクランブルされたデータのデスクランブルは、スクランブルされたデータを使用してデスクランブル部１０３で実行可能である。
【００６９】
デスクランブル部１０３の出力で回復したデータが供給され、デジタル／アナログコンバータ１０２の入力に入力される。デジタル／アナログコンバータ１０２はその入力でデジタル形式であるデータを、デジタル／アナログコンバータ１０２の出力で供給されるアナログデータに変換する。このデータは更にアナログデータ処理宛先部１０６にも供給され得る。
【００７０】
このデータに基づいてスクランブル及びデスクランブルすることにより、データ生成部１０４から発せられるデジタルデータの切り替えの影響に起因して発生し得る突出は、装置１００の信号処理を大幅に改善できるように効率的に抑制できる。
【００７１】
図２は、本発明の別の例示的な実施形態に係るデータを処理する装置２００を示す。
【００７２】
図２によれば、アナログデータソース２０２は、アナログデータを発し後者をアナログ／デジタルコンバータ２０１の入力に供給する。アナログ／デジタルコンバータ２０１の出力では、デジタルデータが供給される。かかるデータは、スクランブル部１０１の制御入力で供給される、先に処理されたデータによって、実際に処理されるデータをスクランブルするスクランブル部１０１に送られる。このために、実際に処理されるデータをスクランブルするために使用される履歴データを遅延するようにＡＤＣ２０１とスクランブル部１０１の制御入力の間に遅延部２０３を設けることが想定される。
【００７３】
伝送路１０５に沿ってデータを送信した後で、スクランブルデータはデスクランブル部１０３に入力される。図１とは対照的に、デスクランブルされたデータ１０３は、先にスクランブルされたデータである制御データを使用してデスクランブルされ、遅延装置２０４は適切な遅延を実行する。その結果、実際に処理されるスクランブルデータは、デスクランブル部１０３によってデスクランブルされ、デジタルデータ処理宛先２０５に供給される。
【００７４】
図３を参照して、本発明の例示的な実施形態に係るデータを処理する装置３００を以下に説明する。
【００７５】
装置３００は、スクランブル部１０１に結合されるランダムスクランブル信号発生部３０１を更に有する点が、装置１００と異なる。また、このランダム信号発生部３０１と同期した別のスクランブル信号発生部３０２がデスクランブル部１０３に結合される。図３の実施形態では、スクランブル及びデスクランブルは両方により実行され、実データとランダムスクランブルデータがランダム信号発生部３０１、３０２によって供給される。
【００７６】
以下では、ＡＤＣデータのスクランブルを更に詳しく説明する。
【００７７】
本発明の実施形態は、更なる信号を必要としないステートレスな、純粋なデータ駆動式のスクランブルが、真のランダムスクランブルとほぼ同じ突出抑制を達成することを説明する。
【００７８】
全ての関連するデータ駆動式（更にはランダム駆動式）スクランブル方法を扱うことができる簡略なデスクランブルアーキテクチャを、特にテストプロセッサについて以下に説明する。特に、アジレント９３０００試験装置用のアナログフロントエンドチップは互換性のあるデータスクランブルをサポートできる。
【００７９】
次に、相互関連したノイズからどのようにして突出部が発生するのかを説明する。
【００８０】
特に、大きい低速の信号の場合、最上位ビットは変換された信号振幅と高度に相関している。図４の図４００の第１の行４０１は、ＬＳＢ、ＭＳＢ、及び振幅が最大測定限界に近い場合に、４０９６個のサンプルにおける４９９の期間での単一の正弦波で刺激される１６ビットＡＤＣからの全１６データビットの重ね合わせのスペクトルを示す。従って、第１の行４０１は、正弦波入力によるデジタルＡＤＣ出力の電力スペクトル密度を示す。
【００８１】
ＭＳＢは、他の強力な突出部の波頭に加えて正弦波周波数で強力な−９．９Ｂの突出部を示す。ＬＳＢは、ランダム幅ノイズ信号に似たほぼ平坦な電力スペクトル密度を示す。
【００８２】
総干渉をモデル化する全データビットの多重の算術合計は、正弦周波数で非常に強力な−０．７ｄＢの突出部を伝搬する。
【００８３】
結合係数が未知であるため、絶対突出レベルは意味を持たず、率のみが関連性を有する。
【００８４】
次に、突出による問題を克服または削減する、様々なスクランブル方法を説明する。
【００８５】
以下では、多様な簡略ステートレスＸＯＲベースのスクランブル方法を説明する。スクランブル信号はランダム信号とデータビットの部分集合を線形（ＸＯＲ）関数で結合する。
【００８６】
スクランブルのための以下の信号、つまりランダム信号のみ（「ランダム」）、ＡＤＣのＬＳＢのみ（「ＬＳＢ」）、全ＡＤＣデータビット（「データ」）、及びランダム信号と全ＡＤＣデータビット（「ランダム＋データ」）を比較する。
【００８７】
ランダム信号は、使用される場合、直接的または間接的にスクランブルデータバスを通して送信され、ステートレスデスクランブルを可能にする。これには更なるビットが必要になる。つまり、１６ビットのデータバスは１５コンバータビットまでしかサポートできない。
【００８８】
理論的には、スクランブラ及びデスクランブラが、スクランブル及びデスクランブルのための暗示的なランダムビットシーケンスと一致することが可能である。しかしながら、これには、それ以外の場合には必要ではない更なる（簡単ではない）同期が必要となる。真にランダムな信号を使用しない単純なデータ駆動方スクランブル方法が十分によく機能するため、ラインコーディングまたはランダム性を暗示する方式として知られるような更に複雑なスクランブル方式が理にかなっているとは考えられないが、可能ではあり、本発明の例示的な実施形態に従って同様に実現し得る。
【００８９】
以下において、Ｄはデジタル化されたワードを意味し、ｓはスカラースクランブル信号であり、ＸはＢビットでスクランブルされたワードであり、ｄはスカラーデスクランブル信号であり、ＹはＤに等しいデスクランブルされたワードである。ビット番号はゼロでカウントを開始し、ＭＳＢはつねにビット位置Ｂ−１にある。１５／１６ビット幅のＡＤＣをサポートする１６ビット幅のスクランブルデータポートＸが説明に使用される。
【００９０】
以下では、方法「ランダム」を説明する。
【００９１】
かかる方法は、最高１５のＡＤＣデータビット［１５：１］のＸＯＲ関数に従ってビット単位で処理されるスクランブル信号ｓとしてランダムビット信号ｒを使用する。簡略なデスクランブルの場合、ランダムスクランブル信号ｓは、スクランブルされたＡＤＣビットＸ［１５：１］とともにＸ、Ｘ［０］のＬＳＢとして伝送され、それは第１の（スクランブル）ＸＯＲを逆にするために第２のＸＯＲ演算を適用するために使用される（ｄ）。
【００９２】
% Scramble
s=r; % Scramble with random signal
X[0]=s; % Communicate dedicated scrambling signal
X[15:1]=bitxor(D[15:1], s); % Bitwise XOR with s
% Descramble
d=X[0];
Y[15:1]=bitxor(X[15:1], d); % Bitwise XOR with d
Y[0]=0;
【００９３】
この方法は、更なる明示的なスクランブル信号を必要とするため、ビット幅データポートＸは１５ビットのＡＤＣまでしかサポートできない。
【００９４】
真にランダムなスクランブル信号を使用すると強力なスクランブルが約束されるが、ランダムビットジェネレータとしてＬＳＦＲが必要となり、さらなるノイズをもたらすことがある。
【００９５】
次に、例示的な実施形態に係る方法「ＬＳＢ」を説明する。
【００９６】
この方法は、Ｘの部分として専用のスクランブルビットを必要とせずに、１６ビット幅のスクランブルポートＸ上で１６ビットのＡＤＣデータＤを送ることができる。
【００９７】
図４の第１の行４０１のＬＳＢのスペクトルはやや平坦であり、ランダムに見えるため、デジタルワードＤ［０］のＬＳＢはスクランブル信号ｓとして使用され、その結果ＬＳＢビット自体、Ｄ［１５：１］を除き全データビットとＸＯＲ関数を使用して論理的に処理される。ＬＳＢもＸＯＲ関数と処理される場合、Ｘ［０］は定数ゼロとなろう。デスクランブルの場合、ＬＳＢは他の全てのデータビットとともに再びＸＯＲ関数に従って論理的に処理され、当初のＸＯＲ演算を逆にする。
【００９８】
% Scramble
s=D[0]; % Scramble with LSB
X[0]=D[0]; % Keep LSB (scrambling signal) as is
X[15:1]=bitxor(D[15:1], s); % Bitwise XOR with s
% Descramble
d=X[0];
Y[15:1]=bitxor(X[15:1], d); % Bitwise XOR with d
Y[0]=X[0]; % Keep LSB as is
【００９９】
ＬＳＢを除き、デスクランブル演算は前述した方法「ランダム」と同じである。この実施形態のハードウェアの実現は非常に簡略である。
【０１００】
次に、本発明の別の例示的な実施形態による方法「データ」を説明する。
【０１０１】
単にＬＳＢを使用するだけの前述した「ＬＳＢ」方法とは異なり、この方法はその後全１６データビットとＸＯＲ関数で論理的に処理されるスクランブル信号ｓの中に全てのデータビットＤ［１５：０］を含めることによってランダム性を高めることに努めている。結果的に、ｉ番目のスクランブルビットＸ［ｉ］は、ｉ番目のビットが２つのＸＯＲ項に含まれるため、ｉ番目のビットを除く全てのデータビットＤ［ｊ］のＸＯＲである、ｊ≠Ｉ。偶数のビットの場合、同演算がデスクランブルも実行する。
【０１０２】
% Scramble
s=XOR(D[15:0]); % XOR of all 16 data bits
X[15:0]=bitxor(D[15:0], s); % Bitwise XOR of ALL bits with s
% Descramble
d=XOR(X[15:0]); % XOR of all 16 scrambled bits
Y[15:0]=bitxor(X[15:0], d); % Bitwise XOR of ALL bits with d
【０１０３】
演算はデータビットに関して対称であり、可変数のデータビットにおいて実施を容易にする。
【０１０４】
同演算を使用するデスクランブルの有効性は、例として４ビット幅のデータのＹ［０］に着目することによって理解できる。
【０１０５】
X[0]= +D[1]+D[2]+D[3]
X[1]=D[0] +D[2]+D[3]
X[2]=D[0]+D[1] +D[3]
X[3]=D[0]+D[1]+D[2]
Y[0]= +X[1]+X[2]+X[3]
【０１０６】
結合されたＸ［１］、Ｘ［２］、及びＸ［３］では、全てのデータビットが二度含まれ、三度含まれるＤ［０］を除き、ＸＯＲ関数を使用して処理される時に無効になる。すなわち、Ｙ［０］＝Ｄ［０］である。スクランブル及びデスクランブルはデータビットに関して対称であるため、Ｙの他のビットで崩壊が起こる。
【０１０７】
上記の条件の無効化は、Ｘの幅が偶数である時にのみ発生するものであり、関連した制約ではない。
【０１０８】
以下では、本発明の別の例示的な実施形態に係る方法「ランダム＋データ」を説明する。
【０１０９】
コンバータが１５未満のデータビットを有する時、ＬＳＢを解放することができ、ＬＳＢ、Ｄ［０］を真にランダムな信号ｒに結び付けることによって前述の方法「データ」を更に改善または改良できる。そこから、同じスクランブル及びデスクランブルを適用できる。
【０１１０】
% Scramble
D[0]=r; % Make the LSB truly random, D[15:1] from ADC
s=XOR(D[15:0]); % XOR of random signal and 15 bit data
X[15:0]=bitxor(D[15:0], s); % Bitwise XOR of ALL bits with s
% Descramble
d=XOR(X[15:0]);
Y[15:0]=bitxor(X[15:0], d); % Bitwise XOR of ALL bits with d
【０１１１】
次に、図４を参照し、更に詳細に、説明した多様な方法の比較を行う。
【０１１２】
図４は、スクランブルを行わずにスクランブルしたデジタルビットＸ（第１の行４０１）、スクランブル方法「ランダム」を行ってスクランブルしたデジタルビットＸ（第２の行４０２）、スクランブル方法「ＬＳＢ」を行ってスクランブルしたデジタルビットＸ（第３の行４０３）、スクランブル方法「データ」を行ってスクランブルしたデジタルビットＸ（第４の行４０４）、及びスクランブル方法「ランダム＋データ」を行ってスクランブルしたデジタルビットＸ（第５の行４０５）のスペクトルを示す。
【０１１３】
最初に、前述の方法の突出抑制を、最大測定限界の９９％の振幅及び４０９６個のサンプルで捕捉された４９９の周期の単一の正弦波を使用するスクランブルなしの方法と比較する。図４は、ＬＳＢ（左列４０６）、ＭＳＢ（中央列４０７）及び全ビットの算術的合計（右列４０８）の詳細な電力スペクトル密度を示す。これは最初にスクランブルなし（第１の行４０１）、次にすべての説明した方法「ランダム」（第２の行４０２）、「ＬＳＢ」（第３の行４０３）、「データ」（第４の行４０４）、及び「ランダム＋データ」（第５の行４０５）について示してある。ＭＡＴＬＡＢプログラムリストを以下に示す。
【０１１４】
ランダム信号が含まれているため、方法「ランダム」及び「ランダム＋データ」の突出抑制は約±１ｄｂの間で変化する。
【０１１５】
表１は、全ビットの合計の突出抑制、１６ビット幅インタフェースでの最大数のコンバータデータビット、及びデスクランブル方法に関して全ての方法を比較する。
【０１１６】
すなわち、表１は説明した全てのスクランブル方法の比較を示す表である。
【０１１７】
【表１】
【０１１８】
真にランダムな信号を含む両方の方法が最良の結果、つまり２０ｄＢの抑制を示している。ＬＳＢ方法が最も効果的ではなく、それでも１７ｄＢ分の突出を抑制するのに対し、全データビットの使用の効果は２ｄＢ少ないに過ぎない。全体的には、性能は驚くほど同じような結果であり、他の基準が選択に影響を及ぼすことを可能にする。前述のように、更に複雑なスクランブルは不必要である。
【０１１９】
方法「データ」は、その簡略性から１６ビットＡＤＣにとって、また更にビットが少ないＡＤＣにとって特に有利であり得る。１５ビットまでのＡＤＣの場合、「ランダム＋データ」を同じデスクランブル方法でサポートできよう。
【０１２０】
以下では、本発明の例示的な実施形態に係るハードウェアアーキテクチャを説明する。
【０１２１】
１つの簡略なハードウェアアーキテクチャは、３つ全ての説明した方法、「ランダム」、「データ」、及び「ランダム＋データ」をサポートできる。３つ全てのケースで、デスクランブル信号ｄが、全てのスクランブルビットＸ［１５：０］に適用される、スクランブルビットＸ［１５：０］の加重和として表すことができる。
【０１２２】
d=XOR(W[0]&X[0], W[1]&X[1], ..., W[15]&X[15])
Y[15:0]=bitxor(X[15:0], d)
【０１２３】
加重ワードＷがプログラム可能である時、全ての関連するケースを単一のアーキテクチャで表すことができる。更に詳細には表２を参照。
【０１２４】
【表２】
【０１２５】
図５は、測定装置５００、例えば本発明の例示的な実施形態によるスクランブル−デスクランブル方式が実施される被試験体を試験する試験装置を示す。
【０１２６】
データ生成部５０１は、データ、例えばテストシーケンスまたは被試験体（ＤＵＴ）を試験するための試験に関連するデータを生成する。このデータは、該データをアナログ形式からデジタル形式に変換するアナログ／デジタルコンバータ５０２に送ってもよい。デジタルデータ項目Ｄ［ｉ］は、データ項目Ｄ［ｉ］をこれらのデータ項目Ｄ［ｉ］でスクランブルすることによりスクランブルデータ項目Ｘ［ｉ］に変換される。このため、ＸＯＲ部５０３が対応する論理関連を実行するために供給される。
【０１２７】
次に、処理された信号が元のデータ信号を回復する部に送信される。信号Ｘ［ｉ］は、信号Ｘ［ｉ］を制御信号Ｗ［ｉ］に論理的に結合し、ユーザによって定義された方法で、所望のスクランブル方式（例えば「ＬＳＢ」または「データ」）を選択できるようにする（オプションの）ＡＮＤ部５０４内で論理的に結び付けられる。次に、ＡＮＤ部５０４の出力でのこれらの信号は、追加的なＸＯＲブロック５０３を使用して信号Ｘ［ｉ］と組み合わせて処理される信号をその出力で供給する追加的なＸＯＲ部５０３に送られる。更にＸＯＲブロック５０３の出力では、ＤＵＴを試験するための根拠としてテストプロセッサ５０５に送る処理済みの信号Ｙ［ｉ］が供給される。
【０１２８】
図５の第１ブロック５０６は、データ駆動式スクランブルを用いるアナログフロントエンドであり、第２ブロック５０７はテストプロセッサでのデスクランブル部分として示す。図５の第２ブロック５０７はテストプロセッサ用のデスクランブルアーキテクチャを示し、第１ブロック５０６はアナログフロントエンドでのスクランブル方法データを示す。従って、図５はフロントエンドでのデータ駆動式スクランブルとともに示すテストプロセッサのためのデスクランブルアーキテクチャを示す図である。
【０１２９】
図５のデスクランブルアーキテクチャを方法「ランダム」に適用すると、ランダムビットＸ（０）はそれ自体とＸＯＲ関数に従って論理的に処理されるため、Ｙ［０］は所望のように定数ゼロになる。
【０１３０】
結論としては、追加的なスクランブル信号を必要とせず、真にランダムなスクランブルと同程度に効果的に突出を抑制し、従って多くのケースに対して適切である単純なデータ駆動式スクランブルを提供できる。
【０１３１】
単純な一般デスクランブルハードウェアアーキテクチャが、最高１６ビット以上のＡＤＣのデータ駆動式スクランブル、及び最高１５ビット以上のＡＤＣのランダムスクランブルをサポートする試験プロセスのために開示される。スクランブルされたワードの幅は偶数でなければならない。
【０１３２】
例えば、アジレント９３０００テストプロセッサ用のアナログフロントエンドは、互換性を有し、効果的なスクランブル方法をサポートする必要がある。
【０１３３】
ＤＡＣデータのスクランブルは、（スクランブルされた）サンプルメモリを充填する前処理ソフトウェアで発生し得る。
【０１３４】
用語「備える」は、他の要素や特性を排除するものではなく、また、「一つの」は複数を排除するものではないことに注意されたい。別々の実施形態に関連して記載される要素は組み合わせてもよい。また、請求項中の参照符号は請求の範囲を制限するものと解釈すべきでない。
【図面の簡単な説明】
【０１３５】
【図１】本発明の例示的な実施形態に係るデータを処理する装置を示す図である。
【図２】本発明の例示的な実施形態に係るデータを処理する装置を示す図である。
【図３】本発明の例示的な実施形態に係るデータを処理する装置を示す図である。
【図４】本発明の別の例示的な実施形態に係る、処理される信号を示す図である。
【図５】本発明の例示的な実施形態に係る試験装置用にデータを処理する装置を示す図である。
【符号の説明】
【０１３６】
１００ 装置
１０１ スクランブル部
１０２ デジタル／アナログコンバータ
１０３ デスクランブル部
１０４ デジタルデータソース
１０５ 伝送路
１０６ アナログデータ処理宛先部
【技術分野】
【０００１】
本発明はデータのスクランブルに関する。
【背景技術】
【０００２】
アナログ／デジタルコンバータ（ＡＤＣ）のデジタル出力からの切り替え動作はアナログ信号経路に結合し、最上位ビットがデジタル信号と高度に相関しているため、突出部または他の符号歪を生じさせる。
【０００３】
非特許文献１は、アナログ入力からデジタル出力を無相関化し、結合電力を広帯域ノイズに変換するためにランダム信号を用いたＸＯＲスクランブルを紹介している。スクランブル信号はデスクランブルのための別の信号として供給される。それに応じてスクランブルされた１６ビットＡＤＣを、例えば８ビット幅のベクトルを用いるテストプロセッサを有するアジレントテクノロジーの９３０００装置等の被試験体（ＤＵＴ）を試験する試験装置に接続すると、追加的なスクランブルビットが非効率的なサンプルのサイズを生じさせる。
【０００４】
ＸＯＲ論理に従ってデータビットを局所的に処理し、追加的な信号としてランダム化されたデータとともに送信されるランダム信号との、送信済みデジタル信号の上記のような無相関化により、例えばＬＦＳＲ（線形フィードバックシフトレジスタ）から生じるランダム信号がもたらされる。
【０００５】
ランダムスクランブルは改善された突出抑制を有することを可能にする。結合電力は突出部から広帯域ノイズに変換可能である。
【０００６】
しかしながら、ランダムスクランブルの手法は、ランダム信号を搬送するための更なるピンを必要とすることがあり、ＬＦＳＲまたはランダム信号発生部を実現すると、更なるノイズが生じ、信号伝送品質を劣化する可能性がある。
【０００７】
【非特許文献１】Ｒｏｂｅｒｔ Ｊｅｗｅｔｔ、Ｋｅｎ Ｐｏｕｌｔｏｎ、Ｋｕｏ−Ｃｈｉａｎｇ Ｈｓｉｅｈ、Ｊｏｅｙ Ｄｏｅｒｎｂｅｒｇ「Ａ １２ ｂｉｔ １２８ ＭＳａｍｐｌｅ／ｓ ＡＤＣ ｗｉｔｈ ０．０５ ＬＳＢ ＤＮＬ」、ＩＥＥＥ国際固体素子回路会議、１９９７年、論文ＦＡ８．４、１３８ページ
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、データの効率的なスクランブルを提供することである。かかる目的は独立請求項によって解決される。更なる実施形態は従属請求項において示す。
【課題を解決するための手段】
【０００９】
本発明の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する装置が提供され、かかる装置は、データを該データの少なくとも一部に基づいてスクランブルすることによりデジタル形式のデータに関してアナログ形式のデータを無相関化することに適したスクランブル部を備える。
【００１０】
別の例示的な実施形態によれば、測定装置が提供され、測定装置は、測定装置により実行される測定に関するデータを生成することに適したデータ生成部と、前述の特長を有する、生成データを該生成データの少なくとも一部に基づいてスクランブルするように生成データを処理する装置とを備える。
【００１１】
更に別の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する方法が提供され、かかる方法は、データを該データの少なくとも一部に基づいてスクランブルすることによりデジタル形式のデータに関してアナログ形式のデータを無相関化することを含む。
【００１２】
更に別の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理するコンピュータプログラムを記憶し、コンピュータプログラムがプロセッサによって実行される際に、前述の方法を制御または実行することに適したコンピュータ可読媒体が提供される。
【００１３】
更なる例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適した処理データのプログラム要素が提供され、かかるプログラム要素はプロセッサにより実行される際に、前述の方法を制御または実施することに適する。
【００１４】
更なる例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する装置が提供され、かかる装置は、デスクランブル部のデジタル入力でデジタル形式で供給されるデータがアナログ形式のデータに無相関化されるように、データを該データの少なくとも一部に基づいてデスクランブルすることに適したデスクランブル部を備える。
【００１５】
更に別の例示的な実施形態によれば、アナログ形式とデジタル形式の間での変換に適したデータを処理する方法が提供され、かかる方法は、デジタル入力でデジタル形式で供給されるデータがアナログ形式のデータに無相関化されるように、データを該データの少なくとも一部に基づいてデスクランブルすることを含む。
【００１６】
本発明の実施形態は、任意の種類のデータキャリヤに記憶できる、もしくは任意の種類のデータキャリヤによって供給することができ、適切なデータ処理部の中で、または適切なデータ処理部によって実行される可能性のある１つまたは複数の適切なソフトウェアプログラムによって、部分的または完全に具現化または支援することができる。ソフトウェアプログラムまたはルーチンは、好ましくは信号のスクランブルまたはデスクランブルに適用できる。本発明の実施形態に係るデータをベースにしたスクランブル方式は、コンピュータプログラムによって、つまりソフトウェアによって、または１つまたは複数の特殊な電子最適化回路を使用して、つまりハードウェアの中で、またはハイブリッド形式で、つまりソフトウェア構成要素及びハードウェア構成要素によって、実行可能である。
【００１７】
「アナログ形式とデジタル形式の間での変換に適したデータ」という用語は、特に、アナログ情報を示すための形式であるデータを意味する。これはアナログデータから導出される、または導出することができる情報を伝えるアナログデータまたはデジタルデータを含み得る。特に本発明の実施形態は、例えばアナログデータをデジタルデータに変換する、及び／またはその逆を実行する、アナログデータ及びデジタルデータを扱うシステムで実現可能である。このような想定の元では、データスクランブルは、アナログデータとデジタルデータの間の望ましくないクロストークから生じる符号歪を防止または抑制するために有利となり得る。このようなシステムの例がＡＤＣ及びＤＡＣである。
【００１８】
用語「スクランブル」、また更に詳細には「無相関化」は、（線形）ＸＯＲ関数を適用することを含み得るか、あるいは（スクランブルされたデータが、スクランブルされていないデータに定数を加えることによって取得されるように）加算を含み得る。
【００１９】
例示的な実施形態によれば、例えばアナログデータとデジタルデータの変換を実施する等のデータ伝送路における突出抑制は、データ駆動式のスクランブルを使用して実行してもよい。言い換えると、処理または送信されるデータは、データをスクランブルするための信号として少なくとも部分的に直接的に使用される。言い換えると、データをスクランブルするためのランダムスクランブル信号用のソースとして別のランダム信号発生部を設ける代わりに、送信済みのデータがこれらのデータをスクランブルするためのソースとして使用される。従って、内蔵データをベースにしたデータスクランブルアーキテクチャが実現できる。
【００２０】
上記のようなシステムであれば、物理的に近いアナログ信号を表すデジタル情報の伝送との関連で実施できる。かかるシステムは、ＡＤＣ（アナログ／デジタルコンバータ）のデータ出力と、ＤＡＣ（デジタル／アナログコンバータ）のデータ入力とを含む。このような想定では、デジタル信号の切り替えノイズがアナログ信号の中で結合し得る。デジタルＭＳＢ（最上位ビット）は、通常アナログ信号に高度に相関している。従来、その結合電力が突出部として出現する。シールド、レイアウト、差動信号伝達のような結合を削減するための共通の手法の代替または補足のために、本発明の実施形態はデータ信号自体を活用して、このデータ信号をスクランブルする。言い換えると、データ信号と、適切な論理関連方式に基づいたデータ信号の組み合わせが、デジタル及び／またはアナログ信号伝送方式における突出の抑制または排除するために使用できる。
【００２１】
データ駆動式スクランブルを使用する上記のような突出抑制部は、特に試験装置で実施できる。電子デバイスを試験するために、特に、デジタル電子出力信号、試験信号または刺激信号を供給する集積電子回路が、被試験体の入力に送ってもよく、被試験体の応答信号は自動試験装置によって、例えば予想データとの比較によって評価できる。かかる自動試験装置は、ある特定の試験機能性、すなわち試験装置が実行できる試験関数またはルーチンを含む。試験機能性は、実行可能ソフトウェアコードの形で試験装置内に実装される。試験信号がかかる電子試験装置中で送信されると、信号がアナログ形式とデジタル形式の間で変換されることもあり得る。そのような変換方式で発生する可能性のある突出を抑制するために、本発明の実施形態は試験信号自体を使用し、突出の抑制に役立つ可能性のある試験信号をスクランブルする。デスクランブル後、試験信号を更に処理または分析してもよい。
【００２２】
従って、本発明の実施形態は、テストプロセッサとピン電子回路の間で、あるいは試験装置の内部で実施できる。更に一般的には、データ駆動式スクランブルによる突出抑制は、データをユーザに供給するための（ＤＡＣまたはＡＤＣのような）コンバータを実施する任意の情報伝送路の中で実施できる。切り替えはアナログ信号側での歪みを生じさせ、信号品質を劣化させ得る。また、信号の望ましくないクロスカップリングが発生し得る。デジタル信号で発生する「０」と「１」という論理値の間の切り替えがデジタル信号で発生すると、そのような切り替えアーチファクトは、例えば容量的または誘導的にアナログ信号経路に結合し得る。デジタル信号が伝送路の少なくとも一部に沿ってスクランブルされると、かかるアーチファクトを回避または削減できる。
【００２３】
部分的なランダム化は、上記のようなデータ信号をデータ信号でスクランブルすることによって達成できる。データ信号はいずれにせよ送信しなければならず、スクランブル及びデスクランブルのために人工的に発生させた別々のランダム生成信号を送信するために追加的な回線は必要ではない。勿論、信号自体がいずれにせよ送信されるため、信号はスクランブル及びデスクランブルに使用できる。
【００２４】
純粋なランダム手法と比較すると、本発明の実施形態は、信号送信のために不足すると想定される追加的な回線は必要ではない。従って、例示的な実施形態によれば効率的な高帯域幅伝送方式を実施できる。更に、スクランブル側とデスクランブル側両方でのランダム信号発生部を設けるための出費を回避することができ、かかる発生部に起因するあらゆる歪も回避できる。
【００２５】
特に、信号全体と共通した多すぎる信号特性を有さない最下位ビット（ＬＳＢ）は、データ信号と相対的に無相関である（擬似乱数状の）スクランブル信号として適切となり得る。従って、かかるビット、送信されたデータの別のビット、データ信号の一部あるいはデータ信号全体が、スクランブル及び／またはデスクランブルに使用できる。例えばＸＯＲ論理演算、ＡＮＤ論理演算、ＯＲ論理演算、論理ＮＯＴ演算、または他のブール関数、あるいは様々なブール関数の組み合わせ等のデータ信号のスクランブル信号による論理処理を実行できよう。
【００２６】
言い換えると、スクランブルされたデータワードは、入力ワード及び／または先行する入力ワードの関数であってよい。言い換えると、伝送路上で送信される実データまたは履歴データを、信号をスクランブルするために使用してもよい。実データ及び／または履歴（先に送信される）データを実際に／送信中のデータのスクランブルに使用すると、突出を抑制できるため、データ伝送の質を改善できる。このために履歴データを使用する際は、（例えばリングバッファ等の）メモリに記憶してもよい。
【００２７】
以下では、本発明の例示的な実施形態の正式な説明を行う。
【００２８】
専用の真にランダムな信号を使用する代わりに、デジタル信号のＬＳＢの「ランダム性」を利用して、全てのデータビットをランダム化してもよい。このランダム性は、定量の非線形性質から発し、ＡＤＣデータの場合には、更に遍在する熱雑音から発すると考えられる。
【００２９】
例えば、スクランブルされたビットは、スクランブルされていないデータビットの単純な線形（例えばＸＯＲ）関数であって、所望の、または可能な限り多くのＬＳＢを含み得る。
【００３０】
絶対的に必要ではないが、一般的には、スクランブルされたビットＸはスクランブルされていないビットＤの可逆ブールベクトル関数ｆ（）である。デスクランブルは、逆ブールベクトル関数ｇ（）をＸに適用する。
【００３１】
【数１】
【００３２】
【数２】
【００３３】
以下では、線形データ駆動式スクランブルを説明する。
【００３４】
これに関連して、「＋」は論理ＥＸＬＵＳＩＶＥＯＲ（ＸＯＲ）（排他的論理和）を意味し、「．」は論理ＡＮＤ（論理積）を意味し、ガロア体ＧＦ（２）が適用する。
【００３５】
ｆ（）は、Ｄの線形ベクトル関数である時、正則の（可逆）スクランブル行列Ｆで表すことができる。ｇ（）はデスクランブル行列Ｇ、逆Ｆ行列及びＧＦ（２）で示す。
【００３６】
【数３】
【００３７】
【数４】
【００３８】
更に線形データ駆動式スクランブルを参照すると、第１の例では最下位ビット（ＬＳＢ）でのスクランブルに関して示してある。この例は、以下の式で数学的に説明できる。
【００３９】
【数５】
【００４０】
【数６】
【００４１】
第２の例として、１つのみ除いた全てのデータビット（偶数Ｂ）によるスクランブルを説明する。かかる実施形態は、それが関与するデータビット数を大幅に増加する、または最大限にし、ランダム性を高めるまたは最大限にするために特に有利となり得る。列ごとに１データビットを排除すると、偶数Ｂに対し、行は線形独立となる（Ｆ正則）。このことを以下の式で示す。
【００４２】
【数７】
【００４３】
【数８】
【００４４】
線形データ駆動式スクランブルの第３の例はデータ（奇数Ｂ）に関する。
【００４５】
奇数Ｂの場合、第２の例に比較すると、例えばＦを正則にするためにＦ００を１に設定することができる。
【００４６】
【数９】
【００４７】
【数１０】
【００４８】
したがって、スクランブルされたビットがスクランブルされていないビットの可逆論理関数（つまり、他の入力パラメータがない）であり、デスクランブルが逆関数である例示的に実施形態に係る方法及び装置が提供される。このシステムは線形ＸＯＲ関数、正則スクランブル行列、及び逆スクランブル行列であるデスクランブル行列で実施できる。
【００４９】
例示的な実施形態によれば、デジタルデータがスクランブルされ、スクランブルされたデータが送信され、送信されたスクランブルデータがデスクランブルされ、デスクランブルデータがＤＡＣによってアナログ形式に変換されるシステムが提供される。
【００５０】
別の例示的な実施形態によれば、アナログデータがＡＤＣによってデジタル形式に変換され、変換されたデータがスクランブルされ、スクランブルされたデータが送信され、送信されたスクランブルデータがデスクランブルされるシステムが提供される。
【００５１】
次に本発明の更なる例示的な実施形態を説明する。以下では、データを処理する装置の更なる例示的な実施形態を説明するが、それらの実施形態は、測定装置、データを処理する方法、コンピュータ可読媒体、及びプログラム要素にも適用する。
【００５２】
スクランブル部は、処理中のデータを該処理中のデータに基づいてスクランブルすることに適し得る。このように、実際に処理されたデータストリームはデータキャリヤとして、及びスクランブル及び／またはデスクランブルのためのソースとして両方で同時に使用できる。
【００５３】
スクランブル部は、先に処理されたデータに基づいて処理中のデータをスクランブルすることに更に適し得る。かかる履歴データは（例えば、レジスタチェーン、つまりＦＩＦＯまたはキャッシュ）記憶装置内に記憶してもよく、データをスクランブルするためのソースとして後に使用してもよい。先に処理されたデータと実際に処理されたデータの間の相互関連は、処理中のデータと該処理中のデータ（の一部）との相互関連よりも更に低くなり得るため、スクランブル機能性は更に改善できる。
【００５４】
スクランブル部は、処理中のデータ、及び先に処理されたデータに基づいて、処理中のデータをスクランブルするために更に適し得る。先に処理されたデータと処理中のデータの組み合わせは、無相関化を更に強化し、従って突出抑制を向上することができる。
【００５５】
スクランブル部は、データの１ビットに基づいてデータをスクランブルすることに適し得る。１ビット、特に最下位ビットのみを採取することにより、データとスクランブル信号間の十分に低い相互関連を保証することができ、スクランブル手順及びデスクランブル手順を低い計算負荷で実行できる。
【００５６】
スクランブル部は、データ全体に基づいてデータをスクランブルすることに更に適し得る。大量のデータがスクランブルデータソースとして使用されるため、この処置を講じることにより、データを適切に混合することが可能になる。
【００５７】
スクランブル部は、更に、データを該データの少なくとも一部と論理的に結合することによりデータをスクランブルするために適し得る。このような論理結合は、ＸＯＲ関数、ＡＮＤ関数、ＯＲ関数、インバータ関数のような可逆ブール関数、あるいはこれらの論理関数または他の論理関数の任意の論理結合を含んでもよい。可逆であり得る、かかる論理結合は、突出または他のデータ処理アーチファクトを回避するために信号を迅速且つ確実にスクランブルすることを可能にする。
【００５８】
スクランブル部は、データを該データの少なくとも一部、更にランダム信号発生部によって供給されるランダム信号に基づいてスクランブルすることに適し得る。ランダムスクランブルとデータをベースにしたスクランブルの優位点を組み合わせることによって、高品質のスクランブル−デスクランブルシステムを提供できる。
【００５９】
かかる装置は、データを変換済みデータに変換する、特にアナログデータをデジタルデータに変換する、あるいはその逆を実行する変換部を備えてもよい。従って、変換部はＡＤＣまたはＤＡＣであり得る。デジタル信号が「高」と「低」の間の遷移を実行する際に発生する切り替え信号を抑制することが可能であり、そのような切り替えのアナログ信号に対する影響を排除または削減することが可能であるため、アナログデータとデジタルデータ間の変換の想定において本発明の例示的な実施形態に係るスクランブル方式を実施すると、変換の質を改善できる。従って、かかる切り替えアーチファクトによる信号の劣化を削減できる。
【００６０】
更に、装置は、スクランブルされたデータを該データの少なくとも一部に基づいてデスクランブルすることに適したデスクランブル部を備えてもよい。この処置を講じることにより、データの内容が更なる分析または処理に使用できるように、データをスクランブルデータから回復することができる。
【００６１】
以下では、測定装置の更なる例示的な実施形態を説明するが、かかる実施形態はデータを処理する装置、データを処理する方法、プログラム要素、及びコンピュータ可読媒体にも適用する。
【００６２】
測定装置は、アナログ／デジタルコンバータ、デジタル／アナログコンバータ、センサ装置、被試験体または物質を試験する試験装置、化学分析、生物学的解析及び／または製剤分析用の装置、流体の化合物を分離することに適した流体分離システム、キャピラリー電気泳動デバイス、液体クロマトグラフィ装置、ガスクロマトグラフィ装置、電子測定装置、質量分析装置の内の少なくとも１つを備え得る。更に一般的には、測定装置は、信号のスクランブル及び／またはデスクランブルが有利である任意の技術分野の測定装置であり得る。従って、測定装置は、例えば生命科学領域における電子工学用途及び測定用途の多くの分野、あるいは突出抑制が問題となる可能性があるアナログエレクトロニクスまたはデジタルエレクトロニクスの分野にも応用できる。
【発明を実施するための最良の形態】
【００６３】
上記以外の本発明の課題及び本発明の実施形態に付随する利点は、以下の更に詳細な実施形態の説明を添付の図面と共に参照することにより、容易に認識でき、更により良く理解できよう。実質的または機能的に同様または類似の特徴については、同一の参照符号により参照する。
【００６４】
各図面は概略図である。
【００６５】
図１を参照して、本発明の例示的な実施形態に係るデータを処理する装置１００を以下に説明する。
【００６６】
装置１００は、デジタルデータソース１０４によって供給されるデジタル信号を処理することに適している。デジタルデータソース１０４によって供給される信号は、データを該データの一部に基づいてスクランブルするスクランブル部１０１に供給される。言い換えると、データ自体が、図１の信号伝送路内で発生し得る突出を抑制するためにスクランブル部１０１によって処理され、デジタルデータソース１０４自体により発せられるデジタルデータは、スクランブル部１０１のスクランブルを制御または実行するための何らかの種類の制御信号として使用される。
【００６７】
スクランブル部１０１の出力では、スクランブルされたデータが供給され、信号伝送路１０５に沿って送信される。
【００６８】
スクランブルされたデータは、この伝送路１０５を通った後にデスクランブル部１０３の入力に供給される。デスクランブル部１０３は、デジタルデータソース１０４によって供給されたオリジナルデータを回復するためにスクランブルされたデータをデスクランブルする。このために、スクランブルされたデータは、スクランブルされたデータのデスクランブルを実行するための制御信号として使用される。言い換えると、スクランブルされたデータのデスクランブルは、スクランブルされたデータを使用してデスクランブル部１０３で実行可能である。
【００６９】
デスクランブル部１０３の出力で回復したデータが供給され、デジタル／アナログコンバータ１０２の入力に入力される。デジタル／アナログコンバータ１０２はその入力でデジタル形式であるデータを、デジタル／アナログコンバータ１０２の出力で供給されるアナログデータに変換する。このデータは更にアナログデータ処理宛先部１０６にも供給され得る。
【００７０】
このデータに基づいてスクランブル及びデスクランブルすることにより、データ生成部１０４から発せられるデジタルデータの切り替えの影響に起因して発生し得る突出は、装置１００の信号処理を大幅に改善できるように効率的に抑制できる。
【００７１】
図２は、本発明の別の例示的な実施形態に係るデータを処理する装置２００を示す。
【００７２】
図２によれば、アナログデータソース２０２は、アナログデータを発し後者をアナログ／デジタルコンバータ２０１の入力に供給する。アナログ／デジタルコンバータ２０１の出力では、デジタルデータが供給される。かかるデータは、スクランブル部１０１の制御入力で供給される、先に処理されたデータによって、実際に処理されるデータをスクランブルするスクランブル部１０１に送られる。このために、実際に処理されるデータをスクランブルするために使用される履歴データを遅延するようにＡＤＣ２０１とスクランブル部１０１の制御入力の間に遅延部２０３を設けることが想定される。
【００７３】
伝送路１０５に沿ってデータを送信した後で、スクランブルデータはデスクランブル部１０３に入力される。図１とは対照的に、デスクランブルされたデータ１０３は、先にスクランブルされたデータである制御データを使用してデスクランブルされ、遅延装置２０４は適切な遅延を実行する。その結果、実際に処理されるスクランブルデータは、デスクランブル部１０３によってデスクランブルされ、デジタルデータ処理宛先２０５に供給される。
【００７４】
図３を参照して、本発明の例示的な実施形態に係るデータを処理する装置３００を以下に説明する。
【００７５】
装置３００は、スクランブル部１０１に結合されるランダムスクランブル信号発生部３０１を更に有する点が、装置１００と異なる。また、このランダム信号発生部３０１と同期した別のスクランブル信号発生部３０２がデスクランブル部１０３に結合される。図３の実施形態では、スクランブル及びデスクランブルは両方により実行され、実データとランダムスクランブルデータがランダム信号発生部３０１、３０２によって供給される。
【００７６】
以下では、ＡＤＣデータのスクランブルを更に詳しく説明する。
【００７７】
本発明の実施形態は、更なる信号を必要としないステートレスな、純粋なデータ駆動式のスクランブルが、真のランダムスクランブルとほぼ同じ突出抑制を達成することを説明する。
【００７８】
全ての関連するデータ駆動式（更にはランダム駆動式）スクランブル方法を扱うことができる簡略なデスクランブルアーキテクチャを、特にテストプロセッサについて以下に説明する。特に、アジレント９３０００試験装置用のアナログフロントエンドチップは互換性のあるデータスクランブルをサポートできる。
【００７９】
次に、相互関連したノイズからどのようにして突出部が発生するのかを説明する。
【００８０】
特に、大きい低速の信号の場合、最上位ビットは変換された信号振幅と高度に相関している。図４の図４００の第１の行４０１は、ＬＳＢ、ＭＳＢ、及び振幅が最大測定限界に近い場合に、４０９６個のサンプルにおける４９９の期間での単一の正弦波で刺激される１６ビットＡＤＣからの全１６データビットの重ね合わせのスペクトルを示す。従って、第１の行４０１は、正弦波入力によるデジタルＡＤＣ出力の電力スペクトル密度を示す。
【００８１】
ＭＳＢは、他の強力な突出部の波頭に加えて正弦波周波数で強力な−９．９Ｂの突出部を示す。ＬＳＢは、ランダム幅ノイズ信号に似たほぼ平坦な電力スペクトル密度を示す。
【００８２】
総干渉をモデル化する全データビットの多重の算術合計は、正弦周波数で非常に強力な−０．７ｄＢの突出部を伝搬する。
【００８３】
結合係数が未知であるため、絶対突出レベルは意味を持たず、率のみが関連性を有する。
【００８４】
次に、突出による問題を克服または削減する、様々なスクランブル方法を説明する。
【００８５】
以下では、多様な簡略ステートレスＸＯＲベースのスクランブル方法を説明する。スクランブル信号はランダム信号とデータビットの部分集合を線形（ＸＯＲ）関数で結合する。
【００８６】
スクランブルのための以下の信号、つまりランダム信号のみ（「ランダム」）、ＡＤＣのＬＳＢのみ（「ＬＳＢ」）、全ＡＤＣデータビット（「データ」）、及びランダム信号と全ＡＤＣデータビット（「ランダム＋データ」）を比較する。
【００８７】
ランダム信号は、使用される場合、直接的または間接的にスクランブルデータバスを通して送信され、ステートレスデスクランブルを可能にする。これには更なるビットが必要になる。つまり、１６ビットのデータバスは１５コンバータビットまでしかサポートできない。
【００８８】
理論的には、スクランブラ及びデスクランブラが、スクランブル及びデスクランブルのための暗示的なランダムビットシーケンスと一致することが可能である。しかしながら、これには、それ以外の場合には必要ではない更なる（簡単ではない）同期が必要となる。真にランダムな信号を使用しない単純なデータ駆動方スクランブル方法が十分によく機能するため、ラインコーディングまたはランダム性を暗示する方式として知られるような更に複雑なスクランブル方式が理にかなっているとは考えられないが、可能ではあり、本発明の例示的な実施形態に従って同様に実現し得る。
【００８９】
以下において、Ｄはデジタル化されたワードを意味し、ｓはスカラースクランブル信号であり、ＸはＢビットでスクランブルされたワードであり、ｄはスカラーデスクランブル信号であり、ＹはＤに等しいデスクランブルされたワードである。ビット番号はゼロでカウントを開始し、ＭＳＢはつねにビット位置Ｂ−１にある。１５／１６ビット幅のＡＤＣをサポートする１６ビット幅のスクランブルデータポートＸが説明に使用される。
【００９０】
以下では、方法「ランダム」を説明する。
【００９１】
かかる方法は、最高１５のＡＤＣデータビット［１５：１］のＸＯＲ関数に従ってビット単位で処理されるスクランブル信号ｓとしてランダムビット信号ｒを使用する。簡略なデスクランブルの場合、ランダムスクランブル信号ｓは、スクランブルされたＡＤＣビットＸ［１５：１］とともにＸ、Ｘ［０］のＬＳＢとして伝送され、それは第１の（スクランブル）ＸＯＲを逆にするために第２のＸＯＲ演算を適用するために使用される（ｄ）。
【００９２】
% Scramble
s=r; % Scramble with random signal
X[0]=s; % Communicate dedicated scrambling signal
X[15:1]=bitxor(D[15:1], s); % Bitwise XOR with s
% Descramble
d=X[0];
Y[15:1]=bitxor(X[15:1], d); % Bitwise XOR with d
Y[0]=0;
【００９３】
この方法は、更なる明示的なスクランブル信号を必要とするため、ビット幅データポートＸは１５ビットのＡＤＣまでしかサポートできない。
【００９４】
真にランダムなスクランブル信号を使用すると強力なスクランブルが約束されるが、ランダムビットジェネレータとしてＬＳＦＲが必要となり、さらなるノイズをもたらすことがある。
【００９５】
次に、例示的な実施形態に係る方法「ＬＳＢ」を説明する。
【００９６】
この方法は、Ｘの部分として専用のスクランブルビットを必要とせずに、１６ビット幅のスクランブルポートＸ上で１６ビットのＡＤＣデータＤを送ることができる。
【００９７】
図４の第１の行４０１のＬＳＢのスペクトルはやや平坦であり、ランダムに見えるため、デジタルワードＤ［０］のＬＳＢはスクランブル信号ｓとして使用され、その結果ＬＳＢビット自体、Ｄ［１５：１］を除き全データビットとＸＯＲ関数を使用して論理的に処理される。ＬＳＢもＸＯＲ関数と処理される場合、Ｘ［０］は定数ゼロとなろう。デスクランブルの場合、ＬＳＢは他の全てのデータビットとともに再びＸＯＲ関数に従って論理的に処理され、当初のＸＯＲ演算を逆にする。
【００９８】
% Scramble
s=D[0]; % Scramble with LSB
X[0]=D[0]; % Keep LSB (scrambling signal) as is
X[15:1]=bitxor(D[15:1], s); % Bitwise XOR with s
% Descramble
d=X[0];
Y[15:1]=bitxor(X[15:1], d); % Bitwise XOR with d
Y[0]=X[0]; % Keep LSB as is
【００９９】
ＬＳＢを除き、デスクランブル演算は前述した方法「ランダム」と同じである。この実施形態のハードウェアの実現は非常に簡略である。
【０１００】
次に、本発明の別の例示的な実施形態による方法「データ」を説明する。
【０１０１】
単にＬＳＢを使用するだけの前述した「ＬＳＢ」方法とは異なり、この方法はその後全１６データビットとＸＯＲ関数で論理的に処理されるスクランブル信号ｓの中に全てのデータビットＤ［１５：０］を含めることによってランダム性を高めることに努めている。結果的に、ｉ番目のスクランブルビットＸ［ｉ］は、ｉ番目のビットが２つのＸＯＲ項に含まれるため、ｉ番目のビットを除く全てのデータビットＤ［ｊ］のＸＯＲである、ｊ≠Ｉ。偶数のビットの場合、同演算がデスクランブルも実行する。
【０１０２】
% Scramble
s=XOR(D[15:0]); % XOR of all 16 data bits
X[15:0]=bitxor(D[15:0], s); % Bitwise XOR of ALL bits with s
% Descramble
d=XOR(X[15:0]); % XOR of all 16 scrambled bits
Y[15:0]=bitxor(X[15:0], d); % Bitwise XOR of ALL bits with d
【０１０３】
演算はデータビットに関して対称であり、可変数のデータビットにおいて実施を容易にする。
【０１０４】
同演算を使用するデスクランブルの有効性は、例として４ビット幅のデータのＹ［０］に着目することによって理解できる。
【０１０５】
X[0]= +D[1]+D[2]+D[3]
X[1]=D[0] +D[2]+D[3]
X[2]=D[0]+D[1] +D[3]
X[3]=D[0]+D[1]+D[2]
Y[0]= +X[1]+X[2]+X[3]
【０１０６】
結合されたＸ［１］、Ｘ［２］、及びＸ［３］では、全てのデータビットが二度含まれ、三度含まれるＤ［０］を除き、ＸＯＲ関数を使用して処理される時に無効になる。すなわち、Ｙ［０］＝Ｄ［０］である。スクランブル及びデスクランブルはデータビットに関して対称であるため、Ｙの他のビットで崩壊が起こる。
【０１０７】
上記の条件の無効化は、Ｘの幅が偶数である時にのみ発生するものであり、関連した制約ではない。
【０１０８】
以下では、本発明の別の例示的な実施形態に係る方法「ランダム＋データ」を説明する。
【０１０９】
コンバータが１５未満のデータビットを有する時、ＬＳＢを解放することができ、ＬＳＢ、Ｄ［０］を真にランダムな信号ｒに結び付けることによって前述の方法「データ」を更に改善または改良できる。そこから、同じスクランブル及びデスクランブルを適用できる。
【０１１０】
% Scramble
D[0]=r; % Make the LSB truly random, D[15:1] from ADC
s=XOR(D[15:0]); % XOR of random signal and 15 bit data
X[15:0]=bitxor(D[15:0], s); % Bitwise XOR of ALL bits with s
% Descramble
d=XOR(X[15:0]);
Y[15:0]=bitxor(X[15:0], d); % Bitwise XOR of ALL bits with d
【０１１１】
次に、図４を参照し、更に詳細に、説明した多様な方法の比較を行う。
【０１１２】
図４は、スクランブルを行わずにスクランブルしたデジタルビットＸ（第１の行４０１）、スクランブル方法「ランダム」を行ってスクランブルしたデジタルビットＸ（第２の行４０２）、スクランブル方法「ＬＳＢ」を行ってスクランブルしたデジタルビットＸ（第３の行４０３）、スクランブル方法「データ」を行ってスクランブルしたデジタルビットＸ（第４の行４０４）、及びスクランブル方法「ランダム＋データ」を行ってスクランブルしたデジタルビットＸ（第５の行４０５）のスペクトルを示す。
【０１１３】
最初に、前述の方法の突出抑制を、最大測定限界の９９％の振幅及び４０９６個のサンプルで捕捉された４９９の周期の単一の正弦波を使用するスクランブルなしの方法と比較する。図４は、ＬＳＢ（左列４０６）、ＭＳＢ（中央列４０７）及び全ビットの算術的合計（右列４０８）の詳細な電力スペクトル密度を示す。これは最初にスクランブルなし（第１の行４０１）、次にすべての説明した方法「ランダム」（第２の行４０２）、「ＬＳＢ」（第３の行４０３）、「データ」（第４の行４０４）、及び「ランダム＋データ」（第５の行４０５）について示してある。ＭＡＴＬＡＢプログラムリストを以下に示す。
【０１１４】
ランダム信号が含まれているため、方法「ランダム」及び「ランダム＋データ」の突出抑制は約±１ｄｂの間で変化する。
【０１１５】
表１は、全ビットの合計の突出抑制、１６ビット幅インタフェースでの最大数のコンバータデータビット、及びデスクランブル方法に関して全ての方法を比較する。
【０１１６】
すなわち、表１は説明した全てのスクランブル方法の比較を示す表である。
【０１１７】
【表１】
【０１１８】
真にランダムな信号を含む両方の方法が最良の結果、つまり２０ｄＢの抑制を示している。ＬＳＢ方法が最も効果的ではなく、それでも１７ｄＢ分の突出を抑制するのに対し、全データビットの使用の効果は２ｄＢ少ないに過ぎない。全体的には、性能は驚くほど同じような結果であり、他の基準が選択に影響を及ぼすことを可能にする。前述のように、更に複雑なスクランブルは不必要である。
【０１１９】
方法「データ」は、その簡略性から１６ビットＡＤＣにとって、また更にビットが少ないＡＤＣにとって特に有利であり得る。１５ビットまでのＡＤＣの場合、「ランダム＋データ」を同じデスクランブル方法でサポートできよう。
【０１２０】
以下では、本発明の例示的な実施形態に係るハードウェアアーキテクチャを説明する。
【０１２１】
１つの簡略なハードウェアアーキテクチャは、３つ全ての説明した方法、「ランダム」、「データ」、及び「ランダム＋データ」をサポートできる。３つ全てのケースで、デスクランブル信号ｄが、全てのスクランブルビットＸ［１５：０］に適用される、スクランブルビットＸ［１５：０］の加重和として表すことができる。
【０１２２】
d=XOR(W[0]&X[0], W[1]&X[1], ..., W[15]&X[15])
Y[15:0]=bitxor(X[15:0], d)
【０１２３】
加重ワードＷがプログラム可能である時、全ての関連するケースを単一のアーキテクチャで表すことができる。更に詳細には表２を参照。
【０１２４】
【表２】
【０１２５】
図５は、測定装置５００、例えば本発明の例示的な実施形態によるスクランブル−デスクランブル方式が実施される被試験体を試験する試験装置を示す。
【０１２６】
データ生成部５０１は、データ、例えばテストシーケンスまたは被試験体（ＤＵＴ）を試験するための試験に関連するデータを生成する。このデータは、該データをアナログ形式からデジタル形式に変換するアナログ／デジタルコンバータ５０２に送ってもよい。デジタルデータ項目Ｄ［ｉ］は、データ項目Ｄ［ｉ］をこれらのデータ項目Ｄ［ｉ］でスクランブルすることによりスクランブルデータ項目Ｘ［ｉ］に変換される。このため、ＸＯＲ部５０３が対応する論理関連を実行するために供給される。
【０１２７】
次に、処理された信号が元のデータ信号を回復する部に送信される。信号Ｘ［ｉ］は、信号Ｘ［ｉ］を制御信号Ｗ［ｉ］に論理的に結合し、ユーザによって定義された方法で、所望のスクランブル方式（例えば「ＬＳＢ」または「データ」）を選択できるようにする（オプションの）ＡＮＤ部５０４内で論理的に結び付けられる。次に、ＡＮＤ部５０４の出力でのこれらの信号は、追加的なＸＯＲブロック５０３を使用して信号Ｘ［ｉ］と組み合わせて処理される信号をその出力で供給する追加的なＸＯＲ部５０３に送られる。更にＸＯＲブロック５０３の出力では、ＤＵＴを試験するための根拠としてテストプロセッサ５０５に送る処理済みの信号Ｙ［ｉ］が供給される。
【０１２８】
図５の第１ブロック５０６は、データ駆動式スクランブルを用いるアナログフロントエンドであり、第２ブロック５０７はテストプロセッサでのデスクランブル部分として示す。図５の第２ブロック５０７はテストプロセッサ用のデスクランブルアーキテクチャを示し、第１ブロック５０６はアナログフロントエンドでのスクランブル方法データを示す。従って、図５はフロントエンドでのデータ駆動式スクランブルとともに示すテストプロセッサのためのデスクランブルアーキテクチャを示す図である。
【０１２９】
図５のデスクランブルアーキテクチャを方法「ランダム」に適用すると、ランダムビットＸ（０）はそれ自体とＸＯＲ関数に従って論理的に処理されるため、Ｙ［０］は所望のように定数ゼロになる。
【０１３０】
結論としては、追加的なスクランブル信号を必要とせず、真にランダムなスクランブルと同程度に効果的に突出を抑制し、従って多くのケースに対して適切である単純なデータ駆動式スクランブルを提供できる。
【０１３１】
単純な一般デスクランブルハードウェアアーキテクチャが、最高１６ビット以上のＡＤＣのデータ駆動式スクランブル、及び最高１５ビット以上のＡＤＣのランダムスクランブルをサポートする試験プロセスのために開示される。スクランブルされたワードの幅は偶数でなければならない。
【０１３２】
例えば、アジレント９３０００テストプロセッサ用のアナログフロントエンドは、互換性を有し、効果的なスクランブル方法をサポートする必要がある。
【０１３３】
ＤＡＣデータのスクランブルは、（スクランブルされた）サンプルメモリを充填する前処理ソフトウェアで発生し得る。
【０１３４】
用語「備える」は、他の要素や特性を排除するものではなく、また、「一つの」は複数を排除するものではないことに注意されたい。別々の実施形態に関連して記載される要素は組み合わせてもよい。また、請求項中の参照符号は請求の範囲を制限するものと解釈すべきでない。
【図面の簡単な説明】
【０１３５】
【図１】本発明の例示的な実施形態に係るデータを処理する装置を示す図である。
【図２】本発明の例示的な実施形態に係るデータを処理する装置を示す図である。
【図３】本発明の例示的な実施形態に係るデータを処理する装置を示す図である。
【図４】本発明の別の例示的な実施形態に係る、処理される信号を示す図である。
【図５】本発明の例示的な実施形態に係る試験装置用にデータを処理する装置を示す図である。
【符号の説明】
【０１３６】
１００ 装置
１０１ スクランブル部
１０２ デジタル／アナログコンバータ
１０３ デスクランブル部
１０４ デジタルデータソース
１０５ 伝送路
１０６ アナログデータ処理宛先部
【特許請求の範囲】
【請求項１】
アナログ形式とデジタル形式の間での変換に適したデータを処理する装置（１００）であって、
前記データを、前記データの少なくとも一部に基づいてスクランブルすることによりアナログ形式の前記データをデジタル形式の前記データに関して無相関化することに適したスクランブル部（１０１）を備えること、
を特徴とする装置（１００）。
【請求項２】
前記スクランブル部（１０１）が、処理中のデータを前記処理中のデータに基づいてスクランブルすることに適していること、
を特徴とする請求項１に記載の装置（１００）。
【請求項３】
前記スクランブル部（１０１）が、先に処理されたデータに基づいて処理中のデータをスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項４】
前記スクランブル部（１０１）が、処理中のデータを前記処理中のデータ及び先に処理されたデータに基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項５】
前記スクランブル部（１０１）が、前記データを、前記データの正確な１ビットに基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項６】
前記スクランブル部（１０１）が、前記データを前記データの最下位ビットに基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項７】
前記スクランブル部（１０１）が、前記データを前記データ全体に基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項８】
前記スクランブル部（１０１）が、前記データを前記データの少なくとも一部と論理的に結合することにより前記データをスクランブルすることに適していること、
を特徴とする請求項１または上記のいずれか一項に記載の装置（１００）。
【請求項９】
前記スクランブル部（１０１）が、可逆ブール関数を使用して前記データを前記データの少なくとも一部と論理的に結合することによって前記データをスクランブルすることに適していること、
を特徴とする請求項１または上記のいずれか一項に記載の装置（１００）。
【請求項１０】
前記可逆ブール関数が、ＸＯＲ（排他的論理和）関数と、ＡＮＤ（論理積）関数と、ＯＲ（論理和）関数と、インバータ関数と、ＸＯＲ関数、ＡＮＤ関数、ＯＲ関数、及びインバータ関数の任意の論理的な組み合わせとから成るグループの内の１つであること、
を特徴とする請求項９に記載の装置（１００）。
【請求項１１】
前記スクランブル部（１０１）が、前記データを前記データの少なくとも一部、及びランダム信号発生部（３０１）により供給されるランダム信号に基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（３００）。
【請求項１２】
前記データを変換済みデータに変換することに適した変換部（１０２）を備えること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項１３】
前記変換部（１０２）がアナログデータとデジタルデータの間での変換に適していること、
を特徴とする請求項１２に記載の装置（１００）。
【請求項１４】
前記変換部（１０２）が、前記データとしてのデジタルデータを前記変換済みのデータとしてのアナログデータに変換することに適していること、
を特徴とする請求項１２または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項１５】
前記変換部（２０１）が、前記データとしてのアナログデータを前記変換済みデータとしてのデジタルデータに変換することに適していること、
を特徴とする請求項１２または上記の請求項のいずれか一項に記載の装置（２００）。
【請求項１６】
前記データの少なくとも一部に基づいて前記スクランブルされたデータをデスクランブルすることに適したデスクランブル部（１０３）を備えること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項１７】
測定装置（５００）であって、
前記測定装置（５００）によって実行される測定に関するデータの生成に適したデータ生成部（５０１）と、
前記生成されたデータを前記生成されたデータの少なくとも一部に基づいてスクランブルするように前記生成されたデータを処理する請求項１または上記の請求項のいずれか一項に記載の装置（１００）と、を備えること、
を特徴とする測定装置（５００）。
【請求項１８】
アナログ／デジタルコンバータ（５０２）と、デジタル／アナログコンバータと、センサ装置と、被試験体または物質を試験する試験装置と、化学分析、生物学的解析及び／または製剤分析用の装置、流体の化合物を分離することに適した流体分離システム、キャピラリー電気泳動デバイス、液体クロマトグラフィ装置、ガスクロマトグラフィ装置、電子測定装置、質量分析装置の内の少なくとも１つを備えること、
を特徴とする請求項１７に記載の測定装置（５００）。
【請求項１９】
アナログ形式とデジタル形式の間での変換に適したデータを処理する方法であって、
前記データを前記データの少なくとも一部に基づいてスクランブルすることによって前記アナログ形式の前記データを前記デジタル形式の前記データに関して無相関化すること、とを含むこと、
を特徴とする方法。
【請求項２０】
アナログ形式とデジタル形式の間での変換に適したデータを処理するコンピュータプログラムが記憶されたコンピュータ可読媒体であって、
前記コンピュータプログラムがプロセッサ（１００）によって実行されると、
前記データを前記データの少なくとも一部に基づいてスクランブルすることによってアナログ形式の前記データをデジタル形式の前記データに関して無相関化する方法を制御または実行することに適していること、
を特徴とするコンピュータ可読媒体。
【請求項２１】
アナログ形式とデジタル形式の間での変換に適したデータを処理するプログラム要素であって、プロセッサ（１００）によって実行される際に、
前記データを前記データの少なくとも一部に基づいてスクランブルすることによってアナログ形式の前記データをデジタル形式の前記データに関して無相関化する方法を制御または実行することに適していること、
を特徴とするプログラム要素。
【請求項２２】
アナログ形式とデジタル形式の間での変換に適したデータを処理する装置（１００）であって、
デスクランブル部（１０３）のデジタル入力で、前記デジタル形式で供給される前記データが前記アナログ形式のデータに無相関化されるように前記データを前記データの少なくとも一部に基づいてデスクランブルすることに適した前記デスクランブル部（１０３）と、を備えること、
を特徴とする装置（１００）。
【請求項２３】
アナログ形式とデジタル形式の間での変換に適したデータを処理する方法であって、
デジタル入力で前記デジタル形式で供給される前記データが前記アナログ形式のデータに無相関化されるように前記データを前記データの少なくとも一部に基づいてデスクランブルすること、を含むこと、
を特徴とする方法。
【請求項１】
アナログ形式とデジタル形式の間での変換に適したデータを処理する装置（１００）であって、
前記データを、前記データの少なくとも一部に基づいてスクランブルすることによりアナログ形式の前記データをデジタル形式の前記データに関して無相関化することに適したスクランブル部（１０１）を備えること、
を特徴とする装置（１００）。
【請求項２】
前記スクランブル部（１０１）が、処理中のデータを前記処理中のデータに基づいてスクランブルすることに適していること、
を特徴とする請求項１に記載の装置（１００）。
【請求項３】
前記スクランブル部（１０１）が、先に処理されたデータに基づいて処理中のデータをスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項４】
前記スクランブル部（１０１）が、処理中のデータを前記処理中のデータ及び先に処理されたデータに基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項５】
前記スクランブル部（１０１）が、前記データを、前記データの正確な１ビットに基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項６】
前記スクランブル部（１０１）が、前記データを前記データの最下位ビットに基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項７】
前記スクランブル部（１０１）が、前記データを前記データ全体に基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項８】
前記スクランブル部（１０１）が、前記データを前記データの少なくとも一部と論理的に結合することにより前記データをスクランブルすることに適していること、
を特徴とする請求項１または上記のいずれか一項に記載の装置（１００）。
【請求項９】
前記スクランブル部（１０１）が、可逆ブール関数を使用して前記データを前記データの少なくとも一部と論理的に結合することによって前記データをスクランブルすることに適していること、
を特徴とする請求項１または上記のいずれか一項に記載の装置（１００）。
【請求項１０】
前記可逆ブール関数が、ＸＯＲ（排他的論理和）関数と、ＡＮＤ（論理積）関数と、ＯＲ（論理和）関数と、インバータ関数と、ＸＯＲ関数、ＡＮＤ関数、ＯＲ関数、及びインバータ関数の任意の論理的な組み合わせとから成るグループの内の１つであること、
を特徴とする請求項９に記載の装置（１００）。
【請求項１１】
前記スクランブル部（１０１）が、前記データを前記データの少なくとも一部、及びランダム信号発生部（３０１）により供給されるランダム信号に基づいてスクランブルすることに適していること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（３００）。
【請求項１２】
前記データを変換済みデータに変換することに適した変換部（１０２）を備えること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項１３】
前記変換部（１０２）がアナログデータとデジタルデータの間での変換に適していること、
を特徴とする請求項１２に記載の装置（１００）。
【請求項１４】
前記変換部（１０２）が、前記データとしてのデジタルデータを前記変換済みのデータとしてのアナログデータに変換することに適していること、
を特徴とする請求項１２または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項１５】
前記変換部（２０１）が、前記データとしてのアナログデータを前記変換済みデータとしてのデジタルデータに変換することに適していること、
を特徴とする請求項１２または上記の請求項のいずれか一項に記載の装置（２００）。
【請求項１６】
前記データの少なくとも一部に基づいて前記スクランブルされたデータをデスクランブルすることに適したデスクランブル部（１０３）を備えること、
を特徴とする請求項１または上記の請求項のいずれか一項に記載の装置（１００）。
【請求項１７】
測定装置（５００）であって、
前記測定装置（５００）によって実行される測定に関するデータの生成に適したデータ生成部（５０１）と、
前記生成されたデータを前記生成されたデータの少なくとも一部に基づいてスクランブルするように前記生成されたデータを処理する請求項１または上記の請求項のいずれか一項に記載の装置（１００）と、を備えること、
を特徴とする測定装置（５００）。
【請求項１８】
アナログ／デジタルコンバータ（５０２）と、デジタル／アナログコンバータと、センサ装置と、被試験体または物質を試験する試験装置と、化学分析、生物学的解析及び／または製剤分析用の装置、流体の化合物を分離することに適した流体分離システム、キャピラリー電気泳動デバイス、液体クロマトグラフィ装置、ガスクロマトグラフィ装置、電子測定装置、質量分析装置の内の少なくとも１つを備えること、
を特徴とする請求項１７に記載の測定装置（５００）。
【請求項１９】
アナログ形式とデジタル形式の間での変換に適したデータを処理する方法であって、
前記データを前記データの少なくとも一部に基づいてスクランブルすることによって前記アナログ形式の前記データを前記デジタル形式の前記データに関して無相関化すること、とを含むこと、
を特徴とする方法。
【請求項２０】
アナログ形式とデジタル形式の間での変換に適したデータを処理するコンピュータプログラムが記憶されたコンピュータ可読媒体であって、
前記コンピュータプログラムがプロセッサ（１００）によって実行されると、
前記データを前記データの少なくとも一部に基づいてスクランブルすることによってアナログ形式の前記データをデジタル形式の前記データに関して無相関化する方法を制御または実行することに適していること、
を特徴とするコンピュータ可読媒体。
【請求項２１】
アナログ形式とデジタル形式の間での変換に適したデータを処理するプログラム要素であって、プロセッサ（１００）によって実行される際に、
前記データを前記データの少なくとも一部に基づいてスクランブルすることによってアナログ形式の前記データをデジタル形式の前記データに関して無相関化する方法を制御または実行することに適していること、
を特徴とするプログラム要素。
【請求項２２】
アナログ形式とデジタル形式の間での変換に適したデータを処理する装置（１００）であって、
デスクランブル部（１０３）のデジタル入力で、前記デジタル形式で供給される前記データが前記アナログ形式のデータに無相関化されるように前記データを前記データの少なくとも一部に基づいてデスクランブルすることに適した前記デスクランブル部（１０３）と、を備えること、
を特徴とする装置（１００）。
【請求項２３】
アナログ形式とデジタル形式の間での変換に適したデータを処理する方法であって、
デジタル入力で前記デジタル形式で供給される前記データが前記アナログ形式のデータに無相関化されるように前記データを前記データの少なくとも一部に基づいてデスクランブルすること、を含むこと、
を特徴とする方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２００９−５２９２６８（Ｐ２００９−５２９２６８Ａ）
【公表日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願番号】特願２００８−５５７６４９（Ｐ２００８−５５７６４９）
【出願日】平成１９年３月５日（２００７．３．５）
【国際出願番号】ＰＣＴ／ＥＰ２００７／００１８７３
【国際公開番号】ＷＯ２００７／１０１６４５
【国際公開日】平成１９年９月１３日（２００７．９．１３）
【出願人】（５０６３４７０４５）ヴェリジー（シンガポール） プライベート リミテッド (64)
【氏名又は名称原語表記】Ｖｅｒｉｇｙ（Ｓｉｎｇａｐｏｒｅ）Ｐｔｅ．Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．１ Ｙｉｓｈｕｎ Ａｖｅ． ７， Ｌｏｔ １９３７Ｃ， １９３５Ｘ， １９７５Ｐ， Ｓｉｎｇａｐｏｒｅ ７６８９２３
【Ｆターム（参考）】
【公表日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願日】平成１９年３月５日（２００７．３．５）
【国際出願番号】ＰＣＴ／ＥＰ２００７／００１８７３
【国際公開番号】ＷＯ２００７／１０１６４５
【国際公開日】平成１９年９月１３日（２００７．９．１３）
【出願人】（５０６３４７０４５）ヴェリジー（シンガポール） プライベート リミテッド (64)
【氏名又は名称原語表記】Ｖｅｒｉｇｙ（Ｓｉｎｇａｐｏｒｅ）Ｐｔｅ．Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．１ Ｙｉｓｈｕｎ Ａｖｅ． ７， Ｌｏｔ １９３７Ｃ， １９３５Ｘ， １９７５Ｐ， Ｓｉｎｇａｐｏｒｅ ７６８９２３
【Ｆターム（参考）】
[ Back to top ]