パルス発生回路
【課題】導通経路が長くなってもパルス幅が狭くピーク電圧が高いパルス電圧を発生するパルス発生回路を提供する。
【解決手段】正極から負極へ至る第１の導通経路にインダクタと第１のスイッチとが挿入される。第１の導通経路には正極に近い第１の分岐点と負極に近い第２の分岐点とがある。第２の導通経路は第１の分岐点から第２の分岐点へ至る。第２の導通経路にはトランスの１次側巻線と第２のスイッチとが挿入される。第１のスイッチ及び第２のスイッチは制御回路により制御される。トランスはインダクタから独立している。インダクタ及び第１のスイッチのうちの一方が第１の分岐点と第２の分岐点との間に挿入され、他方が第１の分岐点と第２の分岐点との間以外に挿入される。第１の期間に第１の導通経路が閉じられ前記第２の導通経路が開かれ、第１の期間に続く第２の期間に第１の導通経路が開かれ第２の導通経路が閉じられる。
【解決手段】正極から負極へ至る第１の導通経路にインダクタと第１のスイッチとが挿入される。第１の導通経路には正極に近い第１の分岐点と負極に近い第２の分岐点とがある。第２の導通経路は第１の分岐点から第２の分岐点へ至る。第２の導通経路にはトランスの１次側巻線と第２のスイッチとが挿入される。第１のスイッチ及び第２のスイッチは制御回路により制御される。トランスはインダクタから独立している。インダクタ及び第１のスイッチのうちの一方が第１の分岐点と第２の分岐点との間に挿入され、他方が第１の分岐点と第２の分岐点との間以外に挿入される。第１の期間に第１の導通経路が閉じられ前記第２の導通経路が開かれ、第１の期間に続く第２の期間に第１の導通経路が開かれ第２の導通経路が閉じられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス発生回路に関する。
【背景技術】
【０００２】
特許文献１は、従来の誘導エネルギー蓄積型のパルス発生回路の一例を示す。
【０００３】
特許文献１のパルス発生回路においては、直流源（直流電源部１２）の正極から負極へ至る１次側の導通経路にトランス（トランス１４）の１次側巻線（一次巻線２６）とスイッチ（スイッチＳＷ）とが挿入される。スイッチによる１次側の導通経路の開閉は、制御回路（制御回路１６）により制御される。第１の期間（期間Ｔ１）には、スイッチにより１次側の導通経路が閉じられ、トランスに誘導エネルギーが蓄積される。第１の期間に続く第２の期間（期間Ｔ２）には、スイッチにより１次側の導通経路が開かれ、２次側巻線から２次側の導通経路を経由して負荷へトランスにより昇圧されたパルス電圧が出力される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のパルス発生回路においては、導通経路が長くなるとパルス幅が狭くピーク電圧が高いパルス電圧の発生が困難になる場合がある。
【０００６】
例えば、２次側の導通経路が長くなると、２次側の導通経路の寄生キャパシタンスが増加し、トランスの励磁インダクタンスと２次側の導通経路の寄生キャパシタンス等からなる合成キャパシタンスとにより形成される共振回路の共振周波数が低下し、パルス幅が短いパルス電圧の発生が困難になる。２次側の導通経路の寄生キャパシタンスは、１次側の導通経路の寄生キャパシタンスと比較すると、トランスの巻数比の２乗倍の寄与を共振周波数にもたらし、影響が大きい。
【０００７】
また、２次側の導通経路からのノイズの放射を抑制するために２次側の導通経路に同軸ケーブルが用いられると、２次側の導通経路のキャパシタンスがさらに増加し、パルス幅が短いパルス電圧の発生がさらに困難になる。
【０００８】
一方、１次側の導通経路が長くなると、１次側の導通経路の寄生インダクタンスが増加し、１次側巻線に印加される電圧が低くなり、トランスへの誘導エネルギーの蓄積が妨げられ、ピーク電圧が高いパルス電圧の発生が困難になる。
【０００９】
本発明は、この問題を解決するためになされ、本発明の目的は、導通経路が長くなってもパルス幅が狭くピーク電圧が高いパルス電圧を発生するパルス発生回路を提供することである。
【課題を解決するための手段】
【００１０】
第１の発明のパルス発生回路においては、一端が直流源の正極に接続され他端が直流源の負極に接続される第１の導通経路にインダクタと第１のスイッチとが挿入される。第１の導通経路は、相対的に正極の近くにある第１の分岐点と相対的に負極の近くにある第２の分岐点とを持つ。第２の導通経路の一端は、第１の分岐点に接続され、第２の導通経路の他端は、第２の分岐点に接続される。第２の導通経路には、トランスの１次側巻線と第２のスイッチとが挿入される。第１のスイッチによる第１の導通経路の開閉及び第２のスイッチによる第２の導通経路の開閉は、制御回路により制御される。トランスはインダクタから独立している。インダクタ及び第１のスイッチのうちの一方が第１の分岐点と第２の分岐点との間に挿入され、インダクタ及び第１のスイッチのうちの他方が第１の分岐点と第２の分岐点との間以外に挿入される。制御回路は、第１の期間に、第１のスイッチに第１の導通経路を閉じさせ、第２のスイッチに第２の導通経路を開かせ、第１の期間に続く第２の期間に、第１のスイッチに第１の導通経路を開かせ、第２のスイッチに第２の導通経路を閉じさせる。
【００１１】
第２の発明のパルス発生回路では、第１の発明のパルス発生回路において、第２の導通経路の１次側巻線と第２のスイッチとの間に第３の分岐点が設けられる。電気抵抗の一端が第３の分岐点に接続され、第２の期間に流れる電流とは逆向きの電流を第１の期間に１次側巻線に流す電位の箇所に電気抵抗の他端が接続される。
【００１２】
第３の発明のパルス発生回路では、第１又は第２の発明のパルス発生回路において、第１のスイッチ及び第２のスイッチのいずれも経由せずにインダクタ及び１次側巻線が直列接続される。インダクタ及び１次側巻線の直列接続体の一端にダイオードのアノードが接続され、直列接続体の他端にダイオードのカソードが接続される。第１のスイッチが第１の導通経路を開いたときに流れる誘導電流により順方向電圧がダイオードに印加される。
【００１３】
第４の発明のパルス発生回路では、制御回路は、第２の期間に続く第３の期間に、第１のスイッチに第１の導通経路を開かせ、第２のスイッチに第２の導通経路を開かせる。
【発明の効果】
【００１４】
第１の発明によれば、インダクタに誘導エネルギーが蓄積される第１の期間に第２の導通経路に大きな電流が流れない。このため、第２の導通経路が長くなっても、トランスへの誘導エネルギーの蓄積が妨げられず、ピーク電圧が高いパルス電圧が発生する。また、第２の導通経路が長くなっても、寄生キャパシタンスの影響は小さく、パルス幅が短いパルス電圧が発生する。
【００１５】
第２の発明によれば、第１の期間にトランスが初期化され、均一なパルス電圧が繰り返し発生する。
【００１６】
第３の発明によれば、第２の期間に第２の導通経路が偶発的に閉じられなかった場合でも、インダクタに蓄積された誘導エネルギーが放出され、誘導エネルギーが残存しているインダクタにさらに誘導エネルギーが蓄積されることが抑制され、均一なパルス電圧が繰り返し発生する。
【００１７】
第４の発明によれば、電力が回生され、パルス発生回路の効率が向上する。
【図面の簡単な説明】
【００１８】
【図１】パルス発生回路の回路図である。
【図２】パルス発生回路の回路図である。
【図３】パルス発生回路の回路図である。
【図４】パルス発生回路の回路図である。
【図５】パルス発生回路の回路図である。
【図６】パルス発生回路の回路図である。
【図７】パルス発生回路の回路図である。
【図８】パルス発生回路の回路図である。
【図９】第１のスイッチの状態の時間変化を示すタイムチャートである。
【図１０】第２のスイッチの状態の時間変化を示すタイムチャートである。
【図１１】第１の付加回路が付加されたパルス発生回路の回路図である。
【図１２】トランスのコアのＢ−Ｈカーブを示す図である。
【図１３】第２の付加回路が付加されたパルス発生回路の回路図である。
【図１４】パルス発生回路の回路図である。
【図１５】パルス発生回路の動作を示すタイムチャートである。
【図１６】パルス発生回路の動作を示すタイムチャートである。
【図１７】パルス発生回路の動作を示すタイムチャートである。
【図１８】パルス発生回路の動作を示すタイムチャートである。
【図１９】パルス発生回路の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１９】
＜パルス発生回路の基本形＞
（概略）
図１から図８までの回路図は、それぞれ、本発明の基本形の誘導エネルギー蓄積型のパルス発生回路１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ及び１００ｈを示す。
【００２０】
図１から図８までに示すように、パルス発生回路１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ及び１００ｈにおいては、一端が直流源（直流電源）１２２の正極に接続され他端が直流源１２２の負極に接続される第１の導通経路（太線）１０２にインダクタ１０４と第１のスイッチ１０６とが直列に挿入される。第１の導通経路１０２は、相対的に正極の近くにある第１の分岐点１０８と相対的に負極の近くにある第２の分岐点１１０とを持つ。第２の導通経路（細線）１１２の一端は、第１の分岐点１０８に接続され、第２の導通経路１１２の他端は、第２の分岐点１１０に接続される。第２の導通経路１１２には、トランス１１４の１次側巻線１１６と第２のスイッチ１１８とが直列に挿入される。第１のスイッチ１０６による第１の導通経路１０２の開閉及び第２のスイッチ１１８による第２の導通経路１１２の開閉は、制御回路１２０により制御される。誘導エネルギー蓄積用のインダクタ１０４と変圧用のトランス１１４とは独立している。「独立」とは、トランス１１４の巻線とインダクタ１０４とが磁気的に結合されないことを意味する。
【００２１】
（第１のスイッチ１０６及び第２のスイッチ１１８の状態の時間変化）
図９及び図１０のタイムチャートは、それぞれ、第１のスイッチ１０６及び第２のスイッチ１１８の状態の時間変化を示す。
【００２２】
図９及び図１０に示すように、第１の期間Ｔ１に、第１のスイッチ１０６により第１の導通経路１０２が閉じられ（第１のスイッチＯＮ）、第２のスイッチ１１８により第２の導通経路１１２が開かれる（第２のスイッチＯＦＦ）。これにより、図１から図８までに示すように、正極から負極へ向かう電流ＩＴ１が第１の導通経路１０２に流れ、インダクタ１０４に誘導エネルギーが蓄積される。
【００２３】
図９及び図１０に示すように、第１の期間Ｔ１に続く第２の期間Ｔ２に、第１のスイッチ１０６により第１の導通経路１０２が開かれ（第１のスイッチＯＦＦ）、第２のスイッチ１１８により第２の導通経路１１２が閉じられる（第２のスイッチＯＮ）。これにより、図１から図８までに示すように、第２の導通経路１１２に電流（誘導電流）ＩＴ２が流れ、トランス１１４の２次側巻線１２４からパルス電圧が出力される。
【００２４】
図１から図４までに示すように、第１のスイッチ１０６が第１の分岐点１０８と第２の分岐点１１０との間に挿入され、第２の導通経路１１２が第１のスイッチ１１２を迂回する場合は、第１の分岐点１０８から第２の分岐点１１０へ向かって第２の導通経路１１２に電流ＩＴ２が流れる。図５から図８までに示すように、インダクタ１０４が第１の分岐点１０８と第２の分岐点１１０との間に挿入され第２の導通経路１１２がインダクタ１０４を迂回する場合は、第２の分岐点１１０から第１の分岐点１０８へ向かって第２の導通経路１１２に電流ＩＴ２が流れる。
【００２５】
パルス発生回路１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ及び１００ｈにおいては、インダクタ１０４に誘導エネルギーが蓄積される第１の期間Ｔ１に第２の導通経路１１２に大きな電流が流れない。このため、第２の導通経路１１２が長くなっても、インダクタ１０４への誘導エネルギーの蓄積が妨げられず、ピーク電圧が高いパルス電圧が発生する。また、第２の導通経路１１２が長くなっても、第２の導通経路１１２の寄生キャパシタンスの影響は小さく、パルス幅が短いパルス電圧が発生する。さらに、第２の導通経路１１２が長くなっても、第２の導通経路１１２からのノイズの放射が抑制される。
【００２６】
（第１のスイッチ１０６及び第２のスイッチ１１８）
第１のスイッチ１０６及び第２のスイッチ１１８は、それぞれ、ＭＯＳＦＥＴ（酸化金属半導体電界効果トランジスタ）・ＳＩ（静電誘導）サイリスタ・ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）・バイポーラトランジスタ・ＧＴＯ（ゲートターンオフ）サイリスタ・ＳＩＴ（静電誘導トランジスタ）等のスイッチング素子により第１の導通経路１０２及び第２の導通経路１１２を開閉する。第１のスイッチ１０６及び第２のスイッチ１１８が、それぞれ、同種又は異種の２個以上のスイッチング素子により第１の導通経路１０２及び第２の導通経路１１２を開閉してもよい。
【００２７】
（インダクタ１０４及び第１のスイッチ１０６の挿入位置）
図１から図４までに示すように、パルス発生回路１００ａ，１００ｂ，１００ｃ及び１００ｄにおいては、第１の分岐点１０８と第２の分岐点１１０との間に第１のスイッチ１０６が挿入され、第１の分岐点１０８と第２の分岐点１１０との間以外にインダクタ１０４が挿入される。
【００２８】
この場合は、直流源１２２、インダクタ１０４及び１次側巻線１１６を含む閉回路が第２の期間Ｔ２に形成される。したがって、第２の期間Ｔ２に１次側巻線１１６に印加される電圧は、直流源１２２の電圧とインダクタ１０４の誘導起電力との和に一致する。
【００２９】
インダクタ１０４は、図１及び図２に示すように正極と第１の分岐点１０８との間に挿入されてもよいし、図３及び図４に示すように負極と第２の分岐点１１０との間に挿入されてもよい。ただし、正極と第１の分岐点１０８との間にインダクタ１０４が挿入されることが望ましい。正極と第１の分岐点１０８との間にインダクタ１０４が挿入されると、第１のスイッチ１０６の一端が負極に接続され、スイッチングが容易になるからである。
【００３０】
逆に、図５から図８までに示すように、パルス発生回路１００ｅ，１００ｆ，１００ｇ及び１００ｈにおいては、第１の分岐点１０８と第２の分岐点１１０との間にインダクタ１０４が挿入され、第１の分岐点１０８と第２の分岐点１１０との間以外に第１のスイッチ１０６が挿入される。
【００３１】
この場合は、インダクタ１０４及び１次側巻線１１６を含む閉回路が第２の期間Ｔ２に形成される。したがって、第２の期間Ｔ２に１次側巻線１１６に印加される電圧は、インダクタ１０４の誘導起電力に一致する。
【００３２】
第１のスイッチ１０６は、図５及び図６に示すように正極と第１の分岐点１０８との間に挿入されてもよいし、図７及び図８に示すように負極と第２の分岐点１１０との間に挿入されてもよい。ただし、負極と第２の分岐点１１０との間に第１のスイッチ１０６が挿入されることが望ましい。負極と第２の分岐点１１０との間に第１のスイッチ１０６が挿入されると、第２のスイッチ１１８の一端が負極と同電位になり、スイッチングが容易になるからである。
【００３３】
より一般的に言えば、インダクタ１０４及び第１のスイッチ１０６のうちの一方が第１の分岐点１０８と第２の分岐点１１０との間に挿入され、インダクタ１０４及び第１のスイッチ１０６のうちの他方が第１の分岐点１０８と第２の分岐点１１０との間以外に挿入される。ただし、第１の分岐点１０８と第２の分岐点１１０との間に第１のスイッチ１０６が挿入され、第１の分岐点１０８と第２の分岐点１１０との間以外にインダクタ１０４が挿入されることが望ましい。インダクタ１０４及び第１のスイッチ１０６がこのように挿入されると、１次側巻線１１６に印加される電圧が直流源１２２の電圧だけ大きくなるからである。
【００３４】
（第２の導通経路１１２への同軸ケーブルの使用）
第２の導通経路１１２には同軸ケーブルが使用されることが望ましい。特に、第２の導通経路１１２の第１の分岐点１０８と１次側巻線１１６との間の少なくとも一部が内部導体からなり、第２の導通経路１１２の第２の分岐点１１０と１次側巻線１１６との間の少なくとも一部が当該内部導体と同軸配置される外部導体からなることが望ましい。これにより、第２の導通経路１１２からのノイズの放射が抑制される。
【００３５】
（１次側巻線１１６及び第２のスイッチ１１８の挿入位置）
図１、図３、図５及び図７に示すように、第２の導通経路１１２の第１の分岐点１０８寄りに１次側巻線１１６が挿入され、第２の導通経路１１２の第２の分岐点１１０寄りに第２のスイッチ１１８が挿入されてもよいし、図２、図４、図６及び図８に示すように、第２の導通経路１１２の第１の分岐点１０８寄りに第２のスイッチ１１８が挿入され、第２の導通経路１１２の第２の分岐点１１０寄りに１次側巻線１１６が挿入されてもよい。ただし、１次側巻線１１６及び第２のスイッチ１１８が前者のように挿入されることが望ましい。１次側巻線１１６及び第２のスイッチ１１８が前者のように挿入されると、第２のスイッチ１１８の一端が負極と同電位になり、スイッチングが容易になるからである。また、第２の導通経路１１２の第２の分岐点１１０から１次側巻線１１６までの部分が第２の期間Ｔ２に負極とほぼ同電位になり、第２の導通経路１１２に同軸ケーブルが使用された場合に外部導体が負極とほぼ同電位になり、第２の導通経路１１２からのノイズの放射が抑制されるからである。
【００３６】
＜パルス発生回路の基本形の変形＞
（第１の付加回路）
図１１の回路図は、第２の期間Ｔ２に流れる電流ＩＴ２とは逆向きのリセット電流ＩＲを第１の期間Ｔ１に１次側巻線１１６に流す第１の付加回路１２６がパルス発生回路１００ａに付加されたパルス発生回路１００ｉを示す。第１の付加回路１２６がパルス発生回路１００ａに付加されると、第１の期間Ｔ１にトランス１１４が初期化され、均一なパルス電圧が繰り返し発生する。
【００３７】
図１１に示すように、パルス発生回路１００ｉにおいては、第２の導通経路１１２の１次側巻線１１６と第２のスイッチ１１８との間に第３の分岐点１２８が設けられ、第１の導通経路１０２の正極とインダクタ１０４との間に第４の分岐点１３２が設けられ、電気抵抗１３０の一端が第３の分岐点１２８に接続され、電気抵抗１３０の他端が第４の分岐点１３２に接続される。これにより、第２の導通経路１１２が開かれている第１の期間Ｔ１に電気抵抗１３０を経由してリセット電流ＩＲが１次側巻線１１６に流れる。電気抵抗１３０の他端は、第２の期間Ｔ２に流れる電流ＩＴ２とは逆向きのリセット電流ＩＲを１次側巻線１１６に流す電位の箇所に接続されればよく、電気抵抗１３０の他端は、第４の分岐点１３２以外に接続されてもよく、例えば、第４の分岐点１３２以外の正極と同電位の箇所に接続されてもよい。
【００３８】
電気抵抗１３０の大きさは、第１の期間Ｔ１にリセット電流ＩＲによりトランス１１４の磁性体コア１３４が図１２に示すＢ−Ｈカーブにおける飽和状態Ｓ１となるように決められる。磁性体コア１３４の状態は、第２の期間Ｔ２に、図１２に示すＢ−Ｈカーブにおける飽和状態Ｓ２の側へ向かう。
【００３９】
パルス発生回路１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第１の付加回路が付加されてもよい。パルス発生回路１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第１の付加回路が付加される場合も、第２の導通経路１１２の１次側巻線１１６と第２のスイッチ１１８との間に第３の分岐点が設けられ、電気抵抗の一端が第３の分岐点に接続される。電気抵抗の他端は、第２の期間Ｔ２に流れる電流ＩＴ２とは逆向きのリセット電流ＩＲを１次側巻線１１６に流す電位の箇所に接続されればよいが、直流源１２２とは別の電源が必要となる場合もある。例えば、パルス発生回路１００ｂに第１の付加回路が付加される場合は、第１の分岐点１０８から第２の分岐点１１０へ向かって第２の導通経路１１２に電流ＩＴ２が流れるため、１次側巻線１１６が挿入される第２の導通経路１１２の第２の分岐点１１０と第３の分岐点との間に第２の分岐点１１０から第３の分岐点へ向かってリセット電流ＩＲが流れる必要がある。したがって、電気抵抗の他端は負極より電位が低い箇所に接続されなければならず、直流源１２２とは別の電源が必要となる。すなわち、パルス発生回路１００ａに第１の付加回路１２６が付加される場合は、電気抵抗１３０の他端が単に正極と同電位の箇所に接続されればよく、直流源１２２とは別の電源は不要であり、パルス発生回路１００ａには、第１の付加回路１２６の付加が容易になるという利点もある。
【００４０】
（第２の付加回路）
図１３の回路図は、第２の期間Ｔ２に第２の導通経路１１２が偶発的に閉じられなかった場合にインダクタ１０４に蓄積された誘導エネルギーを放出する第２の付加回路１３６がパルス発生回路１００ａに付加されたパルス発生回路１００ｊを示す。
【００４１】
図１３に示すように、パルス発生回路１００ｊにおいては、第１のスイッチ１０６及び第２のスイッチ１１８のいずれも経由せずにインダクタ１０４と１次側巻線１１６とが直列接続されている。インダクタ１０４と１次側巻線１１６との直列接続体１３８にはダイオード１４０が並列接続される。ダイオード１４０のカソードは直列接続体１３８のインダクタ１０４の側の一端に接続され、ダイオード１４０のアノードは直列接続体１３８の１次側巻線１１６の側の他端に接続される。
【００４２】
第１のスイッチ１０６により第１の導通経路１０２が閉じられ、第２のスイッチ１１８により第２の導通経路１１２が開かれている場合は、ダイオード１４０に逆方向電圧が印加され、ダイオード１４０に電流は流れない。したがって、第２の付加回路１３６は、インダクタ１０４への誘導エネルギーの蓄積を妨げない。
【００４３】
逆に、第１のスイッチ１０６により第１の導通経路１０２が開かれ、第２のスイッチ１１８により第２の導通経路１１２が閉じられている場合も、ダイオード１４０に逆方向電圧が印加され、ダイオード１４０に電流は流れない。したがって、第２の付加回路１３６は、第２のスイッチ１１８が第２の導通経路１１２を正常に閉じた場合は、パルス電圧の出力を妨げない。
【００４４】
しかし、第１のスイッチ１０６により第１の導通経路１０２が開かれ、第２のスイッチ１１８により第２の導通経路１１２が開かれ、インダクタ１０４に誘導エネルギーが蓄積されている場合は、ダイオード１４０に順方向電圧が印加され、インダクタ１０４及び１次側巻線１１６を含む閉回路が形成され、インダクタ１０４及び１次側巻線１１６を含む閉回路を誘導電流が流れる。すなわち、第２の期間Ｔ２に第２の導通経路１１２が偶発的に閉じられなかった場合でも、インダクタ１０４に蓄積された誘導エネルギーが放出され、誘導エネルギーが残存しているインダクタ１０４にさらに誘導エネルギーが蓄積されることが抑制され、均一なパルス電圧が繰り返し発生する。
【００４５】
第１のスイッチ１０６及び第２のスイッチ１１８のいずれも経由せずにインダクタ１０４及び１次側巻線１１６が直列接続されるパルス発生回路１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第２の付加回路が付加されてもよい。パルス発生回路１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第２の付加回路が付加される場合も、インダクタ１０４と１次側巻線１１６との直列接続体１３８にダイオードが並列接続される。パルス発生回路１００ｄ，１００ｅ又は１００ｇに第２の付加回路が付加される場合は、ダイオードのアノードが直列接続体１３８のインダクタ１０４の側の一端に接続され、ダイオードのカソードが直列接続体１３８の１次側巻線１１６の側の他端に接続される。パルス発生回路１００ｆ又は１００ｈに第２の付加回路が付加される場合は、ダイオード１４０のアノードが直列接続体１３８の１次側巻線１１６の側の一端に接続され、ダイオードのカソードが直列接続体１３８のインダクタ１０４の側の他端に接続される。より一般的に言えば、第１のスイッチ１０６が第１の導通経路１０６を開いたときに流れる誘導電流によりダイオード１４０に順方向電圧が印加されるように直列接続体１３６とダイオードとが接続される。
【００４６】
＜パルス発生回路の具体例＞
（概略）
図１４の回路図は、より具体的な誘導エネルギー蓄積型のパルス発生回路１０００を示す。パルス発生回路１０００においては、第１のスイッチとしてＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４が選択され、第２のスイッチとしてＭＯＳＦＥＴ１００６が選択され、第１の付加回路及び第２の付加回路が付加されている。
【００４７】
（直流源１００８からインダクタ１０１２への電流の供給）
図１４に示すように、パルス発生回路１０００は、一端が直流源１００８の正極に接続され他端が直流源１００８の負極に接続される第１の導通経路１０１０を備える。
【００４８】
第１の導通経路１０１０には、インダクタ１０１２が挿入され、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４が第１のスイッチとして挿入される。インダクタ１０１２の一端は正極に接続され、インダクタ１０１２の他端はＳＩサイリスタ１００２のアノードに接続され、ＳＩサイリスタ１００２のカソードはＭＯＳＦＥＴ１００４のドレインに接続され、ＭＯＳＦＥＴ１００４のソースは負極に接続される。直流源１００８には直流の供給を安定化するキャパシタ１０１４が並列接続される。
【００４９】
第１の導通経路１０１０は、直流源１００８からインダクタ１０１２への電流の供給経路となる。したがって、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４により第１の導通経路１０１０が閉じられると、直流源１００８及びインダクタ１０１２を含む閉回路が形成され、インダクタ１０１２に電流が流れ、インダクタ１０１２に誘導エネルギーが蓄積される。
【００５０】
（誘導電流の転流）
第１の導通経路１０１０は、相対的に正極の近くにある第１の分岐点１０１３と相対的に負極の近くにある第２の分岐点１０１４とを持つ。インダクタ１０１２は正極と第１の分岐点１０１３との間に挿入され、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４は第１の分岐点１０１３と第２の分岐点１０１４との間に挿入される。
【００５１】
パルス発生回路１０００は、一端が第１の分岐点１０１３に接続され他端が第２の分岐点１０１４に接続される第２の導通経路１０１６をさらに備える。第２の導通経路１０１６の第１の分岐点１０１３寄りには昇圧パルストランス１０１８の１次側巻線１０２０が挿入され、第２の導通経路１０１６の第２の分岐点１０１４寄りにはＭＯＳＦＥＴ１００６が第２のスイッチとして挿入される。１次側巻線１０２０の一端は第１の分岐点１０１３に接続され、１次側巻線１０２０の他端はＭＯＳＦＥＴ１００６のドレインに接続され、ＭＯＳＦＥＴ１００６のソースは第２の分岐点１０１４に接続される。
【００５２】
第２の導通経路１０１６は、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４を迂回する第１の導通経路１０１０の迂回経路であり、誘導電流の転流経路となる。したがって、第１の分岐点１０１３と第２の分岐点１０１４との間に電圧が発生している状態においてＭＯＳＦＥＴ１００６により第２の導通経路１０１６が閉じられると、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４を迂回し直流源１００８、インダクタ１０１２及び１次側巻線１０２０を含む閉回路が形成され、１次側巻線１０２０に誘導電流が流れ、２次側巻線１０２２からパルス電圧が出力される。
【００５３】
（ＳＩサイリスタ１００２へのバイアスの付与）
ＳＩサイリスタ１００２のゲートは、ダイオード１０２４を経由して第１の導通経路１０１０の正極とインダクタ１０１２との間の正極と同電位の箇所に接続される。ＳＩサイリスタ１００２のゲートはダイオード１０２４のアノードに接続され、ダイオード１０２４のカソードは正極と同電位の箇所に接続される。
【００５４】
ＭＯＳＦＥＴ１００４により第１の導通経路１０１０が閉じられると、ＳＩサイリスタ１００２のゲートに正バイアスが付与され、ＳＩサイリスタ１００２がターンオンする。ＭＯＳＦＥＴ１００４により第１の導通経路１０１０が開かれると、ＳＩサイリスタ１００２のカソードから流出していた電流がゲートへ転流し、ＳＩサイリスタ１００２からキャリアが排出されることにより、ＳＩサイリスタ１００２がターンオフする。ＳＩサイリスタ１００２が高速にターンオフすると、電圧の立ち上がりが急峻でパルス幅が短いパルス電圧が発生する。
【００５５】
（第１の付加回路及び第２の付加回路）
第２の導通経路１０１６の１次側巻線１０２０とＭＯＳＦＥＴ１００４との間には、第３の分岐点１０２６が設けられる。電気抵抗１０２８の一端は第３の分岐点１０２６に接続され、電気抵抗１０２８の他端は第１の導通経路１０１０の正極とインダクタ１０１２との間の正極と同電位の箇所に接続される。ダイオード１０３０のアノードは第３の分岐点１０２６に接続され、ダイオード１０３０のカソードは第１の導通経路１０１０の正極とインダクタ１０１２との間の正極と同電位の箇所に接続される。
【００５６】
（動作）
図１５から図１９までのタイムチャートは、パルス発生回路１０００の動作を示す。図１５のタイムチャートは、ＭＯＳＦＥＴ１００４の状態Ｓ１の時間変化を示す。図１６のタイムチャートは、ＭＯＳＦＥＴ１００６の状態Ｓ２の時間変化を示す。図１７のタイムチャートは、第１の導通経路１０１０を流れる電流Ｉ１の時間変化を示す。図１８のタイムチャートは、１次側巻線１０２０に印加される電圧Ｖ１の時間変化を示す。図１９のタイムチャートは、１次側巻線１０２０を流れる電流Ｉ２の時間変化を示す。タイミングｔ０からｔ１までは、インダクタ１０１２に誘導エネルギーが蓄積される第１の期間Ｔ１である。タイミングｔ１からｔ２までは、パルス電圧が出力される第２の期間Ｔ２である。タイミングｔ２からｔ３までは電力が回生される第３の期間Ｔ３である。
【００５７】
制御回路１０３２からＭＯＳＦＥＴ１００４へのオン信号の入力がタイミングｔ０に始まると、図１５に示すようにＭＯＳＦＥＴ１００４がターンオンし、ＳＩサイリスタ１００２もターンオンし、第１の導通経路１０１０が閉じられる。第１の導通経路１０１０が閉じられると、図１７に示すように電流Ｉ１が正方向に増加し始め、インダクタ１０１２への誘導エネルギーの蓄積が始まる。また、図１８に示すように電圧Ｖ１が小さな負となり、昇圧パルストランス１０１８が初期化される。
【００５８】
制御回路１０３２からＭＯＳＦＥＴ１００４へのオン信号の入力がタイミングｔ１に終わると、図１５に示すようにＭＯＳＦＥＴ１００４がターンオフし、ＳＩサイリスタ１００２もターンオフし、第１の導通経路１０１０が開かれる。また、制御回路１０３２からＭＯＳＦＥＴ１００６へのオン信号の入力が始まり、図１６に示すようにＭＯＳＦＥＴ１００６がターンオンし、第２の導通経路１０１６が閉じられる。第１の導通経路１０１０が開かれ第２の導通経路１０１６が閉じられると、図１８に示すように電圧Ｖ１が正方向に急激に上昇し始め、図１９に示すように電流Ｉ２が急激に増加し、２次側巻線１０２２からパルス電圧が出力される。その後に、図１８に示すように電圧Ｖ１がピークに達し、図１７及び図１９に示すように電流Ｉ１及びＩ２が正から負へ反転する。
【００５９】
ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４がターンオフし第１の導通経路１０１０が開かれるタイミングと、ＭＯＳＦＥＴ１００６がターンオンし第２の導通経路１０１６が閉じられるタイミングとは同時であることが望ましいが、第２の付加回路が付加されているため、第１の導通経路１０１０が開かれるのに若干遅れて第２の導通経路１０１６が閉じられても、パルス発生回路１０００は概ね正常に動作する。
【００６０】
制御回路１０３２からＭＯＳＦＥＴ１００６へのオン信号の入力がタイミングｔ２に終わると、図１６に示すようにＭＯＳＦＥＴ１００６がターンオフし、第１の導通経路１０１０に加えて第２の導通経路１０１６も開かれる。第２の導通経路１０１６が開かれた後も、電流Ｉ１は負のまま減少し始める。電流Ｉ１により電力が回生され、パルス発生回路１０００の効率が向上する。第１の導通経路１０１０が開かれているにもかかわらず電流Ｉ１が０にならないのは、ＳＩサイリスタ１００２のアノード・カソード間に接合容量が存在するからである。回生電流を流すためのダイオードを追加し、当該ダイオードのアノードをＳＩサイリスタ１００２のカソードに接続し、当該ダイオードのカソードをＳＩサイリスタ１００２のアノードに接続すれば、接合容量が小さくても電力が回生される。
【００６１】
＜用途＞
上記のパルス発生回路は、どのように使用されてもよいが、例えば、パルスプラズマ放電を発生させる装置のパルス電源として使用される。パルスプラズマを発生させる装置には、例えば、プラズマＣＶＤ（化学気相蒸着）装置、ガス処理装置、表面処理装置等がある。
【符号の説明】
【００６２】
１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ，１００ｈ，１００ｉ，１００ｊ，１０００ パルス発生回路
１０２，１０１０ 第１の導通経路
１１２，１０１６ 第２の導通経路
１０８，１０１２ 第１の分岐点
１１０，１０１４ 第２の分岐点
１２８，１０２６ 第３の分岐点
【技術分野】
【０００１】
本発明は、パルス発生回路に関する。
【背景技術】
【０００２】
特許文献１は、従来の誘導エネルギー蓄積型のパルス発生回路の一例を示す。
【０００３】
特許文献１のパルス発生回路においては、直流源（直流電源部１２）の正極から負極へ至る１次側の導通経路にトランス（トランス１４）の１次側巻線（一次巻線２６）とスイッチ（スイッチＳＷ）とが挿入される。スイッチによる１次側の導通経路の開閉は、制御回路（制御回路１６）により制御される。第１の期間（期間Ｔ１）には、スイッチにより１次側の導通経路が閉じられ、トランスに誘導エネルギーが蓄積される。第１の期間に続く第２の期間（期間Ｔ２）には、スイッチにより１次側の導通経路が開かれ、２次側巻線から２次側の導通経路を経由して負荷へトランスにより昇圧されたパルス電圧が出力される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のパルス発生回路においては、導通経路が長くなるとパルス幅が狭くピーク電圧が高いパルス電圧の発生が困難になる場合がある。
【０００６】
例えば、２次側の導通経路が長くなると、２次側の導通経路の寄生キャパシタンスが増加し、トランスの励磁インダクタンスと２次側の導通経路の寄生キャパシタンス等からなる合成キャパシタンスとにより形成される共振回路の共振周波数が低下し、パルス幅が短いパルス電圧の発生が困難になる。２次側の導通経路の寄生キャパシタンスは、１次側の導通経路の寄生キャパシタンスと比較すると、トランスの巻数比の２乗倍の寄与を共振周波数にもたらし、影響が大きい。
【０００７】
また、２次側の導通経路からのノイズの放射を抑制するために２次側の導通経路に同軸ケーブルが用いられると、２次側の導通経路のキャパシタンスがさらに増加し、パルス幅が短いパルス電圧の発生がさらに困難になる。
【０００８】
一方、１次側の導通経路が長くなると、１次側の導通経路の寄生インダクタンスが増加し、１次側巻線に印加される電圧が低くなり、トランスへの誘導エネルギーの蓄積が妨げられ、ピーク電圧が高いパルス電圧の発生が困難になる。
【０００９】
本発明は、この問題を解決するためになされ、本発明の目的は、導通経路が長くなってもパルス幅が狭くピーク電圧が高いパルス電圧を発生するパルス発生回路を提供することである。
【課題を解決するための手段】
【００１０】
第１の発明のパルス発生回路においては、一端が直流源の正極に接続され他端が直流源の負極に接続される第１の導通経路にインダクタと第１のスイッチとが挿入される。第１の導通経路は、相対的に正極の近くにある第１の分岐点と相対的に負極の近くにある第２の分岐点とを持つ。第２の導通経路の一端は、第１の分岐点に接続され、第２の導通経路の他端は、第２の分岐点に接続される。第２の導通経路には、トランスの１次側巻線と第２のスイッチとが挿入される。第１のスイッチによる第１の導通経路の開閉及び第２のスイッチによる第２の導通経路の開閉は、制御回路により制御される。トランスはインダクタから独立している。インダクタ及び第１のスイッチのうちの一方が第１の分岐点と第２の分岐点との間に挿入され、インダクタ及び第１のスイッチのうちの他方が第１の分岐点と第２の分岐点との間以外に挿入される。制御回路は、第１の期間に、第１のスイッチに第１の導通経路を閉じさせ、第２のスイッチに第２の導通経路を開かせ、第１の期間に続く第２の期間に、第１のスイッチに第１の導通経路を開かせ、第２のスイッチに第２の導通経路を閉じさせる。
【００１１】
第２の発明のパルス発生回路では、第１の発明のパルス発生回路において、第２の導通経路の１次側巻線と第２のスイッチとの間に第３の分岐点が設けられる。電気抵抗の一端が第３の分岐点に接続され、第２の期間に流れる電流とは逆向きの電流を第１の期間に１次側巻線に流す電位の箇所に電気抵抗の他端が接続される。
【００１２】
第３の発明のパルス発生回路では、第１又は第２の発明のパルス発生回路において、第１のスイッチ及び第２のスイッチのいずれも経由せずにインダクタ及び１次側巻線が直列接続される。インダクタ及び１次側巻線の直列接続体の一端にダイオードのアノードが接続され、直列接続体の他端にダイオードのカソードが接続される。第１のスイッチが第１の導通経路を開いたときに流れる誘導電流により順方向電圧がダイオードに印加される。
【００１３】
第４の発明のパルス発生回路では、制御回路は、第２の期間に続く第３の期間に、第１のスイッチに第１の導通経路を開かせ、第２のスイッチに第２の導通経路を開かせる。
【発明の効果】
【００１４】
第１の発明によれば、インダクタに誘導エネルギーが蓄積される第１の期間に第２の導通経路に大きな電流が流れない。このため、第２の導通経路が長くなっても、トランスへの誘導エネルギーの蓄積が妨げられず、ピーク電圧が高いパルス電圧が発生する。また、第２の導通経路が長くなっても、寄生キャパシタンスの影響は小さく、パルス幅が短いパルス電圧が発生する。
【００１５】
第２の発明によれば、第１の期間にトランスが初期化され、均一なパルス電圧が繰り返し発生する。
【００１６】
第３の発明によれば、第２の期間に第２の導通経路が偶発的に閉じられなかった場合でも、インダクタに蓄積された誘導エネルギーが放出され、誘導エネルギーが残存しているインダクタにさらに誘導エネルギーが蓄積されることが抑制され、均一なパルス電圧が繰り返し発生する。
【００１７】
第４の発明によれば、電力が回生され、パルス発生回路の効率が向上する。
【図面の簡単な説明】
【００１８】
【図１】パルス発生回路の回路図である。
【図２】パルス発生回路の回路図である。
【図３】パルス発生回路の回路図である。
【図４】パルス発生回路の回路図である。
【図５】パルス発生回路の回路図である。
【図６】パルス発生回路の回路図である。
【図７】パルス発生回路の回路図である。
【図８】パルス発生回路の回路図である。
【図９】第１のスイッチの状態の時間変化を示すタイムチャートである。
【図１０】第２のスイッチの状態の時間変化を示すタイムチャートである。
【図１１】第１の付加回路が付加されたパルス発生回路の回路図である。
【図１２】トランスのコアのＢ−Ｈカーブを示す図である。
【図１３】第２の付加回路が付加されたパルス発生回路の回路図である。
【図１４】パルス発生回路の回路図である。
【図１５】パルス発生回路の動作を示すタイムチャートである。
【図１６】パルス発生回路の動作を示すタイムチャートである。
【図１７】パルス発生回路の動作を示すタイムチャートである。
【図１８】パルス発生回路の動作を示すタイムチャートである。
【図１９】パルス発生回路の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１９】
＜パルス発生回路の基本形＞
（概略）
図１から図８までの回路図は、それぞれ、本発明の基本形の誘導エネルギー蓄積型のパルス発生回路１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ及び１００ｈを示す。
【００２０】
図１から図８までに示すように、パルス発生回路１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ及び１００ｈにおいては、一端が直流源（直流電源）１２２の正極に接続され他端が直流源１２２の負極に接続される第１の導通経路（太線）１０２にインダクタ１０４と第１のスイッチ１０６とが直列に挿入される。第１の導通経路１０２は、相対的に正極の近くにある第１の分岐点１０８と相対的に負極の近くにある第２の分岐点１１０とを持つ。第２の導通経路（細線）１１２の一端は、第１の分岐点１０８に接続され、第２の導通経路１１２の他端は、第２の分岐点１１０に接続される。第２の導通経路１１２には、トランス１１４の１次側巻線１１６と第２のスイッチ１１８とが直列に挿入される。第１のスイッチ１０６による第１の導通経路１０２の開閉及び第２のスイッチ１１８による第２の導通経路１１２の開閉は、制御回路１２０により制御される。誘導エネルギー蓄積用のインダクタ１０４と変圧用のトランス１１４とは独立している。「独立」とは、トランス１１４の巻線とインダクタ１０４とが磁気的に結合されないことを意味する。
【００２１】
（第１のスイッチ１０６及び第２のスイッチ１１８の状態の時間変化）
図９及び図１０のタイムチャートは、それぞれ、第１のスイッチ１０６及び第２のスイッチ１１８の状態の時間変化を示す。
【００２２】
図９及び図１０に示すように、第１の期間Ｔ１に、第１のスイッチ１０６により第１の導通経路１０２が閉じられ（第１のスイッチＯＮ）、第２のスイッチ１１８により第２の導通経路１１２が開かれる（第２のスイッチＯＦＦ）。これにより、図１から図８までに示すように、正極から負極へ向かう電流ＩＴ１が第１の導通経路１０２に流れ、インダクタ１０４に誘導エネルギーが蓄積される。
【００２３】
図９及び図１０に示すように、第１の期間Ｔ１に続く第２の期間Ｔ２に、第１のスイッチ１０６により第１の導通経路１０２が開かれ（第１のスイッチＯＦＦ）、第２のスイッチ１１８により第２の導通経路１１２が閉じられる（第２のスイッチＯＮ）。これにより、図１から図８までに示すように、第２の導通経路１１２に電流（誘導電流）ＩＴ２が流れ、トランス１１４の２次側巻線１２４からパルス電圧が出力される。
【００２４】
図１から図４までに示すように、第１のスイッチ１０６が第１の分岐点１０８と第２の分岐点１１０との間に挿入され、第２の導通経路１１２が第１のスイッチ１１２を迂回する場合は、第１の分岐点１０８から第２の分岐点１１０へ向かって第２の導通経路１１２に電流ＩＴ２が流れる。図５から図８までに示すように、インダクタ１０４が第１の分岐点１０８と第２の分岐点１１０との間に挿入され第２の導通経路１１２がインダクタ１０４を迂回する場合は、第２の分岐点１１０から第１の分岐点１０８へ向かって第２の導通経路１１２に電流ＩＴ２が流れる。
【００２５】
パルス発生回路１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ及び１００ｈにおいては、インダクタ１０４に誘導エネルギーが蓄積される第１の期間Ｔ１に第２の導通経路１１２に大きな電流が流れない。このため、第２の導通経路１１２が長くなっても、インダクタ１０４への誘導エネルギーの蓄積が妨げられず、ピーク電圧が高いパルス電圧が発生する。また、第２の導通経路１１２が長くなっても、第２の導通経路１１２の寄生キャパシタンスの影響は小さく、パルス幅が短いパルス電圧が発生する。さらに、第２の導通経路１１２が長くなっても、第２の導通経路１１２からのノイズの放射が抑制される。
【００２６】
（第１のスイッチ１０６及び第２のスイッチ１１８）
第１のスイッチ１０６及び第２のスイッチ１１８は、それぞれ、ＭＯＳＦＥＴ（酸化金属半導体電界効果トランジスタ）・ＳＩ（静電誘導）サイリスタ・ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）・バイポーラトランジスタ・ＧＴＯ（ゲートターンオフ）サイリスタ・ＳＩＴ（静電誘導トランジスタ）等のスイッチング素子により第１の導通経路１０２及び第２の導通経路１１２を開閉する。第１のスイッチ１０６及び第２のスイッチ１１８が、それぞれ、同種又は異種の２個以上のスイッチング素子により第１の導通経路１０２及び第２の導通経路１１２を開閉してもよい。
【００２７】
（インダクタ１０４及び第１のスイッチ１０６の挿入位置）
図１から図４までに示すように、パルス発生回路１００ａ，１００ｂ，１００ｃ及び１００ｄにおいては、第１の分岐点１０８と第２の分岐点１１０との間に第１のスイッチ１０６が挿入され、第１の分岐点１０８と第２の分岐点１１０との間以外にインダクタ１０４が挿入される。
【００２８】
この場合は、直流源１２２、インダクタ１０４及び１次側巻線１１６を含む閉回路が第２の期間Ｔ２に形成される。したがって、第２の期間Ｔ２に１次側巻線１１６に印加される電圧は、直流源１２２の電圧とインダクタ１０４の誘導起電力との和に一致する。
【００２９】
インダクタ１０４は、図１及び図２に示すように正極と第１の分岐点１０８との間に挿入されてもよいし、図３及び図４に示すように負極と第２の分岐点１１０との間に挿入されてもよい。ただし、正極と第１の分岐点１０８との間にインダクタ１０４が挿入されることが望ましい。正極と第１の分岐点１０８との間にインダクタ１０４が挿入されると、第１のスイッチ１０６の一端が負極に接続され、スイッチングが容易になるからである。
【００３０】
逆に、図５から図８までに示すように、パルス発生回路１００ｅ，１００ｆ，１００ｇ及び１００ｈにおいては、第１の分岐点１０８と第２の分岐点１１０との間にインダクタ１０４が挿入され、第１の分岐点１０８と第２の分岐点１１０との間以外に第１のスイッチ１０６が挿入される。
【００３１】
この場合は、インダクタ１０４及び１次側巻線１１６を含む閉回路が第２の期間Ｔ２に形成される。したがって、第２の期間Ｔ２に１次側巻線１１６に印加される電圧は、インダクタ１０４の誘導起電力に一致する。
【００３２】
第１のスイッチ１０６は、図５及び図６に示すように正極と第１の分岐点１０８との間に挿入されてもよいし、図７及び図８に示すように負極と第２の分岐点１１０との間に挿入されてもよい。ただし、負極と第２の分岐点１１０との間に第１のスイッチ１０６が挿入されることが望ましい。負極と第２の分岐点１１０との間に第１のスイッチ１０６が挿入されると、第２のスイッチ１１８の一端が負極と同電位になり、スイッチングが容易になるからである。
【００３３】
より一般的に言えば、インダクタ１０４及び第１のスイッチ１０６のうちの一方が第１の分岐点１０８と第２の分岐点１１０との間に挿入され、インダクタ１０４及び第１のスイッチ１０６のうちの他方が第１の分岐点１０８と第２の分岐点１１０との間以外に挿入される。ただし、第１の分岐点１０８と第２の分岐点１１０との間に第１のスイッチ１０６が挿入され、第１の分岐点１０８と第２の分岐点１１０との間以外にインダクタ１０４が挿入されることが望ましい。インダクタ１０４及び第１のスイッチ１０６がこのように挿入されると、１次側巻線１１６に印加される電圧が直流源１２２の電圧だけ大きくなるからである。
【００３４】
（第２の導通経路１１２への同軸ケーブルの使用）
第２の導通経路１１２には同軸ケーブルが使用されることが望ましい。特に、第２の導通経路１１２の第１の分岐点１０８と１次側巻線１１６との間の少なくとも一部が内部導体からなり、第２の導通経路１１２の第２の分岐点１１０と１次側巻線１１６との間の少なくとも一部が当該内部導体と同軸配置される外部導体からなることが望ましい。これにより、第２の導通経路１１２からのノイズの放射が抑制される。
【００３５】
（１次側巻線１１６及び第２のスイッチ１１８の挿入位置）
図１、図３、図５及び図７に示すように、第２の導通経路１１２の第１の分岐点１０８寄りに１次側巻線１１６が挿入され、第２の導通経路１１２の第２の分岐点１１０寄りに第２のスイッチ１１８が挿入されてもよいし、図２、図４、図６及び図８に示すように、第２の導通経路１１２の第１の分岐点１０８寄りに第２のスイッチ１１８が挿入され、第２の導通経路１１２の第２の分岐点１１０寄りに１次側巻線１１６が挿入されてもよい。ただし、１次側巻線１１６及び第２のスイッチ１１８が前者のように挿入されることが望ましい。１次側巻線１１６及び第２のスイッチ１１８が前者のように挿入されると、第２のスイッチ１１８の一端が負極と同電位になり、スイッチングが容易になるからである。また、第２の導通経路１１２の第２の分岐点１１０から１次側巻線１１６までの部分が第２の期間Ｔ２に負極とほぼ同電位になり、第２の導通経路１１２に同軸ケーブルが使用された場合に外部導体が負極とほぼ同電位になり、第２の導通経路１１２からのノイズの放射が抑制されるからである。
【００３６】
＜パルス発生回路の基本形の変形＞
（第１の付加回路）
図１１の回路図は、第２の期間Ｔ２に流れる電流ＩＴ２とは逆向きのリセット電流ＩＲを第１の期間Ｔ１に１次側巻線１１６に流す第１の付加回路１２６がパルス発生回路１００ａに付加されたパルス発生回路１００ｉを示す。第１の付加回路１２６がパルス発生回路１００ａに付加されると、第１の期間Ｔ１にトランス１１４が初期化され、均一なパルス電圧が繰り返し発生する。
【００３７】
図１１に示すように、パルス発生回路１００ｉにおいては、第２の導通経路１１２の１次側巻線１１６と第２のスイッチ１１８との間に第３の分岐点１２８が設けられ、第１の導通経路１０２の正極とインダクタ１０４との間に第４の分岐点１３２が設けられ、電気抵抗１３０の一端が第３の分岐点１２８に接続され、電気抵抗１３０の他端が第４の分岐点１３２に接続される。これにより、第２の導通経路１１２が開かれている第１の期間Ｔ１に電気抵抗１３０を経由してリセット電流ＩＲが１次側巻線１１６に流れる。電気抵抗１３０の他端は、第２の期間Ｔ２に流れる電流ＩＴ２とは逆向きのリセット電流ＩＲを１次側巻線１１６に流す電位の箇所に接続されればよく、電気抵抗１３０の他端は、第４の分岐点１３２以外に接続されてもよく、例えば、第４の分岐点１３２以外の正極と同電位の箇所に接続されてもよい。
【００３８】
電気抵抗１３０の大きさは、第１の期間Ｔ１にリセット電流ＩＲによりトランス１１４の磁性体コア１３４が図１２に示すＢ−Ｈカーブにおける飽和状態Ｓ１となるように決められる。磁性体コア１３４の状態は、第２の期間Ｔ２に、図１２に示すＢ−Ｈカーブにおける飽和状態Ｓ２の側へ向かう。
【００３９】
パルス発生回路１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第１の付加回路が付加されてもよい。パルス発生回路１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第１の付加回路が付加される場合も、第２の導通経路１１２の１次側巻線１１６と第２のスイッチ１１８との間に第３の分岐点が設けられ、電気抵抗の一端が第３の分岐点に接続される。電気抵抗の他端は、第２の期間Ｔ２に流れる電流ＩＴ２とは逆向きのリセット電流ＩＲを１次側巻線１１６に流す電位の箇所に接続されればよいが、直流源１２２とは別の電源が必要となる場合もある。例えば、パルス発生回路１００ｂに第１の付加回路が付加される場合は、第１の分岐点１０８から第２の分岐点１１０へ向かって第２の導通経路１１２に電流ＩＴ２が流れるため、１次側巻線１１６が挿入される第２の導通経路１１２の第２の分岐点１１０と第３の分岐点との間に第２の分岐点１１０から第３の分岐点へ向かってリセット電流ＩＲが流れる必要がある。したがって、電気抵抗の他端は負極より電位が低い箇所に接続されなければならず、直流源１２２とは別の電源が必要となる。すなわち、パルス発生回路１００ａに第１の付加回路１２６が付加される場合は、電気抵抗１３０の他端が単に正極と同電位の箇所に接続されればよく、直流源１２２とは別の電源は不要であり、パルス発生回路１００ａには、第１の付加回路１２６の付加が容易になるという利点もある。
【００４０】
（第２の付加回路）
図１３の回路図は、第２の期間Ｔ２に第２の導通経路１１２が偶発的に閉じられなかった場合にインダクタ１０４に蓄積された誘導エネルギーを放出する第２の付加回路１３６がパルス発生回路１００ａに付加されたパルス発生回路１００ｊを示す。
【００４１】
図１３に示すように、パルス発生回路１００ｊにおいては、第１のスイッチ１０６及び第２のスイッチ１１８のいずれも経由せずにインダクタ１０４と１次側巻線１１６とが直列接続されている。インダクタ１０４と１次側巻線１１６との直列接続体１３８にはダイオード１４０が並列接続される。ダイオード１４０のカソードは直列接続体１３８のインダクタ１０４の側の一端に接続され、ダイオード１４０のアノードは直列接続体１３８の１次側巻線１１６の側の他端に接続される。
【００４２】
第１のスイッチ１０６により第１の導通経路１０２が閉じられ、第２のスイッチ１１８により第２の導通経路１１２が開かれている場合は、ダイオード１４０に逆方向電圧が印加され、ダイオード１４０に電流は流れない。したがって、第２の付加回路１３６は、インダクタ１０４への誘導エネルギーの蓄積を妨げない。
【００４３】
逆に、第１のスイッチ１０６により第１の導通経路１０２が開かれ、第２のスイッチ１１８により第２の導通経路１１２が閉じられている場合も、ダイオード１４０に逆方向電圧が印加され、ダイオード１４０に電流は流れない。したがって、第２の付加回路１３６は、第２のスイッチ１１８が第２の導通経路１１２を正常に閉じた場合は、パルス電圧の出力を妨げない。
【００４４】
しかし、第１のスイッチ１０６により第１の導通経路１０２が開かれ、第２のスイッチ１１８により第２の導通経路１１２が開かれ、インダクタ１０４に誘導エネルギーが蓄積されている場合は、ダイオード１４０に順方向電圧が印加され、インダクタ１０４及び１次側巻線１１６を含む閉回路が形成され、インダクタ１０４及び１次側巻線１１６を含む閉回路を誘導電流が流れる。すなわち、第２の期間Ｔ２に第２の導通経路１１２が偶発的に閉じられなかった場合でも、インダクタ１０４に蓄積された誘導エネルギーが放出され、誘導エネルギーが残存しているインダクタ１０４にさらに誘導エネルギーが蓄積されることが抑制され、均一なパルス電圧が繰り返し発生する。
【００４５】
第１のスイッチ１０６及び第２のスイッチ１１８のいずれも経由せずにインダクタ１０４及び１次側巻線１１６が直列接続されるパルス発生回路１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第２の付加回路が付加されてもよい。パルス発生回路１００ｄ，１００ｅ，１００ｆ，１００ｇ又は１００ｈに第２の付加回路が付加される場合も、インダクタ１０４と１次側巻線１１６との直列接続体１３８にダイオードが並列接続される。パルス発生回路１００ｄ，１００ｅ又は１００ｇに第２の付加回路が付加される場合は、ダイオードのアノードが直列接続体１３８のインダクタ１０４の側の一端に接続され、ダイオードのカソードが直列接続体１３８の１次側巻線１１６の側の他端に接続される。パルス発生回路１００ｆ又は１００ｈに第２の付加回路が付加される場合は、ダイオード１４０のアノードが直列接続体１３８の１次側巻線１１６の側の一端に接続され、ダイオードのカソードが直列接続体１３８のインダクタ１０４の側の他端に接続される。より一般的に言えば、第１のスイッチ１０６が第１の導通経路１０６を開いたときに流れる誘導電流によりダイオード１４０に順方向電圧が印加されるように直列接続体１３６とダイオードとが接続される。
【００４６】
＜パルス発生回路の具体例＞
（概略）
図１４の回路図は、より具体的な誘導エネルギー蓄積型のパルス発生回路１０００を示す。パルス発生回路１０００においては、第１のスイッチとしてＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４が選択され、第２のスイッチとしてＭＯＳＦＥＴ１００６が選択され、第１の付加回路及び第２の付加回路が付加されている。
【００４７】
（直流源１００８からインダクタ１０１２への電流の供給）
図１４に示すように、パルス発生回路１０００は、一端が直流源１００８の正極に接続され他端が直流源１００８の負極に接続される第１の導通経路１０１０を備える。
【００４８】
第１の導通経路１０１０には、インダクタ１０１２が挿入され、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４が第１のスイッチとして挿入される。インダクタ１０１２の一端は正極に接続され、インダクタ１０１２の他端はＳＩサイリスタ１００２のアノードに接続され、ＳＩサイリスタ１００２のカソードはＭＯＳＦＥＴ１００４のドレインに接続され、ＭＯＳＦＥＴ１００４のソースは負極に接続される。直流源１００８には直流の供給を安定化するキャパシタ１０１４が並列接続される。
【００４９】
第１の導通経路１０１０は、直流源１００８からインダクタ１０１２への電流の供給経路となる。したがって、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４により第１の導通経路１０１０が閉じられると、直流源１００８及びインダクタ１０１２を含む閉回路が形成され、インダクタ１０１２に電流が流れ、インダクタ１０１２に誘導エネルギーが蓄積される。
【００５０】
（誘導電流の転流）
第１の導通経路１０１０は、相対的に正極の近くにある第１の分岐点１０１３と相対的に負極の近くにある第２の分岐点１０１４とを持つ。インダクタ１０１２は正極と第１の分岐点１０１３との間に挿入され、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４は第１の分岐点１０１３と第２の分岐点１０１４との間に挿入される。
【００５１】
パルス発生回路１０００は、一端が第１の分岐点１０１３に接続され他端が第２の分岐点１０１４に接続される第２の導通経路１０１６をさらに備える。第２の導通経路１０１６の第１の分岐点１０１３寄りには昇圧パルストランス１０１８の１次側巻線１０２０が挿入され、第２の導通経路１０１６の第２の分岐点１０１４寄りにはＭＯＳＦＥＴ１００６が第２のスイッチとして挿入される。１次側巻線１０２０の一端は第１の分岐点１０１３に接続され、１次側巻線１０２０の他端はＭＯＳＦＥＴ１００６のドレインに接続され、ＭＯＳＦＥＴ１００６のソースは第２の分岐点１０１４に接続される。
【００５２】
第２の導通経路１０１６は、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４を迂回する第１の導通経路１０１０の迂回経路であり、誘導電流の転流経路となる。したがって、第１の分岐点１０１３と第２の分岐点１０１４との間に電圧が発生している状態においてＭＯＳＦＥＴ１００６により第２の導通経路１０１６が閉じられると、ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４を迂回し直流源１００８、インダクタ１０１２及び１次側巻線１０２０を含む閉回路が形成され、１次側巻線１０２０に誘導電流が流れ、２次側巻線１０２２からパルス電圧が出力される。
【００５３】
（ＳＩサイリスタ１００２へのバイアスの付与）
ＳＩサイリスタ１００２のゲートは、ダイオード１０２４を経由して第１の導通経路１０１０の正極とインダクタ１０１２との間の正極と同電位の箇所に接続される。ＳＩサイリスタ１００２のゲートはダイオード１０２４のアノードに接続され、ダイオード１０２４のカソードは正極と同電位の箇所に接続される。
【００５４】
ＭＯＳＦＥＴ１００４により第１の導通経路１０１０が閉じられると、ＳＩサイリスタ１００２のゲートに正バイアスが付与され、ＳＩサイリスタ１００２がターンオンする。ＭＯＳＦＥＴ１００４により第１の導通経路１０１０が開かれると、ＳＩサイリスタ１００２のカソードから流出していた電流がゲートへ転流し、ＳＩサイリスタ１００２からキャリアが排出されることにより、ＳＩサイリスタ１００２がターンオフする。ＳＩサイリスタ１００２が高速にターンオフすると、電圧の立ち上がりが急峻でパルス幅が短いパルス電圧が発生する。
【００５５】
（第１の付加回路及び第２の付加回路）
第２の導通経路１０１６の１次側巻線１０２０とＭＯＳＦＥＴ１００４との間には、第３の分岐点１０２６が設けられる。電気抵抗１０２８の一端は第３の分岐点１０２６に接続され、電気抵抗１０２８の他端は第１の導通経路１０１０の正極とインダクタ１０１２との間の正極と同電位の箇所に接続される。ダイオード１０３０のアノードは第３の分岐点１０２６に接続され、ダイオード１０３０のカソードは第１の導通経路１０１０の正極とインダクタ１０１２との間の正極と同電位の箇所に接続される。
【００５６】
（動作）
図１５から図１９までのタイムチャートは、パルス発生回路１０００の動作を示す。図１５のタイムチャートは、ＭＯＳＦＥＴ１００４の状態Ｓ１の時間変化を示す。図１６のタイムチャートは、ＭＯＳＦＥＴ１００６の状態Ｓ２の時間変化を示す。図１７のタイムチャートは、第１の導通経路１０１０を流れる電流Ｉ１の時間変化を示す。図１８のタイムチャートは、１次側巻線１０２０に印加される電圧Ｖ１の時間変化を示す。図１９のタイムチャートは、１次側巻線１０２０を流れる電流Ｉ２の時間変化を示す。タイミングｔ０からｔ１までは、インダクタ１０１２に誘導エネルギーが蓄積される第１の期間Ｔ１である。タイミングｔ１からｔ２までは、パルス電圧が出力される第２の期間Ｔ２である。タイミングｔ２からｔ３までは電力が回生される第３の期間Ｔ３である。
【００５７】
制御回路１０３２からＭＯＳＦＥＴ１００４へのオン信号の入力がタイミングｔ０に始まると、図１５に示すようにＭＯＳＦＥＴ１００４がターンオンし、ＳＩサイリスタ１００２もターンオンし、第１の導通経路１０１０が閉じられる。第１の導通経路１０１０が閉じられると、図１７に示すように電流Ｉ１が正方向に増加し始め、インダクタ１０１２への誘導エネルギーの蓄積が始まる。また、図１８に示すように電圧Ｖ１が小さな負となり、昇圧パルストランス１０１８が初期化される。
【００５８】
制御回路１０３２からＭＯＳＦＥＴ１００４へのオン信号の入力がタイミングｔ１に終わると、図１５に示すようにＭＯＳＦＥＴ１００４がターンオフし、ＳＩサイリスタ１００２もターンオフし、第１の導通経路１０１０が開かれる。また、制御回路１０３２からＭＯＳＦＥＴ１００６へのオン信号の入力が始まり、図１６に示すようにＭＯＳＦＥＴ１００６がターンオンし、第２の導通経路１０１６が閉じられる。第１の導通経路１０１０が開かれ第２の導通経路１０１６が閉じられると、図１８に示すように電圧Ｖ１が正方向に急激に上昇し始め、図１９に示すように電流Ｉ２が急激に増加し、２次側巻線１０２２からパルス電圧が出力される。その後に、図１８に示すように電圧Ｖ１がピークに達し、図１７及び図１９に示すように電流Ｉ１及びＩ２が正から負へ反転する。
【００５９】
ＳＩサイリスタ１００２及びＭＯＳＦＥＴ１００４がターンオフし第１の導通経路１０１０が開かれるタイミングと、ＭＯＳＦＥＴ１００６がターンオンし第２の導通経路１０１６が閉じられるタイミングとは同時であることが望ましいが、第２の付加回路が付加されているため、第１の導通経路１０１０が開かれるのに若干遅れて第２の導通経路１０１６が閉じられても、パルス発生回路１０００は概ね正常に動作する。
【００６０】
制御回路１０３２からＭＯＳＦＥＴ１００６へのオン信号の入力がタイミングｔ２に終わると、図１６に示すようにＭＯＳＦＥＴ１００６がターンオフし、第１の導通経路１０１０に加えて第２の導通経路１０１６も開かれる。第２の導通経路１０１６が開かれた後も、電流Ｉ１は負のまま減少し始める。電流Ｉ１により電力が回生され、パルス発生回路１０００の効率が向上する。第１の導通経路１０１０が開かれているにもかかわらず電流Ｉ１が０にならないのは、ＳＩサイリスタ１００２のアノード・カソード間に接合容量が存在するからである。回生電流を流すためのダイオードを追加し、当該ダイオードのアノードをＳＩサイリスタ１００２のカソードに接続し、当該ダイオードのカソードをＳＩサイリスタ１００２のアノードに接続すれば、接合容量が小さくても電力が回生される。
【００６１】
＜用途＞
上記のパルス発生回路は、どのように使用されてもよいが、例えば、パルスプラズマ放電を発生させる装置のパルス電源として使用される。パルスプラズマを発生させる装置には、例えば、プラズマＣＶＤ（化学気相蒸着）装置、ガス処理装置、表面処理装置等がある。
【符号の説明】
【００６２】
１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ，１００ｈ，１００ｉ，１００ｊ，１０００ パルス発生回路
１０２，１０１０ 第１の導通経路
１１２，１０１６ 第２の導通経路
１０８，１０１２ 第１の分岐点
１１０，１０１４ 第２の分岐点
１２８，１０２６ 第３の分岐点
【特許請求の範囲】
【請求項１】
パルス発生回路であって、
一端が直流源の正極に接続され、他端が直流源の負極に接続され、相対的に前記正極の近くにある第１の分岐点と相対的に前記負極の近くにある第２の分岐点とを持つ第１の導通経路と、
前記第１の導通経路に挿入されるインダクタと、
前記第１の導通経路に挿入され、前記第１の導通経路を開閉する第１のスイッチと、
一端が前記第１の分岐点に接続され、他端が前記第２の分岐点に接続される第２の導通経路と、
１次側巻線が前記第２の導通経路に挿入され、前記インダクタから独立したトランスと、
前記第２の導通経路に挿入され、前記第２の導通経路を開閉する第２のスイッチと、
前記第１のスイッチによる前記第１の導通経路の開閉及び前記第２のスイッチによる前記第２の導通経路の開閉を制御する制御回路と、
を備え、
前記インダクタ及び前記第１のスイッチのうちの一方が前記第１の分岐点と前記第２の分岐点との間に挿入され、前記インダクタ及び前記第１のスイッチのうちの他方が前記第１の分岐点と前記第２の分岐点との間以外に挿入され、
前記制御回路は、
第１の期間に、前記第１のスイッチに前記第１の導通経路を閉じさせ、前記第２のスイッチに前記第２の導通経路を開かせ、
前記第１の期間に続く第２の期間に、前記第１のスイッチに前記第１の導通経路を開かせ、前記第２のスイッチに前記第２の導通経路を閉じさせるパルス発生回路。
【請求項２】
請求項１のパルス発生回路において、
前記第２の導通経路の前記１次側巻線と前記第２のスイッチとの間に第３の分岐点が設けられ、
前記パルス発生回路は、
前記第３の分岐点に一端が接続され、前記第２の期間に流れる電流とは逆向きの電流を前記第１の期間に前記１次側巻線に流す電位の箇所に他端が接続される電気抵抗、
をさらに備えるパルス発生回路。
【請求項３】
請求項１又は請求項２のパルス発生回路において、
前記第１のスイッチ及び前記第２のスイッチのいずれも経由せずに前記インダクタと前記１次側巻線とが直列接続され、
前記パルス発生回路は、
前記インダクタと前記１次側巻線との直列接続体の一端にアノードが接続され、前記直列接続体の他端にカソードが接続され、前記第１のスイッチが前記第１の導通経路を開いたときに流れる誘導電流により順方向電圧が印加されるダイオード、
をさらに備えるパルス発生回路。
【請求項４】
請求項１から請求項３までのいずれかのパルス発生回路において、
前記制御回路は、
前記第２の期間に続く第３の期間に、前記第１のスイッチに前記第１の導通経路を開かせ、前記第２のスイッチに前記第２の導通経路を開かせるパルス発生回路。
【請求項１】
パルス発生回路であって、
一端が直流源の正極に接続され、他端が直流源の負極に接続され、相対的に前記正極の近くにある第１の分岐点と相対的に前記負極の近くにある第２の分岐点とを持つ第１の導通経路と、
前記第１の導通経路に挿入されるインダクタと、
前記第１の導通経路に挿入され、前記第１の導通経路を開閉する第１のスイッチと、
一端が前記第１の分岐点に接続され、他端が前記第２の分岐点に接続される第２の導通経路と、
１次側巻線が前記第２の導通経路に挿入され、前記インダクタから独立したトランスと、
前記第２の導通経路に挿入され、前記第２の導通経路を開閉する第２のスイッチと、
前記第１のスイッチによる前記第１の導通経路の開閉及び前記第２のスイッチによる前記第２の導通経路の開閉を制御する制御回路と、
を備え、
前記インダクタ及び前記第１のスイッチのうちの一方が前記第１の分岐点と前記第２の分岐点との間に挿入され、前記インダクタ及び前記第１のスイッチのうちの他方が前記第１の分岐点と前記第２の分岐点との間以外に挿入され、
前記制御回路は、
第１の期間に、前記第１のスイッチに前記第１の導通経路を閉じさせ、前記第２のスイッチに前記第２の導通経路を開かせ、
前記第１の期間に続く第２の期間に、前記第１のスイッチに前記第１の導通経路を開かせ、前記第２のスイッチに前記第２の導通経路を閉じさせるパルス発生回路。
【請求項２】
請求項１のパルス発生回路において、
前記第２の導通経路の前記１次側巻線と前記第２のスイッチとの間に第３の分岐点が設けられ、
前記パルス発生回路は、
前記第３の分岐点に一端が接続され、前記第２の期間に流れる電流とは逆向きの電流を前記第１の期間に前記１次側巻線に流す電位の箇所に他端が接続される電気抵抗、
をさらに備えるパルス発生回路。
【請求項３】
請求項１又は請求項２のパルス発生回路において、
前記第１のスイッチ及び前記第２のスイッチのいずれも経由せずに前記インダクタと前記１次側巻線とが直列接続され、
前記パルス発生回路は、
前記インダクタと前記１次側巻線との直列接続体の一端にアノードが接続され、前記直列接続体の他端にカソードが接続され、前記第１のスイッチが前記第１の導通経路を開いたときに流れる誘導電流により順方向電圧が印加されるダイオード、
をさらに備えるパルス発生回路。
【請求項４】
請求項１から請求項３までのいずれかのパルス発生回路において、
前記制御回路は、
前記第２の期間に続く第３の期間に、前記第１のスイッチに前記第１の導通経路を開かせ、前記第２のスイッチに前記第２の導通経路を開かせるパルス発生回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１６１７６（Ｐ２０１２−１６１７６Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１５０６９３（Ｐ２０１０−１５０６９３）
【出願日】平成２２年７月１日（２０１０．７．１）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年７月１日（２０１０．７．１）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
[ Back to top ]