ファジィ知識ベ―ス構築装置
【発明の詳細な説明】
（イ）産業上の利用分野 本発明は、ファジィルールに基づいて制御を行うファジィ制御装置のための、ファジィ知識ベースを構築するファジィ知識ベース構築装置に関するものである。
（ロ）従来の技術 ファジィ制御は、メンバシップ関数とファジィルールからなるファジィ知識に基づいて、例えば制御（応答）偏差やその差分情報から制御対象に応じた最適な操作量を演算により求めて制御を行う。
これにより、従来のPID（比例，積分，微分）制御などでは得られない非線形で且つ可変ゲインが容易に実現でき、高精度の制御が可能である。このため、非常に多くの制御系への適用がされている。
良好なファジィ制御を行うためには、制御対象に適したファジィ知識の構築が重要である。
そこで、例えば、「自己調整ファジィ制御装置の設計」（1989年、第５回ファジィシステムシンポジウム講演論文集、第89頁乃至第94頁）では、前件部変数として制御偏差、制御偏差の１階差分、制御偏差の２階差分をとり、後件部変数として操作量の１階差分をとり、３つの前件部変数を夫々Ｎ（negative:負）、Ｚ（zero:零）、Ｐ（positive:正）にファジィ分割した結果から得られるファジィ制御ルールから構成されるファジィ制御装置において、ファジィ制御装置の入出力値を規格化するスケーリングファクタを学習により調整した後、制御動作中に制御応答がサンプリングにより得られた時点で、ファジィ制御ルールの結論部（後件部における操作量）を修正して目標の応答を得るようにファジィ制御ルールの自動チューニングを行っている。
このように、一旦構築したファジィ知識（上述の例ではそのうちのファジィルールに対して）の修正を行うことでファジィ知識の制御系に対する最適化が行われる。
（ハ）発明が解決しようとする課題 しかしながら、ファジィ知識の修正をするためには、修正する前の初期のファジィ知識を予め構築する必要がある。
従来は、初期のファジィ知識は、設計者が、入力変数に対して適当なファジィ分割を与え、更にメンバシップ関数とファジィルールの初期値を考えて、構築しなければならない。しかし、ファジィ知識を何もない状態から構築するのは容易ではなかった。
また、このとき、ファジィ知識に不適当な初期値を設定すると、十分な収束性が確保できず、良好な制御ができない虞があった。
本発明は、斯様な点に鑑みて成されたもので、良好な制御が可能なファジィ知識を自動的に作成し、ファジィ知識ベースとして構築するファジィ知識ベース構築装置を提供するものである。
（ニ）課題を解決するための手段 本発明は、PIDパラメータのうちPI、PD若しくはPIDパラメータを格納するパラメータ格納手段と、前件部変数となる入力変数の分割数及び範囲を格納する分割情報格納手段と、該分割情報格納手段に格納された分割数及び範囲に応じて入力変数をファジィ分割してその入力変数のメンバシップ関数を生成する入力変数分割手段と、該入力変数分割手段で分割された入力変数の各分割部分の代表値と前記パラメータ格納手段に格納されたパラメータの値に従って簡略化ファジィモデルにおけるファジィルールの後件部実数値を計算しファジィルールを生成する後件部決定手段と、該後件部決定手段で生成されたファジィルールと前記入力変数分割手段で生成されたメンバシップ関数を記憶するファジィ知識記憶手段とを備えるものである。
（ホ）作用 パラメータ格納手段にPID制御を行うためのPIDパラメータが格納され、分割情報格納手段に入力変数の分割数及び範囲が格納されると、入力変数分割手段で前件部変数となる入力変数の標準的なファジィ分割がされ、メンバシップ関数が生成される。そして、後件部決定手段で入力変数の状態に応じて、パラメータ格納手段に格納されたパラメータに従い後件部が計算される。而して、ある前件部変数に対する後件部が決定し、自動的にファジィルールが生成される。
（ヘ）実施例 第１図は、本発明装置一実施例の概略構成図である。
（１）は第２図に示すPID制御装置において良好なPID制御を行うために最適化されたPIDパラメータを格納するパラメータ格納手段としてのパラメータレジスタ、（２）はファジィルールの前件部変数となる入力変数のファジィ分割数と、その範囲（例えば変数が取り得る最大値及び最小値）を、各入力変数毎に格納する分割情報格納手段としての分割情報レジスタで、これらパラメータレジスタ（１）、分割情報レジスタ（２）には、キーボードを備えた入力回路（３）からの操作により夫々の値が入力格納される。
（４）は、分割情報レジスタ（２）に格納された入力変数の分割情報に基づいて、各入力変数を設定された分割数にファジィ分割し、標準的なメンバシップ関数を生成する入力変数分割手段としての入力変数分割回路である。
（５）は、入力変数分割回路（４）で分割された入力変数の各ラベルの代表値（メンバシップ関数の成立度が１の値）を入力し、パラメータレジスタ（１）に格納されたPIDパラメータからファジィルールの後件部とする出力値を計算してファジィルールを生成する後件部決定手段としてのファジィルール生成回路で、超平面フィードバック則生成部（６）にPIDパラメータに基づいて設定された超平面フィードバック則に従って後件部の計算を行う。
（７）は、入力変数分割回路（４）で生成された各入力変数（前件部変数）のメンバシップ関数と、ファジィルール生成回路（５）で生成されたファジィルールを記憶するファジィルール知識記憶手段としてのファジィ知識ベースである。
ここで、PIDパラメータについて、第２図に示すPID制御装置と共に説明する。
（21）は、制御対象（22）の制御応答ｘを設定値ｒに制御するためのPID制御装置で、制御対象（22）からの設定値ｒと現在のサンプル時点ｔにおける制御応答ｘとの制御偏差ｅ（＝ｘ−ｙ）と、ｅの１階微分deと、ｅに２階微分d2eとがPID演算部（23）に入力され、PID演算部（23）では、PIDパラメータ記憶部（24）に記憶されたPIDパラメータKI,KP,KDに基づいて操作量ｍの１階微分dmを演算し出力する。そして、そのdmを積分器（25）で時間について１階積分し操作量ｍを制御対象（22）に出力する。これにより、制御対象（22）の制御応答ｘが設定値ｒへと制御される。
通常のPID演算は、例えば設定値ｒと現在のサンプル時点ｔにおける制御応答ｘと制御偏差ｅ（＝ｘ−ｙ）と、ｅの１階積分（和分）∫edt、ｅの１階微分（差分）deから制御対象に対する操作量ｍを次式のように演算する。
この操作量ｍを得るためのKI,KP,KDがPIDパラメータで、制御対象に応じてｘをｒへとより良く制御するように設定される。
第２図に示すPID制御装置においては、ファジィ知識（ファジィルールやメンバシップ関数）に基づくファジィ制御装置の構成を考慮して、上式の微分表現である次式に基づいてPID演算を行うものとする。
dm＝KI・ｅ＋KP・de＋KD・d2e 即ち、PID演算部（23）ではフィードバック則であるこの式に従って演算を行ってdmを出力し、積分器（25）で積分して操作量ｍが得られる。尚、積分器（25）における積分開始時刻t0のｍの初期値m0＝ｍ（t0）は、積分器にて適当に与えられる。
次に本発明一実施例について説明する。
まず、第２図の如きPID制御装置において、最適なPID制御が実現されるように、PIDパラメータを公知の技術でチューニングして、最適PIDパラメータを得る。この最適PIDパラメータをKI＊,KP＊,KD＊とすると、最適PIDパラメータに基づくフィードバック則P:（e,de,d2e）→dmは、４次元直交空間［ｅ×de×d2e×dm］内の超平面dm＝KI＊・ｅ＋KP＊・de＋KD＊・d2eで表現される。
この最適化PIDパラメータKI＊,KP＊,KD＊を入力回路（３）から入力し、パラメータレジスタ（１）に格納する。このとき、入力回路（３）のキーボード等を操作してパラメータを入力しても、入力回路（３）とPID制御装置のPIDパラメータ記憶部（24）を接続してオンラインでパラメータを取り込んでも良い。
尚、PID制御ではなくてPI制御あるいはPD制御だけの場合には、その制御系に応じて必要なパラメータがパラメータレジスタ（１）に格納される。
更に、パラメータメジスタ（１）に格納されたパラメータの種類に応じて、入力回路（３）からファジィルールの前件部変数となる各入力変数の（e,de,d2eの全部か一部）の範囲（例えば各変数が取り得る値の最大値、最小値で定義される）と、その分割数を入力する。
入力された各変数の範囲（定義域）とその分割数は、分割情報レジスタ（２）に格納される。
分割情報レジスタ（２）に各入力変数の分割情報が格納されると、入力変数分割回路（４）が各入力変数の標準的な分割と分割に合わせてメンバシップ関数の作成を行う。
例えば、e,de,d2eに対して、夫々、範囲（最大値、最小値）として（emax,−emax）、（demax,−demax）、（d2emax,−d2emax）が、分割数として全て７が設定されたとすると、第３図に示すように、範囲（定義域）を入力変数の軸上で７等分する。そして、分割した入力変数夫々に、分割した部分領域に分割数だけラベルを付し、各入力変数軸を台集合として標準的なメンバシップ関数を生成する。標準的なメンバシップ関数としては、例えば第３図に示すような、分割された各入力変数軸上の部分領域の中点を成立度１の頂点とし、隣接する２つの部分領域の中点（成立度０の点）と頂点を結んだ二等辺三角形型のものを生成する。但し、部分領域の最大と最小のメンバシップ関数は二等辺三角形とはならず台形型のものとなる。また、これに限らず、標準型のメンバシップ関数として、部分領域の中点を成立度１の頂点とするような釣り鐘型のものでも良い。
更に、入力変数分割回路（４）は、ファジィルールの前件部変数となる入力変数毎に、生成したメンバシップ関数の各ラベルの代表値、例えばメンバシップ関数の成立度が１のときの値、即ち入力変数軸上での各部分領域の中点の値を、入力変数（前件部変数）の分割数に応じた標準型のファジィルールと共にファジィルール生成回路（５）に出力する。
標準型のファジィルールは、PID制御系では、第１の前件部変数ｅをＬ個、第２の前件部変数deをＭ個、第３の前件部変数d2eをＮ個にファジィ分割した場合、ファジィルールRijkは、Rijk:IF e＝ei AND de＝dejAND d2e＝d2ek THEN dm＝dmijkｉ＝1,…,L、ｊ＝1,…,M、ｋ＝1,…,N（夫々ラベルに対応する）
で与えられる。
尚、この場合は前件部変数がｅとdeとd2eの３つからなるPID制御系であるが、PI制御系やPD制御系では、夫々、前件部変数がｅとde、deとd2eとなり、ファジィルールRij、Rjkは、Rij:IF e＝ei AND de＝dejTHEN dm＝dmijｉ＝1,…,L、ｊ＝1,…,MRjk:IF de＝dej AND d2e＝d2ekTHEN dm＝dmjkｊ＝1,…,M、ｋ＝1,…,Nとなる。
さて、超平面フィードバック則生成部（６）では、パラメータレジスタ（１）に格納されたPIDパラメータKI＊,KP＊,KD＊から、これらパラメータに基づくフィードバック則dm＝KI＊・ｅ＋KP＊・de＋KD＊・d2eを生成し保持しておく。
そして、ファジィルール生成回路（５）に前件部変数の各ラベルの代表値と標準型のファジィルールが入力されると、ファジィルール生成回路（５）は、各ファジィルール毎（ｉ＝1,…,L、ｊ＝1,…,M、ｋ＝1,…,N）に対応する前件部変数の代表値をフィードバック則に代入してdmを算出し、算出したdmをそのファジィルールにおける後件部の実数値とする。
即ち、各ファジィルールにおける後件部の実数値はdmは、上述のフィードバック則に従って、dmijk＝KI＊・ei＋KP＊・dej＋KD＊・d2ekｉ＝1,…,L、ｊ＝1,…,M、ｋ＝1,…,Nで与えられる。
ファジィルール生成回路（５）は、後件部の実数値dmを算出すると、標準型のファジィルールの前件部変数の状態の部分（ei、dej、d2ek）を前件部変数として代入した代表値のラベルに置き換え、後件部の出力する値（dmijk）を算出した実数値に置き換えてファジィルールを生成する。この後件部実数値dmijkのメンバシップ関数の例を第５図に示す。
而して、生成されたファジィルールは、入力変数分割回路（４）で生成されたメンバシップ関数と共に、ファジィ知識ベース（７）に記憶される。これにより、最適化されたPIDパラメータに基づく超平面フィードバック則に極めて近似するファジィ知識ベースが自動的に構築される。
尚、PID制御系でなく、PI制御系あるいはPD制御系では、夫々の前件部変数（入力変数）の代表値から後件部の実数値dmが算出される。
例えば、PI制御系では、dmij＝KI＊・ei＋KP＊・dejｉ＝1,…,L、ｊ＝1,…,M、で算出され、PD制御系ではdmjk＝KP＊・dej＋KD＊・d2ekｊ＝1,…,M、ｋ＝1,…,Nで算出される。
斯様にして構築されたファジィ知識ベースは、必要に応じて、更に最適化、チューニングがされる。そして、第４図に示す様に、第２図のPID制御装置のPID演算部（23）の代わりにファジィ推論部（41）を備えたファジィ制御装置において、PIDパラメータ記憶部（24）の代わりに上述の如く構築されたファジィ知識ベース（７）が備えられ、制御対象（22）に対する制御が行われる。
（ト）発明の効果 本発明は、以上の説明から明らかなように、制御対象に対する良好な制御がなされるように設定されたPIDパラメータから、入力される前件部変数の分割数と範囲に従って、設定されたPIDパラメータに基づくフィードバック則に極めて近似した制御を行うファジィルールを自動的に生成する。即ち、従来人手で行っていたファジィルールの構築の自動化ができる。また、PIDパラメータに基づくフィードバック則に極めて近似した制御を行うファジィルールの構築がされるので、少なくともPID制御と同等の制御ができ、制御量の状態軌跡に沿って構築されたファジィルールよりも良好な制御を行うことが可能になる。
【図面の簡単な説明】
第１図は本発明装置一実施例の概略構成図、第２図はPID制御装置の概略構成図、第３図と第５図は本発明一実施例に係るメンバシップ関数を示す図、第４図はファジィ制御装置の概略構成図である。
（１）……パラメータレジスタ（パラメータ格納手段）、（２）……分割情報レジスタ（分割情報格納手段）、（３）……入力回路、（４）……入力変数分割回路（入力変数分割手段）、（５）……ファジィルール生成回路（後件部決定手段）、（６）……超平面フィードバック則生成部、（７）……ファジィ知識ベース（ファジィ知識記憶手段）、（22）……制御対象、（23）……PID演算部、（24）……PIDパラメータ記憶部、（25）……積分器、（41）……ファジィ推論部。
（イ）産業上の利用分野 本発明は、ファジィルールに基づいて制御を行うファジィ制御装置のための、ファジィ知識ベースを構築するファジィ知識ベース構築装置に関するものである。
（ロ）従来の技術 ファジィ制御は、メンバシップ関数とファジィルールからなるファジィ知識に基づいて、例えば制御（応答）偏差やその差分情報から制御対象に応じた最適な操作量を演算により求めて制御を行う。
これにより、従来のPID（比例，積分，微分）制御などでは得られない非線形で且つ可変ゲインが容易に実現でき、高精度の制御が可能である。このため、非常に多くの制御系への適用がされている。
良好なファジィ制御を行うためには、制御対象に適したファジィ知識の構築が重要である。
そこで、例えば、「自己調整ファジィ制御装置の設計」（1989年、第５回ファジィシステムシンポジウム講演論文集、第89頁乃至第94頁）では、前件部変数として制御偏差、制御偏差の１階差分、制御偏差の２階差分をとり、後件部変数として操作量の１階差分をとり、３つの前件部変数を夫々Ｎ（negative:負）、Ｚ（zero:零）、Ｐ（positive:正）にファジィ分割した結果から得られるファジィ制御ルールから構成されるファジィ制御装置において、ファジィ制御装置の入出力値を規格化するスケーリングファクタを学習により調整した後、制御動作中に制御応答がサンプリングにより得られた時点で、ファジィ制御ルールの結論部（後件部における操作量）を修正して目標の応答を得るようにファジィ制御ルールの自動チューニングを行っている。
このように、一旦構築したファジィ知識（上述の例ではそのうちのファジィルールに対して）の修正を行うことでファジィ知識の制御系に対する最適化が行われる。
（ハ）発明が解決しようとする課題 しかしながら、ファジィ知識の修正をするためには、修正する前の初期のファジィ知識を予め構築する必要がある。
従来は、初期のファジィ知識は、設計者が、入力変数に対して適当なファジィ分割を与え、更にメンバシップ関数とファジィルールの初期値を考えて、構築しなければならない。しかし、ファジィ知識を何もない状態から構築するのは容易ではなかった。
また、このとき、ファジィ知識に不適当な初期値を設定すると、十分な収束性が確保できず、良好な制御ができない虞があった。
本発明は、斯様な点に鑑みて成されたもので、良好な制御が可能なファジィ知識を自動的に作成し、ファジィ知識ベースとして構築するファジィ知識ベース構築装置を提供するものである。
（ニ）課題を解決するための手段 本発明は、PIDパラメータのうちPI、PD若しくはPIDパラメータを格納するパラメータ格納手段と、前件部変数となる入力変数の分割数及び範囲を格納する分割情報格納手段と、該分割情報格納手段に格納された分割数及び範囲に応じて入力変数をファジィ分割してその入力変数のメンバシップ関数を生成する入力変数分割手段と、該入力変数分割手段で分割された入力変数の各分割部分の代表値と前記パラメータ格納手段に格納されたパラメータの値に従って簡略化ファジィモデルにおけるファジィルールの後件部実数値を計算しファジィルールを生成する後件部決定手段と、該後件部決定手段で生成されたファジィルールと前記入力変数分割手段で生成されたメンバシップ関数を記憶するファジィ知識記憶手段とを備えるものである。
（ホ）作用 パラメータ格納手段にPID制御を行うためのPIDパラメータが格納され、分割情報格納手段に入力変数の分割数及び範囲が格納されると、入力変数分割手段で前件部変数となる入力変数の標準的なファジィ分割がされ、メンバシップ関数が生成される。そして、後件部決定手段で入力変数の状態に応じて、パラメータ格納手段に格納されたパラメータに従い後件部が計算される。而して、ある前件部変数に対する後件部が決定し、自動的にファジィルールが生成される。
（ヘ）実施例 第１図は、本発明装置一実施例の概略構成図である。
（１）は第２図に示すPID制御装置において良好なPID制御を行うために最適化されたPIDパラメータを格納するパラメータ格納手段としてのパラメータレジスタ、（２）はファジィルールの前件部変数となる入力変数のファジィ分割数と、その範囲（例えば変数が取り得る最大値及び最小値）を、各入力変数毎に格納する分割情報格納手段としての分割情報レジスタで、これらパラメータレジスタ（１）、分割情報レジスタ（２）には、キーボードを備えた入力回路（３）からの操作により夫々の値が入力格納される。
（４）は、分割情報レジスタ（２）に格納された入力変数の分割情報に基づいて、各入力変数を設定された分割数にファジィ分割し、標準的なメンバシップ関数を生成する入力変数分割手段としての入力変数分割回路である。
（５）は、入力変数分割回路（４）で分割された入力変数の各ラベルの代表値（メンバシップ関数の成立度が１の値）を入力し、パラメータレジスタ（１）に格納されたPIDパラメータからファジィルールの後件部とする出力値を計算してファジィルールを生成する後件部決定手段としてのファジィルール生成回路で、超平面フィードバック則生成部（６）にPIDパラメータに基づいて設定された超平面フィードバック則に従って後件部の計算を行う。
（７）は、入力変数分割回路（４）で生成された各入力変数（前件部変数）のメンバシップ関数と、ファジィルール生成回路（５）で生成されたファジィルールを記憶するファジィルール知識記憶手段としてのファジィ知識ベースである。
ここで、PIDパラメータについて、第２図に示すPID制御装置と共に説明する。
（21）は、制御対象（22）の制御応答ｘを設定値ｒに制御するためのPID制御装置で、制御対象（22）からの設定値ｒと現在のサンプル時点ｔにおける制御応答ｘとの制御偏差ｅ（＝ｘ−ｙ）と、ｅの１階微分deと、ｅに２階微分d2eとがPID演算部（23）に入力され、PID演算部（23）では、PIDパラメータ記憶部（24）に記憶されたPIDパラメータKI,KP,KDに基づいて操作量ｍの１階微分dmを演算し出力する。そして、そのdmを積分器（25）で時間について１階積分し操作量ｍを制御対象（22）に出力する。これにより、制御対象（22）の制御応答ｘが設定値ｒへと制御される。
通常のPID演算は、例えば設定値ｒと現在のサンプル時点ｔにおける制御応答ｘと制御偏差ｅ（＝ｘ−ｙ）と、ｅの１階積分（和分）∫edt、ｅの１階微分（差分）deから制御対象に対する操作量ｍを次式のように演算する。
この操作量ｍを得るためのKI,KP,KDがPIDパラメータで、制御対象に応じてｘをｒへとより良く制御するように設定される。
第２図に示すPID制御装置においては、ファジィ知識（ファジィルールやメンバシップ関数）に基づくファジィ制御装置の構成を考慮して、上式の微分表現である次式に基づいてPID演算を行うものとする。
dm＝KI・ｅ＋KP・de＋KD・d2e 即ち、PID演算部（23）ではフィードバック則であるこの式に従って演算を行ってdmを出力し、積分器（25）で積分して操作量ｍが得られる。尚、積分器（25）における積分開始時刻t0のｍの初期値m0＝ｍ（t0）は、積分器にて適当に与えられる。
次に本発明一実施例について説明する。
まず、第２図の如きPID制御装置において、最適なPID制御が実現されるように、PIDパラメータを公知の技術でチューニングして、最適PIDパラメータを得る。この最適PIDパラメータをKI＊,KP＊,KD＊とすると、最適PIDパラメータに基づくフィードバック則P:（e,de,d2e）→dmは、４次元直交空間［ｅ×de×d2e×dm］内の超平面dm＝KI＊・ｅ＋KP＊・de＋KD＊・d2eで表現される。
この最適化PIDパラメータKI＊,KP＊,KD＊を入力回路（３）から入力し、パラメータレジスタ（１）に格納する。このとき、入力回路（３）のキーボード等を操作してパラメータを入力しても、入力回路（３）とPID制御装置のPIDパラメータ記憶部（24）を接続してオンラインでパラメータを取り込んでも良い。
尚、PID制御ではなくてPI制御あるいはPD制御だけの場合には、その制御系に応じて必要なパラメータがパラメータレジスタ（１）に格納される。
更に、パラメータメジスタ（１）に格納されたパラメータの種類に応じて、入力回路（３）からファジィルールの前件部変数となる各入力変数の（e,de,d2eの全部か一部）の範囲（例えば各変数が取り得る値の最大値、最小値で定義される）と、その分割数を入力する。
入力された各変数の範囲（定義域）とその分割数は、分割情報レジスタ（２）に格納される。
分割情報レジスタ（２）に各入力変数の分割情報が格納されると、入力変数分割回路（４）が各入力変数の標準的な分割と分割に合わせてメンバシップ関数の作成を行う。
例えば、e,de,d2eに対して、夫々、範囲（最大値、最小値）として（emax,−emax）、（demax,−demax）、（d2emax,−d2emax）が、分割数として全て７が設定されたとすると、第３図に示すように、範囲（定義域）を入力変数の軸上で７等分する。そして、分割した入力変数夫々に、分割した部分領域に分割数だけラベルを付し、各入力変数軸を台集合として標準的なメンバシップ関数を生成する。標準的なメンバシップ関数としては、例えば第３図に示すような、分割された各入力変数軸上の部分領域の中点を成立度１の頂点とし、隣接する２つの部分領域の中点（成立度０の点）と頂点を結んだ二等辺三角形型のものを生成する。但し、部分領域の最大と最小のメンバシップ関数は二等辺三角形とはならず台形型のものとなる。また、これに限らず、標準型のメンバシップ関数として、部分領域の中点を成立度１の頂点とするような釣り鐘型のものでも良い。
更に、入力変数分割回路（４）は、ファジィルールの前件部変数となる入力変数毎に、生成したメンバシップ関数の各ラベルの代表値、例えばメンバシップ関数の成立度が１のときの値、即ち入力変数軸上での各部分領域の中点の値を、入力変数（前件部変数）の分割数に応じた標準型のファジィルールと共にファジィルール生成回路（５）に出力する。
標準型のファジィルールは、PID制御系では、第１の前件部変数ｅをＬ個、第２の前件部変数deをＭ個、第３の前件部変数d2eをＮ個にファジィ分割した場合、ファジィルールRijkは、Rijk:IF e＝ei AND de＝dejAND d2e＝d2ek THEN dm＝dmijkｉ＝1,…,L、ｊ＝1,…,M、ｋ＝1,…,N（夫々ラベルに対応する）
で与えられる。
尚、この場合は前件部変数がｅとdeとd2eの３つからなるPID制御系であるが、PI制御系やPD制御系では、夫々、前件部変数がｅとde、deとd2eとなり、ファジィルールRij、Rjkは、Rij:IF e＝ei AND de＝dejTHEN dm＝dmijｉ＝1,…,L、ｊ＝1,…,MRjk:IF de＝dej AND d2e＝d2ekTHEN dm＝dmjkｊ＝1,…,M、ｋ＝1,…,Nとなる。
さて、超平面フィードバック則生成部（６）では、パラメータレジスタ（１）に格納されたPIDパラメータKI＊,KP＊,KD＊から、これらパラメータに基づくフィードバック則dm＝KI＊・ｅ＋KP＊・de＋KD＊・d2eを生成し保持しておく。
そして、ファジィルール生成回路（５）に前件部変数の各ラベルの代表値と標準型のファジィルールが入力されると、ファジィルール生成回路（５）は、各ファジィルール毎（ｉ＝1,…,L、ｊ＝1,…,M、ｋ＝1,…,N）に対応する前件部変数の代表値をフィードバック則に代入してdmを算出し、算出したdmをそのファジィルールにおける後件部の実数値とする。
即ち、各ファジィルールにおける後件部の実数値はdmは、上述のフィードバック則に従って、dmijk＝KI＊・ei＋KP＊・dej＋KD＊・d2ekｉ＝1,…,L、ｊ＝1,…,M、ｋ＝1,…,Nで与えられる。
ファジィルール生成回路（５）は、後件部の実数値dmを算出すると、標準型のファジィルールの前件部変数の状態の部分（ei、dej、d2ek）を前件部変数として代入した代表値のラベルに置き換え、後件部の出力する値（dmijk）を算出した実数値に置き換えてファジィルールを生成する。この後件部実数値dmijkのメンバシップ関数の例を第５図に示す。
而して、生成されたファジィルールは、入力変数分割回路（４）で生成されたメンバシップ関数と共に、ファジィ知識ベース（７）に記憶される。これにより、最適化されたPIDパラメータに基づく超平面フィードバック則に極めて近似するファジィ知識ベースが自動的に構築される。
尚、PID制御系でなく、PI制御系あるいはPD制御系では、夫々の前件部変数（入力変数）の代表値から後件部の実数値dmが算出される。
例えば、PI制御系では、dmij＝KI＊・ei＋KP＊・dejｉ＝1,…,L、ｊ＝1,…,M、で算出され、PD制御系ではdmjk＝KP＊・dej＋KD＊・d2ekｊ＝1,…,M、ｋ＝1,…,Nで算出される。
斯様にして構築されたファジィ知識ベースは、必要に応じて、更に最適化、チューニングがされる。そして、第４図に示す様に、第２図のPID制御装置のPID演算部（23）の代わりにファジィ推論部（41）を備えたファジィ制御装置において、PIDパラメータ記憶部（24）の代わりに上述の如く構築されたファジィ知識ベース（７）が備えられ、制御対象（22）に対する制御が行われる。
（ト）発明の効果 本発明は、以上の説明から明らかなように、制御対象に対する良好な制御がなされるように設定されたPIDパラメータから、入力される前件部変数の分割数と範囲に従って、設定されたPIDパラメータに基づくフィードバック則に極めて近似した制御を行うファジィルールを自動的に生成する。即ち、従来人手で行っていたファジィルールの構築の自動化ができる。また、PIDパラメータに基づくフィードバック則に極めて近似した制御を行うファジィルールの構築がされるので、少なくともPID制御と同等の制御ができ、制御量の状態軌跡に沿って構築されたファジィルールよりも良好な制御を行うことが可能になる。
【図面の簡単な説明】
第１図は本発明装置一実施例の概略構成図、第２図はPID制御装置の概略構成図、第３図と第５図は本発明一実施例に係るメンバシップ関数を示す図、第４図はファジィ制御装置の概略構成図である。
（１）……パラメータレジスタ（パラメータ格納手段）、（２）……分割情報レジスタ（分割情報格納手段）、（３）……入力回路、（４）……入力変数分割回路（入力変数分割手段）、（５）……ファジィルール生成回路（後件部決定手段）、（６）……超平面フィードバック則生成部、（７）……ファジィ知識ベース（ファジィ知識記憶手段）、（22）……制御対象、（23）……PID演算部、（24）……PIDパラメータ記憶部、（25）……積分器、（41）……ファジィ推論部。
【特許請求の範囲】
【請求項１】PIDパラメータのうちPI、PD若しくはPIDパラメータを格納するパラメータ格納手段と、前件部変数となる入力変数の分割数及び範囲を格納する分割情報格納手段と、該分割情報格納手段に格納された分割数及び範囲に応じて入力変数をファジィ分割してその入力変数のメンバシップ関数を生成する入力変数分割手段と、該入力変数分割手段で分割された入力変数の各分割部分の代表値と前記パラメータ格納手段に格納されたパラメータの値に従って簡略化ファジィモデルにおけるファジィルールの後件部実数値を計算しファジィルールを生成する後件部決定手段と、該後件部決定手段で生成されたファジィルールと前記入力変数分割手段で生成されたメンバシップ関数を記憶するファジィ知識記憶手段とを備えることを特徴とするファジィ知識ベース構築装置。
【請求項２】前記後件部決定手段で用いられる入力変数の各分割部分の代表値は、メンバシップ関数の成立度が１の値であることを特徴とする請求項１記載のファジィ知識ベース構築装置。
【請求項１】PIDパラメータのうちPI、PD若しくはPIDパラメータを格納するパラメータ格納手段と、前件部変数となる入力変数の分割数及び範囲を格納する分割情報格納手段と、該分割情報格納手段に格納された分割数及び範囲に応じて入力変数をファジィ分割してその入力変数のメンバシップ関数を生成する入力変数分割手段と、該入力変数分割手段で分割された入力変数の各分割部分の代表値と前記パラメータ格納手段に格納されたパラメータの値に従って簡略化ファジィモデルにおけるファジィルールの後件部実数値を計算しファジィルールを生成する後件部決定手段と、該後件部決定手段で生成されたファジィルールと前記入力変数分割手段で生成されたメンバシップ関数を記憶するファジィ知識記憶手段とを備えることを特徴とするファジィ知識ベース構築装置。
【請求項２】前記後件部決定手段で用いられる入力変数の各分割部分の代表値は、メンバシップ関数の成立度が１の値であることを特徴とする請求項１記載のファジィ知識ベース構築装置。
【第１図】
【第２図】
【第３図】
【第４図】
【第５図】
【第２図】
【第３図】
【第４図】
【第５図】
【特許番号】第２５３２９７６号
【登録日】平成８年（１９９６）６月２７日
【発行日】平成８年（１９９６）９月１１日
【国際特許分類】
【出願番号】特願平２−１８１３１１
【出願日】平成２年（１９９０）７月９日
【公開番号】特開平４−６８４０３
【公開日】平成４年（１９９２）３月４日
【出願人】（９９９９９９９９９）三洋電機株式会社
【参考文献】
【文献】特開平１−２９３４０１（ＪＰ，Ａ）
【文献】特開平２−２６０００１（ＪＰ，Ａ）
【文献】特開平２−２６８３３２（ＪＰ，Ａ）
【登録日】平成８年（１９９６）６月２７日
【発行日】平成８年（１９９６）９月１１日
【国際特許分類】
【出願日】平成２年（１９９０）７月９日
【公開番号】特開平４−６８４０３
【公開日】平成４年（１９９２）３月４日
【出願人】（９９９９９９９９９）三洋電機株式会社
【参考文献】
【文献】特開平１−２９３４０１（ＪＰ，Ａ）
【文献】特開平２−２６０００１（ＪＰ，Ａ）
【文献】特開平２−２６８３３２（ＪＰ，Ａ）
[ Back to top ]