フィルタ回路および方法
【課題】サンプリングクロックに同期して順次入力されるデジタルデータに連続したサンプリング周期にわたって混入したノイズをも除去するノイズ除去回路および方法を提供。
【解決手段】ノイズ除去回路1は、3つの遅延された入力データ（21、22、23）のうちのそれぞれ2つの平均（24、25、26）を算出し、これらの平均値のいずれが前回選択された出力データ（31）の値に対して最小の差（27、28、29）を有するかを判定し、最小の差を有する減算器データ（32）に対応する加算器（5、6、7）が出力する平均値（24、25、26）をフィルタ済出力信号値31として出力することにより、入力信号20に連続したサンプリング周期にわたり混入したノイズを除去する。
【解決手段】ノイズ除去回路1は、3つの遅延された入力データ（21、22、23）のうちのそれぞれ2つの平均（24、25、26）を算出し、これらの平均値のいずれが前回選択された出力データ（31）の値に対して最小の差（27、28、29）を有するかを判定し、最小の差を有する減算器データ（32）に対応する加算器（5、6、7）が出力する平均値（24、25、26）をフィルタ済出力信号値31として出力することにより、入力信号20に連続したサンプリング周期にわたり混入したノイズを除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路、より具体的には、サンプリングクロック信号に同期して順次入力されるデジタルデータに混入したノイズを除去するノイズ除去回路および方式に関するものである。
【背景技術】
【０００２】
一般に、デジタルデータに重畳するノイズを除去するためのフィルタ技術は、主に次の2つの手法がある。一つは、数サンプルを平均演算してノイズを目立たなくさせる手法であり、もうひとつは、デジタルフィルタを用いてノイズを減衰させる手法である。例えば、特開平7-311082号公報（特許文献1）には、回転機器に適用されている移動平均演算方法によるノイズ除去処理が開示されている。また、特開2000-89805号公報（特許文献2）には、入力信号値の今回の値、前回の値、前々回の値を保持しておき、今回の値と前々回の値の差の絶対値が所定の閾値より小さい場合は、今回の値を選択し、所定の閾値より大きい場合は、前回の値を選択するようにして、単発的なパルス状のノイズを除去する方法が開示されている。
【特許文献１】特開平7-311082号公報
【特許文献２】特開2000-89805号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献1のような従来の方法では、平均演算した場合、演算処理自体にノイズデータを含むため、ノイズの大きさによっては効果が少ないという問題があった。例えば、10回の平均演算を行なう回路では、大きさ「1」のデータが連続して入力されている中に、大きさ「10」のノイズが1サイクル混入すると、平均演算結果は、(1×9+10)/10=1.9となる。これは、ノイズが混入していないときに期待できる値「1」という大きさに対して、誤差が大きい。また、デジタルフィルタを用いた場合は、一般的に、乗算器、レジスタ、累積加算器、フィルタ係数等が必要となり、回路規模が増大するという問題があった。
【０００４】
そこで、これらの問題点を解決するために、特許文献2で開示されている「フィルタ装置及びフィードバック制御装置」では、1パルスのノイズは除去できるが、連続したノイズを除去することはできないという問題があった。また、本願の先願である特願2006-285838には、ノイズと判定された信号を前回の信号に置き換えて出力させるような方式が開示されている。この方式においても、1パルスのノイズは除去できるが、連続したノイズを除去することはできないという問題があった。
【０００５】
本発明は、このような課題に鑑み、サンプリングクロックに同期して順次入力されるデジタルデータに連続したサンプリング周期にわたって混入したノイズをも除去するフィルタ回路および方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によるフィルタ回路は、入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを発生させ、この3つの遅延された入力データのそれぞれ2つの平均を3つ算出し、これらの平均値のいずれが前回のフィルタ済出力信号値と最小の差を有するかを判定し、最小の差を示す最小減算値データに相応して平均値データのいずれかを選択し、この選択された平均値データをフィルタ済出力信号値として出力する。
【０００７】
より具体的には、本発明によれば、入力信号をフィルタリングして第1の出力信号として出力するフィルタ回路は、クロック信号に同期して動作し、入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の遅延回路と、3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する平均回路と、第1の出力信号が帰還され、この帰還された第1の出力信号の値に対する3つの平均値データのそれぞれとの差を求める差分回路と、差分回路の出力のうちいずれが最小の大きさであるかを判定し、最小の大きさの出力を指示する第2の出力信号を出力する最小判定手段と、3つの平均値データのうち前記出力された第2の出力信号に対応する平均値データを選択し、この選択された平均値データを第3の出力信号として出力する選択手段と、第3の出力信号をクロック信号に同期して第1の出力信号として出力する第2の遅延回路とを含み、これによって、遅延データのそれぞれ2つの平均値を算出し、この算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、最小の大きさの差に対応する平均値データが第1の出力信号として出力される。
【０００８】
本発明によるフィルタ回路において、平均回路は、3つの加算器を含み、3つの加算器のうちの1つは、1クロック分および2クロック分遅延した2つの遅延データの平均値を算出し、この平均値と第1の出力信号の値との平均値を算出してその平均値を前記平均値データのうちの1つとし、3つの加算器の他の1つは、1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データの他の1つとし、3つの加算器のうちのさらに他の1つは、2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データのさらに他の1つとしてもよい。
【０００９】
本発明によればまた、入力信号をフィルタリングして第1の出力信号として出力するフィルタ方法は、クロック信号に同期して、入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の工程と、3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する第2の工程と、第1の出力信号が帰還され、この帰還された第1の出力信号の値に対する3つの平均値データのそれぞれとの差を求め、3つの差分データを生成する第3の工程と、3つの差分データのうちいずれの差分データが最小の大きさであるかを判定し、最小の大きさを指示する第2の出力信号を出力する第4の工程と、3つの平均値データのうち第4の工程が出力する第2の出力信号に対応する平均値データを選択し、この選択された平均値データを第3の出力信号として出力する第5の工程と、第3の出力信号を前記クロックに同期して第1の出力信号として出力する第6の工程とを含み、これによって、遅延データのそれぞれ2つの平均値を算出し、この算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、最小の大きさの差に対応する平均値データを第1の出力信号として出力する。
【００１０】
本発明によれば、第2の工程は、1クロック分および2クロック分遅延した２つの遅延データの平均値を算出し、この平均値と第1の出力信号の値との平均値を算出して、この平均値を前記平均値データのうちの1つとする第1の段階と、2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データの他の1つとする第2の段階と、1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データのさらに他の1つとする第3の段階とを含んでもよい。
【発明の効果】
【００１１】
本発明によれば、比較的簡易な回路構成でありながら、1サイクルのノイズを除去できるだけでなく、連続したサイクルのノイズも効果的に除去できる。
【発明を実施するための最良の形態】
【００１２】
次に、添付図面を参照して、本発明によるフィルタ回路の実施例を説明する。先ず、図１を参照して、本発明の実施例によるノイズ除去回路1の構成を説明する。
【００１３】
本実施例によるノイズ除去回路1は、入力された入力信号20をフィルタリングして、実質的にノイズの除去された出力信号（P）31として出力するフィルタ回路である。ノイズ除去回路1は、直列に接続された3つの遅延回路2、3および4と、並列に接続された3つの加算器5、6および7と、やはり並列に接続された3つの減算器10、11および12とを含む。これらの減算器10、11および12の出力には、最小値判定部13が接続されている。また、加算器5、6および7の出力には選択部8が接続されと、後者の出力30には、別な遅延回路9が接続されている。これらの遅延回路2、3、4および9には、所定の周波数のサンプリングクロック信号（CLK）33が加えられ、これらは同期的に動作する。
【００１４】
遅延回路2は、たとえばD型フリップフロップからなり、クロック信号33のタイミングで動作し、ノイズ除去回路1に入力された入力信号20を1クロック分遅延させ出力信号21を出力する回路である。以下において、信号はその現れる接続線の参照符号で特定する。遅延回路3は同様に、D型フリップフロップからなり、クロック信号33のタイミングで動作し、前段の遅延回路2の出力信号21を入力として、入力信号20に対して2クロック分遅延させた出力信号22を出力する回路である。同様に、遅延回路4は、やはりクロック信号33のタイミングで同期的に動作するD型フリップフロップからなり、前段の遅延回路3の出力信号22を受けてこれを入力信号20のタイミングからみて3クロック分遅延させた出力信号23を出力する回路である。
【００１５】
加算器5は、遅延回路2の出力信号21と遅延回路3の出力信号22を入力とし、この2つの入力の平均を算出する平均回路である。すなわち、(出力信号21＋出力信号22)/2の演算を行ない、この結果を出力信号24として出力する。同様に、加算器6は、遅延回路3の出力信号22と遅延回路4の出力信号23を入力とし、この2つの入力の平均を算出する平均回路である。すなわち、(出力信号22＋出力信号23)/2の処理を行ない、この結果を出力信号25として出力する。さらに、加算器7は、遅延回路2の出力信号21と遅延回路4の出力信号23を入力とし、両入力の平均を算出する平均回路である。すなわち、(出力信号21＋出力信号23)/2の処理を行ない、この結果を出力信号26として出力する。
【００１６】
減算器10は、後述する遅延回路9の出力信号31であるフィルタ済出力信号31と遅延回路2の出力信号21と遅延回路3の出力信号22とを入力とし、フィルタ済出力信号31から出力信号21と出力信号22との平均値を減算し、その結果の絶対値27を算出する差分回路である。すなわち、|出力信号31-(出力信号21＋出力信号22)/2|の処理を行ない、この結果を出力信号27として出力する。同様に、減算器11は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31と遅延回路3の出力信号22と遅延回路4の出力信号23とを入力とし、フィルタ済出力信号31から出力信号22と出力信号23との平均値を減算して、その結果の絶対値28を算出する差分回路である。すなわち、|出力信号31-(出力信号22＋出力信号23)/2|の演算を行ない、この結果を出力信号28として出力する。さらに、減算器12は、遅延回路9の出力信号31であるフィルタ済出力信号31と遅延回路2の出力信号21と遅延回路4の出力信号23とを入力とし、フィルタ済出力信号31から出力信号21と出力信号23との平均値を減算して、その結果の絶対値29を算出する差分回路である。すなわち、|出力信号31-(出力信号21＋出力信号23)/2|の処理を行ないこの結果を出力信号29として出力する。
【００１７】
最小値判定部13は、減算器10の出力データ27、減算器11の出力データ28および減算器12の出力データ29を入力とし、これらの出力データ27、28および29のうちどれが最小値であるかを判定し、その最小値を示した減算器を特定する最小値算出減算器データ32を出力する機能部である。本実施例では、減算器10、11および12で、たとえば出力信号21と出力信号22との平均値の絶対値を算出しているが、これらの絶対値は、最小値判定部13で、大きさの差分判定の際、算出するように構成してもよい。
【００１８】
選択部8は、加算器5の出力データ24と加算器6の出力データ25と加算器7の出力データ26と、さらに最小値判定部13が出力する最小値算出減算器データ32とを入力とし、この最小値算出減算器データ32に応じて、加算器5の出力データ24か、加算器6の出力データ25か、加算器7の出力データ26かのいずれかを選択する3チャネルセレクタ回路である。より詳細には、最小値算出減算器データ32が減算器10を示す場合、加算器5の出力データ24を選択し、これを選択部8の出力データ30とする。同様に、最小値算出減算器データ32が減算器11を示す場合は、加算器6の出力データ25を選択し、これを選択部8の出力データ30とする。さらに、最小値算出減算器データ32が減算器12を示す場合、加算器7の出力データ26を選択し、これを選択部8の出力データ30とする。
【００１９】
本装置の出力段にある遅延回路9は、選択部8の出力データ30である選択済出力データを入力とし、クロック信号33のタイミングで動作して、出力信号31を生成し、これをノイズ除去済信号すなわちフィルタ済出力信号31として出力する回路である。これは、たとえばD型フリップフロップで構成されてよい。
【００２０】
なお、本実施例のノイズ除去回路1において、遅延回路や加算器などは、説明を簡単にするため、1ビットのデータを扱うフリップフロップであった。しかし本発明は、このような特定の形態に限定されるものでなく、これらは、多ビット入力および多ビット出力の形、すなわち並列に処理するデータのビット数分、配設されたフリップフロップまたは多レベル回路および多ビット伝送バスであってもよい。
【００２１】
動作状態において、入力信号20が入力段の遅延回路2に入力されると、クロック信号33のタイミングで動作する遅延回路2は、これを1クロック分遅延して出力データ21として出力する。次に、この出力データ21は次段の遅延回路3に入力され、遅延回路3は、同じくクロック信号33に同期して、その入力信号21を装置入力信号20に対して2クロック分遅延させ、出力データ22として出力する。さらに、この出力データ22は遅延回路4に入力され、クロック信号33のタイミングで、入力信号20に対して3クロック分遅延させて、これを出力データ23として出力する。
【００２２】
次に、加算器5は、出力データ21および22の間の平均値を算出する。同様に、加算器6は、出力データ22および23の間の平均値を算出する。さらに、加算器7は、出力データ21および23の平均値を算出する。
【００２３】
一方、減算器10は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31から初段の遅延回路2の出力データ21と次段の遅延回路3の出力データ22との間の平均値を減算する、{出力信号31-(出力データ21＋出力データ22)/2}の処理を行ない、この結果の絶対値を出力データ27として出力する。同様に、減算器11は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31から遅延回路3の出力データ22と遅延回路4の出力データ23との間の平均値を減算する、{出力信号31-(出力データ22＋出力データ23)/2}の演算を行ない、この結果の絶対値を出力データ28として出力する。さらに、減算器12は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31から初段の遅延回路2の出力データ21と遅延回路4の出力データ23との平均値を減算する、{出力信号31-(出力データ21＋出力データ23)/2}の処理を行ない、この結果の絶対値を出力データ29として出力する。
【００２４】
そこで、最小値判定部13は、減算器10の出力データ27、減算器11の出力データ28および減算器12の出力データ29のうちのどの出力データが最小であるかを判定し、その最小を示した減算器を示す最小値算出減算器データ32を出力する。
【００２５】
選択部8は、最小値判定部13が出力する最小値算出減算器データ32に応じて、加算器5の出力データ24か、加算器6の出力データ25か、加算器7の出力データ26かのいずれかを選択し、これを選択部8の出力データ30とする。たとえば、最小値算出減算器データ32が減算器10を示す場合、これに対応する加算器5の出力データ24を選択し、これを選択部8の出力データ30とする。最小値算出減算器データ32が減算器11を示すときは、対応する加算器6の出力データ25を選択し、これを選択部8の出力データ30とする。また、最小値算出減算器データ32が減算器12を示すと、対応する加算器7の出力データ26を選択し、これを選択部8の出力データ30とする。選択部8の出力データ30は最終段の遅延回路9に入力され、遅延回路9は、クロック信号33に同期して出力信号31を生成し、これをフィルタ済出力信号31として装置1から出力する。
【００２６】
さらに、この動作状態を詳しく説明すると、図２に示すように、遅延回路2に入力される入力信号20は、ノイズが無いときはクロック信号の時点t0〜t6ではすべて0レベルの値をとるはずである。しかし、t1時点でレベル4、t2時点でレベル-5、t3時点でレベル2、t6時点でレベル-3のノイズが重畳されたとする。ここで、説明を容易にするために、遅延回路2の出力を現在の入力信号値Aとし、遅延回路3の出力を前回の入力信号値Bとし、遅延回路4の出力を前々回の入力信号値Cとして表す。また、選択された加算器の出力データをK、フィルタ済出力信号31をPとして表す。
【００２７】
そこで、加算器5は(A+B)/2の処理を行なう。同様に、加算器6は(B+C)/2の処理を、加算器7は(A+C)/2の処理を行なう。さらに、減算器10は(P-(A+B)/2)の絶対値である｜P-(A+B)/2｜を算出する。同様に、減算器11は｜P-(B+C)/2｜を、減算器12は｜P-(A+C)/2｜を算出する。
【００２８】
ここで、クロック信号33のt2時点であると、A=-5、B=4、C=0である。この時、加算器5の出力は(A+B)/2＝-0.5、加算器6の出力は(B+C)/2＝2、加算器7の出力は(A+C)/2＝-2.5となる。また、減算器10の出力は｜P-(A+B)/2｜＝0.5、減算器11の出力は｜P-(B+C)/2｜＝2、減算器12の出力は｜P-(A+C)/2｜＝2.5となる。
【００２９】
次に、最小値判定部13は、どの減算器の出力データが最小値を示しているかを判定する。この例では、減算器10の出力＝0.5が最小であることを認識して、選択部8にその旨を示す最小値算出減算器データ32を転送する。そこで選択部8は、最小値算出減算器データ32を受信すると、減算器10の出力が最小であることを認識し、対応する加算器5の出力K＝-0.5を出力データ30として選択する。なお、前述のように、減算器10の出力データが最小の場合は加算器5の出力24を、また、減算器11の出力データが最小の場合は加算器6の出力25を、さらに、減算器12の出力データが最小の場合は加算器7の出力26を出力データ30として選択する関係になっている。
【００３０】
この例では次に、選択部8で選択された加算器5の出力K＝-0.5が出力段の遅延回路9に入力され、遅延回路9は、クロック信号33のタイミングで出力信号31を生成し、これがフィルタ済出力信号31として出力される。
【００３１】
以上は、クロック信号33のt2時点である場合の各部の動作状態であったが、図２には、t0〜t6の時点での各部の動作状態も表示している。
【００３２】
ここで、最小値判定部13が減算器10の出力を最小であると判定した場合、次のクロック信号の時点では、最小値判定部13は必ず減算器11の出力が最小であると判定する。その結果、両クロック信号の時点での出力信号31は同じ値になる。その理由を次に示す。
【００３３】
すなわち、最小値判定部13が減算器10の出力27を最小であると判定するときのクロック信号の時点（上述の例ではt2時点）での出力信号31＝Pは、加算器5の出力(A＋B)/2である。また、次のクロック信号の時点（上述の例ではt3時点）では、遅延回路2の出力Aは遅延回路3にシフトされ、遅延回路3の出力Bは遅延回路4にシフトされる。すなわち、t3時点では遅延回路3の出力22はB=Aとなり、遅延回路4の出力23はC＝Bとなり、結果として減算器11の出力28は｜P-(B+C)/2｜＝|(A＋B)/2-(A+B)/2｜＝0となる。また、他の減算器の出力は0以外となるため、最小値判定部13は必ず減算器11の出力28が最小であると判定することになり、この時点の出力信号31＝Pは、加算器5の出力(B＋C)/2＝(A＋B)/2となる。すなわち、t3時点では出力信号31は、t2時点での出力信号31の値と同じになる。また、t5時点、t6時点においても同様の結果となる。
【００３４】
次に、図２に示されているt0〜t6時点での入力信号20およびフィルタ済出力信号31を比較すると、ノイズが連続した入力信号20の波形に対し、フィルタ済出力信号31は、ノイズが大幅に除去された結果となっている。図３は、従来のノイズ除去回路における、連続したノイズが重畳した入力信号に対する出力信号の関係を示す。図４は、本実施例のノイズ除去回路1における、連続したノイズが重畳した入力信号20に対する出力信号31の関係を示す。図３および図４を見てわかるように、実施例のノイズ除去回路1は、連続したノイズが重畳した入力信号20に対してノイズを効果的に除去する。
【００３５】
次に、図５を参照して、本発明の他の実施例によるノイズ除去回路101の構成を説明する。この実施例のノイズ除去回路101の構成は、前述の実施例のノイズ除去回路1の構成とはほぼ同じであるが、次の点が異なっている。すなわち、前述の実施例では、加算器5の入力は、遅延回路2の出力信号21と遅延回路3の出力信号22であり、加算器5は、遅延回路2の出力信号21と遅延回路3の出力信号22の平均値を算出する。一方、本実施例では、加算器5の入力は、フィルタ済出力信号31と遅延回路2の出力信号21と遅延回路3の出力信号22であり、加算器5は、{フィルタ済出力信号31+(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)}/2を算出する点が異なっている。
【００３６】
次に、本実施例のノイズ除去回路101の動作を説明する。ノイズ除去回路101の動作は、前述の実施例のノイズ除去回路1の動作とはほぼ同じであるが、次の点が異なっている。すなわち、前述の実施例では、加算器5は、遅延回路2の出力信号21と遅延回路3の出力信号22の平均値を算出するが、本実施例では、加算器5は、{フィルタ済出力信号31+(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)}/2を算出する。
【００３７】
また前述の実施例では、減算器10の出力が最小の場合は加算器5の出力を出力信号として選択し、これをフィルタ済出力信号31とするが、その次のクロック信号時点では、最小値判定部13は、前述したように必ず減算器11の出力が最小であると判定する。これにより加算器6の出力が出力信号30として選択され、これがフィルタ済出力信号31となるため、2つのクロック信号時点で連続して同じ大きさのフィルタ済出力信号31となる。このため、ノイズを除く元の入力信号がサイン波等の変化量の多いデータの場合は、ノイズは除去されるが、滑らかな出力波形を得ることができないことがある。
【００３８】
これに対し、本実施例では、減算器10の出力が最小の場合、加算器5の出力24を{前回フィルタ済出力信号31+(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)}/2として出力する。すなわち、前述の実施例において加算器5の出力24である（遅延回路2の出力信号21と遅延回路3の出力信号22との平均値）に対し、本実施例では、{(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)/2-(前回フィルタ済出力信号31)/2}の値だけ補正される。また、その次のクロック信号時点では、最小値判定部13は、必ず減算器11の出力28が最小であると判定するので、加算器6の出力25が出力信号30として選択され、これがフィルタ済出力信号31となる。このことより、前回、今回、そして次回のフィルタ済出力信号31は、直線的に変化することになり、前述の実施例に比較して、より滑らかな出力波形31が得られる。
【００３９】
次に、図６を参照して本実施例の動作状態を、より詳細に説明する。同図において、入力信号20は、前述の実施例と同じである。また、クロック信号33のt0、t1時点においては、先の実施例と同じ結果となる。
【００４０】
しかし、クロック信号33のt2時点では、最小値判定部13は、この例では、減算器10の出力27が0.5で最小である。そこで、選択部8に減算器10の出力27が最小であることを最小値算出減算器データ32として転送する。選択部8は、最小値算出減算器データ32を受信し、減算器10の出力が最小であると認識して、加算器5の出力K＝-0.25を出力信号30として選択する。前述の実施例の加算器5の出力K＝-0.5に対して、本実施例では、{(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)/2-(前回フィルタ済出力信号31)/2}＝−0.25だけ補正される。
【００４１】
また、クロック信号33のt3時点では、前述の実施例と同じく最小値判定部13は、減算器11の出力28が「0」であって最小であると判定する。選択部8は、最小値算出減算器データ32を受信して、減算器11の出力28が最小であると認識し、加算器6の出力K＝-0.5を出力信号30として選択する。これにより、クロック信号33のt1、t2、t3時点では、フィルタ済出力信号31はそれぞれ0、-0.25、-0.5となり、直線的な出力波形を得ることができる。つまり、前述の実施例における出力値0、-0.5、−0.5に比較して、本実施例では、より滑らかな波形を得ることができる。また、クロック信号33のt4、t5、t6時点でも、同様に前述の実施例に比較して、より滑らかな波形を得ることができる。
【００４２】
図７および図８に、図１に示し前述した実施例におけるノイズが重畳されたサイン（正弦）波入力信号20と出力信号31の関係を示す。また、図９および図１０には、本実施例におけるノイズが重畳されたサイン波入力信号20と出力信号31の関係を示す。
【００４３】
先ず、図７および図８について、クロック時点CLK8で、パルスノイズを含むサイン波入力信号20が入力され、この信号は、時点CLK9、CLK10において順次、AからB、BからCへと移動していく。時点CLK10において、最小値判定部13は、減算器10の出力27が最小であると認識し、選択部8は、加算器5の出力K＝0.075034を出力信号30として選択する。この出力信号30がフィルタ済出力信号31となる。時点CLK11において、最小値判定部13は、減算器11の出力28が最小であると認識し、選択部8は、加算器6の出力K＝0.075034を出力信号30として選択する。この結果、時点CLK10、CLK11のフィルタ済出力信号値は同じ値となる。すなわち、時点CLK9、CLK10、CLK11のフィルタ済出力信号は滑らかに変化しない。また、時点CLK30、CLK31、CLK32についても同様である。
【００４４】
次に、図９および図１０について、クロック時点CLK8で、パルスノイズを含むサイン波入力信号20が入力され、この信号は時点CLK9、CLK10において順次、AからB、BからCへと移動してゆく点は、前述の実施例と同じである。しかし本実施例では、時点CLK10で最小値判定部13は、減算器10の出力27が最小であると認識し、選択部8は、加算器5の出力K＝(0.0641+0.075034)/2＝0.069567を出力信号30として選択する。時点CLK11において、最小値判定部13は、減算器11の出力27が最小であると認識し、選択部8は、加算器6の出力K＝0.075034を出力信号30として選択する。すなわち、時点CLK9、CLK10、CLK11のフィルタ済出力信号31は滑らかに変化する。また、時点CLK30、CLK31、CLK32についても同様である。
【００４５】
以上のように、図１を参照して説明した実施例では、3つの遅延された遅延データのうちのそれぞれ2つの組合せの平均を算出し、これらの平均値のいずれが前回のフィルタ済出力信号値に対して最小の差を有するかを判定し、最小の差を示す最小減算値データに相応して平均値データのいずれかを選択し、この選択された平均値をフィルタ済出力信号値として出力する。これにより、比較的簡易な回路構成でありながら、1サイクルのノイズを除去できるだけでなく、連続したノイズをも効果的に除去することができる。また、図５を参照して説明した実施例では、1サイクルのノイズと、また連続したノイズをも効果的に除去できるのみならず、フィルタ済出力信号31の波形をより滑らかな波形とすることができる。後者の実施例はまた、ノイズが重畳する前の、つまり本来の元入力信号がクロック信号間で大きく変化するような入力信号の場合に、とくに大きな効果を発揮する。
【図面の簡単な説明】
【００４６】
【図１】本発明によるノイズ除去回路の実施例の構成を示す回路構成図である。
【図２】図１に示す実施例の動作説明図である。
【図３】従来のノイズ除去回路のノイズ重畳入力信号と出力信号を示す図である。
【図４】図１に示す実施例のノイズ重畳入力信号と出力信号を示す図である。
【図５】本発明によるノイズ除去回路の他の実施例の構成を示す回路構成図である。
【図６】図５に示す実施例の動作説明図である。
【図７】図１に示す実施例のノイズ重畳サイン波入力信号と出力信号を示す波形図である。
【図８】図１に示す実施例の動作を説明するため図である。
【図９】図５に示す実施例のノイズ重畳サイン波入力信号と出力信号を示す波形図である。
【図１０】図５に示す実施例の動作を説明するための図である。
【符号の説明】
【００４７】
1、101 ノイズ除去回路
2、3、4、9 遅延回路
5、6、7 加算器
8 選択部
10、11、12 減算器
13 最小値判定部
20 入力信号
31 フィルタ済出力信号
32 最小値算出減算器データ
【技術分野】
【０００１】
本発明は、フィルタ回路、より具体的には、サンプリングクロック信号に同期して順次入力されるデジタルデータに混入したノイズを除去するノイズ除去回路および方式に関するものである。
【背景技術】
【０００２】
一般に、デジタルデータに重畳するノイズを除去するためのフィルタ技術は、主に次の2つの手法がある。一つは、数サンプルを平均演算してノイズを目立たなくさせる手法であり、もうひとつは、デジタルフィルタを用いてノイズを減衰させる手法である。例えば、特開平7-311082号公報（特許文献1）には、回転機器に適用されている移動平均演算方法によるノイズ除去処理が開示されている。また、特開2000-89805号公報（特許文献2）には、入力信号値の今回の値、前回の値、前々回の値を保持しておき、今回の値と前々回の値の差の絶対値が所定の閾値より小さい場合は、今回の値を選択し、所定の閾値より大きい場合は、前回の値を選択するようにして、単発的なパルス状のノイズを除去する方法が開示されている。
【特許文献１】特開平7-311082号公報
【特許文献２】特開2000-89805号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献1のような従来の方法では、平均演算した場合、演算処理自体にノイズデータを含むため、ノイズの大きさによっては効果が少ないという問題があった。例えば、10回の平均演算を行なう回路では、大きさ「1」のデータが連続して入力されている中に、大きさ「10」のノイズが1サイクル混入すると、平均演算結果は、(1×9+10)/10=1.9となる。これは、ノイズが混入していないときに期待できる値「1」という大きさに対して、誤差が大きい。また、デジタルフィルタを用いた場合は、一般的に、乗算器、レジスタ、累積加算器、フィルタ係数等が必要となり、回路規模が増大するという問題があった。
【０００４】
そこで、これらの問題点を解決するために、特許文献2で開示されている「フィルタ装置及びフィードバック制御装置」では、1パルスのノイズは除去できるが、連続したノイズを除去することはできないという問題があった。また、本願の先願である特願2006-285838には、ノイズと判定された信号を前回の信号に置き換えて出力させるような方式が開示されている。この方式においても、1パルスのノイズは除去できるが、連続したノイズを除去することはできないという問題があった。
【０００５】
本発明は、このような課題に鑑み、サンプリングクロックに同期して順次入力されるデジタルデータに連続したサンプリング周期にわたって混入したノイズをも除去するフィルタ回路および方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によるフィルタ回路は、入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを発生させ、この3つの遅延された入力データのそれぞれ2つの平均を3つ算出し、これらの平均値のいずれが前回のフィルタ済出力信号値と最小の差を有するかを判定し、最小の差を示す最小減算値データに相応して平均値データのいずれかを選択し、この選択された平均値データをフィルタ済出力信号値として出力する。
【０００７】
より具体的には、本発明によれば、入力信号をフィルタリングして第1の出力信号として出力するフィルタ回路は、クロック信号に同期して動作し、入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の遅延回路と、3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する平均回路と、第1の出力信号が帰還され、この帰還された第1の出力信号の値に対する3つの平均値データのそれぞれとの差を求める差分回路と、差分回路の出力のうちいずれが最小の大きさであるかを判定し、最小の大きさの出力を指示する第2の出力信号を出力する最小判定手段と、3つの平均値データのうち前記出力された第2の出力信号に対応する平均値データを選択し、この選択された平均値データを第3の出力信号として出力する選択手段と、第3の出力信号をクロック信号に同期して第1の出力信号として出力する第2の遅延回路とを含み、これによって、遅延データのそれぞれ2つの平均値を算出し、この算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、最小の大きさの差に対応する平均値データが第1の出力信号として出力される。
【０００８】
本発明によるフィルタ回路において、平均回路は、3つの加算器を含み、3つの加算器のうちの1つは、1クロック分および2クロック分遅延した2つの遅延データの平均値を算出し、この平均値と第1の出力信号の値との平均値を算出してその平均値を前記平均値データのうちの1つとし、3つの加算器の他の1つは、1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データの他の1つとし、3つの加算器のうちのさらに他の1つは、2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データのさらに他の1つとしてもよい。
【０００９】
本発明によればまた、入力信号をフィルタリングして第1の出力信号として出力するフィルタ方法は、クロック信号に同期して、入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の工程と、3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する第2の工程と、第1の出力信号が帰還され、この帰還された第1の出力信号の値に対する3つの平均値データのそれぞれとの差を求め、3つの差分データを生成する第3の工程と、3つの差分データのうちいずれの差分データが最小の大きさであるかを判定し、最小の大きさを指示する第2の出力信号を出力する第4の工程と、3つの平均値データのうち第4の工程が出力する第2の出力信号に対応する平均値データを選択し、この選択された平均値データを第3の出力信号として出力する第5の工程と、第3の出力信号を前記クロックに同期して第1の出力信号として出力する第6の工程とを含み、これによって、遅延データのそれぞれ2つの平均値を算出し、この算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、最小の大きさの差に対応する平均値データを第1の出力信号として出力する。
【００１０】
本発明によれば、第2の工程は、1クロック分および2クロック分遅延した２つの遅延データの平均値を算出し、この平均値と第1の出力信号の値との平均値を算出して、この平均値を前記平均値データのうちの1つとする第1の段階と、2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データの他の1つとする第2の段階と、1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、この平均値を前記平均値データのさらに他の1つとする第3の段階とを含んでもよい。
【発明の効果】
【００１１】
本発明によれば、比較的簡易な回路構成でありながら、1サイクルのノイズを除去できるだけでなく、連続したサイクルのノイズも効果的に除去できる。
【発明を実施するための最良の形態】
【００１２】
次に、添付図面を参照して、本発明によるフィルタ回路の実施例を説明する。先ず、図１を参照して、本発明の実施例によるノイズ除去回路1の構成を説明する。
【００１３】
本実施例によるノイズ除去回路1は、入力された入力信号20をフィルタリングして、実質的にノイズの除去された出力信号（P）31として出力するフィルタ回路である。ノイズ除去回路1は、直列に接続された3つの遅延回路2、3および4と、並列に接続された3つの加算器5、6および7と、やはり並列に接続された3つの減算器10、11および12とを含む。これらの減算器10、11および12の出力には、最小値判定部13が接続されている。また、加算器5、6および7の出力には選択部8が接続されと、後者の出力30には、別な遅延回路9が接続されている。これらの遅延回路2、3、4および9には、所定の周波数のサンプリングクロック信号（CLK）33が加えられ、これらは同期的に動作する。
【００１４】
遅延回路2は、たとえばD型フリップフロップからなり、クロック信号33のタイミングで動作し、ノイズ除去回路1に入力された入力信号20を1クロック分遅延させ出力信号21を出力する回路である。以下において、信号はその現れる接続線の参照符号で特定する。遅延回路3は同様に、D型フリップフロップからなり、クロック信号33のタイミングで動作し、前段の遅延回路2の出力信号21を入力として、入力信号20に対して2クロック分遅延させた出力信号22を出力する回路である。同様に、遅延回路4は、やはりクロック信号33のタイミングで同期的に動作するD型フリップフロップからなり、前段の遅延回路3の出力信号22を受けてこれを入力信号20のタイミングからみて3クロック分遅延させた出力信号23を出力する回路である。
【００１５】
加算器5は、遅延回路2の出力信号21と遅延回路3の出力信号22を入力とし、この2つの入力の平均を算出する平均回路である。すなわち、(出力信号21＋出力信号22)/2の演算を行ない、この結果を出力信号24として出力する。同様に、加算器6は、遅延回路3の出力信号22と遅延回路4の出力信号23を入力とし、この2つの入力の平均を算出する平均回路である。すなわち、(出力信号22＋出力信号23)/2の処理を行ない、この結果を出力信号25として出力する。さらに、加算器7は、遅延回路2の出力信号21と遅延回路4の出力信号23を入力とし、両入力の平均を算出する平均回路である。すなわち、(出力信号21＋出力信号23)/2の処理を行ない、この結果を出力信号26として出力する。
【００１６】
減算器10は、後述する遅延回路9の出力信号31であるフィルタ済出力信号31と遅延回路2の出力信号21と遅延回路3の出力信号22とを入力とし、フィルタ済出力信号31から出力信号21と出力信号22との平均値を減算し、その結果の絶対値27を算出する差分回路である。すなわち、|出力信号31-(出力信号21＋出力信号22)/2|の処理を行ない、この結果を出力信号27として出力する。同様に、減算器11は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31と遅延回路3の出力信号22と遅延回路4の出力信号23とを入力とし、フィルタ済出力信号31から出力信号22と出力信号23との平均値を減算して、その結果の絶対値28を算出する差分回路である。すなわち、|出力信号31-(出力信号22＋出力信号23)/2|の演算を行ない、この結果を出力信号28として出力する。さらに、減算器12は、遅延回路9の出力信号31であるフィルタ済出力信号31と遅延回路2の出力信号21と遅延回路4の出力信号23とを入力とし、フィルタ済出力信号31から出力信号21と出力信号23との平均値を減算して、その結果の絶対値29を算出する差分回路である。すなわち、|出力信号31-(出力信号21＋出力信号23)/2|の処理を行ないこの結果を出力信号29として出力する。
【００１７】
最小値判定部13は、減算器10の出力データ27、減算器11の出力データ28および減算器12の出力データ29を入力とし、これらの出力データ27、28および29のうちどれが最小値であるかを判定し、その最小値を示した減算器を特定する最小値算出減算器データ32を出力する機能部である。本実施例では、減算器10、11および12で、たとえば出力信号21と出力信号22との平均値の絶対値を算出しているが、これらの絶対値は、最小値判定部13で、大きさの差分判定の際、算出するように構成してもよい。
【００１８】
選択部8は、加算器5の出力データ24と加算器6の出力データ25と加算器7の出力データ26と、さらに最小値判定部13が出力する最小値算出減算器データ32とを入力とし、この最小値算出減算器データ32に応じて、加算器5の出力データ24か、加算器6の出力データ25か、加算器7の出力データ26かのいずれかを選択する3チャネルセレクタ回路である。より詳細には、最小値算出減算器データ32が減算器10を示す場合、加算器5の出力データ24を選択し、これを選択部8の出力データ30とする。同様に、最小値算出減算器データ32が減算器11を示す場合は、加算器6の出力データ25を選択し、これを選択部8の出力データ30とする。さらに、最小値算出減算器データ32が減算器12を示す場合、加算器7の出力データ26を選択し、これを選択部8の出力データ30とする。
【００１９】
本装置の出力段にある遅延回路9は、選択部8の出力データ30である選択済出力データを入力とし、クロック信号33のタイミングで動作して、出力信号31を生成し、これをノイズ除去済信号すなわちフィルタ済出力信号31として出力する回路である。これは、たとえばD型フリップフロップで構成されてよい。
【００２０】
なお、本実施例のノイズ除去回路1において、遅延回路や加算器などは、説明を簡単にするため、1ビットのデータを扱うフリップフロップであった。しかし本発明は、このような特定の形態に限定されるものでなく、これらは、多ビット入力および多ビット出力の形、すなわち並列に処理するデータのビット数分、配設されたフリップフロップまたは多レベル回路および多ビット伝送バスであってもよい。
【００２１】
動作状態において、入力信号20が入力段の遅延回路2に入力されると、クロック信号33のタイミングで動作する遅延回路2は、これを1クロック分遅延して出力データ21として出力する。次に、この出力データ21は次段の遅延回路3に入力され、遅延回路3は、同じくクロック信号33に同期して、その入力信号21を装置入力信号20に対して2クロック分遅延させ、出力データ22として出力する。さらに、この出力データ22は遅延回路4に入力され、クロック信号33のタイミングで、入力信号20に対して3クロック分遅延させて、これを出力データ23として出力する。
【００２２】
次に、加算器5は、出力データ21および22の間の平均値を算出する。同様に、加算器6は、出力データ22および23の間の平均値を算出する。さらに、加算器7は、出力データ21および23の平均値を算出する。
【００２３】
一方、減算器10は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31から初段の遅延回路2の出力データ21と次段の遅延回路3の出力データ22との間の平均値を減算する、{出力信号31-(出力データ21＋出力データ22)/2}の処理を行ない、この結果の絶対値を出力データ27として出力する。同様に、減算器11は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31から遅延回路3の出力データ22と遅延回路4の出力データ23との間の平均値を減算する、{出力信号31-(出力データ22＋出力データ23)/2}の演算を行ない、この結果の絶対値を出力データ28として出力する。さらに、減算器12は、出力段の遅延回路9の出力信号31であるフィルタ済出力信号31から初段の遅延回路2の出力データ21と遅延回路4の出力データ23との平均値を減算する、{出力信号31-(出力データ21＋出力データ23)/2}の処理を行ない、この結果の絶対値を出力データ29として出力する。
【００２４】
そこで、最小値判定部13は、減算器10の出力データ27、減算器11の出力データ28および減算器12の出力データ29のうちのどの出力データが最小であるかを判定し、その最小を示した減算器を示す最小値算出減算器データ32を出力する。
【００２５】
選択部8は、最小値判定部13が出力する最小値算出減算器データ32に応じて、加算器5の出力データ24か、加算器6の出力データ25か、加算器7の出力データ26かのいずれかを選択し、これを選択部8の出力データ30とする。たとえば、最小値算出減算器データ32が減算器10を示す場合、これに対応する加算器5の出力データ24を選択し、これを選択部8の出力データ30とする。最小値算出減算器データ32が減算器11を示すときは、対応する加算器6の出力データ25を選択し、これを選択部8の出力データ30とする。また、最小値算出減算器データ32が減算器12を示すと、対応する加算器7の出力データ26を選択し、これを選択部8の出力データ30とする。選択部8の出力データ30は最終段の遅延回路9に入力され、遅延回路9は、クロック信号33に同期して出力信号31を生成し、これをフィルタ済出力信号31として装置1から出力する。
【００２６】
さらに、この動作状態を詳しく説明すると、図２に示すように、遅延回路2に入力される入力信号20は、ノイズが無いときはクロック信号の時点t0〜t6ではすべて0レベルの値をとるはずである。しかし、t1時点でレベル4、t2時点でレベル-5、t3時点でレベル2、t6時点でレベル-3のノイズが重畳されたとする。ここで、説明を容易にするために、遅延回路2の出力を現在の入力信号値Aとし、遅延回路3の出力を前回の入力信号値Bとし、遅延回路4の出力を前々回の入力信号値Cとして表す。また、選択された加算器の出力データをK、フィルタ済出力信号31をPとして表す。
【００２７】
そこで、加算器5は(A+B)/2の処理を行なう。同様に、加算器6は(B+C)/2の処理を、加算器7は(A+C)/2の処理を行なう。さらに、減算器10は(P-(A+B)/2)の絶対値である｜P-(A+B)/2｜を算出する。同様に、減算器11は｜P-(B+C)/2｜を、減算器12は｜P-(A+C)/2｜を算出する。
【００２８】
ここで、クロック信号33のt2時点であると、A=-5、B=4、C=0である。この時、加算器5の出力は(A+B)/2＝-0.5、加算器6の出力は(B+C)/2＝2、加算器7の出力は(A+C)/2＝-2.5となる。また、減算器10の出力は｜P-(A+B)/2｜＝0.5、減算器11の出力は｜P-(B+C)/2｜＝2、減算器12の出力は｜P-(A+C)/2｜＝2.5となる。
【００２９】
次に、最小値判定部13は、どの減算器の出力データが最小値を示しているかを判定する。この例では、減算器10の出力＝0.5が最小であることを認識して、選択部8にその旨を示す最小値算出減算器データ32を転送する。そこで選択部8は、最小値算出減算器データ32を受信すると、減算器10の出力が最小であることを認識し、対応する加算器5の出力K＝-0.5を出力データ30として選択する。なお、前述のように、減算器10の出力データが最小の場合は加算器5の出力24を、また、減算器11の出力データが最小の場合は加算器6の出力25を、さらに、減算器12の出力データが最小の場合は加算器7の出力26を出力データ30として選択する関係になっている。
【００３０】
この例では次に、選択部8で選択された加算器5の出力K＝-0.5が出力段の遅延回路9に入力され、遅延回路9は、クロック信号33のタイミングで出力信号31を生成し、これがフィルタ済出力信号31として出力される。
【００３１】
以上は、クロック信号33のt2時点である場合の各部の動作状態であったが、図２には、t0〜t6の時点での各部の動作状態も表示している。
【００３２】
ここで、最小値判定部13が減算器10の出力を最小であると判定した場合、次のクロック信号の時点では、最小値判定部13は必ず減算器11の出力が最小であると判定する。その結果、両クロック信号の時点での出力信号31は同じ値になる。その理由を次に示す。
【００３３】
すなわち、最小値判定部13が減算器10の出力27を最小であると判定するときのクロック信号の時点（上述の例ではt2時点）での出力信号31＝Pは、加算器5の出力(A＋B)/2である。また、次のクロック信号の時点（上述の例ではt3時点）では、遅延回路2の出力Aは遅延回路3にシフトされ、遅延回路3の出力Bは遅延回路4にシフトされる。すなわち、t3時点では遅延回路3の出力22はB=Aとなり、遅延回路4の出力23はC＝Bとなり、結果として減算器11の出力28は｜P-(B+C)/2｜＝|(A＋B)/2-(A+B)/2｜＝0となる。また、他の減算器の出力は0以外となるため、最小値判定部13は必ず減算器11の出力28が最小であると判定することになり、この時点の出力信号31＝Pは、加算器5の出力(B＋C)/2＝(A＋B)/2となる。すなわち、t3時点では出力信号31は、t2時点での出力信号31の値と同じになる。また、t5時点、t6時点においても同様の結果となる。
【００３４】
次に、図２に示されているt0〜t6時点での入力信号20およびフィルタ済出力信号31を比較すると、ノイズが連続した入力信号20の波形に対し、フィルタ済出力信号31は、ノイズが大幅に除去された結果となっている。図３は、従来のノイズ除去回路における、連続したノイズが重畳した入力信号に対する出力信号の関係を示す。図４は、本実施例のノイズ除去回路1における、連続したノイズが重畳した入力信号20に対する出力信号31の関係を示す。図３および図４を見てわかるように、実施例のノイズ除去回路1は、連続したノイズが重畳した入力信号20に対してノイズを効果的に除去する。
【００３５】
次に、図５を参照して、本発明の他の実施例によるノイズ除去回路101の構成を説明する。この実施例のノイズ除去回路101の構成は、前述の実施例のノイズ除去回路1の構成とはほぼ同じであるが、次の点が異なっている。すなわち、前述の実施例では、加算器5の入力は、遅延回路2の出力信号21と遅延回路3の出力信号22であり、加算器5は、遅延回路2の出力信号21と遅延回路3の出力信号22の平均値を算出する。一方、本実施例では、加算器5の入力は、フィルタ済出力信号31と遅延回路2の出力信号21と遅延回路3の出力信号22であり、加算器5は、{フィルタ済出力信号31+(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)}/2を算出する点が異なっている。
【００３６】
次に、本実施例のノイズ除去回路101の動作を説明する。ノイズ除去回路101の動作は、前述の実施例のノイズ除去回路1の動作とはほぼ同じであるが、次の点が異なっている。すなわち、前述の実施例では、加算器5は、遅延回路2の出力信号21と遅延回路3の出力信号22の平均値を算出するが、本実施例では、加算器5は、{フィルタ済出力信号31+(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)}/2を算出する。
【００３７】
また前述の実施例では、減算器10の出力が最小の場合は加算器5の出力を出力信号として選択し、これをフィルタ済出力信号31とするが、その次のクロック信号時点では、最小値判定部13は、前述したように必ず減算器11の出力が最小であると判定する。これにより加算器6の出力が出力信号30として選択され、これがフィルタ済出力信号31となるため、2つのクロック信号時点で連続して同じ大きさのフィルタ済出力信号31となる。このため、ノイズを除く元の入力信号がサイン波等の変化量の多いデータの場合は、ノイズは除去されるが、滑らかな出力波形を得ることができないことがある。
【００３８】
これに対し、本実施例では、減算器10の出力が最小の場合、加算器5の出力24を{前回フィルタ済出力信号31+(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)}/2として出力する。すなわち、前述の実施例において加算器5の出力24である（遅延回路2の出力信号21と遅延回路3の出力信号22との平均値）に対し、本実施例では、{(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)/2-(前回フィルタ済出力信号31)/2}の値だけ補正される。また、その次のクロック信号時点では、最小値判定部13は、必ず減算器11の出力28が最小であると判定するので、加算器6の出力25が出力信号30として選択され、これがフィルタ済出力信号31となる。このことより、前回、今回、そして次回のフィルタ済出力信号31は、直線的に変化することになり、前述の実施例に比較して、より滑らかな出力波形31が得られる。
【００３９】
次に、図６を参照して本実施例の動作状態を、より詳細に説明する。同図において、入力信号20は、前述の実施例と同じである。また、クロック信号33のt0、t1時点においては、先の実施例と同じ結果となる。
【００４０】
しかし、クロック信号33のt2時点では、最小値判定部13は、この例では、減算器10の出力27が0.5で最小である。そこで、選択部8に減算器10の出力27が最小であることを最小値算出減算器データ32として転送する。選択部8は、最小値算出減算器データ32を受信し、減算器10の出力が最小であると認識して、加算器5の出力K＝-0.25を出力信号30として選択する。前述の実施例の加算器5の出力K＝-0.5に対して、本実施例では、{(遅延回路2の出力信号21と遅延回路3の出力信号22との平均値)/2-(前回フィルタ済出力信号31)/2}＝−0.25だけ補正される。
【００４１】
また、クロック信号33のt3時点では、前述の実施例と同じく最小値判定部13は、減算器11の出力28が「0」であって最小であると判定する。選択部8は、最小値算出減算器データ32を受信して、減算器11の出力28が最小であると認識し、加算器6の出力K＝-0.5を出力信号30として選択する。これにより、クロック信号33のt1、t2、t3時点では、フィルタ済出力信号31はそれぞれ0、-0.25、-0.5となり、直線的な出力波形を得ることができる。つまり、前述の実施例における出力値0、-0.5、−0.5に比較して、本実施例では、より滑らかな波形を得ることができる。また、クロック信号33のt4、t5、t6時点でも、同様に前述の実施例に比較して、より滑らかな波形を得ることができる。
【００４２】
図７および図８に、図１に示し前述した実施例におけるノイズが重畳されたサイン（正弦）波入力信号20と出力信号31の関係を示す。また、図９および図１０には、本実施例におけるノイズが重畳されたサイン波入力信号20と出力信号31の関係を示す。
【００４３】
先ず、図７および図８について、クロック時点CLK8で、パルスノイズを含むサイン波入力信号20が入力され、この信号は、時点CLK9、CLK10において順次、AからB、BからCへと移動していく。時点CLK10において、最小値判定部13は、減算器10の出力27が最小であると認識し、選択部8は、加算器5の出力K＝0.075034を出力信号30として選択する。この出力信号30がフィルタ済出力信号31となる。時点CLK11において、最小値判定部13は、減算器11の出力28が最小であると認識し、選択部8は、加算器6の出力K＝0.075034を出力信号30として選択する。この結果、時点CLK10、CLK11のフィルタ済出力信号値は同じ値となる。すなわち、時点CLK9、CLK10、CLK11のフィルタ済出力信号は滑らかに変化しない。また、時点CLK30、CLK31、CLK32についても同様である。
【００４４】
次に、図９および図１０について、クロック時点CLK8で、パルスノイズを含むサイン波入力信号20が入力され、この信号は時点CLK9、CLK10において順次、AからB、BからCへと移動してゆく点は、前述の実施例と同じである。しかし本実施例では、時点CLK10で最小値判定部13は、減算器10の出力27が最小であると認識し、選択部8は、加算器5の出力K＝(0.0641+0.075034)/2＝0.069567を出力信号30として選択する。時点CLK11において、最小値判定部13は、減算器11の出力27が最小であると認識し、選択部8は、加算器6の出力K＝0.075034を出力信号30として選択する。すなわち、時点CLK9、CLK10、CLK11のフィルタ済出力信号31は滑らかに変化する。また、時点CLK30、CLK31、CLK32についても同様である。
【００４５】
以上のように、図１を参照して説明した実施例では、3つの遅延された遅延データのうちのそれぞれ2つの組合せの平均を算出し、これらの平均値のいずれが前回のフィルタ済出力信号値に対して最小の差を有するかを判定し、最小の差を示す最小減算値データに相応して平均値データのいずれかを選択し、この選択された平均値をフィルタ済出力信号値として出力する。これにより、比較的簡易な回路構成でありながら、1サイクルのノイズを除去できるだけでなく、連続したノイズをも効果的に除去することができる。また、図５を参照して説明した実施例では、1サイクルのノイズと、また連続したノイズをも効果的に除去できるのみならず、フィルタ済出力信号31の波形をより滑らかな波形とすることができる。後者の実施例はまた、ノイズが重畳する前の、つまり本来の元入力信号がクロック信号間で大きく変化するような入力信号の場合に、とくに大きな効果を発揮する。
【図面の簡単な説明】
【００４６】
【図１】本発明によるノイズ除去回路の実施例の構成を示す回路構成図である。
【図２】図１に示す実施例の動作説明図である。
【図３】従来のノイズ除去回路のノイズ重畳入力信号と出力信号を示す図である。
【図４】図１に示す実施例のノイズ重畳入力信号と出力信号を示す図である。
【図５】本発明によるノイズ除去回路の他の実施例の構成を示す回路構成図である。
【図６】図５に示す実施例の動作説明図である。
【図７】図１に示す実施例のノイズ重畳サイン波入力信号と出力信号を示す波形図である。
【図８】図１に示す実施例の動作を説明するため図である。
【図９】図５に示す実施例のノイズ重畳サイン波入力信号と出力信号を示す波形図である。
【図１０】図５に示す実施例の動作を説明するための図である。
【符号の説明】
【００４７】
1、101 ノイズ除去回路
2、3、4、9 遅延回路
5、6、7 加算器
8 選択部
10、11、12 減算器
13 最小値判定部
20 入力信号
31 フィルタ済出力信号
32 最小値算出減算器データ
【特許請求の範囲】
【請求項１】
入力信号をフィルタリングして第1の出力信号として出力するフィルタ回路において、該回路は、
クロック信号に同期して動作し、前記入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の遅延回路と、
該3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する平均回路と、
第1の出力信号が帰還され、該帰還された第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差を求める差分回路と、
該差分回路の出力のうちいずれが最小の大きさであるかを判定し、該最小の大きさの出力を指示する第2の出力信号を出力する最小判定手段と、
前記3つの平均値データのうち前記出力された第2の出力信号に対応する平均値データを選択し、該選択された平均値データを第3の出力信号として出力する選択手段と、
第3の出力信号を前記クロック信号に同期して第1の出力信号として出力する第2の遅延回路とを含み、
これによって、前記遅延データのそれぞれ2つの平均値を算出し、該算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、該最小の大きさの差に対応する平均値データが第1の出力信号として出力されることを特徴とするフィルタ回路。
【請求項２】
請求項1に記載のフィルタ回路において、前記平均回路は、3つの加算器を含み、
該3つの加算器のうちの1つは、前記1クロック分および2クロック分遅延した2つの遅延データの平均値を算出し、該平均値と第1の出力信号の値との平均値を算出して該平均値を前記平均値データのうちの1つとし、
前記3つの加算器の他の1つは、前記1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データの他の1つとし、
前記3つの加算器のうちのさらに他の1つは、前記2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データのさらに他の1つとすることを特徴とするフィルタ回路。
【請求項３】
請求項1に記載のフィルタ回路において、前記差分回路は、第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差の絶対値を算出することを特徴とするフィルタ回路。
【請求項４】
入力信号をフィルタリングして第1の出力信号として出力するフィルタ方法において、該方法は、
クロック信号に同期して、前記入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の工程と、
該3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する第2の工程と、
第1の出力信号が帰還され、該帰還された第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差を求め、3つの差分データを生成する第3の工程と、
該3つの差分データのうちいずれの差分データが最小の大きさであるかを判定し、該最小の大きさを指示する第2の出力信号を出力する第4の工程と、
前記3つの平均値データのうち第4の工程が出力する第2の出力信号に対応する平均値データを選択し、該選択された平均値データを第3の出力信号として出力する第5の工程と、
第3の出力信号を前記クロックに同期して第1の出力信号として出力する第6の工程とを含み、
これによって、前記遅延データのそれぞれ2つの平均値を算出し、該算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、該最小の大きさの差に対応する平均値データを第1の出力信号として出力することを特徴とするフィルタ方法。
【請求項５】
請求項4に記載の方法において、第2の工程は、
前記1クロック分および2クロック分遅延した２つの遅延データの平均値を算出し、該平均値と第1の出力信号の値との平均値を算出して該平均値を前記平均値データのうちの1つとする第1の段階と、
前記2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データの他の1つとする第2の段階と、
前記1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データのさらに他の1つとする第3の段階とを含むことを特徴とするフィルタ方法。
【請求項６】
請求項4に記載の方法において、該方法はさらに、第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差について、絶対値を算出する第7の工程を含むことを特徴とするフィルタ方法。
【請求項１】
入力信号をフィルタリングして第1の出力信号として出力するフィルタ回路において、該回路は、
クロック信号に同期して動作し、前記入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の遅延回路と、
該3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する平均回路と、
第1の出力信号が帰還され、該帰還された第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差を求める差分回路と、
該差分回路の出力のうちいずれが最小の大きさであるかを判定し、該最小の大きさの出力を指示する第2の出力信号を出力する最小判定手段と、
前記3つの平均値データのうち前記出力された第2の出力信号に対応する平均値データを選択し、該選択された平均値データを第3の出力信号として出力する選択手段と、
第3の出力信号を前記クロック信号に同期して第1の出力信号として出力する第2の遅延回路とを含み、
これによって、前記遅延データのそれぞれ2つの平均値を算出し、該算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、該最小の大きさの差に対応する平均値データが第1の出力信号として出力されることを特徴とするフィルタ回路。
【請求項２】
請求項1に記載のフィルタ回路において、前記平均回路は、3つの加算器を含み、
該3つの加算器のうちの1つは、前記1クロック分および2クロック分遅延した2つの遅延データの平均値を算出し、該平均値と第1の出力信号の値との平均値を算出して該平均値を前記平均値データのうちの1つとし、
前記3つの加算器の他の1つは、前記1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データの他の1つとし、
前記3つの加算器のうちのさらに他の1つは、前記2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データのさらに他の1つとすることを特徴とするフィルタ回路。
【請求項３】
請求項1に記載のフィルタ回路において、前記差分回路は、第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差の絶対値を算出することを特徴とするフィルタ回路。
【請求項４】
入力信号をフィルタリングして第1の出力信号として出力するフィルタ方法において、該方法は、
クロック信号に同期して、前記入力信号を、少なくとも1クロック分、2クロック分、3クロック分それぞれ遅延させた遅延データを生成する第1の工程と、
該3つの遅延データのうちのそれぞれ2つを平均し、3つの平均値データを出力する第2の工程と、
第1の出力信号が帰還され、該帰還された第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差を求め、3つの差分データを生成する第3の工程と、
該3つの差分データのうちいずれの差分データが最小の大きさであるかを判定し、該最小の大きさを指示する第2の出力信号を出力する第4の工程と、
前記3つの平均値データのうち第4の工程が出力する第2の出力信号に対応する平均値データを選択し、該選択された平均値データを第3の出力信号として出力する第5の工程と、
第3の出力信号を前記クロックに同期して第1の出力信号として出力する第6の工程とを含み、
これによって、前記遅延データのそれぞれ2つの平均値を算出し、該算出された平均値のいずれが前回の第1の出力信号の値に対して最小の大きさの差を示すかを判定し、該最小の大きさの差に対応する平均値データを第1の出力信号として出力することを特徴とするフィルタ方法。
【請求項５】
請求項4に記載の方法において、第2の工程は、
前記1クロック分および2クロック分遅延した２つの遅延データの平均値を算出し、該平均値と第1の出力信号の値との平均値を算出して該平均値を前記平均値データのうちの1つとする第1の段階と、
前記2クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データの他の1つとする第2の段階と、
前記1クロック分および3クロック分遅延した2つの遅延データの平均値を算出し、該平均値を前記平均値データのさらに他の1つとする第3の段階とを含むことを特徴とするフィルタ方法。
【請求項６】
請求項4に記載の方法において、該方法はさらに、第1の出力信号の値に対する前記3つの平均値データのそれぞれとの差について、絶対値を算出する第7の工程を含むことを特徴とするフィルタ方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−２７３３５（Ｐ２００９−２７３３５Ａ）
【公開日】平成２１年２月５日（２００９．２．５）
【国際特許分類】
【出願番号】特願２００７−１８７０１４（Ｐ２００７−１８７０１４）
【出願日】平成１９年７月１８日（２００７．７．１８）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【出願人】（５９１０４９８９３）株式会社 沖マイクロデザイン (127)
【Ｆターム（参考）】
【公開日】平成２１年２月５日（２００９．２．５）
【国際特許分類】
【出願日】平成１９年７月１８日（２００７．７．１８）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【出願人】（５９１０４９８９３）株式会社 沖マイクロデザイン (127)
【Ｆターム（参考）】
[ Back to top ]