プラズマディスプレイパネルの駆動方法
【課題】 偽輪郭を抑制しつつも低消費電力にてコントラストの向上を図ることができ、更に選択放電を安定化させ表示品質の向上を図ることができるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】 1フィールドの表示期間におけるSF(サブフィールド)群内の各SFの維持発光行程の発光回数を第1の値に設定した第1モード及びSF群内の各SFの維持発光行程の発光回数を第1の値より低い第2の値に設定した第2モードのうちのいずれか一方を選択し、第2モードの選択時にはSF群内の各SFでは走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを第1モードの選択時のSF群内の各SFの走査パルスのパルス幅及びパルス電圧の値に比して大となるように設定した。
【解決手段】 1フィールドの表示期間におけるSF(サブフィールド)群内の各SFの維持発光行程の発光回数を第1の値に設定した第1モード及びSF群内の各SFの維持発光行程の発光回数を第1の値より低い第2の値に設定した第2モードのうちのいずれか一方を選択し、第2モードの選択時にはSF群内の各SFでは走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを第1モードの選択時のSF群内の各SFの走査パルスのパルス幅及びパルス電圧の値に比して大となるように設定した。
【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、マトリクス表示方式のプラズマディスプレイパネル(以下、PDPと称する)の駆動方法に関する。
【0002】
【従来の技術】かかるマトリクス表示方式のPDPの一つとしてAC(交流放電)型のPDPが知られている。AC型のPDPは、複数の列電極(アドレス電極)と、これら列電極と直交して配列されておりかつ一対にて1走査ラインを形成する複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0003】この際、PDPは放電現象を利用している為、上記放電セルは、"発光"及び"非発光"の2つの状態しかもたない。そこで、かかるPDPにて中間調の輝度表示を実現させるべく、サブフィールド法を用いる。サブフィールド法では、1フィールド期間をN個のサブフィールドに分割し、各サブフィールドに、画素データ(Nビット)の各ビット桁の重み付けに対応した発光期間(発光回数)を夫々割り当てて発光駆動を行う。
【0004】例えば、図1に示されるように1フィールド期間を6個のサブフィールドSF1〜SF6に分割した場合には、SF1:1SF2:2SF3:4SF4:8SF5:16SF6:32なる発光期間比にて発光駆動を実施する。
【0005】例えば、放電セルを輝度"32"で発光させる場合には、サブフィールドSF1〜SF6の内のSF6のみで発光を実施させ、輝度"31"で発光させる場合には、サブフィールドSF6を除く他のサブフィールドSF1〜SF5において発光を実施させるのである。これにより、64段階での中間調の輝度表現が可能となる。 ここで、放電セルを上述の如く輝度"32"で発光させる場合と、輝度"31"で発光させる場合とでは、1フィールド期間内での発光駆動パターンが反転している。つまり、1フィールド期間内において、輝度"32"で発光させるべき放電セルが発光している期間中は、輝度"31"で発光させるべき放電セルが非発光状態となり、この輝度"31"で発光させるべき放電セルが発光している期間中は輝度"32"で発光させるべき放電セルが非発光状態となるのである。
【0006】よって、この輝度"32"で発光させるべき放電セルと、輝度"31"で発光させるべき放電セルとが互いに隣接する領域が存在すると、この領域内において、偽輪郭が視覚される場合が生じる。つまり、輝度"32"で発光させるべき放電セルが非発光状態から発光状態へと推移する直前に、輝度"31"で発光させるべき放電セルの方に視線を移すと、これら両放電セルの非発光状態のみを連続して見ることになるので、両者の境界上に暗い線が視覚されるようになる。従って、これが画素データとは何等関係のない偽輪郭となって画面上に現れてしまい、表示品質を低下させるのである。
【0007】又、上述した如く、PDPは放電現象を利用している為、表示内容とは関係のない放電(発光を伴う)をも実施しなければならず、画像のコントラストを低下させてしまうという問題があった。更に、現在、かかるPDPを製品化するにあたり、低消費電力を実現することが一般的な課題となっている。
【0008】
【発明が解決しようとする課題】本発明は、上記の問題を解決するためになされたものであり、偽輪郭を抑制しつつも低消費電力にてコントラストの向上を図ることができ、更に選択放電を安定化させ表示品質の向上を図ることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明のプラズマディスプレイパネルの駆動方法は、走査ライン毎に配列された行電極対と行電極対の各々に交叉して配列された複数の列電極とを備え、走査ライン毎の行電極対と複数の列電極との各交点にて1画素に対応した放電セルを形成したプラズマディスプレイパネルに階調表示をなす駆動方法であって、1フィールドの表示期間をN(Nは2以上の整数)個のサブフィールドに分割し、N個のサブフィールドの内の連続的に位置するM個(2≦M≦N)のサブフィールドをサブフィールド群とし、サブフィールド群における先頭部のサブフィールドのみにおいて全ての放電セルを発光セルの状態に初期化する放電を生起させるリセット行程を、サブフィールド群内のいずれか1のサブフィールドにおいて放電セルを非発光セルに設定する放電を生起させるために画素データパルスを列電極に印加しその画素データパルスに同期して行電極対の一方に走査パルスを順に印加する画素データ書込行程を、サブフィールド群内の各サブフィールドにおいて発光セルのみをサブフィールドの重み付けに対応した発光回数だけ発光させる放電を生起させる維持発光行程を、それぞれ実行し、サブフィールド群内の各サブフィールドの維持発光行程における発光回数を第1の値に設定した第1モード及びサブフィールド群内の各サブフィールドの維持発光行程における発光回数を第1の値より低い第2の値に設定した第2モードのうちのいずれか一方を選択し、第2モードの選択時にはサブフィールド群内の各サブフィールドでは走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを第1モードの選択時のサブフィールド群内の各サブフィールドの走査パルスのパルス幅及びパルス電圧の値に比して大となるように設定したことを特徴としている。
【0010】
【発明の実施の形態】以下、本発明の実施例を図面を参照しつつ詳細に説明する。図2は、本発明による駆動方法に基づいてプラズマディスプレイパネル(以下、PDPと称する)を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
【0011】図2において、A/D変換器1は、駆動制御回路2から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを1画素毎に例えば8ビットの画素データ(入力画素データ)Dに変換し、これをデータ変換回路30に供給する。駆動制御回路2は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記A/D変換器1に対するクロック信号、及びメモリ4に対する書込・読出信号を発生する。更に、駆動制御回路2は、かかる水平及び垂直同期信号に同期して、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々を駆動制御すべき各種タイミング信号を発生する。
【0012】データ変換回路30は、かかる8ビットの画素データDを、14ビットの変換画素データ(表示画素データ)HDに変換し、これをメモリ4に供給する。尚、かかるデータ変換回路30の変換動作については、後述する。メモリ4は、駆動制御回路2から供給されてくる書込信号に従って上記変換画素データHDを順次書き込む。かかる書込動作により1画面(n行、m列)分の書き込みが終了すると、メモリ4は、この1画面分の変換画素データHD11-nmを、各ビット桁毎に分割して読み出し、これを1行分毎に順次アドレスドライバ6に供給する。
【0013】アドレスドライバ6は、駆動制御回路2から供給されたタイミング信号に応じて、かかるメモリ4から読み出された1行分の変換画素データビット各々の論理レベルに対応した電圧を有するm個の画素データパルスを発生し、これらをPDP10の列電極D1〜Dmに夫々印加する。PDP10は、アドレス電極としての上記列電極D1〜Dmと、これら列電極と直交して配列されている行電極X1〜Xn及び行電極Y1〜Ynを備えている。PDP10では、これら行電極X及び行電極Yの一対にて1行分に対応した行電極を形成している。すなわち、PDP10における第1行目の行電極対は行電極X1及びY1であり、第n行目の行電極対は行電極Xn及びYnである。上記行電極対及び列電極は放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0014】第1サスティンドライバ7及び第2サスティンドライバ8各々は、駆動制御回路2から供給されたタイミング信号に応じて、以下に説明するが如き各種駆動パルスを発生し、これらをPDP10の行電極X1〜Xn及びY1〜Ynに印加する。かかるプラズマディスプレイ装置においては、駆動制御回路2から供給されるタイミング信号に応じてPDP10に対する駆動が、図3に示すように、1フィールドの表示期間を、14個のサブフィールドSF1〜SF14に分割して行なわれる。
【0015】図4は、かかるデータ変換回路30の内部構成を示す図である。図4において、ABL(自動輝度制御)回路31は、PDP10の画面上に表示される画像の平均輝度が所定の輝度範囲内に収まるように、A/D変換器1から順次供給されてくる各画素毎の画素データDに対して輝度レベルの調整を行い、この際得られた輝度調整画素データDBLを第1データ変換回路32に供給する。
【0016】かかる輝度レベルの調整は、上述の如くサブフィールドの発光回数の比を非線形に設定して逆ガンマ補正を行う前に行われる。よって、ABL回路31は、画素データ(入力画素データ)Dに逆ガンマ補正を施し、この際得られた逆ガンマ変換画素データの平均輝度に応じて上記画素データDの輝度レベルを自動調整するように構成されている。これにより、輝度調整による表示品質の劣化を防止するのである。
【0017】図5は、かかるABL回路31の内部構成を示す図である。図5において、レベル調整回路310は、後述する平均輝度検出回路311によって求められた平均輝度に応じて画素データDのレベルを調整して得られた輝度調整画素データDBLを出力する。データ変換回路312は、かかる輝度調整画素データDBLを図6に示されるが如き非線形特性からなる逆ガンマ特性(Y=X2.2)にて変換したものを逆ガンマ変換画素データDrとして平均輝度レベル検出回路311に供給する。すなわち、データ変換回路312にて、輝度調整画素データDBLに対して逆ガンマ補正を施すことにより、ガンマ補正の解除された元の映像信号に対応した画素データ(逆ガンマ変換画素データDr)を復元するのである。
【0018】平均輝度検出回路311は、各サブフィールドでの発光期間(発光回数)を指定するために例えば図7に示されるが如き第1モード及び第2モードの中から、上述の如く求めた平均輝度に応じた輝度にてPDP10を発光駆動し得る輝度モードを選択し、この選択した輝度モードを示す輝度モード信号LCを駆動制御回路2に供給する。この際、駆動制御回路2は、図3に示されるサブフィールドSF1〜SF14各々の維持発光行程Icにおいて発光維持する期間、すなわち、各維持発光行程Ic内において印加される維持パルスの数を、図7R>7に示されるが如き輝度モード信号LCにて指定されたモード毎の発光回数比に従って設定する。すなわち、入力画素データDの平均輝度レベルが所定値未満では、上記第1モードに設定され、平均輝度レベルが所定値以上になったとき各サブフィールドの発光回数が第1モードの場合よりも少ない第2モードに切り換わり、自動的に輝度が制限される。
【0019】また、平均輝度検出回路311は、上記の逆ガンマ変換画素データDrからその平均輝度を求めて上記レベル調整回路310に供給する。図4における第1データ変換回路32は、図8に示されるが如き変換特性に基づいて256階調(8ビット)の輝度調整画素データDBLを14×16/255(224/255)にした8ビット(0〜224)の変換画素データHDpに変換して多階調化処理回路33に供給する。具体的には、8ビット(0〜255)の輝度調整画素データDBLがかかる変換特性に基づく図9及び図10に示されるが如き変換テーブルに従って変換される。すなわち、この変換特性は、入力画素データのビット数 、多階調化による圧縮ビット数及び表示階調数に応じて設定される。このように、後述する多階調化処理回路33の前段に第1データ変換回路32を設けて、表示階調数、多階調化による圧縮ビット数に合わせた変換を施し、これにより輝度調整画素データDBLを上位ビット群(多階調化画素データに対応)と下位ビット群(切り捨てられるデータ:誤差データ)をビット境界で切り分け、この信号に基づいて多階調化処理を行うようになっている。これにより、多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)を防止することができる。
【0020】尚、下位ビット群は切り捨てられるので階調数が減少することになるが、その階調数の減少分は、以下に説明する多階調化処理回路33の動作により擬似的に得られるようにしている。図11及び図12は、かかる発光駆動フォーマットに従って上記アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10の列電極D1〜Dm、行電極X1〜Xn及びY1〜Ynに印加する各種駆動パルスの印加タイミングを示す図である。
【0021】図11に示される例では、図3に示したように1フィールドの表示期間を、14個のサブフィールドSF1〜SF14に分割してPDP10に対する駆動を第1モードの輝度モードで行なう。図12に示される例では、同様の駆動を第2モードの輝度モードで行なう。各サブフィールド内では、PDP10の各放電セルに対して画素データの書き込みを行なって発光セル及び非発光セルの設定を行う画素データ書込行程Wcと、上記発光セルのみを発光維持させる維持発光行程Icとを実施する。又、先頭のサブフィールドSF1のみで、PDP10の全放電セルを初期化せしめる一斉リセット行程Rcを実行し、最後尾のサブフィールドSF14のみで、消去行程Eを実行する。
【0022】ここで、上記一斉リセット行程Rcでは、第1サスティンドライバ7及び第2サスティンドライバ8が、PDP10の行電極X1〜Xn及びY1〜Yn各々に対して図11及び図12に示されるが如きリセットパルスRPx及びRPYを同時に印加する。これにより、PDP10中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定の壁電荷が形成される。これにより、PDP10における全ての放電セルは、後述する維持発光行程において発光状態が維持される発光セルになる。
【0023】各画素データ書込行程Wcでは、アドレスドライバ6が、各行毎の画素データパルス群DP11-n、DP21-n、DP31-n、・・・・、DP141-nを図1111及び図12に示したように、順次列電極D1〜Dmに印加して行く。つまり、アドレスドライバ6は、サブフィールドSF1内では、上記変換画素データHD11-nm各々の第1ビット目に基づいて生成した第1行〜第n行各々に対応した画素データパルス群DP11-nを、図11R>1及び図12に示されるが如く1行分毎に順次列電極D1〜Dmに印加して行く。又、サブフィールドSF2内では、上記変換画素データHD11-nm各々の第2ビット目に基づいて生成した画素データパルス群DP21-nを、図11及び図12に示されるが如く1行分毎に順次列電極D1〜Dmに印加して行くのである。この際、アドレスドライバ6は、変換画素データのビット論理が例えば論理レベル"1"である場合に限り高電圧の画素データパルスを発生して列電極Dに印加する。第2サスティンドライバ8は、各画素データパルス群DPの印加タイミングと同一タイミングにて、図11及び図12に示されるが如き走査パルスSPを発生してこれを行電極Y1〜Ynへと順次印加して行く。この際、走査パルスSPが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Rcにて発光セルの状態に初期化された放電セルは、非発光セルに推移する。尚、上記高電圧の画素データパルスが印加されなかった"列"に形成されている放電セルには放電が生起されず、上記一斉リセット行程Rcにて初期化された状態、つまり発光セルの状態を維持する。
【0024】すなわち、画素データ書込行程Wcの実行により、後述する維持発光行程において発光状態が維持される発光セルと、消灯状態のままの非発光セルとが、画素データに応じて択一的に設定され、いわゆる各放電セルに対する画素データの書き込みが為されるのである。走査パルスSPは各サブフィールドSF1〜SF14毎に行電極Y1〜Ynの順に生成されるが、その走査パルスSPのパルス幅はサブフィールドSF1では最も大きく、時間的に後のサブフィールドほど小さくなり、サブフィールドSF14では最も小さくなっている。すなわち、第1モードの場合には図11に示したように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス幅をTa1〜Ta14とすると、Ta1>Ta2>Ta3>Ta4>………>Ta12>Ta13>Ta14の如き関係がある。また、第2モードの場合には同様に図12に示したように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス幅をTb1〜Tb14とすると、Tb1>Tb2>Tb3>Tb4>………>Tb12>Tb13>Tb14の如き関係がある。更に、各同一サブフィールドの走査パルスSPのパルス幅は第1モードより第2モードのものが大である。すなわち、Tb1>Ta1,Tb2>Ta2,Tb3>Ta3,………,Tb13>Ta13,Tb14>Ta14の如き関係がある。
【0025】各維持発光行程Icでは、第1サスティンドライバ7及び第2サスティンドライバ8が、行電極X1〜Xn及びY1〜Ynに対して図11及び図12に示されるように交互に維持パルスIPX及びIPYを印加する。この際、上記画素データ書込行程Wcによって壁電荷が残留したままとなっている放電セル、すなわち発光セルは、かかる維持パルスIPX及びIPYが交互に印加されている期間中、放電発光を繰り返しその発光状態を維持する。サブフィールドSF1〜SF14各々において行電極X1〜Xnに最初に印加される維持パルスIPX1のパルス幅Tsx1はそれ以後の維持パルスIPX2〜IPXiのパルス幅Tsx2〜Tsxiに比べて大とされている。
【0026】尚、かかる維持発光行程Icにおいて実施される発光の維持期間は、図3に示されるように各サブフィールド毎に異なる。第1モード及び第2モードにおける維持発光行程Icにおける発光回数は図7に示した通りである。すなわち、各サブフィールドSF1〜SF14の発光回数の比を非線形(すなわち、逆ガンマ比率、Y=X2.2) に成るように設定し、これにより入力画素データDの非線形特性(ガンマ特性)を補正するようにしている。
【0027】また、図11及び図12に示されるように、最後尾のサブフィールドでの消去行程Eにおいて、アドレスドライバ6は、消去パルスAPを発生してこれを列電極D1-mの各々に印加する。第2サスティンドライバ8は、かかる消去パルスAPの印加タイミングと同時に消去パルスEPを発生してこれを行電極Y1〜Yn各々に印加する。これら消去パルスAP及びEPの同時印加により、PDP10における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、PDP10における全ての放電セルが非発光セルとなるのである。
【0028】図13は、図11及び図12に示されるが如き発光駆動フォーマットに基づいて実施される発光駆動の全パターンを示す図である。図13に示されるように、サブフィールドSF1〜SF14の内の1つのサブフィールドでの画素データ書込行程Wcにおいてのみで、各放電セルに対して選択消去放電を実施する(黒丸にて示す)。すなわち、一斉リセット行程Rcの実行によってPDP10の全放電セル内に形成された壁電荷は、上記選択消去放電が実施されるまでの間残留し、その間に存在するサブフィールドSF各々での維持発光行程Icにおいて放電発光を促す(白丸にて示す)。つまり、各放電セルは、1フィールド期間内において上記選択消去放電が為されるまでの間、発光セルとなり、その間に存在するサブフィールド各々での維持発光行程Icにおいて、図3に示されるが如き発光期間比にて発光を継続するのである。
【0029】この際、図13に示されるように、各放電セルが発光セルから非発光セルへと推移する回数は、1フィールド期間内において必ず1回以下となるようにしている。すなわち、1フィールド期間内において一旦、非発光セルに設定した放電セルを再び発光セルに復帰させるような発光駆動パターンを禁止したのである。よって、画像表示に関与していないにも拘わらず強い発光を伴う上記一斉リセット動作を図3、図11及び図12に示されるが如く、1フィールド期間内において1回だけ実施しておけば良いので、コントラストの低下を抑えることが出来る。
【0030】また、1フィールド期間内において実施する選択消去放電は、図13の黒丸にて示されるが如く最高でも1回なので、その消費電力を抑えることが可能となるのである。更に、図13に示されるように、1フィールド期間内において発光状態にある期間と、非発光状態となる期間とが互いに反転するような発光パターンは存在しないので、偽輪郭を抑制出来る。
【0031】また、上記した走査パルスSPについては、そのパルス幅がサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きく設定されている。これは、次のような理由のためである。選択消去動作が行なわれるサブフィールドより前のサブフィールドが発光状態で十分に維持放電発光が繰り返されている場合(高輝度の場合)には、放電空間内に十分なプライミング粒子が存在して選択消去放電が確実に行なわれる。一方、選択消去動作が行なわれるサブフィールドの前に発光状態となるサブフィールドがない、或いは発光状態となるサブフィールドがあって少ない場合(サブフィールドSF1又はSF2にて選択消去放電が行なわれる低輝度の場合)には、維持放電発光の回数が少なく、放電空間内に十分なプライミング粒子が存在しない。このように放電空間内に十分なプライミング粒子が存在しない状態で選択消去動作のサブフィールドを迎えると、走査パルスSPを印加してから実際に選択消去放電が起きるまでに時間的な遅れが生じてしまい、選択消去放電が不安定となり、結果として維持放電期間において誤放電が生じ表示品質が低下する。そこで、走査パルスSPのパルス幅をサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きく、すなわち、1フィールド期間内の先頭のサブフィールドSF1(第1群のサブフィールド)における走査パルスSPのパルス幅をサブフィールドSF1に続くサブフィールドSF2(第2群のサブフィールド)、サブフィールドSF3(第3群のサブフィールド)、……、サブフィールドSF14(第14群のサブフィールド)における走査パルスSPのパルス幅より大きく設定することにより、走査パルスSPの印加中に選択消去放電が必ず起きるようにすることができるので、選択消去動作の安定を確保することができる。
【0032】また、各同一サブフィールドの走査パルスSPのパルス幅は第1モードより第2モードの方が大となるように設定されている。これは、次のような理由のためである。上述のように、入力画素データDの平均輝度レベルに応じて第1モード及び第2モードのいずれか一方を選択し、各同一サブフィールドにおける維持放電期間の発光回数(維持パルス数)を変更して輝度制御を行なう場合、入力画素データDの平均輝度レベルが所定値以上になると第2モードに切り換わる。この第2モードでは、第1モードに比して各同一サブフィールドにおける維持放電発光の回数が減少するため、第1モードに比して維持放電発光により放電空間内に励起されるプライミング粒子が減少し、画素データ書込行程における選択消去放電が不安定となり、結果として維持放電期間において誤放電が生じ表示品質が低下する。そこで、第2モードにおける各サブフィールドの走査パルスSPのパルス幅を第1モードよりも長く設定する(すなわち、走査パルスSPのスキャンレートが長くなる)ことにより、走査パルスの印加期間中に選択消去放電が必ず起きるようにして選択消去動作の安定性を確保している。
【0033】また、走査パルスSPのパルス幅を変えるのではなく、走査パルスSPのパルス電圧がサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きくなるように設定しても良い。すなわち、1フィールド期間内の先頭のサブフィールドSF1(第1群のサブフィールド)における走査パルスSPのパルス電圧値をサブフィールドSF1に続くサブフィールドSF2(第2群のサブフィールド)、サブフィールドSF3(第3群のサブフィールド)、……、サブフィールドSF14(第14群のサブフィールド)における走査パルスSPのパルス電圧値より大きく設定しても良い。この場合には、第1モードでは図14に示すように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス電圧をVa1〜Va14とすると、Va1>Va2>Va3>Va4>………>Va12>Va13>Va14の如き関係があり、第2モードでは図15に示すように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス電圧をVb1〜Vb14とすると、Vb1>Vb2>Vb3>Vb4>………>Vb12>Vb13>Vb14の如き関係がある。これによりサブフィールドSF1やSF2であっても走査パルスSPの電圧レベルが時間的に後のサブフィールドの電圧レベルより高くなるので選択消去放電が必ず起きるようにすることができる。更に、各同一サブフィールドの走査パルスSPのパルス幅は第1モードより第2モードのものが大である。すなわち、Vb1>Va1,Vb2>Va2,Vb3>Va3,………,Vb13>Va13,Vb14>Va14の如き関係がある。これにより、第2モードにおいても走査パルスSPの印加中に選択消去放電が必ず起きるようにすることができる。
【0034】更に、走査パルスSPのパルス幅及びパルス電圧の両方がサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きくなるように設定しても良い。また、サブフィールドSF1〜SF14で構成されるサブフィールド群内の各サブフィールドの走査パルスのパルス幅及びパルス電圧を、例えば、Ta1=Ta2=Ta3=Ta4>Ta5=Ta6=Ta7=Ta8>Ta9=Ta10=Ta11=Ta12=Ta13=Ta14、Va1=Va2=Va3=Va4>Va5=Va6=Va7=Va8>Va9=Va10=Va11=Va12=Va13=Va14というように設定しても良い。
【0035】この場合、SF1〜SF14で構成されるサブフィールド群内の各サブフィールドが、各サブフィールド内の走査パルスSPのパルス波形によって複数の群、すなわちSF1〜SF4で構成される先頭のサブフィールドを少なくとも含む第1群、SF5〜SF8で構成される第2群、SF9〜SF14で構成される第3群に分割され、第1群に属するサブフィールド内の走査パルスSPのパルス幅及びパルス電圧の値の少なくとも1つが第2及び第3の群に属するサブフィールド内の走査パルスにおけるぞれぞれの値に比して大となるように設定される。
【0036】尚、図11及び図12に示されるが如く第1モードより発光回数が少なく設定される第2モードにおける各サブフィールドの走査パルスSPのパルス幅を第1モードよりも長く設定すると、結果として各サブフィールドの画素データ書込行程の期間が長くなり、1フィールド期間内に全てのサブフィールドを駆動することが困難となる場合がある。この場合、図16(a)及び(b)に示されるように第2モードにおいて所定のサブフィールドを削除してサブフィールド数を減少させることにより、サブフィールドの駆動が途中で途切れ、表示品質が低下することを防止できる。
【0037】図16(a)の発光駆動フォーマットは輝度モードが第1モードにおけるものであり、図16(b)の発光駆動フォーマットは第2モードにおけるものである。図16(a)から分かるように第1モードでは1フィールドは14サブフィールドSF1〜SF14からなり、維持発光行程Icにおける発光回数がサブフィールド順に4,12,20,32,40,52,64,76,88,100,112,128,140,156に設定されている。これに対し、第2モードでは図16(b)のように1フィールドは13サブフィールドSF1〜SF13からなり、維持発光行程Icにおける発光回数がサブフィールド順に3,9,15,24,30,39,48,57,66,75,84,96,105に設定されている。すなわち、第2モードでは、第1モードの最大発光回数サブフィールドであるサブフィールドSF14における発光駆動が停止されている。
【0038】図17は、図4に示した多階調化処理回路33の内部構成を示す図である。図17に示されるが如く、多階調化処理回路33は、誤差拡散処理回路330及びディザ処理回路350から構成される。先ず、誤差拡散処理回路330におけるデータ分離回路331は、上記第1データ変換回路32から供給された8ビットの変換画素データHDP中の下位2ビット分を誤差データ、上位6ビット分を表示データとして分離する。
【0039】加算器332は、かかる誤差データとしての変換画素データHDP中の下位2ビット分と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算して得た加算値を遅延回路336に供給する。遅延回路336は、加算器332から供給された加算値を、画素データのクロック周期と同一の時間を有する遅延時間Dだけ遅らせ、これを遅延加算信号AD1として上記係数乗算器335及び遅延回路337に夫々供給する。
【0040】係数乗算器335は、上記遅延加算信号AD1に所定係数値K1(例えば、"7/16")を乗算して得られた乗算結果を上記加算器332に供給する。遅延回路337は、上記遅延加算信号AD1を更に(1水平走査期間−上記遅延時間D×4)なる時間だけ遅延させたものを遅延加算信号AD2として遅延回路338に供給する。遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間Dだけ遅延させたものを遅延加算信号AD3として係数乗算器339に供給する。又、遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間D×2なる時間分だけ遅延させたものを遅延加算信号AD4として係数乗算器340に供給する。更に、遅延回路338は、かかる遅延加算信号AD2を上記遅延時間D×3なる時間分だけ遅延させたものを遅延加算信号AD5として係数乗算器341に供給する。
【0041】係数乗算器339は、上記遅延加算信号AD3に所定係数値K2(例えば、"3/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器340は、上記遅延加算信号AD4に所定係数値K3(例えば、"5/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器341は、上記遅延加算信号AD5に所定係数値K4(例えば、"1/16")を乗算して得られた乗算結果を加算器342に供給する。
【0042】加算器342は、上記係数乗算器339、340及び341各々から供給された乗算結果を加算して得られた加算信号を上記遅延回路334に供給する。遅延回路334は、かかる加算信号を上記遅延時間Dなる時間分だけ遅延させて上記加算器332に供給する。加算器332は、上記誤差データ(変換画素データHDP中の下位2ビット分)と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算し、この際、桁上げがない場合には論理レベル"0"、桁上げがある場合には論理レベル"1"のキャリアウト信号COを発生して加算器333に供給する。
【0043】加算器333は、上記表示データ(変換画素データHDP中の上位6ビット分)に、上記キャリアウト信号COを加算したものを6ビットの誤差拡散処理画素データEDとして出力する。以下に、かかる構成からなる誤差拡散処理回路330の動作について説明する。例えば、図18に示されるが如きPDP10の画素G(j,k)に対応した誤差拡散処理画素データEDを求める場合、先ず、かかる画素G(j,k)の左横の画素G(j,k-1)、左斜め上の画素G(j-1,k-1)、真上の画素G(j-1,k)、及び右斜め上の画素G(j-1,k+1)各々に対応した各誤差データ、すなわち、画素G(j,k-1)に対応した誤差データ:遅延加算信号AD1画素G(j-1,k+1)に対応した誤差データ:遅延加算信号AD3画素G(j-1,k)に対応した誤差データ:遅延加算信号AD4画素G(j-1,k-1)に対応した誤差データ:遅延加算信号AD5各々を、上述した如き所定の係数値K1〜K4をもって重み付け加算する。次に、この加算結果に、変換画素データHDPの下位2ビット分、すなわち画素G(j,k)に対応した誤差データを加算し、この際得られた1ビット分のキャリアウト信号COを変換画素データHDP中の上位6ビット分、すなわち画素G(j,k)に対応した表示データに加算したものを誤差拡散処理画素データEDとする。
【0044】誤差拡散処理回路330は、かかる構成により、変換画素データHDP中の上位6ビット分を表示データ、残りの下位2ビット分を誤差データとして捉え、周辺画素{G(j,k-1)、G(j-1,k+1)、G(j-1,k)、G(j-1,k-1)}各々での誤差データを重み付け加算したものを、上記表示データに反映させるようにしている。この動作により、原画素{G(j,k)}における下位2ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に8ビットよりも少ないビット数、すなわち6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になるのである。
【0045】尚、この誤差拡散の係数値が各画素に対して一定に加算されていると、誤差拡散パターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、後述するディザ係数の場合と同様に4つの画素各々に割り当てるべき誤差拡散の係数K1〜K4を1フィールド毎に変更するようにしても良い。ディザ処理回路350は、かかる誤差拡散処理回路330から供給された誤差拡散処理画素データEDにディザ処理を施すことにより、6ビットの誤差拡散処理画素データEDと同等な輝度階調レベルを維持しつつもビット数を更に4ビットに減らした多階調化処理画素データDSを生成する。尚、かかるディザ処理では、隣接する複数個の画素により1つの中間表示レベルを表現するものである。例えば、8ビットの画素データの内の上位6ビットの画素データを用いて8ビット相当の階調表示を行う場合、左右、上下に互いに隣接する4つの画素を1組とし、この1組の各画素に対応した画素データ各々に、互いに異なる係数値からなる4つのディザ係数a〜dを夫々割り当てて加算する。かかるディザ処理によれば、4画素で4つの異なる中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が6ビットであっても、表現出来る輝度階調レベルは4倍、すなわち、8ビット相当の中間調表示が可能となるのである。
【0046】しかしながら、ディザ係数a〜dなるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、ディザ処理回路350においては、4つの画素各々に割り当てるべき上記ディザ係数a〜dを1フィールド毎に変更するようにしている。
【0047】図19は、かかるディザ処理回路350の内部構成を示す図である。図19において、ディザ係数発生回路352は、互いに隣接する4つの画素毎に4つのディザ係数a、b、c、dを発生してこれらを順次加算器351に供給する。例えば、図20に示されるように、第j行に対応した画素G(j,k)及び画素G(j,k+1)、第(j+1)行に対応した画素G(j+1,k)及び画素G(j+1,k+1)なる4つの画素各々に対応した4つのディザ係数a、b、c、dを発生する。この際、ディザ係数発生回路352は、これら4つの画素各々に割り当てるべき上記ディザ係数a〜dを図20に示されるように1フィールド毎に変更して行く。
【0048】すなわち、最初の第1フィールドにおいては、画素G(j,k) :ディザ係数a画素G(j,k+1) :ディザ係数b画素G(j+1,k) :ディザ係数c画素G(j+1,k+1):ディザ係数d次の第2フィールドにおいては、画素G(j,k) :ディザ係数b画素G(j,k+1) :ディザ係数a画素G(j+1,k) :ディザ係数d画素G(j+1,k+1):ディザ係数c次の第3フィールドにおいては、画素G(j,k) :ディザ係数d画素G(j,k+1) :ディザ係数c画素G(j+1,k) :ディザ係数b画素G(j+1,k+1):ディザ係数aそして、第4フィールドにおいては、画素G(j,k) :ディザ係数c画素G(j,k+1) :ディザ係数d画素G(j+1,k) :ディザ係数a画素G(j+1,k+1):ディザ係数bの如き割り当てにてディザ係数a〜dを循環して繰り返し発生し、これを加算器351に供給する。ディザ係数発生回路352は、上述した如き第1フィールド〜第4フィールドの動作を繰り返し実行する。すなわち、かかる第4フィールドでのディザ係数発生動作が終了したら、再び、上記第1フィールドの動作に戻って、前述した動作を繰り返すのである。
【0049】加算器351は、上記誤差拡散処理回路330から供給されてくる上記画素G(j,k)、画素G(j,k+1)、画素G(j+1,k)、及び画素G(j+1,k+1)各々に対応した誤差拡散処理画素データED各々に、上述の如く各フィールド毎に割り当てられたディザ係数a〜dを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路353に供給する。
【0050】例えば、図20に示される第1フィールドにおいては、画素G(j,k)に対応した誤差拡散処理画素データED+ディザ係数a、画素G(j,k+1)に対応した誤差拡散処理画素データED+ディザ係数b、画素G(j+1,k)に対応した誤差拡散処理画素データED+ディザ係数c、画素G(j+1,k+1)に対応した誤差拡散処理画素データED+ディザ係数dの各々をディザ加算画素データとして上位ビット抽出回路353に順次供給して行くのである。
【0051】上位ビット抽出回路353は、かかるディザ加算画素データの上位4ビット分までを抽出し、これを多階調化画素データDSとして図4に示した第2データ変換回路34に供給する。第2データ変換回路34は、かかる多階調化画素データDSを図21に示されるが如き変換テーブルに従って、サブフィールドSF1〜SF14各々に対応した第1〜第14ビットからなる変換画素データ(表示画素データ)HDに変換する。尚、多階調化画素データDSは、8ビット(256階調)の入力画素データDを第1データ変換(図9及び図10の変換テーブル)にしたがって224/225にし、更に、例えば誤差拡散処理及びディザ処理の如き多階調化処理により、夫々2ビット分が圧縮されて、計4ビット(15階調)のデータに変換されたものである。
【0052】ここで、変換画素データHDにおける第1〜第14ビットの内、論理レベル"1"のビットは、そのビットに対応したサブフィールドSFでの画素データ書込行程Wcにおいて選択消去放電を実施させることを示すものである。ここで、PDP10の各放電セルに対応した上記変換画素データHDは、メモリ4を介してアドレスドライバ6に供給される。この際、1放電セルに対応した変換画素データHDの形態は、必ず図21に示されるが如き15パターンの内のいずれか1となる。アドレスドライバ6は、上記変換画素データHD中の第1〜第14ビット各々をサブフィールドSF1〜14各々に割り当て、そのビット論理が論理レベル"1"である場合に限り、該当するサブフィールドでの画素データ書込行程Wcにおいて高電圧の画素データパルスを発生し、これをPDP10の列電極Dに印加する。これにより、上記選択消去放電が生起されるのである。
【0053】以上の如く、データ変換回路30により8ビットの画素データDは14ビットの変換画素データHDに変換されて、図21に示されるが如き15段階の階調表示が実施されるようになるが、上述した如き多階調化処理回路33の動作により、実際の視覚上における階調表現は256階調になる。以上の如く、図3〜図21に示される駆動方法では、先ず、1フィールド期間内における先頭のサブフィールドにおいてのみで全ての放電セルを発光セル(選択消去アドレス法を採用した場合)又は非発光セル(選択書込アドレス法を採用した場合)の状態に初期化する放電を生起させる。次に、いずれか1のサブフィールドでの画素データ書込行程においてのみで、各放電セルを画素データに応じて非発光セル又は発光セルに設定する。更に、各サブフィールドでの発光維持行程では、上記発光セルのみをサブフィールドの重み付けに対応した発光期間だけ発光させるようにしている。かかる駆動方法によれば、選択消去アドレス法の場合には、表示すべき輝度の増加につれて1フィールドの先頭のサブフィールドから順に発光状態となり、一方、選択消去アドレス法の場合には、表示すべき輝度の増加につれて1フィールドの最後尾のサブフィールドから順に発光状態となる。
【0054】尚、上記実施例においては、1フィールド期間内において実施する一斉リセット動作を1回とすることにより15階調の中間調表現を行うものであるが、かかる一斉リセット動作を2回実行することによりその階調数を増やすことも可能である。図22は、かかる点に鑑みて為された発光駆動フォーマットを示す図である。
【0055】尚、図22は、画素データ書込方法として前述した如き選択消去アドレス法を採用した場合に適用される発光駆動フォーマットを示すものである。図22に示される発光駆動フォーマットでは、1フィールド期間をサブフィールドSF1〜SF14からなる14個のサブフィールドに分割し、更にこれらをサブフィールドSF1〜SF6からなるサブフィールド群と、サブフィールドSF7〜SF14からなるサブフィールド群とに分けている。各サブフィールドでは、画素データの書き込みを行って発光セル及び非発光セルの設定を行う画素データ書込行程Wcと、発光セルに対してのみ発光状態を維持させる維持発光行程Icとを実施する。この際、各維持発光行程Icでの発光期間(発光回数)は、サブフィールドSF1での発光回数比を"1"とした場合、SF1:1SF2:1SF3:1SF4:3SF5:3SF6:8SF7:13SF8:15SF9:20SF10:25SF11:31SF12:37SF13:48SF14:50に設定している。
【0056】すなわち、各サブフィールドSF1〜SF14の発光回数の比を非線形(すなわち、逆ガンマ比率、Y=X2.2) に成るように設定し、これにより入力画素データDの非線形特性(ガンマ特性)を補正するようにしている。更に、図22に示されるように、各サブフィールド群内の先頭のサブフィールドSF1,SF7においてのみ一斉リセット行程Rcを実行し、また、各サブフィールド群内の最後尾のサブフィールドSF6,SF14においてのみ全ての放電セル内に残存している壁電荷を消滅せしめる消去行程Eを実行する。
【0057】図22に示した発光駆動フォーマットにおいても走査パルスSPのパルス幅及び/又はパルス電圧を、各サブフィールド群SF1〜SF6、SF7〜SF14において時間的に前に位置するサブフィールドほど大きく設定すること、及び各同一サブフィールドの走査パルスSPのパルス幅及び/又はパルス電圧を、第1モードより発光回数が少なく設定される第2モードにおいて第1モードに比して大に設定されることが行われる。
【0058】尚、例えば第1モードにおける各サブフィールドSF1〜SF14の発光回数は、サブフィールド順に4,4,4,12,12,32,52,60,80,100,124,148,192,200に設定され、また第2モードにおける各サブフィールドSF1〜SF14の発光回数は、サブフィールド順に3,3,3,9,9,24,39,45,60,75,93,111,144,150に設定される。
【0059】図23及び図24は、図22に示される発光駆動フォーマットに基づく発光駆動を行う際に、図4に示した第1データ変換回路32において用いられる変換テーブルの一例を示す図である。第1データ変換回路32は、図23及び図24の変換テーブルに基づいて、256階調(8ピット)の入力輝度調整画素データDBLを22×16/255(352/255)にした9ビット(0〜352)の変換画素データHDpに変換して多階調化処理回路33に供給する。多階調化処理回路33では、上述と同様に例えば4ビット分の圧縮処理を行い、5ビット(0〜22)の多階調化画素データDsを出力する。
【0060】この際、図4に示した第2データ変換回路34は、かかる5ビットの多階調化画素データDSを図2525に示されるが如き変換テーブルに従って変換して14ビットの変換画素データ(表示画素データ)HDを得る。この際、図25は、画素データ書込法として上記選択消去アドレス法を採用した場合に用いられる第2データ変換回路34の変換テーブル及び発光駆動の全パターンを夫々示す図である。
【0061】このように、図22〜図25に示されるが如き駆動を実施すれば、図25にも示されているように、発光輝度比が、{0、1、2、3、6、9、17、22、30、37、45、57、65、82、90、113、121、150、158、195、206、245、256}
なる23段階の中間調表現が可能になる。
【0062】以上の如く、図22〜図25に示されている駆動方法では、1フィールド期間内におけるサブフィールドを、互いに連続して配置された複数のサブフィールドからなる2つのサブフィールド群に分けている。選択消去アドレス法を採用した場合には、図22に示されるように、サブフィールドSF1〜SF6からなるサブフィールド群と、SF7〜SF14からなるサブフィールド群とに分けている。この際、各サブフィールド群の先頭のサブフィールドにおいてのみで夫々一斉リセット行程Rcを実行して、全ての放電セルを発光セルの状態に初期化する放電を生起させる。ここで、各サブフィールド群内において、いずれか1のサブフィールドの画素データの書込み行程においてのみで、放電セルを画素データに応じて非発光セル又は発光セルに設定する。更に、各サブフィールドでの発光維持行程において、上記発光セルのみをサブフィールドの重み付けに対応した発光期間だけ発光させるようにしている。従って、各サブフィールド群内において、一斉リセット動作、選択消去動作は、各1回となる。かかる駆動方法によれば、選択消去アドレス法の場合には、表示すべき輝度の増加につれて各サブフィールド群内における先頭のサブフィールドから順に発光状態となる。
【0063】尚、前述した図3〜図21に示される駆動方法では、サブフィールド群SF1〜SF14の内のいずれか1の画素データ書込行程Wc、また図22〜図25に示される駆動方法では、サブフィールド群SF1〜SF6、SF7〜SF14各々の内のいずれか1の画素データ書込行程Wcにおいて、走査パルスSPと高電圧の画素データパルスとを同時印加して、選択消去放電を生起させるようにしている。
【0064】しかしながら、放電セル内に残留する荷電粒子の量が少ないと、これら走査パルスSP及び高電圧の画素データパルスが同時に印加されても選択消去放電が正常に生起されずに、放電セル内の壁電荷を消去できない場合がある。この際、例えば図3〜図21に示される駆動方法ではA/D変換後の画素データDが低輝度を示すデータであっても、最高輝度に対応した発光が為されてしまい、画像品質を著しく低下させるという問題が生じる。
【0065】例えば、画素データ書込法として選択消去アドレス法を採用した際に、変換画素データHDが、[01000000000000]
である場合には、図21の黒丸にて示されるように、サブフィールドSF2においてのみで選択消去放電が実施され、この際、放電セルは非発光セルに推移する。これにより、サブフィールドSF1〜SF14の内のSF1においてのみで維持発光が実施されるはずである。ところが、かかるサブフィールドSF2での選択消去が失敗してかかる放電セル内に壁電荷が残留したままとなると、サブフィールドSF1のみならず、それ以降のサブフィールドSF2〜SF14においても維持発光が実施され、結果として最高輝度表示が為されてしまうのである。
【0066】そこで、本発明においては、図3〜図21又は図22〜図25の駆動方法における選択消去動作の安定性を更に向上させるために、図26〜図29に示されるが如き発光駆動パターンを採用し、このような誤った発光動作を確実に防止する。図26〜図29は、このような誤った発光動作を防止すべく為された発光駆動パターン、及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【0067】この際、図26〜図28では、1フィールド期間中に一斉リセット行程Rcを1回だけ設けている図3に示されるが如き発光駆動フォーマットに基づいて実行される発光駆動の全パターン、並びにこの発光駆動を実施するにあたり第2データ変換回路34で用いられる変換テーブルの一例を夫々示している。尚、図26〜図28は、図3に示されるが如き選択消去アドレス法を採用した際の発光駆動フォーマットに基づいて実行される発光駆動のパターンを夫々示している。
【0068】又、図29では、1フィールド期間中に一斉リセット行程Rcを2回設けている図22に示されるが如き発光駆動フォーマットに基づいて実行される発光駆動の全パターン、並びにこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を夫々示している。ここで、上述した如き図26又は図29に示される発光駆動パターンでは、図中の黒丸に示されるように、互いに連続した2つのサブフィールド各々の画素データ書込行程Wcにて、連続して選択消去放電を実施するようにしている。
【0069】かかる動作によれば、例え、1回目の選択消去放電で放電セル内の壁電荷を正常に消滅させることが出来なくても、2回目の選択消去放電により壁電荷の消滅が正常に行われるので、前述した如き誤った維持発光が防止される。尚、これら2回分の選択消去放電は、互いに連続したサブフィールドで行う必要はない。要するに、1回目の選択消去放電が終了した後の、いずれかのサブフィールドで2回目の選択消去放電を行うようにすれば良いのである。
【0070】図27は、かかる点に鑑みて為された発光駆動パターン及び第2データ変換回路34の変換テーブルの一例を示す図である。図27に示される一例においては、図中の黒丸に示されるように、1回目の選択消去放電の実施後、1サブフィールド置いてから2回目の選択消去放電を行うようにしている。
【0071】又、1フィールド期間内で実施する選択消去放電の回数は、2回に限定されるものではない。図28R>8は、かかる点に鑑みて為された発光駆動パターン及び第2データ変換回路34の変換テーブルの一例を示す図である。尚、図28に示される"*"は、論理レベル"1"又は"0"のいずれでも良いことを示し、三角印は、かかる"*"が論理レベル"1"である場合に限り選択消去放電を行うことを示している。
【0072】要するに、初回の選択消去放電では画素データの書込を失敗する恐れがあるので、それ以降に存在するサブフィールドの内の少なくとも1つで、再度、選択消去放電を行うことにより、画素データの書込を確実にしているのである。
【0073】
【発明の効果】以上詳述した如く、本発明のプラズマディスプレイの駆動方法においては、偽輪郭を抑制しつつも低消費電力にてコントラストの向上を図ることができ、更に選択放電を安定化させ表示品質の向上を図ることができる。
【図面の簡単な説明】
【図1】64階調の中間調表示を実施する為の従来の発光駆動フォーマットを示す図である。
【図2】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図3】選択消去アドレス法を採用した際の発光駆動フォーマットを示す図である。
【図4】データ変換回路30の内部構成を示す図である。
【図5】ABL回路31の内部構成を示す図である。
【図6】データ変換回路312における変換特性を示す図である。
【図7】輝度モードと各サブフィールドの維持発光行程にて実施される発光回数比との対応関係を示す図である。
【図8】第1データ変換回路32における変換特性を示す図である。
【図9】第1データ変換回路32における変換テーブルの一例を示す図である。
【図10】第1データ変換回路32における変換テーブルの一例を示す図である。
【図11】第1モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図12】第2モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図13】図3に示される発光駆動フォーマットに基づいて実施される発光駆動のパターンの一例を示す図である。
【図14】第1モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図15】第2モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図16】本発明の他の実施例として発光駆動フォーマットを示す図である。
【図17】多階調化処理回路33の内部構成を示す図である。
【図18】誤差拡散処理回路330の動作を説明する為の図である。
【図19】ディザ処理回路350の内部構成を示す図である。
【図20】ディザ処理回路350の動作を説明する為の図である。
【図21】図3に示される発光駆動フォーマットに基づいて実施される発光駆動の全パターン、及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【図22】選択消去アドレス法を採用した際の発光駆動フォーマットの他の一例を示す図である。
【図23】図22に示される発光駆動フォーマットに基づいて発光駆動を行う際に第1データ変換回路32において用いられる変換テーブルの一例を示す図である。
【図24】図22に示される発光駆動フォーマットに基づいて発光駆動を行う際に第1データ変換回路32において用いられる変換テーブルの一例を示す図である。
【図25】図22に示される発光駆動フォーマットに基づいて実施される発光駆動の全パターン及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【図26】本発明の駆動方法による発光駆動パターンを示す図である。
【図27】本発明の駆動方法による発光駆動パターンの他の一例を示す図である。
【図28】本発明の駆動方法による発光駆動パターンの他の一例を示す図である。
【図29】本発明の駆動方法による発光駆動パターンの他の一例を示す図である。
【主要部分の符号の説明】
2 駆動制御回路
6 アドレスドライバ
7 第1サスティンドライバ
8 第2サスティンドライバ
10 PDP
30 データ変換回路
31 ABL回路
32 第1データ変換回路
33 多階調化処理回路
34 第2データ変換回路
330 誤差拡散処理回路
350 ディザ処理回路
【0001】
【発明が属する技術分野】本発明は、マトリクス表示方式のプラズマディスプレイパネル(以下、PDPと称する)の駆動方法に関する。
【0002】
【従来の技術】かかるマトリクス表示方式のPDPの一つとしてAC(交流放電)型のPDPが知られている。AC型のPDPは、複数の列電極(アドレス電極)と、これら列電極と直交して配列されておりかつ一対にて1走査ラインを形成する複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0003】この際、PDPは放電現象を利用している為、上記放電セルは、"発光"及び"非発光"の2つの状態しかもたない。そこで、かかるPDPにて中間調の輝度表示を実現させるべく、サブフィールド法を用いる。サブフィールド法では、1フィールド期間をN個のサブフィールドに分割し、各サブフィールドに、画素データ(Nビット)の各ビット桁の重み付けに対応した発光期間(発光回数)を夫々割り当てて発光駆動を行う。
【0004】例えば、図1に示されるように1フィールド期間を6個のサブフィールドSF1〜SF6に分割した場合には、SF1:1SF2:2SF3:4SF4:8SF5:16SF6:32なる発光期間比にて発光駆動を実施する。
【0005】例えば、放電セルを輝度"32"で発光させる場合には、サブフィールドSF1〜SF6の内のSF6のみで発光を実施させ、輝度"31"で発光させる場合には、サブフィールドSF6を除く他のサブフィールドSF1〜SF5において発光を実施させるのである。これにより、64段階での中間調の輝度表現が可能となる。 ここで、放電セルを上述の如く輝度"32"で発光させる場合と、輝度"31"で発光させる場合とでは、1フィールド期間内での発光駆動パターンが反転している。つまり、1フィールド期間内において、輝度"32"で発光させるべき放電セルが発光している期間中は、輝度"31"で発光させるべき放電セルが非発光状態となり、この輝度"31"で発光させるべき放電セルが発光している期間中は輝度"32"で発光させるべき放電セルが非発光状態となるのである。
【0006】よって、この輝度"32"で発光させるべき放電セルと、輝度"31"で発光させるべき放電セルとが互いに隣接する領域が存在すると、この領域内において、偽輪郭が視覚される場合が生じる。つまり、輝度"32"で発光させるべき放電セルが非発光状態から発光状態へと推移する直前に、輝度"31"で発光させるべき放電セルの方に視線を移すと、これら両放電セルの非発光状態のみを連続して見ることになるので、両者の境界上に暗い線が視覚されるようになる。従って、これが画素データとは何等関係のない偽輪郭となって画面上に現れてしまい、表示品質を低下させるのである。
【0007】又、上述した如く、PDPは放電現象を利用している為、表示内容とは関係のない放電(発光を伴う)をも実施しなければならず、画像のコントラストを低下させてしまうという問題があった。更に、現在、かかるPDPを製品化するにあたり、低消費電力を実現することが一般的な課題となっている。
【0008】
【発明が解決しようとする課題】本発明は、上記の問題を解決するためになされたものであり、偽輪郭を抑制しつつも低消費電力にてコントラストの向上を図ることができ、更に選択放電を安定化させ表示品質の向上を図ることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明のプラズマディスプレイパネルの駆動方法は、走査ライン毎に配列された行電極対と行電極対の各々に交叉して配列された複数の列電極とを備え、走査ライン毎の行電極対と複数の列電極との各交点にて1画素に対応した放電セルを形成したプラズマディスプレイパネルに階調表示をなす駆動方法であって、1フィールドの表示期間をN(Nは2以上の整数)個のサブフィールドに分割し、N個のサブフィールドの内の連続的に位置するM個(2≦M≦N)のサブフィールドをサブフィールド群とし、サブフィールド群における先頭部のサブフィールドのみにおいて全ての放電セルを発光セルの状態に初期化する放電を生起させるリセット行程を、サブフィールド群内のいずれか1のサブフィールドにおいて放電セルを非発光セルに設定する放電を生起させるために画素データパルスを列電極に印加しその画素データパルスに同期して行電極対の一方に走査パルスを順に印加する画素データ書込行程を、サブフィールド群内の各サブフィールドにおいて発光セルのみをサブフィールドの重み付けに対応した発光回数だけ発光させる放電を生起させる維持発光行程を、それぞれ実行し、サブフィールド群内の各サブフィールドの維持発光行程における発光回数を第1の値に設定した第1モード及びサブフィールド群内の各サブフィールドの維持発光行程における発光回数を第1の値より低い第2の値に設定した第2モードのうちのいずれか一方を選択し、第2モードの選択時にはサブフィールド群内の各サブフィールドでは走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを第1モードの選択時のサブフィールド群内の各サブフィールドの走査パルスのパルス幅及びパルス電圧の値に比して大となるように設定したことを特徴としている。
【0010】
【発明の実施の形態】以下、本発明の実施例を図面を参照しつつ詳細に説明する。図2は、本発明による駆動方法に基づいてプラズマディスプレイパネル(以下、PDPと称する)を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
【0011】図2において、A/D変換器1は、駆動制御回路2から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを1画素毎に例えば8ビットの画素データ(入力画素データ)Dに変換し、これをデータ変換回路30に供給する。駆動制御回路2は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記A/D変換器1に対するクロック信号、及びメモリ4に対する書込・読出信号を発生する。更に、駆動制御回路2は、かかる水平及び垂直同期信号に同期して、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々を駆動制御すべき各種タイミング信号を発生する。
【0012】データ変換回路30は、かかる8ビットの画素データDを、14ビットの変換画素データ(表示画素データ)HDに変換し、これをメモリ4に供給する。尚、かかるデータ変換回路30の変換動作については、後述する。メモリ4は、駆動制御回路2から供給されてくる書込信号に従って上記変換画素データHDを順次書き込む。かかる書込動作により1画面(n行、m列)分の書き込みが終了すると、メモリ4は、この1画面分の変換画素データHD11-nmを、各ビット桁毎に分割して読み出し、これを1行分毎に順次アドレスドライバ6に供給する。
【0013】アドレスドライバ6は、駆動制御回路2から供給されたタイミング信号に応じて、かかるメモリ4から読み出された1行分の変換画素データビット各々の論理レベルに対応した電圧を有するm個の画素データパルスを発生し、これらをPDP10の列電極D1〜Dmに夫々印加する。PDP10は、アドレス電極としての上記列電極D1〜Dmと、これら列電極と直交して配列されている行電極X1〜Xn及び行電極Y1〜Ynを備えている。PDP10では、これら行電極X及び行電極Yの一対にて1行分に対応した行電極を形成している。すなわち、PDP10における第1行目の行電極対は行電極X1及びY1であり、第n行目の行電極対は行電極Xn及びYnである。上記行電極対及び列電極は放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0014】第1サスティンドライバ7及び第2サスティンドライバ8各々は、駆動制御回路2から供給されたタイミング信号に応じて、以下に説明するが如き各種駆動パルスを発生し、これらをPDP10の行電極X1〜Xn及びY1〜Ynに印加する。かかるプラズマディスプレイ装置においては、駆動制御回路2から供給されるタイミング信号に応じてPDP10に対する駆動が、図3に示すように、1フィールドの表示期間を、14個のサブフィールドSF1〜SF14に分割して行なわれる。
【0015】図4は、かかるデータ変換回路30の内部構成を示す図である。図4において、ABL(自動輝度制御)回路31は、PDP10の画面上に表示される画像の平均輝度が所定の輝度範囲内に収まるように、A/D変換器1から順次供給されてくる各画素毎の画素データDに対して輝度レベルの調整を行い、この際得られた輝度調整画素データDBLを第1データ変換回路32に供給する。
【0016】かかる輝度レベルの調整は、上述の如くサブフィールドの発光回数の比を非線形に設定して逆ガンマ補正を行う前に行われる。よって、ABL回路31は、画素データ(入力画素データ)Dに逆ガンマ補正を施し、この際得られた逆ガンマ変換画素データの平均輝度に応じて上記画素データDの輝度レベルを自動調整するように構成されている。これにより、輝度調整による表示品質の劣化を防止するのである。
【0017】図5は、かかるABL回路31の内部構成を示す図である。図5において、レベル調整回路310は、後述する平均輝度検出回路311によって求められた平均輝度に応じて画素データDのレベルを調整して得られた輝度調整画素データDBLを出力する。データ変換回路312は、かかる輝度調整画素データDBLを図6に示されるが如き非線形特性からなる逆ガンマ特性(Y=X2.2)にて変換したものを逆ガンマ変換画素データDrとして平均輝度レベル検出回路311に供給する。すなわち、データ変換回路312にて、輝度調整画素データDBLに対して逆ガンマ補正を施すことにより、ガンマ補正の解除された元の映像信号に対応した画素データ(逆ガンマ変換画素データDr)を復元するのである。
【0018】平均輝度検出回路311は、各サブフィールドでの発光期間(発光回数)を指定するために例えば図7に示されるが如き第1モード及び第2モードの中から、上述の如く求めた平均輝度に応じた輝度にてPDP10を発光駆動し得る輝度モードを選択し、この選択した輝度モードを示す輝度モード信号LCを駆動制御回路2に供給する。この際、駆動制御回路2は、図3に示されるサブフィールドSF1〜SF14各々の維持発光行程Icにおいて発光維持する期間、すなわち、各維持発光行程Ic内において印加される維持パルスの数を、図7R>7に示されるが如き輝度モード信号LCにて指定されたモード毎の発光回数比に従って設定する。すなわち、入力画素データDの平均輝度レベルが所定値未満では、上記第1モードに設定され、平均輝度レベルが所定値以上になったとき各サブフィールドの発光回数が第1モードの場合よりも少ない第2モードに切り換わり、自動的に輝度が制限される。
【0019】また、平均輝度検出回路311は、上記の逆ガンマ変換画素データDrからその平均輝度を求めて上記レベル調整回路310に供給する。図4における第1データ変換回路32は、図8に示されるが如き変換特性に基づいて256階調(8ビット)の輝度調整画素データDBLを14×16/255(224/255)にした8ビット(0〜224)の変換画素データHDpに変換して多階調化処理回路33に供給する。具体的には、8ビット(0〜255)の輝度調整画素データDBLがかかる変換特性に基づく図9及び図10に示されるが如き変換テーブルに従って変換される。すなわち、この変換特性は、入力画素データのビット数 、多階調化による圧縮ビット数及び表示階調数に応じて設定される。このように、後述する多階調化処理回路33の前段に第1データ変換回路32を設けて、表示階調数、多階調化による圧縮ビット数に合わせた変換を施し、これにより輝度調整画素データDBLを上位ビット群(多階調化画素データに対応)と下位ビット群(切り捨てられるデータ:誤差データ)をビット境界で切り分け、この信号に基づいて多階調化処理を行うようになっている。これにより、多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)を防止することができる。
【0020】尚、下位ビット群は切り捨てられるので階調数が減少することになるが、その階調数の減少分は、以下に説明する多階調化処理回路33の動作により擬似的に得られるようにしている。図11及び図12は、かかる発光駆動フォーマットに従って上記アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10の列電極D1〜Dm、行電極X1〜Xn及びY1〜Ynに印加する各種駆動パルスの印加タイミングを示す図である。
【0021】図11に示される例では、図3に示したように1フィールドの表示期間を、14個のサブフィールドSF1〜SF14に分割してPDP10に対する駆動を第1モードの輝度モードで行なう。図12に示される例では、同様の駆動を第2モードの輝度モードで行なう。各サブフィールド内では、PDP10の各放電セルに対して画素データの書き込みを行なって発光セル及び非発光セルの設定を行う画素データ書込行程Wcと、上記発光セルのみを発光維持させる維持発光行程Icとを実施する。又、先頭のサブフィールドSF1のみで、PDP10の全放電セルを初期化せしめる一斉リセット行程Rcを実行し、最後尾のサブフィールドSF14のみで、消去行程Eを実行する。
【0022】ここで、上記一斉リセット行程Rcでは、第1サスティンドライバ7及び第2サスティンドライバ8が、PDP10の行電極X1〜Xn及びY1〜Yn各々に対して図11及び図12に示されるが如きリセットパルスRPx及びRPYを同時に印加する。これにより、PDP10中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定の壁電荷が形成される。これにより、PDP10における全ての放電セルは、後述する維持発光行程において発光状態が維持される発光セルになる。
【0023】各画素データ書込行程Wcでは、アドレスドライバ6が、各行毎の画素データパルス群DP11-n、DP21-n、DP31-n、・・・・、DP141-nを図1111及び図12に示したように、順次列電極D1〜Dmに印加して行く。つまり、アドレスドライバ6は、サブフィールドSF1内では、上記変換画素データHD11-nm各々の第1ビット目に基づいて生成した第1行〜第n行各々に対応した画素データパルス群DP11-nを、図11R>1及び図12に示されるが如く1行分毎に順次列電極D1〜Dmに印加して行く。又、サブフィールドSF2内では、上記変換画素データHD11-nm各々の第2ビット目に基づいて生成した画素データパルス群DP21-nを、図11及び図12に示されるが如く1行分毎に順次列電極D1〜Dmに印加して行くのである。この際、アドレスドライバ6は、変換画素データのビット論理が例えば論理レベル"1"である場合に限り高電圧の画素データパルスを発生して列電極Dに印加する。第2サスティンドライバ8は、各画素データパルス群DPの印加タイミングと同一タイミングにて、図11及び図12に示されるが如き走査パルスSPを発生してこれを行電極Y1〜Ynへと順次印加して行く。この際、走査パルスSPが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Rcにて発光セルの状態に初期化された放電セルは、非発光セルに推移する。尚、上記高電圧の画素データパルスが印加されなかった"列"に形成されている放電セルには放電が生起されず、上記一斉リセット行程Rcにて初期化された状態、つまり発光セルの状態を維持する。
【0024】すなわち、画素データ書込行程Wcの実行により、後述する維持発光行程において発光状態が維持される発光セルと、消灯状態のままの非発光セルとが、画素データに応じて択一的に設定され、いわゆる各放電セルに対する画素データの書き込みが為されるのである。走査パルスSPは各サブフィールドSF1〜SF14毎に行電極Y1〜Ynの順に生成されるが、その走査パルスSPのパルス幅はサブフィールドSF1では最も大きく、時間的に後のサブフィールドほど小さくなり、サブフィールドSF14では最も小さくなっている。すなわち、第1モードの場合には図11に示したように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス幅をTa1〜Ta14とすると、Ta1>Ta2>Ta3>Ta4>………>Ta12>Ta13>Ta14の如き関係がある。また、第2モードの場合には同様に図12に示したように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス幅をTb1〜Tb14とすると、Tb1>Tb2>Tb3>Tb4>………>Tb12>Tb13>Tb14の如き関係がある。更に、各同一サブフィールドの走査パルスSPのパルス幅は第1モードより第2モードのものが大である。すなわち、Tb1>Ta1,Tb2>Ta2,Tb3>Ta3,………,Tb13>Ta13,Tb14>Ta14の如き関係がある。
【0025】各維持発光行程Icでは、第1サスティンドライバ7及び第2サスティンドライバ8が、行電極X1〜Xn及びY1〜Ynに対して図11及び図12に示されるように交互に維持パルスIPX及びIPYを印加する。この際、上記画素データ書込行程Wcによって壁電荷が残留したままとなっている放電セル、すなわち発光セルは、かかる維持パルスIPX及びIPYが交互に印加されている期間中、放電発光を繰り返しその発光状態を維持する。サブフィールドSF1〜SF14各々において行電極X1〜Xnに最初に印加される維持パルスIPX1のパルス幅Tsx1はそれ以後の維持パルスIPX2〜IPXiのパルス幅Tsx2〜Tsxiに比べて大とされている。
【0026】尚、かかる維持発光行程Icにおいて実施される発光の維持期間は、図3に示されるように各サブフィールド毎に異なる。第1モード及び第2モードにおける維持発光行程Icにおける発光回数は図7に示した通りである。すなわち、各サブフィールドSF1〜SF14の発光回数の比を非線形(すなわち、逆ガンマ比率、Y=X2.2) に成るように設定し、これにより入力画素データDの非線形特性(ガンマ特性)を補正するようにしている。
【0027】また、図11及び図12に示されるように、最後尾のサブフィールドでの消去行程Eにおいて、アドレスドライバ6は、消去パルスAPを発生してこれを列電極D1-mの各々に印加する。第2サスティンドライバ8は、かかる消去パルスAPの印加タイミングと同時に消去パルスEPを発生してこれを行電極Y1〜Yn各々に印加する。これら消去パルスAP及びEPの同時印加により、PDP10における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、PDP10における全ての放電セルが非発光セルとなるのである。
【0028】図13は、図11及び図12に示されるが如き発光駆動フォーマットに基づいて実施される発光駆動の全パターンを示す図である。図13に示されるように、サブフィールドSF1〜SF14の内の1つのサブフィールドでの画素データ書込行程Wcにおいてのみで、各放電セルに対して選択消去放電を実施する(黒丸にて示す)。すなわち、一斉リセット行程Rcの実行によってPDP10の全放電セル内に形成された壁電荷は、上記選択消去放電が実施されるまでの間残留し、その間に存在するサブフィールドSF各々での維持発光行程Icにおいて放電発光を促す(白丸にて示す)。つまり、各放電セルは、1フィールド期間内において上記選択消去放電が為されるまでの間、発光セルとなり、その間に存在するサブフィールド各々での維持発光行程Icにおいて、図3に示されるが如き発光期間比にて発光を継続するのである。
【0029】この際、図13に示されるように、各放電セルが発光セルから非発光セルへと推移する回数は、1フィールド期間内において必ず1回以下となるようにしている。すなわち、1フィールド期間内において一旦、非発光セルに設定した放電セルを再び発光セルに復帰させるような発光駆動パターンを禁止したのである。よって、画像表示に関与していないにも拘わらず強い発光を伴う上記一斉リセット動作を図3、図11及び図12に示されるが如く、1フィールド期間内において1回だけ実施しておけば良いので、コントラストの低下を抑えることが出来る。
【0030】また、1フィールド期間内において実施する選択消去放電は、図13の黒丸にて示されるが如く最高でも1回なので、その消費電力を抑えることが可能となるのである。更に、図13に示されるように、1フィールド期間内において発光状態にある期間と、非発光状態となる期間とが互いに反転するような発光パターンは存在しないので、偽輪郭を抑制出来る。
【0031】また、上記した走査パルスSPについては、そのパルス幅がサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きく設定されている。これは、次のような理由のためである。選択消去動作が行なわれるサブフィールドより前のサブフィールドが発光状態で十分に維持放電発光が繰り返されている場合(高輝度の場合)には、放電空間内に十分なプライミング粒子が存在して選択消去放電が確実に行なわれる。一方、選択消去動作が行なわれるサブフィールドの前に発光状態となるサブフィールドがない、或いは発光状態となるサブフィールドがあって少ない場合(サブフィールドSF1又はSF2にて選択消去放電が行なわれる低輝度の場合)には、維持放電発光の回数が少なく、放電空間内に十分なプライミング粒子が存在しない。このように放電空間内に十分なプライミング粒子が存在しない状態で選択消去動作のサブフィールドを迎えると、走査パルスSPを印加してから実際に選択消去放電が起きるまでに時間的な遅れが生じてしまい、選択消去放電が不安定となり、結果として維持放電期間において誤放電が生じ表示品質が低下する。そこで、走査パルスSPのパルス幅をサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きく、すなわち、1フィールド期間内の先頭のサブフィールドSF1(第1群のサブフィールド)における走査パルスSPのパルス幅をサブフィールドSF1に続くサブフィールドSF2(第2群のサブフィールド)、サブフィールドSF3(第3群のサブフィールド)、……、サブフィールドSF14(第14群のサブフィールド)における走査パルスSPのパルス幅より大きく設定することにより、走査パルスSPの印加中に選択消去放電が必ず起きるようにすることができるので、選択消去動作の安定を確保することができる。
【0032】また、各同一サブフィールドの走査パルスSPのパルス幅は第1モードより第2モードの方が大となるように設定されている。これは、次のような理由のためである。上述のように、入力画素データDの平均輝度レベルに応じて第1モード及び第2モードのいずれか一方を選択し、各同一サブフィールドにおける維持放電期間の発光回数(維持パルス数)を変更して輝度制御を行なう場合、入力画素データDの平均輝度レベルが所定値以上になると第2モードに切り換わる。この第2モードでは、第1モードに比して各同一サブフィールドにおける維持放電発光の回数が減少するため、第1モードに比して維持放電発光により放電空間内に励起されるプライミング粒子が減少し、画素データ書込行程における選択消去放電が不安定となり、結果として維持放電期間において誤放電が生じ表示品質が低下する。そこで、第2モードにおける各サブフィールドの走査パルスSPのパルス幅を第1モードよりも長く設定する(すなわち、走査パルスSPのスキャンレートが長くなる)ことにより、走査パルスの印加期間中に選択消去放電が必ず起きるようにして選択消去動作の安定性を確保している。
【0033】また、走査パルスSPのパルス幅を変えるのではなく、走査パルスSPのパルス電圧がサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きくなるように設定しても良い。すなわち、1フィールド期間内の先頭のサブフィールドSF1(第1群のサブフィールド)における走査パルスSPのパルス電圧値をサブフィールドSF1に続くサブフィールドSF2(第2群のサブフィールド)、サブフィールドSF3(第3群のサブフィールド)、……、サブフィールドSF14(第14群のサブフィールド)における走査パルスSPのパルス電圧値より大きく設定しても良い。この場合には、第1モードでは図14に示すように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス電圧をVa1〜Va14とすると、Va1>Va2>Va3>Va4>………>Va12>Va13>Va14の如き関係があり、第2モードでは図15に示すように、サブフィールドSF1〜SF14各々に対応する走査パルスSPのパルス電圧をVb1〜Vb14とすると、Vb1>Vb2>Vb3>Vb4>………>Vb12>Vb13>Vb14の如き関係がある。これによりサブフィールドSF1やSF2であっても走査パルスSPの電圧レベルが時間的に後のサブフィールドの電圧レベルより高くなるので選択消去放電が必ず起きるようにすることができる。更に、各同一サブフィールドの走査パルスSPのパルス幅は第1モードより第2モードのものが大である。すなわち、Vb1>Va1,Vb2>Va2,Vb3>Va3,………,Vb13>Va13,Vb14>Va14の如き関係がある。これにより、第2モードにおいても走査パルスSPの印加中に選択消去放電が必ず起きるようにすることができる。
【0034】更に、走査パルスSPのパルス幅及びパルス電圧の両方がサブフィールドSF1〜SF14の順のうちの時間的に前に位置するサブフィールドほど大きくなるように設定しても良い。また、サブフィールドSF1〜SF14で構成されるサブフィールド群内の各サブフィールドの走査パルスのパルス幅及びパルス電圧を、例えば、Ta1=Ta2=Ta3=Ta4>Ta5=Ta6=Ta7=Ta8>Ta9=Ta10=Ta11=Ta12=Ta13=Ta14、Va1=Va2=Va3=Va4>Va5=Va6=Va7=Va8>Va9=Va10=Va11=Va12=Va13=Va14というように設定しても良い。
【0035】この場合、SF1〜SF14で構成されるサブフィールド群内の各サブフィールドが、各サブフィールド内の走査パルスSPのパルス波形によって複数の群、すなわちSF1〜SF4で構成される先頭のサブフィールドを少なくとも含む第1群、SF5〜SF8で構成される第2群、SF9〜SF14で構成される第3群に分割され、第1群に属するサブフィールド内の走査パルスSPのパルス幅及びパルス電圧の値の少なくとも1つが第2及び第3の群に属するサブフィールド内の走査パルスにおけるぞれぞれの値に比して大となるように設定される。
【0036】尚、図11及び図12に示されるが如く第1モードより発光回数が少なく設定される第2モードにおける各サブフィールドの走査パルスSPのパルス幅を第1モードよりも長く設定すると、結果として各サブフィールドの画素データ書込行程の期間が長くなり、1フィールド期間内に全てのサブフィールドを駆動することが困難となる場合がある。この場合、図16(a)及び(b)に示されるように第2モードにおいて所定のサブフィールドを削除してサブフィールド数を減少させることにより、サブフィールドの駆動が途中で途切れ、表示品質が低下することを防止できる。
【0037】図16(a)の発光駆動フォーマットは輝度モードが第1モードにおけるものであり、図16(b)の発光駆動フォーマットは第2モードにおけるものである。図16(a)から分かるように第1モードでは1フィールドは14サブフィールドSF1〜SF14からなり、維持発光行程Icにおける発光回数がサブフィールド順に4,12,20,32,40,52,64,76,88,100,112,128,140,156に設定されている。これに対し、第2モードでは図16(b)のように1フィールドは13サブフィールドSF1〜SF13からなり、維持発光行程Icにおける発光回数がサブフィールド順に3,9,15,24,30,39,48,57,66,75,84,96,105に設定されている。すなわち、第2モードでは、第1モードの最大発光回数サブフィールドであるサブフィールドSF14における発光駆動が停止されている。
【0038】図17は、図4に示した多階調化処理回路33の内部構成を示す図である。図17に示されるが如く、多階調化処理回路33は、誤差拡散処理回路330及びディザ処理回路350から構成される。先ず、誤差拡散処理回路330におけるデータ分離回路331は、上記第1データ変換回路32から供給された8ビットの変換画素データHDP中の下位2ビット分を誤差データ、上位6ビット分を表示データとして分離する。
【0039】加算器332は、かかる誤差データとしての変換画素データHDP中の下位2ビット分と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算して得た加算値を遅延回路336に供給する。遅延回路336は、加算器332から供給された加算値を、画素データのクロック周期と同一の時間を有する遅延時間Dだけ遅らせ、これを遅延加算信号AD1として上記係数乗算器335及び遅延回路337に夫々供給する。
【0040】係数乗算器335は、上記遅延加算信号AD1に所定係数値K1(例えば、"7/16")を乗算して得られた乗算結果を上記加算器332に供給する。遅延回路337は、上記遅延加算信号AD1を更に(1水平走査期間−上記遅延時間D×4)なる時間だけ遅延させたものを遅延加算信号AD2として遅延回路338に供給する。遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間Dだけ遅延させたものを遅延加算信号AD3として係数乗算器339に供給する。又、遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間D×2なる時間分だけ遅延させたものを遅延加算信号AD4として係数乗算器340に供給する。更に、遅延回路338は、かかる遅延加算信号AD2を上記遅延時間D×3なる時間分だけ遅延させたものを遅延加算信号AD5として係数乗算器341に供給する。
【0041】係数乗算器339は、上記遅延加算信号AD3に所定係数値K2(例えば、"3/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器340は、上記遅延加算信号AD4に所定係数値K3(例えば、"5/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器341は、上記遅延加算信号AD5に所定係数値K4(例えば、"1/16")を乗算して得られた乗算結果を加算器342に供給する。
【0042】加算器342は、上記係数乗算器339、340及び341各々から供給された乗算結果を加算して得られた加算信号を上記遅延回路334に供給する。遅延回路334は、かかる加算信号を上記遅延時間Dなる時間分だけ遅延させて上記加算器332に供給する。加算器332は、上記誤差データ(変換画素データHDP中の下位2ビット分)と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算し、この際、桁上げがない場合には論理レベル"0"、桁上げがある場合には論理レベル"1"のキャリアウト信号COを発生して加算器333に供給する。
【0043】加算器333は、上記表示データ(変換画素データHDP中の上位6ビット分)に、上記キャリアウト信号COを加算したものを6ビットの誤差拡散処理画素データEDとして出力する。以下に、かかる構成からなる誤差拡散処理回路330の動作について説明する。例えば、図18に示されるが如きPDP10の画素G(j,k)に対応した誤差拡散処理画素データEDを求める場合、先ず、かかる画素G(j,k)の左横の画素G(j,k-1)、左斜め上の画素G(j-1,k-1)、真上の画素G(j-1,k)、及び右斜め上の画素G(j-1,k+1)各々に対応した各誤差データ、すなわち、画素G(j,k-1)に対応した誤差データ:遅延加算信号AD1画素G(j-1,k+1)に対応した誤差データ:遅延加算信号AD3画素G(j-1,k)に対応した誤差データ:遅延加算信号AD4画素G(j-1,k-1)に対応した誤差データ:遅延加算信号AD5各々を、上述した如き所定の係数値K1〜K4をもって重み付け加算する。次に、この加算結果に、変換画素データHDPの下位2ビット分、すなわち画素G(j,k)に対応した誤差データを加算し、この際得られた1ビット分のキャリアウト信号COを変換画素データHDP中の上位6ビット分、すなわち画素G(j,k)に対応した表示データに加算したものを誤差拡散処理画素データEDとする。
【0044】誤差拡散処理回路330は、かかる構成により、変換画素データHDP中の上位6ビット分を表示データ、残りの下位2ビット分を誤差データとして捉え、周辺画素{G(j,k-1)、G(j-1,k+1)、G(j-1,k)、G(j-1,k-1)}各々での誤差データを重み付け加算したものを、上記表示データに反映させるようにしている。この動作により、原画素{G(j,k)}における下位2ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に8ビットよりも少ないビット数、すなわち6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になるのである。
【0045】尚、この誤差拡散の係数値が各画素に対して一定に加算されていると、誤差拡散パターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、後述するディザ係数の場合と同様に4つの画素各々に割り当てるべき誤差拡散の係数K1〜K4を1フィールド毎に変更するようにしても良い。ディザ処理回路350は、かかる誤差拡散処理回路330から供給された誤差拡散処理画素データEDにディザ処理を施すことにより、6ビットの誤差拡散処理画素データEDと同等な輝度階調レベルを維持しつつもビット数を更に4ビットに減らした多階調化処理画素データDSを生成する。尚、かかるディザ処理では、隣接する複数個の画素により1つの中間表示レベルを表現するものである。例えば、8ビットの画素データの内の上位6ビットの画素データを用いて8ビット相当の階調表示を行う場合、左右、上下に互いに隣接する4つの画素を1組とし、この1組の各画素に対応した画素データ各々に、互いに異なる係数値からなる4つのディザ係数a〜dを夫々割り当てて加算する。かかるディザ処理によれば、4画素で4つの異なる中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が6ビットであっても、表現出来る輝度階調レベルは4倍、すなわち、8ビット相当の中間調表示が可能となるのである。
【0046】しかしながら、ディザ係数a〜dなるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、ディザ処理回路350においては、4つの画素各々に割り当てるべき上記ディザ係数a〜dを1フィールド毎に変更するようにしている。
【0047】図19は、かかるディザ処理回路350の内部構成を示す図である。図19において、ディザ係数発生回路352は、互いに隣接する4つの画素毎に4つのディザ係数a、b、c、dを発生してこれらを順次加算器351に供給する。例えば、図20に示されるように、第j行に対応した画素G(j,k)及び画素G(j,k+1)、第(j+1)行に対応した画素G(j+1,k)及び画素G(j+1,k+1)なる4つの画素各々に対応した4つのディザ係数a、b、c、dを発生する。この際、ディザ係数発生回路352は、これら4つの画素各々に割り当てるべき上記ディザ係数a〜dを図20に示されるように1フィールド毎に変更して行く。
【0048】すなわち、最初の第1フィールドにおいては、画素G(j,k) :ディザ係数a画素G(j,k+1) :ディザ係数b画素G(j+1,k) :ディザ係数c画素G(j+1,k+1):ディザ係数d次の第2フィールドにおいては、画素G(j,k) :ディザ係数b画素G(j,k+1) :ディザ係数a画素G(j+1,k) :ディザ係数d画素G(j+1,k+1):ディザ係数c次の第3フィールドにおいては、画素G(j,k) :ディザ係数d画素G(j,k+1) :ディザ係数c画素G(j+1,k) :ディザ係数b画素G(j+1,k+1):ディザ係数aそして、第4フィールドにおいては、画素G(j,k) :ディザ係数c画素G(j,k+1) :ディザ係数d画素G(j+1,k) :ディザ係数a画素G(j+1,k+1):ディザ係数bの如き割り当てにてディザ係数a〜dを循環して繰り返し発生し、これを加算器351に供給する。ディザ係数発生回路352は、上述した如き第1フィールド〜第4フィールドの動作を繰り返し実行する。すなわち、かかる第4フィールドでのディザ係数発生動作が終了したら、再び、上記第1フィールドの動作に戻って、前述した動作を繰り返すのである。
【0049】加算器351は、上記誤差拡散処理回路330から供給されてくる上記画素G(j,k)、画素G(j,k+1)、画素G(j+1,k)、及び画素G(j+1,k+1)各々に対応した誤差拡散処理画素データED各々に、上述の如く各フィールド毎に割り当てられたディザ係数a〜dを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路353に供給する。
【0050】例えば、図20に示される第1フィールドにおいては、画素G(j,k)に対応した誤差拡散処理画素データED+ディザ係数a、画素G(j,k+1)に対応した誤差拡散処理画素データED+ディザ係数b、画素G(j+1,k)に対応した誤差拡散処理画素データED+ディザ係数c、画素G(j+1,k+1)に対応した誤差拡散処理画素データED+ディザ係数dの各々をディザ加算画素データとして上位ビット抽出回路353に順次供給して行くのである。
【0051】上位ビット抽出回路353は、かかるディザ加算画素データの上位4ビット分までを抽出し、これを多階調化画素データDSとして図4に示した第2データ変換回路34に供給する。第2データ変換回路34は、かかる多階調化画素データDSを図21に示されるが如き変換テーブルに従って、サブフィールドSF1〜SF14各々に対応した第1〜第14ビットからなる変換画素データ(表示画素データ)HDに変換する。尚、多階調化画素データDSは、8ビット(256階調)の入力画素データDを第1データ変換(図9及び図10の変換テーブル)にしたがって224/225にし、更に、例えば誤差拡散処理及びディザ処理の如き多階調化処理により、夫々2ビット分が圧縮されて、計4ビット(15階調)のデータに変換されたものである。
【0052】ここで、変換画素データHDにおける第1〜第14ビットの内、論理レベル"1"のビットは、そのビットに対応したサブフィールドSFでの画素データ書込行程Wcにおいて選択消去放電を実施させることを示すものである。ここで、PDP10の各放電セルに対応した上記変換画素データHDは、メモリ4を介してアドレスドライバ6に供給される。この際、1放電セルに対応した変換画素データHDの形態は、必ず図21に示されるが如き15パターンの内のいずれか1となる。アドレスドライバ6は、上記変換画素データHD中の第1〜第14ビット各々をサブフィールドSF1〜14各々に割り当て、そのビット論理が論理レベル"1"である場合に限り、該当するサブフィールドでの画素データ書込行程Wcにおいて高電圧の画素データパルスを発生し、これをPDP10の列電極Dに印加する。これにより、上記選択消去放電が生起されるのである。
【0053】以上の如く、データ変換回路30により8ビットの画素データDは14ビットの変換画素データHDに変換されて、図21に示されるが如き15段階の階調表示が実施されるようになるが、上述した如き多階調化処理回路33の動作により、実際の視覚上における階調表現は256階調になる。以上の如く、図3〜図21に示される駆動方法では、先ず、1フィールド期間内における先頭のサブフィールドにおいてのみで全ての放電セルを発光セル(選択消去アドレス法を採用した場合)又は非発光セル(選択書込アドレス法を採用した場合)の状態に初期化する放電を生起させる。次に、いずれか1のサブフィールドでの画素データ書込行程においてのみで、各放電セルを画素データに応じて非発光セル又は発光セルに設定する。更に、各サブフィールドでの発光維持行程では、上記発光セルのみをサブフィールドの重み付けに対応した発光期間だけ発光させるようにしている。かかる駆動方法によれば、選択消去アドレス法の場合には、表示すべき輝度の増加につれて1フィールドの先頭のサブフィールドから順に発光状態となり、一方、選択消去アドレス法の場合には、表示すべき輝度の増加につれて1フィールドの最後尾のサブフィールドから順に発光状態となる。
【0054】尚、上記実施例においては、1フィールド期間内において実施する一斉リセット動作を1回とすることにより15階調の中間調表現を行うものであるが、かかる一斉リセット動作を2回実行することによりその階調数を増やすことも可能である。図22は、かかる点に鑑みて為された発光駆動フォーマットを示す図である。
【0055】尚、図22は、画素データ書込方法として前述した如き選択消去アドレス法を採用した場合に適用される発光駆動フォーマットを示すものである。図22に示される発光駆動フォーマットでは、1フィールド期間をサブフィールドSF1〜SF14からなる14個のサブフィールドに分割し、更にこれらをサブフィールドSF1〜SF6からなるサブフィールド群と、サブフィールドSF7〜SF14からなるサブフィールド群とに分けている。各サブフィールドでは、画素データの書き込みを行って発光セル及び非発光セルの設定を行う画素データ書込行程Wcと、発光セルに対してのみ発光状態を維持させる維持発光行程Icとを実施する。この際、各維持発光行程Icでの発光期間(発光回数)は、サブフィールドSF1での発光回数比を"1"とした場合、SF1:1SF2:1SF3:1SF4:3SF5:3SF6:8SF7:13SF8:15SF9:20SF10:25SF11:31SF12:37SF13:48SF14:50に設定している。
【0056】すなわち、各サブフィールドSF1〜SF14の発光回数の比を非線形(すなわち、逆ガンマ比率、Y=X2.2) に成るように設定し、これにより入力画素データDの非線形特性(ガンマ特性)を補正するようにしている。更に、図22に示されるように、各サブフィールド群内の先頭のサブフィールドSF1,SF7においてのみ一斉リセット行程Rcを実行し、また、各サブフィールド群内の最後尾のサブフィールドSF6,SF14においてのみ全ての放電セル内に残存している壁電荷を消滅せしめる消去行程Eを実行する。
【0057】図22に示した発光駆動フォーマットにおいても走査パルスSPのパルス幅及び/又はパルス電圧を、各サブフィールド群SF1〜SF6、SF7〜SF14において時間的に前に位置するサブフィールドほど大きく設定すること、及び各同一サブフィールドの走査パルスSPのパルス幅及び/又はパルス電圧を、第1モードより発光回数が少なく設定される第2モードにおいて第1モードに比して大に設定されることが行われる。
【0058】尚、例えば第1モードにおける各サブフィールドSF1〜SF14の発光回数は、サブフィールド順に4,4,4,12,12,32,52,60,80,100,124,148,192,200に設定され、また第2モードにおける各サブフィールドSF1〜SF14の発光回数は、サブフィールド順に3,3,3,9,9,24,39,45,60,75,93,111,144,150に設定される。
【0059】図23及び図24は、図22に示される発光駆動フォーマットに基づく発光駆動を行う際に、図4に示した第1データ変換回路32において用いられる変換テーブルの一例を示す図である。第1データ変換回路32は、図23及び図24の変換テーブルに基づいて、256階調(8ピット)の入力輝度調整画素データDBLを22×16/255(352/255)にした9ビット(0〜352)の変換画素データHDpに変換して多階調化処理回路33に供給する。多階調化処理回路33では、上述と同様に例えば4ビット分の圧縮処理を行い、5ビット(0〜22)の多階調化画素データDsを出力する。
【0060】この際、図4に示した第2データ変換回路34は、かかる5ビットの多階調化画素データDSを図2525に示されるが如き変換テーブルに従って変換して14ビットの変換画素データ(表示画素データ)HDを得る。この際、図25は、画素データ書込法として上記選択消去アドレス法を採用した場合に用いられる第2データ変換回路34の変換テーブル及び発光駆動の全パターンを夫々示す図である。
【0061】このように、図22〜図25に示されるが如き駆動を実施すれば、図25にも示されているように、発光輝度比が、{0、1、2、3、6、9、17、22、30、37、45、57、65、82、90、113、121、150、158、195、206、245、256}
なる23段階の中間調表現が可能になる。
【0062】以上の如く、図22〜図25に示されている駆動方法では、1フィールド期間内におけるサブフィールドを、互いに連続して配置された複数のサブフィールドからなる2つのサブフィールド群に分けている。選択消去アドレス法を採用した場合には、図22に示されるように、サブフィールドSF1〜SF6からなるサブフィールド群と、SF7〜SF14からなるサブフィールド群とに分けている。この際、各サブフィールド群の先頭のサブフィールドにおいてのみで夫々一斉リセット行程Rcを実行して、全ての放電セルを発光セルの状態に初期化する放電を生起させる。ここで、各サブフィールド群内において、いずれか1のサブフィールドの画素データの書込み行程においてのみで、放電セルを画素データに応じて非発光セル又は発光セルに設定する。更に、各サブフィールドでの発光維持行程において、上記発光セルのみをサブフィールドの重み付けに対応した発光期間だけ発光させるようにしている。従って、各サブフィールド群内において、一斉リセット動作、選択消去動作は、各1回となる。かかる駆動方法によれば、選択消去アドレス法の場合には、表示すべき輝度の増加につれて各サブフィールド群内における先頭のサブフィールドから順に発光状態となる。
【0063】尚、前述した図3〜図21に示される駆動方法では、サブフィールド群SF1〜SF14の内のいずれか1の画素データ書込行程Wc、また図22〜図25に示される駆動方法では、サブフィールド群SF1〜SF6、SF7〜SF14各々の内のいずれか1の画素データ書込行程Wcにおいて、走査パルスSPと高電圧の画素データパルスとを同時印加して、選択消去放電を生起させるようにしている。
【0064】しかしながら、放電セル内に残留する荷電粒子の量が少ないと、これら走査パルスSP及び高電圧の画素データパルスが同時に印加されても選択消去放電が正常に生起されずに、放電セル内の壁電荷を消去できない場合がある。この際、例えば図3〜図21に示される駆動方法ではA/D変換後の画素データDが低輝度を示すデータであっても、最高輝度に対応した発光が為されてしまい、画像品質を著しく低下させるという問題が生じる。
【0065】例えば、画素データ書込法として選択消去アドレス法を採用した際に、変換画素データHDが、[01000000000000]
である場合には、図21の黒丸にて示されるように、サブフィールドSF2においてのみで選択消去放電が実施され、この際、放電セルは非発光セルに推移する。これにより、サブフィールドSF1〜SF14の内のSF1においてのみで維持発光が実施されるはずである。ところが、かかるサブフィールドSF2での選択消去が失敗してかかる放電セル内に壁電荷が残留したままとなると、サブフィールドSF1のみならず、それ以降のサブフィールドSF2〜SF14においても維持発光が実施され、結果として最高輝度表示が為されてしまうのである。
【0066】そこで、本発明においては、図3〜図21又は図22〜図25の駆動方法における選択消去動作の安定性を更に向上させるために、図26〜図29に示されるが如き発光駆動パターンを採用し、このような誤った発光動作を確実に防止する。図26〜図29は、このような誤った発光動作を防止すべく為された発光駆動パターン、及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【0067】この際、図26〜図28では、1フィールド期間中に一斉リセット行程Rcを1回だけ設けている図3に示されるが如き発光駆動フォーマットに基づいて実行される発光駆動の全パターン、並びにこの発光駆動を実施するにあたり第2データ変換回路34で用いられる変換テーブルの一例を夫々示している。尚、図26〜図28は、図3に示されるが如き選択消去アドレス法を採用した際の発光駆動フォーマットに基づいて実行される発光駆動のパターンを夫々示している。
【0068】又、図29では、1フィールド期間中に一斉リセット行程Rcを2回設けている図22に示されるが如き発光駆動フォーマットに基づいて実行される発光駆動の全パターン、並びにこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を夫々示している。ここで、上述した如き図26又は図29に示される発光駆動パターンでは、図中の黒丸に示されるように、互いに連続した2つのサブフィールド各々の画素データ書込行程Wcにて、連続して選択消去放電を実施するようにしている。
【0069】かかる動作によれば、例え、1回目の選択消去放電で放電セル内の壁電荷を正常に消滅させることが出来なくても、2回目の選択消去放電により壁電荷の消滅が正常に行われるので、前述した如き誤った維持発光が防止される。尚、これら2回分の選択消去放電は、互いに連続したサブフィールドで行う必要はない。要するに、1回目の選択消去放電が終了した後の、いずれかのサブフィールドで2回目の選択消去放電を行うようにすれば良いのである。
【0070】図27は、かかる点に鑑みて為された発光駆動パターン及び第2データ変換回路34の変換テーブルの一例を示す図である。図27に示される一例においては、図中の黒丸に示されるように、1回目の選択消去放電の実施後、1サブフィールド置いてから2回目の選択消去放電を行うようにしている。
【0071】又、1フィールド期間内で実施する選択消去放電の回数は、2回に限定されるものではない。図28R>8は、かかる点に鑑みて為された発光駆動パターン及び第2データ変換回路34の変換テーブルの一例を示す図である。尚、図28に示される"*"は、論理レベル"1"又は"0"のいずれでも良いことを示し、三角印は、かかる"*"が論理レベル"1"である場合に限り選択消去放電を行うことを示している。
【0072】要するに、初回の選択消去放電では画素データの書込を失敗する恐れがあるので、それ以降に存在するサブフィールドの内の少なくとも1つで、再度、選択消去放電を行うことにより、画素データの書込を確実にしているのである。
【0073】
【発明の効果】以上詳述した如く、本発明のプラズマディスプレイの駆動方法においては、偽輪郭を抑制しつつも低消費電力にてコントラストの向上を図ることができ、更に選択放電を安定化させ表示品質の向上を図ることができる。
【図面の簡単な説明】
【図1】64階調の中間調表示を実施する為の従来の発光駆動フォーマットを示す図である。
【図2】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図3】選択消去アドレス法を採用した際の発光駆動フォーマットを示す図である。
【図4】データ変換回路30の内部構成を示す図である。
【図5】ABL回路31の内部構成を示す図である。
【図6】データ変換回路312における変換特性を示す図である。
【図7】輝度モードと各サブフィールドの維持発光行程にて実施される発光回数比との対応関係を示す図である。
【図8】第1データ変換回路32における変換特性を示す図である。
【図9】第1データ変換回路32における変換テーブルの一例を示す図である。
【図10】第1データ変換回路32における変換テーブルの一例を示す図である。
【図11】第1モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図12】第2モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図13】図3に示される発光駆動フォーマットに基づいて実施される発光駆動のパターンの一例を示す図である。
【図14】第1モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図15】第2モード時にPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図16】本発明の他の実施例として発光駆動フォーマットを示す図である。
【図17】多階調化処理回路33の内部構成を示す図である。
【図18】誤差拡散処理回路330の動作を説明する為の図である。
【図19】ディザ処理回路350の内部構成を示す図である。
【図20】ディザ処理回路350の動作を説明する為の図である。
【図21】図3に示される発光駆動フォーマットに基づいて実施される発光駆動の全パターン、及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【図22】選択消去アドレス法を採用した際の発光駆動フォーマットの他の一例を示す図である。
【図23】図22に示される発光駆動フォーマットに基づいて発光駆動を行う際に第1データ変換回路32において用いられる変換テーブルの一例を示す図である。
【図24】図22に示される発光駆動フォーマットに基づいて発光駆動を行う際に第1データ変換回路32において用いられる変換テーブルの一例を示す図である。
【図25】図22に示される発光駆動フォーマットに基づいて実施される発光駆動の全パターン及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【図26】本発明の駆動方法による発光駆動パターンを示す図である。
【図27】本発明の駆動方法による発光駆動パターンの他の一例を示す図である。
【図28】本発明の駆動方法による発光駆動パターンの他の一例を示す図である。
【図29】本発明の駆動方法による発光駆動パターンの他の一例を示す図である。
【主要部分の符号の説明】
2 駆動制御回路
6 アドレスドライバ
7 第1サスティンドライバ
8 第2サスティンドライバ
10 PDP
30 データ変換回路
31 ABL回路
32 第1データ変換回路
33 多階調化処理回路
34 第2データ変換回路
330 誤差拡散処理回路
350 ディザ処理回路
【特許請求の範囲】
【請求項1】 走査ライン毎に配列された行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを備え、前記走査ライン毎の前記行電極対と前記複数の列電極との各交点にて1画素に対応した放電セルを形成したプラズマディスプレイパネルに階調表示をなす駆動方法であって、1フィールドの表示期間をN(Nは2以上の整数)個のサブフィールドに分割し、前記N個の前記サブフィールドの内の連続的に位置するM個(2≦M≦N)のサブフィールドをサブフィールド群とし、前記サブフィールド群における先頭部の前記サブフィールドのみにおいて全ての前記放電セルを発光セルの状態に初期化する放電を生起させるリセット行程を、前記サブフィールド群内のいずれか1のサブフィールドにおいて前記放電セルを非発光セルに設定する放電を生起させるために画素データパルスを前記列電極に印加しその画素データパルスに同期して前記行電極対の一方に走査パルスを順に印加する画素データ書込行程を、前記サブフィールド群内の各サブフィールドにおいて前記発光セルのみを前記サブフィールドの重み付けに対応した発光回数だけ発光させる放電を生起させる維持発光行程を、それぞれ実行し、前記サブフィールド群内の各サブフィールドの前記維持発光行程における発光回数を第1の値に設定した第1モード及び前記サブフィールド群内の各サブフィールドの前記維持発光行程における発光回数を前記第1の値より低い第2の値に設定した第2モードのうちのいずれか一方を選択し、前記第2モードの選択時には前記サブフィールド群内の各サブフィールドでは前記走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを前記第1モードの選択時の前記サブフィールド群内の各サブフィールドの前記走査パルスのパルス幅及びパルス電圧の値に比して大となるように設定したことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項2】 入力画素データの平均輝度レベルが所定値未満では前記第1モードが選択され、前記所定値以上になったときに前記第2モードが選択されることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項3】 前記第1モードの選択から前記第2モードの選択に変更した場合には前記第1モードにて最大発光回数を有するサブフィールドに対する駆動を停止することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項4】 前記画素データ書込行程は前記サブフィールド群内の各サブフィールドを各サブフィールド内の前記走査パルスのパルス波形によって複数の群に分割し、前記サブフィールド群内の先頭のサブフィールドを少なくとも含む第1群に属するサブフィールド内の前記走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを、他の群に属するサブフィールド内の前記走査パルスにおけるそれぞれの値に比して大となるように設定したことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項5】 前記画素データ書込行程は前記サブフィールド群内のいずれか1のサブフィールドと、その1のサブフィールドより時間的に後の少なくとも1のサブフィールドとにおいて同一動作で実行されることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項6】 前記画素データ書込行程は前記サブフィールド群内のいずれか1のサブフィールドと、その1のサブフィールドの時間的に直後のサブフィールドとにおいて同一動作で実行されることを特徴とする請求項5記載のプラズマディスプレイパネルの駆動方法。
【請求項7】 前記サブフィールド群は前記N個のサブフィールドからなることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項8】 前記サブフィールド群内の時間的に最後に位置するサブフィールドにおいて前記維持発光行程の実行後に、前記放電セルの全てを非発光セルに設定する放電を生起させるために前記行電極各々の一方に消去パルスを印加する行程を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項9】 前記リセット行程において前記放電セルの全てに壁電荷を形成し、前記画素データ書込行程において前記画素データパルス及び前記走査パルスの印加により前記壁電荷を選択的に消去することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項10】 前記サブフィールド群内の前記N個のサブフィールドの先頭から連続したn(nは0〜N)個のサブフィールド各々で前記発光セルを維持せしめることによりN+1階調駆動を行なうことを特徴とする請求項5記載のプラズマディスプレイパネルの駆動方法。
【請求項1】 走査ライン毎に配列された行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを備え、前記走査ライン毎の前記行電極対と前記複数の列電極との各交点にて1画素に対応した放電セルを形成したプラズマディスプレイパネルに階調表示をなす駆動方法であって、1フィールドの表示期間をN(Nは2以上の整数)個のサブフィールドに分割し、前記N個の前記サブフィールドの内の連続的に位置するM個(2≦M≦N)のサブフィールドをサブフィールド群とし、前記サブフィールド群における先頭部の前記サブフィールドのみにおいて全ての前記放電セルを発光セルの状態に初期化する放電を生起させるリセット行程を、前記サブフィールド群内のいずれか1のサブフィールドにおいて前記放電セルを非発光セルに設定する放電を生起させるために画素データパルスを前記列電極に印加しその画素データパルスに同期して前記行電極対の一方に走査パルスを順に印加する画素データ書込行程を、前記サブフィールド群内の各サブフィールドにおいて前記発光セルのみを前記サブフィールドの重み付けに対応した発光回数だけ発光させる放電を生起させる維持発光行程を、それぞれ実行し、前記サブフィールド群内の各サブフィールドの前記維持発光行程における発光回数を第1の値に設定した第1モード及び前記サブフィールド群内の各サブフィールドの前記維持発光行程における発光回数を前記第1の値より低い第2の値に設定した第2モードのうちのいずれか一方を選択し、前記第2モードの選択時には前記サブフィールド群内の各サブフィールドでは前記走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを前記第1モードの選択時の前記サブフィールド群内の各サブフィールドの前記走査パルスのパルス幅及びパルス電圧の値に比して大となるように設定したことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項2】 入力画素データの平均輝度レベルが所定値未満では前記第1モードが選択され、前記所定値以上になったときに前記第2モードが選択されることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項3】 前記第1モードの選択から前記第2モードの選択に変更した場合には前記第1モードにて最大発光回数を有するサブフィールドに対する駆動を停止することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項4】 前記画素データ書込行程は前記サブフィールド群内の各サブフィールドを各サブフィールド内の前記走査パルスのパルス波形によって複数の群に分割し、前記サブフィールド群内の先頭のサブフィールドを少なくとも含む第1群に属するサブフィールド内の前記走査パルスのパルス幅及びパルス電圧の値の少なくとも1つを、他の群に属するサブフィールド内の前記走査パルスにおけるそれぞれの値に比して大となるように設定したことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項5】 前記画素データ書込行程は前記サブフィールド群内のいずれか1のサブフィールドと、その1のサブフィールドより時間的に後の少なくとも1のサブフィールドとにおいて同一動作で実行されることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項6】 前記画素データ書込行程は前記サブフィールド群内のいずれか1のサブフィールドと、その1のサブフィールドの時間的に直後のサブフィールドとにおいて同一動作で実行されることを特徴とする請求項5記載のプラズマディスプレイパネルの駆動方法。
【請求項7】 前記サブフィールド群は前記N個のサブフィールドからなることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項8】 前記サブフィールド群内の時間的に最後に位置するサブフィールドにおいて前記維持発光行程の実行後に、前記放電セルの全てを非発光セルに設定する放電を生起させるために前記行電極各々の一方に消去パルスを印加する行程を実行することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項9】 前記リセット行程において前記放電セルの全てに壁電荷を形成し、前記画素データ書込行程において前記画素データパルス及び前記走査パルスの印加により前記壁電荷を選択的に消去することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項10】 前記サブフィールド群内の前記N個のサブフィールドの先頭から連続したn(nは0〜N)個のサブフィールド各々で前記発光セルを維持せしめることによりN+1階調駆動を行なうことを特徴とする請求項5記載のプラズマディスプレイパネルの駆動方法。
【図1】
【図3】
【図6】
【図7】
【図18】
【図2】
【図4】
【図5】
【図8】
【図9】
【図10】
【図11】
【図12】
【図20】
【図13】
【図14】
【図19】
【図15】
【図16】
【図22】
【図17】
【図21】
【図23】
【図24】
【図25】
【図27】
【図26】
【図28】
【図29】
【図3】
【図6】
【図7】
【図18】
【図2】
【図4】
【図5】
【図8】
【図9】
【図10】
【図11】
【図12】
【図20】
【図13】
【図14】
【図19】
【図15】
【図16】
【図22】
【図17】
【図21】
【図23】
【図24】
【図25】
【図27】
【図26】
【図28】
【図29】
【公開番号】特開2000−276106(P2000−276106A)
【公開日】平成12年10月6日(2000.10.6)
【国際特許分類】
【出願番号】特願平11−96888
【出願日】平成11年4月2日(1999.4.2)
【出願人】(000005016)パイオニア株式会社 (3,620)
【Fターム(参考)】
【公開日】平成12年10月6日(2000.10.6)
【国際特許分類】
【出願日】平成11年4月2日(1999.4.2)
【出願人】(000005016)パイオニア株式会社 (3,620)
【Fターム(参考)】
[ Back to top ]