メモリ書込みシステム
【課題】フラッシュライタ等の専用のコネクタを必要とせずに、サーボドライブ装置のソフトを書き換えることを可能とするメモリ書込みシステムを提供する。
【解決手段】パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェース２ａを有する信号処理回路（ＡＳＩＣ）２と内部にフラッシュメモリ１ａを備え前記信号処理回路２との間で信号の授受を行うＣＰＵ１とを備えたサーボドライブ装置１００において、エンコーダインタフェース２ａにプログラムの書込みモジュール３を接続し、サーボドライブ装置１００の電源を入れることにより、信号処理回路２が、ＡＢ相の状態により書込みモジュール３が付いていると判断して書込みモジュール３からのコマンドでＣＰＵ１に対して内部フラッシュメモリ１ａの書込みと書込み電圧を与えるようにした。
【解決手段】パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェース２ａを有する信号処理回路（ＡＳＩＣ）２と内部にフラッシュメモリ１ａを備え前記信号処理回路２との間で信号の授受を行うＣＰＵ１とを備えたサーボドライブ装置１００において、エンコーダインタフェース２ａにプログラムの書込みモジュール３を接続し、サーボドライブ装置１００の電源を入れることにより、信号処理回路２が、ＡＢ相の状態により書込みモジュール３が付いていると判断して書込みモジュール３からのコマンドでＣＰＵ１に対して内部フラッシュメモリ１ａの書込みと書込み電圧を与えるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ書込みシステムに関し、特にサーボドライブ装置のフラッシュメモリ書込みシステムに関する。
【背景技術】
【０００２】
従来のフラッシュメモリ等のメモリ書込みシステムは、図５のサーボドライブ装置５００に示すように、例えば、アブソリュート・エンコーダ等のＡＢ相信号を入力して信号処理するＡＳＩＣ（Application Specific Integrated Circuit）２やＣＰＵ１で構成される論理部等では、フラッシュライタ８により書込み電圧Ｖｐｐや信号の別途書込み専用コネクタを設けて、ＣＰＵ内部のフラッシュメモリにプログラムを書き込んでいた。
また、特許文献１に記載の「メモリ書込みシステム」では、図６のサーボドライブ装置６００に示すように、通信データの解析機能を有する通信ＬＳＩ９は、通常はバスでＣＰＵ１からアクセスされるが、上位から書込みのコマンドが来ると通信ＬＳＩ９は書込み電圧Ｖｐｐを制御し、ＣＰＵ１の書込みポートに対してデータを送りＣＰＵ内部のフラッシュメモリを書き換えていた。
このように、ネットワークサーボの高速な通信ポート１０を用いてフラッシュメモリの書込を行うことによって、書込み専用のポートを必要とせずに書込みを行うことができた。
【特許文献１】特開２００４−１５７６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来技術では、図５の場合は、ＣＰＵ内部のフラッシュメモリに書込むのにフラッシュライタから書込み電圧と信号を与える書込み専用のコネクタが必要であり、準備に時間がかかるとともに、コスト的、スペース的に問題があった。
これを不要とするように改善されたのが特許文献１記載の発明であるが、その図６に示されたものはネットワークサーボの例であって、高速の通信ポートを用いるもので、ネットワークサーボではない、アナログやパルス指令の一般的なサーボドライブ装置には適用できないという問題があった。
そこで、本発明は、ネットワークサーボでない、アナログやパルス指令のサーボドライブ装置においてエンコーダの切り口を用いることで、特別なコネクタを設けること無く、また、装置のカバーを開けるような作業がなく、簡単にＡＳＩＣからエンコーダーを外し、書込みモジュールを接続して電源を入れるだけの操作で書込みが完了するようにして、簡単で、低コスト、省スペースのメモリ書込みシステムを提供することを目的としている。
【課題を解決するための手段】
【０００４】
上記目的を達成するため、請求項１記載のサーボドライブ装置のメモリ書込みシステムの発明は、パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
請求項２記載のサーボドライブ装置のメモリ書込みシステムの発明は、パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
請求項３記載のサーボドライブ装置のメモリ書込みシステムの発明は、シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
請求項４記載のサーボドライブ装置のメモリ書込みシステムの発明は、シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
【発明の効果】
【０００５】
本発明によれば、特別なコネクタを設けること無く、また、装置のカバーを開けるような作業がなく、簡単にＡＳＩＣからエンコーダーを外し、書込みモジュールを接続して電源を入れるだけの操作で書込みが完了するため、簡単で、低コスト、省スペースのメモリ書込みシステムが得られるといった効果がある。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００７】
まず、本発明の実施例１について図を用いて説明する。
図１は本発明のフログラムブートシステムの構成図である。図１において、１００は本発明の実施例１に係るサーボドライブ装置、１はＣＰＵ、１ａはＣＰＵ１に内蔵されるフラッシュメモリ、２はＡＢ２相エンコーダ信号のインタフェース２ａ、２はインタフェース２ａを有する信号処理回路（ＡＳＩＣ：Application Specific Integrated Circuit）で、３は書込みモジュール、４はエンコーダインタフェースへ入力される書込みモジュールの信号波形であって、Ａ相端子は信号４Ａが、Ｂ相端子にはクロック４Ｂが入力される。
【０００８】
次に動作について説明する。
図１に示す本実施例は、ＣＰＵ１内部のフラッシュメモリ１ａに書き込むのに、従来の図５のようなフラッシュライタ８から書込み電圧と信号を与えたり、図６に示すような高速ネットワークサーボの通信により書込みデータを与える方式とは異なり、ＡＳＩＣ２のエンコーダインタフェース２ａに書込みモジュール３を接続することでフラッシュメモリ１ａに書込みを行うもので、特別な書込み用のコネクタは必要ないようにしている。
このように、ＡＢ相信号用エンコーダインタフェース２ａのコネクタにエンコーダの代わりに書込みモジュール３を接続すると、Ａ相にデータ４Ａが、そしてＢ相にクロック４Ｂが書込みモジュール３から入力される。そうすると、図５のようにエンコーダ６が接続されている場合はＡＢ２相７は９０度位相がずれた信号であったが、書込みモジュールからの入力データ４Ａと４Ｂは、図１のように図５のＡＢ２相の信号形態７とは異なっているので、ＡＳＩＣ２は書込みモジュールが付いている（エンコーダ６ではない）ことを識別でき、その後、ブート動作を行うこととなる。
このように実施例１によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【実施例２】
【０００９】
次に、本発明の実施例２について図を参照して説明する。
図２は実施例２のメモリ書込みシステムの構成図である。
図２において、２００は実施例２に係るサーボドライブ装置であり、１はＣＰＵ、２はＡＢ２相エンコーダ信号のインタフェース２ａ、２はインタフェース２ａを有するＡＳＩＣで、３は書込みモジュール、４はエンコーダインタフェースへ入力される書込みモジュールの信号波形であって、Ａ相端子は信号４Ａが、Ｂ相端子にはクロック４Ｂが入力される。５は外付けフラッシュメモリである。
サーボドライブ装置２００が図１のサーボドライブ装置１００と異なる構成は、フラッシュメモリをＣＰＵ内部のフラッシュメモリ１ａ（図１）ではなく外付けのフラッシュメモリ５としたことである。
【００１０】
次に動作について説明する。
書込みモジュール３から、ブート信号４（４Ａと４Ｂ）をＡＳＩＣ２に入力することで、ＡＳＩＣ２は書込み信号を識別し、ＡＳＩＣ２はＣＰＵ１に対して、ＨＯＬＤ信号を出しバスを独占し、フラッシュメモリ５に書込み電圧Ｖｐｐを供給し、書込みモジュール３からの信号書込みを行うものである。
このように実施例２によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【実施例３】
【００１１】
次に、本発明の実施例３について図を参照して説明する。
図３は実施例３のメモリ書込みシステムの構成図である。
図３において、３００は実施例３に係るサーボドライブ装置であり、１はＣＰＵ、１ａは内部メモリ、２ｂはシリアルエンコーダ信号のシリアルインタフェース、２はインタフェース２ｂを有するＡＳＩＣ、３は書込みモジュール、４０はエンコーダインタフェースへ入力される書込みモジュールからのシリアルデータ信号波形である。
【００１２】
次に動作について説明する。
シリアルエンコーダインタフェースの代わりに書込みモジュール３を接続すると、書込みモジュール３からのデータが入力される。
書込みモジュール３であるかどうかの識別は、半二重通信でサーボドライブ装置３００から送ったデータに対する応答データの内部にあるＩＤコードや、本来サーボドライブ装置３００側からデータを送り、エンコーダが応答するのが、電源投入時一方的に書込みモジュール３からデータを送られる等で識別することができる。
このようにして、ＡＳＩＣ２はそのデータから書込みモジュールが付いている（シリアルエンコーダでない）ことを確実に識別して、その後のブート動作をする。
このようにシリアルエンコーダインタフェースやシリアルポートを備えているＡＳＩＣに実施例３を適用することで、この切り口から書込みモジュールはコマンドや書込みデータを送ることができるようになるので、実施例３によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【実施例４】
【００１３】
次に、本発明の実施例４について図を参照して説明する。
図４は実施例４のメモリ書込みシステムの構成図である。
図４において、４００は実施例４に係るサーボドライブ装置であり、１はＣＰＵ、２ｂはシリアルエンコーダ信号のインタフェース、２はシリアルインタフェース２ｂを有するＡＳＩＣ、３は書込みモジュール、５は外付けフラッシュメモリ、４０はエンコーダインタフェースへ入力される書込みモジュールからのシリアルデータ信号波形である。
【００１４】
次に動作について説明する。
シリアルエンコーダインタフェースの代わりに書込みモジュール３を接続すると、書込みモジュール３からのデータが入力される。ＡＳＩＣ２はそのデータから、実施例３で述べたのと同じようにして、書込みモジュールが付いている（シリアルエンコーダでない）ことを識別して、ＣＰＵ１に対して、ＨＯＬＤ信号を出しバスを独占し、フラッシュメモリ５に書込み電圧Ｖｐｐを供給し、書込みモジュール３からの信号書込みを行うものである。
このように外付けフラッシュメモリを備え、シリアルエンコーダインタフェースやシリアルポートを備えているＡＳＩＣに実施例４を適用することで、この切り口からＨＯＬＤ信号を出しバスを独占し、フラッシュメモリにコマンドや書込みデータを送ることができるようになるので、実施例４によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１に係るメモリ書込みシステムの構成図である。
【図２】本発明の実施例２に係るメモリ書込みシステムの構成図である。
【図３】本発明の実施例３に係るメモリ書込みシステムの構成図である。
【図４】本発明の実施例４に係るメモリ書込みシステムの構成図である。
【図５】従来のメモリ書込みシステムの構成図である。
【図６】従来のメモリ書込みシステムの構成図である。
【符号の説明】
【００１６】
１ ＣＰＵ
１ａ 内蔵フラッシュメモリ
２ ＡＳＩＣ
２ａ ＡＢ相信号用インタフェース
２ｂ シリアル信号用インタフェース
３ 書込みモジュール
４ 書込み信号波形
５ 外付けフラッシュメモリ
１００ 本発明の実施例１に係るサーボドライブ装置
２００ 本発明の実施例２に係るサーボドライブ装置
３００ 本発明の実施例３に係るサーボドライブ装置
４００ 本発明の実施例４に係るサーボドライブ装置
【技術分野】
【０００１】
本発明は、メモリ書込みシステムに関し、特にサーボドライブ装置のフラッシュメモリ書込みシステムに関する。
【背景技術】
【０００２】
従来のフラッシュメモリ等のメモリ書込みシステムは、図５のサーボドライブ装置５００に示すように、例えば、アブソリュート・エンコーダ等のＡＢ相信号を入力して信号処理するＡＳＩＣ（Application Specific Integrated Circuit）２やＣＰＵ１で構成される論理部等では、フラッシュライタ８により書込み電圧Ｖｐｐや信号の別途書込み専用コネクタを設けて、ＣＰＵ内部のフラッシュメモリにプログラムを書き込んでいた。
また、特許文献１に記載の「メモリ書込みシステム」では、図６のサーボドライブ装置６００に示すように、通信データの解析機能を有する通信ＬＳＩ９は、通常はバスでＣＰＵ１からアクセスされるが、上位から書込みのコマンドが来ると通信ＬＳＩ９は書込み電圧Ｖｐｐを制御し、ＣＰＵ１の書込みポートに対してデータを送りＣＰＵ内部のフラッシュメモリを書き換えていた。
このように、ネットワークサーボの高速な通信ポート１０を用いてフラッシュメモリの書込を行うことによって、書込み専用のポートを必要とせずに書込みを行うことができた。
【特許文献１】特開２００４−１５７６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来技術では、図５の場合は、ＣＰＵ内部のフラッシュメモリに書込むのにフラッシュライタから書込み電圧と信号を与える書込み専用のコネクタが必要であり、準備に時間がかかるとともに、コスト的、スペース的に問題があった。
これを不要とするように改善されたのが特許文献１記載の発明であるが、その図６に示されたものはネットワークサーボの例であって、高速の通信ポートを用いるもので、ネットワークサーボではない、アナログやパルス指令の一般的なサーボドライブ装置には適用できないという問題があった。
そこで、本発明は、ネットワークサーボでない、アナログやパルス指令のサーボドライブ装置においてエンコーダの切り口を用いることで、特別なコネクタを設けること無く、また、装置のカバーを開けるような作業がなく、簡単にＡＳＩＣからエンコーダーを外し、書込みモジュールを接続して電源を入れるだけの操作で書込みが完了するようにして、簡単で、低コスト、省スペースのメモリ書込みシステムを提供することを目的としている。
【課題を解決するための手段】
【０００４】
上記目的を達成するため、請求項１記載のサーボドライブ装置のメモリ書込みシステムの発明は、パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
請求項２記載のサーボドライブ装置のメモリ書込みシステムの発明は、パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
請求項３記載のサーボドライブ装置のメモリ書込みシステムの発明は、シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
請求項４記載のサーボドライブ装置のメモリ書込みシステムの発明は、シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置において、前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴としている。
【発明の効果】
【０００５】
本発明によれば、特別なコネクタを設けること無く、また、装置のカバーを開けるような作業がなく、簡単にＡＳＩＣからエンコーダーを外し、書込みモジュールを接続して電源を入れるだけの操作で書込みが完了するため、簡単で、低コスト、省スペースのメモリ書込みシステムが得られるといった効果がある。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００７】
まず、本発明の実施例１について図を用いて説明する。
図１は本発明のフログラムブートシステムの構成図である。図１において、１００は本発明の実施例１に係るサーボドライブ装置、１はＣＰＵ、１ａはＣＰＵ１に内蔵されるフラッシュメモリ、２はＡＢ２相エンコーダ信号のインタフェース２ａ、２はインタフェース２ａを有する信号処理回路（ＡＳＩＣ：Application Specific Integrated Circuit）で、３は書込みモジュール、４はエンコーダインタフェースへ入力される書込みモジュールの信号波形であって、Ａ相端子は信号４Ａが、Ｂ相端子にはクロック４Ｂが入力される。
【０００８】
次に動作について説明する。
図１に示す本実施例は、ＣＰＵ１内部のフラッシュメモリ１ａに書き込むのに、従来の図５のようなフラッシュライタ８から書込み電圧と信号を与えたり、図６に示すような高速ネットワークサーボの通信により書込みデータを与える方式とは異なり、ＡＳＩＣ２のエンコーダインタフェース２ａに書込みモジュール３を接続することでフラッシュメモリ１ａに書込みを行うもので、特別な書込み用のコネクタは必要ないようにしている。
このように、ＡＢ相信号用エンコーダインタフェース２ａのコネクタにエンコーダの代わりに書込みモジュール３を接続すると、Ａ相にデータ４Ａが、そしてＢ相にクロック４Ｂが書込みモジュール３から入力される。そうすると、図５のようにエンコーダ６が接続されている場合はＡＢ２相７は９０度位相がずれた信号であったが、書込みモジュールからの入力データ４Ａと４Ｂは、図１のように図５のＡＢ２相の信号形態７とは異なっているので、ＡＳＩＣ２は書込みモジュールが付いている（エンコーダ６ではない）ことを識別でき、その後、ブート動作を行うこととなる。
このように実施例１によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【実施例２】
【０００９】
次に、本発明の実施例２について図を参照して説明する。
図２は実施例２のメモリ書込みシステムの構成図である。
図２において、２００は実施例２に係るサーボドライブ装置であり、１はＣＰＵ、２はＡＢ２相エンコーダ信号のインタフェース２ａ、２はインタフェース２ａを有するＡＳＩＣで、３は書込みモジュール、４はエンコーダインタフェースへ入力される書込みモジュールの信号波形であって、Ａ相端子は信号４Ａが、Ｂ相端子にはクロック４Ｂが入力される。５は外付けフラッシュメモリである。
サーボドライブ装置２００が図１のサーボドライブ装置１００と異なる構成は、フラッシュメモリをＣＰＵ内部のフラッシュメモリ１ａ（図１）ではなく外付けのフラッシュメモリ５としたことである。
【００１０】
次に動作について説明する。
書込みモジュール３から、ブート信号４（４Ａと４Ｂ）をＡＳＩＣ２に入力することで、ＡＳＩＣ２は書込み信号を識別し、ＡＳＩＣ２はＣＰＵ１に対して、ＨＯＬＤ信号を出しバスを独占し、フラッシュメモリ５に書込み電圧Ｖｐｐを供給し、書込みモジュール３からの信号書込みを行うものである。
このように実施例２によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【実施例３】
【００１１】
次に、本発明の実施例３について図を参照して説明する。
図３は実施例３のメモリ書込みシステムの構成図である。
図３において、３００は実施例３に係るサーボドライブ装置であり、１はＣＰＵ、１ａは内部メモリ、２ｂはシリアルエンコーダ信号のシリアルインタフェース、２はインタフェース２ｂを有するＡＳＩＣ、３は書込みモジュール、４０はエンコーダインタフェースへ入力される書込みモジュールからのシリアルデータ信号波形である。
【００１２】
次に動作について説明する。
シリアルエンコーダインタフェースの代わりに書込みモジュール３を接続すると、書込みモジュール３からのデータが入力される。
書込みモジュール３であるかどうかの識別は、半二重通信でサーボドライブ装置３００から送ったデータに対する応答データの内部にあるＩＤコードや、本来サーボドライブ装置３００側からデータを送り、エンコーダが応答するのが、電源投入時一方的に書込みモジュール３からデータを送られる等で識別することができる。
このようにして、ＡＳＩＣ２はそのデータから書込みモジュールが付いている（シリアルエンコーダでない）ことを確実に識別して、その後のブート動作をする。
このようにシリアルエンコーダインタフェースやシリアルポートを備えているＡＳＩＣに実施例３を適用することで、この切り口から書込みモジュールはコマンドや書込みデータを送ることができるようになるので、実施例３によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【実施例４】
【００１３】
次に、本発明の実施例４について図を参照して説明する。
図４は実施例４のメモリ書込みシステムの構成図である。
図４において、４００は実施例４に係るサーボドライブ装置であり、１はＣＰＵ、２ｂはシリアルエンコーダ信号のインタフェース、２はシリアルインタフェース２ｂを有するＡＳＩＣ、３は書込みモジュール、５は外付けフラッシュメモリ、４０はエンコーダインタフェースへ入力される書込みモジュールからのシリアルデータ信号波形である。
【００１４】
次に動作について説明する。
シリアルエンコーダインタフェースの代わりに書込みモジュール３を接続すると、書込みモジュール３からのデータが入力される。ＡＳＩＣ２はそのデータから、実施例３で述べたのと同じようにして、書込みモジュールが付いている（シリアルエンコーダでない）ことを識別して、ＣＰＵ１に対して、ＨＯＬＤ信号を出しバスを独占し、フラッシュメモリ５に書込み電圧Ｖｐｐを供給し、書込みモジュール３からの信号書込みを行うものである。
このように外付けフラッシュメモリを備え、シリアルエンコーダインタフェースやシリアルポートを備えているＡＳＩＣに実施例４を適用することで、この切り口からＨＯＬＤ信号を出しバスを独占し、フラッシュメモリにコマンドや書込みデータを送ることができるようになるので、実施例４によれば、書込み用のコネクタを別に設けなくてもフラッシュメモリに書込みができるようになり、コストダウンと無駄なスペースの節約となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１に係るメモリ書込みシステムの構成図である。
【図２】本発明の実施例２に係るメモリ書込みシステムの構成図である。
【図３】本発明の実施例３に係るメモリ書込みシステムの構成図である。
【図４】本発明の実施例４に係るメモリ書込みシステムの構成図である。
【図５】従来のメモリ書込みシステムの構成図である。
【図６】従来のメモリ書込みシステムの構成図である。
【符号の説明】
【００１６】
１ ＣＰＵ
１ａ 内蔵フラッシュメモリ
２ ＡＳＩＣ
２ａ ＡＢ相信号用インタフェース
２ｂ シリアル信号用インタフェース
３ 書込みモジュール
４ 書込み信号波形
５ 外付けフラッシュメモリ
１００ 本発明の実施例１に係るサーボドライブ装置
２００ 本発明の実施例２に係るサーボドライブ装置
３００ 本発明の実施例３に係るサーボドライブ装置
４００ 本発明の実施例４に係るサーボドライブ装置
【特許請求の範囲】
【請求項１】
パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【請求項２】
パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【請求項３】
シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【請求項４】
シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【請求項１】
パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【請求項２】
パルスエンコーダからのＡ相およびＢ相信号を取込むＡＢ相エンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、ＡＢ相の状態により前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【請求項３】
シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と内部にフラッシュメモリを備え前記信号処理回路との間で信号の授受を行うＣＰＵとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記書込みモジュールからのコマンドで前記ＣＰＵに対して前記内部フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【請求項４】
シリアルエンコーダもしくはシリアルポートを有するエンコーダからのシリアル信号を取込むシリアルエンコーダインタフェースを有する信号処理回路（ＡＳＩＣ）と前記信号処理回路との間で信号の授受を行うＣＰＵと外付けフラッシュメモリとを備えたサーボドライブ装置のメモリ書込みシステムにおいて、
前記エンコーダインタフェースにプログラムの書込みモジュールを接続し、前記サーボドライブ装置の電源を入れることにより、前記信号処理回路が、通信で前記書込みモジュールが付いていると判断して前記ＣＰＵに対してＨＯＬＤ等の信号を出力してバスの占有権を確立し、前記書込みモジュールからのコマンドで、前記バス上にある前記フラッシュメモリの消去、書込み電圧の供給および書込みを行うことを特徴とするサーボドライブ装置のメモリ書込みシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−２１９７４０（Ｐ２００７−２１９７４０Ａ）
【公開日】平成１９年８月３０日（２００７．８．３０）
【国際特許分類】
【出願番号】特願２００６−３８３０５（Ｐ２００６−３８３０５）
【出願日】平成１８年２月１５日（２００６．２．１５）
【出願人】（０００００６６２２）株式会社安川電機 (2,482)
【Ｆターム（参考）】
【公開日】平成１９年８月３０日（２００７．８．３０）
【国際特許分類】
【出願日】平成１８年２月１５日（２００６．２．１５）
【出願人】（０００００６６２２）株式会社安川電機 (2,482)
【Ｆターム（参考）】
[ Back to top ]