伝送線路における誘電損をモデル化する方法

【課題】高周波においても、伝送線路における誘電損を正確にモデル化する。
【解決手段】コンピュータチップまたは回路基板上の伝送線路における誘電損を、回路シミュレーションアプリケーションを用いてモデル化するソフトウェアによる方法を開示する。線路の抵抗、自己インダクタンスおよび自己キャパシタンスが、直列接続された抵抗およびインダクタと並列接続されたキャパシタンスを持つ集中素子回路として計算されモデル化される。２ポート散乱行列を使用して、誘電損をモデル化する。この方法は、線路を取り囲む媒体の誘電率、該線路の長さ、および信号の周波数に関連する行列を用いる。この方法は、回路基板またはＩＣチップの典型的な低損失状態を仮定し、これにより、該線路の固有インピーダンスは損失による影響を受けず、上記行列は該固有インピーダンスに正規化される。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般には電気接続のシミュレーションに関し、より具体的には、チップまたは回路基板上の伝送線路における誘電損のＳＰＩＣＥシミュレーションに関する。
【０００２】
【従来の技術】伝送線路とは、集積回路（ＩＣ）チップ、マイクロチップおよび回路基板も含めて、電気信号を搬送する任意の導体を指す。伝送線路は、該伝送線路の特性に基づいて、固有の抵抗（Ｒ）およびインダクタンス（Ｌ）を持つ。また、伝送線路は、互いの線路の近さ、および線路間の誘電体に基づいて、固有のキャパシタンス（Ｃ）およびコンダクタンス（Ｇ）を持つ。これらは、伝送線路の単位長あたりの値で記述される。抵抗は、メートル当たりのオーム（Ｏ／ｍ）で測定され、インダクタンスは、メートル当たりのヘンリー（Ｈ／ｍ）で測定された自己インダクタンスであり、キャパシタンスは、メートルあたりのファラッド（Ｆ／ｍ）として測定された自己キャパシタンスであり、コンダクタンスは、メートル当たりのモーム（Ｏ^−１／ｍ）で測定された誘電損を表す。伝送線路の抵抗、インダクタンスおよびコンダクタンスは、表皮効果の損失に起因して、伝送される信号の周波数と共に変化する。周波数が増加するにつれ、コンダクタンスが増加し、すなわち短絡抵抗がゼロに収束していく。
【０００３】回路を設計するとき、伝送線路についての値を計算して、抵抗、インダクタンス、キャパシタンスおよびコンダクタンスの値を求めるのが望ましい。回路は、集積回路エンファシス（ＳＰＩＣＥ）シミュレーションを用いたシミュレーション・プログラムのようなソフトウェア・システムを使用してモデル化される。伝送線路の損失をモデル化する所望の方法は、抵抗がインダクタに直列接続され、これに、並列接続されたキャパシタおよびコンダクタンスが接続される集中素子モデルを介して行われる。
【０００４】
【発明が解決しようとする課題】表皮効果の損失をモデル化するため、Ｒ−Ｌタンク回路を用いて、抵抗およびキャパシタンスについての表皮効果を表すことができる。既存の方法は、導体を取り囲む誘電体によって引き起こされる誘電損をモデル化するのに正確な方法を提供しない。既存の方法は、単に、すべての周波数について同じ値のＧを用いている。これにより、広帯域の系において、特に周波数が１ＧＨｚを超えるにつれて、誤ったシミュレーションが引き起こされる。これは、周波数が高くなるにつれてゼロに近づくよう値Ｇがモデル化されるからである。より高い周波数において、Ｇは短絡回路としてモデル化され、これは、エネルギーのすべてが入力に向けて反射されることを示す。この方法は、入力信号が、１つの周波数において完全に正弦波である場合にだけ正確である。デジタル信号のような他の信号については、これは不正確である。なぜなら、エネルギーは、それがソース（源）に戻されるとき、実際には伝送線路に沿って損失するからである。したがって、高周波においても、伝送線路における誘電損を正確にモデル化する方法が必要とされている。
【０００５】
【課題を解決するための手段】コンピュータチップまたは回路基板上の線路のような伝送線路における誘電損を、ＳＰＩＣＥプログラムのような回路シミュレーションのアプリケーションを用いてモデル化する、ソフトウェアによる方法を開示する。線路の抵抗、自己インダクタンスおよび自己キャパシタンスは、直列に接続された抵抗およびインタクタおよび並列に接続されたキャパシタンスを持つ集中素子回路として計算されモデル化される。この方法は、線路を取り囲む媒体の誘電率、線路の長さおよび信号の周波数に関連する行列を用いる。この方法は、回路基板または集積回路チップの典型的な低損失状態を仮定し、それにより、線路の固有インピーダンスが損失によって影響を受けず、該行列は、固有インピーダンスに正規化される。
【０００６】
【発明の実施の形態】伝送線路に関連付けられる誘電損をシミュレートする方法およびシステムを開示する。図１は、集積回路（ＩＣ）チップまたは回路基板のような回路媒体１０を示す。媒体１０は、該媒体１０を通る信号を搬送する複数の伝送線路１２および１２’を持つ。伝送線路１２は、誘電体１４によって分離されている。
【０００７】図２は、伝送線路１２の図式的な回路モデルを示す。このモデルをＳＰＩＣＥアプリケーションのような回路のソフトウェア・シミュレーションに用いて、伝送線路１２および１２’のパフォーマンスを測定することができる。伝送線路は、抵抗（Ｒ）、自己インダクタンス（Ｌ）および自己キャパシタンス（Ｃ）を持つ。伝送線路１２はまた、誘電損の関数であるコンダクタンス（Ｇ）を持つ。これらの値は、この系（システム）の幾何学的配置にある程度依存して変わる。ＲおよびＧは、該系の損失を表す。ＬおよびＣは、伝送線路の集中インダクタンスおよびキャパシタンスを表す。一実施例においては、図２の回路モデルを複数回繰り返してポート−ポートに接続し、それぞれのモデルが、伝送線路１２の小セグメントを表すようにする。
【０００８】低めの周波数においては、図２に示される回路図は、伝送線路１２の特性を正確にモデル化する。中間領域の周波数（１０ＭＨｚ〜１００ＭＨｚ）においては、このモデルは、表皮効果として知られる現象のために、効力を失う。伝送線路は、一般には、その断面を均一に直流電流信号を搬送する。交流電流信号の場合には、伝送線路１２の内側部分よりも外側部分の方が、より多くの電流が搬送されることとなり、これが表皮効果として知られているものである。周波数が増加するにつれ、表皮効果はより顕著なものとなり、抵抗が増加する。
【０００９】図３は、表皮効果を考慮に入れた一方法における、伝送線路１２の回路モデルを示す。この回路図には、タンク抵抗Ｒ’およびタンクインダクタンスＬ’を持つＲ−Ｌタンク回路が付加されている。このＲ−Ｌタンクのみが、導体損失すなわち表皮効果を表している。上記の１ＧＨｚ以上のような高めの周波数において、このモデルは、誘電損（これは、導体１２を取り囲む誘電材料の減衰特性を表す）のためにまだ不正確である。コンダクタンスは、周波数の関数として誘電損を正確にはモデル化しない。ますます高い周波数においてこのモデルを用いると、コンダクタンスは、結果として短絡回路となり、エネルギーのすべてを駆動源に反射させてしまう。これは、導体１２を取り囲む誘電体においてエネルギーが損失する誘電損の実際のメカニズムとは反対である。整合負荷を用いた回路についてのテストはコンダクタンスの真の特性を表し、これを、散乱行列要素としてモデル化することができる。
【００１０】図４は、集中素子回路に並列に接続されるようモデル化されたＧのパフォーマンスを表す２ポートＳパラメータ行列を表す。ここで用いられるＳパラメータ行列［Ｓ］は、２ポート回路素子を表すのに使用される任意の行列を指している。散乱行列は、これらのポートに入射する電圧波を、これらのポートから反射される電圧波に関連づけるものであり、以下の式（１）のように表すことができる。
【００１１】
【数１】

式（１）
【００１２】この実施形態では、この行列を、１つの入力および１つの出力を持つ伝送線路に適用することができ、この場合、散乱行列は２次元行列である。この例では、Ｓ_１１およびＳ_２２が、ポート１および２における反射係数を表しており、Ｓ_１_２およびＳ_２１は、順方向および逆方向の伝送係数を表している。この方法は、回路基板またはＩＣチップの伝送線路１２の典型的な低損失状態を仮定する。この低損失状態においては、固有インピーダンスＺ_０は、損失によっては影響を受けない。散乱行列が、この構造の固有インピーダンスに正規化されると（すなわち、以下の式（２）を満たすと）、Ｓ_１１およびＳ_２２はゼロになる。
【００１３】
【数２】

式（２）
【００１４】したがって、Ｓ_２１およびＳ_１２は、以下の式（３）のようになる。ここで、ｆは、伝送線路上の信号の周波数（Ｈｚで表される）であり、ｃは、光速（３×１０８ｍ／ｓ）であり、ｌ（エル）は、伝送線路の長さをメートルで表したものであり、ε_ｒ’は、媒体１０の材料の誘電率の実数部（すなわち、誘電率の実効部分）である。また、ｔａｎδは、以下の式（４）のように表され、ここで、ε_ｒ”は、伝送線路１２が埋め込まれる媒体１０の材料の誘電率の虚数部である。
【００１５】
【数３】

式（３）

式（４）
【００１６】こうして、２つのポートを持つ上記の例においては、散乱行列を以下の式（５）のように書き表すことができる。
【００１７】
【数４】

式（５）
【００１８】図５は、入力デバイス３２０およびディスプレイデバイス３３０に接続されたプロセッサ３１０を有するコンピュータシステム３００を示す。プロセッサ３１０は、コンピュータシステム３００において、回路モデル３５０を記憶するメモリ３４０にアクセスする。回路シミュレーションソフトウェア３６０も、メモリ３４０に記憶されている。使用に際し、入力デバイス３２０は、ソフトウェア３６０を呼び出してモデル３５０に対し回路分析を実行するようプロセッサ３１０に指示するコマンドを受け取る。分析の結果を、ディスプレイデバイス３３０上に表示するようにしてもよい。
【００１９】図６は、誘電損をモデル化する方法のフローチャートを示す。この方法を、プロセッサ３１０によって実行するため、メモリ３４０内に、または任意の他のコンピュータ読み取り可能媒体内に記憶されたソフトウェアモジュールによって実現することができる。ステップ１００において、伝送線路の抵抗が計算される。ステップ１１０において、伝送線路１２の自己インダクタンスが計算される。ステップ１２０において、自己キャパシタンスが計算される。集中回路をモデル化するのに現在使用されている従来の方法を用いて、これらの値のそれぞれを計算することができる。ステップ１３０において、これらの値を用いて、２ポート集中回路モデルのＲ、Ｌ、Ｃの部分をモデル化する。ステップ１４０において、周波数依存のコンダクタンスを、自己キャパシタンスに並列接続された２ポート散乱行列としてモデル化する。モデル３５０をメモリ３４０に記憶し、ディスプレイデバイス３３０上に表示することができる。
【００２０】この発明は、上記の特定の実施形態に関して説明してきたけれども、様々な変形が可能である。この発明を、上記の本質的な精神および特質から離れることなく、特定の形で具体化することができる。さらに、この発明に整合した実施の様々な側面について、メモリに記憶されるものとして説明したけれども、ハードディスク、フロッピィディスクまたはＣＤ−ＲＯＭを含む補助記憶デバイス、またはインターネットまたは他のネットワークからの搬送波、またはＲＡＭまたは読み取り専用メモリ（ＲＯＭ）の他の形態のような、他のタイプのコンピュータプログラム製品またはコンピュータ読み取り可能媒体に記憶してそこから読み出すことができることは、当業者には明らかであろう。ここで説明した実施形態を、すべての点について制限的なものではなく例示的なものと考えるのが望ましく、この発明の範囲を定めるためには特許請求の範囲およびそれらと等価なものを参照すべきである。
【００２１】本発明は、以下の実施態様を含む。
【００２２】（１）伝送線路（１２）における誘電損をモデル化する方法であって、伝送線路の抵抗（１００）、自己インダクタンス（１１０）および自己キャパシタンス（１２０）を、信号が受け取られる第１のポートと、第２のポートを持つ集中素子回路としてモデル化するステップと、前記第２のポートに接続された散乱行列として誘電損をモデル化するステップと、を含む、伝送線路における誘電損をモデル化する方法。
【００２３】（２）前記散乱行列は、前記伝送線路の固有インピーダンスが損失によっては影響を受けない低損失状態に基づく値を使用し、これにより、前記第１および第２のポートの反射係数は、前記散乱行列が該固有インピーダンスに正規化された場合にゼロになるよう定められる、請求項１に記載の方法。
【００２４】（３）前記散乱行列は、前記信号の周波数と共に変化する値と、前記伝送線路が埋め込まれる媒体の誘電率に関連する値とを用いる、請求項１または２に記載の方法。
【００２５】（４）前記抵抗、前記インダクタンスおよび前記キャパシタンスを計算するステップをさらに含む、請求項１から請求項３のいずれかに記載の方法。
【００２６】（５）前記第２のポートに接続されたＲ−Ｌタンク回路を用いて表皮効果の抵抗および表皮効果のインダクタンスをモデル化するステップをさらに含む、請求項１から請求項４のいずれかに記載の方法。
【００２７】（６）回路シミュレーションソフトウェア（３６０）を用いて前記誘電損をモデル化する、請求項１から請求項５のいずれかに記載の方法。
【００２８】（７）伝送線路（１２）の抵抗（１００）を求めるステップと、前記伝送線路の自己インダクタンス（１１０）を求めるステップと、前記伝送線路の自己キャパシタンス（１２０）を求めるステップと、第１および第２のポートを持つ回路図として前記伝送線路のコンピュータモデルを作成するステップと、前記自己インダクタンスを表すインダクタと直列接続した抵抗器として抵抗をモデル化するステップと、前記伝送線路に接続されたキャパシタとして自己キャパシタンスをモデル化するステップと、前記第２のポートに接続された散乱行列として誘電損をモデル化するステップとを含み、前記散乱行列［Ｓ］は、広帯域の周波数にわたって前記伝送線路のコンダクタンスを表す、伝送線路をシミュレーションする方法。
【００２９】（８）前記散乱行列は、前記伝送線路が埋め込まれる媒体の誘電率に関連する値を用いる、請求項７に記載の方法。
【００３０】（９）前記伝送線路は、回路シミュレーションソフトウェア（３６０）を用いてシミュレートされる、請求項７または８に記載の方法。
【００３１】（１０）前記誘電損をモデル化するステップは、以下に示す２×２行列を用いるステップをさらに含む、請求項７から９のいずれかに記載の方法。
【数５】

【発明の効果】高周波においても、伝送線路における誘電損を正確にモデル化することができる。
【図面の簡単な説明】
【図１】チップ上の伝送線路の構成を示す図。
【図２】集中素子回路を概略的に示す図。
【図３】Ｒ−Ｌタンクを持つ集中素子回路を概略的に示す図。
【図４】２ポート散乱行列に接続された集中素子回路を概略的に示す図。
【図５】本発明の一実施形態に従う方法を使用する、コンピュータシステムのブロック図。
【図６】本発明の一実施形態に従う方法のフローチャート。
【符号の説明】
１０回路媒体
１２１２’ 伝送線路
１４誘電体

【特許請求の範囲】
【請求項１】伝送線路における誘電損をモデル化する方法であって、伝送線路の抵抗、自己インダクタンスおよび自己キャパシタンスを、信号が受け取られる第１のポートと、第２のポートとを持つ集中素子回路としてモデル化するステップと、前記第２のポートに接続された散乱行列として前記誘電損をモデル化するステップと、を含む、伝送線路における誘電損をモデル化する方法。

【図１】