信号系列生成回路、信号系列生成方法、信号系列生成プログラム及び通信システム
【課題】 システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成する。
【解決手段】 本発明の信号系列生成回路は、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段とを備える。
【解決手段】 本発明の信号系列生成回路は、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号系列生成回路、信号系列生成方法、信号系列生成プログラム及び通信システムに関し、例えば、物品や個体の識別や認証などのためのユニークな個別データ（ＩＤ）の生成に適用し得るものである。
【背景技術】
【０００２】
近年、製造工程の自動化システムや物流システムの効率化が必要とされており、物品の効率的な識別システムが必要とされている。効率的な識別システムとは、（１）物品に付加する識別媒体が安価、（２）周辺環境（ノイズや汚れなど）の影響を受け難い、（３）個別データの識別の仕組みが単純でシステム運用に費用がかからない、などの特徴を持つことにより実現可能となる。
【０００３】
Ｍ系列は、擬似不規則系列の一つで拡散符号通信などに用いられており、シフトレジスタにより発生される確定的信号でありながら、その統計的性質が真の不規則信号に似ている。このようなＭ系列を、物品や個体の識別や認証などのための個別データとして利用することも既になされている（例えば、特許文献１参照）。
【０００４】
在庫管理や入退室管理などで用いられる、物品や個体の識別システムとして、バーコードシステムや無線タグ（ＲＦＩＤ）を利用したシステムがある。例えば、無線タグを利用したシステムにＭ系列を適用した場合には、他の無線タグとの干渉が少ない、一度に複数の無線タグをアクセス可能である、などの利点を有する。
【特許文献１】特開２００４−１４３８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
個体の識別や認証などのための個別データ生成に用いる信号としては、多量の情報をのせられること、および耐雑音性の高いものが要求されている。
【０００６】
例えば、バーコードシステムの場合、バーコードの印字された表面が汚れてしまい、バーコードから読み取った信号に雑音が混入されると、物品や個別の認識が不可能になることも生じる。また、ＲＦＩＤシステムであっても、電磁ノイズの多い場合はもちろんのこと、周辺環境による反射や吸収により電波信号が乱されて識別不能となることは頻繁に起き得る。
【０００７】
Ｍ系列は他の信号系列に比較すると、耐雑音性が高いものであるが、Ｍ系列を適用したとしても、雑音が問題となることがあり、Ｍ系列単独ではのせられる情報量が十分でない場合もある。
【０００８】
さらに、ＲＦＩＤシステムのような複数のＲＦＩＤタグの同時読取を実行するシステムであれば、おのおのの識別用の信号はユニークであっても、同時読取によって多くの識別用の信号が重なった場合には、各識別用信号を弁別できない恐れがある。
【０００９】
因みに、携帯電話に代表される大規模な通信システムであれば、符号長を長くするなど、比較的雑音に強いシステムを構築可能だが、システムが複雑で運用に多大なコストを必要としてしまう。
【００１０】
そのため、システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成し得る信号系列生成回路、信号系列生成方法及び信号系列生成プログラムが望まれており、そのような信号系列の生成方法などを適用した通信システムが望まれている。
【課題を解決するための手段】
【００１１】
第１の本発明の信号系列生成回路は、（１）２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、（２）生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、（３）遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、（４）上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段とを備えたことを特徴とする。
【００１２】
第２の本発明の信号系列生成方法は、複数Ｍ系列生成手段、可変遅延付与手段、加算手段及びビット幅拡張手段を有し、（１）上記複数Ｍ系列生成手段が、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成し、（２）上記可変遅延付与手段が、生成された複数のＭ系列にそれぞれ、遅延を付与し、（３）上記加算手段が、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力し、（４）上記ビット幅拡張手段が、上記加算手段から出力された信号系列のＰビット毎を、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換することを特徴とする。
【００１３】
第３の本発明の信号系列生成プログラムは、コンピュータを、（１）２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、（２）生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、（３）遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、（４）上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段として機能させることを特徴とする。
【００１４】
第４の本発明の通信システムは、第１の本発明の信号系列生成回路と、通信手段を用いて、上記信号系列生成回路で生成した個別データをＩＤとして利用することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成することができ、又は、そのような信号系列を利用することができる。
【発明を実施するための最良の形態】
【００１６】
（Ａ）主たる実施形態
以下、本発明による信号系列生成回路、信号系列生成方法、信号系列生成プログラム及び通信システムの一実施形態を、図面を参照しながら詳述する。
【００１７】
（Ａ−１）無線タグの個別データ書込装置の構成
信号系列生成回路、信号系列生成方法及び信号系列生成プログラムの一実施形態は、無線タグの個別データ書込装置に適用されている。
【００１８】
図１は、無線タグの個別データ書込装置の構成を示すブロック図であり、図３は、図１の信号系列生成部の構成を示すブロック図である。
【００１９】
図１において、無線タグの個別データ書込装置１は、管理番号／遅延用データ変換部２、実施形態に係る信号系列生成部３、ビット幅拡張部４、個別データ書込部５、データ対応付け記憶部６、及び、制御部７を有する。信号系列生成部３及びビット幅拡張部４が、実施形態の信号系列生成回路に相当する。
【００２０】
管理番号／遅延用データ変換部２は、個別データが記憶されていない白紙の無線タグが新たに書込み対象となったときに、制御部７から与えられた管理番号を、後述する遅延用データ群Ｒ０〜Ｒｒに変換して信号系列生成部３に与えるものである。
【００２１】
信号系列生成部３は、ハードウェア的に構成されていても良く、また、信号系列生成プログラムをＣＰＵが実行することにより機能が実現されるソフトウェア的に構成されたものであっても良く、いずれで実現されたとしても、機能的には図３に示すような詳細構成を有する。なお、詳細構成については後述する。信号系列生成部３は、後述する詳細構成と、管理番号／遅延用データ変換部２から与えられた遅延用データ群とによって定まる、ビット幅の拡張前の個別データを生成するものである。ここで、信号系列生成部３から出力される個別データは、「１」及び「０」のビットの頻度がほぼ等しいものである。
【００２２】
ビット幅拡張部４は、信号系列生成部３から出力された個別データのビット幅を拡張すると共に、「１」のビットの割合を、「０」のビットの割合より十分に小さくするものである。ビット幅拡張部４によるビット幅の拡張方法として、パルス位置変調（ＰＰＭ）方式を適用することができる。
【００２３】
図２は、ビット幅拡張部４によるビット幅の拡張方法の一例（ＰＰＭ方式）の説明図である。図２の例は、４ビット毎に、１６ビット幅に拡張する例を示している。
【００２４】
信号系列生成部３から出力された個別データが、図２（Ａ）に示すように、「０００００１０１００…」であったとする。この個別データを４ビットずつ切り分ける。すなわち、「００００」、「０１０１」、「００…」に切り分ける。各４ビットを、１６進表記０〜９、Ａ（＝１０）〜Ｆ（＝１５）に置き換え、１６ビット中、１６進表記における数字が表すビット位置だけ「１」とし、他のビット位置を全て「０」にする。例えば、最初の４ビットは「００００」であるので１６進表記で「０」となり、図２（Ｂ）に示すように、ビット（ｂｉｔ）０〜ビットＦのうち、１６進表記「０」をビット順番とするビット０が「１」をとり、他のビット１〜ビットＦが「０」をとるデータに変換される。２番目の４ビットは「０１０１」であるので１６進表記で「５」となり、図２（Ｂ）に示すように、ビット（ｂｉｔ）０〜ビットＦのうち、１６進表記「５」をビット順番とするビット５が「１」をとり、他のビット０〜ビット４、ビット６〜ビットＦが「０」をとるデータに変換される。すなわち、４ビットの１６進表記が「ｘ」であれば、ビットｘが「１」をとり、他の全てのビットが「０」をとるデータに変換される。図２の例では、「１」のビットの割合１／１６は、「０」のビットの割合１５／１６より十分に小さくなる。
【００２５】
図２の例は、４ビット毎に１６ビット幅に拡張するものを示したが、５ビット毎に３２ビット幅に拡張するなど、他の拡張方法を適用しても良いことは勿論である。
【００２６】
個別データ書込部５は、例えば、白紙の無線タグを当初はロット単位分だけ貯蔵している第１貯蔵部や、この第１貯蔵部から１枚の無線タグを繰り出して書込み位置にセットする繰り出し機構部や、書込み位置にセットされた白紙の無線タグにビット幅拡張部４から出力されたビット幅拡張後の個別データを書き込む書込み実行部や、個別データが書き込まれた無線タグを貯蔵する第２貯蔵部や、個別データが書き込まれた無線タグを書込み位置から第２貯蔵部へ移動させる移動機構部等を備え、白紙の無線タグに、個別データを書き込むものである。なお、少なくとも個別データを書き込む書込み実行部を備えていれば良い。
【００２７】
データ対応付け記憶部６は、遅延用データ群（又は管理番号）と、ビット幅拡張後の個別データとを対応付けて記憶するものである。ビット幅拡張後の個別データをそのまま格納しても良いが、この実施形態の場合、後述する相互相関処理の精度を考慮し、ビット幅拡張後の個別データの１ビットをそれぞれ、同一値の３ビットに引き延ばして格納するものとする。すなわち、ビット幅拡張後の個別データのビット「０」は「０００」として格納され、ビット幅拡張後の個別データのビット「１」は「１１１」として格納される。
【００２８】
この記憶された対応付けデータは、製造工程の自動化システムや物流システムなどの、無線タグからのデータを処理するデータ処理システムによって、識別用又は認証用として利用されるものである。なお、ビット幅拡張後の個別データをＩＤとして利用するシステムであっても良く、また、遅延用データ群（又は管理番号）をＩＤとして利用するシステムであっても良い。後述する通信システム及び通信方法は、ビット幅拡張後の個別データをＩＤとして利用するシステムを想定している。
【００２９】
制御部７は、当該個別データ書込装置１の全体を制御し、上述したように、白紙の無線タグにビット幅拡張後の個別データを書き込むようにさせるものである。ここで、制御部７は、白紙の無線タグに対し、ビット幅拡張後の個別データに加え、フラグシーケンスなどの同期確立用のデータ部分も併せて、書き込むようにすることが好ましい。
【００３０】
実施形態の信号系列生成部３は、図３に示すように、ｒ＋１個のＭ系列生成部１０−０〜１０−ｒと、全てのＭ系列生成部１０−０〜１０−ｒからのＭ系列の排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）をとる、加算手段である排他的論理和回路１１とを有する。
【００３１】
各Ｍ系列生成部１０−０〜１０−ｒはそれぞれ、複数Ｍ系列生成手段であるＭ系列生成本体２０−０〜２０−ｒと、可変遅延付与手段である可変遅延器２１−０〜２１−ｒとでなる。
【００３２】
Ｍ系列生成本体２０−０〜２０−ｒはそれぞれ、次数ｎの異なる特性多項式ｆ０（ｘ）〜ｆｒ（ｘ）に従うＭ系列を発生するものであり、ｎ段のシフトレジスタＳＲ０〜ＳＲｒと、特性多項式によって定まる段の出力の排他的論理和をとる１又は複数の排他的論理和回路ＥｘＯＲ０１〜ＥｘＯＲｒ１とでなる周知の構成を有する。
【００３３】
この実施形態の場合、Ｍ系列生成本体２０−０〜２０−ｒが発生するｒ＋１個のＭ系列は、その任意の２個ずつが全て、プリファードペア（ｐｒｅｆｅｒｒｅｄ ｐａｉｒ）の関係になっている。ここで、Ｍ系列について、同じ次数のＭ系列で異なる特性多項式をもつＭ系列との相互相関関数の最大値が最小になるＭ系列のペアは、プリファードペアと呼ばれている。なお、プリファードペアについては、例えば、文献Ａ「Ｄ．Ｖ．Ｓａｒｗａｔｅ ａｎｄ Ｍ．Ｂ．Ｐｕｒｓｌｅｙ，“Ｃｒｏｓｓｃｏｒｒｅｌａｔｉｏｎ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｐｓｅｕｄｏｒａｎｄｏｍ ａｎｄ Ｒｅｌａｔｅｄ Ｓｅｑｕｅｎｃｉｅｓ”，ＰＲＯＣ．ＩＥＥＥ，Ｖｏｌ．６８，Ｎｏ．５，ｐｐ．５９３−６１９，１９８０．」に記載されている。
【００３４】
可変遅延器２１−０〜２１−ｒはそれぞれ、対応するＭ系列生成本体２０−０〜２０−ｒが生成したＭ系列を指示された分だけ遅延させて、排他的論理和回路１１に与えるものである。可変遅延器２１−０〜２１−ｒにおける遅延量は必ずしも同一ではなく、これら遅延量の組み合わせが、当該信号系列生成部３が生成する個別データのユニーク性を規定する１つのパラメータとなっている。
【００３５】
この実施形態の場合、Ｍ系列の周期２ｎ−１より短い任意の遅延量を簡単な構成で与えることができるように、可変遅延器２１−０〜２１−ｒはそれぞれ、対応するＭ系列生成本体２０−０〜２０−ｒにおけるシフトレジスタＳＲ０〜ＳＲｒの各段の値にそれぞれ、設定された値を乗算する乗算器群Ｄ０〜Ｄｒと、対応する乗算器群Ｄ０〜Ｄｒの出力の排他的論理和をとる排他的論理和回路ＥｘＯＲ０２〜ＥｘＯＲｒ２とでなる。
【００３６】
各乗算器群Ｄ０〜Ｄｒに設定されるｎ個のデータは、管理番号／遅延用データ変換部２から与えられた遅延用データＲ０〜Ｒｒである。例えば、乗算器群Ｄ０には、遅延用データＲ０｛ｒ０，０，…，ｒ０，ｎ−１｝が設定される。
【００３７】
（Ａ−２）遅れたＭ系列を得る方法
次に、可変遅延器２１−０〜２１−ｒを、図３に示すような演算構成によって実現できることを、図４に示すＭ系列生成本体及び可変遅延器のモデルを用いて説明する。
【００３８】
Ｍ系列は、ｎ段のシフトレジスタＳＲのある初期状態が与えられれば、それから後の全ての状態が定まるから、任意の遅延量ｄだけ遅れたＭ系列ｘｄは、シフトレジスタＳＲの各段の内容ｘ０、…、ｘｎ−１の（１）式で表される線形結合で与えられることが分かる。
【００３９】
ｘｄ＝ｒ０ｘ０＋ｒ１ｘ１＋ｒ２ｘ２＋…＋ｒｎ−１ｘｎ−１ …（１）
係数ｒｉ（ｉは０〜（ｎ−１））は「０」又は「１」をとり、係数ｒｉが分かれば、シフトレジスタＳＲのどの段の出力を加算すれば良いかが分かる。
【００４０】
遅延量ｄは、Ｍ系列の１周期２ｎ−１より短い範囲の値をとることができ、シフトレジスタＳＲの段数ｎより小さい値をとることも、段数ｎ以上をとることもあり得る。
【００４１】
遅延量ｄがシフトレジスタＳＲの段数ｎより小さいときは、シフトレジスタＳＲの遅延量ｄに応じた段ｊから、遅延したＭ系列を取り出すことができる。この場合は、その段ｊの内容ｘｊに対する係数ｒｊだけを「１」とし、他の段の内容に対する係数を全て「０」とすれば良い。
【００４２】
遅延量ｄがシフトレジスタＳＲの段数ｎ以上の場合を検討する。遅延されたＭ系列ｘｄをＭ系列生成本体に係る特性多項式ｆ（ｘ）で割ったとした場合、次の（２）式が成立する。（２）式において、Ｑ（ｘ）は商、Ｒ（ｘ）は剰余の多項式である。
【００４３】
ｘｄ＝Ｑ（ｘ）ｆ（ｘ）＋Ｒ（ｘ） …（２）
（２）式の右辺に着目する。ここで、剰余多項式Ｒ（ｘ）の次数はｎより小さく、Ｑ（ｘ）ｆ（ｘ）における、剰余多項式Ｒ（ｘ）に委ねている次数部分は０である。ここで、（１）式の右辺と同様な次数を考慮すると、（２）式は、（３）式のように書くことができる。
【００４４】
ｘｄ＝Ｒ（ｘ） …（３）
（１）式と（３）式との比較から、剰余多項式Ｒ（ｘ）の係数が、遅延量ｄだけ遅れたＭ系列ｘｄを形成させるための、ｒ０〜ｒｎ−１になっている。すなわち、遅延量ｄだけ遅れたＭ系列ｘｄを形成させるためには、ｘｄを特性多項式ｆ（ｘ）で割って得られた剰余多項式Ｒ（ｘ）の係数を取り出せば良い。
【００４５】
（Ａ−３）無線タグの個別データ書込装置の動作
次に、無線タグの個別データ書込装置の動作を説明する。
【００４６】
制御部７は、新たな白紙の無線タグが書込み対象となったときには、信号系列生成部３の全てのシフトレジスタＳＲ０〜ＳＲｒに初期値を設定させると共に、書込み対象の無線タグに関する管理番号を管理番号／遅延用データ変換部２に与える。管理番号／遅延用データ変換部２は、管理番号を遅延用データ群Ｒ０〜Ｒｒに変換し、信号系列生成部３の乗算器群Ｄ０〜Ｄｒに設定させる。
【００４７】
このような初期化処理が終了すると、制御部７は、信号系列生成部３に対して、クロックに基づいた動作を起動させる。
【００４８】
Ｍ系列生成部１０−０のＭ系列生成本体２０−０は、クロック毎に、シフトレジスタＳＲ０の段の内容を書き換える。可変遅延器２１−０の乗算器群Ｄ０は、シフトレジスタＳＲ０の段の内容に対し、設定された遅延用データ群Ｒ０の値を乗算し、乗算結果が、排他的論理和回路ＥｘＯＲ０２によって加算（排他的論理和）され、遅延用データ群Ｒ０の値に応じた遅延量だけ遅延されたＭ系列ａ０（ｊ＋ｄ０）として出力される。
【００４９】
他のＭ系列生成部１０−１〜１０−ｒも同様に動作し、遅延されたＭ系列ａ１（ｊ＋ｄ１）〜ａｒ（ｊ＋ｄｒ）を出力する。
【００５０】
排他的論理和回路１１は、全てのＭ系列生成部１０−０〜１０−ｒからの遅延されたＭ系列ａ０（ｊ＋ｄ０）〜ａｒ（ｊ＋ｄｒ）を加算（排他的論理和）して個別データとして出力する。
【００５１】
出力された個別データは、ビット幅拡張部４によって、ビット幅が拡張されると共に、「１」のビットの割合を、「０」のビットの割合より十分に小さくされる。
【００５２】
ビット幅拡張後の個別データは、個別データ書込部５によって、書込み対象の無線タグに書き込まれる。また、データ対応付け記憶部６によって、遅延用データ群（又は管理番号）と、ビット幅拡張後の個別データとが対応付けて記憶される。
【００５３】
（Ａ−４）信号生成の考え方
Ｍ系列については、同じ次数のＭ系列で、異なる特性多項式をもつＭ系列との相互相関関数の最大値が最小になるＭ系列のペアは、上述のように、プリファードペアと呼ばれている。互いにプリファードペアになるＭ系列の個数の最大値Ｈは、図５に示すようになることが分かっている（上記文献Ａ参照）。しかし、具体的にどのペアがプリファードペアになるかということは示されていない。
【００５４】
この実施形態は、互いにプリファードペアになるＭ系列を組み合わせて発生させた系列は、互いに相関の小さい系列になることに着目したものである。
【００５５】
図５において、仮に、互いにプリファードペアになる集合の最大のもの（要素数はＨ）を全て信号発生に用いるとすると、ｎ×Ｈが大きいほど沢山の情報を送ることができる。互いにプリファードペアになる集合要素の最大値がＨとなる組み合わせがｒ個あったとすると、送ることのできる情報は、合計ｒ×２ｎ×Ｈ個となる。
【００５６】
この実施形態は、２つのＭ系列を用いるＧｏｌｄ系列や、３つのＭ系列を用いるＫａｓａｍｉ系列などとは異なり、互いにプリファードペアになるＨ個のＭ系列の全て又はその大半を用いて、そのそれぞれに遅延を与えた後、加算することにより、入れる情報の型を大きくした干渉の少ない信号系列の発生法である。
【００５７】
図５によると、Ｍ系列の次数ｎと、プリファードペアになる個数の最大値Ｈとの積が大きいほど、載せられる情報は大きくなるので、次数ｎとして７を例に選んで信号の発生法を説明する。
【００５８】
次数７については、特性多項式の総数が１８であることが分かっているから、この中から６個（最大値Ｈ）選んで、その中のいずれのペアもプリファードペアになる組み合わせを探索した結果、図６に示される１８組のＭ系列を見出した。
【００５９】
なお、図６における特性多項式を規定する値は８進表示であり、以下のようなことを表している。次数は７ではないが、特性多項式ｆ（ｘ）＝１＋ｘ４＋ｘ５＋ｘ６＋ｘ８の場合を例とする。この場合に、各べき乗の係数を０、１で表し、係数だけを取り出して表現すると、特性多項式ｆ（ｘ）を、ｆ（ｘ）＝１０００１１１０１（２進数）のように表現することができる。このような２進表示を８進表示すると、特性多項式ｆ（ｘ）を、ｆ（ｘ）＝４３５（８進数）のように表現することができる。図６は、このような８進表示を適用している。
【００６０】
図６の１８組中の１組を選択し、その１組の６個の特性多項式ｆ０（ｘ）〜ｆ５（ｘ）に従うように、図３の信号系列生成部３を形成するｒ＋１個（＝Ｈ個＝６個）の７次のＭ系列生成部１０−０〜１０−ｒを形成する。また、遅延用データ群Ｒ０〜Ｒｒも、選択した組の６個の特性多項式ｆ０（ｘ）〜ｆ５（ｘ）を利用して得る。
【００６１】
７次のＭ系列を用いる場合の信号の生成は、Ｍ系列生成部１０−０〜１０−ｒの個数が６個であるので、（４）式のようになる。
【数１】
【００６２】
信号系列生成部３から出力された個別データは、干渉も少ない多量の情報量を載せることができる耐雑音性の良い信号系列となっている。しかしながら、この信号系列は「１」及び「０」が概ね同量混在しているため、無線タグ読取装置が複数の無線タグの同時読取が可能なシステムに、この信号系列を適用した場合、各信号の「１」が重なり、受信信号から各信号を弁別し難くなる。
【００６３】
そのため、ビット幅拡張部４によって「１」のビットの割合を、「０」のビットの割合より十分に小さくなるようにビット幅を拡張することとした。
【００６４】
（Ａ−５）無線タグ通信システム及び通信方法
図７は、上述した個別データ書込装置１０によって、拡張された個別データが書き込まれた無線タグとの通信を行う無線タグ通信システムの構成を示すブロック図である。
【００６５】
図７において、無線タグ通信システム３０は、無線タグ３１と、無線タグリーダ３２と、上位装置３３とを有する。
【００６６】
無線タグ３１は、上述した個別データ書込装置１０によって、拡張された個別データが書き込まれたものであり、物品や個体の識別や認証などの管理のために、物品や個体に取り付けられたり、個体が所持したりするものである。無線タグ３１は、ループ状の送受信アンテナ４０と、拡張された個別データを記録している個別データメモリ４１と、当該無線タグ３１の動作を制御する制御部４２と、無線タグリーダ３２からの質問信号を受信して制御部４２に与えると共に、制御部４２が個別データメモリ４１から読み出した拡張された個別データを送信させる送受信部４３とを有する。
【００６７】
例えば、ループ状の送受信アンテナ４０と、送受信部４３若しくは制御部４２の一部構成要素とによって、質問信号のキャリア周波数に共振する共振回路（例えばＬＣ共振回路）が構成され、共振によって、当該無線タグ３１の動作電源が得られるようになされている。また、個別データメモリ４１は不揮発性メモリであることが好ましい。無線タグ３１及び無線タグリーダ３２間のデジタル変調方式は問われないものであるが、例えば、ＡＳＫ（振幅シフトキーイング）変調方式、ＦＳＫ（周波数シフトキーイング）変調方式、ＰＳＫ（位相シフトキーイング）変調方式を適用可能である。
【００６８】
無線タグリーダ３２は、上位装置３３の制御下で、自己の周囲に対し、質問信号を放射し、当該無線タグリーダ３２の近傍に存在している無線タグ３１の拡張された個別データを取得するものである。無線タグリーダ３２は、無指向性若しくは指向性の送受信アンテナ５０と、送信系及び受信系を切り分けるデュプレックス部５１と、制御部５４から与えられたベースバンドの質問信号をデジタル変調してデュプレックス部５１に与える送信部５２と、デュプレックス部５１からの受信信号をベースバンド信号に変換し、さらに、２値（デジタル値）信号に変換する受信部５３と、質問信号を放射させると共に、当該無線タグリーダ３２の近傍に存在している無線タグ３１に割り当てられている拡張された個別データの同定を行う制御部５４と、上述したデータ対応付け記憶部６と同様な遅延用データ群（又は管理番号）とビット幅拡張後の個別データとの対応付け情報を記憶している参照用データベース５５と、制御部５４の同定処理時に得られたビット幅拡張後の個別データ若しくは遅延用データ群（又は管理番号）の候補をバッファリングする候補格納部５６とを有する。
【００６９】
無線タグリーダ３２としては、少なくとも送受信アンテナ５０、送信部５２、受信部５３、制御部５４を備えていれば良い。
【００７０】
この実施形態の場合、受信部５３は、ベースバンド信号を２値（デジタル値）信号に変換する際のサンプリングレートとしては、無線タグ３１が出力するビット幅拡張後の個別データのサンプリングレートの３倍（他の２以上の整数倍であっても良い）のレートを適用する。この３倍のレートでサンプリングされた個別データを制御部５４にそのまま出力するか、若しくは、雑音除去処理を行ってから制御部５４に出力する。受信部５３が得たベースバンド信号が図８のような場合には、縦線で示すサンプリングタイミングでサンプリングされる。図８の場合、このサンプリングによって雑音ＮＩ１及びＮＩ２が除去されるが、仮に、「１」とサンプリングされたとする。例えば、「１」はその前後のいずれかも「１」でなければ「０」に置き換えるというノイズ除去ルールを適用すれば、雑音ＮＩ１及びＮＩ２が仮に「１」とサンプリングされたとしても「０」に置き換えられて雑音が除去される。
【００７１】
制御部５４は、以下のようにして、近傍に存在している無線タグ３１に割り当てられている拡張された個別データを同定する。制御部５４は、受信部５３から与えられたサンプリングデータを内部にバッファリングする。ここで、バッファリングは、例えば、「１」が到来した以降に行う。
【００７２】
そしてまず、バッファリングした先頭の「１」が、拡張された個別データにおけるビット０の位置（図２参照）での値であると仮定して、参照用データベース５５に格納されている拡張後の個別データ（サンプリングレートが３倍に引き延ばされている）のうち、ビット０の位置の値が「１」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部５６に格納する。
【００７３】
ここで、サンプリングレートが３倍にされているので、ビット０の位置も３等分し、ビット０の最初の３等分の位置、ビット０の２番目の３等分の位置、ビット０の最後の３等分の位置毎に相関を求めて候補を得るようにしても良い。
【００７４】
また、全期間の相関値を求めた場合、無線タグリーダ３２の周囲に多くの無線タグ３１が存在する場合には、該当する無線タグ３１の個別データとの相関値であっても小さくなってしまう。そこで、参照用データベース５５に格納されている個別データを基準とし、この参照側の個別データで「１」をとる期間だけに限定して（マスキングをして）相関値を求めるようにしても良い。
【００７５】
次に、バッファリングした先頭の「１」が、拡張された個別データにおけるビット１の位置（図２参照）での値であると仮定して、参照用データベース５５に格納されている拡張後の個別データのうち、ビット１の位置の値が「１」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部５６に格納する。
【００７６】
これ以降、同様に、バッファリングした先頭の「１」が、拡張された個別データにおけるビットｘ（ｘ＝２〜１５のいずれか）での値であると仮定して、参照用データベース５５に格納されている拡張後の個別データのうち、ビットｘの位置の値が「１」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部５６に格納する。
【００７７】
制御部５４は、ビット１５での候補探索を終了したときに、候補格納部５６に格納されている候補のデータを上位装置３３に送出する。なお、質問信号の送信と候補探索とを複数回実行し、複数回の探索で所定回数（例えば過半数）以上で候補となったものを上位装置３３に送出するようにしても良い。
【００７８】
以上では、受信して得たベースバンド信号から、個別データを同定する処理を無線タグリーダ３２が実行するものを示したが、上位装置３３が個別データを同定する処理を実行するようにしても良い。
【００７９】
（Ａ−６）実施形態の効果
上記実施形態は、発生が容易なＭ系列を用いて、互いにプリファードペアになるＨ個（例えば、７次の場合、Ｈ＝６、１１次の場合、Ｈ＝４）のＭ系列に、それぞれ遅延を加えた後、排他的論理和によって加算して信号系列（拡張前の個別データ）を得、その後、ビット幅を拡張して出力する個別データ（拡張後の個別データ）を生成するようにしたので、互いに相互相関が小さく、干渉も少ない多量の情報量を載せることができる耐雑音性の良い信号系列を生成することができる。
【００８０】
載せられる情報量としては、例えば、７次のＭ系列（系列長１２７）を用いる場合、１８×２４２個の情報量になり、極めて多量の情報量を載せることができる。
【００８１】
しかも、この系列は異なる情報を持つほかの系列とは相関が小さく、かつ耐雑音特性も優れているため、上記実施形態のような無線タグ等を利用した物品や個体の識別又は認証システムなどに応用すると極めて大きな効果をもたらすことができる。
【００８２】
特に、リーダが複数の無線タグの同時読み取り機能を備えている場合であっても、ビット拡張によって、「１」区間の衝突をほとんどなくすことができ、無線タグ等を利用した物品や個体の識別又は認証システムなどに応用すると極めて大きな効果をもたらすことができる。
【００８３】
（Ｂ）他の実施形態
上記では、本発明の信号系列生成回路を、無線タグの個別データ書込装置に適用したものを示したが、本発明の信号系列生成回路の用途はこれに限定されるものではない。例えば、認証側の装置に、本発明の信号系列生成回路を適用することができる。例えば、遅延データ群でなるパスワード又はＩＤをキーボードなどから入力させ、その入力された遅延データ群で生成させた信号系列と、無線タグから読み取った信号系列との照合によって、認証や識別を行うようにしても良い。また例えば、バーコードとして記述するための信号系列を、本発明の信号系列生成回路によって生成するようにしても良い。
【００８４】
また、上記実施形態では、生成されたＭ系列を遅延させる構成が、乗算器群と排他的論理和とでなるものを示したが、他の可変遅延構成を適用するようにしても良い。例えば、遅延量の範囲が狭いものであれば、遅延用のシフトレジスタと、その遅延用のシフトレジスタの任意の段の出力を取り出す構成を、可変遅延構成とするようにしても良い。
【００８５】
さらに、上記実施形態では、互いにプリファードペアになる最大個数（Ｈ）分のＭ系列を発生させ、遅延を付与して加算するものを示したが、Ｍ系列の発生数を、最大個数（Ｈ）より少なくするようにしても良く、また、発生数そのものも可変できるようにしても良い。
【００８６】
本発明で用いる無線タグとしては、特に限定されるものではないが、電池を内蔵し自ら電波を発信するものや外部の電波を利用してデータのやり取りをするものなどを用いることができる。さらには、電磁誘導を利用したものや、放射電磁界を利用したものなどを用いることができる。無線タグにおける電気回路（アンテナ回路）としては、コイル状やダイポール型などを挙げることができる。
【００８７】
上記実施形態の通信システムでは、無線タグに拡張後の個別データが記憶されたものを示したが、拡張後の個別データのサンプリングレートを高めた個別データを記憶させ、質問信号の到来時に送信させるようにしても良い。また、無線タグに個別データを記憶させるのではなく、無線タグに信号系列生成回路を搭載すると共に、遅延データ群を記憶させ、質問信号の到来時に、個別データの生成処理を行って送信させるようにしても良い。
【００８８】
本発明の通信システムは無線タグ通信システムに限定されない。例えば、バーコードから信号系列を読取って処理するような通信システムに対しても、本発明を適用することができる。
【図面の簡単な説明】
【００８９】
【図１】実施形態に係る信号系列生成回路を適用した、無線タグの個別データ書込装置の構成を示すブロック図である。
【図２】実施形態に係るビット幅拡張部でのビット幅の拡張方法の説明図である。
【図３】実施形態に係る信号系列生成部の構成を示すブロック図である。
【図４】実施形態における遅れたＭ系列を得る方法を説明するためのＭ系列生成本体及び可変遅延器のモデルを示すブロック図である。
【図５】Ｍ系列の次数と、互いにプリファードペアになるＭ系列の最大個数との関係を示す説明図である。
【図６】次数７のＭ系列で、互いにプリファードペアになる最大個数のＭ系列の特性多項式を示す説明図である。
【図７】実施形態に係る通信システムの構成を示すブロック図である。
【図８】図７の受信部のサンプリング処理の説明図である。
【符号の説明】
【００９０】
３…信号系列生成部、４…ビット幅拡張部、６…データ対応付け記憶部、１０−０〜１０−ｒ…Ｍ系列生成部、１１…排他的論理和回路、２０−０〜２０−ｒ…Ｍ系列生成本体、２１−０〜２１−ｒ…可変遅延器、３０…無線タグ通信システム、３１…無線タグ、３２…無線タグリーダ。
【技術分野】
【０００１】
本発明は、信号系列生成回路、信号系列生成方法、信号系列生成プログラム及び通信システムに関し、例えば、物品や個体の識別や認証などのためのユニークな個別データ（ＩＤ）の生成に適用し得るものである。
【背景技術】
【０００２】
近年、製造工程の自動化システムや物流システムの効率化が必要とされており、物品の効率的な識別システムが必要とされている。効率的な識別システムとは、（１）物品に付加する識別媒体が安価、（２）周辺環境（ノイズや汚れなど）の影響を受け難い、（３）個別データの識別の仕組みが単純でシステム運用に費用がかからない、などの特徴を持つことにより実現可能となる。
【０００３】
Ｍ系列は、擬似不規則系列の一つで拡散符号通信などに用いられており、シフトレジスタにより発生される確定的信号でありながら、その統計的性質が真の不規則信号に似ている。このようなＭ系列を、物品や個体の識別や認証などのための個別データとして利用することも既になされている（例えば、特許文献１参照）。
【０００４】
在庫管理や入退室管理などで用いられる、物品や個体の識別システムとして、バーコードシステムや無線タグ（ＲＦＩＤ）を利用したシステムがある。例えば、無線タグを利用したシステムにＭ系列を適用した場合には、他の無線タグとの干渉が少ない、一度に複数の無線タグをアクセス可能である、などの利点を有する。
【特許文献１】特開２００４−１４３８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
個体の識別や認証などのための個別データ生成に用いる信号としては、多量の情報をのせられること、および耐雑音性の高いものが要求されている。
【０００６】
例えば、バーコードシステムの場合、バーコードの印字された表面が汚れてしまい、バーコードから読み取った信号に雑音が混入されると、物品や個別の認識が不可能になることも生じる。また、ＲＦＩＤシステムであっても、電磁ノイズの多い場合はもちろんのこと、周辺環境による反射や吸収により電波信号が乱されて識別不能となることは頻繁に起き得る。
【０００７】
Ｍ系列は他の信号系列に比較すると、耐雑音性が高いものであるが、Ｍ系列を適用したとしても、雑音が問題となることがあり、Ｍ系列単独ではのせられる情報量が十分でない場合もある。
【０００８】
さらに、ＲＦＩＤシステムのような複数のＲＦＩＤタグの同時読取を実行するシステムであれば、おのおのの識別用の信号はユニークであっても、同時読取によって多くの識別用の信号が重なった場合には、各識別用信号を弁別できない恐れがある。
【０００９】
因みに、携帯電話に代表される大規模な通信システムであれば、符号長を長くするなど、比較的雑音に強いシステムを構築可能だが、システムが複雑で運用に多大なコストを必要としてしまう。
【００１０】
そのため、システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成し得る信号系列生成回路、信号系列生成方法及び信号系列生成プログラムが望まれており、そのような信号系列の生成方法などを適用した通信システムが望まれている。
【課題を解決するための手段】
【００１１】
第１の本発明の信号系列生成回路は、（１）２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、（２）生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、（３）遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、（４）上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段とを備えたことを特徴とする。
【００１２】
第２の本発明の信号系列生成方法は、複数Ｍ系列生成手段、可変遅延付与手段、加算手段及びビット幅拡張手段を有し、（１）上記複数Ｍ系列生成手段が、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成し、（２）上記可変遅延付与手段が、生成された複数のＭ系列にそれぞれ、遅延を付与し、（３）上記加算手段が、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力し、（４）上記ビット幅拡張手段が、上記加算手段から出力された信号系列のＰビット毎を、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換することを特徴とする。
【００１３】
第３の本発明の信号系列生成プログラムは、コンピュータを、（１）２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、（２）生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、（３）遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、（４）上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段として機能させることを特徴とする。
【００１４】
第４の本発明の通信システムは、第１の本発明の信号系列生成回路と、通信手段を用いて、上記信号系列生成回路で生成した個別データをＩＤとして利用することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成することができ、又は、そのような信号系列を利用することができる。
【発明を実施するための最良の形態】
【００１６】
（Ａ）主たる実施形態
以下、本発明による信号系列生成回路、信号系列生成方法、信号系列生成プログラム及び通信システムの一実施形態を、図面を参照しながら詳述する。
【００１７】
（Ａ−１）無線タグの個別データ書込装置の構成
信号系列生成回路、信号系列生成方法及び信号系列生成プログラムの一実施形態は、無線タグの個別データ書込装置に適用されている。
【００１８】
図１は、無線タグの個別データ書込装置の構成を示すブロック図であり、図３は、図１の信号系列生成部の構成を示すブロック図である。
【００１９】
図１において、無線タグの個別データ書込装置１は、管理番号／遅延用データ変換部２、実施形態に係る信号系列生成部３、ビット幅拡張部４、個別データ書込部５、データ対応付け記憶部６、及び、制御部７を有する。信号系列生成部３及びビット幅拡張部４が、実施形態の信号系列生成回路に相当する。
【００２０】
管理番号／遅延用データ変換部２は、個別データが記憶されていない白紙の無線タグが新たに書込み対象となったときに、制御部７から与えられた管理番号を、後述する遅延用データ群Ｒ０〜Ｒｒに変換して信号系列生成部３に与えるものである。
【００２１】
信号系列生成部３は、ハードウェア的に構成されていても良く、また、信号系列生成プログラムをＣＰＵが実行することにより機能が実現されるソフトウェア的に構成されたものであっても良く、いずれで実現されたとしても、機能的には図３に示すような詳細構成を有する。なお、詳細構成については後述する。信号系列生成部３は、後述する詳細構成と、管理番号／遅延用データ変換部２から与えられた遅延用データ群とによって定まる、ビット幅の拡張前の個別データを生成するものである。ここで、信号系列生成部３から出力される個別データは、「１」及び「０」のビットの頻度がほぼ等しいものである。
【００２２】
ビット幅拡張部４は、信号系列生成部３から出力された個別データのビット幅を拡張すると共に、「１」のビットの割合を、「０」のビットの割合より十分に小さくするものである。ビット幅拡張部４によるビット幅の拡張方法として、パルス位置変調（ＰＰＭ）方式を適用することができる。
【００２３】
図２は、ビット幅拡張部４によるビット幅の拡張方法の一例（ＰＰＭ方式）の説明図である。図２の例は、４ビット毎に、１６ビット幅に拡張する例を示している。
【００２４】
信号系列生成部３から出力された個別データが、図２（Ａ）に示すように、「０００００１０１００…」であったとする。この個別データを４ビットずつ切り分ける。すなわち、「００００」、「０１０１」、「００…」に切り分ける。各４ビットを、１６進表記０〜９、Ａ（＝１０）〜Ｆ（＝１５）に置き換え、１６ビット中、１６進表記における数字が表すビット位置だけ「１」とし、他のビット位置を全て「０」にする。例えば、最初の４ビットは「００００」であるので１６進表記で「０」となり、図２（Ｂ）に示すように、ビット（ｂｉｔ）０〜ビットＦのうち、１６進表記「０」をビット順番とするビット０が「１」をとり、他のビット１〜ビットＦが「０」をとるデータに変換される。２番目の４ビットは「０１０１」であるので１６進表記で「５」となり、図２（Ｂ）に示すように、ビット（ｂｉｔ）０〜ビットＦのうち、１６進表記「５」をビット順番とするビット５が「１」をとり、他のビット０〜ビット４、ビット６〜ビットＦが「０」をとるデータに変換される。すなわち、４ビットの１６進表記が「ｘ」であれば、ビットｘが「１」をとり、他の全てのビットが「０」をとるデータに変換される。図２の例では、「１」のビットの割合１／１６は、「０」のビットの割合１５／１６より十分に小さくなる。
【００２５】
図２の例は、４ビット毎に１６ビット幅に拡張するものを示したが、５ビット毎に３２ビット幅に拡張するなど、他の拡張方法を適用しても良いことは勿論である。
【００２６】
個別データ書込部５は、例えば、白紙の無線タグを当初はロット単位分だけ貯蔵している第１貯蔵部や、この第１貯蔵部から１枚の無線タグを繰り出して書込み位置にセットする繰り出し機構部や、書込み位置にセットされた白紙の無線タグにビット幅拡張部４から出力されたビット幅拡張後の個別データを書き込む書込み実行部や、個別データが書き込まれた無線タグを貯蔵する第２貯蔵部や、個別データが書き込まれた無線タグを書込み位置から第２貯蔵部へ移動させる移動機構部等を備え、白紙の無線タグに、個別データを書き込むものである。なお、少なくとも個別データを書き込む書込み実行部を備えていれば良い。
【００２７】
データ対応付け記憶部６は、遅延用データ群（又は管理番号）と、ビット幅拡張後の個別データとを対応付けて記憶するものである。ビット幅拡張後の個別データをそのまま格納しても良いが、この実施形態の場合、後述する相互相関処理の精度を考慮し、ビット幅拡張後の個別データの１ビットをそれぞれ、同一値の３ビットに引き延ばして格納するものとする。すなわち、ビット幅拡張後の個別データのビット「０」は「０００」として格納され、ビット幅拡張後の個別データのビット「１」は「１１１」として格納される。
【００２８】
この記憶された対応付けデータは、製造工程の自動化システムや物流システムなどの、無線タグからのデータを処理するデータ処理システムによって、識別用又は認証用として利用されるものである。なお、ビット幅拡張後の個別データをＩＤとして利用するシステムであっても良く、また、遅延用データ群（又は管理番号）をＩＤとして利用するシステムであっても良い。後述する通信システム及び通信方法は、ビット幅拡張後の個別データをＩＤとして利用するシステムを想定している。
【００２９】
制御部７は、当該個別データ書込装置１の全体を制御し、上述したように、白紙の無線タグにビット幅拡張後の個別データを書き込むようにさせるものである。ここで、制御部７は、白紙の無線タグに対し、ビット幅拡張後の個別データに加え、フラグシーケンスなどの同期確立用のデータ部分も併せて、書き込むようにすることが好ましい。
【００３０】
実施形態の信号系列生成部３は、図３に示すように、ｒ＋１個のＭ系列生成部１０−０〜１０−ｒと、全てのＭ系列生成部１０−０〜１０−ｒからのＭ系列の排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）をとる、加算手段である排他的論理和回路１１とを有する。
【００３１】
各Ｍ系列生成部１０−０〜１０−ｒはそれぞれ、複数Ｍ系列生成手段であるＭ系列生成本体２０−０〜２０−ｒと、可変遅延付与手段である可変遅延器２１−０〜２１−ｒとでなる。
【００３２】
Ｍ系列生成本体２０−０〜２０−ｒはそれぞれ、次数ｎの異なる特性多項式ｆ０（ｘ）〜ｆｒ（ｘ）に従うＭ系列を発生するものであり、ｎ段のシフトレジスタＳＲ０〜ＳＲｒと、特性多項式によって定まる段の出力の排他的論理和をとる１又は複数の排他的論理和回路ＥｘＯＲ０１〜ＥｘＯＲｒ１とでなる周知の構成を有する。
【００３３】
この実施形態の場合、Ｍ系列生成本体２０−０〜２０−ｒが発生するｒ＋１個のＭ系列は、その任意の２個ずつが全て、プリファードペア（ｐｒｅｆｅｒｒｅｄ ｐａｉｒ）の関係になっている。ここで、Ｍ系列について、同じ次数のＭ系列で異なる特性多項式をもつＭ系列との相互相関関数の最大値が最小になるＭ系列のペアは、プリファードペアと呼ばれている。なお、プリファードペアについては、例えば、文献Ａ「Ｄ．Ｖ．Ｓａｒｗａｔｅ ａｎｄ Ｍ．Ｂ．Ｐｕｒｓｌｅｙ，“Ｃｒｏｓｓｃｏｒｒｅｌａｔｉｏｎ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｐｓｅｕｄｏｒａｎｄｏｍ ａｎｄ Ｒｅｌａｔｅｄ Ｓｅｑｕｅｎｃｉｅｓ”，ＰＲＯＣ．ＩＥＥＥ，Ｖｏｌ．６８，Ｎｏ．５，ｐｐ．５９３−６１９，１９８０．」に記載されている。
【００３４】
可変遅延器２１−０〜２１−ｒはそれぞれ、対応するＭ系列生成本体２０−０〜２０−ｒが生成したＭ系列を指示された分だけ遅延させて、排他的論理和回路１１に与えるものである。可変遅延器２１−０〜２１−ｒにおける遅延量は必ずしも同一ではなく、これら遅延量の組み合わせが、当該信号系列生成部３が生成する個別データのユニーク性を規定する１つのパラメータとなっている。
【００３５】
この実施形態の場合、Ｍ系列の周期２ｎ−１より短い任意の遅延量を簡単な構成で与えることができるように、可変遅延器２１−０〜２１−ｒはそれぞれ、対応するＭ系列生成本体２０−０〜２０−ｒにおけるシフトレジスタＳＲ０〜ＳＲｒの各段の値にそれぞれ、設定された値を乗算する乗算器群Ｄ０〜Ｄｒと、対応する乗算器群Ｄ０〜Ｄｒの出力の排他的論理和をとる排他的論理和回路ＥｘＯＲ０２〜ＥｘＯＲｒ２とでなる。
【００３６】
各乗算器群Ｄ０〜Ｄｒに設定されるｎ個のデータは、管理番号／遅延用データ変換部２から与えられた遅延用データＲ０〜Ｒｒである。例えば、乗算器群Ｄ０には、遅延用データＲ０｛ｒ０，０，…，ｒ０，ｎ−１｝が設定される。
【００３７】
（Ａ−２）遅れたＭ系列を得る方法
次に、可変遅延器２１−０〜２１−ｒを、図３に示すような演算構成によって実現できることを、図４に示すＭ系列生成本体及び可変遅延器のモデルを用いて説明する。
【００３８】
Ｍ系列は、ｎ段のシフトレジスタＳＲのある初期状態が与えられれば、それから後の全ての状態が定まるから、任意の遅延量ｄだけ遅れたＭ系列ｘｄは、シフトレジスタＳＲの各段の内容ｘ０、…、ｘｎ−１の（１）式で表される線形結合で与えられることが分かる。
【００３９】
ｘｄ＝ｒ０ｘ０＋ｒ１ｘ１＋ｒ２ｘ２＋…＋ｒｎ−１ｘｎ−１ …（１）
係数ｒｉ（ｉは０〜（ｎ−１））は「０」又は「１」をとり、係数ｒｉが分かれば、シフトレジスタＳＲのどの段の出力を加算すれば良いかが分かる。
【００４０】
遅延量ｄは、Ｍ系列の１周期２ｎ−１より短い範囲の値をとることができ、シフトレジスタＳＲの段数ｎより小さい値をとることも、段数ｎ以上をとることもあり得る。
【００４１】
遅延量ｄがシフトレジスタＳＲの段数ｎより小さいときは、シフトレジスタＳＲの遅延量ｄに応じた段ｊから、遅延したＭ系列を取り出すことができる。この場合は、その段ｊの内容ｘｊに対する係数ｒｊだけを「１」とし、他の段の内容に対する係数を全て「０」とすれば良い。
【００４２】
遅延量ｄがシフトレジスタＳＲの段数ｎ以上の場合を検討する。遅延されたＭ系列ｘｄをＭ系列生成本体に係る特性多項式ｆ（ｘ）で割ったとした場合、次の（２）式が成立する。（２）式において、Ｑ（ｘ）は商、Ｒ（ｘ）は剰余の多項式である。
【００４３】
ｘｄ＝Ｑ（ｘ）ｆ（ｘ）＋Ｒ（ｘ） …（２）
（２）式の右辺に着目する。ここで、剰余多項式Ｒ（ｘ）の次数はｎより小さく、Ｑ（ｘ）ｆ（ｘ）における、剰余多項式Ｒ（ｘ）に委ねている次数部分は０である。ここで、（１）式の右辺と同様な次数を考慮すると、（２）式は、（３）式のように書くことができる。
【００４４】
ｘｄ＝Ｒ（ｘ） …（３）
（１）式と（３）式との比較から、剰余多項式Ｒ（ｘ）の係数が、遅延量ｄだけ遅れたＭ系列ｘｄを形成させるための、ｒ０〜ｒｎ−１になっている。すなわち、遅延量ｄだけ遅れたＭ系列ｘｄを形成させるためには、ｘｄを特性多項式ｆ（ｘ）で割って得られた剰余多項式Ｒ（ｘ）の係数を取り出せば良い。
【００４５】
（Ａ−３）無線タグの個別データ書込装置の動作
次に、無線タグの個別データ書込装置の動作を説明する。
【００４６】
制御部７は、新たな白紙の無線タグが書込み対象となったときには、信号系列生成部３の全てのシフトレジスタＳＲ０〜ＳＲｒに初期値を設定させると共に、書込み対象の無線タグに関する管理番号を管理番号／遅延用データ変換部２に与える。管理番号／遅延用データ変換部２は、管理番号を遅延用データ群Ｒ０〜Ｒｒに変換し、信号系列生成部３の乗算器群Ｄ０〜Ｄｒに設定させる。
【００４７】
このような初期化処理が終了すると、制御部７は、信号系列生成部３に対して、クロックに基づいた動作を起動させる。
【００４８】
Ｍ系列生成部１０−０のＭ系列生成本体２０−０は、クロック毎に、シフトレジスタＳＲ０の段の内容を書き換える。可変遅延器２１−０の乗算器群Ｄ０は、シフトレジスタＳＲ０の段の内容に対し、設定された遅延用データ群Ｒ０の値を乗算し、乗算結果が、排他的論理和回路ＥｘＯＲ０２によって加算（排他的論理和）され、遅延用データ群Ｒ０の値に応じた遅延量だけ遅延されたＭ系列ａ０（ｊ＋ｄ０）として出力される。
【００４９】
他のＭ系列生成部１０−１〜１０−ｒも同様に動作し、遅延されたＭ系列ａ１（ｊ＋ｄ１）〜ａｒ（ｊ＋ｄｒ）を出力する。
【００５０】
排他的論理和回路１１は、全てのＭ系列生成部１０−０〜１０−ｒからの遅延されたＭ系列ａ０（ｊ＋ｄ０）〜ａｒ（ｊ＋ｄｒ）を加算（排他的論理和）して個別データとして出力する。
【００５１】
出力された個別データは、ビット幅拡張部４によって、ビット幅が拡張されると共に、「１」のビットの割合を、「０」のビットの割合より十分に小さくされる。
【００５２】
ビット幅拡張後の個別データは、個別データ書込部５によって、書込み対象の無線タグに書き込まれる。また、データ対応付け記憶部６によって、遅延用データ群（又は管理番号）と、ビット幅拡張後の個別データとが対応付けて記憶される。
【００５３】
（Ａ−４）信号生成の考え方
Ｍ系列については、同じ次数のＭ系列で、異なる特性多項式をもつＭ系列との相互相関関数の最大値が最小になるＭ系列のペアは、上述のように、プリファードペアと呼ばれている。互いにプリファードペアになるＭ系列の個数の最大値Ｈは、図５に示すようになることが分かっている（上記文献Ａ参照）。しかし、具体的にどのペアがプリファードペアになるかということは示されていない。
【００５４】
この実施形態は、互いにプリファードペアになるＭ系列を組み合わせて発生させた系列は、互いに相関の小さい系列になることに着目したものである。
【００５５】
図５において、仮に、互いにプリファードペアになる集合の最大のもの（要素数はＨ）を全て信号発生に用いるとすると、ｎ×Ｈが大きいほど沢山の情報を送ることができる。互いにプリファードペアになる集合要素の最大値がＨとなる組み合わせがｒ個あったとすると、送ることのできる情報は、合計ｒ×２ｎ×Ｈ個となる。
【００５６】
この実施形態は、２つのＭ系列を用いるＧｏｌｄ系列や、３つのＭ系列を用いるＫａｓａｍｉ系列などとは異なり、互いにプリファードペアになるＨ個のＭ系列の全て又はその大半を用いて、そのそれぞれに遅延を与えた後、加算することにより、入れる情報の型を大きくした干渉の少ない信号系列の発生法である。
【００５７】
図５によると、Ｍ系列の次数ｎと、プリファードペアになる個数の最大値Ｈとの積が大きいほど、載せられる情報は大きくなるので、次数ｎとして７を例に選んで信号の発生法を説明する。
【００５８】
次数７については、特性多項式の総数が１８であることが分かっているから、この中から６個（最大値Ｈ）選んで、その中のいずれのペアもプリファードペアになる組み合わせを探索した結果、図６に示される１８組のＭ系列を見出した。
【００５９】
なお、図６における特性多項式を規定する値は８進表示であり、以下のようなことを表している。次数は７ではないが、特性多項式ｆ（ｘ）＝１＋ｘ４＋ｘ５＋ｘ６＋ｘ８の場合を例とする。この場合に、各べき乗の係数を０、１で表し、係数だけを取り出して表現すると、特性多項式ｆ（ｘ）を、ｆ（ｘ）＝１０００１１１０１（２進数）のように表現することができる。このような２進表示を８進表示すると、特性多項式ｆ（ｘ）を、ｆ（ｘ）＝４３５（８進数）のように表現することができる。図６は、このような８進表示を適用している。
【００６０】
図６の１８組中の１組を選択し、その１組の６個の特性多項式ｆ０（ｘ）〜ｆ５（ｘ）に従うように、図３の信号系列生成部３を形成するｒ＋１個（＝Ｈ個＝６個）の７次のＭ系列生成部１０−０〜１０−ｒを形成する。また、遅延用データ群Ｒ０〜Ｒｒも、選択した組の６個の特性多項式ｆ０（ｘ）〜ｆ５（ｘ）を利用して得る。
【００６１】
７次のＭ系列を用いる場合の信号の生成は、Ｍ系列生成部１０−０〜１０−ｒの個数が６個であるので、（４）式のようになる。
【数１】
【００６２】
信号系列生成部３から出力された個別データは、干渉も少ない多量の情報量を載せることができる耐雑音性の良い信号系列となっている。しかしながら、この信号系列は「１」及び「０」が概ね同量混在しているため、無線タグ読取装置が複数の無線タグの同時読取が可能なシステムに、この信号系列を適用した場合、各信号の「１」が重なり、受信信号から各信号を弁別し難くなる。
【００６３】
そのため、ビット幅拡張部４によって「１」のビットの割合を、「０」のビットの割合より十分に小さくなるようにビット幅を拡張することとした。
【００６４】
（Ａ−５）無線タグ通信システム及び通信方法
図７は、上述した個別データ書込装置１０によって、拡張された個別データが書き込まれた無線タグとの通信を行う無線タグ通信システムの構成を示すブロック図である。
【００６５】
図７において、無線タグ通信システム３０は、無線タグ３１と、無線タグリーダ３２と、上位装置３３とを有する。
【００６６】
無線タグ３１は、上述した個別データ書込装置１０によって、拡張された個別データが書き込まれたものであり、物品や個体の識別や認証などの管理のために、物品や個体に取り付けられたり、個体が所持したりするものである。無線タグ３１は、ループ状の送受信アンテナ４０と、拡張された個別データを記録している個別データメモリ４１と、当該無線タグ３１の動作を制御する制御部４２と、無線タグリーダ３２からの質問信号を受信して制御部４２に与えると共に、制御部４２が個別データメモリ４１から読み出した拡張された個別データを送信させる送受信部４３とを有する。
【００６７】
例えば、ループ状の送受信アンテナ４０と、送受信部４３若しくは制御部４２の一部構成要素とによって、質問信号のキャリア周波数に共振する共振回路（例えばＬＣ共振回路）が構成され、共振によって、当該無線タグ３１の動作電源が得られるようになされている。また、個別データメモリ４１は不揮発性メモリであることが好ましい。無線タグ３１及び無線タグリーダ３２間のデジタル変調方式は問われないものであるが、例えば、ＡＳＫ（振幅シフトキーイング）変調方式、ＦＳＫ（周波数シフトキーイング）変調方式、ＰＳＫ（位相シフトキーイング）変調方式を適用可能である。
【００６８】
無線タグリーダ３２は、上位装置３３の制御下で、自己の周囲に対し、質問信号を放射し、当該無線タグリーダ３２の近傍に存在している無線タグ３１の拡張された個別データを取得するものである。無線タグリーダ３２は、無指向性若しくは指向性の送受信アンテナ５０と、送信系及び受信系を切り分けるデュプレックス部５１と、制御部５４から与えられたベースバンドの質問信号をデジタル変調してデュプレックス部５１に与える送信部５２と、デュプレックス部５１からの受信信号をベースバンド信号に変換し、さらに、２値（デジタル値）信号に変換する受信部５３と、質問信号を放射させると共に、当該無線タグリーダ３２の近傍に存在している無線タグ３１に割り当てられている拡張された個別データの同定を行う制御部５４と、上述したデータ対応付け記憶部６と同様な遅延用データ群（又は管理番号）とビット幅拡張後の個別データとの対応付け情報を記憶している参照用データベース５５と、制御部５４の同定処理時に得られたビット幅拡張後の個別データ若しくは遅延用データ群（又は管理番号）の候補をバッファリングする候補格納部５６とを有する。
【００６９】
無線タグリーダ３２としては、少なくとも送受信アンテナ５０、送信部５２、受信部５３、制御部５４を備えていれば良い。
【００７０】
この実施形態の場合、受信部５３は、ベースバンド信号を２値（デジタル値）信号に変換する際のサンプリングレートとしては、無線タグ３１が出力するビット幅拡張後の個別データのサンプリングレートの３倍（他の２以上の整数倍であっても良い）のレートを適用する。この３倍のレートでサンプリングされた個別データを制御部５４にそのまま出力するか、若しくは、雑音除去処理を行ってから制御部５４に出力する。受信部５３が得たベースバンド信号が図８のような場合には、縦線で示すサンプリングタイミングでサンプリングされる。図８の場合、このサンプリングによって雑音ＮＩ１及びＮＩ２が除去されるが、仮に、「１」とサンプリングされたとする。例えば、「１」はその前後のいずれかも「１」でなければ「０」に置き換えるというノイズ除去ルールを適用すれば、雑音ＮＩ１及びＮＩ２が仮に「１」とサンプリングされたとしても「０」に置き換えられて雑音が除去される。
【００７１】
制御部５４は、以下のようにして、近傍に存在している無線タグ３１に割り当てられている拡張された個別データを同定する。制御部５４は、受信部５３から与えられたサンプリングデータを内部にバッファリングする。ここで、バッファリングは、例えば、「１」が到来した以降に行う。
【００７２】
そしてまず、バッファリングした先頭の「１」が、拡張された個別データにおけるビット０の位置（図２参照）での値であると仮定して、参照用データベース５５に格納されている拡張後の個別データ（サンプリングレートが３倍に引き延ばされている）のうち、ビット０の位置の値が「１」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部５６に格納する。
【００７３】
ここで、サンプリングレートが３倍にされているので、ビット０の位置も３等分し、ビット０の最初の３等分の位置、ビット０の２番目の３等分の位置、ビット０の最後の３等分の位置毎に相関を求めて候補を得るようにしても良い。
【００７４】
また、全期間の相関値を求めた場合、無線タグリーダ３２の周囲に多くの無線タグ３１が存在する場合には、該当する無線タグ３１の個別データとの相関値であっても小さくなってしまう。そこで、参照用データベース５５に格納されている個別データを基準とし、この参照側の個別データで「１」をとる期間だけに限定して（マスキングをして）相関値を求めるようにしても良い。
【００７５】
次に、バッファリングした先頭の「１」が、拡張された個別データにおけるビット１の位置（図２参照）での値であると仮定して、参照用データベース５５に格納されている拡張後の個別データのうち、ビット１の位置の値が「１」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部５６に格納する。
【００７６】
これ以降、同様に、バッファリングした先頭の「１」が、拡張された個別データにおけるビットｘ（ｘ＝２〜１５のいずれか）での値であると仮定して、参照用データベース５５に格納されている拡張後の個別データのうち、ビットｘの位置の値が「１」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部５６に格納する。
【００７７】
制御部５４は、ビット１５での候補探索を終了したときに、候補格納部５６に格納されている候補のデータを上位装置３３に送出する。なお、質問信号の送信と候補探索とを複数回実行し、複数回の探索で所定回数（例えば過半数）以上で候補となったものを上位装置３３に送出するようにしても良い。
【００７８】
以上では、受信して得たベースバンド信号から、個別データを同定する処理を無線タグリーダ３２が実行するものを示したが、上位装置３３が個別データを同定する処理を実行するようにしても良い。
【００７９】
（Ａ−６）実施形態の効果
上記実施形態は、発生が容易なＭ系列を用いて、互いにプリファードペアになるＨ個（例えば、７次の場合、Ｈ＝６、１１次の場合、Ｈ＝４）のＭ系列に、それぞれ遅延を加えた後、排他的論理和によって加算して信号系列（拡張前の個別データ）を得、その後、ビット幅を拡張して出力する個別データ（拡張後の個別データ）を生成するようにしたので、互いに相互相関が小さく、干渉も少ない多量の情報量を載せることができる耐雑音性の良い信号系列を生成することができる。
【００８０】
載せられる情報量としては、例えば、７次のＭ系列（系列長１２７）を用いる場合、１８×２４２個の情報量になり、極めて多量の情報量を載せることができる。
【００８１】
しかも、この系列は異なる情報を持つほかの系列とは相関が小さく、かつ耐雑音特性も優れているため、上記実施形態のような無線タグ等を利用した物品や個体の識別又は認証システムなどに応用すると極めて大きな効果をもたらすことができる。
【００８２】
特に、リーダが複数の無線タグの同時読み取り機能を備えている場合であっても、ビット拡張によって、「１」区間の衝突をほとんどなくすことができ、無線タグ等を利用した物品や個体の識別又は認証システムなどに応用すると極めて大きな効果をもたらすことができる。
【００８３】
（Ｂ）他の実施形態
上記では、本発明の信号系列生成回路を、無線タグの個別データ書込装置に適用したものを示したが、本発明の信号系列生成回路の用途はこれに限定されるものではない。例えば、認証側の装置に、本発明の信号系列生成回路を適用することができる。例えば、遅延データ群でなるパスワード又はＩＤをキーボードなどから入力させ、その入力された遅延データ群で生成させた信号系列と、無線タグから読み取った信号系列との照合によって、認証や識別を行うようにしても良い。また例えば、バーコードとして記述するための信号系列を、本発明の信号系列生成回路によって生成するようにしても良い。
【００８４】
また、上記実施形態では、生成されたＭ系列を遅延させる構成が、乗算器群と排他的論理和とでなるものを示したが、他の可変遅延構成を適用するようにしても良い。例えば、遅延量の範囲が狭いものであれば、遅延用のシフトレジスタと、その遅延用のシフトレジスタの任意の段の出力を取り出す構成を、可変遅延構成とするようにしても良い。
【００８５】
さらに、上記実施形態では、互いにプリファードペアになる最大個数（Ｈ）分のＭ系列を発生させ、遅延を付与して加算するものを示したが、Ｍ系列の発生数を、最大個数（Ｈ）より少なくするようにしても良く、また、発生数そのものも可変できるようにしても良い。
【００８６】
本発明で用いる無線タグとしては、特に限定されるものではないが、電池を内蔵し自ら電波を発信するものや外部の電波を利用してデータのやり取りをするものなどを用いることができる。さらには、電磁誘導を利用したものや、放射電磁界を利用したものなどを用いることができる。無線タグにおける電気回路（アンテナ回路）としては、コイル状やダイポール型などを挙げることができる。
【００８７】
上記実施形態の通信システムでは、無線タグに拡張後の個別データが記憶されたものを示したが、拡張後の個別データのサンプリングレートを高めた個別データを記憶させ、質問信号の到来時に送信させるようにしても良い。また、無線タグに個別データを記憶させるのではなく、無線タグに信号系列生成回路を搭載すると共に、遅延データ群を記憶させ、質問信号の到来時に、個別データの生成処理を行って送信させるようにしても良い。
【００８８】
本発明の通信システムは無線タグ通信システムに限定されない。例えば、バーコードから信号系列を読取って処理するような通信システムに対しても、本発明を適用することができる。
【図面の簡単な説明】
【００８９】
【図１】実施形態に係る信号系列生成回路を適用した、無線タグの個別データ書込装置の構成を示すブロック図である。
【図２】実施形態に係るビット幅拡張部でのビット幅の拡張方法の説明図である。
【図３】実施形態に係る信号系列生成部の構成を示すブロック図である。
【図４】実施形態における遅れたＭ系列を得る方法を説明するためのＭ系列生成本体及び可変遅延器のモデルを示すブロック図である。
【図５】Ｍ系列の次数と、互いにプリファードペアになるＭ系列の最大個数との関係を示す説明図である。
【図６】次数７のＭ系列で、互いにプリファードペアになる最大個数のＭ系列の特性多項式を示す説明図である。
【図７】実施形態に係る通信システムの構成を示すブロック図である。
【図８】図７の受信部のサンプリング処理の説明図である。
【符号の説明】
【００９０】
３…信号系列生成部、４…ビット幅拡張部、６…データ対応付け記憶部、１０−０〜１０−ｒ…Ｍ系列生成部、１１…排他的論理和回路、２０−０〜２０−ｒ…Ｍ系列生成本体、２１−０〜２１−ｒ…可変遅延器、３０…無線タグ通信システム、３１…無線タグ、３２…無線タグリーダ。
【特許請求の範囲】
【請求項１】
２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、
生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、
遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、
上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段と
を備えたことを特徴とする信号系列生成回路。
【請求項２】
上記排他的論理和演算を施すＭ系列の数が、その次数において、２個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しいことを特徴とする請求項１に記載の信号系列生成回路。
【請求項３】
複数Ｍ系列生成手段、可変遅延付与手段、加算手段及びビット幅拡張手段を有し、
上記複数Ｍ系列生成手段が、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成し、
上記可変遅延付与手段が、生成された複数のＭ系列にそれぞれ、遅延を付与し、
上記加算手段が、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力し、
上記ビット幅拡張手段が、上記加算手段から出力された信号系列のＰビット毎を、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換する
ことを特徴とする信号系列生成方法。
【請求項４】
コンピュータを、
２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、
生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、
遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、
上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段と
して機能させることを特徴とする信号系列生成プログラム。
【請求項５】
請求項１に記載の信号系列生成回路と、通信手段を用いて、
上記信号系列生成回路で生成した個別データをＩＤとして利用することを特徴とする通信システム。
【請求項６】
ＩＤとしての個別データを、予め格納されている複数の参照用個別データと照合する際に、サンプリングレートを高めて照合することを特徴とする請求項５に記載の通信システム。
【請求項１】
２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、
生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、
遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、
上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段と
を備えたことを特徴とする信号系列生成回路。
【請求項２】
上記排他的論理和演算を施すＭ系列の数が、その次数において、２個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しいことを特徴とする請求項１に記載の信号系列生成回路。
【請求項３】
複数Ｍ系列生成手段、可変遅延付与手段、加算手段及びビット幅拡張手段を有し、
上記複数Ｍ系列生成手段が、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成し、
上記可変遅延付与手段が、生成された複数のＭ系列にそれぞれ、遅延を付与し、
上記加算手段が、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力し、
上記ビット幅拡張手段が、上記加算手段から出力された信号系列のＰビット毎を、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換する
ことを特徴とする信号系列生成方法。
【請求項４】
コンピュータを、
２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する複数Ｍ系列生成手段と、
生成された複数のＭ系列にそれぞれ、遅延を付与する可変遅延付与手段と、
遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、
上記加算手段から出力された信号系列のＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換するビット幅拡張手段と
して機能させることを特徴とする信号系列生成プログラム。
【請求項５】
請求項１に記載の信号系列生成回路と、通信手段を用いて、
上記信号系列生成回路で生成した個別データをＩＤとして利用することを特徴とする通信システム。
【請求項６】
ＩＤとしての個別データを、予め格納されている複数の参照用個別データと照合する際に、サンプリングレートを高めて照合することを特徴とする請求項５に記載の通信システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−２１７４９４（Ｐ２００９−２１７４９４Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００８−５９８６２（Ｐ２００８−５９８６２）
【出願日】平成２０年３月１０日（２００８．３．１０）
【出願人】（０００１０２９８０）リンテック株式会社 (1,750)
【出願人】（５９７０１９６０９）株式会社 シーディエヌ (22)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２０年３月１０日（２００８．３．１０）
【出願人】（０００１０２９８０）リンテック株式会社 (1,750)
【出願人】（５９７０１９６０９）株式会社 シーディエヌ (22)
【Ｆターム（参考）】
[ Back to top ]