光受信回路
【課題】光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供すること。
【解決手段】増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号を電圧信号に変換して増幅する。信号処理部ＳＰは、増幅部ＡＭＰから出力された電圧信号が入力され、当該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する。比較部ＣＯＭＰは、増幅部ＡＭＰから出力された電圧信号が入力される第一入力端ＣＯＭＰ１と、信号処理部ＳＰから出力された電圧信号が入力される第二入力端ＣＯＭＰ２と、を有し、第一及び第二入力端ＣＯＭＰ１，ＣＯＭＰ２に入力された電圧信号を比較して、受信信号を出力する。
【解決手段】増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号を電圧信号に変換して増幅する。信号処理部ＳＰは、増幅部ＡＭＰから出力された電圧信号が入力され、当該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する。比較部ＣＯＭＰは、増幅部ＡＭＰから出力された電圧信号が入力される第一入力端ＣＯＭＰ１と、信号処理部ＳＰから出力された電圧信号が入力される第二入力端ＣＯＭＰ２と、を有し、第一及び第二入力端ＣＯＭＰ１，ＣＯＭＰ２に入力された電圧信号を比較して、受信信号を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光受信回路に関する。
【背景技術】
【０００２】
光受信回路として、フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、増幅部から出力された電圧信号が入力される第一入力端と、比較基準となる電圧信号が入力される第二入力端と、を有し、第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えているものが知られている（たとえば、特許文献１〜２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−１５４９２８号公報
【特許文献２】特開平０７−２６４１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る光受信回路は、フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、増幅部から出力された電圧信号が入力される第一入力端と、信号処理部から出力された電圧信号が入力される第二入力端と、を有し、第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする。
【０００６】
本発明に係る光受信回路では、信号処理部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力している。そして、比較部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させた電圧信号に基づいて、受信信号を生成し、出力している。この結果、増幅部から出力された電圧信号の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。
【０００７】
信号処理部は、入力された電圧信号を減衰するアッテネータ回路と、入力された電圧信号にオフセットを付与するオフセット回路と、入力された電圧信号を遅延させる遅延回路と、を有していてもよい。この場合、信号処理部の構成を簡易に実現することができる。
【０００８】
アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、第一抵抗素子と、第二抵抗素子と、第二信号線に接続された定電流源と、を含んでいてもよい。この場合、アッテネータ回路及びオフセット回路の構成を簡易且つ低コストにて実現することができる。
【０００９】
信号処理部は、抵抗素子と容量素子とを含むＲＣ積分回路を更に有していてもよい。この場合、増幅部から出力された電圧信号にリンギングが発生している場合でも、増幅部から出力された電圧信号の波形をＲＣ積分回路で鈍らせることにより、信号処理部から出力された電圧信号の波形におれるリンギングの発生が抑制されることとなる。これにより、リンギングの発生が抑制された電圧信号に基づいて、受信信号を生成、出力することができる。
【００１０】
アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、上記第一抵抗素子と、上記第二抵抗素子と、第二信号線に接続された定電流源と、を含み、ＲＣ積分回路は、抵抗素子として上記第一抵抗素子と上記第二抵抗素子とを含み、容量素子が第二信号線に接続されていてもよい。この場合、ＲＣ積分回路の構成を簡易且つ低コストにて実現することができる。
【発明の効果】
【００１１】
光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る光受信回路を示すブロック図である。
【図２】各種信号の波形を示す線図である。
【図３】従来の光受信回路の一例を示すブロック図である。
【図４】各種信号の波形を示す線図である。
【図５】従来の光受信回路の一例を示すブロック図である。
【図６】各種信号の波形を示す線図である。
【図７】従来の光受信回路の一例を示すブロック図である。
【図８】各種信号の波形を示す線図である。
【図９】従来の光受信回路の一例を示すブロック図である。
【図１０】各種信号の波形を示す線図である。
【図１１】本実施形態の変形例に係る光受信回路を示すブロック図である。
【図１２】各種信号の波形を示す線図である。
【図１３】本実施形態の変形例に係る光受信回路を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１４】
まず、図１を参照して、本実施形態に係る光受信回路１の構成について説明する。図１は、本実施形態に係る光受信回路を示すブロック図である。
【００１５】
光受信回路１は、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。光受信回路１は、たとえば、バースト信号を媒体とする光通信に用いられる光受信回路であって、光中継器に用いることができる。
【００１６】
フォトダイオードＰＤは、光信号Ｐｉｎが入力されると、光信号Ｐｉｎに対応した電流信号（光電流信号）を生成する。フォトダイオードＰＤは、アノードが固定電位（たとえば、グラウンド）に接続されている。フォトダイオードＰＤのカソードは、増幅部ＡＭＰに接続されている。したがって、フォトダイオードから出力された電流信号は、増幅部ＡＭＰに入力される。
【００１７】
増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号を電圧信号に変換して増幅する。増幅部ＡＭＰの出力端は、バッファ部ＢＵＦの入力端に接続されている。バッファ部ＢＵＦは、増幅部から出力された電圧信号が入力され、当該電圧信号を増幅して出力する。バッファ部ＢＵＦの出力端には、信号線ＳＬが接続されている。信号線ＳＬは、バッファ部ＢＵＦの後段において、第一信号線ＳＬ１と、第二信号線ＳＬ２と、に分岐されている。
【００１８】
比較部ＣＯＭＰは、第一信号線ＳＬ１が接続される第一入力端ＣＯＭＰ１と、第二信号線ＳＬ２が接続される第二入力端ＣＯＭＰ２と、を有している。比較部ＣＯＭＰは、第一入力端ＣＯＭＰ１と第二入力端ＣＯＭＰ２とに入力された電圧信号を比較して、図２に示されるような電圧信号を受信信号として出力する。第一入力端ＣＯＭＰ１には、増幅部ＡＭＰから出力された電圧信号が、バッファ部ＢＵＦと第一信号線ＳＬ１とを介して、入力される。
【００１９】
信号処理部ＳＰは、第二信号線ＳＬ２に挿入されている。信号処理部ＳＰは、入力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力する。具体的には、信号処理部ＳＰは、入力された電圧信号を減衰するアッテネータ回路ＡＴＴと、入力された電圧信号にオフセットを付与するオフセット回路ＯＳと、入力された電圧信号を遅延させる遅延回路ＤＬと、を有している。
【００２０】
信号処理部ＳＰは、増幅部ＡＭＰから出力された電圧信号が、バッファ部ＢＵＦと第二信号線ＳＬ２とを介して、入力される。したがって、信号処理部ＳＰは、アッテネータ回路ＡＴＴ、オフセット回路ＯＳ、及び遅延回路ＤＬの機能により、増幅部ＡＭＰから出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力することとなる。
【００２１】
第二入力端ＣＯＭＰ２には、信号処理部ＳＰから出力された電圧信号が、第二信号線ＳＬ２を介して、入力される。したがって、比較部ＣＯＭＰは、増幅部ＡＭＰからバッファ部ＢＵＦと第一信号線ＳＬ１とを介して入力された電圧信号と、信号処理部ＳＰから第二信号線ＳＬ２を介して入力された電圧信号を比較する。
【００２２】
続いて、図２を参照して、光受信回路１の動作について説明する。図２は、光信号及び各種電圧信号の波形を示す線図である。
【００２３】
図２の（ａ）に示されるような光信号ＰｉｎがフォトダイオードＰＤに入力されると、フォトダイオードＰＤは、光信号Ｐｉｎに対応した電流信号を生成し、増幅部ＡＭＰに出力する。
【００２４】
増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号に対応した電圧信号を生成し、バッファ部ＢＵＦと第一信号線ＳＬ１とを介して、比較部ＣＯＭＰに出力する。増幅部ＡＭＰから出力されて、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１の波形は、図２の（ｂ）に示されるように、フォトダイオードＰＤが有する容量成分や増幅部ＡＭＰの特性などの要因により、光信号Ｐｉｎの波形に比して、鈍った形状を呈している。
【００２５】
増幅部ＡＭＰは、生成した電圧信号を、バッファ部ＢＵＦと第二信号線ＳＬ２とを介して、信号処理部ＳＰにも出力する。信号処理部ＳＰは、増幅部ＡＭＰ（バッファ部ＢＵＦ）から出力された電圧信号を、上述したように、減衰させ、オフセットを付与し、遅延させた電圧信号を生成し、第二信号線ＳＬ２を介して、比較部ＣＯＭＰに出力する。信号処理部ＳＰは、具体的には、図２の（ｃ）に示されるように、アッテネータ回路ＡＴＴにより減衰され、図２の（ｄ）に示されるように、オフセット回路ＯＳによりオフセットが付与され、図２の（ｅ）示されるように、遅延回路ＤＬにより遅延させる。信号処理部ＳＰから出力されて、第二入力端ＣＯＭＰ２に入力される電圧信号ＶＳ２の波形は、図２の（ｅ）に示されるように、電圧信号ＶＳ１の波形に比して、減衰し、オフセットが付与され、遅延した形状を呈している。
【００２６】
比較部ＣＯＭＰは、電圧信号ＶＳ１と電圧信号ＶＳ２とに基づいて、図２の（ｆ）に示されるような電圧信号ＶＳ３を生成し、受信信号として出力する。電圧信号ＶＳ３の波形は、電圧信号ＶＳ１＞電圧信号ＶＳ２となった時点で立ち上がり、電圧信号ＶＳ１＞電圧信号ＶＳ２となっている間は所定の値を維持し、電圧信号ＶＳ１＜電圧信号ＶＳ２となった時点で立ち下がる形状を呈している。
【００２７】
次に、従来の光受信回路が抱える課題、及び、本実施形態の光受信回路１の作用効果について説明する。
【００２８】
図３は、従来の光受信回路の一例を示すブロック図である。図３に示された光受信回路は、所定の固定電位を有する電圧信号ＶＳＴＨ１を第二入力端ＣＯＭＰ２に出力する信号出力部１０１を備えている。図３に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ１とに基づいて、電圧信号を生成し、受信信号として出力する。
【００２９】
図３に示された光受信回路では、光信号Ｐｉｎが、図４に示されるように、広いダイナミックレンジを有している光信号である場合、以下の問題点が生じる懼れがある。すなわち、電圧信号ＶＳＴＨ１は、弱い光信号Ｐｉｎの大きさに応じて設定される必要があるため、図４に示されるように、強い光信号Ｐｉｎと弱い光信号Ｐｉｎとで、比較部ＣＯＭＰから出力される電圧信号のパルス幅が変化し、パルス幅歪が生じることとなる。
【００３０】
図５は、従来の光受信回路の一例を示すブロック図である。図５に示された光受信回路は、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１のピーク値を検出し、当該ピーク値に対応した電圧信号ＶＳＴＨ２を第二入力端ＣＯＭＰ２に出力する信号出力部１０３を備えている。図５に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ２とに基づいて、電圧信号を生成し、受信信号として出力する。
【００３１】
図５に示された光受信回路では、電圧信号ＶＳ１のピーク値を検出するまでに時間が必要となるため、図６に示されるように、電圧信号ＶＳＴＨ２が安定した値となるまでに時間がかかってしまう。このため、電圧信号ＶＳＴＨ２が安定した値となるまでの間に、パルス幅歪が生じる懼れがある。
【００３２】
図７は、従来の光受信回路の一例を示すブロック図である。図７に示された光受信回路は、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１を減衰させ、オフセットを付与し、波形を鈍らせた電圧信号ＶＳＴＨ３を第二入力端ＣＯＭＰ２に出力する信号出力部１０５を備えている。図７に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ３とに基づいて、電圧信号を生成し、受信信号として出力する。
【００３３】
図７に示された光受信回路では、一般に、波形を鈍らせるためにＲＣ積分回路が用いられるが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ３とのそれぞれの波形の立ち上がりの際に、波形が重ならないように、ＲＣ積分回路の時定数を大きく設定する必要がある。このため、光信号Ｐｉｎが、図８に示されるように、通信速度が速い信号である場合、電圧信号ＶＳＴＨ３が十分に立ち上がる前に、電圧信号ＶＳ１の立ち下がりと交差し、パルス幅歪が生じる懼れがある。
【００３４】
図９は、従来の光受信回路の一例を示すブロック図である。図９に示された光受信回路は、信号出力部１０３と、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１を遅延させる遅延回路１０７と、を備えている。図９に示された光受信回路では、比較部ＣＯＭＰが、遅延された電圧信号ＶＳ１と電圧信号ＶＳＴＨ２とに基づいて、電圧信号を生成し、受信信号として出力する。
【００３５】
図９に示された光受信回路では、電圧信号ＶＳ１が遅延されている。このため、図１０に示されるように、比較部ＣＯＭＰから出力される電圧信号ＶＳ３が遅延されることとなる。
【００３６】
これに対して、本実施形態の光受信回路１では、信号処理部ＳＰが、増幅部ＡＭＰから出力された電圧信号ＶＳ１を減衰させ、オフセットを付与し、遅延させて、電圧信号ＶＳ２として出力している。そして、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳ２とに基づいて、受信信号を生成し、出力している。この結果、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Ｐｉｎがフォトダイオードに入射してから受信信号が比較部ＣＯＭＰから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。
【００３７】
本実施形態では、信号処理部ＳＰが、アッテネータ回路ＡＴＴと、オフセット回路ＯＳと、遅延回路ＤＬと、を有している。これにより、信号処理部ＳＰの構成を簡易に実現することができる。
【００３８】
続いて、図１１を参照して、本実施形態の変形例に係る光受信回路１の構成について説明する。図１１は、本実施形態の変形例に係る光受信回路を示すブロック図である。
【００３９】
図１１に示された光受信回路１は、図１に示された光受信回路１と同じく、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。信号処理部ＳＰは、ＲＣ積分回路ＩＮＴを更に有している。ＲＣ積分回路ＩＮＴは、抵抗素子と容量素子とを含んでおり、オフセット回路ＯＳと遅延回路ＤＬとの間に挿入されている。
【００４０】
図１１に示された変形例では、図１２に示されるように、電圧信号ＶＳ１にリンギングが発生している場合でも、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形をＲＣ積分回路ＩＮＴで鈍らせることにより、電圧信号ＶＳ２の波形におれるリンギングの発生が抑制されることとなる。これにより、比較部ＣＯＭＰは、リンギングの発生が抑制された電圧信号ＶＳ２に基づいて、受信信号を生成、出力することができる。
【００４１】
続いて、図１３を参照して、本実施形態の変形例に係る光受信回路１の構成について説明する。図１３は、本実施形態の変形例に係る光受信回路を示す回路図である。
【００４２】
図１３に示された光受信回路１は、図１に示された光受信回路１と同じく、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。信号処理部ＳＰは、アッテネータ回路ＡＴＴと、オフセット回路ＯＳと、遅延回路ＤＬと、ＲＣ積分回路ＩＮＴと、を有している。
【００４３】
増幅部ＡＭＰは、前置増幅器ＡＭＰ１と、主増幅器ＡＭＰ２と、を有している。増幅部ＡＭＰは、電圧信号として、差動正相信号と差動逆相信号とを出力する。増幅部ＡＭＰの後段には、中点出力回路ＭＯが挿入されている。中点出力回路ＭＯは、直列接続され且つ抵抗値が同じである一対の抵抗素子Ｒ１，Ｒ２を含んでおり、差動正相信号と差動逆相信号との中点を電圧信号として出力する。中点出力回路ＭＯの後段にも、バッファ部ＢＵＦが配置されている。
【００４４】
アッテネータ回路ＡＴＴは、第一信号線ＳＬ１と第二信号線ＳＬ２との間に挿入された抵抗素子Ｒ４と、第二信号線ＳＬ２に挿入された抵抗素子Ｒ３と、を含んでいる。アッテネータ回路ＡＴＴでの減衰比は、抵抗素子Ｒ３と抵抗素子Ｒ４と抵抗値の比率により設定される。
【００４５】
オフセット回路ＯＳは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、第二信号線ＳＬ２に接続された定電流源ＩＤＣと、を含んでいる。オフセット回路ＯＳでのオフセットの量は、定電流源ＩＤＣの出力電流値と、抵抗素子Ｒ３と抵抗素子Ｒ４と抵抗値の比率と、により設定される。
【００４６】
ＲＣ積分回路ＩＮＴは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、第二信号線ＳＬ２に接続された容量素子Ｃ１と、を含んでいる。ＲＣ積分回路ＩＮＴでの時定数は、容量素子Ｃ１の容量値と、抵抗素子Ｒ４の抵抗値と、抵抗素子Ｒ３の抵抗値と、により設定される。
【００４７】
図１３に示された光受信回路１においても、信号処理部ＳＰが備えられていることにより、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Ｐｉｎがフォトダイオードに入射してから受信信号が比較部ＣＯＭＰから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。
【００４８】
本変形例では、アッテネータ回路ＡＴＴは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、を含んでいる。このため、アッテネータ回路ＡＴＴの構成を簡易且つ低コストにて実現することができる。オフセット回路ＯＳは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、定電流源ＩＤＣと、を含んでいる。これにより、オフセット回路ＯＳの構成を簡易且つ低コストにて実現することができる。
【００４９】
本変形例でも、信号処理部ＳＰが、抵抗素子Ｒ４と、抵抗素子Ｒ３と、容量素子Ｃ１と、を含むＲＣ積分回路ＩＮＴを有している。これにより、比較部ＣＯＭＰは、リンギングの発生が抑制された電圧信号ＶＳ２に基づいて、受信信号を生成、出力することができる。また、ＲＣ積分回路ＩＮＴの構成を簡易且つ低コストにて実現することができる。
【００５０】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００５１】
信号処理部ＳＰにおける、アッテネータ回路ＡＴＴ、オフセット回路ＯＳ、遅延回路ＤＬ、及びＲＣ積分回路ＩＮＴの挿入位置は、上述した実施形態及び変形例に示された位置に限られない。
【符号の説明】
【００５２】
１…光受信回路、ＡＭＰ…増幅部、ＡＴＴ…アッテネータ回路、Ｃ１…容量素子、ＣＯＭＰ…比較部、ＣＯＭＰ１…第一入力端、ＣＯＭＰ２…第二入力端、ＤＬ…遅延回路、ＩＤＣ…定電流源、ＩＮＴ…積分回路、ＯＳ…オフセット回路、ＰＤ…フォトダイオード、Ｒ３，Ｒ４…抵抗素子、ＳＬ１…第一信号線、ＳＬ２…第二信号線、ＳＰ…信号処理部。
【技術分野】
【０００１】
本発明は、光受信回路に関する。
【背景技術】
【０００２】
光受信回路として、フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、増幅部から出力された電圧信号が入力される第一入力端と、比較基準となる電圧信号が入力される第二入力端と、を有し、第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えているものが知られている（たとえば、特許文献１〜２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−１５４９２８号公報
【特許文献２】特開平０７−２６４１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る光受信回路は、フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、増幅部から出力された電圧信号が入力される第一入力端と、信号処理部から出力された電圧信号が入力される第二入力端と、を有し、第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする。
【０００６】
本発明に係る光受信回路では、信号処理部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力している。そして、比較部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させた電圧信号に基づいて、受信信号を生成し、出力している。この結果、増幅部から出力された電圧信号の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。
【０００７】
信号処理部は、入力された電圧信号を減衰するアッテネータ回路と、入力された電圧信号にオフセットを付与するオフセット回路と、入力された電圧信号を遅延させる遅延回路と、を有していてもよい。この場合、信号処理部の構成を簡易に実現することができる。
【０００８】
アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、第一抵抗素子と、第二抵抗素子と、第二信号線に接続された定電流源と、を含んでいてもよい。この場合、アッテネータ回路及びオフセット回路の構成を簡易且つ低コストにて実現することができる。
【０００９】
信号処理部は、抵抗素子と容量素子とを含むＲＣ積分回路を更に有していてもよい。この場合、増幅部から出力された電圧信号にリンギングが発生している場合でも、増幅部から出力された電圧信号の波形をＲＣ積分回路で鈍らせることにより、信号処理部から出力された電圧信号の波形におれるリンギングの発生が抑制されることとなる。これにより、リンギングの発生が抑制された電圧信号に基づいて、受信信号を生成、出力することができる。
【００１０】
アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、上記第一抵抗素子と、上記第二抵抗素子と、第二信号線に接続された定電流源と、を含み、ＲＣ積分回路は、抵抗素子として上記第一抵抗素子と上記第二抵抗素子とを含み、容量素子が第二信号線に接続されていてもよい。この場合、ＲＣ積分回路の構成を簡易且つ低コストにて実現することができる。
【発明の効果】
【００１１】
光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る光受信回路を示すブロック図である。
【図２】各種信号の波形を示す線図である。
【図３】従来の光受信回路の一例を示すブロック図である。
【図４】各種信号の波形を示す線図である。
【図５】従来の光受信回路の一例を示すブロック図である。
【図６】各種信号の波形を示す線図である。
【図７】従来の光受信回路の一例を示すブロック図である。
【図８】各種信号の波形を示す線図である。
【図９】従来の光受信回路の一例を示すブロック図である。
【図１０】各種信号の波形を示す線図である。
【図１１】本実施形態の変形例に係る光受信回路を示すブロック図である。
【図１２】各種信号の波形を示す線図である。
【図１３】本実施形態の変形例に係る光受信回路を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１４】
まず、図１を参照して、本実施形態に係る光受信回路１の構成について説明する。図１は、本実施形態に係る光受信回路を示すブロック図である。
【００１５】
光受信回路１は、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。光受信回路１は、たとえば、バースト信号を媒体とする光通信に用いられる光受信回路であって、光中継器に用いることができる。
【００１６】
フォトダイオードＰＤは、光信号Ｐｉｎが入力されると、光信号Ｐｉｎに対応した電流信号（光電流信号）を生成する。フォトダイオードＰＤは、アノードが固定電位（たとえば、グラウンド）に接続されている。フォトダイオードＰＤのカソードは、増幅部ＡＭＰに接続されている。したがって、フォトダイオードから出力された電流信号は、増幅部ＡＭＰに入力される。
【００１７】
増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号を電圧信号に変換して増幅する。増幅部ＡＭＰの出力端は、バッファ部ＢＵＦの入力端に接続されている。バッファ部ＢＵＦは、増幅部から出力された電圧信号が入力され、当該電圧信号を増幅して出力する。バッファ部ＢＵＦの出力端には、信号線ＳＬが接続されている。信号線ＳＬは、バッファ部ＢＵＦの後段において、第一信号線ＳＬ１と、第二信号線ＳＬ２と、に分岐されている。
【００１８】
比較部ＣＯＭＰは、第一信号線ＳＬ１が接続される第一入力端ＣＯＭＰ１と、第二信号線ＳＬ２が接続される第二入力端ＣＯＭＰ２と、を有している。比較部ＣＯＭＰは、第一入力端ＣＯＭＰ１と第二入力端ＣＯＭＰ２とに入力された電圧信号を比較して、図２に示されるような電圧信号を受信信号として出力する。第一入力端ＣＯＭＰ１には、増幅部ＡＭＰから出力された電圧信号が、バッファ部ＢＵＦと第一信号線ＳＬ１とを介して、入力される。
【００１９】
信号処理部ＳＰは、第二信号線ＳＬ２に挿入されている。信号処理部ＳＰは、入力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力する。具体的には、信号処理部ＳＰは、入力された電圧信号を減衰するアッテネータ回路ＡＴＴと、入力された電圧信号にオフセットを付与するオフセット回路ＯＳと、入力された電圧信号を遅延させる遅延回路ＤＬと、を有している。
【００２０】
信号処理部ＳＰは、増幅部ＡＭＰから出力された電圧信号が、バッファ部ＢＵＦと第二信号線ＳＬ２とを介して、入力される。したがって、信号処理部ＳＰは、アッテネータ回路ＡＴＴ、オフセット回路ＯＳ、及び遅延回路ＤＬの機能により、増幅部ＡＭＰから出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力することとなる。
【００２１】
第二入力端ＣＯＭＰ２には、信号処理部ＳＰから出力された電圧信号が、第二信号線ＳＬ２を介して、入力される。したがって、比較部ＣＯＭＰは、増幅部ＡＭＰからバッファ部ＢＵＦと第一信号線ＳＬ１とを介して入力された電圧信号と、信号処理部ＳＰから第二信号線ＳＬ２を介して入力された電圧信号を比較する。
【００２２】
続いて、図２を参照して、光受信回路１の動作について説明する。図２は、光信号及び各種電圧信号の波形を示す線図である。
【００２３】
図２の（ａ）に示されるような光信号ＰｉｎがフォトダイオードＰＤに入力されると、フォトダイオードＰＤは、光信号Ｐｉｎに対応した電流信号を生成し、増幅部ＡＭＰに出力する。
【００２４】
増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号に対応した電圧信号を生成し、バッファ部ＢＵＦと第一信号線ＳＬ１とを介して、比較部ＣＯＭＰに出力する。増幅部ＡＭＰから出力されて、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１の波形は、図２の（ｂ）に示されるように、フォトダイオードＰＤが有する容量成分や増幅部ＡＭＰの特性などの要因により、光信号Ｐｉｎの波形に比して、鈍った形状を呈している。
【００２５】
増幅部ＡＭＰは、生成した電圧信号を、バッファ部ＢＵＦと第二信号線ＳＬ２とを介して、信号処理部ＳＰにも出力する。信号処理部ＳＰは、増幅部ＡＭＰ（バッファ部ＢＵＦ）から出力された電圧信号を、上述したように、減衰させ、オフセットを付与し、遅延させた電圧信号を生成し、第二信号線ＳＬ２を介して、比較部ＣＯＭＰに出力する。信号処理部ＳＰは、具体的には、図２の（ｃ）に示されるように、アッテネータ回路ＡＴＴにより減衰され、図２の（ｄ）に示されるように、オフセット回路ＯＳによりオフセットが付与され、図２の（ｅ）示されるように、遅延回路ＤＬにより遅延させる。信号処理部ＳＰから出力されて、第二入力端ＣＯＭＰ２に入力される電圧信号ＶＳ２の波形は、図２の（ｅ）に示されるように、電圧信号ＶＳ１の波形に比して、減衰し、オフセットが付与され、遅延した形状を呈している。
【００２６】
比較部ＣＯＭＰは、電圧信号ＶＳ１と電圧信号ＶＳ２とに基づいて、図２の（ｆ）に示されるような電圧信号ＶＳ３を生成し、受信信号として出力する。電圧信号ＶＳ３の波形は、電圧信号ＶＳ１＞電圧信号ＶＳ２となった時点で立ち上がり、電圧信号ＶＳ１＞電圧信号ＶＳ２となっている間は所定の値を維持し、電圧信号ＶＳ１＜電圧信号ＶＳ２となった時点で立ち下がる形状を呈している。
【００２７】
次に、従来の光受信回路が抱える課題、及び、本実施形態の光受信回路１の作用効果について説明する。
【００２８】
図３は、従来の光受信回路の一例を示すブロック図である。図３に示された光受信回路は、所定の固定電位を有する電圧信号ＶＳＴＨ１を第二入力端ＣＯＭＰ２に出力する信号出力部１０１を備えている。図３に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ１とに基づいて、電圧信号を生成し、受信信号として出力する。
【００２９】
図３に示された光受信回路では、光信号Ｐｉｎが、図４に示されるように、広いダイナミックレンジを有している光信号である場合、以下の問題点が生じる懼れがある。すなわち、電圧信号ＶＳＴＨ１は、弱い光信号Ｐｉｎの大きさに応じて設定される必要があるため、図４に示されるように、強い光信号Ｐｉｎと弱い光信号Ｐｉｎとで、比較部ＣＯＭＰから出力される電圧信号のパルス幅が変化し、パルス幅歪が生じることとなる。
【００３０】
図５は、従来の光受信回路の一例を示すブロック図である。図５に示された光受信回路は、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１のピーク値を検出し、当該ピーク値に対応した電圧信号ＶＳＴＨ２を第二入力端ＣＯＭＰ２に出力する信号出力部１０３を備えている。図５に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ２とに基づいて、電圧信号を生成し、受信信号として出力する。
【００３１】
図５に示された光受信回路では、電圧信号ＶＳ１のピーク値を検出するまでに時間が必要となるため、図６に示されるように、電圧信号ＶＳＴＨ２が安定した値となるまでに時間がかかってしまう。このため、電圧信号ＶＳＴＨ２が安定した値となるまでの間に、パルス幅歪が生じる懼れがある。
【００３２】
図７は、従来の光受信回路の一例を示すブロック図である。図７に示された光受信回路は、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１を減衰させ、オフセットを付与し、波形を鈍らせた電圧信号ＶＳＴＨ３を第二入力端ＣＯＭＰ２に出力する信号出力部１０５を備えている。図７に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ３とに基づいて、電圧信号を生成し、受信信号として出力する。
【００３３】
図７に示された光受信回路では、一般に、波形を鈍らせるためにＲＣ積分回路が用いられるが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ３とのそれぞれの波形の立ち上がりの際に、波形が重ならないように、ＲＣ積分回路の時定数を大きく設定する必要がある。このため、光信号Ｐｉｎが、図８に示されるように、通信速度が速い信号である場合、電圧信号ＶＳＴＨ３が十分に立ち上がる前に、電圧信号ＶＳ１の立ち下がりと交差し、パルス幅歪が生じる懼れがある。
【００３４】
図９は、従来の光受信回路の一例を示すブロック図である。図９に示された光受信回路は、信号出力部１０３と、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１を遅延させる遅延回路１０７と、を備えている。図９に示された光受信回路では、比較部ＣＯＭＰが、遅延された電圧信号ＶＳ１と電圧信号ＶＳＴＨ２とに基づいて、電圧信号を生成し、受信信号として出力する。
【００３５】
図９に示された光受信回路では、電圧信号ＶＳ１が遅延されている。このため、図１０に示されるように、比較部ＣＯＭＰから出力される電圧信号ＶＳ３が遅延されることとなる。
【００３６】
これに対して、本実施形態の光受信回路１では、信号処理部ＳＰが、増幅部ＡＭＰから出力された電圧信号ＶＳ１を減衰させ、オフセットを付与し、遅延させて、電圧信号ＶＳ２として出力している。そして、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳ２とに基づいて、受信信号を生成し、出力している。この結果、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Ｐｉｎがフォトダイオードに入射してから受信信号が比較部ＣＯＭＰから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。
【００３７】
本実施形態では、信号処理部ＳＰが、アッテネータ回路ＡＴＴと、オフセット回路ＯＳと、遅延回路ＤＬと、を有している。これにより、信号処理部ＳＰの構成を簡易に実現することができる。
【００３８】
続いて、図１１を参照して、本実施形態の変形例に係る光受信回路１の構成について説明する。図１１は、本実施形態の変形例に係る光受信回路を示すブロック図である。
【００３９】
図１１に示された光受信回路１は、図１に示された光受信回路１と同じく、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。信号処理部ＳＰは、ＲＣ積分回路ＩＮＴを更に有している。ＲＣ積分回路ＩＮＴは、抵抗素子と容量素子とを含んでおり、オフセット回路ＯＳと遅延回路ＤＬとの間に挿入されている。
【００４０】
図１１に示された変形例では、図１２に示されるように、電圧信号ＶＳ１にリンギングが発生している場合でも、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形をＲＣ積分回路ＩＮＴで鈍らせることにより、電圧信号ＶＳ２の波形におれるリンギングの発生が抑制されることとなる。これにより、比較部ＣＯＭＰは、リンギングの発生が抑制された電圧信号ＶＳ２に基づいて、受信信号を生成、出力することができる。
【００４１】
続いて、図１３を参照して、本実施形態の変形例に係る光受信回路１の構成について説明する。図１３は、本実施形態の変形例に係る光受信回路を示す回路図である。
【００４２】
図１３に示された光受信回路１は、図１に示された光受信回路１と同じく、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。信号処理部ＳＰは、アッテネータ回路ＡＴＴと、オフセット回路ＯＳと、遅延回路ＤＬと、ＲＣ積分回路ＩＮＴと、を有している。
【００４３】
増幅部ＡＭＰは、前置増幅器ＡＭＰ１と、主増幅器ＡＭＰ２と、を有している。増幅部ＡＭＰは、電圧信号として、差動正相信号と差動逆相信号とを出力する。増幅部ＡＭＰの後段には、中点出力回路ＭＯが挿入されている。中点出力回路ＭＯは、直列接続され且つ抵抗値が同じである一対の抵抗素子Ｒ１，Ｒ２を含んでおり、差動正相信号と差動逆相信号との中点を電圧信号として出力する。中点出力回路ＭＯの後段にも、バッファ部ＢＵＦが配置されている。
【００４４】
アッテネータ回路ＡＴＴは、第一信号線ＳＬ１と第二信号線ＳＬ２との間に挿入された抵抗素子Ｒ４と、第二信号線ＳＬ２に挿入された抵抗素子Ｒ３と、を含んでいる。アッテネータ回路ＡＴＴでの減衰比は、抵抗素子Ｒ３と抵抗素子Ｒ４と抵抗値の比率により設定される。
【００４５】
オフセット回路ＯＳは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、第二信号線ＳＬ２に接続された定電流源ＩＤＣと、を含んでいる。オフセット回路ＯＳでのオフセットの量は、定電流源ＩＤＣの出力電流値と、抵抗素子Ｒ３と抵抗素子Ｒ４と抵抗値の比率と、により設定される。
【００４６】
ＲＣ積分回路ＩＮＴは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、第二信号線ＳＬ２に接続された容量素子Ｃ１と、を含んでいる。ＲＣ積分回路ＩＮＴでの時定数は、容量素子Ｃ１の容量値と、抵抗素子Ｒ４の抵抗値と、抵抗素子Ｒ３の抵抗値と、により設定される。
【００４７】
図１３に示された光受信回路１においても、信号処理部ＳＰが備えられていることにより、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Ｐｉｎがフォトダイオードに入射してから受信信号が比較部ＣＯＭＰから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。
【００４８】
本変形例では、アッテネータ回路ＡＴＴは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、を含んでいる。このため、アッテネータ回路ＡＴＴの構成を簡易且つ低コストにて実現することができる。オフセット回路ＯＳは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、定電流源ＩＤＣと、を含んでいる。これにより、オフセット回路ＯＳの構成を簡易且つ低コストにて実現することができる。
【００４９】
本変形例でも、信号処理部ＳＰが、抵抗素子Ｒ４と、抵抗素子Ｒ３と、容量素子Ｃ１と、を含むＲＣ積分回路ＩＮＴを有している。これにより、比較部ＣＯＭＰは、リンギングの発生が抑制された電圧信号ＶＳ２に基づいて、受信信号を生成、出力することができる。また、ＲＣ積分回路ＩＮＴの構成を簡易且つ低コストにて実現することができる。
【００５０】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００５１】
信号処理部ＳＰにおける、アッテネータ回路ＡＴＴ、オフセット回路ＯＳ、遅延回路ＤＬ、及びＲＣ積分回路ＩＮＴの挿入位置は、上述した実施形態及び変形例に示された位置に限られない。
【符号の説明】
【００５２】
１…光受信回路、ＡＭＰ…増幅部、ＡＴＴ…アッテネータ回路、Ｃ１…容量素子、ＣＯＭＰ…比較部、ＣＯＭＰ１…第一入力端、ＣＯＭＰ２…第二入力端、ＤＬ…遅延回路、ＩＤＣ…定電流源、ＩＮＴ…積分回路、ＯＳ…オフセット回路、ＰＤ…フォトダイオード、Ｒ３，Ｒ４…抵抗素子、ＳＬ１…第一信号線、ＳＬ２…第二信号線、ＳＰ…信号処理部。
【特許請求の範囲】
【請求項１】
フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、
前記増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、
前記増幅部から出力された電圧信号が入力される第一入力端と、前記信号処理部から出力された電圧信号が入力される第二入力端と、を有し、前記第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする光受信回路。
【請求項２】
前記信号処理部は、入力された電圧信号を減衰するアッテネータ回路と、入力された電圧信号にオフセットを付与するオフセット回路と、入力された電圧信号を遅延させる遅延回路と、を有していることを特徴とする請求項１に記載の光受信回路。
【請求項３】
前記アッテネータ回路は、前記第一入力端に接続される第一信号線と前記第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、前記第二信号線に挿入された第二抵抗素子と、を含み、
前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含んでいることを特徴とする請求項２に記載の光受信回路。
【請求項４】
前記信号処理部は、抵抗素子と容量素子とを含むＲＣ積分回路を更に有していることを特徴とする請求項２に記載の光受信回路。
【請求項５】
前記アッテネータ回路は、前記第一入力端に接続される第一信号線と前記第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、前記第二信号線に挿入された第二抵抗素子と、を含み、
前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含み、
前記ＲＣ積分回路は、前記抵抗素子として前記第一抵抗素子と前記第二抵抗素子とを含み、前記容量素子が前記第二信号線に接続されていることを特徴とする請求項４に記載の光受信回路。
【請求項１】
フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、
前記増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、
前記増幅部から出力された電圧信号が入力される第一入力端と、前記信号処理部から出力された電圧信号が入力される第二入力端と、を有し、前記第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする光受信回路。
【請求項２】
前記信号処理部は、入力された電圧信号を減衰するアッテネータ回路と、入力された電圧信号にオフセットを付与するオフセット回路と、入力された電圧信号を遅延させる遅延回路と、を有していることを特徴とする請求項１に記載の光受信回路。
【請求項３】
前記アッテネータ回路は、前記第一入力端に接続される第一信号線と前記第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、前記第二信号線に挿入された第二抵抗素子と、を含み、
前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含んでいることを特徴とする請求項２に記載の光受信回路。
【請求項４】
前記信号処理部は、抵抗素子と容量素子とを含むＲＣ積分回路を更に有していることを特徴とする請求項２に記載の光受信回路。
【請求項５】
前記アッテネータ回路は、前記第一入力端に接続される第一信号線と前記第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、前記第二信号線に挿入された第二抵抗素子と、を含み、
前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含み、
前記ＲＣ積分回路は、前記抵抗素子として前記第一抵抗素子と前記第二抵抗素子とを含み、前記容量素子が前記第二信号線に接続されていることを特徴とする請求項４に記載の光受信回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−８９９９９（Ｐ２０１３−８９９９９Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２５８７２（Ｐ２０１１−２２５８７２）
【出願日】平成２３年１０月１３日（２０１１．１０．１３）
【出願人】（０００２３６４３６）浜松ホトニクス株式会社 (1,479)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１３日（２０１１．１０．１３）
【出願人】（０００２３６４３６）浜松ホトニクス株式会社 (1,479)
【Ｆターム（参考）】
[ Back to top ]