光干渉素子の測定方法
【課題】 アームの光学特性を得ることができる光干渉素子の測定方法を提供する。
【解決手段】 光干渉素子の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームを光透過状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。
【解決手段】 光干渉素子の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームを光透過状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光干渉素子の測定方法に関する。
【背景技術】
【０００２】
入力カプラと、出力カプラと、入力カプラと出力カプラとの間に介在する複数のアームとで構成される光干渉素子が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−０６９９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光干渉素子のアームは全く同じ光学長を有していることが理想であるが、実際には製造バラツキに起因して個体差が生じている。このようなバラツキを把握してアームの光学特性を得ることは、光干渉素子の駆動条件の設定工数などの簡略化に寄与する。
【０００５】
本発明は、上記課題に鑑みなされたものであり、アームの光学特性を得ることができる光干渉素子の測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る光干渉素子の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームを光透過状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の測定方法によれば、アームの光学特性を得ることができる。
【０００７】
上記測定方法は、さらに、前記第２の半導体アームを光透過状態にせしめた後に前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第２の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を実施し、前記４つのステップで得られた出力カプラの出力状態を用いて、前記第１および第２の半導体アームの光学特性の差を得るステップと、を含んでいてもよい。前記第１および第２の半導体アームの光学特性の差を小さくするための初期バイアス値を取得するステップをさらに含んでいてもよい。
【０００８】
上記測定方法は、前記第１および第２の半導体アームの光学特性の差に基づいて、前記第１の半導体アームにＤＡＴＡ信号を入力しかつ前記第２の半導体アームに前記ＤＡＴＡ信号と差動の関係を有するＢＡＲ信号を入力する際に、前記ＤＡＴＡ信号ＯＮ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が２ｎπであり、前記ＤＡＴＡ信号ＯＦＦ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が（２ｎ＋１）πになるように、前記ＤＡＴＡ信号および前記ＢＡＲ信号のセンターバイアスを取得するステップをさらに含んでいてもよい。
【０００９】
前記光干渉素子は、マッハツェンダ変調器としてもよい。前記光吸収特性は、前記光透過状態に比べて２０ｄＢ以上の光吸収率としてもよい。前記光透過状態は、前記アームを無バイアス状態とすることで実現してもよい。
【００１０】
本発明に係る光干渉素子の他の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームを含む複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームを光透過状態にせしめ、前記第１および第２の半導体アーム以外のアームを光吸収状態にせしめた後に、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームおよび前記第１および第２のアーム以外のアームを光吸収状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の他の測定方法によれば、アームの光学特性を得ることができる。
【００１１】
本発明に係る光干渉素子の他の測定方法は、入力カプラと、前記入力カプラに接続された複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記複数の半導体アームのうち、第１の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記複数の半導体アームのうち、第２の半導体アームが無バイアスの状態で、前記複数の半導体アームのうち、第１の半導体アームと第２の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の他の測定方法によれば、アームの光学特性を得ることができる。
【００１２】
本発明に係る光干渉素子の他の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームに光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームに、前記光吸収特性を生じるバイアスを印加した場合よりも２０ｄＢ以上ロスが少ない状態を実現するバイアスを印加した状態で、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の他の測定方法によれば、アームの光学特性を得ることができる。
【発明の効果】
【００１３】
本発明に係る光干渉素子の測定方法によれば、アームの光学特性を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】（ａ）は光干渉素子の上面模式図の例であり、（ｂ）は（ａ）のＡ−Ａ間の断面模式図の例であり、（ｃ）は（ａ）のＢ−Ｂ間の断面模式図の例である。
【図２】半導体アームに印加する逆バイアスと、半導体アームを通過した光の光強度との関係を示す図である。
【図３】（ａ）〜（ｄ）は出力光強度とスイープした逆バイアスとの関係を示す一例である。
【図４】各半導体アームへ印加される電圧と位相との関係の計算例を示す図である。
【図５】両半導体アームの光学特性の差を得る際のフローの一例を示す図である。
【図６】（ａ）〜（ｃ）は、ＤＡＴＡ側光とＢＡＲ側光の位相差による出力光の論理について説明するための図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態を説明する。
【実施例１】
【００１６】
図１（ａ）は、実施例１に係る測定方法の対象とする光干渉素子１００の上面模式図の例である。本実施例においては、光干渉素子１００は、一例としてマッハツェンダ変調器である。図１（ａ）に示すように、光干渉素子１００は、半導体基板上のメサ状の光導波路の経路を組み合わせて構成される。なお、図１（ａ）においては、各光導波路が透過して見えている。図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面模式図の例であり、図１（ｃ）は、図１（ａ）のＢ−Ｂ間の断面模式図の例である。
【００１７】
図１（ｂ）を参照して、光導波路は、半導体基板４１上に形成されている。光導波路は、半導体基板４１上において、下クラッド層４２ａ、コア４３、上クラッド層４２ｂがこの順にメサ状に積層された構造を有している。半導体基板４１の上面、光導波路の上面および側面には、パッシベーション膜４４および絶縁膜４５が順に積層されている。
【００１８】
半導体基板４１は、ＩｎＰなどの半導体からなる。下クラッド層４２ａおよび上クラッド層４２ｂは、ＩｎＰなどの半導体からなる。コア４３は、下クラッド層４２ａおよび上クラッド層４２ｂよりもバンドギャップエネルギが小さい半導体からなり、ＩｎＧａＡｓＰ系バルク層、ＡｌＧａＩｎＡｓＰ系量子井戸構造層などである。コア４３を通過する光は、下クラッド層４２ａおよび上クラッド層４２ｂによって閉じ込められる。パッシベーション膜４４は、ＩｎＰなどの半導体からなる。絶縁膜４５は、ＳｉＮなどの絶縁体からなる。
【００１９】
図１（ａ）を参照して、光干渉素子１００には、第１入力端３１ａに接続された第１入力光導波路３２ａが設けられ、第２入力端３１ｂに接続された第２入力光導波路３２ｂが設けられている。第１入力光導波路３２ａおよび第２入力光導波路３２ｂは、入力カプラ３３で合流し、第１半導体アーム３４ａおよび第２半導体アーム３４ｂに分岐する。光干渉素子１００の長手方向を対称軸とした場合に、第１半導体アーム３４ａは第１入力端３１ａと同じ側に配置され、第２半導体アーム３４ｂは第２入力端３１ｂと同じ側に配置されている。本実施例においては、入力カプラ３３は、２×２のＭＭＩ（Ｍａｌｔｉ Ｍｏｄｅ Ｉｎｔｅｒｆｅｒｅｎｃｅ）である。
【００２０】
第１半導体アーム３４ａおよび第２半導体アーム３４ｂは出力カプラ３５で合流し、第１出力端３７ａに接続された第１出力光導波路３６ａと、第２出力端３７ｂに接続された第２出力光導波路３６ｂとに分岐する。光干渉素子１００の長手方向を対称軸とした場合に、第１出力端３７ａは第２半導体アーム３４ｂと同じ側に配置され、第２出力端３７ｂは第１半導体アーム３４ａと同じ側に配置されている。本実施例においては、出力カプラ３５は、２×２のＭＭＩである。
【００２１】
第１半導体アーム３４ａおよび第２半導体アーム３４ｂのそれぞれには、位相調整用電極４６および変調用電極４７が設けられている。位相調整用電極４６および変調用電極４７は、互いに離間している。位相調整用電極４６および変調用電極４７の位置関係は特に限定されるものではないが、本実施例においては、位相調整用電極４６は変調用電極４７よりも光入力端側に配置されている。
【００２２】
図１（ｃ）を参照して、変調用電極４７は、上クラッド層４２ｂ上において、コンタクト層４９を介して配置されている。コンタクト層４９は、ＩｎＧａＡｓなどの半導体からなる。なお、上クラッド層４２ｂとコンタクト層４９との間には、パッシベーション膜４４および絶縁膜４５は設けられていない。また、位相調整用電極４６および変調用電極４７は、Ａｕなどの金属からなる。位相調整用電極４６も、変調用電極４７と同様に、上クラッド層４２ｂ上においてコンタクト層４９を介して配置されている。
【００２３】
各位相調整用電極４６および各変調用電極４７に電圧が印加されると、第１半導体アーム３４ａおよび第２半導体アーム３４ｂにおいてコア４３の屈折率が変化し、第１半導体アーム３４ａおよび第２半導体アーム３４ｂを通過する光の位相が変化する。光干渉素子１００を変調器として用いる場合には、各変調用電極４７に差動信号（ＤＡＴＡ信号およびＢＡＲ信号）が入力され、各位相調整用電極４６には第１半導体アーム３４ａを通過した光と第２半導体アーム３４ｂを通過した光との位相差を調整するためのＤＣ電圧が印加される。
【００２４】
光干渉素子１００を使用するにあたって、クロスポイント調整を行う必要がある。通常のクロスポイント調整では、出力カプラに２×２ＭＭＩを利用している場合、出力カプラの２つの出力光強度が等しくなるように、各位相調整用電極４６へのバイアス電圧を調整する。具体的には、出力カプラの２つの出力光強度を検知しつつ、各位相調整用電極４６に対するバイアス電圧を変化させる。まず、両アームの位相調整用電極ともゼロバイアスとし、そのときに得られる２つの出力光強度の大小関係を得ることによって調整対象のアームを決定し、徐々に当該アームの位相調整用電極４６の値を調整する。すなわち、通常のクロスポイント調整は実測しながらのチューニングであるため、精度を上げるには時間のかかる作業になる。そこで、本実施例においては、効率よくアームの光学特性を得ることによって、クロスポイント調整などの初期状態チューニングを容易とする測定方法について説明する。
【００２５】
第１半導体アーム３４ａに印加する電圧を０Ｖ（無バイアス）に設定し、第２半導体アーム３４ｂに印加する電圧を掃引することによって、第１半導体アーム３４ａを通過した光と第２半導体アーム３４ｂを通過した光の位相差に起因する干渉効果と、電圧印加で生じるロス（損失）に起因する電界振幅の変化の効果とが相互に加わって第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力が変化する。
【００２６】
一方、第１半導体アーム３４ａに十分に大きい逆バイアスを印加して第１半導体アーム３４ａに光を吸収させ、第２半導体アーム３４ｂに印加する電圧を掃引することによって、光干渉素子１００の干渉効果が排除される。それにより、光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力において、第２半導体アーム３４ｂに印加される印加電圧とロスとの関係が得られる。
【００２７】
これら２つの工程で得られる関係を比較することによって、Ｆｉｔｔｉｎｇ関数を仮定することなく、第１半導体アーム３４ａにおける印加電圧とロスとの関係、印加電圧と位相との関係などが得られる。第２半導体アーム３４ｂに対しても同様の２工程を実施することによって、Ｆｉｔｔｉｎｇ関数を仮定することなく、第２半導体アーム３４ｂにおける印加電圧とロスとの関係、印加電圧と位相との関係などが得られる。また、これらの４つの工程で得られる関係を比較することによって、各アームからの寄与比などを算出することができる。以下、具体的な数式を用いて説明する。
【００２８】
まず、光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力のうち、第１半導体アーム３４ａを通って出力される電界Ｅ１（Ｖ１）は、下記式（１）のように表される。式（１）において、Ｖ１は、第１半導体アーム３４ａに印加される電圧を示す。Ｅ０１は、Ｖ１＝０Ｖとした場合の電界振幅を示す。α１（Ｖ１）は、第１半導体アーム３４ａに電圧Ｖ１を印加した場合のロスを示す。したがって、α１（０Ｖ）＝０である。θ１（Ｖ１）は、第１半導体アーム３４ａに電圧Ｖ１を印加した場合の位相変化量を示す。したがって、θ１（０Ｖ）＝０である。
【数１】
【００２９】
同様に、第２半導体アーム３４ｂを通って出力される電界Ｅ２（Ｖ２）は、下記式（２）のように表される。式（２）において、Ｖ２は、第２半導体アーム３４ｂに印加される電圧を示す。Ｅ０２は、Ｖ２＝０Ｖとした場合の電界振幅を示す。α２（Ｖ２）は、第２半導体アーム３４ｂに電圧Ｖ２を印加した場合のロスを示す。したがって、α２（０Ｖ）＝０である。θ２（Ｖ２）は、第２半導体アーム３４ｂに電圧Ｖ２を印加した場合の位相変化量を示す。したがって、θ２（０Ｖ）＝０である。
【数２】
【００３０】
以上のことから、第１半導体アーム３４ａに電圧Ｖ１を印加しかつ第２半導体アーム３４ｂに電圧Ｖ２を印加した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力の電界Ｅｏｕｔ（Ｖ１，Ｖ２）は、下記式（３）のように表される。したがって、第１半導体アーム３４ａに電圧Ｖ１を印加しかつ第２半導体アーム３４ｂに電圧Ｖ２を印加した場合の光干渉素子１００の出力光強度Ｐｏｕｔ（Ｖ１，Ｖ２）は、下記式（４）のように表される。
【数３】
【数４】
【００３１】
以上のことから、光干渉素子１００の特性を検査するためには、Ｅ０１，α１（Ｖ１），Ｅ０２，α２（Ｖ２），およびθ１（Ｖ１）−θ２（Ｖ２）の５個のパラメータが把握されればよい。ところで、半導体アームに逆バイアスを印加することによって、当該半導体アームに光を吸収させることができる。図２は、半導体アームに印加する逆バイアスと、半導体アームを通過した光の光強度との関係を示す。図２に示すように、半導体アームに十分に大きい逆バイアス（例えば−１０Ｖ）を印加することによって、半導体アームにおける光吸収を−３０ｄＢ程度にすることができる。したがって、第１半導体アーム３４ａに十分に大きい逆バイアス（Ｖ１＝−１０Ｖ）を印加した場合、ｅｘｐ（−α１（Ｖ１））≒０のように近似することができる。したがって、Ｐｏｕｔ（−１０Ｖ，Ｖ２）は、下記式（５）のように表すことができる。
【数５】
【００３２】
以上のことから、上記５個のパラメータのうち、Ｅ０２およびα２（Ｖ２）については、Ｖ１を−１０Ｖに固定し、Ｖ２を０Ｖから−１０Ｖまでスイープした場合の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力の測定値Ｐｏｕｔ（−１０Ｖ，Ｖ２）を用いて、下記式（６）および下記式（７）のように表すことができる。
【数６】
【数７】
【００３３】
同様に、Ｅ０１，α１（Ｖ１）については、Ｖ２を−１０Ｖに固定し、Ｖ１を０Ｖから−１０Ｖまでスイープした場合の光出力の測定値Ｐｏｕｔ（Ｖ１，−１０Ｖ）を用いて、下記式（８）および下記式（９）のように表すことができる。
【数８】
【数９】
【００３４】
上記式（６）〜（９）を用いれば、上記５個のパラメータのうち残りのθ１（Ｖ１）−θ２（Ｖ２）は、測定値Ｐｏｕｔ（Ｖ１，Ｖ２）を用いて下記式（１０）のように表すことができる。
【数１０】
【００３５】
θ１（Ｖ１）は、Ｖ２を０Ｖにして（無バイアス）、Ｖ１をスイープ（例えば０Ｖ〜−１０Ｖ）することによって測定値から導出することができる。θ２（Ｖ２）は、Ｖ１を０Ｖにして（無バイアス）、Ｖ２をスイープ（例えば０Ｖ〜−１０Ｖ）することによって測定値から導出することができる。したがって、Ｆｉｔｔｉｎｇ関数を仮定することなく、光干渉素子１００の特性を決定する６個のパラメータ（Ｅ０１，α１（Ｖ１），Ｅ０２，α２（Ｖ２），θ１（Ｖ１），θ２（Ｖ２））を、光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度の測定値から求めることができる。したがって、実際の測定値を用いて、光干渉素子１００の特性を測定することができる。
【００３６】
以上のことから、本実施例において取得すべき測定値は以下の４種類である。
（１）第１半導体アーム３４ａに十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第２半導体アーム３４ｂに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
（２）第１半導体アーム３４ａに０Ｖの電圧を印加し（無バイアス）、第２半導体アーム３４ｂに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
（３）第２半導体アーム３４ｂに十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第１半導体アーム３４ａに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
（４）第２半導体アーム３４ｂに０Ｖの電圧を印加し（無バイアス）、第１半導体アーム３４ａに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
【００３７】
図３（ａ）〜図３（ｄ）は、上記（１）〜（４）の出力光強度とスイープした逆バイアスとの関係を示す一例である。図３（ａ）は上記（１）に対応し、図３（ｂ）は上記（２）に対応し、図３（ｃ）は上記（３）に対応し、図３（ｄ）は上記（４）に対応する。以上の４つの測定値から、各半導体アームへ印加される電圧と位相との関係が計算される。図４は、実際の計算例である。このように、各半導体アームへ印加される電圧と位相との関係が求められると、両半導体アームの光学特性の差を得ることができる。この光学特性の差を得ることによって、光干渉素子１００を差動駆動する場合のバイアスの設定が容易になる。例えば、上記光学特性の差を小さくするための初期バイアス値を取得しておくことによって、クロスポイント調整が容易となる。
【００３８】
図５は、両半導体アームの光学特性の差を得る際のフローの一例を示す図である。図５に示すように、まず、光干渉素子１００の第１入力端３１ａに光を入力する（ステップＳ１）。次に、第１半導体アーム３４ａの位相調整用電極４６に十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第２半導体アーム３４ｂの位相調整用電極４６に印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ２）。次に、第１半導体アーム３４ａの位相調整用電極４６を無バイアスとし、第２半導体アーム３４ｂに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ３）。
【００３９】
次に、第２半導体アーム３４ｂの位相調整用電極４６に十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第１半導体アーム３４ａの位相調整用電極４６に印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ４）。次に、第２半導体アーム３４ｂの位相調整用電極４６を無バイアスとし、第１半導体アーム３４ａの位相調整用電極４６に印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ５）。次に、両半導体アームの光学特性を得る（ステップＳ６）。
【００４０】
なお、以上においては、アームを無バイアスにすることで、光透過状態を実現しているが、ある程度のバイアスを印加することで、光透過状態を実現することも可能である。たとえば、図３（ａ）および図３（ｂ）に示すように、−５Ｖを印加した場合と無バイアス（０Ｖ）の場合とでは、アームのロスは殆ど変わらず、バイアスを印加している側のアーム（−１０Ｖ）とのロスの差が十分に大きい。したがって、無バイアスにする代わりにある程度の逆バイアス（たとえば−５Ｖ程度）を印加しても、本発明の所期の効果を得ることができる。
【００４１】
以上の手順により、第１半導体アーム３４ａおよび第２半導体アーム３４ｂの光学特性を得ることができる。また、第１半導体アーム３４ａの光学特性と第２半導体アーム３４ｂの光学特性の差を用いることによって、光干渉素子１００を差動駆動する場合のバイアスの設定が容易になる。
【００４２】
ここで、ＤＡＴＡ側光とＢＡＲ側光の位相差に基づく出力光の論理について説明する。図６（ａ）は、ＤＡＴＡ信号を表す。ＤＡＴＡ信号は、ＤＡＴＡ ＯＮ（Ｈｉｇｈ）とＤＡＴＡ ＯＦＦ（Ｌｏｗ）とを繰り返す信号である。ＢＡＲ信号は、ＤＡＴＡ信号との間に差動の関係を有している。したがって、一方の半導体アームにＨｉｇｈが入力されるときは他方の半導体アームにはＬｏｗが入力され、一方の半導体アームにＬｏｗが入力されるときは他方の半導体アームにはＨｉｇｈが入力される。本実施例においては、ＤＡＴＡ信号は、第１半導体アーム３４ａの変調用電極４７に入力され、ＢＡＲ信号は、第２半導体アーム３４ｂの変調用電極４７に入力される。また、第１出力端３７ａから出力される光を出力光として用いる。
【００４３】
図６（ｂ）は、ＤＡＴＡ信号が入力された半導体アームの位相変化およびＢＡＲ信号が入力された半導体アームの位相変化を示す。図６（ｂ）において、実線はＤＡＴＡ信号に対応する位相変化を表し、破線はＢＡＲ信号に対応する位相変化を表す。図６（ｃ）は、光干渉素子１００の第１出力端３７ａから出力される出力光強度を表す。
【００４４】
図６（ｂ）および図６（ｃ）に示すように、入力信号と光出力との論理を一致させるためには、ＤＡＴＡ ＯＮ入力時にＤＡＴＡ信号入力側アームの光とＢＡＲ信号入力側アームの光の位相差が２ｎπ（ｎは整数）であり、ＤＡＴＡ ＯＦＦ入力時にＤＡＴＡ信号入力側アームの光とＢＡＲ信号入力側アームの光の位相差が（２ｎ＋１）π（ｎは整数）になる必要がある。このように、論理の一致を得るためには、両アームのセンターバイアスを適切に設定する必要がある。なお、図６（ｂ）の例では、ＤＡＴＡ ＯＮ入力時に第１半導体アーム３４ａを通過した光と第２半導体アーム３４ｂを通過した光との位相差が０であり、ＤＡＴＡ ＯＦＦ入力時に当該位相差がπになる場合に入力信号と光出力との論理が一致する場合を示している。
【００４５】
そこで、各半導体アームの駆動振幅電圧Ｖｐｐを一定にし、両アームのバイアスを各々設定することによって良好なアイパターンを得る例について説明する。差動駆動する場合のＤＡＴＡ信号のＯＮレベルの電圧ＶＤＡＴＡ＿ＯＮおよびＢＡＲ信号のＯＮレベルの電圧ＶＢＡＲ＿ＯＮは、振幅電圧ＶｐｐとＤＡＴＡ信号のセンターバイアス電圧ＶＤＡＴＡとＢＡＲ信号のセンターバイアス電圧ＶＢＡＲとを用いて、下記式（１１）および下記式（１２）のように表すことができる。
【数１１】
【数１２】
【００４６】
同様に、ＤＡＴＡ信号のＯＦＦレベルの電圧ＶＤＡＴＡ＿ＯＦＦおよびＢＡＲ信号のＯＦＦレベルの電圧ＶＢＡＲ＿ＯＦＦは、下記式（１３）および下記式（１４）のように表すことができる。
【数１３】
【数１４】
【００４７】
ＤＡＴＡ信号が印加された半導体アームを通過した後の光の位相をθＤＡＴＡ（Ｖ）とし、ＢＡＲ信号が印加された半導体アームを通過した後の光の位相をθＢＡＲ（Ｖ）とすると、ＯＮレベルの位相は、それぞれ下記式（１５）および下記式（１６）のように表すことができる。
【数１５】
【数１６】
【００４８】
光干渉素子１００の出力光は、ＯＮレベルで強めあうため、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＮ）＝θＢＡＲ（ＶＢＡＲ＿ＯＮ）となる。本実施例においては、このＯＮレベルの位相θＯＮを下記式（１７）のように定義する。一方、光干渉素子１００の出力光は、ＯＦＦレベルで弱めあうため、下記式（１８）が導かれる。
【数１７】
【数１８】
【００４９】
以上のことから、各半導体アームにおける印加電圧と位相との関係があらかじめ得られている場合、以下に述べる手順でＤＡＴＡ信号のセンターバイアス電圧ＶＤＡＴＡおよびＢＡＲ信号のセンターバイアス電圧ＶＢＡＲを求めることができる。それにより、入力信号と光出力との論理を一致させることができる。
【００５０】
まず、ある位相をＯＮレベルの位相θＯＮと仮定する。次に、位相θＯＮを得るための各半導体アーム印加電圧と位相との関係から、ＶＤＡＴＡ＿ＯＮおよびＶＢＡＲ＿ＯＮが求まる。次に、ＶＤＡＴＡ＿ＯＮおよびＶＢＡＲ＿ＯＮから、ＶＤＡＴＡ＿ＯＦＦ＝ＶＤＡＴＡ＿ＯＮ−ＶｐｐとＶＢＡＲ＿ＯＦＦ＝ＶＢＡＲ＿ＯＮ＋Ｖｐｐとが求まる。それにより、各半導体アームのＯＦＦレベルの位相θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）とθＢＡＲ（ＶＢＡＲ＿ＯＦＦ）とが求まる。
【００５１】
次に、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）およびθＢＡＲ（ＶＢＡＲ＿ＯＦＦ）に、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）−θＢＡＲ（ＶＢＡＲ＿ＯＦＦ）＝πが成立するようなθＯＮを探す。次に、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）−θＢＡＲ（ＶＢＡＲ＿ＯＦＦ）＝πが成立するＶＤＡＴＡ＿ＯＦＦおよびＶＢＡＲ＿ＯＦＦから、各半導体アームに印加するセンターバイアス電圧ＶＤＡＴＡ＝ＶＤＡＴＡ＿ＯＦＦ＋Ｖｐｐ／２とＶＢＡＲ＝ＶＢＡＲ＿ＯＦＦ−Ｖｐｐ／２とが求まる。
【００５２】
（他の例）
上記実施例においては、初期状態チューニングのうちクロスポイント調整について述べたが、初期状態チューニングには他のチューニングも含まれる。例えば、出力カプラに２×２ＭＭＩを用いる場合、片方の出力が最大で他方の出力が最低（ゼロ）を初期状態とするチューニングも含まれる。また、出力カプラに２×１ＭＭＩを用いる場合、変調電極を差動駆動する場合は、ＭＭＩの出力（１本）が最大と最低の中間値になるようにするチューニングも含まれる。もちろん、２×１ＭＭＩにおいて、出力が最大値あるいは最低値になるように制御された状態を初期状態とする場合もある。本発明は、両アームの光学特性の差が正確に取得できるため、これらの他のチューニングにも本発明を適用することができる。
【００５３】
なお、本発明の適用によって得られらるバイアス値を、実際のクロスポイントを確認しながら最適化することもできる。この場合、クロスポイントに近いバイアスからの調整になるため、調整が容易になる。
【００５４】
上記実施例においては、光干渉素子としてマッハツェンダ変調器を用いたが、入力カプラと複数の半導体アームと出力カプラとを備える光干渉素子であれば本発明を適用することができる。例えば、光周波数ダブラなどに本発明を適用することができる。さらに２より多いアームを有する光干渉素子においても、本発明を適用することができる。その場合、本発明にしたがって、光透過状態と光吸収状態の制御をなすアーム以外のアームは、全て光吸収状態になるように制御すればよい。また、上記実施例においては、入力カプラおよび出力カプラとしてＭＭＩを用いているが、方向性結合器を用いてもよい。
【００５５】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５６】
３３ 入力カプラ
３４ａ 第１半導体アーム
３４ｂ 第２半導体アーム
３５ 出力カプラ
４２ａ 下クラッド層
４３ コア
４２ｂ 上クラッド層
１００ 光干渉素子
【技術分野】
【０００１】
本発明は、光干渉素子の測定方法に関する。
【背景技術】
【０００２】
入力カプラと、出力カプラと、入力カプラと出力カプラとの間に介在する複数のアームとで構成される光干渉素子が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−０６９９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光干渉素子のアームは全く同じ光学長を有していることが理想であるが、実際には製造バラツキに起因して個体差が生じている。このようなバラツキを把握してアームの光学特性を得ることは、光干渉素子の駆動条件の設定工数などの簡略化に寄与する。
【０００５】
本発明は、上記課題に鑑みなされたものであり、アームの光学特性を得ることができる光干渉素子の測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る光干渉素子の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームを光透過状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の測定方法によれば、アームの光学特性を得ることができる。
【０００７】
上記測定方法は、さらに、前記第２の半導体アームを光透過状態にせしめた後に前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第２の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を実施し、前記４つのステップで得られた出力カプラの出力状態を用いて、前記第１および第２の半導体アームの光学特性の差を得るステップと、を含んでいてもよい。前記第１および第２の半導体アームの光学特性の差を小さくするための初期バイアス値を取得するステップをさらに含んでいてもよい。
【０００８】
上記測定方法は、前記第１および第２の半導体アームの光学特性の差に基づいて、前記第１の半導体アームにＤＡＴＡ信号を入力しかつ前記第２の半導体アームに前記ＤＡＴＡ信号と差動の関係を有するＢＡＲ信号を入力する際に、前記ＤＡＴＡ信号ＯＮ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が２ｎπであり、前記ＤＡＴＡ信号ＯＦＦ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が（２ｎ＋１）πになるように、前記ＤＡＴＡ信号および前記ＢＡＲ信号のセンターバイアスを取得するステップをさらに含んでいてもよい。
【０００９】
前記光干渉素子は、マッハツェンダ変調器としてもよい。前記光吸収特性は、前記光透過状態に比べて２０ｄＢ以上の光吸収率としてもよい。前記光透過状態は、前記アームを無バイアス状態とすることで実現してもよい。
【００１０】
本発明に係る光干渉素子の他の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームを含む複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームを光透過状態にせしめ、前記第１および第２の半導体アーム以外のアームを光吸収状態にせしめた後に、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームおよび前記第１および第２のアーム以外のアームを光吸収状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の他の測定方法によれば、アームの光学特性を得ることができる。
【００１１】
本発明に係る光干渉素子の他の測定方法は、入力カプラと、前記入力カプラに接続された複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記複数の半導体アームのうち、第１の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記複数の半導体アームのうち、第２の半導体アームが無バイアスの状態で、前記複数の半導体アームのうち、第１の半導体アームと第２の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の他の測定方法によれば、アームの光学特性を得ることができる。
【００１２】
本発明に係る光干渉素子の他の測定方法は、入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、前記第１の半導体アームに光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、前記第１の半導体アームに、前記光吸収特性を生じるバイアスを印加した場合よりも２０ｄＢ以上ロスが少ない状態を実現するバイアスを印加した状態で、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする。本発明に係る光干渉素子の他の測定方法によれば、アームの光学特性を得ることができる。
【発明の効果】
【００１３】
本発明に係る光干渉素子の測定方法によれば、アームの光学特性を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】（ａ）は光干渉素子の上面模式図の例であり、（ｂ）は（ａ）のＡ−Ａ間の断面模式図の例であり、（ｃ）は（ａ）のＢ−Ｂ間の断面模式図の例である。
【図２】半導体アームに印加する逆バイアスと、半導体アームを通過した光の光強度との関係を示す図である。
【図３】（ａ）〜（ｄ）は出力光強度とスイープした逆バイアスとの関係を示す一例である。
【図４】各半導体アームへ印加される電圧と位相との関係の計算例を示す図である。
【図５】両半導体アームの光学特性の差を得る際のフローの一例を示す図である。
【図６】（ａ）〜（ｃ）は、ＤＡＴＡ側光とＢＡＲ側光の位相差による出力光の論理について説明するための図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態を説明する。
【実施例１】
【００１６】
図１（ａ）は、実施例１に係る測定方法の対象とする光干渉素子１００の上面模式図の例である。本実施例においては、光干渉素子１００は、一例としてマッハツェンダ変調器である。図１（ａ）に示すように、光干渉素子１００は、半導体基板上のメサ状の光導波路の経路を組み合わせて構成される。なお、図１（ａ）においては、各光導波路が透過して見えている。図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面模式図の例であり、図１（ｃ）は、図１（ａ）のＢ−Ｂ間の断面模式図の例である。
【００１７】
図１（ｂ）を参照して、光導波路は、半導体基板４１上に形成されている。光導波路は、半導体基板４１上において、下クラッド層４２ａ、コア４３、上クラッド層４２ｂがこの順にメサ状に積層された構造を有している。半導体基板４１の上面、光導波路の上面および側面には、パッシベーション膜４４および絶縁膜４５が順に積層されている。
【００１８】
半導体基板４１は、ＩｎＰなどの半導体からなる。下クラッド層４２ａおよび上クラッド層４２ｂは、ＩｎＰなどの半導体からなる。コア４３は、下クラッド層４２ａおよび上クラッド層４２ｂよりもバンドギャップエネルギが小さい半導体からなり、ＩｎＧａＡｓＰ系バルク層、ＡｌＧａＩｎＡｓＰ系量子井戸構造層などである。コア４３を通過する光は、下クラッド層４２ａおよび上クラッド層４２ｂによって閉じ込められる。パッシベーション膜４４は、ＩｎＰなどの半導体からなる。絶縁膜４５は、ＳｉＮなどの絶縁体からなる。
【００１９】
図１（ａ）を参照して、光干渉素子１００には、第１入力端３１ａに接続された第１入力光導波路３２ａが設けられ、第２入力端３１ｂに接続された第２入力光導波路３２ｂが設けられている。第１入力光導波路３２ａおよび第２入力光導波路３２ｂは、入力カプラ３３で合流し、第１半導体アーム３４ａおよび第２半導体アーム３４ｂに分岐する。光干渉素子１００の長手方向を対称軸とした場合に、第１半導体アーム３４ａは第１入力端３１ａと同じ側に配置され、第２半導体アーム３４ｂは第２入力端３１ｂと同じ側に配置されている。本実施例においては、入力カプラ３３は、２×２のＭＭＩ（Ｍａｌｔｉ Ｍｏｄｅ Ｉｎｔｅｒｆｅｒｅｎｃｅ）である。
【００２０】
第１半導体アーム３４ａおよび第２半導体アーム３４ｂは出力カプラ３５で合流し、第１出力端３７ａに接続された第１出力光導波路３６ａと、第２出力端３７ｂに接続された第２出力光導波路３６ｂとに分岐する。光干渉素子１００の長手方向を対称軸とした場合に、第１出力端３７ａは第２半導体アーム３４ｂと同じ側に配置され、第２出力端３７ｂは第１半導体アーム３４ａと同じ側に配置されている。本実施例においては、出力カプラ３５は、２×２のＭＭＩである。
【００２１】
第１半導体アーム３４ａおよび第２半導体アーム３４ｂのそれぞれには、位相調整用電極４６および変調用電極４７が設けられている。位相調整用電極４６および変調用電極４７は、互いに離間している。位相調整用電極４６および変調用電極４７の位置関係は特に限定されるものではないが、本実施例においては、位相調整用電極４６は変調用電極４７よりも光入力端側に配置されている。
【００２２】
図１（ｃ）を参照して、変調用電極４７は、上クラッド層４２ｂ上において、コンタクト層４９を介して配置されている。コンタクト層４９は、ＩｎＧａＡｓなどの半導体からなる。なお、上クラッド層４２ｂとコンタクト層４９との間には、パッシベーション膜４４および絶縁膜４５は設けられていない。また、位相調整用電極４６および変調用電極４７は、Ａｕなどの金属からなる。位相調整用電極４６も、変調用電極４７と同様に、上クラッド層４２ｂ上においてコンタクト層４９を介して配置されている。
【００２３】
各位相調整用電極４６および各変調用電極４７に電圧が印加されると、第１半導体アーム３４ａおよび第２半導体アーム３４ｂにおいてコア４３の屈折率が変化し、第１半導体アーム３４ａおよび第２半導体アーム３４ｂを通過する光の位相が変化する。光干渉素子１００を変調器として用いる場合には、各変調用電極４７に差動信号（ＤＡＴＡ信号およびＢＡＲ信号）が入力され、各位相調整用電極４６には第１半導体アーム３４ａを通過した光と第２半導体アーム３４ｂを通過した光との位相差を調整するためのＤＣ電圧が印加される。
【００２４】
光干渉素子１００を使用するにあたって、クロスポイント調整を行う必要がある。通常のクロスポイント調整では、出力カプラに２×２ＭＭＩを利用している場合、出力カプラの２つの出力光強度が等しくなるように、各位相調整用電極４６へのバイアス電圧を調整する。具体的には、出力カプラの２つの出力光強度を検知しつつ、各位相調整用電極４６に対するバイアス電圧を変化させる。まず、両アームの位相調整用電極ともゼロバイアスとし、そのときに得られる２つの出力光強度の大小関係を得ることによって調整対象のアームを決定し、徐々に当該アームの位相調整用電極４６の値を調整する。すなわち、通常のクロスポイント調整は実測しながらのチューニングであるため、精度を上げるには時間のかかる作業になる。そこで、本実施例においては、効率よくアームの光学特性を得ることによって、クロスポイント調整などの初期状態チューニングを容易とする測定方法について説明する。
【００２５】
第１半導体アーム３４ａに印加する電圧を０Ｖ（無バイアス）に設定し、第２半導体アーム３４ｂに印加する電圧を掃引することによって、第１半導体アーム３４ａを通過した光と第２半導体アーム３４ｂを通過した光の位相差に起因する干渉効果と、電圧印加で生じるロス（損失）に起因する電界振幅の変化の効果とが相互に加わって第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力が変化する。
【００２６】
一方、第１半導体アーム３４ａに十分に大きい逆バイアスを印加して第１半導体アーム３４ａに光を吸収させ、第２半導体アーム３４ｂに印加する電圧を掃引することによって、光干渉素子１００の干渉効果が排除される。それにより、光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力において、第２半導体アーム３４ｂに印加される印加電圧とロスとの関係が得られる。
【００２７】
これら２つの工程で得られる関係を比較することによって、Ｆｉｔｔｉｎｇ関数を仮定することなく、第１半導体アーム３４ａにおける印加電圧とロスとの関係、印加電圧と位相との関係などが得られる。第２半導体アーム３４ｂに対しても同様の２工程を実施することによって、Ｆｉｔｔｉｎｇ関数を仮定することなく、第２半導体アーム３４ｂにおける印加電圧とロスとの関係、印加電圧と位相との関係などが得られる。また、これらの４つの工程で得られる関係を比較することによって、各アームからの寄与比などを算出することができる。以下、具体的な数式を用いて説明する。
【００２８】
まず、光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力のうち、第１半導体アーム３４ａを通って出力される電界Ｅ１（Ｖ１）は、下記式（１）のように表される。式（１）において、Ｖ１は、第１半導体アーム３４ａに印加される電圧を示す。Ｅ０１は、Ｖ１＝０Ｖとした場合の電界振幅を示す。α１（Ｖ１）は、第１半導体アーム３４ａに電圧Ｖ１を印加した場合のロスを示す。したがって、α１（０Ｖ）＝０である。θ１（Ｖ１）は、第１半導体アーム３４ａに電圧Ｖ１を印加した場合の位相変化量を示す。したがって、θ１（０Ｖ）＝０である。
【数１】
【００２９】
同様に、第２半導体アーム３４ｂを通って出力される電界Ｅ２（Ｖ２）は、下記式（２）のように表される。式（２）において、Ｖ２は、第２半導体アーム３４ｂに印加される電圧を示す。Ｅ０２は、Ｖ２＝０Ｖとした場合の電界振幅を示す。α２（Ｖ２）は、第２半導体アーム３４ｂに電圧Ｖ２を印加した場合のロスを示す。したがって、α２（０Ｖ）＝０である。θ２（Ｖ２）は、第２半導体アーム３４ｂに電圧Ｖ２を印加した場合の位相変化量を示す。したがって、θ２（０Ｖ）＝０である。
【数２】
【００３０】
以上のことから、第１半導体アーム３４ａに電圧Ｖ１を印加しかつ第２半導体アーム３４ｂに電圧Ｖ２を印加した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力の電界Ｅｏｕｔ（Ｖ１，Ｖ２）は、下記式（３）のように表される。したがって、第１半導体アーム３４ａに電圧Ｖ１を印加しかつ第２半導体アーム３４ｂに電圧Ｖ２を印加した場合の光干渉素子１００の出力光強度Ｐｏｕｔ（Ｖ１，Ｖ２）は、下記式（４）のように表される。
【数３】
【数４】
【００３１】
以上のことから、光干渉素子１００の特性を検査するためには、Ｅ０１，α１（Ｖ１），Ｅ０２，α２（Ｖ２），およびθ１（Ｖ１）−θ２（Ｖ２）の５個のパラメータが把握されればよい。ところで、半導体アームに逆バイアスを印加することによって、当該半導体アームに光を吸収させることができる。図２は、半導体アームに印加する逆バイアスと、半導体アームを通過した光の光強度との関係を示す。図２に示すように、半導体アームに十分に大きい逆バイアス（例えば−１０Ｖ）を印加することによって、半導体アームにおける光吸収を−３０ｄＢ程度にすることができる。したがって、第１半導体アーム３４ａに十分に大きい逆バイアス（Ｖ１＝−１０Ｖ）を印加した場合、ｅｘｐ（−α１（Ｖ１））≒０のように近似することができる。したがって、Ｐｏｕｔ（−１０Ｖ，Ｖ２）は、下記式（５）のように表すことができる。
【数５】
【００３２】
以上のことから、上記５個のパラメータのうち、Ｅ０２およびα２（Ｖ２）については、Ｖ１を−１０Ｖに固定し、Ｖ２を０Ｖから−１０Ｖまでスイープした場合の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの光出力の測定値Ｐｏｕｔ（−１０Ｖ，Ｖ２）を用いて、下記式（６）および下記式（７）のように表すことができる。
【数６】
【数７】
【００３３】
同様に、Ｅ０１，α１（Ｖ１）については、Ｖ２を−１０Ｖに固定し、Ｖ１を０Ｖから−１０Ｖまでスイープした場合の光出力の測定値Ｐｏｕｔ（Ｖ１，−１０Ｖ）を用いて、下記式（８）および下記式（９）のように表すことができる。
【数８】
【数９】
【００３４】
上記式（６）〜（９）を用いれば、上記５個のパラメータのうち残りのθ１（Ｖ１）−θ２（Ｖ２）は、測定値Ｐｏｕｔ（Ｖ１，Ｖ２）を用いて下記式（１０）のように表すことができる。
【数１０】
【００３５】
θ１（Ｖ１）は、Ｖ２を０Ｖにして（無バイアス）、Ｖ１をスイープ（例えば０Ｖ〜−１０Ｖ）することによって測定値から導出することができる。θ２（Ｖ２）は、Ｖ１を０Ｖにして（無バイアス）、Ｖ２をスイープ（例えば０Ｖ〜−１０Ｖ）することによって測定値から導出することができる。したがって、Ｆｉｔｔｉｎｇ関数を仮定することなく、光干渉素子１００の特性を決定する６個のパラメータ（Ｅ０１，α１（Ｖ１），Ｅ０２，α２（Ｖ２），θ１（Ｖ１），θ２（Ｖ２））を、光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度の測定値から求めることができる。したがって、実際の測定値を用いて、光干渉素子１００の特性を測定することができる。
【００３６】
以上のことから、本実施例において取得すべき測定値は以下の４種類である。
（１）第１半導体アーム３４ａに十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第２半導体アーム３４ｂに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
（２）第１半導体アーム３４ａに０Ｖの電圧を印加し（無バイアス）、第２半導体アーム３４ｂに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
（３）第２半導体アーム３４ｂに十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第１半導体アーム３４ａに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
（４）第２半導体アーム３４ｂに０Ｖの電圧を印加し（無バイアス）、第１半導体アーム３４ａに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度。
【００３７】
図３（ａ）〜図３（ｄ）は、上記（１）〜（４）の出力光強度とスイープした逆バイアスとの関係を示す一例である。図３（ａ）は上記（１）に対応し、図３（ｂ）は上記（２）に対応し、図３（ｃ）は上記（３）に対応し、図３（ｄ）は上記（４）に対応する。以上の４つの測定値から、各半導体アームへ印加される電圧と位相との関係が計算される。図４は、実際の計算例である。このように、各半導体アームへ印加される電圧と位相との関係が求められると、両半導体アームの光学特性の差を得ることができる。この光学特性の差を得ることによって、光干渉素子１００を差動駆動する場合のバイアスの設定が容易になる。例えば、上記光学特性の差を小さくするための初期バイアス値を取得しておくことによって、クロスポイント調整が容易となる。
【００３８】
図５は、両半導体アームの光学特性の差を得る際のフローの一例を示す図である。図５に示すように、まず、光干渉素子１００の第１入力端３１ａに光を入力する（ステップＳ１）。次に、第１半導体アーム３４ａの位相調整用電極４６に十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第２半導体アーム３４ｂの位相調整用電極４６に印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ２）。次に、第１半導体アーム３４ａの位相調整用電極４６を無バイアスとし、第２半導体アーム３４ｂに印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ３）。
【００３９】
次に、第２半導体アーム３４ｂの位相調整用電極４６に十分に大きい逆バイアス（例えば−１０Ｖ程度）を印加し、第１半導体アーム３４ａの位相調整用電極４６に印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ４）。次に、第２半導体アーム３４ｂの位相調整用電極４６を無バイアスとし、第１半導体アーム３４ａの位相調整用電極４６に印加する電圧をスイープ（例えば０Ｖ〜−１０Ｖ）した場合の光干渉素子１００の第１出力端３７ａもしくは第２出力端３７ｂの何れか片方からの出力光強度を測定する（ステップＳ５）。次に、両半導体アームの光学特性を得る（ステップＳ６）。
【００４０】
なお、以上においては、アームを無バイアスにすることで、光透過状態を実現しているが、ある程度のバイアスを印加することで、光透過状態を実現することも可能である。たとえば、図３（ａ）および図３（ｂ）に示すように、−５Ｖを印加した場合と無バイアス（０Ｖ）の場合とでは、アームのロスは殆ど変わらず、バイアスを印加している側のアーム（−１０Ｖ）とのロスの差が十分に大きい。したがって、無バイアスにする代わりにある程度の逆バイアス（たとえば−５Ｖ程度）を印加しても、本発明の所期の効果を得ることができる。
【００４１】
以上の手順により、第１半導体アーム３４ａおよび第２半導体アーム３４ｂの光学特性を得ることができる。また、第１半導体アーム３４ａの光学特性と第２半導体アーム３４ｂの光学特性の差を用いることによって、光干渉素子１００を差動駆動する場合のバイアスの設定が容易になる。
【００４２】
ここで、ＤＡＴＡ側光とＢＡＲ側光の位相差に基づく出力光の論理について説明する。図６（ａ）は、ＤＡＴＡ信号を表す。ＤＡＴＡ信号は、ＤＡＴＡ ＯＮ（Ｈｉｇｈ）とＤＡＴＡ ＯＦＦ（Ｌｏｗ）とを繰り返す信号である。ＢＡＲ信号は、ＤＡＴＡ信号との間に差動の関係を有している。したがって、一方の半導体アームにＨｉｇｈが入力されるときは他方の半導体アームにはＬｏｗが入力され、一方の半導体アームにＬｏｗが入力されるときは他方の半導体アームにはＨｉｇｈが入力される。本実施例においては、ＤＡＴＡ信号は、第１半導体アーム３４ａの変調用電極４７に入力され、ＢＡＲ信号は、第２半導体アーム３４ｂの変調用電極４７に入力される。また、第１出力端３７ａから出力される光を出力光として用いる。
【００４３】
図６（ｂ）は、ＤＡＴＡ信号が入力された半導体アームの位相変化およびＢＡＲ信号が入力された半導体アームの位相変化を示す。図６（ｂ）において、実線はＤＡＴＡ信号に対応する位相変化を表し、破線はＢＡＲ信号に対応する位相変化を表す。図６（ｃ）は、光干渉素子１００の第１出力端３７ａから出力される出力光強度を表す。
【００４４】
図６（ｂ）および図６（ｃ）に示すように、入力信号と光出力との論理を一致させるためには、ＤＡＴＡ ＯＮ入力時にＤＡＴＡ信号入力側アームの光とＢＡＲ信号入力側アームの光の位相差が２ｎπ（ｎは整数）であり、ＤＡＴＡ ＯＦＦ入力時にＤＡＴＡ信号入力側アームの光とＢＡＲ信号入力側アームの光の位相差が（２ｎ＋１）π（ｎは整数）になる必要がある。このように、論理の一致を得るためには、両アームのセンターバイアスを適切に設定する必要がある。なお、図６（ｂ）の例では、ＤＡＴＡ ＯＮ入力時に第１半導体アーム３４ａを通過した光と第２半導体アーム３４ｂを通過した光との位相差が０であり、ＤＡＴＡ ＯＦＦ入力時に当該位相差がπになる場合に入力信号と光出力との論理が一致する場合を示している。
【００４５】
そこで、各半導体アームの駆動振幅電圧Ｖｐｐを一定にし、両アームのバイアスを各々設定することによって良好なアイパターンを得る例について説明する。差動駆動する場合のＤＡＴＡ信号のＯＮレベルの電圧ＶＤＡＴＡ＿ＯＮおよびＢＡＲ信号のＯＮレベルの電圧ＶＢＡＲ＿ＯＮは、振幅電圧ＶｐｐとＤＡＴＡ信号のセンターバイアス電圧ＶＤＡＴＡとＢＡＲ信号のセンターバイアス電圧ＶＢＡＲとを用いて、下記式（１１）および下記式（１２）のように表すことができる。
【数１１】
【数１２】
【００４６】
同様に、ＤＡＴＡ信号のＯＦＦレベルの電圧ＶＤＡＴＡ＿ＯＦＦおよびＢＡＲ信号のＯＦＦレベルの電圧ＶＢＡＲ＿ＯＦＦは、下記式（１３）および下記式（１４）のように表すことができる。
【数１３】
【数１４】
【００４７】
ＤＡＴＡ信号が印加された半導体アームを通過した後の光の位相をθＤＡＴＡ（Ｖ）とし、ＢＡＲ信号が印加された半導体アームを通過した後の光の位相をθＢＡＲ（Ｖ）とすると、ＯＮレベルの位相は、それぞれ下記式（１５）および下記式（１６）のように表すことができる。
【数１５】
【数１６】
【００４８】
光干渉素子１００の出力光は、ＯＮレベルで強めあうため、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＮ）＝θＢＡＲ（ＶＢＡＲ＿ＯＮ）となる。本実施例においては、このＯＮレベルの位相θＯＮを下記式（１７）のように定義する。一方、光干渉素子１００の出力光は、ＯＦＦレベルで弱めあうため、下記式（１８）が導かれる。
【数１７】
【数１８】
【００４９】
以上のことから、各半導体アームにおける印加電圧と位相との関係があらかじめ得られている場合、以下に述べる手順でＤＡＴＡ信号のセンターバイアス電圧ＶＤＡＴＡおよびＢＡＲ信号のセンターバイアス電圧ＶＢＡＲを求めることができる。それにより、入力信号と光出力との論理を一致させることができる。
【００５０】
まず、ある位相をＯＮレベルの位相θＯＮと仮定する。次に、位相θＯＮを得るための各半導体アーム印加電圧と位相との関係から、ＶＤＡＴＡ＿ＯＮおよびＶＢＡＲ＿ＯＮが求まる。次に、ＶＤＡＴＡ＿ＯＮおよびＶＢＡＲ＿ＯＮから、ＶＤＡＴＡ＿ＯＦＦ＝ＶＤＡＴＡ＿ＯＮ−ＶｐｐとＶＢＡＲ＿ＯＦＦ＝ＶＢＡＲ＿ＯＮ＋Ｖｐｐとが求まる。それにより、各半導体アームのＯＦＦレベルの位相θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）とθＢＡＲ（ＶＢＡＲ＿ＯＦＦ）とが求まる。
【００５１】
次に、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）およびθＢＡＲ（ＶＢＡＲ＿ＯＦＦ）に、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）−θＢＡＲ（ＶＢＡＲ＿ＯＦＦ）＝πが成立するようなθＯＮを探す。次に、θＤＡＴＡ（ＶＤＡＴＡ＿ＯＦＦ）−θＢＡＲ（ＶＢＡＲ＿ＯＦＦ）＝πが成立するＶＤＡＴＡ＿ＯＦＦおよびＶＢＡＲ＿ＯＦＦから、各半導体アームに印加するセンターバイアス電圧ＶＤＡＴＡ＝ＶＤＡＴＡ＿ＯＦＦ＋Ｖｐｐ／２とＶＢＡＲ＝ＶＢＡＲ＿ＯＦＦ−Ｖｐｐ／２とが求まる。
【００５２】
（他の例）
上記実施例においては、初期状態チューニングのうちクロスポイント調整について述べたが、初期状態チューニングには他のチューニングも含まれる。例えば、出力カプラに２×２ＭＭＩを用いる場合、片方の出力が最大で他方の出力が最低（ゼロ）を初期状態とするチューニングも含まれる。また、出力カプラに２×１ＭＭＩを用いる場合、変調電極を差動駆動する場合は、ＭＭＩの出力（１本）が最大と最低の中間値になるようにするチューニングも含まれる。もちろん、２×１ＭＭＩにおいて、出力が最大値あるいは最低値になるように制御された状態を初期状態とする場合もある。本発明は、両アームの光学特性の差が正確に取得できるため、これらの他のチューニングにも本発明を適用することができる。
【００５３】
なお、本発明の適用によって得られらるバイアス値を、実際のクロスポイントを確認しながら最適化することもできる。この場合、クロスポイントに近いバイアスからの調整になるため、調整が容易になる。
【００５４】
上記実施例においては、光干渉素子としてマッハツェンダ変調器を用いたが、入力カプラと複数の半導体アームと出力カプラとを備える光干渉素子であれば本発明を適用することができる。例えば、光周波数ダブラなどに本発明を適用することができる。さらに２より多いアームを有する光干渉素子においても、本発明を適用することができる。その場合、本発明にしたがって、光透過状態と光吸収状態の制御をなすアーム以外のアームは、全て光吸収状態になるように制御すればよい。また、上記実施例においては、入力カプラおよび出力カプラとしてＭＭＩを用いているが、方向性結合器を用いてもよい。
【００５５】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５６】
３３ 入力カプラ
３４ａ 第１半導体アーム
３４ｂ 第２半導体アーム
３５ 出力カプラ
４２ａ 下クラッド層
４３ コア
４２ｂ 上クラッド層
１００ 光干渉素子
【特許請求の範囲】
【請求項１】
入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記第１の半導体アームを光透過状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第１の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【請求項２】
さらに、前記第２の半導体アームを光透過状態にせしめた後に前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第２の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を実施し、
前記４つのステップで得られた出力カプラの出力状態を用いて、前記第１および第２の半導体アームの光学特性の差を得るステップと、を含むことを特徴とする請求項１記載の光干渉素子の測定方法。
【請求項３】
前記第１および第２の半導体アームの光学特性の差を小さくするための初期バイアス値を取得するステップをさらに含むことを特徴とする請求項２記載の光干渉素子の測定方法。
【請求項４】
前記第１および第２の半導体アームの光学特性の差に基づいて、前記第１の半導体アームにＤＡＴＡ信号を入力しかつ前記第２の半導体アームに前記ＤＡＴＡ信号と差動の関係を有するＢＡＲ信号を入力する際に、前記ＤＡＴＡ信号ＯＮ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が２ｎπであり、前記ＤＡＴＡ信号ＯＦＦ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が（２ｎ＋１）πになるように、前記ＤＡＴＡ信号および前記ＢＡＲ信号のセンターバイアスを取得するステップをさらに含むことを特徴とする請求項２記載の光干渉素子の測定方法。
【請求項５】
前記光干渉素子は、マッハツェンダ変調器であることを特徴とする請求項１〜４のいずれかに記載の光干渉素子の測定方法。
【請求項６】
前記光吸収特性は、前記光透過状態に比べて２０ｄＢ以上の光吸収率であることを特徴とする請求項１〜５のいずれかに記載の光干渉素子の測定方法。
【請求項７】
前記光透過状態は、前記アームを無バイアス状態とすることで実現するものであることを特徴とする請求項１〜６いずれかに記載の光干渉素子の測定方法。
【請求項８】
入力カプラと、前記入力カプラに接続された第１および第２の半導体アームを含む複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記第１の半導体アームを光透過状態にせしめ、前記第１および第２の半導体アーム以外のアームを光吸収状態にせしめた後に、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第１の半導体アームおよび前記第１および第２のアーム以外のアームを光吸収状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【請求項９】
前記光吸収状態は、前記光透過状態に比べて２０ｄＢ以上の光吸収率であることを特徴とする請求項８に記載の光干渉素子の測定方法。
【請求項１０】
前記光透過状態は、前記アームを無バイアス状態とすることで実現するものであることを特徴とする請求項８または９いずれかに記載の光干渉素子の測定方法。
【請求項１１】
入力カプラと、前記入力カプラに接続された複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記複数の半導体アームのうち、第１の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記複数の半導体アームのうち、第２の半導体アームが無バイアスの状態で、前記複数の半導体アームのうち、第１の半導体アームと第２の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【請求項１２】
入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記第１の半導体アームに光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第１の半導体アームに、前記光吸収特性を生じるバイアスを印加した場合よりも２０ｄＢ以上ロスが少ない状態を実現するバイアスを印加した状態で、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【請求項１】
入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記第１の半導体アームを光透過状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第１の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【請求項２】
さらに、前記第２の半導体アームを光透過状態にせしめた後に前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第２の半導体アームを前記光透過状態に比べて大きな光吸収特性を生じるバイアスを印加した状態で前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を実施し、
前記４つのステップで得られた出力カプラの出力状態を用いて、前記第１および第２の半導体アームの光学特性の差を得るステップと、を含むことを特徴とする請求項１記載の光干渉素子の測定方法。
【請求項３】
前記第１および第２の半導体アームの光学特性の差を小さくするための初期バイアス値を取得するステップをさらに含むことを特徴とする請求項２記載の光干渉素子の測定方法。
【請求項４】
前記第１および第２の半導体アームの光学特性の差に基づいて、前記第１の半導体アームにＤＡＴＡ信号を入力しかつ前記第２の半導体アームに前記ＤＡＴＡ信号と差動の関係を有するＢＡＲ信号を入力する際に、前記ＤＡＴＡ信号ＯＮ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が２ｎπであり、前記ＤＡＴＡ信号ＯＦＦ入力時に前記第１の半導体アームを通過した光と前記第２の半導体アームを通過した光との位相差が（２ｎ＋１）πになるように、前記ＤＡＴＡ信号および前記ＢＡＲ信号のセンターバイアスを取得するステップをさらに含むことを特徴とする請求項２記載の光干渉素子の測定方法。
【請求項５】
前記光干渉素子は、マッハツェンダ変調器であることを特徴とする請求項１〜４のいずれかに記載の光干渉素子の測定方法。
【請求項６】
前記光吸収特性は、前記光透過状態に比べて２０ｄＢ以上の光吸収率であることを特徴とする請求項１〜５のいずれかに記載の光干渉素子の測定方法。
【請求項７】
前記光透過状態は、前記アームを無バイアス状態とすることで実現するものであることを特徴とする請求項１〜６いずれかに記載の光干渉素子の測定方法。
【請求項８】
入力カプラと、前記入力カプラに接続された第１および第２の半導体アームを含む複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記第１の半導体アームを光透過状態にせしめ、前記第１および第２の半導体アーム以外のアームを光吸収状態にせしめた後に、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第１の半導体アームおよび前記第１および第２のアーム以外のアームを光吸収状態にせしめた後に前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【請求項９】
前記光吸収状態は、前記光透過状態に比べて２０ｄＢ以上の光吸収率であることを特徴とする請求項８に記載の光干渉素子の測定方法。
【請求項１０】
前記光透過状態は、前記アームを無バイアス状態とすることで実現するものであることを特徴とする請求項８または９いずれかに記載の光干渉素子の測定方法。
【請求項１１】
入力カプラと、前記入力カプラに接続された複数の半導体アームと、前記複数の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記複数の半導体アームのうち、第１の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記複数の半導体アームのうち、第２の半導体アームが無バイアスの状態で、前記複数の半導体アームのうち、第１の半導体アームと第２の半導体アームを除く他のすべての半導体アームに光吸収特性を生じるバイアスを印加した状態で、前記第１の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【請求項１２】
入力カプラと、前記入力カプラに接続された第１および第２の半導体アームと、前記第１および第２の半導体アームの出力を干渉させる出力カプラと、を備える光干渉素子の測定方法であって、
前記第１の半導体アームに光吸収特性を生じるバイアスを印加した状態で前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、
前記第１の半導体アームに、前記光吸収特性を生じるバイアスを印加した場合よりも２０ｄＢ以上ロスが少ない状態を実現するバイアスを印加した状態で、前記第２の半導体アームのバイアスをスイープし、前記出力カプラの出力状態を得るステップと、を含むことを特徴とする光干渉素子の測定方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−５０６７７（Ｐ２０１３−５０６７７Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１１−１８９９２３（Ｐ２０１１−１８９９２３）
【出願日】平成２３年８月３１日（２０１１．８．３１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２３年８月３１日（２０１１．８．３１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]