処理回路装置、プロセッサ及びプロセッサの処理方法
【課題】ＥＣなどのプロセッサのポートピンを効率的に利用することができる処理回路装置、この処理回路装置に含まれるプロセッサ、及び処理方法を提供すること。
【解決手段】プレゼンス信号線２と、ＬＥＤ８の点灯制御線３とが共用線１により並列的に接続され、ＥＣ５は、共用ポート１１及び共用線１を介して、プレゼンス信号を取得する。また、ＥＣは、共用ポート１１及び共用線１を介して、点灯制御線３にＬＥＤ８の制御信号である第１の制御信号を出力することができる。これにより、ポートピンの枯渇を解消し、ポートピンを効率的に利用することができる。
【解決手段】プレゼンス信号線２と、ＬＥＤ８の点灯制御線３とが共用線１により並列的に接続され、ＥＣ５は、共用ポート１１及び共用線１を介して、プレゼンス信号を取得する。また、ＥＣは、共用ポート１１及び共用線１を介して、点灯制御線３にＬＥＤ８の制御信号である第１の制御信号を出力することができる。これにより、ポートピンの枯渇を解消し、ポートピンを効率的に利用することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＰＣ（Personal Computer）に設けられた各種の装置、デバイス、または回路等の動作によるランプの点灯の制御などを行う処理回路装置、プロセッサ、及びその処理回路装置による処理方法に関する。
【背景技術】
【０００２】
従来から、ＰＣは、キーボードの制御や電源管理など行うマイクロプロセッサとしてＥＣ（Embedded Controller）を備えているタイプが多い。近年では、ＥＣの機能は多様化し、ＰＣの筐体に設けられた各種の操作ボタンやＬＥＤなどの表示ランプも制御する。（例えば、特許文献１参照。）。
【０００３】
【特許文献１】特開２００５−１１５５５０号公報（段落[００５９]〜[００６１]）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
最近のＰＣは、無線ＬＡＮ、ブルートゥース等の機能を搭載したタイプが標準となってきており、今後、ＥＣの担う機能はますます増えると予想される。したがって、ＥＣのＧＰＩＯ（General Purpose Input/Output）、つまり端子ピン（以下、ポートピンという）の消費数も増加する傾向にあり、ポートピンの枯渇の問題が深刻化している。
【０００５】
以上のような事情に鑑み、本発明の目的は、ＥＣなどのプロセッサのポートピンを効率的に利用することができる処理回路装置、この処理回路装置に含まれるプロセッサ、及び処理方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る処理回路装置は、発光素子に接続され、モジュールの存在の有無を示すプレゼンス信号を処理可能な処理回路装置であって、前記プレゼンス信号を取得するためのプレゼンス信号線と、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線と、前記共用線が接続された共用ポートを有し、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号が入力され、前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力するプロセッサとを具備する。
【０００７】
本発明では、プレゼンス信号線と、発光素子の点灯制御線とが共用線により並列的に接続され、プロセッサは、共用ポート及び共用線を介してプレゼンス信号を取得し、発光素子の第１の制御信号を出力することができる。これにより、ポートピンの枯渇を解消し、ポートピンを効率的に利用することができる。
【０００８】
「モジュール」とは、少なくとも１つの機能を発揮する装置、デバイス、電気回路、またはこれらのうち少なくとも２つの組合せである。
【０００９】
本発明において、処理回路装置は、第２のスイッチング素子であって、前記第１のスイッチング素子と前記第２のスイッチング素子との間に前記発光素子が接続されるように、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第２のスイッチング素子をさらに具備し、前記プロセッサは、前記点灯制御線が接続され、前記第２のスイッチング素子を制御する第２の制御信号を出力する点灯制御ポートを有する。これにより、プロセッサは、例えば第２のスイッチング素子を用いて発光素子の制御が可能となる。
【００１０】
本発明において、前記プロセッサは、前記第２の制御信号として、前記第２のスイッチング素子をＯＦＦとする制御信号を出力した状態で、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号を取得する。これにより、プロセッサがプレゼンス信号を取得する場合に、意図しない発光素子の点灯を防止することができる。
【００１１】
本発明において、処理回路装置は、前記点灯制御ポート及び前記第２のスイッチング素子の間の前記点灯制御線に接続されたプルダウン抵抗をさらに具備する。これにより、プロセッサが、第２のスイッチング素子がＯＦＦとなる制御信号を出力しているときであっても、第２のスイッチング素子が不定電圧になることを防ぐことができる。したがって、意図せず発光素子が点灯することはない。
【００１２】
本発明に係るプロセッサは、モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させるスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサであって、前記共用線が接続され、前記プレゼンス信号線から前記共用線を介して前記プレゼンス信号が入力される共用ポートと、前記スイッチング素子を制御する制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する制御信号出力手段とを具備する。
【００１３】
「モジュールの存在〜含まれるプロセッサであって、」という前提部分は、本発明の内容を明確化するために記載されたものであり、本発明者等が当該前提部分を公知の技術として意図しているわけではない。
【００１４】
本発明に係るプロセッサの処理方法は、モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサの処理方法であって、前記プレゼンス信号線から、前記共用線及び前記共用線が接続された前記共用ポートを介して前記プレゼンス信号を取得し、前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する。
【発明の効果】
【００１５】
以上のように、本発明によれば、プロセッサのポートピンを効率的に利用することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照しながら説明する。
【００１７】
図１は、本発明の一実施の形態に係る処理回路装置を示す回路図である。
【００１８】
処理回路装置１０は、ＰＣなどの電子機器が備える装置である。処理回路装置１０は、プロセッサとしてのＥＣ５、共用線１、モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線２、発光素子８の点灯を制御するための点灯制御線３を備える。また、処理回路装置１０は、点灯制御線３に接続された第１のスイッチング素子６及び第２のスイッチング素子７、プレゼンス信号線２に接続された抵抗Ｒ２、Ｒ４、点灯制御線３に接続された抵抗Ｒ３、Ｒ５を備える。
【００１９】
「モジュール」とは、少なくとも１つの機能を発揮する装置、デバイス、電気回路、またはこれらのうち少なくとも２つの組合せである。図２は、ＰＣに搭載されるモジュールの例を示す図である。例えばモジュールとして、ＰＳ／２のインターフェースによるマウス１６やキーボード１７、通信機器１８、ディスクドライブ１９、ファン２２、ＰＣの筐体に設けられた電源ボタン等の各種の操作ボタン２１等が挙げられる。通信機器１８としては、有線、無線を問わず、例えば、ＬＡＮ、ブルートゥース、赤外線通信、カード（ＩＣカードやメモリカード）のリーダ／ライタ等が挙げられる。ディスクドライブ１９としては、光ディスクドライブ、磁気ディスクドライブ等が挙げられる。モジュールとして、これらのほかにも、指紋認識装置や放送波受信機等も挙げられる。
【００２０】
ＥＣ５には、上記発光素子８が接続され、ＥＣ５はこの発光素子８の点灯を制御する。発光素子８は、例えば電源ボタンのランプ、ハードディスクのアクセスランプ、バッテリーランプ、通信ランプ、その他さまざまなランプが考えられる。発光素子８としてはＥＬが挙げられる。ＥＬとしては、無機（ＬＥＤ）、有機を問わない。以下、発光素子をＬＥＤ８として説明する。
【００２１】
図１では、ＥＣ５のポートとして、共用線１の一端１ａが接続される共用ポート１１、点灯制御線３が接続される点灯制御ポート１２の２つのポートを示している。プレゼンス信号線２及び点灯制御線３が共用線１に並列接続されている。つまり、共用線１の他端１ｂが、プレゼンス信号線２及び点灯制御線３のそれぞれの一端に接続されている。例えば、プレゼンス信号線２に設けられた分圧抵抗Ｒ２及びＲ４により、共用線１の電圧が設定される。
【００２２】
点灯制御線３の他端は、ＥＣ５の点灯制御ポート１２に接続されている。第１、第２のスイッチング素子６、７は、例えばＦＥＴ（Field Effect Transistor）が用いられる。第１のスイッチング素子６については、ドレインが直流電源Ｖddに、ソースが抵抗Ｒ３の間に接続され、ゲートは共用線１の他端１ｂに接続されている。第２のスイッチング素子７については、ドレインがＬＥＤ８のカソードに接続され、ソースがグランドに接続され、ゲートが点灯制御ポート１２に接続されている。
【００２３】
第１のスイッチング素子６は、ＥＣ５の共用ポート１１から出力される制御信号（第１の制御信号）に基きＯＮ／ＯＦＦを切り替える。すなわち、この場合、ＥＣ５の制御部は制御信号出力手段として機能する。第１のスイッチング素子６により、ＬＥＤ８が点灯及び消灯する。第１の制御信号がＨレベルのとき、ゲート−ドレイン間の電位差が小さくなり（ピンチオフ電圧になり）、ドレイン電流が流れず、ＬＥＤ８は点灯しない。第１の制御信号がＬレベルのとき、ゲート−ドレイン間の電位差が大きくなり、例えば点灯制御線３にＨレベルの電位が発生し、ＬＥＤ８が点灯する。
【００２４】
第２のスイッチング素子７は、ＥＣ５の点灯制御ポート１２から出力される制御信号（第２の制御信号）に基きＯＮ／ＯＦＦを切り替える。この第２のスイッチング素子７により、ＬＥＤ８が点灯及び消灯する。第２の制御信号がＬレベルのとき第２のスイッチング素子７がＯＦＦ状態となり、ＨレベルでＯＮ状態となる。したがって、上記第１の制御信号がＬレベルであって、第２の制御信号がＨレベルのとき、ＬＥＤ８が点灯する。
【００２５】
点灯制御ポート１２及び第２のスイッチング素子７の間の点灯制御線３に、プルダウン抵抗Ｒ５が接続されている。これにより、ＥＣ５が、第２のスイッチング素子７がＯＦＦとなる制御信号を出力しているときであっても、第２のスイッチング素子７が不定電圧になることを防ぐことができる。したがって、意図せずＬＥＤ８が点灯することはない。
【００２６】
抵抗Ｒ２〜Ｒ５の抵抗値は、１００ｋΩ、１００ｋΩ、１０ｋΩ、１００ｋΩにそれぞれ設定されているが、これらの値は適宜変更可能である。
【００２７】
後でも説明するように、ＥＣ５の共用ポート１１が入力に設定されているときは、プレゼンス信号線２からプレゼンス信号が共用線１及び共用ポート１１を介して入力され、ＥＣ５がこのプレゼンス信号を取得可能な状態となる。ＥＣ５の共用ポート１１が出力に設定されているときは、ＥＣ５は、第１の制御信号を、共用ポート１１及び共用線１を介して点灯制御線３に出力可能な状態となる。
【００２８】
ここで、図１は、モジュールが存在し、ＥＣ５がプレゼンス信号を取得できる状態の回路を示している。つまり、モジュールが存在する場合、プレゼンス信号線２にモジュールが接続されるので、プレゼンス信号線２はグランドに接続されている状態となる。一方、モジュールが存在しない場合は、プレゼンス信号がグランドに接続されていない状態となる。
【００２９】
ＥＣ５は、図示しないＲＡＭ、ＲＯＭ、制御部等を内蔵しており、ＲＯＭには、少なくとも処理回路装置１０を動作させるためのプログラムが格納されている。ＥＣ５（の上記制御部）は、そのＲＯＭに格納されたプログラムに従って、処理回路装置１０の処理を実行する。
【００３０】
以上のように構成された処理回路装置１０の動作について説明する。図３〜図６は、その動作を説明するための図である。図７は、その動作を示すフローチャートである。
【００３１】
処理回路装置１０に直流電源Ｖddが投入されると、ＥＣ５の共用ポート１１、点灯制御ポート１２を含めた図示しないすべてのポートを初期化する（ステップ１０１）。
また、制御部は、直流電源Ｖddが投入された後であっても、プレゼンス信号の取得処理を実行する場合には、ステップ１０２からの処理を実行する。また、制御部は、ＲＡＭを初期化したり、ポートをポーリングしたりする（ステップ１０２）。
【００３２】
次に、制御部は、入力設定を実行する。典型的には、制御部は、点灯制御ポート１２の出力をＬレベルとし（ステップ１０３）、共用ポート１１を入力に設定する（ステップ１０４）。この状態で、制御部はプレゼンス信号を取得する（ステップ１０５）。以下、ステップ１０４〜１０７について、図３及び図４を参照しながら説明する。
【００３３】
図３は、ステップ１０４、１０５において、モジュールが存在する状態の処理回路装置１０を示す図である。図４は、ステップ１０４、１０５において、モジュールが存在しない状態の処理回路装置１０を示す図である。
【００３４】
ステップ１０３において、点灯制御ポート１２を介した第２の制御信号がＬレベルに設定されることで、第２のスイッチング素子７がＯＦＦ（OPEN）となる。これにより、ＬＥＤ８は点灯しない。例えば、第２のスイッチング素子７の制御信号がＬレベルに設定される前に、共用ポート１１が入力に設定されると、処理回路装置１０の回路構成上、意図せずＬＥＤ８が点灯することも考えられる。本実施の形態のように、第２のスイッチング素子７の第２の制御信号がＬレベルに設定された後に、共用ポート１１が入力に設定され、プレゼンス信号が取得されることで、意図しないＬＥＤ８の点灯を防止することができる。
【００３５】
図３を参照して、上記したように、モジュールが存在する場合、プレゼンス信号線２がグランドに接続された状態となる。したがって、ステップ１０４で入力設定された共用ポート１１には、Ｌレベルの電圧が入力され、これにより、ステップ１０５において、制御部は、入力設定された共用ポート１１、及び共用線１を介してプレゼンス信号を取得する。すなわち、制御部は、モジュールが存在すると判定する。
【００３６】
ステップ１０５では、モジュールが存在する場合、抵抗Ｒ４による電圧降下があるので、Ｌレベルとなる。この場合に、制御部はモジュールが存在すると判定すればよい。
【００３７】
図４を参照して、モジュールが存在しない場合、プレゼンス信号線２がオープンになり、共用ポート１１にはＨレベルの電圧が印加される。これにより、制御部はモジュールが存在しないと判定する。なお、このときも、点灯制御ポート１２からの第２の制御信号は、Ｌレベルであり、第２のスイッチング素子７は、ＯＦＦとされている。
【００３８】
図５は、モジュールが存在する場合においてＬＥＤ８の点灯が制御される状態の処理回路装置１０を示す図である。図６は、モジュールが存在しない場合においてＬＥＤ８の点灯が制御される状態の処理回路装置１０を示す図である。
【００３９】
制御部は、以上のようにプレゼンス信号の有無を判定した後、共用ポート１１を出力に設定し（ステップ１０６）、点灯制御ポート１２からの第２の制御信号をＨレベルに設定する（ステップ１０７）。
第２の制御信号がＨレベルの状態で、制御部は、共用ポート１１及び共用線１を介して、点灯制御線３に、Ｈレベル及びＬレベルの第１の制御信号を出力することで、第１のスイッチング素子６のＯＮ／ＯＦＦを制御する。これにより、ＬＥＤ８の点灯が制御される。
【００４０】
図５及び図６に共通して、第２のスイッチング素子７は、ＯＮ状態にあるので、上記したように、共用ポート１１から出力された第１の制御信号がＨレベルのとき、第１のスイッチング素子６はＯＦＦとなり、ＬＥＤ８に電流が流れず、ＬＥＤ８は点灯しない。一方、第１の制御信号がＬレベルのとき、第１のスイッチング素子６はＯＮとなり、ＬＥＤ８に電流が流れ、ＬＥＤ８が点灯する。
【００４１】
なお、図５では、抵抗Ｒ４に電流が流れるため、多少の電力増となる。
【００４２】
ステップ１０６で共用ポート１１が出力に設定された後に、点灯制御ポート１２からの第２の制御信号の出力設定が行われることにより、意図せずＬＥＤ８が点灯することを防止することができる。
【００４３】
以上のように、本実施の形態では、プレゼンス信号線２と、ＬＥＤ８の点灯制御線３とが共用線１により並列的に接続されている。したがって、ＥＣ５は、共用ポート１１及び共用線１を介して、プレゼンス信号を取得し、また、ＬＥＤ８の制御信号である第１の制御信号を出力することができる。これにより、ポートピンの枯渇を解消し、ポートピンを効率的に利用することができる。
【００４４】
図８は、上記実施の形態に係る処理回路装置１０の比較例を示す処理回路装置を示す図である。この例に示す処理回路装置１００では、プレゼンス信号線１０２及び点灯制御線１０３がそれぞれ別個に設けられ、ＥＣ１０５のポートは３つある。この処理回路装置１００に比べ、処理回路装置１０は共用線１を有しているため、ポートピンを節約することができる。
【００４５】
本発明に係る実施の形態は、以上説明した実施の形態に限定されず、他の種々の実施形態が考えられる。
【００４６】
上記実施形態では、処理回路装置１０が組み込まれる機器としてＰＣを例に挙げたが、他の電子機器であってもよい。
【００４７】
上記実施形態では、第１及び第２のスイッチング素子６、７が設けられる構成を示した。しかし、第２のスイッチング素子７がなく、ＬＥＤ８のカソードがグランド接続されていてもよい。このような構成によれば、点灯制御ポート１２の必要もなくなる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施の形態に係る処理回路装置を示す回路図である。
【図２】ＰＣに搭載されるモジュールの例を示す図である。
【図３】モジュールが存在する状態の処理回路装置を示す図である。
【図４】モジュールが存在しない状態の処理回路装置を示す図である。
【図５】モジュールが存在する場合においてＬＥＤの点灯が制御される状態の処理回路装置を示す図である。
【図６】モジュールが存在しない場合においてＬＥＤの点灯が制御される状態の処理回路装置を示す図である。
【図７】処理回路装置の動作を示すフローチャートである。
【図８】本実施の形態に係る処理回路装置の比較例を示す処理回路装置を示す図である。
【符号の説明】
【００４９】
１…共用線
２…プレゼンス信号線
３…点灯制御線
５…ＥＣ
６…第１のスイッチング素子
７…第２のスイッチング素子
８…ＬＥＤ
１０…処理回路装置
１１…共用ポート
１２…点灯制御ポート
Ｒ５…プルダウン抵抗
【技術分野】
【０００１】
本発明は、例えばＰＣ（Personal Computer）に設けられた各種の装置、デバイス、または回路等の動作によるランプの点灯の制御などを行う処理回路装置、プロセッサ、及びその処理回路装置による処理方法に関する。
【背景技術】
【０００２】
従来から、ＰＣは、キーボードの制御や電源管理など行うマイクロプロセッサとしてＥＣ（Embedded Controller）を備えているタイプが多い。近年では、ＥＣの機能は多様化し、ＰＣの筐体に設けられた各種の操作ボタンやＬＥＤなどの表示ランプも制御する。（例えば、特許文献１参照。）。
【０００３】
【特許文献１】特開２００５−１１５５５０号公報（段落[００５９]〜[００６１]）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
最近のＰＣは、無線ＬＡＮ、ブルートゥース等の機能を搭載したタイプが標準となってきており、今後、ＥＣの担う機能はますます増えると予想される。したがって、ＥＣのＧＰＩＯ（General Purpose Input/Output）、つまり端子ピン（以下、ポートピンという）の消費数も増加する傾向にあり、ポートピンの枯渇の問題が深刻化している。
【０００５】
以上のような事情に鑑み、本発明の目的は、ＥＣなどのプロセッサのポートピンを効率的に利用することができる処理回路装置、この処理回路装置に含まれるプロセッサ、及び処理方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る処理回路装置は、発光素子に接続され、モジュールの存在の有無を示すプレゼンス信号を処理可能な処理回路装置であって、前記プレゼンス信号を取得するためのプレゼンス信号線と、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線と、前記共用線が接続された共用ポートを有し、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号が入力され、前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力するプロセッサとを具備する。
【０００７】
本発明では、プレゼンス信号線と、発光素子の点灯制御線とが共用線により並列的に接続され、プロセッサは、共用ポート及び共用線を介してプレゼンス信号を取得し、発光素子の第１の制御信号を出力することができる。これにより、ポートピンの枯渇を解消し、ポートピンを効率的に利用することができる。
【０００８】
「モジュール」とは、少なくとも１つの機能を発揮する装置、デバイス、電気回路、またはこれらのうち少なくとも２つの組合せである。
【０００９】
本発明において、処理回路装置は、第２のスイッチング素子であって、前記第１のスイッチング素子と前記第２のスイッチング素子との間に前記発光素子が接続されるように、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第２のスイッチング素子をさらに具備し、前記プロセッサは、前記点灯制御線が接続され、前記第２のスイッチング素子を制御する第２の制御信号を出力する点灯制御ポートを有する。これにより、プロセッサは、例えば第２のスイッチング素子を用いて発光素子の制御が可能となる。
【００１０】
本発明において、前記プロセッサは、前記第２の制御信号として、前記第２のスイッチング素子をＯＦＦとする制御信号を出力した状態で、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号を取得する。これにより、プロセッサがプレゼンス信号を取得する場合に、意図しない発光素子の点灯を防止することができる。
【００１１】
本発明において、処理回路装置は、前記点灯制御ポート及び前記第２のスイッチング素子の間の前記点灯制御線に接続されたプルダウン抵抗をさらに具備する。これにより、プロセッサが、第２のスイッチング素子がＯＦＦとなる制御信号を出力しているときであっても、第２のスイッチング素子が不定電圧になることを防ぐことができる。したがって、意図せず発光素子が点灯することはない。
【００１２】
本発明に係るプロセッサは、モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させるスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサであって、前記共用線が接続され、前記プレゼンス信号線から前記共用線を介して前記プレゼンス信号が入力される共用ポートと、前記スイッチング素子を制御する制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する制御信号出力手段とを具備する。
【００１３】
「モジュールの存在〜含まれるプロセッサであって、」という前提部分は、本発明の内容を明確化するために記載されたものであり、本発明者等が当該前提部分を公知の技術として意図しているわけではない。
【００１４】
本発明に係るプロセッサの処理方法は、モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサの処理方法であって、前記プレゼンス信号線から、前記共用線及び前記共用線が接続された前記共用ポートを介して前記プレゼンス信号を取得し、前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する。
【発明の効果】
【００１５】
以上のように、本発明によれば、プロセッサのポートピンを効率的に利用することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照しながら説明する。
【００１７】
図１は、本発明の一実施の形態に係る処理回路装置を示す回路図である。
【００１８】
処理回路装置１０は、ＰＣなどの電子機器が備える装置である。処理回路装置１０は、プロセッサとしてのＥＣ５、共用線１、モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線２、発光素子８の点灯を制御するための点灯制御線３を備える。また、処理回路装置１０は、点灯制御線３に接続された第１のスイッチング素子６及び第２のスイッチング素子７、プレゼンス信号線２に接続された抵抗Ｒ２、Ｒ４、点灯制御線３に接続された抵抗Ｒ３、Ｒ５を備える。
【００１９】
「モジュール」とは、少なくとも１つの機能を発揮する装置、デバイス、電気回路、またはこれらのうち少なくとも２つの組合せである。図２は、ＰＣに搭載されるモジュールの例を示す図である。例えばモジュールとして、ＰＳ／２のインターフェースによるマウス１６やキーボード１７、通信機器１８、ディスクドライブ１９、ファン２２、ＰＣの筐体に設けられた電源ボタン等の各種の操作ボタン２１等が挙げられる。通信機器１８としては、有線、無線を問わず、例えば、ＬＡＮ、ブルートゥース、赤外線通信、カード（ＩＣカードやメモリカード）のリーダ／ライタ等が挙げられる。ディスクドライブ１９としては、光ディスクドライブ、磁気ディスクドライブ等が挙げられる。モジュールとして、これらのほかにも、指紋認識装置や放送波受信機等も挙げられる。
【００２０】
ＥＣ５には、上記発光素子８が接続され、ＥＣ５はこの発光素子８の点灯を制御する。発光素子８は、例えば電源ボタンのランプ、ハードディスクのアクセスランプ、バッテリーランプ、通信ランプ、その他さまざまなランプが考えられる。発光素子８としてはＥＬが挙げられる。ＥＬとしては、無機（ＬＥＤ）、有機を問わない。以下、発光素子をＬＥＤ８として説明する。
【００２１】
図１では、ＥＣ５のポートとして、共用線１の一端１ａが接続される共用ポート１１、点灯制御線３が接続される点灯制御ポート１２の２つのポートを示している。プレゼンス信号線２及び点灯制御線３が共用線１に並列接続されている。つまり、共用線１の他端１ｂが、プレゼンス信号線２及び点灯制御線３のそれぞれの一端に接続されている。例えば、プレゼンス信号線２に設けられた分圧抵抗Ｒ２及びＲ４により、共用線１の電圧が設定される。
【００２２】
点灯制御線３の他端は、ＥＣ５の点灯制御ポート１２に接続されている。第１、第２のスイッチング素子６、７は、例えばＦＥＴ（Field Effect Transistor）が用いられる。第１のスイッチング素子６については、ドレインが直流電源Ｖddに、ソースが抵抗Ｒ３の間に接続され、ゲートは共用線１の他端１ｂに接続されている。第２のスイッチング素子７については、ドレインがＬＥＤ８のカソードに接続され、ソースがグランドに接続され、ゲートが点灯制御ポート１２に接続されている。
【００２３】
第１のスイッチング素子６は、ＥＣ５の共用ポート１１から出力される制御信号（第１の制御信号）に基きＯＮ／ＯＦＦを切り替える。すなわち、この場合、ＥＣ５の制御部は制御信号出力手段として機能する。第１のスイッチング素子６により、ＬＥＤ８が点灯及び消灯する。第１の制御信号がＨレベルのとき、ゲート−ドレイン間の電位差が小さくなり（ピンチオフ電圧になり）、ドレイン電流が流れず、ＬＥＤ８は点灯しない。第１の制御信号がＬレベルのとき、ゲート−ドレイン間の電位差が大きくなり、例えば点灯制御線３にＨレベルの電位が発生し、ＬＥＤ８が点灯する。
【００２４】
第２のスイッチング素子７は、ＥＣ５の点灯制御ポート１２から出力される制御信号（第２の制御信号）に基きＯＮ／ＯＦＦを切り替える。この第２のスイッチング素子７により、ＬＥＤ８が点灯及び消灯する。第２の制御信号がＬレベルのとき第２のスイッチング素子７がＯＦＦ状態となり、ＨレベルでＯＮ状態となる。したがって、上記第１の制御信号がＬレベルであって、第２の制御信号がＨレベルのとき、ＬＥＤ８が点灯する。
【００２５】
点灯制御ポート１２及び第２のスイッチング素子７の間の点灯制御線３に、プルダウン抵抗Ｒ５が接続されている。これにより、ＥＣ５が、第２のスイッチング素子７がＯＦＦとなる制御信号を出力しているときであっても、第２のスイッチング素子７が不定電圧になることを防ぐことができる。したがって、意図せずＬＥＤ８が点灯することはない。
【００２６】
抵抗Ｒ２〜Ｒ５の抵抗値は、１００ｋΩ、１００ｋΩ、１０ｋΩ、１００ｋΩにそれぞれ設定されているが、これらの値は適宜変更可能である。
【００２７】
後でも説明するように、ＥＣ５の共用ポート１１が入力に設定されているときは、プレゼンス信号線２からプレゼンス信号が共用線１及び共用ポート１１を介して入力され、ＥＣ５がこのプレゼンス信号を取得可能な状態となる。ＥＣ５の共用ポート１１が出力に設定されているときは、ＥＣ５は、第１の制御信号を、共用ポート１１及び共用線１を介して点灯制御線３に出力可能な状態となる。
【００２８】
ここで、図１は、モジュールが存在し、ＥＣ５がプレゼンス信号を取得できる状態の回路を示している。つまり、モジュールが存在する場合、プレゼンス信号線２にモジュールが接続されるので、プレゼンス信号線２はグランドに接続されている状態となる。一方、モジュールが存在しない場合は、プレゼンス信号がグランドに接続されていない状態となる。
【００２９】
ＥＣ５は、図示しないＲＡＭ、ＲＯＭ、制御部等を内蔵しており、ＲＯＭには、少なくとも処理回路装置１０を動作させるためのプログラムが格納されている。ＥＣ５（の上記制御部）は、そのＲＯＭに格納されたプログラムに従って、処理回路装置１０の処理を実行する。
【００３０】
以上のように構成された処理回路装置１０の動作について説明する。図３〜図６は、その動作を説明するための図である。図７は、その動作を示すフローチャートである。
【００３１】
処理回路装置１０に直流電源Ｖddが投入されると、ＥＣ５の共用ポート１１、点灯制御ポート１２を含めた図示しないすべてのポートを初期化する（ステップ１０１）。
また、制御部は、直流電源Ｖddが投入された後であっても、プレゼンス信号の取得処理を実行する場合には、ステップ１０２からの処理を実行する。また、制御部は、ＲＡＭを初期化したり、ポートをポーリングしたりする（ステップ１０２）。
【００３２】
次に、制御部は、入力設定を実行する。典型的には、制御部は、点灯制御ポート１２の出力をＬレベルとし（ステップ１０３）、共用ポート１１を入力に設定する（ステップ１０４）。この状態で、制御部はプレゼンス信号を取得する（ステップ１０５）。以下、ステップ１０４〜１０７について、図３及び図４を参照しながら説明する。
【００３３】
図３は、ステップ１０４、１０５において、モジュールが存在する状態の処理回路装置１０を示す図である。図４は、ステップ１０４、１０５において、モジュールが存在しない状態の処理回路装置１０を示す図である。
【００３４】
ステップ１０３において、点灯制御ポート１２を介した第２の制御信号がＬレベルに設定されることで、第２のスイッチング素子７がＯＦＦ（OPEN）となる。これにより、ＬＥＤ８は点灯しない。例えば、第２のスイッチング素子７の制御信号がＬレベルに設定される前に、共用ポート１１が入力に設定されると、処理回路装置１０の回路構成上、意図せずＬＥＤ８が点灯することも考えられる。本実施の形態のように、第２のスイッチング素子７の第２の制御信号がＬレベルに設定された後に、共用ポート１１が入力に設定され、プレゼンス信号が取得されることで、意図しないＬＥＤ８の点灯を防止することができる。
【００３５】
図３を参照して、上記したように、モジュールが存在する場合、プレゼンス信号線２がグランドに接続された状態となる。したがって、ステップ１０４で入力設定された共用ポート１１には、Ｌレベルの電圧が入力され、これにより、ステップ１０５において、制御部は、入力設定された共用ポート１１、及び共用線１を介してプレゼンス信号を取得する。すなわち、制御部は、モジュールが存在すると判定する。
【００３６】
ステップ１０５では、モジュールが存在する場合、抵抗Ｒ４による電圧降下があるので、Ｌレベルとなる。この場合に、制御部はモジュールが存在すると判定すればよい。
【００３７】
図４を参照して、モジュールが存在しない場合、プレゼンス信号線２がオープンになり、共用ポート１１にはＨレベルの電圧が印加される。これにより、制御部はモジュールが存在しないと判定する。なお、このときも、点灯制御ポート１２からの第２の制御信号は、Ｌレベルであり、第２のスイッチング素子７は、ＯＦＦとされている。
【００３８】
図５は、モジュールが存在する場合においてＬＥＤ８の点灯が制御される状態の処理回路装置１０を示す図である。図６は、モジュールが存在しない場合においてＬＥＤ８の点灯が制御される状態の処理回路装置１０を示す図である。
【００３９】
制御部は、以上のようにプレゼンス信号の有無を判定した後、共用ポート１１を出力に設定し（ステップ１０６）、点灯制御ポート１２からの第２の制御信号をＨレベルに設定する（ステップ１０７）。
第２の制御信号がＨレベルの状態で、制御部は、共用ポート１１及び共用線１を介して、点灯制御線３に、Ｈレベル及びＬレベルの第１の制御信号を出力することで、第１のスイッチング素子６のＯＮ／ＯＦＦを制御する。これにより、ＬＥＤ８の点灯が制御される。
【００４０】
図５及び図６に共通して、第２のスイッチング素子７は、ＯＮ状態にあるので、上記したように、共用ポート１１から出力された第１の制御信号がＨレベルのとき、第１のスイッチング素子６はＯＦＦとなり、ＬＥＤ８に電流が流れず、ＬＥＤ８は点灯しない。一方、第１の制御信号がＬレベルのとき、第１のスイッチング素子６はＯＮとなり、ＬＥＤ８に電流が流れ、ＬＥＤ８が点灯する。
【００４１】
なお、図５では、抵抗Ｒ４に電流が流れるため、多少の電力増となる。
【００４２】
ステップ１０６で共用ポート１１が出力に設定された後に、点灯制御ポート１２からの第２の制御信号の出力設定が行われることにより、意図せずＬＥＤ８が点灯することを防止することができる。
【００４３】
以上のように、本実施の形態では、プレゼンス信号線２と、ＬＥＤ８の点灯制御線３とが共用線１により並列的に接続されている。したがって、ＥＣ５は、共用ポート１１及び共用線１を介して、プレゼンス信号を取得し、また、ＬＥＤ８の制御信号である第１の制御信号を出力することができる。これにより、ポートピンの枯渇を解消し、ポートピンを効率的に利用することができる。
【００４４】
図８は、上記実施の形態に係る処理回路装置１０の比較例を示す処理回路装置を示す図である。この例に示す処理回路装置１００では、プレゼンス信号線１０２及び点灯制御線１０３がそれぞれ別個に設けられ、ＥＣ１０５のポートは３つある。この処理回路装置１００に比べ、処理回路装置１０は共用線１を有しているため、ポートピンを節約することができる。
【００４５】
本発明に係る実施の形態は、以上説明した実施の形態に限定されず、他の種々の実施形態が考えられる。
【００４６】
上記実施形態では、処理回路装置１０が組み込まれる機器としてＰＣを例に挙げたが、他の電子機器であってもよい。
【００４７】
上記実施形態では、第１及び第２のスイッチング素子６、７が設けられる構成を示した。しかし、第２のスイッチング素子７がなく、ＬＥＤ８のカソードがグランド接続されていてもよい。このような構成によれば、点灯制御ポート１２の必要もなくなる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施の形態に係る処理回路装置を示す回路図である。
【図２】ＰＣに搭載されるモジュールの例を示す図である。
【図３】モジュールが存在する状態の処理回路装置を示す図である。
【図４】モジュールが存在しない状態の処理回路装置を示す図である。
【図５】モジュールが存在する場合においてＬＥＤの点灯が制御される状態の処理回路装置を示す図である。
【図６】モジュールが存在しない場合においてＬＥＤの点灯が制御される状態の処理回路装置を示す図である。
【図７】処理回路装置の動作を示すフローチャートである。
【図８】本実施の形態に係る処理回路装置の比較例を示す処理回路装置を示す図である。
【符号の説明】
【００４９】
１…共用線
２…プレゼンス信号線
３…点灯制御線
５…ＥＣ
６…第１のスイッチング素子
７…第２のスイッチング素子
８…ＬＥＤ
１０…処理回路装置
１１…共用ポート
１２…点灯制御ポート
Ｒ５…プルダウン抵抗
【特許請求の範囲】
【請求項１】
発光素子に接続され、モジュールの存在の有無を示すプレゼンス信号を処理可能な処理回路装置であって、
前記プレゼンス信号を取得するためのプレゼンス信号線と、
前記発光素子の点灯を制御するための点灯制御線と、
前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、
前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線と、
前記共用線が接続された共用ポートを有し、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号が入力され、前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力するプロセッサと
を具備することを特徴とする処理回路装置。
【請求項２】
請求項１に記載の処理回路装置であって、
第２のスイッチング素子であって、前記第１のスイッチング素子と前記第２のスイッチング素子との間に前記発光素子が接続されるように、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第２のスイッチング素子をさらに具備し、
前記プロセッサは、
前記点灯制御線が接続され、前記第２のスイッチング素子を制御する第２の制御信号を出力する点灯制御ポートを有することを特徴とする処理回路装置。
【請求項３】
請求項２に記載の処理回路装置であって、
前記プロセッサは、
前記第２の制御信号として、前記第２のスイッチング素子をＯＦＦとする制御信号を出力した状態で、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号を取得することを特徴とする処理回路装置。
【請求項４】
請求項２に記載の処理回路装置であって、
前記点灯制御ポート及び前記第２のスイッチング素子の間の前記点灯制御線に接続されたプルダウン抵抗をさらに具備することを特徴とする処理回路装置。
【請求項５】
モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させるスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサであって、
前記共用線が接続され、前記プレゼンス信号線から前記共用線を介して前記プレゼンス信号が入力される共用ポートと、
前記スイッチング素子を制御する制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する制御信号出力手段と
を具備することを特徴とするプロセッサ。
【請求項６】
モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサの処理方法であって、
前記プレゼンス信号線から、前記共用線及び前記共用線が接続された前記共用ポートを介して前記プレゼンス信号を取得し、
前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する
ことを特徴とするプロセッサの処理方法。
【請求項１】
発光素子に接続され、モジュールの存在の有無を示すプレゼンス信号を処理可能な処理回路装置であって、
前記プレゼンス信号を取得するためのプレゼンス信号線と、
前記発光素子の点灯を制御するための点灯制御線と、
前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、
前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線と、
前記共用線が接続された共用ポートを有し、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号が入力され、前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力するプロセッサと
を具備することを特徴とする処理回路装置。
【請求項２】
請求項１に記載の処理回路装置であって、
第２のスイッチング素子であって、前記第１のスイッチング素子と前記第２のスイッチング素子との間に前記発光素子が接続されるように、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第２のスイッチング素子をさらに具備し、
前記プロセッサは、
前記点灯制御線が接続され、前記第２のスイッチング素子を制御する第２の制御信号を出力する点灯制御ポートを有することを特徴とする処理回路装置。
【請求項３】
請求項２に記載の処理回路装置であって、
前記プロセッサは、
前記第２の制御信号として、前記第２のスイッチング素子をＯＦＦとする制御信号を出力した状態で、前記プレゼンス信号線から前記共用線及び前記共用ポートを介して前記プレゼンス信号を取得することを特徴とする処理回路装置。
【請求項４】
請求項２に記載の処理回路装置であって、
前記点灯制御ポート及び前記第２のスイッチング素子の間の前記点灯制御線に接続されたプルダウン抵抗をさらに具備することを特徴とする処理回路装置。
【請求項５】
モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させるスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサであって、
前記共用線が接続され、前記プレゼンス信号線から前記共用線を介して前記プレゼンス信号が入力される共用ポートと、
前記スイッチング素子を制御する制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する制御信号出力手段と
を具備することを特徴とするプロセッサ。
【請求項６】
モジュールの存在の有無を示すプレゼンス信号を取得するためのプレゼンス信号線と、発光素子に接続され、前記発光素子の点灯を制御するための点灯制御線と、前記点灯制御線に接続され、前記発光素子を点灯及び消灯させる第１のスイッチング素子と、前記プレゼンス信号線及び前記点灯制御線を並列的に接続させる共用線とを備える処理回路装置に含まれるプロセッサの処理方法であって、
前記プレゼンス信号線から、前記共用線及び前記共用線が接続された前記共用ポートを介して前記プレゼンス信号を取得し、
前記第１のスイッチング素子を制御する第１の制御信号を、前記共用ポート及び前記共用線を介して前記点灯制御線に出力する
ことを特徴とするプロセッサの処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−２８７３１５（Ｐ２００８−２８７３１５Ａ）
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願番号】特願２００７−１２８９５７（Ｐ２００７−１２８９５７）
【出願日】平成１９年５月１５日（２００７．５．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願日】平成１９年５月１５日（２００７．５．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]