【課題】短時間で検査できる少端子マイクロコンピュータおよびその検査方法を提供する。
【解決手段】入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏがＣＰＵ７１の動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子Ｐ１ｉ，Ｐ２ｉからそれぞれのシリアルデータを独立して入力し、出力端子Ｐ１ｏ，Ｐ２ｏからそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータであって、入力モード切り替え回路７４ｉと入力回路７３ｉの間におけるテストモードの入力経路に挿入され、入力される３以上の多値符号のシリアルデータを入力回路７３ｉで処理可能な２値符号のシリアルデータに変換して出力する入力変換回路１０ｉを有してなる少端子マイクロコンピュータ１００とする。 （もっと読む）

【課題】ＣＰＵが故障した場合に、より確実に外部装置を救済することのできる、電気回路システムを提供する。
【解決手段】第１マイクロコンピュータは、ＣＰＵと、複数のポートと、前記ＣＰＵにより生成されたＣＰＵ出力信号を前記複数のポートのいずれかを介して外部装置に出力するインタフェース回路と、前記ＣＰＵが故障しているか否かを判定し、故障していると判定した場合に故障信号を生成して前記インタフェース回路に供給する故障モード検出回路とを備える。模擬信号生成回路は、前記ＣＰＵ出力信号を模擬した模擬信号を生成する。前記複数のポートは、故障時に前記模擬信号が入力される、第１ポートを有している。前記インタフェース回路は、前記故障信号を取得した場合に、前記第１ポートから入力された模擬信号が、前記ＣＰＵを介することなく、前記第１ポートとは別の第２ポートを介して出力されるように、信号の伝達経路を変更する。 （もっと読む）

【課題】ＣＰＵが、例え、低消費電力モード中に外来ノイズの影響を受けたとしても外部信号端子はハイインピーダンス状態となっているので、その端子によって外部デバイスが駆動されることはなく、信頼性を向上する。
【解決手段】端子制御手段は、ＣＰＵが低消費電力モードに移行する場合に出力するコマンドに応じて、外部信号端子４２に接続される出力バッファ４３Ａをハイインピーダンス状態に設定するための信号を出力する。そして、前記出力信号は、前記ＣＰＵが動作している期間に前記外部信号端子４２を制御するために出力されるポート制御信号と共に、論理ゲート４１を介して前記出力バッファ４３Ａに与えられる。 （もっと読む）

【課題】スタンバイモード時であってもＩＯ出力を保持することができ、かつＩＯバッファのレイアウト、および電源／信号配線について制約の少ないマイクロコンピュータを提供すること
【解決手段】常時ＯＮ電源領域と電源遮断可能領域の周囲に、ＩＯ電源系で動作するＩＯバッファと、ＩＯバッファの夫々を分離するカットセルと、を配置する。常時ＯＮ電源領域から出力されるＩＯ出力保持を指示する信号をＩＯバッファとカットセルを周回させる。カットセルにはＩＯ電源系で動作するレベルシフタを備え、ＩＯバッファの電源系に合わせてＩＯ出力保持を指示する信号をレベルシフトしてＩＯバッファに供給する。 （もっと読む）

【課題】 CPUインターフェース回路内にステートアクセス数を保持したレジスタを持ち、レジスタの設定値によりCPUからの複数のステートアクセスに対応したCPUインターフェース回路において、動作途中にステートアクセス数を保持したレジスタ値が変化してしまった場合、速やかに所望のステートアクセスに復帰することを課題とする。
【解決手段】 現在のステートアクセス数を保持するレジスタと現在より前のステートアクセス数を保持するレジスタを持ち、比較回路により現在と現在より前のレジスタ値を比較し変化を検知したら、CPUに対して割込み信号を発生する。CPUは割込み信号を検知したらCPUインターフェースに対して復帰処理を行う。 （もっと読む）

【課題】半導体装置の外部入力信号と出力信号の双方に対し、検出すべき信号状態に汎用性があり、ＣＰＵに大きな負担をかけずに、異常を検出する。
【解決手段】ＣＰＵ（２）の制御を受けて動作される内部回路モジュール（５〜１１）及び内部回路モジュールを外部とインタフェースさせる外部インタフェース回路（１２〜１５）を備えた半導体装置（１）に、外部インタフェース回路の入出力信号の異常検出を行う異常検出モジュール（１６）を採用する。異常検出モジュールは、指定された外部インタフェース回路に対する異常検出を行うか否か及び異常として検出すべき信号状態が前記ＣＰＵによって可変可能に指定されると共に異常検出の検出結果をＣＰＵが認識できるようにする。異常検出モジュールは検出すべき信号状態に汎用性があり、外部入力信号と出力信号の何れに対しても異常状態の検出が可能であり、ＣＰＵそれ自体で異常状態を検出することを要しない。 （もっと読む）

【課題】非同期パラレル通信をサポートする専用端子がマイコンに設けられていない場合であっても、周辺ＬＳＩとのデータ授受を効率的に行うことを可能にする。
【解決手段】周辺ＬＳＩに対して、マイコンへのデータの出力または当該マイコンから与えられるデータの記憶を２値信号であるリード／ライト信号の信号値で指示する第１の処理と、周辺ＬＳＩへ各々与える２値信号であるラッチ正転信号とラッチ反転信号を、上記第１の処理を行ってから所定時間経過後に反転させ、リード／ライト信号の示す動作の開始を指示する第２の処理とをマイコンに行わせる。一方、周辺ＬＳＩには、ラッチ正転信号とラッチ反転信号の両者が共に反転したことを契機として上記リード／ライト信号の示す動作を開始させる。 （もっと読む）

【課題】車両用電子制御装置（以下、ＥＣＵ）に用いられると共に、他の半導体チップが内部のバスに接続可能なマイコンチップにおいて、その半導体チップが接続されない使用形態での消費電流を低減する。
【解決手段】ＥＣＵに用いられるマイコンの本体チップ１は、車両及びＥＣＵの開発時においては、内部のバス１１にキャリブレーション用チップ２が接続端子２２を介して接続されるが、車両及びＥＣＵの量産時には、上記チップ２が接続されずに使用される。このため、本体チップ１において、接続端子２２につながるバス１１の信号線へ信号を出力するための少なくとも１つの出力回路４３は、それの信号出力能力が、入力端子Ｘ１〜Ｘ３から与えられる制御信号Ｓ１〜Ｓ３によって変わるように構成されている。このため、上記チップ２が接続されない場合には、バス１１の信号線への信号出力能力を小さくして消費電流を低減できる。 （もっと読む）

【課題】動作モードの指定を可能とする外部端子を電源端子あるいはグランド端子として十分に機能させることができ、しかも、当該外部端子の論理を外部から容易に切り替え可能にする。
【解決手段】内部回路（１０２〜１０７）と、グランドライン（２９）と、電源ライン（２８）と、上記内部回路の動作モードを指定可能な外部端子（２０，２１）と、電源スイッチ回路（１０１）とを設ける。上記電源スイッチ回路には、上記外部端子を電源ライン又はグランドラインに接続するための第１電源ドライバ（４０）と、上記第１電源ドライバよりも小さな駆動能力を有し、上記外部端子を電源ライン又はグランドラインに接続するための第２電源ドライバ（４１）とを設ける。上記内部回路のリセット期間中は上記第１電源ドライバの回路動作を禁止し、上記内部回路のリセット解除後に上記第１電源ドライバの回路動作を許可することで、上記課題を解決する。 （もっと読む）

【課題】入出力部に関係する処理を各ＣＰＵが分散して行なうことにより必要となるプログラム実行の排他処理を簡素化し、ＲＯＭに記憶されるプログラム容量の低減、マイクロコンピュータの演算処理負荷低減を図った電子制御装置およびオペレーションシステムを提供する。
【解決手段】コンピュータプログラムおよびデータを格納するメモリと、各々前記メモリからコンピュータプログラムを読み出して実行する動作を並行して行なう少なくとも２つの演算プロセッサと、前記演算プロセッサに接続され外部との制御信号の授受を行なう入出力部とを同一パッケージに有し、前記少なくとも２つの演算プロセッサのうちの１つの演算プロセッサのみが、前記制御信号の授受を行なう前記入出力部に関係する処理を実行する。 （もっと読む）

【課題】制御プログラムにより処理を行うマイクロコンピュータが複数の動作モードを有する入出力回路を内蔵する場合に、動作モードの意図しない再設定を抑止する。
【解決手段】少なくとも、制御信号発生部と、制御信号発生部からの第１の出力信号に応答して制御信号発生部からの第２の出力信号を保持し、保持した信号の論理値に応じた書込信号を発生する書込抑止回路と、書込信号に応答して制御信号発生部からの第３の出力信号を保持し、保持した信号の論理値に応じた制御信号を発生する制御回路とを備え、制御信号発生部からの第２の出力信号の論理値に応じた書込信号は、一方は論理値が固定した信号であり、他方は制御信号発生部からの第１の出力信号のバッファ信号であって、制御信号は、少なくともデータレジスタ回路を含む複数の信号発生回路の中から、外部へ信号を伝える信号発生回路を選択する選択回路へ供給されるようにする。 （もっと読む）

【課題】ＥＣなどのプロセッサのポートピンを効率的に利用することができる処理回路装置、この処理回路装置に含まれるプロセッサ、及び処理方法を提供すること。
【解決手段】プレゼンス信号線２と、ＬＥＤ８の点灯制御線３とが共用線１により並列的に接続され、ＥＣ５は、共用ポート１１及び共用線１を介して、プレゼンス信号を取得する。また、ＥＣは、共用ポート１１及び共用線１を介して、点灯制御線３にＬＥＤ８の制御信号である第１の制御信号を出力することができる。これにより、ポートピンの枯渇を解消し、ポートピンを効率的に利用することができる。 （もっと読む）

【課題】 端子数を増加させることなく動作モードの設定を行える変換回路を備えた半導体集積回路装置を提供すること。
【解決手段】 シリアルデータとパラレルデータとの間の変換を行う変換回路１２と、この変換回路に対して、シリアルデータからパラレルデータへ変換させる第１の変換モードとパラレルデータからシリアルデータへ変換させる第２の変換モードとのいずれか一方を設定するモード制御回路１４とを有する半導体集積回路装置１０は、モード制御回路に接続されて、変換の方向を指示する変換モード信号を入力する１つのモード入力端子ＭＯＤＥ１と、変換回路による変換動作を行う前の初期化直後のデータ通信によって、パラレルデータ入出力端子の使用するビット数とシリアルデータ入出力端子の使用する端子数とを決定する動作モードを設定するための動作モード設定用レジスタ１６とを有する。 （もっと読む）

【課題】 ペリフェラル数が多くなると期待値を入出力する外部端子も多くなってしまう。
【解決手段】 共通バスに接続されて該バスを介して外部から制御信号と期待値との送受が可能なテストレジスタ制御部１２０と、このテストレジスタ制御部１２０から期待値を受けて一時的に保持して信号線を介してペリフェラルへ書き込むための第１のレジスタ１３８と、期待値の書込み後にこの期待値を読み出して一時的に保持し、テストレジスタ制御部１２０に送る第２のレジスタ１３９とを有し、共通バスの外部端子から期待値の入力及び出力を行う。 （もっと読む）

【課題】既存のテスト回路を用いてセキュリティ性を高める。
【解決手段】マイクロコンピュータ（ＬＳＩａ）は、テスト回路に加えて、テスト用制御端子（ＴＣＫ，ＴＲＳＴ＿，ＴＭＳ）に接続された第２入出力制御回路（ＴＡＰ０）、シフトレジスタ（ＳＲＥＧ０）、第１レジスタ（ＳＩＲ）、第２レジスタ（ＳＩＭＲ）、ゲート回路（ＡＮＤ，ＥＸＯＲ）等を有する。シフトレジスタは、データ入出力端子（ＴＤＩ，ＴＤＯ）に接続され、第２入出力制御回路により、データ入出力端子からのパスワードの入出力動作が制御される。第１レジスタには、シフトレジスタからパスワードが転送される。第２レジスタは、外部から読み書き不能であり固有値とされるマスターキーコードが格納されている。ゲート回路は、両者を比較し、一致すればテスト結果を出力するスキャンパスシフトレジスタ（ＳＲＥＧ１）とデータ入出力端子間の経路を接続し、不一致であれば経路を遮断する。 （もっと読む）

【課題】低消費電力モードの設定が可能に構成される場合に、外来ノイズの影響を極力低減することができるマイクロコンピュータを提供する。
【解決手段】マイコン３１のＣＰＵ３２は、スリープモードが再起動タイマ３６によって周期的に解除される毎に、入出力端子４２の信号出力レベルを再設定してからスリープモードに移行するので、ＣＰＵ３２が、たとえ、スリープモード移行中に外来ノイズの影響を受けることで入出力端子の信号出力レベルが変化したとしても、その出力レベルはスリープモードが周期的に解除される毎に再設定されるようになり、マイコン３１の信頼性が向上する。 （もっと読む）

【課題】評価マイコンの監視信号の出力端子の割付を変更することができ、ボードの再設
計を行うことなく、異なる製品のマイコンにも対応させることができ、汎用性が高く、し
かもプログラムの書込中にリセットがかからない適切な書込制御を行うことができるマイ
コン評価用ボードを提供すること。
【解決手段】オンボード書込用プログラムの実行時にプログラムの実行をリセットさせな
いための信号を出力する疑似信号出力回路３０と、オンボード書込用プログラムの実行時
に、疑似信号出力回路３０から出力された信号をリセット信号入力端子ａ１０に入力させ
る第１のリセットモードに切り替える一方、ユーザプログラムの実行時に、電源ＩＣ８０
の端子ｂ２から出力された信号をリセット信号入力端子ａ１０に入力させる第２のリセッ
トモードに切り替えるリセットモード切替回路４０とを装備する。 （もっと読む）

【課題】接触及び非接触インタフェース機能を有するＩＣカードマイコンにおけるグリッジアタック耐性を向上させる。
【解決手段】接触及び非接触インタフェース機能を有するＩＣカードマイコン（１）において、外部電源端子から供給される外部電源電圧を降圧した内部電源電圧とアンテナの電磁的結合に基づいて得られる信号を整流及び安定化した内部電源電圧の双方を内部回路に供給可能にする内部電源配線（１６）をＩＣカードマイコンチップの外部に引き出して、安定化容量素子（２０）を接続可能にした。大きな値の安定化容量素子を作用することが容易であるから、内部電源電圧のレベルを低く設定しても充分安定化することが容易になり、電源ノイズレベルが小さくなり、内部電源電圧レベルを低く設定しても、電源ノイズと区別してグリッジアタックによるスパイクノイズの検出が可能になる。 （もっと読む）

【課題】本発明は、２種類以上の電源を使用する多電源マイコンシステムにおいて、低電位電源出力の低下時にもＩ／Ｏポート出力端子の出力を安定化させることができるようにする。
【解決手段】たとえば、低電位電源端子１１と接地電位電源端子１３との間にはＣＰＵ２０が接続され、低電位電源端子１１を介して、所定の低電位電源出力（ＶＤＤＬ）が供給される。この低電位電源出力の低下が低電位電源＆テストモード検出回路２３により検出されると、その検出出力（ＣＬＲＶ）にしたがって、レベルシフタ回路２４が制御される。これにより、ＣＰＵ２０からの出力が供給される周辺ＰＯＲＴ回路２５の出力レベルが、低電位電源出力の低下前の状態を維持するように制御される。 （もっと読む）

【課題】 １つのポートを２種以上の機能で兼用して使用する兼用ポートを有するマイクロコンピュータにおいて、兼用ポートが１つの機能として使用されている場合に、その影響によって他の機能が誤動作することを防止する。
【解決手段】 マイコン１０は、外部検出ポート１１が、外部機器３０が接続されていることを示すオン状態である場合には、兼用ポート１２を外部機器３０からの入力機能として動作させるとともに、その間のセンサポート１３からの入力信号によるディスク検出を無効として扱う。 （もっと読む）