半導体基板の検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体
【課題】ＴＦＴアレイ基板などの半導体基板の欠陥検出において、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供する。
【解決手段】半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、前記短絡部の検出は、２種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う。
【解決手段】半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、前記短絡部の検出は、２種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を検査する検査方法、検査プログラム及び検査プログラム記録媒体に関するものである。
【背景技術】
【０００２】
一般に、液晶パネルの製造工程では、ＴＦＴアレイ工程、セル工程、及びモジュール工程などを経て液晶パネルが製造される。このうちＴＦＴアレイ工程においては、透明基板上に、ＴＦＴの走査線として機能する複数本のゲート線が平行に配設されるとともに、複数本の補助容量線（以下、Ｃｓ線と記す。）がゲート線に平行に配設され、さらに信号線として機能する複数本のソース線がゲート線に直交して配設され、保護膜で被覆された後、透明電極が形成される。この後、アレイ検査が行われ、電極または配線の短絡の有無が検査される。
【０００３】
また、特許文献１には、基板上に配置された複数種類の配線間の短絡を電気的検査により検出し、短絡が検出された場合は、赤外線検査を実施して短絡位置を特定する方法が開示されている。特許文献１に示される電気的検査では、配線間に電圧を印加して、抵抗値測定に基づき短絡を判断する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−６４５９４号公報（平成２年３月５日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に示されるような、基板上に配置された複数種類の配線間の抵抗を測定して、配線間の短絡を検査する方法においては、抵抗測定を開始後、測定値が変動し、安定して収束するまでに時間がかかる。これは、電子部品あるいは電子回路の中でそれらの物理的な構造により発生する設計者が意図しない容量成分、すなわち浮遊容量が存在することに起因する。
【０００６】
例えば、図１５に抵抗測定の場合の一般的な等価回路を示す。浮遊容量は、キャパシタ１５０２の電荷容量値に相当するものとして記載している。抵抗１５０１の抵抗値は、キャパシタ１５０２と並列接続された抵抗成分である。抵抗１５０５の抵抗値は、キャパシタ１５０２と直列接続された抵抗成分である。ここでは、抵抗１５０１と抵抗１５０５の電気抵抗の合計値を測定することとする。すると、基板上の近接した配線や、配線と配線との間の絶縁層を介して静電容量ができてしまい、抵抗測定の動作に影響を与える。
【０００７】
具体的には、図１５においてスイッチ１５０３を閉じ、電源１５０４が電圧印加して抵抗測定を開始する場合、スイッチ１５０３を閉じた直後は浮遊容量があるため、抵抗１５０１の抵抗値にかかわらず、見かけ上キャパシタ１５０２の両端のノード１５０６とノード１５０７が短絡しているように電流が流れる。最初はキャパシタ１５０２のほうに電流が流れ、次にキャパシタ１５０２と抵抗１５０１に電流が流れ、キャパシタ１５０２の充電が終わると、抵抗１５０１だけに電流が流れる。キャパシタ１５０２の充電が終わった後、抵抗１５０１と抵抗１５０５の電気抵抗の合計値を正確に測定できる。
【０００８】
また、他の配線間の抵抗測定や静電気によって、キャパシタ１５０２に事前にいくらか帯電していることもある。例えば、事前に帯電された向きが電源１５０４の極性とは逆向き、つまりノード１５０７がノード１５０６よりも高電位であった場合には、ノード１５０７がノード１５０６よりも低電位であった場合に比べてキャパシタ１５０２の充電が終わるまでの時間が長くかかってしまい、検査効率の低下につながるという課題があった。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＴＦＴアレイ基板などの半導体基板の欠陥検出において、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る配線欠陥検査方法は、半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、前記短絡部の検出は、２種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う。
【００１１】
さらに、前記複数の種類の配線として、第一種の配線、該第一種の配線よりも順位の低い第二種の配線、該第二種の端子部よりも順位の低い第三種の配線を有する半導体基板において、前記第一種の配線と前記第二種の配線との間の抵抗値を測定する第一のステップと、前記第二種の配線と前記第三種の配線との間の抵抗値を測定する第二のステップと、第一種および第二種のステップの後に、前記第一種の配線と前記第三種の配線との間の抵抗値を測定する第三種のステップとを有してもよい。
【００１２】
さらに、本発明に係る配線欠陥検査方法は、温度または赤外線を検出することで欠陥部を特定する赤外線検査ステップを有してもよい。
【００１３】
本発明に係る検査プログラムは、上記に記載の配線欠陥検査方法を動作させる検査プログラムであって、コンピュータを上記の各ステップとして機能させる。
【００１４】
本発明に係るプログラム記録媒体は、上記に記載の検査プログラムが記録される。
【発明の効果】
【００１５】
本発明によれば、ＴＦＴアレイ基板などの半導体基板の欠陥検出において、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明における検査装置の主要構成を説明するためのブロック図である。
【図２】ＴＦＴ基板の配線を模式的に示した図である。
【図３】本発明の一実施態様に係る配線欠陥検査方法のステップを表した図である。
【図４】実施例１において、各パッドに電圧印加部及び抵抗測定器が接続される前の等価回路を示した図である。
【図５】実施例１において、ソースパッドとゲートパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図６】実施例１において、ソースパッドとゲートパッド間に電圧印加部及び抵抗測定器が接続されてからの時間経過と抵抗値の関係を表した図である。
【図７】実施例１において、ゲートパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図８】実施例１において、ソースパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図９】実施例１において、ソースパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続されてからの時間経過と、それぞれの電位の一例を表した図である。
【図１０】実施例２において、各パッドに電圧印加部及び抵抗測定器が接続される前の等価回路を示した図である。
【図１１】実施例２において、ソースパッドとゲートパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図１２】実施例２において、ソースパッドとゲートパッド間に接続された電圧印加部及び抵抗測定器を外した後の回路の様子を表した図である。
【図１３】実施例２において、ゲートパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図１４】実施例２において、ソースパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図１５】従来の配線欠陥検出方法を説明した図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明に係る実施形態を詳細に説明する。
【００１８】
図１は、本実施形態に係る欠陥検査装置１００の主要な構成を示すブロック図である。欠陥検査装置１００は、マザー基板１上に形成された複数のＴＦＴ基板２の配線等の短絡欠陥を検出する。欠陥検査装置１００は、プローブ３、プローブ移動手段４、赤外カメラ５、カメラ移動手段６、制御部７、電圧印加部８、抵抗測定器９及び記憶部１０を備える。プローブ３は、電圧印加部８および抵抗測定器９とＴＦＴ基板２の配線とを導通させる短針である。プローブ移動手段４、カメラ移動手段６は、それぞれプローブ３、赤外カメラ５を、各ＴＦＴ基板２上に移動させる機構である。電圧印加部８は、プローブ３を通してＴＦＴ基板２の配線に電圧を印加する。抵抗測定器９は、配線に印加された電圧によって生じる電流値を測定することで、液晶パネル２の配線間の抵抗値を測定する。
【００１９】
制御部７は、測定された抵抗値と記憶部１０に予め記憶された正常な抵抗値とを比較することで、配線に短絡があるか否かを判断する。正常な抵抗値は、短絡欠陥があるか否かを判定する閾値である。短絡がない配線間を測定した抵抗値は絶縁抵抗と呼ばれており、数百ＭΩ以上の大きな値である。従って、この数百ＭΩ以上を正常な抵抗値として記憶すればよい。また、測定した抵抗値がこの絶縁抵抗よりも低い場合、すなわち配線間がわずかに短絡している場合でも、基板の品質に問題が無い場合は、短絡欠陥がないと判定してもよい。従って、この場合は正常な抵抗値は数百ＭΩよりも小さい値になり、例えば１００ｋΩである。また制御部７は短絡欠陥が生じていると判断した場合には、短絡が生じている配線間に電圧印加部８によって電圧を印加させることで短絡欠陥部を発熱させ、赤外カメラ５によってＴＦＴ基板２の赤外画像を撮影することで、発熱した短絡欠陥部の位置を詳細に特定することができる。記憶部１０は、制御部７と接続され、画像データやプローブ３への電圧印加順位等を記憶する。制御部７は、プローブ移動手段４、赤外カメラ５、カメラ移動手段６及び電圧印加部８を制御する。
【００２０】
図２は、ＴＦＴ基板２の配線を模式的に示した図である。ＴＦＴ基板２は、ソース線２１、ゲート線２２及びＣｓ線２３と、それぞれの配線が接続されたソースパッド２４、ゲートパッド２５及びＣｓパッド２６を備える。本発明における第一種の配線、第二種の配線、第三種の配線は、それぞれソース線２１、ゲート線２２及びＣｓ線２３に対応する。
【００２１】
ソース線２１とゲート線２２及びＣｓ線２３とは、ＴＦＴ基板２上に格子状に配置され、これら配線の本数は、基板の大きさや種類に依存するが、一例として、図２では、ソース線２１を２９本、ゲート線２２を１０本、Ｃｓ線２３を９本とした。２９本のソース線２１、１０本のゲート線２２、９本のＣｓ線２３は、それぞれソースパッド２４、ゲートパッド２５、Ｃｓパッド２６に接続されている。ソースパッド２４、ゲートパッド２５、Ｃｓパッド２６には、プローブ３が当接され、電圧印加部８から電圧が印加され、抵抗測定器９によって抵抗値が測定される。もちろん、ソースパッド２４、ゲートパッド２５、Ｃｓパッド２６は本発明に必須の構成ではなく、それぞれの配線を１つに纏めて、抵抗値を測定することができるのであれば、ＴＦＴ基板２の外部に配線を引き出しても構わないし、ソース線２１、ゲート線２２、Ｃｓ線２３に電圧を印加できるのであれば、どのような構成であっても構わない。
【００２２】
図３は、本発明の一実施態様に係る配線欠陥検査方法のステップを表した図である。まず、ソースパッド２４に電圧印加部の正極、ゲートパッド２５に負極を繋いで、抵抗値を測定する（Ｓ３１。ステップ３１をＳ３１と記す。以下、同様）。測定が終了すると、電圧印加部８をソースパッド２４及びゲートパッドから電気的に切断する。以下、同様に、２パッド間の抵抗値を測定した後は、電圧印加部８を電気的に切断する。次に、ゲートパッド２５に電圧印加部８の正極、Ｃｓパッド２６に負極を繋いで、抵抗値を測定する（Ｓ３２）。測定が終了すると、電圧印加部８をゲートパッド２５及びＣｓパッド２６から電気的に切断する。さらに、ソースパッド２４に電圧印加部８の正極、Ｃｓパッド２６に負極を繋いで、抵抗値を測定する（Ｓ３３）。測定が終了すると、電圧印加部８をソースパッド２４及びＣｓパッド２６から電気的に切断する。
【００２３】
そして、測定された抵抗値と記憶部１０に予め記憶された正常な抵抗値とを比較することで、配線に短絡があるか否かを判断する（Ｓ３４）。短絡欠陥があると判断した場合には（Ｓ３４：ＹＥＳ）、短絡が生じている配線間に電圧印加部８によって電圧を印加させることで短絡欠陥部を発熱させ、赤外カメラ５によってＴＦＴ基板２の赤外画像を撮影することで、発熱した短絡欠陥部の位置を詳細に特定する赤外線検査を行う（Ｓ３５）。短絡欠陥がないと判断した場合（Ｓ３４：ＮＯ）と、Ｓ３５の赤外線検査が完了すれば、検査を終了することとなる。
【００２４】
ここで、本発明に係る配線欠陥検査方法の原理について説明する。本発明では、抵抗値が安定して収束するまでの時間がより短くなるように抵抗測定の順位を予め定めることを特徴とする。すなわち、抵抗値測定を行うことによる各パッドの電位の変化を考慮し、電位の高いパッドに電圧印加部８の正極、電位の低いパッドに電圧印加部８の負極を接続することで、逆向きに正負極が接続されるのに比べて、各パッドの電位が一定の値に落ち着くまでの変化量を少なくでき、抵抗値が安定して収束するまでの時間をより短くすることができる。
〔実施例１〕
以下、本実施例に係る配線欠陥検査方法と、その作用効果について詳細に説明する。本実施例では、ＴＦＴ基板２の配線間の抵抗値を測定し、結果として配線間に短絡欠陥が無かった場合の各パッドの電位の変化と、抵抗値測定に要する時間について説明する。
【００２５】
図４〜図９は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図であり、特にＴＦＴ基板２の配線間に欠陥が無かった場合について説明するための図である。
【００２６】
図４は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される前の様子を説明するための図である。図４（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表し、図４（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路を表している。各パッドの電位は、ゲートパッド２５の電位を基準としたものとし、ゲートパッド２５の電位を０で表し、ソースパッド２４及びＣｓパッド２６との電位差を、電位として記すこととする。例えば、ソースパッド２４がゲートパッド２５よりもＸ（Ｖ）高い場合には、ソースパッド２４はＸ（Ｖ）と記す。以下、同様にゲートパッド２５との電位差を電位として記す。
【００２７】
各パッドの順位は、２パッド間の抵抗値を測定する際に、電圧印加部８の正負極をどちらに接続するかを決めるのに利用される。本実施例では、順位の高いパッドに電圧印加部８の正極を接続し、順位の低いパッドに負極を接続する。
【００２８】
図４（ａ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の電位と順位は、順にそれぞれ、Ｘ（Ｖ）と１位、０（Ｖ）と２位、Ｙ（Ｖ）と３位である。ここで、Ｘ（Ｖ）及びＹ（Ｖ）は、ソースパッド２４とＣｓパッド２６に予め蓄えられていた電荷による電位を表す未知の値である。
【００２９】
また図４（ｂ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の間には、それぞれキャパシタ４１〜４３が接続されているとみなすことができる。すなわち、ソースパッド２４とゲートパッド２５間にはキャパシタ４１、ゲートパッド２５とＣｓパッド２６間にはキャパシタ４２、ソースパッド２４とＣｓパッド２６間にはキャパシタ４３が接続されているとみなすことができる。
【００３０】
また、ゲートパッド２５の電位は、基準値であるため０（Ｖ）となる。ソースパッド２４及びＣｓパッド２６は、キャパシタ４１〜４３の充電によって、電位がそれぞれ、Ｘ（Ｖ）、Ｙ（Ｖ）となっている。
【００３１】
ここで、キャパシタ４１〜４３は、設計者が意図しない浮遊容量を表したもので、抵抗測定の際に、直流電流が流れてしまうと正確な値を測定することができない。一方で、キャパシタは、直流電流が流れることによって充電され、キャパシタの平行板間の電位差が印加された電圧に等しくなるまで電荷が貯められ、電位差が一定に落ち着くと、直流電流を流さなくなる性質がある。つまり、キャパシタ４１〜４３は、電圧を印加した後、ある程度時間が経過すると、電位差が一定になり、キャパシタ４１〜４３には電流が流れなくなり、各パッド間の正確な抵抗値を測定できるようになる。
【００３２】
本実施例に係る欠陥検査方法では、まず、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に順位を定める。つまり、電圧印加部８は、異なる２パッド間に電圧を印加する場合、順位の数字が小さいパッドに正極、大きいパッドに負極を接続して電圧を印加するものとして、ソースパッド２４とゲートパッド２５間、ゲートパッド２５とＣｓパッド２６間、ソースパッド２４とＣｓパッド２６間の順番で抵抗値を測定する。そうすることで、抵抗値を測定することによってキャパシタ４１〜４３に残る電荷による電位を予測でき、より電位が高いパッドに電圧印加部８の正極を繋ぎ、電位が低いパッドに電圧印加部８の負極を繋ぐことで、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来るのである。
【００３３】
図５は、ソースパッド２４とゲートパッド２５間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図５（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図５（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。図５（ｂ）に示すように、ソースパッド２４には電圧印加部８の正極が接続され、ゲートパッド２５には負極が接続されている。
【００３４】
本実施例では、電圧印加部８は、正負極間にＥ（Ｖ）の電位差を生じさせる。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、ソースパッド２４の電位は、図５（ａ）に示すように、Ｘ（Ｖ）からＥ（Ｖ）へと変化する。同様に、キャパシタ４１及び４３のソースパッド２４側の電位がＥ（Ｖ）へと変化する。
【００３５】
キャパシタ４１のソースパッド２４側の電位が一定の値、すなわちＥ（Ｖ)になると、キャパシタ４１には理論上電流が流れなくなる。つまり、電流値が０となるので、ソースパッド２４とゲートパッド２５間の抵抗値は、理論上Ｒ＝Ｖ／Ｉ＝Ｅ／０＝∞となる。実際には、微弱な電流が流れるため、ソースパッド２４とゲートパッド２５間の抵抗値は、例えば、数百（ＭΩ）等となる。上述したように正常な抵抗値、例えば、１００（ｋΩ）以上の場合には短絡無しと判断する。
【００３６】
図６は、ソースパッド２４とゲートパッド２５間に電圧印加部８及び抵抗測定器９が接続されてからの時間経過と、抵抗測定器９の測定値の関係を表した図である。横軸は時間（秒）を表し、縦軸は抵抗値（ｋΩ）を表す。図６に示すように、最初０（ｋΩ）だった抵抗値は、時間を追う毎に増していき、ｔ０（秒）の時点で１００（ｋΩ）に達する。つまり、ｔ０（秒）の時点で、ソースパッド２４とゲートパッド２５間には、短絡欠陥無しと判断することが出来る。
【００３７】
電圧印加部８及び抵抗測定器９は、抵抗値測定の後、ソースパッド２４及びゲートパッド２５から電気的に切断される。もちろん、切断後もソースパッド２４の電位はＥ（Ｖ）のままである。
【００３８】
図７は、ゲートパッド２５とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図７（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図７（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００３９】
図７（ｂ）に示すように、ゲートパッド２５には電圧印加部８の正極が接続され、Ｃｓパッド２６には負極が接続されている。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、Ｃｓパッド２６の電位は、図７（ａ）に示すように、Ｙ（Ｖ）から−Ｅ（Ｖ）へと変化する。同様に、キャパシタ４２及び４３のＣｓパッド２６側の電位が−Ｅ（Ｖ）へと変化する。そして、ゲートパッド２５とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００４０】
電圧印加部８及び抵抗測定器９は、抵抗値測定の後、ゲートパッド２５及びＣｓパッド２６から電気的に切断される。もちろん、切断後もＣｓパッド２６の電位はＥ（Ｖ）のままである。
【００４１】
図８は、ソースパッド２４とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図８（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図８（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００４２】
図８（ｂ）に示すように、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続している。ここで、電圧印加部８を接続する前のソースパッド２４の電位はＥ（Ｖ）、Ｃｓパッド２６の電位は−Ｅ（Ｖ）、つまり、ソースパッド２４とＣｓパッド２６との電位差は２Ｅ（Ｖ）である。電圧印加部８は、正負極間の電位差をＥ（Ｖ）にするように作用するので、図８（ａ）に示すように、Ｃｓパッド２６の電位が−Ｅ（Ｖ）からある電位α（Ｖ）に変化した場合には、ソースパッド２４の電位は、Ｅ（Ｖ）からα＋Ｅ（Ｖ）に変化する。同様に、キャパシタ４１及び４３のソースパッド２４側の電位がα＋Ｅ（Ｖ）へと変化し、キャパシタ４２及び４３のＣｓパッド２６側の電位がα（Ｖ）へと変化する。そして、ソースパッド２４とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００４３】
次いで、本実施例に係る配線欠陥検査方法の利点について図９を用いて説明する。
【００４４】
図９は、Ｓ３３におけるソースパッド２４とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続されてからの時間経過と、それぞれの電位の一例を表した図である。実線で記された曲線は、図８と共に説明したとおり、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続した場合の電位を表す。破線で記された曲線は、図８と共に説明した電圧印加部８の正負極を逆に繋いだ場合、つまりソースパッド２４に電圧印加部８の負極を接続し、Ｃｓパッド２６に正極を接続した場合の電位を表す。
【００４５】
ここで、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続した場合に、電位が一定になるまでに、それぞれｔ１（秒）、ｔ２（秒）かかるとし、ｔ１＜ｔ２とすると、ソースパッド２４とＣｓパッド２６の正しい抵抗値を測定するためには、電圧印加部８を接続してからｔ２（秒）待つ必要がある。
【００４６】
一方、ソースパッド２４に電圧印加部８の負極を接続し、Ｃｓパッド２６に正極を接続した場合に、電位が一定になるまでに、それぞれｔ３（秒）、ｔ４（秒）かかるとし、ｔ３＜ｔ４とすると、ソースパッド２４とＣｓパッド２６の正しい抵抗値を測定するためには、電圧印加部８を接続してからｔ４（秒）待つ必要がある。
【００４７】
図９の破線で示すように、電圧印加部８の正負極を逆に繋いだ場合、２Ｅ（Ｖ）あった電位差を、逆向きにＥ（Ｖ）に変えなければならない、つまり、ソースパッド２４とＣｓパッド２６の電位を合わせて３Ｅ（Ｖ）変化させなければならない。
【００４８】
一方、図９の実線で示すように、電圧印加部８の正負極を、パッドの順位の高低に電位の高低を合わせて繋いだ場合には、ソースパッド２４とＣｓパッド２６の電位を合わせてＥ（Ｖ）変化させるだけで済むため、逆方向に繋いだ場合にかかる時間ｔ４（秒）に比べて、電位が一定になるまでの時間ｔ２（秒）は短くて済む。
【００４９】
つまり、半導体基板の配線間における短絡部の検出を、複数の配線を纏めた複数の端子部にプローブを当接させ、該端子部間の抵抗値を測定することで行う配線欠陥検査方法であって、前記端子部間の抵抗値測定で印加する電位の高低を、端子部の組み合わせ毎に定め、該高低に従って電圧を印加することで、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る。
〔実施例２〕
本実施例では、ＴＦＴ基板２の配線間の抵抗値を測定し、結果として配線間に短絡欠陥があった場合の各パッドの電位の変化と、抵抗値測定に要する時間について説明する。
【００５０】
図１０〜図１４は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図であり、特にＴＦＴ基板２の配線間に欠陥が有った場合について説明するための図である。
【００５１】
図１０は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される前の様子を説明するための図である。図１０（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表し、図１０（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路を表す。
【００５２】
図１０（ａ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の電位と順位は、順にそれぞれ、０（Ｖ）と１位、０（Ｖ）と２位、Ｚ（Ｖ）と３位である。ここで、Ｚ（Ｖ）は、Ｃｓパッド２６に予め蓄えられていた電荷による電位を表す未知の値である。
【００５３】
また、図１０（ｂ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の間には、それぞれキャパシタ４１〜４３が接続されているとみなすことができる。すなわち、ソースパッド２４とゲートパッド２５間にはキャパシタ４１、ゲートパッド２５とＣｓパッド２６間にはキャパシタ４２、ソースパッド２４とＣｓパッド２６間にはキャパシタ４３が接続されているとみなすことができる。
【００５４】
また、ゲートパッド２５の電位は、基準値であるため０（Ｖ）となる。Ｃｓパッド２６は、キャパシタ４１〜４３の充電によって、電位がＺ（Ｖ）となっている。
【００５５】
さらに、ＴＦＴ基板２のソース線２１とゲート線２２の間に短絡欠陥部は、ソースパッド２４とゲートパッド２５との間に、短絡抵抗５１が接続されているものとみなすことができる。そのため、短絡抵抗５１を介して、ソースパッド２４の電位はゲートパッド２５の電位と同じ値、つまり０（Ｖ）となる。
【００５６】
本実施例では、短絡抵抗５１の抵抗値は、Ｒ１（Ω）とする。ここで、Ｒ１は、１（ｋΩ）程度の値であり、短絡無しと判定される１００（ｋΩ：キロオーム）以上ではないものとする。
【００５７】
図１１は、ソースパッド２４とゲートパッド２５間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図１１（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図１１（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。図１１（ｂ）に示すように、ソースパッド２４には電圧印加部８の正極が接続され、ゲートパッド２５には負極が接続されている。
【００５８】
本実施例では、電圧印加部８は、正負極間にＥ（Ｖ）の電位差を生じさせる。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、ソースパッド２４の電位は、図１１（ａ）に示すように、０（Ｖ）からＥ（Ｖ）へと変化する。同様に、キャパシタ４１及び４３のソースパッド２４側の電位がＥ（Ｖ）へと変化する。
【００５９】
キャパシタ４１のソースパッド２４側の電位が一定の値、すなわちＥ（Ｖ)になると、キャパシタ４１には、ほぼ電流が流れなくなり、短絡抵抗５１に電流が流れる。つまり、ソースパッド２４とゲートパッド２５間の抵抗値はＲ１となり、欠陥有りと判断することができる。
【００６０】
次に、電圧印加部８を付け換えるため、ソースパッド２４及びゲートパッド２５から外すことになる。電圧印加部８を外した後、ソースパッド２４、ゲートパッド２５の電位は変化する。そこで、電圧印加部８を付け換える際の電位の変化について以下に説明する。
【００６１】
図１２（ａ）は、ソースパッド２４とゲートパッド２５に接続された電圧印加部８を外した直後の回路の様子を説明した図であり、図１２（ｂ）は、電圧印加部８及び抵抗測定器９を外してから少し時間が経過した後の回路の様子を説明した図である。
【００６２】
図１２（ａ）に示すように、ソースパッド２４とゲートパッド２５に接続された電圧印加部８を外した直後は、キャパシタ４１のソースパッド２４側に蓄えられた電荷が、短絡抵抗５１を介して、ゲートパッド２５へ流れ出す。すなわち、紙面の反時計回りに電流が流れる。そして、図１２（ｂ）に示すように、キャパシタ４１に蓄えられた電荷は直ぐ放電され、ソースパッド２４の電位は、ゲートパッド２５と同じ０（Ｖ）になる。
【００６３】
図１３は、ゲートパッド２５とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図１３（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図１３（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００６４】
図１３（ｂ）に示すように、ゲートパッド２５には電圧印加部８の正極が接続され、Ｃｓパッド２６には負極が接続されている。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、Ｃｓパッド２６の電位は、図１３（ａ）に示すように、Ｚ（Ｖ）から−Ｅ（Ｖ）へと変化する。同様に、キャパシタ４２及び４３のＣｓパッド２６側の電位が−Ｅ（Ｖ）へと変化する。そして、ゲートパッド２５とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００６５】
電圧印加部８及び抵抗測定器９は、抵抗値測定の後、ゲートパッド２５及びＣｓパッド２６から電気的に切断される。もちろん、切断後もＣｓパッド２６の電位は−Ｅ（Ｖ）のままである。
【００６６】
図１４は、ソースパッド２４とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図１４（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図１４（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００６７】
図１４（ｂ）に示すように、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続する。ここで、電圧印加部８を接続する前のソースパッド２４の電位は０（Ｖ）、Ｃｓパッド２６の電位は−Ｅ（Ｖ）、つまり、ソースパッド２４とＣｓパッド２６との電位差はＥ（Ｖ）である。これは、電圧印加部８の正負極間の電位差に等しい。そのため、即座にソースパッド２４とＣｓパッド２６間の抵抗値が測定できる。そして、ソースパッド２４とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００６８】
本実施例に係る配線欠陥検査方法は、配線間に短絡欠陥部が有る場合には、その短絡欠陥を利用することで、検査時間をさらに削減することができるという効果がある。
【００６９】
以上が本発明の実施形態及び実施例の説明であるが、本発明は上記実施形態及び実施例にのみ限定されるわけではない。例えば、実施例２において、図１２（ｂ）で示すように、ソース線２１とゲート線２２の間に短絡欠陥が有った場合に、ソースパッド２４の電位は、ゲートパッド２５と同じ０（Ｖ）になると記したが、ソースパッド２４の電位は０（Ｖ）とは限らず、０（Ｖ）以上Ｅ（Ｖ）以下であることもある。すなわち、ソースパッド２４とゲートパッド２５に接続された電圧印加部８を外してからゲートパッド２５とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続されるまでの時間が、キャパシタ４１の放電に要する時間よりも短い場合である。この場合でも、ゲートパッド２５とＣｓパッド２６に電圧印加後、ソースパッド２４とＣｓパッド２６との電位差は、Ｅ（Ｖ）に近いので、測定時間を短縮することができる。
【００７０】
また、本発明において、制御部７や記憶部１０は、集積回路（ＩＣチップ）上に形成された論理回路によってハードウェア的に実現していてもよいし、ＣＰＵ（central processing unit）を用いてソフトウェア的に実現してもよい。また、後者の場合、各機能を実現する制御プログラムの命令を実行するＣＰＵ、制御プログラムを格納したＲＯＭ（read only memory）、制御プログラムを展開するＲＡＭ（random access memory）、制御プログラムおよび各種データを格納するメモリ等の記憶媒体などを備えている。
【００７１】
そして、本発明の目的は、上述した機能を実現するソフトウェアである制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を供給し、そのコンピュータ（またはＣＰＵやＭＰＵ（microprocessor unit））が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
【００７２】
記録媒体としては、例えば、磁気テープやカセットテープ等のテープ類、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ（compact disc read-only memory）／ＭＯ（magneto-optical）／ＭＤ（Mini Disc、登録商標）／ＤＶＤ（digital versatile disk）／ＣＤ−Ｒ（CD Recordable）等の光ディスクを含むディスク類、ＩＣカード（メモリカードを含む）／光カード等のカード類、マスクＲＯＭ／ＥＰＲＯＭ（erasable programmable read-only memory）／ＥＥＰＲＯＭ（electrically erasable and programmable read-only memory）／フラッシュＲＯＭ等の半導体メモリ類、あるいはＰＬＤ（Programmable logic device）やＦＰＧＡ（Field Programmable Gate Array）等の論理回路類などを用いることができる。
【００７３】
さらには上述した機能を実現するソフトウェアをインターネット、共有サーバーなどへアクセス可能となるようアップロードし、ユーザなどがソフトウェアをダウンロードし検査装置にインストールすることで本発明を実施することも可能である。
【産業上の利用可能性】
【００７４】
本発明の検査装置は、複数の配線が形成された基板における、配線の短絡欠陥を検出するのに好適なものであり、半導体基板、液晶表示装置、有機ＥＬ表示装置または太陽電池パネルに限られず、様々な基板の検査に採用され得るものである。
【符号の説明】
【００７５】
１ マザー基板
２ ＴＦＴ基板
３ プローブ
４ プローブ移動手段
５ 赤外カメラ
６ カメラ移動手段
７ 制御部
８ 電圧印加部
９ 抵抗測定器
１０ 記憶部
２１ ソース線
２２ ゲート線
２３ Ｃｓ線
２４ ソースパッド
２５ ゲートパッド
２６ Ｃｓパッド
４１、４２、４３ キャパシタ
５１ 短絡抵抗
１００ 欠陥検査装置
【技術分野】
【０００１】
本発明は、半導体基板を検査する検査方法、検査プログラム及び検査プログラム記録媒体に関するものである。
【背景技術】
【０００２】
一般に、液晶パネルの製造工程では、ＴＦＴアレイ工程、セル工程、及びモジュール工程などを経て液晶パネルが製造される。このうちＴＦＴアレイ工程においては、透明基板上に、ＴＦＴの走査線として機能する複数本のゲート線が平行に配設されるとともに、複数本の補助容量線（以下、Ｃｓ線と記す。）がゲート線に平行に配設され、さらに信号線として機能する複数本のソース線がゲート線に直交して配設され、保護膜で被覆された後、透明電極が形成される。この後、アレイ検査が行われ、電極または配線の短絡の有無が検査される。
【０００３】
また、特許文献１には、基板上に配置された複数種類の配線間の短絡を電気的検査により検出し、短絡が検出された場合は、赤外線検査を実施して短絡位置を特定する方法が開示されている。特許文献１に示される電気的検査では、配線間に電圧を印加して、抵抗値測定に基づき短絡を判断する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−６４５９４号公報（平成２年３月５日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に示されるような、基板上に配置された複数種類の配線間の抵抗を測定して、配線間の短絡を検査する方法においては、抵抗測定を開始後、測定値が変動し、安定して収束するまでに時間がかかる。これは、電子部品あるいは電子回路の中でそれらの物理的な構造により発生する設計者が意図しない容量成分、すなわち浮遊容量が存在することに起因する。
【０００６】
例えば、図１５に抵抗測定の場合の一般的な等価回路を示す。浮遊容量は、キャパシタ１５０２の電荷容量値に相当するものとして記載している。抵抗１５０１の抵抗値は、キャパシタ１５０２と並列接続された抵抗成分である。抵抗１５０５の抵抗値は、キャパシタ１５０２と直列接続された抵抗成分である。ここでは、抵抗１５０１と抵抗１５０５の電気抵抗の合計値を測定することとする。すると、基板上の近接した配線や、配線と配線との間の絶縁層を介して静電容量ができてしまい、抵抗測定の動作に影響を与える。
【０００７】
具体的には、図１５においてスイッチ１５０３を閉じ、電源１５０４が電圧印加して抵抗測定を開始する場合、スイッチ１５０３を閉じた直後は浮遊容量があるため、抵抗１５０１の抵抗値にかかわらず、見かけ上キャパシタ１５０２の両端のノード１５０６とノード１５０７が短絡しているように電流が流れる。最初はキャパシタ１５０２のほうに電流が流れ、次にキャパシタ１５０２と抵抗１５０１に電流が流れ、キャパシタ１５０２の充電が終わると、抵抗１５０１だけに電流が流れる。キャパシタ１５０２の充電が終わった後、抵抗１５０１と抵抗１５０５の電気抵抗の合計値を正確に測定できる。
【０００８】
また、他の配線間の抵抗測定や静電気によって、キャパシタ１５０２に事前にいくらか帯電していることもある。例えば、事前に帯電された向きが電源１５０４の極性とは逆向き、つまりノード１５０７がノード１５０６よりも高電位であった場合には、ノード１５０７がノード１５０６よりも低電位であった場合に比べてキャパシタ１５０２の充電が終わるまでの時間が長くかかってしまい、検査効率の低下につながるという課題があった。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＴＦＴアレイ基板などの半導体基板の欠陥検出において、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る配線欠陥検査方法は、半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、前記短絡部の検出は、２種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う。
【００１１】
さらに、前記複数の種類の配線として、第一種の配線、該第一種の配線よりも順位の低い第二種の配線、該第二種の端子部よりも順位の低い第三種の配線を有する半導体基板において、前記第一種の配線と前記第二種の配線との間の抵抗値を測定する第一のステップと、前記第二種の配線と前記第三種の配線との間の抵抗値を測定する第二のステップと、第一種および第二種のステップの後に、前記第一種の配線と前記第三種の配線との間の抵抗値を測定する第三種のステップとを有してもよい。
【００１２】
さらに、本発明に係る配線欠陥検査方法は、温度または赤外線を検出することで欠陥部を特定する赤外線検査ステップを有してもよい。
【００１３】
本発明に係る検査プログラムは、上記に記載の配線欠陥検査方法を動作させる検査プログラムであって、コンピュータを上記の各ステップとして機能させる。
【００１４】
本発明に係るプログラム記録媒体は、上記に記載の検査プログラムが記録される。
【発明の効果】
【００１５】
本発明によれば、ＴＦＴアレイ基板などの半導体基板の欠陥検出において、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明における検査装置の主要構成を説明するためのブロック図である。
【図２】ＴＦＴ基板の配線を模式的に示した図である。
【図３】本発明の一実施態様に係る配線欠陥検査方法のステップを表した図である。
【図４】実施例１において、各パッドに電圧印加部及び抵抗測定器が接続される前の等価回路を示した図である。
【図５】実施例１において、ソースパッドとゲートパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図６】実施例１において、ソースパッドとゲートパッド間に電圧印加部及び抵抗測定器が接続されてからの時間経過と抵抗値の関係を表した図である。
【図７】実施例１において、ゲートパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図８】実施例１において、ソースパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図９】実施例１において、ソースパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続されてからの時間経過と、それぞれの電位の一例を表した図である。
【図１０】実施例２において、各パッドに電圧印加部及び抵抗測定器が接続される前の等価回路を示した図である。
【図１１】実施例２において、ソースパッドとゲートパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図１２】実施例２において、ソースパッドとゲートパッド間に接続された電圧印加部及び抵抗測定器を外した後の回路の様子を表した図である。
【図１３】実施例２において、ゲートパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図１４】実施例２において、ソースパッドとＣｓパッド間に電圧印加部及び抵抗測定器が接続される様子を説明するための図である。
【図１５】従来の配線欠陥検出方法を説明した図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明に係る実施形態を詳細に説明する。
【００１８】
図１は、本実施形態に係る欠陥検査装置１００の主要な構成を示すブロック図である。欠陥検査装置１００は、マザー基板１上に形成された複数のＴＦＴ基板２の配線等の短絡欠陥を検出する。欠陥検査装置１００は、プローブ３、プローブ移動手段４、赤外カメラ５、カメラ移動手段６、制御部７、電圧印加部８、抵抗測定器９及び記憶部１０を備える。プローブ３は、電圧印加部８および抵抗測定器９とＴＦＴ基板２の配線とを導通させる短針である。プローブ移動手段４、カメラ移動手段６は、それぞれプローブ３、赤外カメラ５を、各ＴＦＴ基板２上に移動させる機構である。電圧印加部８は、プローブ３を通してＴＦＴ基板２の配線に電圧を印加する。抵抗測定器９は、配線に印加された電圧によって生じる電流値を測定することで、液晶パネル２の配線間の抵抗値を測定する。
【００１９】
制御部７は、測定された抵抗値と記憶部１０に予め記憶された正常な抵抗値とを比較することで、配線に短絡があるか否かを判断する。正常な抵抗値は、短絡欠陥があるか否かを判定する閾値である。短絡がない配線間を測定した抵抗値は絶縁抵抗と呼ばれており、数百ＭΩ以上の大きな値である。従って、この数百ＭΩ以上を正常な抵抗値として記憶すればよい。また、測定した抵抗値がこの絶縁抵抗よりも低い場合、すなわち配線間がわずかに短絡している場合でも、基板の品質に問題が無い場合は、短絡欠陥がないと判定してもよい。従って、この場合は正常な抵抗値は数百ＭΩよりも小さい値になり、例えば１００ｋΩである。また制御部７は短絡欠陥が生じていると判断した場合には、短絡が生じている配線間に電圧印加部８によって電圧を印加させることで短絡欠陥部を発熱させ、赤外カメラ５によってＴＦＴ基板２の赤外画像を撮影することで、発熱した短絡欠陥部の位置を詳細に特定することができる。記憶部１０は、制御部７と接続され、画像データやプローブ３への電圧印加順位等を記憶する。制御部７は、プローブ移動手段４、赤外カメラ５、カメラ移動手段６及び電圧印加部８を制御する。
【００２０】
図２は、ＴＦＴ基板２の配線を模式的に示した図である。ＴＦＴ基板２は、ソース線２１、ゲート線２２及びＣｓ線２３と、それぞれの配線が接続されたソースパッド２４、ゲートパッド２５及びＣｓパッド２６を備える。本発明における第一種の配線、第二種の配線、第三種の配線は、それぞれソース線２１、ゲート線２２及びＣｓ線２３に対応する。
【００２１】
ソース線２１とゲート線２２及びＣｓ線２３とは、ＴＦＴ基板２上に格子状に配置され、これら配線の本数は、基板の大きさや種類に依存するが、一例として、図２では、ソース線２１を２９本、ゲート線２２を１０本、Ｃｓ線２３を９本とした。２９本のソース線２１、１０本のゲート線２２、９本のＣｓ線２３は、それぞれソースパッド２４、ゲートパッド２５、Ｃｓパッド２６に接続されている。ソースパッド２４、ゲートパッド２５、Ｃｓパッド２６には、プローブ３が当接され、電圧印加部８から電圧が印加され、抵抗測定器９によって抵抗値が測定される。もちろん、ソースパッド２４、ゲートパッド２５、Ｃｓパッド２６は本発明に必須の構成ではなく、それぞれの配線を１つに纏めて、抵抗値を測定することができるのであれば、ＴＦＴ基板２の外部に配線を引き出しても構わないし、ソース線２１、ゲート線２２、Ｃｓ線２３に電圧を印加できるのであれば、どのような構成であっても構わない。
【００２２】
図３は、本発明の一実施態様に係る配線欠陥検査方法のステップを表した図である。まず、ソースパッド２４に電圧印加部の正極、ゲートパッド２５に負極を繋いで、抵抗値を測定する（Ｓ３１。ステップ３１をＳ３１と記す。以下、同様）。測定が終了すると、電圧印加部８をソースパッド２４及びゲートパッドから電気的に切断する。以下、同様に、２パッド間の抵抗値を測定した後は、電圧印加部８を電気的に切断する。次に、ゲートパッド２５に電圧印加部８の正極、Ｃｓパッド２６に負極を繋いで、抵抗値を測定する（Ｓ３２）。測定が終了すると、電圧印加部８をゲートパッド２５及びＣｓパッド２６から電気的に切断する。さらに、ソースパッド２４に電圧印加部８の正極、Ｃｓパッド２６に負極を繋いで、抵抗値を測定する（Ｓ３３）。測定が終了すると、電圧印加部８をソースパッド２４及びＣｓパッド２６から電気的に切断する。
【００２３】
そして、測定された抵抗値と記憶部１０に予め記憶された正常な抵抗値とを比較することで、配線に短絡があるか否かを判断する（Ｓ３４）。短絡欠陥があると判断した場合には（Ｓ３４：ＹＥＳ）、短絡が生じている配線間に電圧印加部８によって電圧を印加させることで短絡欠陥部を発熱させ、赤外カメラ５によってＴＦＴ基板２の赤外画像を撮影することで、発熱した短絡欠陥部の位置を詳細に特定する赤外線検査を行う（Ｓ３５）。短絡欠陥がないと判断した場合（Ｓ３４：ＮＯ）と、Ｓ３５の赤外線検査が完了すれば、検査を終了することとなる。
【００２４】
ここで、本発明に係る配線欠陥検査方法の原理について説明する。本発明では、抵抗値が安定して収束するまでの時間がより短くなるように抵抗測定の順位を予め定めることを特徴とする。すなわち、抵抗値測定を行うことによる各パッドの電位の変化を考慮し、電位の高いパッドに電圧印加部８の正極、電位の低いパッドに電圧印加部８の負極を接続することで、逆向きに正負極が接続されるのに比べて、各パッドの電位が一定の値に落ち着くまでの変化量を少なくでき、抵抗値が安定して収束するまでの時間をより短くすることができる。
〔実施例１〕
以下、本実施例に係る配線欠陥検査方法と、その作用効果について詳細に説明する。本実施例では、ＴＦＴ基板２の配線間の抵抗値を測定し、結果として配線間に短絡欠陥が無かった場合の各パッドの電位の変化と、抵抗値測定に要する時間について説明する。
【００２５】
図４〜図９は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図であり、特にＴＦＴ基板２の配線間に欠陥が無かった場合について説明するための図である。
【００２６】
図４は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される前の様子を説明するための図である。図４（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表し、図４（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路を表している。各パッドの電位は、ゲートパッド２５の電位を基準としたものとし、ゲートパッド２５の電位を０で表し、ソースパッド２４及びＣｓパッド２６との電位差を、電位として記すこととする。例えば、ソースパッド２４がゲートパッド２５よりもＸ（Ｖ）高い場合には、ソースパッド２４はＸ（Ｖ）と記す。以下、同様にゲートパッド２５との電位差を電位として記す。
【００２７】
各パッドの順位は、２パッド間の抵抗値を測定する際に、電圧印加部８の正負極をどちらに接続するかを決めるのに利用される。本実施例では、順位の高いパッドに電圧印加部８の正極を接続し、順位の低いパッドに負極を接続する。
【００２８】
図４（ａ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の電位と順位は、順にそれぞれ、Ｘ（Ｖ）と１位、０（Ｖ）と２位、Ｙ（Ｖ）と３位である。ここで、Ｘ（Ｖ）及びＹ（Ｖ）は、ソースパッド２４とＣｓパッド２６に予め蓄えられていた電荷による電位を表す未知の値である。
【００２９】
また図４（ｂ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の間には、それぞれキャパシタ４１〜４３が接続されているとみなすことができる。すなわち、ソースパッド２４とゲートパッド２５間にはキャパシタ４１、ゲートパッド２５とＣｓパッド２６間にはキャパシタ４２、ソースパッド２４とＣｓパッド２６間にはキャパシタ４３が接続されているとみなすことができる。
【００３０】
また、ゲートパッド２５の電位は、基準値であるため０（Ｖ）となる。ソースパッド２４及びＣｓパッド２６は、キャパシタ４１〜４３の充電によって、電位がそれぞれ、Ｘ（Ｖ）、Ｙ（Ｖ）となっている。
【００３１】
ここで、キャパシタ４１〜４３は、設計者が意図しない浮遊容量を表したもので、抵抗測定の際に、直流電流が流れてしまうと正確な値を測定することができない。一方で、キャパシタは、直流電流が流れることによって充電され、キャパシタの平行板間の電位差が印加された電圧に等しくなるまで電荷が貯められ、電位差が一定に落ち着くと、直流電流を流さなくなる性質がある。つまり、キャパシタ４１〜４３は、電圧を印加した後、ある程度時間が経過すると、電位差が一定になり、キャパシタ４１〜４３には電流が流れなくなり、各パッド間の正確な抵抗値を測定できるようになる。
【００３２】
本実施例に係る欠陥検査方法では、まず、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に順位を定める。つまり、電圧印加部８は、異なる２パッド間に電圧を印加する場合、順位の数字が小さいパッドに正極、大きいパッドに負極を接続して電圧を印加するものとして、ソースパッド２４とゲートパッド２５間、ゲートパッド２５とＣｓパッド２６間、ソースパッド２４とＣｓパッド２６間の順番で抵抗値を測定する。そうすることで、抵抗値を測定することによってキャパシタ４１〜４３に残る電荷による電位を予測でき、より電位が高いパッドに電圧印加部８の正極を繋ぎ、電位が低いパッドに電圧印加部８の負極を繋ぐことで、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来るのである。
【００３３】
図５は、ソースパッド２４とゲートパッド２５間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図５（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図５（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。図５（ｂ）に示すように、ソースパッド２４には電圧印加部８の正極が接続され、ゲートパッド２５には負極が接続されている。
【００３４】
本実施例では、電圧印加部８は、正負極間にＥ（Ｖ）の電位差を生じさせる。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、ソースパッド２４の電位は、図５（ａ）に示すように、Ｘ（Ｖ）からＥ（Ｖ）へと変化する。同様に、キャパシタ４１及び４３のソースパッド２４側の電位がＥ（Ｖ）へと変化する。
【００３５】
キャパシタ４１のソースパッド２４側の電位が一定の値、すなわちＥ（Ｖ)になると、キャパシタ４１には理論上電流が流れなくなる。つまり、電流値が０となるので、ソースパッド２４とゲートパッド２５間の抵抗値は、理論上Ｒ＝Ｖ／Ｉ＝Ｅ／０＝∞となる。実際には、微弱な電流が流れるため、ソースパッド２４とゲートパッド２５間の抵抗値は、例えば、数百（ＭΩ）等となる。上述したように正常な抵抗値、例えば、１００（ｋΩ）以上の場合には短絡無しと判断する。
【００３６】
図６は、ソースパッド２４とゲートパッド２５間に電圧印加部８及び抵抗測定器９が接続されてからの時間経過と、抵抗測定器９の測定値の関係を表した図である。横軸は時間（秒）を表し、縦軸は抵抗値（ｋΩ）を表す。図６に示すように、最初０（ｋΩ）だった抵抗値は、時間を追う毎に増していき、ｔ０（秒）の時点で１００（ｋΩ）に達する。つまり、ｔ０（秒）の時点で、ソースパッド２４とゲートパッド２５間には、短絡欠陥無しと判断することが出来る。
【００３７】
電圧印加部８及び抵抗測定器９は、抵抗値測定の後、ソースパッド２４及びゲートパッド２５から電気的に切断される。もちろん、切断後もソースパッド２４の電位はＥ（Ｖ）のままである。
【００３８】
図７は、ゲートパッド２５とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図７（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図７（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００３９】
図７（ｂ）に示すように、ゲートパッド２５には電圧印加部８の正極が接続され、Ｃｓパッド２６には負極が接続されている。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、Ｃｓパッド２６の電位は、図７（ａ）に示すように、Ｙ（Ｖ）から−Ｅ（Ｖ）へと変化する。同様に、キャパシタ４２及び４３のＣｓパッド２６側の電位が−Ｅ（Ｖ）へと変化する。そして、ゲートパッド２５とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００４０】
電圧印加部８及び抵抗測定器９は、抵抗値測定の後、ゲートパッド２５及びＣｓパッド２６から電気的に切断される。もちろん、切断後もＣｓパッド２６の電位はＥ（Ｖ）のままである。
【００４１】
図８は、ソースパッド２４とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図８（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図８（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００４２】
図８（ｂ）に示すように、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続している。ここで、電圧印加部８を接続する前のソースパッド２４の電位はＥ（Ｖ）、Ｃｓパッド２６の電位は−Ｅ（Ｖ）、つまり、ソースパッド２４とＣｓパッド２６との電位差は２Ｅ（Ｖ）である。電圧印加部８は、正負極間の電位差をＥ（Ｖ）にするように作用するので、図８（ａ）に示すように、Ｃｓパッド２６の電位が−Ｅ（Ｖ）からある電位α（Ｖ）に変化した場合には、ソースパッド２４の電位は、Ｅ（Ｖ）からα＋Ｅ（Ｖ）に変化する。同様に、キャパシタ４１及び４３のソースパッド２４側の電位がα＋Ｅ（Ｖ）へと変化し、キャパシタ４２及び４３のＣｓパッド２６側の電位がα（Ｖ）へと変化する。そして、ソースパッド２４とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００４３】
次いで、本実施例に係る配線欠陥検査方法の利点について図９を用いて説明する。
【００４４】
図９は、Ｓ３３におけるソースパッド２４とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続されてからの時間経過と、それぞれの電位の一例を表した図である。実線で記された曲線は、図８と共に説明したとおり、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続した場合の電位を表す。破線で記された曲線は、図８と共に説明した電圧印加部８の正負極を逆に繋いだ場合、つまりソースパッド２４に電圧印加部８の負極を接続し、Ｃｓパッド２６に正極を接続した場合の電位を表す。
【００４５】
ここで、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続した場合に、電位が一定になるまでに、それぞれｔ１（秒）、ｔ２（秒）かかるとし、ｔ１＜ｔ２とすると、ソースパッド２４とＣｓパッド２６の正しい抵抗値を測定するためには、電圧印加部８を接続してからｔ２（秒）待つ必要がある。
【００４６】
一方、ソースパッド２４に電圧印加部８の負極を接続し、Ｃｓパッド２６に正極を接続した場合に、電位が一定になるまでに、それぞれｔ３（秒）、ｔ４（秒）かかるとし、ｔ３＜ｔ４とすると、ソースパッド２４とＣｓパッド２６の正しい抵抗値を測定するためには、電圧印加部８を接続してからｔ４（秒）待つ必要がある。
【００４７】
図９の破線で示すように、電圧印加部８の正負極を逆に繋いだ場合、２Ｅ（Ｖ）あった電位差を、逆向きにＥ（Ｖ）に変えなければならない、つまり、ソースパッド２４とＣｓパッド２６の電位を合わせて３Ｅ（Ｖ）変化させなければならない。
【００４８】
一方、図９の実線で示すように、電圧印加部８の正負極を、パッドの順位の高低に電位の高低を合わせて繋いだ場合には、ソースパッド２４とＣｓパッド２６の電位を合わせてＥ（Ｖ）変化させるだけで済むため、逆方向に繋いだ場合にかかる時間ｔ４（秒）に比べて、電位が一定になるまでの時間ｔ２（秒）は短くて済む。
【００４９】
つまり、半導体基板の配線間における短絡部の検出を、複数の配線を纏めた複数の端子部にプローブを当接させ、該端子部間の抵抗値を測定することで行う配線欠陥検査方法であって、前記端子部間の抵抗値測定で印加する電位の高低を、端子部の組み合わせ毎に定め、該高低に従って電圧を印加することで、測定時間を短縮し、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る。
〔実施例２〕
本実施例では、ＴＦＴ基板２の配線間の抵抗値を測定し、結果として配線間に短絡欠陥があった場合の各パッドの電位の変化と、抵抗値測定に要する時間について説明する。
【００５０】
図１０〜図１４は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図であり、特にＴＦＴ基板２の配線間に欠陥が有った場合について説明するための図である。
【００５１】
図１０は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６に電圧印加部８及び抵抗測定器９が接続される前の様子を説明するための図である。図１０（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表し、図１０（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路を表す。
【００５２】
図１０（ａ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の電位と順位は、順にそれぞれ、０（Ｖ）と１位、０（Ｖ）と２位、Ｚ（Ｖ）と３位である。ここで、Ｚ（Ｖ）は、Ｃｓパッド２６に予め蓄えられていた電荷による電位を表す未知の値である。
【００５３】
また、図１０（ｂ）に示すように、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６の間には、それぞれキャパシタ４１〜４３が接続されているとみなすことができる。すなわち、ソースパッド２４とゲートパッド２５間にはキャパシタ４１、ゲートパッド２５とＣｓパッド２６間にはキャパシタ４２、ソースパッド２４とＣｓパッド２６間にはキャパシタ４３が接続されているとみなすことができる。
【００５４】
また、ゲートパッド２５の電位は、基準値であるため０（Ｖ）となる。Ｃｓパッド２６は、キャパシタ４１〜４３の充電によって、電位がＺ（Ｖ）となっている。
【００５５】
さらに、ＴＦＴ基板２のソース線２１とゲート線２２の間に短絡欠陥部は、ソースパッド２４とゲートパッド２５との間に、短絡抵抗５１が接続されているものとみなすことができる。そのため、短絡抵抗５１を介して、ソースパッド２４の電位はゲートパッド２５の電位と同じ値、つまり０（Ｖ）となる。
【００５６】
本実施例では、短絡抵抗５１の抵抗値は、Ｒ１（Ω）とする。ここで、Ｒ１は、１（ｋΩ）程度の値であり、短絡無しと判定される１００（ｋΩ：キロオーム）以上ではないものとする。
【００５７】
図１１は、ソースパッド２４とゲートパッド２５間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図１１（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図１１（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。図１１（ｂ）に示すように、ソースパッド２４には電圧印加部８の正極が接続され、ゲートパッド２５には負極が接続されている。
【００５８】
本実施例では、電圧印加部８は、正負極間にＥ（Ｖ）の電位差を生じさせる。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、ソースパッド２４の電位は、図１１（ａ）に示すように、０（Ｖ）からＥ（Ｖ）へと変化する。同様に、キャパシタ４１及び４３のソースパッド２４側の電位がＥ（Ｖ）へと変化する。
【００５９】
キャパシタ４１のソースパッド２４側の電位が一定の値、すなわちＥ（Ｖ)になると、キャパシタ４１には、ほぼ電流が流れなくなり、短絡抵抗５１に電流が流れる。つまり、ソースパッド２４とゲートパッド２５間の抵抗値はＲ１となり、欠陥有りと判断することができる。
【００６０】
次に、電圧印加部８を付け換えるため、ソースパッド２４及びゲートパッド２５から外すことになる。電圧印加部８を外した後、ソースパッド２４、ゲートパッド２５の電位は変化する。そこで、電圧印加部８を付け換える際の電位の変化について以下に説明する。
【００６１】
図１２（ａ）は、ソースパッド２４とゲートパッド２５に接続された電圧印加部８を外した直後の回路の様子を説明した図であり、図１２（ｂ）は、電圧印加部８及び抵抗測定器９を外してから少し時間が経過した後の回路の様子を説明した図である。
【００６２】
図１２（ａ）に示すように、ソースパッド２４とゲートパッド２５に接続された電圧印加部８を外した直後は、キャパシタ４１のソースパッド２４側に蓄えられた電荷が、短絡抵抗５１を介して、ゲートパッド２５へ流れ出す。すなわち、紙面の反時計回りに電流が流れる。そして、図１２（ｂ）に示すように、キャパシタ４１に蓄えられた電荷は直ぐ放電され、ソースパッド２４の電位は、ゲートパッド２５と同じ０（Ｖ）になる。
【００６３】
図１３は、ゲートパッド２５とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図１３（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図１３（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００６４】
図１３（ｂ）に示すように、ゲートパッド２５には電圧印加部８の正極が接続され、Ｃｓパッド２６には負極が接続されている。ゲートパッド２５の電位は０（Ｖ）であることから、電圧印加部８が接続されることによって、Ｃｓパッド２６の電位は、図１３（ａ）に示すように、Ｚ（Ｖ）から−Ｅ（Ｖ）へと変化する。同様に、キャパシタ４２及び４３のＣｓパッド２６側の電位が−Ｅ（Ｖ）へと変化する。そして、ゲートパッド２５とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００６５】
電圧印加部８及び抵抗測定器９は、抵抗値測定の後、ゲートパッド２５及びＣｓパッド２６から電気的に切断される。もちろん、切断後もＣｓパッド２６の電位は−Ｅ（Ｖ）のままである。
【００６６】
図１４は、ソースパッド２４とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続される様子を説明するための図である。図１４（ａ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６のそれぞれの電位と順位を表した図であり、図１４（ｂ）は、ソースパッド２４、ゲートパッド２５及びＣｓパッド２６間の等価回路と、電圧印加部８及び抵抗測定器９が接続された様子を説明する図である。
【００６７】
図１４（ｂ）に示すように、ソースパッド２４に電圧印加部８の正極を接続し、Ｃｓパッド２６に負極を接続する。ここで、電圧印加部８を接続する前のソースパッド２４の電位は０（Ｖ）、Ｃｓパッド２６の電位は−Ｅ（Ｖ）、つまり、ソースパッド２４とＣｓパッド２６との電位差はＥ（Ｖ）である。これは、電圧印加部８の正負極間の電位差に等しい。そのため、即座にソースパッド２４とＣｓパッド２６間の抵抗値が測定できる。そして、ソースパッド２４とＣｓパッド２６間の抵抗値は十分大きな値となり、短絡無しと判断することができる。
【００６８】
本実施例に係る配線欠陥検査方法は、配線間に短絡欠陥部が有る場合には、その短絡欠陥を利用することで、検査時間をさらに削減することができるという効果がある。
【００６９】
以上が本発明の実施形態及び実施例の説明であるが、本発明は上記実施形態及び実施例にのみ限定されるわけではない。例えば、実施例２において、図１２（ｂ）で示すように、ソース線２１とゲート線２２の間に短絡欠陥が有った場合に、ソースパッド２４の電位は、ゲートパッド２５と同じ０（Ｖ）になると記したが、ソースパッド２４の電位は０（Ｖ）とは限らず、０（Ｖ）以上Ｅ（Ｖ）以下であることもある。すなわち、ソースパッド２４とゲートパッド２５に接続された電圧印加部８を外してからゲートパッド２５とＣｓパッド２６間に電圧印加部８及び抵抗測定器９が接続されるまでの時間が、キャパシタ４１の放電に要する時間よりも短い場合である。この場合でも、ゲートパッド２５とＣｓパッド２６に電圧印加後、ソースパッド２４とＣｓパッド２６との電位差は、Ｅ（Ｖ）に近いので、測定時間を短縮することができる。
【００７０】
また、本発明において、制御部７や記憶部１０は、集積回路（ＩＣチップ）上に形成された論理回路によってハードウェア的に実現していてもよいし、ＣＰＵ（central processing unit）を用いてソフトウェア的に実現してもよい。また、後者の場合、各機能を実現する制御プログラムの命令を実行するＣＰＵ、制御プログラムを格納したＲＯＭ（read only memory）、制御プログラムを展開するＲＡＭ（random access memory）、制御プログラムおよび各種データを格納するメモリ等の記憶媒体などを備えている。
【００７１】
そして、本発明の目的は、上述した機能を実現するソフトウェアである制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を供給し、そのコンピュータ（またはＣＰＵやＭＰＵ（microprocessor unit））が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
【００７２】
記録媒体としては、例えば、磁気テープやカセットテープ等のテープ類、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ（compact disc read-only memory）／ＭＯ（magneto-optical）／ＭＤ（Mini Disc、登録商標）／ＤＶＤ（digital versatile disk）／ＣＤ−Ｒ（CD Recordable）等の光ディスクを含むディスク類、ＩＣカード（メモリカードを含む）／光カード等のカード類、マスクＲＯＭ／ＥＰＲＯＭ（erasable programmable read-only memory）／ＥＥＰＲＯＭ（electrically erasable and programmable read-only memory）／フラッシュＲＯＭ等の半導体メモリ類、あるいはＰＬＤ（Programmable logic device）やＦＰＧＡ（Field Programmable Gate Array）等の論理回路類などを用いることができる。
【００７３】
さらには上述した機能を実現するソフトウェアをインターネット、共有サーバーなどへアクセス可能となるようアップロードし、ユーザなどがソフトウェアをダウンロードし検査装置にインストールすることで本発明を実施することも可能である。
【産業上の利用可能性】
【００７４】
本発明の検査装置は、複数の配線が形成された基板における、配線の短絡欠陥を検出するのに好適なものであり、半導体基板、液晶表示装置、有機ＥＬ表示装置または太陽電池パネルに限られず、様々な基板の検査に採用され得るものである。
【符号の説明】
【００７５】
１ マザー基板
２ ＴＦＴ基板
３ プローブ
４ プローブ移動手段
５ 赤外カメラ
６ カメラ移動手段
７ 制御部
８ 電圧印加部
９ 抵抗測定器
１０ 記憶部
２１ ソース線
２２ ゲート線
２３ Ｃｓ線
２４ ソースパッド
２５ ゲートパッド
２６ Ｃｓパッド
４１、４２、４３ キャパシタ
５１ 短絡抵抗
１００ 欠陥検査装置
【特許請求の範囲】
【請求項１】
半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、
前記短絡部の検出は、２種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、
前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う配線欠陥検査方法。
【請求項２】
前記複数の種類の配線として、第一種の配線、該第一種の配線よりも順位の低い第二種の配線、該第二種の端子部よりも順位の低い第三種の配線を有する半導体基板において、
前記第一種の配線と前記第二種の配線との間の抵抗値を測定する第一のステップと、
前記第二種の配線と前記第三種の配線との間の抵抗値を測定する第二のステップと、
第一種および第二種のステップの後に、前記第一種の配線と前記第三種の配線との間の抵抗値を測定する第三種のステップとを有する請求項１に記載の配線欠陥検査方法。
【請求項３】
さらに、温度または赤外線を検出することで欠陥部を特定する赤外線検査ステップを有する請求項１または２に記載の配線欠陥検査方法。
【請求項４】
請求項１から３のいずれかに記載の配線欠陥検査方法を動作させる検査プログラムであって、
コンピュータを上記の各ステップとして機能させることを特徴とする検査プログラム。
【請求項５】
請求項４に記載の検査プログラムが記録されたことを特徴とするコンピュータ読取可能なプログラム記録媒体。
【請求項１】
半導体基板の複数種類の配線間における短絡部の検出を配線間に電圧を印加して、抵抗値を測定する配線欠陥検査方法であって、
前記短絡部の検出は、２種類の前記配線間に電圧を印加して抵抗値測定を行うことにより、行うものであり、
前記複数種類の配線間に印加する順位を定めて、前記配線間に電圧を印加し、測定時間が短くなるように抵抗値測定を行う配線欠陥検査方法。
【請求項２】
前記複数の種類の配線として、第一種の配線、該第一種の配線よりも順位の低い第二種の配線、該第二種の端子部よりも順位の低い第三種の配線を有する半導体基板において、
前記第一種の配線と前記第二種の配線との間の抵抗値を測定する第一のステップと、
前記第二種の配線と前記第三種の配線との間の抵抗値を測定する第二のステップと、
第一種および第二種のステップの後に、前記第一種の配線と前記第三種の配線との間の抵抗値を測定する第三種のステップとを有する請求項１に記載の配線欠陥検査方法。
【請求項３】
さらに、温度または赤外線を検出することで欠陥部を特定する赤外線検査ステップを有する請求項１または２に記載の配線欠陥検査方法。
【請求項４】
請求項１から３のいずれかに記載の配線欠陥検査方法を動作させる検査プログラムであって、
コンピュータを上記の各ステップとして機能させることを特徴とする検査プログラム。
【請求項５】
請求項４に記載の検査プログラムが記録されたことを特徴とするコンピュータ読取可能なプログラム記録媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−１０８８２６（Ｐ２０１３−１０８８２６Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５３５５５（Ｐ２０１１−２５３５５５）
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]