半導体基板の製造方法および半導体装置の製造方法
【課題】エッジ部に形成される段差部の傾斜を緩やかにできるＳＯＮ構造を有する半導体基板の製造方法およびその半導体基板を用いた半導体装置の製造方法を提供する。
【解決手段】第1ホール群１３の外周部に第1ホール１１より直径Ｄ２が小さく間隔Ｗ２が大きな第２ホール群１４を形成し、その後の水素雰囲気の高温アニールで平板状の空洞を形成する。
【解決手段】第1ホール群１３の外周部に第1ホール１１より直径Ｄ２が小さく間隔Ｗ２が大きな第２ホール群１４を形成し、その後の水素雰囲気の高温アニールで平板状の空洞を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＳＯＮ（Ｓｉｌｉｃｏｎ ｏｎ Ｎｏｔｈｉｎｇ）構造を有する半導体基板の製造方法およびその半導体基板を用いた圧力センサなどの半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、ＳＯＮ構造を有するシリコン基板を用いて形成する例えば圧力センサなどの半導体装置がある。このＳＯＮ構造を有するシリコン基板５００の製造方法について説明する。
【０００３】
図１３〜図１５は、従来のＳＯＮ構造を有するシリコン基板の製造方法を工程順に示した要部製造工程図である。（ａ）は平面図、（ｂ）は断面図である。
図１３に示すように、シリコン基板５１上に熱酸化膜を形成し、レジストマスク５３でこの熱酸化膜をパターニングして、ホールを形成するための熱酸化膜マスク５２を形成する。図中の５４ａはホール６１をシリコン基板１に形成するための熱酸化膜マスク５２の貫通孔、５５ａは貫通孔５４ａを形成するためのレジストマスク５３の貫通孔、５６はレジストマスク５３の貫通孔群である。
【０００４】
つぎに、図１４に示すように、熱酸化膜マスク５２を用いて異方生ドライエッチングを行い複数の同一寸法のホール６１からなるホール群６２を形成する。例えば、ホール６１の直径Ｄ７は０．６μｍ程度、ホール間隔Ｗ７が０．６μｍ程度、ホール深さＴ７は５μｍ程度である。図１６に示すように、このホール６１の中心点６１ａは正方形格子７１の格子点７１ａに配置され、この格子点７１ａの間隔Ｗ８は１．２μｍである。
【０００５】
つぎに、図１５に示すように、熱酸化膜マスク５２をウエットエッチングにより除去した後、このシリコン基板５１を例えば水素雰囲気中で１１５０℃のアニール処理を行う。アニール処理を行うことで、マイグレーション効果により、ホール６１の上部が次第に閉じて、大きな平板状の空洞６３になり、ＳＯＮ構造を有するシリコン基板５００が出来上がる。
【０００６】
尚、図１５において、単一のホール６１で平板状の空洞６３を形成した場合、ホール直径Ｄ７が小さい程、ホール間隔Ｗ７が広い程、段差部６５の段差Ｓ（図１５参照）は小さくなる。
【０００７】
このＳＯＮ構造を形成する手法は、シリコンの表面マイグレーションを利用した方法であり、シリコン基板５１を水素雰囲気中や高真空中で高温の熱処理（アニール処理）することで、シリコン原子の表面拡散にて、原子レベルで表面が平坦化されることを利用したものである。
【０００８】
前記の平板状の空洞６３が形成される箇所と空洞６３が形成されない箇所の境目（エッジ部６４）には段差部６５ができ、この段差は空洞６３が形成される箇所が低くなる。
特許文献１では、シリコン基板の表面に複数の溝を２次元的に配列形成した後、シリコン基板に熱処理を施すことによって、複数の溝を１つの平板状の空洞に変えることで、コストの上昇や、信頼性の低下を招かずにＳＯＩ構造を形成することができることが開示されている。
【０００９】
また、特許文献２では、内部に空洞を有する炭化珪素単結晶基板の製造方法を記載している。炭化珪素単結晶基板の内部に空洞を形成する工程と、前記空洞内の空間に面した前記炭化珪素単結晶基板の第１表面を前記空洞を挟んで前記第１表面に対向した前記炭化珪素単結晶基板の第２表面に比べてより高温として、前記第１表面から炭化珪素を昇華させるとともに前記昇華した炭化珪素を前記第２表面上で結晶化させる工程とを含んだ製造方法によって、厚く且つ高品質な炭化珪素単結晶基板の製造方法を提供することができることが開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−１４４２７６号公報
【特許文献２】特開２００３−９５７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図１５（ｂ）に示すように、エッジ部６４に形成される段差部６５の傾斜６６が急峻な場合には、このＳＯＮ構造を有するシリコン基板５００を用いて圧力センサなどの半導体装置を作製した際、パターニング工程において、図１７に示すように段差部６５にレジスト６７が溜まりレジスト６７の厚みＱが厚くなってレジストマスク不良（パターンニング不良など）を発生させる。また、図１８に示すように、この急峻な段差部６５に配線６８が形成される場合、断線６９し易くなり半導体装置の信頼性が低下する。さらに、段差部６５が急峻な場合には製造プロセス中に加わる熱応力で、図１９に示すように、この箇所に結晶欠陥７０が発生しやすくなる。結晶欠陥７０が存在すると半導体装置の特性に悪影響を及ぼし、また信頼性を低下させる。これらは、ＳＯＮ構造（空洞６３）上を含むシリコン基板５１上に図示しないエピタキシャル層を形成し、圧力センサなどの半導体装置を製作した場合も同じような不都合を生じる。
【００１２】
前記の特許文献１では、この段差の影響を軽減する具体的な方法として、「段差上に対応した部分のパターンについては、幅広のパターンを設ける。また、平板状の空洞を形成する前に、空洞の形成領域以外の領域を予め低下する分だけ掘り下げておくか、あるいは平板状の空洞を形成した後に低下した分だけ空洞の形成領域上のみを持ち上げるか、あるいは全面をＣＭＰにより研磨して表面を平坦化すれば良い。」などが述べられている。しかし、これらの方法では、マスク数が増加し、製造コストを増大させる。
【００１３】
前記の特許文献２では、炭化珪素単結晶基板に空洞を形成し、炭化珪素単結晶基板の内部で炭化珪素の昇華及び結晶化を行うことにより単結晶を高品質化することは記載されているが、空洞上の基板表面（エッジ部）に形成される段差部については記載されていない。
【００１４】
この発明の目的は、前記の課題を解決して、エッジ部に形成される段差部の傾斜を緩やかにできるＳＯＮ構造を有する半導体基板の製造方法およびその半導体基板を用いた半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１５】
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、ＳＯＮ構造を有する半導体基板の製造方法において、半導体基板の表面に複数の第１ホールからなる第１ホール群と前記第１ホール群を取り囲むように配置され前記第１ホールより直径が小さく間隔が広い複数の第２ホールからなる第２ホール群を同時に形成する形成する工程と、水素雰囲気もしくは真空雰囲気で、１１００℃を超える高温で熱処理して、前記第１ホール群の第1ホールと第２ホール群の第２ホールのそれぞれの上部を閉塞し一つの平板状の空洞を形成する工程と、を含む半導体基板の製造方法であって、前記の第２ホール群を形成することで、前記平板状の空洞端近傍上の表面に形成される段差部の傾斜を緩やかにする半導体基板の製造方法とする。
【００１６】
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記第２ホール群を取り囲むように配置され、前記第２ホールより直径か小さく間隔が広い複数の第３ホールからなる第３ホール群を前記第２ホール群と同時に形成する工程を含むとよい。
【００１７】
また、特許請求の範囲の請求項３記載の発明によれば、請求項１、２に記載の発明において、格子点が正方形配置もしくは正三角形配置される格子の各格子点に前記第１ホールの中心点、前記第２ホールの中心点および前記第３ホールの中心点がそれぞれ配置されるとよい。
【００１８】
また、特許請求の範囲の請求項４記載の発明によれば、請求項１に記載の発明において、複数の第１格子点が正方形配置であり各第１格子点に前記第１ホールの各中心点を配置し、最外周に位置する前記第１格子点に接続する第２格子点で該第２格子点が正三角形配置であり各第２格子点に前記第２ホールを配置するとよい。
【００１９】
また、特許請求の範囲の請求項５に記載の発明によれば、前記請求項１〜３のいずれか一項の製造方法で製造されたＳＯＮ構造を有する半導体基板を用いて製造される半導体装置の製造方法において、前記半導体基板の表面にレジストを塗布し、フォトリソグラフィーでレジストマスクを形成する工程と、前記レジストマスクを用いて、前記半導体基板のＳＯＮ構造上部を含む表面層に電気回路を構成する各拡散層および該拡散層を接続する電気配線を形成する工程と、
を含む半導体装置の製造方法とする。
＜作用＞
前記の特許文献１に記載されているように、平板状の空洞上の半導体基板表面が、空洞が形成されないその他の個所の半導体基板表面に対して少し下がる。この理由は、各トレンチホールの底で形成される空洞の体積が初期のトレンチホールの体積よりも小さくなり、先に形成する複数のトレンチホールの体積に対して、形成される平板状の空洞の体積を差し引いた分だけ、基板表面が下がるからだと考えられる。
【００２０】
このことから、半導体基板にトレンチホールを配置するホール直径の寸法を、ＳＯＮ構造を形成する箇所でＳＯＮ構造を形成しない箇所に近い側（エッジ部）のホールの直径を小さく、間隔を広くする。それにより、エッジ部付近のホール直径が小さいために深さが浅めに形成されるて、アニールによる変形が中央部よりもやや早めに進み、ホールが閉じた半導体基板表面の平坦性も進む。その結果として、半導体基板表面が下がる量が少なくなり、段差部の傾斜が緩やかになる。
【発明の効果】
【００２１】
この発明によれば、エッジ部のホールの直径を小さく、間隔を広くすることで、平板状の空洞が形成されたＳＯＮ構造を有する半導体基板表面のエッジ部の段差部の傾斜が緩やかになる。
【００２２】
このように段差部の傾斜が緩やかになったため、この半導体基板に圧力センサなどの半導体装置を形成した場合、レジストマスク不良が防止され、製造コストを低減できる。
また、段差部に形成される配線の断線を防止できて半導体装置の信頼性を向上できる。
【００２３】
さらに、段差部付近の半導体基板内にかかる応力が緩和され、結晶欠陥の発生を防止できて、良好な半導体基板と半導体装置を提供できる。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１実施例のＳＯＮ構造を有する半導体基板の部製造工程図である。
【図２】図１に続く、この発明の第１実施例のＳＯＮ構造を有する半導体基板の部製造工程図である。
【図３】図２に続く、この発明の第１実施例のＳＯＮ構造を有する半導体基板の部製造工程図である。
【図４】ホールを配置する正方形格子の図である。
【図５】ホールの中心点を配置する格子の図であり、（ａ）は正三角形格子の図、（ｂ）は正方形格子と正三角形格子が混在した図である。
【図６】第２ホール群の外周に小さな第３ホール群を配置した場合の平面図である。
【図７】この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図８】図７に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図９】図８に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１０】図９に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１１】図１０に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１２】図１１に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１３】従来のＳＯＮ構造を有するシリコン基板の製造方法を要部製造工程図である。
【図１４】図１３に続く、従来のＳＯＮ構造を有するシリコン基板の製造方法を要部製造工程図である。
【図１５】図１４に続く、従来のＳＯＮ構造を有するシリコン基板の製造方法を要部製造工程図である。
【図１６】ホール６１の中心点を正方形格子に配置した図である。
【図１７】段差部にレジストが溜まりレジストの厚みが厚くなった図である。
【図１８】段差部に形成した配線が断線した図である。
【図１９】段差部に結晶欠陥が発生した図である。
【発明を実施するための形態】
【００２５】
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１〜図３は、この発明の第１実施例のＳＯＮ構造を有する半導体基板の製造方法を工程順に示した要部製造工程図である。（ａ）は平面図、（ｂ）は断面図である。ここではＳＯＮ構造を有するシリコン基板１００を例に挙げて説明する。これらの図は概略模式図である。
【００２６】
図１に示すように、単結晶のシリコン基板１上に熱酸化膜を形成し、その上にパターニングされたレジストマスク３を形成する。続いて、このレジストマスク３を用いて、異方性エッチング例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｃｈｔｉｎｇ）により熱酸化膜をパターニングして熱酸化膜マスク２を形成する。図中の第１貫通孔４ａは、大きな第１ホールをシリコン基板１に形成するための熱酸化膜マスク２の貫通孔である。第２貫通孔４ｂは、小さな第２ホールをシリコン基板１に形成する熱酸化膜マスク２の貫通孔である。第３貫通孔５ａは、第１貫通孔４ａを形成するためのレジストマスク３の貫通孔である。第４貫通孔５ｂは、第２貫通孔４ｂを形成するレジストマスク３の貫通孔である。また第１貫通孔群６はレジストマスク３の貫通孔であり、第２貫通孔群７は第１貫通孔群６の外周部を取り囲むレジストマスク３の貫通孔群である。
【００２７】
つぎに、図２に示すように、レジストマスク３を炭化して剥離した後、熱酸化膜マスク２を用いて異方性エッチング例えばＲＩＥによりシリコン基板１の表面に２種類の複数のホール１１，１２を形成する。大きな第1ホール１１は中央に配置され、その直径Ｄ１は０．６μｍ、間隔Ｗ１は０．６μｍ、深さＴ１は５μｍ程度である。小さな第２ホール１２は外周部に第１ホール群１３を取り囲むように配置され、その直径Ｄ２は０．５μｍ、間隔Ｗ２は０．７μｍ、深さＴ２は４μｍ程度である。また、第ホール１１と第２ホール１２の間隔Ｗ３は０．６５μｍである。第１ホール１１の集団が第１ホール群１３であり、第２ホール１２の集団が第２ホール群１４である。第１ホール群１３の周囲を取り囲んで第２ホール群１４が配置される。この第２ホール群１４は２列から５列程度（図では２列）に並んだ第２ホール１２で構成される。図４に示すように、第１ホール１１の中心点１１ａおよび第２ホール１２の中心点１２ａは同一の正方形格子１５の各格子点１５ａに配置されている。この格子点１５ａの間隔Ｗ４はここでは１．２μｍである。また、第１ホール１１および第２ホール１２は同時に形成されるため、直径の小さな第２ホール１２の深さＴ２は直径の大きい第1ホール１１の深さＴ１より浅くなる。また、ここではホール１１，１２を形成するためのマスク材として、熱酸化膜を用いたが、ホール形成のための異方性エッチングにおいて、シリコンとの選択比が高い材料であれば熱酸化膜に限ったことではない。
【００２８】
つぎに、図３に示すように、熱酸化膜マスク２を除去した後、減圧下の非酸化性雰囲気、例えば熱処理温度が１１５０℃で、雰囲気気圧が１０Ｔｏｒｒ（１３３０Ｐａ）の１００％水素雰囲気中にて高温アニールを行う。高温アニールを行うことにより、ホール１１，１２はその開口上部が閉ざされ、シリコン基板１の内部に一つの大きな平板状の空洞１６が形成されＳＯＮ構造を有するシリコン基板１００が出来上がる。前記の熱処理温度が１１００℃未満ではマイグレーションが起こりにくいので、１１００℃以上がよい。また、圧力は１０Ｔｏｒｒ（１３３０Ｐａ）としたが、さらに高くても構わない。また、真空雰囲気で行なう場合もある。
【００２９】
この平板状の空洞１６の外周部近傍上の半導体表面（エッジ部１７）には段差部１８が形成され、この段差部１８の傾斜１９は、第２ホール群１４を形成することによって緩やかになる。
【００３０】
このように、エッジ部１７に配置される第２ホール１２の直径Ｄ２を第１ホール１１の直径Ｄ１より小さくし、さらに第２ホール１２の間隔Ｗ２を第１ホール１１の間隔Ｗ１より広げることで、エッジ部１７に形成される段差部１８の傾斜１９は緩やかになる。ここで傾斜１９は勾配（Ｘ／Ｙ）のことである。
【００３１】
前記したように、段差部１８の傾斜１９が緩やかになることで、この箇所に形成される結晶欠陥は減少し、このシリコン基板を用いた圧力センサなどの半導体装置の特性不良が減少し、信頼性が向上する。
【００３２】
また、段差部１８でのレジスト溜まりが防止されて、レジストマスク３不良が減少する。
つぎに、前記の図２と異なるホールの中心点を配置する格子について説明する。
【００３３】
図５は、ホールの中心点を配置する格子の図であり、同図（ａ）は格子点２１ａの配置を正三角形格子２３にした図、同図（ｂ）は第1ホールの中心点１１ａを配置する格子点２２ａを正方形格子２２にし、第２ホール１２の中心点１２ａを配置する格子点２３ａを正三角形格子２３にした図である。各格子点２１ａ，２２ａ，２３ａの間隔は同じにする。第１ホール１１および第２ホール１２の直径Ｄ１，Ｄ２および間隔Ｗ１，Ｗ２は前記の場合と同じである。この場合も前記と同様の効果を得ることができる。
【００３４】
図６は、第２ホール群１４の外周を取り囲むように第３ホール群２５を配置した場合の平面図である。第３ホール２４の直径Ｄ３は第２ホール１２の直径Ｄ２より小さくする。この場合は段差部１８の傾斜１９は図４の場合よりさらに緩やかになり好ましい。この場合も、格子点間隔は図５の場合と同じである。さらに、図示しないが、第３ホール群２５の外周を取り囲むように、第３ホールより小さく間隔が広い第４ホールで構成される第４ホール群を形成する場合もある。
＜実施例２＞
図７〜図１２は、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の製造方法を工程順に示した要部製造工程断面図である。ここではＳＯＮ構造を有するシリコン基板１００を用いて製作する圧力センサ２００の製造方法について説明する。ＳＯＮ構造は圧力センサのダイアフラムとして利用される。
【００３５】
まず、図７に示すように、本発明の製造方法で製作したＳＯＮ構造を有するシリコン基板１００を用意する。平板状の空洞１６の厚さは数μｍ程度である。説明を簡単にするために、空洞１６は外周部で斜線１６ａで示すように狭くなるが，ここでは、平板状の空洞１６の断面形状を長方形で示す。
【００３６】
つぎに、図８に示すように、シリコン基板１上に８μｍ程度の厚さＰのエピタキシャル層３１を形成する。
つぎに、図９に示すように、エピタキシャル層３１上にレジストを塗布し、圧力センサのブリッジ抵抗や電気回路などを形成するためのレジストマスク３２をフォトリソグラフィーで形成する。
【００３７】
つぎに、図１０に示すように、このレジストマスク３２を用いて圧力センサのブリッジ抵抗や電気回路などを形成するための各拡散層３３を形成し、レジストマスク３２を除去する。
【００３８】
つぎに、図１１に示すように、シリコン基板１の裏面からＳＯＮ構造の空洞１６に達する検出孔３４を形成する。この検出孔３４は圧力を検出・測定する気体や液体をダイアフラムへ導くために必要になる。
【００３９】
つぎに、図１２に示すように、各拡散層３３を接続する配線を形成し、ケース３５を被せて圧力センサ２００が出来上がる。
ＳＯＮ構造付近表面の段差部１８の傾斜１９が緩やかになるため、レジストマスク３不良が防止され、製造コストを低減することができる。
【００４０】
また、段差部１８に形成される配線の断線を防止できる。さらに、段差部１８付近のシリコン基板１内にかかる応力を小さくできて、結晶欠陥の発生を抑制できる。その結果、半導体装置の特性不良を防止でき、信頼性を高めることができる。
【符号の説明】
【００４１】
１ シリコン基板
２ 熱酸化膜マスク
３ レジストマスク
４ａ 第１貫通孔
４ｂ 第２貫通孔
５ａ 第３貫通孔
５ｂ 第４貫通孔
６ 第１貫通孔群
７ 第２貫通孔群
１１ 第１ホール
１１ａ，１２ａ，２４ａ 中心点
１２ 第２ホール
１３ 第１ホール群
１４ 第２ホール群
１５，２１，２２ 正方形格子
１５ａ，２１ａ、２２ａ，２３ａ 格子点
１６ 平板状の空洞
１６ａ 斜線
１７ エッジ部
１８ 段差部
１９ 傾斜
２３ 正三角形格子
２４ 第３ホール
２５ 第３ホール群
３１ エピタキシャル層
３２ レジストマスク
３３ 拡散層
３４ 検出孔
３５ ケース
１００ ＳＯＮ構造を有するシリコン基板
２００ 圧力センサ
Ｄ１ 第１ホールの直径
Ｄ２ 第２ホールの直径
Ｗ１ 第１ホールの間隔
Ｗ２ 第２ホールの間隔
Ｗ３ 第１ホールと第２ホールの間隔
Ｔ１ 第１ホールの深さ
Ｔ２ 第２ホールの深さ
【技術分野】
【０００１】
この発明は、ＳＯＮ（Ｓｉｌｉｃｏｎ ｏｎ Ｎｏｔｈｉｎｇ）構造を有する半導体基板の製造方法およびその半導体基板を用いた圧力センサなどの半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、ＳＯＮ構造を有するシリコン基板を用いて形成する例えば圧力センサなどの半導体装置がある。このＳＯＮ構造を有するシリコン基板５００の製造方法について説明する。
【０００３】
図１３〜図１５は、従来のＳＯＮ構造を有するシリコン基板の製造方法を工程順に示した要部製造工程図である。（ａ）は平面図、（ｂ）は断面図である。
図１３に示すように、シリコン基板５１上に熱酸化膜を形成し、レジストマスク５３でこの熱酸化膜をパターニングして、ホールを形成するための熱酸化膜マスク５２を形成する。図中の５４ａはホール６１をシリコン基板１に形成するための熱酸化膜マスク５２の貫通孔、５５ａは貫通孔５４ａを形成するためのレジストマスク５３の貫通孔、５６はレジストマスク５３の貫通孔群である。
【０００４】
つぎに、図１４に示すように、熱酸化膜マスク５２を用いて異方生ドライエッチングを行い複数の同一寸法のホール６１からなるホール群６２を形成する。例えば、ホール６１の直径Ｄ７は０．６μｍ程度、ホール間隔Ｗ７が０．６μｍ程度、ホール深さＴ７は５μｍ程度である。図１６に示すように、このホール６１の中心点６１ａは正方形格子７１の格子点７１ａに配置され、この格子点７１ａの間隔Ｗ８は１．２μｍである。
【０００５】
つぎに、図１５に示すように、熱酸化膜マスク５２をウエットエッチングにより除去した後、このシリコン基板５１を例えば水素雰囲気中で１１５０℃のアニール処理を行う。アニール処理を行うことで、マイグレーション効果により、ホール６１の上部が次第に閉じて、大きな平板状の空洞６３になり、ＳＯＮ構造を有するシリコン基板５００が出来上がる。
【０００６】
尚、図１５において、単一のホール６１で平板状の空洞６３を形成した場合、ホール直径Ｄ７が小さい程、ホール間隔Ｗ７が広い程、段差部６５の段差Ｓ（図１５参照）は小さくなる。
【０００７】
このＳＯＮ構造を形成する手法は、シリコンの表面マイグレーションを利用した方法であり、シリコン基板５１を水素雰囲気中や高真空中で高温の熱処理（アニール処理）することで、シリコン原子の表面拡散にて、原子レベルで表面が平坦化されることを利用したものである。
【０００８】
前記の平板状の空洞６３が形成される箇所と空洞６３が形成されない箇所の境目（エッジ部６４）には段差部６５ができ、この段差は空洞６３が形成される箇所が低くなる。
特許文献１では、シリコン基板の表面に複数の溝を２次元的に配列形成した後、シリコン基板に熱処理を施すことによって、複数の溝を１つの平板状の空洞に変えることで、コストの上昇や、信頼性の低下を招かずにＳＯＩ構造を形成することができることが開示されている。
【０００９】
また、特許文献２では、内部に空洞を有する炭化珪素単結晶基板の製造方法を記載している。炭化珪素単結晶基板の内部に空洞を形成する工程と、前記空洞内の空間に面した前記炭化珪素単結晶基板の第１表面を前記空洞を挟んで前記第１表面に対向した前記炭化珪素単結晶基板の第２表面に比べてより高温として、前記第１表面から炭化珪素を昇華させるとともに前記昇華した炭化珪素を前記第２表面上で結晶化させる工程とを含んだ製造方法によって、厚く且つ高品質な炭化珪素単結晶基板の製造方法を提供することができることが開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−１４４２７６号公報
【特許文献２】特開２００３−９５７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図１５（ｂ）に示すように、エッジ部６４に形成される段差部６５の傾斜６６が急峻な場合には、このＳＯＮ構造を有するシリコン基板５００を用いて圧力センサなどの半導体装置を作製した際、パターニング工程において、図１７に示すように段差部６５にレジスト６７が溜まりレジスト６７の厚みＱが厚くなってレジストマスク不良（パターンニング不良など）を発生させる。また、図１８に示すように、この急峻な段差部６５に配線６８が形成される場合、断線６９し易くなり半導体装置の信頼性が低下する。さらに、段差部６５が急峻な場合には製造プロセス中に加わる熱応力で、図１９に示すように、この箇所に結晶欠陥７０が発生しやすくなる。結晶欠陥７０が存在すると半導体装置の特性に悪影響を及ぼし、また信頼性を低下させる。これらは、ＳＯＮ構造（空洞６３）上を含むシリコン基板５１上に図示しないエピタキシャル層を形成し、圧力センサなどの半導体装置を製作した場合も同じような不都合を生じる。
【００１２】
前記の特許文献１では、この段差の影響を軽減する具体的な方法として、「段差上に対応した部分のパターンについては、幅広のパターンを設ける。また、平板状の空洞を形成する前に、空洞の形成領域以外の領域を予め低下する分だけ掘り下げておくか、あるいは平板状の空洞を形成した後に低下した分だけ空洞の形成領域上のみを持ち上げるか、あるいは全面をＣＭＰにより研磨して表面を平坦化すれば良い。」などが述べられている。しかし、これらの方法では、マスク数が増加し、製造コストを増大させる。
【００１３】
前記の特許文献２では、炭化珪素単結晶基板に空洞を形成し、炭化珪素単結晶基板の内部で炭化珪素の昇華及び結晶化を行うことにより単結晶を高品質化することは記載されているが、空洞上の基板表面（エッジ部）に形成される段差部については記載されていない。
【００１４】
この発明の目的は、前記の課題を解決して、エッジ部に形成される段差部の傾斜を緩やかにできるＳＯＮ構造を有する半導体基板の製造方法およびその半導体基板を用いた半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１５】
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、ＳＯＮ構造を有する半導体基板の製造方法において、半導体基板の表面に複数の第１ホールからなる第１ホール群と前記第１ホール群を取り囲むように配置され前記第１ホールより直径が小さく間隔が広い複数の第２ホールからなる第２ホール群を同時に形成する形成する工程と、水素雰囲気もしくは真空雰囲気で、１１００℃を超える高温で熱処理して、前記第１ホール群の第1ホールと第２ホール群の第２ホールのそれぞれの上部を閉塞し一つの平板状の空洞を形成する工程と、を含む半導体基板の製造方法であって、前記の第２ホール群を形成することで、前記平板状の空洞端近傍上の表面に形成される段差部の傾斜を緩やかにする半導体基板の製造方法とする。
【００１６】
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記第２ホール群を取り囲むように配置され、前記第２ホールより直径か小さく間隔が広い複数の第３ホールからなる第３ホール群を前記第２ホール群と同時に形成する工程を含むとよい。
【００１７】
また、特許請求の範囲の請求項３記載の発明によれば、請求項１、２に記載の発明において、格子点が正方形配置もしくは正三角形配置される格子の各格子点に前記第１ホールの中心点、前記第２ホールの中心点および前記第３ホールの中心点がそれぞれ配置されるとよい。
【００１８】
また、特許請求の範囲の請求項４記載の発明によれば、請求項１に記載の発明において、複数の第１格子点が正方形配置であり各第１格子点に前記第１ホールの各中心点を配置し、最外周に位置する前記第１格子点に接続する第２格子点で該第２格子点が正三角形配置であり各第２格子点に前記第２ホールを配置するとよい。
【００１９】
また、特許請求の範囲の請求項５に記載の発明によれば、前記請求項１〜３のいずれか一項の製造方法で製造されたＳＯＮ構造を有する半導体基板を用いて製造される半導体装置の製造方法において、前記半導体基板の表面にレジストを塗布し、フォトリソグラフィーでレジストマスクを形成する工程と、前記レジストマスクを用いて、前記半導体基板のＳＯＮ構造上部を含む表面層に電気回路を構成する各拡散層および該拡散層を接続する電気配線を形成する工程と、
を含む半導体装置の製造方法とする。
＜作用＞
前記の特許文献１に記載されているように、平板状の空洞上の半導体基板表面が、空洞が形成されないその他の個所の半導体基板表面に対して少し下がる。この理由は、各トレンチホールの底で形成される空洞の体積が初期のトレンチホールの体積よりも小さくなり、先に形成する複数のトレンチホールの体積に対して、形成される平板状の空洞の体積を差し引いた分だけ、基板表面が下がるからだと考えられる。
【００２０】
このことから、半導体基板にトレンチホールを配置するホール直径の寸法を、ＳＯＮ構造を形成する箇所でＳＯＮ構造を形成しない箇所に近い側（エッジ部）のホールの直径を小さく、間隔を広くする。それにより、エッジ部付近のホール直径が小さいために深さが浅めに形成されるて、アニールによる変形が中央部よりもやや早めに進み、ホールが閉じた半導体基板表面の平坦性も進む。その結果として、半導体基板表面が下がる量が少なくなり、段差部の傾斜が緩やかになる。
【発明の効果】
【００２１】
この発明によれば、エッジ部のホールの直径を小さく、間隔を広くすることで、平板状の空洞が形成されたＳＯＮ構造を有する半導体基板表面のエッジ部の段差部の傾斜が緩やかになる。
【００２２】
このように段差部の傾斜が緩やかになったため、この半導体基板に圧力センサなどの半導体装置を形成した場合、レジストマスク不良が防止され、製造コストを低減できる。
また、段差部に形成される配線の断線を防止できて半導体装置の信頼性を向上できる。
【００２３】
さらに、段差部付近の半導体基板内にかかる応力が緩和され、結晶欠陥の発生を防止できて、良好な半導体基板と半導体装置を提供できる。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１実施例のＳＯＮ構造を有する半導体基板の部製造工程図である。
【図２】図１に続く、この発明の第１実施例のＳＯＮ構造を有する半導体基板の部製造工程図である。
【図３】図２に続く、この発明の第１実施例のＳＯＮ構造を有する半導体基板の部製造工程図である。
【図４】ホールを配置する正方形格子の図である。
【図５】ホールの中心点を配置する格子の図であり、（ａ）は正三角形格子の図、（ｂ）は正方形格子と正三角形格子が混在した図である。
【図６】第２ホール群の外周に小さな第３ホール群を配置した場合の平面図である。
【図７】この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図８】図７に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図９】図８に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１０】図９に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１１】図１０に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１２】図１１に続く、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の要部製造工程断面図である。
【図１３】従来のＳＯＮ構造を有するシリコン基板の製造方法を要部製造工程図である。
【図１４】図１３に続く、従来のＳＯＮ構造を有するシリコン基板の製造方法を要部製造工程図である。
【図１５】図１４に続く、従来のＳＯＮ構造を有するシリコン基板の製造方法を要部製造工程図である。
【図１６】ホール６１の中心点を正方形格子に配置した図である。
【図１７】段差部にレジストが溜まりレジストの厚みが厚くなった図である。
【図１８】段差部に形成した配線が断線した図である。
【図１９】段差部に結晶欠陥が発生した図である。
【発明を実施するための形態】
【００２５】
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１〜図３は、この発明の第１実施例のＳＯＮ構造を有する半導体基板の製造方法を工程順に示した要部製造工程図である。（ａ）は平面図、（ｂ）は断面図である。ここではＳＯＮ構造を有するシリコン基板１００を例に挙げて説明する。これらの図は概略模式図である。
【００２６】
図１に示すように、単結晶のシリコン基板１上に熱酸化膜を形成し、その上にパターニングされたレジストマスク３を形成する。続いて、このレジストマスク３を用いて、異方性エッチング例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｃｈｔｉｎｇ）により熱酸化膜をパターニングして熱酸化膜マスク２を形成する。図中の第１貫通孔４ａは、大きな第１ホールをシリコン基板１に形成するための熱酸化膜マスク２の貫通孔である。第２貫通孔４ｂは、小さな第２ホールをシリコン基板１に形成する熱酸化膜マスク２の貫通孔である。第３貫通孔５ａは、第１貫通孔４ａを形成するためのレジストマスク３の貫通孔である。第４貫通孔５ｂは、第２貫通孔４ｂを形成するレジストマスク３の貫通孔である。また第１貫通孔群６はレジストマスク３の貫通孔であり、第２貫通孔群７は第１貫通孔群６の外周部を取り囲むレジストマスク３の貫通孔群である。
【００２７】
つぎに、図２に示すように、レジストマスク３を炭化して剥離した後、熱酸化膜マスク２を用いて異方性エッチング例えばＲＩＥによりシリコン基板１の表面に２種類の複数のホール１１，１２を形成する。大きな第1ホール１１は中央に配置され、その直径Ｄ１は０．６μｍ、間隔Ｗ１は０．６μｍ、深さＴ１は５μｍ程度である。小さな第２ホール１２は外周部に第１ホール群１３を取り囲むように配置され、その直径Ｄ２は０．５μｍ、間隔Ｗ２は０．７μｍ、深さＴ２は４μｍ程度である。また、第ホール１１と第２ホール１２の間隔Ｗ３は０．６５μｍである。第１ホール１１の集団が第１ホール群１３であり、第２ホール１２の集団が第２ホール群１４である。第１ホール群１３の周囲を取り囲んで第２ホール群１４が配置される。この第２ホール群１４は２列から５列程度（図では２列）に並んだ第２ホール１２で構成される。図４に示すように、第１ホール１１の中心点１１ａおよび第２ホール１２の中心点１２ａは同一の正方形格子１５の各格子点１５ａに配置されている。この格子点１５ａの間隔Ｗ４はここでは１．２μｍである。また、第１ホール１１および第２ホール１２は同時に形成されるため、直径の小さな第２ホール１２の深さＴ２は直径の大きい第1ホール１１の深さＴ１より浅くなる。また、ここではホール１１，１２を形成するためのマスク材として、熱酸化膜を用いたが、ホール形成のための異方性エッチングにおいて、シリコンとの選択比が高い材料であれば熱酸化膜に限ったことではない。
【００２８】
つぎに、図３に示すように、熱酸化膜マスク２を除去した後、減圧下の非酸化性雰囲気、例えば熱処理温度が１１５０℃で、雰囲気気圧が１０Ｔｏｒｒ（１３３０Ｐａ）の１００％水素雰囲気中にて高温アニールを行う。高温アニールを行うことにより、ホール１１，１２はその開口上部が閉ざされ、シリコン基板１の内部に一つの大きな平板状の空洞１６が形成されＳＯＮ構造を有するシリコン基板１００が出来上がる。前記の熱処理温度が１１００℃未満ではマイグレーションが起こりにくいので、１１００℃以上がよい。また、圧力は１０Ｔｏｒｒ（１３３０Ｐａ）としたが、さらに高くても構わない。また、真空雰囲気で行なう場合もある。
【００２９】
この平板状の空洞１６の外周部近傍上の半導体表面（エッジ部１７）には段差部１８が形成され、この段差部１８の傾斜１９は、第２ホール群１４を形成することによって緩やかになる。
【００３０】
このように、エッジ部１７に配置される第２ホール１２の直径Ｄ２を第１ホール１１の直径Ｄ１より小さくし、さらに第２ホール１２の間隔Ｗ２を第１ホール１１の間隔Ｗ１より広げることで、エッジ部１７に形成される段差部１８の傾斜１９は緩やかになる。ここで傾斜１９は勾配（Ｘ／Ｙ）のことである。
【００３１】
前記したように、段差部１８の傾斜１９が緩やかになることで、この箇所に形成される結晶欠陥は減少し、このシリコン基板を用いた圧力センサなどの半導体装置の特性不良が減少し、信頼性が向上する。
【００３２】
また、段差部１８でのレジスト溜まりが防止されて、レジストマスク３不良が減少する。
つぎに、前記の図２と異なるホールの中心点を配置する格子について説明する。
【００３３】
図５は、ホールの中心点を配置する格子の図であり、同図（ａ）は格子点２１ａの配置を正三角形格子２３にした図、同図（ｂ）は第1ホールの中心点１１ａを配置する格子点２２ａを正方形格子２２にし、第２ホール１２の中心点１２ａを配置する格子点２３ａを正三角形格子２３にした図である。各格子点２１ａ，２２ａ，２３ａの間隔は同じにする。第１ホール１１および第２ホール１２の直径Ｄ１，Ｄ２および間隔Ｗ１，Ｗ２は前記の場合と同じである。この場合も前記と同様の効果を得ることができる。
【００３４】
図６は、第２ホール群１４の外周を取り囲むように第３ホール群２５を配置した場合の平面図である。第３ホール２４の直径Ｄ３は第２ホール１２の直径Ｄ２より小さくする。この場合は段差部１８の傾斜１９は図４の場合よりさらに緩やかになり好ましい。この場合も、格子点間隔は図５の場合と同じである。さらに、図示しないが、第３ホール群２５の外周を取り囲むように、第３ホールより小さく間隔が広い第４ホールで構成される第４ホール群を形成する場合もある。
＜実施例２＞
図７〜図１２は、この発明の第２実施例のＳＯＮ構造を有する半導体基板を用いて製作した半導体装置の製造方法を工程順に示した要部製造工程断面図である。ここではＳＯＮ構造を有するシリコン基板１００を用いて製作する圧力センサ２００の製造方法について説明する。ＳＯＮ構造は圧力センサのダイアフラムとして利用される。
【００３５】
まず、図７に示すように、本発明の製造方法で製作したＳＯＮ構造を有するシリコン基板１００を用意する。平板状の空洞１６の厚さは数μｍ程度である。説明を簡単にするために、空洞１６は外周部で斜線１６ａで示すように狭くなるが，ここでは、平板状の空洞１６の断面形状を長方形で示す。
【００３６】
つぎに、図８に示すように、シリコン基板１上に８μｍ程度の厚さＰのエピタキシャル層３１を形成する。
つぎに、図９に示すように、エピタキシャル層３１上にレジストを塗布し、圧力センサのブリッジ抵抗や電気回路などを形成するためのレジストマスク３２をフォトリソグラフィーで形成する。
【００３７】
つぎに、図１０に示すように、このレジストマスク３２を用いて圧力センサのブリッジ抵抗や電気回路などを形成するための各拡散層３３を形成し、レジストマスク３２を除去する。
【００３８】
つぎに、図１１に示すように、シリコン基板１の裏面からＳＯＮ構造の空洞１６に達する検出孔３４を形成する。この検出孔３４は圧力を検出・測定する気体や液体をダイアフラムへ導くために必要になる。
【００３９】
つぎに、図１２に示すように、各拡散層３３を接続する配線を形成し、ケース３５を被せて圧力センサ２００が出来上がる。
ＳＯＮ構造付近表面の段差部１８の傾斜１９が緩やかになるため、レジストマスク３不良が防止され、製造コストを低減することができる。
【００４０】
また、段差部１８に形成される配線の断線を防止できる。さらに、段差部１８付近のシリコン基板１内にかかる応力を小さくできて、結晶欠陥の発生を抑制できる。その結果、半導体装置の特性不良を防止でき、信頼性を高めることができる。
【符号の説明】
【００４１】
１ シリコン基板
２ 熱酸化膜マスク
３ レジストマスク
４ａ 第１貫通孔
４ｂ 第２貫通孔
５ａ 第３貫通孔
５ｂ 第４貫通孔
６ 第１貫通孔群
７ 第２貫通孔群
１１ 第１ホール
１１ａ，１２ａ，２４ａ 中心点
１２ 第２ホール
１３ 第１ホール群
１４ 第２ホール群
１５，２１，２２ 正方形格子
１５ａ，２１ａ、２２ａ，２３ａ 格子点
１６ 平板状の空洞
１６ａ 斜線
１７ エッジ部
１８ 段差部
１９ 傾斜
２３ 正三角形格子
２４ 第３ホール
２５ 第３ホール群
３１ エピタキシャル層
３２ レジストマスク
３３ 拡散層
３４ 検出孔
３５ ケース
１００ ＳＯＮ構造を有するシリコン基板
２００ 圧力センサ
Ｄ１ 第１ホールの直径
Ｄ２ 第２ホールの直径
Ｗ１ 第１ホールの間隔
Ｗ２ 第２ホールの間隔
Ｗ３ 第１ホールと第２ホールの間隔
Ｔ１ 第１ホールの深さ
Ｔ２ 第２ホールの深さ
【特許請求の範囲】
【請求項１】
ＳＯＮ構造を有する半導体基板の製造方法において、
半導体基板の表面に複数の第１ホールからなる第１ホール群と前記第１ホール群を取り囲むように配置され前記第１ホールより直径が小さく間隔が広い複数の第２ホールからなる第２ホール群を同時に形成する形成する工程と、
減圧下の非酸化性雰囲気で熱処理して、前記第１ホール群の第1ホールと第２ホール群の第２ホールのそれぞれの上部を閉塞し一つの平板状の空洞を形成する工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項２】
前記第２ホール群を取り囲むように配置され、前記第２ホールより直径か小さく間隔が広い複数の第３ホールからなる第３ホール群を前記第２ホール群と同時に形成する工程を含むことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
格子点が正方形配置もしくは正三角形配置される格子の各格子点に前記第１ホールの中心点、前記第２ホールの中心点および前記第３ホールの中心点がそれぞれ配置されることを特徴とする請求項１または２に記載の半導体基板の製造方法。
【請求項４】
複数の第１格子点が正方形配置であり各第１格子点に前記第１ホールの各中心点を配置し、最外周に位置する前記第１格子点に接続する第２格子点で該第２格子点が正三角形配置であり各第２格子点に前記第２ホールを配置することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項５】
前記請求項１〜４のいずれか一項の製造方法で製造されたＳＯＮ構造を有する半導体基板を用いて製造される半導体装置の製造方法において、
前記ＳＯＮ構造を有する半導体基板上にエピタキシャル層を形成する工程と、
前記エピタキシャル層上にレジストを塗布し、フォトリソグラフィーでレジストマスクを形成する工程と、
前記レジストマスクを用いて、前記エピタキシャル層の表面層に電気回路を構成する各拡散層および該拡散層を接続する電気配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１】
ＳＯＮ構造を有する半導体基板の製造方法において、
半導体基板の表面に複数の第１ホールからなる第１ホール群と前記第１ホール群を取り囲むように配置され前記第１ホールより直径が小さく間隔が広い複数の第２ホールからなる第２ホール群を同時に形成する形成する工程と、
減圧下の非酸化性雰囲気で熱処理して、前記第１ホール群の第1ホールと第２ホール群の第２ホールのそれぞれの上部を閉塞し一つの平板状の空洞を形成する工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項２】
前記第２ホール群を取り囲むように配置され、前記第２ホールより直径か小さく間隔が広い複数の第３ホールからなる第３ホール群を前記第２ホール群と同時に形成する工程を含むことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
格子点が正方形配置もしくは正三角形配置される格子の各格子点に前記第１ホールの中心点、前記第２ホールの中心点および前記第３ホールの中心点がそれぞれ配置されることを特徴とする請求項１または２に記載の半導体基板の製造方法。
【請求項４】
複数の第１格子点が正方形配置であり各第１格子点に前記第１ホールの各中心点を配置し、最外周に位置する前記第１格子点に接続する第２格子点で該第２格子点が正三角形配置であり各第２格子点に前記第２ホールを配置することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項５】
前記請求項１〜４のいずれか一項の製造方法で製造されたＳＯＮ構造を有する半導体基板を用いて製造される半導体装置の製造方法において、
前記ＳＯＮ構造を有する半導体基板上にエピタキシャル層を形成する工程と、
前記エピタキシャル層上にレジストを塗布し、フォトリソグラフィーでレジストマスクを形成する工程と、
前記レジストマスクを用いて、前記エピタキシャル層の表面層に電気回路を構成する各拡散層および該拡散層を接続する電気配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１３−６２２６７（Ｐ２０１３−６２２６７Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−１９７８０３（Ｐ２０１１−１９７８０３）
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
[ Back to top ]