半導体装置の製造方法
【課題】 ＢＧＡ構造半導体装置の製造コストを低減する。
【解決手段】 本発明による半導体装置の製造方法は、主面に複数の電極端子５を備えた半導体チップ２を準備する工程と、半導体チップ２を搭載する領域外の領域に形成された複数のテストパッド２２を備えた基板４ａを準備する工程と、電極端子５とテストパッド２２とを電気的に接続するリード６を基板４ａに形成する工程と、電圧印加用のコンタクトピン３３と複数のテストパッド２２とを接触させて半導体チップ２をテストする工程とを有する。ＢＧＡ構造の半導体装置の外形、ピンピッチおよび配置が異なっても、テストパッド２２の配置を共通化して、テストパッド２２と接触するコンタクトピン３３の位置を変えずにテストを行う。
【解決手段】 本発明による半導体装置の製造方法は、主面に複数の電極端子５を備えた半導体チップ２を準備する工程と、半導体チップ２を搭載する領域外の領域に形成された複数のテストパッド２２を備えた基板４ａを準備する工程と、電極端子５とテストパッド２２とを電気的に接続するリード６を基板４ａに形成する工程と、電圧印加用のコンタクトピン３３と複数のテストパッド２２とを接触させて半導体チップ２をテストする工程とを有する。ＢＧＡ構造の半導体装置の外形、ピンピッチおよび配置が異なっても、テストパッド２２の配置を共通化して、テストパッド２２と接触するコンタクトピン３３の位置を変えずにテストを行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、ＢＧＡ（Ball Grid Array）構造の半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
電子機器の高性能化および小型軽量化に伴い、電子機器に使用される半導体装置には一層の小型化、軽量化および薄型化が求められており、この要求に対応できる半導体装置の一つとして、表面実装型のＢＧＡ構造の半導体装置が知られている。このＢＧＡ構造半導体装置は、ボール状の半田（半田ボール）などの金属部材からなる外部電極端子を、基板の表面または裏面上に複数配列し、基板に搭載される半導体チップと電気的に接続した構造をしている。
【０００３】
このようなＢＧＡ構造半導体装置において、バーンイン試験、電気的特性の測定などの電圧印加（以下、総称してテストという）では、外部電極端子と同じ配置で並べられたコンタクトピン（検査用ピン）群を有する治具（ソケット）が用いられ、直接外部電極端子に、コンタクトピンを接触させて行うことが一般的である（例えば、特許文献１参照）。
【特許文献１】特許第３４３１８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、外部電極端子とコンタクトピンを直接接触させてテストを行う場合、外部電極端子に外傷（ダメージ）を与えるおそれがある。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じる。このため、外部電極端子に不具合が生じ、半導体装置の製造歩留りが低下する。
【０００５】
また、ソケットは、ＢＧＡ構造の半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならない。さらに、今後も半導体装置の高性能化や高集積化により信号の入出力が増加する傾向に対して、異種外形のＢＧＡ構造半導体装置に併せてソケットを用意していたのでは、半導体装置の製造コストが増大してしまう。
【０００６】
本発明の目的は、半導体装置の製造コストを低減させることにある。
【０００７】
また、本発明の他の目的は、半導体装置の製造歩留りを向上させることにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体装置の製造方法は、主面に複数の電極端子を備えた半導体チップを準備する工程と、前記半導体チップを搭載する領域外の領域に形成された複数のテストパッドを備えた基板を準備する工程と、前記電極端子と前記テストパッドとを電気的に接続する配線を前記基板に形成する工程と、前記複数のテストパッドを介して前記半導体チップに電圧を印加する工程と、を有することを特徴とする。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
ＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製造コストを低減することができる。
【００１３】
また、ＢＧＡ構造半導体装置の外部電極端子にダメージを与えずにテストを行うことで、半導体装置の製造歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
本実施の形態では、ＴＡＢ（Tape Automated Bonding）用テープを用いたＢＧＡ（Ball Grid Array）構造の半導体装置に本発明を適用した一例について説明する。
【００１６】
本実施の形態で示す半導体装置１の構造について図１〜図４を用いて説明する。図１は半導体装置１を示す概略平面図、図２は図１の半導体装置１の封止部１３を省略した概略平面図、図３は図１の半導体装置１をＸ−Ｘ線で切断した概略断面図、図４は図１の半導体装置１の底面図である。
【００１７】
本実施の形態で示す半導体装置１は、ファンアウト仕様のＢＧＡ構造の半導体装置である。この半導体装置１は、ＴＡＢ用テープからなる基板４と、基板４に搭載された半導体チップ２と、半導体チップ２の主面に形成された電極端子５と、一端（以下、先端という）が電極端子５と電気的に接続される配線でもあるインナーリード（以下、リードという）６と、先端から延在したリード６と電気的に接続され、基板４に形成された外部電極端子３と、半導体チップ２の主面を覆い保護する封止部１３とを有する。
【００１８】
半導体チップ２は、例えばｐ型の単結晶シリコンからなり、半導体ウエハ（半導体基板）からダイシングされて、分離されたものである。この半導体チップ２には、半導体基板の主面上にＩＣ回路、ＬＳＩ回路を構成する半導体素子などが形成されるとともに、その半導体素子などと接続されているセンターパッド構造の電極端子５が形成されている。なお、図２において半導体チップ２は基板４の裏面側に搭載されているが、説明を容易にするため点線で示されている。
【００１９】
電極端子５は、例えば金により形成され、例えば、半導体素子を駆動するための電力供給用の電源端子およびＧＮＤ端子、半導体素子の動作のタイミングを決めるクロック用の電源端子、この半導体素子の入出力信号を外部回路に出入力させるために半導体チップ２上に形成された入出力用端子などから構成されている。
【００２０】
基板４は、リール状に巻かれたＴＡＢ用テープから切り出されたものであり、そのＴＡＢ用テープは、厚さが５０μｍ程度の絶縁性のテープ（テープ基板）であり、例えばポリイミド樹脂フィルムにより形成されている。この基板４には、その一方の面（上面）に複数のリード６が形成されており、基板４の縁寄り（外周）に形成されているリード６上には、リード６を保護するために絶縁性の保護膜８が形成されている。なお、図１および図２においては保護膜８を省略している。
【００２１】
基板４に形成されるリード６は、プリント配線技術を用いて形成されたプリント配線からなり、銅箔をパターニングして形成され、その表面に金メッキ膜が形成されている。また、保護膜８は、例えば膜厚が２０μｍ程度のソルダーレジスト膜からなり、リード６を保護するとともに、基板４の反りなどの発生を防止する。
【００２２】
また、基板４には、外部電極端子３を形成するために、基板４の縁寄りに各辺に沿って所定のピッチで開口部９が形成されている。この開口部９内では、リード６が横切るように延在している。この開口部９内に存在するリード６は、外部電極端子３を形成するためのパッドとなる。このリード６からなるパッドに外部電極端子３が形成されており、例えばボール状の半田（半田ボール）などの金属部材からなる。なお、このリード６からなるパッドの上下（表裏）面には、メッキ膜が形成されている。すなわち、パッドの下面に外部電極端子３を形成し易くするため、および半導体装置１を積層して使用する場合に上段の半導体装置の外部電極端子をリード６の上面に接続し易くするために、パッドの上下面には、メッキ膜が形成されている。
【００２３】
また、基板４の中央部には、細長の開口部（デバイス孔）１０が設けられており、リード６は、その先端を開口部１０内に突出させている。そして、これらリード６の先端は、センターパッド構造の半導体チップ２の各電極端子５と接続されている。また、開口部１０の両側には開口部１０に沿って開口部１１が設けられている。また、開口部９の内側であり、かつ基板４に固定された半導体チップ２の外側には、矩形枠状の開口部（スリット）１２が設けられている。
【００２４】
この開口部１２は、基板４の各辺に沿って直線的に延在し、その幅は例えば５００μｍ程度である。この開口部１２により、基板４は、開口部１２の内側の部分（内部、製品領域部）と、外側の部分（外部、製品領域外部）に分けられている。よって、半導体チップ２が搭載されることとなる内部は、開口部１２と開口部１２間の連結部１４を介して外部に支持されている。
【００２５】
また、この開口部１２は、半導体装置１の製造の各段階または製造後、基板４自体、または基板４を含む半導体装置を構成する部材に応力、熱ストレスが加わった際、ストレスを基板４の内側領域と外側領域で分断して解消させて基板４を含む部分が反りなどを起こさせない作用をするために設けられる。また、開口部１２は樹脂封止を行う際、樹脂の外側（開口部１２の外側）へ流出を停止させる働きをも兼ねるものである。
【００２６】
開口部１２内側の基板４に選択的に設けられた開口部１１は、樹脂（ポリイミド樹脂）である基板４と導体（銅箔）で形成されるリード６の熱膨張係数の違いによる反りなどを分断し低減するためのものである。
【００２７】
各開口部９を延在するリード（配線）６は、必要に応じて屈曲し、その一方の先端（内端）を開口部１０のいずれかの長辺から開口部１０内に突出延在させ、他方は、基板４の外縁にまで到達させた構造になっている。なお、半導体装置１のリード６の他方が基板４の外縁まで延在するのは、半導体装置１の前駆体において後述するテストパッド（検査用パッド）とリード６とが接続されていたところ、半導体装置１を成形するにあたって前駆体からテストパッドをダイシングなどにより取り除いたためである。
【００２８】
半導体チップ２の電極端子５を設けた主面側には絶縁性の樹脂で封止部１３が形成されている。この封止部１３は、半導体チップ２の主面側の基板４、リード６を覆う構造となっている。封止部１３は開口部１２の内側の領域全体を覆い、開口部１０および開口部１１をも封止する構造になっている。
【００２９】
次に、半導体装置１の前駆体（個片）に用いられる基板４ａについて図５〜図９を用いて説明する。図５は基板４ａを示す概略平面図であり、図６は基板４ａに形成されるテストパッド（検査用パッド）２２の配置を示す概略平面図であり、図７〜図９はテストパッド２２と開口部９とを接続（結線）した配線パターン２３を示す概略平面図である。なお、配線パターン２３には上述したリード６が含まれる。
【００３０】
図５に示す基板４ａは、リール状に巻かれたＴＡＢ用テープから切り出されたものであり、上述した半導体装置１の基板４を構成する。また、ＴＡＢ用テープは、厚さが５０μｍ程度の絶縁性のテープ（テープ基板）であり、例えばポリイミド樹脂フィルムにより形成されている。したがって、基板４ａは、連続的にリール状に巻かれたＴＡＢ用テープから切断した状態であり、例えばその形状は図５に示すように短冊状である。
【００３１】
この基板４ａには、上述した半導体装置１が形成される製品領域２１（図中、点線で囲まれた領域）と、テストパッド２２、スプロケットホール２４、開口部２０および配線パターン２３が形成されている領域（製品領域２１を除く領域、以下、テスト用領域と称する）がある。
【００３２】
テストパッド２２は、短冊状の基板４ａの長手方向に沿って、その両端にそれぞれ例えば３０パッド（合計６０パッド）が所定間隔で配置されている。このテストパッド２２は半導体装置１のバーンイン試験、電気的特性の測定などの電圧印加（総称して、テストという）時において、テストパッド２２と同じ配置で並べられたコンタクトピン（検査用ピン）群を有する治具（ソケット）のコンタクトピンと接触させるために設けられたものである。よって、テストパッド２２は、導電体からなり、例えば上述したリード６（配線パターン２３）と同様にプリント配線技術を用いて形成されたプリント配線からなり、銅箔をパターニングして形成され、その表面に金メッキ膜が形成されている。
【００３３】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、さらに外部電極端子に不具合が生じ、半導体装置の信頼性が低下していた。しかし、本実施の形態では、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子ではなく、テストパッド２２としているので、外部電極端子に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００３４】
配線パターン２３には、上述した半導体装置１のリード６が含まれる。そのリード６については上述したので、ここでは、外部電極端子が形成される開口部９からテストパッド２２にかかる配線パターン２３について説明する。
【００３５】
配線パターン２３は、一方（先端）が半導体チップの電極端子と接続する位置に配置され、他方が配線パターン２３の先端から延在する方向に開口部９を介してテストパッド２２と電気的に接続されている。このため、配線パターン２３は、製品領域２１内およびテスト用領域に形成されることとなる。
【００３６】
すなわち、配線パターン２３は、基板４ａに固定して配置されているテストパッド２２と、半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置によって配置が決定される開口部９とを、電気的に接続する。したがって、半導体装置の外形、ピンピッチおよび配置が異なる異種外形の半導体装置により、基板４ａに形成される開口部９の配置が異なったとしても、配線パターン２３を変形して形成することで、基板４ａに固定のテストパッド２２と、半導体チップの電極端子と電気的に接続することができる。なお、図５において、テストパッド２２と接続されない配線パターン２３も存在するのは、配線パターン２３を配置する目的が、半導体チップ上の電極端子と接続するためであり、その電極端子と対応しないテストパッド２２には、結線する配線パターン２３を形成する必要がないからである。
【００３７】
また、基板４ａには、その短手方向に沿って、その両側に一定間隔で形成されるスプロケットホール２４を有しており、このスプロケットホール２４にスプロケット歯車が噛み合って、リールを構成する基板４ａがピッチ送りされる。
【００３８】
また、基板４ａには、製品領域２１とテスト領域との境であり、かつ、製品領域の各角部に対応する部分には、直角に屈折する開口部２０が設けられている。半導体装置製造の最終段階で、開口部２０間の連結部を切断することによって、上述した半導体装置１を製造することができる。
【００３９】
図６は、図５で示した基板４ａに形成されているテストパッド２２を示す概略平面図である。なお、図中、テストパッド２２に記載されているＶＤＤ、ＣＬＫなどの記号は、半導体装置の端子の機能を示す一般的な略称であり、例えば、半導体素子を駆動するための電力供給用の電源端子ＶＤＤ、半導体素子の動作のタイミングを決めるクロック用の電源端子ＣＬＫなどである。
【００４０】
上述したように、テストパッド２２は短冊状の基板４ａの長手方向に沿って、その両側にそれぞれ例えば３０パッド（合計６０パッド）が所定間隔で配置されている。このテストパッド２２を基板４ａ上の決められた位置に配置することで、テスト時に用いるソケットのコンタクトピンの配置を共通化することができる。すなわち、半導体装置の外形（サイズ）、外部電極端子のピッチおよび配置から決定される開口部９の配置が、その半導体装置（製品）の種類によって異なったとしても、テストパッド２２と結線される配線パターン２３を変えることで、ソケットのコンタクトピンの配置を換えることなく、共通のソケットを用いてテストを行うことができる。また、共通のソケットを用いることで、すなわちＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製品コストを低減することができる。
【００４１】
図７〜図９は、基板４ａ上に形成された配線パターン２３の一例を示す概略平面図である。なお、テストパッド２２および開口部９に記載されているＶＤＤ、ＣＬＫなどの記号は、半導体装置の端子の機能を示す一般的な略称である。
【００４２】
図７は、製品（半導体装置）のサイズが１２ｍｍ×１２ｍｍ程度、外部電極端子のピッチ（ピンピッチ）が０．６５ｍｍ程度および外部電極端子の数（ピン数）が６４ピンの場合の、配線パターン２３を示している。図８及び図９は、製品のサイズが１０ｍｍ×１０ｍｍ程度、ピンピッチが０．５０ｍｍ程度およびピン数が７２ピンの場合の、配線パターン２３を示している。なお、図８と図９の違いは、テスト項目の違いにより、配線パターン２３を変形させている点である。
【００４３】
従来、ソケットは、ＢＧＡ構造の半導体装置の外形、ピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならなかった。しかし、本実施の形態で示すように、ＢＧＡ構造の半導体装置の外形、ピンピッチおよび配置が異なっても、テストパッド２２の配置さえ共通化しておけば、テストパッド２２と接触するコンタクトピンの位置を変えずに、共通化したソケットでテストを行うことができる。
【００４４】
また、テスト項目が異なる半導体装置においても、そのテスト項目に必要な半導体チップの電極端子に電圧を印加できるように、配線パターン２３を変形させるだけで、共通化したソケットでテストを行うことができる。
【００４５】
次に、本実施の形態で示す半導体装置１の製造工程について図１０〜図１８を用いて説明する。図１０〜図１８は、半導体装置の製造工程中における概略断面図である。
【００４６】
まず、半導体基板の主面上にＩＣ回路、ＬＳＩ回路を構成する半導体素子などが形成されるとともに、その半導体素子などと接続されているセンターパッド構造の電極端子５が形成された半導体チップ２を準備する。
【００４７】
図１０では、半導体チップ２の主面に突起状の電極端子（突起電極、バンプ電極）５を形成するときの概略断面図を示している。図１０の左図に示すように、半導体チップ２の主面に形成されている下地電極５ａ上で、キャピラリ２５で保持した例えば金からなるワイヤ２６の先端を超音波接続する。すなわち、ワイヤ２６の先端を放電などによって球状化しておき、この球状化部分を圧接と超音波振動とにより下地電極５ａに擦りつけて接続し、次いでワイヤ２６を引っ張り、接続近傍で切断する。その後、図１０の右図に示すように、下地電極５ａ上の接続部分を抑え片２７で押し潰して突起電極すなわち電極端子５を形成する。なお、電極端子５には、下地電極５ａが含まれる。
【００４８】
次に、図１１に示すように、厚さ５０μｍ程度のポリイミド樹脂フィルムで形成されたＴＡＢ用テープから構成されている基板４ａを準備する。この基板４ａは、リール状に巻かれているが、各工程で解き出されることとなる。
【００４９】
続いて、開口部９〜１２を形成した基板４ａの一方の面または他方の面に厚さ１２μｍ程度の接着剤で厚さ３５μｍ程度の銅箔を接着し、その後銅箔を所望のパターンにエッチングして、リード６を含む配線パターン２３を形成する。配線パターン２３は、図５で示したように、リード６の先端から外部電極端子３（開口部９のリード６）へ、また外部電極端子３からテストパッド２２へと、結線される。上述したように、それぞれの半導体装置（製品）のサイズ、外部電極端子のピッチおよび配置が異なった製品に対応した配線パターン２３を形成することで、テスト用のソケットを共通化してテスト時に使用することができる。なお、後述するボンディング工程を行う前は、開口部１０に突出するリード６は平坦になっている。
【００５０】
続いて、開口部１２から半導体チップが搭載される方向とは反対方向の領域の基板４ａ上に、リード６を基板４ａと挟むように絶縁性の保護膜８を形成する。
【００５１】
続いて、図１２に示すように、リール状に巻かれた基板４ａを解き出し、半導体チップ２を基板４ａに搭載した後、リード６の先端を半導体チップ２の電極端子５と接続（インナーリードボンディング：ＩＬＢ、ボンディング）する。すなわち、リール状に巻かれたリード６を備えた基板４ａを解き出し、この基板４ａの下方に半導体チップ２を位置決めし、基板４ａの上方から接続工具を降下させてリード６の先端を電極端子５に圧接して接続する。次いで、ボンディングが行われた基板４ａを、巻き取り用のリールに巻き取る。
【００５２】
続いて、図１３に示すように、リール状に巻かれた基板４ａを解き出し、半導体チップ２の主面を覆うように、絶縁性の樹脂を滴下塗布（ポッティング）し、塗布した樹脂をベークして硬化させて封止部１３を形成する。基板４ａに滴下塗布された樹脂は、基板４ａの上面上を広がるとともに、開口部１０及び開口部１１から落ちて半導体チップ２の主面上に広がる。基板４ａ上を広がる樹脂は表面張力の作用から開口部１２の内縁で停止する。開口部１２と開口部１２の間の連結部は、その幅が短いため、樹脂の表面張力によって開口部１２の内周縁に対応する部分で停止する。ここで停止しない樹脂も開口部１２の外周縁に対応する部分で停止する。半導体チップ２の主面上の樹脂も半導体チップ２の外周縁から基板４ａの開口部１２の内周縁に掛かる部分で停止する。このような樹脂の広がりの程度は、ディスペンサによる塗布量及び樹脂の粘度によって決まるので、適当に選択する。次いで、封止部１３が形成された基板４ａを、巻き取り用のリールに巻き取る。
【００５３】
次に、図１４に示すように、リールから解き出された基板４ａに外部電極端子３を形成する。外部電極端子３の形成では、ボール付けを行う基板４ａの面を上方にし、ボール付けをおこなって外部電極端子（バンプ電極）３を形成した後、フラックス等を除去するための洗浄が行われる。次いで、外部電極端子３が形成された基板４ａを、巻き取り用のリールに巻き取る。
【００５４】
次に、図１５に示すように、リール状に巻かれた基板４ａを所定間隔で切断して半導体装置の前駆体（個片）１ａとした後、この前駆体１ａをテスト用ソケット３１に取り付け、テスト装置３２に設置してあるコンタクトピン３３と、テストパッド２２とを接触させて所定のテストを行う。なお、図１５では、コンタクトピン３３は、テスト装置３２に設置されているが、ソケット３１にコンタクトピン３３を配置し、テスト装置３２を用いてテストを行ってもよい。
【００５５】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、したがって外部電極端子の不具合が生じていた。しかし、本実施の形態では、テストを行う際に、コンタクトピン３３と接触させる端子が、外部電極端子ではなく、テストパッド２２としているので、外部電極端子に全くダメージを与えずテストを行うことができる。
【００５６】
また、従来、ソケットは、ＢＧＡ構造の半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならなかった。しかし、本実施の形態では、半導体装置の外形（サイズ）、外部電極端子のピッチおよび配置から決定される開口部９の配置が、その半導体装置（製品）の種類によって異なったとしても、テストパッド２２と結線される配線パターン２３を変えることで、ソケットのコンタクトピン３３の配置を換えることなく、共通のソケットを用いてテストを行うことができる。また、共通のソケットを用いることで、すなわちＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製造コストを低減することができる。
【００５７】
続いて、図１６に示すように、基板４ａからテストパッド２２を含む領域（テスト領域）を除去し（基板４ａは、半導体装置１の基板４となる）、半導体装置１を成形（完成）する。この半導体装置１に対するテストは、従来のように、外部電極端子とコンタクトピンとを接触させて行わず、テストパッド２２とコンタクトピン３３とを接触させて行っているので、外部電極端子に全くダメージを与えずテストを行うことができ、これにより半導体装置１の製造歩留りを向上することができる。
【００５８】
続いて、この半導体装置１は、図１７に示すように、実装基板３４に実装される。実装基板３４の上面には、半導体装置１の外部電極端子３に対応してランド３５が設けられている。また、実装基板３４のランド３５が設けられていない上面は絶縁膜３６で覆われている。そこで、実装基板３４に半導体装置１を実装するには、半導体装置１を下面の各外部電極端子３が実装基板３４のランド３５上に重なるように載置した後、ランド３５の表面にあらかじめ設けておいた半田等を再溶融（リフロー）して外部電極端子３をランド３５に電気的に接続する。
【００５９】
また、図１８に示すように、半導体装置１を４段に積層接続した構造とすることもできる。すなわち、４個の半導体装置１ｂ〜１ｅを準備した後、半導体装置１ｂ上に半導体装置１ｃを載置する。次いで、半導体装置１ｃ上に半導体装置１ｄを載置する。次いで、半導体１ｄ上に半導体装置１ｅを載置する。この積層時、上段側の半導体装置の外部電極端子３を下段側の半導体装置の開口部９に延在するリード６に重なるように位置決めして積層する。その後、リフローによってリード６とその上の外部電極端子３を電気的に接続して半導体装置を製造することができる。
【００６０】
（実施の形態２）
本実施の形態では、ガラスエポキシ銅張積層板を用いたＢＧＡ（Ball Grid Array）構造の半導体装置に本発明を適用した一例について説明する。なお、実施の形態１では、基板にＴＡＢ用テープを用いたが、本実施の形態では、基板にガラスエポキシ銅張積層板を用いる点で相違する。以下は、この相違を中心に説明する。
【００６１】
本実施の形態で示す半導体装置５１の構造について図１９〜図２２を用いて説明する。図１９は半導体装置５１を示す概略平面図、図２０は図１９の半導体装置５１の封止部５２を省略した概略平面図、図２１は図１９の半導体装置５１をＸ−Ｘ線で切断した概略断面図、図２２は図１９の半導体装置５１の底面図である。
【００６２】
本実施の形態で示す半導体装置５１は、ガラスエポキシ銅張積層板からなる基板５３と、基板５３の一方の面（表面）に搭載された半導体チップ５４と、基板５３の他方の面（裏面）にグリッド状に配置、形成された外部電極端子５８と、半導体チップ５４の主面に形成された電極端子５６と、基板５３の表面上に形成された電極端子５７と、電極端子５６と電極端子５７とを電気的に接続するボンディングワイヤ５５と、基板５３の表面上に搭載された半導体チップ５４を覆う封止部５２とを有する。詳細については、以下に示す半導体装置５１の前駆体５１ａ、５１ｂ、５１ｃと併せて説明する。
【００６３】
まず、半導体装置５１の前駆体５１ａについて図２３〜図２６を用いて説明する。図２３は半導体装置５１の前駆体５１ａを示す概略平面図、図２４は図２３で示した半導体装置５１の前駆体５１ａの封止部５２を省略した概略平面図、図２５は図２３で示した半導体装置５１の前駆体５１ａの概略断面図、図２６は図２３で示した半導体装置５１の前駆体５１ａの底面図である。
【００６４】
前駆体５１ａは、基板５３ａと、基板５３ａの一方の面（表面）に形成された封止部５２と、基板５３ａの表面の外周側に配置されたテストパッド５９と、基板５３の他方の面（裏面）にアレイ状に配置、形成された外部電極端子５８とを有する。この前駆体５１ａから、製品領域６０（図中、点線で囲まれた領域）以外の不要な領域（テスト領域）を、例えばダイシングして取り除くことにより半導体装置５１が成形されることとなる。
【００６５】
さらに、前駆体５１ａは、基板５３ａの表面上に搭載された半導体チップ５４と、半導体チップ５４上に形成された電極端子５６と基板５３ａ上の電極端子５７とを電気的に接続するボンディングワイヤ５５とが、封止部５２によって封止されている。
【００６６】
この電極端子５７と、テストパッド５９とは、図示しないが配線（配線パターン）によって電気的に接続されている。この配線は、基板５３ａの表面上、裏面上あるいは基板５３ａが多層基板であれば基板内に形成されることとなる。なお、基板５３ａの裏面または基板内に形成されている配線と電極端子５７との接続の際には、スルーホール（図示せず）を介して接続される。したがって、電極端子５６とテストパッド５９とが電気的に接続されてさえいれば、配線パターンの形状はどんな形状であっても良いこととなる。
【００６７】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、さらに外部電極端子に不具合が生じ、半導体装置の信頼性が低下していた。しかし、本実施の形態では、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子５８ではなく、テストパッド５９としているので、外部電極端子５８に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００６８】
続いて、基板５３ａの表面とは反対の面（裏面）の外周部に複数のテストパッド５９を配置したＢＧＡ構造の半導体装置５１の前駆体５１ｂについて図２７〜図２９を用いて説明する。図２７は半導体装置５１の前駆体５１ｂを示す概略平面図、図２８は図２７で示した半導体装置５１の前駆体５１ｂの概略断面図、図２９は図２７で示した半導体装置５１の前駆体５１ｂの底面図である。
【００６９】
この前駆体５１ｂは、上述した前駆体５１ａとは、テストパッド５９の配置の点で相違する。したがって、この場合においても、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子５８ではなく、テストパッド５９としているので、外部電極端子５８に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００７０】
続いて、基板５３ａの表面全体を封止部で覆い、裏面の外周部に複数のテストパッド５９を配置したＢＧＡ構造の半導体装置５１の前駆体５１ｃについて図３０〜図３２を用いて説明する。図３０は半導体装置５１の前駆体５１ｃを示す概略平面図、図３１は図３０で示した半導体装置５１の前駆体５１ｃの概略断面図、図３２は図３０で示した半導体装置５１の前駆体５１ｃの底面図である。
【００７１】
この前駆体５１ｃは、上述した前駆体５１ｂとは、基板５３ａの表面全体を封止部５２で覆っている点で相違する。したがって、この場合においても、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子５８ではなく、テストパッド５９としているので、外部電極端子５８に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００７２】
次に、本実施の形態で示す半導体装置５１の製造工程について図３３〜図３８を用いて説明する。図３３は、半導体装置５１の前駆体に用いられる基板の概略平面図である。図３４〜図３８は、半導体装置５１の製造工程中における概略断面図である。
【００７３】
図３３に示すように、半導体装置５１が多数個取れるような基板５３ｂを準備する。この基板５３ｂでは、半導体装置５１の前駆体（個片）５１ａの基板５３ａが１２個、すなわち半導体装置５１が１２個取得することができる。この基板５３ｂには、図３３に示すように、複数のマトリクス配置された基板５３ａと、これら基板５３ａを隔てるダイシングライン６１と、基板５３ａ（基板５３ｂ）上に形成された電極端子５７とが形成されている。この基板５３ｂを用いて、例えば複数の基板５３ａを一括に覆う状態で樹脂モールドする一括モールドが施されることとなる。
【００７４】
続いて、図３４に示すように、テストパッド５９、電極端子５７を含む配線が形成された基板５３ｂ上に半導体チップ５４を搭載し、半導体チップ５４上に形成されている電極端子５６と、基板５３ｂ上に形成されている電極端子５７とをボンディングワイヤ５５で接続（ボンディング）する。なお、基板５３ｂへの半導体チップ５４の搭載は、基板５３ｂの半導体チップ５４搭載面に接着剤を塗布し、半導体チップ５４を搭載して接着固定される。
【００７５】
続いて、図３５に示すように、トランスファーモールド用のモールド金型を用いてモールドを行い、半導体チップ５４とボンディングワイヤ５５とを封止樹脂によって封止し、モールド樹脂を硬化させて、封止部５２を形成する。なお、モールド樹脂としては、例えばエポキシ系の熱硬化性樹脂などを用いる。
【００７６】
続いて、図３６に示すように、基板５３ｂの裏面に形成されている接続用電極に、外部電極端子５８を形成する。外部端子電極５８は、例えばボール状の半田からなり、基板５３ｂの半導体チップ５４搭載面を下方に向け、複数の外部電極端子５８を真空吸着保持したボール搭載用治具をその上方に配置し、基板５３ｂの上方から製品領域の接続用電極（パッド）に搭載して形成する。
【００７７】
続いて、図３７に示すように、ダイシングによって、基板５３ｂを分割した半導体装置５１の前駆体５１ａに対してテストを行う。テストを行う際には、まず、前駆体５１ａをソケット６２に配置する。この前駆体５１ａをテスト用ソケット６２に取り付け、テスト装置６４に設置してあるコンタクトピン６３と、テストパッド５９とを接触させて所定のテストを行う。なお、図３７では、コンタクトピン６３は、テスト装置６４に設置されているが、ソケット６２にコンタクトピン６３を配置し、テスト装置６４を用いてテストを行ってもよい。
【００７８】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、したがって外部電極端子の不具合が生じていた。しかし、本実施の形態では、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子ではなく、テストパッドとしているので、外部電極端子に全くダメージを与えずテストを行うことができる。
【００７９】
また、従来、ソケットは、ＢＧＡ構造の半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならなかった。しかし、本実施の形態では、半導体装置の外形（サイズ）、外部電極端子のピッチおよび配置が、その半導体装置（製品）の種類によって異なったとしても、テストパッドと結線される配線パターンを変えることで、ソケットのコンタクトピンの配置を換えることなく、共通のソケットを用いてテストを行うことができる。また、共通のソケットを用いることで、すなわちＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製造コストを低減することができる。
【００８０】
続いて、図３８に示すように、前駆体５１ａから製品領域部をダイシングにより取り出して、半導体装置５１を完成する。上述したようにこの半導体装置５１に対するテストは、外部電極端子５８とコンタクトピン６３とを接触させて行わず、テストパッド５９とコンタクトピン６３とを接触させて行っているので、外部電極端子に全くダメージを与えずテストを行うことができ、これにより半導体装置の製造歩留りを向上することができる。
【００８１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８２】
例えば、前記実施の形態では、外部導電端子にボール状の導電体を用いたＢＧＡ構造の半導体装置に適用した場合について説明したが、外部導電端子にランド状の導電体を用いたＬＧＡ（Land Grid Array）構造の半導体装置としても適用することができる。
【産業上の利用可能性】
【００８３】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の形態１における半導体装置の概略平面図である。
【図２】図１の半導体装置の封止部を省略した概略平面図である。
【図３】図１のＸ−Ｘ線で切断した半導体装置の概略断面図である。
【図４】図１の半導体装置の概略底面図である。
【図５】本実施の形態１における半導体装置の前駆体に用いられる基板の概略平面図である。
【図６】図５の基板に形成されるテストパッドの配置を示す概略平面図である。
【図７】図５の基板に配線パターンの一例を示した概略平面図である。
【図８】図５の基板に配線パターンの一例を示した概略平面図である。
【図９】図５の基板に配線パターンの一例を示した概略平面図である。
【図１０】本発明の実施の形態１における半導体装置の製造工程中における概略断面図である。
【図１１】図１０に続く半導体装置の製造工程中における概略断面図である。
【図１２】図１１に続く半導体装置の製造工程中における概略断面図である。
【図１３】図１２に続く半導体装置の製造工程中における概略断面図である。
【図１４】図１３に続く半導体装置の製造工程中における概略断面図である。
【図１５】図１４に続く半導体装置の製造工程中における概略断面図である。
【図１６】図１５に続く半導体装置の製造工程中における概略断面図である。
【図１７】図１６に続く半導体装置の製造工程中における概略断面図である。
【図１８】図１６に続く半導体装置の製造工程中における概略断面図である。
【図１９】本発明の実施の形態２における半導体装置の概略平面図である。
【図２０】図１９の半導体装置の封止部を省略した概略平面図である。
【図２１】図１９のＸ−Ｘ線で切断した半導体装置の概略断面図である。
【図２２】図１９の半導体装置の概略底面図である。
【図２３】本発明の実施の形態２における半導体装置の前駆体の一例を示す概略平面図である。
【図２４】図２３で示した半導体装置の前駆体の封止部を省略した概略平面図である。
【図２５】図２３で示した半導体装置の前駆体の概略断面図である。
【図２６】図２３で示した半導体装置の前駆体の概略底面図である。
【図２７】実施の形態２における半導体装置の前駆体の一例を示す概略平面図である。
【図２８】図２７の半導体装置の前駆体の概略断面図である。
【図２９】図２７の半導体装置の前駆体の概略底面図である。
【図３０】実施の形態２における半導体装置の前駆体の一例を示す概略平面図である。
【図３１】図３０の半導体装置の前駆体の概略断面図である。
【図３２】図３０の半導体装置の前駆体の概略底面図である。
【図３３】本実施の形態２における半導体装置の前駆体に用いられる基板の概略平面図である。
【図３４】本実施の形態２における半導体装置の製造工程中における概略断面図である。
【図３５】図３４に続く半導体装置の製造工程中における概略断面図である。
【図３６】図３５に続く半導体装置の製造工程中における概略断面図である。
【図３７】図３６に続く半導体装置の製造工程中における概略断面図である。
【図３８】図３７に続く半導体装置の製造工程中における概略断面図である。
【符号の説明】
【００８５】
１ 半導体装置
１ａ 前駆体
１ｂ、１ｃ、１ｄ、１ｅ 半導体装置
２ 半導体チップ
３ 外部電極端子
４、４ａ 基板
５ 電極端子
５ａ パッド（下地電極）
６ インナーリード（リード）
８ 保護膜
９、１０、１１、１２ 開口部
１３ 封止部
１４ 連結部
２０ 開口部
２１ 製品領域
２２ テストパッド
２３ 配線パターン
２４ スプロケットホール
２５ キャピラリ
２６ ワイヤ
２７ 抑え片
３１ ソケット
３２ テスト装置
３３ コンタクトピン
３４ 実装基板
３５ ランド
３６ 絶縁膜
５１ 半導体装置
５１ａ、５１ｂ、５１ｃ 前駆体
５２ 封止部
５３、５３ａ、５３ｂ 基板
５４ 半導体チップ
５５ ボンディングワイヤ
５６ 電極端子
５７ 電極端子
５８ 外部電極端子
５９ テストパッド
６０ 製品領域
６１ ダイシングライン
６２ ソケット
６３ コンタクトピン
６４ テスト装置
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、ＢＧＡ（Ball Grid Array）構造の半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
電子機器の高性能化および小型軽量化に伴い、電子機器に使用される半導体装置には一層の小型化、軽量化および薄型化が求められており、この要求に対応できる半導体装置の一つとして、表面実装型のＢＧＡ構造の半導体装置が知られている。このＢＧＡ構造半導体装置は、ボール状の半田（半田ボール）などの金属部材からなる外部電極端子を、基板の表面または裏面上に複数配列し、基板に搭載される半導体チップと電気的に接続した構造をしている。
【０００３】
このようなＢＧＡ構造半導体装置において、バーンイン試験、電気的特性の測定などの電圧印加（以下、総称してテストという）では、外部電極端子と同じ配置で並べられたコンタクトピン（検査用ピン）群を有する治具（ソケット）が用いられ、直接外部電極端子に、コンタクトピンを接触させて行うことが一般的である（例えば、特許文献１参照）。
【特許文献１】特許第３４３１８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、外部電極端子とコンタクトピンを直接接触させてテストを行う場合、外部電極端子に外傷（ダメージ）を与えるおそれがある。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じる。このため、外部電極端子に不具合が生じ、半導体装置の製造歩留りが低下する。
【０００５】
また、ソケットは、ＢＧＡ構造の半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならない。さらに、今後も半導体装置の高性能化や高集積化により信号の入出力が増加する傾向に対して、異種外形のＢＧＡ構造半導体装置に併せてソケットを用意していたのでは、半導体装置の製造コストが増大してしまう。
【０００６】
本発明の目的は、半導体装置の製造コストを低減させることにある。
【０００７】
また、本発明の他の目的は、半導体装置の製造歩留りを向上させることにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体装置の製造方法は、主面に複数の電極端子を備えた半導体チップを準備する工程と、前記半導体チップを搭載する領域外の領域に形成された複数のテストパッドを備えた基板を準備する工程と、前記電極端子と前記テストパッドとを電気的に接続する配線を前記基板に形成する工程と、前記複数のテストパッドを介して前記半導体チップに電圧を印加する工程と、を有することを特徴とする。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
ＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製造コストを低減することができる。
【００１３】
また、ＢＧＡ構造半導体装置の外部電極端子にダメージを与えずにテストを行うことで、半導体装置の製造歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
本実施の形態では、ＴＡＢ（Tape Automated Bonding）用テープを用いたＢＧＡ（Ball Grid Array）構造の半導体装置に本発明を適用した一例について説明する。
【００１６】
本実施の形態で示す半導体装置１の構造について図１〜図４を用いて説明する。図１は半導体装置１を示す概略平面図、図２は図１の半導体装置１の封止部１３を省略した概略平面図、図３は図１の半導体装置１をＸ−Ｘ線で切断した概略断面図、図４は図１の半導体装置１の底面図である。
【００１７】
本実施の形態で示す半導体装置１は、ファンアウト仕様のＢＧＡ構造の半導体装置である。この半導体装置１は、ＴＡＢ用テープからなる基板４と、基板４に搭載された半導体チップ２と、半導体チップ２の主面に形成された電極端子５と、一端（以下、先端という）が電極端子５と電気的に接続される配線でもあるインナーリード（以下、リードという）６と、先端から延在したリード６と電気的に接続され、基板４に形成された外部電極端子３と、半導体チップ２の主面を覆い保護する封止部１３とを有する。
【００１８】
半導体チップ２は、例えばｐ型の単結晶シリコンからなり、半導体ウエハ（半導体基板）からダイシングされて、分離されたものである。この半導体チップ２には、半導体基板の主面上にＩＣ回路、ＬＳＩ回路を構成する半導体素子などが形成されるとともに、その半導体素子などと接続されているセンターパッド構造の電極端子５が形成されている。なお、図２において半導体チップ２は基板４の裏面側に搭載されているが、説明を容易にするため点線で示されている。
【００１９】
電極端子５は、例えば金により形成され、例えば、半導体素子を駆動するための電力供給用の電源端子およびＧＮＤ端子、半導体素子の動作のタイミングを決めるクロック用の電源端子、この半導体素子の入出力信号を外部回路に出入力させるために半導体チップ２上に形成された入出力用端子などから構成されている。
【００２０】
基板４は、リール状に巻かれたＴＡＢ用テープから切り出されたものであり、そのＴＡＢ用テープは、厚さが５０μｍ程度の絶縁性のテープ（テープ基板）であり、例えばポリイミド樹脂フィルムにより形成されている。この基板４には、その一方の面（上面）に複数のリード６が形成されており、基板４の縁寄り（外周）に形成されているリード６上には、リード６を保護するために絶縁性の保護膜８が形成されている。なお、図１および図２においては保護膜８を省略している。
【００２１】
基板４に形成されるリード６は、プリント配線技術を用いて形成されたプリント配線からなり、銅箔をパターニングして形成され、その表面に金メッキ膜が形成されている。また、保護膜８は、例えば膜厚が２０μｍ程度のソルダーレジスト膜からなり、リード６を保護するとともに、基板４の反りなどの発生を防止する。
【００２２】
また、基板４には、外部電極端子３を形成するために、基板４の縁寄りに各辺に沿って所定のピッチで開口部９が形成されている。この開口部９内では、リード６が横切るように延在している。この開口部９内に存在するリード６は、外部電極端子３を形成するためのパッドとなる。このリード６からなるパッドに外部電極端子３が形成されており、例えばボール状の半田（半田ボール）などの金属部材からなる。なお、このリード６からなるパッドの上下（表裏）面には、メッキ膜が形成されている。すなわち、パッドの下面に外部電極端子３を形成し易くするため、および半導体装置１を積層して使用する場合に上段の半導体装置の外部電極端子をリード６の上面に接続し易くするために、パッドの上下面には、メッキ膜が形成されている。
【００２３】
また、基板４の中央部には、細長の開口部（デバイス孔）１０が設けられており、リード６は、その先端を開口部１０内に突出させている。そして、これらリード６の先端は、センターパッド構造の半導体チップ２の各電極端子５と接続されている。また、開口部１０の両側には開口部１０に沿って開口部１１が設けられている。また、開口部９の内側であり、かつ基板４に固定された半導体チップ２の外側には、矩形枠状の開口部（スリット）１２が設けられている。
【００２４】
この開口部１２は、基板４の各辺に沿って直線的に延在し、その幅は例えば５００μｍ程度である。この開口部１２により、基板４は、開口部１２の内側の部分（内部、製品領域部）と、外側の部分（外部、製品領域外部）に分けられている。よって、半導体チップ２が搭載されることとなる内部は、開口部１２と開口部１２間の連結部１４を介して外部に支持されている。
【００２５】
また、この開口部１２は、半導体装置１の製造の各段階または製造後、基板４自体、または基板４を含む半導体装置を構成する部材に応力、熱ストレスが加わった際、ストレスを基板４の内側領域と外側領域で分断して解消させて基板４を含む部分が反りなどを起こさせない作用をするために設けられる。また、開口部１２は樹脂封止を行う際、樹脂の外側（開口部１２の外側）へ流出を停止させる働きをも兼ねるものである。
【００２６】
開口部１２内側の基板４に選択的に設けられた開口部１１は、樹脂（ポリイミド樹脂）である基板４と導体（銅箔）で形成されるリード６の熱膨張係数の違いによる反りなどを分断し低減するためのものである。
【００２７】
各開口部９を延在するリード（配線）６は、必要に応じて屈曲し、その一方の先端（内端）を開口部１０のいずれかの長辺から開口部１０内に突出延在させ、他方は、基板４の外縁にまで到達させた構造になっている。なお、半導体装置１のリード６の他方が基板４の外縁まで延在するのは、半導体装置１の前駆体において後述するテストパッド（検査用パッド）とリード６とが接続されていたところ、半導体装置１を成形するにあたって前駆体からテストパッドをダイシングなどにより取り除いたためである。
【００２８】
半導体チップ２の電極端子５を設けた主面側には絶縁性の樹脂で封止部１３が形成されている。この封止部１３は、半導体チップ２の主面側の基板４、リード６を覆う構造となっている。封止部１３は開口部１２の内側の領域全体を覆い、開口部１０および開口部１１をも封止する構造になっている。
【００２９】
次に、半導体装置１の前駆体（個片）に用いられる基板４ａについて図５〜図９を用いて説明する。図５は基板４ａを示す概略平面図であり、図６は基板４ａに形成されるテストパッド（検査用パッド）２２の配置を示す概略平面図であり、図７〜図９はテストパッド２２と開口部９とを接続（結線）した配線パターン２３を示す概略平面図である。なお、配線パターン２３には上述したリード６が含まれる。
【００３０】
図５に示す基板４ａは、リール状に巻かれたＴＡＢ用テープから切り出されたものであり、上述した半導体装置１の基板４を構成する。また、ＴＡＢ用テープは、厚さが５０μｍ程度の絶縁性のテープ（テープ基板）であり、例えばポリイミド樹脂フィルムにより形成されている。したがって、基板４ａは、連続的にリール状に巻かれたＴＡＢ用テープから切断した状態であり、例えばその形状は図５に示すように短冊状である。
【００３１】
この基板４ａには、上述した半導体装置１が形成される製品領域２１（図中、点線で囲まれた領域）と、テストパッド２２、スプロケットホール２４、開口部２０および配線パターン２３が形成されている領域（製品領域２１を除く領域、以下、テスト用領域と称する）がある。
【００３２】
テストパッド２２は、短冊状の基板４ａの長手方向に沿って、その両端にそれぞれ例えば３０パッド（合計６０パッド）が所定間隔で配置されている。このテストパッド２２は半導体装置１のバーンイン試験、電気的特性の測定などの電圧印加（総称して、テストという）時において、テストパッド２２と同じ配置で並べられたコンタクトピン（検査用ピン）群を有する治具（ソケット）のコンタクトピンと接触させるために設けられたものである。よって、テストパッド２２は、導電体からなり、例えば上述したリード６（配線パターン２３）と同様にプリント配線技術を用いて形成されたプリント配線からなり、銅箔をパターニングして形成され、その表面に金メッキ膜が形成されている。
【００３３】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、さらに外部電極端子に不具合が生じ、半導体装置の信頼性が低下していた。しかし、本実施の形態では、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子ではなく、テストパッド２２としているので、外部電極端子に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００３４】
配線パターン２３には、上述した半導体装置１のリード６が含まれる。そのリード６については上述したので、ここでは、外部電極端子が形成される開口部９からテストパッド２２にかかる配線パターン２３について説明する。
【００３５】
配線パターン２３は、一方（先端）が半導体チップの電極端子と接続する位置に配置され、他方が配線パターン２３の先端から延在する方向に開口部９を介してテストパッド２２と電気的に接続されている。このため、配線パターン２３は、製品領域２１内およびテスト用領域に形成されることとなる。
【００３６】
すなわち、配線パターン２３は、基板４ａに固定して配置されているテストパッド２２と、半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置によって配置が決定される開口部９とを、電気的に接続する。したがって、半導体装置の外形、ピンピッチおよび配置が異なる異種外形の半導体装置により、基板４ａに形成される開口部９の配置が異なったとしても、配線パターン２３を変形して形成することで、基板４ａに固定のテストパッド２２と、半導体チップの電極端子と電気的に接続することができる。なお、図５において、テストパッド２２と接続されない配線パターン２３も存在するのは、配線パターン２３を配置する目的が、半導体チップ上の電極端子と接続するためであり、その電極端子と対応しないテストパッド２２には、結線する配線パターン２３を形成する必要がないからである。
【００３７】
また、基板４ａには、その短手方向に沿って、その両側に一定間隔で形成されるスプロケットホール２４を有しており、このスプロケットホール２４にスプロケット歯車が噛み合って、リールを構成する基板４ａがピッチ送りされる。
【００３８】
また、基板４ａには、製品領域２１とテスト領域との境であり、かつ、製品領域の各角部に対応する部分には、直角に屈折する開口部２０が設けられている。半導体装置製造の最終段階で、開口部２０間の連結部を切断することによって、上述した半導体装置１を製造することができる。
【００３９】
図６は、図５で示した基板４ａに形成されているテストパッド２２を示す概略平面図である。なお、図中、テストパッド２２に記載されているＶＤＤ、ＣＬＫなどの記号は、半導体装置の端子の機能を示す一般的な略称であり、例えば、半導体素子を駆動するための電力供給用の電源端子ＶＤＤ、半導体素子の動作のタイミングを決めるクロック用の電源端子ＣＬＫなどである。
【００４０】
上述したように、テストパッド２２は短冊状の基板４ａの長手方向に沿って、その両側にそれぞれ例えば３０パッド（合計６０パッド）が所定間隔で配置されている。このテストパッド２２を基板４ａ上の決められた位置に配置することで、テスト時に用いるソケットのコンタクトピンの配置を共通化することができる。すなわち、半導体装置の外形（サイズ）、外部電極端子のピッチおよび配置から決定される開口部９の配置が、その半導体装置（製品）の種類によって異なったとしても、テストパッド２２と結線される配線パターン２３を変えることで、ソケットのコンタクトピンの配置を換えることなく、共通のソケットを用いてテストを行うことができる。また、共通のソケットを用いることで、すなわちＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製品コストを低減することができる。
【００４１】
図７〜図９は、基板４ａ上に形成された配線パターン２３の一例を示す概略平面図である。なお、テストパッド２２および開口部９に記載されているＶＤＤ、ＣＬＫなどの記号は、半導体装置の端子の機能を示す一般的な略称である。
【００４２】
図７は、製品（半導体装置）のサイズが１２ｍｍ×１２ｍｍ程度、外部電極端子のピッチ（ピンピッチ）が０．６５ｍｍ程度および外部電極端子の数（ピン数）が６４ピンの場合の、配線パターン２３を示している。図８及び図９は、製品のサイズが１０ｍｍ×１０ｍｍ程度、ピンピッチが０．５０ｍｍ程度およびピン数が７２ピンの場合の、配線パターン２３を示している。なお、図８と図９の違いは、テスト項目の違いにより、配線パターン２３を変形させている点である。
【００４３】
従来、ソケットは、ＢＧＡ構造の半導体装置の外形、ピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならなかった。しかし、本実施の形態で示すように、ＢＧＡ構造の半導体装置の外形、ピンピッチおよび配置が異なっても、テストパッド２２の配置さえ共通化しておけば、テストパッド２２と接触するコンタクトピンの位置を変えずに、共通化したソケットでテストを行うことができる。
【００４４】
また、テスト項目が異なる半導体装置においても、そのテスト項目に必要な半導体チップの電極端子に電圧を印加できるように、配線パターン２３を変形させるだけで、共通化したソケットでテストを行うことができる。
【００４５】
次に、本実施の形態で示す半導体装置１の製造工程について図１０〜図１８を用いて説明する。図１０〜図１８は、半導体装置の製造工程中における概略断面図である。
【００４６】
まず、半導体基板の主面上にＩＣ回路、ＬＳＩ回路を構成する半導体素子などが形成されるとともに、その半導体素子などと接続されているセンターパッド構造の電極端子５が形成された半導体チップ２を準備する。
【００４７】
図１０では、半導体チップ２の主面に突起状の電極端子（突起電極、バンプ電極）５を形成するときの概略断面図を示している。図１０の左図に示すように、半導体チップ２の主面に形成されている下地電極５ａ上で、キャピラリ２５で保持した例えば金からなるワイヤ２６の先端を超音波接続する。すなわち、ワイヤ２６の先端を放電などによって球状化しておき、この球状化部分を圧接と超音波振動とにより下地電極５ａに擦りつけて接続し、次いでワイヤ２６を引っ張り、接続近傍で切断する。その後、図１０の右図に示すように、下地電極５ａ上の接続部分を抑え片２７で押し潰して突起電極すなわち電極端子５を形成する。なお、電極端子５には、下地電極５ａが含まれる。
【００４８】
次に、図１１に示すように、厚さ５０μｍ程度のポリイミド樹脂フィルムで形成されたＴＡＢ用テープから構成されている基板４ａを準備する。この基板４ａは、リール状に巻かれているが、各工程で解き出されることとなる。
【００４９】
続いて、開口部９〜１２を形成した基板４ａの一方の面または他方の面に厚さ１２μｍ程度の接着剤で厚さ３５μｍ程度の銅箔を接着し、その後銅箔を所望のパターンにエッチングして、リード６を含む配線パターン２３を形成する。配線パターン２３は、図５で示したように、リード６の先端から外部電極端子３（開口部９のリード６）へ、また外部電極端子３からテストパッド２２へと、結線される。上述したように、それぞれの半導体装置（製品）のサイズ、外部電極端子のピッチおよび配置が異なった製品に対応した配線パターン２３を形成することで、テスト用のソケットを共通化してテスト時に使用することができる。なお、後述するボンディング工程を行う前は、開口部１０に突出するリード６は平坦になっている。
【００５０】
続いて、開口部１２から半導体チップが搭載される方向とは反対方向の領域の基板４ａ上に、リード６を基板４ａと挟むように絶縁性の保護膜８を形成する。
【００５１】
続いて、図１２に示すように、リール状に巻かれた基板４ａを解き出し、半導体チップ２を基板４ａに搭載した後、リード６の先端を半導体チップ２の電極端子５と接続（インナーリードボンディング：ＩＬＢ、ボンディング）する。すなわち、リール状に巻かれたリード６を備えた基板４ａを解き出し、この基板４ａの下方に半導体チップ２を位置決めし、基板４ａの上方から接続工具を降下させてリード６の先端を電極端子５に圧接して接続する。次いで、ボンディングが行われた基板４ａを、巻き取り用のリールに巻き取る。
【００５２】
続いて、図１３に示すように、リール状に巻かれた基板４ａを解き出し、半導体チップ２の主面を覆うように、絶縁性の樹脂を滴下塗布（ポッティング）し、塗布した樹脂をベークして硬化させて封止部１３を形成する。基板４ａに滴下塗布された樹脂は、基板４ａの上面上を広がるとともに、開口部１０及び開口部１１から落ちて半導体チップ２の主面上に広がる。基板４ａ上を広がる樹脂は表面張力の作用から開口部１２の内縁で停止する。開口部１２と開口部１２の間の連結部は、その幅が短いため、樹脂の表面張力によって開口部１２の内周縁に対応する部分で停止する。ここで停止しない樹脂も開口部１２の外周縁に対応する部分で停止する。半導体チップ２の主面上の樹脂も半導体チップ２の外周縁から基板４ａの開口部１２の内周縁に掛かる部分で停止する。このような樹脂の広がりの程度は、ディスペンサによる塗布量及び樹脂の粘度によって決まるので、適当に選択する。次いで、封止部１３が形成された基板４ａを、巻き取り用のリールに巻き取る。
【００５３】
次に、図１４に示すように、リールから解き出された基板４ａに外部電極端子３を形成する。外部電極端子３の形成では、ボール付けを行う基板４ａの面を上方にし、ボール付けをおこなって外部電極端子（バンプ電極）３を形成した後、フラックス等を除去するための洗浄が行われる。次いで、外部電極端子３が形成された基板４ａを、巻き取り用のリールに巻き取る。
【００５４】
次に、図１５に示すように、リール状に巻かれた基板４ａを所定間隔で切断して半導体装置の前駆体（個片）１ａとした後、この前駆体１ａをテスト用ソケット３１に取り付け、テスト装置３２に設置してあるコンタクトピン３３と、テストパッド２２とを接触させて所定のテストを行う。なお、図１５では、コンタクトピン３３は、テスト装置３２に設置されているが、ソケット３１にコンタクトピン３３を配置し、テスト装置３２を用いてテストを行ってもよい。
【００５５】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、したがって外部電極端子の不具合が生じていた。しかし、本実施の形態では、テストを行う際に、コンタクトピン３３と接触させる端子が、外部電極端子ではなく、テストパッド２２としているので、外部電極端子に全くダメージを与えずテストを行うことができる。
【００５６】
また、従来、ソケットは、ＢＧＡ構造の半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならなかった。しかし、本実施の形態では、半導体装置の外形（サイズ）、外部電極端子のピッチおよび配置から決定される開口部９の配置が、その半導体装置（製品）の種類によって異なったとしても、テストパッド２２と結線される配線パターン２３を変えることで、ソケットのコンタクトピン３３の配置を換えることなく、共通のソケットを用いてテストを行うことができる。また、共通のソケットを用いることで、すなわちＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製造コストを低減することができる。
【００５７】
続いて、図１６に示すように、基板４ａからテストパッド２２を含む領域（テスト領域）を除去し（基板４ａは、半導体装置１の基板４となる）、半導体装置１を成形（完成）する。この半導体装置１に対するテストは、従来のように、外部電極端子とコンタクトピンとを接触させて行わず、テストパッド２２とコンタクトピン３３とを接触させて行っているので、外部電極端子に全くダメージを与えずテストを行うことができ、これにより半導体装置１の製造歩留りを向上することができる。
【００５８】
続いて、この半導体装置１は、図１７に示すように、実装基板３４に実装される。実装基板３４の上面には、半導体装置１の外部電極端子３に対応してランド３５が設けられている。また、実装基板３４のランド３５が設けられていない上面は絶縁膜３６で覆われている。そこで、実装基板３４に半導体装置１を実装するには、半導体装置１を下面の各外部電極端子３が実装基板３４のランド３５上に重なるように載置した後、ランド３５の表面にあらかじめ設けておいた半田等を再溶融（リフロー）して外部電極端子３をランド３５に電気的に接続する。
【００５９】
また、図１８に示すように、半導体装置１を４段に積層接続した構造とすることもできる。すなわち、４個の半導体装置１ｂ〜１ｅを準備した後、半導体装置１ｂ上に半導体装置１ｃを載置する。次いで、半導体装置１ｃ上に半導体装置１ｄを載置する。次いで、半導体１ｄ上に半導体装置１ｅを載置する。この積層時、上段側の半導体装置の外部電極端子３を下段側の半導体装置の開口部９に延在するリード６に重なるように位置決めして積層する。その後、リフローによってリード６とその上の外部電極端子３を電気的に接続して半導体装置を製造することができる。
【００６０】
（実施の形態２）
本実施の形態では、ガラスエポキシ銅張積層板を用いたＢＧＡ（Ball Grid Array）構造の半導体装置に本発明を適用した一例について説明する。なお、実施の形態１では、基板にＴＡＢ用テープを用いたが、本実施の形態では、基板にガラスエポキシ銅張積層板を用いる点で相違する。以下は、この相違を中心に説明する。
【００６１】
本実施の形態で示す半導体装置５１の構造について図１９〜図２２を用いて説明する。図１９は半導体装置５１を示す概略平面図、図２０は図１９の半導体装置５１の封止部５２を省略した概略平面図、図２１は図１９の半導体装置５１をＸ−Ｘ線で切断した概略断面図、図２２は図１９の半導体装置５１の底面図である。
【００６２】
本実施の形態で示す半導体装置５１は、ガラスエポキシ銅張積層板からなる基板５３と、基板５３の一方の面（表面）に搭載された半導体チップ５４と、基板５３の他方の面（裏面）にグリッド状に配置、形成された外部電極端子５８と、半導体チップ５４の主面に形成された電極端子５６と、基板５３の表面上に形成された電極端子５７と、電極端子５６と電極端子５７とを電気的に接続するボンディングワイヤ５５と、基板５３の表面上に搭載された半導体チップ５４を覆う封止部５２とを有する。詳細については、以下に示す半導体装置５１の前駆体５１ａ、５１ｂ、５１ｃと併せて説明する。
【００６３】
まず、半導体装置５１の前駆体５１ａについて図２３〜図２６を用いて説明する。図２３は半導体装置５１の前駆体５１ａを示す概略平面図、図２４は図２３で示した半導体装置５１の前駆体５１ａの封止部５２を省略した概略平面図、図２５は図２３で示した半導体装置５１の前駆体５１ａの概略断面図、図２６は図２３で示した半導体装置５１の前駆体５１ａの底面図である。
【００６４】
前駆体５１ａは、基板５３ａと、基板５３ａの一方の面（表面）に形成された封止部５２と、基板５３ａの表面の外周側に配置されたテストパッド５９と、基板５３の他方の面（裏面）にアレイ状に配置、形成された外部電極端子５８とを有する。この前駆体５１ａから、製品領域６０（図中、点線で囲まれた領域）以外の不要な領域（テスト領域）を、例えばダイシングして取り除くことにより半導体装置５１が成形されることとなる。
【００６５】
さらに、前駆体５１ａは、基板５３ａの表面上に搭載された半導体チップ５４と、半導体チップ５４上に形成された電極端子５６と基板５３ａ上の電極端子５７とを電気的に接続するボンディングワイヤ５５とが、封止部５２によって封止されている。
【００６６】
この電極端子５７と、テストパッド５９とは、図示しないが配線（配線パターン）によって電気的に接続されている。この配線は、基板５３ａの表面上、裏面上あるいは基板５３ａが多層基板であれば基板内に形成されることとなる。なお、基板５３ａの裏面または基板内に形成されている配線と電極端子５７との接続の際には、スルーホール（図示せず）を介して接続される。したがって、電極端子５６とテストパッド５９とが電気的に接続されてさえいれば、配線パターンの形状はどんな形状であっても良いこととなる。
【００６７】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、さらに外部電極端子に不具合が生じ、半導体装置の信頼性が低下していた。しかし、本実施の形態では、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子５８ではなく、テストパッド５９としているので、外部電極端子５８に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００６８】
続いて、基板５３ａの表面とは反対の面（裏面）の外周部に複数のテストパッド５９を配置したＢＧＡ構造の半導体装置５１の前駆体５１ｂについて図２７〜図２９を用いて説明する。図２７は半導体装置５１の前駆体５１ｂを示す概略平面図、図２８は図２７で示した半導体装置５１の前駆体５１ｂの概略断面図、図２９は図２７で示した半導体装置５１の前駆体５１ｂの底面図である。
【００６９】
この前駆体５１ｂは、上述した前駆体５１ａとは、テストパッド５９の配置の点で相違する。したがって、この場合においても、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子５８ではなく、テストパッド５９としているので、外部電極端子５８に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００７０】
続いて、基板５３ａの表面全体を封止部で覆い、裏面の外周部に複数のテストパッド５９を配置したＢＧＡ構造の半導体装置５１の前駆体５１ｃについて図３０〜図３２を用いて説明する。図３０は半導体装置５１の前駆体５１ｃを示す概略平面図、図３１は図３０で示した半導体装置５１の前駆体５１ｃの概略断面図、図３２は図３０で示した半導体装置５１の前駆体５１ｃの底面図である。
【００７１】
この前駆体５１ｃは、上述した前駆体５１ｂとは、基板５３ａの表面全体を封止部５２で覆っている点で相違する。したがって、この場合においても、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子５８ではなく、テストパッド５９としているので、外部電極端子５８に全くダメージを与えずテストを行うことができ、それにより半導体装置の信頼性を向上することができる。
【００７２】
次に、本実施の形態で示す半導体装置５１の製造工程について図３３〜図３８を用いて説明する。図３３は、半導体装置５１の前駆体に用いられる基板の概略平面図である。図３４〜図３８は、半導体装置５１の製造工程中における概略断面図である。
【００７３】
図３３に示すように、半導体装置５１が多数個取れるような基板５３ｂを準備する。この基板５３ｂでは、半導体装置５１の前駆体（個片）５１ａの基板５３ａが１２個、すなわち半導体装置５１が１２個取得することができる。この基板５３ｂには、図３３に示すように、複数のマトリクス配置された基板５３ａと、これら基板５３ａを隔てるダイシングライン６１と、基板５３ａ（基板５３ｂ）上に形成された電極端子５７とが形成されている。この基板５３ｂを用いて、例えば複数の基板５３ａを一括に覆う状態で樹脂モールドする一括モールドが施されることとなる。
【００７４】
続いて、図３４に示すように、テストパッド５９、電極端子５７を含む配線が形成された基板５３ｂ上に半導体チップ５４を搭載し、半導体チップ５４上に形成されている電極端子５６と、基板５３ｂ上に形成されている電極端子５７とをボンディングワイヤ５５で接続（ボンディング）する。なお、基板５３ｂへの半導体チップ５４の搭載は、基板５３ｂの半導体チップ５４搭載面に接着剤を塗布し、半導体チップ５４を搭載して接着固定される。
【００７５】
続いて、図３５に示すように、トランスファーモールド用のモールド金型を用いてモールドを行い、半導体チップ５４とボンディングワイヤ５５とを封止樹脂によって封止し、モールド樹脂を硬化させて、封止部５２を形成する。なお、モールド樹脂としては、例えばエポキシ系の熱硬化性樹脂などを用いる。
【００７６】
続いて、図３６に示すように、基板５３ｂの裏面に形成されている接続用電極に、外部電極端子５８を形成する。外部端子電極５８は、例えばボール状の半田からなり、基板５３ｂの半導体チップ５４搭載面を下方に向け、複数の外部電極端子５８を真空吸着保持したボール搭載用治具をその上方に配置し、基板５３ｂの上方から製品領域の接続用電極（パッド）に搭載して形成する。
【００７７】
続いて、図３７に示すように、ダイシングによって、基板５３ｂを分割した半導体装置５１の前駆体５１ａに対してテストを行う。テストを行う際には、まず、前駆体５１ａをソケット６２に配置する。この前駆体５１ａをテスト用ソケット６２に取り付け、テスト装置６４に設置してあるコンタクトピン６３と、テストパッド５９とを接触させて所定のテストを行う。なお、図３７では、コンタクトピン６３は、テスト装置６４に設置されているが、ソケット６２にコンタクトピン６３を配置し、テスト装置６４を用いてテストを行ってもよい。
【００７８】
従来は、外部電極端子とコンタクトピンを直接接触させてテストを行っており、外部電極端子に外傷（ダメージ）を与えるおそれがあった。特にバーンイン試験では高温にするため、そのダメージは大きくなり、端子が変形するなどの問題が生じ、したがって外部電極端子の不具合が生じていた。しかし、本実施の形態では、テストを行う際に、コンタクトピンと接触させる端子が、外部電極端子ではなく、テストパッドとしているので、外部電極端子に全くダメージを与えずテストを行うことができる。
【００７９】
また、従来、ソケットは、ＢＧＡ構造の半導体装置の外形（サイズ）、外部電極端子のピンピッチおよび配置が異なる複数の異種外形のＢＧＡ構造半導体装置に併せて、それぞれ用意しなければならなかった。しかし、本実施の形態では、半導体装置の外形（サイズ）、外部電極端子のピッチおよび配置が、その半導体装置（製品）の種類によって異なったとしても、テストパッドと結線される配線パターンを変えることで、ソケットのコンタクトピンの配置を換えることなく、共通のソケットを用いてテストを行うことができる。また、共通のソケットを用いることで、すなわちＢＧＡ構造半導体装置のテスト環境を共通化することで、半導体装置の製造コストを低減することができる。
【００８０】
続いて、図３８に示すように、前駆体５１ａから製品領域部をダイシングにより取り出して、半導体装置５１を完成する。上述したようにこの半導体装置５１に対するテストは、外部電極端子５８とコンタクトピン６３とを接触させて行わず、テストパッド５９とコンタクトピン６３とを接触させて行っているので、外部電極端子に全くダメージを与えずテストを行うことができ、これにより半導体装置の製造歩留りを向上することができる。
【００８１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８２】
例えば、前記実施の形態では、外部導電端子にボール状の導電体を用いたＢＧＡ構造の半導体装置に適用した場合について説明したが、外部導電端子にランド状の導電体を用いたＬＧＡ（Land Grid Array）構造の半導体装置としても適用することができる。
【産業上の利用可能性】
【００８３】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の形態１における半導体装置の概略平面図である。
【図２】図１の半導体装置の封止部を省略した概略平面図である。
【図３】図１のＸ−Ｘ線で切断した半導体装置の概略断面図である。
【図４】図１の半導体装置の概略底面図である。
【図５】本実施の形態１における半導体装置の前駆体に用いられる基板の概略平面図である。
【図６】図５の基板に形成されるテストパッドの配置を示す概略平面図である。
【図７】図５の基板に配線パターンの一例を示した概略平面図である。
【図８】図５の基板に配線パターンの一例を示した概略平面図である。
【図９】図５の基板に配線パターンの一例を示した概略平面図である。
【図１０】本発明の実施の形態１における半導体装置の製造工程中における概略断面図である。
【図１１】図１０に続く半導体装置の製造工程中における概略断面図である。
【図１２】図１１に続く半導体装置の製造工程中における概略断面図である。
【図１３】図１２に続く半導体装置の製造工程中における概略断面図である。
【図１４】図１３に続く半導体装置の製造工程中における概略断面図である。
【図１５】図１４に続く半導体装置の製造工程中における概略断面図である。
【図１６】図１５に続く半導体装置の製造工程中における概略断面図である。
【図１７】図１６に続く半導体装置の製造工程中における概略断面図である。
【図１８】図１６に続く半導体装置の製造工程中における概略断面図である。
【図１９】本発明の実施の形態２における半導体装置の概略平面図である。
【図２０】図１９の半導体装置の封止部を省略した概略平面図である。
【図２１】図１９のＸ−Ｘ線で切断した半導体装置の概略断面図である。
【図２２】図１９の半導体装置の概略底面図である。
【図２３】本発明の実施の形態２における半導体装置の前駆体の一例を示す概略平面図である。
【図２４】図２３で示した半導体装置の前駆体の封止部を省略した概略平面図である。
【図２５】図２３で示した半導体装置の前駆体の概略断面図である。
【図２６】図２３で示した半導体装置の前駆体の概略底面図である。
【図２７】実施の形態２における半導体装置の前駆体の一例を示す概略平面図である。
【図２８】図２７の半導体装置の前駆体の概略断面図である。
【図２９】図２７の半導体装置の前駆体の概略底面図である。
【図３０】実施の形態２における半導体装置の前駆体の一例を示す概略平面図である。
【図３１】図３０の半導体装置の前駆体の概略断面図である。
【図３２】図３０の半導体装置の前駆体の概略底面図である。
【図３３】本実施の形態２における半導体装置の前駆体に用いられる基板の概略平面図である。
【図３４】本実施の形態２における半導体装置の製造工程中における概略断面図である。
【図３５】図３４に続く半導体装置の製造工程中における概略断面図である。
【図３６】図３５に続く半導体装置の製造工程中における概略断面図である。
【図３７】図３６に続く半導体装置の製造工程中における概略断面図である。
【図３８】図３７に続く半導体装置の製造工程中における概略断面図である。
【符号の説明】
【００８５】
１ 半導体装置
１ａ 前駆体
１ｂ、１ｃ、１ｄ、１ｅ 半導体装置
２ 半導体チップ
３ 外部電極端子
４、４ａ 基板
５ 電極端子
５ａ パッド（下地電極）
６ インナーリード（リード）
８ 保護膜
９、１０、１１、１２ 開口部
１３ 封止部
１４ 連結部
２０ 開口部
２１ 製品領域
２２ テストパッド
２３ 配線パターン
２４ スプロケットホール
２５ キャピラリ
２６ ワイヤ
２７ 抑え片
３１ ソケット
３２ テスト装置
３３ コンタクトピン
３４ 実装基板
３５ ランド
３６ 絶縁膜
５１ 半導体装置
５１ａ、５１ｂ、５１ｃ 前駆体
５２ 封止部
５３、５３ａ、５３ｂ 基板
５４ 半導体チップ
５５ ボンディングワイヤ
５６ 電極端子
５７ 電極端子
５８ 外部電極端子
５９ テストパッド
６０ 製品領域
６１ ダイシングライン
６２ ソケット
６３ コンタクトピン
６４ テスト装置
【特許請求の範囲】
【請求項１】
（ａ）主面に複数の電極端子を備えた半導体チップを準備する工程と、
（ｂ）前記半導体チップを搭載する領域外の領域に形成された複数のテストパッドと、前記電極端子と前記テストパッドとを電気的に接続する配線と、を備えた基板を準備する工程と、
（ｃ）前記複数のテストパッドを介して前記半導体チップに、電圧を印加する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
（ｄ）前記（ｃ）工程後に、前記複数のテストパッドを前記基板から取り除く工程を、更に有することを特徴とする半導体装置の製造方法。
【請求項３】
（ａ１）主面に複数の第１電極端子を備えた第１半導体チップを準備する工程と、
（ｂ１）前記第１半導体チップを搭載する領域外の領域に形成された複数の第１テストパッドと、前記第１電極端子と前記第１テストパッドとを電気的に接続する第１配線と、を備えた第１基板を準備する工程と、
（ｃ１）前記第１テストパッドを介して前記第１半導体チップに、電圧を印加する工程と、
（ａ２）主面に複数の第２電極端子を備えた第２半導体チップを準備する工程と、
（ｂ２）前記第２半導体チップを搭載する領域外の領域に形成され、前記複数の第１テストパッドと配置を共通にした複数の第２テストパッドと、前記第２電極端子と前記第２テストパッドとを電気的に接続する第２配線と、を備えた第２基板を準備する工程と、
（ｃ２）前記第２テストパッドを介して前記第２半導体チップに、電圧を印加する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
（ｄ１）前記（ｃ１）工程後に、前記複数の第１テストパッドを前記第１基板から取り除く工程と、
（ｄ２）前記（ｃ２）工程後に、前記複数の第２テストパッドを前記第２基板から取り除く工程と、を更に有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記基板は、ポリイミドテープまたはガラスエポキシ銅張積層板であることを特徴とする半導体装置の製造方法。
【請求項１】
（ａ）主面に複数の電極端子を備えた半導体チップを準備する工程と、
（ｂ）前記半導体チップを搭載する領域外の領域に形成された複数のテストパッドと、前記電極端子と前記テストパッドとを電気的に接続する配線と、を備えた基板を準備する工程と、
（ｃ）前記複数のテストパッドを介して前記半導体チップに、電圧を印加する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
（ｄ）前記（ｃ）工程後に、前記複数のテストパッドを前記基板から取り除く工程を、更に有することを特徴とする半導体装置の製造方法。
【請求項３】
（ａ１）主面に複数の第１電極端子を備えた第１半導体チップを準備する工程と、
（ｂ１）前記第１半導体チップを搭載する領域外の領域に形成された複数の第１テストパッドと、前記第１電極端子と前記第１テストパッドとを電気的に接続する第１配線と、を備えた第１基板を準備する工程と、
（ｃ１）前記第１テストパッドを介して前記第１半導体チップに、電圧を印加する工程と、
（ａ２）主面に複数の第２電極端子を備えた第２半導体チップを準備する工程と、
（ｂ２）前記第２半導体チップを搭載する領域外の領域に形成され、前記複数の第１テストパッドと配置を共通にした複数の第２テストパッドと、前記第２電極端子と前記第２テストパッドとを電気的に接続する第２配線と、を備えた第２基板を準備する工程と、
（ｃ２）前記第２テストパッドを介して前記第２半導体チップに、電圧を印加する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
（ｄ１）前記（ｃ１）工程後に、前記複数の第１テストパッドを前記第１基板から取り除く工程と、
（ｄ２）前記（ｃ２）工程後に、前記複数の第２テストパッドを前記第２基板から取り除く工程と、を更に有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記基板は、ポリイミドテープまたはガラスエポキシ銅張積層板であることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【公開番号】特開２００６−７１５０８（Ｐ２００６−７１５０８Ａ）
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願番号】特願２００４−２５６２５４（Ｐ２００４−２５６２５４）
【出願日】平成１６年９月２日（２００４．９．２）
【出願人】（０００１００９９７）株式会社アキタ電子システムズ (41)
【Ｆターム（参考）】
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願日】平成１６年９月２日（２００４．９．２）
【出願人】（０００１００９９７）株式会社アキタ電子システムズ (41)
【Ｆターム（参考）】
[ Back to top ]