半導体装置の製造方法
【課題】半導体装置の微細化・高密度化されたビアや配線を高精度で形成する。
【解決手段】支持基板1の一方の面側に半導体チップ2a,2bを配置し、その支持基板1を他方の面側から研削し、研削した支持基板1を絶縁膜として用い、そこにフォトリソグラフィ技術を用いてビアホール6を形成する。その後、ビアホール6に導電材料を埋め込んでビアを形成し、さらにその上層にビアに接続される配線を形成していく。支持基板1の平坦な表面を露光時の表面とすることにより、高精度でビアホール6を形成し、そこにビアを形成することが可能になる。また、その支持基板1の上層には高精度で配線を形成することが可能になる。
【解決手段】支持基板1の一方の面側に半導体チップ2a,2bを配置し、その支持基板1を他方の面側から研削し、研削した支持基板1を絶縁膜として用い、そこにフォトリソグラフィ技術を用いてビアホール6を形成する。その後、ビアホール6に導電材料を埋め込んでビアを形成し、さらにその上層にビアに接続される配線を形成していく。支持基板1の平坦な表面を露光時の表面とすることにより、高精度でビアホール6を形成し、そこにビアを形成することが可能になる。また、その支持基板1の上層には高精度で配線を形成することが可能になる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、半導体チップを備える半導体装置の製造方法に関する。
【背景技術】
【0002】
コンピュータ等をはじめとする各種電気機器には、複数の半導体チップを1枚の基板に搭載して一定の機能を実現するマルチ・チップ・モジュール(Multi Chip Module,MCM)が広く利用されている。近年では、様々な機能やサイズの半導体チップがMCMに搭載されるようになってきている。
【0003】
MCMの形成に関しては、基板上の複数の半導体チップを被覆する絶縁膜を研磨し、その研磨後の絶縁膜に、フォトリソグラフィ技術を用いて、各半導体チップに接続する導電部を形成する技術等が知られている(例えば、特許文献1参照。)。このほか、基板上の粘着シートに接着した複数の半導体チップを封止した後、その基板及び粘着シートを除去することで、複数の半導体チップの表面位置を揃え、それらの半導体チップに導電部を接続する技術等も知られている(例えば、特許文献2〜4参照。)。また、導電部を備えた基板と半導体チップとを、それぞれに形成した位置合せマークを利用して接続するMCMの形成技術等も知られている(例えば、特許文献5参照。)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−274315号公報
【特許文献2】特開2002−120132号公報
【特許文献3】特開2002−110714号公報
【特許文献4】特開2005−294444号公報
【特許文献5】特開2004−079693号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
MCMのほか、半導体チップを備えた半導体装置の形成にあっては、半導体チップの微細化や高密度化に対応するために、半導体チップに接続する導電部、或いは複数の半導体チップ間を接続する導電部を、高精度で形成することが重要になる。しかし、平面サイズや厚さ等、用いられる半導体チップの多様化に伴い、そのような導電部を高精度で形成することが難しい場合も出てきている。
【課題を解決するための手段】
【0006】
本発明の一観点によれば、第1基板の第1主面の上方に、半導体チップが収容される貫通孔を有する第2基板を配置する工程と、前記貫通孔内の前記第1主面の上方に接着部材を介して前記半導体チップを配置する工程と、前記第1基板及び前記接着部材を貫通し、前記半導体チップに電気的に接続される導電部を形成する工程と、を含む半導体装置の製造方法が提供される。
【発明の効果】
【0007】
開示の方法によれば、高精度で形成された導電部を備える、高性能で高信頼性の半導体装置を形成することが可能になる。
【図面の簡単な説明】
【0008】
【図1】支持基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のX1−X1断面模式図である。
【図2】半導体チップ配置工程の一例の説明図であって、(A)は配置するチップの平面模式図、(B)はチップを配置した状態の平面模式図、(C)は(B)のX2−X2断面模式図である。
【図3】第1の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
【図4】第1の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図5】第1の実施の形態に係るビアホール形成工程の一例の断面模式図である。
【図6】第1の実施の形態に係る第1導電材料形成工程の一例の断面模式図である。
【図7】第1の実施の形態に係る第1研磨工程の一例の断面模式図である。
【図8】第1の実施の形態に係る絶縁層形成工程の一例の断面模式図である。
【図9】第1の実施の形態に係る配線溝形成工程の一例の断面模式図である。
【図10】第1の実施の形態に係る第2導電材料形成工程の一例の断面模式図である。
【図11】第1の実施の形態に係る第2研磨工程の一例の断面模式図である。
【図12】配線を形成した状態の一例の要部平面模式図である。
【図13】第1の実施の形態に係る半導体チップ被覆工程の別例の断面模式図である。
【図14】第2の実施の形態に係る半導体チップ被覆工程の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
【図15】第2の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図16】第3の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のY1−Y1断面模式図である。
【図17】第3の実施の形態に係る剛性基板形成工程の一例の断面模式図である。
【図18】第3の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
【図19】第3の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図20】第3の実施の形態に係るビアホール形成工程の一例の断面模式図である。
【図21】第3の実施の形態に係るビア形成工程の一例の断面模式図である。
【図22】第3の実施の形態に係る配線溝形成工程の一例の断面模式図である。
【図23】第3の実施の形態に係る配線形成工程の一例の断面模式図である。
【図24】第3の実施の形態に係る剛性基板の別例の平面模式図(その1)である。
【図25】第3の実施の形態に係る剛性基板の別例の平面模式図(その2)である。
【図26】第3の実施の形態に係る剛性基板の別例の平面模式図(その3)である。
【図27】剛性基板研削方法の一例の説明図であって、(A)は研削部材の斜視模式図、(B)は研削部材を用いた研削工程の要部断面模式図である。
【図28】第4の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のZ1−Z1断面模式図である。
【図29】第4の実施の形態に係る剛性基板配置工程の一例の断面模式図であって、(A)は剛性基板配置前の状態を示す図、(B)は剛性基板配置後の状態を示す図である。
【図30】第4の実施の形態に係る半導体チップ配置工程の一例の断面模式図である。
【図31】第4の実施の形態に係る半導体チップ被覆工程の一例の断面模式図である。
【図32】第4の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図33】第4の実施の形態に係るビア形成工程の一例の断面模式図である。
【図34】第4の実施の形態に係る配線形成工程の一例の断面模式図である。
【図35】第4の実施の形態に係る剛性基板の別例の平面模式図である。
【発明を実施するための形態】
【0009】
以下、MCMの形成を例に、図面を参照して詳細に説明する。
まず、第1の実施の形態について説明する。
図1は支持基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のX1−X1断面模式図である。
【0010】
図1には、形成するMCMに用いる複数の半導体チップを配置するための支持基板1を例示している。支持基板1には、例えば、ガラス基板を用いることができ、好ましくは、アルカリ金属等の金属不純物成分の少ない、透明のガラス基板を用いる。例えば、支持基板1として、石英ガラスや結晶化ガラス等のガラス基板(例えば、厚さ400μm)を用いる。
【0011】
この図1に例示する支持基板1には、複数の半導体チップを配置するそれぞれの位置に対応して位置合せマーク1aが形成されている。位置合せマーク1aは、支持基板1の一方の面に、例えば、フォトリソグラフィ技術とエッチング技術(ドライエッチング又はウェットエッチング)を用いて凹部を形成することによって、形成される。形成した凹部は、その状態で位置合せマーク1aとして用いることができるほか、形成した凹部内をポリシリコンやチタン(Ti)等、支持基板1の主成分と異なる材料で埋め、それを位置合せマーク1aとして用いることもできる。図1には、凹部をそのような材料で埋めた状態を例示している。
【0012】
このような位置合せマーク1aを形成した支持基板1上に、形成するMCMに用いる、複数の半導体チップを配置する。
図2は半導体チップ配置工程の一例の説明図であって、(A)は配置するチップの平面模式図、(B)はチップを配置した状態の平面模式図、(C)は(B)のX2−X2断面模式図である。
【0013】
図1に例示したような支持基板1を準備した後、その支持基板1上に、ここでは図2(A)〜(C)に例示するように、2種類の半導体チップ2a,2bをそれぞれ複数配置する。
【0014】
半導体チップ2a,2bは、いずれもLSI(Large Scale Integration)等のIC(Integrated Circuit)チップであり、図2(A)に例示したように、一方の面に外部接続用の複数の電極2cを備えている。電極2cは、半導体チップ2a,2bの種類にもよるが、タングステン(W),銅(Cu),アルミニウム(Al)等の金属材料を用いて形成される。また、半導体チップ2a,2bの表面には、電極2cの少なくとも一部を露出させるように形成された酸化シリコン(SiO),窒化シリコン(SiN)等の絶縁膜(保護膜)が形成されている。
【0015】
支持基板1上に配置する半導体チップ2a,2bは、図2(B)に点線で図示したように、1組の半導体チップ2a,2bで1個のMCMを構成するようになっている。即ち、支持基板1上には、1個のMCMを構成する半導体チップ2a,2bの組が、一定の規則で整列して配置される。
【0016】
ここで用いる半導体チップ2a,2bは、図2(C)に例示したように、互いの厚さが異なっている。このように厚さの異なる半導体チップ2a,2bをそれぞれ、電極2c形成面側を支持基板1の位置合せマーク1a形成面側に対向させて、位置合せマーク1aに対応した位置に、接着部材3を用いて接着する。
【0017】
接着部材3は、支持基板1の位置合せマーク1a形成面側全面に形成することができるほか、半導体チップ2a,2bの電極2c形成面と支持基板1の間にのみ形成することもできる。この図2(C)には、支持基板1の位置合せマーク1a形成面側全面に接着部材3を形成して半導体チップ2a,2bを接着した場合を例示している。なお、図2(B)では、接着部材3の図示を省略している。
【0018】
接着部材3としては、エポキシ樹脂、フェノール樹脂又はベンゾシクロブテン(BCB)等を含有する樹脂製の接着剤を用いることができる。なお、接着剤は、組成にもよるが、エポキシ樹脂であれば180℃で1時間程度の処理で、フェノール樹脂であれば150℃で1時間程度の処理で、BCBであれば250℃で1時間程度の処理で、それぞれ硬化させることができる。また、接着部材3としては、このような接着剤のほか、ポリビニルアルコール(PVA)等を含有する粘着シート等を用いることもできる。
【0019】
接着部材3に接着剤を用いる場合は、支持基板1の位置合せマーク1a形成面側、又は半導体チップ2a,2bの電極2c形成面側に、接着剤を塗布し、半導体チップ2a,2bを支持基板1上に接着する。接着部材3に粘着シートを用いる場合は、支持基板1の位置合せマーク1a形成面側、又は半導体チップ2a,2bの電極2c形成面側に、粘着シートを貼付し、半導体チップ2a,2bを支持基板1上に接着する。
【0020】
また、無機系或いは有機系の所謂SOG(Spin On Glass)膜を形成する際の材料(SOG膜材料)を接着部材3として利用することもできる。その場合は、例えば、所定のSOG膜材料の塗膜を支持基板1の位置合せマーク1a形成面側にスピンコーティング等により形成し、その塗膜を介して半導体チップ2a,2bを支持基板1上に接着する。
【0021】
位置合せマーク1aを用いた半導体チップ2a,2bの配置は、支持基板1の位置合せマーク1a形成面側、又は半導体チップ2a,2bの電極2c形成面側に、所定の接着部材3を設けた後、チップボンダー等の装置を用いて自動的に行うことができる。比較的高精度の装置を用いて半導体チップ2a,2bの配置を行った場合には、位置合せマーク1aに対する半導体チップ2a,2bの位置ずれは、目標値の±1μm以下に抑えることが可能である。
【0022】
支持基板1としてガラス基板を用い、その凹部内をポリシリコンやTi等の材料で埋めて位置合せマーク1aを形成している場合には、そのような材料はガラス基板に対して反射率が高く、位置合せマーク1aを光学的に検出し易い。従って、このような位置合せマーク1aを用いると、半導体チップ2a,2bを配置する際に位置合せマーク1aを容易に検出し、半導体チップ2a,2bを位置合せマーク1aに対応した位置に精度良く配置することが可能になる。
【0023】
なお、半導体チップ2a,2bを配置した後の、支持基板1と半導体チップ2a,2bとの間の接着部材3の厚さは、概ね15μm以下である。
上記のようにして厚さの異なる半導体チップ2a,2bを支持基板1に配置した後は、支持基板1上に配置した半導体チップ2a,2bを樹脂等の被覆部材によって被覆する。
【0024】
図3は第1の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
ここでは、半導体チップ2a,2bを被覆するための被覆部材として、エポキシ樹脂等を含有する熱硬化性の樹脂基板4を用いる。例えば、熱硬化前には半導体チップ2a,2bや支持基板1に対して柔軟性を有し、所定の加熱条件、例えば180℃で1時間の加熱により硬化させることのできる、エポキシ樹脂系の樹脂基板4を用いる。
【0025】
このような樹脂基板4を用いて半導体チップ2a,2bを被覆する場合には、まず、支持基板1の半導体チップ2a,2bを配置した面側に樹脂基板4(例えば、厚さ625μm)を準備する。次いで、その樹脂基板4に、半導体チップ2a,2bを配置した支持基板1を押し付け、樹脂基板4内に半導体チップ2a,2bを埋め込む。そして、所定温度まで上昇させ、その温度で所定時間保持することにより、樹脂基板4を硬化させる。これにより、図3(B)に例示したような、支持基板1上に配置した半導体チップ2a,2bを樹脂基板4で被覆した基材(擬似ウェハ)10を得る。
【0026】
なお、樹脂基板4の硬化まで行った後には、その樹脂成分が支持基板1側方に流動して硬化したり、樹脂基板4の支持基板1側と反対側の露出面に凹凸や傾斜が生じて硬化したりして、擬似ウェハ10の形状が乱れている場合がある。そのような場合には、研削等で硬化後の樹脂基板4を成形し、支持基板1側方に流動した部分を研削したり、樹脂基板4の露出面を平坦化(水平化)したりするようにして、擬似ウェハ10の形状を整えるようにしてもよい。
【0027】
次いで、支持基板1の薄化を行う。
図4は第1の実施の形態に係る支持基板研削工程の一例の断面模式図である。
支持基板1上に配置した半導体チップ2a,2bを樹脂基板4で被覆した後は、擬似ウェハ10の支持基板1に対して研削を行う。支持基板1の研削は、例えば、その研削を行う研削装置のテーブル(チャックテーブル等)の上に、擬似ウェハ10をその樹脂基板4側を下にして固定した状態で行う。
【0028】
支持基板1の研削の際には、まず、研削直前の擬似ウェハ10の厚さd1と支持基板1の厚さd2との差分を求め、擬似ウェハ10における接着部材3及び樹脂基板4の厚さd3(=d1−d2)を求める(図3)。これは、支持基板1の厚さは初期の厚さからほぼ変動しない一方、接着部材3及び樹脂基板4の厚さは、先の硬化或いはその後の研削等によって初期の厚さから変動している可能性があるためである。そして、このようにして求めた接着部材3及び樹脂基板4の厚さd3に、研削によって最終的に得るべき支持基板1の厚さd4を加え、擬似ウェハ10が研削装置のテーブル面からその厚さd3+d4になるまで研削を行う。これにより、初期の厚さd2から厚さd4まで薄くした支持基板1を得る。なお、研削後の支持基板1の厚さd4は、5μm以下とすることが望ましく、この点については後述する。
【0029】
このような支持基板1の研削は、その研削面を、研削装置のテーブル面から目標値の±1μm以下に制御することができる。また、研削面内の厚さのばらつきは、TTV(Total Thickness Variation)で1μm以下に制御することができる。
【0030】
なお、支持基板1の研削後、その研削面に研削痕が生じているような場合には、その研削面を、CMP(Chemical Mechanical Polishing)やエッチング等により、例えば厚さ0.5μm程度さらに除去し、研削痕を除去するようにしてもよい。
【0031】
このようにして支持基板1の研削まで行った後は、例えば以下の図5〜図12に例示するようにして、半導体チップ2a,2b間を電気的に接続するための配線構造を形成していく。
【0032】
まず、半導体チップ2a,2bの電極2cに電気的に接続されるビアの形成例について説明する。
図5は第1の実施の形態に係るビアホール形成工程の一例の断面模式図、図6は第1の実施の形態に係る第1導電材料形成工程の一例の断面模式図、図7は第1の実施の形態に係る第1研磨工程の一例の断面模式図である。
【0033】
支持基板1の研削後は、フォトリソグラフィ技術とエッチング技術を用い、図5に例示するように、その支持基板1に、半導体チップ2a,2b(それらの電極2c)に達するビアホール6を形成する。
【0034】
その際は、まず、支持基板1上にレジストを塗布し、露光・現像処理により、ビアホール6を形成する位置に開口を有する、レジストパターンを形成する。そして、そのレジストパターンをマスクにしてエッチングを行う。エッチングは、例えば、支持基板1にガラス基板を用いた場合、テトラフルオロメタン(CF4),六フッ化硫黄(SF6),オクタフルオロシクロブタン(C4F8)のうちのいずれかのガスを使用したRIE(Reactive Ion Etching)により行うことができる。
【0035】
このようにRIEを行う場合であって、支持基板1下層の接着部材3に上記のようなエポキシ樹脂,フェノール樹脂,BCB,PVA,有機系SOG膜材料等の有機系材料を用いている場合には、RIEは、その接着部材3の位置で停止させることができる。従って、1つの擬似ウェハ10内、或いは異なる擬似ウェハ10間において、たとえ研削後の支持基板1の厚さにばらつきがあったとしても、このエッチング時点で半導体チップ2a,2b(電極2c)を露出させてしまうことがない。
【0036】
支持基板1のRIEを行って接着部材3を露出させた後は、それに続けて、その露出した接着部材3を、エッチングガスに酸素と窒素を使用し、圧力100mTorr〜300mTorr、電力1kWの条件でエッチングする。なお、エッチングガス中の窒素は、形成するビアホール6の側壁保護の役割を果たす。側壁保護が不要である場合には、エッチングガスに窒素を添加しなくても構わない。このような接着部材3のエッチングにより、支持基板1及び接着部材3を貫通して半導体チップ2a,2b(電極2c)に達するビアホール6を形成することができる。また、この接着部材3のエッチング時には、支持基板1上に形成していたレジストも除去することができる。
【0037】
さらに、この接着部材3のエッチング時には、接着部材3の除去後も、半導体チップ2a,2bの電極2c(W,Cu,Al等)及びその周りの保護膜(SiO,SiN等)のエッチングが抑えられる(エッチング選択比50以上)。従って、1つの擬似ウェハ10内、或いは異なる擬似ウェハ10間において、たとえ接着部材3の厚さにばらつきがあったとしても、半導体チップ2a,2bの電極2cや保護膜が過剰にエッチングされてしまうのを抑えることができる。
【0038】
このように、ここでは、支持基板1の位置合せマーク1a形成面側に半導体チップ2a,2bを配置し、その支持基板1を、除去することなく、ビアホール6を形成する絶縁膜(層間絶縁膜)として用いる。
【0039】
そのため、図4に例示した支持基板1の研削は、この図5に例示したように研削後の支持基板1にエッチングでビアホール6を形成することを考慮して行うことが好ましい。エッチングによるビアホール6の形成は、ビアホール6が低アスペクト比であるほど行い易い。このような観点からは、支持基板1は、形成するビアホール6の径にもよるが、厚さ5μm以下まで研削を行っておくことが好ましい。
【0040】
但し、用いる研削装置の精度や接着部材3の厚さのばらつきによっては、研削後の支持基板1に厚さのばらつきが生じる可能性があり、また、支持基板1と樹脂基板4の材質によっては、加熱により擬似ウェハ10に反りが発生する可能性もある。研削は、ここでは研削装置のテーブル面(擬似ウェハ10の樹脂基板4側表面)を基準にして行うため、最終的に得る支持基板1の厚さを薄く設定しすぎると、場合によっては、研削後に接着部材3や樹脂基板4が部分的に露出してしまう可能性が生じてくる。このような可能性を考慮し、支持基板1は、その厚さを3μm〜5μmの範囲に設定して研削を行うことが好ましい。
【0041】
なお、ビアホール6形成用のレジストパターンを露光・現像により形成する際には、たとえ支持基板1の研削面内に表面位置のばらつきがあったとしても、そのばらつきが焦点深度内に入っていれば、その上にレジストパターンを高精度で形成することができる。そのため、このように厚さの異なる半導体チップ2a,2bを用いた場合にも、高精度でビアホール6を形成することができる。
【0042】
また、ビアホール6形成用のレジストパターンを形成する際に、支持基板1に形成した位置合せマーク1aを用いることで、半導体チップ2a,2bの配置位置や、ビアホール6の形成位置を高精度で決定することができる。位置合せマーク1aは、支持基板1のレジストパターン形成面側と反対面側(半導体チップ2a,2b配置面側)に形成されるが、上記のような透明なガラス基板を用いた場合には、レジストパターン形成面側から位置合せマーク1aの検出が行える。
【0043】
このように、位置合せマーク1aを、半導体チップ2a,2bの配置と、ビアホール6の形成に共用すると、所望の位置に半導体チップ2a,2bの配置とビアホール6の形成を行うことができる。また、支持基板1にこのような位置合せマーク1aを形成しなかった場合や、支持基板1及び半導体チップ2a,2bのいずれにも位置合せマーク1aに相当するものを形成しなかった場合に比べ、MCM形成のスループットを大幅に向上させることができる。
【0044】
なお、支持基板1の研削面に研削痕が生じていると、このビアホール6形成時の露光の際、その研削痕によって露光光の反射異常が発生してしまう可能性がある。このような露光光の反射異常を発生させないためには、先の支持基板1の研削後にCMPやエッチングを行ってその研削痕を除去しておくことが好ましい。但し、研削痕があっても、このような露光光の反射異常を抑えることが可能である場合(例えば、別途レジスト下層に反射防止膜を形成する等)には、必ずしも支持基板1の研削後にその研削痕を除去することを要しない。
【0045】
ビアホール6の形成後は、図6に例示するように、ビアホール6を埋める導電材料7aを形成する。その際は、例えば、まずスパッタリング法を用いてTiのバリア層、及びCuのシード層を形成し、そのシード層を電極とした電気めっき法を用いてCuのめっき層を堆積し、それらの層でビアホール6を埋める。或いは、まずスパッタリング法を用いてTiのバリア層を形成した後、CVD法を用いてW層を堆積し、それらの層でビアホール6を埋める。
【0046】
ビアホール6を導電材料7aで埋めた後は、図7に例示するように、支持基板1が露出するようにCMPを行い、支持基板1上の余剰の導電材料7aを除去する。これにより、支持基板1及び接着部材3を貫通し、半導体チップ2a,2bの電極2cに電気的に接続されたビア7を形成する。
【0047】
なお、支持基板1の研削面に研削痕が生じていると、CMP後、その研削痕に導電材料7aが残ってしまう可能性がある。このような導電材料7aの残渣を生じさせないためには、先の支持基板1の研削後にCMPやエッチングを行ってその研削痕を除去しておくことが好ましい。但し、このような導電材料7aの残渣が生じた場合にも、それを選択的に除去することが可能であるような場合には、必ずしも支持基板1の研削後にその研削痕を除去することを要しない。
【0048】
続いて、半導体チップ2a,2b間を電気的に接続する配線の形成例について説明する。
図8は第1の実施の形態に係る絶縁層形成工程の一例の断面模式図、図9は第1の実施の形態に係る配線溝形成工程の一例の断面模式図、図10は第1の実施の形態に係る第2導電材料形成工程の一例の断面模式図、図11は第1の実施の形態に係る第2研磨工程の一例の断面模式図である。また、図12は配線を形成した状態の一例の要部平面模式図である。
【0049】
図5〜図7に例示したようにしてビア7を形成した後は、図8に例示するように、支持基板1上にSiO等の絶縁膜(層間絶縁膜)21を形成する。そして、その絶縁膜21上に、半導体チップ2a,2b間配線用の開口を有する、レジストパターンを形成する。次いで、そのレジストパターンをマスクにして絶縁膜21のエッチングを行い、図9に例示するように、絶縁膜21に配線溝22を形成する。ここでは、1組の半導体チップ2a,2bに接続されているビア7の形成領域を含む領域に、絶縁膜21を貫通するようにして配線溝22を形成している。
【0050】
配線溝22の形成後は、図10に例示するように、配線溝22を埋める導電材料23aを形成する。その際は、例えば、まずスパッタリング法を用いてTiのバリア層、及びCuのシード層を形成し、その後、電気めっき法を用いてCuのめっき層を堆積し、それらの層で配線溝22を埋める。その後、CMPを行うことで、図11及び図12に例示するように、半導体チップ2a,2bの電極2c間を、ビア7を介して配線23により電気的に接続した状態を得る。
【0051】
なお、ビア7及び配線23の形成後は、例えば、図11及び図12に鎖線Dで示したような位置でダイシングを行い、1組の半導体チップ2a,2bを含む各MCMに個片化する。
【0052】
以上説明したように、この第1の実施の形態によれば、支持基板1の一方の面側に半導体チップ2a,2bを配置し、その支持基板1を他方の面側から平坦性良く薄くして、それを絶縁膜として用いる。そのため、厚さの異なる半導体チップ2a,2bを用いたような場合にも、支持基板1に高精度でビア7を形成することができ、また、この平坦性の良い支持基板1(絶縁膜)の上層には、高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になり、高性能で高信頼性のMCMを形成することが可能になる。
【0053】
なお、以上の説明においては、図3に例示したように、半導体チップ2a,2bの被覆に用いる樹脂基板4として平板状のものを用いるようにしたが、樹脂基板4の形状はこれに限定されるものではない。
【0054】
図13は第1の実施の形態に係る半導体チップ被覆工程の別例の断面模式図である。
樹脂基板4には、図13に例示するような、半導体チップ2a,2bにそれぞれ対応する領域に凹部4aを形成したものを用いることもできる。凹部4aは、全て同サイズで形成するようにしても、或いは、比較的大きな半導体チップ2aに対応する凹部4aを大きく、比較的小さな半導体チップ2bに対応する凹部4aを小さく形成するようにしてもよい。図13では、全て同サイズの凹部4aを形成した場合を例示している。なお、凹部4aは、必ずしも半導体チップ2a,2bのサイズと同サイズであることを要しない。
【0055】
樹脂基板4にこのような凹部4aを形成することにより、半導体チップ2a,2bを樹脂基板4内に埋め込んだときの半導体チップ2a,2b周辺への樹脂の流動を抑えることが可能になり、擬似ウェハ10の形状の乱れを抑えることが可能になる。
【0056】
このような樹脂基板4を用いた場合にも、以降、上記図4〜図12で述べたのと同様の処理を行うことで、ビア7及び配線23を備えるMCMを形成することができる。
次に、第2の実施の形態について説明する。
【0057】
この第2の実施の形態においても、上記第1の実施の形態と同様、支持基板1上に接着部材3を用いて半導体チップ2a,2bを配置した後、樹脂基板4を用いて半導体チップ2a,2bを被覆する。
【0058】
図14は第2の実施の形態に係る半導体チップ被覆工程の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
第2の実施の形態では、図14に例示するように、樹脂基板4の支持基板1が配置される側と反対側の面に、剛性を有する基板(剛性基板)30(例えば、厚さ725μm)をさらに配置し、擬似ウェハ10aを形成する。このような剛性基板30としては、シリコン(Si)基板、石英ガラスや結晶化ガラス等のガラス基板や、SiO,酸化アルミニウム(AlO),窒化アルミニウム(AlN)等のセラミック基板を用いることができる。
【0059】
上記第1の実施の形態で述べたように、支持基板1上の半導体チップ2a,2bを樹脂基板4で被覆した後には、樹脂基板4の硬化や、支持基板1研削後の絶縁膜や導電材料の形成が行われ、その際、擬似ウェハ10は熱に曝される。仮に、支持基板1と樹脂基板4に、それらの熱膨張係数が大きく異なるような材料を用いていた場合には、そのままでは、そのような加熱時に、擬似ウェハ10に反りが発生してしまう可能性がある。例えば、樹脂基板4の硬化時にそのような反りが発生すると、その後に行う支持基板1の研削を所望の厚さまで高精度で行うことが難しくなる。また、支持基板1研削後の加熱時にそのような反りが発生すると、薄い支持基板1の破損や、反っているために後続の工程を実施できない或いは精度良く実施できないといったことが起こり得る。
【0060】
一方、図14(B)に例示したような、樹脂基板4に剛性基板30を配置した擬似ウェハ10aの場合には、支持基板1及び樹脂基板4の材質によらず、擬似ウェハ10aの反りの発生を効果的に抑えることが可能になる。
【0061】
図15は第2の実施の形態に係る支持基板研削工程の一例の断面模式図である。
剛性基板30を配置した擬似ウェハ10aの形成後は、上記第1の実施の形態と同様に、支持基板1の研削を行う。ここでは、まず、研削直前の擬似ウェハ10aの厚さd1、剛性基板30の厚さd5、及び支持基板1の厚さd2を用いて、接着部材3及び樹脂基板4の厚さd3(=d1−d2−d5)を求める(図14)。そして、接着部材3及び樹脂基板4の厚さd3と剛性基板30の厚さd5との和に、研削によって最終的に得るべき支持基板1の厚さd4を加え、擬似ウェハ10aが研削装置のテーブル面からその厚さd3+d4+d5になるまで研削を行う。これにより、初期の厚さd2から厚さd4まで薄くした支持基板1を得る。その後は、研削面に対してCMPやエッチングを行い、研削痕を除去するようにしてもよい。
【0062】
そして、このように支持基板1の研削を行った後は、上記の図5〜図12で述べたのと同様に、半導体チップ2a,2b間を電気的に接続するビア7及び配線23を形成していくようにすればよい。
【0063】
この第2の実施の形態によっても、平坦性良く薄くした支持基板1を絶縁膜として用い、反りの発生を抑えて、支持基板1に高精度でビア7を形成することができる。また、そのビア7を形成した支持基板1の上層に、高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になる。
【0064】
次に、第3の実施の形態について説明する。
この第3の実施の形態は、半導体チップ2a,2bを配置した支持基板1上に、樹脂基板4に替えて剛性基板を配置する点で、上記第1の実施の形態と相違する。
【0065】
図16は第3の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のY1−Y1断面模式図である。
図16に例示する剛性基板40は、支持基板1上に配置された半導体チップ2a,2bに対応する領域に、それらの半導体チップ2a,2bを収容可能な凹部40aが形成され、さらに、凹部40aに連通する溝40bが形成されている。剛性基板40としては、シリコン(Si)基板のほか、石英ガラスや結晶化ガラス等のガラス基板、SiO,AlO,AlN等のセラミック基板等を用いることができる。
【0066】
図17は第3の実施の形態に係る剛性基板形成工程の一例の断面模式図である。
図16に例示したような剛性基板40を形成する場合には、まず、凹部40a及び溝40bが未形成の剛性基板41(例えば、厚さ725μm)上に、凹部40a及び溝40bを形成する領域50a,50bを開口したマスクパターン50を形成する。そして、それをマスクにしてエッチング(ドライエッチング又はウェットエッチング)を行い、凹部40a及び溝40bを形成する。
【0067】
例えば、剛性基板41をSi基板とした場合には、所定領域を開口したレジストパターンを形成し、それをマスクにしてSF6を用いたRIEを行う(例えば、Siエッチング速度30μm/min)。それにより、剛性基板41に、図16に例示したような凹部40a及び溝40bを形成する。なお、形成する凹部40a及び溝40bの側壁保護のために、RIE中、SF6の供給を一時的に停止し、C4F8を供給するようにしてもよい。
【0068】
また、剛性基板41をガラス基板とした場合には、まず、所定領域を開口したタングステンシリサイド(WSi)のハードマスクを形成する(例えば、WSi:ガラス基板(SiO2)=1:16)。そして、トリフルオロメタン(CHF3)及び一酸化炭素(CO)を共に75sccmでそれぞれ供給し、ICP(Inductive Coupling Plasma)条件を1000W、バイアス条件を600WとしてRIEを行う(例えば、SiO2エッチング速度430nm/min)。それにより、剛性基板41に、図16に例示したような凹部40a及び溝40bを形成する。
【0069】
一方、凹部40a及び溝40bをウェットエッチングにより形成する場合には、例えば、まず、剛性基板41の全面(表面及び裏面を含む)に、CVD法等を用いてSiN膜を形成し、そのSiN膜の所定領域を開口してハードマスクを形成する。そして、硝酸(HNO3),フッ化水素(HF),酢酸(CH3COOH)を含む溶液をエッチング液に用いてエッチングを行う。それにより、剛性基板41に、図16に例示したような凹部40a及び溝40bを形成する。
【0070】
図18は第3の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
半導体チップ2a,2bを配置した支持基板1上に剛性基板40を配置する場合には、まず、剛性基板40の凹部40a及び溝40bに、例えば、エポキシ樹脂やBCB等の樹脂(接着剤)42を所定量入れる。さらに、その剛性基板40の凹部40a及び溝40bの形成面側に、エポキシ樹脂やBCB等の接着剤43を塗布する。
【0071】
そして、位置合せマーク1aに対応した位置に接着部材3を用いて半導体チップ2a,2bを接着した支持基板1を、樹脂42及び接着剤43を設けた剛性基板40に貼り合せて両者を接着し、擬似ウェハ10bを得る。このとき、凹部40a内には、半導体チップ2a,2bが収容されると共に、収容された半導体チップ2a,2bは、樹脂42で被覆された状態になる。
【0072】
なお、この時点では、例えば、樹脂42及び接着剤43を、後続の研削工程で支持基板1と剛性基板40とが剥離しないような接着強度が得られ、しかも、あまりガスを発生させないような条件を用いて硬化させておくことが好ましい。
【0073】
なお、樹脂42による半導体チップ2a,2bの良好な被覆状態が得られるように、予め凹部40aに入れる樹脂42の量を調整しておくことが好ましい。また、ここでは凹部40a及び溝40bにエポキシ樹脂等の樹脂42を入れるようにしたが、SOG膜材料を入れるようにすることもできる。
【0074】
図19は第3の実施の形態に係る支持基板研削工程の一例の断面模式図である。
支持基板1と剛性基板40との接着後は、支持基板1に対して研削を行う。その際は、支持基板1の厚さと、剛性基板40の厚さとを予め把握しておき、擬似ウェハ10bの厚さを測定して、接着剤43の厚さを求める。なお、接着剤43の厚さは、概ね10μm〜100μm程度になる。そして、剛性基板40と接着剤43の厚さの和に、さらに研削によって最終的に得るべき支持基板1の厚さを加え、擬似ウェハ10bが研削装置のテーブル面からその厚さになるまで研削を行う。
【0075】
このとき、剛性基板40に、例えばSi基板を用いている場合には、静電容量測定装置による厚さ測定が可能である。
なお、この支持基板1の研削は、その研削面を、研削装置のテーブル面から目標値の±1μm以下に制御することができ、研削面内のばらつきを1μm以下に制御することができる。
【0076】
支持基板1と剛性基板40との接着後の接着剤43の厚さは、所定の接着強度を確保するために概ね10μm以上と比較的厚くなるので、この接着剤43の厚さのばらつきによっては、支持基板1の研削の程度が制限される場合もある。即ち、接着剤43の厚さのばらつきによっては、研削装置のテーブル面を基準にして研削を行ったときに接着剤43等が部分的に露出してしまわないように、支持基板1の研削量を調整することが必要になる場合もある。
【0077】
なお、研削後には、その研削面に対してCMPやエッチングを行い、研削痕を除去するようにしてもよい。
図20は第3の実施の形態に係るビアホール形成工程の一例の断面模式図である。
【0078】
支持基板1の研削後は、半導体チップ2a,2bの電極2cに達するビアホール6を形成すると共に、ここでは、溝40bに達するビアホール6aを形成する。このようなビアホール6,6aの形成後には、樹脂42及び接着剤43の接着力強化のためのアニールを行う。この場合、アニールによって樹脂42及び接着剤43から発生したガスは、溝40b及びビアホール6,6aを介して外部に排気される。
【0079】
このような溝40b及びビアホール6aを形成しなかった場合には、アニールによって樹脂42及び接着剤43から発生したガスの逃げ道が無いか、或いは少ないため、擬似ウェハ10bの内圧が上昇する可能性がある。それにより、支持基板1と剛性基板40との剥離、或いは支持基板1の破損等が発生する可能性がある。剛性基板40に溝40bを形成し、支持基板1にビアホール6のほか排気用のビアホール6aを形成しておくことにより、そのような剥離や破損の発生を抑えることができる。
【0080】
以後は、上記第1の実施の形態と同様に、ビア7及び配線23等を形成していく。
図21は第3の実施の形態に係るビア形成工程の一例の断面模式図である。また、図22は第3の実施の形態に係る配線溝形成工程の一例の断面模式図、図23は第3の実施の形態に係る配線形成工程の一例の断面模式図である。
【0081】
ビアホール6,6aの形成後、図21に例示するように、スパッタリング法、CVD法、電気めっき法等を用いて全面に導電材料を形成してビアホール6,6aを埋めた後、支持基板1が露出するようにCMPを行って支持基板1上の余剰導電材料を除去する。これにより、支持基板1内にビア7,7bを形成する。
【0082】
次いで、図22に例示したように、ビア7,7bを形成した支持基板1上に絶縁膜21を形成し、そこに配線溝22を形成する。そして、全面に導電材料を形成して配線溝22を埋めた後、絶縁膜21が露出するようにCMPを行って絶縁膜21上の余剰導電材料を除去する。これにより、図23に例示するように、半導体チップ2a,2bの電極2c間を、ビア7を介して電気的に接続する配線23を形成する。
【0083】
この第3の実施の形態によっても、平坦性良く薄くした支持基板1を絶縁膜として用い、そこに高精度でビア7を形成することができ、また、その上層に高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になる。
【0084】
また、この第3の実施の形態では、半導体チップ2a,2bを配置した支持基板1に剛性基板40を貼り合せるので、樹脂42及び接着剤43の硬化時や、支持基板1研削後の絶縁膜や導電材料の形成時に加熱を行っても、それらの反りの発生が抑えられる。例えば、樹脂基板4の硬化時に発生する反りは、支持基板1の研削を所望の厚さまで高精度で行うことを妨げる。また、支持基板1研削後の加熱時に発生する反りは、薄い支持基板1の破損や、後続の工程に影響を及ぼし得る。この第3の実施の形態では、剛性基板40を用いることにより、そのような原因となり得る支持基板1及び剛性基板40の反りの発生を効果的に抑えることができる。
【0085】
また、この第3の実施の形態では、剛性基板40に溝40bを形成し、支持基板1にビアホール6,6aを形成することにより、樹脂42及び接着剤43から発生するガスを効果的に排気する。これにより、支持基板1と剛性基板40との剥離、支持基板1の破損等の発生を抑えてMCMの形成を行うことができる。
【0086】
なお、剛性基板40は、上記図16に例示したような構成のほか、以下の図24〜図26に例示するような構成とすることもできる。
図24〜図26は第3の実施の形態に係る剛性基板の別例の平面模式図である。
【0087】
図24に例示する剛性基板44は、1組又は複数組の半導体チップ2a,2bが収容可能な、平面矩形状で直線的に延びる凹部44aが、平行に複数形成された構成を有している。
【0088】
このような剛性基板44を用いる場合には、まず、その凹部44aに樹脂42を入れ、表面に接着剤43を塗布し、その剛性基板44を、半導体チップ2a,2bを配置した支持基板1に貼り合せる。このとき、各凹部44aには、1組又は複数組の半導体チップ2a,2bが収容されるようになる。そして、半導体チップ2a,2b(電極2c)に達するビアホール6を形成すると共に、樹脂42等から発生するガスの排気用のビアホール6aを形成すればよい。
【0089】
なお、このような凹部44aは、上記剛性基板40の凹部40a及び溝40bと同様に、エッチング(ドライエッチング又はウェットエッチング)によって形成することができる。
【0090】
また、図25に例示する剛性基板45は、図24に例示した剛性基板44と同様に、1組又は複数組の半導体チップ2a,2bが収容可能な直線状の凹部45aが、平行に複数形成された構成を有している。さらに、この剛性基板45は、その凹部45aの両端部が湾曲して形成された構成を有しており、この点で図24に例示した剛性基板44と相違している。
【0091】
このような剛性基板45の凹部45aは、エッチング(ドライエッチング又はウェットエッチング)による形成が可能であるほか、次の図27に例示するような研削部材を用いて形成することも可能である。
【0092】
図27は剛性基板研削方法の一例の説明図であって、(A)は研削部材の斜視模式図、(B)は研削部材を用いた研削工程の要部断面模式図である。
図27(A)には、筒状体61の先端部にダイヤモンド等の研削刃62が取り付けられた研削部材60を例示している。この研削部材60は、その筒状体61の中空部に、研削刃62に向かって水等の液体を流通させることができるようになっている。筒状体61は、形成する凹部45aのサイズに応じたサイズのものを使用することができる。例えば、外径20mm、内径10mmのサイズの筒状体61が使用される。
【0093】
研削を行う際には、この研削部材60を凹部45aの形成位置に配置し、水等を流通させつつ、その研削部材60を回転させながら直線状に移動させて、剛性基板45の凹部45aを形成する。
【0094】
このようにして形成される剛性基板45によっても、図24に例示した剛性基板44と同様に、半導体チップ2a,2bを配置した支持基板1と剛性基板45との間に存在する樹脂42等から発生するガスを効果的に排気することが可能である。
【0095】
また、図26に例示する剛性基板46は、支持基板1上に配置される全ての半導体チップ2a,2bを収容可能な平面円形状の単一の凹部46aが形成された構成を有している。
【0096】
このような剛性基板46の凹部46aは、エッチング(ドライエッチング又はウェットエッチング)による形成が可能であるほか、図27に例示したような研削部材60を用いて形成することが可能である。特に、このような比較的大面積の凹部46aを有する剛性基板46の場合には、スループットの観点から、適当なサイズの研削部材60を用いて凹部46aを形成することが好ましい。
【0097】
この図26に例示するような剛性基板46によっても、半導体チップ2a,2bを配置した支持基板1と剛性基板45との間に存在する樹脂42等から発生するガスを効果的に排気することが可能である。
【0098】
次に、第4の実施の形態について説明する。
この第4の実施の形態は、支持基板1上に、半導体チップ2a,2bを収容可能な貫通孔を有する剛性基板を配置する点で、上記第3の実施の形態と相違する。
【0099】
図28は第4の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のZ1−Z1断面模式図である。
図28に例示する剛性基板47は、半導体チップ2a,2bを収容可能な、平面矩形状の貫通孔47aが複数形成されている。剛性基板47としては、上記剛性基板40と同様、Si基板のほか、石英ガラスや結晶化ガラス等のガラス基板、SiO,AlO,AlN等のセラミック基板等を用いることができる。
【0100】
また、剛性基板47は、上記剛性基板40の形成に用いた手法と同様の手法を用いて、形成することができる。即ち、上記図17に例示したのと同様に、まず、貫通孔47aが未形成の剛性基板に、貫通孔47aを形成する領域を開口したマスクパターンを形成する。そして、それをマスクにしてエッチング(ドライエッチング又はウェットエッチング)を行い、貫通孔47aを形成すればよい。
【0101】
図29は第4の実施の形態に係る剛性基板配置工程の一例の断面模式図であって、(A)は剛性基板配置前の状態を示す図、(B)は剛性基板配置後の状態を示す図である。
貫通孔47aを形成した剛性基板47を準備した後、その剛性基板47を、ここでは、図1に例示したような半導体チップ2a,2bが未配置の位置合せマーク1a付き支持基板1の上に配置する。その際、剛性基板47は、接着剤を用いずに、支持基板1に直接接着することができる。例えば、支持基板1の位置合せマーク1a形成面側に剛性基板47を載せ、酸素含有雰囲気中、800℃、30分の条件で熱処理を行うと、支持基板1上に剛性基板47が直接接着されるようになる。
【0102】
なお、半導体チップ2a,2bは、その種類にもよるが、400℃以上の熱に曝されると、その特性が劣化する場合がある。従って、このような800℃といった高温の熱処理によって支持基板1上に剛性基板47を直接接着する場合には、半導体チップ2a,2bを支持基板1上に配置していない状態で、剛性基板47を接着する。
【0103】
このように、接着剤を用いることなく、支持基板1上に剛性基板47を直接接着した場合には、接着剤の厚さのばらつきを考慮することを要せず、後に行う支持基板1の研削時には、支持基板1を薄く、高精度で加工することが可能になる。また、支持基板1と剛性基板47とを非常に強固に接着することが可能である。
【0104】
図30は第4の実施の形態に係る半導体チップ配置工程の一例の断面模式図である。
支持基板1上に剛性基板47を直接接着した後は、その剛性基板47の貫通孔47a内の支持基板1上に、半導体チップ2a,2bを、その電極2cを支持基板1側に向け、接着部材3を用いて配置する。
【0105】
図31は第4の実施の形態に係る半導体チップ被覆工程の一例の断面模式図である。
半導体チップ2a,2bの配置後は、剛性基板47の貫通孔47a内に、半導体チップ2a,2bを被覆する樹脂48を入れ、擬似ウェハ10cを得る。
【0106】
ここでは、先にエポキシ樹脂,フェノール樹脂,BCB等の有機系樹脂48aを入れて半導体チップ2a,2bを被覆し、熱処理後、無機系樹脂48bを入れて有機系樹脂48aを被覆し、さらに熱処理を行うことで、樹脂48を形成する。貫通孔47a内に入れる有機系樹脂48aは、半導体チップ2a,2bを強固に被覆する。有機系樹脂48aの表面に形成した無機系樹脂48bは、後に行うビア7や配線23の形成時に用いられる薬液等から有機系樹脂48a及び半導体チップ2a,2bを保護する役割を果たす。また、熱処理時に有機系樹脂48aから発生するガス、及び無機系樹脂48bから発生するガスは、いずれも貫通孔47aの開口から排気することができる。
【0107】
このように貫通孔47a内に配置した半導体チップ2a,2bを樹脂48で被覆することにより、この貫通孔47a部分における支持基板1の強度を確保することができる。そのため、後に行う支持基板1の研削時に、貫通孔47a部分を起点とするような支持基板1の破損を防ぐことが可能になる。
【0108】
図32は第4の実施の形態に係る支持基板研削工程の一例の断面模式図である。
貫通孔47a内の半導体チップ2a,2bを樹脂48で被覆した後は、支持基板1に対して研削を行う。ここでは、支持基板1上に剛性基板47を直接接着しているため、研削に際し、接着剤の厚さのばらつきに起因した制限がなく、支持基板1を薄く、高精度で加工することができる。また、この研削に先立ち、貫通孔47a内に樹脂48を入れて支持基板1の強度を確保しているため、支持基板1の破損を抑えて支持基板1の研削を行うことができる。なお、研削後には、その研削面に対してCMPやエッチングを行い、研削痕を除去するようにしてもよい。
【0109】
図33は第4の実施の形態に係るビア形成工程の一例の断面模式図である。
支持基板1の研削後は、まず、半導体チップ2a,2b(電極2c)に達するビアホール6を形成する。そして、スパッタリング法、CVD法、電気めっき法等を用いて全面に導電材料を形成してビアホール6を埋めた後、支持基板1が露出するようにCMPを行って支持基板1上の余剰導電材料を除去する。これにより、支持基板1内にビア7を形成する。
【0110】
図34は第4の実施の形態に係る配線形成工程の一例の断面模式図である。
ビア7の形成後は、まず、ビア7を形成した支持基板1上に絶縁膜21を形成し、そこに配線溝22を形成する。そして、全面に導電材料を形成して配線溝22を埋めた後、絶縁膜21が露出するようにCMPを行って絶縁膜21上の余剰導電材料を除去する。これにより、半導体チップ2a,2bの電極2c間を、ビア7を介して電気的に接続する配線23を形成する。
【0111】
この第4の実施の形態によっても、平坦性良く薄くした支持基板1を絶縁膜として用い、そこに高精度でビア7を形成することができ、また、その上層に高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になる。また、貫通孔47aを形成した剛性基板47を用いることにより、反りや破損の発生を抑えて、MCMを形成することが可能になる。
【0112】
なお、ここでは、支持基板1と剛性基板47とを熱処理によって直接接着する場合を例示したが、両者を接着剤によって接着するようにしてもよい。その場合は、貫通孔47aを形成した剛性基板47を、半導体チップ2a,2bを配置した支持基板1上に、接着剤を介して接着する。その後は、上記同様、貫通孔47a内に樹脂48を入れ、支持基板1の研削を行い、ビア7及び配線23を形成していけばよい。
【0113】
また、ここでは、研削前に貫通孔47a内に樹脂48を入れる場合を例示したが、研削時に支持基板1の破損が発生する可能性が少ないような場合には、先に支持基板1の研削を行い、その研削後に貫通孔47a内に樹脂を入れるようにすることも可能である。
【0114】
なお、剛性基板47は、上記図28に例示したような構成のほか、以下の図35に例示するような構成とすることもできる。
図35は第4の実施の形態に係る剛性基板の別例の平面模式図である。
【0115】
図35に例示する剛性基板49は、半導体チップ2a,2bに対応する領域に、半導体チップ2a,2bを収容可能な、平面円形状の貫通孔49aが形成されている点で、図28に例示した剛性基板47と相違している。このような平面円形状の貫通孔49aは、エッチング(ドライエッチング又はウェットエッチング)による形成が可能であるほか、図27に例示したような研削部材60を用いて形成することが可能である。
【0116】
また、図28に例示した剛性基板47や図35に例示した剛性基板49に替えて、図24〜図26に例示した剛性基板44〜46の凹部44a〜46aをさらにエッチング或いは研削して貫通孔とした剛性基板を用いることも可能である。
【0117】
以上、MCMの形成方法を例に、第1〜第4の実施の形態について説明した。
なお、第1〜第4の実施の形態で述べた支持基板1及び剛性基板30,40,44〜47,49には、SEMI(Semiconductor Equipment and Materials International)規格に準じた形状のものを用いることが好ましい。それにより、上記のMCM形成に、半導体装置製造における既存設備を適用し易くなる。
【0118】
また、以上の説明では、支持基板1に位置合せマーク1aを形成する場合を例示したが、このような位置合せマーク1aを形成しない場合にも、同様にしてMCMを形成することは可能である。例えば、位置合せマーク1aを用いずに、支持基板1上に一定の精度で半導体チップ2a,2bを配置することができる場合や、研削後の支持基板1にビア7等を形成することができる場合等には、必ずしも位置合せマーク1aを形成することを要しない。
【0119】
また、以上の説明では、支持基板1のビア7を形成した後、その上に絶縁膜21を形成し、その絶縁膜21内にシングルダマシン法を用いて配線23を形成する場合を例示した。このほか、デュアルダマシン法を用いてビア7と配線23を同時に形成することも可能である。例えば、まず、支持基板1の研削後に、絶縁膜21を形成する。そして、絶縁膜21及び支持基板1を貫通し、半導体チップ2a,2bの電極2cに達するビアホール6を形成し、さらに、そのビアホール6の形成領域を含む絶縁膜21内の所定領域に配線溝22を形成する。形成したビアホール6及び配線溝22を導電材料で埋め、CMPにより余剰導電材料を除去することで、ビア7及び配線23を同時に形成する。
【0120】
また、以上の説明では、2種類の半導体チップ2a,2bを含むMCMの形成を例示したが、上記の手法は、2種類以上の半導体チップ(互いの厚さが異なっているか否かを問わない)を含むMCMの形成に広く適用可能である。また、1種類の半導体チップのみを含むシングル・チップ・モジュール(Single Chip Module,SCM)の形成にも、同様に適用可能である。
【符号の説明】
【0121】
1 支持基板
1a 位置合せマーク
2a,2b 半導体チップ
2c 電極
3 接着部材
4 樹脂基板
4a,40a,44a,45a,46a 凹部
6,6a ビアホール
7,7b ビア
7a,23a 導電材料
10,10a,10b,10c 擬似ウェハ
21 絶縁膜
22 配線溝
23 配線
30,40,41,44,45,46,47,49 剛性基板
40b 溝
42 樹脂
43 接着剤
47a,49a 貫通孔
48 樹脂
48a 有機系樹脂
48b 無機系樹脂
50 マスクパターン
50a,50b 領域
60 研削部材
61 筒状体
62 研削刃
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、半導体チップを備える半導体装置の製造方法に関する。
【背景技術】
【0002】
コンピュータ等をはじめとする各種電気機器には、複数の半導体チップを1枚の基板に搭載して一定の機能を実現するマルチ・チップ・モジュール(Multi Chip Module,MCM)が広く利用されている。近年では、様々な機能やサイズの半導体チップがMCMに搭載されるようになってきている。
【0003】
MCMの形成に関しては、基板上の複数の半導体チップを被覆する絶縁膜を研磨し、その研磨後の絶縁膜に、フォトリソグラフィ技術を用いて、各半導体チップに接続する導電部を形成する技術等が知られている(例えば、特許文献1参照。)。このほか、基板上の粘着シートに接着した複数の半導体チップを封止した後、その基板及び粘着シートを除去することで、複数の半導体チップの表面位置を揃え、それらの半導体チップに導電部を接続する技術等も知られている(例えば、特許文献2〜4参照。)。また、導電部を備えた基板と半導体チップとを、それぞれに形成した位置合せマークを利用して接続するMCMの形成技術等も知られている(例えば、特許文献5参照。)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−274315号公報
【特許文献2】特開2002−120132号公報
【特許文献3】特開2002−110714号公報
【特許文献4】特開2005−294444号公報
【特許文献5】特開2004−079693号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
MCMのほか、半導体チップを備えた半導体装置の形成にあっては、半導体チップの微細化や高密度化に対応するために、半導体チップに接続する導電部、或いは複数の半導体チップ間を接続する導電部を、高精度で形成することが重要になる。しかし、平面サイズや厚さ等、用いられる半導体チップの多様化に伴い、そのような導電部を高精度で形成することが難しい場合も出てきている。
【課題を解決するための手段】
【0006】
本発明の一観点によれば、第1基板の第1主面の上方に、半導体チップが収容される貫通孔を有する第2基板を配置する工程と、前記貫通孔内の前記第1主面の上方に接着部材を介して前記半導体チップを配置する工程と、前記第1基板及び前記接着部材を貫通し、前記半導体チップに電気的に接続される導電部を形成する工程と、を含む半導体装置の製造方法が提供される。
【発明の効果】
【0007】
開示の方法によれば、高精度で形成された導電部を備える、高性能で高信頼性の半導体装置を形成することが可能になる。
【図面の簡単な説明】
【0008】
【図1】支持基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のX1−X1断面模式図である。
【図2】半導体チップ配置工程の一例の説明図であって、(A)は配置するチップの平面模式図、(B)はチップを配置した状態の平面模式図、(C)は(B)のX2−X2断面模式図である。
【図3】第1の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
【図4】第1の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図5】第1の実施の形態に係るビアホール形成工程の一例の断面模式図である。
【図6】第1の実施の形態に係る第1導電材料形成工程の一例の断面模式図である。
【図7】第1の実施の形態に係る第1研磨工程の一例の断面模式図である。
【図8】第1の実施の形態に係る絶縁層形成工程の一例の断面模式図である。
【図9】第1の実施の形態に係る配線溝形成工程の一例の断面模式図である。
【図10】第1の実施の形態に係る第2導電材料形成工程の一例の断面模式図である。
【図11】第1の実施の形態に係る第2研磨工程の一例の断面模式図である。
【図12】配線を形成した状態の一例の要部平面模式図である。
【図13】第1の実施の形態に係る半導体チップ被覆工程の別例の断面模式図である。
【図14】第2の実施の形態に係る半導体チップ被覆工程の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
【図15】第2の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図16】第3の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のY1−Y1断面模式図である。
【図17】第3の実施の形態に係る剛性基板形成工程の一例の断面模式図である。
【図18】第3の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
【図19】第3の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図20】第3の実施の形態に係るビアホール形成工程の一例の断面模式図である。
【図21】第3の実施の形態に係るビア形成工程の一例の断面模式図である。
【図22】第3の実施の形態に係る配線溝形成工程の一例の断面模式図である。
【図23】第3の実施の形態に係る配線形成工程の一例の断面模式図である。
【図24】第3の実施の形態に係る剛性基板の別例の平面模式図(その1)である。
【図25】第3の実施の形態に係る剛性基板の別例の平面模式図(その2)である。
【図26】第3の実施の形態に係る剛性基板の別例の平面模式図(その3)である。
【図27】剛性基板研削方法の一例の説明図であって、(A)は研削部材の斜視模式図、(B)は研削部材を用いた研削工程の要部断面模式図である。
【図28】第4の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のZ1−Z1断面模式図である。
【図29】第4の実施の形態に係る剛性基板配置工程の一例の断面模式図であって、(A)は剛性基板配置前の状態を示す図、(B)は剛性基板配置後の状態を示す図である。
【図30】第4の実施の形態に係る半導体チップ配置工程の一例の断面模式図である。
【図31】第4の実施の形態に係る半導体チップ被覆工程の一例の断面模式図である。
【図32】第4の実施の形態に係る支持基板研削工程の一例の断面模式図である。
【図33】第4の実施の形態に係るビア形成工程の一例の断面模式図である。
【図34】第4の実施の形態に係る配線形成工程の一例の断面模式図である。
【図35】第4の実施の形態に係る剛性基板の別例の平面模式図である。
【発明を実施するための形態】
【0009】
以下、MCMの形成を例に、図面を参照して詳細に説明する。
まず、第1の実施の形態について説明する。
図1は支持基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のX1−X1断面模式図である。
【0010】
図1には、形成するMCMに用いる複数の半導体チップを配置するための支持基板1を例示している。支持基板1には、例えば、ガラス基板を用いることができ、好ましくは、アルカリ金属等の金属不純物成分の少ない、透明のガラス基板を用いる。例えば、支持基板1として、石英ガラスや結晶化ガラス等のガラス基板(例えば、厚さ400μm)を用いる。
【0011】
この図1に例示する支持基板1には、複数の半導体チップを配置するそれぞれの位置に対応して位置合せマーク1aが形成されている。位置合せマーク1aは、支持基板1の一方の面に、例えば、フォトリソグラフィ技術とエッチング技術(ドライエッチング又はウェットエッチング)を用いて凹部を形成することによって、形成される。形成した凹部は、その状態で位置合せマーク1aとして用いることができるほか、形成した凹部内をポリシリコンやチタン(Ti)等、支持基板1の主成分と異なる材料で埋め、それを位置合せマーク1aとして用いることもできる。図1には、凹部をそのような材料で埋めた状態を例示している。
【0012】
このような位置合せマーク1aを形成した支持基板1上に、形成するMCMに用いる、複数の半導体チップを配置する。
図2は半導体チップ配置工程の一例の説明図であって、(A)は配置するチップの平面模式図、(B)はチップを配置した状態の平面模式図、(C)は(B)のX2−X2断面模式図である。
【0013】
図1に例示したような支持基板1を準備した後、その支持基板1上に、ここでは図2(A)〜(C)に例示するように、2種類の半導体チップ2a,2bをそれぞれ複数配置する。
【0014】
半導体チップ2a,2bは、いずれもLSI(Large Scale Integration)等のIC(Integrated Circuit)チップであり、図2(A)に例示したように、一方の面に外部接続用の複数の電極2cを備えている。電極2cは、半導体チップ2a,2bの種類にもよるが、タングステン(W),銅(Cu),アルミニウム(Al)等の金属材料を用いて形成される。また、半導体チップ2a,2bの表面には、電極2cの少なくとも一部を露出させるように形成された酸化シリコン(SiO),窒化シリコン(SiN)等の絶縁膜(保護膜)が形成されている。
【0015】
支持基板1上に配置する半導体チップ2a,2bは、図2(B)に点線で図示したように、1組の半導体チップ2a,2bで1個のMCMを構成するようになっている。即ち、支持基板1上には、1個のMCMを構成する半導体チップ2a,2bの組が、一定の規則で整列して配置される。
【0016】
ここで用いる半導体チップ2a,2bは、図2(C)に例示したように、互いの厚さが異なっている。このように厚さの異なる半導体チップ2a,2bをそれぞれ、電極2c形成面側を支持基板1の位置合せマーク1a形成面側に対向させて、位置合せマーク1aに対応した位置に、接着部材3を用いて接着する。
【0017】
接着部材3は、支持基板1の位置合せマーク1a形成面側全面に形成することができるほか、半導体チップ2a,2bの電極2c形成面と支持基板1の間にのみ形成することもできる。この図2(C)には、支持基板1の位置合せマーク1a形成面側全面に接着部材3を形成して半導体チップ2a,2bを接着した場合を例示している。なお、図2(B)では、接着部材3の図示を省略している。
【0018】
接着部材3としては、エポキシ樹脂、フェノール樹脂又はベンゾシクロブテン(BCB)等を含有する樹脂製の接着剤を用いることができる。なお、接着剤は、組成にもよるが、エポキシ樹脂であれば180℃で1時間程度の処理で、フェノール樹脂であれば150℃で1時間程度の処理で、BCBであれば250℃で1時間程度の処理で、それぞれ硬化させることができる。また、接着部材3としては、このような接着剤のほか、ポリビニルアルコール(PVA)等を含有する粘着シート等を用いることもできる。
【0019】
接着部材3に接着剤を用いる場合は、支持基板1の位置合せマーク1a形成面側、又は半導体チップ2a,2bの電極2c形成面側に、接着剤を塗布し、半導体チップ2a,2bを支持基板1上に接着する。接着部材3に粘着シートを用いる場合は、支持基板1の位置合せマーク1a形成面側、又は半導体チップ2a,2bの電極2c形成面側に、粘着シートを貼付し、半導体チップ2a,2bを支持基板1上に接着する。
【0020】
また、無機系或いは有機系の所謂SOG(Spin On Glass)膜を形成する際の材料(SOG膜材料)を接着部材3として利用することもできる。その場合は、例えば、所定のSOG膜材料の塗膜を支持基板1の位置合せマーク1a形成面側にスピンコーティング等により形成し、その塗膜を介して半導体チップ2a,2bを支持基板1上に接着する。
【0021】
位置合せマーク1aを用いた半導体チップ2a,2bの配置は、支持基板1の位置合せマーク1a形成面側、又は半導体チップ2a,2bの電極2c形成面側に、所定の接着部材3を設けた後、チップボンダー等の装置を用いて自動的に行うことができる。比較的高精度の装置を用いて半導体チップ2a,2bの配置を行った場合には、位置合せマーク1aに対する半導体チップ2a,2bの位置ずれは、目標値の±1μm以下に抑えることが可能である。
【0022】
支持基板1としてガラス基板を用い、その凹部内をポリシリコンやTi等の材料で埋めて位置合せマーク1aを形成している場合には、そのような材料はガラス基板に対して反射率が高く、位置合せマーク1aを光学的に検出し易い。従って、このような位置合せマーク1aを用いると、半導体チップ2a,2bを配置する際に位置合せマーク1aを容易に検出し、半導体チップ2a,2bを位置合せマーク1aに対応した位置に精度良く配置することが可能になる。
【0023】
なお、半導体チップ2a,2bを配置した後の、支持基板1と半導体チップ2a,2bとの間の接着部材3の厚さは、概ね15μm以下である。
上記のようにして厚さの異なる半導体チップ2a,2bを支持基板1に配置した後は、支持基板1上に配置した半導体チップ2a,2bを樹脂等の被覆部材によって被覆する。
【0024】
図3は第1の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
ここでは、半導体チップ2a,2bを被覆するための被覆部材として、エポキシ樹脂等を含有する熱硬化性の樹脂基板4を用いる。例えば、熱硬化前には半導体チップ2a,2bや支持基板1に対して柔軟性を有し、所定の加熱条件、例えば180℃で1時間の加熱により硬化させることのできる、エポキシ樹脂系の樹脂基板4を用いる。
【0025】
このような樹脂基板4を用いて半導体チップ2a,2bを被覆する場合には、まず、支持基板1の半導体チップ2a,2bを配置した面側に樹脂基板4(例えば、厚さ625μm)を準備する。次いで、その樹脂基板4に、半導体チップ2a,2bを配置した支持基板1を押し付け、樹脂基板4内に半導体チップ2a,2bを埋め込む。そして、所定温度まで上昇させ、その温度で所定時間保持することにより、樹脂基板4を硬化させる。これにより、図3(B)に例示したような、支持基板1上に配置した半導体チップ2a,2bを樹脂基板4で被覆した基材(擬似ウェハ)10を得る。
【0026】
なお、樹脂基板4の硬化まで行った後には、その樹脂成分が支持基板1側方に流動して硬化したり、樹脂基板4の支持基板1側と反対側の露出面に凹凸や傾斜が生じて硬化したりして、擬似ウェハ10の形状が乱れている場合がある。そのような場合には、研削等で硬化後の樹脂基板4を成形し、支持基板1側方に流動した部分を研削したり、樹脂基板4の露出面を平坦化(水平化)したりするようにして、擬似ウェハ10の形状を整えるようにしてもよい。
【0027】
次いで、支持基板1の薄化を行う。
図4は第1の実施の形態に係る支持基板研削工程の一例の断面模式図である。
支持基板1上に配置した半導体チップ2a,2bを樹脂基板4で被覆した後は、擬似ウェハ10の支持基板1に対して研削を行う。支持基板1の研削は、例えば、その研削を行う研削装置のテーブル(チャックテーブル等)の上に、擬似ウェハ10をその樹脂基板4側を下にして固定した状態で行う。
【0028】
支持基板1の研削の際には、まず、研削直前の擬似ウェハ10の厚さd1と支持基板1の厚さd2との差分を求め、擬似ウェハ10における接着部材3及び樹脂基板4の厚さd3(=d1−d2)を求める(図3)。これは、支持基板1の厚さは初期の厚さからほぼ変動しない一方、接着部材3及び樹脂基板4の厚さは、先の硬化或いはその後の研削等によって初期の厚さから変動している可能性があるためである。そして、このようにして求めた接着部材3及び樹脂基板4の厚さd3に、研削によって最終的に得るべき支持基板1の厚さd4を加え、擬似ウェハ10が研削装置のテーブル面からその厚さd3+d4になるまで研削を行う。これにより、初期の厚さd2から厚さd4まで薄くした支持基板1を得る。なお、研削後の支持基板1の厚さd4は、5μm以下とすることが望ましく、この点については後述する。
【0029】
このような支持基板1の研削は、その研削面を、研削装置のテーブル面から目標値の±1μm以下に制御することができる。また、研削面内の厚さのばらつきは、TTV(Total Thickness Variation)で1μm以下に制御することができる。
【0030】
なお、支持基板1の研削後、その研削面に研削痕が生じているような場合には、その研削面を、CMP(Chemical Mechanical Polishing)やエッチング等により、例えば厚さ0.5μm程度さらに除去し、研削痕を除去するようにしてもよい。
【0031】
このようにして支持基板1の研削まで行った後は、例えば以下の図5〜図12に例示するようにして、半導体チップ2a,2b間を電気的に接続するための配線構造を形成していく。
【0032】
まず、半導体チップ2a,2bの電極2cに電気的に接続されるビアの形成例について説明する。
図5は第1の実施の形態に係るビアホール形成工程の一例の断面模式図、図6は第1の実施の形態に係る第1導電材料形成工程の一例の断面模式図、図7は第1の実施の形態に係る第1研磨工程の一例の断面模式図である。
【0033】
支持基板1の研削後は、フォトリソグラフィ技術とエッチング技術を用い、図5に例示するように、その支持基板1に、半導体チップ2a,2b(それらの電極2c)に達するビアホール6を形成する。
【0034】
その際は、まず、支持基板1上にレジストを塗布し、露光・現像処理により、ビアホール6を形成する位置に開口を有する、レジストパターンを形成する。そして、そのレジストパターンをマスクにしてエッチングを行う。エッチングは、例えば、支持基板1にガラス基板を用いた場合、テトラフルオロメタン(CF4),六フッ化硫黄(SF6),オクタフルオロシクロブタン(C4F8)のうちのいずれかのガスを使用したRIE(Reactive Ion Etching)により行うことができる。
【0035】
このようにRIEを行う場合であって、支持基板1下層の接着部材3に上記のようなエポキシ樹脂,フェノール樹脂,BCB,PVA,有機系SOG膜材料等の有機系材料を用いている場合には、RIEは、その接着部材3の位置で停止させることができる。従って、1つの擬似ウェハ10内、或いは異なる擬似ウェハ10間において、たとえ研削後の支持基板1の厚さにばらつきがあったとしても、このエッチング時点で半導体チップ2a,2b(電極2c)を露出させてしまうことがない。
【0036】
支持基板1のRIEを行って接着部材3を露出させた後は、それに続けて、その露出した接着部材3を、エッチングガスに酸素と窒素を使用し、圧力100mTorr〜300mTorr、電力1kWの条件でエッチングする。なお、エッチングガス中の窒素は、形成するビアホール6の側壁保護の役割を果たす。側壁保護が不要である場合には、エッチングガスに窒素を添加しなくても構わない。このような接着部材3のエッチングにより、支持基板1及び接着部材3を貫通して半導体チップ2a,2b(電極2c)に達するビアホール6を形成することができる。また、この接着部材3のエッチング時には、支持基板1上に形成していたレジストも除去することができる。
【0037】
さらに、この接着部材3のエッチング時には、接着部材3の除去後も、半導体チップ2a,2bの電極2c(W,Cu,Al等)及びその周りの保護膜(SiO,SiN等)のエッチングが抑えられる(エッチング選択比50以上)。従って、1つの擬似ウェハ10内、或いは異なる擬似ウェハ10間において、たとえ接着部材3の厚さにばらつきがあったとしても、半導体チップ2a,2bの電極2cや保護膜が過剰にエッチングされてしまうのを抑えることができる。
【0038】
このように、ここでは、支持基板1の位置合せマーク1a形成面側に半導体チップ2a,2bを配置し、その支持基板1を、除去することなく、ビアホール6を形成する絶縁膜(層間絶縁膜)として用いる。
【0039】
そのため、図4に例示した支持基板1の研削は、この図5に例示したように研削後の支持基板1にエッチングでビアホール6を形成することを考慮して行うことが好ましい。エッチングによるビアホール6の形成は、ビアホール6が低アスペクト比であるほど行い易い。このような観点からは、支持基板1は、形成するビアホール6の径にもよるが、厚さ5μm以下まで研削を行っておくことが好ましい。
【0040】
但し、用いる研削装置の精度や接着部材3の厚さのばらつきによっては、研削後の支持基板1に厚さのばらつきが生じる可能性があり、また、支持基板1と樹脂基板4の材質によっては、加熱により擬似ウェハ10に反りが発生する可能性もある。研削は、ここでは研削装置のテーブル面(擬似ウェハ10の樹脂基板4側表面)を基準にして行うため、最終的に得る支持基板1の厚さを薄く設定しすぎると、場合によっては、研削後に接着部材3や樹脂基板4が部分的に露出してしまう可能性が生じてくる。このような可能性を考慮し、支持基板1は、その厚さを3μm〜5μmの範囲に設定して研削を行うことが好ましい。
【0041】
なお、ビアホール6形成用のレジストパターンを露光・現像により形成する際には、たとえ支持基板1の研削面内に表面位置のばらつきがあったとしても、そのばらつきが焦点深度内に入っていれば、その上にレジストパターンを高精度で形成することができる。そのため、このように厚さの異なる半導体チップ2a,2bを用いた場合にも、高精度でビアホール6を形成することができる。
【0042】
また、ビアホール6形成用のレジストパターンを形成する際に、支持基板1に形成した位置合せマーク1aを用いることで、半導体チップ2a,2bの配置位置や、ビアホール6の形成位置を高精度で決定することができる。位置合せマーク1aは、支持基板1のレジストパターン形成面側と反対面側(半導体チップ2a,2b配置面側)に形成されるが、上記のような透明なガラス基板を用いた場合には、レジストパターン形成面側から位置合せマーク1aの検出が行える。
【0043】
このように、位置合せマーク1aを、半導体チップ2a,2bの配置と、ビアホール6の形成に共用すると、所望の位置に半導体チップ2a,2bの配置とビアホール6の形成を行うことができる。また、支持基板1にこのような位置合せマーク1aを形成しなかった場合や、支持基板1及び半導体チップ2a,2bのいずれにも位置合せマーク1aに相当するものを形成しなかった場合に比べ、MCM形成のスループットを大幅に向上させることができる。
【0044】
なお、支持基板1の研削面に研削痕が生じていると、このビアホール6形成時の露光の際、その研削痕によって露光光の反射異常が発生してしまう可能性がある。このような露光光の反射異常を発生させないためには、先の支持基板1の研削後にCMPやエッチングを行ってその研削痕を除去しておくことが好ましい。但し、研削痕があっても、このような露光光の反射異常を抑えることが可能である場合(例えば、別途レジスト下層に反射防止膜を形成する等)には、必ずしも支持基板1の研削後にその研削痕を除去することを要しない。
【0045】
ビアホール6の形成後は、図6に例示するように、ビアホール6を埋める導電材料7aを形成する。その際は、例えば、まずスパッタリング法を用いてTiのバリア層、及びCuのシード層を形成し、そのシード層を電極とした電気めっき法を用いてCuのめっき層を堆積し、それらの層でビアホール6を埋める。或いは、まずスパッタリング法を用いてTiのバリア層を形成した後、CVD法を用いてW層を堆積し、それらの層でビアホール6を埋める。
【0046】
ビアホール6を導電材料7aで埋めた後は、図7に例示するように、支持基板1が露出するようにCMPを行い、支持基板1上の余剰の導電材料7aを除去する。これにより、支持基板1及び接着部材3を貫通し、半導体チップ2a,2bの電極2cに電気的に接続されたビア7を形成する。
【0047】
なお、支持基板1の研削面に研削痕が生じていると、CMP後、その研削痕に導電材料7aが残ってしまう可能性がある。このような導電材料7aの残渣を生じさせないためには、先の支持基板1の研削後にCMPやエッチングを行ってその研削痕を除去しておくことが好ましい。但し、このような導電材料7aの残渣が生じた場合にも、それを選択的に除去することが可能であるような場合には、必ずしも支持基板1の研削後にその研削痕を除去することを要しない。
【0048】
続いて、半導体チップ2a,2b間を電気的に接続する配線の形成例について説明する。
図8は第1の実施の形態に係る絶縁層形成工程の一例の断面模式図、図9は第1の実施の形態に係る配線溝形成工程の一例の断面模式図、図10は第1の実施の形態に係る第2導電材料形成工程の一例の断面模式図、図11は第1の実施の形態に係る第2研磨工程の一例の断面模式図である。また、図12は配線を形成した状態の一例の要部平面模式図である。
【0049】
図5〜図7に例示したようにしてビア7を形成した後は、図8に例示するように、支持基板1上にSiO等の絶縁膜(層間絶縁膜)21を形成する。そして、その絶縁膜21上に、半導体チップ2a,2b間配線用の開口を有する、レジストパターンを形成する。次いで、そのレジストパターンをマスクにして絶縁膜21のエッチングを行い、図9に例示するように、絶縁膜21に配線溝22を形成する。ここでは、1組の半導体チップ2a,2bに接続されているビア7の形成領域を含む領域に、絶縁膜21を貫通するようにして配線溝22を形成している。
【0050】
配線溝22の形成後は、図10に例示するように、配線溝22を埋める導電材料23aを形成する。その際は、例えば、まずスパッタリング法を用いてTiのバリア層、及びCuのシード層を形成し、その後、電気めっき法を用いてCuのめっき層を堆積し、それらの層で配線溝22を埋める。その後、CMPを行うことで、図11及び図12に例示するように、半導体チップ2a,2bの電極2c間を、ビア7を介して配線23により電気的に接続した状態を得る。
【0051】
なお、ビア7及び配線23の形成後は、例えば、図11及び図12に鎖線Dで示したような位置でダイシングを行い、1組の半導体チップ2a,2bを含む各MCMに個片化する。
【0052】
以上説明したように、この第1の実施の形態によれば、支持基板1の一方の面側に半導体チップ2a,2bを配置し、その支持基板1を他方の面側から平坦性良く薄くして、それを絶縁膜として用いる。そのため、厚さの異なる半導体チップ2a,2bを用いたような場合にも、支持基板1に高精度でビア7を形成することができ、また、この平坦性の良い支持基板1(絶縁膜)の上層には、高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になり、高性能で高信頼性のMCMを形成することが可能になる。
【0053】
なお、以上の説明においては、図3に例示したように、半導体チップ2a,2bの被覆に用いる樹脂基板4として平板状のものを用いるようにしたが、樹脂基板4の形状はこれに限定されるものではない。
【0054】
図13は第1の実施の形態に係る半導体チップ被覆工程の別例の断面模式図である。
樹脂基板4には、図13に例示するような、半導体チップ2a,2bにそれぞれ対応する領域に凹部4aを形成したものを用いることもできる。凹部4aは、全て同サイズで形成するようにしても、或いは、比較的大きな半導体チップ2aに対応する凹部4aを大きく、比較的小さな半導体チップ2bに対応する凹部4aを小さく形成するようにしてもよい。図13では、全て同サイズの凹部4aを形成した場合を例示している。なお、凹部4aは、必ずしも半導体チップ2a,2bのサイズと同サイズであることを要しない。
【0055】
樹脂基板4にこのような凹部4aを形成することにより、半導体チップ2a,2bを樹脂基板4内に埋め込んだときの半導体チップ2a,2b周辺への樹脂の流動を抑えることが可能になり、擬似ウェハ10の形状の乱れを抑えることが可能になる。
【0056】
このような樹脂基板4を用いた場合にも、以降、上記図4〜図12で述べたのと同様の処理を行うことで、ビア7及び配線23を備えるMCMを形成することができる。
次に、第2の実施の形態について説明する。
【0057】
この第2の実施の形態においても、上記第1の実施の形態と同様、支持基板1上に接着部材3を用いて半導体チップ2a,2bを配置した後、樹脂基板4を用いて半導体チップ2a,2bを被覆する。
【0058】
図14は第2の実施の形態に係る半導体チップ被覆工程の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
第2の実施の形態では、図14に例示するように、樹脂基板4の支持基板1が配置される側と反対側の面に、剛性を有する基板(剛性基板)30(例えば、厚さ725μm)をさらに配置し、擬似ウェハ10aを形成する。このような剛性基板30としては、シリコン(Si)基板、石英ガラスや結晶化ガラス等のガラス基板や、SiO,酸化アルミニウム(AlO),窒化アルミニウム(AlN)等のセラミック基板を用いることができる。
【0059】
上記第1の実施の形態で述べたように、支持基板1上の半導体チップ2a,2bを樹脂基板4で被覆した後には、樹脂基板4の硬化や、支持基板1研削後の絶縁膜や導電材料の形成が行われ、その際、擬似ウェハ10は熱に曝される。仮に、支持基板1と樹脂基板4に、それらの熱膨張係数が大きく異なるような材料を用いていた場合には、そのままでは、そのような加熱時に、擬似ウェハ10に反りが発生してしまう可能性がある。例えば、樹脂基板4の硬化時にそのような反りが発生すると、その後に行う支持基板1の研削を所望の厚さまで高精度で行うことが難しくなる。また、支持基板1研削後の加熱時にそのような反りが発生すると、薄い支持基板1の破損や、反っているために後続の工程を実施できない或いは精度良く実施できないといったことが起こり得る。
【0060】
一方、図14(B)に例示したような、樹脂基板4に剛性基板30を配置した擬似ウェハ10aの場合には、支持基板1及び樹脂基板4の材質によらず、擬似ウェハ10aの反りの発生を効果的に抑えることが可能になる。
【0061】
図15は第2の実施の形態に係る支持基板研削工程の一例の断面模式図である。
剛性基板30を配置した擬似ウェハ10aの形成後は、上記第1の実施の形態と同様に、支持基板1の研削を行う。ここでは、まず、研削直前の擬似ウェハ10aの厚さd1、剛性基板30の厚さd5、及び支持基板1の厚さd2を用いて、接着部材3及び樹脂基板4の厚さd3(=d1−d2−d5)を求める(図14)。そして、接着部材3及び樹脂基板4の厚さd3と剛性基板30の厚さd5との和に、研削によって最終的に得るべき支持基板1の厚さd4を加え、擬似ウェハ10aが研削装置のテーブル面からその厚さd3+d4+d5になるまで研削を行う。これにより、初期の厚さd2から厚さd4まで薄くした支持基板1を得る。その後は、研削面に対してCMPやエッチングを行い、研削痕を除去するようにしてもよい。
【0062】
そして、このように支持基板1の研削を行った後は、上記の図5〜図12で述べたのと同様に、半導体チップ2a,2b間を電気的に接続するビア7及び配線23を形成していくようにすればよい。
【0063】
この第2の実施の形態によっても、平坦性良く薄くした支持基板1を絶縁膜として用い、反りの発生を抑えて、支持基板1に高精度でビア7を形成することができる。また、そのビア7を形成した支持基板1の上層に、高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になる。
【0064】
次に、第3の実施の形態について説明する。
この第3の実施の形態は、半導体チップ2a,2bを配置した支持基板1上に、樹脂基板4に替えて剛性基板を配置する点で、上記第1の実施の形態と相違する。
【0065】
図16は第3の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のY1−Y1断面模式図である。
図16に例示する剛性基板40は、支持基板1上に配置された半導体チップ2a,2bに対応する領域に、それらの半導体チップ2a,2bを収容可能な凹部40aが形成され、さらに、凹部40aに連通する溝40bが形成されている。剛性基板40としては、シリコン(Si)基板のほか、石英ガラスや結晶化ガラス等のガラス基板、SiO,AlO,AlN等のセラミック基板等を用いることができる。
【0066】
図17は第3の実施の形態に係る剛性基板形成工程の一例の断面模式図である。
図16に例示したような剛性基板40を形成する場合には、まず、凹部40a及び溝40bが未形成の剛性基板41(例えば、厚さ725μm)上に、凹部40a及び溝40bを形成する領域50a,50bを開口したマスクパターン50を形成する。そして、それをマスクにしてエッチング(ドライエッチング又はウェットエッチング)を行い、凹部40a及び溝40bを形成する。
【0067】
例えば、剛性基板41をSi基板とした場合には、所定領域を開口したレジストパターンを形成し、それをマスクにしてSF6を用いたRIEを行う(例えば、Siエッチング速度30μm/min)。それにより、剛性基板41に、図16に例示したような凹部40a及び溝40bを形成する。なお、形成する凹部40a及び溝40bの側壁保護のために、RIE中、SF6の供給を一時的に停止し、C4F8を供給するようにしてもよい。
【0068】
また、剛性基板41をガラス基板とした場合には、まず、所定領域を開口したタングステンシリサイド(WSi)のハードマスクを形成する(例えば、WSi:ガラス基板(SiO2)=1:16)。そして、トリフルオロメタン(CHF3)及び一酸化炭素(CO)を共に75sccmでそれぞれ供給し、ICP(Inductive Coupling Plasma)条件を1000W、バイアス条件を600WとしてRIEを行う(例えば、SiO2エッチング速度430nm/min)。それにより、剛性基板41に、図16に例示したような凹部40a及び溝40bを形成する。
【0069】
一方、凹部40a及び溝40bをウェットエッチングにより形成する場合には、例えば、まず、剛性基板41の全面(表面及び裏面を含む)に、CVD法等を用いてSiN膜を形成し、そのSiN膜の所定領域を開口してハードマスクを形成する。そして、硝酸(HNO3),フッ化水素(HF),酢酸(CH3COOH)を含む溶液をエッチング液に用いてエッチングを行う。それにより、剛性基板41に、図16に例示したような凹部40a及び溝40bを形成する。
【0070】
図18は第3の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、(A)は被覆前の状態を示す図、(B)は被覆後の状態を示す図である。
半導体チップ2a,2bを配置した支持基板1上に剛性基板40を配置する場合には、まず、剛性基板40の凹部40a及び溝40bに、例えば、エポキシ樹脂やBCB等の樹脂(接着剤)42を所定量入れる。さらに、その剛性基板40の凹部40a及び溝40bの形成面側に、エポキシ樹脂やBCB等の接着剤43を塗布する。
【0071】
そして、位置合せマーク1aに対応した位置に接着部材3を用いて半導体チップ2a,2bを接着した支持基板1を、樹脂42及び接着剤43を設けた剛性基板40に貼り合せて両者を接着し、擬似ウェハ10bを得る。このとき、凹部40a内には、半導体チップ2a,2bが収容されると共に、収容された半導体チップ2a,2bは、樹脂42で被覆された状態になる。
【0072】
なお、この時点では、例えば、樹脂42及び接着剤43を、後続の研削工程で支持基板1と剛性基板40とが剥離しないような接着強度が得られ、しかも、あまりガスを発生させないような条件を用いて硬化させておくことが好ましい。
【0073】
なお、樹脂42による半導体チップ2a,2bの良好な被覆状態が得られるように、予め凹部40aに入れる樹脂42の量を調整しておくことが好ましい。また、ここでは凹部40a及び溝40bにエポキシ樹脂等の樹脂42を入れるようにしたが、SOG膜材料を入れるようにすることもできる。
【0074】
図19は第3の実施の形態に係る支持基板研削工程の一例の断面模式図である。
支持基板1と剛性基板40との接着後は、支持基板1に対して研削を行う。その際は、支持基板1の厚さと、剛性基板40の厚さとを予め把握しておき、擬似ウェハ10bの厚さを測定して、接着剤43の厚さを求める。なお、接着剤43の厚さは、概ね10μm〜100μm程度になる。そして、剛性基板40と接着剤43の厚さの和に、さらに研削によって最終的に得るべき支持基板1の厚さを加え、擬似ウェハ10bが研削装置のテーブル面からその厚さになるまで研削を行う。
【0075】
このとき、剛性基板40に、例えばSi基板を用いている場合には、静電容量測定装置による厚さ測定が可能である。
なお、この支持基板1の研削は、その研削面を、研削装置のテーブル面から目標値の±1μm以下に制御することができ、研削面内のばらつきを1μm以下に制御することができる。
【0076】
支持基板1と剛性基板40との接着後の接着剤43の厚さは、所定の接着強度を確保するために概ね10μm以上と比較的厚くなるので、この接着剤43の厚さのばらつきによっては、支持基板1の研削の程度が制限される場合もある。即ち、接着剤43の厚さのばらつきによっては、研削装置のテーブル面を基準にして研削を行ったときに接着剤43等が部分的に露出してしまわないように、支持基板1の研削量を調整することが必要になる場合もある。
【0077】
なお、研削後には、その研削面に対してCMPやエッチングを行い、研削痕を除去するようにしてもよい。
図20は第3の実施の形態に係るビアホール形成工程の一例の断面模式図である。
【0078】
支持基板1の研削後は、半導体チップ2a,2bの電極2cに達するビアホール6を形成すると共に、ここでは、溝40bに達するビアホール6aを形成する。このようなビアホール6,6aの形成後には、樹脂42及び接着剤43の接着力強化のためのアニールを行う。この場合、アニールによって樹脂42及び接着剤43から発生したガスは、溝40b及びビアホール6,6aを介して外部に排気される。
【0079】
このような溝40b及びビアホール6aを形成しなかった場合には、アニールによって樹脂42及び接着剤43から発生したガスの逃げ道が無いか、或いは少ないため、擬似ウェハ10bの内圧が上昇する可能性がある。それにより、支持基板1と剛性基板40との剥離、或いは支持基板1の破損等が発生する可能性がある。剛性基板40に溝40bを形成し、支持基板1にビアホール6のほか排気用のビアホール6aを形成しておくことにより、そのような剥離や破損の発生を抑えることができる。
【0080】
以後は、上記第1の実施の形態と同様に、ビア7及び配線23等を形成していく。
図21は第3の実施の形態に係るビア形成工程の一例の断面模式図である。また、図22は第3の実施の形態に係る配線溝形成工程の一例の断面模式図、図23は第3の実施の形態に係る配線形成工程の一例の断面模式図である。
【0081】
ビアホール6,6aの形成後、図21に例示するように、スパッタリング法、CVD法、電気めっき法等を用いて全面に導電材料を形成してビアホール6,6aを埋めた後、支持基板1が露出するようにCMPを行って支持基板1上の余剰導電材料を除去する。これにより、支持基板1内にビア7,7bを形成する。
【0082】
次いで、図22に例示したように、ビア7,7bを形成した支持基板1上に絶縁膜21を形成し、そこに配線溝22を形成する。そして、全面に導電材料を形成して配線溝22を埋めた後、絶縁膜21が露出するようにCMPを行って絶縁膜21上の余剰導電材料を除去する。これにより、図23に例示するように、半導体チップ2a,2bの電極2c間を、ビア7を介して電気的に接続する配線23を形成する。
【0083】
この第3の実施の形態によっても、平坦性良く薄くした支持基板1を絶縁膜として用い、そこに高精度でビア7を形成することができ、また、その上層に高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になる。
【0084】
また、この第3の実施の形態では、半導体チップ2a,2bを配置した支持基板1に剛性基板40を貼り合せるので、樹脂42及び接着剤43の硬化時や、支持基板1研削後の絶縁膜や導電材料の形成時に加熱を行っても、それらの反りの発生が抑えられる。例えば、樹脂基板4の硬化時に発生する反りは、支持基板1の研削を所望の厚さまで高精度で行うことを妨げる。また、支持基板1研削後の加熱時に発生する反りは、薄い支持基板1の破損や、後続の工程に影響を及ぼし得る。この第3の実施の形態では、剛性基板40を用いることにより、そのような原因となり得る支持基板1及び剛性基板40の反りの発生を効果的に抑えることができる。
【0085】
また、この第3の実施の形態では、剛性基板40に溝40bを形成し、支持基板1にビアホール6,6aを形成することにより、樹脂42及び接着剤43から発生するガスを効果的に排気する。これにより、支持基板1と剛性基板40との剥離、支持基板1の破損等の発生を抑えてMCMの形成を行うことができる。
【0086】
なお、剛性基板40は、上記図16に例示したような構成のほか、以下の図24〜図26に例示するような構成とすることもできる。
図24〜図26は第3の実施の形態に係る剛性基板の別例の平面模式図である。
【0087】
図24に例示する剛性基板44は、1組又は複数組の半導体チップ2a,2bが収容可能な、平面矩形状で直線的に延びる凹部44aが、平行に複数形成された構成を有している。
【0088】
このような剛性基板44を用いる場合には、まず、その凹部44aに樹脂42を入れ、表面に接着剤43を塗布し、その剛性基板44を、半導体チップ2a,2bを配置した支持基板1に貼り合せる。このとき、各凹部44aには、1組又は複数組の半導体チップ2a,2bが収容されるようになる。そして、半導体チップ2a,2b(電極2c)に達するビアホール6を形成すると共に、樹脂42等から発生するガスの排気用のビアホール6aを形成すればよい。
【0089】
なお、このような凹部44aは、上記剛性基板40の凹部40a及び溝40bと同様に、エッチング(ドライエッチング又はウェットエッチング)によって形成することができる。
【0090】
また、図25に例示する剛性基板45は、図24に例示した剛性基板44と同様に、1組又は複数組の半導体チップ2a,2bが収容可能な直線状の凹部45aが、平行に複数形成された構成を有している。さらに、この剛性基板45は、その凹部45aの両端部が湾曲して形成された構成を有しており、この点で図24に例示した剛性基板44と相違している。
【0091】
このような剛性基板45の凹部45aは、エッチング(ドライエッチング又はウェットエッチング)による形成が可能であるほか、次の図27に例示するような研削部材を用いて形成することも可能である。
【0092】
図27は剛性基板研削方法の一例の説明図であって、(A)は研削部材の斜視模式図、(B)は研削部材を用いた研削工程の要部断面模式図である。
図27(A)には、筒状体61の先端部にダイヤモンド等の研削刃62が取り付けられた研削部材60を例示している。この研削部材60は、その筒状体61の中空部に、研削刃62に向かって水等の液体を流通させることができるようになっている。筒状体61は、形成する凹部45aのサイズに応じたサイズのものを使用することができる。例えば、外径20mm、内径10mmのサイズの筒状体61が使用される。
【0093】
研削を行う際には、この研削部材60を凹部45aの形成位置に配置し、水等を流通させつつ、その研削部材60を回転させながら直線状に移動させて、剛性基板45の凹部45aを形成する。
【0094】
このようにして形成される剛性基板45によっても、図24に例示した剛性基板44と同様に、半導体チップ2a,2bを配置した支持基板1と剛性基板45との間に存在する樹脂42等から発生するガスを効果的に排気することが可能である。
【0095】
また、図26に例示する剛性基板46は、支持基板1上に配置される全ての半導体チップ2a,2bを収容可能な平面円形状の単一の凹部46aが形成された構成を有している。
【0096】
このような剛性基板46の凹部46aは、エッチング(ドライエッチング又はウェットエッチング)による形成が可能であるほか、図27に例示したような研削部材60を用いて形成することが可能である。特に、このような比較的大面積の凹部46aを有する剛性基板46の場合には、スループットの観点から、適当なサイズの研削部材60を用いて凹部46aを形成することが好ましい。
【0097】
この図26に例示するような剛性基板46によっても、半導体チップ2a,2bを配置した支持基板1と剛性基板45との間に存在する樹脂42等から発生するガスを効果的に排気することが可能である。
【0098】
次に、第4の実施の形態について説明する。
この第4の実施の形態は、支持基板1上に、半導体チップ2a,2bを収容可能な貫通孔を有する剛性基板を配置する点で、上記第3の実施の形態と相違する。
【0099】
図28は第4の実施の形態に係る剛性基板の一例の説明図であって、(A)は平面模式図、(B)は(A)のZ1−Z1断面模式図である。
図28に例示する剛性基板47は、半導体チップ2a,2bを収容可能な、平面矩形状の貫通孔47aが複数形成されている。剛性基板47としては、上記剛性基板40と同様、Si基板のほか、石英ガラスや結晶化ガラス等のガラス基板、SiO,AlO,AlN等のセラミック基板等を用いることができる。
【0100】
また、剛性基板47は、上記剛性基板40の形成に用いた手法と同様の手法を用いて、形成することができる。即ち、上記図17に例示したのと同様に、まず、貫通孔47aが未形成の剛性基板に、貫通孔47aを形成する領域を開口したマスクパターンを形成する。そして、それをマスクにしてエッチング(ドライエッチング又はウェットエッチング)を行い、貫通孔47aを形成すればよい。
【0101】
図29は第4の実施の形態に係る剛性基板配置工程の一例の断面模式図であって、(A)は剛性基板配置前の状態を示す図、(B)は剛性基板配置後の状態を示す図である。
貫通孔47aを形成した剛性基板47を準備した後、その剛性基板47を、ここでは、図1に例示したような半導体チップ2a,2bが未配置の位置合せマーク1a付き支持基板1の上に配置する。その際、剛性基板47は、接着剤を用いずに、支持基板1に直接接着することができる。例えば、支持基板1の位置合せマーク1a形成面側に剛性基板47を載せ、酸素含有雰囲気中、800℃、30分の条件で熱処理を行うと、支持基板1上に剛性基板47が直接接着されるようになる。
【0102】
なお、半導体チップ2a,2bは、その種類にもよるが、400℃以上の熱に曝されると、その特性が劣化する場合がある。従って、このような800℃といった高温の熱処理によって支持基板1上に剛性基板47を直接接着する場合には、半導体チップ2a,2bを支持基板1上に配置していない状態で、剛性基板47を接着する。
【0103】
このように、接着剤を用いることなく、支持基板1上に剛性基板47を直接接着した場合には、接着剤の厚さのばらつきを考慮することを要せず、後に行う支持基板1の研削時には、支持基板1を薄く、高精度で加工することが可能になる。また、支持基板1と剛性基板47とを非常に強固に接着することが可能である。
【0104】
図30は第4の実施の形態に係る半導体チップ配置工程の一例の断面模式図である。
支持基板1上に剛性基板47を直接接着した後は、その剛性基板47の貫通孔47a内の支持基板1上に、半導体チップ2a,2bを、その電極2cを支持基板1側に向け、接着部材3を用いて配置する。
【0105】
図31は第4の実施の形態に係る半導体チップ被覆工程の一例の断面模式図である。
半導体チップ2a,2bの配置後は、剛性基板47の貫通孔47a内に、半導体チップ2a,2bを被覆する樹脂48を入れ、擬似ウェハ10cを得る。
【0106】
ここでは、先にエポキシ樹脂,フェノール樹脂,BCB等の有機系樹脂48aを入れて半導体チップ2a,2bを被覆し、熱処理後、無機系樹脂48bを入れて有機系樹脂48aを被覆し、さらに熱処理を行うことで、樹脂48を形成する。貫通孔47a内に入れる有機系樹脂48aは、半導体チップ2a,2bを強固に被覆する。有機系樹脂48aの表面に形成した無機系樹脂48bは、後に行うビア7や配線23の形成時に用いられる薬液等から有機系樹脂48a及び半導体チップ2a,2bを保護する役割を果たす。また、熱処理時に有機系樹脂48aから発生するガス、及び無機系樹脂48bから発生するガスは、いずれも貫通孔47aの開口から排気することができる。
【0107】
このように貫通孔47a内に配置した半導体チップ2a,2bを樹脂48で被覆することにより、この貫通孔47a部分における支持基板1の強度を確保することができる。そのため、後に行う支持基板1の研削時に、貫通孔47a部分を起点とするような支持基板1の破損を防ぐことが可能になる。
【0108】
図32は第4の実施の形態に係る支持基板研削工程の一例の断面模式図である。
貫通孔47a内の半導体チップ2a,2bを樹脂48で被覆した後は、支持基板1に対して研削を行う。ここでは、支持基板1上に剛性基板47を直接接着しているため、研削に際し、接着剤の厚さのばらつきに起因した制限がなく、支持基板1を薄く、高精度で加工することができる。また、この研削に先立ち、貫通孔47a内に樹脂48を入れて支持基板1の強度を確保しているため、支持基板1の破損を抑えて支持基板1の研削を行うことができる。なお、研削後には、その研削面に対してCMPやエッチングを行い、研削痕を除去するようにしてもよい。
【0109】
図33は第4の実施の形態に係るビア形成工程の一例の断面模式図である。
支持基板1の研削後は、まず、半導体チップ2a,2b(電極2c)に達するビアホール6を形成する。そして、スパッタリング法、CVD法、電気めっき法等を用いて全面に導電材料を形成してビアホール6を埋めた後、支持基板1が露出するようにCMPを行って支持基板1上の余剰導電材料を除去する。これにより、支持基板1内にビア7を形成する。
【0110】
図34は第4の実施の形態に係る配線形成工程の一例の断面模式図である。
ビア7の形成後は、まず、ビア7を形成した支持基板1上に絶縁膜21を形成し、そこに配線溝22を形成する。そして、全面に導電材料を形成して配線溝22を埋めた後、絶縁膜21が露出するようにCMPを行って絶縁膜21上の余剰導電材料を除去する。これにより、半導体チップ2a,2bの電極2c間を、ビア7を介して電気的に接続する配線23を形成する。
【0111】
この第4の実施の形態によっても、平坦性良く薄くした支持基板1を絶縁膜として用い、そこに高精度でビア7を形成することができ、また、その上層に高精度で配線23を形成することができる。その結果、ビア7や配線23の微細化・高密度化にも対応可能になる。また、貫通孔47aを形成した剛性基板47を用いることにより、反りや破損の発生を抑えて、MCMを形成することが可能になる。
【0112】
なお、ここでは、支持基板1と剛性基板47とを熱処理によって直接接着する場合を例示したが、両者を接着剤によって接着するようにしてもよい。その場合は、貫通孔47aを形成した剛性基板47を、半導体チップ2a,2bを配置した支持基板1上に、接着剤を介して接着する。その後は、上記同様、貫通孔47a内に樹脂48を入れ、支持基板1の研削を行い、ビア7及び配線23を形成していけばよい。
【0113】
また、ここでは、研削前に貫通孔47a内に樹脂48を入れる場合を例示したが、研削時に支持基板1の破損が発生する可能性が少ないような場合には、先に支持基板1の研削を行い、その研削後に貫通孔47a内に樹脂を入れるようにすることも可能である。
【0114】
なお、剛性基板47は、上記図28に例示したような構成のほか、以下の図35に例示するような構成とすることもできる。
図35は第4の実施の形態に係る剛性基板の別例の平面模式図である。
【0115】
図35に例示する剛性基板49は、半導体チップ2a,2bに対応する領域に、半導体チップ2a,2bを収容可能な、平面円形状の貫通孔49aが形成されている点で、図28に例示した剛性基板47と相違している。このような平面円形状の貫通孔49aは、エッチング(ドライエッチング又はウェットエッチング)による形成が可能であるほか、図27に例示したような研削部材60を用いて形成することが可能である。
【0116】
また、図28に例示した剛性基板47や図35に例示した剛性基板49に替えて、図24〜図26に例示した剛性基板44〜46の凹部44a〜46aをさらにエッチング或いは研削して貫通孔とした剛性基板を用いることも可能である。
【0117】
以上、MCMの形成方法を例に、第1〜第4の実施の形態について説明した。
なお、第1〜第4の実施の形態で述べた支持基板1及び剛性基板30,40,44〜47,49には、SEMI(Semiconductor Equipment and Materials International)規格に準じた形状のものを用いることが好ましい。それにより、上記のMCM形成に、半導体装置製造における既存設備を適用し易くなる。
【0118】
また、以上の説明では、支持基板1に位置合せマーク1aを形成する場合を例示したが、このような位置合せマーク1aを形成しない場合にも、同様にしてMCMを形成することは可能である。例えば、位置合せマーク1aを用いずに、支持基板1上に一定の精度で半導体チップ2a,2bを配置することができる場合や、研削後の支持基板1にビア7等を形成することができる場合等には、必ずしも位置合せマーク1aを形成することを要しない。
【0119】
また、以上の説明では、支持基板1のビア7を形成した後、その上に絶縁膜21を形成し、その絶縁膜21内にシングルダマシン法を用いて配線23を形成する場合を例示した。このほか、デュアルダマシン法を用いてビア7と配線23を同時に形成することも可能である。例えば、まず、支持基板1の研削後に、絶縁膜21を形成する。そして、絶縁膜21及び支持基板1を貫通し、半導体チップ2a,2bの電極2cに達するビアホール6を形成し、さらに、そのビアホール6の形成領域を含む絶縁膜21内の所定領域に配線溝22を形成する。形成したビアホール6及び配線溝22を導電材料で埋め、CMPにより余剰導電材料を除去することで、ビア7及び配線23を同時に形成する。
【0120】
また、以上の説明では、2種類の半導体チップ2a,2bを含むMCMの形成を例示したが、上記の手法は、2種類以上の半導体チップ(互いの厚さが異なっているか否かを問わない)を含むMCMの形成に広く適用可能である。また、1種類の半導体チップのみを含むシングル・チップ・モジュール(Single Chip Module,SCM)の形成にも、同様に適用可能である。
【符号の説明】
【0121】
1 支持基板
1a 位置合せマーク
2a,2b 半導体チップ
2c 電極
3 接着部材
4 樹脂基板
4a,40a,44a,45a,46a 凹部
6,6a ビアホール
7,7b ビア
7a,23a 導電材料
10,10a,10b,10c 擬似ウェハ
21 絶縁膜
22 配線溝
23 配線
30,40,41,44,45,46,47,49 剛性基板
40b 溝
42 樹脂
43 接着剤
47a,49a 貫通孔
48 樹脂
48a 有機系樹脂
48b 無機系樹脂
50 マスクパターン
50a,50b 領域
60 研削部材
61 筒状体
62 研削刃
【特許請求の範囲】
【請求項1】
第1基板の第1主面の上方に、半導体チップが収容される貫通孔を有する第2基板を配置する工程と、
前記貫通孔内の前記第1主面の上方に接着部材を介して前記半導体チップを配置する工程と、
前記第1基板及び前記接着部材を貫通し、前記半導体チップに電気的に接続された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記導電部の形成前に、前記第1基板を、前記第1主面と反対側の第2主面側から薄化する工程をさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記導電部を形成する工程では、
前記第1基板及び前記接着部材を貫通し、前記半導体チップに達するコンタクトホールを形成し、
形成された前記コンタクトホール内に導電材料を形成する、
ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項1】
第1基板の第1主面の上方に、半導体チップが収容される貫通孔を有する第2基板を配置する工程と、
前記貫通孔内の前記第1主面の上方に接着部材を介して前記半導体チップを配置する工程と、
前記第1基板及び前記接着部材を貫通し、前記半導体チップに電気的に接続された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記導電部の形成前に、前記第1基板を、前記第1主面と反対側の第2主面側から薄化する工程をさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記導電部を形成する工程では、
前記第1基板及び前記接着部材を貫通し、前記半導体チップに達するコンタクトホールを形成し、
形成された前記コンタクトホール内に導電材料を形成する、
ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【公開番号】特開2012−238894(P2012−238894A)
【公開日】平成24年12月6日(2012.12.6)
【国際特許分類】
【出願番号】特願2012−175493(P2012−175493)
【出願日】平成24年8月8日(2012.8.8)
【分割の表示】特願2009−22423(P2009−22423)の分割
【原出願日】平成21年2月3日(2009.2.3)
【出願人】(000005223)富士通株式会社 (25,993)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【公開日】平成24年12月6日(2012.12.6)
【国際特許分類】
【出願日】平成24年8月8日(2012.8.8)
【分割の表示】特願2009−22423(P2009−22423)の分割
【原出願日】平成21年2月3日(2009.2.3)
【出願人】(000005223)富士通株式会社 (25,993)
【出願人】(000190688)新光電気工業株式会社 (1,516)
[ Back to top ]