受信装置及び該装置を備えた機器
【課題】 制御情報の種類や制御情報量の増加に伴い、データ転送の高速化を実現する。
【解決手段】 クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、第1シフトレジスタから前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、第2情報をラッチする第2ラッチ回路と、フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備える受信装置。
【解決手段】 クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、第1シフトレジスタから前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、第2情報をラッチする第2ラッチ回路と、フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備える受信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、シリアルデータの転送制御に関するもので、機器間のデータ転送に関する。
【背景技術】
【0002】
デバイス(装置)間の通信において、シリアル転送が利用されている。デバイス(装置)間のインターフェースの信号線の数や端子の数を抑制しつつ、多ビットのデータ信号を転送することができるからである。特許文献1では、記録装置と記録ヘッドとの間の通信においてシリアル転送を行うことが開示されている。このシリアル転送においては、記録ヘッドの駆動期間を定める情報と記録データを転送することが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平7−256883号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、記録ヘッドの駆動制御の高速化、複雑化を満足するために、記録ヘッドを制御する情報量の増加や転送速度の高速化が求められている。一方で、記録装置などデバイスの小型化やコストダウンも求められている。
【0005】
本発明は、上記課題を解決するためにさなれたものであり、機器を結ぶインターフェースの信号線や端子の増加を抑制し、効率良くデータ転送を行う受信装置、機器を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するための、本発明の受信装置は、シリアル転送されたデータを受信する受信装置であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備える。本発明の別の受信装置は、シリアル転送されたデータを受信する受信装置であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備える。
【0007】
本発明の機器は、シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、前記第1ラッチ回路から出力された情報と、前記第2ラッチ回路から出力された情報に基づいて前記駆動素子の駆動を行う駆動回路とを備える。本発明の別の機器は、シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、前記第1ラッチ回路から出力された情報に基づいて、前記駆動素子を駆動する期間を制御する信号を生成する信号生成回路と、前記第2ラッチ回路から出力された情報と前記信号生成回路で生成された信号に基づいて、前記駆動素子の駆動を行う駆動回路とを備える。
【発明の効果】
【0008】
本発明の構成により、機器を結ぶインターフェースの信号線や端子の増加を抑制し、効率良くデータ転送を行うことができる。
【図面の簡単な説明】
【0009】
【図1】機器の回路構成を説明する図である。
【図2】データ転送を説明する図である。
【図3】入力したデータの処理を説明する図である。
【図4】機器の回路構成を説明する図である。
【図5】記録素子を駆動する信号の説明図である。
【図6】データ転送を説明する図である。
【図7】入力したデータの処理を説明する図である。
【図8】機器の回路構成を説明する図である。
【図9】機器の回路構成を説明する図である。
【図10】データ転送を説明する図である。
【図11】入力したデータの処理を説明する図である。
【図12】実施形態で適用する機器10の外観を説明する図である。
【発明を実施するための形態】
【0010】
(第1の実施形態)
図1は、シリアル形式でデータ転送を行う機器の回路構成を説明する図である。機器10は、クロック信号(CLK)とトリガ信号(Lat)を用いてデータ信号(DATA)をシリアル受信する。機器10は、第1の信号線を用いてクロック信号(CLK)を入力し、第2の信号線を用いてトリガ信号(Lat)を入力し、第3の信号線を用いてデータ信号(DATA)を入力する。
【0011】
機器10は、外部から信号を受信する受信回路と受信したデータを用いて、駆動素子を駆動する駆動回路を備えている。受信回路は、制御回路2、シフトレジスタ3、ラッチ回路(LAT)4、シフトレジスタ5、ラッチ回路6を備えている。シフトレジスタ3(第1シフトレジスタ)は、クロック信号(CLK)に基づいて、データ信号(DATA)を入力する。データ信号(DATA)はB0からB9の10ビットの情報で構成されている。ラッチ回路4(第1ラッチ回路)は、トリガ信号(Lat)に基づき、信号線101を用いてシフトレジスタ3が入力したB0からB7の8ビットのデータをラッチする。ラッチ回路(LAT)4がラッチしたデータは駆動回路(DRV)1へ出力される。シフトレジスタ5(第2シフトレジスタ)は、制御回路2が出力するパルス信号に基づいて、シフトレジスタ3が入力したB8のデータを入力する。シフトレジスタ5は、4ビット分のデータを保持できる。ラッチ回路6(第2ラッチ回路)は、シフトレジスタ5が入力した4ビットのデータをラッチする。ラッチ回路6がラッチしたデータは駆動回路(DRV)1へ出力される。制御回路2(受信制御回路)は、シフトレジスタ5とラッチ回路6の動作を制御する。制御回路2は、トリガ信号(Lat)の入力に応じて、シフトレジスタ5が入力したB9のデータを入力する。
【0012】
機器20は、制御回路21と送信制御回路22を備えている。制御回路21は、図1(B)に示すように複数ビット(例えば8ビット)の第1情報を保持するレジスタ21aと4ビットの第2情報を保持するレジスタ21bを備えている。制御回路21はレジスタ21aとレジスタ21bに保持されている情報を送信回路22へ送信する。送信回路22は、図2に示す方法で機器10へデータを転送する。図1(A)で示される構成を別の表現すると、送信装置(送信機器)20と受信装置(受信機器)10のシステムである。
【0013】
この実施形態では、機器10の駆動回路に対して、第1情報を4回設定する毎に、第2情報を1回設定すればよい。従って、機器20は、第1情報を転送するときに、第2情報の一部を転送する。このように、第2情報については、複数回に分けて転送を行う制御を行うことにより、機器20は、1回のシリアル転送で転送するビット数を少なくすることができる。
【0014】
図2は、データ信号(DATA)、クロック信号(CLK)、トリガ信号(Lat)のタイミングの説明図である。データ信号(DATA)はB0からB9の9ビットの情報が転送される。シフトレジスタ3は、クロック信号の立ち上りエッジと立下りエッジを検知して入力する。トリガ信号(Lat)のパルスPは周期Tで転送される。データ信号はB0(D0)からB7(D7)の8ビットの第1情報とB8(Cx、xは0、1,2、3)の1ビットの第2情報、B9(F)の1ビットの第3情報で構成される。第1情報と第2情報は、機器10の駆動回路に対して設定される情報であり、第3情報は、受信回路の制御のために使用される制御情報である。B9(F)は、フラグであり、B9が“1”であれば、フラグがセットされていると表現し、B9が“0”であれば、フラグがリセットされていると表現する。
【0015】
図1と図3を用いて、機器10内部のデータ転送の説明をする。タイミングt1より以前に、データ信号(DATA)がシフトレジスタ3に入力を完了しているものとする。タイミングt1のパルス信号Pの入力により、データ信号(DATA)のB0(D0)〜B7(D7)がラッチ回路4でラッチされ、駆動回路(DRV)1へ出力される。
【0016】
シフトレジスタ3に入力されたデータ信号(DATA)のB9が“1”(フラグがセットされている)の場合には、制御回路2は、トリガ信号(Lat)の立ち上りエッジを検知すると、信号線104の論理レベルを所定時間ハイレベルに保持する。その後、制御回路2は、信号線104の論理レベルをロウレベルにする。このような制御回路2の働きにより、パルス信号P1(第1パルス信号)がシフトレジスタ5へ転送される。シフトレジスタ5は、パルス信号P1の立ち上りエッジを検知して、シフトレジスタ3のデータを入力する。一方で、シフトレジスタ3に入力されたデータ信号(DATA)のB9が“0”(フラグがリセットされている)の場合には、制御回路2は、トリガ信号(Lat)の立ち上りエッジを検知すると、信号線105の論理レベルを所定時間ハイレベルに保持する。その後、制御回路2は、信号線105の論理レベルをロウレベルにする。このような制御回路2の働きにより、パルス信号P2がラッチ回路6へ転送される。
【0017】
従って、タイミングt1のパルスPの入力により、制御回路2は、B9の“1”を入力して、タイミングt2でパルスP1を出力する。シフトレジスタ5は、タイミングt2のパルスP1に応じて、信号線102を介してシフトレジスタ3から“C0”を入力する。次に、タイミングt2のパルスPの入力により、制御回路2は、B9の“1”を入力して、タイミングt3でパルスP1を出力する。シフトレジスタ5は、タイミングt3のパルスP1に応じて、信号線102を介してシフトレジスタ3から“C1”を入力する。制御回路2は、以下“0”を入力するまで同様に動作を行い、“C2”、“C3”が順にシフトレジスタ5へ転送される。その後、タイミングt5のパルスPの入力により、制御回路2は、B9の“0”を入力して、タイミングt6でパルスP2を出力する。
パルス信号P2(第2パルス信号)がラッチ回路6へ転送されると、ラッチ回路6に4ビットのデータがラッチされ、駆動回路(DRV)1へ出力される。
【0018】
以上のように、タイミングt1〜t7までの期間で、機器20から9ビットを単位とする4回分のデータ処理を行うことができる。
【0019】
(第2の実施形態)
図4は、第2の実施形態の機器10を説明する図である。機器10として記録装置、機器20として記録ヘッドとした構成である。図4において、シフトレジスタ(SR)401は、図1のシフトレジスタ(SR)3に対応する。ラッチ回路(LAT)403は、図1のラッチ回路(LAT)4に対応する。シフトレジスタ(SR)402は、図1のシフトレジスタ(SR)5に対応する。ラッチ回路(LAT)405A及びラッチ回路(LAT)405Bは、図1の制御回路2に対応する。信号生成回路406と駆動回路407は、図1の駆動回路(DRV)1に対応する。
【0020】
シフトレジスタ(SR)401はCLK信号101の両エッジのタイミングでDATA信号を取り込む。ラッチ回路(LAT)403は制御信号(LT信号)の入力に応じてシフトレジスタ401の出力データを保持する。ラッチ回路(LAT)403は、シフトレジスタ401が入力したデータのうち128ビット(D0〜D127)のデータを駆動回路407へ出力し、シフトレジスタ401が入力したうちの18ビット(PT1D0〜PT1D8、PT2D0〜PT2D8)のデータを信号生成回路406へ出力する。ラッチ回路405Aは、シフトレジスタ401に保持されているPTCLKの値に基づいて、信号104を生成する。ラッチ回路405Bは、シフトレジスタ401に保持されているPTLTの値に基づいて、信号105を生成する。シフトレジスタ(SR)402Aは、信号104に基づいて、シフトレジスタ401に保持されているPT0Dxを入力する。シフトレジスタ(SR)402Bは、信号104に基づいて、シフトレジスタ401に保持されているPT3Dxを入力する。ラッチ回路404Aは、信号105の入力(立ち上り)に基づいて、シフトレジスタ(SR)402Aのデータをラッチする。ラッチ回路404Bも同様に、信号105の入力(立ち上り)に基づいて、シフトレジスタ(SR)402Bのデータをラッチする。ラッチ回路404Aとラッチ回路404Bはラッチしたデータを信号生成回路406へ出力する。
【0021】
図5は、信号生成回路406が生成するHE信号の説明図である。信号生成回路406は、PT0D0〜PT0D8、PT1D0〜PT1D8、PT2D0〜PT2D8、PT3D0〜PT3D8の値はそれぞれ、CLK信号の情報である。ここでは、この情報は、信号のエッジの数である。例えば、PT3D0〜PT3D8の値は7であり、PT2D0〜PT2D8の値は12である。これらの情報により、7個目のエッジのタイミングから12個目のエッジのタイミングまで、プレパルス103を生成する。同様に、PT1D0〜PT1D8の値は23であり、PT0D0〜PT0D8の値は255である。これらの情報により、23個目のエッジのタイミングから255個目のエッジのタイミングまで、メインパルス104を生成する。
【0022】
図6は、DATA信号に含まれる情報を説明する図である。DATA信号には、128ビットの画像データと、PT0Dx、PT1D0〜PT1D8、PT2D0〜PT2D8、PT3Dxで構成される20ビットのデータとPTCLKとPTLTの2ビットの、合計150ビットのデータを含む。
【0023】
図7は、記録ヘッド内部の処理の説明をする図である。データ転送処理は、第1の実施形態と同様である。説明を簡単にするために、CLK信号やDATA信号に含まれる画像データの説明は省く。まず、PT0D0〜PT0D8、PT3D0〜PT3D8の処理について説明する。第1の実施形態で説明したように、PT0D0〜PT0D8、PT3D0〜PT3D8のデータそれぞれ、1ビットづつ受信をする。このために、DATA信号に含まれるPTCLKの値が“1”であるので、ラッチ回路405Aは、信号線104にパルス信号P1を出力する。このパルス信号P1に基づいて、シフトレジスタ(SR)402Aは、PT0D0を入力する(信号305)。同様に、シフトレジスタ(SR)402Bは、PT3D0を入力する(信号306)。次に受信したDATA信号に含まれるPTCLKの値が“1”であるので、同様に、パルス信号P1に基づいて、シフトレジスタ(SR)402AはPT0D1を入力し、シフトレジスタ(SR)402BはPT3D1を入力する。最後に、シフトレジスタ(SR)402AはPT0D8を入力し、シフトレジスタ(SR)402BはPT3D8を入力する。PTLTの値が第1の値である“1”であるので、ラッチ回路405Bは、信号線105にパルス信号P2を出力する。PTLTの値が第2の値である“0”であれば、ラッチ回路405Bは、信号線105にパルス信号P2は出力しない。このパルス信号P2に基づき、ラッチ回路404Aは、信号線106Aを介してPT0D0〜PT0D8を信号生成回路406へ出力する。ラッチ回路404Bは、信号線106Bを介してPT3D0〜PT3D8を信号生成回路406へ出力する。これにより、t19以降のHE信号のPT0のタイミングとPT3のタイミングは設定される。次の設定タイミングは、PTLTの値が“1”の信号を受信する場合である。
【0024】
次に、PT1(PT1D0〜PT1D8)、PT2(PT2D0〜PT2D8)の処理について説明する。図面の都合で、t19〜t20で受信したデータ信号を例にして説明する。DATA信号に含まれるPT1とPT2のデータは、タイミングt20の信号LTが入力されると、ラッチ回路403は、信号線101Bを介して信号生成回路406へ出力する。以上のように、トリガ信号Latが入力される毎に、信号生成回路406に設定が行われる。
【0025】
(第3の実施形態)
図8は、第3の実施形態の機器(記録ヘッド)10を説明する図である。記録ヘッド10は、例えば4つのセンサ8a、8b、8c、8dを備えている。これらのセンサは、温度センサである。センサ制御回路7は、データ信号に含まれる値に基づいて、情報を取得するセンサを選択し、そのセンサの情報を出力する。
【0026】
機器20はいずれか1つのセンサを選択するために、4ビットのデータ(C0、C1、C2、C3)を1ビットづつ転送する。このデータの処理方法は、図3と同様である。
【0027】
図9は、図8の回路構成の一例である。センサ制御回路7は、デコーダ回路605とマルチプレクサ609を備えている。マルチプレクサ609は32個のアナログスイッチ608で構成されており、32個までセンサを選択できる。マルチプレクサ609を介して、センサから出力する基板温度や電圧などのアナログ信号が、記録装置の制御部へ出力される。デコーダ回路605は、ラッチ回路(LT)604からの信号を入力し、マルチプレクサ609を制御する。
【0028】
図10は、データ転送を説明する図である。128ビットの画像データ(画像DATA)とともに3ビットのマルチプレクサ出力選択DATAが転送される。図11は、図10のデータ転送シーケンス(SEQ0からSEQ3)で転送されるデータとその処理を説明する図である。
【0029】
図11において、MPCLKが“1”であるので、SR602にクロック信号として入力される。これにより、転送シーケンスSEQ0では、MPD0が転送され、図9のSR602に入力する。SR602には、以後順に、MPD1、MPD2、MPD3が入力する。そして、転送シーケンスSEQ3では、MPD3が転送されるとともMPLTの“1”が転送されるため、信号ライン105にパルスP2が出力される。これにより、LT604から信号ライン106へMPD0からMPD4へパラレルに出力される。以上のように、4回の転送シーケンスに分けて転送されたデータ(MPDx)に基づいて、デコーダ605は、選択信号を出力する。
【0030】
(機器の説明)
以上、シリアル形式でデータ転送に適用される実施形態を説明する。図12は、上述した機器10の一例としてラインヘッド(記録ヘッド)Hを説明する図である。複数の記録素子基板101が配置される。102はヘッド基板を示し、FPC(Flexible Printed Circuit)やPCB(Printed Circuit Board)やセラミックの配線体等の電気配線構造をもつ配線基板である。記録素子基板101はヘッド基板102にワイヤボンディング等により電気的に接続される。例えば、図1に示す回路は、記録素子基板101に配置されている。接続電極104は、図1に示すDATA信号、Lat信号、CLK信号などを入力する端子を含む。
【0031】
機器20は、記録媒体を搬送する搬送手段を備えている。機器20は、記録媒体を搬送手段へ給送する給送手段や、記録済みの記録媒体を排出する排出手段等を備えている記録装置である。
【0032】
(その他の実施形態)
以上、シリアル形式のデータ転送について説明したが、上述した駆動素子は、記録素子に限定するものではなく、表示装置に用いられる発光素子や読取装置に適用されるラインセンサ、DCモータやステッピングモータ等でも構わない。従って、駆動回路は、記録素子を駆動する回路に限定するものではなく、表示装置に用いられる発光素子や読取装置に適用されるラインセンサ、DCモータやステッピングモータ等でも構わない。
【技術分野】
【0001】
本発明は、シリアルデータの転送制御に関するもので、機器間のデータ転送に関する。
【背景技術】
【0002】
デバイス(装置)間の通信において、シリアル転送が利用されている。デバイス(装置)間のインターフェースの信号線の数や端子の数を抑制しつつ、多ビットのデータ信号を転送することができるからである。特許文献1では、記録装置と記録ヘッドとの間の通信においてシリアル転送を行うことが開示されている。このシリアル転送においては、記録ヘッドの駆動期間を定める情報と記録データを転送することが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平7−256883号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、記録ヘッドの駆動制御の高速化、複雑化を満足するために、記録ヘッドを制御する情報量の増加や転送速度の高速化が求められている。一方で、記録装置などデバイスの小型化やコストダウンも求められている。
【0005】
本発明は、上記課題を解決するためにさなれたものであり、機器を結ぶインターフェースの信号線や端子の増加を抑制し、効率良くデータ転送を行う受信装置、機器を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するための、本発明の受信装置は、シリアル転送されたデータを受信する受信装置であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備える。本発明の別の受信装置は、シリアル転送されたデータを受信する受信装置であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備える。
【0007】
本発明の機器は、シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、前記第1ラッチ回路から出力された情報と、前記第2ラッチ回路から出力された情報に基づいて前記駆動素子の駆動を行う駆動回路とを備える。本発明の別の機器は、シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、前記第1ラッチ回路から出力された情報に基づいて、前記駆動素子を駆動する期間を制御する信号を生成する信号生成回路と、前記第2ラッチ回路から出力された情報と前記信号生成回路で生成された信号に基づいて、前記駆動素子の駆動を行う駆動回路とを備える。
【発明の効果】
【0008】
本発明の構成により、機器を結ぶインターフェースの信号線や端子の増加を抑制し、効率良くデータ転送を行うことができる。
【図面の簡単な説明】
【0009】
【図1】機器の回路構成を説明する図である。
【図2】データ転送を説明する図である。
【図3】入力したデータの処理を説明する図である。
【図4】機器の回路構成を説明する図である。
【図5】記録素子を駆動する信号の説明図である。
【図6】データ転送を説明する図である。
【図7】入力したデータの処理を説明する図である。
【図8】機器の回路構成を説明する図である。
【図9】機器の回路構成を説明する図である。
【図10】データ転送を説明する図である。
【図11】入力したデータの処理を説明する図である。
【図12】実施形態で適用する機器10の外観を説明する図である。
【発明を実施するための形態】
【0010】
(第1の実施形態)
図1は、シリアル形式でデータ転送を行う機器の回路構成を説明する図である。機器10は、クロック信号(CLK)とトリガ信号(Lat)を用いてデータ信号(DATA)をシリアル受信する。機器10は、第1の信号線を用いてクロック信号(CLK)を入力し、第2の信号線を用いてトリガ信号(Lat)を入力し、第3の信号線を用いてデータ信号(DATA)を入力する。
【0011】
機器10は、外部から信号を受信する受信回路と受信したデータを用いて、駆動素子を駆動する駆動回路を備えている。受信回路は、制御回路2、シフトレジスタ3、ラッチ回路(LAT)4、シフトレジスタ5、ラッチ回路6を備えている。シフトレジスタ3(第1シフトレジスタ)は、クロック信号(CLK)に基づいて、データ信号(DATA)を入力する。データ信号(DATA)はB0からB9の10ビットの情報で構成されている。ラッチ回路4(第1ラッチ回路)は、トリガ信号(Lat)に基づき、信号線101を用いてシフトレジスタ3が入力したB0からB7の8ビットのデータをラッチする。ラッチ回路(LAT)4がラッチしたデータは駆動回路(DRV)1へ出力される。シフトレジスタ5(第2シフトレジスタ)は、制御回路2が出力するパルス信号に基づいて、シフトレジスタ3が入力したB8のデータを入力する。シフトレジスタ5は、4ビット分のデータを保持できる。ラッチ回路6(第2ラッチ回路)は、シフトレジスタ5が入力した4ビットのデータをラッチする。ラッチ回路6がラッチしたデータは駆動回路(DRV)1へ出力される。制御回路2(受信制御回路)は、シフトレジスタ5とラッチ回路6の動作を制御する。制御回路2は、トリガ信号(Lat)の入力に応じて、シフトレジスタ5が入力したB9のデータを入力する。
【0012】
機器20は、制御回路21と送信制御回路22を備えている。制御回路21は、図1(B)に示すように複数ビット(例えば8ビット)の第1情報を保持するレジスタ21aと4ビットの第2情報を保持するレジスタ21bを備えている。制御回路21はレジスタ21aとレジスタ21bに保持されている情報を送信回路22へ送信する。送信回路22は、図2に示す方法で機器10へデータを転送する。図1(A)で示される構成を別の表現すると、送信装置(送信機器)20と受信装置(受信機器)10のシステムである。
【0013】
この実施形態では、機器10の駆動回路に対して、第1情報を4回設定する毎に、第2情報を1回設定すればよい。従って、機器20は、第1情報を転送するときに、第2情報の一部を転送する。このように、第2情報については、複数回に分けて転送を行う制御を行うことにより、機器20は、1回のシリアル転送で転送するビット数を少なくすることができる。
【0014】
図2は、データ信号(DATA)、クロック信号(CLK)、トリガ信号(Lat)のタイミングの説明図である。データ信号(DATA)はB0からB9の9ビットの情報が転送される。シフトレジスタ3は、クロック信号の立ち上りエッジと立下りエッジを検知して入力する。トリガ信号(Lat)のパルスPは周期Tで転送される。データ信号はB0(D0)からB7(D7)の8ビットの第1情報とB8(Cx、xは0、1,2、3)の1ビットの第2情報、B9(F)の1ビットの第3情報で構成される。第1情報と第2情報は、機器10の駆動回路に対して設定される情報であり、第3情報は、受信回路の制御のために使用される制御情報である。B9(F)は、フラグであり、B9が“1”であれば、フラグがセットされていると表現し、B9が“0”であれば、フラグがリセットされていると表現する。
【0015】
図1と図3を用いて、機器10内部のデータ転送の説明をする。タイミングt1より以前に、データ信号(DATA)がシフトレジスタ3に入力を完了しているものとする。タイミングt1のパルス信号Pの入力により、データ信号(DATA)のB0(D0)〜B7(D7)がラッチ回路4でラッチされ、駆動回路(DRV)1へ出力される。
【0016】
シフトレジスタ3に入力されたデータ信号(DATA)のB9が“1”(フラグがセットされている)の場合には、制御回路2は、トリガ信号(Lat)の立ち上りエッジを検知すると、信号線104の論理レベルを所定時間ハイレベルに保持する。その後、制御回路2は、信号線104の論理レベルをロウレベルにする。このような制御回路2の働きにより、パルス信号P1(第1パルス信号)がシフトレジスタ5へ転送される。シフトレジスタ5は、パルス信号P1の立ち上りエッジを検知して、シフトレジスタ3のデータを入力する。一方で、シフトレジスタ3に入力されたデータ信号(DATA)のB9が“0”(フラグがリセットされている)の場合には、制御回路2は、トリガ信号(Lat)の立ち上りエッジを検知すると、信号線105の論理レベルを所定時間ハイレベルに保持する。その後、制御回路2は、信号線105の論理レベルをロウレベルにする。このような制御回路2の働きにより、パルス信号P2がラッチ回路6へ転送される。
【0017】
従って、タイミングt1のパルスPの入力により、制御回路2は、B9の“1”を入力して、タイミングt2でパルスP1を出力する。シフトレジスタ5は、タイミングt2のパルスP1に応じて、信号線102を介してシフトレジスタ3から“C0”を入力する。次に、タイミングt2のパルスPの入力により、制御回路2は、B9の“1”を入力して、タイミングt3でパルスP1を出力する。シフトレジスタ5は、タイミングt3のパルスP1に応じて、信号線102を介してシフトレジスタ3から“C1”を入力する。制御回路2は、以下“0”を入力するまで同様に動作を行い、“C2”、“C3”が順にシフトレジスタ5へ転送される。その後、タイミングt5のパルスPの入力により、制御回路2は、B9の“0”を入力して、タイミングt6でパルスP2を出力する。
パルス信号P2(第2パルス信号)がラッチ回路6へ転送されると、ラッチ回路6に4ビットのデータがラッチされ、駆動回路(DRV)1へ出力される。
【0018】
以上のように、タイミングt1〜t7までの期間で、機器20から9ビットを単位とする4回分のデータ処理を行うことができる。
【0019】
(第2の実施形態)
図4は、第2の実施形態の機器10を説明する図である。機器10として記録装置、機器20として記録ヘッドとした構成である。図4において、シフトレジスタ(SR)401は、図1のシフトレジスタ(SR)3に対応する。ラッチ回路(LAT)403は、図1のラッチ回路(LAT)4に対応する。シフトレジスタ(SR)402は、図1のシフトレジスタ(SR)5に対応する。ラッチ回路(LAT)405A及びラッチ回路(LAT)405Bは、図1の制御回路2に対応する。信号生成回路406と駆動回路407は、図1の駆動回路(DRV)1に対応する。
【0020】
シフトレジスタ(SR)401はCLK信号101の両エッジのタイミングでDATA信号を取り込む。ラッチ回路(LAT)403は制御信号(LT信号)の入力に応じてシフトレジスタ401の出力データを保持する。ラッチ回路(LAT)403は、シフトレジスタ401が入力したデータのうち128ビット(D0〜D127)のデータを駆動回路407へ出力し、シフトレジスタ401が入力したうちの18ビット(PT1D0〜PT1D8、PT2D0〜PT2D8)のデータを信号生成回路406へ出力する。ラッチ回路405Aは、シフトレジスタ401に保持されているPTCLKの値に基づいて、信号104を生成する。ラッチ回路405Bは、シフトレジスタ401に保持されているPTLTの値に基づいて、信号105を生成する。シフトレジスタ(SR)402Aは、信号104に基づいて、シフトレジスタ401に保持されているPT0Dxを入力する。シフトレジスタ(SR)402Bは、信号104に基づいて、シフトレジスタ401に保持されているPT3Dxを入力する。ラッチ回路404Aは、信号105の入力(立ち上り)に基づいて、シフトレジスタ(SR)402Aのデータをラッチする。ラッチ回路404Bも同様に、信号105の入力(立ち上り)に基づいて、シフトレジスタ(SR)402Bのデータをラッチする。ラッチ回路404Aとラッチ回路404Bはラッチしたデータを信号生成回路406へ出力する。
【0021】
図5は、信号生成回路406が生成するHE信号の説明図である。信号生成回路406は、PT0D0〜PT0D8、PT1D0〜PT1D8、PT2D0〜PT2D8、PT3D0〜PT3D8の値はそれぞれ、CLK信号の情報である。ここでは、この情報は、信号のエッジの数である。例えば、PT3D0〜PT3D8の値は7であり、PT2D0〜PT2D8の値は12である。これらの情報により、7個目のエッジのタイミングから12個目のエッジのタイミングまで、プレパルス103を生成する。同様に、PT1D0〜PT1D8の値は23であり、PT0D0〜PT0D8の値は255である。これらの情報により、23個目のエッジのタイミングから255個目のエッジのタイミングまで、メインパルス104を生成する。
【0022】
図6は、DATA信号に含まれる情報を説明する図である。DATA信号には、128ビットの画像データと、PT0Dx、PT1D0〜PT1D8、PT2D0〜PT2D8、PT3Dxで構成される20ビットのデータとPTCLKとPTLTの2ビットの、合計150ビットのデータを含む。
【0023】
図7は、記録ヘッド内部の処理の説明をする図である。データ転送処理は、第1の実施形態と同様である。説明を簡単にするために、CLK信号やDATA信号に含まれる画像データの説明は省く。まず、PT0D0〜PT0D8、PT3D0〜PT3D8の処理について説明する。第1の実施形態で説明したように、PT0D0〜PT0D8、PT3D0〜PT3D8のデータそれぞれ、1ビットづつ受信をする。このために、DATA信号に含まれるPTCLKの値が“1”であるので、ラッチ回路405Aは、信号線104にパルス信号P1を出力する。このパルス信号P1に基づいて、シフトレジスタ(SR)402Aは、PT0D0を入力する(信号305)。同様に、シフトレジスタ(SR)402Bは、PT3D0を入力する(信号306)。次に受信したDATA信号に含まれるPTCLKの値が“1”であるので、同様に、パルス信号P1に基づいて、シフトレジスタ(SR)402AはPT0D1を入力し、シフトレジスタ(SR)402BはPT3D1を入力する。最後に、シフトレジスタ(SR)402AはPT0D8を入力し、シフトレジスタ(SR)402BはPT3D8を入力する。PTLTの値が第1の値である“1”であるので、ラッチ回路405Bは、信号線105にパルス信号P2を出力する。PTLTの値が第2の値である“0”であれば、ラッチ回路405Bは、信号線105にパルス信号P2は出力しない。このパルス信号P2に基づき、ラッチ回路404Aは、信号線106Aを介してPT0D0〜PT0D8を信号生成回路406へ出力する。ラッチ回路404Bは、信号線106Bを介してPT3D0〜PT3D8を信号生成回路406へ出力する。これにより、t19以降のHE信号のPT0のタイミングとPT3のタイミングは設定される。次の設定タイミングは、PTLTの値が“1”の信号を受信する場合である。
【0024】
次に、PT1(PT1D0〜PT1D8)、PT2(PT2D0〜PT2D8)の処理について説明する。図面の都合で、t19〜t20で受信したデータ信号を例にして説明する。DATA信号に含まれるPT1とPT2のデータは、タイミングt20の信号LTが入力されると、ラッチ回路403は、信号線101Bを介して信号生成回路406へ出力する。以上のように、トリガ信号Latが入力される毎に、信号生成回路406に設定が行われる。
【0025】
(第3の実施形態)
図8は、第3の実施形態の機器(記録ヘッド)10を説明する図である。記録ヘッド10は、例えば4つのセンサ8a、8b、8c、8dを備えている。これらのセンサは、温度センサである。センサ制御回路7は、データ信号に含まれる値に基づいて、情報を取得するセンサを選択し、そのセンサの情報を出力する。
【0026】
機器20はいずれか1つのセンサを選択するために、4ビットのデータ(C0、C1、C2、C3)を1ビットづつ転送する。このデータの処理方法は、図3と同様である。
【0027】
図9は、図8の回路構成の一例である。センサ制御回路7は、デコーダ回路605とマルチプレクサ609を備えている。マルチプレクサ609は32個のアナログスイッチ608で構成されており、32個までセンサを選択できる。マルチプレクサ609を介して、センサから出力する基板温度や電圧などのアナログ信号が、記録装置の制御部へ出力される。デコーダ回路605は、ラッチ回路(LT)604からの信号を入力し、マルチプレクサ609を制御する。
【0028】
図10は、データ転送を説明する図である。128ビットの画像データ(画像DATA)とともに3ビットのマルチプレクサ出力選択DATAが転送される。図11は、図10のデータ転送シーケンス(SEQ0からSEQ3)で転送されるデータとその処理を説明する図である。
【0029】
図11において、MPCLKが“1”であるので、SR602にクロック信号として入力される。これにより、転送シーケンスSEQ0では、MPD0が転送され、図9のSR602に入力する。SR602には、以後順に、MPD1、MPD2、MPD3が入力する。そして、転送シーケンスSEQ3では、MPD3が転送されるとともMPLTの“1”が転送されるため、信号ライン105にパルスP2が出力される。これにより、LT604から信号ライン106へMPD0からMPD4へパラレルに出力される。以上のように、4回の転送シーケンスに分けて転送されたデータ(MPDx)に基づいて、デコーダ605は、選択信号を出力する。
【0030】
(機器の説明)
以上、シリアル形式でデータ転送に適用される実施形態を説明する。図12は、上述した機器10の一例としてラインヘッド(記録ヘッド)Hを説明する図である。複数の記録素子基板101が配置される。102はヘッド基板を示し、FPC(Flexible Printed Circuit)やPCB(Printed Circuit Board)やセラミックの配線体等の電気配線構造をもつ配線基板である。記録素子基板101はヘッド基板102にワイヤボンディング等により電気的に接続される。例えば、図1に示す回路は、記録素子基板101に配置されている。接続電極104は、図1に示すDATA信号、Lat信号、CLK信号などを入力する端子を含む。
【0031】
機器20は、記録媒体を搬送する搬送手段を備えている。機器20は、記録媒体を搬送手段へ給送する給送手段や、記録済みの記録媒体を排出する排出手段等を備えている記録装置である。
【0032】
(その他の実施形態)
以上、シリアル形式のデータ転送について説明したが、上述した駆動素子は、記録素子に限定するものではなく、表示装置に用いられる発光素子や読取装置に適用されるラインセンサ、DCモータやステッピングモータ等でも構わない。従って、駆動回路は、記録素子を駆動する回路に限定するものではなく、表示装置に用いられる発光素子や読取装置に適用されるラインセンサ、DCモータやステッピングモータ等でも構わない。
【特許請求の範囲】
【請求項1】
シリアル転送されたデータを受信する受信装置であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備えることを特徴とする受信装置。
【請求項2】
シリアル転送されたデータを受信する受信装置であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備えることを特徴とする受信装置。
【請求項3】
シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、
前記第1ラッチ回路から出力された情報と、前記第2ラッチ回路から出力された情報に基づいて前記駆動素子の駆動を行う駆動回路とを備えることを特徴とする機器。
【請求項4】
シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、
前記第1ラッチ回路から出力された情報に基づいて、前記駆動素子を駆動する期間を制御する信号を生成する信号生成回路と、
前記第2ラッチ回路から出力された情報と前記信号生成回路で生成された信号に基づいて、前記駆動素子の駆動を行う駆動回路とを備えることを特徴とする機器。
【請求項1】
シリアル転送されたデータを受信する受信装置であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備えることを特徴とする受信装置。
【請求項2】
シリアル転送されたデータを受信する受信装置であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路とを備えることを特徴とする受信装置。
【請求項3】
シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットのフラグを含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記フラグがセットされていれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記フラグがセットされていなければ前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、
前記第1ラッチ回路から出力された情報と、前記第2ラッチ回路から出力された情報に基づいて前記駆動素子の駆動を行う駆動回路とを備えることを特徴とする機器。
【請求項4】
シリアル転送されたデータに基づいて、駆動素子の駆動を行う機器であって、
クロック信号に基づいて、複数ビットで構成される第1情報と前記複数ビットより少ないビット数で構成されている第2情報と少なくとも1ビットの第3情報及び第4情報を含むデータ信号を入力する第1シフトレジスタと、
トリガ信号に基づいて、前記第1シフトレジスタに入力された前記第1情報をラッチする第1ラッチ回路と、
第1パルス信号に基づいて、前記第1シフトレジスタに入力された前記第2情報を入力する第2シフトレジスタと、
第2パルス信号に基づいて、前記第2シフトレジスタに入力された第2情報をラッチする第2ラッチ回路と、
前記第1シフトレジスタに入力された前記第3情報の値が第1の値であれば前記トリガ信号の入力に応じて第1パルス信号を出力し、前記第1シフトレジスタに入力された前記第4情報の値が第1の値であれば前記トリガ信号の入力に応じて第2パルス信号を出力する制御回路と、
前記第1ラッチ回路から出力された情報に基づいて、前記駆動素子を駆動する期間を制御する信号を生成する信号生成回路と、
前記第2ラッチ回路から出力された情報と前記信号生成回路で生成された信号に基づいて、前記駆動素子の駆動を行う駆動回路とを備えることを特徴とする機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−239168(P2011−239168A)
【公開日】平成23年11月24日(2011.11.24)
【国際特許分類】
【出願番号】特願2010−108790(P2010−108790)
【出願日】平成22年5月10日(2010.5.10)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成23年11月24日(2011.11.24)
【国際特許分類】
【出願日】平成22年5月10日(2010.5.10)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]