説明

固体電解コンデンサ素子の製造方法

【課題】漏れ電流の低い、良質な固体電解コンデンサを高い生産歩留まりで製造する方法を提供する。
【解決手段】表面に誘電体層を有する陽極体300個以上を電解重合液に同時に浸けて、陽極体を電解重合液中で振動させて半導体層表面に付着する気泡を除去しながら、電解重合することによって前記誘電体層の上に半導体層を形成する工程、および前記電解重合後に各陽極体毎に陽極体または半導体層から放電させて電解重合終了時から10秒間以内に陽極体と半導体層との間の電位差をゼロにする工程を有する。こうして電解重合工程の気泡表面に発生する不所望なポリマー成長を抑制し、ひいては膜状突起物の発生を抑え、漏れ電流を改善する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は固体電解コンデンサ素子の製造方法に関する。より詳細に、本発明は、漏れ電流の低い、良質な固体電解コンデンサ素子を高い生産歩留まりで製造する方法に関する。
【背景技術】
【0002】
一般に固体電解コンデンサ素子は、ニオブやタンタルなどの弁作用金属からなる陽極体を陽極酸化することによってその表面に主に酸化物からなる誘電体層を形成し、この誘電体層の上に半導体層を形成し、その上に導電体層を形成することによって構成されている。半導体層としては化学重合法(酸化重合法)や電解重合法によって形成される導電性ポリマー層が用いられている。
【0003】
酸化重合法による導電性ポリマー層の形成法として、例えば、特許文献1には、化学重合法によって第1導電性ポリマー層を形成させ、その上に電解重合法によって第2導電性ポリマー層を形成させることを含む方法が開示している。該化学重合段階において、第1導電性ポリマー層に誘電体層側の表面に複数の凹部を形成させて、第1導電性ポリマー層と誘電体層との界面に複数の空孔が形成されるようにしている。特許文献1はこのような空孔の形成によって静電容量の劣化が抑制された固体電解コンデンサが得られると述べている。
【0004】
特許文献2には、タンタル粉末の焼結体からなる陽極体を3,4−エチレンジオキシチオフェン溶液と酸化剤溶液に交互に浸漬して酸化重合して導電性ポリマー層を形成し、次いで前記導電性ポリマー層が形成された陽極体に超音波振動を加えることによって、陽極体の外周に異常成長した導電性ポリマー層を除去し、陽極体外周の導電性ポリマー層の厚さを調整することを含む固体電解コンデンサ素子の製造方法が開示されている。この製法によって、コンデンサ素子の大きさのばらつきを無くし、固体電解コンデンサの小形化を図ることができると特許文献2は述べている。
【0005】
電解重合法による導電性ポリマー層の形成法として、例えば、特許文献3には、導電性ポリマー前駆体の溶液を素子部材の表面に付着させ、相対湿度30〜40%の雰囲気下において溶剤を蒸発除去し、次いで電解重合を行うことを含む電子部品用素子の製造方法が開示されている。この製法によって、導電性ポリマーからなる半導体層が誘電体層を有する焼結体(陽極体)の表面に形成される。形成された半導体層はその外表面に高さ2〜70μmの突起を有している。これによって半導体層とその上に積層される導電体層との密着性が向上し、高温高湿下に放置していても等価直列抵抗の上昇がほとんどない固体電解コンデンサが得られることを特許文献3は開示している。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2009−10238号公報
【特許文献2】特開2003−109850号公報
【特許文献3】WO2009/099127
【特許文献4】WO2010/107011
【発明の概要】
【発明が解決しようとする課題】
【0007】
電解重合法による導電性ポリマー層の形成においては、図1に示すような膜状突起物が希に形成される。この膜状突起物は、通常、花弁状またはラッパ状の形状をしている。特に、特許文献3の実施例に記載されているように、導電性ポリマー前駆体溶液への浸漬、溶媒除去および電解重合を複数回繰り返すことによって得られる導電性ポリマー層には膜状突起物ができやすい。少ない数で小サイズの膜状突起物の生成は特性に影響がないが、一つの導電性ポリマー層に形成される膜状突起物の数が多すぎると、得られる固体電解コンデンサの特性に影響を及ぼすことがある。この膜状突起物のサイズが大きくなると、その上に積層される導電体層(例えば、カーボンペースト層や銀ペースト層)で覆えなくなり、外装時の封止圧によって膜状突起物が押しつぶされ、この応力が誘電体層にまで達し、誘電体層が破壊されることがある。膜状突起物のサイズがさらに大きくなると、コンデンサ素子の外径寸法が大きくなってしまい、規定されたコンデンサの外装寸法に収まらないこともある。
それらの結果、高い漏れ電流や規定サイズ外などの不良な固体電解コンデンサ素子の製造数が増え、製造ロットにおける歩留まりが低下することがあった。
【0008】
本発明の課題は、漏れ電流の低い、良質な固体電解コンデンサ素子を高い生産歩留まりで製造する方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明者らは、上記課題を解決するために鋭意検討した。その結果、膜状突起物が以下のようなメカニズムで生じることを付きとめた。電解重合では、チオフェン類などのモノマーが重合されてポリマーになるときに、副生成物としてガス(主に水素ガスと考えられる。)が生じる。このガスは、半導体層形成中の陽極体の外表面で気泡になり、次々と浮き上がる。通電を中止するとガス発生も収まるが、外表面に付着した気泡は浮き上がることもなく、そのまま外表面に付着したままになる。一方、陽極体と半導体層との間には電解重合時に印加された電荷が溜まっているためか、通電を中止してもポリマーの成長はしばらく続くことがあり、前記付着した気泡の表面に沿ってポリマーが成長する。膜状突起物はこの気泡の表面に沿って成長したポリマーであった。
【0010】
そこで、本発明者らは、電解重合後に、陽極体と半導体層との間に溜まった電荷を速やかに放電させ、充電電荷で進行する電解重合を止めることによって、膜状突起物の生成を抑えることができることを見出した。さらに、上記のようにして膜状突起物の生成数を減らすとコンデンサ特性に影響を及ぼす大きなサイズの膜状突起物の生成頻度を抑えることができ、その結果として、漏れ電流の低い、良質な固体電解コンデンサ素子を高い生産歩留まりで製造することができることを見出した。本発明はこれらの知見に基づいて完成するに至ったものである。
【0011】
すなわち、本発明は以下のものを包含する。
〔1〕表面に誘電体層を有する陽極体を電解重合液に浸けて電解重合することによって前記誘電体層の上に半導体層を形成する工程、および前記電解重合後に陽極体または半導体層から放電させて陽極体と半導体層との間の電位差をゼロにする工程を有する、固体電解コンデンサ素子の製造方法。
〔2〕電解重合終了時から前記電位差がゼロになるまでの時間が10秒間以内である〔1〕に記載の製造方法。
〔3〕放電開始時から前記電位差がゼロになるまでの時間が1ミリ秒間以上である〔2〕に記載の製造方法。
〔4〕電解重合時および/または電解重合後に、電解重合液中で陽極体を振動させ、半導体層表面に付着する気泡を除去することをさらに有する、〔1〕〜〔3〕のいずれかひとつに記載の製造方法。
〔5〕半導体層表面に形成される膜状突起物の高さを30μm以下にする〔1〕〜〔4〕のいずれかひとつに記載の製造方法。
〔6〕半導体層表面に形成される膜状突起物の高さよりも厚い導電体層を半導体層の上に形成する工程をさらに有する〔1〕〜〔5〕のいずれかひとつに記載の製造方法。
〔7〕電解重合液に同時に浸ける陽極体が複数である〔1〕〜〔6〕のいずれかひとつに記載の複数の固体電解コンデンサ素子の製造方法。
〔8〕電解重合液に同時に浸ける陽極体が300個以上である〔7〕に記載の製造方法。
〔9〕短絡がコンデンサ素子ごとに行われる〔7〕または〔8〕に記載の製造方法。
【発明の効果】
【0012】
本発明の製造方法によれば、膜状突起物の生成数を減らすことができ、それによってコンデンサ特性に影響を及ぼす大きなサイズの膜状突起物の生成頻度を抑えることができる。その結果として、漏れ電流の低い、良質な固体電解コンデンサ素子を高い生産歩留まりで製造することができる。本発明の製造方法は、特に、300個/ロット以上の工業的規模での生産に有用である。
【図面の簡単な説明】
【0013】
【図1】電解重合法によって半導体層に形成されることがある膜状突起物の電子顕微鏡観察像を示す図である。
【図2】実施例で使用したコンデンサ素子製造用冶具を示す表面図(A)および裏面図(B)である。
【図3】図2に示した冶具に設置された回路の要部を示す図である。
【発明を実施するための形態】
【0014】
本発明の固体電解コンデンサ素子の製造方法は、表面に誘電体層を有する陽極体(以下、「表面に誘電体層を有する陽極体」のことを「素子基材」と表記することがある。)を電解重合液に浸けて電解重合することによって前記誘電体層の上に半導体層を形成する工程、および前記電解重合後に陽極体または半導体層から放電させて陽極体と半導体層との間の電位差をゼロにする工程を有するものである。
【0015】
(陽極体)
陽極体は、通常、弁作用を有する金属材料からなる。弁作用を有する金属材料としては、アルミニウム、タンタル、ニオブ、チタン、ジルコニウムおよびそれらのいずれかを含む合金などを挙げることができる。陽極体は、箔、棒、多孔体などの形態の中から適宜選択される。陽極体には、後述する陽極体接続端子やリードフレームとの接続を容易にするために、リード線を陽極体から引き出しておいてもよい。
【0016】
(誘電体層)
前記陽極体表面に誘電体層が形成されている。該誘電体層は、陽極体の表面を酸化することによって形成できる。該表面酸化は公知の電解化成処理によって行うことが好ましい。
【0017】
(半導体層)
次に、電解重合を行うことによって半導体層を誘電体層の上に形成する。
半導体層を得るために用いられる導電性ポリマー前駆体としては、ピロール類、チオフェン類、アルキルチオフェン類、アルキレンジオキシチオフェン類、アニリン類、フェニレン類、アセチレン類、フラン類、フェニレンビニレン類、アセン類、アズレン類などを挙げることができる。これらは1種単独で若しくは2種以上を組み合わせて用いることができる。これらのうち、防食性および電気伝導度に優れるという観点から、ピロール類、アルキルチオフェン類、アルキレンジオキシチオフェン類、およびアニリン類が好ましく、3,4−エチレンジオキシチオフェンが特に好ましい。
【0018】
該前駆体は溶液にして用いられる。該溶液に用いられる溶剤としては、ニトロメタン、アセトニトリル、プロピレンカーボネート、ニトロベンゼン、シアノベンゼン、o−ジクロロベンゼン、ジメチルスルホオキシド、γ−ブチロラクトン、N,N−ジメチルホルムアミド、グリセリン、水、エチルアルコール、プロピルアルコール、ジメチルカーボネート、エチレンカーボネート、N−メチルピロリドン、2−メチルテトラヒドロフラン、1,2−ジメトキシエタン、トルエン、テトラヒドロフラン、ベンゾニトリル、シクロヘキサン、n−ヘキサン、アセトン、1,3−ジオキソラン、フラン、ベンゾトリフルオリド等を挙げることができる。
【0019】
電解重合を行う前に、前駆体溶液を素子基材の表面に付着させてもよい。付着方法としては、浸漬法、噴霧法などを挙げることができる。これらのうち、浸漬法が好ましい。前記前駆体溶液を素子基材の表面に付着させた後、溶剤を蒸発除去してもよい。溶剤の蒸発除去時における温度、湿度、気圧および風速は特に制限されないが、温度は5〜35℃が好ましく、風速は0.01〜0.5m/sが好ましく、相対湿度は30%〜45%が好ましい。
【0020】
次に、電解重合を行う。電解重合は、常法によって行なってもよい。例えば、素子基材を作用電極として、電解重合液中で、対極との間に電圧を印加することによって行なうことができる。この場合、対極としては白金、タンタル、炭素、鉄合金等を用いることができる。
【0021】
電解重合液は、導電性ポリマー前駆体および該液に十分な電導性を与えるための電解質を含む液である。さらに、必要に応じてpH緩衝溶液やドーパントなどが含まれていてもよい。電解重合液に用いられる溶剤としては、前記導電性ポリマー前駆体溶液で用いることができる溶剤として挙げたものの中から適宜選択できる。
【0022】
電解質としては、テトラエチルアンモニウムパ−クロレ−ト、テトラ(n−ブチル)アンモニウムパ−クロレ−ト、過塩素酸リチウム、過塩素酸ナトリウム、過塩素酸カリウム、テトラエチルアンモニウムテトラフルオロボレ−ト、テトラ(n−ブチル)アンモニウムテトラフルオロボレ−ト、ナトリウムテトラフルオロボレ−ト、テトラエチルアンモニウムヘキサフルオロホスフェ−ト、p−トルエンスルホン酸塩、テトラ(n−ブチル)アンモニウムヘキサフルオロホスフェ−ト、塩化リチウム、フタロシアニン誘導体、ジアルキルアンモニウム塩、ドーパントなどを挙げることができる。電解重合液における導電性ポリマー前駆体の濃度は、適宜選定されるが、好ましくは0.1〜1モル/l、特に好ましくは0.25〜0.6モル/lである。電解質の濃度も特に制限されないが、好ましくは0.05〜2モル/l、特に好ましくは0.1〜1.5モル/lである。
【0023】
半導体層には、アリールスルホン酸またはその塩をドーパントとして含有させることが好ましい。アリールスルホン酸またはその塩としては、ベンゼンスルホン酸、トルエンスルホン酸、ナフタレンスルホン酸、アントラセンスルホン酸、ベンズキノンスルホン酸、アントラキノンスルホン酸及びこれらの塩などを挙げることができる。アリールスルホン酸またはその塩を半導体層に含有させる方法としては、アリールスルホン酸またはその塩の溶液(ドーパント溶液)に素子基材を含浸する方法がある。ドーパント溶液の含浸は、前記導電性ポリマー前駆体溶液を素子基材に付着させる前に行ってもよいし、ドーパントを導電性ポリマー前駆体溶液に含有させて、該前駆体溶液の含浸と同時に行ってもよいし、ドーパントを電解重合液に含有させて、電解重合と同時に行ってもよい。
【0024】
電解重合の具体的手順の例として次のような手順を挙げることができる。複数の素子基材(作用電極)を図2に示すような製造用冶具(特許文献4参照)の陽極体接続端子にそれぞれ取り付ける。重合槽に電解重合液を入れる。対極を電解重合液に浸かるように重合槽に取り付ける。製造用冶具に取り付けた作用電極を電解重合液に浸かるように重合槽に取り付ける。対極と作用電極との間に、製造用冶具を介して所定の電流・電圧をかける。電解重合時には、作用電極の電位を対極の電位よりも高くする。これによって作用電極の表面に導電性ポリマーが生成する。
【0025】
電解重合は、必要に応じて電解重合液を撹拌しながら行うことができる。また、本発明においては、電解重合時および/または電解重合後に、電解重合液中で陽極体を振動させ、半導体層表面に付着する気泡を除去することが好ましい。気泡の除去によって膜状突起物の生成を抑制できる。前記振動の程度は、前記気泡の除去ができる程度であればよい。高速に大きく振動させた方が気泡は除去されやすいが、重合液液面に大きな波が生じ、重合液が不必要な部分(例えば、陽極リード線等)にまで付着することになる。不必要な部分に付着した場合はコンデンサ素子の洗浄範囲を広くする必要が生じる。したがって、気泡が十分除去できる限りにおいて静かに振動させた方がよい。上記の点を考慮し、前記振動の程度は、予備実験で求められる。振動としては、振幅0.5〜3mm、周期3〜1/10Hz、1〜10分間であるのが好ましい。
【0026】
電解重合時の電圧は前記前駆体の酸化電位によって適正な範囲が設定される。電解重合では、定電位電解法、定電流電解法、電位走引電解法、交流電解法などのいずれをも用いることができる。本発明においては定電流電解法が好ましい。
【0027】
本発明においては、電解重合終了後、より厳密には電解重合のため外部からの電圧印可停止後に、陽極体または半導体層から放電させて陽極体と半導体層との間の電位差をゼロにする。
電解重合終了時から前記電位差がゼロになるまでの時間は、好ましくは10秒間以内、より好ましくは1秒間以内、さらに好ましくは0.1秒間以内である。この時間内であれば、気泡の表面で生成するポリマー量を少なくすることができる。
上記時間内において、電荷の放出はゆっくり行うことが好ましい。具体的には、放電開始時から前記電位差がゼロになるまでの時間を、好ましくは1ミリ秒間以上、より好ましくは10ミリ秒間以上にする。このようにすることにより過度な電流がコンデンサ素子に流れることを防ぐことができる。
【0028】
複数の作用電極を同時に電解重合液に浸けて電解重合させた場合は、前記放電を個々のコンデンサ素子ごとに行うことが歩留まりを向上させる上で好ましい。一括で放電させると、比較的に漏れ電流の大きなコンデンサ素子に、他のコンデンサ素子からの放電電流が集中して流れ込み、比較的に漏れ電流の大きなコンデンサ素子の劣化が進むことがあるからである。劣化の進みが無ければ、当該比較的に漏れ電流の大きなコンデンサ素子を再化成などの工程で修復させることができる。
【0029】
放電のための手法は特に限定されない。例えば、作用電極が繋がっている陽極体接続端子と対極が繋がっている端子とを短絡させることによって放電させる。また、作用電極の電位を、50ミリ秒間〜200ミリ秒間、対極の電位よりも低くすることによって放電させる。作用電極の電位を対極の電位よりも低くする場合に、作用電極の電位を対対極の電位に対して、好ましくは−1V以上0V未満、より好ましくは−0.7V〜−0.3Vにする。放電時にかける逆電位が大きすぎたり、逆電位をかけている時間が長くなりすぎると素子基材の劣化が進むことがある。
【0030】
前記電位差がゼロになった後、作用電極を取り出し、洗浄し、必要に応じて乾燥することができる。また、所定厚さの半導体層となるまで、導電性ポリマー前駆体溶液の付着、溶剤の蒸発除去、および電解重合を繰り返し行うことができる。半導体層を形成した後または電解重合を繰返し中の任意の時に、化成処理を行って、半導体層形成時に損傷した誘電体層の修復を行ってもよい。
【0031】
半導体層の厚さは、好ましくは2μm〜70μm、より好ましくは30μm〜70μmである。
半導体層に生成する膜状突起物は無い方が好ましいが、膜状突起物が生成した場合には、その高さを、30μm以下、好ましくは10μm以下にすることが好ましい。なお、膜状突起物の高さは、膜状突起物周辺の突起物を除いた半導体層表面の平均的平面から鉛直に最も離れた膜状突起物の部分までの距離である。本発明では、半導体層表面に生じた膜状突起物の高さを、好ましくは導電体層の厚さ以下にしておくことが好ましい。導電体層の厚さを超えると、外装時の樹脂成型圧や樹脂の硬化収縮応力で膜状突起物が破壊されやすくなり、作製したコンデンサの漏れ電流特性が劣化する場合がある。
【0032】
(導電体層)
本発明においては、該半導体層の上に1層以上の導電体層を積層させることができる。
導電体層としては、導電性カーボン層、導電性金属層などがある。導電体層は1層以上が積層されたものである。導電体層としては、導電性カーボン層と導電性金属層とが積層されたものが好ましい。また、半導体層の外表面に接する導電体層が導電性カーボン層であることが好ましい。
【0033】
導電性カーボン層は、例えば、導電性カーボン及びバインダーを含むペーストを対象物に塗布し、含浸させて、乾燥、熱処理することによって形成できる。導電性カーボンとしては、黒鉛を通常60質量%以上、好ましくは80質量%以上含むものが好ましい。導電性カーボンとしては、鱗片状若しくは葉片状の天然黒鉛、アセチレンブラックやケッチェンブラック等のカーボンブラックなどを挙げることができる。好適な導電性カーボンは、固定炭素分が97質量%以上、平均粒子径が1〜13μm、アスペクト比が10以下であって、粒子径32μm以上の粒子が12質量%以下のものである。
バインダーは、多量の固体粒子等を強く接着・固定し成形強化するための成分であり、樹脂成分が主に使用される。樹脂成分としては、EPM、EPDM、フッ素系ポリマーが好適である。
導電性カーボン層は、その厚さが、好ましくは10〜40μmである。
【0034】
導電性金属層は導電性金属粉末を含む層である。通常、導電性金属粉末とバインダーとを含むペーストを対象物に塗布することによって形成できる。導電性金属層は、前述の導電性カーボン層の上に形成することが好ましい。
【0035】
導電性金属粉末としては、銀粉、銅粉、アルミニウム粉、ニッケル粉、銅−ニッケル合金粉、銀合金粉、銀混合粉、銀コート粉などを挙げることができる。これらのうち、銀粉、銀を主成分とする合金(銀銅合金、銀ニッケル合金、銀パラジウム合金など)、銀を主成分とする混合粉(銀と銅の混合粉、銀とニッケルおよび/またはパラジウムとの混合粉など)、銀コート粉(銅粉やニッケル粉などの粉表面に銀をコートしたもの)が好ましい。特に銀粉が好ましい。
バインダーは、導電性金属粉末を結着させることができるものであれば、特に制限されない。
導電性金属層は、その厚さが、好ましくは1〜100μm、より好ましくは10〜35μmである。本発明に用いられる導電性金属層はこのような薄い層においても導電性金属粉末が均一良好に堆積し良好な導電性を維持することができESR値が低く保たれる。
【0036】
導電体層の総厚さは、膜状突起物の高さよりも厚いことが好ましい。導電体層の厚さが薄いと、外装時の樹脂成型圧や樹脂の硬化収縮応力で膜状突起物が破壊されやすくなり、作製したコンデンサの漏れ電流特性が劣化する場合がある。
【0037】
(外装)
得られた固体電解コンデンサ素子はリードフレームに接続して、外装で封止することができる。一つの外装に封止される固体電解コンデンサ素子は1つであってもよいし、複数であってもよい。封止方法は特に制限されない。例えば、樹脂モールド外装、樹脂ケース外装、金属製ケース外装、樹脂のディッピングによる外装、ラミネートフイルムによる外装などがある。これらの中でも、小型化と低コスト化が簡単に行えることから、樹脂モールド外装が好ましい。
樹脂モールド外装に使用される樹脂としては、エポキシ樹脂、フェノール樹脂、アルキッド樹脂など固体電解コンデンサ素子の封止に使用される公知の樹脂が採用できる。封止用樹脂としては低応力樹脂を使用することが、封止時におきる固体電解コンデンサ素子への封止応力の発生を緩和することができるために好ましい。また、樹脂封止するための製造機としてトランスファーマシンが好ましく使用される。封止に使用される樹脂にはシリカ粒子などが配合されていてもよい。
【0038】
本発明の製造方法によって得られる固体電解コンデンサ素子は、例えば、CPUや電源回路などの高容量のコンデンサを必要とする回路に好ましく用いることができる。これらの回路は、パソコン、サーバー、カメラ、ゲーム機、DVD機器、AV機器、携帯電話などの各種デジタル機器や、各種電源などの電子機器に利用可能である。本発明に係る固体電解コンデンサは、ESR値が良好であることから、これを用いることにより高速応答性のよい電子回路および電子機器を得ることができる。
【実施例】
【0039】
以下、実施例及び比較例を挙げて本発明を具体的に説明するが、下記の実施例は例示
のために示すものであって、いかなる意味においても、本発明を限定的に解釈するものではない。
【0040】
図2(A)は電解コンデンサ素子製造用冶具の表面を示す図である。図2(B)は当該製造用冶具の裏面を示す図である。
当該製造用冶具は、長さ194.0mm×最大幅33.0mm×厚さ1.6mmの銅張ガラスエポキシ基板からなるものであり、左右両端下側に8mm×10mmの切り欠き部がある。図2(A)の左端(図2(B)では右端)切り欠き上側8mm×23mmに電流制限端子4、図2(A)の右端(図2(B)では左端)切り欠き部上側8mm×23mmに電圧制限端子5が設けられている。電流制限端子4または電圧制限端子5はスルーホール6を経て表面から裏面に電気的に接続されている。
基板の表面に32組、裏面に32組、合計64組の抵抗器3とトランジスタ2とが実装されている。基板の下端には64個の陽極体接続端子7が取り付けられている。なお、陽極体接続端子7として、プレジデップ社製PCDレセプタクル399シリーズ丸ピンDIPソケット2.54mmピッチ64ピン連結ソケットを用いた。トランジスタ2として、2SA2154GRを用いた。抵抗器3として、誤差1%、20kΩのものを用いた。
トランジスタ2のコレクタは陽極体接続端子7に接続されている。トランジスタ2のベースは電圧制限端子5に接続されている。トランジスタ2のエミッタは抵抗器3を介して電流制限端子4に接続されている(図3参照)。陽極体接続端子7には素子基材(作用電極)を繋ぐことができるようになっている。
【0041】
実施例1
CV20万/gのニオブ粉を0.5mmφニオブリード線と共に成形した。その後、1280℃で20分間焼結することによって、大きさ1.0mm×3.0mm×4.5mmで、1.0mm×3.0mm面にリード線が植立された焼結体640個を得た。
これら焼結体を陽極体として用いた。
640個の陽極体のリード線を、10個の電解コンデンサ素子製造用冶具(最大電流及び最大電圧を制限して、陽極体毎に電力を供給できる。)の64ピン陽極体接続端子7に、1本ずつ取り付けた。
【0042】
該陽極体をステンレス製容器(陰極となる。)中の2%燐酸水溶液に浸け、前記ステンレス製容器に対して最大電圧9V、1個あたり最大電流2mAに設定した前記治具を通して該陽極体に電圧を印加して化成させ誘電体層を形成した。
【0043】
誘電体層が表面に形成された陽極体(素子基材)を10質量%トルエンスルホン酸鉄水溶液に浸漬し、次いで乾燥させた。この操作を5回繰り返した。
【0044】
次いで、10質量%3,4−エチレンジオキシチオフェンモノマーのエタノール溶液に浸漬して引き上げた。
ステンレス製重合容器(陰極となる。)に3,4−エチレンジオキシチオフェンモノマー1質量%、アントラキノンスルホン酸2質量%、エチレングリコール27質量%および水70質量%を含む電解重合液を入れた。これに前記処理を施した素子基材を浸漬した。前記重合容器に対して最大電圧9V、1個あたりの最大電流130μAに設定した前記治具を通して陽極体のリード線に電気を流し、室温下で60分間電解重合させた。通電を止めて電解重合を終了させた。重合終了後、直ちに、陽極体と半導体層との間に溜まった電荷の放電を開始させた。
なお、電解重合の終了は、コンデンサ製造用冶具の電流制限端子4の電位を電圧制限端子5と同電位にすることにより、すなわち、陽極体に供給する電流量を0にする(通電を中止する)ことにより行った。
また、放電は、電流制限端子4と電圧制限端子5とを同電位にしたまま、0.1秒かけて、前記端子4および5の電位を陰極の電位に対して−0.5Vになるまで下げることによって行った。このようにして徐々に陽極体と半導体層との間の電位差を下げた(前記−0.5Vに下げた状態でリード線と陰極との間の電位は0Vとなった)。放電開始時から前記電位差がゼロになるまでの時間は、100ミリ秒間であった。
次に陽極体を電解重合液から引き上げ、エタノール洗浄し、乾燥させた。前記モノマーエタノール溶液浸漬、電解重合、放電、洗浄および乾燥という一連の操作をさらに6回(合計7回)繰り返した。
【0045】
このようにして得られた半導体層が表面に積層されたコンデンサ素子を無作為に100個抜き取り、それらをSEMで観察した。半導体層の平均厚さは約30μmであった。
残りの540個の半導体層が表面に積層された陽極体にカーボンペースト、銀ペーストを順次積層して導電体層を形成して固体電解コンデンサ素子を作製した。
最後に、銅合金製リードフレームに固体電解コンデンサ素子を接続し、10kgf/cm2の圧力でエポキシ樹脂(パナソニック電工製CV3400SE)によるトランスファー成型を行って封止した。ついで、リードフレームの切断及び曲げ加工を行い、定格電圧2.5V、定格容量680μF、大きさ7.3mm×4.3mm×1.8mmのチップ状固体電解コンデンサ540個を得た。
【0046】
実施例2
CV15万/gのタンタル粉を0.29mmφタンタルリード線と共に成形した。その後、1360℃で30分間焼結することによって、大きさ1.0mm×2.3mm×1.7mmで、1.0mm×2.3mm面にリード線が植立した焼結体640個を得た。
640個の陽極体のリード線を、10個の電解コンデンサ素子製造用冶具(最大電流及び最大電圧を制限して、陽極体毎に電力を供給できる。)の64ピン陽極体接続端子に、一本ずつ取り付けた。
該陽極体を2%燐酸水溶液に浸け、実施例1と同様に、最大電圧9V、1個あたり最大電流2mAに設定した前記治具を通して陽極体に電圧を印加して化成させ誘電体層を形成した。
【0047】
誘電体層が表面に形成された陽極体(素子基材)を7質量%キシレンスルホン酸鉄水溶液に浸漬し、次いで乾燥させた。この操作を5回繰り返した。
【0048】
次いで、10質量%3,4−エチレンジオキシチオフェンモノマーのエタノール溶液に浸漬して引き上げた。
ステンレス製重合容器(陰極となる。)に3,4−エチレンジオキシチオフェンモノマー1質量%、ナフタレンスルホン酸1.5質量%、エチレングリコール27.5質量%および水70質量%を含む電解重合液を入れた。これに前記処理を施した素子基材を浸漬した。前記重合容器に対して最大電圧9V、1個あたりの最大電流60μAに設定した前記治具を通して陽極体のリード線に電気を流し、室温下で60分間電解重合させた。
次いで、1個あたりの最大電流85μAに変更し、室温下で60分間、上記と同じ手法で、モノマーエタノール溶液浸漬および電解重合を行った(2回目電解重合)。
1個あたりの最大電流120μAに変更し、室温下で70分間、上記と同じ手法で、モノマーエタノール溶液浸漬および電解重合を行った(3回目電解重合)。
1個あたりの最大電流100μAに変更し、室温下で60分間、上記と同じ手法で、モノマーエタノール溶液浸漬および電解重合を行った(4回目電解重合)。
【0049】
上記4回目の電解重合を終了させた直後に、陽極体と半導体層との間に溜まった電荷を実施例1と同じ手法で放電を開始させた。放電開始時から前記電位差がゼロになるまでの時間は、100ミリ秒間であった。
また、4回目の電解重合を終了させた直後から、陽極体を上下方向に最大振幅1mm、1/3Hzで2分間振動させた。本実施例に用いた重合容器では、最大振幅1mm以下、1/3Hz以下であれば電解重合液の液面に生じる波は許容できる高さであった。また、陽極体に付着していた気泡は1/3Hzで1分間以上振動させることでほぼ完全に除去された。
次に陽極体を電解重合液から引き上げ、エタノール洗浄し、乾燥させた。
得られたコンデンサ素子100個を無作為に抜き取りSEMで観察した。半導体層の平均厚さは約10μmであった。
【0050】
その後、実施例1と同じ手法で、導電体層を積層させ、樹脂外装して、定格電圧2.5V、定格容量330μF、大きさ3.5mm×2.8mm×1.8mmのチップ状固体電解コンデンサ540個を得た。
【0051】
実施例3
電流制限端子4と電圧制限端子5とを、陰極に対して逆電位にすることによって放電する代わりに、コンデンサ製造用冶具の陽極体接続端子7の先端(金メッキされた端子が露出している)を電解重合液に10秒間漬けて、陽極体と半導体層との間を電解重合液を介して短絡させることによって徐々に放電させた以外は実施例1と同じ手法でコンデンサ素子640個を作製した。当該コンデンサ素子100個を無作為に抜き取りSEMで観察した。その後、実施例1と同じ手法でチップ状固体電解コンデンサ540個を作製した。放電開始時から10秒後には前記電位差がゼロになった。
【0052】
実施例4
重合液槽に接続されるコンデンサ製造用冶具にスイッチ回路を取り付けた。該スイッチ回路は、一方が各素子基材の陽極リードに電気的に接続され、他方が重合容器に電気的に接続されている。スイッチオフ時には陽極リードと重合容器とが電気的に絶縁されている。スイッチオン時には陽極リード同士が電気的に接続され且つ陽極リードと重合容器とが電気的に接続される。放電はスイッチをオンにすることによって開始させることができる。
上記のコンデンサ製造用冶具を用い、スイッチをオンにすることによって放電した以外は実施例1と同じ手法にてコンデンサ素子640個を作製した。当該コンデンサ素子100個を無作為に抜き取りSEMで観察した。その後、実施例1と同じ手法でチップ状固体電解コンデンサ540個を作製した。放電開始時から1ミリ秒以内に前記電位差がゼロになった。
【0053】
比較例1
放電を行わなかった以外は実施例1と同じ手法にてコンデンサ素子640個を作製した。当該コンデンサ素子100個を無作為に抜き取りSEMで観察した。その後、実施例1と同じ手法でチップ状固体電解コンデンサ540個を作製した。
【0054】
比較例2
放電を行わなかった以外は実施例2と同じ手法にてコンデンサ素子640個を作製した。当該コンデンサ素子100個を無作為に抜き取りSEMで観察した。その後、実施例1と同じ手法でチップ状固体電解コンデンサを540個作製した。
【0055】
比較例3
振動をさせなかった以外は比較例2と同じ手法にてコンデンサ素子640個を作製した。当該コンデンサ素子100個を無作為に抜き取りSEMで観察した。その後、実施例1と同じ手法でチップ状固体電解コンデンサ540個を作製した。
【0056】
〔評価〕
上記の実施例および比較例で抜き取ったコンデンサ素子各100個のSEM観察によって、高さ30μm以上の膜状突起物の個数(但し、実施例2は高さ10μm以上の膜状突起物の個数)を求めた。
チップ状固体電解コンデンサ各540個の漏れ電流を測定した。漏れ電流が0.2CVμA以下となったコンデンサの個数を求めた。なお、下記の式に示すように、0.2CVは、定数0.2と定格容量Cと定格電圧Vとの積のことである。
0.2CV(μA)=0.2(μA/μFV)×定格容量(μF)×定格電圧(V)
それらの結果を表1に示す。
【0057】
【表1】

【0058】
以上のことから、電解重合後に陽極体または半導体層から放電させて陽極体と半導体層との間の電位差をゼロにする工程を設けて製造されたコンデンサ素子には、膜状突起物がほとんど生成しないことが判る。また、上記製造で得られたコンデンサ素子を用いて得られた固体電解コンデンサのうち高い漏れ電流になるものは僅かである。このことから、本発明の製造方法によれば、漏れ電流の低い、良質な固体電解コンデンサ素子を高い生産歩留まりで製造できることがわかる。

【特許請求の範囲】
【請求項1】
表面に誘電体層を有する陽極体を電解重合液に浸けて電解重合することによって前記誘電体層の上に半導体層を形成する工程、および前記電解重合後に陽極体または半導体層から放電させて陽極体と半導体層との間の電位差をゼロにする工程を有する、固体電解コンデンサ素子の製造方法。
【請求項2】
電解重合終了時から前記電位差がゼロになるまでの時間が10秒間以内である請求項1に記載の製造方法。
【請求項3】
放電開始時から前記電位差がゼロになるまでの時間が1ミリ秒間以上である請求項2に記載の製造方法。
【請求項4】
電解重合時および/または電解重合後に、電解重合液中で陽極体を振動させ、半導体層表面に付着する気泡を除去することをさらに有する、請求項1〜3のいずれかひとつに記載の製造方法。
【請求項5】
半導体層表面に形成される膜状突起物の高さを30μm以下にする請求項1〜4のいずれかひとつに記載の製造方法。
【請求項6】
半導体層表面に形成される膜状突起物の高さよりも厚い導電体層を半導体層の上に形成する工程をさらに有する請求項1〜5のいずれかひとつに記載の製造方法。
【請求項7】
電解重合液に同時に浸ける陽極体が複数である請求項1〜6のいずれかひとつに記載の複数の固体電解コンデンサ素子の製造方法。
【請求項8】
電解重合液に同時に浸ける陽極体が300個以上である請求項7に記載の製造方法。
【請求項9】
前記放電がコンデンサ素子ごとに行われる請求項7または8に記載の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate


【公開番号】特開2012−182230(P2012−182230A)
【公開日】平成24年9月20日(2012.9.20)
【国際特許分類】
【出願番号】特願2011−42908(P2011−42908)
【出願日】平成23年2月28日(2011.2.28)
【出願人】(000002004)昭和電工株式会社 (3,251)