多層回路及びパッケージ
【課題】インピーダンス整合を可能とし、さらに、高出力化や広帯域化などの高機能化を小さい面積で実現する。
【解決手段】信号線層２６、回路素子層２４及び接地導体層２２を少なくとも１層ずつ含む３層以上の導電体層と、導電体層間に絶縁体層３２及び３４とを備える。信号線層に形成された信号線路は、当該信号線路の一端と他端におけるにおけるインピーダンス整合を行う。このインピーダンス整合を行うために、信号線路としてマイクロストリップラインあるいはコプレーナ線路が用いられる。
【解決手段】信号線層２６、回路素子層２４及び接地導体層２２を少なくとも１層ずつ含む３層以上の導電体層と、導電体層間に絶縁体層３２及び３４とを備える。信号線層に形成された信号線路は、当該信号線路の一端と他端におけるにおけるインピーダンス整合を行う。このインピーダンス整合を行うために、信号線路としてマイクロストリップラインあるいはコプレーナ線路が用いられる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置用のパッケージに内蔵される多層回路と、この多層回路と一体に構成されたパッケージに関する。
【背景技術】
【０００２】
一般に、無線通信システムなどの高周波信号が扱われるシステムでは、入出力端の特性インピーダンスは、５０Ωに設計されている。無線通信システム内の信号電力は電力増幅器により増幅されるが、特に送信側の最終段の増幅器は、半導体装置を多数並列に接続し大電力を出力できるようにされている。
【０００３】
多数並列接続し、大電力を出力できるような半導体装置の、特性インピーダンスは低く、伝送線路の特性インピーダンスとの不整合が生じる。この結果、半導体装置の入出力端において電力反射が起こる。
【０００４】
この電力反射を防ぐために、高周波高出力半導体装置を備えるパッケージに、インピーダンス整合を行うための回路（インピーダンス整合回路）を内蔵させることがこれまで行われてきた（例えば、特許文献１参照）。
【０００５】
一方、無線通信の多様化により、無線通信システム、特にその中の電力増幅器には、高出力化、高効率化、低歪化、広帯域化、小型化などが求められてきている。これらの要求に応えるため、１枚の半導体基板に、トランジスタなどの能動素子、抵抗、コイル、コンデンサなどの受動素子、マイクロストリップライン（ＭＳＬ）やコプレーナ線路（ＣＰＷ）などの信号線路、そしてこれらを用いた機能ブロックをいくつか組み合わせ一つの半導体装置とする、モノリシックマイクロ波集積回路（ＭＭＩＣ）を用いることがある（例えば、特許文献２又は３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−６１５１号公報
【特許文献２】特開平８−１４８５０５号公報
【特許文献３】特開平９−３６６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、伝送線路と半導体装置の間にインピーダンス整合回路を用い、さらなる高機能を実現するには、受動素子やスタブなどが必要な場合がある。これら素子をインピーダンス整合回路に設けると、インピーダンス整合回路の面積が大きくなってしまう。これにより、インピーダンス整合回路のパッケージへの内蔵が困難になる。
【０００８】
また、ＭＭＩＣでは、半導体装置にいくつかの機能を持たせることが可能ではあるが、ＭＭＩＣで高出力化を求めると、信号線路の幅を大きくする必要がでてくる。このため、半導体基板の面積が大きくなってしまい、ＧａＮ−ＨＥＭＴで用いるＳｉＣなどの高価な基板の場合、コストの面で不利になる。また、信号線路の付加などにより、歩留まりが低下することも考えられる。従って、ＭＭＩＣでの数十〜数百Ｗレベルの高出力化は、困難である。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、インピーダンス整合を可能とし、さらに、高出力化などの高機能化を小さい面積で実現する、半導体装置用のパッケージに内蔵される多層回路と、この多層回路と一体に構成されたパッケージを提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明の多層回路は、信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層と、導電体層間に絶縁体層とを備える。
【００１１】
この発明の多層回路の実施にあたり、信号線層に形成された信号線路は、当該信号線路の一端と他端におけるにおけるインピーダンス整合を行うのが良い。
【００１２】
また、この発明の多層回路の好適実施形態によれば、１つの絶縁体層を挟む位置に、信号線層と接地導体層が設けられ、信号線路と、接地導体層に設けられた接地電極とにより、マイクロストリップラインが形成される。
【００１３】
このとき、信号線層と接地導体層の間に設けられた絶縁体層の厚みが、信号線路の一端から他端に向けて変化しているように構成しても良い。
【００１４】
また、この発明の多層回路の他の好適実施形態によれば、信号線層に、コプレーナ線路が形成される。
【００１５】
また、この発明の多層回路の他の好適実施形態によれば、絶縁体層の誘電率が、層ごとに異なっている。
【００１６】
また、この発明のパッケージは、信号線路を伝播する高周波信号の、信号線路の一端と他端におけるインピーダンスを整合させる回路を一体として備える半導体装置用パッケージであって、このインピーダンスを整合させる回路として、上述の多層回路を備えている。
【発明の効果】
【００１７】
この発明の多層回路によれば、信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層を含んでいる。この回路素子層には、例えば、インダクタンスなど受動回路を形成できるので、インピーダンス整合回路の広帯域化等が可能になる。
【００１８】
また、回路素子層が信号線層とは別の層に形成されるので、スパイラルインダクタなど、占有面積が比較的大きい素子を形成しても、多層回路を小面積にできる。
【００１９】
なお、インピーダンス整合回路をマイクロストリップラインで形成すると、モデル化が容易でありシミュレーションがし易いという利点がある。このとき、絶縁体層の厚みを、入力側から出力側に向けて変化しているように構成すると、絶縁層の厚みもインピーダンス整合回路の設計上のパラメータとなる。このため、設計の自由度を高めることができる。
【００２０】
一方、インピーダンス整合回路をコプレーナ線路で形成すると、信号線層、回路素子層及び接地導体層の積層順など設計の自由度が高まる。
【００２１】
また、多層回路を、半導体装置用のパッケージと一体として形成すると、インピーダンス整合回路とパッケージとの位置合わせが不要になる。また、パッケージのリードと、インピーダンス整合回路のボンディングが不要になる。
【図面の簡単な説明】
【００２２】
【図１】多層回路の構造を説明するための概略図（１）である。
【図２】多層回路が内蔵された半導体装置用パッケージの平面図である。
【図３】多層回路の構造を説明するための概略図（２）である。
【図４】マイクロストリップラインの設計を説明するための概略図である。
【図５】多層回路の構造を説明するための概略図（３）である。
【図６】多層回路の製造方法を説明するための模式図である。
【図７】半導体装置用パッケージの模式図である。
【発明を実施するための形態】
【００２３】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。なお、各図において、所要の領域を強調して示すために、平面図あるいは立体図に、ハッチングを施して示す場合がある。
【００２４】
（第１実施形態の多層回路）
図１及び図２を参照して、第１実施形態の、半導体装置用パッケージに内蔵される多層回路について説明する。図１は、第１実施形態の多層回路の構造を説明するための概略図で、断面の切り口で示してある。図２は、多層回路が内蔵された半導体装置用パッケージの平面図である。
【００２５】
半導体装置用のパッケージ１００に搭載された半導体装置９０は、伝送線路（図示を省略する。）に電気的に接続される。パッケージの入出力端の特性インピーダンスは、一般に５０Ωに設計されている。なお、ここでは、信号が伝播する線路について、パッケージ内の多層回路に設けられた線路を信号線路と称し、パッケージ外の線路を伝送線路と称する。
【００２６】
一方、無線通信ステムでは、大きな出力電力が要求されることもある。出力電力を大きくするために、複数の半導体装置９０が並列に設けられる。半導体装置９０を並列接続すると、半導体装置９０の入出力端のインピーダンスが低下し、伝送線路の特性インピーダンスとの不整合が生じる。そこで、伝送線路と半導体装置９０の間に、インピーダンス整合を行うための回路（インピーダンス整合回路）が設けられる。このインピーダンス整合回路は、半導体装置９０と同じく、パッケージ１００に搭載される。なお、図２では、パッケージ１００としてフレーム１２０と底面１２１を示している。
【００２７】
インピーダンス整合回路は、３層以上の導電体層と、導電体層間に絶縁体層とを備える多層回路１０として構成される。多層回路１０には導電体層として、信号線層２６、回路素子層２４及び接地導体層２２が少なくとも１層ずつ含まれる。なお、ここでは、多層回路１０が、３層の導電体層として、下から順に接地導体層２２、回路素子層２４及び信号線層２６を備える構成例について説明するが、導電体層の層数は３に限定されない。導電体層を少なくとも３層備えていれば良く、４層以上であっても良い。また、以下の説明では、２層の絶縁体層を、下から順に第１絶縁体層３２及び第２絶縁体層３４と称する。
【００２８】
第１絶縁体層３２及び第２絶縁体層３４は、例えば、セラミック基板とすることができる。
【００２９】
接地導体層２２、回路素子層２４及び信号線層２６は、任意好適な金属膜とすることができる。なお、金属膜は、所望の形状にパターニングされていても良い。この金属膜は、例えば、金メッキ又は金蒸着により形成される。金属膜のパターニングは、従来周知のリフトオフ法により行うことができる。
【００３０】
最下層の導電体層である接地導体層２２には、接地（ＧＮＤ）電極が形成されている。このため、多層回路１０が搭載されるパッケージが、導電性の筺体で構成されている場合、多層回路１０をパッケージに搭載することによって、多層回路１０の接地電位と、パッケージあるいはパッケージに搭載される半導体装置９０の接地電位とを、容易に同じ電位にできる。
【００３１】
最上層の導電体層である信号線層２６には、信号線路が形成されている。信号線路は、当該信号線路の一端と他端のインピーダンス整合、及び電力分配／合成を行う。
【００３２】
信号線路は、例えば、コプレーナ線路で形成される。コプレーナ線路は、伝送線路と半導体装置９０との間で信号の伝播を行う信号線路と、信号線路の両側に一対の接地線路とを備えている。信号線路と半導体装置９０の間、及び、信号線路とパッケージ１００のリード１１０の間は、例えば、ボンディングワイヤ９２で接続される。また、信号線層２６に形成された、一対の接地線路は、スルーホール４２内に設けられた貫通電極４４を介して、接地導体層２２のＧＮＤ電極と電気的に接続される。
【００３３】
中間層の導電体層である回路素子層２４には、多層回路１０に所望の機能を実現させる回路が形成される。例えば、高出力の用途で用いられる半導体装置を備えるパッケージについて、広帯域化や低歪化を実現するために、半導体装置の特性インピーダンスを調整するためのインダクタンス成分が必要な場合がある。この場合、回路素子層２４には、スパイラルインダクタが形成される。
【００３４】
上述した構成によれば、回路素子層２４には、例えば、インダクタンスなど所望の機能に応じた回路素子を形成できる。このため、インピーダンス整合回路として用いられる多層回路１０の広帯域化などが可能になる。また、回路素子層２４が信号線層２６とは別の層に形成される。このため、スパイラルインダクタなど、占有面積が比較的大きい素子を形成しても、多層回路１０の面積は増大せず、小面積にできる。
【００３５】
（第２実施形態の多層回路）
図３を参照して、第２実施形態の、半導体装置用パッケージに内蔵される多層回路について説明する。図３は、第２実施形態の多層回路１２の構造を説明するための概略図で、断面の切り口で示してある。
【００３６】
第１実施形態の多層回路１０は、インピーダンス整合回路としてコプレーナ線路を用いている。これに対して、第２実施形態の多層回路１２は、インピーダンス整合回路としてマイクロストリップラインを用いている。
【００３７】
図３に示す構成例では、３層の導電体層は、下から順に、接地導体層５２、信号線層５６及び回路素子層５４としている。また、２層の絶縁体層は、下から順に、第１絶縁体層６２及び第２絶縁体層６４とする。
【００３８】
第１絶縁体層６２及び第２絶縁体層６４は、例えば、セラミック基板とすることができる。なお、第１絶縁体層６２及び第２絶縁体層６４の誘電率が高いと、信号線層５６に作成した信号線路の長さが、設計値に対して数ｍｍ、場合によっては、数μｍ単位で変わった場合であっても、伝送される高周波信号の位相が大きく変化する。このため、シミュレーション精度や、製造精度として、より高い精度が求められ、実施が困難な場合がある。従って、絶縁体層６２及び６４の誘電率は最大でも２００であるのが良い。なお、誘電率の下限は、特に限定されず、絶縁体層６２及び６４に、真空の誘電率である１に近いものを用いても良い。
【００３９】
この構成では、第１絶縁体層６２を挟む位置に、信号線層５６と接地導体層５２が設けられている。マイクロストリップラインは、信号線層５６に形成された信号線路と、接地導体層５２に形成されたＧＮＤ電極により形成される。
【００４０】
なお、信号線路と半導体装置との接続は、例えば、ワイヤボンディングで行われるので、信号線層５６上の、第２絶縁体層６４及び回路素子層５４の面積を、信号線層５６の面積よりも小さくして、ボンディングのために、信号線路の一部を露出している。
【００４１】
また、回路素子層５４に形成されるＧＮＤ電極は、スルーホール７２内に設けられた貫通電極７４を介して、接地導体層５２のＧＮＤ電極と電気的に接続される。
【００４２】
この実施形態では、インピーダンス整合回路をマイクロストリップラインで形成している。コプレーナ線路では、１つの絶縁体層を挟む位置に、信号線層と接地導体層を設
ける必要がないので、設計の自由度が増す。これに対し、マイクロストリップラインでは、１つの絶縁体層を挟む位置に、信号線層と接地導体層を設けなければならないという制約を受ける一方で、コプレーナ線路で形成する場合に比べて、モデル化が容易でありシミュレーションがし易い。
【００４３】
図４を参照して、マイクロストリップラインの設計について説明する。図４は、マイクロストリップラインの設計を説明するための概略図である。
【００４４】
マイクロストリップラインでは、絶縁体層６２の誘電率εｒ、信号線路５６の幅Ｗ、絶縁体層６２の厚みｈとの間で、以下の関係が成り立つことが実験的に知られている。
【００４５】
【数１】
【００４６】
従って、所望の特性インピーダンスＺ０の値が得られるように、上述のパラメータを決定すればよい。なお、上記の式（１）〜（４）では、定数に繰り込まれているが、特性インピーダンスＺ０を決定するパラメータとしては、絶縁体層６２の誘電率εｒ、信号線路の幅Ｗ及び絶縁体層６２の厚みｈに加えて、高周波信号の周波数ｆ及び信号線路５６の厚みｔが存在する。
【００４７】
このように、絶縁体層６２の厚みがインピーダンス整合回路の設計上のパラメータとなる。このため、設計の自由度を高めることができる。
【００４８】
（第３実施形態の多層回路）
図５を参照して、第３実施形態の、半導体装置用パッケージに内蔵される多層回路１４について説明する。図５は、第３実施形態の多層回路１４の構造を説明するための概略図で、断面の切り口で示してある。
【００４９】
第３実施形態の多層回路１４は、信号線層５６と接地導体層５２の間の第１絶縁体層６３の厚みが、入力側から出力側にかけて階段状に変化している点が、第２実施形態と異なっている。その他の構成は、第２実施形態と同様なので、重複する説明を省略する。
【００５０】
例えば、高周波信号の周波数ｆが２ＧＨｚ、絶縁体層の誘電率εｒが１０、信号線路の厚みｔが４μｍ、信号線路の幅Ｗが２ｍｍであるとき、上記の式（１）〜（４）を用いたシミュレーションを行うと、第１絶縁体層６３の厚みｈが２．５ｍｍのとき、特性インピーダンスＺ０は５４．１Ωとなる。また、第１絶縁体層６３の厚みｈが２．０ｍｍのとき、特性インピーダンスＺ０は４８．７Ωとなる。
【００５１】
このように、第１絶縁体層６３の厚みをかえることで、信号線路の幅Ｗが同じ場合であっても、特性インピーダンスを変えることができる。
【００５２】
なお、図５では、厚みの変化点が１つの例を示したが、この例に限定されない。厚みの変化点を２つ以上設けても良い。厚みの変化点を複数も受けると、各変化点での特性インピーダンスの変化量を小さくできるので、変換ロスを減らすことができる。
【００５３】
（第４実施形態の多層回路）
上述した各実施形態では、各絶縁体層の誘電率εｒの相互の関係については、規定していない。第１絶縁体層及び第２絶縁体層は、同じ材質（組成）で形成され、誘電率は互いに等しく構成しても良い。
【００５４】
これに対して、第４実施形態では、各絶縁体層を異なる材質で形成して、層ごとに誘電率が異なる構成としている。
【００５５】
例えば、インピーダンス整合回路として、マイクロストリップラインを用いる場合、高周波信号の周波数ｆが２ＧＨｚ、絶縁体層の厚みｈが２００μｍ、信号線路の厚みｔが４μｍであるとき、上記の式（１）〜（４）を用いたシミュレーションを行う。
【００５６】
ここで、誘電率εｒを４０とすると、信号線路の幅Ｗが１００μｍのとき、特性インピーダンスＺ０は３３．６Ωとなる。また、誘電率εｒを８０とすると、信号線路の幅Ｗが３５μｍのとき、特性インピーダンスＺ０は３３．７Ωとなる。
【００５７】
このように、絶縁体層の誘電率を変えることで、異なる線路幅でも同じ特性インピーダンスを得ることができる。このため、高出力用途など、信号線路に大きな電流容量が求められる場合、信号線層と接地導体層の間の絶縁体層を、低誘電率基板で形成するだけで、信号線路の幅を広くすることができる。この結果、回路素子層に形成される回路素子などの機能に影響を与えることなく、信号線路の電流容量を大きくすることができる。すなわち、設計の自由度が向上する。
【００５８】
（多層回路の製造方法）
図６を参照して、多層回路の製造方法について説明する。図６は、多層回路の製造方法を説明するための模式図である。先ず、グリーンシート６１を用意する。ここで、「グリーンシート」とは、セラミックスが焼成される前のシート状の材料を示す。つまり、グリーンシート６１を焼成することにより絶縁体層としてのセラミック層が得られる（図６（Ａ））。
【００５９】
次に、グリーンシート６１にスルーホール８２を形成する。スルーホール８２の形成は、任意好適な従来周知の方法で行えば良く、レーザー加工やビアパンチ加工などで行われる（図６（Ｂ））。
【００６０】
次に、グリーンシート６１の一方の表面上に、信号線路を含む信号線層５６を形成する。信号線層５６の形成は、任意好適な従来周知の方法で行えば良く、例えば、スクリーン印刷により形成される。ここではインピーダンス整合回路を、マイクロストリップラインで構成し、電力合成又は電力分配を行う機能を備えた例を示している。マイクロストリップラインを用いる場合、信号線路の絶縁体層を挟んで反対側には接地導体層５２が形成される。接地導体層５２は、例えば金メッキにより形成される（図６（Ｃ））。
【００６１】
なお、この工程で、スルーホール内を金属で埋め込んでも良い。
【００６２】
次に、信号線層５６上にグリーンシートを積層し、さらに、スルーホール８３及び８４を形成する。その後、グリーンシートを焼成して、第１絶縁体層６２及び第２絶縁体層６４を得る（図６（Ｄ））。
【００６３】
次に、第２絶縁体層６４上に、回路素子層５４を形成する。この回路素子層５４の形成は、例えば、リフトオフ法を用いて行われる。具体的には、先ず、第２絶縁体層６４上に、従来周知のフォトリソグラフィ法を用いてレジストパターンを形成する。次に、金メッキ又は金蒸着を行い、その後、レジストパターンを剥離する。この結果、第２絶縁体層６４上に、例えばスタブ５４ａやＧＮＤ配線５４ｂなど、所望の回路パターンが形成される（図６（Ｅ））。
【００６４】
この工程で、スルーホール８３及び８４内が金属で埋め込まれて貫通電極７３及び７４が形成される。この構成では、回路素子層５４に設けられたスタブ５４ａは、貫通電極７３を介して、信号線層５６に形成された信号線路と電気的に接続される。また、回路素子層５４に設けられた、ＧＮＤ配線５４ｂが、貫通電極７４を介して接地導体層５２のＧＮＤ電極と電気的に接続される。
【００６５】
ここでは、図３を参照して説明した第２実施形態の多層回路を製造する例について説明したが、他の多層回路についても同様に形成することができる。また、ここで示した製造方法は、一例を挙げたに過ぎない。例えば、スルーホールを埋め込む工程については、回路素子を形成する工程で一度に行っても良い。また、接地電極の形成は、信号線路を形成する工程で行わなくても良く、例えば、回路素子を形成する工程で行っても良い。
【００６６】
（半導体装置用パッケージ）
図７を参照して、多層回路を一体として備える半導体装置用パッケージについて説明する。この半導体装置用パッケージは、信号線路を伝播する高周波信号の、信号線路の一端と他端におけるインピーダンスを整合させる回路を一体として備える半導体装置用パッケージであって、このインピーダンスを整合させる回路として、上述した各実施形態の多層回路を備えて構成される。図７は、半導体装置用パッケージの模式図である。図７（Ａ）は、半導体装置用パッケージの平面図であり、図７（Ｂ）は側面図である。なお、図７では、フレームを一部取り除いた状態で示している。
【００６７】
導電性の筺体１３０上に、接地導体層５２、第１絶縁体層６２、信号線層５６、第２絶縁体層６４及び回路素子層５４が順に積層された多層回路が設けられている。信号線層５６上には、信号線路と電気的に接続されるリード１１２が取り付けられている。リード１１２は、パッケージ外の伝送線路などと、信号線路を電気的に接続するために用いられる。また、多層回路と一体に形成されたパッケージ１０２では、リード１１２や信号線層５６などの上に、絶縁性のフレーム１２２が設けられている。
【００６８】
リード１１２やフレーム１２２の材質は、設計に応じて任意好適な従来周知のものを用いれば良い。また、各部品の接続は、任意好適な方法で行えば良く、ロウ付けなどで行うことができる。
【００６９】
導電性の筺体１３０上には、半導体装置９０が搭載される。半導体装置と多層回路の信号線路とは、ボンディングワイヤ９２などにより、電気的に接続される。
【００７０】
多層回路を、半導体装置用パッケージと一体として形成すると、インピーダンス整合回路とパッケージとの位置合わせが不要になる。また、パッケージのリードと、インピーダンス整合回路のボンディングが不要になる。
【符号の説明】
【００７１】
１０、１２、１４ 多層回路
２２、５２ 接地導体層
２４、５４ 回路素子層
２６、５６ 信号線層
３２、６２、６３ 第１絶縁体層
３４、６４ 第２絶縁体層
４２、７２、８２、８３、８４ スルーホール
４４、７３、７４ 貫通電極
５４ａ スタブ
５４ｂ ＧＮＤ配線
６１ グリーンシート
９０ 半導体装置
９２ ボンディングワイヤ
１００、１０２ パッケージ
１１０、１１２ リード
１２０、１２２ フレーム
１２１ 底面
【技術分野】
【０００１】
この発明は、半導体装置用のパッケージに内蔵される多層回路と、この多層回路と一体に構成されたパッケージに関する。
【背景技術】
【０００２】
一般に、無線通信システムなどの高周波信号が扱われるシステムでは、入出力端の特性インピーダンスは、５０Ωに設計されている。無線通信システム内の信号電力は電力増幅器により増幅されるが、特に送信側の最終段の増幅器は、半導体装置を多数並列に接続し大電力を出力できるようにされている。
【０００３】
多数並列接続し、大電力を出力できるような半導体装置の、特性インピーダンスは低く、伝送線路の特性インピーダンスとの不整合が生じる。この結果、半導体装置の入出力端において電力反射が起こる。
【０００４】
この電力反射を防ぐために、高周波高出力半導体装置を備えるパッケージに、インピーダンス整合を行うための回路（インピーダンス整合回路）を内蔵させることがこれまで行われてきた（例えば、特許文献１参照）。
【０００５】
一方、無線通信の多様化により、無線通信システム、特にその中の電力増幅器には、高出力化、高効率化、低歪化、広帯域化、小型化などが求められてきている。これらの要求に応えるため、１枚の半導体基板に、トランジスタなどの能動素子、抵抗、コイル、コンデンサなどの受動素子、マイクロストリップライン（ＭＳＬ）やコプレーナ線路（ＣＰＷ）などの信号線路、そしてこれらを用いた機能ブロックをいくつか組み合わせ一つの半導体装置とする、モノリシックマイクロ波集積回路（ＭＭＩＣ）を用いることがある（例えば、特許文献２又は３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−６１５１号公報
【特許文献２】特開平８−１４８５０５号公報
【特許文献３】特開平９−３６６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、伝送線路と半導体装置の間にインピーダンス整合回路を用い、さらなる高機能を実現するには、受動素子やスタブなどが必要な場合がある。これら素子をインピーダンス整合回路に設けると、インピーダンス整合回路の面積が大きくなってしまう。これにより、インピーダンス整合回路のパッケージへの内蔵が困難になる。
【０００８】
また、ＭＭＩＣでは、半導体装置にいくつかの機能を持たせることが可能ではあるが、ＭＭＩＣで高出力化を求めると、信号線路の幅を大きくする必要がでてくる。このため、半導体基板の面積が大きくなってしまい、ＧａＮ−ＨＥＭＴで用いるＳｉＣなどの高価な基板の場合、コストの面で不利になる。また、信号線路の付加などにより、歩留まりが低下することも考えられる。従って、ＭＭＩＣでの数十〜数百Ｗレベルの高出力化は、困難である。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、インピーダンス整合を可能とし、さらに、高出力化などの高機能化を小さい面積で実現する、半導体装置用のパッケージに内蔵される多層回路と、この多層回路と一体に構成されたパッケージを提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明の多層回路は、信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層と、導電体層間に絶縁体層とを備える。
【００１１】
この発明の多層回路の実施にあたり、信号線層に形成された信号線路は、当該信号線路の一端と他端におけるにおけるインピーダンス整合を行うのが良い。
【００１２】
また、この発明の多層回路の好適実施形態によれば、１つの絶縁体層を挟む位置に、信号線層と接地導体層が設けられ、信号線路と、接地導体層に設けられた接地電極とにより、マイクロストリップラインが形成される。
【００１３】
このとき、信号線層と接地導体層の間に設けられた絶縁体層の厚みが、信号線路の一端から他端に向けて変化しているように構成しても良い。
【００１４】
また、この発明の多層回路の他の好適実施形態によれば、信号線層に、コプレーナ線路が形成される。
【００１５】
また、この発明の多層回路の他の好適実施形態によれば、絶縁体層の誘電率が、層ごとに異なっている。
【００１６】
また、この発明のパッケージは、信号線路を伝播する高周波信号の、信号線路の一端と他端におけるインピーダンスを整合させる回路を一体として備える半導体装置用パッケージであって、このインピーダンスを整合させる回路として、上述の多層回路を備えている。
【発明の効果】
【００１７】
この発明の多層回路によれば、信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層を含んでいる。この回路素子層には、例えば、インダクタンスなど受動回路を形成できるので、インピーダンス整合回路の広帯域化等が可能になる。
【００１８】
また、回路素子層が信号線層とは別の層に形成されるので、スパイラルインダクタなど、占有面積が比較的大きい素子を形成しても、多層回路を小面積にできる。
【００１９】
なお、インピーダンス整合回路をマイクロストリップラインで形成すると、モデル化が容易でありシミュレーションがし易いという利点がある。このとき、絶縁体層の厚みを、入力側から出力側に向けて変化しているように構成すると、絶縁層の厚みもインピーダンス整合回路の設計上のパラメータとなる。このため、設計の自由度を高めることができる。
【００２０】
一方、インピーダンス整合回路をコプレーナ線路で形成すると、信号線層、回路素子層及び接地導体層の積層順など設計の自由度が高まる。
【００２１】
また、多層回路を、半導体装置用のパッケージと一体として形成すると、インピーダンス整合回路とパッケージとの位置合わせが不要になる。また、パッケージのリードと、インピーダンス整合回路のボンディングが不要になる。
【図面の簡単な説明】
【００２２】
【図１】多層回路の構造を説明するための概略図（１）である。
【図２】多層回路が内蔵された半導体装置用パッケージの平面図である。
【図３】多層回路の構造を説明するための概略図（２）である。
【図４】マイクロストリップラインの設計を説明するための概略図である。
【図５】多層回路の構造を説明するための概略図（３）である。
【図６】多層回路の製造方法を説明するための模式図である。
【図７】半導体装置用パッケージの模式図である。
【発明を実施するための形態】
【００２３】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。なお、各図において、所要の領域を強調して示すために、平面図あるいは立体図に、ハッチングを施して示す場合がある。
【００２４】
（第１実施形態の多層回路）
図１及び図２を参照して、第１実施形態の、半導体装置用パッケージに内蔵される多層回路について説明する。図１は、第１実施形態の多層回路の構造を説明するための概略図で、断面の切り口で示してある。図２は、多層回路が内蔵された半導体装置用パッケージの平面図である。
【００２５】
半導体装置用のパッケージ１００に搭載された半導体装置９０は、伝送線路（図示を省略する。）に電気的に接続される。パッケージの入出力端の特性インピーダンスは、一般に５０Ωに設計されている。なお、ここでは、信号が伝播する線路について、パッケージ内の多層回路に設けられた線路を信号線路と称し、パッケージ外の線路を伝送線路と称する。
【００２６】
一方、無線通信ステムでは、大きな出力電力が要求されることもある。出力電力を大きくするために、複数の半導体装置９０が並列に設けられる。半導体装置９０を並列接続すると、半導体装置９０の入出力端のインピーダンスが低下し、伝送線路の特性インピーダンスとの不整合が生じる。そこで、伝送線路と半導体装置９０の間に、インピーダンス整合を行うための回路（インピーダンス整合回路）が設けられる。このインピーダンス整合回路は、半導体装置９０と同じく、パッケージ１００に搭載される。なお、図２では、パッケージ１００としてフレーム１２０と底面１２１を示している。
【００２７】
インピーダンス整合回路は、３層以上の導電体層と、導電体層間に絶縁体層とを備える多層回路１０として構成される。多層回路１０には導電体層として、信号線層２６、回路素子層２４及び接地導体層２２が少なくとも１層ずつ含まれる。なお、ここでは、多層回路１０が、３層の導電体層として、下から順に接地導体層２２、回路素子層２４及び信号線層２６を備える構成例について説明するが、導電体層の層数は３に限定されない。導電体層を少なくとも３層備えていれば良く、４層以上であっても良い。また、以下の説明では、２層の絶縁体層を、下から順に第１絶縁体層３２及び第２絶縁体層３４と称する。
【００２８】
第１絶縁体層３２及び第２絶縁体層３４は、例えば、セラミック基板とすることができる。
【００２９】
接地導体層２２、回路素子層２４及び信号線層２６は、任意好適な金属膜とすることができる。なお、金属膜は、所望の形状にパターニングされていても良い。この金属膜は、例えば、金メッキ又は金蒸着により形成される。金属膜のパターニングは、従来周知のリフトオフ法により行うことができる。
【００３０】
最下層の導電体層である接地導体層２２には、接地（ＧＮＤ）電極が形成されている。このため、多層回路１０が搭載されるパッケージが、導電性の筺体で構成されている場合、多層回路１０をパッケージに搭載することによって、多層回路１０の接地電位と、パッケージあるいはパッケージに搭載される半導体装置９０の接地電位とを、容易に同じ電位にできる。
【００３１】
最上層の導電体層である信号線層２６には、信号線路が形成されている。信号線路は、当該信号線路の一端と他端のインピーダンス整合、及び電力分配／合成を行う。
【００３２】
信号線路は、例えば、コプレーナ線路で形成される。コプレーナ線路は、伝送線路と半導体装置９０との間で信号の伝播を行う信号線路と、信号線路の両側に一対の接地線路とを備えている。信号線路と半導体装置９０の間、及び、信号線路とパッケージ１００のリード１１０の間は、例えば、ボンディングワイヤ９２で接続される。また、信号線層２６に形成された、一対の接地線路は、スルーホール４２内に設けられた貫通電極４４を介して、接地導体層２２のＧＮＤ電極と電気的に接続される。
【００３３】
中間層の導電体層である回路素子層２４には、多層回路１０に所望の機能を実現させる回路が形成される。例えば、高出力の用途で用いられる半導体装置を備えるパッケージについて、広帯域化や低歪化を実現するために、半導体装置の特性インピーダンスを調整するためのインダクタンス成分が必要な場合がある。この場合、回路素子層２４には、スパイラルインダクタが形成される。
【００３４】
上述した構成によれば、回路素子層２４には、例えば、インダクタンスなど所望の機能に応じた回路素子を形成できる。このため、インピーダンス整合回路として用いられる多層回路１０の広帯域化などが可能になる。また、回路素子層２４が信号線層２６とは別の層に形成される。このため、スパイラルインダクタなど、占有面積が比較的大きい素子を形成しても、多層回路１０の面積は増大せず、小面積にできる。
【００３５】
（第２実施形態の多層回路）
図３を参照して、第２実施形態の、半導体装置用パッケージに内蔵される多層回路について説明する。図３は、第２実施形態の多層回路１２の構造を説明するための概略図で、断面の切り口で示してある。
【００３６】
第１実施形態の多層回路１０は、インピーダンス整合回路としてコプレーナ線路を用いている。これに対して、第２実施形態の多層回路１２は、インピーダンス整合回路としてマイクロストリップラインを用いている。
【００３７】
図３に示す構成例では、３層の導電体層は、下から順に、接地導体層５２、信号線層５６及び回路素子層５４としている。また、２層の絶縁体層は、下から順に、第１絶縁体層６２及び第２絶縁体層６４とする。
【００３８】
第１絶縁体層６２及び第２絶縁体層６４は、例えば、セラミック基板とすることができる。なお、第１絶縁体層６２及び第２絶縁体層６４の誘電率が高いと、信号線層５６に作成した信号線路の長さが、設計値に対して数ｍｍ、場合によっては、数μｍ単位で変わった場合であっても、伝送される高周波信号の位相が大きく変化する。このため、シミュレーション精度や、製造精度として、より高い精度が求められ、実施が困難な場合がある。従って、絶縁体層６２及び６４の誘電率は最大でも２００であるのが良い。なお、誘電率の下限は、特に限定されず、絶縁体層６２及び６４に、真空の誘電率である１に近いものを用いても良い。
【００３９】
この構成では、第１絶縁体層６２を挟む位置に、信号線層５６と接地導体層５２が設けられている。マイクロストリップラインは、信号線層５６に形成された信号線路と、接地導体層５２に形成されたＧＮＤ電極により形成される。
【００４０】
なお、信号線路と半導体装置との接続は、例えば、ワイヤボンディングで行われるので、信号線層５６上の、第２絶縁体層６４及び回路素子層５４の面積を、信号線層５６の面積よりも小さくして、ボンディングのために、信号線路の一部を露出している。
【００４１】
また、回路素子層５４に形成されるＧＮＤ電極は、スルーホール７２内に設けられた貫通電極７４を介して、接地導体層５２のＧＮＤ電極と電気的に接続される。
【００４２】
この実施形態では、インピーダンス整合回路をマイクロストリップラインで形成している。コプレーナ線路では、１つの絶縁体層を挟む位置に、信号線層と接地導体層を設
ける必要がないので、設計の自由度が増す。これに対し、マイクロストリップラインでは、１つの絶縁体層を挟む位置に、信号線層と接地導体層を設けなければならないという制約を受ける一方で、コプレーナ線路で形成する場合に比べて、モデル化が容易でありシミュレーションがし易い。
【００４３】
図４を参照して、マイクロストリップラインの設計について説明する。図４は、マイクロストリップラインの設計を説明するための概略図である。
【００４４】
マイクロストリップラインでは、絶縁体層６２の誘電率εｒ、信号線路５６の幅Ｗ、絶縁体層６２の厚みｈとの間で、以下の関係が成り立つことが実験的に知られている。
【００４５】
【数１】
【００４６】
従って、所望の特性インピーダンスＺ０の値が得られるように、上述のパラメータを決定すればよい。なお、上記の式（１）〜（４）では、定数に繰り込まれているが、特性インピーダンスＺ０を決定するパラメータとしては、絶縁体層６２の誘電率εｒ、信号線路の幅Ｗ及び絶縁体層６２の厚みｈに加えて、高周波信号の周波数ｆ及び信号線路５６の厚みｔが存在する。
【００４７】
このように、絶縁体層６２の厚みがインピーダンス整合回路の設計上のパラメータとなる。このため、設計の自由度を高めることができる。
【００４８】
（第３実施形態の多層回路）
図５を参照して、第３実施形態の、半導体装置用パッケージに内蔵される多層回路１４について説明する。図５は、第３実施形態の多層回路１４の構造を説明するための概略図で、断面の切り口で示してある。
【００４９】
第３実施形態の多層回路１４は、信号線層５６と接地導体層５２の間の第１絶縁体層６３の厚みが、入力側から出力側にかけて階段状に変化している点が、第２実施形態と異なっている。その他の構成は、第２実施形態と同様なので、重複する説明を省略する。
【００５０】
例えば、高周波信号の周波数ｆが２ＧＨｚ、絶縁体層の誘電率εｒが１０、信号線路の厚みｔが４μｍ、信号線路の幅Ｗが２ｍｍであるとき、上記の式（１）〜（４）を用いたシミュレーションを行うと、第１絶縁体層６３の厚みｈが２．５ｍｍのとき、特性インピーダンスＺ０は５４．１Ωとなる。また、第１絶縁体層６３の厚みｈが２．０ｍｍのとき、特性インピーダンスＺ０は４８．７Ωとなる。
【００５１】
このように、第１絶縁体層６３の厚みをかえることで、信号線路の幅Ｗが同じ場合であっても、特性インピーダンスを変えることができる。
【００５２】
なお、図５では、厚みの変化点が１つの例を示したが、この例に限定されない。厚みの変化点を２つ以上設けても良い。厚みの変化点を複数も受けると、各変化点での特性インピーダンスの変化量を小さくできるので、変換ロスを減らすことができる。
【００５３】
（第４実施形態の多層回路）
上述した各実施形態では、各絶縁体層の誘電率εｒの相互の関係については、規定していない。第１絶縁体層及び第２絶縁体層は、同じ材質（組成）で形成され、誘電率は互いに等しく構成しても良い。
【００５４】
これに対して、第４実施形態では、各絶縁体層を異なる材質で形成して、層ごとに誘電率が異なる構成としている。
【００５５】
例えば、インピーダンス整合回路として、マイクロストリップラインを用いる場合、高周波信号の周波数ｆが２ＧＨｚ、絶縁体層の厚みｈが２００μｍ、信号線路の厚みｔが４μｍであるとき、上記の式（１）〜（４）を用いたシミュレーションを行う。
【００５６】
ここで、誘電率εｒを４０とすると、信号線路の幅Ｗが１００μｍのとき、特性インピーダンスＺ０は３３．６Ωとなる。また、誘電率εｒを８０とすると、信号線路の幅Ｗが３５μｍのとき、特性インピーダンスＺ０は３３．７Ωとなる。
【００５７】
このように、絶縁体層の誘電率を変えることで、異なる線路幅でも同じ特性インピーダンスを得ることができる。このため、高出力用途など、信号線路に大きな電流容量が求められる場合、信号線層と接地導体層の間の絶縁体層を、低誘電率基板で形成するだけで、信号線路の幅を広くすることができる。この結果、回路素子層に形成される回路素子などの機能に影響を与えることなく、信号線路の電流容量を大きくすることができる。すなわち、設計の自由度が向上する。
【００５８】
（多層回路の製造方法）
図６を参照して、多層回路の製造方法について説明する。図６は、多層回路の製造方法を説明するための模式図である。先ず、グリーンシート６１を用意する。ここで、「グリーンシート」とは、セラミックスが焼成される前のシート状の材料を示す。つまり、グリーンシート６１を焼成することにより絶縁体層としてのセラミック層が得られる（図６（Ａ））。
【００５９】
次に、グリーンシート６１にスルーホール８２を形成する。スルーホール８２の形成は、任意好適な従来周知の方法で行えば良く、レーザー加工やビアパンチ加工などで行われる（図６（Ｂ））。
【００６０】
次に、グリーンシート６１の一方の表面上に、信号線路を含む信号線層５６を形成する。信号線層５６の形成は、任意好適な従来周知の方法で行えば良く、例えば、スクリーン印刷により形成される。ここではインピーダンス整合回路を、マイクロストリップラインで構成し、電力合成又は電力分配を行う機能を備えた例を示している。マイクロストリップラインを用いる場合、信号線路の絶縁体層を挟んで反対側には接地導体層５２が形成される。接地導体層５２は、例えば金メッキにより形成される（図６（Ｃ））。
【００６１】
なお、この工程で、スルーホール内を金属で埋め込んでも良い。
【００６２】
次に、信号線層５６上にグリーンシートを積層し、さらに、スルーホール８３及び８４を形成する。その後、グリーンシートを焼成して、第１絶縁体層６２及び第２絶縁体層６４を得る（図６（Ｄ））。
【００６３】
次に、第２絶縁体層６４上に、回路素子層５４を形成する。この回路素子層５４の形成は、例えば、リフトオフ法を用いて行われる。具体的には、先ず、第２絶縁体層６４上に、従来周知のフォトリソグラフィ法を用いてレジストパターンを形成する。次に、金メッキ又は金蒸着を行い、その後、レジストパターンを剥離する。この結果、第２絶縁体層６４上に、例えばスタブ５４ａやＧＮＤ配線５４ｂなど、所望の回路パターンが形成される（図６（Ｅ））。
【００６４】
この工程で、スルーホール８３及び８４内が金属で埋め込まれて貫通電極７３及び７４が形成される。この構成では、回路素子層５４に設けられたスタブ５４ａは、貫通電極７３を介して、信号線層５６に形成された信号線路と電気的に接続される。また、回路素子層５４に設けられた、ＧＮＤ配線５４ｂが、貫通電極７４を介して接地導体層５２のＧＮＤ電極と電気的に接続される。
【００６５】
ここでは、図３を参照して説明した第２実施形態の多層回路を製造する例について説明したが、他の多層回路についても同様に形成することができる。また、ここで示した製造方法は、一例を挙げたに過ぎない。例えば、スルーホールを埋め込む工程については、回路素子を形成する工程で一度に行っても良い。また、接地電極の形成は、信号線路を形成する工程で行わなくても良く、例えば、回路素子を形成する工程で行っても良い。
【００６６】
（半導体装置用パッケージ）
図７を参照して、多層回路を一体として備える半導体装置用パッケージについて説明する。この半導体装置用パッケージは、信号線路を伝播する高周波信号の、信号線路の一端と他端におけるインピーダンスを整合させる回路を一体として備える半導体装置用パッケージであって、このインピーダンスを整合させる回路として、上述した各実施形態の多層回路を備えて構成される。図７は、半導体装置用パッケージの模式図である。図７（Ａ）は、半導体装置用パッケージの平面図であり、図７（Ｂ）は側面図である。なお、図７では、フレームを一部取り除いた状態で示している。
【００６７】
導電性の筺体１３０上に、接地導体層５２、第１絶縁体層６２、信号線層５６、第２絶縁体層６４及び回路素子層５４が順に積層された多層回路が設けられている。信号線層５６上には、信号線路と電気的に接続されるリード１１２が取り付けられている。リード１１２は、パッケージ外の伝送線路などと、信号線路を電気的に接続するために用いられる。また、多層回路と一体に形成されたパッケージ１０２では、リード１１２や信号線層５６などの上に、絶縁性のフレーム１２２が設けられている。
【００６８】
リード１１２やフレーム１２２の材質は、設計に応じて任意好適な従来周知のものを用いれば良い。また、各部品の接続は、任意好適な方法で行えば良く、ロウ付けなどで行うことができる。
【００６９】
導電性の筺体１３０上には、半導体装置９０が搭載される。半導体装置と多層回路の信号線路とは、ボンディングワイヤ９２などにより、電気的に接続される。
【００７０】
多層回路を、半導体装置用パッケージと一体として形成すると、インピーダンス整合回路とパッケージとの位置合わせが不要になる。また、パッケージのリードと、インピーダンス整合回路のボンディングが不要になる。
【符号の説明】
【００７１】
１０、１２、１４ 多層回路
２２、５２ 接地導体層
２４、５４ 回路素子層
２６、５６ 信号線層
３２、６２、６３ 第１絶縁体層
３４、６４ 第２絶縁体層
４２、７２、８２、８３、８４ スルーホール
４４、７３、７４ 貫通電極
５４ａ スタブ
５４ｂ ＧＮＤ配線
６１ グリーンシート
９０ 半導体装置
９２ ボンディングワイヤ
１００、１０２ パッケージ
１１０、１１２ リード
１２０、１２２ フレーム
１２１ 底面
【特許請求の範囲】
【請求項１】
信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層と、
前記導電体層間に絶縁体層と
を備えることを特徴とする多層回路。
【請求項２】
前記信号線層に形成された信号線路は、該信号線路の一端と他端におけるインピーダンス整合を行う
ことを特徴とする請求項１に記載の多層回路。
【請求項３】
１つの絶縁体層を挟む位置に、信号線層と接地導体層が設けられ、
前記信号線路と、前記接地導体層に設けられた接地電極とにより、マイクロストリップラインが形成されている
ことを特徴とする請求項２に記載の多層回路。
【請求項４】
前記信号線層と接地導体層の間に設けられた絶縁体層の厚みが、前記信号線路の一端から他端に向けて変化している
ことを特徴とする請求項３に記載の多層回路。
【請求項５】
前記信号線層に、コプレーナ線路が形成されている
ことを特徴とする請求項２に記載の多層回路。
【請求項６】
前記絶縁体層の誘電率が、層ごとに異なっている
ことを特徴とする請求項１〜５のいずれか一項に記載の多層回路。
【請求項７】
信号線路を伝播する高周波信号の、前記信号線路の一端と他端におけるインピーダンスを整合させる回路を一体として備える半導体装置用パッケージであって、
導電性の筺体と、
該筺体の底面上に、信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層と、
前記導電体層間に絶縁体層と
を備えることを特徴とするパッケージ。
【請求項８】
前記信号線層に形成された信号線路は、該信号線路の一端と他端におけるインピーダンス整合を行う
ことを特徴とする請求項７に記載のパッケージ。
【請求項９】
１つの絶縁体層を挟む位置に、信号線層と接地導体層が設けられ、
前記信号線路と、前記接地導体層に設けられた接地電極とにより、マイクロストリップラインが形成されている
ことを特徴とする請求項８に記載のパッケージ。
【請求項１０】
前記信号線層と接地導体層の間に設けられた絶縁体層の厚みが、前記信号線路の一端から他端に向けて変化している
ことを特徴とする請求項９に記載のパッケージ。
【請求項１１】
前記信号線層に、コプレーナ線路が形成されている
ことを特徴とする請求項８に記載のパッケージ。
【請求項１２】
前記絶縁体層の誘電率が、層ごとに異なっている
ことを特徴とする請求項７〜１１のいずれか一項に記載のパッケージ。
【請求項１】
信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層と、
前記導電体層間に絶縁体層と
を備えることを特徴とする多層回路。
【請求項２】
前記信号線層に形成された信号線路は、該信号線路の一端と他端におけるインピーダンス整合を行う
ことを特徴とする請求項１に記載の多層回路。
【請求項３】
１つの絶縁体層を挟む位置に、信号線層と接地導体層が設けられ、
前記信号線路と、前記接地導体層に設けられた接地電極とにより、マイクロストリップラインが形成されている
ことを特徴とする請求項２に記載の多層回路。
【請求項４】
前記信号線層と接地導体層の間に設けられた絶縁体層の厚みが、前記信号線路の一端から他端に向けて変化している
ことを特徴とする請求項３に記載の多層回路。
【請求項５】
前記信号線層に、コプレーナ線路が形成されている
ことを特徴とする請求項２に記載の多層回路。
【請求項６】
前記絶縁体層の誘電率が、層ごとに異なっている
ことを特徴とする請求項１〜５のいずれか一項に記載の多層回路。
【請求項７】
信号線路を伝播する高周波信号の、前記信号線路の一端と他端におけるインピーダンスを整合させる回路を一体として備える半導体装置用パッケージであって、
導電性の筺体と、
該筺体の底面上に、信号線層、回路素子層及び接地導体層を少なくとも１層ずつ含む、３層以上の導電体層と、
前記導電体層間に絶縁体層と
を備えることを特徴とするパッケージ。
【請求項８】
前記信号線層に形成された信号線路は、該信号線路の一端と他端におけるインピーダンス整合を行う
ことを特徴とする請求項７に記載のパッケージ。
【請求項９】
１つの絶縁体層を挟む位置に、信号線層と接地導体層が設けられ、
前記信号線路と、前記接地導体層に設けられた接地電極とにより、マイクロストリップラインが形成されている
ことを特徴とする請求項８に記載のパッケージ。
【請求項１０】
前記信号線層と接地導体層の間に設けられた絶縁体層の厚みが、前記信号線路の一端から他端に向けて変化している
ことを特徴とする請求項９に記載のパッケージ。
【請求項１１】
前記信号線層に、コプレーナ線路が形成されている
ことを特徴とする請求項８に記載のパッケージ。
【請求項１２】
前記絶縁体層の誘電率が、層ごとに異なっている
ことを特徴とする請求項７〜１１のいずれか一項に記載のパッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−４４８４７（Ｐ２０１１−４４８４７Ａ）
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願番号】特願２００９−１９０８６７（Ｐ２００９−１９０８６７）
【出願日】平成２１年８月２０日（２００９．８．２０）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願日】平成２１年８月２０日（２００９．８．２０）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
[ Back to top ]