接続検知装置及び接続検知システム
【課題】簡易な構成による拡張ユニットの接続有無判断や接続の正確性判断を実現すること。
【解決手段】外部ユニットの接続状態を判断する接続検知装置であって、ユニット接続部１２０に設けられた接続検知端子１２１と、接続検知端子１２１に抵抗が接続されることによりＡ点電位が変化する接続検知回路１１０と、Ａ点電位に応じてデジタル信号を出力するＡ／Ｄ変換部１１５と、Ａ／Ｄ変換部１１５の出力信号に基づき、予め定められた電位情報３２参照してサブユニット２００の接続状態を判断する接続検知制御部３１とを有することを特徴とする。
【解決手段】外部ユニットの接続状態を判断する接続検知装置であって、ユニット接続部１２０に設けられた接続検知端子１２１と、接続検知端子１２１に抵抗が接続されることによりＡ点電位が変化する接続検知回路１１０と、Ａ点電位に応じてデジタル信号を出力するＡ／Ｄ変換部１１５と、Ａ／Ｄ変換部１１５の出力信号に基づき、予め定められた電位情報３２参照してサブユニット２００の接続状態を判断する接続検知制御部３１とを有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続検知装置及び接続検知システムに関し、特に複数の接続ユニットの判別や不完全な接続状態の検出に好適なものである。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ等の画像形成装置は欠かせない機器となっている。また、スキャナ、コピー機における画像撮像機能と、コピー機、プリンタにおける画像形成機能との効率的な利用のため、これらの機能を併せ持つ複合機が普及している。複合機の実現においては、例えば装置本体に夫々の機能を有する拡張ユニットを接続することによって実現される。このような拡張ユニットの接続有無を検出する方法としては、専用の信号線の接続有無によるＨｉｇｈ／Ｌｏｗ検知や、ソフトウェア制御によるユニット間の通信状態による検知方法がある（例えば特許文献１参照）。
【特許文献１】特開２００３−１５９６１公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、専用の信号線を設ける方法では、異なるユニットの接続検知のためには、そのユニット数の信号線が必要となる。更に、専用信号線数分のＩ／Ｏポートが必要となる。従って、信号線数の増加、回路規模の増大及び部品点数の増大等を招き、好ましくない。また、近年のユニット間接続のための端子は、狭ピッチ、多ピンのものが多く、端子間の接続の正確性が非常にシビアになっている。従って、接続検知用の端子には接続状態を示す信号が入力されている場合であっても、データ転送等に用いる他の端子が正確に接続されていない場合もあり、Ｈｉｇｈ／Ｌｏｗによる接続検知には限界がある。他方、ソフトウェア制御によるユニット間の通信状態による検知方法を用いることにより、このような課題の解決を図ることが可能となるが、この場合、メインユニット、とサブユニットとの両方においてソフトウェア制御が必要となる。また、ユニット間において通信異常が発生した場合、接続不良によるものかソフトウェア動作異常によるものか等の判別が難しい。
本発明は、上述した実情を考慮してなされたものであり、簡易な構成による拡張ユニットの接続有無判断や接続の正確性判断を実現することを目的とする。
【課題を解決するための手段】
【０００４】
上記の課題を解決するために、請求項１に記載の発明は、外部ユニットとの接続状態を検知する接続検知装置であって、前記外部ユニットと接続される接続検知端子を有するユニット接続部と、前記接続検知端子の接続状態を検知する接続検知回路と、前記外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記外部ユニットが接続されているか否かを判断する判断手段と、を備えていることを特徴とする。
また請求項２に記載の発明は、前記接続検知回路は、所定の電圧を供給する電源と、前記電源とシステムグランドとの間で分圧回路として直列に接続された第１の抵抗及び第２の抵抗と、前記第２の抵抗の両端電圧をデジタル値に変換して出力するＡ／Ｄ変換部と、を有し、前記接続検知端子が前記第１の抵抗と前記第２の抵抗との間に接続される請求項１に記載の接続検知装置を特徴とする。
【０００５】
また請求項３に記載の発明は、前記対応情報は、複数種類の外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの種類を判別する請求項１又は２に記載の接続検知装置を特徴とする。
また請求項４に記載の発明は、前記対応情報は、複数の外部ユニットを組み合わせた状態で前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの組み合わせを判別する請求項１又は２に記載の接続検知装置を特徴とする。
【０００６】
また請求項５に記載の発明は、メインユニットとサブユニットユニット間の接続状態を検知する接続検知システムであって、前記メインユニットは、前記サブユニットと接続される接続検知端子を有するユニット接続部と、前記接続検知端子の接続状態を検知する接続検知回路と、前記サブユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記サブユニットが接続されているか否かを判断する判断手段と、を備え、前記サブユニットは、前記メインユニットの前記接続検知端子と接続される接続確認端子と、前記接続確認端子に接続された信号調整用抵抗とを、備えることを特徴とする。
また請求項６に記載の発明は、前記信号調整用抵抗は、前記サブユニットの種類によってその抵抗値が異なる請求項５に記載の接続検知システムを特徴とする。
【０００７】
また請求項７に記載の発明は、前記サブユニットは、前記接続確認端子に接続された外部接続検知端子を更に備え、当該外部接続検知端子に他のサブユニットの接続確認端子が接続可能である請求項５又は６に記載の接続検知システムを特徴とする。
また請求項８に記載の発明は、前記接続検知端子及び前記接続確認端子は、互いに接続された状態において前記ユニット間を接続する他の端子が必ず接続された状態となるように配置される請求項５乃至７いずれか１項に記載の接続検知システムを特徴とする。
また請求項９に記載の発明は、前記接続検知端子及び前記接続確認端子は、夫々高電位側に接続される第１の端子と低電位側に接続される第２の端子とを有し、前記第１の端子及び前記第２の端子は、前記ユニット間接続部の接続方向と垂直な方向において、前記他の端子を挟んで設けられる請求項８に記載の接続検知システムを特徴とする。
【発明の効果】
【０００８】
本発明によれば、簡易な構成による拡張ユニットの接続有無判断や接続の正確性判断を実現することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施形態を詳細に説明する。本発明は、メインユニットとサブユニットとの接続検知において、メインユニット、サブユニットに夫々抵抗が設けられており、両者を接続した際、メインユニットに設けられた抵抗とサブユニットに設けられた抵抗との合成抵抗に基づいてメインユニット内部の接続検知回路の電位が決定され、この電位に基づいてサブユニットの接続状態を判断する。
【実施例１】
【００１０】
図１は、本実施例に係る接続検知装置１００を含む電子機器１の全体構成を示すブロック図である。図１に示すように、本実施例に係る電子機器１は、ＣＰＵ１０、ストレージ２０、ＲＡＭ３０、システムバス４０及び接続検知装置１００を有する。また、接続検知装置１００は、接続検知回路１１０及びユニット接続部１２０を有する。ＲＡＭ３０は一般的にＤＲＡＭ等の揮発性メモリによって構成される。ストレージ２０に格納されたファームウェア等の制御プログラムがＲＡＭ３０にロードされ、制御部であるＣＰＵ１０により電子機器１の動作や接続検知装置１００の制御が行われている。
ストレージ２０は、ＲＯＭ（Read Only Memory）やＥＥＰＲＯＭ（Electronically Erasable and Programmable ROM）、或いは磁気ディスクや光学ディスク等の不揮発性記憶媒体によって構成され、上述したファームウェア等の制御プログラムの他、電子機器１の運用において使用される各種の情報が格納されている。
接続検知装置１００は、ユニット接続部１２０に外部ユニットが接続されているか否かを検出する。ユニット接続部１２０は、外部ユニットを接続するための接続端子である。なお、外部ユニットについては後述する。
接続検知回路１１０は、ユニット接続部１２０の接続状態に応じてデジタル信号を出力する。これらの要素がシステムバス４０に接続されている。尚、図１に示す電子機器１の構成要素は例示であり、必要に応じて図１に示した以外の要素が含まれても良い。
【００１１】
図２は、接続検知装置１００内部の接続検知機能に係る回路構成を示す回路図である。図２に示すように本実施例に係る接続検知装置１００は、接続検知回路１１０内部に定電位電源１１１、第１抵抗１１２、第２抵抗１１３、アース１１４、及びＡ／Ｄ変換部１１５を有する。また、ユニット接続部１２０は、第１接続検知端子１２１及び第２接続検知端子１２２（以下、単に接続検知端子１２１、１２２と称することもある）を有する。尚、図示は省略するが、接続検知端子１２１、１２２の間には、データの送受信に用いられる他の信号線端子が設けられている。
【００１２】
第１抵抗１１２と第２抵抗１１３とは、定電位電源１１１とアース１１４との間に直列に接続されており、第１抵抗１１２が定電位電源１１１側に、第２抵抗１１３がアース１１４側に夫々接続されている。換言すると、第１抵抗１１２の一端が定電位１１１に接続され、他端が第２抵抗１１３の一端に接続されている。第１抵抗１１２とは反対側の第２抵抗１１３の端子はシステムグランドとしてのアース１１４に接続されている。即ち、第１抵抗１１２と第２抵抗１１３によって、定電位電源１１１とアース１１４との間に分圧回路が構成されている。
Ａ／Ｄ変換部１１５は、一端が第１抵抗１１２と第２抵抗１１３との接続部に接続され、他端が第２抵抗１１３のアース１１４側に接続されている。従って、Ａ／Ｄ変換部１１５は、第２抵抗１１３の両端の電圧値、即ち図２に示すＡ点の電位の値をデジタル値に変換し、システムバス４０を介して電子機器１に含まれる他の部位に送信する。第１接続検知端子１２１及び第２接続検知端子１２２は、夫々ユニット接続部１２０において、外部ユニットが接続される端子の１つとして設けられている。第１接続検知端子１２１は、第１抵抗１１２と第２抵抗１１３との接続部と接続されている。また、第２接続検知端子１２２は、アース１１４に接続されている。
【００１３】
図２に示すように、定電位電源１１１が供給する電圧をＥs（Ｖ）、第１抵抗１１２の抵抗値をＲ1（Ω）、第２抵抗１１３の抵抗値をＲ2（Ω）とする。ここで、図２に示す状態、即ち第１接続検知端子１２１及び第２接続検知端子１２２に何も接続されていない状態における第１抵抗１１２と第２抵抗１１３との間の電位（図２中Ａ点の電位）、即ち、第１接続検知端子１２１及びＡ／Ｄ変換部１１５の一端が接続されている電位（以下、Ａ点電位）Ｅ0は、以下の式（１）で表される。
式（１）に示すように、電位Ｅ0はＲ1とＲ2との比によって決定される。
【００１４】
次に、図３を用いて、メインユニットである電子機器１に接続される外部ユニット（サブユニット）について説明する。
図３は、サブユニットの接続検知機能に係る回路構成を示す回路図である。図に示すように、サブユニット２００は、信号調整用抵抗２０１、第１接続確認端子２０２及び第２接続確認端子２０３（以下、単に接続確認端子２０２、２０３と称する場合もある）を有する。尚、図示は省略するが、接続確認端子２０２、２０３の間には、データの送受信に用いられる他の信号線端子が設けられている。信号調整用抵抗２０１の一端に第１接続確認端子２０２が接続され、他端に第２接続確認端子２０３が接続される。ここで、図３に示すように信号調整用抵抗２０１の抵抗値をＲ3（Ω）である。
従って、このように構成されたサブユニット２００を、図１に示した電子機器１の接続検知装置１００に設けられているユニット接続部１２０に接続した場合、信号調整用抵抗２０１は、ユニット接続部１２０を介して接続検知回路１１０に接続されることによりＡ点電位を変化させることができる。即ち、サブユニット２００の信号調整用抵抗２０１により電子機器１側のＡ／Ｄ変換部１１５の出力信号を調整することが可能になる。
【００１５】
次に、図４を用いて電子機器１とサブユニット２００との接続状態について説明する。サブユニット２００を電子機器１のユニット接続部１２０に接続すると、図４に示すように第１接続検知端子１２１と第１接続確認端子２０２並びに第２接続検知端子１２２と第２接続確認端子２０３とが夫々接続される。尚、サブユニット２００及びユニット接続部１２０の形状やサブユニット２００における接続確認端子２０２、２０３の配置及びユニット接続部１２０における接続検知端子の配置を調整することにより、サブユニット２００をユニット接続部１２０に接続することができる。
【００１６】
図４に示すように、サブユニット２００がユニット接続部１２０に接続された状態においては、信号調整用抵抗２０１は、その一端が第１抵抗１１２と第２抵抗１１３との間、即ちＡ点電位に接続され、他端がアース１１４に接続されている。換言すると、信号調整用抵抗２０１は、その一端が第２抵抗１１３の第１抵抗１１２側端子、即ち定電位電源１１１側（高電位側）の端子と接続され、他端がシステムグランドに接続されている。これにより、第２抵抗１１３と信号調整用抵抗２０１とは並列接続となり、第２抵抗１１３と信号調整用抵抗２０１との合成抵抗が第１抵抗１１２と直列に接続された構成となる。従って、Ａ点電位Ｅ1は、式（１）に示すＲ2を、Ｒ2とＲ3との合成抵抗に置換することによって求められる。ここで、表示簡略化のため、電位Ｅ1の逆数を示すと、電位Ｅ1の逆数は以下の式（２）で表される。
尚、式（２）より、接続検知端子１２１及び接続検知端子１２２に何も接続しない状態（Ｒ3が無限大の状態）では、Ｅ1とＥ0とが同値になることがわかる。このように、ユニット接続部１２０にサブユニット２００を接続することにより、Ａ／Ｄ変換部１１５にかかる電圧が変化する。従って、Ａ／Ｄ変換部１１５が出力するデジタル信号が変化する。ＣＰＵ１０は、Ａ／Ｄ変換部１１５が出力する信号の変化を持ってサブユニット２００の接続／非接続を判断することができる。
【００１７】
図５は電子機器１の接続検知機能の機能ブロック図である。
図５に示すように、ストレージ２０（図１参照）からＲＡＭ３０にロードされた制御プログラムがＣＰＵ１０（図１参照）と連動して接続検知制御部３１として動作する。また、電位情報３２がストレージ２０からロードされる。接続検知制御部３１は、電位情報３２を参照しながら、接続検知回路１１０から出力されるデジタル信号に基づいてユニット接続部１２０にサブユニットが接続されているか否かを判断する判断手段としても機能する。
【００１８】
次に、図６（ａ）〜（ｃ）を用いて本実施例に係るユニット接続部１２０とサブユニット２００との接続形態について説明する。図６（ａ）は、ユニット接続部１２０及びサブユニット２００の接続部（以下、挿入部２００ａ）の形状を模式的に示す斜視図である。図６（ａ）においては、図示の簡略化のため、一部を透過させて示している。図６（ａ）に示すように、本実施例に係るユニット接続部１２０は長方形の底面を有する箱型の直方体部材であり、その一面が開口している。図中の点線矢印で示すように、挿入部２００ａはユニット接続部１２０に対してその開口方向に平行に挿入される。即ち、図６（ａ）の点線矢印は、ユニット接続部１２０に対する挿入部２００ａの挿入方向を示す。ユニット接続部１２０は、その内側壁のうち長手方向の面に各種端子（以下、端子群）が設けられており、その中に接続検知端子１２１、１２２も含まれる。端子群は、ユニット接続部１２０の長手方向の内側壁において対向する両面に設けられている。端子群は、ユニット接続部１２０の内側壁において、挿入部２００ａの挿入方向と垂直な方向に並べて設けられている。接続検知端子１２１、１２２は、並列して設けられた端子群において他の端子よりも外側（端側）に配置されている。また、第１接続検知端子１２１と第２接続検知端子１２２とは、互いに対向するユニット接続部１２０の内側壁の一方と他方に夫々分かれて配置されている。更に、第１接続検知端子１２１は、ユニット接続部１２０の長手方向において一方の端側に配置され、第２接続検知端子１２２は、第１接続検知端子１２１とは逆の端側に配置されている。換言すると、第１接続検知端子１２１と第２接続検知端子１２２とは、前記ユニット接続部１２０と挿入部２００ａとの接続方向と垂直な方向において、他の端子を挟むように配置されている。
【００１９】
本実施例に係るサブユニット２００のユニット接続部１２０への挿入部２００ａは上述したユニット接続部１２０に対応した形状、構成を有する。即ち、挿入部２００ａは、長方形の底面を有する箱型の直方体部材であり、その大きさはユニット接続部１２０の内部寸法に対応している。挿入部２００ａは、その長手方向の側面であって、図中点線矢印で示すユニット接続部１２０への挿入方向と垂直な面に各種端子（以下、挿入端子群）が設けられており、その中に接続確認端子２０２、２０３も含まれる。挿入端子群は、挿入部２００ａの長手方向の両側面に設けられている。挿入端子群は、挿入部２００ａの側面において、サブユニット２００の挿入方向と垂直な方向に並べて設けられている。接続確認端子２０２、２０３は、並列して設けられた挿入端子群において他の端子よりも外側（端側）に配置されている。また、第１接続確認端子２０２と第２接続確認端子２０３とは、互いに対向する側面の一方と他方に夫々分かれて配置されている。更に、第１接続確認端子２０２は、サブユニット２００の長手方向において一方の端側に配置され、第２接続確認端子２０３は、第１接続確認端子２０２とは逆の端側に配置されている。換言すると、第１接続確認端子２０２と第２接続確認端子２０３とは、前記ユニット接続部１２０と挿入部２００ａとの接続方向と垂直な方向において、他の端子を挟むように配置されている。
【００２０】
図６（ｂ）は、挿入部２００ａをユニット接続部１２０に接続した状態を示している。図６（ｂ）においても、図６（ａ）同様、図示の簡略化のために一部を透過させて示す。図に示すように、挿入部２００ａがユニット接続部１２０内部に挿入され、夫々の端子が接触することによって、接続が完了する。図６（ｂ）に示すように、挿入部２００ａがユニット接続部１２０に挿入された状態においては、第１接続検知端子１２１と第１接続確認端子２０２並びに第２接続検知端子１２２と第２接続確認端子２０３とが夫々接触している。図６（ｃ）は、挿入部２００ａとユニット接続部１２０との接続が不完全な例を示す正面図である。図６（ｃ）においても、図示の簡略化のために一部を透過させて示し、ユニット接続部１２０を実線で、挿入部２００ａを破線で示す。図６（ｃ）は、挿入部２００ａがユニット接続部１２０に対して傾いて挿入されており、第２接続検知端子１２２と第２接続確認端子２０３とは接触しているが、第１接続検知端子１２１と第１接続確認端子２０２とが接触していない状態である。接続検知端子１２１、１２２及び接続確認端子２０２、２０３は、挿入部２００ａとユニット接続部１２０との接続方向と垂直な方向に配列された端子群または挿入端子群において、もっとも端に設けられているため、挿入部２００ａがユニット接続部１２０に対して傾いて挿入された場合、一番初めに接触不良が発生する。これにより、接続検知端子１２１、１２２と接続確認端子２０２、２０３とが接続された状態においては、必ず他の端子すべてが接続された状態となり、検知端子が接続され、他の端子が接続されていない状態を避けることができる。結果的に、サブユニット２００とユニット接続部１２０との接続を正確に検出することができる。
【００２１】
次に、具体例として、Ｅs、Ｒ1、Ｒ2、Ｒ3に夫々数値を当てはめた例を、図７を用いて説明する。本実施例において、Ｅs＝５（Ｖ）、Ｒ1＝１Ｋ（Ω）、Ｒ2＝１０Ｋ（Ω）、Ｒ3＝５Ｋ（Ω）とする。図７は、サブユニット２００の接続／非接続時におけるＡ／Ｄ変換部１１５に加わる電圧の変化を示すグラフである。図７に示すように、サブユニット２００がユニット接続部１２０に接続されていない状態、即ち、接続検知端子１２１、１２２がオープンの状態におけるＡ点電位Ｅ0は、４．５５（Ｖ）である。これに対し、サブユニット２００がユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０１が接続された状態におけるＡ点電位Ｅ1は、３．８５（Ｖ）である。
【００２２】
本実施例に係るＡ／Ｄ変換部１１５は、加えられている電圧を８ビット（２５６階調）でＡ／Ｄ変換する。ここで、サブユニット２００が非接続の状態におけるＡ点電位４．５５（Ｖ）は、デジタル信号変換されて２３３ｄ（１０進数）若しくは０ｘＥ９（１６進数）として出力される。他方、サブユニット２００が接続された状態におけるＡ点電位３．８５（Ｖ）は、デジタル変換されて１９７ｄ若しくは０ｘＣ５として、出力される。このようにしてＡ／Ｄ変換部１１５が出力したデジタル信号は、図５において説明した接続検知制御部３１に入力される。電位情報３２には、図８に示すように、Ａ点電位とサブユニットの接続状態との対応情報として、Ａ点電位が４．５５（Ｖ）（２３３ｄ、０ｘＥ９）であれば非接続状態、３．８５（Ｖ）（１９７ｄ、０ｘＣ５）であれば接続状態であることを示すテーブルが格納されている。接続検知制御部３１は、Ａ／Ｄ変換部１１５の出力信号を電位情報３２に含まれるテーブルと照合し、サブユニット２００の接続／非接続を判断する。
【００２３】
尚、図８に示すテーブルにおいては、電位Ｅ0に対応する電位であれば２３３ｄ若しくは０ｘＥ９、電位Ｅ1に対応する電位であれば１９７ｄ若しくは０ｘＣ５等のように１点の電位のみを指定するのではなく、所定の範囲を指定しても良い。例えば、電位Ｅ0であれば、２３０ｄ〜２３６ｄ若しくは０ｘＥ６〜０ｘＥＣ、電位Ｅ1であれば、１９４ｄ〜２００ｄ若しくは０ｘＣ２〜０ｘＣ８等のように指定することができる。これにより、Ａ／Ｄ変換部１１５に加わる電圧の誤差による検出不良を防ぐことができる。ここで、図８に示すように、夫々の電位に対応するデジタル値を１つだけ指定した場合であっても、１つのデジタル値は０（Ｖ）〜５（Ｖ）の間を２５６階調に区切った１階調の範囲を示しており、この１階調分のアナログ値範囲においては、Ａ点電位の誤差に対応することができる。他方、Ａ／Ｄ変換部１１５の出力信号が電位情報３２のテーブルにおいて指定されている値若しくは範囲と一致しない場合、接続検知制御部３１は、サブユニット２００の接触不良、接続検知装置１００若しくはユニット接続部１２０の不具合において障害が発生していると判断することができる。
【００２４】
尚、ユニット接続部１２０及びサブユニット２００の接続面は、上記したような長方形状である必要はなく、正方形、円形、楕円形であっても良い。また、接続検知端子１２１、１２２及び接続確認端子２０２、２０３は、図６（ａ）〜（ｃ）の例のように、接続方向と垂直な方向において最も端部側に設けられる場合以外の態様も可能である。例えば、ユニット接続部１２０及び挿入部２００ａの端子群及び挿入端子群が、両者の接続方向と平行な方向に並べて配置されており、接続検知端子１２１、１２２が接続方向における最も開口側、接続確認端子２０２、２０３が接続方向における最も根元側に設けられていれば、接続検知端子１２１、１２２と接続確認端子２０２、２０３とが接続された状態において、他の端子が全て接続された状態とすることができる。
【００２５】
図６（ａ）〜（ｃ）に示すように、接続検知端子１２１、１２２と接続確認端子２０２、２０３との接続は両者が接触することにより行われる。このような形態において、ユニット接続部１２０と挿入部２００ａとが正確な位置からずれて接触し、両者が不完全に接触しているような場合、従来のＨｉｇｈ／Ｌｏｗ検知であれば、接続が正確になされていると判断されてしまう場合も多かった。しかしながら、本形態に係る接続検知装置１００であれば、接続検知端子１２１、１２２と接続確認端子２０２、２０３との接触が不完全であるために、接触部に抵抗が発生し、Ａ点電位が電位情報３２に含まれる予め定められた値とは異なる値となる。従って、電子機器１とサブユニット２００との接触不良を検知することができる。また、本実施形態に係る接続検知は、Ａ／Ｄ変換部１１５の出力と電位情報３２との照合及び照合結果による接続判断をソフトウェア制御とし、その他の部位についてはソフトウェア制御を必要としないため、簡易な構成で実現可能であると共に、ソフトウェア動作異常による誤検出を低減することができる。
【００２６】
尚、上記の説明においては、接続検知装置１００及びサブユニット２００が接続検知若しくは接続確認用の端子を２つ有する例を説明したが、図９に示されるように、第１接続検知端子１２１及び第１接続確認端子２０２のみでも実現可能である。具体的には、接続検知装置１００においてはシステムグランドであるアース１１４に接続されていた第２接続検知端子１２２を取り除くと共に、サブユニット２００においては、信号調整用抵抗２０１の一端をサブユニット２００のシステムグランドに接続することにより、接続検知及びは接続確認用の端子１つで上記と同等の効果を得ることができる。
【００２７】
尚、図９に示すように接続検知、確認端子を１つにした場合、図６（ｃ）において説明したように、接続検知、確認用の端子のみが接続されており他の端子が接続されていないという不具合が起こり得る。このような問題に対して、ユニット接続部１２０及び挿入部２００ａのコネクタ形状を、接続検知、確認用の端子が接続されている場合は必ず他の端子が接続されているように形成することにより、解決することができる。例えば、接続検知、確認用の端子を接続方向と垂直な方向の一端側に設けると共に他端側のコネクタ形状に嵌合部を設け、その嵌合部を先に嵌めてからでなければ他端側（接続検知、確認端子側）が嵌らないようにすることにより、解決することができる。
【００２８】
また、上記の説明においては、第２抵抗１１３の両端に印加される電圧値に基づいてサブユニット２００の接続／非接続を判断する例を説明したが、例えば、第２抵抗１１３に流れる電流値に基づいて判断しても良い。その場合、第１抵抗１０２は特に必要ない。また、第２抵抗１１３に流れる電流値に基づいて判断する場合は、Ａ／Ｄ変換部１０５の接続位置を図４に示す位置ではなく、第２抵抗１１３に流れる電流のみを検出する位置に接続する必要がある。尚、電流検知による方式よりも上記説明したような電圧検知による方式の方が、より容易に実現可能であり、両者はその実施態様に合わせて選択的に用いられることが好ましい。
また、上記の説明においては、サブユニット２００の接続に応じてＡ点電位を変化させるために信号調整用抵抗２０１を用いる例を説明したが、抵抗に限らず、Ａ／Ｄ変換部１０５の出力信号が変化する部品であれば同様の効果を得ることができる。例えば、上記説明したように、電位ではなく電流をＡ／Ｄ変換する場合においては、サブユニット２００内部に電源やコンデンサを設けることにより、第２抵抗１１３に流れる電流値を変化させることができる。
【実施例２】
【００２９】
本実施例においては実施例１における接続検知機能を更に拡張させた例として、ユニット接続部に接続されたサブユニットの種類を判別する機能を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。実施例１においては、内部に信号調整用抵抗を有するサブユニットが接続されることによるＡ点電位の変化に基づいて、サブユニットの接続／非接続を判断した。ここで、サブユニットに搭載する信号調整用抵抗の抵抗値を、サブユニットの種類によって変えることにより、ユニット接続部に接続されるサブユニットの種類によってＡ点電位の値も変化する。これにより、ユニット接続部に接続されたサブユニットの種類を判別することができる。例として、前実施例において説明したサブユニット２００の他に、図１０（ａ）に示す、サブユニット２００ｂ及び図１０（ｂ）に示すサブユニット２００ｃをユニット接続部４０に接続する例を考える。
【００３０】
図１０（ａ）に示すように、サブユニット２００ｂは、接続確認端子２０２、２０３の間に信号調整用抵抗２０４が接続されている。本実施例に係る信号調整用抵抗２０４の抵抗値Ｒ4は、３Ｋ（Ω）である。また、図１０（ｂ）に示すように、サブユニット２００ｃは、接続確認端子２０２、２０３の間に信号調整用抵抗２０５が接続されている。本実施例に係る信号調整用抵抗２０４の抵抗値Ｒ5は、１Ｋ（Ω）である。図１１は、ユニット接続部１２０に何も接続されていない状態及びサブユニット２００、２００ｂ、２００ｃが夫々接続された状態におけるＡ点電位を示すグラフである。図１１に示すように、サブユニット２００ｂがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０４が接続された状態におけるＡ点電位Ｅ2は、３．４９（Ｖ）である。また、サブユニット２００ｃがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０５が接続された状態におけるＡ点電位Ｅ3は、２．３８（Ｖ）である。
【００３１】
図１１に示すＡ点電位Ｅ2、Ｅ3夫々の場合におけるＡ／Ｄ変換部１１５のデジタル出力信号は、Ｅ2の場合１７９ｄ若しくは０ｘＢ３であり、Ｅ3の場合、１２２ｄ若しくは０ｘ７Ａである。本実施例に係る電位情報３２には、図１２に示すように、Ａ点電位に対するユニット接続部１２０の接続状態を示すテーブルが格納されている。即ち、Ａ点電位が４．５５（Ｖ）（２３３ｄ、０ｘＥ９）であれば非接続状態、３．８５（Ｖ）（１９７ｄ、０ｘＣ５）であればサブユニット２００が接続状態、３．４９（Ｖ）（１７９ｄ、０ｘＢ３）であればサブユニット２００ｂが接続状態、２．３８（Ｖ）（１２２ｄ、０ｘ７Ａ）であればサブユニット２００ｃが接続状態であることを示す。接続検知制御部３１は、Ａ／Ｄ変換部１１５の出力信号を電位情報３２に含まれるテーブルと照合し、サブユニット２００の接続／非接続を判断する。
以上説明したように、本実施形態に係る接続検知装置及び接続検知システムを用いることにより、複数種類のサブユニットであっても電子機器１の共通の端子に接続することによって、接続検知や接触不良の検知が可能であり、信号数の増加や回路規模の増大を招くことなく実施することができる。
【実施例３】
【００３２】
本実施例においては実施例２における接続検知機能を更に拡張させた例として、メインユニット側の端子数を増やすことなく複数のサブユニットを接続可能であり、複数のサブユニットの接続を判別する機能を説明する。尚、実施例１、２と同様の符号を付す構成についてはそれと同一又は相当部を示し、説明を省略する。実施例２においては、ユニット接続部に接続されるサブユニットの種類に応じたＡ点電位の値に基づいて、ユニット接続部に接続されたサブユニットの種類を判別する例を説明した。ここで、複数の信号調整用抵抗をＡ点電位とシステムグランドとの間に並列に接続した場合、接続された信号調整用抵抗の合成抵抗値に基づいてＡ点電位の変化量が決定される。これにより、複数のサブユニットの接続を判別することができる。例として、実施例１、２において説明したサブユニット２００、２００ｂ及び２００ｃの変形例として、図１３の回路図に示すような構成を有するサブユニットを用いる場合を説明する。ここで、図１３にはサブユニット２００場合を示すが、サブユニット２００ｂ、２００ｃにおいても、信号調整用抵抗２０４、２０５以外は同等の構成を有する。
【００３３】
図１３に示すように、本実施例に係るサブユニット２００は、実施例１、２の例に加えて、第１外部接続検知端子２０６、第２外部接続検知端子２０７（以下、外部接続検知端子２０６、２０７）を有する。尚、図示は省略するが、外部接続検知端子２０６、２０７の間には、データの送受信に用いられる他の信号線端子が設けられている。第１外部接続検知端子２０６は、第１接続確認端子２０２と接続されており、第２外部接続検知端子２０７は、第２接続確認端子２０３と接続されている。本実施例に係るサブユニット２００は、接続確認端子２０２、２０３をユニット接続部１２０の接続検知端子１２１、１２２に接続し、ユニット接続部１２０に接続された状態において、外部接続検知端子２０６、２０７に、更に他のサブユニットを接続することができ、結果として、電子機器１に複数のサブユニットを接続することができる。図１４を用いて、複数のサブユニットを電子機器１に接続する例を説明する。図１４は、本実施形態に係る接続検知装置１００に、複数のサブユニットを接続した状態を示す回路図である。図１４においては、接続検知装置１００に対して、サブユニット２００、２００ｂ、２００ｃが夫々１つずつ接続されている。
【００３４】
図１４に示すように、ユニット接続部１２０にサブユニット２００が接続され、サブユニット２００の外部接続検知端子２０６、２０７にサブユニット２００ｂの接続確認端子２０２、２０３が接続されている。更に、サブユニット２００ｂの外部接続検知端子２０６、２０７にサブユニット２００ｃの接続確認端子２０２、２０３が接続されている。この状態において、信号調整用抵抗２０１、２０４、２０５は、その一端を第１抵抗１１２と第２抵抗１１３との間、即ちＡ点電位に共通に接続されており、他端がアース１１４に共通に接続されている。従って、第２抵抗１１３と信号調整用抵抗２０１、２０４及び２０５の合成抵抗が第１抵抗１１２と直列に接続された構成となる。従って、Ａ点電位は、式（１）に示すＲ2を、Ｒ2、Ｒ3、Ｒ4、Ｒ5の合成抵抗に置換することによって求められる。
【００３５】
図１５は、ユニット接続部１２０に対する夫々のサブユニット接続状態毎のＡ点電位を示すグラフである。図１５に示すように、サブユニット２００ｂ及びサブユニット２００ｃがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０４と信号調整用抵抗２０５とが並列に接続された状態におけるＡ点電位Ｅ4は、２．０６（Ｖ）である。また、サブユニット２００及びサブユニット２００ｂがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０１と信号調整用抵抗２０４とが並列に接続された状態におけるＡ点電位Ｅ5は、１．９４（Ｖ）である。
図１５に示すＡ点電位Ｅ4、Ｅ5夫々の場合におけるＡ／Ｄ変換部１１５のデジタル出力信号は、Ｅ4の場合１０５ｄ若しくは０ｘ６９であり、Ｅ5の場合、９９ｄ若しくは０ｘ６３である。本実施例に係る電位情報３２には、図１６に示すように、Ａ点電位に対するユニット接続部１２０の接続状態を示すテーブルが格納されている。即ち、図１２の例に加えて、Ａ点電位が２．０６（Ｖ）（１０５ｄ、０ｘ６９）であればサブユニット２００ｂとサブユニット２００ｃとが接続された状態であり、１．９４（Ｖ）（９９ｄ、０ｘ６３）であればサブユニット２００とサブユニット２００ｂとが接続された状態であることを示す。接続検知制御部３１は、Ａ／Ｄ変換部１１５の出力信号を電位情報３２に含まれるテーブルと照合し、ユニット接続部１２０に接続されたサブユニット及びその組み合わせを判断する。
【００３６】
上記の説明においては、サブユニット２００、２００ｂ及び２００ｃを例として説明したが、更に多種のサブユニットが用いられることもあり得る。そのような場合、複数のサブユニットの組み合わせにおいて、異なるパターンの組み合わせでＡ点電位が同一若しくは近い値とならないように信号調整用抵抗の値を選択しておく必要がある。異なるパターンの組み合わせでＡ点電位の値が同一若しくは近い値となってしまう場合、どちらの組み合わせパターンが判別できなくなってしまうためである。
【００３７】
以上説明したように、本実施形態に係る接続検知方法を用いることにより、メインユニットの接続端子を増やすことなく、複数のサブユニットを接続可能であると共に、複数のサブユニットが同時に接続された場合であっても電子機器１の共通の端子に接続することによって、接続検知や接触不良の検知が可能であり、信号数の増加や回路規模の増大を招くことなく実施することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例に係る接続検知装置を含む電子機器を示すブロック図である。
【図２】本発明の実施例に係る接続検知回路の回路構成を示す回路図である。
【図３】本発明の実施例に係る接続検知システムのサブユニットを示す回路図である。
【図４】本発明の実施例に係る接続検知システムの回路構成を示す回路図である。
【図５】本発明の実施例に係る接続検知装置の機能構成を示すブロック図である。
【図６】本発明の実施例に係るユニット間接続部を模式的に示す斜視図である。
【図７】本発明の実施例に係る接続検知回路の電位を示すグラフである。
【図８】本発明の実施例に係る接続検知装置が有する電位と接続状態との対応情報を示す表である。
【図９】本発明の他の実施例に係る接続検知システムの回路構成を示す回路図である。
【図１０】本発明の他の実施例に係る接続検知システムのサブユニットを示す回路図である。
【図１１】本発明の他の実施例に係る接続検知回路の電位を示すグラフである。
【図１２】本発明の他の実施例に係る接続検知装置が有する電位と接続状態との対応情報を示す表である。
【図１３】本発明の他の実施例に係る接続検知システムのサブユニットを示す回路図である。
【図１４】本発明の他の実施例に係る接続検知システムの回路構成を示す回路図である。
【図１５】本発明の他の実施例に係る接続検知回路の電位を示すグラフである。
【図１６】本発明の他の実施例に係る接続検知装置が有する電位と接続状態との対応情報を示す表である。
【符号の説明】
【００３９】
１ 電子機器、１０ ＣＰＵ、２０ ストレージ、３０ ＲＡＭ、３１ 接続検知制御部、３２ 電位情報、４０ システムバス、１００ 接続検知装置、１１０ 接続検知回路、１１１ 定電位電源、１１２ 第１抵抗、１１３ 第２抵抗、１１４ アース、１１５ Ａ／Ｄ変換部、１２０ ユニット接続部、１２１ 第１接続検知端子、１２２ 第２接続検知端子、２００、２００ｂ、２００ｃ サブユニット、２０１、２０４、２０５ 信号調整用抵抗、２０２ 第１接続確認端子、２０３ 第２接続確認端子、２０６ 第１外部接続検知端子、２０７ 第２外部接続検知端子、
【技術分野】
【０００１】
本発明は、接続検知装置及び接続検知システムに関し、特に複数の接続ユニットの判別や不完全な接続状態の検出に好適なものである。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ等の画像形成装置は欠かせない機器となっている。また、スキャナ、コピー機における画像撮像機能と、コピー機、プリンタにおける画像形成機能との効率的な利用のため、これらの機能を併せ持つ複合機が普及している。複合機の実現においては、例えば装置本体に夫々の機能を有する拡張ユニットを接続することによって実現される。このような拡張ユニットの接続有無を検出する方法としては、専用の信号線の接続有無によるＨｉｇｈ／Ｌｏｗ検知や、ソフトウェア制御によるユニット間の通信状態による検知方法がある（例えば特許文献１参照）。
【特許文献１】特開２００３−１５９６１公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、専用の信号線を設ける方法では、異なるユニットの接続検知のためには、そのユニット数の信号線が必要となる。更に、専用信号線数分のＩ／Ｏポートが必要となる。従って、信号線数の増加、回路規模の増大及び部品点数の増大等を招き、好ましくない。また、近年のユニット間接続のための端子は、狭ピッチ、多ピンのものが多く、端子間の接続の正確性が非常にシビアになっている。従って、接続検知用の端子には接続状態を示す信号が入力されている場合であっても、データ転送等に用いる他の端子が正確に接続されていない場合もあり、Ｈｉｇｈ／Ｌｏｗによる接続検知には限界がある。他方、ソフトウェア制御によるユニット間の通信状態による検知方法を用いることにより、このような課題の解決を図ることが可能となるが、この場合、メインユニット、とサブユニットとの両方においてソフトウェア制御が必要となる。また、ユニット間において通信異常が発生した場合、接続不良によるものかソフトウェア動作異常によるものか等の判別が難しい。
本発明は、上述した実情を考慮してなされたものであり、簡易な構成による拡張ユニットの接続有無判断や接続の正確性判断を実現することを目的とする。
【課題を解決するための手段】
【０００４】
上記の課題を解決するために、請求項１に記載の発明は、外部ユニットとの接続状態を検知する接続検知装置であって、前記外部ユニットと接続される接続検知端子を有するユニット接続部と、前記接続検知端子の接続状態を検知する接続検知回路と、前記外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記外部ユニットが接続されているか否かを判断する判断手段と、を備えていることを特徴とする。
また請求項２に記載の発明は、前記接続検知回路は、所定の電圧を供給する電源と、前記電源とシステムグランドとの間で分圧回路として直列に接続された第１の抵抗及び第２の抵抗と、前記第２の抵抗の両端電圧をデジタル値に変換して出力するＡ／Ｄ変換部と、を有し、前記接続検知端子が前記第１の抵抗と前記第２の抵抗との間に接続される請求項１に記載の接続検知装置を特徴とする。
【０００５】
また請求項３に記載の発明は、前記対応情報は、複数種類の外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの種類を判別する請求項１又は２に記載の接続検知装置を特徴とする。
また請求項４に記載の発明は、前記対応情報は、複数の外部ユニットを組み合わせた状態で前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの組み合わせを判別する請求項１又は２に記載の接続検知装置を特徴とする。
【０００６】
また請求項５に記載の発明は、メインユニットとサブユニットユニット間の接続状態を検知する接続検知システムであって、前記メインユニットは、前記サブユニットと接続される接続検知端子を有するユニット接続部と、前記接続検知端子の接続状態を検知する接続検知回路と、前記サブユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記サブユニットが接続されているか否かを判断する判断手段と、を備え、前記サブユニットは、前記メインユニットの前記接続検知端子と接続される接続確認端子と、前記接続確認端子に接続された信号調整用抵抗とを、備えることを特徴とする。
また請求項６に記載の発明は、前記信号調整用抵抗は、前記サブユニットの種類によってその抵抗値が異なる請求項５に記載の接続検知システムを特徴とする。
【０００７】
また請求項７に記載の発明は、前記サブユニットは、前記接続確認端子に接続された外部接続検知端子を更に備え、当該外部接続検知端子に他のサブユニットの接続確認端子が接続可能である請求項５又は６に記載の接続検知システムを特徴とする。
また請求項８に記載の発明は、前記接続検知端子及び前記接続確認端子は、互いに接続された状態において前記ユニット間を接続する他の端子が必ず接続された状態となるように配置される請求項５乃至７いずれか１項に記載の接続検知システムを特徴とする。
また請求項９に記載の発明は、前記接続検知端子及び前記接続確認端子は、夫々高電位側に接続される第１の端子と低電位側に接続される第２の端子とを有し、前記第１の端子及び前記第２の端子は、前記ユニット間接続部の接続方向と垂直な方向において、前記他の端子を挟んで設けられる請求項８に記載の接続検知システムを特徴とする。
【発明の効果】
【０００８】
本発明によれば、簡易な構成による拡張ユニットの接続有無判断や接続の正確性判断を実現することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施形態を詳細に説明する。本発明は、メインユニットとサブユニットとの接続検知において、メインユニット、サブユニットに夫々抵抗が設けられており、両者を接続した際、メインユニットに設けられた抵抗とサブユニットに設けられた抵抗との合成抵抗に基づいてメインユニット内部の接続検知回路の電位が決定され、この電位に基づいてサブユニットの接続状態を判断する。
【実施例１】
【００１０】
図１は、本実施例に係る接続検知装置１００を含む電子機器１の全体構成を示すブロック図である。図１に示すように、本実施例に係る電子機器１は、ＣＰＵ１０、ストレージ２０、ＲＡＭ３０、システムバス４０及び接続検知装置１００を有する。また、接続検知装置１００は、接続検知回路１１０及びユニット接続部１２０を有する。ＲＡＭ３０は一般的にＤＲＡＭ等の揮発性メモリによって構成される。ストレージ２０に格納されたファームウェア等の制御プログラムがＲＡＭ３０にロードされ、制御部であるＣＰＵ１０により電子機器１の動作や接続検知装置１００の制御が行われている。
ストレージ２０は、ＲＯＭ（Read Only Memory）やＥＥＰＲＯＭ（Electronically Erasable and Programmable ROM）、或いは磁気ディスクや光学ディスク等の不揮発性記憶媒体によって構成され、上述したファームウェア等の制御プログラムの他、電子機器１の運用において使用される各種の情報が格納されている。
接続検知装置１００は、ユニット接続部１２０に外部ユニットが接続されているか否かを検出する。ユニット接続部１２０は、外部ユニットを接続するための接続端子である。なお、外部ユニットについては後述する。
接続検知回路１１０は、ユニット接続部１２０の接続状態に応じてデジタル信号を出力する。これらの要素がシステムバス４０に接続されている。尚、図１に示す電子機器１の構成要素は例示であり、必要に応じて図１に示した以外の要素が含まれても良い。
【００１１】
図２は、接続検知装置１００内部の接続検知機能に係る回路構成を示す回路図である。図２に示すように本実施例に係る接続検知装置１００は、接続検知回路１１０内部に定電位電源１１１、第１抵抗１１２、第２抵抗１１３、アース１１４、及びＡ／Ｄ変換部１１５を有する。また、ユニット接続部１２０は、第１接続検知端子１２１及び第２接続検知端子１２２（以下、単に接続検知端子１２１、１２２と称することもある）を有する。尚、図示は省略するが、接続検知端子１２１、１２２の間には、データの送受信に用いられる他の信号線端子が設けられている。
【００１２】
第１抵抗１１２と第２抵抗１１３とは、定電位電源１１１とアース１１４との間に直列に接続されており、第１抵抗１１２が定電位電源１１１側に、第２抵抗１１３がアース１１４側に夫々接続されている。換言すると、第１抵抗１１２の一端が定電位１１１に接続され、他端が第２抵抗１１３の一端に接続されている。第１抵抗１１２とは反対側の第２抵抗１１３の端子はシステムグランドとしてのアース１１４に接続されている。即ち、第１抵抗１１２と第２抵抗１１３によって、定電位電源１１１とアース１１４との間に分圧回路が構成されている。
Ａ／Ｄ変換部１１５は、一端が第１抵抗１１２と第２抵抗１１３との接続部に接続され、他端が第２抵抗１１３のアース１１４側に接続されている。従って、Ａ／Ｄ変換部１１５は、第２抵抗１１３の両端の電圧値、即ち図２に示すＡ点の電位の値をデジタル値に変換し、システムバス４０を介して電子機器１に含まれる他の部位に送信する。第１接続検知端子１２１及び第２接続検知端子１２２は、夫々ユニット接続部１２０において、外部ユニットが接続される端子の１つとして設けられている。第１接続検知端子１２１は、第１抵抗１１２と第２抵抗１１３との接続部と接続されている。また、第２接続検知端子１２２は、アース１１４に接続されている。
【００１３】
図２に示すように、定電位電源１１１が供給する電圧をＥs（Ｖ）、第１抵抗１１２の抵抗値をＲ1（Ω）、第２抵抗１１３の抵抗値をＲ2（Ω）とする。ここで、図２に示す状態、即ち第１接続検知端子１２１及び第２接続検知端子１２２に何も接続されていない状態における第１抵抗１１２と第２抵抗１１３との間の電位（図２中Ａ点の電位）、即ち、第１接続検知端子１２１及びＡ／Ｄ変換部１１５の一端が接続されている電位（以下、Ａ点電位）Ｅ0は、以下の式（１）で表される。
式（１）に示すように、電位Ｅ0はＲ1とＲ2との比によって決定される。
【００１４】
次に、図３を用いて、メインユニットである電子機器１に接続される外部ユニット（サブユニット）について説明する。
図３は、サブユニットの接続検知機能に係る回路構成を示す回路図である。図に示すように、サブユニット２００は、信号調整用抵抗２０１、第１接続確認端子２０２及び第２接続確認端子２０３（以下、単に接続確認端子２０２、２０３と称する場合もある）を有する。尚、図示は省略するが、接続確認端子２０２、２０３の間には、データの送受信に用いられる他の信号線端子が設けられている。信号調整用抵抗２０１の一端に第１接続確認端子２０２が接続され、他端に第２接続確認端子２０３が接続される。ここで、図３に示すように信号調整用抵抗２０１の抵抗値をＲ3（Ω）である。
従って、このように構成されたサブユニット２００を、図１に示した電子機器１の接続検知装置１００に設けられているユニット接続部１２０に接続した場合、信号調整用抵抗２０１は、ユニット接続部１２０を介して接続検知回路１１０に接続されることによりＡ点電位を変化させることができる。即ち、サブユニット２００の信号調整用抵抗２０１により電子機器１側のＡ／Ｄ変換部１１５の出力信号を調整することが可能になる。
【００１５】
次に、図４を用いて電子機器１とサブユニット２００との接続状態について説明する。サブユニット２００を電子機器１のユニット接続部１２０に接続すると、図４に示すように第１接続検知端子１２１と第１接続確認端子２０２並びに第２接続検知端子１２２と第２接続確認端子２０３とが夫々接続される。尚、サブユニット２００及びユニット接続部１２０の形状やサブユニット２００における接続確認端子２０２、２０３の配置及びユニット接続部１２０における接続検知端子の配置を調整することにより、サブユニット２００をユニット接続部１２０に接続することができる。
【００１６】
図４に示すように、サブユニット２００がユニット接続部１２０に接続された状態においては、信号調整用抵抗２０１は、その一端が第１抵抗１１２と第２抵抗１１３との間、即ちＡ点電位に接続され、他端がアース１１４に接続されている。換言すると、信号調整用抵抗２０１は、その一端が第２抵抗１１３の第１抵抗１１２側端子、即ち定電位電源１１１側（高電位側）の端子と接続され、他端がシステムグランドに接続されている。これにより、第２抵抗１１３と信号調整用抵抗２０１とは並列接続となり、第２抵抗１１３と信号調整用抵抗２０１との合成抵抗が第１抵抗１１２と直列に接続された構成となる。従って、Ａ点電位Ｅ1は、式（１）に示すＲ2を、Ｒ2とＲ3との合成抵抗に置換することによって求められる。ここで、表示簡略化のため、電位Ｅ1の逆数を示すと、電位Ｅ1の逆数は以下の式（２）で表される。
尚、式（２）より、接続検知端子１２１及び接続検知端子１２２に何も接続しない状態（Ｒ3が無限大の状態）では、Ｅ1とＥ0とが同値になることがわかる。このように、ユニット接続部１２０にサブユニット２００を接続することにより、Ａ／Ｄ変換部１１５にかかる電圧が変化する。従って、Ａ／Ｄ変換部１１５が出力するデジタル信号が変化する。ＣＰＵ１０は、Ａ／Ｄ変換部１１５が出力する信号の変化を持ってサブユニット２００の接続／非接続を判断することができる。
【００１７】
図５は電子機器１の接続検知機能の機能ブロック図である。
図５に示すように、ストレージ２０（図１参照）からＲＡＭ３０にロードされた制御プログラムがＣＰＵ１０（図１参照）と連動して接続検知制御部３１として動作する。また、電位情報３２がストレージ２０からロードされる。接続検知制御部３１は、電位情報３２を参照しながら、接続検知回路１１０から出力されるデジタル信号に基づいてユニット接続部１２０にサブユニットが接続されているか否かを判断する判断手段としても機能する。
【００１８】
次に、図６（ａ）〜（ｃ）を用いて本実施例に係るユニット接続部１２０とサブユニット２００との接続形態について説明する。図６（ａ）は、ユニット接続部１２０及びサブユニット２００の接続部（以下、挿入部２００ａ）の形状を模式的に示す斜視図である。図６（ａ）においては、図示の簡略化のため、一部を透過させて示している。図６（ａ）に示すように、本実施例に係るユニット接続部１２０は長方形の底面を有する箱型の直方体部材であり、その一面が開口している。図中の点線矢印で示すように、挿入部２００ａはユニット接続部１２０に対してその開口方向に平行に挿入される。即ち、図６（ａ）の点線矢印は、ユニット接続部１２０に対する挿入部２００ａの挿入方向を示す。ユニット接続部１２０は、その内側壁のうち長手方向の面に各種端子（以下、端子群）が設けられており、その中に接続検知端子１２１、１２２も含まれる。端子群は、ユニット接続部１２０の長手方向の内側壁において対向する両面に設けられている。端子群は、ユニット接続部１２０の内側壁において、挿入部２００ａの挿入方向と垂直な方向に並べて設けられている。接続検知端子１２１、１２２は、並列して設けられた端子群において他の端子よりも外側（端側）に配置されている。また、第１接続検知端子１２１と第２接続検知端子１２２とは、互いに対向するユニット接続部１２０の内側壁の一方と他方に夫々分かれて配置されている。更に、第１接続検知端子１２１は、ユニット接続部１２０の長手方向において一方の端側に配置され、第２接続検知端子１２２は、第１接続検知端子１２１とは逆の端側に配置されている。換言すると、第１接続検知端子１２１と第２接続検知端子１２２とは、前記ユニット接続部１２０と挿入部２００ａとの接続方向と垂直な方向において、他の端子を挟むように配置されている。
【００１９】
本実施例に係るサブユニット２００のユニット接続部１２０への挿入部２００ａは上述したユニット接続部１２０に対応した形状、構成を有する。即ち、挿入部２００ａは、長方形の底面を有する箱型の直方体部材であり、その大きさはユニット接続部１２０の内部寸法に対応している。挿入部２００ａは、その長手方向の側面であって、図中点線矢印で示すユニット接続部１２０への挿入方向と垂直な面に各種端子（以下、挿入端子群）が設けられており、その中に接続確認端子２０２、２０３も含まれる。挿入端子群は、挿入部２００ａの長手方向の両側面に設けられている。挿入端子群は、挿入部２００ａの側面において、サブユニット２００の挿入方向と垂直な方向に並べて設けられている。接続確認端子２０２、２０３は、並列して設けられた挿入端子群において他の端子よりも外側（端側）に配置されている。また、第１接続確認端子２０２と第２接続確認端子２０３とは、互いに対向する側面の一方と他方に夫々分かれて配置されている。更に、第１接続確認端子２０２は、サブユニット２００の長手方向において一方の端側に配置され、第２接続確認端子２０３は、第１接続確認端子２０２とは逆の端側に配置されている。換言すると、第１接続確認端子２０２と第２接続確認端子２０３とは、前記ユニット接続部１２０と挿入部２００ａとの接続方向と垂直な方向において、他の端子を挟むように配置されている。
【００２０】
図６（ｂ）は、挿入部２００ａをユニット接続部１２０に接続した状態を示している。図６（ｂ）においても、図６（ａ）同様、図示の簡略化のために一部を透過させて示す。図に示すように、挿入部２００ａがユニット接続部１２０内部に挿入され、夫々の端子が接触することによって、接続が完了する。図６（ｂ）に示すように、挿入部２００ａがユニット接続部１２０に挿入された状態においては、第１接続検知端子１２１と第１接続確認端子２０２並びに第２接続検知端子１２２と第２接続確認端子２０３とが夫々接触している。図６（ｃ）は、挿入部２００ａとユニット接続部１２０との接続が不完全な例を示す正面図である。図６（ｃ）においても、図示の簡略化のために一部を透過させて示し、ユニット接続部１２０を実線で、挿入部２００ａを破線で示す。図６（ｃ）は、挿入部２００ａがユニット接続部１２０に対して傾いて挿入されており、第２接続検知端子１２２と第２接続確認端子２０３とは接触しているが、第１接続検知端子１２１と第１接続確認端子２０２とが接触していない状態である。接続検知端子１２１、１２２及び接続確認端子２０２、２０３は、挿入部２００ａとユニット接続部１２０との接続方向と垂直な方向に配列された端子群または挿入端子群において、もっとも端に設けられているため、挿入部２００ａがユニット接続部１２０に対して傾いて挿入された場合、一番初めに接触不良が発生する。これにより、接続検知端子１２１、１２２と接続確認端子２０２、２０３とが接続された状態においては、必ず他の端子すべてが接続された状態となり、検知端子が接続され、他の端子が接続されていない状態を避けることができる。結果的に、サブユニット２００とユニット接続部１２０との接続を正確に検出することができる。
【００２１】
次に、具体例として、Ｅs、Ｒ1、Ｒ2、Ｒ3に夫々数値を当てはめた例を、図７を用いて説明する。本実施例において、Ｅs＝５（Ｖ）、Ｒ1＝１Ｋ（Ω）、Ｒ2＝１０Ｋ（Ω）、Ｒ3＝５Ｋ（Ω）とする。図７は、サブユニット２００の接続／非接続時におけるＡ／Ｄ変換部１１５に加わる電圧の変化を示すグラフである。図７に示すように、サブユニット２００がユニット接続部１２０に接続されていない状態、即ち、接続検知端子１２１、１２２がオープンの状態におけるＡ点電位Ｅ0は、４．５５（Ｖ）である。これに対し、サブユニット２００がユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０１が接続された状態におけるＡ点電位Ｅ1は、３．８５（Ｖ）である。
【００２２】
本実施例に係るＡ／Ｄ変換部１１５は、加えられている電圧を８ビット（２５６階調）でＡ／Ｄ変換する。ここで、サブユニット２００が非接続の状態におけるＡ点電位４．５５（Ｖ）は、デジタル信号変換されて２３３ｄ（１０進数）若しくは０ｘＥ９（１６進数）として出力される。他方、サブユニット２００が接続された状態におけるＡ点電位３．８５（Ｖ）は、デジタル変換されて１９７ｄ若しくは０ｘＣ５として、出力される。このようにしてＡ／Ｄ変換部１１５が出力したデジタル信号は、図５において説明した接続検知制御部３１に入力される。電位情報３２には、図８に示すように、Ａ点電位とサブユニットの接続状態との対応情報として、Ａ点電位が４．５５（Ｖ）（２３３ｄ、０ｘＥ９）であれば非接続状態、３．８５（Ｖ）（１９７ｄ、０ｘＣ５）であれば接続状態であることを示すテーブルが格納されている。接続検知制御部３１は、Ａ／Ｄ変換部１１５の出力信号を電位情報３２に含まれるテーブルと照合し、サブユニット２００の接続／非接続を判断する。
【００２３】
尚、図８に示すテーブルにおいては、電位Ｅ0に対応する電位であれば２３３ｄ若しくは０ｘＥ９、電位Ｅ1に対応する電位であれば１９７ｄ若しくは０ｘＣ５等のように１点の電位のみを指定するのではなく、所定の範囲を指定しても良い。例えば、電位Ｅ0であれば、２３０ｄ〜２３６ｄ若しくは０ｘＥ６〜０ｘＥＣ、電位Ｅ1であれば、１９４ｄ〜２００ｄ若しくは０ｘＣ２〜０ｘＣ８等のように指定することができる。これにより、Ａ／Ｄ変換部１１５に加わる電圧の誤差による検出不良を防ぐことができる。ここで、図８に示すように、夫々の電位に対応するデジタル値を１つだけ指定した場合であっても、１つのデジタル値は０（Ｖ）〜５（Ｖ）の間を２５６階調に区切った１階調の範囲を示しており、この１階調分のアナログ値範囲においては、Ａ点電位の誤差に対応することができる。他方、Ａ／Ｄ変換部１１５の出力信号が電位情報３２のテーブルにおいて指定されている値若しくは範囲と一致しない場合、接続検知制御部３１は、サブユニット２００の接触不良、接続検知装置１００若しくはユニット接続部１２０の不具合において障害が発生していると判断することができる。
【００２４】
尚、ユニット接続部１２０及びサブユニット２００の接続面は、上記したような長方形状である必要はなく、正方形、円形、楕円形であっても良い。また、接続検知端子１２１、１２２及び接続確認端子２０２、２０３は、図６（ａ）〜（ｃ）の例のように、接続方向と垂直な方向において最も端部側に設けられる場合以外の態様も可能である。例えば、ユニット接続部１２０及び挿入部２００ａの端子群及び挿入端子群が、両者の接続方向と平行な方向に並べて配置されており、接続検知端子１２１、１２２が接続方向における最も開口側、接続確認端子２０２、２０３が接続方向における最も根元側に設けられていれば、接続検知端子１２１、１２２と接続確認端子２０２、２０３とが接続された状態において、他の端子が全て接続された状態とすることができる。
【００２５】
図６（ａ）〜（ｃ）に示すように、接続検知端子１２１、１２２と接続確認端子２０２、２０３との接続は両者が接触することにより行われる。このような形態において、ユニット接続部１２０と挿入部２００ａとが正確な位置からずれて接触し、両者が不完全に接触しているような場合、従来のＨｉｇｈ／Ｌｏｗ検知であれば、接続が正確になされていると判断されてしまう場合も多かった。しかしながら、本形態に係る接続検知装置１００であれば、接続検知端子１２１、１２２と接続確認端子２０２、２０３との接触が不完全であるために、接触部に抵抗が発生し、Ａ点電位が電位情報３２に含まれる予め定められた値とは異なる値となる。従って、電子機器１とサブユニット２００との接触不良を検知することができる。また、本実施形態に係る接続検知は、Ａ／Ｄ変換部１１５の出力と電位情報３２との照合及び照合結果による接続判断をソフトウェア制御とし、その他の部位についてはソフトウェア制御を必要としないため、簡易な構成で実現可能であると共に、ソフトウェア動作異常による誤検出を低減することができる。
【００２６】
尚、上記の説明においては、接続検知装置１００及びサブユニット２００が接続検知若しくは接続確認用の端子を２つ有する例を説明したが、図９に示されるように、第１接続検知端子１２１及び第１接続確認端子２０２のみでも実現可能である。具体的には、接続検知装置１００においてはシステムグランドであるアース１１４に接続されていた第２接続検知端子１２２を取り除くと共に、サブユニット２００においては、信号調整用抵抗２０１の一端をサブユニット２００のシステムグランドに接続することにより、接続検知及びは接続確認用の端子１つで上記と同等の効果を得ることができる。
【００２７】
尚、図９に示すように接続検知、確認端子を１つにした場合、図６（ｃ）において説明したように、接続検知、確認用の端子のみが接続されており他の端子が接続されていないという不具合が起こり得る。このような問題に対して、ユニット接続部１２０及び挿入部２００ａのコネクタ形状を、接続検知、確認用の端子が接続されている場合は必ず他の端子が接続されているように形成することにより、解決することができる。例えば、接続検知、確認用の端子を接続方向と垂直な方向の一端側に設けると共に他端側のコネクタ形状に嵌合部を設け、その嵌合部を先に嵌めてからでなければ他端側（接続検知、確認端子側）が嵌らないようにすることにより、解決することができる。
【００２８】
また、上記の説明においては、第２抵抗１１３の両端に印加される電圧値に基づいてサブユニット２００の接続／非接続を判断する例を説明したが、例えば、第２抵抗１１３に流れる電流値に基づいて判断しても良い。その場合、第１抵抗１０２は特に必要ない。また、第２抵抗１１３に流れる電流値に基づいて判断する場合は、Ａ／Ｄ変換部１０５の接続位置を図４に示す位置ではなく、第２抵抗１１３に流れる電流のみを検出する位置に接続する必要がある。尚、電流検知による方式よりも上記説明したような電圧検知による方式の方が、より容易に実現可能であり、両者はその実施態様に合わせて選択的に用いられることが好ましい。
また、上記の説明においては、サブユニット２００の接続に応じてＡ点電位を変化させるために信号調整用抵抗２０１を用いる例を説明したが、抵抗に限らず、Ａ／Ｄ変換部１０５の出力信号が変化する部品であれば同様の効果を得ることができる。例えば、上記説明したように、電位ではなく電流をＡ／Ｄ変換する場合においては、サブユニット２００内部に電源やコンデンサを設けることにより、第２抵抗１１３に流れる電流値を変化させることができる。
【実施例２】
【００２９】
本実施例においては実施例１における接続検知機能を更に拡張させた例として、ユニット接続部に接続されたサブユニットの種類を判別する機能を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。実施例１においては、内部に信号調整用抵抗を有するサブユニットが接続されることによるＡ点電位の変化に基づいて、サブユニットの接続／非接続を判断した。ここで、サブユニットに搭載する信号調整用抵抗の抵抗値を、サブユニットの種類によって変えることにより、ユニット接続部に接続されるサブユニットの種類によってＡ点電位の値も変化する。これにより、ユニット接続部に接続されたサブユニットの種類を判別することができる。例として、前実施例において説明したサブユニット２００の他に、図１０（ａ）に示す、サブユニット２００ｂ及び図１０（ｂ）に示すサブユニット２００ｃをユニット接続部４０に接続する例を考える。
【００３０】
図１０（ａ）に示すように、サブユニット２００ｂは、接続確認端子２０２、２０３の間に信号調整用抵抗２０４が接続されている。本実施例に係る信号調整用抵抗２０４の抵抗値Ｒ4は、３Ｋ（Ω）である。また、図１０（ｂ）に示すように、サブユニット２００ｃは、接続確認端子２０２、２０３の間に信号調整用抵抗２０５が接続されている。本実施例に係る信号調整用抵抗２０４の抵抗値Ｒ5は、１Ｋ（Ω）である。図１１は、ユニット接続部１２０に何も接続されていない状態及びサブユニット２００、２００ｂ、２００ｃが夫々接続された状態におけるＡ点電位を示すグラフである。図１１に示すように、サブユニット２００ｂがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０４が接続された状態におけるＡ点電位Ｅ2は、３．４９（Ｖ）である。また、サブユニット２００ｃがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０５が接続された状態におけるＡ点電位Ｅ3は、２．３８（Ｖ）である。
【００３１】
図１１に示すＡ点電位Ｅ2、Ｅ3夫々の場合におけるＡ／Ｄ変換部１１５のデジタル出力信号は、Ｅ2の場合１７９ｄ若しくは０ｘＢ３であり、Ｅ3の場合、１２２ｄ若しくは０ｘ７Ａである。本実施例に係る電位情報３２には、図１２に示すように、Ａ点電位に対するユニット接続部１２０の接続状態を示すテーブルが格納されている。即ち、Ａ点電位が４．５５（Ｖ）（２３３ｄ、０ｘＥ９）であれば非接続状態、３．８５（Ｖ）（１９７ｄ、０ｘＣ５）であればサブユニット２００が接続状態、３．４９（Ｖ）（１７９ｄ、０ｘＢ３）であればサブユニット２００ｂが接続状態、２．３８（Ｖ）（１２２ｄ、０ｘ７Ａ）であればサブユニット２００ｃが接続状態であることを示す。接続検知制御部３１は、Ａ／Ｄ変換部１１５の出力信号を電位情報３２に含まれるテーブルと照合し、サブユニット２００の接続／非接続を判断する。
以上説明したように、本実施形態に係る接続検知装置及び接続検知システムを用いることにより、複数種類のサブユニットであっても電子機器１の共通の端子に接続することによって、接続検知や接触不良の検知が可能であり、信号数の増加や回路規模の増大を招くことなく実施することができる。
【実施例３】
【００３２】
本実施例においては実施例２における接続検知機能を更に拡張させた例として、メインユニット側の端子数を増やすことなく複数のサブユニットを接続可能であり、複数のサブユニットの接続を判別する機能を説明する。尚、実施例１、２と同様の符号を付す構成についてはそれと同一又は相当部を示し、説明を省略する。実施例２においては、ユニット接続部に接続されるサブユニットの種類に応じたＡ点電位の値に基づいて、ユニット接続部に接続されたサブユニットの種類を判別する例を説明した。ここで、複数の信号調整用抵抗をＡ点電位とシステムグランドとの間に並列に接続した場合、接続された信号調整用抵抗の合成抵抗値に基づいてＡ点電位の変化量が決定される。これにより、複数のサブユニットの接続を判別することができる。例として、実施例１、２において説明したサブユニット２００、２００ｂ及び２００ｃの変形例として、図１３の回路図に示すような構成を有するサブユニットを用いる場合を説明する。ここで、図１３にはサブユニット２００場合を示すが、サブユニット２００ｂ、２００ｃにおいても、信号調整用抵抗２０４、２０５以外は同等の構成を有する。
【００３３】
図１３に示すように、本実施例に係るサブユニット２００は、実施例１、２の例に加えて、第１外部接続検知端子２０６、第２外部接続検知端子２０７（以下、外部接続検知端子２０６、２０７）を有する。尚、図示は省略するが、外部接続検知端子２０６、２０７の間には、データの送受信に用いられる他の信号線端子が設けられている。第１外部接続検知端子２０６は、第１接続確認端子２０２と接続されており、第２外部接続検知端子２０７は、第２接続確認端子２０３と接続されている。本実施例に係るサブユニット２００は、接続確認端子２０２、２０３をユニット接続部１２０の接続検知端子１２１、１２２に接続し、ユニット接続部１２０に接続された状態において、外部接続検知端子２０６、２０７に、更に他のサブユニットを接続することができ、結果として、電子機器１に複数のサブユニットを接続することができる。図１４を用いて、複数のサブユニットを電子機器１に接続する例を説明する。図１４は、本実施形態に係る接続検知装置１００に、複数のサブユニットを接続した状態を示す回路図である。図１４においては、接続検知装置１００に対して、サブユニット２００、２００ｂ、２００ｃが夫々１つずつ接続されている。
【００３４】
図１４に示すように、ユニット接続部１２０にサブユニット２００が接続され、サブユニット２００の外部接続検知端子２０６、２０７にサブユニット２００ｂの接続確認端子２０２、２０３が接続されている。更に、サブユニット２００ｂの外部接続検知端子２０６、２０７にサブユニット２００ｃの接続確認端子２０２、２０３が接続されている。この状態において、信号調整用抵抗２０１、２０４、２０５は、その一端を第１抵抗１１２と第２抵抗１１３との間、即ちＡ点電位に共通に接続されており、他端がアース１１４に共通に接続されている。従って、第２抵抗１１３と信号調整用抵抗２０１、２０４及び２０５の合成抵抗が第１抵抗１１２と直列に接続された構成となる。従って、Ａ点電位は、式（１）に示すＲ2を、Ｒ2、Ｒ3、Ｒ4、Ｒ5の合成抵抗に置換することによって求められる。
【００３５】
図１５は、ユニット接続部１２０に対する夫々のサブユニット接続状態毎のＡ点電位を示すグラフである。図１５に示すように、サブユニット２００ｂ及びサブユニット２００ｃがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０４と信号調整用抵抗２０５とが並列に接続された状態におけるＡ点電位Ｅ4は、２．０６（Ｖ）である。また、サブユニット２００及びサブユニット２００ｂがユニット接続部１２０に接続された状態、即ち、接続検知端子１２１、１２２の間に信号調整用抵抗２０１と信号調整用抵抗２０４とが並列に接続された状態におけるＡ点電位Ｅ5は、１．９４（Ｖ）である。
図１５に示すＡ点電位Ｅ4、Ｅ5夫々の場合におけるＡ／Ｄ変換部１１５のデジタル出力信号は、Ｅ4の場合１０５ｄ若しくは０ｘ６９であり、Ｅ5の場合、９９ｄ若しくは０ｘ６３である。本実施例に係る電位情報３２には、図１６に示すように、Ａ点電位に対するユニット接続部１２０の接続状態を示すテーブルが格納されている。即ち、図１２の例に加えて、Ａ点電位が２．０６（Ｖ）（１０５ｄ、０ｘ６９）であればサブユニット２００ｂとサブユニット２００ｃとが接続された状態であり、１．９４（Ｖ）（９９ｄ、０ｘ６３）であればサブユニット２００とサブユニット２００ｂとが接続された状態であることを示す。接続検知制御部３１は、Ａ／Ｄ変換部１１５の出力信号を電位情報３２に含まれるテーブルと照合し、ユニット接続部１２０に接続されたサブユニット及びその組み合わせを判断する。
【００３６】
上記の説明においては、サブユニット２００、２００ｂ及び２００ｃを例として説明したが、更に多種のサブユニットが用いられることもあり得る。そのような場合、複数のサブユニットの組み合わせにおいて、異なるパターンの組み合わせでＡ点電位が同一若しくは近い値とならないように信号調整用抵抗の値を選択しておく必要がある。異なるパターンの組み合わせでＡ点電位の値が同一若しくは近い値となってしまう場合、どちらの組み合わせパターンが判別できなくなってしまうためである。
【００３７】
以上説明したように、本実施形態に係る接続検知方法を用いることにより、メインユニットの接続端子を増やすことなく、複数のサブユニットを接続可能であると共に、複数のサブユニットが同時に接続された場合であっても電子機器１の共通の端子に接続することによって、接続検知や接触不良の検知が可能であり、信号数の増加や回路規模の増大を招くことなく実施することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例に係る接続検知装置を含む電子機器を示すブロック図である。
【図２】本発明の実施例に係る接続検知回路の回路構成を示す回路図である。
【図３】本発明の実施例に係る接続検知システムのサブユニットを示す回路図である。
【図４】本発明の実施例に係る接続検知システムの回路構成を示す回路図である。
【図５】本発明の実施例に係る接続検知装置の機能構成を示すブロック図である。
【図６】本発明の実施例に係るユニット間接続部を模式的に示す斜視図である。
【図７】本発明の実施例に係る接続検知回路の電位を示すグラフである。
【図８】本発明の実施例に係る接続検知装置が有する電位と接続状態との対応情報を示す表である。
【図９】本発明の他の実施例に係る接続検知システムの回路構成を示す回路図である。
【図１０】本発明の他の実施例に係る接続検知システムのサブユニットを示す回路図である。
【図１１】本発明の他の実施例に係る接続検知回路の電位を示すグラフである。
【図１２】本発明の他の実施例に係る接続検知装置が有する電位と接続状態との対応情報を示す表である。
【図１３】本発明の他の実施例に係る接続検知システムのサブユニットを示す回路図である。
【図１４】本発明の他の実施例に係る接続検知システムの回路構成を示す回路図である。
【図１５】本発明の他の実施例に係る接続検知回路の電位を示すグラフである。
【図１６】本発明の他の実施例に係る接続検知装置が有する電位と接続状態との対応情報を示す表である。
【符号の説明】
【００３９】
１ 電子機器、１０ ＣＰＵ、２０ ストレージ、３０ ＲＡＭ、３１ 接続検知制御部、３２ 電位情報、４０ システムバス、１００ 接続検知装置、１１０ 接続検知回路、１１１ 定電位電源、１１２ 第１抵抗、１１３ 第２抵抗、１１４ アース、１１５ Ａ／Ｄ変換部、１２０ ユニット接続部、１２１ 第１接続検知端子、１２２ 第２接続検知端子、２００、２００ｂ、２００ｃ サブユニット、２０１、２０４、２０５ 信号調整用抵抗、２０２ 第１接続確認端子、２０３ 第２接続確認端子、２０６ 第１外部接続検知端子、２０７ 第２外部接続検知端子、
【特許請求の範囲】
【請求項１】
外部ユニットとの接続状態を検知する接続検知装置であって、
前記外部ユニットと接続される接続検知端子を有するユニット接続部と、
前記接続検知端子の接続状態を検知する接続検知回路と、
前記外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、
前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記外部ユニットが接続されているか否かを判断する判断手段と、を備えていることを特徴とする接続検知装置。
【請求項２】
前記接続検知回路は、
所定の電圧を供給する電源と、前記電源とシステムグランドとの間で分圧回路として直列に接続された第１の抵抗及び第２の抵抗と、前記第２の抵抗の両端電圧をデジタル値に変換して出力するＡ／Ｄ変換部と、を有し、前記接続検知端子が前記第１の抵抗と前記第２の抵抗との間に接続されることを特徴とする請求項１に記載の接続検知装置。
【請求項３】
前記対応情報は、複数種類の外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、
前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの種類を判別することを特徴とする請求項１又は２に記載の接続検知装置。
【請求項４】
前記対応情報は、複数の外部ユニットを組み合わせた状態で前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、
前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの組み合わせを判別することを特徴とする請求項１又は２に記載の接続検知装置。
【請求項５】
メインユニットとサブユニット間の接続状態を検知する接続検知システムであって、
前記メインユニットは、前記サブユニットと接続される接続検知端子を有するユニット接続部と、前記接続検知端子の接続状態を検知する接続検知回路と、前記サブユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記サブユニットが接続されているか否かを判断する判断手段と、を備え、
前記サブユニットは、前記メインユニットの前記接続検知端子と接続される接続確認端子と、前記接続確認端子に接続された信号調整用抵抗とを、備えることを特徴とする接続検知システム。
【請求項６】
前記信号調整用抵抗は、
前記サブユニットの種類によってその抵抗値が異なる事を特徴とする請求項５に記載の接続検知システム。
【請求項７】
前記サブユニットは、前記接続確認端子に接続された外部接続検知端子を更に備え、当該外部接続検知端子に他のサブユニットの接続確認端子が接続可能であることを特徴とする請求項５又は６に記載の接続検知システム。
【請求項８】
前記接続検知端子及び前記接続確認端子は、互いに接続された状態において前記ユニット間を接続する他の端子が必ず接続された状態となるように配置されることを特徴とする請求項５乃至７いずれか１項に記載の接続検知システム。
【請求項９】
前記接続検知端子及び前記接続確認端子は、夫々高電位側に接続される第１の端子と低電位側に接続される第２の端子とを有し、前記第１の端子及び前記第２の端子は、前記ユニット間接続部の接続方向と垂直な方向において、前記他の端子を挟んで設けられることを特徴とする請求項８に記載の接続検知システム。
【請求項１】
外部ユニットとの接続状態を検知する接続検知装置であって、
前記外部ユニットと接続される接続検知端子を有するユニット接続部と、
前記接続検知端子の接続状態を検知する接続検知回路と、
前記外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、
前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記外部ユニットが接続されているか否かを判断する判断手段と、を備えていることを特徴とする接続検知装置。
【請求項２】
前記接続検知回路は、
所定の電圧を供給する電源と、前記電源とシステムグランドとの間で分圧回路として直列に接続された第１の抵抗及び第２の抵抗と、前記第２の抵抗の両端電圧をデジタル値に変換して出力するＡ／Ｄ変換部と、を有し、前記接続検知端子が前記第１の抵抗と前記第２の抵抗との間に接続されることを特徴とする請求項１に記載の接続検知装置。
【請求項３】
前記対応情報は、複数種類の外部ユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、
前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの種類を判別することを特徴とする請求項１又は２に記載の接続検知装置。
【請求項４】
前記対応情報は、複数の外部ユニットを組み合わせた状態で前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を含み、
前記判断手段は、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて前記外部ユニットの組み合わせを判別することを特徴とする請求項１又は２に記載の接続検知装置。
【請求項５】
メインユニットとサブユニット間の接続状態を検知する接続検知システムであって、
前記メインユニットは、前記サブユニットと接続される接続検知端子を有するユニット接続部と、前記接続検知端子の接続状態を検知する接続検知回路と、前記サブユニットを前記接続検知端子に接続した場合に前記接続検知回路において検知される検知結果を対応情報として記憶した記憶手段と、前記接続検知回路の検知結果と前記記憶手段に記憶された前記対応情報とに基づいて、前記接続検知端子に前記サブユニットが接続されているか否かを判断する判断手段と、を備え、
前記サブユニットは、前記メインユニットの前記接続検知端子と接続される接続確認端子と、前記接続確認端子に接続された信号調整用抵抗とを、備えることを特徴とする接続検知システム。
【請求項６】
前記信号調整用抵抗は、
前記サブユニットの種類によってその抵抗値が異なる事を特徴とする請求項５に記載の接続検知システム。
【請求項７】
前記サブユニットは、前記接続確認端子に接続された外部接続検知端子を更に備え、当該外部接続検知端子に他のサブユニットの接続確認端子が接続可能であることを特徴とする請求項５又は６に記載の接続検知システム。
【請求項８】
前記接続検知端子及び前記接続確認端子は、互いに接続された状態において前記ユニット間を接続する他の端子が必ず接続された状態となるように配置されることを特徴とする請求項５乃至７いずれか１項に記載の接続検知システム。
【請求項９】
前記接続検知端子及び前記接続確認端子は、夫々高電位側に接続される第１の端子と低電位側に接続される第２の端子とを有し、前記第１の端子及び前記第２の端子は、前記ユニット間接続部の接続方向と垂直な方向において、前記他の端子を挟んで設けられることを特徴とする請求項８に記載の接続検知システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００８−１５８７００（Ｐ２００８−１５８７００Ａ）
【公開日】平成２０年７月１０日（２００８．７．１０）
【国際特許分類】
【出願番号】特願２００６−３４５０６２（Ｐ２００６−３４５０６２）
【出願日】平成１８年１２月２１日（２００６．１２．２１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２０年７月１０日（２００８．７．１０）
【国際特許分類】
【出願日】平成１８年１２月２１日（２００６．１２．２１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]