映像信号出力回路
【課題】サグ補正回路を備える映像信号出力回路に用いられるコンデンサ容量の小型化を図る。
【解決手段】クリップ回路２１２の電流源回路１０１は、電圧・電流変換回路５３の出力電流を第２のカレントミラー回路５２と第１のカレントミラー回路５１を介して第３のトランジスタ１３のベースとグランドとの間に電流を流すよう構成されて、クリップ回路２１２の動作範囲は、電源電圧に依存するものとなっているため、映像信号出力回路に用いられるコンデンサ容量の小型化が可能となっている。
【解決手段】クリップ回路２１２の電流源回路１０１は、電圧・電流変換回路５３の出力電流を第２のカレントミラー回路５２と第１のカレントミラー回路５１を介して第３のトランジスタ１３のベースとグランドとの間に電流を流すよう構成されて、クリップ回路２１２の動作範囲は、電源電圧に依存するものとなっているため、映像信号出力回路に用いられるコンデンサ容量の小型化が可能となっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号出力回路に係り、特に、サグ補正回路や出力回路に用いられるコンデンサの容量の小型化等を図ったものに関する。
【背景技術】
【０００２】
従来、映像信号を出力する回路としては、例えば、図２に示された構成のものが一般的である。
すなわち、この図２に示された映像信号出力回路は、演算増幅器２と、コンデンサＣ３と抵抗器Ｒ９とから構成されたハイパスフィルタ４１とを有してなり、電圧フォロアとして作用するよう接続された演算増幅器２から出力された映像信号は、そのＡＣ成分のみがハイパスフィルタ４１により抽出され、出力されるようになっている。
【０００３】
かかる構成において、コンデンサＣ３と抵抗器Ｒ９とで定められるカットオフ周波数を、何らかの都合により、信号の通過帯域に設定できない場合があるが、この場合、図３（ａ）に示されたような信号を演算増幅器２に入力すると、ハイパスフィルタ４１を介した出力信号は、図３（ｂ）に示されたように積分波形となり、信号の頂部が傾斜したいわゆるサグが発生する。なお、図３（ｂ）において、符号Ｉ１が付された期間は、映像信号同期（２５６Ｈ期間）を、符号Ｉ２が付された期間は、帰線期間を、符号Ｉ３が付された期間は、水平同期信号部を、それぞれ示している。
【０００４】
このような不都合を回避するため、通常、映像出力回路には、サグ補正回路が組み込まれることが多く、例えば、特許文献１等において種々のものが提案されている。
図４には、かかるサグ補正回路の代表的な従来回路構成例が示されており、以下、同図を参照しつつ、かかる回路について説明する。
【０００５】
サグ補正回路２０２は、積分回路（図４においては「ＩＮＴ」と表記）２１０と、リファレンス回路（図４においては「ＲＥＦ」と表記）２１１と、クリップ回路（図４においては「ＣＬＰ」と表記）２１２Ａとに大別されてなり、出力回路２０１の入力段側に設けられ、映像信号は、サグ補正回路２０２を介して出力回路２０１の入力段に入力されるようになっている。
積分回路２１０は、入力された映像信号を積分するよう構成されてなるものである。クリップ回路２１２は、映像信号の中心電圧を、リファレンス回路２１１により得られた所定電圧にクリップするよう構成されてなるものである。
なお、図４において、符号４、３がそれぞれ付された構成要素は、バッファである。
【０００６】
かかる構成において、積分回路２１０の入力点ａ（図４参照）に図５（ａ）に示された映像信号が入力されると、増幅器１の非反転入力端子側の点ｂには、図５（ｂ）に示されたような積分波形が生ずることとなる。
この積分波は、増幅器１による増幅作用を受けることにより、図５（ｃ）に示されたような、いわゆる脈動を有する信号となり、サグ補正回路２０２の出力信号として出力回路２０１に入力されることとなる。
そして、出力回路２０１からは、先に述べたハイパスフィルタ４１の作用により、図５（ｄ）に示されたようにサグが補正された、もとの映像信号と同等の信号が出力されるようになっている。
【０００７】
なお、かかる回路においては、サグを精度高く補正するため、通常、Ｃ３とＲ９によるハイパスフィルタ４１のカットオフ周波数と、リファレンス回路２１１内のＣ１とＲ５によるハイパスフィルタのカットオフ周波数は、同一に設定されている。
【０００８】
また、かかるサグ補正回路２０２のダイナミックレンジは、クリップ回路２１２Ａの電流源５に直列接続された抵抗器Ｒ７，Ｒ８によって決定されるものとなっている。
また、図５（ｃ）におけるＶ１、Ｖ２は、クリップ回路２１２Ａによる積分回路２１０の出力に対するクリップ動作における上限値圧、下限電圧である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１８４０５６号公報（第３−４頁、図１−図５）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図４に示されたような従来回路において、クリップ回路２１２Ａは、映像信号の輝度変動時に出力波形のレベル変動を制限できるため、出力回路２０１は、より少ないダイナミックレンジで動作可能となるが、Ｃ１とＲ５、Ｃ３とＲ９のそれぞれの値を小さくするために電源電圧を上げて、出力回路２０１や積分回路２１０のダイナミックレンジを広げても、Ｖ１、Ｖ２が電流源５と抵抗器Ｒ７，Ｒ８で決定された固定電圧のため、クリップ回路２１２Ａで定められたダイナミックレンジによって制限されてしまい、Ｃ１、Ｃ３を小さくできないという問題があった。
【００１１】
本発明は、上記実状に鑑みてなされたもので、サグ補正回路を備える映像出力回路に用いられるコンデンサ容量の小型化、クリップ回路の動作範囲の抵抗ばらつき依存性の低減を可能とする映像出力回路を提供するものである。
【課題を解決するための手段】
【００１２】
上記本発明の目的を達成するため、本発明に係る映像出力回路は、
入力された映像信号を積分する積分回路と、前記映像信号の中心電圧を所定電圧にクリップするクリップ回路と、前記所定電圧を生成し、前記クリップ回路へ出力するリファレンス回路と、前記積分回路の出力信号を外部へ出力する出力回路とを具備してなる映像信号出力回路であって、
前記クリップ回路は、電源電圧とグランドとの間に第１及び第２のトランジスタがプッシュプル接続されると共に、一端が相互に接続された第１及び第２の抵抗器が設けられ、前記第１のトランジスタのベースに前記第１の抵抗器の他端が接続されて電源電圧が印加可能とされ、前記第２のトランジスタのベースに前記第２の抵抗器の他端が接続されると共に、当該接続点とグランドとの間に電流源回路が設けられてなり、
前記電流源回路は、前記クリップ回路に接続された第１のカレントミラー回路と、前記第１のカレントミラー回路に接続された第２のカレントミラー回路と、前記第２のカレントミラー回路に接続された電圧・電流変換回路とを具備してなり、前記電圧・電流変換回路により得られた電流が、前記第２及び第１のカレントミラー回路を介して、前記クリップ回路に供給せしめられるよう構成されてなるものである。
かかる構成において、電流源回路の第１のカレントミラー回路は、第３及び第４のトランジスタを有してなり、前記第３及び第４のトランジスタは相互にベースが接続され、前記第３のトランジスタのコレクタが前記第２のトランジスタのベースに接続される一方、前記第４のトランジスタは、ベースとコレクタとが相互に接続され、前記第３及び第４のトランジスタのエミッタは共にグランドに接続され、
前記第２のカレントミラー回路は、第５及び第６のトランジスタを有してなり、前記第５及び第６のトランジスタは相互にベースが接続され、前記第５のトランジスタのコレクタは、前記第４のトランジスタのコレクタに接続される一方、前記第６のトランジスタは、ベースとコレクタとが相互に接続され、前記第５及び第６のトランジスタのコレクタには共に電源電圧が印加され、
前記電圧・電流変換回路は、電源電圧とグランドとの間に直列接続されて第１及び第２の分圧抵抗器が設けられ、前記第１及び第２の分圧抵抗器の相互の接続点は、演算増幅器の非反転入力端子に接続され、前記演算増幅器の出力端子は、第７のトランジスタのベースに接続され、前記第７のトランジスタのエミッタは、エミッタ抵抗器を介してグランドに接続されると共に、前記演算増幅器の反転入力端子に接続される一方、前記第７のトランジスタのコレクタは、前記第６のトランジスタのコレクタに接続されてなるものが好適である。
【発明の効果】
【００１３】
本発明によれば、クリップ回路を、その動作範囲が電源電圧依存性を有するよう構成したので、電源電圧を上げることによるクリップ回路の動作範囲の拡大が容易であり、そのため、出力回路などで用いられるコンデンサ容量を小さくすることができるという効果を奏するものである。
また、クリップ回路の抵抗器と電流源回路の抵抗器を同じ種類の抵抗器とすることで、その特性が同一となり、抵抗ばらつきが相殺でき、クリップ回路の動作範囲を電源電圧のみに依存させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における映像信号出力回路を構成するクリップ回路の回路図である。
【図２】サグ補正回路を有しない従来の映像信号出力回路の回路構成例を示す構成図である。
【図３】図２に示された映像信号出力回路の入出力信号の波形図であり、図３（ａ）は入力される映像信号の波形図、図３（ｂ）は映像信号出力回路の出力信号の波形図である。
【図４】サグ補正回路を備えた従来の映像信号出力回路の回路構成例を示す回路図である。
【図５】図４に示された従来回路の主要部における信号波形を示す波形図であって、図５（ａ）は入力される映像信号の波形図、図５（ｂ）は積分回路を構成する演算増幅器の非反転入力端子における波形図、図５（ｃ）は積分回路の積分用コンデンサＣ２における波形図、図５（ｄ）は映像信号出力回路の出力信号の波形図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態における映像信号出力回路は、例えば、図４に示された従来構成のものを前提としており、特に、図４におけるクリップ回路２１２Ａの電流源５に代えて、後述する構成を有してなる電流源回路１０１を用いたものであり、図１においては、かかる本発明の実施の形態におけるクリップ回路２１２が示されており、他の回路部分、すなわち、図４に示された積分回路２０２、リファレンス回路２１１、出力回路２０１については、図示を省略し、図面の簡潔化を図ったものとなっている。
【００１６】
したがって、以下の説明においては、電流源回路１０１を有するクリップ回路２１２を中心に説明することとする。
以下、具体的に説明すれば、まず、クリップ回路２１２は、プッシュプル接続された第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）１１，１２と、抵抗器（図１においては、それぞれ「Ｒ７」、「Ｒ８」と表記）２７，２８と、後述する電流源回路１０１とを主たる構成要素として構成されたものとなっている。
【００１７】
ＮＰＮ型の第１のトランジスタ１１とＰＮＰ型の第２のトランジスタ１２は、各々のエミッタ同士が接続されて、クリップ回路２１２の出力端とされる一方、第１のトランジスタ１１のべースと第２のトランジスタ１２のベースとの間には、抵抗器２７，２８が直列接続されており、この相互の接続点には、リファレンス回路２１１（図４参照）から映像信号（ＡＰＬ）の中心電圧が印加されるものとなっている。
なお、第１のトランジスタ１１のコレクタは、所定の電源電圧が印加される一方、第２のトランジスタ１２のコレクタは、所定の電圧、例えば、グランド電位に保持されるものとなっている。
【００１８】
また、抵抗器２７の他方の端部、すなわち、抵抗器２８と接続された端部と反対側の端部には、所定の電源電圧が印加されるようになっている一方、抵抗器２８の端部、すなわち、抵抗器２７と接続された端部と反対側の端部は、次述する電流源回路１０１を構成する第３のトランジスタ（図１においては「Ｑ３」と表記）１３のコレクタに接続されたものとなっている。
【００１９】
電流源回路１０１は、第１及び第２のカレントミラー回路５１，５２と、電圧・電流変換回路５３とに大別されて構成されたものとなっている。
第１のカレントミラー回路５１は、ＮＰＮ型の第３のトランジスタ１３と第４のトランジスタ（図１においては「Ｑ４」と表記）１４とから構成されたものとなっている。すなわち、第３及び第４のトランジスタ１３，１４は、ベースが相互に接続されると共に、第４のトランジスタ１４は、ベースとコレクタとが接続されて、いわゆるダイオード接続状態となっている。
【００２０】
そして、第３及び第４のトランジスタ１３，１４のエミッタは、共にグランドに接続される一方、第３のトランジスタ１３のコレクタは、先に述べたように第２のトランジスタ１２のベースと抵抗器２８の接続点に接続され、第４のトランジスタ１４のコレクタは、第２のカレントミラー回路５２を構成する第５のトランジスタ（図１においては「Ｑ５」と表記）１５のコレクタに接続されたものとなっている。
【００２１】
第２のカレントミラー回路５２は、ＰＮＰ型の第５のトランジスタ１５と第６のトランジスタ（図１においては「Ｑ６」と表記）１６とから構成されたものとなっている。すなわち、第５及び第６のトランジスタ１５，１６は、ベースが相互に接続されると共に、第６のトランジスタ１６は、ベースとコレクタとが接続されて、いわゆるダイオード接続状態となっている。
【００２２】
そして、第５及び第６のトランジスタ１５，１６のコレクタには、共に電源電圧ＶＣＣが印加されるようになっている一方、第５のトランジスタ１５のコレクタは、上述した第１のカレントミラー回路５１を構成する第４のトランジスタ１４のコレクタに接続されたものとなっている。
【００２３】
電圧・電流変換回路５３は、第１及び第２の分圧抵抗器（図１においては、それぞれ「Ｒ１１」、「Ｒ１２」と表記）３１，３２と、演算増幅器１８と、ＮＰＮ型の第７のトランジスタ（図１においては「Ｑ７」と表記））１７を主たる構成要素として、第１及び第２の分圧抵抗器３１，３２によって得られた分圧電圧を演算増幅器１８と第７のトランジスタ１７により電流に変換して出力するよう構成されてなるものである。
【００２４】
以下、具体的に説明すれば、まず、電源電圧ＶＣＣとグランドとの間に第１の分圧抵抗器３１と第２の分圧抵抗器３２が、電源電圧側から第２の分圧抵抗器３２、第１の分圧抵抗器３１の順に直列接続されて設けられており、相互の接続点は、演算増幅器１８の非反転入力端子に接続されたものとなっている。
【００２５】
演算増幅器１８の出力端子には、ＮＰＮ型の第７のトランジスタのベースが接続される一方、演算増幅器１８の反転入力端子には、第７のトランジスタ１７のエミッタが接続されると共に、反転入力端子とグランドとの間には、エミッタ抵抗器（図１においては「Ｒ１０」と表記）３０が接続されている。
そして、第７のトランジスタ１７のコレクタは、先の第２のカレントミラー回路５２を構成するＰＮＰ型の第６のトランジスタ１６のコレクタに接続されたものとなっている。
【００２６】
次に、かかる構成における動作について説明する。
まず、電流源回路１０１に流れる電流Ｉは、第１及び第２の分圧抵抗器３１，３２によって電源電圧ＶＣＣを分圧して得られる分圧電圧とエミッタ抵抗器３０との大きさによって定まるもので、具体的には、Ｉ＝Ｒ１１×ＶＣＣ／｛Ｒ１０×（Ｒ１１＋Ｒ１２）｝となる。
ここで、Ｒ１０は、便宜的に、エミッタ抵抗器３０の抵抗値、Ｒ１１は、第１の分圧抵抗器３１の抵抗値、Ｒ１２は、第２の分圧抵抗器３２の抵抗値であるとする。
【００２７】
この電流Ｉは、第２のカレントミラー回路５２によって、第１のカレントミラー回路５１の第４のトランジスタ１４へミラーされ、第１のカレントミラー回路５１においては、第４のトランジスタ１４から第３のトランジスタ１３へミラーされて第３のトランジスタ１３のコレクタ電流となる。
【００２８】
一方、クリップ回路２１２の動作範囲の上限値Ｖｕと下限値Ｖｂは、上述した電流源回路１０１の電流Ｉと、抵抗器２７，２８とによって定まるものとなっており、具体的には、上限値Ｖｕは、Ｖｕ＝（Ｒ１１×Ｒ７）×ＶＣＣ／｛Ｒ１０×（Ｒ１１＋Ｒ１２）｝と定まる。また、下限値Ｖｂは、Ｖｂ＝（Ｒ１１×Ｒ８）×ＶＣＣ／｛Ｒ１０×（Ｒ１１＋Ｒ１２）｝と定まるものとなっている。
このように、本発明の実施の形態におけるクリップ回路２１２は、動作範囲の決定要素に電源電圧を含み、動作範囲は電源電圧依存性を有するものとなっている。
【００２９】
したがって、電源電圧ＶＣＣを上げるとクリップ回路２１２の動作範囲も拡大することが出来るため、従来と異なり、映像信号出力回路に用いられるコンデンサ容量を小さくすることが可能となる。すなわち、図１においては、図示を省略してあるが、図４に示された従来回路で言えば、リファレンス回路２１１のコンデンサＣ１や、出力段のコンデンサＣ３を従来に比してより小さい値とすることが可能となるものである。
【００３０】
また、クリップ回路２１２の上限値Ｖｕ、下限値Ｖｂは、上述のように、クリップ回路２１２の抵抗器２７，２８と、電流源回路１０１の第１及び第２の分圧抵抗器３１，３２を用いて決定することができるので、これらを全て同一種類の抵抗器で構成すると、温度特性がほぼ同一となり、抵抗ばらつきを相殺することができ、その結果、クリップ回路２１２の動作範囲を電源電圧のみに依存させることが可能となる。
【符号の説明】
【００３１】
５１…第１のカレントミラー回路
５２…第２のカレントミラー回路
５３…電圧・電流変換回路
１０１…電流源回路
２０１…出力回路
２０２…サグ補正回路
２１０…積分回路
２１１…リファレンス回路
２１２…クリップ回路
【技術分野】
【０００１】
本発明は、映像信号出力回路に係り、特に、サグ補正回路や出力回路に用いられるコンデンサの容量の小型化等を図ったものに関する。
【背景技術】
【０００２】
従来、映像信号を出力する回路としては、例えば、図２に示された構成のものが一般的である。
すなわち、この図２に示された映像信号出力回路は、演算増幅器２と、コンデンサＣ３と抵抗器Ｒ９とから構成されたハイパスフィルタ４１とを有してなり、電圧フォロアとして作用するよう接続された演算増幅器２から出力された映像信号は、そのＡＣ成分のみがハイパスフィルタ４１により抽出され、出力されるようになっている。
【０００３】
かかる構成において、コンデンサＣ３と抵抗器Ｒ９とで定められるカットオフ周波数を、何らかの都合により、信号の通過帯域に設定できない場合があるが、この場合、図３（ａ）に示されたような信号を演算増幅器２に入力すると、ハイパスフィルタ４１を介した出力信号は、図３（ｂ）に示されたように積分波形となり、信号の頂部が傾斜したいわゆるサグが発生する。なお、図３（ｂ）において、符号Ｉ１が付された期間は、映像信号同期（２５６Ｈ期間）を、符号Ｉ２が付された期間は、帰線期間を、符号Ｉ３が付された期間は、水平同期信号部を、それぞれ示している。
【０００４】
このような不都合を回避するため、通常、映像出力回路には、サグ補正回路が組み込まれることが多く、例えば、特許文献１等において種々のものが提案されている。
図４には、かかるサグ補正回路の代表的な従来回路構成例が示されており、以下、同図を参照しつつ、かかる回路について説明する。
【０００５】
サグ補正回路２０２は、積分回路（図４においては「ＩＮＴ」と表記）２１０と、リファレンス回路（図４においては「ＲＥＦ」と表記）２１１と、クリップ回路（図４においては「ＣＬＰ」と表記）２１２Ａとに大別されてなり、出力回路２０１の入力段側に設けられ、映像信号は、サグ補正回路２０２を介して出力回路２０１の入力段に入力されるようになっている。
積分回路２１０は、入力された映像信号を積分するよう構成されてなるものである。クリップ回路２１２は、映像信号の中心電圧を、リファレンス回路２１１により得られた所定電圧にクリップするよう構成されてなるものである。
なお、図４において、符号４、３がそれぞれ付された構成要素は、バッファである。
【０００６】
かかる構成において、積分回路２１０の入力点ａ（図４参照）に図５（ａ）に示された映像信号が入力されると、増幅器１の非反転入力端子側の点ｂには、図５（ｂ）に示されたような積分波形が生ずることとなる。
この積分波は、増幅器１による増幅作用を受けることにより、図５（ｃ）に示されたような、いわゆる脈動を有する信号となり、サグ補正回路２０２の出力信号として出力回路２０１に入力されることとなる。
そして、出力回路２０１からは、先に述べたハイパスフィルタ４１の作用により、図５（ｄ）に示されたようにサグが補正された、もとの映像信号と同等の信号が出力されるようになっている。
【０００７】
なお、かかる回路においては、サグを精度高く補正するため、通常、Ｃ３とＲ９によるハイパスフィルタ４１のカットオフ周波数と、リファレンス回路２１１内のＣ１とＲ５によるハイパスフィルタのカットオフ周波数は、同一に設定されている。
【０００８】
また、かかるサグ補正回路２０２のダイナミックレンジは、クリップ回路２１２Ａの電流源５に直列接続された抵抗器Ｒ７，Ｒ８によって決定されるものとなっている。
また、図５（ｃ）におけるＶ１、Ｖ２は、クリップ回路２１２Ａによる積分回路２１０の出力に対するクリップ動作における上限値圧、下限電圧である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１８４０５６号公報（第３−４頁、図１−図５）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図４に示されたような従来回路において、クリップ回路２１２Ａは、映像信号の輝度変動時に出力波形のレベル変動を制限できるため、出力回路２０１は、より少ないダイナミックレンジで動作可能となるが、Ｃ１とＲ５、Ｃ３とＲ９のそれぞれの値を小さくするために電源電圧を上げて、出力回路２０１や積分回路２１０のダイナミックレンジを広げても、Ｖ１、Ｖ２が電流源５と抵抗器Ｒ７，Ｒ８で決定された固定電圧のため、クリップ回路２１２Ａで定められたダイナミックレンジによって制限されてしまい、Ｃ１、Ｃ３を小さくできないという問題があった。
【００１１】
本発明は、上記実状に鑑みてなされたもので、サグ補正回路を備える映像出力回路に用いられるコンデンサ容量の小型化、クリップ回路の動作範囲の抵抗ばらつき依存性の低減を可能とする映像出力回路を提供するものである。
【課題を解決するための手段】
【００１２】
上記本発明の目的を達成するため、本発明に係る映像出力回路は、
入力された映像信号を積分する積分回路と、前記映像信号の中心電圧を所定電圧にクリップするクリップ回路と、前記所定電圧を生成し、前記クリップ回路へ出力するリファレンス回路と、前記積分回路の出力信号を外部へ出力する出力回路とを具備してなる映像信号出力回路であって、
前記クリップ回路は、電源電圧とグランドとの間に第１及び第２のトランジスタがプッシュプル接続されると共に、一端が相互に接続された第１及び第２の抵抗器が設けられ、前記第１のトランジスタのベースに前記第１の抵抗器の他端が接続されて電源電圧が印加可能とされ、前記第２のトランジスタのベースに前記第２の抵抗器の他端が接続されると共に、当該接続点とグランドとの間に電流源回路が設けられてなり、
前記電流源回路は、前記クリップ回路に接続された第１のカレントミラー回路と、前記第１のカレントミラー回路に接続された第２のカレントミラー回路と、前記第２のカレントミラー回路に接続された電圧・電流変換回路とを具備してなり、前記電圧・電流変換回路により得られた電流が、前記第２及び第１のカレントミラー回路を介して、前記クリップ回路に供給せしめられるよう構成されてなるものである。
かかる構成において、電流源回路の第１のカレントミラー回路は、第３及び第４のトランジスタを有してなり、前記第３及び第４のトランジスタは相互にベースが接続され、前記第３のトランジスタのコレクタが前記第２のトランジスタのベースに接続される一方、前記第４のトランジスタは、ベースとコレクタとが相互に接続され、前記第３及び第４のトランジスタのエミッタは共にグランドに接続され、
前記第２のカレントミラー回路は、第５及び第６のトランジスタを有してなり、前記第５及び第６のトランジスタは相互にベースが接続され、前記第５のトランジスタのコレクタは、前記第４のトランジスタのコレクタに接続される一方、前記第６のトランジスタは、ベースとコレクタとが相互に接続され、前記第５及び第６のトランジスタのコレクタには共に電源電圧が印加され、
前記電圧・電流変換回路は、電源電圧とグランドとの間に直列接続されて第１及び第２の分圧抵抗器が設けられ、前記第１及び第２の分圧抵抗器の相互の接続点は、演算増幅器の非反転入力端子に接続され、前記演算増幅器の出力端子は、第７のトランジスタのベースに接続され、前記第７のトランジスタのエミッタは、エミッタ抵抗器を介してグランドに接続されると共に、前記演算増幅器の反転入力端子に接続される一方、前記第７のトランジスタのコレクタは、前記第６のトランジスタのコレクタに接続されてなるものが好適である。
【発明の効果】
【００１３】
本発明によれば、クリップ回路を、その動作範囲が電源電圧依存性を有するよう構成したので、電源電圧を上げることによるクリップ回路の動作範囲の拡大が容易であり、そのため、出力回路などで用いられるコンデンサ容量を小さくすることができるという効果を奏するものである。
また、クリップ回路の抵抗器と電流源回路の抵抗器を同じ種類の抵抗器とすることで、その特性が同一となり、抵抗ばらつきが相殺でき、クリップ回路の動作範囲を電源電圧のみに依存させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における映像信号出力回路を構成するクリップ回路の回路図である。
【図２】サグ補正回路を有しない従来の映像信号出力回路の回路構成例を示す構成図である。
【図３】図２に示された映像信号出力回路の入出力信号の波形図であり、図３（ａ）は入力される映像信号の波形図、図３（ｂ）は映像信号出力回路の出力信号の波形図である。
【図４】サグ補正回路を備えた従来の映像信号出力回路の回路構成例を示す回路図である。
【図５】図４に示された従来回路の主要部における信号波形を示す波形図であって、図５（ａ）は入力される映像信号の波形図、図５（ｂ）は積分回路を構成する演算増幅器の非反転入力端子における波形図、図５（ｃ）は積分回路の積分用コンデンサＣ２における波形図、図５（ｄ）は映像信号出力回路の出力信号の波形図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態における映像信号出力回路は、例えば、図４に示された従来構成のものを前提としており、特に、図４におけるクリップ回路２１２Ａの電流源５に代えて、後述する構成を有してなる電流源回路１０１を用いたものであり、図１においては、かかる本発明の実施の形態におけるクリップ回路２１２が示されており、他の回路部分、すなわち、図４に示された積分回路２０２、リファレンス回路２１１、出力回路２０１については、図示を省略し、図面の簡潔化を図ったものとなっている。
【００１６】
したがって、以下の説明においては、電流源回路１０１を有するクリップ回路２１２を中心に説明することとする。
以下、具体的に説明すれば、まず、クリップ回路２１２は、プッシュプル接続された第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）１１，１２と、抵抗器（図１においては、それぞれ「Ｒ７」、「Ｒ８」と表記）２７，２８と、後述する電流源回路１０１とを主たる構成要素として構成されたものとなっている。
【００１７】
ＮＰＮ型の第１のトランジスタ１１とＰＮＰ型の第２のトランジスタ１２は、各々のエミッタ同士が接続されて、クリップ回路２１２の出力端とされる一方、第１のトランジスタ１１のべースと第２のトランジスタ１２のベースとの間には、抵抗器２７，２８が直列接続されており、この相互の接続点には、リファレンス回路２１１（図４参照）から映像信号（ＡＰＬ）の中心電圧が印加されるものとなっている。
なお、第１のトランジスタ１１のコレクタは、所定の電源電圧が印加される一方、第２のトランジスタ１２のコレクタは、所定の電圧、例えば、グランド電位に保持されるものとなっている。
【００１８】
また、抵抗器２７の他方の端部、すなわち、抵抗器２８と接続された端部と反対側の端部には、所定の電源電圧が印加されるようになっている一方、抵抗器２８の端部、すなわち、抵抗器２７と接続された端部と反対側の端部は、次述する電流源回路１０１を構成する第３のトランジスタ（図１においては「Ｑ３」と表記）１３のコレクタに接続されたものとなっている。
【００１９】
電流源回路１０１は、第１及び第２のカレントミラー回路５１，５２と、電圧・電流変換回路５３とに大別されて構成されたものとなっている。
第１のカレントミラー回路５１は、ＮＰＮ型の第３のトランジスタ１３と第４のトランジスタ（図１においては「Ｑ４」と表記）１４とから構成されたものとなっている。すなわち、第３及び第４のトランジスタ１３，１４は、ベースが相互に接続されると共に、第４のトランジスタ１４は、ベースとコレクタとが接続されて、いわゆるダイオード接続状態となっている。
【００２０】
そして、第３及び第４のトランジスタ１３，１４のエミッタは、共にグランドに接続される一方、第３のトランジスタ１３のコレクタは、先に述べたように第２のトランジスタ１２のベースと抵抗器２８の接続点に接続され、第４のトランジスタ１４のコレクタは、第２のカレントミラー回路５２を構成する第５のトランジスタ（図１においては「Ｑ５」と表記）１５のコレクタに接続されたものとなっている。
【００２１】
第２のカレントミラー回路５２は、ＰＮＰ型の第５のトランジスタ１５と第６のトランジスタ（図１においては「Ｑ６」と表記）１６とから構成されたものとなっている。すなわち、第５及び第６のトランジスタ１５，１６は、ベースが相互に接続されると共に、第６のトランジスタ１６は、ベースとコレクタとが接続されて、いわゆるダイオード接続状態となっている。
【００２２】
そして、第５及び第６のトランジスタ１５，１６のコレクタには、共に電源電圧ＶＣＣが印加されるようになっている一方、第５のトランジスタ１５のコレクタは、上述した第１のカレントミラー回路５１を構成する第４のトランジスタ１４のコレクタに接続されたものとなっている。
【００２３】
電圧・電流変換回路５３は、第１及び第２の分圧抵抗器（図１においては、それぞれ「Ｒ１１」、「Ｒ１２」と表記）３１，３２と、演算増幅器１８と、ＮＰＮ型の第７のトランジスタ（図１においては「Ｑ７」と表記））１７を主たる構成要素として、第１及び第２の分圧抵抗器３１，３２によって得られた分圧電圧を演算増幅器１８と第７のトランジスタ１７により電流に変換して出力するよう構成されてなるものである。
【００２４】
以下、具体的に説明すれば、まず、電源電圧ＶＣＣとグランドとの間に第１の分圧抵抗器３１と第２の分圧抵抗器３２が、電源電圧側から第２の分圧抵抗器３２、第１の分圧抵抗器３１の順に直列接続されて設けられており、相互の接続点は、演算増幅器１８の非反転入力端子に接続されたものとなっている。
【００２５】
演算増幅器１８の出力端子には、ＮＰＮ型の第７のトランジスタのベースが接続される一方、演算増幅器１８の反転入力端子には、第７のトランジスタ１７のエミッタが接続されると共に、反転入力端子とグランドとの間には、エミッタ抵抗器（図１においては「Ｒ１０」と表記）３０が接続されている。
そして、第７のトランジスタ１７のコレクタは、先の第２のカレントミラー回路５２を構成するＰＮＰ型の第６のトランジスタ１６のコレクタに接続されたものとなっている。
【００２６】
次に、かかる構成における動作について説明する。
まず、電流源回路１０１に流れる電流Ｉは、第１及び第２の分圧抵抗器３１，３２によって電源電圧ＶＣＣを分圧して得られる分圧電圧とエミッタ抵抗器３０との大きさによって定まるもので、具体的には、Ｉ＝Ｒ１１×ＶＣＣ／｛Ｒ１０×（Ｒ１１＋Ｒ１２）｝となる。
ここで、Ｒ１０は、便宜的に、エミッタ抵抗器３０の抵抗値、Ｒ１１は、第１の分圧抵抗器３１の抵抗値、Ｒ１２は、第２の分圧抵抗器３２の抵抗値であるとする。
【００２７】
この電流Ｉは、第２のカレントミラー回路５２によって、第１のカレントミラー回路５１の第４のトランジスタ１４へミラーされ、第１のカレントミラー回路５１においては、第４のトランジスタ１４から第３のトランジスタ１３へミラーされて第３のトランジスタ１３のコレクタ電流となる。
【００２８】
一方、クリップ回路２１２の動作範囲の上限値Ｖｕと下限値Ｖｂは、上述した電流源回路１０１の電流Ｉと、抵抗器２７，２８とによって定まるものとなっており、具体的には、上限値Ｖｕは、Ｖｕ＝（Ｒ１１×Ｒ７）×ＶＣＣ／｛Ｒ１０×（Ｒ１１＋Ｒ１２）｝と定まる。また、下限値Ｖｂは、Ｖｂ＝（Ｒ１１×Ｒ８）×ＶＣＣ／｛Ｒ１０×（Ｒ１１＋Ｒ１２）｝と定まるものとなっている。
このように、本発明の実施の形態におけるクリップ回路２１２は、動作範囲の決定要素に電源電圧を含み、動作範囲は電源電圧依存性を有するものとなっている。
【００２９】
したがって、電源電圧ＶＣＣを上げるとクリップ回路２１２の動作範囲も拡大することが出来るため、従来と異なり、映像信号出力回路に用いられるコンデンサ容量を小さくすることが可能となる。すなわち、図１においては、図示を省略してあるが、図４に示された従来回路で言えば、リファレンス回路２１１のコンデンサＣ１や、出力段のコンデンサＣ３を従来に比してより小さい値とすることが可能となるものである。
【００３０】
また、クリップ回路２１２の上限値Ｖｕ、下限値Ｖｂは、上述のように、クリップ回路２１２の抵抗器２７，２８と、電流源回路１０１の第１及び第２の分圧抵抗器３１，３２を用いて決定することができるので、これらを全て同一種類の抵抗器で構成すると、温度特性がほぼ同一となり、抵抗ばらつきを相殺することができ、その結果、クリップ回路２１２の動作範囲を電源電圧のみに依存させることが可能となる。
【符号の説明】
【００３１】
５１…第１のカレントミラー回路
５２…第２のカレントミラー回路
５３…電圧・電流変換回路
１０１…電流源回路
２０１…出力回路
２０２…サグ補正回路
２１０…積分回路
２１１…リファレンス回路
２１２…クリップ回路
【特許請求の範囲】
【請求項１】
入力された映像信号を積分する積分回路と、前記映像信号の中心電圧を所定電圧にクリップするクリップ回路と、前記所定電圧を生成し、前記クリップ回路へ出力するリファレンス回路と、前記積分回路の出力信号を外部へ出力する出力回路とを具備してなる映像信号出力回路であって、
前記クリップ回路は、電源電圧とグランドとの間に第１及び第２のトランジスタがプッシュプル接続されると共に、一端が相互に接続された第１及び第２の抵抗器が設けられ、前記第１のトランジスタのベースに前記第１の抵抗器の他端が接続されて電源電圧が印加可能とされ、前記第２のトランジスタのベースに前記第２の抵抗器の他端が接続されると共に、当該接続点とグランドとの間に電流源回路が設けられてなり、
前記電流源回路は、前記クリップ回路に接続された第１のカレントミラー回路と、前記第１のカレントミラー回路に接続された第２のカレントミラー回路と、前記第２のカレントミラー回路に接続された電圧・電流変換回路とを具備してなり、前記電圧・電流変換回路により得られた電流が、前記第２及び第１のカレントミラー回路を介して、前記クリップ回路に供給せしめられるよう構成されてなることを特徴とする映像信号出力回路。
【請求項２】
前記電流源回路の第１のカレントミラー回路は、第３及び第４のトランジスタを有してなり、前記第３及び第４のトランジスタは相互にベースが接続され、前記第３のトランジスタのコレクタが前記第２のトランジスタのベースに接続される一方、前記第４のトランジスタは、ベースとコレクタとが相互に接続され、前記第３及び第４のトランジスタのエミッタは共にグランドに接続され、
前記第２のカレントミラー回路は、第５及び第６のトランジスタを有してなり、前記第５及び第６のトランジスタは相互にベースが接続され、前記第５のトランジスタのコレクタは、前記第４のトランジスタのコレクタに接続される一方、前記第６のトランジスタは、ベースとコレクタとが相互に接続され、前記第５及び第６のトランジスタのコレクタには共に電源電圧が印加され、
前記電圧・電流変換回路は、電源電圧とグランドとの間に直列接続されて第１及び第２の分圧抵抗器が設けられ、前記第１及び第２の分圧抵抗器の相互の接続点は、演算増幅器の非反転入力端子に接続され、前記演算増幅器の出力端子は、第７のトランジスタのベースに接続され、前記第７のトランジスタのエミッタは、エミッタ抵抗器を介してグランドに接続されると共に、前記演算増幅器の反転入力端子に接続される一方、前記第７のトランジスタのコレクタは、前記第６のトランジスタのコレクタに接続されてなることを特徴とする映像信号出力回路。
【請求項３】
前記クリップ回路の第１及び第２の抵抗器と前記電圧・電流変換回路の第１及び第２の分圧抵抗器は、ほぼ同一の温度特性を有してなるものであることを特徴とする請求項２記載の映像信号出力回路。
【請求項１】
入力された映像信号を積分する積分回路と、前記映像信号の中心電圧を所定電圧にクリップするクリップ回路と、前記所定電圧を生成し、前記クリップ回路へ出力するリファレンス回路と、前記積分回路の出力信号を外部へ出力する出力回路とを具備してなる映像信号出力回路であって、
前記クリップ回路は、電源電圧とグランドとの間に第１及び第２のトランジスタがプッシュプル接続されると共に、一端が相互に接続された第１及び第２の抵抗器が設けられ、前記第１のトランジスタのベースに前記第１の抵抗器の他端が接続されて電源電圧が印加可能とされ、前記第２のトランジスタのベースに前記第２の抵抗器の他端が接続されると共に、当該接続点とグランドとの間に電流源回路が設けられてなり、
前記電流源回路は、前記クリップ回路に接続された第１のカレントミラー回路と、前記第１のカレントミラー回路に接続された第２のカレントミラー回路と、前記第２のカレントミラー回路に接続された電圧・電流変換回路とを具備してなり、前記電圧・電流変換回路により得られた電流が、前記第２及び第１のカレントミラー回路を介して、前記クリップ回路に供給せしめられるよう構成されてなることを特徴とする映像信号出力回路。
【請求項２】
前記電流源回路の第１のカレントミラー回路は、第３及び第４のトランジスタを有してなり、前記第３及び第４のトランジスタは相互にベースが接続され、前記第３のトランジスタのコレクタが前記第２のトランジスタのベースに接続される一方、前記第４のトランジスタは、ベースとコレクタとが相互に接続され、前記第３及び第４のトランジスタのエミッタは共にグランドに接続され、
前記第２のカレントミラー回路は、第５及び第６のトランジスタを有してなり、前記第５及び第６のトランジスタは相互にベースが接続され、前記第５のトランジスタのコレクタは、前記第４のトランジスタのコレクタに接続される一方、前記第６のトランジスタは、ベースとコレクタとが相互に接続され、前記第５及び第６のトランジスタのコレクタには共に電源電圧が印加され、
前記電圧・電流変換回路は、電源電圧とグランドとの間に直列接続されて第１及び第２の分圧抵抗器が設けられ、前記第１及び第２の分圧抵抗器の相互の接続点は、演算増幅器の非反転入力端子に接続され、前記演算増幅器の出力端子は、第７のトランジスタのベースに接続され、前記第７のトランジスタのエミッタは、エミッタ抵抗器を介してグランドに接続されると共に、前記演算増幅器の反転入力端子に接続される一方、前記第７のトランジスタのコレクタは、前記第６のトランジスタのコレクタに接続されてなることを特徴とする映像信号出力回路。
【請求項３】
前記クリップ回路の第１及び第２の抵抗器と前記電圧・電流変換回路の第１及び第２の分圧抵抗器は、ほぼ同一の温度特性を有してなるものであることを特徴とする請求項２記載の映像信号出力回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１８７１２１（Ｐ２０１０−１８７１２１Ａ）
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願番号】特願２００９−２８８７５（Ｐ２００９−２８８７５）
【出願日】平成２１年２月１０日（２００９．２．１０）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願日】平成２１年２月１０日（２００９．２．１０）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]