液晶ディスプレイのゲート制御信号の生成方法及び装置
【課題】フレキシブルプリント回路基板の枚数を削減したCOGLCDと,そのLCDについての伝送方法および,フレキシブルプリント回路基板の枚数を削減するためのゲート制御信号の生成方法を提供する。
【解決手段】画素のアレイを有するパネルと、イメージデータ及びソース制御信号を出力するタイミングコントローラと、一連のソースドライバと、ゲートドライバとを備える液晶ディスプレイが開示される。複数のソースドライバのうちの1つのソースドライバは、少なくとも1つのソース制御信号を参照することによってゲート制御信号を生成してゲートドライバへと送信するように選択される。これにより、ゲートドライバは、ソースドライバとともに、パネルの画素を駆動することができる。
【解決手段】画素のアレイを有するパネルと、イメージデータ及びソース制御信号を出力するタイミングコントローラと、一連のソースドライバと、ゲートドライバとを備える液晶ディスプレイが開示される。複数のソースドライバのうちの1つのソースドライバは、少なくとも1つのソース制御信号を参照することによってゲート制御信号を生成してゲートドライバへと送信するように選択される。これにより、ゲートドライバは、ソースドライバとともに、パネルの画素を駆動することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、液晶ディスプレイに関し、特に、チップオンガラスの液晶ディスプレイに関する。この特許出願は、2006年3月10日に出願された特願2006−065648号の分割出願であって、2005年3月11日に出願された台湾特許出願(出願番号094107564)の利益を享受するものであって、その内容は、引用することによってここに組み込まれる。
【背景技術】
【0002】
液晶ディスプレイ(liquid crystal display;LCD)は、CRTモニタと比較して、軽量さ、フラットさ、及び低放射であることに起因して、コンピュータモニタやテレビにおいて、ますますポピュラーなものとなっている。製造業者は、色やコントラストや明るさ等のLCDの表示品質を改善することに加えて、コストと製造時間とを削減するために製造プロセスを改善しようとしている。
【0003】
LCDは、液晶パネルを駆動するために、タイミングコントローラと、ソースドライバと、少なくとも1つのゲートドライバとを含む。従来では、タイミングコントローラは、コントロールプリント回路基板上に溶接され、ソースドライバは、X基板上に溶接され、ゲートドライバは、Y基板上に溶接される。コントロールプリント回路基板は、フレキシブルプリント回路基板(flexible printed circuit boards;FPCs)を介してX基板に接続し、X基板とY基板は、それぞれ、他のFPCを介して液晶パネルに接続する。したがって、従来のLCDは、パネルに接続されるように少なくとも3枚の基板を必要とし、その結果、製造プロセスは、複雑となる。製造プロセスを簡便化するために、チップオンガラス(chip-on-glass;COG)LCDが開発されている。
【0004】
図1は、従来のCOG LCDの図である。COG LCDは、パネル110と、複数のソースドライバ112と、少なくとも1つのゲートドライバ114と、プリント回路基板120と、複数のフレキシブルプリント回路基板130とを含む。ソースドライバ112及びゲートドライバ114は、パネル110のガラス基板上に配設され、フレキシブルプリント回路基板130を介して電気的にプリント回路基板120に接続される。タイミングコントローラ(図1には図示していない)は、プリント回路基板120上に配設され、ソースドライバ112及びゲートドライバ114にイメージデータ及び制御信号を出力する。COG LCDにおいては、3枚の基板の代わりに、1枚の基板(PCB120)のみが、FPC130を介してパネル110に接続するために必要とされる。したがって、製造プロセスは、簡便とされる。
【0005】
しかしながら、COG LCDの製造プロセスは、上述した図1における具体例においてはフレキシブルプリント回路基板の枚数が11であるように、複数のフレキシブルプリント回路基板が必要であることから、まだ十分には簡便ではない。フレキシブルプリント基板は、液晶パネルとの複数の接点を必要とし、これにより、電気的な接触不良の可能性は増加する。
【発明の概要】
【課題を解決するための手段】
【0006】
したがって、フレキシブルプリント回路基板の枚数を削減したCOG LCDを提供すること、及びそのLCDについての伝送方法を提供することが本発明の目的である。
【0007】
また、フレキシブルプリント回路基板の枚数を削減するためのゲート制御信号の生成方法を提供することが本発明の他の目的である。
【0008】
さらに、COG LCDのソースドライバの識別子と、その識別方法を提供することが本発明の他の目的である。
【0009】
さらにまた、タイミングコントローラからイメージデータ及び制御信号を一方向又は双方向伝送するためのソースドライバを提供することが本発明の他の目的である。
【0010】
伝送路数を1又は制限数まで削減し、フレキシブルプリント回路基板の枚数を削減するパケットによる制御信号の伝送方法を提供することが本発明の他の目的である。
【0011】
COG LCDの消費電力を抑制する電力マネジメント方法を提供することが本発明の他の目的である。
【0012】
本発明は、パネルと、タイミングコントローラと、複数のソースドライバと、少なくとも1つのゲートドライバとを備える液晶ディスプレイを提供することによって上述した目的を達成する。パネルは、マトリクス状に配置された画素を有する。タイミングコントローラは、イメージデータ及びソース制御信号を出力する。複数のソースドライバは、連続的に接続されており、1つのソースドライバは、ソース制御信号を参照することによってゲート制御信号を生成するように選択される。ゲートドライバは、ソースドライバとともに、ゲート制御信号にしたがって、パネルを駆動する。
【0013】
本発明は、液晶ディスプレイのゲート制御信号の生成方法を提供することによって上述した目的を達成する。この方法は、まず、複数のソースドライバにイメージデータ及びソース制御信号を提供する。次に、複数のソースドライバのうちの1つのソースドライバは、ゲートドライバ及びソースドライバによってパネルを駆動するためのソース制御信号を参照することによってゲートドライバにゲート制御信号を生成するように選択される。
【0014】
本発明の他の目的、特徴、及び利点は、望ましいものの限定されることはない具体例についての以下の詳細な記述から明らかとなるであろう。以下の記述は、添付した図面を参照してなされる。
【図面の簡単な説明】
【0015】
【図1】図1は、従来のCOG LCDの図である。
【図2(A)】図2(A)は、本発明の望ましい具体例によるチップオンガラス(COG)液晶ディスプレイ(LCD)の図である。
【図2(B)】図2(B)は、本発明の望ましい他の具体例によるCOG LCDの図である。
【図3】図3は、LCDのソースドライバ及びゲートドライバの制御信号の図である。
【図4】図4は、制御パケットのフォーマット図である。
【図5(A)】図5(A)は、本発明の望ましい具体例によるソースドライバの図である。
【図5(B)】図5(B)は、図5(A)における波形生成器のブロック図である。
【図5(C)】図5(C)は、図5(B)におけるID認識器のブロック図である。
【図5(D)】図5(D)は、制御信号POLの波形図である。
【図5(E)】図5(E)は、制御信号TPの波形図である。
【図6(A)】図6(A)は、節電のための収束伝送方法のフローチャートである。
【図6(B)】図6(B)は、節電のための発散伝送方法のフローチャートである。
【発明を実施するための形態】
【0016】
図2(A)は、本発明の望ましい具体例によるチップオンガラス(chip-on-glass;COG)液晶ディスプレイ(liquid crystal display;LCD)の図である。LCD200は、パネル210と、複数のソースドライバ(S/D)212(1)〜212(10)と、少なくとも1つのゲートドライバ214と、プリント回路基板220と、フレキシブルプリント回路基板(flexible printed circuit board;FPC)230,232とを含む。ソースドライバ212及びゲートドライバ214は、チップオンガラス技術によってパネル210のガラス基板上に配設されている。タイミングコントローラ225は、フレキシブルプリント回路基板230,232を介してソースドライバ212(3),212(8)のそれぞれにイメージデータ及び制御信号の双方を出力するためにプリント回路基板220上に配設されている。ガラス基板上のワイヤを介して、ソースドライバ212(3)は、隣接するソースドライバ212(1),212(2),212(4),212(5)に対してイメージデータ及び制御信号を送信し、ソースドライバ212(8)は、隣接するソースドライバ212(5),212(6),212(7),212(9),212(10)に対してイメージデータ及び制御信号を送信する。制御信号に基づいて、ゲートドライバ214に最も近い位置に配設されているソースドライバ212(1)等、ソースドライバのうちの1つは、ゲート制御信号Gをゲートドライバ214に生成することができる。ゲートドライバ214に最も近い位置に配設されているソースドライバを選択する理由は、それらの間のワイヤ長を削減して、ゲート制御信号Gの歪みと遅延とを効果的に減少させるためである。また、ソースドライバ212(1)に限定されるのではなく、他のソースドライバをゲート制御信号を生成するのに用いることができるのは、注目に値する。この具体例においては、LCDがイメージデータ及び制御信号を送信するためにガラス基板上に配設されたワイヤを用いることから、フレキシブルプリント回路基板の枚数は、2まで大幅に削減される。
【0017】
各ソースドライバ212は、第1の動作モードと第2の動作モードとを有する。ソースドライバ212(3)及びソースドライバ212(8)は、双方向伝送を実行するように第1の動作モードに設定される。すなわち、ソースドライバ212(3)及びソースドライバ212(8)は、それぞれ、タイミングコントローラ225からイメージデータ及び制御信号を受信し、それらを左右両側の隣接するソースドライバへと送信する。ソースドライバ212(3)を例としてとり上げると、当該ソースドライバ212(3)は、当該ソースドライバ212(3)の2つの側面に位置している隣接するソースドライバ212(2),212(4)の双方にイメージデータ及び制御信号を同時に送信することができる。ソースドライバ212(1),212(2),212(4)〜212(7),212(9),212(10)は、一方向伝送を実行するように第2の動作モードに設定され、タイミングコントローラ225に直接接続されない。すなわち、ソースドライバ212(1),212(2),212(4)〜212(7),212(9),212(10)は、それぞれ、右側(左側)のソースドライバからイメージデータ及び制御信号を受信し、それらを左側(右側)のソースドライバへと送信することができる。ソースドライバ212(2)を例としてとり上げると、右側のソースドライバ212(3)からイメージデータ及び制御信号を受信し、それらを左側のソースドライバ212(1)へと送信する。具体例において、LCD200は、10個のソースドライバと2枚のフレキシブルプリント回路基板230,232とを有する大画面モニタである。信号の歪みと遅延とが許容される限り、フレキシブルプリント回路基板の枚数は、2に限定されるものではない。
【0018】
具体例において、ソースドライバは、ソースドライバ212(1)〜212(5)を含む左側グループと、ソースドライバ212(6)〜212(10)を含む右側グループとに分割される。寄生容量及び抵抗によって生じる信号の歪みと遅延とを最小化することができるように、フレキシブルプリント回路基板230は、左側グループの中央のソースドライバ212(3)に接続し、フレキシブルプリント回路基板232は、右側グループの中央のソースドライバ212(8)に接続する。一方、ソースドライバはまた、3つ以上のグループに分割することもでき、各グループは、信号の歪みと遅延とが許容される限り、フレキシブルプリント回路基板を介して直接タイミングコントローラに接続する。
【0019】
図2(B)は、本発明の他の望ましい具体例によるCOG LCD250の図である。LCD250は、LCD200と比較して、パネル210の右側にゲートドライバ216をさらに含む。ゲートドライバ214,216は、ともに、それらの2つの側からパネル210を駆動する。LCD250の他の要素は、上述したものと同じである。
【0020】
図3は、LCDのソースドライバ及びゲートドライバの制御信号の図である。制御信号は、ゲート制御信号G及びソース制御信号Sを含む。ゲート制御信号Gは、フレームの開始を表すためのゲートドライバ開始信号STVと、ゲート線をイネーブルとするためのゲートクロック信号CPVと、ゲート線のイネーブル期間を定義するためのゲートドライバ出力イネーブル信号OEVとを含む。ソース制御信号Sは、水平ラインに関するデータの準備を開始するようにソースドライバに通知するためのソースドライバ開始信号STHと、データの受信を開始するためのデータイネーブル信号DEと、データ線への駆動電圧の出力を開始するための負荷信号TPと、極性の反転制御を行うための極性制御信号POLとを含む。
【0021】
ソースドライバ開始信号STHがアサートされると、ソースドライバ212は、データの受信準備を開始し、時間td1の経過後、タイミングコントローラ225がソースドライバ212にイメージデータの出力を開始するように、データイネーブル信号DEがアサートされる。ソースドライバ212は、極性制御信号POLによって指定された極性で駆動電圧を生成し、次に、負荷信号Tpにしたがって、駆動電圧をパネル210に出力する。
【0022】
従来のLCD100においては、制御信号がタイミングコントローラによって各ソースドライバ112及びゲートドライバ114へと直接出力される。従来の各制御信号は、送信するために少なくとも1本のワイヤを必要とするため、複数のワイヤが必要とされる。タイミングコントローラとソースドライバとゲートドライバとの間のワイヤには寄生容量及び抵抗があることから、制御信号は、容易に歪み、遅延する。
【0023】
本具体例においては、タイミングコントローラ225は、制御信号を制御ビットストリームCに統合し、それをワイヤによってソースドライバ212へと送信する。例えば、制御信号は、それぞれ制御信号に関連するイベントを表す複数の制御パケットにパケット化することができる。タイミングコントローラ225は、ターゲット識別子(target identification)によって制御パケットを受信する1つのソースドライバ212を指定することができる。例えば、ターゲット識別子は、各ソースドライバを特定する制御パケットに含まれる。ソースドライバ212は、制御パケットを受信した後に、制御パケットを復号して制御信号を生成することができる。したがって、制御信号を送信するのに必要なワイヤの本数は、本具体化において大幅に削減される。
【0024】
ソースドライバ212は、内部に識別子を有し、その識別子と制御パケットのターゲット識別子とを比較することにより、受信した制御パケットがそれ自身のもののためであるか否かを特定する。
【0025】
[制御ビットストリームの送信プロトコル]
従来、制御信号は、タイミングコントローラからソースドライバ/ゲートドライバへとワイヤによってそれぞれ送信される。ソースドライバ及びゲートドライバは、それぞれ、複数の制御信号を必要とするため、制御信号を送信するためのワイヤの本数は多くなる。したがって、従来のフレキシブルプリント回路基板におけるワイヤの本数も多い。その結果、従来の構造は、高コスト及び高品質のフレキシブルプリント回路基板を必要とする。タイミングコントローラとソースドライバ/ゲートドライバとの間のワイヤ長は、信号の遅延及び歪を被るほど長い。
【0026】
本具体例において、タイミングコントローラ225は、最小本数のワイヤで制御ビットストリームCをソースドライバへと送信する。制御ビットストリームCは、プルハイイベント(pull high event)やプルローイベント(pull low event)等、それぞれ1つの対応する制御信号のイベントを表す複数の制御パケットを含む。ソースドライバ212は、制御パケットを受信した後、それにしたがって、プルハイ又はプルローすることにより、対応する制御信号を生成する。
【0027】
図4は、制御パケットのフォーマット図である。制御パケットは、ヘッダフィールド310と、制御フィールド312及びデータフィールド314を含む制御項目とを含む。ヘッダフィールド310は、例えば0x11111等、パケットの開始を識別するための所定のパターンを記録する。制御フィールド312は、STHイベント、TPイベント、プルハイイベント、プルローイベント、初期化イベント等、イベントの種別を記録する。データフィールド314は、イベントのパラメータを記録する。
【0028】
本具体例において、各制御パケットは、16ビットである。デュアルエッジサンプリング(dual-edge sampling)によって制御パケットを受信する場合には、1つの制御パケットを読み出すのに8クロックを要する。すなわち、プルハイイベント及びプルローイベントによって生成された制御信号は、少なくとも8クロックのデュレーションについてハイレベルのままでなければならない。制御信号POL,CPV,STV,OEVは、それぞれ、プルハイイベント及びプルローイベントによって生成することができる。制御信号STH,TP等の8クロック未満のデュレーションを有する制御信号は、それぞれ、STHイベント及びTPイベントによって生成される。ソースドライバは、STHイベント/TPイベントの受信後、制御信号STH/TPを所定期間td2/tw1だけプルハイし、次に、当該制御信号STH/TPをプルローする。制御パケットを受信するためのサンプリング方法は、デュアルエッジサンプリングに限定されず、立ち上がりエッジサンプリング(rising-edge sampling)や立ち下がりエッジサンプリング(falling-edge sampling)もまた用いることができる。
【0029】
STHイベントを記録した制御フィールド312を有する制御パケットに関して、データフィールド314は、それについてターゲット識別子を記録する。例えば、ソースドライバ212(1)〜212(10)は、それぞれ、0x0001〜0x1010の識別子を内部に有する。ソースドライバは、STHイベントの制御パケットを受信した後、この制御パケットのターゲット識別子と内部の識別子とを比較し、比較結果が一致した場合には、制御信号STHをプルハイし、次に、期間td2の経過後に、当該制御信号STHをプルローする。
【0030】
図3から、制御信号TP,CPVが同時にプルハイされることから、TPイベントの制御パケットを受信した後、制御信号TP,CPVがプルハイされることがわかる。そして、制御信号TPは、期間tw1の経過後にプルローされ、制御信号CPVは、CPVのプルローイベントの制御パケットの受信後にプルローされる。
【0031】
制御信号POL,STV,OEVは、プルハイイベント及びプルローイベントによって生成される。プルハイイベントを記録した制御フィールド312を有する制御パケットに関して、そのデータフィールド314は、信号がプルハイされるように指定する。プルローイベントを記録した制御フィールド312を有する制御パケットに関して、そのデータフィールド314は、信号がプルローされるように指定する。
【0032】
初期化イベントを記録した制御フィールド312を有する制御パケットに関して、ソースドライバからのファン等、数種類の初期化を設定することができる。他の種類のイベントもまた、制御パケットによって表すことができる。
【0033】
本具体例において、制御ビットストリームCを送信するために最小本数のワイヤが必要とされ、タイミングコントローラとソースドライバとを接続するワイヤの本数は、大幅に削減され、回路のレイアウトは、簡便となり、安定性が高まる。さらに、制御ビットストリームCは、制御信号の一部のみを統合し、独立したワイヤにおいてそれぞれ送信される制御信号の他の部分をなくすことができる。全ての制御信号が制御ビットストリームに統合されるわけではないものの、ワイヤの本数は、なお削減することができる。
【0034】
[ソースドライバ]
図5(A)は、本発明の望ましい具体例によるソースドライバの図である。ソースドライバ212は、受信機410,412と、トランシーバ413,415と、バススイッチ422と、波形生成器420,421と、駆動ユニット434とを含む。トランシーバ413は、制御トランシーバ414と、データトランシーバ424とを含み、トランシーバ415は、制御トランシーバ416と、データトランシーバ426とを含む。
【0035】
バススイッチ422は、2つのスイッチSW1,SW2を含む。この具体例において、ソースドライバ212(3),212(8)が、第1の動作モードで動作するとき、バススイッチは、スイッチSW1,SW2をオフにするため、制御トランシーバ414,416は、互いに遮断され、データトランシーバ424,426は、互いに遮断される。したがって、受信機410によって受信された制御ビットストリームC1及びイメージデータD1は、それぞれ、制御トランシーバ414とデータトランシーバ424とに送信され、受信機410によって受信された制御ビットストリームC2及びイメージデータD2は、それぞれ、制御トランシーバ416とデータトランシーバ426とに送信される。
【0036】
この具体例において、ソースドライバ212(1),212(2),212(4)〜212(7),212(9),212(10)が、第2の動作モードで動作するとき、受信機410,412は、ディセーブルとされ、バススイッチは、スイッチSW1,SW2をオンにするため、トランシーバ413,415は、相互接続される。すなわち、データトランシーバ424,426は、互いに接続され、制御トランシーバ414,416は、互いに接続される。したがって、ソースドライバは、指定された送信方向に対応して次に隣接するソースドライバに受信された制御ビットストリーム及びイメージデータを送信することができる。
【0037】
波形生成器420,421は、それぞれ、STH(1),STH(2),POL(1),POL(2),TP(1),TP(2)等のソース制御信号Sを生成し、その結果、CPV(1),CPV(2),STV(1),STV(2),OEV(1),OEV(2)等のゲート制御信号Gを生成するために、制御ビットストリームC1,C2を受信する。ゲート制御信号Gは、ソースドライバのうちの1つによって生成される。図2(A)におけるLCD200においては、ゲートドライバ214に最も近い位置に配設されているソースドライバ212(1)等、ソースドライバのうちの1つがゲート制御信号Gを生成し、他のソースドライバ212は生成しない。図2(B)におけるLCD250においては、ゲートドライバ214,216にそれぞれ最も近い位置に配設されているソースドライバ212(1),212(10)等、2つのソースドライバがゲートドライバ214,216についてのゲート制御信号Gをそれぞれ生成し、他のソースドライバは生成しない。
【0038】
駆動ユニット434は、信号STHを受信すると、信号POLに対応してアナログの駆動電圧に変換するために、イメージデータDのラッチを開始し、次に、負荷信号TPを受信した後、パネル210へとアナログの駆動信号を送信する。
【0039】
ソースドライバ212(3)等の第1の動作モードのソースドライバにおいて、波形生成器420,421は、それぞれ、制御ビットストリームC1,C2をともに受信し、ソース制御信号Sとゲート制御信号Gとを生成する。ここで、制御ビットストリームC1,C2は、独立しており、イメージデータD1,D2は、独立している。一方、ソースドライバ212(2),212(4)等の第2の動作モードのソースドライバにおいて、制御ビットストリームC1は、制御ビットストリームC2であり、イメージデータD1は、イメージデータD2であるため、波形生成器420,421のうちの1つのみが、ソース制御信号Sとゲート制御信号Gとを生成するように駆動される。第2の動作モードのソースドライバにおいて、他方の波形生成器は、ディセーブルとされるか、省略されるか、又はソース制御信号Sとゲート制御信号Gとを生成するようになお駆動することができる。
【0040】
図5(B)は、図5(A)における波形生成器のブロック図である。各波形生成器420,421は、パーサ451と、ID認識器453と、信号生成器460と、初期化器470とを含む。パーサ451は、制御ビットストリームCを受信し、制御パケットの制御フィールド312及びデータフィールド314を含む制御項目を解析し、解析した制御項目をID認識器453、信号生成器460、又は初期化器470に供給する。この具体例におけるSTHイベントのように特定のイベントをともなう制御項目は、ID認識器453に供給され、プルハイイベント又はプルローイベントをともなう制御項目は、信号生成器460に設定され、初期化イベントをともなう制御項目は、初期化器470に供給される。
【0041】
図5(C)は、図5(B)におけるID認識器のブロック図である。ID認識器453は、比較器456を含む。各ソースドライバは、固有のチップ状の識別子IDpを有する。チップ状の識別子IDpは、例えば、ガラス基板上のソースドライバのピンをプルハイ又はプルローすることにより、それぞれ外部的に設定される。比較器456は、チップ状の識別子IDpと制御パケットから抽出されたターゲット識別子IDtとの比較が一致したとき、信号STHのトリガとなる。信号STHのデュレーションtd2は、比較器456において予め決定することができる。
【0042】
信号生成器460は、プルハイイベントをともなう制御項目を受信した後、対応する信号をプルハイする。プルハイされた信号のレベルは、信号生成器460がプルローイベントをともなう対応する制御項目を受信するまで維持される。例えば、制御信号POLを例としてとり上げる。図5(D)は、制御信号POLの波形図である。信号生成器460は、プルハイイベントHをともなう制御項目を受信すると、信号PHをプルハイし、プルローイベントLをともなう対応する制御項目を受信すると、信号PLをプルローする。信号PH,PLのカップリングが信号POLである。CPV,STV,OEV等の他の制御信号もまた、上述した手順によって生成される。
【0043】
波形生成器が制御パケットを読み出すに8クロック要するため、制御信号TP等のように、制御信号のハイレベルのデュレーションが8クロック未満である場合に、当該制御信号がプルハイイベント及びプルローイベントによって生成されるのは適切ではない。図5(E)は、制御信号TPの波形図である。信号生成器460は、制御信号TPのプルハイイベントHをともなう制御項目を受信すると信号THをプルハイし、次に、所定期間tw1だけ計数し、次に、信号TLをプルローする。信号TH,TLのカップリングが制御信号TPである。
【0044】
図3に示すように、STH,TP等のソース制御信号に応じて、ゲート制御信号Gもまた、生成することができる。信号CPVは、制御信号STHに応じて生成される。ソースドライバ212(1)の制御信号STHがアサートされると、そのカウンタが駆動し、期間td6の経過後に、信号CPVがプルハイされ、期間tw4の経過後に、信号CPVがプルローされる。また、信号STVは、制御信号STHに応じて生成される。ソースドライバ212(1)の制御信号STHがアサートされると、信号STVは、期間td7の経過後にプルハイされ、期間tw5の経過後にプルローされる。さらに、信号OEVは、制御信号STHに応じて生成される。ソースドライバ212(1)の制御信号STHがアサートされると、信号OEVは、期間td8の経過後にプルハイされ、期間w6の経過後にプルローされる。
【0045】
初期化器470は、初期化イベントをともなう制御項目を受信した後、対応するパラメータを設定するようにDC値を出力する。
【0046】
ソース制御信号は、従来の方法におけるようにタイミングコントローラではなく、ソースドライバ自身によって生成されることから、本具体例のソースドライバは、制御信号の減衰を低減することができる。
【0047】
さらに、ソースドライバは、ゲート制御信号を生成し、ガラス基板上のワイヤを介して直接ゲートドライバに供給することができるため、本具体例は、タイミングコントローラからゲートドライバへのワイヤの本数を削減することができる。送信ワイヤ長が削減することから、ゲート制御信号の品質は改善される。
【0048】
[電力マネジメント]
図6(A)は、節電のための収束伝送方法(convergent transmission method for power saving)のフローチャートである。図2(A)におけるソースドライバ212(1)〜212(5)を例としてとり上げる。まず、ステップS610において、タイミングコントローラ225から最も離れた位置に配設されているソースドライバ212(1),212(5)は、タイミングコントローラ225によってソースドライバを介して送信されたイメージデータを受信する。例えば、ソースドライバ212(1),212(5)のデータトランシーバ424,426についての電力が遮断され、節電モードに移行する。次に、ステップS612において、タイミングコントローラ225から最も離れた位置に配設されている駆動状態のソースドライバ212(2),212(4)は、イメージデータを受信し、例えば、ソースドライバ212(2),212(4)のデータトランシーバ424,426についての電力が遮断され、節電モードに移行する。次に、ステップS614において、ソースドライバ212(3)は、タイミングコントローラ225からイメージデータを受信し、節電モードに移行する。ここで、節電モードにおいては、ソースドライバの制御トランシーバ416,414についての電力が遮断されるべきではないことに注意すべきである。そして、ステップS616において、各ソースドライバ212(1)〜212(5)は、負荷信号TPを受信し、パネル210の駆動を開始するように駆動する。この伝送方法は、ソースドライバ212(6)〜212(10)にも適用することができる。
【0049】
図6(B)は、節電のための発散伝送方法(divergent transmission method for power saving)のフローチャートである。図2(A)におけるソースドライバ212(1)〜212(5)を例としてとり上げる。まず、ソースドライバ212(1)〜212(5)は、節電モードに移行する。次に、ステップS622において、タイミングコントローラ225から最も近い位置に配設されているソースドライバ212(3)は、当該タイミングコントローラ225によって送信されたイメージデータを受信するように駆動する。次に、ステップS624において、ソースドライバ212(2),212(4)は、イメージデータを受信するように駆動する。次に、ステップS626において、ソースドライバ212(1),212(5)は、イメージデータを受信するように駆動する。この伝送方法は、ソースドライバ212(6)〜212(10)にも適用することができる。
【0050】
節電モードにおいては、少なくともデータトランシーバ及び駆動ユニットについての電力を遮断することができる。消費電力を大きくする大きな電圧の揺れと高周波とを有するデータトランシーバは、イメージデータを送信する。したがって、節電の収束/発散伝送方法は、節電のために不要なデータ伝送を低減することができる。ソースドライバがなお制御ビットストリームを受信し、応答性よく駆動することができるように、当該ソースドライバの制御トランシーバについての電力を遮断すべきではない。
【0051】
収束伝送方法及び発散伝送方法は、同時に適用することができる。例えば、ソースドライバ212(1)〜212(3)は、収束伝送方法を用いることができ、ソースドライバ212(4)〜212(5)は、発散伝送方法を用いることができる。逆もまた同様である。
【0052】
本発明が、一例を介して、また望ましい具体例として記述されていた一方で、本発明は、これに限定されるものではないことは理解されるべきである。これに対して、本発明は、様々な変形例並びに同様の配置及び処理を包含するように意図されるべきである。したがって、添付した特許請求の範囲は、そのような変形例並びに同様の配置及び処理を全て包含するように、最も広い解釈として与えられるべきである。
【技術分野】
【0001】
本発明は、液晶ディスプレイに関し、特に、チップオンガラスの液晶ディスプレイに関する。この特許出願は、2006年3月10日に出願された特願2006−065648号の分割出願であって、2005年3月11日に出願された台湾特許出願(出願番号094107564)の利益を享受するものであって、その内容は、引用することによってここに組み込まれる。
【背景技術】
【0002】
液晶ディスプレイ(liquid crystal display;LCD)は、CRTモニタと比較して、軽量さ、フラットさ、及び低放射であることに起因して、コンピュータモニタやテレビにおいて、ますますポピュラーなものとなっている。製造業者は、色やコントラストや明るさ等のLCDの表示品質を改善することに加えて、コストと製造時間とを削減するために製造プロセスを改善しようとしている。
【0003】
LCDは、液晶パネルを駆動するために、タイミングコントローラと、ソースドライバと、少なくとも1つのゲートドライバとを含む。従来では、タイミングコントローラは、コントロールプリント回路基板上に溶接され、ソースドライバは、X基板上に溶接され、ゲートドライバは、Y基板上に溶接される。コントロールプリント回路基板は、フレキシブルプリント回路基板(flexible printed circuit boards;FPCs)を介してX基板に接続し、X基板とY基板は、それぞれ、他のFPCを介して液晶パネルに接続する。したがって、従来のLCDは、パネルに接続されるように少なくとも3枚の基板を必要とし、その結果、製造プロセスは、複雑となる。製造プロセスを簡便化するために、チップオンガラス(chip-on-glass;COG)LCDが開発されている。
【0004】
図1は、従来のCOG LCDの図である。COG LCDは、パネル110と、複数のソースドライバ112と、少なくとも1つのゲートドライバ114と、プリント回路基板120と、複数のフレキシブルプリント回路基板130とを含む。ソースドライバ112及びゲートドライバ114は、パネル110のガラス基板上に配設され、フレキシブルプリント回路基板130を介して電気的にプリント回路基板120に接続される。タイミングコントローラ(図1には図示していない)は、プリント回路基板120上に配設され、ソースドライバ112及びゲートドライバ114にイメージデータ及び制御信号を出力する。COG LCDにおいては、3枚の基板の代わりに、1枚の基板(PCB120)のみが、FPC130を介してパネル110に接続するために必要とされる。したがって、製造プロセスは、簡便とされる。
【0005】
しかしながら、COG LCDの製造プロセスは、上述した図1における具体例においてはフレキシブルプリント回路基板の枚数が11であるように、複数のフレキシブルプリント回路基板が必要であることから、まだ十分には簡便ではない。フレキシブルプリント基板は、液晶パネルとの複数の接点を必要とし、これにより、電気的な接触不良の可能性は増加する。
【発明の概要】
【課題を解決するための手段】
【0006】
したがって、フレキシブルプリント回路基板の枚数を削減したCOG LCDを提供すること、及びそのLCDについての伝送方法を提供することが本発明の目的である。
【0007】
また、フレキシブルプリント回路基板の枚数を削減するためのゲート制御信号の生成方法を提供することが本発明の他の目的である。
【0008】
さらに、COG LCDのソースドライバの識別子と、その識別方法を提供することが本発明の他の目的である。
【0009】
さらにまた、タイミングコントローラからイメージデータ及び制御信号を一方向又は双方向伝送するためのソースドライバを提供することが本発明の他の目的である。
【0010】
伝送路数を1又は制限数まで削減し、フレキシブルプリント回路基板の枚数を削減するパケットによる制御信号の伝送方法を提供することが本発明の他の目的である。
【0011】
COG LCDの消費電力を抑制する電力マネジメント方法を提供することが本発明の他の目的である。
【0012】
本発明は、パネルと、タイミングコントローラと、複数のソースドライバと、少なくとも1つのゲートドライバとを備える液晶ディスプレイを提供することによって上述した目的を達成する。パネルは、マトリクス状に配置された画素を有する。タイミングコントローラは、イメージデータ及びソース制御信号を出力する。複数のソースドライバは、連続的に接続されており、1つのソースドライバは、ソース制御信号を参照することによってゲート制御信号を生成するように選択される。ゲートドライバは、ソースドライバとともに、ゲート制御信号にしたがって、パネルを駆動する。
【0013】
本発明は、液晶ディスプレイのゲート制御信号の生成方法を提供することによって上述した目的を達成する。この方法は、まず、複数のソースドライバにイメージデータ及びソース制御信号を提供する。次に、複数のソースドライバのうちの1つのソースドライバは、ゲートドライバ及びソースドライバによってパネルを駆動するためのソース制御信号を参照することによってゲートドライバにゲート制御信号を生成するように選択される。
【0014】
本発明の他の目的、特徴、及び利点は、望ましいものの限定されることはない具体例についての以下の詳細な記述から明らかとなるであろう。以下の記述は、添付した図面を参照してなされる。
【図面の簡単な説明】
【0015】
【図1】図1は、従来のCOG LCDの図である。
【図2(A)】図2(A)は、本発明の望ましい具体例によるチップオンガラス(COG)液晶ディスプレイ(LCD)の図である。
【図2(B)】図2(B)は、本発明の望ましい他の具体例によるCOG LCDの図である。
【図3】図3は、LCDのソースドライバ及びゲートドライバの制御信号の図である。
【図4】図4は、制御パケットのフォーマット図である。
【図5(A)】図5(A)は、本発明の望ましい具体例によるソースドライバの図である。
【図5(B)】図5(B)は、図5(A)における波形生成器のブロック図である。
【図5(C)】図5(C)は、図5(B)におけるID認識器のブロック図である。
【図5(D)】図5(D)は、制御信号POLの波形図である。
【図5(E)】図5(E)は、制御信号TPの波形図である。
【図6(A)】図6(A)は、節電のための収束伝送方法のフローチャートである。
【図6(B)】図6(B)は、節電のための発散伝送方法のフローチャートである。
【発明を実施するための形態】
【0016】
図2(A)は、本発明の望ましい具体例によるチップオンガラス(chip-on-glass;COG)液晶ディスプレイ(liquid crystal display;LCD)の図である。LCD200は、パネル210と、複数のソースドライバ(S/D)212(1)〜212(10)と、少なくとも1つのゲートドライバ214と、プリント回路基板220と、フレキシブルプリント回路基板(flexible printed circuit board;FPC)230,232とを含む。ソースドライバ212及びゲートドライバ214は、チップオンガラス技術によってパネル210のガラス基板上に配設されている。タイミングコントローラ225は、フレキシブルプリント回路基板230,232を介してソースドライバ212(3),212(8)のそれぞれにイメージデータ及び制御信号の双方を出力するためにプリント回路基板220上に配設されている。ガラス基板上のワイヤを介して、ソースドライバ212(3)は、隣接するソースドライバ212(1),212(2),212(4),212(5)に対してイメージデータ及び制御信号を送信し、ソースドライバ212(8)は、隣接するソースドライバ212(5),212(6),212(7),212(9),212(10)に対してイメージデータ及び制御信号を送信する。制御信号に基づいて、ゲートドライバ214に最も近い位置に配設されているソースドライバ212(1)等、ソースドライバのうちの1つは、ゲート制御信号Gをゲートドライバ214に生成することができる。ゲートドライバ214に最も近い位置に配設されているソースドライバを選択する理由は、それらの間のワイヤ長を削減して、ゲート制御信号Gの歪みと遅延とを効果的に減少させるためである。また、ソースドライバ212(1)に限定されるのではなく、他のソースドライバをゲート制御信号を生成するのに用いることができるのは、注目に値する。この具体例においては、LCDがイメージデータ及び制御信号を送信するためにガラス基板上に配設されたワイヤを用いることから、フレキシブルプリント回路基板の枚数は、2まで大幅に削減される。
【0017】
各ソースドライバ212は、第1の動作モードと第2の動作モードとを有する。ソースドライバ212(3)及びソースドライバ212(8)は、双方向伝送を実行するように第1の動作モードに設定される。すなわち、ソースドライバ212(3)及びソースドライバ212(8)は、それぞれ、タイミングコントローラ225からイメージデータ及び制御信号を受信し、それらを左右両側の隣接するソースドライバへと送信する。ソースドライバ212(3)を例としてとり上げると、当該ソースドライバ212(3)は、当該ソースドライバ212(3)の2つの側面に位置している隣接するソースドライバ212(2),212(4)の双方にイメージデータ及び制御信号を同時に送信することができる。ソースドライバ212(1),212(2),212(4)〜212(7),212(9),212(10)は、一方向伝送を実行するように第2の動作モードに設定され、タイミングコントローラ225に直接接続されない。すなわち、ソースドライバ212(1),212(2),212(4)〜212(7),212(9),212(10)は、それぞれ、右側(左側)のソースドライバからイメージデータ及び制御信号を受信し、それらを左側(右側)のソースドライバへと送信することができる。ソースドライバ212(2)を例としてとり上げると、右側のソースドライバ212(3)からイメージデータ及び制御信号を受信し、それらを左側のソースドライバ212(1)へと送信する。具体例において、LCD200は、10個のソースドライバと2枚のフレキシブルプリント回路基板230,232とを有する大画面モニタである。信号の歪みと遅延とが許容される限り、フレキシブルプリント回路基板の枚数は、2に限定されるものではない。
【0018】
具体例において、ソースドライバは、ソースドライバ212(1)〜212(5)を含む左側グループと、ソースドライバ212(6)〜212(10)を含む右側グループとに分割される。寄生容量及び抵抗によって生じる信号の歪みと遅延とを最小化することができるように、フレキシブルプリント回路基板230は、左側グループの中央のソースドライバ212(3)に接続し、フレキシブルプリント回路基板232は、右側グループの中央のソースドライバ212(8)に接続する。一方、ソースドライバはまた、3つ以上のグループに分割することもでき、各グループは、信号の歪みと遅延とが許容される限り、フレキシブルプリント回路基板を介して直接タイミングコントローラに接続する。
【0019】
図2(B)は、本発明の他の望ましい具体例によるCOG LCD250の図である。LCD250は、LCD200と比較して、パネル210の右側にゲートドライバ216をさらに含む。ゲートドライバ214,216は、ともに、それらの2つの側からパネル210を駆動する。LCD250の他の要素は、上述したものと同じである。
【0020】
図3は、LCDのソースドライバ及びゲートドライバの制御信号の図である。制御信号は、ゲート制御信号G及びソース制御信号Sを含む。ゲート制御信号Gは、フレームの開始を表すためのゲートドライバ開始信号STVと、ゲート線をイネーブルとするためのゲートクロック信号CPVと、ゲート線のイネーブル期間を定義するためのゲートドライバ出力イネーブル信号OEVとを含む。ソース制御信号Sは、水平ラインに関するデータの準備を開始するようにソースドライバに通知するためのソースドライバ開始信号STHと、データの受信を開始するためのデータイネーブル信号DEと、データ線への駆動電圧の出力を開始するための負荷信号TPと、極性の反転制御を行うための極性制御信号POLとを含む。
【0021】
ソースドライバ開始信号STHがアサートされると、ソースドライバ212は、データの受信準備を開始し、時間td1の経過後、タイミングコントローラ225がソースドライバ212にイメージデータの出力を開始するように、データイネーブル信号DEがアサートされる。ソースドライバ212は、極性制御信号POLによって指定された極性で駆動電圧を生成し、次に、負荷信号Tpにしたがって、駆動電圧をパネル210に出力する。
【0022】
従来のLCD100においては、制御信号がタイミングコントローラによって各ソースドライバ112及びゲートドライバ114へと直接出力される。従来の各制御信号は、送信するために少なくとも1本のワイヤを必要とするため、複数のワイヤが必要とされる。タイミングコントローラとソースドライバとゲートドライバとの間のワイヤには寄生容量及び抵抗があることから、制御信号は、容易に歪み、遅延する。
【0023】
本具体例においては、タイミングコントローラ225は、制御信号を制御ビットストリームCに統合し、それをワイヤによってソースドライバ212へと送信する。例えば、制御信号は、それぞれ制御信号に関連するイベントを表す複数の制御パケットにパケット化することができる。タイミングコントローラ225は、ターゲット識別子(target identification)によって制御パケットを受信する1つのソースドライバ212を指定することができる。例えば、ターゲット識別子は、各ソースドライバを特定する制御パケットに含まれる。ソースドライバ212は、制御パケットを受信した後に、制御パケットを復号して制御信号を生成することができる。したがって、制御信号を送信するのに必要なワイヤの本数は、本具体化において大幅に削減される。
【0024】
ソースドライバ212は、内部に識別子を有し、その識別子と制御パケットのターゲット識別子とを比較することにより、受信した制御パケットがそれ自身のもののためであるか否かを特定する。
【0025】
[制御ビットストリームの送信プロトコル]
従来、制御信号は、タイミングコントローラからソースドライバ/ゲートドライバへとワイヤによってそれぞれ送信される。ソースドライバ及びゲートドライバは、それぞれ、複数の制御信号を必要とするため、制御信号を送信するためのワイヤの本数は多くなる。したがって、従来のフレキシブルプリント回路基板におけるワイヤの本数も多い。その結果、従来の構造は、高コスト及び高品質のフレキシブルプリント回路基板を必要とする。タイミングコントローラとソースドライバ/ゲートドライバとの間のワイヤ長は、信号の遅延及び歪を被るほど長い。
【0026】
本具体例において、タイミングコントローラ225は、最小本数のワイヤで制御ビットストリームCをソースドライバへと送信する。制御ビットストリームCは、プルハイイベント(pull high event)やプルローイベント(pull low event)等、それぞれ1つの対応する制御信号のイベントを表す複数の制御パケットを含む。ソースドライバ212は、制御パケットを受信した後、それにしたがって、プルハイ又はプルローすることにより、対応する制御信号を生成する。
【0027】
図4は、制御パケットのフォーマット図である。制御パケットは、ヘッダフィールド310と、制御フィールド312及びデータフィールド314を含む制御項目とを含む。ヘッダフィールド310は、例えば0x11111等、パケットの開始を識別するための所定のパターンを記録する。制御フィールド312は、STHイベント、TPイベント、プルハイイベント、プルローイベント、初期化イベント等、イベントの種別を記録する。データフィールド314は、イベントのパラメータを記録する。
【0028】
本具体例において、各制御パケットは、16ビットである。デュアルエッジサンプリング(dual-edge sampling)によって制御パケットを受信する場合には、1つの制御パケットを読み出すのに8クロックを要する。すなわち、プルハイイベント及びプルローイベントによって生成された制御信号は、少なくとも8クロックのデュレーションについてハイレベルのままでなければならない。制御信号POL,CPV,STV,OEVは、それぞれ、プルハイイベント及びプルローイベントによって生成することができる。制御信号STH,TP等の8クロック未満のデュレーションを有する制御信号は、それぞれ、STHイベント及びTPイベントによって生成される。ソースドライバは、STHイベント/TPイベントの受信後、制御信号STH/TPを所定期間td2/tw1だけプルハイし、次に、当該制御信号STH/TPをプルローする。制御パケットを受信するためのサンプリング方法は、デュアルエッジサンプリングに限定されず、立ち上がりエッジサンプリング(rising-edge sampling)や立ち下がりエッジサンプリング(falling-edge sampling)もまた用いることができる。
【0029】
STHイベントを記録した制御フィールド312を有する制御パケットに関して、データフィールド314は、それについてターゲット識別子を記録する。例えば、ソースドライバ212(1)〜212(10)は、それぞれ、0x0001〜0x1010の識別子を内部に有する。ソースドライバは、STHイベントの制御パケットを受信した後、この制御パケットのターゲット識別子と内部の識別子とを比較し、比較結果が一致した場合には、制御信号STHをプルハイし、次に、期間td2の経過後に、当該制御信号STHをプルローする。
【0030】
図3から、制御信号TP,CPVが同時にプルハイされることから、TPイベントの制御パケットを受信した後、制御信号TP,CPVがプルハイされることがわかる。そして、制御信号TPは、期間tw1の経過後にプルローされ、制御信号CPVは、CPVのプルローイベントの制御パケットの受信後にプルローされる。
【0031】
制御信号POL,STV,OEVは、プルハイイベント及びプルローイベントによって生成される。プルハイイベントを記録した制御フィールド312を有する制御パケットに関して、そのデータフィールド314は、信号がプルハイされるように指定する。プルローイベントを記録した制御フィールド312を有する制御パケットに関して、そのデータフィールド314は、信号がプルローされるように指定する。
【0032】
初期化イベントを記録した制御フィールド312を有する制御パケットに関して、ソースドライバからのファン等、数種類の初期化を設定することができる。他の種類のイベントもまた、制御パケットによって表すことができる。
【0033】
本具体例において、制御ビットストリームCを送信するために最小本数のワイヤが必要とされ、タイミングコントローラとソースドライバとを接続するワイヤの本数は、大幅に削減され、回路のレイアウトは、簡便となり、安定性が高まる。さらに、制御ビットストリームCは、制御信号の一部のみを統合し、独立したワイヤにおいてそれぞれ送信される制御信号の他の部分をなくすことができる。全ての制御信号が制御ビットストリームに統合されるわけではないものの、ワイヤの本数は、なお削減することができる。
【0034】
[ソースドライバ]
図5(A)は、本発明の望ましい具体例によるソースドライバの図である。ソースドライバ212は、受信機410,412と、トランシーバ413,415と、バススイッチ422と、波形生成器420,421と、駆動ユニット434とを含む。トランシーバ413は、制御トランシーバ414と、データトランシーバ424とを含み、トランシーバ415は、制御トランシーバ416と、データトランシーバ426とを含む。
【0035】
バススイッチ422は、2つのスイッチSW1,SW2を含む。この具体例において、ソースドライバ212(3),212(8)が、第1の動作モードで動作するとき、バススイッチは、スイッチSW1,SW2をオフにするため、制御トランシーバ414,416は、互いに遮断され、データトランシーバ424,426は、互いに遮断される。したがって、受信機410によって受信された制御ビットストリームC1及びイメージデータD1は、それぞれ、制御トランシーバ414とデータトランシーバ424とに送信され、受信機410によって受信された制御ビットストリームC2及びイメージデータD2は、それぞれ、制御トランシーバ416とデータトランシーバ426とに送信される。
【0036】
この具体例において、ソースドライバ212(1),212(2),212(4)〜212(7),212(9),212(10)が、第2の動作モードで動作するとき、受信機410,412は、ディセーブルとされ、バススイッチは、スイッチSW1,SW2をオンにするため、トランシーバ413,415は、相互接続される。すなわち、データトランシーバ424,426は、互いに接続され、制御トランシーバ414,416は、互いに接続される。したがって、ソースドライバは、指定された送信方向に対応して次に隣接するソースドライバに受信された制御ビットストリーム及びイメージデータを送信することができる。
【0037】
波形生成器420,421は、それぞれ、STH(1),STH(2),POL(1),POL(2),TP(1),TP(2)等のソース制御信号Sを生成し、その結果、CPV(1),CPV(2),STV(1),STV(2),OEV(1),OEV(2)等のゲート制御信号Gを生成するために、制御ビットストリームC1,C2を受信する。ゲート制御信号Gは、ソースドライバのうちの1つによって生成される。図2(A)におけるLCD200においては、ゲートドライバ214に最も近い位置に配設されているソースドライバ212(1)等、ソースドライバのうちの1つがゲート制御信号Gを生成し、他のソースドライバ212は生成しない。図2(B)におけるLCD250においては、ゲートドライバ214,216にそれぞれ最も近い位置に配設されているソースドライバ212(1),212(10)等、2つのソースドライバがゲートドライバ214,216についてのゲート制御信号Gをそれぞれ生成し、他のソースドライバは生成しない。
【0038】
駆動ユニット434は、信号STHを受信すると、信号POLに対応してアナログの駆動電圧に変換するために、イメージデータDのラッチを開始し、次に、負荷信号TPを受信した後、パネル210へとアナログの駆動信号を送信する。
【0039】
ソースドライバ212(3)等の第1の動作モードのソースドライバにおいて、波形生成器420,421は、それぞれ、制御ビットストリームC1,C2をともに受信し、ソース制御信号Sとゲート制御信号Gとを生成する。ここで、制御ビットストリームC1,C2は、独立しており、イメージデータD1,D2は、独立している。一方、ソースドライバ212(2),212(4)等の第2の動作モードのソースドライバにおいて、制御ビットストリームC1は、制御ビットストリームC2であり、イメージデータD1は、イメージデータD2であるため、波形生成器420,421のうちの1つのみが、ソース制御信号Sとゲート制御信号Gとを生成するように駆動される。第2の動作モードのソースドライバにおいて、他方の波形生成器は、ディセーブルとされるか、省略されるか、又はソース制御信号Sとゲート制御信号Gとを生成するようになお駆動することができる。
【0040】
図5(B)は、図5(A)における波形生成器のブロック図である。各波形生成器420,421は、パーサ451と、ID認識器453と、信号生成器460と、初期化器470とを含む。パーサ451は、制御ビットストリームCを受信し、制御パケットの制御フィールド312及びデータフィールド314を含む制御項目を解析し、解析した制御項目をID認識器453、信号生成器460、又は初期化器470に供給する。この具体例におけるSTHイベントのように特定のイベントをともなう制御項目は、ID認識器453に供給され、プルハイイベント又はプルローイベントをともなう制御項目は、信号生成器460に設定され、初期化イベントをともなう制御項目は、初期化器470に供給される。
【0041】
図5(C)は、図5(B)におけるID認識器のブロック図である。ID認識器453は、比較器456を含む。各ソースドライバは、固有のチップ状の識別子IDpを有する。チップ状の識別子IDpは、例えば、ガラス基板上のソースドライバのピンをプルハイ又はプルローすることにより、それぞれ外部的に設定される。比較器456は、チップ状の識別子IDpと制御パケットから抽出されたターゲット識別子IDtとの比較が一致したとき、信号STHのトリガとなる。信号STHのデュレーションtd2は、比較器456において予め決定することができる。
【0042】
信号生成器460は、プルハイイベントをともなう制御項目を受信した後、対応する信号をプルハイする。プルハイされた信号のレベルは、信号生成器460がプルローイベントをともなう対応する制御項目を受信するまで維持される。例えば、制御信号POLを例としてとり上げる。図5(D)は、制御信号POLの波形図である。信号生成器460は、プルハイイベントHをともなう制御項目を受信すると、信号PHをプルハイし、プルローイベントLをともなう対応する制御項目を受信すると、信号PLをプルローする。信号PH,PLのカップリングが信号POLである。CPV,STV,OEV等の他の制御信号もまた、上述した手順によって生成される。
【0043】
波形生成器が制御パケットを読み出すに8クロック要するため、制御信号TP等のように、制御信号のハイレベルのデュレーションが8クロック未満である場合に、当該制御信号がプルハイイベント及びプルローイベントによって生成されるのは適切ではない。図5(E)は、制御信号TPの波形図である。信号生成器460は、制御信号TPのプルハイイベントHをともなう制御項目を受信すると信号THをプルハイし、次に、所定期間tw1だけ計数し、次に、信号TLをプルローする。信号TH,TLのカップリングが制御信号TPである。
【0044】
図3に示すように、STH,TP等のソース制御信号に応じて、ゲート制御信号Gもまた、生成することができる。信号CPVは、制御信号STHに応じて生成される。ソースドライバ212(1)の制御信号STHがアサートされると、そのカウンタが駆動し、期間td6の経過後に、信号CPVがプルハイされ、期間tw4の経過後に、信号CPVがプルローされる。また、信号STVは、制御信号STHに応じて生成される。ソースドライバ212(1)の制御信号STHがアサートされると、信号STVは、期間td7の経過後にプルハイされ、期間tw5の経過後にプルローされる。さらに、信号OEVは、制御信号STHに応じて生成される。ソースドライバ212(1)の制御信号STHがアサートされると、信号OEVは、期間td8の経過後にプルハイされ、期間w6の経過後にプルローされる。
【0045】
初期化器470は、初期化イベントをともなう制御項目を受信した後、対応するパラメータを設定するようにDC値を出力する。
【0046】
ソース制御信号は、従来の方法におけるようにタイミングコントローラではなく、ソースドライバ自身によって生成されることから、本具体例のソースドライバは、制御信号の減衰を低減することができる。
【0047】
さらに、ソースドライバは、ゲート制御信号を生成し、ガラス基板上のワイヤを介して直接ゲートドライバに供給することができるため、本具体例は、タイミングコントローラからゲートドライバへのワイヤの本数を削減することができる。送信ワイヤ長が削減することから、ゲート制御信号の品質は改善される。
【0048】
[電力マネジメント]
図6(A)は、節電のための収束伝送方法(convergent transmission method for power saving)のフローチャートである。図2(A)におけるソースドライバ212(1)〜212(5)を例としてとり上げる。まず、ステップS610において、タイミングコントローラ225から最も離れた位置に配設されているソースドライバ212(1),212(5)は、タイミングコントローラ225によってソースドライバを介して送信されたイメージデータを受信する。例えば、ソースドライバ212(1),212(5)のデータトランシーバ424,426についての電力が遮断され、節電モードに移行する。次に、ステップS612において、タイミングコントローラ225から最も離れた位置に配設されている駆動状態のソースドライバ212(2),212(4)は、イメージデータを受信し、例えば、ソースドライバ212(2),212(4)のデータトランシーバ424,426についての電力が遮断され、節電モードに移行する。次に、ステップS614において、ソースドライバ212(3)は、タイミングコントローラ225からイメージデータを受信し、節電モードに移行する。ここで、節電モードにおいては、ソースドライバの制御トランシーバ416,414についての電力が遮断されるべきではないことに注意すべきである。そして、ステップS616において、各ソースドライバ212(1)〜212(5)は、負荷信号TPを受信し、パネル210の駆動を開始するように駆動する。この伝送方法は、ソースドライバ212(6)〜212(10)にも適用することができる。
【0049】
図6(B)は、節電のための発散伝送方法(divergent transmission method for power saving)のフローチャートである。図2(A)におけるソースドライバ212(1)〜212(5)を例としてとり上げる。まず、ソースドライバ212(1)〜212(5)は、節電モードに移行する。次に、ステップS622において、タイミングコントローラ225から最も近い位置に配設されているソースドライバ212(3)は、当該タイミングコントローラ225によって送信されたイメージデータを受信するように駆動する。次に、ステップS624において、ソースドライバ212(2),212(4)は、イメージデータを受信するように駆動する。次に、ステップS626において、ソースドライバ212(1),212(5)は、イメージデータを受信するように駆動する。この伝送方法は、ソースドライバ212(6)〜212(10)にも適用することができる。
【0050】
節電モードにおいては、少なくともデータトランシーバ及び駆動ユニットについての電力を遮断することができる。消費電力を大きくする大きな電圧の揺れと高周波とを有するデータトランシーバは、イメージデータを送信する。したがって、節電の収束/発散伝送方法は、節電のために不要なデータ伝送を低減することができる。ソースドライバがなお制御ビットストリームを受信し、応答性よく駆動することができるように、当該ソースドライバの制御トランシーバについての電力を遮断すべきではない。
【0051】
収束伝送方法及び発散伝送方法は、同時に適用することができる。例えば、ソースドライバ212(1)〜212(3)は、収束伝送方法を用いることができ、ソースドライバ212(4)〜212(5)は、発散伝送方法を用いることができる。逆もまた同様である。
【0052】
本発明が、一例を介して、また望ましい具体例として記述されていた一方で、本発明は、これに限定されるものではないことは理解されるべきである。これに対して、本発明は、様々な変形例並びに同様の配置及び処理を包含するように意図されるべきである。したがって、添付した特許請求の範囲は、そのような変形例並びに同様の配置及び処理を全て包含するように、最も広い解釈として与えられるべきである。
【特許請求の範囲】
【請求項1】
画素のアレイを有するパネルと、
イメージデータ及びソース制御信号を出力するタイミングコントローラと、
連続的に接続された複数のソースドライバと、
ゲート制御信号にしたがって、上記パネルの画素を駆動する少なくとも1つのゲートドライバとを備え、
上記複数のソースドライバのうちの1つのソースドライバは上記ソース制御信号を受信し、上記1つのソースドライバは計数を開始し、上記ゲート制御信号をアサートすること
を特徴とする液晶ディスプレイ。
【請求項2】
上記1つのソースドライバは、上記1つのソースドライバの計数が所定値に到達するまで、上記ゲート制御信号のアサートを維持すること
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項3】
上記1つのソースドライバは、上記1つのソースドライバの計数が所定値に到達した後、上記ゲート制御信号をディアサートすること
を特徴とする請求項2記載の液晶ディスプレイ。
【請求項4】
上記ソースドライバ及び上記ゲートドライバは、上記パネルのガラス基板上に配設されていること
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項5】
上記ソース制御信号は、ソースドライバ開始信号(STH)又は負荷信号(TP)であること
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項6】
上記ゲート制御信号は、ゲートクロック信号(CPV)、ゲートドライバ開始信号(STV)、及び出力イネーブル信号(OEV)を含むこと
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項7】
上記1つのソースドライバは、上記ガラス基板上で上記ゲートドライバに最も近い位置に配設されているソースドライバであること
を特徴とする請求項2記載の液晶ディスプレイ。
【請求項8】
パネルと、連続的に接続された複数のソースドライバと、少なくとも1つのゲートドライバとを有する液晶ディスプレイのゲート制御信号の生成方法において、
上記複数のソースドライバにイメージデータ及びソース制御信号を提供するステップと、
上記複数のソースドライバのうちの1つのソースドライバを選択するステップと、
選択された上記1つのソースドライバでゲート制御信号を生成し、上記選択されたソースドライバは上記ソース制御信号を受信し、上記選択されたソースドライバは計数を開始し、上記ゲート制御信号をアサートにするステップと、
上記ソース制御信号の受信に対応して上記ゲートドライバに上記ゲート制御信号を適用するステップとを備え、
上記パネルは、上記ゲートドライバ及び上記ソースドライバによって駆動されること
を特徴とする液晶ディスプレイのゲート制御信号の生成方法。
【請求項9】
上記ゲート制御信号を生成するステップは、
所定値を設定するステップと、
上記選択されたソースドライバの計数が所定値に達するまで、上記ゲート制御信号のアサートを維持するステップと、
上記選択されたソースドライバの計数が上記所定値になった後、上記ゲート制御信号をディアサートするステップとを有すること
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【請求項10】
上記ソース制御信号は、ソースドライバ開始信号(STH)又は負荷信号(TP)であること
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【請求項11】
上記ゲート制御信号は、ゲートクロック信号(CPV)、ゲートドライバ開始信号(STV)、及び出力イネーブル信号(OEV)を含むこと
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【請求項12】
選択された上記1つのソースドライバは、上記パネル上で上記ゲートドライバに最も近い位置に配設されているソースドライバであること
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【請求項1】
画素のアレイを有するパネルと、
イメージデータ及びソース制御信号を出力するタイミングコントローラと、
連続的に接続された複数のソースドライバと、
ゲート制御信号にしたがって、上記パネルの画素を駆動する少なくとも1つのゲートドライバとを備え、
上記複数のソースドライバのうちの1つのソースドライバは上記ソース制御信号を受信し、上記1つのソースドライバは計数を開始し、上記ゲート制御信号をアサートすること
を特徴とする液晶ディスプレイ。
【請求項2】
上記1つのソースドライバは、上記1つのソースドライバの計数が所定値に到達するまで、上記ゲート制御信号のアサートを維持すること
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項3】
上記1つのソースドライバは、上記1つのソースドライバの計数が所定値に到達した後、上記ゲート制御信号をディアサートすること
を特徴とする請求項2記載の液晶ディスプレイ。
【請求項4】
上記ソースドライバ及び上記ゲートドライバは、上記パネルのガラス基板上に配設されていること
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項5】
上記ソース制御信号は、ソースドライバ開始信号(STH)又は負荷信号(TP)であること
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項6】
上記ゲート制御信号は、ゲートクロック信号(CPV)、ゲートドライバ開始信号(STV)、及び出力イネーブル信号(OEV)を含むこと
を特徴とする請求項1記載の液晶ディスプレイ。
【請求項7】
上記1つのソースドライバは、上記ガラス基板上で上記ゲートドライバに最も近い位置に配設されているソースドライバであること
を特徴とする請求項2記載の液晶ディスプレイ。
【請求項8】
パネルと、連続的に接続された複数のソースドライバと、少なくとも1つのゲートドライバとを有する液晶ディスプレイのゲート制御信号の生成方法において、
上記複数のソースドライバにイメージデータ及びソース制御信号を提供するステップと、
上記複数のソースドライバのうちの1つのソースドライバを選択するステップと、
選択された上記1つのソースドライバでゲート制御信号を生成し、上記選択されたソースドライバは上記ソース制御信号を受信し、上記選択されたソースドライバは計数を開始し、上記ゲート制御信号をアサートにするステップと、
上記ソース制御信号の受信に対応して上記ゲートドライバに上記ゲート制御信号を適用するステップとを備え、
上記パネルは、上記ゲートドライバ及び上記ソースドライバによって駆動されること
を特徴とする液晶ディスプレイのゲート制御信号の生成方法。
【請求項9】
上記ゲート制御信号を生成するステップは、
所定値を設定するステップと、
上記選択されたソースドライバの計数が所定値に達するまで、上記ゲート制御信号のアサートを維持するステップと、
上記選択されたソースドライバの計数が上記所定値になった後、上記ゲート制御信号をディアサートするステップとを有すること
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【請求項10】
上記ソース制御信号は、ソースドライバ開始信号(STH)又は負荷信号(TP)であること
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【請求項11】
上記ゲート制御信号は、ゲートクロック信号(CPV)、ゲートドライバ開始信号(STV)、及び出力イネーブル信号(OEV)を含むこと
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【請求項12】
選択された上記1つのソースドライバは、上記パネル上で上記ゲートドライバに最も近い位置に配設されているソースドライバであること
を特徴とする請求項8記載の液晶ディスプレイのゲート制御信号の生成方法。
【図1】
【図2(A)】
【図2(B)】
【図3】
【図4】
【図5(A)】
【図5(B)】
【図5(C)】
【図5(D)】
【図5(E)】
【図6(A)】
【図6(B)】
【図2(A)】
【図2(B)】
【図3】
【図4】
【図5(A)】
【図5(B)】
【図5(C)】
【図5(D)】
【図5(E)】
【図6(A)】
【図6(B)】
【公開番号】特開2012−181543(P2012−181543A)
【公開日】平成24年9月20日(2012.9.20)
【国際特許分類】
【出願番号】特願2012−106144(P2012−106144)
【出願日】平成24年5月7日(2012.5.7)
【分割の表示】特願2006−65648(P2006−65648)の分割
【原出願日】平成18年3月10日(2006.3.10)
【出願人】(506084058)奇景光電股▲ふん▼有限公司 (3)
【Fターム(参考)】
【公開日】平成24年9月20日(2012.9.20)
【国際特許分類】
【出願日】平成24年5月7日(2012.5.7)
【分割の表示】特願2006−65648(P2006−65648)の分割
【原出願日】平成18年3月10日(2006.3.10)
【出願人】(506084058)奇景光電股▲ふん▼有限公司 (3)
【Fターム(参考)】
[ Back to top ]