無効電力において使用可能なデュアルブリッジ型インバータ
【課題】無効電力において使用することのできる、直流電圧を交流電圧に変換するインバータの効率を改善すること。
【解決手段】インバータ１０００は、２個の直流入力端子を含んでおり、これらの直流入力端子の間に第１のブリッジ回路１１００および第２のブリッジ回路１２００が並列に接続されており、第１のブリッジ回路が第１の極性の第１の半波を一対の交流出力端子に提供し、第２のブリッジ回路が逆の極性の第２の半波を一対の交流出力端子に提供する。第１の半波は、第１のブリッジ回路から第１および第２の誘導性素子１３０１、１３０２を介して一対の交流出力端子に供給され、第２の半波は、第２のブリッジ回路から第３および第４の誘導性素子１３０３、１３０４を介して一対の交流出力端子に供給される。
【解決手段】インバータ１０００は、２個の直流入力端子を含んでおり、これらの直流入力端子の間に第１のブリッジ回路１１００および第２のブリッジ回路１２００が並列に接続されており、第１のブリッジ回路が第１の極性の第１の半波を一対の交流出力端子に提供し、第２のブリッジ回路が逆の極性の第２の半波を一対の交流出力端子に提供する。第１の半波は、第１のブリッジ回路から第１および第２の誘導性素子１３０１、１３０２を介して一対の交流出力端子に供給され、第２の半波は、第２のブリッジ回路から第３および第４の誘導性素子１３０３、１３０４を介して一対の交流出力端子に供給される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクススイッチング回路に関し、詳細には、直流入力電圧を交流出力電圧に変換する高効率のインバータに関する。このようなインバータは、例えば、直流電源を公共電力網に接続する場合、または独立した交流電気製品に（すなわち公共電力網に接続せずに）直流電力を使用して給電する場合に必要である。直流電源の例は、太陽光発電システム、燃料電池システム、バッテリである。
【背景技術】
【０００２】
パワーエレクトロニクスの分野では、効率がますます重要になっている。多くの用途（例えば太陽光発電システムのインバータモジュール）では、効率を最適化することが、設計上の大きな目標となっている。太陽光パネルは、一般には、太陽電池によって生成される直流電力を、公共電力網に供給できる交流電力に、ＰＷＭ（パルス幅変調）インバータを使用して変換する。これらのインバータの一般的なさらなる用途としては、無停電電源（ＵＰＳ）、燃料電池、風力タービンでの使用が挙げられる。さらには、ＰＷＭインバータは、無効負荷を補正したり、供給網の高調波を打ち消す、あるいは誘導電動機の可変速駆動装置として使用することができる。最も一般的に使用されるインバータは、１レベル（相）および３レベル（相）のトランスレス・インバータである。
【０００３】
インバータの設計において使用される最も一般的なスイッチング素子は、電界効果トランジスタ（ＦＥＴ）（例えば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ））、バイポーラトランジスタ（例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ））、およびゲートターンオフサイリスタ（ＧＴＯ）である。従来、低直流電圧または低電力のインバータの設計にはＭＯＳＦＥＴが使用されてきた。中〜高電力または中〜高電圧のインバータの設計にはＩＧＢＴが使用されてきた。極めて高電力のインバータ設計にはＧＴＯが使用されてきた。
【０００４】
効率的なインバータのためには、導通損失またはスイッチング損失が最適化されるトランジスタを使用することが望ましい。トランジスタの導通損失は、主として内部オン抵抗によって決まり、したがって、トランジスタのデューティサイクルに依存する。スイッチング損失は、例えば、ゲート充電損失、ボディダイオードの導通損失（すなわちゼロゲート電圧におけるスイッチング転移の直後および直前の導通期間）、ボディダイオードの逆回復損失（すなわち遅いボディダイオードの逆回復に起因する損失）、および他の多くの要因によって影響される。
【０００５】
トランジスタの導通損失とスイッチング損失とが相互に依存するため、通常では、効率的なパワーエレクトロニクススイッチング回路を実現するためには、トランジスタが不利な条件下で動作することが回避されるように、有利な特性（例：導通損失）を有する特定のトランジスタを決定し、周囲の回路（例：フリーホイーリング電流を伝える回路）を適合させる必要がある。
【０００６】
特許文献１には、効率的なパワーエレクトロニクススイッチング回路（すなわち直流電圧と交流電圧との間で変換するインバータ）が記載されている。提案されているインバータ（図８にも示してある）は、ＤＣ＋入力端子１とＤＣ−入力端子２との間に接続されているブリッジ回路を含んでいる。このブリッジ回路は、第１のスイッチング素子Ａおよび第２のスイッチング素子Ｂを有する第１のブランチ（枝路）と、第３のスイッチング素子Ｃおよび第４のスイッチング素子Ｄを有する第２のブランチとを含んでいる。第１のブランチにおいては、第１の中間ノード５が第１の誘導性素子Ｌ１を介して第１の交流出力端子３に接続されており、第２のブランチにおいては、第２の中間ノード６が第２の誘導性素子Ｌ２を介して第２の交流出力端子４に接続されている。
【０００７】
４個のスイッチング素子Ａ，Ｂ，Ｃ，Ｄによって、交流出力端子３，４への電圧出力の極性を逆にすることができる。例えば、第１のスイッチング素子Ａをオンすることによって、ＤＣ＋入力端子１を介して提供される電圧が第１のスイッチング素子Ａを介して第１の中間ノード５に供給され、さらに第１の誘導性素子Ｌ１を介して第１の交流出力端子に供給される。これに同期して（すなわち第１のスイッチング素子Ａと一緒に）第４のスイッチング素子Ｄをオンすることによって、ＤＣ−入力端子２を介して提供される電圧が第２の交流出力端子４に供給される（すなわち第４のスイッチング素子Ｄを介して第２の中間ノード６に供給され、さらに第２の誘導性素子Ｌ２を介して第２の交流出力端子４に供給される）。結果として、第１の極性の電圧が２個の交流出力端子に供給される。
【０００８】
同様に、第２のスイッチング素子Ｂをオンすることによって、ＤＣ−入力端子２を介して提供される電圧が第２のスイッチング素子Ｂを介して第１の中間ノード５に供給され、さらに第１の誘導性素子Ｌ１を介して第１の交流出力端子３に供給される。これに同期して（すなわち第２のスイッチング素子Ｂと一緒に）第３のスイッチング素子Ｃをオンすることによって、ＤＣ＋入力端子１を介して提供される電圧が第２の交流出力端子４に供給される（すなわち第３のスイッチング素子Ｃを介して第２の中間ノード６に供給され、さらに第２の誘導性素子Ｌ２を介して第２の交流出力端子４に供給される）。結果として、逆の（第１の極性に対して反転された）極性の電圧が２個の交流出力端子に供給される。
【０００９】
したがって、第１および第４のスイッチング素子Ａ，Ｄと、第２および第３のスイッチング素子Ｂ，Ｃとを交互にスイッチングすることによって、２個の交流出力端子に交流電圧が供給される。
【００１０】
第１の極性の中間電圧レベルを交流出力端子に提供するためには、第１および第４のスイッチング素子Ａ，Ｄを、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）、同期してスイッチングすることができ、この場合、第２および第３のスイッチング素子Ｂ，Ｃはオフ状態に維持される。第１の誘導性素子Ｌ１および第２の誘導性素子Ｌ２によって、第１の極性の十分に滑らかな正弦波形状の第１の半波（すなわち正の半波）を交流出力端子に供給することができる。
【００１１】
逆の（第１の極性に対して反転された）極性の中間電圧レベルを交流出力端子に提供するためには、第２および第３のスイッチング素子Ｂ，Ｃを、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）、同期してスイッチングすることができ、この場合、第１および第４のスイッチング素子Ａ，Ｄはオフ状態に維持される。第１の誘導性素子Ｌ１および第２の誘導性素子Ｌ２によって、同様に、逆の極性の十分に滑らかな正弦波形状の第２の半波（すなわち負の半波）を交流出力端子に供給することができる。
【００１２】
スイッチングパターン（例：その周波数）は、公共電力網または独立した（すなわち公共電力網に接続されない）交流電気製品における要件に準拠するように適合させることができる。
【００１３】
交流出力端子に第１の半波が提供されるようにインバータが制御されるとき、前述したように、第１および第４のスイッチング素子Ａ，Ｄが同期してオンされ、第２および第３のスイッチング素子Ｂ，Ｃがオフ状態に維持される。次に、第１および第４のスイッチング素子Ａ，Ｄをオフ状態に切り替える（かつ第２および第３のスイッチング素子Ｂ，Ｃもオフ状態にある）と、第１および第２の誘導性素子Ｌ１，Ｌ２は、蓄えられている磁場エネルギを使用して自身の電圧を形成することによって、突然の電流減少に抵抗して（ｄｉ／ｄｔが大きく、したがってＶも大きい）、フリーホイーリング電流をインバータ内に発生させる。同じことは、交流出力端子に第２の半波が提供されるようにインバータが制御されるときにもあてはまる（ただしフリーホイーリング電流の方向が逆）。
【００１４】
フリーホイーリング電圧が直流入力端子の方に帰還することを防止するため、このインバータは、第１の中間ノード５と第２の中間ノード６との間に（すなわち、第１の誘導性素子Ｌ１と、交流出力端子３，４と、第２の誘導性素子Ｌ２の直列回路に並列に）、第１および第２のスイッチング可能経路９，１０を含んでいる。第１および第２の誘導性素子Ｌ１，Ｌ２によってインバータ内にフリーホイーリング電流が誘導されるとき、第１のスイッチング可能経路９または第２のスイッチング可能経路１０がフリーホイーリング電流を伝えることができ、フリーホイーリング電流が直流入力端子の方に帰還することが防止される。
【００１５】
詳細には、第１のスイッチング可能経路９は、第５のスイッチング素子Ｅと、ダイオードＤＥ（交流出力端子に第１の半波を提供するときに誘導されるフリーホイーリング電流を伝えるようにバイアスされる）とを含んでおり、第２のスイッチング可能経路１０は、第６のスイッチング素子Ｆと、ダイオードＤＦ（交流出力端子に第２の半波を提供するときに誘導されるフリーホイーリング電流を伝えるようにバイアスされる）とを含んでいる。
【００１６】
第１および第２のスイッチング可能経路にダイオードが設けられていることにより、第５のスイッチング素子Ｅおよび第６のスイッチング素子Ｆを、交流出力電圧の周波数によってスイッチングすることができる。言い換えれば、交流出力端子に第１の半波を提供するようにインバータが制御されている期間中は、第５のスイッチング素子Ｅがオン状態に切り替えられ（その後にオフ）、交流出力端子に第２の半波を提供するようにインバータが制御されている期間中は、第６のスイッチング素子Ｆがオン状態に切り替えられる（その後にオフ）。
【００１７】
このインバータでは、フリーホイーリング電流が直流入力端子の方に流れることが防止されるため、効率が改善される。この利点について以下に説明する。
【００１８】
一般的には、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、および第４のスイッチング素子それぞれの中に、ボディダイオードが形成されている（図８にはダイオードＤＡ，ＤＢ，ＤＣ，ＤＤとして示してある）。ボディダイオードは、対応するスイッチング素子それぞれとは逆方向にバイアスされる。したがって、ボディダイオードは、フリーホイーリング電流を直流入力端子１，２の方に伝えることができる。しかしながら、そのようなフリーホイーリング電流は、入力キャパシタＣ１における損失の原因となる。さらに、直流入力端子１，２の方に流れるフリーホイーリング電流は、ボディダイオードＤＡ，ＤＢ，ＤＣ，ＤＤにおける逆回復損失の原因にもなる。したがって、フリーホイーリング電流が直流入力端子の方に流れることが、第１および第２のスイッチング可能経路９，１０によって防止されることにより、インバータの全体的な効率が高まる。
【００１９】
しかしながら、このインバータが効率的であるのは、有効電力において（すなわち、実負荷として作用する公共電力網、または対応する独立した交流電気製品において）のみである。無効電力の場合、各サイクルにおいて電力の一部がインバータに戻り、インバータの効率にマイナスに影響する。
【００２０】
正の半波時における無効電力を考えると、電流は、交流出力端子３，４から、出力端子に供給される電圧とは逆方向にインバータに帰還する。詳細には、正の半波時、無効電力を伝える電流は、交流出力端子３から第１の誘導性素子Ｌ１を介して中間ノード５の方向に流れる。特に、ダイオードＤＥは、無効電力が第１のスイッチング可能経路９を介して交流出力端子４に流れることを阻止する。したがって、無効電力を伝える電流は、中間ノード５からダイオードＤＡを介して直流入力端子１，２の方に流れ、さらにダイオードＤＤおよび第２の誘導性素子Ｌ２を介して交流出力端子４に戻る。
【００２１】
同様に、負の半波時における無効電力を考えると、無効電力を伝える電流は、時計回りの方向に流れ、ダイオードＤＢおよびダイオードＤＣによって伝えられる。
【００２２】
したがって、無効電力においては、無効電力を伝える電流は、直流入力における損失の原因となり、さらに、対応するスイッチング素子における逆回復損失の原因となる。したがって、今後のインバータにおいては、効率のさらなる改善と、無効電力を扱う能力とが必要である。
【００２３】
さらには、関連する効率的なパワーエレクトロニクススイッチング回路として、直流電圧と交流電圧との間で変換するインバータが挙げられる。例示的なインバータは、ＭＯＳ１、ＳｉＣ１、ＭＯＳ４、およびＳｉＣ４の第１の位相レグと、ＭＯＳ２、ＳｉＣ２、ＭＯＳ３、およびＳｉＣ３の第２の位相レグとを含んでおり、これらの位相レグは、２個の直流入力端子ＤＣ＋とＤＣ−との間に並列に接続されている。このような例示的なインバータは、擬似Ｈブリッジ回路と称することができる。
【００２４】
第１の位相レグは、第１の極性の第１の半波を、一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２の位相レグは、第１の極性とは逆の極性の第２の半波を、一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１の位相レグが正の半波を提供し、第２の位相レグが負の半波を提供する、またはこの逆である。したがって、第１の位相レグと第２の位相レグは非対称である。
【００２５】
第１の半波を提供する場合、スイッチング素子ＭＯＳ４は、交流出力端子における変調出力の第１の半波に対応する期間にわたりオン状態であるように制御される。有効電力時、スイッチング素子ＭＯＳ１は、第１の半波を提供するため、交流出力端子においてｓｉｎ（ωｔ）に従って出力が変調されるように、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）制御される。したがって、出力電圧は、ユニポーラ変調によるｓｉｎ（ωｔ）である（すなわち、スイッチング素子ＭＯＳ１のみが出力信号を変調する）。
【００２６】
さらには、この例示的なインバータでは、無効電力時に第１の半波を提供することができる。特に、無効電力時、第１の半波を提供する期間は、有効電力期間（電流の極性と電圧の極性とが同じである）と、無効電力期間（電流の極性と電圧の極性とが逆である）とに分けられる。
【００２７】
有効電力期間においては、スイッチング素子ＭＯＳ４はオン状態であるように制御され、スイッチング素子ＭＯＳ１は、出力電圧がｓｉｎ（ωｔ）として変調されるように制御される。このユニポーラ変調パターンは、有効電力時の変調に相当する。
【００２８】
無効電力期間においては、この例示的なインバータに適用される変調パターンは、バイポーラ変調に変わる（すなわち、スイッチング素子ＭＯＳ１およびスイッチング素子ＭＯＳ４の両方が出力信号を変調する）。具体的には、ＭＯＳ４、ＳｉＣ４ブランチとＭＯＳ１、ＳｉＣ１ブランチとにおいて２つの異なるパターンが使用される。
【００２９】
Ｋ１＝ｓｉｎ（Φ）に達する（すなわちｓｉｎ（ωｔ）＝Ｋ１）とき無効電力に位相角（Φ）が要求されると想定すると、スイッチング素子ＭＯＳ４は、関数１−１／２・（Ｋ１−ｓｉｎ（ωｔ））において出力電圧を切り替えるように制御される。同時に、スイッチング素子ＭＯＳ１は、有効電力期間の正弦波出力電圧を提供し続けるように制御される（ただし半分の振幅１／２・（Ｋ１＋ｓｉｎ（ωｔ）））。位相出力の差は、１／２・（Ｋ１＋ｓｉｎ（ωｔ））−１／２・（Ｋ１−ｓｉｎ（ωｔ））＝ｓｉｎ（ωｔ）であり、これは線間電圧に等しい。
【００３０】
第２の半波を提供する場合、スイッチング素子ＭＯＳ３は、交流出力端子における変調出力の第２の半波に対応する時間期間にわたりオン状態であるように制御される。有効電力時、スイッチング素子ＭＯＳ２は、第２の半波を提供するため、交流出力端子においてｓｉｎ（ωｔ）に従って出力が変調されるように、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）制御される。したがって、出力電圧は、ユニポーラ変調によるｓｉｎ（ωｔ）である（すなわちスイッチング素子ＭＯＳ２のみが出力信号を変調する）。
【００３１】
さらには、この例示的なインバータでは、無効電力時に第２の半波も提供することができる。無効電力時の有効電力期間においては、スイッチング素子ＭＯＳ３はオン状態であるように制御され、スイッチング素子ＭＯＳ２は、出力電圧がｓｉｎ（ωｔ）として変調されるように制御される。このユニポーラ変調パターンは、有効電力時の変調に相当する。無効電力時の有効電力期間においては、ＭＯＳ３、ＳｉＣ３ブランチとＭＯＳ２、ＳｉＣ２ブランチとにおいて、２つの異なるパターンが使用される。
【００３２】
Ｋ１＝ｓｉｎ（Φ）に達する（すなわちｓｉｎ（ωｔ）＝Ｋ１）とき無効電力に位相角（Φ）が要求されると想定すると、スイッチング素子ＭＯＳ３は、関数１−１／２・（Ｋ１−ｓｉｎ（ωｔ））において出力電圧を切り替えるように制御される。同時に、スイッチング素子ＭＯＳ２は、有効電力期間の正弦波出力電圧を提供し続けるように制御される（ただし半分の振幅１／２・（Ｋ１＋ｓｉｎ（ωｔ）））。位相出力の差は、１／２・（Ｋ１＋ｓｉｎ（ωｔ））−１／２・（Ｋ１−ｓｉｎ（ωｔ））＝ｓｉｎ（ωｔ）であり、これは線間電圧に等しい。
【００３３】
ユニポーラ変調およびバイポーラ変調の上記の定義の場合、バイポーラ変調は、−Φ＜ωｔ＜ΦかつＰＩ（）−Φ＜ωｔ＜ＰＩ（）＋Φの場合に使用され、ユニポーラ変調は、Φ＜ωｔ＜ＰＩ（）−ΦかつＰＩ（）＋Φ＜ωｔ＜２・ＰＩ（）−Φの場合に使用される。
【００３４】
スイッチング損失を（ユニポーラ変調の場合のように）低く維持するため、位相角（Φ）を動的に調整することができ、したがって、無効電力が要求されない（Φ＝０）場合、変調パターンを純粋なユニポーラ変調とすることができる。無効電力が要求される（Φ＞０）場合、ユニポーラ変調およびバイポーラ変調の混合が使用される。
【００３５】
上記の説明から理解できるように、この例示的なインバータの利点として、スイッチング損失が小さい、コモンモードノイズが小さい、任意の力率（−１＜ｃｏｓ（Φ）＜１）においてＭＯＳＦＥＴによって高いスイッチング周波数で動作する。
【００３６】
上記の例示的なインバータでは、任意の電圧における第１の極性の電流用に２つのブランチが提供され（例：１−２象限、Ｉ＞０、−ＤＣ＜Ｕ＜＋ＤＣ）、第１の極性とは逆の極性の電流が別の２つのブランチによってカバーされ（例：残りの３−４象限、Ｉ＜０、−ＤＣ＜Ｕ＜＋ＤＣ）、これは有利である。この実施形態においては、スイッチング素子ＭＯＳ１およびダイオードＳｉＣ１を含んだブランチと、スイッチング素子ＭＯＳ４およびダイオードＳｉＣ４を含んだブランチは、第１の極性用として使用され、スイッチング素子ＭＯＳ２およびダイオードＳｉＣ２を含んだブランチと、スイッチング素子ＭＯＳ３およびダイオードＳｉＣ３を含んだブランチは、逆の極性用として使用される。
【００３７】
異なる極性の電流は、個別のインダクタによって、または巻線間の漏れインダクタンスによって分離される。４個の誘導性素子Ｌ１，Ｌ２，Ｌ３，Ｌ４が設けられており、ブランチの電流極性が漂遊インダクタンスによって分離される。
【００３８】
しかしながら、この例示的なインバータでは、共通電圧（common voltage）の問題（すなわち第３の中間電圧レベル（例：Ｖ＝０）が提供される）が解決されない、または完全に対称的な変調が可能ではない。具体的には、例示的なインバータでは、高周波でスイッチングされるときに誘導性素子Ｌ１，Ｌ２，Ｌ３，Ｌ４によってインバータ中に流れ込むフリーホイーリング電流が考慮されていない。したがって、今後のインバータにおいては、効率のさらなる改善と、フリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることを防止する能力とが必要である。
【先行技術文献】
【特許文献】
【００３９】
【特許文献１】独国特許第１０２２１５９２号明細書
【発明の概要】
【発明が解決しようとする課題】
【００４０】
上記の欠点に鑑み、本発明の目的は、無効電力において使用することのできる、直流電圧を交流電圧に変換するインバータの効率を改善することである。
【００４１】
本発明の別の目的は、共通電圧の問題を解決することと、擬似Ｈブリッジの完全に対称的な変調を可能とすることである。
【課題を解決するための手段】
【００４２】
これらの目的の少なくとも１つは、独立請求項の主題によって解決される。本発明の有利な実施形態は、従属請求項に記載されている。
【００４３】
本発明の例示的な一実施例によると、インバータであって、２個の直流入力端子（ＤＣ＋，ＤＣ−）を含み、これら２個の直流入力端子の間に第１のブリッジ回路および第２のブリッジ回路が並列に接続されているインバータ、が提供される。第１のブリッジ回路は、第１の極性の第１の半波を、一対の交流出力端子（ＡＣ１，ＡＣ２）に提供し、第２のブリッジ回路は、逆の極性の第２の半波を、一対の交流出力端子に提供する。第１のブリッジ回路および第２のブリッジ回路のそれぞれが、少なくとも、スイッチング素子と、逆方向にバイアスされるダイオードとをそれぞれ備えている、第１のブランチおよび第２のブランチと、第１のブランチの第１の中間ノードを第２のブランチの第２の中間ノードにスイッチング可能な状態で相互接続している第３のブランチと、を含んでいる。これによって、第１のブリッジ回路の第１の中間ノードと第２の中間ノードとの間に提供される第１の半波が、第１の誘導性素子および第２の誘導性素子を介して一対の交流出力端子に供給され、第２のブリッジ回路の第１の中間ノードと第２の中間ノードとの間に提供される第２の半波が、第３の誘導性素子および第４の誘導性素子を介して一対の交流出力端子に供給される。第１の誘導性素子、第２の誘導性素子、第３の誘導性素子、または第４の誘導性素子のうちの少なくとも１つが、第１のブリッジ回路の第１の中間ノードを第２のブリッジ回路の第１の中間ノードに接続し、第１の誘導性素子、第２の誘導性素子、第３の誘導性素子、または第４の誘導性素子のうちの別の少なくとも１つが、第１のブリッジ回路の第２の中間ノードを第２のブリッジ回路の第２の中間ノードに接続している。
【００４４】
以降に説明する本発明のさまざまな実施例から容易に理解できるように、第１〜第４の誘導性素子は、（例えば図１に示したように）４本の同じ巻線を有する１つのコアとして実施する、または、（例えば図６に示したように）同じ数の巻線を有する個別の同じインダクタとして実施する、またはこれらの間の任意の中間的な組合せ（例：２つの個別のコモンモードチョーク素子であって、一方が第１のブリッジ回路用、他方が第２のブリッジ回路用）として実施することができる。特に、４つの誘導性素子は、次の２つの規則に従って実施することができる。規則１として、インバータのスイッチングから発生する共通電圧を打ち消すため、第１のブリッジ回路（例：正の電流ブリッジ）と一対の交流出力端子との間の接続と、第２のブリッジ回路（例：負の電流ブリッジ）と一対の交流出力端子との間の接続は、同じインダクタンス値を有する誘導性素子によって実施しなければならない。規則２として、フリーホイーリング電流がＭＯＳＦＥＴのボディダイオードを通過しないようにするため、第１のブリッジ回路のブランチと第２のブリッジ回路のブランチとの間の相互接続は、誘導性素子を介して実施しなければならない。
【００４５】
例示的な一実施例においては、第１のブリッジ回路の第３のブランチは、ダイオードおよびスイッチング素子の直列回路であって、第１のブリッジ回路の第２の中間ノードを第１の中間ノードに接続するように構成されている、直列回路を含み、第２のブリッジ回路の第３のブランチは、ダイオードおよびスイッチング素子の直列回路であって、第２のブリッジ回路の第１の中間ノードを第２の中間ノードに接続するように構成されている直列回路を含んでいる。
【００４６】
別の例示的な実施例においては、第１のブリッジ回路の第３のブランチと第２のブリッジ回路の第３のブランチは１つのスイッチング素子を使用し、この１つのスイッチング素子は、第１のブリッジ回路の第１の中間ノードと第２の中間ノードとを相互接続し、第２のブリッジ回路の第１の中間ノードと第２の中間ノードとを相互接続している。
【００４７】
さらに詳細な実施例においては、１つのスイッチング素子は、第１のブリッジ回路の第２の中間ノードから第１のブリッジ回路の第１の中間ノードに、または、第２のブリッジ回路の第１の中間ノードから第２のブリッジ回路の第２の中間ノードに、電流を供給するように接続され、第１のダイオードおよび第２のダイオードは、第１のブリッジ回路の第２の中間ノードと第２のブリッジ回路の第１の中間ノードとの間を電流が流れることを阻止し、第３のダイオードおよび第４のダイオードは、第１のブリッジ回路の第１の中間ノードと第２のブリッジ回路の第２の中間ノードとの間を電流が流れることを阻止する。
【００４８】
さらなる例示的な実施例においては、第１のブリッジ回路の第１のブランチは、スイッチング素子および逆方向にバイアスされるダイオードを含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路の第１の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子の第２の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第２のブランチは、スイッチング素子と、逆方向にバイアスされるダイオードと、逆方向にバイアスされるさらなるダイオードと、を含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路の第２の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第３のブランチは第３のスイッチング素子を含み、この第３のスイッチング素子は、第１のブリッジ回路の第２のブランチのさらなるダイオードと協働して、第１のブリッジ回路の第２の中間ノードから第１の中間ノードにフリーホイーリング電流を流すようにする。第２のブリッジ回路の第１のブランチは、スイッチング素子と、逆方向にバイアスされるダイオードと、逆方向にバイアスされるさらなるダイオードと、を含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路の第１の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第２のブランチは、スイッチング素子および逆方向にバイアスされるダイオード、を含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路の第２の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子の第２の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第３のブランチは第３のスイッチング素子を含み、この第３のスイッチング素子は、第２のブリッジ回路の第１のブランチのさらなるダイオードと協働して、第２のブリッジ回路の第１の中間ノードから第２の中間ノードにフリーホイーリング電流を流すようにする。
【００４９】
さらに別の例示的な実施例においては、第１のブリッジ回路の第１のブランチは、スイッチング素子と、さらなるスイッチング素子と、逆方向にバイアスされるダイオードと、を含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路の第１の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第２のブランチは、スイッチング素子および逆方向にバイアスされるダイオード、を含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路の第２の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第３のブランチはダイオードを含み、このダイオードは、第１のブリッジ回路の第１のブランチのさらなるスイッチング素子と協働して、第１のブリッジ回路の第２の中間ノードから第１の中間ノードにフリーホイーリング電流を流すようにする。第２のブリッジ回路の第１のブランチは、スイッチング素子および逆方向にバイアスされるダイオードを含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路の第１の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第２のブランチは、スイッチング素子と、さらなるスイッチング素子と、逆方向にバイアスされるダイオードと、を含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路の第２の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子の第２の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第３のブランチはダイオードを含み、このダイオードは、第２のブリッジ回路の第２のブランチのさらなるスイッチング素子と協働して、第２のブリッジ回路の第１の中間ノードから第２の中間ノードにフリーホイーリング電流を流すようにする。
【００５０】
別のさらに詳細な実施例においては、第１の誘導性素子が第１のチョーク素子であり、第２の誘導性素子が第２のチョーク素子であり、第３の誘導性素子が第３のチョーク素子であり、および第４の誘導性素子が第４のチョーク素子である。
【００５１】
さらなる詳細な実施例においては、第１の誘導性素子および第２の誘導性素子は、第１のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成されている。第３の誘導性素子および第４の誘導性素子は、第２のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通すさらなるコモンモードチョーク素子として構成されている。
【００５２】
さらに別のより詳細な実施例においては、第１の極性の第１の半波と逆の極性の第２の半波を一対の交流出力端子に交互に提供するときに、コモンモードチョーク素子およびさらなるコモンモードチョーク素子において誘導される磁場が逆向きとなるように、コモンモードチョーク素子およびさらなるコモンモードチョーク素子が同じフェライトコアによって構成されている。
【００５３】
より詳細な代替実施例においては、第１の誘導性素子は、第１のブリッジ回路の第１の中間ノードと、一対の交流出力端子の第１の出力端子とに接続され、第２の誘導性素子は、第１のブリッジ回路の第２の中間ノードと、第２のブリッジ回路の第２の中間ノードとに接続され、第３の誘導性素子は、第１のブリッジ回路の第１の中間ノードと、第２のブリッジ回路の第１の中間ノードとに接続され、第４の誘導性素子は、第２のブリッジ回路の第２の中間ノードと、一対の交流出力端子の第２の出力端子とに接続されている。
【００５４】
さらに詳細な実施例においては、第１の誘導性素子が双方向フィルタであり、第４の誘導性素子が双方向フィルタであり、第２の誘導性素子がデカップリングインダクタであり、第３の誘導性素子がデカップリングインダクタである。
【００５５】
例示的な実施例においては、インバータのスイッチング素子は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。
【００５６】
別の例示的な実施例においては、第１および第２のブリッジ回路の第１のブランチおよび第２のブランチに含まれているスイッチング素子は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、第１および第２のブリッジ回路の第３のブランチに含まれているスイッチング素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
【００５７】
さらなる例示的な実施例においては、インバータの第１のブリッジ回路の第１および第２のブランチの逆方向にバイアスされるダイオードと、インバータの第２のブリッジ回路の第１および第２のブランチの逆方向にバイアスされるダイオードとは、第１および第２のブリッジ回路の第１および第２のブランチに含まれているスイッチング素子に含まれているボディダイオードの逆回復効果を低減する超高速ダイオードである。
【００５８】
添付の図面は、本明細書に組み込まれて本明細書の一部を形成しており、本発明のいくつかの実施形態を図解している。これらの図面は、明細書と合わせて、本発明の原理を説明する役割を果たす。
【００５９】
図面は、本発明を作製および使用するためのさまざまな好ましい代替例を示すことを目的にしているにすぎず、本発明は、図解および説明されている実施形態のみに制限されないものと解釈されたい。さらには、実施形態のいくつかの態様は、（個々に、またはさまざまな組合せとして）本発明による解決策を形成することができる。さらなる特徴および利点は、添付の図面に図解されている本発明のさまざまな実施形態の、以下の具体的な説明から明らかになるであろう。図面において、類似する参照数字・記号は類似する要素を表している。
【図面の簡単な説明】
【００６０】
【図１】本発明の例示的な実施形態によるインバータ回路を概略的に示している。
【図２】本発明の別の例示的な実施形態による別のインバータ回路を概略的に示している。
【図３】本発明のさらなる例示的な実施形態によるさらなるインバータ回路を概略的に示している。
【図４】本発明のさらに別の例示的な実施形態によるさらに別のインバータ回路を概略的に示している。
【図５】本発明のさらなる例示的な実施形態によるさらなるインバータ回路を概略的に示している。
【図６】本発明の別の例示的な実施形態による別のインバータ回路を概略的に示している。
【図７】本発明のさらなる例示的な実施形態によるさらなるインバータ回路を概略的に示している。
【図８】関連するインバータ回路を概略的に示している。
【発明を実施するための形態】
【００６１】
図１を参照すると、本発明の例示的な実施形態によるインバータの概略図が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの擬似Ｈブリッジインバータと称することができる。
【００６２】
この実施形態のインバータは、太陽光パネル、無停電電源（ＵＰＳ）、燃料電池、風力タービンと組み合わせて使用する、または一般的な直流−交流電力変換において、あるいはスイッチモード電源（ＳＭＰＳ）において使用することができる。
【００６３】
図１に示した実施形態のインバータ１０００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている第１のブリッジ回路１１００および第２のブリッジ回路１２００を含んでいる。第１のブリッジ回路１１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路１２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路１１００が正の半波を提供し、第２のブリッジ回路１２００が負の半波を提供する、またはこの逆である。
【００６４】
詳細には、インバータ１０００の第１のブリッジ回路１１００は、第１のブランチおよび第２のブランチを含んでいる。第１のブランチは、スイッチング素子１１１１およびダイオード１１１２の直列回路を含んでいる。第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１とダイオード１１１２とを相互接続しているノードは、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１である。第２のブランチは、ダイオード１１２１およびスイッチング素子１１２２の直列回路を含んでいる。第１のブリッジ回路１１００の第２のブランチのダイオード１１２１とスイッチング素子１１２２とを相互接続しているノードは、第１のブリッジ回路１１００の第２の中間ノードＮ１１０２である。第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２とは、第３のブランチを介して、スイッチング可能な状態で相互接続されている。
【００６５】
この実施形態のインバータ１０００においては、第１のブリッジ回路１１００の第３のブランチは、スイッチング素子１１３１およびダイオード１１３２の直列回路を含んでいる。第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１およびダイオード１１３２により、第２の中間ノードＮ１１０２から第１の中間ノードＮ１１０１に電流が流れることができるように、第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２とを相互接続することができる。第１のブリッジ回路１１００の第３のブランチのダイオード１１３２は、第１の中間ノードＮ１１０１から第２の中間ノードＮ１１０２に電流が流れることを阻止するように構成されている。
【００６６】
さらには、インバータ１０００の第２のブリッジ回路１２００も、第１のブランチおよび第２のブランチを含んでいる。第２のブリッジ回路１２００の第１のブランチは、ダイオード１２１１およびスイッチング素子１２１２の直列回路を含んでいる。第２のブリッジ回路１２００の第１のブランチのダイオード１２１１とスイッチング素子１２１２とを相互接続しているノードは、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１である。第２のブランチは、スイッチング素子１２２１およびダイオード１２２２の直列回路を含んでいる。第２のブリッジ回路１２００の第２のブランチのスイッチング素子１２２１とダイオード１２２２とを相互接続しているノードは、第２のブリッジ回路１２００の第２の中間ノードＮ１２０２である。第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２は、第３のブランチを介して、スイッチング可能な状態で相互接続されている。
【００６７】
この実施形態のインバータ１０００においては、第２のブリッジ回路１２００の第３のブランチは、ダイオード１２３１およびスイッチング素子１２３２の直列回路を含んでいる。第２のブリッジ回路１２００の第３のブランチのダイオード１２３１およびスイッチング素子１２３２により、第１の中間ノードＮ１２０１から第２の中間ノードＮ１２０２に電流が流れることができるように、第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２とを相互接続することができる。第２のブリッジ回路１２００の第３のブランチのダイオード１２３１は、第２の中間ノードＮ１２０２から第１の中間ノードＮ１２０１に電流が流れることを阻止するように構成されている。
【００６８】
さらには、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２は、それぞれ、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２は、それぞれ、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。
【００６９】
したがって、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２との間に、第１のブリッジ回路１１００によって提供される第１の半波を、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路１２００の第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２との間に、第２のブリッジ回路１２００によって提供される第２の半波は、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【００７０】
図１に示したこの実施形態のインバータ１０００の例示的な実施においては、第１の誘導性素子１３０１および第４の誘導性素子１３０４は、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１から、および第２のブリッジ回路１２００の第２の中間ノードＮ１２０２から一対の交流出力端子ＡＣ１，ＡＣ２に差動電流を通すコモンモードチョーク素子として構成されている。
【００７１】
特に、コモンモードチョーク素子の第１の誘導性素子１３０１の巻線は、同じコモンモードチョーク素子の第４の誘導性素子１３０４の巻線とは逆方向に設けられている。言い換えれば、第１の半波を供給するときに第１の誘導性素子１３０１によって誘導される磁場と、第２の半波を供給するときに第４の誘導性素子１３０４によって誘導される磁場とが、同じ方向を向いている。
【００７２】
同様に、第２の誘導性素子１３０２および第３の誘導性素子１３０３は、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１から、および第１のブリッジ回路１１００の第２の中間ノードＮ１１０２から一対の交流出力端子ＡＣ１，ＡＣ２に差動電流を通す別のコモンモードチョーク素子として構成されている。
【００７３】
特に、後者の別のコモンモードチョーク素子の第２の誘導性素子１３０２の巻線は、同じコモンモードチョーク素子の第３の誘導性素子１３０３の巻線とは逆方向に設けられている。言い換えれば、第１の半波を供給するときに第２の誘導性素子１３０２によって誘導される磁場と、第２の半波を供給するときに第３の誘導性素子１３０３によって誘導される磁場とが、同じ方向を向いている。
【００７４】
第１および第４の誘導性素子１３０１，１３０４を含んでいるコモンモードチョーク素子と、第２および第３の誘導性素子１３０２，１３０３を含んでいる他方のコモンモードチョーク素子とは、同じフェライトコアを共有している。特に、コモンモードチョーク素子および他方のコモンモードチョーク素子は、第１の半波の供給時にフェライトコアに誘導される磁場と、第２の半波の供給時にフェライトコアに誘導される磁場とがつねに同じ方向に向くように組み合わされている。
【００７５】
したがって、誘導性素子がコモンモードチョーク素子として実施されていることにより、この実施形態によるインバータでは、所定の高周波スイッチングパターンにおいて（例：パルス幅変調（ＰＷＭ）パターンに基づいて）スイッチング素子を切り替えるときに共通電圧が発生することが防止される。
【００７６】
この実施形態の代替の例示的な実施においては、第１および第２の誘導性素子が、第１のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成されている。
【００７７】
特に、コモンモードチョーク素子の第１の誘導性素子の巻線は、同じコモンモードチョーク素子の第２の誘導性素子の巻線とは逆方向に設けられている。言い換えれば、第１の半波を供給するときに第１の誘導性素子によって誘導される磁場と第２の誘導性素子によって誘導される磁場とが、同じ方向を向いている。
【００７８】
同様に、第３および第４の誘導性素子が、第２のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通す別のコモンモードチョーク素子として構成されている。
【００７９】
特に、この別のコモンモードチョーク素子の第３の誘導性素子の巻線は、同じコモンモードチョーク素子の第４の誘導性素子の巻線とは逆方向に設けられている。言い換えれば、第２の半波を供給するときに第３の誘導性素子によって誘導される磁場と第４の誘導性素子によって誘導される磁場とが、同じ方向を向いている。
【００８０】
第１および第２の誘導性素子を含んでいるコモンモードチョーク素子と、第３および第４の誘導性素子を含んでいる他方のコモンモードチョーク素子とは、同じフェライトコアを共有している。特に、コモンモードチョーク素子および他方のコモンモードチョーク素子は、第１の半波の供給時にフェライトコアに誘導される磁場と、第２の半波の供給時にフェライトコアに誘導される磁場とがつねに同じ方向に向くように組み合わされている。
【００８１】
この実施形態のさらなる代替の例示的な実施においては、４つの誘導性素子のうちの任意の３つが、３巻線のコモンモードチョーク素子（すなわちコモンチョーク３巻線インダクタ）として構成されており、第４の誘導性素子が個別のチョーク素子として構成されている。この場合、３巻線のコモンモードチョーク素子と個別のチョーク素子とは、同じインダクタンス値を有する（例：同じ数の巻線が設けられている）。
【００８２】
第１の半波（例：正の半波）を交流出力端子に提供するときには、第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と、第１のブリッジ回路１１００の第２のブランチのスイッチング素子１１２２とが、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）同期してスイッチングされ、第２のブリッジ回路１２００のスイッチング素子は、オフ状態に維持される。
【００８３】
第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２とがオン状態に切り替えられている期間においては、第１のＤＣ＋入力端子を介して供給される第１の電圧が、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１に伝搬し、それと同時に、第２のＤＣ−入力端子を介して供給される第２の電圧（すなわち第１の電圧とは逆の極性）が、第１のブリッジ回路１１００の第２の中間ノードＮ１１０２に伝搬する。さらに、第１の誘導性素子１３０１および第２の誘導性素子１３０２によって、第１の電圧極性の十分に滑らかな正弦波形状の第１の半波（例：正の半波）を交流出力端子に供給することができる。
【００８４】
言い換えれば、第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２とがオフ状態に切り替えられている期間においては、第１の誘導性素子１３０１および第２の誘導性素子１３０２によって、インバータ１０００にフリーホイーリング電流が誘導される。特に、フリーホイーリング電流は、第１の誘導性素子１３０１および第２の誘導性素子１３０２が、蓄えられている磁場エネルギを使用して自身の電圧を形成することにより、突然の電流減少に抵抗する結果として発生する。このフリーホイーリング電流は、第１のブリッジ回路１１００の中間ノードＮ１１０１，Ｎ１１０２に提供される。
【００８５】
第１のブリッジ回路１１００の第３のブランチはスイッチング素子１１３１を含んでおり、このスイッチング素子１１３１は、第１の半波の期間のほぼ全体にわたりオン状態であるように切り替えられていることが有利である。したがって、第１の誘導性素子１３０１および第２の誘導性素子１３０２によって、それぞれ第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２に提供されるフリーホイーリング電流は、第１のブリッジ回路１１００の第２の中間ノードＮ１１０２から第１の中間ノードＮ１１０１に流れることができるように、第３のブランチ（すなわちスイッチング素子１１３１およびダイオード１１３２）を介して伝えることができる。第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１のこの制御は、有効電力の場合に有利に使用することができる。
【００８６】
これに代えて、第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を、第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２の同期的なスイッチングとは逆にオン／オフすることができる。逆のスイッチングとは、本発明においては、第３のブランチのスイッチング素子１１３１がオン状態に切り替えられているとき、第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２とがオフ状態に切り替えられている、およびこの逆であることを意味する。第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１のこの制御は、無効電力の場合に有利に使用することができる。
【００８７】
結果として、第１の半波においては、この実施形態のインバータ１０００の第１のブリッジ回路１１００の第３のブランチは、有効電力の場合にフリーホイーリング電流を伝え、フリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることを阻止する。
【００８８】
インバータ１０００の構造の利点として、フリーホイーリング電流（すなわち第１の誘導性素子１３０１および第２の誘導性素子１３０２から発生する）が第２のブリッジ回路１２００に流れ込むことが防止される。具体的には、第１の誘導性素子１３０１および第２の誘導性素子１３０２は、それぞれの交流出力端子ＡＣ１，ＡＣ２を介して、さらに第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、第２のブリッジ回路の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２に接続されている。フリーホイーリング電流の場合、第３の誘導性素子１３０３および第４の誘導性素子１３０４は、フリーホイーリング電流が第２のブリッジ回路１２００に流れ込むことを阻止するフィルタとして機能する。
【００８９】
逆の電圧極性の第２の半波（例：負の半波）を交流出力端子に提供するときには、第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と、第２のブリッジ回路１２００の第２のブランチのスイッチング素子１２２１とが、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）同期してスイッチングされ、第１のブリッジ回路１１００のスイッチング素子は、オフ状態に維持される。
【００９０】
第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１がオン状態に切り替えられている期間においては、第１のＤＣ＋入力端子を介して供給される第１の電圧が、第２のブリッジ回路１２００の第２の中間ノードＮ１２０２に伝搬し、それと同時に、第２のＤＣ−入力端子を介して供給される第２の電圧（すなわち第１の電圧とは逆の極性）が、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１に伝搬する。さらには、第３の誘導性素子１３０３および第４の誘導性素子１３０４によって、逆の電圧極性の十分に滑らかな正弦波形状の第２の半波（例：負の半波）を交流出力端子に供給することができる。
【００９１】
言い換えれば、第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１とがオフ状態に切り替えられている期間においては、第３の誘導性素子１３０３および第４の誘導性素子１３０４によって、インバータ１０００にフリーホイーリング電流が誘導される。特に、フリーホイーリング電流は、第３の誘導性素子１３０３および第４の誘導性素子１３０４が、蓄えられている磁場エネルギを使用して自身の電圧を形成することにより、突然の電流減少に抵抗する結果として発生する。このフリーホイーリング電流は、第２のブリッジ回路１２００の中間ノードＮ１２０２，Ｎ１２０１に提供される。
【００９２】
第２のブリッジ回路１２００の第３のブランチはスイッチング素子１２３２を含んでおり、このスイッチング素子１２３２は、第１の半波の期間のほぼ全体にわたりオン状態であるように切り替えられていることが有利である。したがって、第３の誘導性素子１３０３および第４の誘導性素子１３０４によって、それぞれ第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２に提供されるフリーホイーリング電流は、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１から第２の中間ノードＮ１２０２に流れることができるように、第３のブランチ（すなわち第２のブリッジ回路１２００の第３のブランチに含まれているスイッチング素子１２３２およびダイオード１２３１）を介して伝えることができる。第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２のこの制御は、有効電力の場合に有利に使用することができる。
【００９３】
これに代えて、第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を、第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１の同期的なスイッチングとは逆にオン／オフすることができる。逆のスイッチングとは、本発明においては、第３のブランチのスイッチング素子１２３２がオン状態に切り替えられているとき、第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１がオフ状態に切り替えられている、およびこの逆であることを意味する。第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２のこの制御は、無効電力の場合に有利に使用することができる。
【００９４】
結果として、第２の半波においては、この実施形態のインバータ１０００の第２のブリッジ回路１２００の第３のブランチは、有効電力の場合にフリーホイーリング電流を伝え、フリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることを阻止する。
【００９５】
インバータ１０００の構造の利点として、フリーホイーリング電流（すなわち第３の誘導性素子１３０３および第４の誘導性素子１３０４から発生する）が第１のブリッジ回路１１００に流れ込むことが防止される。具体的には、第３の誘導性素子１３０３および第４の誘導性素子１３０４は、それぞれの交流出力端子ＡＣ１，ＡＣ２を介して、さらに第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、第１のブリッジ回路の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２に接続されている。フリーホイーリング電流の場合、第１の誘導性素子１３０１および第２の誘導性素子１３０２は、フリーホイーリング電流が第１のブリッジ回路１１００に流れ込むことを阻止するフィルタとして機能する。
【００９６】
すでに説明したように、この実施形態のインバータ１０００は、無効電力においても使用可能である。言い換えれば、この実施形態のインバータ１０００の構造では、全体的な効率に悪影響を及ぼすことなく、無効電力において使用可能である。無効電力の場合、各サイクルにおいて電力の一部がインバータ１０００に戻るが、この実施形態のインバータの効率にはマイナスに影響しない。
【００９７】
第１の半波において無効電力を能動的に制御する目的で、第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）切り替える。第２の半波においては、第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）切り替えることによって、無効電力が能動的に制御される。
【００９８】
第１の半波（例：正の半波）における無効電力を考えると、一対の交流出力端子ＡＣ１，ＡＣ２から、これらの出力端子に供給される電圧とは逆の方向に、インバータ１０００に電流が帰還する。詳細には、第１の半波を供給している間、交流出力端子ＡＣ２から第２の誘導性素子１３０２を介して第１のブリッジ回路１１００の第２の中間ノードＮ１１０２への方向に電流が流れるように、第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を切り替えることによって、無効電力を伝える電流が制御される。さらにこの電流は、第２の中間ノードＮ１１０２から、第３のブランチを介して（すなわち第３のブランチのダイオード１１３２およびスイッチング素子１１３１を介して）第１のブリッジ回路の第１の中間ノードＮ１１０１に伝えられる。さらにこの電流は、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１から、第１の誘導性素子１３０１を介して交流出力端子ＡＣ１に伝えられる。
【００９９】
インバータ１０００の構造では、第１の半波の間、無効電力を伝える電流が第２のブリッジ回路に流れ込むことが防止され、これは有利である。具体的には、一対の交流出力端子を、それぞれ第２のブリッジ回路の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２に相互接続する第３の誘導性素子１３０３および第４の誘導性素子１３０４を設けることによって、第１の半波の間、電流が第２のブリッジに流れ込むことが防止される。なぜなら、第３および第４の誘導性素子を流れる電流を駆動または変化させる電圧差が存在しないためである。
【０１００】
さらには、第２の半波（例：負の半波）における無効電力を考えると、一対の交流出力端子ＡＣ１，ＡＣ２から、これらの出力端子に供給される電圧とは逆の方向に、インバータ１０００に電流が帰還する。詳細には、第２の半波を供給している間、交流出力端子ＡＣ１から第３の誘導性素子１３０３を介して第２のブリッジ回路１２００の第１の中間ノードＮ１２０１への方向に電流が流れるように、第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を切り替えることによって、無効電力を伝える電流が制御される。さらにこの電流は、第１の中間ノードＮ１２０１から、第３のブランチを介して（すなわち第３のブランチのダイオード１２３１およびスイッチング素子１２３２を介して）、第２のブリッジ回路の第２の中間ノードＮ１２０２に伝えられる。さらにこの電流は、第２のブリッジ回路１２００の第２の中間ノードＮ１２０２から、第４の誘導性素子１３０４を介して交流出力端子ＡＣ２に伝えられる。
【０１０１】
インバータ１０００の構造では、第２の半波の間についても、無効電力を伝える電流が第１のブリッジ回路に流れ込むことが防止される。具体的には、一対の交流出力端子を、それぞれ第１のブリッジ回路の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２に相互接続する第１の誘導性素子１３０１および第２の誘導性素子１３０２を設けることによって、第２の半波の間、電流が第１のブリッジに流れ込むことが防止される。なぜなら、第１および第２の誘導性素子を流れる電流を駆動または変化させる電圧差が存在しないためである。
【０１０２】
したがって、この実施形態のインバータ１０００の構造では、無効電力を伝える電流が直流入力端子の方に流れることが防止され、第１の半波の場合に第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を切り替え、第２の半波の場合に第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を切り替えることによって、この電流が能動的に制御される。
【０１０３】
補足として述べておくと、第１の半波における無効電力に対するフリーホイーリング電流は、交流出力端子から第２の誘導性素子１３０２を介して第１のブリッジ回路の第２の中間ノードＮ１１０２に伝えられ、第１のブリッジ回路の第２のブランチのダイオード１１２１を介して直流入力端子ＤＣ＋，ＤＣ−に伝えられ、さらに第１のブリッジ回路の第１のブランチのダイオード１１１２を介して第１の中間ノードＮ１１０１に伝えられ、第１の誘導性素子１３０１を介して交流出力端子に伝えられる。同様に、第２の半波において、無効電力に対するフリーホイーリング電流は、交流出力端子から第３の誘導性素子１３０３を介して第２のブリッジ回路の第１の中間ノードＮ１２０１に伝えられ、第２のブリッジ回路の第１のブランチのダイオード１２１１を介して直流入力端子ＤＣ＋，ＤＣ−に伝えられ、さらに第２のブリッジ回路の第２のブランチのダイオード１２２２を介して第２のブリッジ回路の第２の中間ノードＮ１２０２に伝えられ、第４の誘導性素子１３０４を介して交流出力端子に伝えられる。
【０１０４】
したがって、無効電力に対するフリーホイーリング電流は、第１のブリッジ回路１１００のダイオード１１１２およびダイオード１１２１によって、または第２のブリッジ回路１２００のダイオード１２１１およびダイオード１２２２によって伝えられ、それぞれ他方のブリッジ回路１２００およびブリッジ回路１１００のスイッチング素子のボディダイオードを介して伝えられるのではない。これにより、逆回復損失を回避することができる。
【０１０５】
さらに、一般的な電気製品における無効電力の量は、有効電力の量と比較してずっと小さく、さらには、無効電力に対するフリーホイーリング電流は、無効電力のうちの小さな割合を伝えるのみであるため、この影響は、この実施形態のインバータ１０００の効率に対して無視できる減損と考えることができる。
【０１０６】
しかしながら、無効電力において使用可能であることは、ますます重要になっている。３ｋＷより大きいカテゴリにおけるソーラーインバータの最近の要求条件として、ＬＶＲＴ（Low voltage ride through）能力が含まれる。ＬＶＲＴ能力では、インバータは、ＡＣライン＝０Ｖ（電源電圧不足）条件およびｃｏｓ（Φ）＝０（完全な無効電力条件）にも耐えなければならない。
【０１０７】
次に図２を参照すると、本発明の別の例示的な実施形態によるインバータ２０００が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの単一スイッチ型の中性点クランプ式インバータと称することができる。
【０１０８】
この実施形態のインバータ２０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１０９】
この実施形態のインバータ２０００は、第１のブリッジ回路２１００および第２のブリッジ回路２２００を含んでおり、これらのブリッジ回路はインバータ１０００の第１のブリッジ回路１１００および第２のブリッジ回路１２００とは異なるが、同じ機能を提供し、その一方で、必要なスイッチング素子の数が少ない。
【０１１０】
詳細には、第１のブリッジ回路２１００と第２のブリッジ回路２２００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。第１のブリッジ回路２１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路２２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路２１００が正の半波を提供し、第２のブリッジ回路２２００が負の半波を提供する、またはこの逆である。
【０１１１】
インバータ２０００の第１のブリッジ回路２１００は、第１のブランチおよび第２のブランチを含んでいる。第１のブリッジ回路２１００の第１のブランチは、スイッチング素子２１１１およびダイオード２１１２の直列回路を含んでいる。第１のブリッジ回路２１００の第１のブランチのスイッチング素子２１１１とダイオード２１１２とを相互接続しているノードは、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１である。第２のブランチは、ダイオード２１２１およびスイッチング素子２１２２の直列回路を含んでいる。第１のブリッジ回路２１００の第２のブランチのダイオード２１２１とスイッチング素子２１２２とを相互接続しているノードは、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２である。第１の中間ノードＮ２１０１および第２の中間ノードＮ２１０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１１２】
さらには、インバータ２０００の第２のブリッジ回路２２００も、第１のブランチおよび第２のブランチを含んでいる。第２のブリッジ回路２２００の第１のブランチは、ダイオード２２１１およびスイッチング素子２２１２の直列回路を含んでいる。第２のブリッジ回路２２００の第１のブランチのダイオード２２１１とスイッチング素子２２１２とを相互接続しているノードは、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１である。第２のブランチは、スイッチング素子２２２１およびダイオード２２２２の直列回路を含んでいる。第２のブリッジ回路２２００の第２のブランチのスイッチング素子２２２１とダイオード２２２２とを相互接続しているノードは、第２のブリッジ回路２２００の第２の中間ノードＮ２２０２である。第１の中間ノードＮ２２０１および第２の中間ノードＮ２２０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１１３】
インバータ２０００においては、第１のブリッジ回路２１００の第３のブランチと第２のブリッジ回路２２００の第３のブランチとは、１つのスイッチング素子２４０１を使用するように結合されており、それぞれの第３のブランチは、第１のブリッジ回路２１００の第１および第２の中間ノードＮ２１０１，Ｎ２１０２を相互接続しており、第２のブリッジ回路２２００の第１および第２の中間ノードＮ２２０１，Ｎ２２０２を相互接続している。
【０１１４】
特に、１つのスイッチング素子２４０１は、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２から第１のブリッジ回路２１００の第１の中間ノードＮ２１０１に電流を供給する、または、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１から第２のブリッジ回路２２００の第２の中間ノードＮ２２０２に電流を供給するように接続されている。具体的には、第１のダイオード２４０２および第２のダイオード２４０３は、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２と、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１との間で電流が流れることを阻止している。第３のダイオード２４０４および第４のダイオード２４０５は、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１と、第２のブリッジ回路２２００の第２の中間ノードＮ２２０２との間で電流が流れることを阻止している。
【０１１５】
言い換えれば、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２は、第１のダイオード２４０２および第２のダイオード２４０３の直列回路によって、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１に相互接続されているが、電流は、第２の中間ノードＮ２１０２から第１のダイオード２４０２を介して第３の中間ノードＮ２４０６までと、第１の中間ノードＮ２２０１から第２のダイオード２４０３を介して第３の中間ノードＮ２４０６まで流れることができるのみである。第３の中間ノードＮ２４０６は、第１のダイオード２４０２と第２のダイオード２４０３を直接接続しているノードである。
【０１１６】
同様に、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１は、第３のダイオード２４０４および第４のダイオード２４０５の直列回路によって、第２のブリッジ回路の第２の中間ノードＮ２２０２に相互接続されているが、電流は、第４の中間ノードＮ２４０７から第３のダイオード２４０４を介して第１のブリッジ回路２１００の第１の中間ノードＮ２１０１までと、第４の中間ノードＮ２４０７から第４のダイオードを介して第２のブリッジ回路２２００の第２の中間ノードＮ２２０２まで流れることができるのみである。第４の中間ノードＮ２４０７は、第３のダイオード２４０４と第４のダイオード２４０５を直接接続しているノードである。
【０１１７】
さらには、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１および第２の中間ノードＮ２１０２は、それぞれ、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１および第２の中間ノードＮ２２０２は、それぞれ、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。
【０１１８】
したがって、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１と第２の中間ノードＮ２１０２の間に第１のブリッジ回路２１００によって提供される第１の半波を、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路２２００の第１の中間ノードＮ２２０１と第２の中間ノードＮ２２０２との間に第２のブリッジ回路２２００によって提供される第２の半波は、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１１９】
第１の半波および第２の半波を提供する場合、インバータ２０００の１つのスイッチング素子２４０１は、インバータ１０００の第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１がオン状態に切り替えられるときと、インバータ１０００の第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３１がオン状態に切り替えられるときと同じタイミングで、オン状態に切り替えられる。これにより、インバータ２０００の機能は、図１のインバータ１０００の機能と同じである。
【０１２０】
インバータ２０００には、図１に示したインバータ１０００と同じ第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４が設けられている。したがって、この実施形態のインバータ２０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１２１】
次に図３を参照すると、本発明の別の例示的な実施形態によるインバータ３０００が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの擬似６ダイオードブリッジインバータと称することができる。
【０１２２】
この実施形態のインバータ３０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１２３】
この実施形態のインバータ３０００は、第１のブリッジ回路３１００および第２のブリッジ回路３２００を含んでおり、これらのブリッジ回路はインバータ１０００の第１のブリッジ回路１１００および第２のブリッジ回路１２００とは異なるが、同じ機能を提供し、その一方で、フリーホイーリング電流もしくは無効電力またはその両方を第１および第２のブリッジ回路３１００，３２００によってスイッチングするときの導通損失が減少する。
【０１２４】
詳細には、第１のブリッジ回路３１００と第２のブリッジ回路３２００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。第１のブリッジ回路３１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路３２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路３１００が正の半波を提供し、第２のブリッジ回路３２００が負の半波を提供する、またはこの逆である。
【０１２５】
インバータ３０００の第１のブリッジ回路３１００は第１のブランチおよび第２のブランチを含んでおり、これら両方のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。インバータ３０００の第２のブリッジ回路３２００も第１のブランチおよび第２のブランチを含んでおり、これら第１および第２のブランチも、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。
【０１２６】
第１のブリッジ回路３１００の第１のブランチは、スイッチング素子３１１１およびダイオード３１１２の直列回路を含んでいる。第１のブリッジ回路３１００の第１のブランチのスイッチング素子３１１１とダイオード３１１２を相互接続しているノードは、第１のブリッジ回路３１００の第１の中間ノードＮ３１０１である。
【０１２７】
第１のブリッジ回路３１００の第２のブランチは、ダイオード３１２１、さらなるダイオード３１２２、およびスイッチング素子３１２３の直列回路を含んでいる。第１のブリッジ回路３１００の第２のブランチのさらなるダイオード３１２２とスイッチング素子３１２３とを相互接続しているノードは、第１のブリッジ回路３１００の第２の中間ノードＮ３１０２である。第１の中間ノードＮ３１０１と第２の中間ノードＮ３１０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１２８】
詳細には、第１のブリッジ回路３１００の第１のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路３１００の第１の中間ノードＮ３１０１にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１２９】
同様に、第１のブリッジ回路３１００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路３１００の第２の中間ノードＮ３１０２にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１３０】
さらには、第１のブリッジ回路３１００の第３のブランチは、スイッチング素子３１３１を含んでいる。スイッチング素子３１３１は、フリーホイーリング電流が第１のブリッジ回路３１００の第２の中間ノードＮ３１０２から第１の中間ノードＮ３１０１に流れることができるように、第１のブリッジ回路３１００の第２のブランチのさらなるダイオード３１２２と協働する。
【０１３１】
第２のブリッジ回路３２００の第１のブランチは、ダイオード３２１１、さらなるダイオード３２１２、およびスイッチング素子３２１３の直列回路を含んでいる。第２のブリッジ回路３２００の第１のブランチのさらなるダイオード３２１２とスイッチング素子３２１３とを相互接続しているノードは、第２のブリッジ回路３２００の第１の中間ノードＮ３２０１である。
【０１３２】
第２のブリッジ回路３２００の第２のブランチは、スイッチング素子３２２１およびダイオード３２２２の直列回路を含んでいる。第２のブリッジ回路３２００の第２のブランチのスイッチング素子３２２１とダイオード３２２２とを相互接続しているノードは、第２のブリッジ回路３２００の第２の中間ノードＮ３２０２である。第１の中間ノードＮ３２０１と第２の中間ノードＮ３２０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１３３】
詳細には、第２のブリッジ回路３２００の第１のブランチは、２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路３２００の第１の中間ノードＮ３２０１にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１３４】
同様に、第２のブリッジ回路３２００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路３２００の第２の中間ノードＮ３２０２にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１３５】
さらには、第２のブリッジ回路３２００の第３のブランチは、スイッチング素子３２３１を含んでいる。スイッチング素子３２３１は、フリーホイーリング電流が第２のブリッジ回路３２００の第１の中間ノードＮ３２０１から第２の中間ノードＮ３２０２に流れることができるように、第２のブリッジ回路３２００の第１のブランチのさらなるダイオード３２１２と協働する。
【０１３６】
第１の半波および第２の半波を提供するとき、インバータ３０００の第１のブリッジ回路３１００のスイッチング素子は、インバータ１０００の第１のブリッジ回路１１００のそれぞれのスイッチング素子と同様に制御され、インバータ３０００の第２のブリッジ回路３２００のスイッチング素子は、インバータ１０００の第２のブリッジ回路１２００のそれぞれのスイッチング素子と同様に制御される。これにより、インバータ３０００の機能は、図１のインバータ１０００の機能と同じである。
【０１３７】
インバータ３０００には、図１に示したインバータ１０００と同じ第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４が設けられている。したがって、この実施形態のインバータ３０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１３８】
次に図４を参照すると、本発明の別の例示的な実施形態によるインバータ４０００が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの擬似６ＭＯＳ−ＦＥＴブリッジインバータと称することができる。
【０１３９】
この実施形態のインバータ４０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１４０】
この実施形態のインバータ４０００は、第１のブリッジ回路４１００および第２のブリッジ回路４２００を含んでおり、これらのブリッジ回路はインバータ１０００の第１のブリッジ回路１１００および第２のブリッジ回路１２００とは異なるが、同じ機能を提供する。
【０１４１】
以下の説明から明らかになるように、インバータ４０００の利点として、転流経路（例：第１のブリッジ回路４１００の第１のブランチおよび第２のブリッジ回路４２００の第２のブランチ）に含まれているデバイスが３つのみであり、第１の半波において、スイッチング素子４２２２の電圧降下を小さくすることができるように、スイッチング素子４２２２を連続的に導通させる（すなわちオン状態である）ように制御することができ、同様に、第２の半波において、スイッチング素子４１１２の電圧降下を小さくすることができるように、スイッチング素子４１１２を連続的に導通させる（すなわちオン状態である）ように制御することができる。
【０１４２】
詳細には、第１のブリッジ回路４１００および第２のブリッジ回路４２００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。第１のブリッジ回路４１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路４２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路４１００が正の半波を提供し、第２のブリッジ回路４２００が負の半波を提供する、またはこの逆である。
【０１４３】
インバータ４０００の第１のブリッジ回路４１００は第１のブランチおよび第２のブランチを含んでおり、これら両方のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。インバータ４０００の第２のブリッジ回路４２００も第１のブランチおよび第２のブランチを含んでおり、これら第１および第２のブランチも、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。
【０１４４】
第１のブリッジ回路４１００の第１のブランチは、スイッチング素子４１１１、さらなるスイッチング素子４１１２、およびダイオード４１１３の直列回路を含んでいる。第１のブリッジ回路４１００の第１のブランチのさらなるスイッチング素子４１１２とダイオード４１１３とを相互接続しているノードは、第１のブリッジ回路４１００の第１の中間ノードＮ４１０１である。
【０１４５】
第１のブリッジ回路４１００の第２のブランチは、ダイオード４１２１およびスイッチング素子４１２２の直列回路を含んでいる。第１のブリッジ回路４１００の第２のブランチのダイオード４１２１とスイッチング素子４１２２とを相互接続しているノードは、第１のブリッジ回路４１００の第２の中間ノードＮ４１０２である。第１の中間ノードＮ４１０１と第２の中間ノードＮ４１０２とは、第３のブランチを介して、スイッチング可能な状態で相互接続されている。
【０１４６】
詳細には、第１のブリッジ回路４１００の第１のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路４１００の第１の中間ノードＮ４１０１にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１４７】
同様に、第１のブリッジ回路４１００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路４１００の第２の中間ノードＮ４１０２にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１４８】
さらには、第１のブリッジ回路４１００の第３のブランチは、ダイオード４１３１を含んでいる。ダイオード４１３１は、フリーホイーリング電流が第１のブリッジ回路４１００の第２の中間ノードＮ４１０２から第１の中間ノードＮ４１０１に流れることができるように、第１のブリッジ回路４１００の第１のブランチのさらなるスイッチング素子４１１２と協働する。
【０１４９】
第２のブリッジ回路４２００の第１のブランチは、ダイオード４２１１およびスイッチング素子４２１２の直列回路を含んでいる。第２のブリッジ回路４２００の第１のブランチのダイオード４２１１とスイッチング素子４２１２とを相互接続しているノードは、第２のブリッジ回路４２００の第１の中間ノードＮ４２０１である。
【０１５０】
第２のブリッジ回路４２００の第２のブランチは、スイッチング素子４２２１、さらなるスイッチング素子４２２２、およびダイオード４２２３の直列回路を含んでいる。第２のブリッジ回路４２００の第２のブランチのさらなるスイッチング素子４２２２とダイオード４２２３とを相互接続しているノードは、第２のブリッジ回路４２００の第２の中間ノードＮ４２０２である。第１の中間ノードＮ４２０１と第２の中間ノードＮ４２０２とは、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１５１】
詳細には、第２のブリッジ回路４２００の第１のブランチは、２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路４２００の第１の中間ノードＮ４２０１にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１５２】
同様に、第２のブリッジ回路４２００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路４２００の第２の中間ノードＮ４２０２にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１５３】
さらには、第２のブリッジ回路４２００の第３のブランチは、ダイオード４２３１を含んでいる。ダイオード４２３１は、フリーホイーリング電流が第２のブリッジ回路４２００の第１の中間ノードＮ４２０１から第２の中間ノードＮ４２０２に流れることができるように、第２のブリッジ回路４２００の第２のブランチのさらなるスイッチング素子４２２２と協働する。
【０１５４】
第１の半波および第２の半波を提供するとき、インバータ４０００の第１のブリッジ回路４１００のスイッチング素子は、インバータ１０００の第１のブリッジ回路１１００のそれぞれのスイッチング素子と同様に制御され、インバータ４０００の第２のブリッジ回路４２００のスイッチング素子は、インバータ１０００の第２のブリッジ回路１２００のそれぞれのスイッチング素子と同様に制御される。これにより、インバータ４０００の機能は、図１のインバータ１０００の機能と同じである。
【０１５５】
インバータ４０００には、図１に示したインバータ１０００と同じ第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４が設けられている。したがって、この実施形態のインバータ４０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１５６】
次に図５を参照すると、本発明の別の例示的な実施形態によるインバータ５０００が示してある。この実施形態のインバータ５０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１５７】
具体的には、インバータ５０００は、図１のインバータ１０００と同じ第１のブリッジ回路１１００および第２のブリッジ回路１２００を含んでいる。したがって、このインバータの第１のブリッジ回路は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができ、第２のブリッジ回路１２００は、逆の極性の第２の半波を一対の交流出力端子に提供することができる。
【０１５８】
しかしながら、インバータ５０００は、第１のブリッジ回路１１００および第２のブリッジ回路１２００を交流出力端子に接続するための構造が図１のインバータ１０００とは異なっており、この点について以下に説明する。
【０１５９】
第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２は、それぞれ、第１の誘導性素子５３０１および第２の誘導性素子５３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２は、それぞれ、第３の誘導性素子５３０３および第４の誘導性素子５３０４を介して、２個の交流出力端子に接続されている。
【０１６０】
したがって、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２との間に第１のブリッジ回路によって提供される第１の半波を、第１の誘導性素子５３０１および第２の誘導性素子５３０２を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路１２００の第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２との間に第２のブリッジ回路１２００によって提供される第２の半波を、第３の誘導性素子５３０３および第４の誘導性素子５３０４を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１６１】
この実施形態のインバータ５０００においては、第１の誘導性素子５３０１および第２の誘導性素子５３０２は、第１のブリッジ回路の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２から一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成されている。同様に、第３の誘導性素子５３０３および第４の誘導性素子５３０４は、第２のブリッジ回路の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２から一対の交流出力端子に差動電流を通す別のコモンモードチョーク素子として構成されている。コモンモードチョーク素子および他方のコモンモードチョーク素子は、個別に設けられている。
【０１６２】
特に、インバータ５０００では、個別のコモンモードチョーク素子を設けることによって、素子５３０１，５３０２および素子５３０３，５３０４のコストと複雑さが減少し、インバータのモジュール性が向上する。特に、第１のブリッジ回路１１００および第２のブリッジ回路１２００を、それぞれのコモンモードチョーク素子５３０１，５３０２と一体に製造することができ、これにより中間配線が減少し、したがってインバータ５０００による共通電圧の抑制の精度が改善される。
【０１６３】
インバータ５０００においては、第１、第２、第３、および第４の誘導性素子５３０１，５３０２，５３０３，５３０４の構成として、図１に示したインバータ１０００の第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４と比較して類似する構成が使用されている。この類似する構成を使用することで、この実施形態のインバータ５０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１６４】
次に図６を参照すると、本発明の別の例示的な実施形態によるインバータ６０００が示してある。この実施形態のインバータ６０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１６５】
具体的には、インバータ６０００は、図１のインバータ１０００と同じ第１のブリッジ回路１１００および第２のブリッジ回路１２００を含んでいる。したがって、インバータ６０００の第１のブリッジ回路は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができ、第２のブリッジ回路は、逆の極性の第２の半波を一対の交流出力端子に提供することができる。
【０１６６】
しかしながら、インバータ６０００は、第１のブリッジ回路１１００および第２のブリッジ回路１２００を交流出力端子に接続するための構造が図１のインバータ１０００とは異なっており、この点について以下に説明する。
【０１６７】
第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２は、それぞれ、第１の誘導性素子６３０１および第２の誘導性素子６３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２は、それぞれ、第３の誘導性素子６３０３および第４の誘導性素子６３０４を介して、２個の交流出力端子に接続されている。
【０１６８】
したがって、第１のブリッジ回路の第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２の間に第１のブリッジ回路１１００によって提供される第１の半波を、第１の誘導性素子６３０１および第２の誘導性素子６３０２を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路１２００の第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２との間に第２のブリッジ回路１２００によって提供される第２の半波は、第３の誘導性素子６３０３および第４の誘導性素子６３０４を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１６９】
この実施形態のインバータ６０００においては、第１の誘導性素子６３０１および第２の誘導性素子６３０２は、個別のチョーク素子として構成されている。同様に、第３の誘導性素子６３０３および第４の誘導性素子６３０４は、個別のチョーク素子として構成されている。各チョーク素子によって、高周波成分を遮断することができる一方で、より低い周波数の（例：電源周波数の）信号を通すことができる。
【０１７０】
インバータ６０００においては、第１、第２、第３、および第４の誘導性素子６３０１，６３０２，６３０３，６３０４の構成として、図１に示したインバータ１０００の第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４と比較して類似する構成が使用されている。この類似する構成を使用することで、この実施形態のインバータ６０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１７１】
次に図７を参照すると、本発明の別の例示的な実施形態によるインバータ７０００が示してある。この実施形態のインバータ７０００は、図３のインバータ３０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１７２】
具体的には、インバータ７０００は、図３のインバータ３０００と同じ第１のブリッジ回路３１００および第２のブリッジ回路３２００を含んでいる。したがって、インバータ７０００の第１のブリッジ回路は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができ、第２のブリッジ回路は、逆の極性の第２の半波を一対の交流出力端子に提供することができる。
【０１７３】
しかしながら、インバータ７０００は、第１のブリッジ回路３１００および第２のブリッジ回路３２００を交流出力端子に接続するための構造が図１のインバータ１０００とは異なっており、この点について以下に説明する。
【０１７４】
第１のブリッジ回路３１００の第１の中間ノードＮ３１０１は、第１の誘導性素子７３０１を介して第１の交流出力端子ＡＣ１に接続されている。第１のブリッジ回路３１００の第２の中間ノードＮ３１０２は、第２の誘導性素子７３０２を介して、第２のブリッジ回路の第２の中間ノードＮ３２０２に接続されている。第２のブリッジ回路３２００の第１の中間ノードＮ３２０１は、第３の誘導性素子７３０３を介して、第１のブリッジ回路３１００の第１の中間ノードＮ３１０１に接続されている。第２のブリッジ回路の第２の中間ノードＮ３２０２は、第４の誘導性素子７３０４を介して第２の交流出力端子ＡＣ２に接続されている。
【０１７５】
この点において、第２のブリッジ回路３２００の第１の中間ノードＮ３２０１は、第３の誘導性素子７３０３および第１の誘導性素子７３０１の直列回路を介して、第１の交流出力端子ＡＣ１に接続されている。同様に、第１のブリッジ回路３１００の第２の中間ノードＮ３１０２は、第２の誘導性素子７３０２および第４の誘導性素子７３０４の直列回路を介して、第２の交流出力端子ＡＣ２に接続されている。
【０１７６】
したがって、第１のブリッジ回路の第１の中間ノードＮ３１０１と第２の中間ノードＮ３１０２との間に第１のブリッジ回路３１００によって提供される第１の半波を、第１の誘導性素子７３０１と、第２の誘導性素子７３０２および第４の誘導性素子７３０４とを介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路３２００の第１の中間ノードＮ３２０１と第２の中間ノードＮ３２０２との間に第２のブリッジ回路３２００によって提供される第２の半波は、第３の誘導性素子７３０３および第１の誘導性素子７３０１と、第４の誘導性素子７３０４とを介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１７７】
この実施形態の具体的な一例においては、第１の誘導性素子７３０１および第４の誘導性素子７３０４は、双方向フィルタインダクタとして構成されており、第２の誘導性素子７３０２および第３の誘導性素子７３０３は、デカップリングインダクタとして構成されている。
【０１７８】
インバータ７０００においては、第１、第２、第３、および第４の誘導性素子７３０１，７３０２，７３０３，７３０４の構成として、図３に示したインバータ３０００の第１、第２、第３、および第４の誘導性素子３３０１，３３０２，３３０３，３３０４と比較して類似する構成が使用されている。この類似する構成を使用することで、この実施形態のインバータ３０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１７９】
ここまで、本発明に従って構築される物理的な実施形態に関連して、本発明について説明してきたが、当業者には明らかであるように、上記の教えに基づき、添付の請求項の範囲内で、かつ本発明の概念および範囲から逸脱することなく、本発明のさまざまな修正形態、変形形態、改良形態を創案することができる。
【０１８０】
さらには、この技術分野における通常の技能を有する者が精通していると考えられる技術領域については、本明細書に記載されている本発明が不必要に曖昧になることがないように、説明を省いてある。
【０１８１】
したがって、本発明は、図解・説明されている特定の実施形態によって限定されることはなく、添付の請求項の範囲によってのみ限定されることを理解されたい。
【技術分野】
【０００１】
本発明は、パワーエレクトロニクススイッチング回路に関し、詳細には、直流入力電圧を交流出力電圧に変換する高効率のインバータに関する。このようなインバータは、例えば、直流電源を公共電力網に接続する場合、または独立した交流電気製品に（すなわち公共電力網に接続せずに）直流電力を使用して給電する場合に必要である。直流電源の例は、太陽光発電システム、燃料電池システム、バッテリである。
【背景技術】
【０００２】
パワーエレクトロニクスの分野では、効率がますます重要になっている。多くの用途（例えば太陽光発電システムのインバータモジュール）では、効率を最適化することが、設計上の大きな目標となっている。太陽光パネルは、一般には、太陽電池によって生成される直流電力を、公共電力網に供給できる交流電力に、ＰＷＭ（パルス幅変調）インバータを使用して変換する。これらのインバータの一般的なさらなる用途としては、無停電電源（ＵＰＳ）、燃料電池、風力タービンでの使用が挙げられる。さらには、ＰＷＭインバータは、無効負荷を補正したり、供給網の高調波を打ち消す、あるいは誘導電動機の可変速駆動装置として使用することができる。最も一般的に使用されるインバータは、１レベル（相）および３レベル（相）のトランスレス・インバータである。
【０００３】
インバータの設計において使用される最も一般的なスイッチング素子は、電界効果トランジスタ（ＦＥＴ）（例えば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ））、バイポーラトランジスタ（例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ））、およびゲートターンオフサイリスタ（ＧＴＯ）である。従来、低直流電圧または低電力のインバータの設計にはＭＯＳＦＥＴが使用されてきた。中〜高電力または中〜高電圧のインバータの設計にはＩＧＢＴが使用されてきた。極めて高電力のインバータ設計にはＧＴＯが使用されてきた。
【０００４】
効率的なインバータのためには、導通損失またはスイッチング損失が最適化されるトランジスタを使用することが望ましい。トランジスタの導通損失は、主として内部オン抵抗によって決まり、したがって、トランジスタのデューティサイクルに依存する。スイッチング損失は、例えば、ゲート充電損失、ボディダイオードの導通損失（すなわちゼロゲート電圧におけるスイッチング転移の直後および直前の導通期間）、ボディダイオードの逆回復損失（すなわち遅いボディダイオードの逆回復に起因する損失）、および他の多くの要因によって影響される。
【０００５】
トランジスタの導通損失とスイッチング損失とが相互に依存するため、通常では、効率的なパワーエレクトロニクススイッチング回路を実現するためには、トランジスタが不利な条件下で動作することが回避されるように、有利な特性（例：導通損失）を有する特定のトランジスタを決定し、周囲の回路（例：フリーホイーリング電流を伝える回路）を適合させる必要がある。
【０００６】
特許文献１には、効率的なパワーエレクトロニクススイッチング回路（すなわち直流電圧と交流電圧との間で変換するインバータ）が記載されている。提案されているインバータ（図８にも示してある）は、ＤＣ＋入力端子１とＤＣ−入力端子２との間に接続されているブリッジ回路を含んでいる。このブリッジ回路は、第１のスイッチング素子Ａおよび第２のスイッチング素子Ｂを有する第１のブランチ（枝路）と、第３のスイッチング素子Ｃおよび第４のスイッチング素子Ｄを有する第２のブランチとを含んでいる。第１のブランチにおいては、第１の中間ノード５が第１の誘導性素子Ｌ１を介して第１の交流出力端子３に接続されており、第２のブランチにおいては、第２の中間ノード６が第２の誘導性素子Ｌ２を介して第２の交流出力端子４に接続されている。
【０００７】
４個のスイッチング素子Ａ，Ｂ，Ｃ，Ｄによって、交流出力端子３，４への電圧出力の極性を逆にすることができる。例えば、第１のスイッチング素子Ａをオンすることによって、ＤＣ＋入力端子１を介して提供される電圧が第１のスイッチング素子Ａを介して第１の中間ノード５に供給され、さらに第１の誘導性素子Ｌ１を介して第１の交流出力端子に供給される。これに同期して（すなわち第１のスイッチング素子Ａと一緒に）第４のスイッチング素子Ｄをオンすることによって、ＤＣ−入力端子２を介して提供される電圧が第２の交流出力端子４に供給される（すなわち第４のスイッチング素子Ｄを介して第２の中間ノード６に供給され、さらに第２の誘導性素子Ｌ２を介して第２の交流出力端子４に供給される）。結果として、第１の極性の電圧が２個の交流出力端子に供給される。
【０００８】
同様に、第２のスイッチング素子Ｂをオンすることによって、ＤＣ−入力端子２を介して提供される電圧が第２のスイッチング素子Ｂを介して第１の中間ノード５に供給され、さらに第１の誘導性素子Ｌ１を介して第１の交流出力端子３に供給される。これに同期して（すなわち第２のスイッチング素子Ｂと一緒に）第３のスイッチング素子Ｃをオンすることによって、ＤＣ＋入力端子１を介して提供される電圧が第２の交流出力端子４に供給される（すなわち第３のスイッチング素子Ｃを介して第２の中間ノード６に供給され、さらに第２の誘導性素子Ｌ２を介して第２の交流出力端子４に供給される）。結果として、逆の（第１の極性に対して反転された）極性の電圧が２個の交流出力端子に供給される。
【０００９】
したがって、第１および第４のスイッチング素子Ａ，Ｄと、第２および第３のスイッチング素子Ｂ，Ｃとを交互にスイッチングすることによって、２個の交流出力端子に交流電圧が供給される。
【００１０】
第１の極性の中間電圧レベルを交流出力端子に提供するためには、第１および第４のスイッチング素子Ａ，Ｄを、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）、同期してスイッチングすることができ、この場合、第２および第３のスイッチング素子Ｂ，Ｃはオフ状態に維持される。第１の誘導性素子Ｌ１および第２の誘導性素子Ｌ２によって、第１の極性の十分に滑らかな正弦波形状の第１の半波（すなわち正の半波）を交流出力端子に供給することができる。
【００１１】
逆の（第１の極性に対して反転された）極性の中間電圧レベルを交流出力端子に提供するためには、第２および第３のスイッチング素子Ｂ，Ｃを、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）、同期してスイッチングすることができ、この場合、第１および第４のスイッチング素子Ａ，Ｄはオフ状態に維持される。第１の誘導性素子Ｌ１および第２の誘導性素子Ｌ２によって、同様に、逆の極性の十分に滑らかな正弦波形状の第２の半波（すなわち負の半波）を交流出力端子に供給することができる。
【００１２】
スイッチングパターン（例：その周波数）は、公共電力網または独立した（すなわち公共電力網に接続されない）交流電気製品における要件に準拠するように適合させることができる。
【００１３】
交流出力端子に第１の半波が提供されるようにインバータが制御されるとき、前述したように、第１および第４のスイッチング素子Ａ，Ｄが同期してオンされ、第２および第３のスイッチング素子Ｂ，Ｃがオフ状態に維持される。次に、第１および第４のスイッチング素子Ａ，Ｄをオフ状態に切り替える（かつ第２および第３のスイッチング素子Ｂ，Ｃもオフ状態にある）と、第１および第２の誘導性素子Ｌ１，Ｌ２は、蓄えられている磁場エネルギを使用して自身の電圧を形成することによって、突然の電流減少に抵抗して（ｄｉ／ｄｔが大きく、したがってＶも大きい）、フリーホイーリング電流をインバータ内に発生させる。同じことは、交流出力端子に第２の半波が提供されるようにインバータが制御されるときにもあてはまる（ただしフリーホイーリング電流の方向が逆）。
【００１４】
フリーホイーリング電圧が直流入力端子の方に帰還することを防止するため、このインバータは、第１の中間ノード５と第２の中間ノード６との間に（すなわち、第１の誘導性素子Ｌ１と、交流出力端子３，４と、第２の誘導性素子Ｌ２の直列回路に並列に）、第１および第２のスイッチング可能経路９，１０を含んでいる。第１および第２の誘導性素子Ｌ１，Ｌ２によってインバータ内にフリーホイーリング電流が誘導されるとき、第１のスイッチング可能経路９または第２のスイッチング可能経路１０がフリーホイーリング電流を伝えることができ、フリーホイーリング電流が直流入力端子の方に帰還することが防止される。
【００１５】
詳細には、第１のスイッチング可能経路９は、第５のスイッチング素子Ｅと、ダイオードＤＥ（交流出力端子に第１の半波を提供するときに誘導されるフリーホイーリング電流を伝えるようにバイアスされる）とを含んでおり、第２のスイッチング可能経路１０は、第６のスイッチング素子Ｆと、ダイオードＤＦ（交流出力端子に第２の半波を提供するときに誘導されるフリーホイーリング電流を伝えるようにバイアスされる）とを含んでいる。
【００１６】
第１および第２のスイッチング可能経路にダイオードが設けられていることにより、第５のスイッチング素子Ｅおよび第６のスイッチング素子Ｆを、交流出力電圧の周波数によってスイッチングすることができる。言い換えれば、交流出力端子に第１の半波を提供するようにインバータが制御されている期間中は、第５のスイッチング素子Ｅがオン状態に切り替えられ（その後にオフ）、交流出力端子に第２の半波を提供するようにインバータが制御されている期間中は、第６のスイッチング素子Ｆがオン状態に切り替えられる（その後にオフ）。
【００１７】
このインバータでは、フリーホイーリング電流が直流入力端子の方に流れることが防止されるため、効率が改善される。この利点について以下に説明する。
【００１８】
一般的には、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、および第４のスイッチング素子それぞれの中に、ボディダイオードが形成されている（図８にはダイオードＤＡ，ＤＢ，ＤＣ，ＤＤとして示してある）。ボディダイオードは、対応するスイッチング素子それぞれとは逆方向にバイアスされる。したがって、ボディダイオードは、フリーホイーリング電流を直流入力端子１，２の方に伝えることができる。しかしながら、そのようなフリーホイーリング電流は、入力キャパシタＣ１における損失の原因となる。さらに、直流入力端子１，２の方に流れるフリーホイーリング電流は、ボディダイオードＤＡ，ＤＢ，ＤＣ，ＤＤにおける逆回復損失の原因にもなる。したがって、フリーホイーリング電流が直流入力端子の方に流れることが、第１および第２のスイッチング可能経路９，１０によって防止されることにより、インバータの全体的な効率が高まる。
【００１９】
しかしながら、このインバータが効率的であるのは、有効電力において（すなわち、実負荷として作用する公共電力網、または対応する独立した交流電気製品において）のみである。無効電力の場合、各サイクルにおいて電力の一部がインバータに戻り、インバータの効率にマイナスに影響する。
【００２０】
正の半波時における無効電力を考えると、電流は、交流出力端子３，４から、出力端子に供給される電圧とは逆方向にインバータに帰還する。詳細には、正の半波時、無効電力を伝える電流は、交流出力端子３から第１の誘導性素子Ｌ１を介して中間ノード５の方向に流れる。特に、ダイオードＤＥは、無効電力が第１のスイッチング可能経路９を介して交流出力端子４に流れることを阻止する。したがって、無効電力を伝える電流は、中間ノード５からダイオードＤＡを介して直流入力端子１，２の方に流れ、さらにダイオードＤＤおよび第２の誘導性素子Ｌ２を介して交流出力端子４に戻る。
【００２１】
同様に、負の半波時における無効電力を考えると、無効電力を伝える電流は、時計回りの方向に流れ、ダイオードＤＢおよびダイオードＤＣによって伝えられる。
【００２２】
したがって、無効電力においては、無効電力を伝える電流は、直流入力における損失の原因となり、さらに、対応するスイッチング素子における逆回復損失の原因となる。したがって、今後のインバータにおいては、効率のさらなる改善と、無効電力を扱う能力とが必要である。
【００２３】
さらには、関連する効率的なパワーエレクトロニクススイッチング回路として、直流電圧と交流電圧との間で変換するインバータが挙げられる。例示的なインバータは、ＭＯＳ１、ＳｉＣ１、ＭＯＳ４、およびＳｉＣ４の第１の位相レグと、ＭＯＳ２、ＳｉＣ２、ＭＯＳ３、およびＳｉＣ３の第２の位相レグとを含んでおり、これらの位相レグは、２個の直流入力端子ＤＣ＋とＤＣ−との間に並列に接続されている。このような例示的なインバータは、擬似Ｈブリッジ回路と称することができる。
【００２４】
第１の位相レグは、第１の極性の第１の半波を、一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２の位相レグは、第１の極性とは逆の極性の第２の半波を、一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１の位相レグが正の半波を提供し、第２の位相レグが負の半波を提供する、またはこの逆である。したがって、第１の位相レグと第２の位相レグは非対称である。
【００２５】
第１の半波を提供する場合、スイッチング素子ＭＯＳ４は、交流出力端子における変調出力の第１の半波に対応する期間にわたりオン状態であるように制御される。有効電力時、スイッチング素子ＭＯＳ１は、第１の半波を提供するため、交流出力端子においてｓｉｎ（ωｔ）に従って出力が変調されるように、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）制御される。したがって、出力電圧は、ユニポーラ変調によるｓｉｎ（ωｔ）である（すなわち、スイッチング素子ＭＯＳ１のみが出力信号を変調する）。
【００２６】
さらには、この例示的なインバータでは、無効電力時に第１の半波を提供することができる。特に、無効電力時、第１の半波を提供する期間は、有効電力期間（電流の極性と電圧の極性とが同じである）と、無効電力期間（電流の極性と電圧の極性とが逆である）とに分けられる。
【００２７】
有効電力期間においては、スイッチング素子ＭＯＳ４はオン状態であるように制御され、スイッチング素子ＭＯＳ１は、出力電圧がｓｉｎ（ωｔ）として変調されるように制御される。このユニポーラ変調パターンは、有効電力時の変調に相当する。
【００２８】
無効電力期間においては、この例示的なインバータに適用される変調パターンは、バイポーラ変調に変わる（すなわち、スイッチング素子ＭＯＳ１およびスイッチング素子ＭＯＳ４の両方が出力信号を変調する）。具体的には、ＭＯＳ４、ＳｉＣ４ブランチとＭＯＳ１、ＳｉＣ１ブランチとにおいて２つの異なるパターンが使用される。
【００２９】
Ｋ１＝ｓｉｎ（Φ）に達する（すなわちｓｉｎ（ωｔ）＝Ｋ１）とき無効電力に位相角（Φ）が要求されると想定すると、スイッチング素子ＭＯＳ４は、関数１−１／２・（Ｋ１−ｓｉｎ（ωｔ））において出力電圧を切り替えるように制御される。同時に、スイッチング素子ＭＯＳ１は、有効電力期間の正弦波出力電圧を提供し続けるように制御される（ただし半分の振幅１／２・（Ｋ１＋ｓｉｎ（ωｔ）））。位相出力の差は、１／２・（Ｋ１＋ｓｉｎ（ωｔ））−１／２・（Ｋ１−ｓｉｎ（ωｔ））＝ｓｉｎ（ωｔ）であり、これは線間電圧に等しい。
【００３０】
第２の半波を提供する場合、スイッチング素子ＭＯＳ３は、交流出力端子における変調出力の第２の半波に対応する時間期間にわたりオン状態であるように制御される。有効電力時、スイッチング素子ＭＯＳ２は、第２の半波を提供するため、交流出力端子においてｓｉｎ（ωｔ）に従って出力が変調されるように、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）制御される。したがって、出力電圧は、ユニポーラ変調によるｓｉｎ（ωｔ）である（すなわちスイッチング素子ＭＯＳ２のみが出力信号を変調する）。
【００３１】
さらには、この例示的なインバータでは、無効電力時に第２の半波も提供することができる。無効電力時の有効電力期間においては、スイッチング素子ＭＯＳ３はオン状態であるように制御され、スイッチング素子ＭＯＳ２は、出力電圧がｓｉｎ（ωｔ）として変調されるように制御される。このユニポーラ変調パターンは、有効電力時の変調に相当する。無効電力時の有効電力期間においては、ＭＯＳ３、ＳｉＣ３ブランチとＭＯＳ２、ＳｉＣ２ブランチとにおいて、２つの異なるパターンが使用される。
【００３２】
Ｋ１＝ｓｉｎ（Φ）に達する（すなわちｓｉｎ（ωｔ）＝Ｋ１）とき無効電力に位相角（Φ）が要求されると想定すると、スイッチング素子ＭＯＳ３は、関数１−１／２・（Ｋ１−ｓｉｎ（ωｔ））において出力電圧を切り替えるように制御される。同時に、スイッチング素子ＭＯＳ２は、有効電力期間の正弦波出力電圧を提供し続けるように制御される（ただし半分の振幅１／２・（Ｋ１＋ｓｉｎ（ωｔ）））。位相出力の差は、１／２・（Ｋ１＋ｓｉｎ（ωｔ））−１／２・（Ｋ１−ｓｉｎ（ωｔ））＝ｓｉｎ（ωｔ）であり、これは線間電圧に等しい。
【００３３】
ユニポーラ変調およびバイポーラ変調の上記の定義の場合、バイポーラ変調は、−Φ＜ωｔ＜ΦかつＰＩ（）−Φ＜ωｔ＜ＰＩ（）＋Φの場合に使用され、ユニポーラ変調は、Φ＜ωｔ＜ＰＩ（）−ΦかつＰＩ（）＋Φ＜ωｔ＜２・ＰＩ（）−Φの場合に使用される。
【００３４】
スイッチング損失を（ユニポーラ変調の場合のように）低く維持するため、位相角（Φ）を動的に調整することができ、したがって、無効電力が要求されない（Φ＝０）場合、変調パターンを純粋なユニポーラ変調とすることができる。無効電力が要求される（Φ＞０）場合、ユニポーラ変調およびバイポーラ変調の混合が使用される。
【００３５】
上記の説明から理解できるように、この例示的なインバータの利点として、スイッチング損失が小さい、コモンモードノイズが小さい、任意の力率（−１＜ｃｏｓ（Φ）＜１）においてＭＯＳＦＥＴによって高いスイッチング周波数で動作する。
【００３６】
上記の例示的なインバータでは、任意の電圧における第１の極性の電流用に２つのブランチが提供され（例：１−２象限、Ｉ＞０、−ＤＣ＜Ｕ＜＋ＤＣ）、第１の極性とは逆の極性の電流が別の２つのブランチによってカバーされ（例：残りの３−４象限、Ｉ＜０、−ＤＣ＜Ｕ＜＋ＤＣ）、これは有利である。この実施形態においては、スイッチング素子ＭＯＳ１およびダイオードＳｉＣ１を含んだブランチと、スイッチング素子ＭＯＳ４およびダイオードＳｉＣ４を含んだブランチは、第１の極性用として使用され、スイッチング素子ＭＯＳ２およびダイオードＳｉＣ２を含んだブランチと、スイッチング素子ＭＯＳ３およびダイオードＳｉＣ３を含んだブランチは、逆の極性用として使用される。
【００３７】
異なる極性の電流は、個別のインダクタによって、または巻線間の漏れインダクタンスによって分離される。４個の誘導性素子Ｌ１，Ｌ２，Ｌ３，Ｌ４が設けられており、ブランチの電流極性が漂遊インダクタンスによって分離される。
【００３８】
しかしながら、この例示的なインバータでは、共通電圧（common voltage）の問題（すなわち第３の中間電圧レベル（例：Ｖ＝０）が提供される）が解決されない、または完全に対称的な変調が可能ではない。具体的には、例示的なインバータでは、高周波でスイッチングされるときに誘導性素子Ｌ１，Ｌ２，Ｌ３，Ｌ４によってインバータ中に流れ込むフリーホイーリング電流が考慮されていない。したがって、今後のインバータにおいては、効率のさらなる改善と、フリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることを防止する能力とが必要である。
【先行技術文献】
【特許文献】
【００３９】
【特許文献１】独国特許第１０２２１５９２号明細書
【発明の概要】
【発明が解決しようとする課題】
【００４０】
上記の欠点に鑑み、本発明の目的は、無効電力において使用することのできる、直流電圧を交流電圧に変換するインバータの効率を改善することである。
【００４１】
本発明の別の目的は、共通電圧の問題を解決することと、擬似Ｈブリッジの完全に対称的な変調を可能とすることである。
【課題を解決するための手段】
【００４２】
これらの目的の少なくとも１つは、独立請求項の主題によって解決される。本発明の有利な実施形態は、従属請求項に記載されている。
【００４３】
本発明の例示的な一実施例によると、インバータであって、２個の直流入力端子（ＤＣ＋，ＤＣ−）を含み、これら２個の直流入力端子の間に第１のブリッジ回路および第２のブリッジ回路が並列に接続されているインバータ、が提供される。第１のブリッジ回路は、第１の極性の第１の半波を、一対の交流出力端子（ＡＣ１，ＡＣ２）に提供し、第２のブリッジ回路は、逆の極性の第２の半波を、一対の交流出力端子に提供する。第１のブリッジ回路および第２のブリッジ回路のそれぞれが、少なくとも、スイッチング素子と、逆方向にバイアスされるダイオードとをそれぞれ備えている、第１のブランチおよび第２のブランチと、第１のブランチの第１の中間ノードを第２のブランチの第２の中間ノードにスイッチング可能な状態で相互接続している第３のブランチと、を含んでいる。これによって、第１のブリッジ回路の第１の中間ノードと第２の中間ノードとの間に提供される第１の半波が、第１の誘導性素子および第２の誘導性素子を介して一対の交流出力端子に供給され、第２のブリッジ回路の第１の中間ノードと第２の中間ノードとの間に提供される第２の半波が、第３の誘導性素子および第４の誘導性素子を介して一対の交流出力端子に供給される。第１の誘導性素子、第２の誘導性素子、第３の誘導性素子、または第４の誘導性素子のうちの少なくとも１つが、第１のブリッジ回路の第１の中間ノードを第２のブリッジ回路の第１の中間ノードに接続し、第１の誘導性素子、第２の誘導性素子、第３の誘導性素子、または第４の誘導性素子のうちの別の少なくとも１つが、第１のブリッジ回路の第２の中間ノードを第２のブリッジ回路の第２の中間ノードに接続している。
【００４４】
以降に説明する本発明のさまざまな実施例から容易に理解できるように、第１〜第４の誘導性素子は、（例えば図１に示したように）４本の同じ巻線を有する１つのコアとして実施する、または、（例えば図６に示したように）同じ数の巻線を有する個別の同じインダクタとして実施する、またはこれらの間の任意の中間的な組合せ（例：２つの個別のコモンモードチョーク素子であって、一方が第１のブリッジ回路用、他方が第２のブリッジ回路用）として実施することができる。特に、４つの誘導性素子は、次の２つの規則に従って実施することができる。規則１として、インバータのスイッチングから発生する共通電圧を打ち消すため、第１のブリッジ回路（例：正の電流ブリッジ）と一対の交流出力端子との間の接続と、第２のブリッジ回路（例：負の電流ブリッジ）と一対の交流出力端子との間の接続は、同じインダクタンス値を有する誘導性素子によって実施しなければならない。規則２として、フリーホイーリング電流がＭＯＳＦＥＴのボディダイオードを通過しないようにするため、第１のブリッジ回路のブランチと第２のブリッジ回路のブランチとの間の相互接続は、誘導性素子を介して実施しなければならない。
【００４５】
例示的な一実施例においては、第１のブリッジ回路の第３のブランチは、ダイオードおよびスイッチング素子の直列回路であって、第１のブリッジ回路の第２の中間ノードを第１の中間ノードに接続するように構成されている、直列回路を含み、第２のブリッジ回路の第３のブランチは、ダイオードおよびスイッチング素子の直列回路であって、第２のブリッジ回路の第１の中間ノードを第２の中間ノードに接続するように構成されている直列回路を含んでいる。
【００４６】
別の例示的な実施例においては、第１のブリッジ回路の第３のブランチと第２のブリッジ回路の第３のブランチは１つのスイッチング素子を使用し、この１つのスイッチング素子は、第１のブリッジ回路の第１の中間ノードと第２の中間ノードとを相互接続し、第２のブリッジ回路の第１の中間ノードと第２の中間ノードとを相互接続している。
【００４７】
さらに詳細な実施例においては、１つのスイッチング素子は、第１のブリッジ回路の第２の中間ノードから第１のブリッジ回路の第１の中間ノードに、または、第２のブリッジ回路の第１の中間ノードから第２のブリッジ回路の第２の中間ノードに、電流を供給するように接続され、第１のダイオードおよび第２のダイオードは、第１のブリッジ回路の第２の中間ノードと第２のブリッジ回路の第１の中間ノードとの間を電流が流れることを阻止し、第３のダイオードおよび第４のダイオードは、第１のブリッジ回路の第１の中間ノードと第２のブリッジ回路の第２の中間ノードとの間を電流が流れることを阻止する。
【００４８】
さらなる例示的な実施例においては、第１のブリッジ回路の第１のブランチは、スイッチング素子および逆方向にバイアスされるダイオードを含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路の第１の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子の第２の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第２のブランチは、スイッチング素子と、逆方向にバイアスされるダイオードと、逆方向にバイアスされるさらなるダイオードと、を含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路の第２の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第３のブランチは第３のスイッチング素子を含み、この第３のスイッチング素子は、第１のブリッジ回路の第２のブランチのさらなるダイオードと協働して、第１のブリッジ回路の第２の中間ノードから第１の中間ノードにフリーホイーリング電流を流すようにする。第２のブリッジ回路の第１のブランチは、スイッチング素子と、逆方向にバイアスされるダイオードと、逆方向にバイアスされるさらなるダイオードと、を含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路の第１の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第２のブランチは、スイッチング素子および逆方向にバイアスされるダイオード、を含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路の第２の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子の第２の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第３のブランチは第３のスイッチング素子を含み、この第３のスイッチング素子は、第２のブリッジ回路の第１のブランチのさらなるダイオードと協働して、第２のブリッジ回路の第１の中間ノードから第２の中間ノードにフリーホイーリング電流を流すようにする。
【００４９】
さらに別の例示的な実施例においては、第１のブリッジ回路の第１のブランチは、スイッチング素子と、さらなるスイッチング素子と、逆方向にバイアスされるダイオードと、を含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路の第１の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第２のブランチは、スイッチング素子および逆方向にバイアスされるダイオード、を含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路の第２の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第１のブリッジ回路の第３のブランチはダイオードを含み、このダイオードは、第１のブリッジ回路の第１のブランチのさらなるスイッチング素子と協働して、第１のブリッジ回路の第２の中間ノードから第１の中間ノードにフリーホイーリング電流を流すようにする。第２のブリッジ回路の第１のブランチは、スイッチング素子および逆方向にバイアスされるダイオードを含み、これらは、２個の直流入力端子の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路の第１の中間ノードにスイッチングする一方で、逆の極性の電圧が２個の直流入力端子の第１の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第２のブランチは、スイッチング素子と、さらなるスイッチング素子と、逆方向にバイアスされるダイオードと、を含み、これらは、２個の直流入力端子の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路の第２の中間ノードにスイッチングする一方で、第１の極性の電圧が２個の直流入力端子の第２の入力端子の方に伝わることを阻止する。第２のブリッジ回路の第３のブランチはダイオードを含み、このダイオードは、第２のブリッジ回路の第２のブランチのさらなるスイッチング素子と協働して、第２のブリッジ回路の第１の中間ノードから第２の中間ノードにフリーホイーリング電流を流すようにする。
【００５０】
別のさらに詳細な実施例においては、第１の誘導性素子が第１のチョーク素子であり、第２の誘導性素子が第２のチョーク素子であり、第３の誘導性素子が第３のチョーク素子であり、および第４の誘導性素子が第４のチョーク素子である。
【００５１】
さらなる詳細な実施例においては、第１の誘導性素子および第２の誘導性素子は、第１のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成されている。第３の誘導性素子および第４の誘導性素子は、第２のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通すさらなるコモンモードチョーク素子として構成されている。
【００５２】
さらに別のより詳細な実施例においては、第１の極性の第１の半波と逆の極性の第２の半波を一対の交流出力端子に交互に提供するときに、コモンモードチョーク素子およびさらなるコモンモードチョーク素子において誘導される磁場が逆向きとなるように、コモンモードチョーク素子およびさらなるコモンモードチョーク素子が同じフェライトコアによって構成されている。
【００５３】
より詳細な代替実施例においては、第１の誘導性素子は、第１のブリッジ回路の第１の中間ノードと、一対の交流出力端子の第１の出力端子とに接続され、第２の誘導性素子は、第１のブリッジ回路の第２の中間ノードと、第２のブリッジ回路の第２の中間ノードとに接続され、第３の誘導性素子は、第１のブリッジ回路の第１の中間ノードと、第２のブリッジ回路の第１の中間ノードとに接続され、第４の誘導性素子は、第２のブリッジ回路の第２の中間ノードと、一対の交流出力端子の第２の出力端子とに接続されている。
【００５４】
さらに詳細な実施例においては、第１の誘導性素子が双方向フィルタであり、第４の誘導性素子が双方向フィルタであり、第２の誘導性素子がデカップリングインダクタであり、第３の誘導性素子がデカップリングインダクタである。
【００５５】
例示的な実施例においては、インバータのスイッチング素子は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。
【００５６】
別の例示的な実施例においては、第１および第２のブリッジ回路の第１のブランチおよび第２のブランチに含まれているスイッチング素子は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、第１および第２のブリッジ回路の第３のブランチに含まれているスイッチング素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
【００５７】
さらなる例示的な実施例においては、インバータの第１のブリッジ回路の第１および第２のブランチの逆方向にバイアスされるダイオードと、インバータの第２のブリッジ回路の第１および第２のブランチの逆方向にバイアスされるダイオードとは、第１および第２のブリッジ回路の第１および第２のブランチに含まれているスイッチング素子に含まれているボディダイオードの逆回復効果を低減する超高速ダイオードである。
【００５８】
添付の図面は、本明細書に組み込まれて本明細書の一部を形成しており、本発明のいくつかの実施形態を図解している。これらの図面は、明細書と合わせて、本発明の原理を説明する役割を果たす。
【００５９】
図面は、本発明を作製および使用するためのさまざまな好ましい代替例を示すことを目的にしているにすぎず、本発明は、図解および説明されている実施形態のみに制限されないものと解釈されたい。さらには、実施形態のいくつかの態様は、（個々に、またはさまざまな組合せとして）本発明による解決策を形成することができる。さらなる特徴および利点は、添付の図面に図解されている本発明のさまざまな実施形態の、以下の具体的な説明から明らかになるであろう。図面において、類似する参照数字・記号は類似する要素を表している。
【図面の簡単な説明】
【００６０】
【図１】本発明の例示的な実施形態によるインバータ回路を概略的に示している。
【図２】本発明の別の例示的な実施形態による別のインバータ回路を概略的に示している。
【図３】本発明のさらなる例示的な実施形態によるさらなるインバータ回路を概略的に示している。
【図４】本発明のさらに別の例示的な実施形態によるさらに別のインバータ回路を概略的に示している。
【図５】本発明のさらなる例示的な実施形態によるさらなるインバータ回路を概略的に示している。
【図６】本発明の別の例示的な実施形態による別のインバータ回路を概略的に示している。
【図７】本発明のさらなる例示的な実施形態によるさらなるインバータ回路を概略的に示している。
【図８】関連するインバータ回路を概略的に示している。
【発明を実施するための形態】
【００６１】
図１を参照すると、本発明の例示的な実施形態によるインバータの概略図が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの擬似Ｈブリッジインバータと称することができる。
【００６２】
この実施形態のインバータは、太陽光パネル、無停電電源（ＵＰＳ）、燃料電池、風力タービンと組み合わせて使用する、または一般的な直流−交流電力変換において、あるいはスイッチモード電源（ＳＭＰＳ）において使用することができる。
【００６３】
図１に示した実施形態のインバータ１０００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている第１のブリッジ回路１１００および第２のブリッジ回路１２００を含んでいる。第１のブリッジ回路１１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路１２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路１１００が正の半波を提供し、第２のブリッジ回路１２００が負の半波を提供する、またはこの逆である。
【００６４】
詳細には、インバータ１０００の第１のブリッジ回路１１００は、第１のブランチおよび第２のブランチを含んでいる。第１のブランチは、スイッチング素子１１１１およびダイオード１１１２の直列回路を含んでいる。第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１とダイオード１１１２とを相互接続しているノードは、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１である。第２のブランチは、ダイオード１１２１およびスイッチング素子１１２２の直列回路を含んでいる。第１のブリッジ回路１１００の第２のブランチのダイオード１１２１とスイッチング素子１１２２とを相互接続しているノードは、第１のブリッジ回路１１００の第２の中間ノードＮ１１０２である。第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２とは、第３のブランチを介して、スイッチング可能な状態で相互接続されている。
【００６５】
この実施形態のインバータ１０００においては、第１のブリッジ回路１１００の第３のブランチは、スイッチング素子１１３１およびダイオード１１３２の直列回路を含んでいる。第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１およびダイオード１１３２により、第２の中間ノードＮ１１０２から第１の中間ノードＮ１１０１に電流が流れることができるように、第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２とを相互接続することができる。第１のブリッジ回路１１００の第３のブランチのダイオード１１３２は、第１の中間ノードＮ１１０１から第２の中間ノードＮ１１０２に電流が流れることを阻止するように構成されている。
【００６６】
さらには、インバータ１０００の第２のブリッジ回路１２００も、第１のブランチおよび第２のブランチを含んでいる。第２のブリッジ回路１２００の第１のブランチは、ダイオード１２１１およびスイッチング素子１２１２の直列回路を含んでいる。第２のブリッジ回路１２００の第１のブランチのダイオード１２１１とスイッチング素子１２１２とを相互接続しているノードは、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１である。第２のブランチは、スイッチング素子１２２１およびダイオード１２２２の直列回路を含んでいる。第２のブリッジ回路１２００の第２のブランチのスイッチング素子１２２１とダイオード１２２２とを相互接続しているノードは、第２のブリッジ回路１２００の第２の中間ノードＮ１２０２である。第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２は、第３のブランチを介して、スイッチング可能な状態で相互接続されている。
【００６７】
この実施形態のインバータ１０００においては、第２のブリッジ回路１２００の第３のブランチは、ダイオード１２３１およびスイッチング素子１２３２の直列回路を含んでいる。第２のブリッジ回路１２００の第３のブランチのダイオード１２３１およびスイッチング素子１２３２により、第１の中間ノードＮ１２０１から第２の中間ノードＮ１２０２に電流が流れることができるように、第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２とを相互接続することができる。第２のブリッジ回路１２００の第３のブランチのダイオード１２３１は、第２の中間ノードＮ１２０２から第１の中間ノードＮ１２０１に電流が流れることを阻止するように構成されている。
【００６８】
さらには、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２は、それぞれ、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２は、それぞれ、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。
【００６９】
したがって、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２との間に、第１のブリッジ回路１１００によって提供される第１の半波を、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路１２００の第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２との間に、第２のブリッジ回路１２００によって提供される第２の半波は、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【００７０】
図１に示したこの実施形態のインバータ１０００の例示的な実施においては、第１の誘導性素子１３０１および第４の誘導性素子１３０４は、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１から、および第２のブリッジ回路１２００の第２の中間ノードＮ１２０２から一対の交流出力端子ＡＣ１，ＡＣ２に差動電流を通すコモンモードチョーク素子として構成されている。
【００７１】
特に、コモンモードチョーク素子の第１の誘導性素子１３０１の巻線は、同じコモンモードチョーク素子の第４の誘導性素子１３０４の巻線とは逆方向に設けられている。言い換えれば、第１の半波を供給するときに第１の誘導性素子１３０１によって誘導される磁場と、第２の半波を供給するときに第４の誘導性素子１３０４によって誘導される磁場とが、同じ方向を向いている。
【００７２】
同様に、第２の誘導性素子１３０２および第３の誘導性素子１３０３は、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１から、および第１のブリッジ回路１１００の第２の中間ノードＮ１１０２から一対の交流出力端子ＡＣ１，ＡＣ２に差動電流を通す別のコモンモードチョーク素子として構成されている。
【００７３】
特に、後者の別のコモンモードチョーク素子の第２の誘導性素子１３０２の巻線は、同じコモンモードチョーク素子の第３の誘導性素子１３０３の巻線とは逆方向に設けられている。言い換えれば、第１の半波を供給するときに第２の誘導性素子１３０２によって誘導される磁場と、第２の半波を供給するときに第３の誘導性素子１３０３によって誘導される磁場とが、同じ方向を向いている。
【００７４】
第１および第４の誘導性素子１３０１，１３０４を含んでいるコモンモードチョーク素子と、第２および第３の誘導性素子１３０２，１３０３を含んでいる他方のコモンモードチョーク素子とは、同じフェライトコアを共有している。特に、コモンモードチョーク素子および他方のコモンモードチョーク素子は、第１の半波の供給時にフェライトコアに誘導される磁場と、第２の半波の供給時にフェライトコアに誘導される磁場とがつねに同じ方向に向くように組み合わされている。
【００７５】
したがって、誘導性素子がコモンモードチョーク素子として実施されていることにより、この実施形態によるインバータでは、所定の高周波スイッチングパターンにおいて（例：パルス幅変調（ＰＷＭ）パターンに基づいて）スイッチング素子を切り替えるときに共通電圧が発生することが防止される。
【００７６】
この実施形態の代替の例示的な実施においては、第１および第２の誘導性素子が、第１のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成されている。
【００７７】
特に、コモンモードチョーク素子の第１の誘導性素子の巻線は、同じコモンモードチョーク素子の第２の誘導性素子の巻線とは逆方向に設けられている。言い換えれば、第１の半波を供給するときに第１の誘導性素子によって誘導される磁場と第２の誘導性素子によって誘導される磁場とが、同じ方向を向いている。
【００７８】
同様に、第３および第４の誘導性素子が、第２のブリッジ回路の第１の中間ノードおよび第２の中間ノードから一対の交流出力端子に差動電流を通す別のコモンモードチョーク素子として構成されている。
【００７９】
特に、この別のコモンモードチョーク素子の第３の誘導性素子の巻線は、同じコモンモードチョーク素子の第４の誘導性素子の巻線とは逆方向に設けられている。言い換えれば、第２の半波を供給するときに第３の誘導性素子によって誘導される磁場と第４の誘導性素子によって誘導される磁場とが、同じ方向を向いている。
【００８０】
第１および第２の誘導性素子を含んでいるコモンモードチョーク素子と、第３および第４の誘導性素子を含んでいる他方のコモンモードチョーク素子とは、同じフェライトコアを共有している。特に、コモンモードチョーク素子および他方のコモンモードチョーク素子は、第１の半波の供給時にフェライトコアに誘導される磁場と、第２の半波の供給時にフェライトコアに誘導される磁場とがつねに同じ方向に向くように組み合わされている。
【００８１】
この実施形態のさらなる代替の例示的な実施においては、４つの誘導性素子のうちの任意の３つが、３巻線のコモンモードチョーク素子（すなわちコモンチョーク３巻線インダクタ）として構成されており、第４の誘導性素子が個別のチョーク素子として構成されている。この場合、３巻線のコモンモードチョーク素子と個別のチョーク素子とは、同じインダクタンス値を有する（例：同じ数の巻線が設けられている）。
【００８２】
第１の半波（例：正の半波）を交流出力端子に提供するときには、第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と、第１のブリッジ回路１１００の第２のブランチのスイッチング素子１１２２とが、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）同期してスイッチングされ、第２のブリッジ回路１２００のスイッチング素子は、オフ状態に維持される。
【００８３】
第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２とがオン状態に切り替えられている期間においては、第１のＤＣ＋入力端子を介して供給される第１の電圧が、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１に伝搬し、それと同時に、第２のＤＣ−入力端子を介して供給される第２の電圧（すなわち第１の電圧とは逆の極性）が、第１のブリッジ回路１１００の第２の中間ノードＮ１１０２に伝搬する。さらに、第１の誘導性素子１３０１および第２の誘導性素子１３０２によって、第１の電圧極性の十分に滑らかな正弦波形状の第１の半波（例：正の半波）を交流出力端子に供給することができる。
【００８４】
言い換えれば、第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２とがオフ状態に切り替えられている期間においては、第１の誘導性素子１３０１および第２の誘導性素子１３０２によって、インバータ１０００にフリーホイーリング電流が誘導される。特に、フリーホイーリング電流は、第１の誘導性素子１３０１および第２の誘導性素子１３０２が、蓄えられている磁場エネルギを使用して自身の電圧を形成することにより、突然の電流減少に抵抗する結果として発生する。このフリーホイーリング電流は、第１のブリッジ回路１１００の中間ノードＮ１１０１，Ｎ１１０２に提供される。
【００８５】
第１のブリッジ回路１１００の第３のブランチはスイッチング素子１１３１を含んでおり、このスイッチング素子１１３１は、第１の半波の期間のほぼ全体にわたりオン状態であるように切り替えられていることが有利である。したがって、第１の誘導性素子１３０１および第２の誘導性素子１３０２によって、それぞれ第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２に提供されるフリーホイーリング電流は、第１のブリッジ回路１１００の第２の中間ノードＮ１１０２から第１の中間ノードＮ１１０１に流れることができるように、第３のブランチ（すなわちスイッチング素子１１３１およびダイオード１１３２）を介して伝えることができる。第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１のこの制御は、有効電力の場合に有利に使用することができる。
【００８６】
これに代えて、第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を、第１のブリッジ回路１１００の第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２の同期的なスイッチングとは逆にオン／オフすることができる。逆のスイッチングとは、本発明においては、第３のブランチのスイッチング素子１１３１がオン状態に切り替えられているとき、第１のブランチのスイッチング素子１１１１と第２のブランチのスイッチング素子１１２２とがオフ状態に切り替えられている、およびこの逆であることを意味する。第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１のこの制御は、無効電力の場合に有利に使用することができる。
【００８７】
結果として、第１の半波においては、この実施形態のインバータ１０００の第１のブリッジ回路１１００の第３のブランチは、有効電力の場合にフリーホイーリング電流を伝え、フリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることを阻止する。
【００８８】
インバータ１０００の構造の利点として、フリーホイーリング電流（すなわち第１の誘導性素子１３０１および第２の誘導性素子１３０２から発生する）が第２のブリッジ回路１２００に流れ込むことが防止される。具体的には、第１の誘導性素子１３０１および第２の誘導性素子１３０２は、それぞれの交流出力端子ＡＣ１，ＡＣ２を介して、さらに第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、第２のブリッジ回路の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２に接続されている。フリーホイーリング電流の場合、第３の誘導性素子１３０３および第４の誘導性素子１３０４は、フリーホイーリング電流が第２のブリッジ回路１２００に流れ込むことを阻止するフィルタとして機能する。
【００８９】
逆の電圧極性の第２の半波（例：負の半波）を交流出力端子に提供するときには、第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と、第２のブリッジ回路１２００の第２のブランチのスイッチング素子１２２１とが、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）同期してスイッチングされ、第１のブリッジ回路１１００のスイッチング素子は、オフ状態に維持される。
【００９０】
第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１がオン状態に切り替えられている期間においては、第１のＤＣ＋入力端子を介して供給される第１の電圧が、第２のブリッジ回路１２００の第２の中間ノードＮ１２０２に伝搬し、それと同時に、第２のＤＣ−入力端子を介して供給される第２の電圧（すなわち第１の電圧とは逆の極性）が、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１に伝搬する。さらには、第３の誘導性素子１３０３および第４の誘導性素子１３０４によって、逆の電圧極性の十分に滑らかな正弦波形状の第２の半波（例：負の半波）を交流出力端子に供給することができる。
【００９１】
言い換えれば、第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１とがオフ状態に切り替えられている期間においては、第３の誘導性素子１３０３および第４の誘導性素子１３０４によって、インバータ１０００にフリーホイーリング電流が誘導される。特に、フリーホイーリング電流は、第３の誘導性素子１３０３および第４の誘導性素子１３０４が、蓄えられている磁場エネルギを使用して自身の電圧を形成することにより、突然の電流減少に抵抗する結果として発生する。このフリーホイーリング電流は、第２のブリッジ回路１２００の中間ノードＮ１２０２，Ｎ１２０１に提供される。
【００９２】
第２のブリッジ回路１２００の第３のブランチはスイッチング素子１２３２を含んでおり、このスイッチング素子１２３２は、第１の半波の期間のほぼ全体にわたりオン状態であるように切り替えられていることが有利である。したがって、第３の誘導性素子１３０３および第４の誘導性素子１３０４によって、それぞれ第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２に提供されるフリーホイーリング電流は、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１から第２の中間ノードＮ１２０２に流れることができるように、第３のブランチ（すなわち第２のブリッジ回路１２００の第３のブランチに含まれているスイッチング素子１２３２およびダイオード１２３１）を介して伝えることができる。第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２のこの制御は、有効電力の場合に有利に使用することができる。
【００９３】
これに代えて、第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を、第２のブリッジ回路１２００の第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１の同期的なスイッチングとは逆にオン／オフすることができる。逆のスイッチングとは、本発明においては、第３のブランチのスイッチング素子１２３２がオン状態に切り替えられているとき、第１のブランチのスイッチング素子１２１２と第２のブランチのスイッチング素子１２２１がオフ状態に切り替えられている、およびこの逆であることを意味する。第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２のこの制御は、無効電力の場合に有利に使用することができる。
【００９４】
結果として、第２の半波においては、この実施形態のインバータ１０００の第２のブリッジ回路１２００の第３のブランチは、有効電力の場合にフリーホイーリング電流を伝え、フリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることを阻止する。
【００９５】
インバータ１０００の構造の利点として、フリーホイーリング電流（すなわち第３の誘導性素子１３０３および第４の誘導性素子１３０４から発生する）が第１のブリッジ回路１１００に流れ込むことが防止される。具体的には、第３の誘導性素子１３０３および第４の誘導性素子１３０４は、それぞれの交流出力端子ＡＣ１，ＡＣ２を介して、さらに第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、第１のブリッジ回路の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２に接続されている。フリーホイーリング電流の場合、第１の誘導性素子１３０１および第２の誘導性素子１３０２は、フリーホイーリング電流が第１のブリッジ回路１１００に流れ込むことを阻止するフィルタとして機能する。
【００９６】
すでに説明したように、この実施形態のインバータ１０００は、無効電力においても使用可能である。言い換えれば、この実施形態のインバータ１０００の構造では、全体的な効率に悪影響を及ぼすことなく、無効電力において使用可能である。無効電力の場合、各サイクルにおいて電力の一部がインバータ１０００に戻るが、この実施形態のインバータの効率にはマイナスに影響しない。
【００９７】
第１の半波において無効電力を能動的に制御する目的で、第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）切り替える。第２の半波においては、第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を、所定の高周波スイッチングパターンに従って（例：パルス幅変調（ＰＷＭ）パターンに基づいて）切り替えることによって、無効電力が能動的に制御される。
【００９８】
第１の半波（例：正の半波）における無効電力を考えると、一対の交流出力端子ＡＣ１，ＡＣ２から、これらの出力端子に供給される電圧とは逆の方向に、インバータ１０００に電流が帰還する。詳細には、第１の半波を供給している間、交流出力端子ＡＣ２から第２の誘導性素子１３０２を介して第１のブリッジ回路１１００の第２の中間ノードＮ１１０２への方向に電流が流れるように、第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を切り替えることによって、無効電力を伝える電流が制御される。さらにこの電流は、第２の中間ノードＮ１１０２から、第３のブランチを介して（すなわち第３のブランチのダイオード１１３２およびスイッチング素子１１３１を介して）第１のブリッジ回路の第１の中間ノードＮ１１０１に伝えられる。さらにこの電流は、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１から、第１の誘導性素子１３０１を介して交流出力端子ＡＣ１に伝えられる。
【００９９】
インバータ１０００の構造では、第１の半波の間、無効電力を伝える電流が第２のブリッジ回路に流れ込むことが防止され、これは有利である。具体的には、一対の交流出力端子を、それぞれ第２のブリッジ回路の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２に相互接続する第３の誘導性素子１３０３および第４の誘導性素子１３０４を設けることによって、第１の半波の間、電流が第２のブリッジに流れ込むことが防止される。なぜなら、第３および第４の誘導性素子を流れる電流を駆動または変化させる電圧差が存在しないためである。
【０１００】
さらには、第２の半波（例：負の半波）における無効電力を考えると、一対の交流出力端子ＡＣ１，ＡＣ２から、これらの出力端子に供給される電圧とは逆の方向に、インバータ１０００に電流が帰還する。詳細には、第２の半波を供給している間、交流出力端子ＡＣ１から第３の誘導性素子１３０３を介して第２のブリッジ回路１２００の第１の中間ノードＮ１２０１への方向に電流が流れるように、第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を切り替えることによって、無効電力を伝える電流が制御される。さらにこの電流は、第１の中間ノードＮ１２０１から、第３のブランチを介して（すなわち第３のブランチのダイオード１２３１およびスイッチング素子１２３２を介して）、第２のブリッジ回路の第２の中間ノードＮ１２０２に伝えられる。さらにこの電流は、第２のブリッジ回路１２００の第２の中間ノードＮ１２０２から、第４の誘導性素子１３０４を介して交流出力端子ＡＣ２に伝えられる。
【０１０１】
インバータ１０００の構造では、第２の半波の間についても、無効電力を伝える電流が第１のブリッジ回路に流れ込むことが防止される。具体的には、一対の交流出力端子を、それぞれ第１のブリッジ回路の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２に相互接続する第１の誘導性素子１３０１および第２の誘導性素子１３０２を設けることによって、第２の半波の間、電流が第１のブリッジに流れ込むことが防止される。なぜなら、第１および第２の誘導性素子を流れる電流を駆動または変化させる電圧差が存在しないためである。
【０１０２】
したがって、この実施形態のインバータ１０００の構造では、無効電力を伝える電流が直流入力端子の方に流れることが防止され、第１の半波の場合に第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１を切り替え、第２の半波の場合に第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３２を切り替えることによって、この電流が能動的に制御される。
【０１０３】
補足として述べておくと、第１の半波における無効電力に対するフリーホイーリング電流は、交流出力端子から第２の誘導性素子１３０２を介して第１のブリッジ回路の第２の中間ノードＮ１１０２に伝えられ、第１のブリッジ回路の第２のブランチのダイオード１１２１を介して直流入力端子ＤＣ＋，ＤＣ−に伝えられ、さらに第１のブリッジ回路の第１のブランチのダイオード１１１２を介して第１の中間ノードＮ１１０１に伝えられ、第１の誘導性素子１３０１を介して交流出力端子に伝えられる。同様に、第２の半波において、無効電力に対するフリーホイーリング電流は、交流出力端子から第３の誘導性素子１３０３を介して第２のブリッジ回路の第１の中間ノードＮ１２０１に伝えられ、第２のブリッジ回路の第１のブランチのダイオード１２１１を介して直流入力端子ＤＣ＋，ＤＣ−に伝えられ、さらに第２のブリッジ回路の第２のブランチのダイオード１２２２を介して第２のブリッジ回路の第２の中間ノードＮ１２０２に伝えられ、第４の誘導性素子１３０４を介して交流出力端子に伝えられる。
【０１０４】
したがって、無効電力に対するフリーホイーリング電流は、第１のブリッジ回路１１００のダイオード１１１２およびダイオード１１２１によって、または第２のブリッジ回路１２００のダイオード１２１１およびダイオード１２２２によって伝えられ、それぞれ他方のブリッジ回路１２００およびブリッジ回路１１００のスイッチング素子のボディダイオードを介して伝えられるのではない。これにより、逆回復損失を回避することができる。
【０１０５】
さらに、一般的な電気製品における無効電力の量は、有効電力の量と比較してずっと小さく、さらには、無効電力に対するフリーホイーリング電流は、無効電力のうちの小さな割合を伝えるのみであるため、この影響は、この実施形態のインバータ１０００の効率に対して無視できる減損と考えることができる。
【０１０６】
しかしながら、無効電力において使用可能であることは、ますます重要になっている。３ｋＷより大きいカテゴリにおけるソーラーインバータの最近の要求条件として、ＬＶＲＴ（Low voltage ride through）能力が含まれる。ＬＶＲＴ能力では、インバータは、ＡＣライン＝０Ｖ（電源電圧不足）条件およびｃｏｓ（Φ）＝０（完全な無効電力条件）にも耐えなければならない。
【０１０７】
次に図２を参照すると、本発明の別の例示的な実施形態によるインバータ２０００が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの単一スイッチ型の中性点クランプ式インバータと称することができる。
【０１０８】
この実施形態のインバータ２０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１０９】
この実施形態のインバータ２０００は、第１のブリッジ回路２１００および第２のブリッジ回路２２００を含んでおり、これらのブリッジ回路はインバータ１０００の第１のブリッジ回路１１００および第２のブリッジ回路１２００とは異なるが、同じ機能を提供し、その一方で、必要なスイッチング素子の数が少ない。
【０１１０】
詳細には、第１のブリッジ回路２１００と第２のブリッジ回路２２００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。第１のブリッジ回路２１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路２２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路２１００が正の半波を提供し、第２のブリッジ回路２２００が負の半波を提供する、またはこの逆である。
【０１１１】
インバータ２０００の第１のブリッジ回路２１００は、第１のブランチおよび第２のブランチを含んでいる。第１のブリッジ回路２１００の第１のブランチは、スイッチング素子２１１１およびダイオード２１１２の直列回路を含んでいる。第１のブリッジ回路２１００の第１のブランチのスイッチング素子２１１１とダイオード２１１２とを相互接続しているノードは、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１である。第２のブランチは、ダイオード２１２１およびスイッチング素子２１２２の直列回路を含んでいる。第１のブリッジ回路２１００の第２のブランチのダイオード２１２１とスイッチング素子２１２２とを相互接続しているノードは、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２である。第１の中間ノードＮ２１０１および第２の中間ノードＮ２１０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１１２】
さらには、インバータ２０００の第２のブリッジ回路２２００も、第１のブランチおよび第２のブランチを含んでいる。第２のブリッジ回路２２００の第１のブランチは、ダイオード２２１１およびスイッチング素子２２１２の直列回路を含んでいる。第２のブリッジ回路２２００の第１のブランチのダイオード２２１１とスイッチング素子２２１２とを相互接続しているノードは、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１である。第２のブランチは、スイッチング素子２２２１およびダイオード２２２２の直列回路を含んでいる。第２のブリッジ回路２２００の第２のブランチのスイッチング素子２２２１とダイオード２２２２とを相互接続しているノードは、第２のブリッジ回路２２００の第２の中間ノードＮ２２０２である。第１の中間ノードＮ２２０１および第２の中間ノードＮ２２０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１１３】
インバータ２０００においては、第１のブリッジ回路２１００の第３のブランチと第２のブリッジ回路２２００の第３のブランチとは、１つのスイッチング素子２４０１を使用するように結合されており、それぞれの第３のブランチは、第１のブリッジ回路２１００の第１および第２の中間ノードＮ２１０１，Ｎ２１０２を相互接続しており、第２のブリッジ回路２２００の第１および第２の中間ノードＮ２２０１，Ｎ２２０２を相互接続している。
【０１１４】
特に、１つのスイッチング素子２４０１は、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２から第１のブリッジ回路２１００の第１の中間ノードＮ２１０１に電流を供給する、または、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１から第２のブリッジ回路２２００の第２の中間ノードＮ２２０２に電流を供給するように接続されている。具体的には、第１のダイオード２４０２および第２のダイオード２４０３は、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２と、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１との間で電流が流れることを阻止している。第３のダイオード２４０４および第４のダイオード２４０５は、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１と、第２のブリッジ回路２２００の第２の中間ノードＮ２２０２との間で電流が流れることを阻止している。
【０１１５】
言い換えれば、第１のブリッジ回路２１００の第２の中間ノードＮ２１０２は、第１のダイオード２４０２および第２のダイオード２４０３の直列回路によって、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１に相互接続されているが、電流は、第２の中間ノードＮ２１０２から第１のダイオード２４０２を介して第３の中間ノードＮ２４０６までと、第１の中間ノードＮ２２０１から第２のダイオード２４０３を介して第３の中間ノードＮ２４０６まで流れることができるのみである。第３の中間ノードＮ２４０６は、第１のダイオード２４０２と第２のダイオード２４０３を直接接続しているノードである。
【０１１６】
同様に、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１は、第３のダイオード２４０４および第４のダイオード２４０５の直列回路によって、第２のブリッジ回路の第２の中間ノードＮ２２０２に相互接続されているが、電流は、第４の中間ノードＮ２４０７から第３のダイオード２４０４を介して第１のブリッジ回路２１００の第１の中間ノードＮ２１０１までと、第４の中間ノードＮ２４０７から第４のダイオードを介して第２のブリッジ回路２２００の第２の中間ノードＮ２２０２まで流れることができるのみである。第４の中間ノードＮ２４０７は、第３のダイオード２４０４と第４のダイオード２４０５を直接接続しているノードである。
【０１１７】
さらには、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１および第２の中間ノードＮ２１０２は、それぞれ、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路２２００の第１の中間ノードＮ２２０１および第２の中間ノードＮ２２０２は、それぞれ、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。
【０１１８】
したがって、第１のブリッジ回路２１００の第１の中間ノードＮ２１０１と第２の中間ノードＮ２１０２の間に第１のブリッジ回路２１００によって提供される第１の半波を、第１の誘導性素子１３０１および第２の誘導性素子１３０２を介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路２２００の第１の中間ノードＮ２２０１と第２の中間ノードＮ２２０２との間に第２のブリッジ回路２２００によって提供される第２の半波は、第３の誘導性素子１３０３および第４の誘導性素子１３０４を介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１１９】
第１の半波および第２の半波を提供する場合、インバータ２０００の１つのスイッチング素子２４０１は、インバータ１０００の第１のブリッジ回路１１００の第３のブランチのスイッチング素子１１３１がオン状態に切り替えられるときと、インバータ１０００の第２のブリッジ回路１２００の第３のブランチのスイッチング素子１２３１がオン状態に切り替えられるときと同じタイミングで、オン状態に切り替えられる。これにより、インバータ２０００の機能は、図１のインバータ１０００の機能と同じである。
【０１２０】
インバータ２０００には、図１に示したインバータ１０００と同じ第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４が設けられている。したがって、この実施形態のインバータ２０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１２１】
次に図３を参照すると、本発明の別の例示的な実施形態によるインバータ３０００が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの擬似６ダイオードブリッジインバータと称することができる。
【０１２２】
この実施形態のインバータ３０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１２３】
この実施形態のインバータ３０００は、第１のブリッジ回路３１００および第２のブリッジ回路３２００を含んでおり、これらのブリッジ回路はインバータ１０００の第１のブリッジ回路１１００および第２のブリッジ回路１２００とは異なるが、同じ機能を提供し、その一方で、フリーホイーリング電流もしくは無効電力またはその両方を第１および第２のブリッジ回路３１００，３２００によってスイッチングするときの導通損失が減少する。
【０１２４】
詳細には、第１のブリッジ回路３１００と第２のブリッジ回路３２００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。第１のブリッジ回路３１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路３２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路３１００が正の半波を提供し、第２のブリッジ回路３２００が負の半波を提供する、またはこの逆である。
【０１２５】
インバータ３０００の第１のブリッジ回路３１００は第１のブランチおよび第２のブランチを含んでおり、これら両方のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。インバータ３０００の第２のブリッジ回路３２００も第１のブランチおよび第２のブランチを含んでおり、これら第１および第２のブランチも、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。
【０１２６】
第１のブリッジ回路３１００の第１のブランチは、スイッチング素子３１１１およびダイオード３１１２の直列回路を含んでいる。第１のブリッジ回路３１００の第１のブランチのスイッチング素子３１１１とダイオード３１１２を相互接続しているノードは、第１のブリッジ回路３１００の第１の中間ノードＮ３１０１である。
【０１２７】
第１のブリッジ回路３１００の第２のブランチは、ダイオード３１２１、さらなるダイオード３１２２、およびスイッチング素子３１２３の直列回路を含んでいる。第１のブリッジ回路３１００の第２のブランチのさらなるダイオード３１２２とスイッチング素子３１２３とを相互接続しているノードは、第１のブリッジ回路３１００の第２の中間ノードＮ３１０２である。第１の中間ノードＮ３１０１と第２の中間ノードＮ３１０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１２８】
詳細には、第１のブリッジ回路３１００の第１のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路３１００の第１の中間ノードＮ３１０１にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１２９】
同様に、第１のブリッジ回路３１００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路３１００の第２の中間ノードＮ３１０２にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１３０】
さらには、第１のブリッジ回路３１００の第３のブランチは、スイッチング素子３１３１を含んでいる。スイッチング素子３１３１は、フリーホイーリング電流が第１のブリッジ回路３１００の第２の中間ノードＮ３１０２から第１の中間ノードＮ３１０１に流れることができるように、第１のブリッジ回路３１００の第２のブランチのさらなるダイオード３１２２と協働する。
【０１３１】
第２のブリッジ回路３２００の第１のブランチは、ダイオード３２１１、さらなるダイオード３２１２、およびスイッチング素子３２１３の直列回路を含んでいる。第２のブリッジ回路３２００の第１のブランチのさらなるダイオード３２１２とスイッチング素子３２１３とを相互接続しているノードは、第２のブリッジ回路３２００の第１の中間ノードＮ３２０１である。
【０１３２】
第２のブリッジ回路３２００の第２のブランチは、スイッチング素子３２２１およびダイオード３２２２の直列回路を含んでいる。第２のブリッジ回路３２００の第２のブランチのスイッチング素子３２２１とダイオード３２２２とを相互接続しているノードは、第２のブリッジ回路３２００の第２の中間ノードＮ３２０２である。第１の中間ノードＮ３２０１と第２の中間ノードＮ３２０２は、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１３３】
詳細には、第２のブリッジ回路３２００の第１のブランチは、２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路３２００の第１の中間ノードＮ３２０１にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１３４】
同様に、第２のブリッジ回路３２００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路３２００の第２の中間ノードＮ３２０２にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１３５】
さらには、第２のブリッジ回路３２００の第３のブランチは、スイッチング素子３２３１を含んでいる。スイッチング素子３２３１は、フリーホイーリング電流が第２のブリッジ回路３２００の第１の中間ノードＮ３２０１から第２の中間ノードＮ３２０２に流れることができるように、第２のブリッジ回路３２００の第１のブランチのさらなるダイオード３２１２と協働する。
【０１３６】
第１の半波および第２の半波を提供するとき、インバータ３０００の第１のブリッジ回路３１００のスイッチング素子は、インバータ１０００の第１のブリッジ回路１１００のそれぞれのスイッチング素子と同様に制御され、インバータ３０００の第２のブリッジ回路３２００のスイッチング素子は、インバータ１０００の第２のブリッジ回路１２００のそれぞれのスイッチング素子と同様に制御される。これにより、インバータ３０００の機能は、図１のインバータ１０００の機能と同じである。
【０１３７】
インバータ３０００には、図１に示したインバータ１０００と同じ第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４が設けられている。したがって、この実施形態のインバータ３０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１３８】
次に図４を参照すると、本発明の別の例示的な実施形態によるインバータ４０００が示してある。この実施形態のインバータは、無効負荷に対処する能力を有し、３レベルの擬似６ＭＯＳ−ＦＥＴブリッジインバータと称することができる。
【０１３９】
この実施形態のインバータ４０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１４０】
この実施形態のインバータ４０００は、第１のブリッジ回路４１００および第２のブリッジ回路４２００を含んでおり、これらのブリッジ回路はインバータ１０００の第１のブリッジ回路１１００および第２のブリッジ回路１２００とは異なるが、同じ機能を提供する。
【０１４１】
以下の説明から明らかになるように、インバータ４０００の利点として、転流経路（例：第１のブリッジ回路４１００の第１のブランチおよび第２のブリッジ回路４２００の第２のブランチ）に含まれているデバイスが３つのみであり、第１の半波において、スイッチング素子４２２２の電圧降下を小さくすることができるように、スイッチング素子４２２２を連続的に導通させる（すなわちオン状態である）ように制御することができ、同様に、第２の半波において、スイッチング素子４１１２の電圧降下を小さくすることができるように、スイッチング素子４１１２を連続的に導通させる（すなわちオン状態である）ように制御することができる。
【０１４２】
詳細には、第１のブリッジ回路４１００および第２のブリッジ回路４２００は、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。第１のブリッジ回路４１００は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。第２のブリッジ回路４２００は、第１の極性とは逆の極性の第２の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができる。例えば、第１のブリッジ回路４１００が正の半波を提供し、第２のブリッジ回路４２００が負の半波を提供する、またはこの逆である。
【０１４３】
インバータ４０００の第１のブリッジ回路４１００は第１のブランチおよび第２のブランチを含んでおり、これら両方のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。インバータ４０００の第２のブリッジ回路４２００も第１のブランチおよび第２のブランチを含んでおり、これら第１および第２のブランチも、２個の直流入力端子ＤＣ＋，ＤＣ−の間に並列に接続されている。
【０１４４】
第１のブリッジ回路４１００の第１のブランチは、スイッチング素子４１１１、さらなるスイッチング素子４１１２、およびダイオード４１１３の直列回路を含んでいる。第１のブリッジ回路４１００の第１のブランチのさらなるスイッチング素子４１１２とダイオード４１１３とを相互接続しているノードは、第１のブリッジ回路４１００の第１の中間ノードＮ４１０１である。
【０１４５】
第１のブリッジ回路４１００の第２のブランチは、ダイオード４１２１およびスイッチング素子４１２２の直列回路を含んでいる。第１のブリッジ回路４１００の第２のブランチのダイオード４１２１とスイッチング素子４１２２とを相互接続しているノードは、第１のブリッジ回路４１００の第２の中間ノードＮ４１０２である。第１の中間ノードＮ４１０１と第２の中間ノードＮ４１０２とは、第３のブランチを介して、スイッチング可能な状態で相互接続されている。
【０１４６】
詳細には、第１のブリッジ回路４１００の第１のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第１のブリッジ回路４１００の第１の中間ノードＮ４１０１にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１４７】
同様に、第１のブリッジ回路４１００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子からの逆の極性の電圧を第１のブリッジ回路４１００の第２の中間ノードＮ４１０２にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１４８】
さらには、第１のブリッジ回路４１００の第３のブランチは、ダイオード４１３１を含んでいる。ダイオード４１３１は、フリーホイーリング電流が第１のブリッジ回路４１００の第２の中間ノードＮ４１０２から第１の中間ノードＮ４１０１に流れることができるように、第１のブリッジ回路４１００の第１のブランチのさらなるスイッチング素子４１１２と協働する。
【０１４９】
第２のブリッジ回路４２００の第１のブランチは、ダイオード４２１１およびスイッチング素子４２１２の直列回路を含んでいる。第２のブリッジ回路４２００の第１のブランチのダイオード４２１１とスイッチング素子４２１２とを相互接続しているノードは、第２のブリッジ回路４２００の第１の中間ノードＮ４２０１である。
【０１５０】
第２のブリッジ回路４２００の第２のブランチは、スイッチング素子４２２１、さらなるスイッチング素子４２２２、およびダイオード４２２３の直列回路を含んでいる。第２のブリッジ回路４２００の第２のブランチのさらなるスイッチング素子４２２２とダイオード４２２３とを相互接続しているノードは、第２のブリッジ回路４２００の第２の中間ノードＮ４２０２である。第１の中間ノードＮ４２０１と第２の中間ノードＮ４２０２とは、第３のブランチを介してスイッチング可能な状態で相互接続されている。
【０１５１】
詳細には、第２のブリッジ回路４２００の第１のブランチは、２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子からの逆の極性の電圧を第２のブリッジ回路４２００の第１の中間ノードＮ４２０１にスイッチングする一方で、逆の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子の方に伝わることを防止する。
【０１５２】
同様に、第２のブリッジ回路４２００の第２のブランチは、２個の直流入力端子ＤＣ＋，ＤＣ−の第１の入力端子からの第１の極性の電圧を第２のブリッジ回路４２００の第２の中間ノードＮ４２０２にスイッチングする一方で、第１の極性の電圧が２個の直流入力端子ＤＣ＋，ＤＣ−の第２の入力端子の方に伝わることを防止する。
【０１５３】
さらには、第２のブリッジ回路４２００の第３のブランチは、ダイオード４２３１を含んでいる。ダイオード４２３１は、フリーホイーリング電流が第２のブリッジ回路４２００の第１の中間ノードＮ４２０１から第２の中間ノードＮ４２０２に流れることができるように、第２のブリッジ回路４２００の第２のブランチのさらなるスイッチング素子４２２２と協働する。
【０１５４】
第１の半波および第２の半波を提供するとき、インバータ４０００の第１のブリッジ回路４１００のスイッチング素子は、インバータ１０００の第１のブリッジ回路１１００のそれぞれのスイッチング素子と同様に制御され、インバータ４０００の第２のブリッジ回路４２００のスイッチング素子は、インバータ１０００の第２のブリッジ回路１２００のそれぞれのスイッチング素子と同様に制御される。これにより、インバータ４０００の機能は、図１のインバータ１０００の機能と同じである。
【０１５５】
インバータ４０００には、図１に示したインバータ１０００と同じ第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４が設けられている。したがって、この実施形態のインバータ４０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１５６】
次に図５を参照すると、本発明の別の例示的な実施形態によるインバータ５０００が示してある。この実施形態のインバータ５０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１５７】
具体的には、インバータ５０００は、図１のインバータ１０００と同じ第１のブリッジ回路１１００および第２のブリッジ回路１２００を含んでいる。したがって、このインバータの第１のブリッジ回路は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができ、第２のブリッジ回路１２００は、逆の極性の第２の半波を一対の交流出力端子に提供することができる。
【０１５８】
しかしながら、インバータ５０００は、第１のブリッジ回路１１００および第２のブリッジ回路１２００を交流出力端子に接続するための構造が図１のインバータ１０００とは異なっており、この点について以下に説明する。
【０１５９】
第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２は、それぞれ、第１の誘導性素子５３０１および第２の誘導性素子５３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２は、それぞれ、第３の誘導性素子５３０３および第４の誘導性素子５３０４を介して、２個の交流出力端子に接続されている。
【０１６０】
したがって、第１のブリッジ回路１１００の第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２との間に第１のブリッジ回路によって提供される第１の半波を、第１の誘導性素子５３０１および第２の誘導性素子５３０２を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路１２００の第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２との間に第２のブリッジ回路１２００によって提供される第２の半波を、第３の誘導性素子５３０３および第４の誘導性素子５３０４を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１６１】
この実施形態のインバータ５０００においては、第１の誘導性素子５３０１および第２の誘導性素子５３０２は、第１のブリッジ回路の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２から一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成されている。同様に、第３の誘導性素子５３０３および第４の誘導性素子５３０４は、第２のブリッジ回路の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２から一対の交流出力端子に差動電流を通す別のコモンモードチョーク素子として構成されている。コモンモードチョーク素子および他方のコモンモードチョーク素子は、個別に設けられている。
【０１６２】
特に、インバータ５０００では、個別のコモンモードチョーク素子を設けることによって、素子５３０１，５３０２および素子５３０３，５３０４のコストと複雑さが減少し、インバータのモジュール性が向上する。特に、第１のブリッジ回路１１００および第２のブリッジ回路１２００を、それぞれのコモンモードチョーク素子５３０１，５３０２と一体に製造することができ、これにより中間配線が減少し、したがってインバータ５０００による共通電圧の抑制の精度が改善される。
【０１６３】
インバータ５０００においては、第１、第２、第３、および第４の誘導性素子５３０１，５３０２，５３０３，５３０４の構成として、図１に示したインバータ１０００の第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４と比較して類似する構成が使用されている。この類似する構成を使用することで、この実施形態のインバータ５０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１６４】
次に図６を参照すると、本発明の別の例示的な実施形態によるインバータ６０００が示してある。この実施形態のインバータ６０００は、図１のインバータ１０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１６５】
具体的には、インバータ６０００は、図１のインバータ１０００と同じ第１のブリッジ回路１１００および第２のブリッジ回路１２００を含んでいる。したがって、インバータ６０００の第１のブリッジ回路は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができ、第２のブリッジ回路は、逆の極性の第２の半波を一対の交流出力端子に提供することができる。
【０１６６】
しかしながら、インバータ６０００は、第１のブリッジ回路１１００および第２のブリッジ回路１２００を交流出力端子に接続するための構造が図１のインバータ１０００とは異なっており、この点について以下に説明する。
【０１６７】
第１のブリッジ回路１１００の第１の中間ノードＮ１１０１および第２の中間ノードＮ１１０２は、それぞれ、第１の誘導性素子６３０１および第２の誘導性素子６３０２を介して、２個の交流出力端子ＡＣ１，ＡＣ２に接続されている。同様に、第２のブリッジ回路１２００の第１の中間ノードＮ１２０１および第２の中間ノードＮ１２０２は、それぞれ、第３の誘導性素子６３０３および第４の誘導性素子６３０４を介して、２個の交流出力端子に接続されている。
【０１６８】
したがって、第１のブリッジ回路の第１の中間ノードＮ１１０１と第２の中間ノードＮ１１０２の間に第１のブリッジ回路１１００によって提供される第１の半波を、第１の誘導性素子６３０１および第２の誘導性素子６３０２を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路１２００の第１の中間ノードＮ１２０１と第２の中間ノードＮ１２０２との間に第２のブリッジ回路１２００によって提供される第２の半波は、第３の誘導性素子６３０３および第４の誘導性素子６３０４を介して交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１６９】
この実施形態のインバータ６０００においては、第１の誘導性素子６３０１および第２の誘導性素子６３０２は、個別のチョーク素子として構成されている。同様に、第３の誘導性素子６３０３および第４の誘導性素子６３０４は、個別のチョーク素子として構成されている。各チョーク素子によって、高周波成分を遮断することができる一方で、より低い周波数の（例：電源周波数の）信号を通すことができる。
【０１７０】
インバータ６０００においては、第１、第２、第３、および第４の誘導性素子６３０１，６３０２，６３０３，６３０４の構成として、図１に示したインバータ１０００の第１、第２、第３、および第４の誘導性素子１３０１，１３０２，１３０３，１３０４と比較して類似する構成が使用されている。この類似する構成を使用することで、この実施形態のインバータ６０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１７１】
次に図７を参照すると、本発明の別の例示的な実施形態によるインバータ７０００が示してある。この実施形態のインバータ７０００は、図３のインバータ３０００に基づいており、対応する部分には対応する参照数字および用語を使用してある。説明を簡潔にするため、対応する部分の詳しい説明は省いた。
【０１７２】
具体的には、インバータ７０００は、図３のインバータ３０００と同じ第１のブリッジ回路３１００および第２のブリッジ回路３２００を含んでいる。したがって、インバータ７０００の第１のブリッジ回路は、第１の極性の第１の半波を一対の交流出力端子ＡＣ１，ＡＣ２に提供することができ、第２のブリッジ回路は、逆の極性の第２の半波を一対の交流出力端子に提供することができる。
【０１７３】
しかしながら、インバータ７０００は、第１のブリッジ回路３１００および第２のブリッジ回路３２００を交流出力端子に接続するための構造が図１のインバータ１０００とは異なっており、この点について以下に説明する。
【０１７４】
第１のブリッジ回路３１００の第１の中間ノードＮ３１０１は、第１の誘導性素子７３０１を介して第１の交流出力端子ＡＣ１に接続されている。第１のブリッジ回路３１００の第２の中間ノードＮ３１０２は、第２の誘導性素子７３０２を介して、第２のブリッジ回路の第２の中間ノードＮ３２０２に接続されている。第２のブリッジ回路３２００の第１の中間ノードＮ３２０１は、第３の誘導性素子７３０３を介して、第１のブリッジ回路３１００の第１の中間ノードＮ３１０１に接続されている。第２のブリッジ回路の第２の中間ノードＮ３２０２は、第４の誘導性素子７３０４を介して第２の交流出力端子ＡＣ２に接続されている。
【０１７５】
この点において、第２のブリッジ回路３２００の第１の中間ノードＮ３２０１は、第３の誘導性素子７３０３および第１の誘導性素子７３０１の直列回路を介して、第１の交流出力端子ＡＣ１に接続されている。同様に、第１のブリッジ回路３１００の第２の中間ノードＮ３１０２は、第２の誘導性素子７３０２および第４の誘導性素子７３０４の直列回路を介して、第２の交流出力端子ＡＣ２に接続されている。
【０１７６】
したがって、第１のブリッジ回路の第１の中間ノードＮ３１０１と第２の中間ノードＮ３１０２との間に第１のブリッジ回路３１００によって提供される第１の半波を、第１の誘導性素子７３０１と、第２の誘導性素子７３０２および第４の誘導性素子７３０４とを介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。第２のブリッジ回路３２００の第１の中間ノードＮ３２０１と第２の中間ノードＮ３２０２との間に第２のブリッジ回路３２００によって提供される第２の半波は、第３の誘導性素子７３０３および第１の誘導性素子７３０１と、第４の誘導性素子７３０４とを介して、交流出力端子ＡＣ１，ＡＣ２に供給することができる。
【０１７７】
この実施形態の具体的な一例においては、第１の誘導性素子７３０１および第４の誘導性素子７３０４は、双方向フィルタインダクタとして構成されており、第２の誘導性素子７３０２および第３の誘導性素子７３０３は、デカップリングインダクタとして構成されている。
【０１７８】
インバータ７０００においては、第１、第２、第３、および第４の誘導性素子７３０１，７３０２，７３０３，７３０４の構成として、図３に示したインバータ３０００の第１、第２、第３、および第４の誘導性素子３３０１，３３０２，３３０３，３３０４と比較して類似する構成が使用されている。この類似する構成を使用することで、この実施形態のインバータ３０００においても、有効電力の場合にフリーホイーリング電流が２個の直流入力端子ＤＣ＋，ＤＣ−の方に流れることが防止されるという利点と、無効電力の場合にフリーホイーリング電流に起因して第１および第２のブリッジ回路内のスイッチング素子における逆回復損失が発生することが防止されるという利点とが提供される。
【０１７９】
ここまで、本発明に従って構築される物理的な実施形態に関連して、本発明について説明してきたが、当業者には明らかであるように、上記の教えに基づき、添付の請求項の範囲内で、かつ本発明の概念および範囲から逸脱することなく、本発明のさまざまな修正形態、変形形態、改良形態を創案することができる。
【０１８０】
さらには、この技術分野における通常の技能を有する者が精通していると考えられる技術領域については、本明細書に記載されている本発明が不必要に曖昧になることがないように、説明を省いてある。
【０１８１】
したがって、本発明は、図解・説明されている特定の実施形態によって限定されることはなく、添付の請求項の範囲によってのみ限定されることを理解されたい。
【特許請求の範囲】
【請求項１】
インバータであって、
２個の直流入力端子（ＤＣ＋，ＤＣ−）を含み、前記２個の直流入力端子の間に第１のブリッジ回路（１１００）および第２のブリッジ回路（１２００）が並列に接続され、前記第１のブリッジ回路が、第１の極性の第１の半波を一対の交流出力端子（ＡＣ１，ＡＣ２）に提供し、前記第２のブリッジ回路が、逆の極性の第２の半波を前記一対の交流出力端子に提供し、
前記第１のブリッジ回路（１１００）および前記第２のブリッジ回路（１２００）のそれぞれが、
少なくとも、スイッチング素子と、逆方向にバイアスされるダイオードとをそれぞれ備えている、第１のブランチおよび第２のブランチと、前記第１のブランチの第１の中間ノード（Ｎ１１０１；Ｎ１２０１）を、前記第２のブランチの第２の中間ノード（Ｎ１１０２；Ｎ１２０２）、スイッチング可能な状態で相互接続している第３のブランチと、
を含み、
前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）と前記第２の中間ノード（Ｎ１１０２）との間に提供される前記第１の半波が、第１の誘導性素子（１３０１）および第２の誘導性素子（１３０２）を介して前記一対の交流出力端子に供給され、前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）と前記第２の中間ノード（Ｎ１２０２）との間に提供される前記第２の半波が、第３の誘導性素子（１３０３）および第４の誘導性素子（１３０４）を介して前記一対の交流出力端子に供給され、
前記第１の誘導性素子（１３０１）、前記第２の誘導性素子（１３０２）、前記第３の誘導性素子（１３０３）、または前記第４の誘導性素子（１３０４）のうちの少なくとも１つが、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）を前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）に接続し、前記第１の誘導性素子（１３０１）、前記第２の誘導性素子（１３０２）、前記第３の誘導性素子（１３０３）、または前記第４の誘導性素子（１３０４）のうちの別の少なくとも１つが、前記第１のブリッジ回路（１１００）の前記第２の中間ノード（Ｎ１１０２）を前記第２のブリッジ回路（１２００）の前記第２の中間ノード（Ｎ１２０２）に接続している、
インバータ。
【請求項２】
前記第１のブリッジ回路（１１００）の前記第３のブランチが、スイッチング素子およびダイオードの直列回路であって、前記第１のブリッジ回路の前記第２の中間ノード（Ｎ１１０２）を前記第１の中間ノード（Ｎ１１０１）に接続するように構成されている、前記直列回路を含み、前記第２のブリッジ回路の前記第３のブランチが、スイッチング素子およびダイオードの直列回路であって、前記第２のブリッジ回路の前記第１の中間ノード（Ｎ１２０１）を前記第２の中間ノード（Ｎ１２０２）に接続するように構成されている、前記直列回路を含んでいる、
請求項１に記載のインバータ。
【請求項３】
前記第１のブリッジ回路の前記第３のブランチと前記第２のブリッジ回路の前記第３のブランチが１つのスイッチング素子（２４０１）を使用し、前記１つのスイッチング素子（２４０１）が、前記第１のブリッジ回路（２１００）の前記第１の中間ノード（Ｎ２１０１）と前記第２の中間ノード（Ｎ２１０２）とを相互接続し、前記第２のブリッジ回路（２２００）の前記第１の中間ノード（Ｎ２２０１）と前記第２の中間ノード（Ｎ２２０２）とを相互接続している、
請求項１に記載のインバータ。
【請求項４】
前記１つのスイッチング素子（２４０１）が、前記第１のブリッジ回路（２１００）の前記第２の中間ノード（Ｎ２１０２）から前記第１のブリッジ回路（２１００）の前記第１の中間ノード（Ｎ２１０１）に、または、前記第２のブリッジ回路（２２００）の前記第１の中間ノード（Ｎ２２０１）から前記第２のブリッジ回路（２２００）の前記第２の中間ノード（Ｎ２２０２）に、電流を供給するように接続され、
第１のダイオード（２４０２）および第２のダイオード（２４０３）が、前記第１のブリッジ回路（２１００）の前記第２の中間ノード（Ｎ２１０２）と前記第２のブリッジ回路（２２００）の前記第１の中間ノード（Ｎ２２０１）との間を電流が流れることを阻止し、第３のダイオード（２４０４）および第４のダイオード（２４０５）が、前記第１のブリッジ回路（２１００）の前記第１の中間ノード（Ｎ２１０１）と前記第２のブリッジ回路（２２００）の前記第２の中間ノード（Ｎ２２０２）との間を電流が流れることを阻止する、
請求項３に記載のインバータ。
【請求項５】
前記第１のブリッジ回路（３１００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の第１の入力端子からの前記第１の極性の電圧を前記第１のブリッジ回路（３１００）の前記第１の中間ノード（Ｎ３１０１）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（３１１１）および逆方向にバイアスされる前記ダイオード（３１１２）、を含み、
前記第１のブリッジ回路（３１００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第１のブリッジ回路（３１００）の前記第２の中間ノード（Ｎ３１０２）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（３１２３）と、逆方向にバイアスされる前記ダイオード（３１２１）と、逆方向にバイアスされる別のダイオード（３１２２）と、を含み、
前記第１のブリッジ回路（３１００）の前記第３のブランチが第３のスイッチング素子（３１３１）を含み、前記第３のスイッチング素子（３１３１）が、前記第１のブリッジ回路（３１００）の前記第２のブランチの前記別のダイオード（３１２２）と協働して、前記第１のブリッジ回路（３１００）の前記第２の中間ノード（Ｎ３１０２）から前記第１の中間ノード（Ｎ３１０１）にフリーホイーリング電流を流し、
前記第２のブリッジ回路（３２００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第２のブリッジ回路（３２００）の前記第１の中間ノード（Ｎ３２０１）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（３２１３）と、逆方向にバイアスされる前記ダイオード（３２１１）と、逆方向にバイアスされる別のダイオード（３２１２）と、を含み、
前記第２のブリッジ回路（３２００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子からの前記第１の極性の電圧を前記第２のブリッジ回路（３２００）の前記第２の中間ノード（Ｎ３２０２）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（３２２１）および逆方向にバイアスされる前記ダイオード（３２２２）、を含み、
前記第２のブリッジ回路（３２００）の前記第３のブランチが第３のスイッチング素子（３２３１）をみ、前記第３のスイッチング素子（３２３１）が、前記第２のブリッジ回路（３２００）の前記第１のブランチの前記別のダイオード（３２１２）と協働して、前記第２のブリッジ回路（３２００）の前記第１の中間ノード（Ｎ３２０１）から前記第２の中間ノード（Ｎ３２０２）にフリーホイーリング電流を流すようにする、
請求項１に記載のインバータ。
【請求項６】
前記第１のブリッジ回路（４１００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子からの前記第１の極性の電圧を前記第１のブリッジ回路（４１００）の前記第１の中間ノード（Ｎ４１０１）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（４１１１）と、別のスイッチング素子（４１１２）と、逆方向にバイアスされる前記ダイオード（４１１３）と、を含み、
前記第１のブリッジ回路（４１００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第１のブリッジ回路（４１００）の前記第２の中間ノード（Ｎ４１０２）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（４１２２）および逆方向にバイアスされる前記ダイオード（４１２１）、を含み、
前記第１のブリッジ回路（４１００）の前記第３のブランチがダイオード（４１３１）を含み、前記ダイオード（４１３１）が、前記第１のブリッジ回路（４１００）の前記第１のブランチの前記別のスイッチング素子（４１１２）と協働して、前記第１のブリッジ回路（４１００）の前記第２の中間ノード（Ｎ４１０２）から前記第１の中間ノード（Ｎ４１０１）にフリーホイーリング電流を流し、
前記第２のブリッジ回路（４２００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第２のブリッジ回路（４２００）の前記第１の中間ノード（Ｎ４２０１）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（４２１１）および逆方向にバイアスされる前記ダイオード（４２１２）、を含み、
前記第２のブリッジ回路（４２００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子からの前記第１の極性の電圧を前記第２のブリッジ回路（４２００）の前記第２の中間ノード（Ｎ４２０２）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（４２２１）と、別のスイッチング素子（４２２２）と、逆方向にバイアスされる前記ダイオード（４２２３）と、を含み、
前記第２のブリッジ回路（４２００）の前記第３のブランチがダイオード（４２３１）を含み、前記ダイオード（４２３１）が、前記第２のブリッジ回路（４２００）の前記第２のブランチの前記別のスイッチング素子（４２２２）と協働して、前記第２のブリッジ回路（４２００）の前記第１の中間ノード（Ｎ４２０１）から前記第２の中間ノード（Ｎ４２０２）にフリーホイーリング電流を流すようにする、
請求項１に記載のインバータ。
【請求項７】
前記第１の誘導性素子（１３０１）が第１のチョーク素子（Ｌ１）であり、前記第２の誘導性素子（１３０２）が第２のチョーク素子（Ｌ２）であり、前記第３の誘導性素子（１３０３）が第３のチョーク素子（Ｌ３）であり、および前記第４の誘導性素子（１３０４）が第４のチョーク素子である、
請求項１から請求項６のいずれか１項に記載のインバータ。
【請求項８】
前記第１の誘導性素子（１３０１）および前記第２の誘導性素子（１３０２）が、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）および前記第２の中間ノード（Ｎ１１０２）から前記一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成され、
前記第３の誘導性素子（１３０３）および前記第４の誘導性素子（１３０４）が、前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）および前記第２の中間ノード（Ｎ１２０２）から前記一対の交流出力端子に差動電流を通す別のコモンモードチョーク素子として構成されている、
請求項１から請求項６のいずれか１項に記載のインバータ。
【請求項９】
前記第１の極性の前記第１の半波と前記逆の極性の前記第２の半波を前記一対の交流出力端子に交互に提供するときに、前記コモンモードチョーク素子および前記別のコモンモードチョーク素子において誘導される磁場が逆向きとなるように、前記コモンモードチョーク素子および前記別のコモンモードチョーク素子が同じフェライトコアによって構成されている、
請求項８に記載のインバータ。
【請求項１０】
前記第１の誘導性素子（１３０１）が、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）と、前記一対の交流出力端子の第１の出力端子とに接続され、
前記第２の誘導性素子（１３０２）が、前記第１のブリッジ回路（１１００）の前記第２の中間ノード（Ｎ１１０２）と、前記第２のブリッジ回路（１２００）の前記第２の中間ノード（Ｎ１２０２）とに接続され、
前記第３の誘導性素子（１３０３）が、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）と、前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）とに接続され、
前記第４の誘導性素子（１３０４）が、前記第２のブリッジ回路（１２００）の前記第２の中間ノード（Ｎ１２０２）と、前記一対の交流出力端子の第２の出力端子とに接続されている、
請求項１から請求項６のいずれか１項に記載のインバータ。
【請求項１１】
前記第１の誘導性素子（１３０１）が双方向フィルタであり、前記第４の誘導性素子（１３０４）が双方向フィルタであり、
前記第２の誘導性素子（１３０２）がデカップリングインダクタであり、前記第３の誘導性素子（１３０３）がデカップリングインダクタである、
請求項１０に記載のインバータ。
【請求項１２】
前記インバータの前記スイッチング素子が、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、
請求項１から請求項１１のいずれか１項に記載のインバータ。
【請求項１３】
前記第１および第２のブリッジ回路（１１００，１２００）の前記第１のブランチおよび前記第２のブランチに含まれている前記スイッチング素子が、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、前記第１および第２のブリッジ回路（１１００，１２００）の前記第３のブランチに含まれている前記スイッチング素子が、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、
請求項１から請求項１１のいずれか１項に記載のインバータ。
【請求項１４】
前記インバータの前記第１のブリッジ回路（１１００）の前記第１および第２のブランチの逆方向にバイアスされる前記ダイオードと、前記インバータの前記第２のブリッジ回路（１２００）の前記第１および第２のブランチの逆方向にバイアスされる前記ダイオードとが、前記第１および第２のブリッジ回路（１１００，１２００）の前記第１および第２のブランチに含まれている前記スイッチング素子に含まれているボディダイオードの逆回復効果を低減する超高速ダイオードである、
請求項１から請求項１３のいずれか１項に記載のインバータ。
【請求項１】
インバータであって、
２個の直流入力端子（ＤＣ＋，ＤＣ−）を含み、前記２個の直流入力端子の間に第１のブリッジ回路（１１００）および第２のブリッジ回路（１２００）が並列に接続され、前記第１のブリッジ回路が、第１の極性の第１の半波を一対の交流出力端子（ＡＣ１，ＡＣ２）に提供し、前記第２のブリッジ回路が、逆の極性の第２の半波を前記一対の交流出力端子に提供し、
前記第１のブリッジ回路（１１００）および前記第２のブリッジ回路（１２００）のそれぞれが、
少なくとも、スイッチング素子と、逆方向にバイアスされるダイオードとをそれぞれ備えている、第１のブランチおよび第２のブランチと、前記第１のブランチの第１の中間ノード（Ｎ１１０１；Ｎ１２０１）を、前記第２のブランチの第２の中間ノード（Ｎ１１０２；Ｎ１２０２）、スイッチング可能な状態で相互接続している第３のブランチと、
を含み、
前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）と前記第２の中間ノード（Ｎ１１０２）との間に提供される前記第１の半波が、第１の誘導性素子（１３０１）および第２の誘導性素子（１３０２）を介して前記一対の交流出力端子に供給され、前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）と前記第２の中間ノード（Ｎ１２０２）との間に提供される前記第２の半波が、第３の誘導性素子（１３０３）および第４の誘導性素子（１３０４）を介して前記一対の交流出力端子に供給され、
前記第１の誘導性素子（１３０１）、前記第２の誘導性素子（１３０２）、前記第３の誘導性素子（１３０３）、または前記第４の誘導性素子（１３０４）のうちの少なくとも１つが、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）を前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）に接続し、前記第１の誘導性素子（１３０１）、前記第２の誘導性素子（１３０２）、前記第３の誘導性素子（１３０３）、または前記第４の誘導性素子（１３０４）のうちの別の少なくとも１つが、前記第１のブリッジ回路（１１００）の前記第２の中間ノード（Ｎ１１０２）を前記第２のブリッジ回路（１２００）の前記第２の中間ノード（Ｎ１２０２）に接続している、
インバータ。
【請求項２】
前記第１のブリッジ回路（１１００）の前記第３のブランチが、スイッチング素子およびダイオードの直列回路であって、前記第１のブリッジ回路の前記第２の中間ノード（Ｎ１１０２）を前記第１の中間ノード（Ｎ１１０１）に接続するように構成されている、前記直列回路を含み、前記第２のブリッジ回路の前記第３のブランチが、スイッチング素子およびダイオードの直列回路であって、前記第２のブリッジ回路の前記第１の中間ノード（Ｎ１２０１）を前記第２の中間ノード（Ｎ１２０２）に接続するように構成されている、前記直列回路を含んでいる、
請求項１に記載のインバータ。
【請求項３】
前記第１のブリッジ回路の前記第３のブランチと前記第２のブリッジ回路の前記第３のブランチが１つのスイッチング素子（２４０１）を使用し、前記１つのスイッチング素子（２４０１）が、前記第１のブリッジ回路（２１００）の前記第１の中間ノード（Ｎ２１０１）と前記第２の中間ノード（Ｎ２１０２）とを相互接続し、前記第２のブリッジ回路（２２００）の前記第１の中間ノード（Ｎ２２０１）と前記第２の中間ノード（Ｎ２２０２）とを相互接続している、
請求項１に記載のインバータ。
【請求項４】
前記１つのスイッチング素子（２４０１）が、前記第１のブリッジ回路（２１００）の前記第２の中間ノード（Ｎ２１０２）から前記第１のブリッジ回路（２１００）の前記第１の中間ノード（Ｎ２１０１）に、または、前記第２のブリッジ回路（２２００）の前記第１の中間ノード（Ｎ２２０１）から前記第２のブリッジ回路（２２００）の前記第２の中間ノード（Ｎ２２０２）に、電流を供給するように接続され、
第１のダイオード（２４０２）および第２のダイオード（２４０３）が、前記第１のブリッジ回路（２１００）の前記第２の中間ノード（Ｎ２１０２）と前記第２のブリッジ回路（２２００）の前記第１の中間ノード（Ｎ２２０１）との間を電流が流れることを阻止し、第３のダイオード（２４０４）および第４のダイオード（２４０５）が、前記第１のブリッジ回路（２１００）の前記第１の中間ノード（Ｎ２１０１）と前記第２のブリッジ回路（２２００）の前記第２の中間ノード（Ｎ２２０２）との間を電流が流れることを阻止する、
請求項３に記載のインバータ。
【請求項５】
前記第１のブリッジ回路（３１００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の第１の入力端子からの前記第１の極性の電圧を前記第１のブリッジ回路（３１００）の前記第１の中間ノード（Ｎ３１０１）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（３１１１）および逆方向にバイアスされる前記ダイオード（３１１２）、を含み、
前記第１のブリッジ回路（３１００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第１のブリッジ回路（３１００）の前記第２の中間ノード（Ｎ３１０２）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（３１２３）と、逆方向にバイアスされる前記ダイオード（３１２１）と、逆方向にバイアスされる別のダイオード（３１２２）と、を含み、
前記第１のブリッジ回路（３１００）の前記第３のブランチが第３のスイッチング素子（３１３１）を含み、前記第３のスイッチング素子（３１３１）が、前記第１のブリッジ回路（３１００）の前記第２のブランチの前記別のダイオード（３１２２）と協働して、前記第１のブリッジ回路（３１００）の前記第２の中間ノード（Ｎ３１０２）から前記第１の中間ノード（Ｎ３１０１）にフリーホイーリング電流を流し、
前記第２のブリッジ回路（３２００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第２のブリッジ回路（３２００）の前記第１の中間ノード（Ｎ３２０１）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（３２１３）と、逆方向にバイアスされる前記ダイオード（３２１１）と、逆方向にバイアスされる別のダイオード（３２１２）と、を含み、
前記第２のブリッジ回路（３２００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子からの前記第１の極性の電圧を前記第２のブリッジ回路（３２００）の前記第２の中間ノード（Ｎ３２０２）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（３２２１）および逆方向にバイアスされる前記ダイオード（３２２２）、を含み、
前記第２のブリッジ回路（３２００）の前記第３のブランチが第３のスイッチング素子（３２３１）をみ、前記第３のスイッチング素子（３２３１）が、前記第２のブリッジ回路（３２００）の前記第１のブランチの前記別のダイオード（３２１２）と協働して、前記第２のブリッジ回路（３２００）の前記第１の中間ノード（Ｎ３２０１）から前記第２の中間ノード（Ｎ３２０２）にフリーホイーリング電流を流すようにする、
請求項１に記載のインバータ。
【請求項６】
前記第１のブリッジ回路（４１００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子からの前記第１の極性の電圧を前記第１のブリッジ回路（４１００）の前記第１の中間ノード（Ｎ４１０１）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（４１１１）と、別のスイッチング素子（４１１２）と、逆方向にバイアスされる前記ダイオード（４１１３）と、を含み、
前記第１のブリッジ回路（４１００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第１のブリッジ回路（４１００）の前記第２の中間ノード（Ｎ４１０２）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（４１２２）および逆方向にバイアスされる前記ダイオード（４１２１）、を含み、
前記第１のブリッジ回路（４１００）の前記第３のブランチがダイオード（４１３１）を含み、前記ダイオード（４１３１）が、前記第１のブリッジ回路（４１００）の前記第１のブランチの前記別のスイッチング素子（４１１２）と協働して、前記第１のブリッジ回路（４１００）の前記第２の中間ノード（Ｎ４１０２）から前記第１の中間ノード（Ｎ４１０１）にフリーホイーリング電流を流し、
前記第２のブリッジ回路（４２００）の前記第１のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子からの前記逆の極性の電圧を前記第２のブリッジ回路（４２００）の前記第１の中間ノード（Ｎ４２０１）にスイッチングする一方で、前記逆の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子の方に伝わることを阻止する、前記スイッチング素子（４２１１）および逆方向にバイアスされる前記ダイオード（４２１２）、を含み、
前記第２のブリッジ回路（４２００）の前記第２のブランチが、前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第１の入力端子からの前記第１の極性の電圧を前記第２のブリッジ回路（４２００）の前記第２の中間ノード（Ｎ４２０２）にスイッチングする一方で、前記第１の極性の電圧が前記２個の直流入力端子（ＤＣ＋，ＤＣ−）の前記第２の入力端子の方に伝わることを阻止する、前記スイッチング素子（４２２１）と、別のスイッチング素子（４２２２）と、逆方向にバイアスされる前記ダイオード（４２２３）と、を含み、
前記第２のブリッジ回路（４２００）の前記第３のブランチがダイオード（４２３１）を含み、前記ダイオード（４２３１）が、前記第２のブリッジ回路（４２００）の前記第２のブランチの前記別のスイッチング素子（４２２２）と協働して、前記第２のブリッジ回路（４２００）の前記第１の中間ノード（Ｎ４２０１）から前記第２の中間ノード（Ｎ４２０２）にフリーホイーリング電流を流すようにする、
請求項１に記載のインバータ。
【請求項７】
前記第１の誘導性素子（１３０１）が第１のチョーク素子（Ｌ１）であり、前記第２の誘導性素子（１３０２）が第２のチョーク素子（Ｌ２）であり、前記第３の誘導性素子（１３０３）が第３のチョーク素子（Ｌ３）であり、および前記第４の誘導性素子（１３０４）が第４のチョーク素子である、
請求項１から請求項６のいずれか１項に記載のインバータ。
【請求項８】
前記第１の誘導性素子（１３０１）および前記第２の誘導性素子（１３０２）が、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）および前記第２の中間ノード（Ｎ１１０２）から前記一対の交流出力端子に差動電流を通すコモンモードチョーク素子として構成され、
前記第３の誘導性素子（１３０３）および前記第４の誘導性素子（１３０４）が、前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）および前記第２の中間ノード（Ｎ１２０２）から前記一対の交流出力端子に差動電流を通す別のコモンモードチョーク素子として構成されている、
請求項１から請求項６のいずれか１項に記載のインバータ。
【請求項９】
前記第１の極性の前記第１の半波と前記逆の極性の前記第２の半波を前記一対の交流出力端子に交互に提供するときに、前記コモンモードチョーク素子および前記別のコモンモードチョーク素子において誘導される磁場が逆向きとなるように、前記コモンモードチョーク素子および前記別のコモンモードチョーク素子が同じフェライトコアによって構成されている、
請求項８に記載のインバータ。
【請求項１０】
前記第１の誘導性素子（１３０１）が、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）と、前記一対の交流出力端子の第１の出力端子とに接続され、
前記第２の誘導性素子（１３０２）が、前記第１のブリッジ回路（１１００）の前記第２の中間ノード（Ｎ１１０２）と、前記第２のブリッジ回路（１２００）の前記第２の中間ノード（Ｎ１２０２）とに接続され、
前記第３の誘導性素子（１３０３）が、前記第１のブリッジ回路（１１００）の前記第１の中間ノード（Ｎ１１０１）と、前記第２のブリッジ回路（１２００）の前記第１の中間ノード（Ｎ１２０１）とに接続され、
前記第４の誘導性素子（１３０４）が、前記第２のブリッジ回路（１２００）の前記第２の中間ノード（Ｎ１２０２）と、前記一対の交流出力端子の第２の出力端子とに接続されている、
請求項１から請求項６のいずれか１項に記載のインバータ。
【請求項１１】
前記第１の誘導性素子（１３０１）が双方向フィルタであり、前記第４の誘導性素子（１３０４）が双方向フィルタであり、
前記第２の誘導性素子（１３０２）がデカップリングインダクタであり、前記第３の誘導性素子（１３０３）がデカップリングインダクタである、
請求項１０に記載のインバータ。
【請求項１２】
前記インバータの前記スイッチング素子が、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、
請求項１から請求項１１のいずれか１項に記載のインバータ。
【請求項１３】
前記第１および第２のブリッジ回路（１１００，１２００）の前記第１のブランチおよび前記第２のブランチに含まれている前記スイッチング素子が、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、前記第１および第２のブリッジ回路（１１００，１２００）の前記第３のブランチに含まれている前記スイッチング素子が、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、
請求項１から請求項１１のいずれか１項に記載のインバータ。
【請求項１４】
前記インバータの前記第１のブリッジ回路（１１００）の前記第１および第２のブランチの逆方向にバイアスされる前記ダイオードと、前記インバータの前記第２のブリッジ回路（１２００）の前記第１および第２のブランチの逆方向にバイアスされる前記ダイオードとが、前記第１および第２のブリッジ回路（１１００，１２００）の前記第１および第２のブランチに含まれている前記スイッチング素子に含まれているボディダイオードの逆回復効果を低減する超高速ダイオードである、
請求項１から請求項１３のいずれか１項に記載のインバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−１１０９５７（Ｐ２０１３−１１０９５７Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−２５１１５６（Ｐ２０１２−２５１１５６）
【出願日】平成２４年１１月１５日（２０１２．１１．１５）
【出願人】（５１２１２５６４４）ヴィンコテック ゲーエムベーハー (2)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１２−２５１１５６（Ｐ２０１２−２５１１５６）
【出願日】平成２４年１１月１５日（２０１２．１１．１５）
【出願人】（５１２１２５６４４）ヴィンコテック ゲーエムベーハー (2)
【Ｆターム（参考）】
[ Back to top ]