画像データ圧縮伸長装置

【目的】画像データを圧縮，伸長する場合に画像フレームメモリに対してブロックデータ単位で直接画像データをアクセス可能とする。
【構成】アクセスアドレス発生部内４０に、画像フレームメモリ２０内の一つのブロックデータ８１の読出終了アドレスから次のブロックデータの読出開始アドレスまでのアドレス量１３０及び同一ブロックデータ内の隣接画像データ１００の読出アドレス相互間のアドレス量１３１を記憶するアドレス量記憶部４２と、画像フレームメモリ２０の一つの画素データに対する読出終了毎に該当画素データの読出アドレスをラッチするアドレスラッチ部４１と、このアドレスラッチ部４１にラッチされた読出アドレスにアドレス量記憶部に記憶されたアドレス量を加算して、次の画素データの読出アドレスとするアドレス加算部４３とを備えている。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、外部から入力された１画面分の画像データを圧縮、伸長する画像データ圧縮伸長装置に関する。
【０００２】
【従来の技術】通常、デジタルの画像データは膨大な情報量を有するので、一定量の画像データを伝送したり、記憶保持する場合は、この画像データを圧縮して情報量を少なくして伝送又は記憶保持する。そして、この圧縮された圧縮画像データを受信したり、記憶媒体から読出して例えは表示装置に表示する場合は、元の画像データに伸長して表示装置へ印加する。
【０００３】これらの画像データの圧縮処理及び伸長処理においては、通常、デジタル信号処理が実施される。そして、２次元的な広がりを有する多数の画素データからなる画像データを、例えば、［８画素×８画素］のブロックデータに区分けし、各ブロックデータに対してＤＣＴ（離散コサイン変換）などの直交変換を行って情報を周波数で扱うことにより圧縮または伸長する。
【０００４】例えばＴＶ画面に表示するために、画像フレームメモリから各画素データそのものを読出する場合は、ＴＶ画面に対する表示方式がインターレース方式、ノンインターレース方式の如何を問わず、先ず画像フレームメモリ上の水平方向にアクセスして１ライン分の画像データを読出す。１ライン分の画像データの読出が終了すると垂直方向にアクセスして、次の１ライン分の画像データを読出す。
【０００５】しかし、画像圧縮を行う場合は、１ブロックデータ毎に読出す必要がある。したがって、上述した、ＴＶ画面や表示パネル等に２次元的に表示する場合等の通常の手順で読出することができないので、画像フレームメモリに対する圧縮伸長に関する専用アクセス処理を実施する必要がある。
【０００６】図１０は上述した専用アクセス処理が組込まれた画像データ圧縮装置の概略構成図である。画像入力部１０へ外部から入力された１画面分の画像データは画像入力部データバス６２，ゲート５０ａ，フレームデータバス６０を介して画像フレームメモリ２０に書込まれる。書込アドレスはフレームメモリアドレスバス６１，ゲート５０ｃ，画像入力部アドレスバス６３を介して、前記画像入力部１０から指定される。
【０００７】画像フレームメモリ２０は例えばＴＶ画面や表示パネル等に表示すべき１画面分の画像データを画素単位で記憶する記憶容量を有している。例えば図１１（ａ）に示すように、画像フレームメモリ２０に記憶された１画面分の画像データ８０は、横ｍ画素，経ｎ画素の合計（ｎ×ｍ）個の画素データで構成されている。そして、この（ｎ×ｍ）個の画素データからなる１画面分の画像データ８０を画像圧縮する場合は、この画像データ８０を、前述した（８×８）個の画素データからなるブロックデータ８１に区分けして、このブロックデータ８１に対して画像圧縮処理を実施すればよい。
【０００８】しかし、１画面分の画像データ８０内の任意の位置のブロックデータ８１をアドレス指定して任意に抽出することは前述した１ライン分毎の画像データ順次読出す手法では実現できない。
【０００９】このために、一時メモリ７０を設けて、画像フレームメモリ２０からフレームメモリデータバス６０，ゲート５０ｂ，圧縮部データバス６４を介して、１ライン分の画素データを合計８回分読出してこの一時メモリ７０に書込む。この場合の画像フレームメモリ２０に対する読出アドレスは圧縮部アドレスバス６９を介して画像圧縮部３０から指定される。よって、一時メモリ７０内には、図１１（ｂ）に示すようように、画像フレームメモリ２０内のブロックデータ８１を含む８行分の画像データ８２が格納される。したがって、この８行分の画像データ８には（ｍ／８）個のブロックデータ８１が含まれる。
【００１０】一時メモリ７０に図１１（ｂ）に示す８行分の画像データ８２が書込まれると、画像圧縮部３０は、画像データ８２の左端から右端へ各ブロックデータ８１を圧縮部データバス６４及び圧縮部アドレスバス６９を介して順番に取込んで、図１１（ｃ）に示すように、前述したＤＣＴ手法を用いて（８×８）個の画素データからなるブロックデータ８１を情報量が少ない圧縮画像データ８３へ画像圧縮する。
【００１１】画像圧縮部３０で画像圧縮された圧縮画像データ８３は順次外部記憶装置９０へ出力される。なお、図１０の画像データ圧縮装置における画像圧縮部３０を画像伸長部に置き換え、画像入力部１０を画像出力部に置き換えると画像データ伸長装置が得られる。
【００１２】この画像データ伸長装置においては、外部記憶装置９０から順次読出した各圧縮画像データ８３を画像伸長部で元の（８×８）個の画素データからなるブロックデータ８１に伸長して、一時記憶メモリ７０へ書込む。１時記憶メモリ７０に（ｍ／８）個のブロックデータ８１が書込まれると、画像フレームメモリ２０上におけるの８行（ライン）分の画像データ８２が得られたので、この画像データ８２を１ライン毎に取出して、画像フレームメモリ２０に順番に書込んでいく。画像フレームメモリ２０に１画面分の画像データ８０が書込まれた時点で、画像出力部から画像データを読出して出力する。
【００１３】
【発明が解決しようとする課題】しかしながら、図１０に示す画像データ圧縮装置及びこの画像データ圧縮装置の構成部材を置き換えて実現できる画像データ伸長装置においてもまだ改良すべき次のような問題があった。
【００１４】すなわち、画像フレームメモリ２０に１画面分の画像データ８０が書込まれた時点において、この画像データ８０の各ブロックデータ８１を画像圧縮部３０へ取込んで画像圧縮を実施すればよいが、図１１（ａ），図１１（ｂ）に示すように、一旦一時メモリ７０に８行（ライン）分の画像データ８２を書込んで、その後に、この一時メモリ７０から各ブロックデータ８１を読出している。
【００１５】したがって、一時メモリ７０に対する画像データの書込み読出処理がソフト的又は、ハード的に実行されるので、この処理時間が装置全体の画像圧縮処理速度に悪影響を与える。
【００１６】画像データ伸長装置における画像伸長部から画像フレームメモリへ各ブロックデータ８１を書込む場合においても、一時メモリ７０を経由しているので、上述した問題が生じる。
【００１７】したがって、画像データ８０を画像圧縮して外部記憶装置９０へ書込んだり、また外部記憶装置９０から圧縮画像データ８３を読出して伸長して取出す場合における、装置全体としての圧縮処理速度又は伸長処理速度が大幅に低下する問題がある。
【００１８】本発明はこのような事象に鑑みてなされたものであり、１画面分の画像データを記憶する画像フレームメモリ上における各ブロックデータのアクセスアドレスを簡単に指定できる機能を付加することによって、画像圧縮部又は画像伸長部から画像フレームメモリのブロックデータを直接アクセスでき、装置全体としての圧縮処理速度及び伸長処理速度を大幅に上昇できる画像データ圧縮伸長装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記課題を解消するために本発明の画像データ圧縮装置は、入力された少なくとも１画面分の画像データを一旦画像フレームメモリへ格納し、この画像フレームメモリに記憶された１画面分の画像データを構成する各画素データを複数画素データからなるブロックデータに区分けして、１画面の先頭位置のブロックデータから最終位置のブロックデータまで順番に読出し、読出した各ブロックデータに対して、画像圧縮部で画像圧縮を行なう画像データ圧縮装置である。
【００２０】そして、画像フレームメモリ内の一つのブロックデータの読出終了アドレスから次のブロックデータの読出開始アドレスまでのアドレス量及び同一ブロックデータ内の隣接画像データの読出アドレス相互間のアドレス量を記憶するアドレス量記憶部と、画像フレームメモリの一つの画素データに対する読出終了毎に該当画素データの読出アドレスをラッチするアドレスラッチ部と、アドレスラッチ部にラッチされた読出アドレスにアドレス量記憶部に記憶されたアドレス量を加算して、次の画素データの読出アドレスとするアドレス加算部とが備えられている。
【００２１】また、請求項２の画像データ伸長装置は、入力された少なくとも１画面分の圧縮画像データの各圧縮画像データを画像伸長部で順番に複数画素データからなるブロックデータへ伸長し、この伸長した各ブロックデータを画像フレームメモリにおける１画面の先頭位置から最終位置まで順番に格納していく画像データ伸長装置である。
【００２２】そして、画像フレームメモリ内の一つのブロックデータの書込終了アドレスから次のブロックデータの書込開始アドレスまでのアドレス量及び同一ブロックデータ内の隣接画像データの書込アドレス相互間のアドレス量を記憶するアドレス量記憶部と、画像フレームメモリの一つの画素データに対する書込終了毎に該当画素データの書込アドレスをラッチするアドレスラッチ部と、アドレスラッチ部にラッチされた書込アドレスにアドレス量記憶部に記憶されたアドレス量を加算して、次の画素データの書込アドレスとするアドレス加算部とが備えられている。
【００２３】また、請求項３の画像データ圧縮長装置は、一方から入力された複数画素データからなるブロックデータを画像圧縮して圧縮画像データとして他方へ出力するとともに、他方から入力された圧縮画像データを伸長して複数画素データからなるブロックデータとして一方へ出力する画像圧縮伸長部を有し、外部から入力した少なくとも１画面分の画像データを画像フレームメモリに一旦格納し、この画像フレームメモリに記憶された１画面分の画像データを構成する各画素データを複数画素データからなるブロックデータに区分けして、１画面の先頭位置のブロックデータから最終位置のブロックデータまで順番に読出して画像圧縮伸長部の一方へ入力し、かつ、外部から入力された少なくとも１画面分の圧縮画像データを画像圧縮伸長部の他方へ入力し、この画像圧縮伸長部から出力された各ブロックデータを画像フレームメモリにおける１画面の先頭位置から最終位置まで順番に格納していく画像データ圧縮伸長装置である。
【００２４】そして、画像フレームメモリ内の一つのブロックデータのアクセス終了アドレスから次のブロックデータのアクセス開始アドレスまでのアドレス量及び同一ブロックデータ内の隣接画像データのアクセスアドレス相互間のアドレス量を記憶するアドレス量記憶部と、画像フレームメモリの一つの画素データに対するアクセス終了毎に該当画素データのアクセスアドレスをラッチするアドレスラッチ部と、アドレスラッチ部にラッチされたアクセスアドレスにアドレス量記憶部に記憶されたアドレス量を加算して、次の画素データのアクセスアドレスとするアドレス加算部とが備えられている。
【００２５】
【作用】このように構成された画像データ圧縮装置、画像データ伸長装置及び画像データ圧縮伸長装置においては、少なくとも１画面分の画像データを記憶可能なアドレス領域を有した画像フレームメモリ内における複数画像データからなる各ブロックデータを各ブロックデータ単位で読出、書込みを行うためのアドレス指定を実行するために、アドレス量記憶部，アドレスラッチ部，アドレス加算部が設けられている。
【００２６】１個のブロックデータを構成する各画素データを読出する場合は、先ず該当ブロックデータの先頭位置の画素データのアドレスを指定する必要がある。このブロックデータの先頭位置のアドレスは隣接する一つ前に読出したブロックデータの最終位置のアドレスと一定の関係にある。具体的には、一つ前のブロックデータの最終位置のアドレスに一定のアドレス量を加算したアドレスが今回読出すブロックデータの先頭位置のアドレスとなる。なお、アドレスが戻る場合もあるが、この場合は負のアドレス量を加算すればよい。
【００２７】同様に、一つのブロックデータ内において、一つの画素データのアドレスは一つ前に読出した画素データのアドレスと一定の関係にある。したがって、一つ前に読出した画像データのアドレスに一定のアドレス値を加算したアドレスが今回読出す画素データのアドレスとなる。
【００２８】このように、一つの画素データを読出す場合は、一つ前に読出した画素データのアドレスに一定のアドレス量を加算したアドレス値となる。したがって、何個の画素データを読出した後にはどのアドレス量を加算するかの加算アドレス量の選択を実施する必要があるが、上述した各一定のアドレス量を予めアドレス量記憶部に記憶しておき、かつ前回読出した画像データのアドレスをアドレスラッチ部でラッチしておき、ラッチさされたアドレスに、記憶されているアドレス量を加算することによって、今回読出すべき画素データのアドレスを得ることが可能となる。
【００２９】したがって、画像圧縮部又は画像伸長部は画像フレームメモリから各ブロックデータ毎に各画素データを直接アクセスできる。よって、画像圧縮部又は画像伸長部は従来装置で使用していた一時メモリを経由して画像フレームメモリをアクセスする必要がないので、各装置全体の圧縮処理速度又は伸長処理速度を向上できる。
【００３０】請求項１の画像データ圧縮装置においては、画像フレームメモリに記憶された１画面分の画像データにおける各ブロックデータ毎に各画素データを直接読出すことができる。また、請求項２の画像データ伸長装置においては、伸長された各ブロックデータの各画素データを直接画像フレームメモリの所定位置に書込むことが可能となる。
【００３１】さらに、請求項３の画像データ圧縮伸長装置においては、画像圧縮伸長部は画像フレームメモリに対するブロックデータを直接アクセスすることが可能となる。
【００３２】
【実施例】以下本発明の一実施例を図面を参照しながら説明する。図１は実施例の画像データ圧縮装置の概略構成を示すブック図である。図１０に示す従来の画像データ圧縮装置と同一部分には同一符号が付してある。したがって、重複する部分の詳細説明を省略する。
【００３３】この実施例装置においては、画像フレームメモリ２０内のアドレスを指定するためのフレームメモリアドレスバス６１にゲート５０ｄを介してアクセスアドレス発生部４０が接続されている。このアクセスアドレス発生部４０は、画像フレームメモリ２０に格納された１画面分の画像データを構成する各画素データをブロックデータ毎に読出して画像圧縮部２０へ入力させるためのアドレス指定を行う機能を有する。
【００３４】画像フレームメモリ２０は、図２に示すように、例えばＴＶ画面や表示パネル等に表示すべき１画面分の画像データ８０を画素データ単位で記憶する記憶容量を有している。１画面分の画像データ８０は、横ｍ画素，経ｎ画素の合計（ｎ×ｍ）個の画素データ１００で構成されている。各画素データ１００にはアドレス１１０が付されている。説明を簡単にするために、１画面分の画像データ８０の１行目の先頭アドレス１１０を［０］とすると、１行目の最終アドレスは［ｍ−１］となり、２行目の先頭アドレスは［ｍ］となる。そして、この１画面分の画像データ８０の最終アドレスは［ｍ・（ｎ−１）］となる。
【００３５】図４は画像フレームメモリ２０に記憶された１画面分の画像データ８０を複数のブロックデータ８１に区分けした場合における各ブロックデータ８１を示す図である。このブロックデータ８１は例えば［８画素×８画素］からなる合計６４個の画素データ１００で構成されている。
【００３６】そして、ブロックデータ８１の１行目の先頭アドレス１１０を［ｘ］とすると、１行目の最終アドレスは［ｘ＋７］となり、画像データ８０の横１行にはｍ個の画像データ１１０が配列されているので、２行目の先頭アドレスは［ｘ＋ｍ］となる。そして、２行目の最終アドレスは［ｘ＋ｍ＋７］となる。この１ブロックデータ８１の最終アドレスは［ｘ＋７ｍ＋７］となる。
【００３７】図３はアクセスアドレス発生部４０の概略構成図である。このアクセスアドレス発生部４０内には、アドレスラッチ部４１，アドレス量記憶部４２，アドレス加算部４３及び制御部４４が設けられている。
【００３８】アドレス量発生部４２内には、ノンインターレス方式の場合、図５に示すように、各ブロックデータ８１の１行目の先頭アドレス１１０ａと一つ前のブロックデータ８１の最終行の最終アドレス１１０ｂとの間の差のアドレスで示されるアドレス量１３０，同一ブロックデータ８１内における隣接する画素データ１００のアドレス相互間のアドレス値１３１，同一ブロックデータ８１内における１行の最終位置のアドレスと次の行の先頭位置のアドレス間の差のアドレスで示されるアドレス量１３２，１画面分の画像データ８０の１行の最終位置のブロックデータ８１の最終位置のアドレスから次の行の先頭のブロックデータ８１の先頭行の先頭位置のアドレスまでのアドレス量１３３（図示せず）との４種類のアドレス量１３０，１３９，１３２，１３４が記憶保持されている。なお、横方向に隣接する画素データ１００相互間のアドレス量は［１］である。
【００３９】図３のアドレスラッチ部４１は、制御部４４から初期化信号が４５が印加されると、画像フレームメモリ２０の１画面分の画像データ８０の先頭位置のアドレス［０］をラッチする。そして、制御部４４からクロック信号４６が入力される毎に、ラッチしているアドレスをアドレス加算部４３から出力されるアドレスに変更していく。
【００４０】アドレス加算部４３はアドレスラッチ部４１にラッチされているアドレスにアドレス量記憶部４２から出力されているアドレス量を加算してアドレスラッチ部４１へ送出する。
【００４１】制御部４４はアドレスラッチ部４１へ初期化信号４５およびクロック信号４６を送出すると共に、アドレス量記憶部４２へアドレス量１３０〜１３３の選択信号４２を出力する。選択信号４２の出力タイミングはクロック信号４６の出力数を計数するカウンタのカウント値によって制御される。
【００４２】このように構成された画像データ圧縮装置の動作を説明する。先ず、ゲート５０ａ，５０ｃを開けて、ゲート５０ｂ，ゲート５０ｄを閉じる。画像入力部１０は外部から入力した１画面分の画像データ８０をアドレスバス，データバスを介して画像フレームメモリ２０へノンインターレス方式で書込む。
【００４３】画像フレームメモリ２０に対する１画面分の画像データ８０の格納が終了すると、ゲート５０ａ，５０ｃを閉じて、ゲート５０ｂ，ゲート５０ｄを開く。そして、アクセスアドレス発生部４０を起動する。
【００４４】アクセスアドレス発生部４０が起動されると、制御部４４が動作を開始して、初期化信号４５をアドレスラッチ部４１に送出して、ラッチしているアドレスを［０］に設定して、画像フレームメモリ２０の先頭のブロックデータ８１の先頭の画素データ１００のアドレス１１０を指定する。そして、アドレス量記憶部４２に［１］のアドレス量１３１を出力させる選択信号４６を送出する。
【００４５】そして、クロック信号４５を７つ出力する。すると、アドレス加算部４３にてアドレスラッチ部４１へ出力され、アドレスラッチ部４１にラッチされるアドレスが順番に増加していき、ブロックデータ８１の１行目の最終位置の画像データのアドレス１１０を指定する。
【００４６】次に、アドレス量記憶部４２へ選択信号４７を送出して同一ブロックデータ８１の次の行の先頭アドレスへ移動させるためのアドレス量１３２を出力させる。そして、クロック信号４６を１つ出力して、アドレス加算部４３の出力アドレスを次の行の先頭の画素データ１００のアドレス１１０へ移行させる。次にアドレス量記憶部４２へ選択信号４７を送出して［１］のアドレス量１３１を出力させる。次にクロック信号４７を７つ出力する。
【００４７】このように、選択信号４７でアドレス量１３１，１３２を適宜選択しながらクロック信号４７を出力していくことによって、ブロックデータ８１を構成する画素データ１００の各アドレス１１０を順番に指定していく。そして、ブロックデータ８１の最終行の最後の画素データ１００のアドレス１１０ｂの指定が終了すると、選択信号４８で次のブロックデータ８１の先頭位置への移動を示すアドレス量１３０を出力させると、次のクロック信号４６でアドレスラッチ部４１から次のブロックデータ８１の先頭の画素データ１００のアドレス１１０ａが画像フレームメモリ２０へ出力される。
【００４８】また、１画面分の画像データ８０の１行の最終位置のブロックデータ８１の各画素データ１００のアドレス指定が終了すると、選択信号４７を送出して、アドレス量を次の行の先頭のブロックデータ８１の先頭位置の画素データのアドレスへ移行させるためのアドレス量１３３に設定する。
【００４９】このように、アクセスアドレス発生部４０から出力されるアドレス１１０によって、画像フレームメモリ２０に格納された１画面分の画像データ８０の（ｍ×ｎ）個の画素データ１００が（８×８）個の画素データ１００からなるブロックデータ８１毎に区分けされて読出されてフレームメモリバス６０及び圧縮部データバス６４を介して画像圧縮部３０へ入力される。
【００５０】画像圧縮部３０は、画像フレームメモリ２０から順次読出した（７×７）個の画素データからなるブロックデータ８１に対して前述した手法で画像圧縮を行い、圧縮画像データ８３に変換して、外部記憶装置９０へ順次書き込んで行く。
【００５１】１画面分の画像データ８０の画像圧縮処理及び外部記憶装置９０への書込み処理が終了すると、ゲート５０ａ，５０ｃを開けて、ゲート５０ｂ，ゲート５０ｄを閉じる。そして、画像入力部１０は次の１画面分の画像データ８０を画像フレームメモリ２０へ書込む。
【００５２】このように構成された画像データ圧縮装置によれば、アクセスアドレス発生部４０は、画像フレームメモリ２０に書込まれた１画面分の画像データ８０における各画素データ１００を画像圧縮単位である（８×８）個の画素データ１００からなるブロックデータ８１毎にアドレス指定している。
【００５３】画像圧縮部３０は、直接画像フレームメモリ２０から直接１ブロックデータ８１分の画像データ１１０を読込むことができる。よって、図１０に示した従来装置のように一時メモリ７０を経由して画素データを読込む必要がないので、画像入力部１０による画像データの取込みから外部記憶部９０に書込むまでの処理時間が大幅に短縮される。結果として、この画像データ圧縮装置における画像データの圧縮処理速度を大幅に向上できる。
【００５４】以上はノンインターレス方式で画像フレームメモリ２０に対して書込まれた画像データ８０を読取る場合を示したが、次に、インターレス方式で書込まれた画像データ８０を読取る場合を説明する。
【００５５】インターレス方式においては、画像入力部１０から画像フレームメモリ２０内に図６の形式で１画面分の画像データ８０が書込まれる。１画面分の画像データ８０が２回のフィールド(1) ，(2) に分割されて読取られる。
【００５６】そして、アクセスアドレス発生部４０内部のアドレス値記憶部４２内には、前記アドレス量１３０，１３１の他に、図７に示すブロックデータ８１における１行の最終位置（右端）の画素データのアドレスから２行下の行の先頭位置（左端）の画素データのアドレスへ移動するためのアドレス量１３４、フィールド(1)からフィールド(2) へフイールドが変わるためのアドレス量１３５が記憶されている。
【００５７】したがって、制御部４４は選択信号２７で各アドレス量１３０，１３１，１３４，１３５の出力タイミング制御を行うことによって、画像フレームメモリ２０にインターレース方式で書込まれた画像データ８００に対してもデータブロック８１毎に画像データ１００を読出して画像圧縮部３０へ入力させることが可能である。
【００５８】図８は本発明の他の実施例に関わる画像データ伸長装置の概略構成を示すブロック図である。図１に示す画像データ圧縮装置と同一部分には同一符号が付してある。したがって、重複する部分の詳細説明は省略されている。
【００５９】この実施例の画像データ伸長装置においては、図１の画像データ圧縮装置における画像圧縮部３０を画像伸長部３１へ置き換えるとともに、画像入力部１０を画像出力部１１へ着替えている。
【００６０】アクセスアドレス発生部４０は、画像伸長部３１から出力される（８×８）の画素データからなるブロックデータ８１を構成する各画素データ１００をノンインターレス方式で画像フレームメモリ２０内に書込む場合における書込アドレスを発生する機能を有している。これは、画像フレームメモリ２０からブロックデータ８１に区分けして各画素データ１００を読出する場合とまったく同一手順でアドレス指定すること同じであるので、図３に示したアクセスアドレス発生部４０と同一構成，同一動作を行う。
【００６１】このような構成の画像データ伸長装置において、先ず、ゲート５０ｂ，５０ｄを開き、ゲート５０ａ，５０ｃを閉じる。そして、外部記憶装置９０には既に圧縮処理された１画面分の画像データが記憶されている。画像伸長部３１は外部記憶装置９０から図１１（ｃ）に示す圧縮画像データ８３を順次取込んで元の（８×８）の画素データからなるブロックデータ８１へ伸長する。
【００６２】そして、ブロックデータ８１を構成する各画素データ１１０を１行目の先頭位置から１行目の最終位置、２行目の先頭位置、……、最終行の最終位置の順で順次画像伸長部データバス６４，ゲート５０ｂ，フレームメモリバス６０を介して画像フレームメモリ２０へ印加する。
【００６３】アクセスアドレス発生部４０は図１に示した画像データ圧縮装置の場合と同一タイミングでアドレス（書込アドレス）を出力するので、画像伸長部３１から順次出力される１ブロックデータ８１を構成する各画素データ１００は画像フレーム２０内に、ブロックデータ８１でまとまったアドレス位置に格納される。
【００６４】このように１画面分の画像データを構成する全部のブロックデータ８１の画像フレームメモリ２０に対する書込み処理が終了すると、ゲート５０ｂ，５０ｄを開閉じ、ゲート５０ａ，５０ｃを開く。そして、画像出力部１１は画像フレームメモリ２０に書込まれた１画面分の画像データ８０をアドレスバス６６，６１でアドレス指定して、データバス６５，６０を介して１ライン分づつ読出して外部へ出力する。
【００６５】このように構成された画像データ伸長装置であれば、画像伸長部３１から順次出力される圧縮画像データ８３から元に伸長されたブロックデータ８１は、直接画素画像フレームメモリ２０の所定アドレス位置に順次書込まれる。よって、画像出力部１１から、区分されたブロックデータ８１を意識せずに通常の画像データ８１として画像フレームメモリ２０から読出することが可能となるので、画像データ伸長装置全体として画像伸長処理速度を一時メモリを用いていた従来存置に比較して大幅に向上できる。
【００６６】図９は本発明のさらに別の実施例に関わる画像データ圧縮伸長装置の概略構成を示すブロック図である。図１に示す画像データ圧縮装置と同一部分には同一符号が付してある。したがって、重複する部分の詳細説明は省略されている。
【００６７】この実施例の画像データ圧縮伸長装置においては、図１の画像データ圧縮装置における画像圧縮部３０を画像圧縮伸長部３２へ置き換えるとともに、画像入力部１０を画像入出力部１２へ着替えている。
【００６８】アクセスアドレス発生部４０は、画像入出力部１２から例えばノンインターレス方式で画像フレームメモリ２０に書込まれた１画面分の画像データ８０の各画素データ１００を複数のブロックデータ８１に区分けして、各ブロックデータ８１毎に各画素データ１００を読出して画像圧縮伸長部３２へ送出する場合における各アジレスを発生する機能を有している。
【００６９】同時に、アクセスアドレス発生部４０は、画像圧縮伸長部３２から出力される（８×８）の画素データ１００からなるブロックデータ８１を構成する各画素データ１００をノンインターリス方式で画像フレームメモリ２０内に書込む場合における各アドレスを発生する機能を有している。
【００７０】画像圧縮伸長部３２は、画像フレームメモリ２０から読取った（８×８）の画素データ１００からなるブロックデータ８１を圧縮処理して、圧縮画像データ８３として外部記憶装置９０へ書込む機能を有する。さらに、画像圧縮伸長部３２は、外部記憶装置９０から順次入力された各圧縮画像データ８３を元の（８×８）の画素データ１００からなるブロックデータ８１へ伸長して、ブロックデータ８１を構成する各画素データを画像フレームメモリ２０へ送出する機能を有する。
【００７１】画像入出力部１２は、外部から入力された１画面分の画像データを画像フレームメモリ２０へ書込むとともに、必要に応じて、画像フレームメモリ２０に復元された１画面分の画像データ８０を読出して外部へ出力する機能を有している。
【００７２】このような画像データ圧縮伸長装置において、圧縮動作モード設定時においては、外部から画像入出力部１２へ１画面分の画像データ８０が入力されるると、この画像データは画像フレームメモリ２０へ例えばノンインターレス方式で書込まれる。この画像フレームメモリ２０に書込まれた１画面分の画像データ８０は、アドレス発生部４０から出力される読出アドレスの指示に従って、各ブロックデータ８１毎に画像圧縮伸長部３２へ読出される。
【００７３】画像圧縮伸長部３２は順次読出されてくる各ブロックデータ８０を圧縮して、圧縮画像データ８３として順次外部記憶装置９０へ書込む。また、この画像データ圧縮伸長装置が伸長動作モードに設定された場合おいては、画像圧縮伸長部３２は、外部記憶装置９０から順次入力された各圧縮画像データ８３を元の（８×８）の画素データ１００からなるブロックデータ８１へ伸長して、ブロックデータ８１を構成する各画素データを画像フレームメモリ２０へ送出する。
【００７４】画像フレームメモリ２０に入力された各画素データ１００は、アドレス発生部４０から出力される書込アドレスの指示に従って、画像フレームメモリ２０内に各ブロックデータ８１毎にまとまったアドレス位置に書込まれる。
【００７５】このように１画面分の画像データ８０を構成する全部のブロックデータ８１の画像フレームメモリ２０に対する書込み処理が終了すると、画像入力出力部１２は画像フレームメモリ２０に書込まれた１画面分の画像データ８０を１ライン分づつ読出して外部へ出力する。
【００７６】このように、この実施例の画像データ圧縮伸長装置においては、１台の装置でもって画像データの圧縮及び伸長処理が可能であるので、画像データの送受信端末装置や画像データ記憶装置に組込むことによって、これらの装置をより小型に構成できる。さらに、これらの装置の画像データの送受信処理速度及び画像データの書込み読出処理速度を大幅に向上できる。
【００７７】なお、本発明は上述した各実施例に限定されるものではない。例えば画像データの圧縮伸長の方法はＤＣＴでなく、ウェーブレット分解、サブバンド分解であってもよい。
【００７８】
【発明の効果】以上説明したように本発明の画像データ圧縮装置、画像データ伸長装置及び画像データ圧縮伸長装置によれば、１画面分の画像データを記憶する画像フレームメモリ上における各ブロックデータのアクセスアドレスを簡単に指定できる機能を付加することによって、画像圧縮部，画像伸長部又は画像圧縮伸長部から画像フレームメモリのブロックデータを直接アクセスでき、装置全体としての圧縮処理速度及び伸長処理速度を大幅に上昇できる。
【図面の簡単な説明】
【図１】本発明の一実施例の画像データ圧縮装置の概略構成を示すブロック図
【図２】同実施例装置の画像フレームメモリに記憶された１画面分の画像データを示す図
【図３】同実施例装置のアクセスアドレス発生部の構成を示す図
【図４】（８×８）構成のブロックデータを示す概略図
【図５】同ブロックデータの各画素データの読出し順序を示す図
【図６】インターレス方式で画像データが書込まれた画像フレームメモリの構成を示す図
【図７】インターレス方式で書込まれたブロックデータの読出し順序を示す図
【図８】本発明の画像データ伸長装置の概略構成を示すブロック図
【図９】本発明の画像データ圧縮伸長装置の概略構成を示すブロック図
【図１０】従来の画像データ圧縮装置の概略構成を示すブロック図
【図１１】同従来装置における画像フレームメモリからブロックデータを読出す手順を示す図
【符号の説明】
１０…画像入力部，１１…画像出力部、１２…画像入出力部、２０…画像フレームメモリ、３０…画像圧縮部、３１…画像伸長部、３２…画像圧縮伸長部、４０…アクセスアドレス発生部、４１…アドレスラッチ部、４２…アドレス量記憶部、４３…アドレス加算部、４４…制御部、８０…画像データ、８１…ブロックデータ、８３…圧縮画像データ、９０…外部記憶装置

【特許請求の範囲】
【請求項１】入力された少なくとも１画面分の画像データを一旦画像フレームメモリへ格納し、この画像フレームメモリに記憶された１画面分の画像データを構成する各画素データを複数画素データからなるブロックデータに区分けして、前記１画面の先頭位置のブロックデータから最終位置のブロックデータまで順番に読出し、読出した各ブロックデータに対して、画像圧縮部で画像圧縮を行なう画像データ圧縮装置であって、前記画像フレームメモリ内の一つのブロックデータの読出終了アドレスから次のブロックデータの読出開始アドレスまでのアドレス量及び同一ブロックデータ内の隣接画像データの読出アドレス相互間のアドレス量を記憶するアドレス量記憶部と、前記画像フレームメモリの一つの画素データに対する読出終了毎に該当画素データの読出アドレスをラッチするアドレスラッチ部と、このアドレスラッチ部にラッチされた読出アドレスに前記アドレス量記憶部に記憶されたアドレス量を加算して、次の画素データの読出アドレスとするアドレス加算部とを備えたえた画像データ圧縮伸長装置。
【請求項２】入力された少なくとも１画面分の圧縮画像データの各圧縮画像データを画像伸長部で順番に複数画素データからなるブロックデータへ伸長し、この伸長した各ブロックデータを画像フレームメモリにおける１画面の先頭位置から最終位置まで順番に格納していく画像データ伸長装置であって、前記画像フレームメモリ内の一つのブロックデータの書込終了アドレスから次のブロックデータの書込開始アドレスまでのアドレス量及び同一ブロックデータ内の隣接画像データの書込アドレス相互間のアドレス量を記憶するアドレス量記憶部と、前記画像フレームメモリの一つの画素データに対する書込終了毎に該当画素データの書込アドレスをラッチするアドレスラッチ部と、このアドレスラッチ部にラッチされた書込アドレスに前記アドレス量記憶部に記憶されたアドレス量を加算して、次の画素データの書込アドレスとするアドレス加算部とを備えたえた画像データ圧縮伸長装置。
【請求項３】一方から入力された複数画素データからなるブロックデータを画像圧縮して圧縮画像データとして他方へ出力するとともに、他方から入力された圧縮画像データを伸長して複数画素データからなるブロックデータとして一方へ出力する画像圧縮伸長部を有し、外部から入力した少なくとも１画面分の画像データを前記画像フレームメモリに一旦格納し、この画像フレームメモリに記憶された１画面分の画像データを構成する各画素データを複数画素データからなるブロックデータに区分けして、前記１画面の先頭位置のブロックデータから最終位置のブロックデータまで順番に読出して前記画像圧縮伸長部の一方へ入力し、かつ、外部から入力された少なくとも１画面分の圧縮画像データを前記画像圧縮伸長部の他方へ入力し、この画像圧縮伸長部から出力された各ブロックデータを前記画像フレームメモリにおける１画面の先頭位置から最終位置まで順番に格納していく画像データ圧縮伸長装置であって、前記画像フレームメモリ内の一つのブロックデータのアクセス終了アドレスから次のブロックデータのアクセス開始アドレスまでのアドレス量及び同一ブロックデータ内の隣接画像データのアクセスアドレス相互間のアドレス量を記憶するアドレス量記憶部と、前記画像フレームメモリの一つの画素データに対するアクセス終了毎に該当画素データのアクセスアドレスをラッチするアドレスラッチ部と、このアドレスラッチ部にラッチされたアクセスアドレスに前記アドレス量記憶部に記憶されたアドレス量を加算して、次の画素データのアクセスアドレスとするアドレス加算部とを備えたえた画像データ圧縮伸長装置。

【図５】