説明

画像表示装置

【課題】
フレームごとに白と黒が反転する画像を、フレーム反転駆動方式の液晶パネルで表示する場合の焼き付きを低減する。
【解決手段】
撮像素子(102)の撮像で得られる映像信号は、タイミング生成部(123)からの書込みアドレスに従いフィールドメモリ(124)に格納される。インターレース撮影モードでは、タイミング生成部(123)は、148.35Hzのクロックに基づいて、フィールド周波数59.94Hzの書込みアドレスを生成する。タイミング生成部(125)は、148.5MHzのクロックに基づいて、フィールド周波数60Hzの読み出しアドレスを生成する。液晶パネル(130)の駆動電圧は、約16.7秒の周期で直流レベルの極性が反転する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画像表示装置に関する。
【背景技術】
【0002】
各フィールド1980×540画素の高精細画像を16:9の画角を持つVGAパネルで表示する場合、従来、次のようにしている。すなわち、各フィールドを640×480のVGA画像に縮小し、NTSC圏なら59.94Hzのインターレース映像信号に、PAL圏なら50Hzのノンインターレース映像信号に変換する。
【0003】
液晶表示装置では、液晶パネルにフレーム毎に駆動電圧の極性を反転する反転駆動方式が採用される(特許文献1参照)。これは、液晶に長時間にわたって直流電圧を印加すると、液晶内部で分極が生じ、焼き付きなどの表示不良や液晶の劣化をひきおこすからであり、極性反転によりこの表示不良等を防止する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第2577796号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
高精細画像をVGAサイズの液晶表示装置で表示する場合、次のような問題が生じうる。図4(a)に示すように、フィールドごとに白と黒が交互に現れるような高精細画像を考える。この走査線数540本の高精細フィールド信号を、走査線480本のノンインターレースVGA映像信号に変換すると、図4(b)に示すように、フレームごとに白と黒が反転する画像に変換される。先に説明したように、フレーム周波数は、NTSC圏では59.94Hzになり、PAL圏では50Hzになる。
【0006】
この場合、画像部分はフレーム毎に映像信号が極性反転されるものの、各フレームが白と黒で反転することから、図5(b)に示すように、液晶駆動電圧には常にDCバイアスが乗ることになる。図5(a)は、DCバイアスが発生しない場合の、フレーム反転の駆動信号例を示し、図5(b)は、DCバイアスが発生した、フレーム反転の駆動信号例を示す。このような静止画像が長時間表示されると、液晶表示装置の特定部位に常にDC電圧が印加されることになり、液晶の特性が変化してしまい、残像現象などを引き起こしてしまう。
【0007】
本発明は、このような不都合を解消する画像表示装置を提示することを目的とする。
【課題を解決するための手段】
【0008】
本発明に係る画像表示装置は、画像入力手段と、前記画像入力手段により入力される画像信号を異なる周波数の画像信号に変換する変換手段と、フレーム毎に逆の極性の電圧で駆動することにより画像を表示する表示手段であって、前記変換手段により変換された画像信号を画像表示する表示手段とを具備することを特徴とする。
【発明の効果】
【0009】
本発明によれば、所定期間毎に液晶パネルの駆動電圧の直流レベルの極性が反転し、これにより、液晶パネルの焼き付きを抑制できる。
【図面の簡単な説明】
【0010】
【図1】本発明の一実施例の概略構成ブロック図である。
【図2】フィールドメモリの書込みアドレスと読み出しアドレスの関係を示す模式図である。
【図3】ノンインターレース高精細映像信号からノンインターレースVGA映像信号への変換の説明図である。
【図4】インターレース高精細映像信号からノンインターレースVGA映像信号への変換の説明図である。
【図5】フレーム反転駆動方式の液晶パネルの駆動信号例である。
【発明を実施するための形態】
【0011】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【実施例1】
【0012】
図1は、本発明に係る画像表示装置の一実施例を、液晶パネルを有する撮像装置に適用した構成の概略構成ブロック図を示す。図1に示す撮像装置は、撮影画像や再生画像を液晶パネルに表示する。
【0013】
101はレンズ、102は撮像素子、103はCDS・AD、104は色分離部、105はホワイトバランス設定部、106はAGC部、107はニー・ガンマ補正部である。108はタイミング生成部、109はOSD重畳部、110・111はスイッチ、112はDA変換器、113はアナログ出力端子、114はHDMI処理部、115はHDMI端子である。118は圧縮伸長部、119は記録用フラッシュメモリ、120は水晶発振器、121,122はPLL、123はタイミング生成部である。124はフィールドメモリ、125はタイミング生成部、126は縮小部、127はシャープ・ゼブラ処理部、128はマトリクス、129はガンマ・ブライト・コントラスト処理部、130は液晶パネルである。131はシステム制御部、132,133は記録時と再生時で切り替えられるスイッチである。150はカメラ系ブロックである。117は、27MHzクロックを供給されるブロックである。
【0014】
システム制御部131は、CPUとメモリ、またはマイクロプロセッサからなる。システム制御部131は、不図示の不揮発性メモリに記録されている撮像装置制御用のプログラムを読み出して、メモリに展開し、そのプログラムに従って各ブロックを制御する。
【0015】
本実施例の撮像時の処理を説明する。被写体の光学像はレンズ101により撮像素子102上に結像する。撮像素子102は結像した光学像を電気信号に変換し、変換結果をCDS・AD103に供給する。CDS・AD103は、撮像素子102からの画像信号を、低域ノイズを除去しつつ多値デジタル信号に変換し、色分離部104に供給する。この時、タイミング生成部108が、撮像素子102とCDS・AD103を協働させるためのタイミング信号を生成し供給する。タイミング生成部108は、システム制御部131からの指示に従い、インターレース撮影モードとノンインターレース(プログレッシブ)撮影モードとで異なるタイミング信号を生成する。例えば、インターレース撮影モードでは、1920×1080i(59.94Hz)の画像を得るためのタイミング信号が生成される。ノンインターレース撮影モードでは、1920×1080p(50Hz)又は1280×720p(50Hz)の画像を得るためのタイミング信号が生成される。
【0016】
色分離部104は、撮像素子102の各画素上に貼られている色フィルタの配置に基づき、CDS・AD103からの画像信号をRGBの3原色に分離し、ホワイトバランス設定部105に供給する。ホワイトバランス設定部105は、色分離部104からのRGB信号から白及びグレーに近い部分を検出し、これらの部分が無彩色になるように色バランスを調整する。
【0017】
AGC部106は、画像の輝度が所望の値になるように、ホワイトバランス設定部105からの画像信号のゲインを調整して、結果をニー・ガンマ補正部107に供給する。AGC部106に代えて、又はこれと併用して、レンズの絞りモータを駆動することで光量を調整することもある。
【0018】
ニー・ガンマ補正部107は、AGC部106からの画像信号に、高輝度部分の画像信号を圧縮するニー補正とモニタの特性に合わせた補正を行うガンマ補正を施し、結果をスイッチ110,111に供給する。
【0019】
撮像素子102からニー・ガンマ補正部107までの部分は、画像信号を入力する画像入力手段として機能する。
【0020】
スイッチ110,111は、記録時と再生時でシステム制御部131により切換えられる。記録時には、スイッチ110,111はR側に接続する。このとき、撮影された画像が圧縮伸長部118によりMPEG2やAVCHD(H.264)などの動画像圧縮方式で圧縮され、記録用フラッシュメモリ119に保存される。
【0021】
再生時には、スイッチ110,111はP側に接続する。このとき、記録用フラッシュメモリ119に保存された動画像(圧縮データ)は圧縮伸長部118で伸長され、OSD重畳部109に供給される。OSD重畳部109は、圧縮伸長部118からの再生動画像信号にシステム制御部131からの種々の情報を重畳する。重畳される情報は、例えば、タイムコード、電池残量、記録残量、記録中マークや中央マーク、水平マーク、外枠などである。OSD重畳部109の出力画像信号は、DA変換器112、HDMI処理部114及びフィールドメモリ124に供給される。DA変換器112は、OSD重畳部109からの画像信号をアナログ信号に変換し、アナログ出力端子113に出力する。HDMI処理部114は、OSD重畳部109からの画像信号をHDMI規格に準拠した信号形式に変換し、HDMI端子115に出力する。
【0022】
水晶発振器120は、全体のマスタークロックを生成する発振器であり、ここではマスタークロックの周波数は27.000MHzであるとする。水晶発振器120の出力は、PLL121、PLL122及び27MHz系ブロック117に供給される。PLL121は、水晶発振器120の生成した27.000MHzクロックの周波数を500/91倍して148.35MHzクロックを生成する。生成された148.35MHzクロックは、スイッチ132の端子Nと、スイッチ133の端子Yに印加される。システム制御部131は、フィールド周波数が59.94HzであるNTSC圏ではスイッチ133をN側に切り換える。スイッチ133の出力は、タイミング生成部123及びフィールドメモリ124に供給され、カメラ系ブロック150のクロックとして用いられる。タイミング生成部123は、OSD重畳部109から出力される画像信号をフィールド毎にラスタ順にフィールドメモリ124に書き込むためのアドレスを生成する。
【0023】
図2は画面上の走査線例を示す。実線が画像をラスタに従いフィールドメモリ124に順に書き込んでいる様子を示す。A点は、ある時刻での書き込みアドレスを示す。
【0024】
PLL122は、水晶発振器120の生成した27.000MHzのクロックの周波数を11/2倍して148.5MHzクロックを生成する。生成された148.5MHzクロックは、スイッチ133の端子Pとスイッチ132の端子Xに印加される。システム制御部131は、スイッチ132を、インターレース撮影モードではX側に切り換え、ノンインターレース撮影モードではY側に切り換える。スイッチ132の出力信号は、フィールドメモリ124、タイミング生成部125及び縮小部126にそれぞれクロックとして印加される。
【0025】
タイミング生成部125は、スイッチ132からのクロックを用いて、ラスタ順にフィールドメモリ124に与える読み出しアドレスを生成する。図2では、破線が、フィールドメモリ124から順に読み出すアドレスを示す。B点は、ある時刻での読み出しアドレスを示す。
【0026】
図2において、書き込みアドレスAは148.35MHzクロックに基づいて算出される。読み出しアドレスBは、インターレース撮影モードでは148.5MHzのクロックに従い算出され、ノンインターレース撮影モードでは、書き込みと同じ148.35MHzクロックに従い算出される。ここで、148.35MHzクロック及び148.5MHzクロックは、画像の横の画素数、縦のライン数及びフレーム周波数の乗算結果になっている。すなわち、
148.35(MHz)=2200×1125×59.94
148.50(MHz)=2200×1125×60.00
である。
【0027】
特に、インターレース撮影モードの時には、書き込みアドレスAは、148.35Hzのクロックに基づいて算出される(フィールド周波数59.94Hz)。これに対し、読み出しアドレスBは、148.5MHzのクロックに基づいて算出される(フィールド周波数60.00Hz)。従って、書き込みアドレスAより読み出しアドレスBの動きの方が速い。そして、時間経過に従い、アドレスBがアドレスAに徐々に近づき、重なり、追い越すことが、約16.7秒ごとに繰り返される。これは、アドレスAとアドレスBの重なる時間の周期である。この周期は、59.94Hzの画像の1000フィールド毎に相当し、60Hzの画像の1001フィールド毎に相当する。この点で、フィールドメモリ124及びその周辺回路は、映像信号の周波数を変換する変換手段として機能する。
【0028】
書き込み速度(59.94Hz)が読み出し速度(60.00Hz)より遅いので、追いついた場合には、再度、同一のフレームが表示される。そうすると、16.7秒に一回、VGAにおける1フレームが繰り返して表示されることになる。このような構成により、元画像の前後のフィールドと液晶パネル130の駆動との関係が入れ替わり、液晶パネル130の駆動信号の直流成分が16.7秒毎に反転する。この結果、液晶パネル130が1フレーム毎に液晶素子に印加する電圧の極性を反転させる方式で駆動している場合であっても、液晶パネル130の焼き付きの発生が抑えられる。
【0029】
ノンインターレース撮影モードのときには焼き付きの問題は発生しない。そこで、スイッチ132をY側に切り換えて、フィールドメモリ124の読み出しクロックを書き込みクロックと同一クロックとする。
【0030】
フィールドメモリ124から読み出された画像信号は、縮小部126に供給される。縮小部126には、例えばインターレース撮影モードでは1920×540画素のフィールド信号、ノンインターレース撮影モードでは1920×1080画素のフレーム信号である。インターレース撮影モードでは、縮小部126は、フィールドメモリ124からの画像信号を水平に1/3、垂直に8/9に縮小する。他方、ノンインターレース撮影モードでは、縮小部126は、フィールドメモリ124からの画像信号を水平に1/3、垂直に4/9に縮小する。このような縮小処理により、縮小部126は、VGAサイズの画像信号、具体的にはVGAサイズのノンインターレース映像信号を生成し、生成した画像信号をシャープ・ゼブラ処理部127に出力する。
【0031】
ノンインターレース撮影モードで、垂直に4/9に縮小する様子を図3に示す。図3(a)は元の高精細画像信号(ノンインターレース映像信号)を示し、図3(b)は、縮小後のVGAサイズのノンインターレース映像信号を示す。シャープ・ゼブラ処理部127は、画像にシャープネス、又はハイライト部分を斜め表示するゼブラ表示を加算し、結果をマトリクス128に出力する。マトリクス128は、シャープ・ゼブラ処理部127からの画像信号を4:2:2のYC信号形式から4:4:4のRGB信号形式にマトリクス変換し、変換結果をガンマ・ブライト・コントラスト処理部129に供給する。ガンマ・ブライト・コントラスト処理部129は、マトリクス128からのRGB画像信号に液晶パネル130に合わせたガンマ処理・ブライト処理・コントラスト処理を施し、処理結果を液晶パネル130に出力する。
【0032】
液晶パネル130では、内蔵する駆動回路が、入力画像信号からフレーム毎に電圧極性が反転する駆動信号を生成し、液晶素子を駆動する。すなわち、液晶パネル130には、交互に逆の極性の駆動電圧が印加される。
【0033】
本実施例では、液晶パネル130がフレーム反転駆動方式で駆動されるものであっても、59.94Hzの画像信号を異なる周波数の60Hzで液晶パネル130を駆動することにより、駆動電圧の直流成分が16.7秒毎に反転する。この結果、液晶パネル130の焼き付きを抑制できる。
【0034】
本実施例では、PLL122の出力周波数を1とした場合に、PLL121は1/1.001の周波数を生成している。日本及びアメリカを含むNTSC圏では、放送される高精細映像信号のフィールド周波数は59.94Hzである。なので、カメラ系ブロック150とフィールドメモリ124への書き込みクロックにPLL121が生成するクロックを用い、液晶パネルの焼き付きを防止する必要がある場合にフィールドメモリ124の読み出しクロックにPLL122の生成するクロックを用いる。
【0035】
他方、PAL圏では、フィールド周波数が50.00Hzであるので、スイッチ133をP側に切り換える。そして、カメラ系ブロック150とフィールドメモリ124への書き込みクロックとしてはPLL122が生成するクロックを用い、インターレース撮影時にはスイッチ132をY側に切り換える。PAL圏の場合、フィールドメモリ124への書き込み周波数が読み出し周波数より高くなるので、16.7秒に一回、VGAにおける1フレームが飛ばされ、一瞬画像が進んだようになる。しかし、その際に、元画像の前後のフィールドと液晶パネル130の駆動信号との関係が入れ替わり、液晶パネル130の駆動信号の直流成分が反転することで、焼き付きの発生が抑えられる。ノンインターレース撮影モードの場合には焼き付きの問題は発生しないので、スイッチ132をX側に切り換え、フィールドメモリ124の読み出しクロックを書き込みクロックと同一クロックとする。
【0036】
上記実施例では、インターレース撮影の際にフィールドメモリ124の書き込み周波数と読み出し周波数とを1000:1001の周波数比で変化させることにより、液晶パネル130の焼き付きを抑制した。しかし、OSD重畳部109が外枠などの細くて白い画像を重畳する場合に、フィールドメモリ124の書き込み周波数と読み出し周波数を1000:1001の周波数比で変化させてもよい。これは、自然画中には走査線ごとに分かれたはっきりした横縞はあまり存在しないが、OSD重畳部109は、走査線に完全に並行で白黒がはっきりしてしまうようなグラフィック画像を重畳し、焼き付きが起こりやすいからである。

【特許請求の範囲】
【請求項1】
画像入力手段と、
前記画像入力手段により入力される画像信号を異なる周波数の画像信号に変換する変換手段と、
フレーム毎に逆の極性の電圧で駆動することにより画像を表示する表示手段であって、前記変換手段により変換された画像信号を画像表示する表示手段
とを具備することを特徴とする画像表示装置。
【請求項2】
前記画像入力手段により入力される画像信号がインターレース映像信号であり、前記変換手段は、前記インターレース映像信号を、周波数の異なるノンインターレース映像信号に変換する
ことを特徴とする請求項1に記載の画像表示装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2013−3556(P2013−3556A)
【公開日】平成25年1月7日(2013.1.7)
【国際特許分類】
【出願番号】特願2011−138051(P2011−138051)
【出願日】平成23年6月22日(2011.6.22)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】