画像転送装置および画像形成装置
【課題】 受信側での画像制御信号のエラー検出を可能とする。
【解決手段】 この画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線３と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路１２と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路２２とを備える。
【解決手段】 この画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線３と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路１２と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路２２とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像転送装置および画像形成装置に関するものである。
【背景技術】
【０００２】
画像信号を転送する際にノイズなどによりエラーが発生すると、受信側で画像の再生が困難となる場合がある。このため、受信側で画像信号のエラー検出およびエラー訂正を行う技術が各種提案されている（例えば特許文献１参照）。
【０００３】
また、近年、電子機器内で画像信号を高速で転送するための集積回路が開発されている。例えば、そのような集積回路で画像信号を転送する規格として、フラットパネルディスプレイリンク方式がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−１０３０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像信号を転送する場合、画像信号とともに、画像信号の再生時に使用する画像制御信号（同期信号など）を転送することが多い。上述のエラー検出およびエラー訂正では、画像制御信号のエラー検出およびエラー訂正は考慮されておらず、画像制御信号にエラーが発生すると、画像の再生が困難となってしまう。
【０００６】
本発明は、上記の問題に鑑みてなされたものであり、受信側での画像制御信号のエラー検出を可能とする画像転送装置および画像形成装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明では以下のようにした。
【０００８】
本発明に係る画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路とを備える。
【０００９】
これにより、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００１０】
また、本発明に係る画像転送装置は、上記の画像転送装置に加え、次のようにしてもよい。この場合、送信回路は、所定の信号数の信号を多重化する多重化回路を備え、受信回路は、多重化されている信号を所定の信号数の信号に分離する分離回路を備える。そして、多重化回路は、画像信号および画像制御信号の信号数が信号線の伝送チャンネル数より少ない場合に、残りの伝送チャンネルを使用して、エラーチェック信号を多重化する。
【００１１】
これにより、エラー検出のために別の信号線を設けることなく、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００１２】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、多重化回路は、フラットパネルディスプレイリンク方式で画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力し、分離回路は、フラットパネルディスプレイリンク方式で多重化された画像信号、画像制御信号およびエラーチェック信号を分離する。
【００１３】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、多重化回路は、２８ビットの信号を多重化し、画像信号は、２４ビットの信号であり、画像制御信号は、３ビットの信号であり、エラーチェック信号は、１ビットの信号である。
【００１４】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、受信回路は、送信回路と同一の演算で、画像制御信号からエラーチェック信号を生成し、送信回路から受信されたエラーチェック信号と当該受信回路で生成したエラーチェック信号とを比較してエラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。
【００１５】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、受信回路は、エラーチェック信号に基づいて画像制御信号にエラーが発生していると判定した場合、エラーが発生している画像制御信号の代わりに、１つ前に受信した画像制御信号を出力する。
【００１６】
本発明に係る画像形成装置は、上述の画像転送装置のいずれかを備える。
【００１７】
これにより、画像形成装置内で画像データを転送する際に、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００１８】
本発明に係る画像形成装置は、上記の画像形成装置に加え、次のようにしてもよい。この場合、送信回路は、スキャナを使用してスキャン画像データを生成する回路群を有する第１回路基板に備えられ、受信回路は、スキャン画像データに対する画像処理を実行する回路群を有する第２回路基板に備えられ、送信回路は、スキャン画像データを画像信号および画像制御信号として、第１回路基板から第２回路基板へ転送する。
【発明の効果】
【００１９】
本発明によれば、画像信号などの受信側で画像制御信号のエラー検出を行う画像転送装置および画像形成装置を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施の形態に係る画像転送装置の構成を示すブロック図である。
【図２】図２は、図１における送信回路の構成を示す回路図である。
【図３】図３は、図１における受信回路の構成を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、図に基づいて本発明の実施の形態を説明する。
【００２２】
図１は、本発明の実施の形態に係る画像転送装置の構成を示すブロック図である。
【００２３】
図１に示す画像転送装置は、回路基板１と、回路基板２と、回路基板１，２を接続する信号線３とを有する。回路基板１には、所定の処理を行う回路群１１と、送信回路１２とが設けられており、回路基板２には、所定の処理を行う回路群２１と、受信回路２２とが設けられている。回路基板１の回路群１１から回路基板２の回路群２１へ画像データを転送する場合、送信回路１２が、所定の方式で信号線３を介して画像データを受信回路２２に転送する。このとき、信号線３は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する。
【００２４】
この画像転送装置は、例えばスキャナ、複合機などの画像形成装置に内蔵され、回路群１１は、スキャナを使用してスキャン画像データを生成し、回路群２１は、そのスキャン画像データに対する画像処理を実行する。そして、送信回路１２は、スキャン画像データを画像信号および画像制御信号として、回路基板１から回路基板２へ転送する。
【００２５】
送信回路１２は、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する。
【００２６】
図２は、図１における送信回路１２の構成を示す回路図である。図２に示すように、送信回路１２は、多重化回路３１と、ＸＯＲ回路３２とを有する。多重化回路３１としては、例えば、ナショナルセミコンダクタ社の「ＤＳ０９ＣＦ３８３Ｂ ＋３．３Ｖ Ｐｒｏｇｒａｍｍａｂｌｅ ＬＶＤＳ Ｔｒａｎｓｍｉｔｔｅｒ ２４−ｂｉｔ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ （ＦＰＤ） Ｌｉｎｋ−６５ ＭＨｚ」を使用することができる。
【００２７】
多重化回路３１は、所定の信号数の信号を多重化する。この実施の形態では、２８ビットのパラレル信号を、フラットパネルディスプレイリンク（ＦＰＤ−ＬＩＮＫ）方式で多重化し、４ビットのシリアル信号として、４本の信号線３に出力することができる。つまり、この実施の形態では、送信回路１２は、２８の伝送チャンネルを設けて、４本の信号線３で、２８ビットの信号を転送することができる。
【００２８】
ＸＯＲ回路３２は、画像制御信号のパリティを演算し、１ビットのエラーチェック信号として出力する。この実施の形態では、１ビットの水平同期信号ＨＳＹＮＣ、１ビットの垂直同期信号ＶＳＹＮＣ、および１ビットのデータイネーブル信号ＤＡＴＡ＿ＥＮＡＢＬＥが画像制御信号であり、ＸＯＲ回路３２は、これらの３つの信号の排他的論理和をパリティとして演算する。したがって、多重化回路３１は、ＲＧＢ各８ビットの画像信号と、３ビットの画像制御信号と、１ビットのエラーチェック信号を多重化して、４ビットのシリアル信号を出力する。
【００２９】
多重化回路３１は、画像信号および画像制御信号の信号数（ここでは、２７）が信号線の伝送チャンネル数（ここでは２８）より少ないので、残りの伝送チャンネルを使用してエラーチェック信号を多重化する。
【００３０】
また、受信回路２２は、信号線３からシリアル信号を受信し、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。
【００３１】
図３は、図１における受信回路２２の構成を示す回路図である。図３に示すように、受信回路２２は、分離回路５１、ＸＯＲ回路５２、比較回路５３、セレクタ５４および保持回路５５を有する。分離回路５１としては、例えば、ナショナルセミコンダクタ社の「ＤＳ０９ＣＦ３８６ ＋３．３Ｖ ＬＶＤＳ Ｒｅｃｅｉｖｅｒ ２４−ｂｉｔ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ （ＦＰＤ） Ｌｉｎｋ−８５ ＭＨｚ」を使用することができる。
【００３２】
分離回路５１は、多重化されている信号を所定の信号数の信号に分離する。この実施の形態では、４ビットのシリアル信号を２８ビットのパラレル信号に、フラットパネルディスプレイリンク（ＦＰＤ−ＬＩＮＫ）方式で分離する。この実施の形態では、多重化されている２４ビットの画像信号、３ビットの画像制御信号および１ビットのエラーチェック信号が分離され、２８ビットのパラレル信号として出力される。
【００３３】
ＸＯＲ回路５２は、分離された画像制御信号のパリティを演算し、１ビットのエラーチェック信号として出力する。この実施の形態では、１ビットの水平同期信号ＨＳＹＮＣ、１ビットの垂直同期信号ＶＳＹＮＣ、および１ビットのデータイネーブル信号ＤＡＴＡ＿ＥＮＡＢＬＥが画像制御信号であり、ＸＯＲ回路５２は、これらの３つの信号の排他的論理和をパリティとして演算する。
【００３４】
比較回路５３は、送信回路１２から受信されたエラーチェック信号ＥＲＲＯＲ＿ＣＨＥＣＫと受信回路２２で生成したエラーチェック信号とを比較してエラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。比較回路５３は、比較結果に応じた１ビットの値をセレクタ５４へ出力する。
【００３５】
セレクタ５４は、比較回路５３の出力値に応じて、２つのエラーチェック信号の値が同一である場合（つまり、画像制御信号にエラーが発生していない場合）には、分離回路３からの３ビットの画像制御信号を出力し、２つのエラーチェック信号の値が同一ではない場合（つまり、画像制御信号にエラーが発生している場合）には、保持回路５５に保持されている１クロック前の３ビットの画像制御信号を出力する。
【００３６】
保持回路５５は、所定のクロックで動作し、セレクタ５４の出力値（３ビット）を保持し、クロックの周期ごとに、保持している値をセレクタ５４の出力値で更新する。保持回路５５は、例えばＤフリップフロップなどで構成される。
【００３７】
次に、上記装置の動作について説明する。
【００３８】
回路基板１の回路群１１から回路基板２の回路群２１へ画像データを転送する場合、回路群１１は、送信回路１２へ画像信号（この実施の形態では２４ビット）および画像制御信号（この実施の形態では３ビット）を供給する。
【００３９】
送信回路１２では、ＸＯＲ回路３２は、画像制御信号からエラーチェック信号を生成し、多重化回路３１は、画像信号、画像制御信号およびエラーチェック信号を、所定のクロックに同期して多重化する。
【００４０】
このようにして、画像データが、画像信号、画像制御信号およびエラーチェック信号として、送信回路１２から信号線３へ出力される。
【００４１】
受信回路２２では、分離回路５１が、信号線３から４つのシリアル信号を受信し、画像信号、画像制御信号およびエラーチェック信号へ分離する。画像信号は、回路群２１に出力される。画像制御信号は、ＸＯＲ回路５２およびセレクタ５４に出力される。
【００４２】
そして、ＸＯＲ回路５２は、分離された画像制御信号からエラーチェック信号を生成する。比較回路５３は、分離されたエラーチェック信号の値と、ＸＯＲ回路５２により生成されたエラーチェック信号の値が同一であるか否かを判定し、その判定結果（つまり、比較結果）をセレクタ５４へ供給する。この実施の形態では、比較回路５３の出力値は、２つのエラーチェック信号の値が同一である場合には１とされ、２つのエラーチェック信号の値が異なる場合には０とされる。
【００４３】
セレクタ５４は、比較回路５３の出力値が１である場合（つまり、エラーが発生していない場合）には、分離された画像制御信号をそのまま回路群２１に出力する。一方、セレクタ５４は、比較回路５３の出力値が０である場合（つまり、エラーが発生している場合）には、保持回路５５に保持されている１クロック前の画像制御信号を回路群２１に出力する。なお、画像制御信号は、時間的変化が少ないため、１クロック前の値を使用しても、問題が発生しにくい。
【００４４】
以上のように、上記実施の形態に係る画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線３と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路１２と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路２２とを備える。
【００４５】
これにより、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００４６】
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００４７】
例えば、上記実施の形態では、エラーチェック信号の値として画像制御信号のパリティを使用しているが、他のコードを使用するようにしてもよい。
【産業上の利用可能性】
【００４８】
本発明は、例えば、プリンタ、スキャナ、複合機などの画像形成装置内部での画像信号およびその付随信号の転送に適用可能である。
【符号の説明】
【００４９】
１ 回路基板（第１回路基板の一例）
２ 回路基板（第２回路基板の一例）
３ 信号線
１２ 送信回路
２２ 受信回路
３１ 多重化回路
５１ 分離回路
【技術分野】
【０００１】
本発明は、画像転送装置および画像形成装置に関するものである。
【背景技術】
【０００２】
画像信号を転送する際にノイズなどによりエラーが発生すると、受信側で画像の再生が困難となる場合がある。このため、受信側で画像信号のエラー検出およびエラー訂正を行う技術が各種提案されている（例えば特許文献１参照）。
【０００３】
また、近年、電子機器内で画像信号を高速で転送するための集積回路が開発されている。例えば、そのような集積回路で画像信号を転送する規格として、フラットパネルディスプレイリンク方式がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−１０３０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像信号を転送する場合、画像信号とともに、画像信号の再生時に使用する画像制御信号（同期信号など）を転送することが多い。上述のエラー検出およびエラー訂正では、画像制御信号のエラー検出およびエラー訂正は考慮されておらず、画像制御信号にエラーが発生すると、画像の再生が困難となってしまう。
【０００６】
本発明は、上記の問題に鑑みてなされたものであり、受信側での画像制御信号のエラー検出を可能とする画像転送装置および画像形成装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明では以下のようにした。
【０００８】
本発明に係る画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路とを備える。
【０００９】
これにより、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００１０】
また、本発明に係る画像転送装置は、上記の画像転送装置に加え、次のようにしてもよい。この場合、送信回路は、所定の信号数の信号を多重化する多重化回路を備え、受信回路は、多重化されている信号を所定の信号数の信号に分離する分離回路を備える。そして、多重化回路は、画像信号および画像制御信号の信号数が信号線の伝送チャンネル数より少ない場合に、残りの伝送チャンネルを使用して、エラーチェック信号を多重化する。
【００１１】
これにより、エラー検出のために別の信号線を設けることなく、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００１２】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、多重化回路は、フラットパネルディスプレイリンク方式で画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力し、分離回路は、フラットパネルディスプレイリンク方式で多重化された画像信号、画像制御信号およびエラーチェック信号を分離する。
【００１３】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、多重化回路は、２８ビットの信号を多重化し、画像信号は、２４ビットの信号であり、画像制御信号は、３ビットの信号であり、エラーチェック信号は、１ビットの信号である。
【００１４】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、受信回路は、送信回路と同一の演算で、画像制御信号からエラーチェック信号を生成し、送信回路から受信されたエラーチェック信号と当該受信回路で生成したエラーチェック信号とを比較してエラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。
【００１５】
また、本発明に係る画像転送装置は、上記の画像転送装置のいずれかに加え、次のようにしてもよい。この場合、受信回路は、エラーチェック信号に基づいて画像制御信号にエラーが発生していると判定した場合、エラーが発生している画像制御信号の代わりに、１つ前に受信した画像制御信号を出力する。
【００１６】
本発明に係る画像形成装置は、上述の画像転送装置のいずれかを備える。
【００１７】
これにより、画像形成装置内で画像データを転送する際に、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００１８】
本発明に係る画像形成装置は、上記の画像形成装置に加え、次のようにしてもよい。この場合、送信回路は、スキャナを使用してスキャン画像データを生成する回路群を有する第１回路基板に備えられ、受信回路は、スキャン画像データに対する画像処理を実行する回路群を有する第２回路基板に備えられ、送信回路は、スキャン画像データを画像信号および画像制御信号として、第１回路基板から第２回路基板へ転送する。
【発明の効果】
【００１９】
本発明によれば、画像信号などの受信側で画像制御信号のエラー検出を行う画像転送装置および画像形成装置を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施の形態に係る画像転送装置の構成を示すブロック図である。
【図２】図２は、図１における送信回路の構成を示す回路図である。
【図３】図３は、図１における受信回路の構成を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、図に基づいて本発明の実施の形態を説明する。
【００２２】
図１は、本発明の実施の形態に係る画像転送装置の構成を示すブロック図である。
【００２３】
図１に示す画像転送装置は、回路基板１と、回路基板２と、回路基板１，２を接続する信号線３とを有する。回路基板１には、所定の処理を行う回路群１１と、送信回路１２とが設けられており、回路基板２には、所定の処理を行う回路群２１と、受信回路２２とが設けられている。回路基板１の回路群１１から回路基板２の回路群２１へ画像データを転送する場合、送信回路１２が、所定の方式で信号線３を介して画像データを受信回路２２に転送する。このとき、信号線３は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する。
【００２４】
この画像転送装置は、例えばスキャナ、複合機などの画像形成装置に内蔵され、回路群１１は、スキャナを使用してスキャン画像データを生成し、回路群２１は、そのスキャン画像データに対する画像処理を実行する。そして、送信回路１２は、スキャン画像データを画像信号および画像制御信号として、回路基板１から回路基板２へ転送する。
【００２５】
送信回路１２は、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する。
【００２６】
図２は、図１における送信回路１２の構成を示す回路図である。図２に示すように、送信回路１２は、多重化回路３１と、ＸＯＲ回路３２とを有する。多重化回路３１としては、例えば、ナショナルセミコンダクタ社の「ＤＳ０９ＣＦ３８３Ｂ ＋３．３Ｖ Ｐｒｏｇｒａｍｍａｂｌｅ ＬＶＤＳ Ｔｒａｎｓｍｉｔｔｅｒ ２４−ｂｉｔ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ （ＦＰＤ） Ｌｉｎｋ−６５ ＭＨｚ」を使用することができる。
【００２７】
多重化回路３１は、所定の信号数の信号を多重化する。この実施の形態では、２８ビットのパラレル信号を、フラットパネルディスプレイリンク（ＦＰＤ−ＬＩＮＫ）方式で多重化し、４ビットのシリアル信号として、４本の信号線３に出力することができる。つまり、この実施の形態では、送信回路１２は、２８の伝送チャンネルを設けて、４本の信号線３で、２８ビットの信号を転送することができる。
【００２８】
ＸＯＲ回路３２は、画像制御信号のパリティを演算し、１ビットのエラーチェック信号として出力する。この実施の形態では、１ビットの水平同期信号ＨＳＹＮＣ、１ビットの垂直同期信号ＶＳＹＮＣ、および１ビットのデータイネーブル信号ＤＡＴＡ＿ＥＮＡＢＬＥが画像制御信号であり、ＸＯＲ回路３２は、これらの３つの信号の排他的論理和をパリティとして演算する。したがって、多重化回路３１は、ＲＧＢ各８ビットの画像信号と、３ビットの画像制御信号と、１ビットのエラーチェック信号を多重化して、４ビットのシリアル信号を出力する。
【００２９】
多重化回路３１は、画像信号および画像制御信号の信号数（ここでは、２７）が信号線の伝送チャンネル数（ここでは２８）より少ないので、残りの伝送チャンネルを使用してエラーチェック信号を多重化する。
【００３０】
また、受信回路２２は、信号線３からシリアル信号を受信し、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。
【００３１】
図３は、図１における受信回路２２の構成を示す回路図である。図３に示すように、受信回路２２は、分離回路５１、ＸＯＲ回路５２、比較回路５３、セレクタ５４および保持回路５５を有する。分離回路５１としては、例えば、ナショナルセミコンダクタ社の「ＤＳ０９ＣＦ３８６ ＋３．３Ｖ ＬＶＤＳ Ｒｅｃｅｉｖｅｒ ２４−ｂｉｔ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ （ＦＰＤ） Ｌｉｎｋ−８５ ＭＨｚ」を使用することができる。
【００３２】
分離回路５１は、多重化されている信号を所定の信号数の信号に分離する。この実施の形態では、４ビットのシリアル信号を２８ビットのパラレル信号に、フラットパネルディスプレイリンク（ＦＰＤ−ＬＩＮＫ）方式で分離する。この実施の形態では、多重化されている２４ビットの画像信号、３ビットの画像制御信号および１ビットのエラーチェック信号が分離され、２８ビットのパラレル信号として出力される。
【００３３】
ＸＯＲ回路５２は、分離された画像制御信号のパリティを演算し、１ビットのエラーチェック信号として出力する。この実施の形態では、１ビットの水平同期信号ＨＳＹＮＣ、１ビットの垂直同期信号ＶＳＹＮＣ、および１ビットのデータイネーブル信号ＤＡＴＡ＿ＥＮＡＢＬＥが画像制御信号であり、ＸＯＲ回路５２は、これらの３つの信号の排他的論理和をパリティとして演算する。
【００３４】
比較回路５３は、送信回路１２から受信されたエラーチェック信号ＥＲＲＯＲ＿ＣＨＥＣＫと受信回路２２で生成したエラーチェック信号とを比較してエラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する。比較回路５３は、比較結果に応じた１ビットの値をセレクタ５４へ出力する。
【００３５】
セレクタ５４は、比較回路５３の出力値に応じて、２つのエラーチェック信号の値が同一である場合（つまり、画像制御信号にエラーが発生していない場合）には、分離回路３からの３ビットの画像制御信号を出力し、２つのエラーチェック信号の値が同一ではない場合（つまり、画像制御信号にエラーが発生している場合）には、保持回路５５に保持されている１クロック前の３ビットの画像制御信号を出力する。
【００３６】
保持回路５５は、所定のクロックで動作し、セレクタ５４の出力値（３ビット）を保持し、クロックの周期ごとに、保持している値をセレクタ５４の出力値で更新する。保持回路５５は、例えばＤフリップフロップなどで構成される。
【００３７】
次に、上記装置の動作について説明する。
【００３８】
回路基板１の回路群１１から回路基板２の回路群２１へ画像データを転送する場合、回路群１１は、送信回路１２へ画像信号（この実施の形態では２４ビット）および画像制御信号（この実施の形態では３ビット）を供給する。
【００３９】
送信回路１２では、ＸＯＲ回路３２は、画像制御信号からエラーチェック信号を生成し、多重化回路３１は、画像信号、画像制御信号およびエラーチェック信号を、所定のクロックに同期して多重化する。
【００４０】
このようにして、画像データが、画像信号、画像制御信号およびエラーチェック信号として、送信回路１２から信号線３へ出力される。
【００４１】
受信回路２２では、分離回路５１が、信号線３から４つのシリアル信号を受信し、画像信号、画像制御信号およびエラーチェック信号へ分離する。画像信号は、回路群２１に出力される。画像制御信号は、ＸＯＲ回路５２およびセレクタ５４に出力される。
【００４２】
そして、ＸＯＲ回路５２は、分離された画像制御信号からエラーチェック信号を生成する。比較回路５３は、分離されたエラーチェック信号の値と、ＸＯＲ回路５２により生成されたエラーチェック信号の値が同一であるか否かを判定し、その判定結果（つまり、比較結果）をセレクタ５４へ供給する。この実施の形態では、比較回路５３の出力値は、２つのエラーチェック信号の値が同一である場合には１とされ、２つのエラーチェック信号の値が異なる場合には０とされる。
【００４３】
セレクタ５４は、比較回路５３の出力値が１である場合（つまり、エラーが発生していない場合）には、分離された画像制御信号をそのまま回路群２１に出力する。一方、セレクタ５４は、比較回路５３の出力値が０である場合（つまり、エラーが発生している場合）には、保持回路５５に保持されている１クロック前の画像制御信号を回路群２１に出力する。なお、画像制御信号は、時間的変化が少ないため、１クロック前の値を使用しても、問題が発生しにくい。
【００４４】
以上のように、上記実施の形態に係る画像転送装置は、画像信号、および画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線３と、画像制御信号から所定の演算で画像制御信号のエラーチェック信号を生成し、画像信号、画像制御信号およびエラーチェック信号を多重化して信号線に出力する送信回路１２と、多重化された画像信号、画像制御信号およびエラーチェック信号を分離し、エラーチェック信号に基づいて画像制御信号にエラーが発生しているか否かを判定する受信回路２２とを備える。
【００４５】
これにより、画像信号などの受信側で画像制御信号のエラー検出を行うことができる。
【００４６】
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００４７】
例えば、上記実施の形態では、エラーチェック信号の値として画像制御信号のパリティを使用しているが、他のコードを使用するようにしてもよい。
【産業上の利用可能性】
【００４８】
本発明は、例えば、プリンタ、スキャナ、複合機などの画像形成装置内部での画像信号およびその付随信号の転送に適用可能である。
【符号の説明】
【００４９】
１ 回路基板（第１回路基板の一例）
２ 回路基板（第２回路基板の一例）
３ 信号線
１２ 送信回路
２２ 受信回路
３１ 多重化回路
５１ 分離回路
【特許請求の範囲】
【請求項１】
画像信号、および前記画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線と、
前記画像制御信号から所定の演算で前記画像制御信号のエラーチェック信号を生成し、前記画像信号、前記画像制御信号および前記エラーチェック信号を多重化して前記信号線に出力する送信回路と、
多重化された前記画像信号、前記画像制御信号および前記エラーチェック信号を分離し、前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生しているか否かを判定する受信回路と、
を備えることを特徴とする画像転送装置。
【請求項２】
前記送信回路は、所定の信号数の信号を多重化する多重化回路を備え、
前記受信回路は、多重化されている信号を前記所定の信号数の信号に分離する分離回路を備え、
前記多重化回路は、前記画像信号および前記画像制御信号の信号数が前記信号線の伝送チャンネル数より少ない場合に、残りの伝送チャンネルを使用して前記エラーチェック信号を多重化すること、
を特徴とする請求項１記載の画像転送装置。
【請求項３】
前記多重化回路は、フラットパネルディスプレイリンク方式で前記画像信号、前記画像制御信号および前記エラーチェック信号を多重化して前記信号線に出力し、
前記分離回路は、フラットパネルディスプレイリンク方式で多重化された前記画像信号、前記画像制御信号および前記エラーチェック信号を分離すること、
を特徴とする請求項２記載の画像転送装置。
【請求項４】
前記多重化回路は、２８ビットの信号を多重化し、
前記画像信号は、２４ビットの信号であり、
前記画像制御信号は、３ビットの信号であり、
前記エラーチェック信号は、１ビットの信号であること、
を特徴とする請求項３記載の画像転送装置。
【請求項５】
前記受信回路は、前記送信回路と同一の演算で、前記画像制御信号からエラーチェック信号を生成し、前記送信回路から受信された前記エラーチェック信号と当該受信回路で生成したエラーチェック信号とを比較して前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生しているか否かを判定することを特徴とする請求項１記載の画像転送装置。
【請求項６】
前記受信回路は、前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生していると判定した場合、エラーが発生している前記画像制御信号の代わりに、１つ前に受信した前記画像制御信号を出力することを特徴とする請求項１記載の画像転送装置。
【請求項７】
請求項１から請求項６のうちのいずれか１項記載の画像転送装置を備えることを特徴とする画像形成装置。
【請求項８】
前記送信回路は、スキャナを使用してスキャン画像データを生成する回路群を有する第１回路基板に備えられ、
前記受信回路は、前記スキャン画像データに対する画像処理を実行する回路群を有する第２回路基板に備えられ、
前記送信回路は、前記スキャン画像データを前記画像信号および前記画像制御信号として、前記第１回路基板から前記第２回路基板へ転送すること、
を特徴とする請求項７記載の画像形成装置。
【請求項１】
画像信号、および前記画像信号から画像を再生する際に使用される画像制御信号を伝送する信号線と、
前記画像制御信号から所定の演算で前記画像制御信号のエラーチェック信号を生成し、前記画像信号、前記画像制御信号および前記エラーチェック信号を多重化して前記信号線に出力する送信回路と、
多重化された前記画像信号、前記画像制御信号および前記エラーチェック信号を分離し、前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生しているか否かを判定する受信回路と、
を備えることを特徴とする画像転送装置。
【請求項２】
前記送信回路は、所定の信号数の信号を多重化する多重化回路を備え、
前記受信回路は、多重化されている信号を前記所定の信号数の信号に分離する分離回路を備え、
前記多重化回路は、前記画像信号および前記画像制御信号の信号数が前記信号線の伝送チャンネル数より少ない場合に、残りの伝送チャンネルを使用して前記エラーチェック信号を多重化すること、
を特徴とする請求項１記載の画像転送装置。
【請求項３】
前記多重化回路は、フラットパネルディスプレイリンク方式で前記画像信号、前記画像制御信号および前記エラーチェック信号を多重化して前記信号線に出力し、
前記分離回路は、フラットパネルディスプレイリンク方式で多重化された前記画像信号、前記画像制御信号および前記エラーチェック信号を分離すること、
を特徴とする請求項２記載の画像転送装置。
【請求項４】
前記多重化回路は、２８ビットの信号を多重化し、
前記画像信号は、２４ビットの信号であり、
前記画像制御信号は、３ビットの信号であり、
前記エラーチェック信号は、１ビットの信号であること、
を特徴とする請求項３記載の画像転送装置。
【請求項５】
前記受信回路は、前記送信回路と同一の演算で、前記画像制御信号からエラーチェック信号を生成し、前記送信回路から受信された前記エラーチェック信号と当該受信回路で生成したエラーチェック信号とを比較して前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生しているか否かを判定することを特徴とする請求項１記載の画像転送装置。
【請求項６】
前記受信回路は、前記エラーチェック信号に基づいて前記画像制御信号にエラーが発生していると判定した場合、エラーが発生している前記画像制御信号の代わりに、１つ前に受信した前記画像制御信号を出力することを特徴とする請求項１記載の画像転送装置。
【請求項７】
請求項１から請求項６のうちのいずれか１項記載の画像転送装置を備えることを特徴とする画像形成装置。
【請求項８】
前記送信回路は、スキャナを使用してスキャン画像データを生成する回路群を有する第１回路基板に備えられ、
前記受信回路は、前記スキャン画像データに対する画像処理を実行する回路群を有する第２回路基板に備えられ、
前記送信回路は、前記スキャン画像データを前記画像信号および前記画像制御信号として、前記第１回路基板から前記第２回路基板へ転送すること、
を特徴とする請求項７記載の画像形成装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−７７６０２（Ｐ２０１１−７７６０２Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２２４０６７（Ｐ２００９−２２４０６７）
【出願日】平成２１年９月２９日（２００９．９．２９）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年９月２９日（２００９．９．２９）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]