磁気センサの信号検出回路
【課題】高い精度と安定性を有し、製造ばらつきが少なく小型化が可能な磁気センサの信号検出回路を提供する。
【解決手段】磁気センサ１１の検出コイル１１３の出力電圧が入力される差動増幅器３３と、差動増幅器３３の出力が入力されるヒステリシスコンパレータ３４と、ヒステリシスコンパレータ３４から出力されるデジタル信号に基づいて、出力電圧に含まれる隣接する２つのスパイク状電圧のそれぞれが出力される間におけるクロックのパルス数をカウントするカウンタ３５とを含む磁気センサの信号検出回路を提供する。
【解決手段】磁気センサ１１の検出コイル１１３の出力電圧が入力される差動増幅器３３と、差動増幅器３３の出力が入力されるヒステリシスコンパレータ３４と、ヒステリシスコンパレータ３４から出力されるデジタル信号に基づいて、出力電圧に含まれる隣接する２つのスパイク状電圧のそれぞれが出力される間におけるクロックのパルス数をカウントするカウンタ３５とを含む磁気センサの信号検出回路を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、磁気センサの信号検出回路に関し、とくに高い精度と安定性を有する磁気センサの信号検出回路を提供するための技術に関する。
【背景技術】
【０００２】
軟磁性コアに巻回した励磁コイルに周期的なドライブ信号を入力することにより周期的に磁束を飽和させ、測定対象となる外部磁場の大きさに応じて変化する飽和時間間隔から外部磁場の強度を計測する、いわゆるフラックスゲート磁力計が知られている。フラックスゲート磁力計は、（１）感度及び磁場分解能が高い、（２）微弱磁場の測定が可能、（３）測定レンジが広い、（４）他の方式による磁力計に比べて温度安定性が良い、（５）入力磁場に対する直線性が高いといった、磁力計としての各種優れた特徴を有する。
【０００３】
このようなフラックスゲート磁力計の一例として、特許文献１には、励磁コイルへの交番信号の通電により磁気検知材料からなるリングコアを飽和磁界の領域まで励磁し、リングコアに誘起される飽和磁束密度の対称性を利用して磁束密度を計測する磁気センサを備えたフラックスゲート磁力計が開示されている。また特許文献２には、コアに励振コイルと検出コイルを巻回してなるフラックスゲートの励振コイルに発振器より励振電流を与え、検出コイルの出力を同期整流回路で同期整流して出力するようにした磁力計が開示されている。昨今では、携帯型コンパス用の磁気センサ等、小型機器への適用も期待されている。
【特許文献１】特開２００５−１４７９４７号公報
【特許文献２】特開平８−２８５９２９号公報
【特許文献３】特開２００５−６１９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、フラックスゲート磁力計の磁気センサの検出コイルの出力電圧を検出する信号検出回路には、高い精度と安定性が要求される。また複数の空間軸方向に対する磁場測定を行う場合など、フラックスゲート磁力計は複数個が併用されて用いられることも多く、個々のフラックスゲート磁力計には量産に際して製造ばらつきが少ないことも要求される。さらに小型機器への適用にあたっては、部品点数が少なく集積化に際してチップ面積を占有しないことが求められる。
【０００５】
本発明はこのような事情に鑑みてなされたもので、高い精度と安定性を有し、製造ばらつきが少なく小型化が可能な磁気センサの信号検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明のうちの主たる発明は、磁気センサの信号検出回路であって、磁気センサの検出コイルの出力電圧が印加される差動増幅器と、前記差動増幅器の出力が入力され、前記出力電圧に含まれる隣接する２つのスパイク状電圧のそれぞれが出力される間は一方の論理値をとるデジタル信号を出力するコンパレータと、前記コンパレータの出力が一方の論理値をとる期間においてクロックのパルス数をカウントするカウンタとを有することとする。
【０００７】
このように、本発明の磁気センサの信号検出回路は、カウンタによってクロックのパルス数をカウントすることにより、検出コイルの出力電圧に含まれる隣接する２つのスパイク状電圧の時間間隔をデジタル的に測定する構成であるため、高精度な磁場測定が可能となる。またアナログ回路に代えてカウンタを用いるようにしたことで、短時間での測定も可能となる。また磁気センサの出力電圧をヒステリシスコンパレータによって直ちにデジタル化してしまうため、温度やノイズの影響を受けにくい。また出力電圧の増幅を差動増幅器によって行っているのでコモンモードノイズの影響も少ない。
【０００８】
また本発明のうち他の主たる発明の一つは、請求項１に記載の磁気センサの信号検出回路であって、複数の前記検出コイルが接続され、検出対象となる前記検出コイルを選択するスイッチ回路を有することとする。
【０００９】
このように、スイッチによって適宜検出対象となる検出コイルを選択するようにしたことで、複数の検出コイルの出力電圧の処理を同一の信号検出回路によって行うことが可能となり、測定時のばらつきが抑えられる。また信号検出回路の部品点数やチップ面積を削減できる。
【発明の効果】
【００１０】
本発明によれば、高い精度と安定性を有し、製造ばらつきが少なく小型化が可能な磁気センサの信号検出回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について詳細に説明する。図１に本発明の一実施形態として説明するフラックスゲート磁力計の構成を示している。同図に示すフラックスゲート磁力計１は、Ｘ軸、Ｙ軸、Ｚ軸の各軸に対応する３つの磁気センサ１１，１２，１３を有している。これら各磁気センサ１１，１２，１３は、ナノ結晶軟磁性材料等の軟磁性材料からなる磁性体コア１１１，１２１，１３１に、励磁コイル１１２，１２２，１３２及び検出コイル１１３，１２３，１３３を巻回した構造からなる。励磁コイル１１２，１２２，１３２は、励磁側スイッチ回路２１、非反転増幅器２２、反転増幅器２３、Ｄ／Ａコンバータ２４、及びＤ／Ａコンバータ２４の動作を制御する制御ロジック（以下、ＤＡＣ制御ロジック２５という）を含んで構成される励磁コイル駆動回路によって駆動される。また検出コイル１１３，１２３，１３３の出力電圧は、検出側スイッチ回路３１、出力電圧を所定の電圧レベルに調節する電圧調整回路３２、出力電圧を増幅する差動増幅器３３、出力電圧に含まれる２つのスパイク状電圧の間の期間においてロウ（ＬＯＷ）レベルのデジタル信号を出力するヒステリシスコンパレータ３４、及びヒステリシスコンパレータ３４から出力されるデジタル信号がロウレベルである期間におけるクロック信号のパルス数をカウントするカウンタ３５を含んで構成される信号検出回路によって処理される。
【００１２】
制御回路４１は、ＤＡＣ制御ロジック２５を制御する。制御回路４１は、カウンタ３５から入力されるカウント値を受信して、これを内部のメモリ４１１に記憶する。制御回路４１には励磁側スイッチ回路２１及び検出側スイッチ回路３１の制御ライン５１が接続しており、制御回路４１は制御ライン５１を通じてスイッチ２１及びスイッチ３１の開閉を制御する。制御回路４１は、バスライン６１を介してマイクロコンピュータ７１（外部装置）と通信可能に接続しており、メモリ４１１に記憶しているカウント値をマイクロコンピュータ７１に適宜送信する。
【００１３】
図２は本実施形態のフラックスゲート磁力計１の動作を示すタイミングチャートである。以下、同図に示すタイミングチャートとともに、フラックスゲート磁力計１の動作について説明する。なお、以下の説明において、励磁側スイッチ回路２１及び検出側スイッチ回路３１の全ての接点はあらかじめ開放（オフ）されているものとする。
【００１４】
図２に示すように、まずマイクロコンピュータ７１から制御回路４１にバスライン６１を介して測定開始信号が入力される（ｔ１）。測定開始信号が入力されると、制御回路４１は、次に励磁側スイッチ回路２１及び検出側スイッチ回路３１にＸ軸の接点をオンにするための信号（以下、Ｘ軸選択信号という）を出力する（ｔ２）。Ｘ軸選択信号が入力されると、励磁側スイッチ回路２１及び検出側スイッチ回路３１は、Ｘ軸方向の磁場を測定するための磁気センサ１１の励磁コイル１１２及び検出コイル１１３の接点をオンにする。このように、励磁側スイッチ回路２１によって、後述するドライブ信号Ｐ及びドライブ信号Ｎが印加される励磁コイル１１２，１２２，１３２が選択される。
【００１５】
次に制御回路４１は、ＤＡＣ制御ロジック２５にドライブ開始イネーブル信号を出力する（ｔ３）。ＤＡＣ制御ロジック２５は、ドライブ開始イネーブル信号が入力されると、Ｄ／Ａコンバータ２４にＤＡＣデータが入力される。具体的には、まずＤＡＣデータとしてダウンカウントデータを入力する（ｔ４〜ｔ５）。このダウンカウントデータによって、非反転増幅器２２や反転増幅器２３等の回路素子に損傷を与えるような高圧の逆起電力が励磁コイル１１２に生じるのを防ぐための信号が、後述する昇圧期間の直前に付加される。次にＤＡＣ制御ロジック２５は、Ｄ／Ａコンバータ２４にＤＡＣデータとしてアップカウントデータを出力する（ｔ５）。これによりＤ／Ａコンバータ２４から三角波の昇圧期間の信号が出力される（ｔ５〜ｔ８）。
【００１６】
次にＤＡＣ制御ロジック２５は、ｔ８においてＤ／Ａコンバータ２４へのアップカウントデータの出力を停止し、今度はダウンカウントデータを出力する。これによりＤ／Ａコンバータ２４から三角波の降圧期間の信号が出力される（ｔ８〜ｔ１１）。次にＤＡＣ制御ロジック２５は、ｔ１１においてＤ／Ａコンバータ２４へのダウンカウントデータの出力を停止してアップカウントデータを出力する。このダウンカウントデータによって、非反転増幅器２２や反転増幅器２３等の回路素子に損傷を与えるような高圧の逆起電力が励磁コイルに生じるのを防ぐための信号が、上記降圧期間の直後に付加される。
【００１７】
Ｄ／Ａコンバータ２４のドライブ信号は、非反転増幅器２２の非反転入力端子に供給される。Ｄ／Ａコンバータ２４のＶｒｅｆ信号は、反転増幅器２３の非反転入力端子に供給される。非反転増幅器２２の反転入力端子には、非反転増幅器２２の出力が負帰還されている。また反転増幅器２３の反転入力端子には、非反転増幅器２２の出力が入力されている。これにより非反転増幅器２２からはＤ／Ａコンバータ２４の出力信号を増幅した、図２中実線で示す信号（以下、ドライブ信号Ｐという）が、また反転増幅器２３からはドライブ信号Ｐの振幅を反転させた、図２中破線で示す信号（以下、ドライブ信号Ｎという）がそれぞれ出力される。
【００１８】
非反転増幅器２２から出力されたドライブ信号Ｐは、励磁コイル１１２の２つの端子のうちの１つに印加される。また反転増幅器２３から出力されたドライブ信号Ｎは、励磁コイル１１２の２つの端子のうちのもう一端に印加される。従って、励磁コイル１１２には、ドライブ信号Ｐとドライブ信号Ｎの差分の電圧（以下、この電圧を励磁電圧という）が印加されることになる。
【００１９】
図２に示すように、検出コイル１１３の端子間に生じるスパイク状電圧（ｔ７，ｔ１０）は、磁気センサ１１のＢ−Ｈ曲線（Ｂ：磁束密度，Ｈ：磁場）における非飽和区間において生じる起電力によるものである。ｔ７，ｔ１０における２つのスパイク状電圧の時間間隔（Ｔｘ）は、磁気センサ１１に印加される外部磁場ΔＨに応じて変化する。つまり、２つのスパイク状電圧が出力される時間間隔（Ｔｘ）を測定することにより外部磁場ΔＨの強度等に関する情報を得ることができる。
【００２０】
検出コイル１１３に生じたスパイク状電圧は、電圧調整回路３２によって所定の電圧レベルに変換された後、差動増幅器３３に入力されて増幅される。差動増幅器３３によって増幅された出力電圧は、ヒステリシスコンパレータ３４に入力される。
【００２１】
ヒステリシスコンパレータ３４は、出力電圧に含まれる隣接するスパイク状電圧に挟まれる期間中にロウレベルとなり、それ以外の期間ではハイ（Ｈｉｇｈ）レベルとなるデジタル信号を出力する。初期状態では、ヒステリシスコンパレータ３４はハイレベルを出力している。そしてヒステリシスコンパレータ３４は、ｔ６における励磁電圧の極性反転に起因して生じたスパイク状電圧が入力されたタイミングでロウレベルの出力を開始する（ｔ７）。またヒステリシスコンパレータ３４は、ｔ９における励磁電圧の極性反転に起因して生じたスパイク状電圧が入力されたタイミングで出力をハイレベルに切り換える（ｔ１０）。
【００２２】
ヒステリシスコンパレータ３４から出力されたデジタル信号は、カウンタ３５に入力される。カウンタ３５にはクロック信号が入力されており、カウンタ３５は、ヒステリシスコンパレータ３４から出力されるデジタル信号がロウレベルになっている期間におけるクロック信号のパルス数をカウントする。デジタル信号がハイレベルとなってパルス数のカウントが終了すると、カウンタ３５は、カウント値を制御回路４１に出力する。制御回路４１は、入力されたカウント値をメモリ４１１に記憶する。
【００２３】
次に制御回路４１は、ＤＡＣ制御ロジック２５に入力しているドライブ開始イネーブル信号をオフする（ｔ１３）。また制御回路４１は、励磁側スイッチ回路２１及び検出側スイッチ回路３１へのＸ軸選択信号の入力を停止する（ｔ１４）。これによりＸ軸方向の磁場を測定するための磁気センサ１１の励磁コイル１１２及び検出コイル１１３の接点がオフされる。
【００２４】
次に制御回路４１は、励磁側スイッチ回路２１及び検出側スイッチ回路３１にＹ軸の接点をオンにする信号（以下、Ｙ軸選択信号という）を送信する（ｔ１５）。これによりＹ軸についての処理が開始される。なお、ｔ１５〜ｔ１６の期間に行われるＹ軸についての処理は、Ｘ軸の場合と同様に行われる。またｔ１７〜ｔ１８の期間に行われるＺ軸についての処理についてもＸ軸の場合と同様に行われる。
【００２５】
以上によりＸ軸、Ｙ軸、Ｚ軸のそれぞれについてのカウント値がメモリ４１１に記憶されると、次に制御回路４１はカウント値の書き込みが終了した旨を通知する割込信号をマイクロコンピュータ７１に送信する（ｔ１９）。マイクロコンピュータ７１は、割込信号を受信すると、制御回路４１に読み出し要求を送信する。これにより制御回路４１のメモリ４１１に記憶されているＸ軸、Ｙ軸、Ｚ軸のそれぞれについてのカウント値がマイクロコンピュータ７１によって読み出される（ｔ２０）。なお、マイクロコンピュータ７１に読み出されたカウント値は、外部磁場ΔＨの強度の測定等の利用に供される。
【００２６】
ところで、以上に説明した構成からなる本実施形態のフラックスゲート磁力計１は、励磁コイル１１２，１２２，１３２を駆動するための信号を、ＤＡＣ制御ロジック２５やＤ／Ａコンバータ２４といったデジタル回路によって生成している。このため、アナログ回路を用いた場合に比べて温度等の影響を受けにくく、高精度で安定したドライブ信号を生成することができる。またデジタル回路を用いることにより製造ばらつきも抑えられる。
【００２７】
また本実施形態のフラックスゲート磁力計１は、複数の励磁コイル１１２，１２２，１３２を同一のＤ／Ａコンバータ２４によって駆動するようにしている。このため、励磁コイル１１２，１２２，１３２のそれぞれに均質の励磁電圧を印加することができ、出力のばらつきを抑えることができる。また回路を共通化することにより、集積化に際して部品点数やチップ面積を削減することができる。
【００２８】
また本実施形態のフラックスゲート磁力計１は、デジタル回路を用いたことでドライブ信号の昇圧期間（ｔ５〜ｔ８）と降圧期間（ｔ８〜ｔ１１）の長さを高い精度で一致させることが可能となり、測定精度を向上させることができる。また例えば時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）に含まれる誤差の測定間隔による影響を補正するためにドライブ信号全体の長さを測定する回路など、アナログ回路の場合に必要となる回路が不要となり、これにより小型かつ低消費電力のフラックスゲート磁力計１を実現することができる。
【００２９】
また本実施形態のフラックスゲート磁力計１は、カウンタ３５でクロック信号のパルス数をカウントすることにより２つのスパイク状電圧の時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）を測定するため、アナログ回路を用いた場合に比べて高精度の測定が可能である。また時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）の測定をアナログ回路で行う場合は、通常は集積化に際してチップ占有面積の広いＡ／Ｄコンバータが必要であるが、カウンタ３５はチップ占有面積の小さいカウンタ３５を用いているため、小型のフラックスゲート磁力計１を実現することができる。
【００３０】
また位相検波とフィルタの組合せによって時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）の測定を行う通常の方法では、測定値の確度向上のために積分器が必要であり、測定時間を短縮することが難しいが、カウンタ３５を用いたことで短時間での測定が可能となる。またこれにより消費電流も抑えられる。
【００３１】
また本実施形態のフラックスゲート磁力計１では、ヒステリシスコンパレータ３３によって検出コイル１１３，１２３，１３３の出力電圧を早期にデジタル化してしまうため、温度やノイズの影響を受けにくい。
【００３２】
また本実施形態のフラックスゲート磁力計１は、複数の検出コイル１１３，１２３，１３３の出力電圧についての処理を同一の差動増幅器３３及び同一のヒステリシスコンパレータ３４で行っているため、各検出コイル１１３，１２３，１３３間の測定値のばらつきが少ない。またこのように検出コイル１１３，１２３，１３３の出力電圧の処理を同一の回路を用いて行うことで、集積化に際して部品点数やチップ面積を減らすことができる。
【００３３】
また本実施形態のフラックスゲート磁力計１は、出力電圧の増幅に差動増幅器３３を用いているため、コモンモードノイズの混入が少ない。また検出コイル１１３，１２３，１３３は、いずれも接地されていないため、このことによってもコモンモードノイズの混入が抑えられる。
【００３４】
以上、本発明の一実施形態につき詳細に説明したが、以上の実施形態の説明は本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。例えば、Ｄ／Ａコンバータ２４の後段にローパスフィルタを介在させ、Ｄ／Ａコンバータ２４から出力されたドライブ信号をスムージングするようにしてもよい。
【００３５】
またドライブ信号の生成をＤ／Ａコンバータ２４に代えて例えば図３に示す構成からなるＳＣ（スイッチトキャパシタ）積分器により生成するようにしてもよい。同図に示すＳＣ積分器８０は、４つのスイッチＳＷ１〜ＳＷ４と、コンデンサＣ１、及びオペアンプを用いた積分回路８１によって構成されている。スイッチＳＷ１、コンデンサＣ１、及びＳＷ４はこの順に直列に接続されており、ＳＷ１には直流電源Ｖｉｎが接続され、ＳＷ４の出力が積分回路８１を構成しているオペアンプの反転入力端子に入力される。スイッチＳＷ１とコンデンサＣ１との間には、その一端が接地されたスイッチＳＷ２が接続されている。コンデンサＣ１とスイッチＳＷ４との間には、その一端が接地されたスイッチＳＷ３が接続されている。
【００３６】
図３のＳＣ積分器８０によって三角波からなるドライブ信号の昇圧期間における信号を生成する場合には、交互に図４（ａ）、（ｂ）の状態になるように、スイッチＳＷ１〜ＳＷ４を一定間隔Δｔ１でスイッチングする（クロール型駆動方式）。これにより図６（ａ）に示すように一定の傾きでステップ状に昇圧していくドライブ信号を得ることができる。またドライブ信号の降圧期間における信号を生成する場合には、交互に図５（ａ）、（ｂ）の状態となるように、スイッチＳＷ１〜ＳＷ４を一定間隔Δｔ２でスイッチングする（バタフライ型駆動方式）。これにより図６（ｂ）に示すように一定の傾きでステップ状に降圧していくドライブ信号を得ることができる。なお、ＳＣ積分器８０から出力されるドライブ信号は、ローパスフィルタを通過させてスムージングすることで、直線状のドライブ信号を得ることができる。
【００３７】
上記ＳＣ積分器８０において、公知のデジタル回路を用いてΔｔ１とΔｔ２とを正確に一致させることが可能であり、昇圧期間と降圧期間の傾きが高精度で一致した正確な三角波を生成することができる。従って、ＳＣ積分器８０を用いた場合でも、Ｄ／Ａコンバータ２４の場合と同様に高精度で磁場測定が可能なフラックスゲート磁力計１を実現することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態として説明するフラックスゲート磁力計１の構成を示す図である。
【図２】本発明の一実施形態として説明するフラックスゲート磁力計１の動作を説明するタイミングチャートを示す図である。
【図３】本発明の一実施形態として説明するＳＣ積分器８０の一例を示す図である。
【図４】（ａ）、（ｂ）は、ドライブ信号の昇圧期間における信号を生成する際のＳＣ積分器８０のスイッチＳＷ１〜ＳＷ４の状態を示す図である。
【図５】（ａ）、（ｂ）は、ドライブ信号の降圧期間における信号を生成する際のＳＣ積分器８０のスイッチＳＷ１〜ＳＷ４の状態を示す図である。
【図６】（ａ）、（ｂ）はＳＣ積分器８０によって生成されるドライブ信号の一例である。
【符号の説明】
【００３９】
１ フラックスゲート磁力計
１１，１２，１３ 磁気センサ
１１１，１２１，１３１ 磁性体コア
１１２，１２２，１３２ 励磁コイル
１１３，１２３，１３３ 検出コイル
２１ 励磁側スイッチ回路
２２ 非反転増幅器
２３ 反転増幅器
２４ Ｄ／Ａコンバータ
２５ ＤＡＣ制御ロジック
３１ 検出側スイッチ回路
３２ 電圧調整回路
３３ 差動増幅器
３４ ヒステリシスコンパレータ
３５ カウンタ
４１ 制御回路
４１１ メモリ
５１ 制御ライン
６１ バスライン
７１ マイクロコンピュータ
【技術分野】
【０００１】
この発明は、磁気センサの信号検出回路に関し、とくに高い精度と安定性を有する磁気センサの信号検出回路を提供するための技術に関する。
【背景技術】
【０００２】
軟磁性コアに巻回した励磁コイルに周期的なドライブ信号を入力することにより周期的に磁束を飽和させ、測定対象となる外部磁場の大きさに応じて変化する飽和時間間隔から外部磁場の強度を計測する、いわゆるフラックスゲート磁力計が知られている。フラックスゲート磁力計は、（１）感度及び磁場分解能が高い、（２）微弱磁場の測定が可能、（３）測定レンジが広い、（４）他の方式による磁力計に比べて温度安定性が良い、（５）入力磁場に対する直線性が高いといった、磁力計としての各種優れた特徴を有する。
【０００３】
このようなフラックスゲート磁力計の一例として、特許文献１には、励磁コイルへの交番信号の通電により磁気検知材料からなるリングコアを飽和磁界の領域まで励磁し、リングコアに誘起される飽和磁束密度の対称性を利用して磁束密度を計測する磁気センサを備えたフラックスゲート磁力計が開示されている。また特許文献２には、コアに励振コイルと検出コイルを巻回してなるフラックスゲートの励振コイルに発振器より励振電流を与え、検出コイルの出力を同期整流回路で同期整流して出力するようにした磁力計が開示されている。昨今では、携帯型コンパス用の磁気センサ等、小型機器への適用も期待されている。
【特許文献１】特開２００５−１４７９４７号公報
【特許文献２】特開平８−２８５９２９号公報
【特許文献３】特開２００５−６１９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、フラックスゲート磁力計の磁気センサの検出コイルの出力電圧を検出する信号検出回路には、高い精度と安定性が要求される。また複数の空間軸方向に対する磁場測定を行う場合など、フラックスゲート磁力計は複数個が併用されて用いられることも多く、個々のフラックスゲート磁力計には量産に際して製造ばらつきが少ないことも要求される。さらに小型機器への適用にあたっては、部品点数が少なく集積化に際してチップ面積を占有しないことが求められる。
【０００５】
本発明はこのような事情に鑑みてなされたもので、高い精度と安定性を有し、製造ばらつきが少なく小型化が可能な磁気センサの信号検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明のうちの主たる発明は、磁気センサの信号検出回路であって、磁気センサの検出コイルの出力電圧が印加される差動増幅器と、前記差動増幅器の出力が入力され、前記出力電圧に含まれる隣接する２つのスパイク状電圧のそれぞれが出力される間は一方の論理値をとるデジタル信号を出力するコンパレータと、前記コンパレータの出力が一方の論理値をとる期間においてクロックのパルス数をカウントするカウンタとを有することとする。
【０００７】
このように、本発明の磁気センサの信号検出回路は、カウンタによってクロックのパルス数をカウントすることにより、検出コイルの出力電圧に含まれる隣接する２つのスパイク状電圧の時間間隔をデジタル的に測定する構成であるため、高精度な磁場測定が可能となる。またアナログ回路に代えてカウンタを用いるようにしたことで、短時間での測定も可能となる。また磁気センサの出力電圧をヒステリシスコンパレータによって直ちにデジタル化してしまうため、温度やノイズの影響を受けにくい。また出力電圧の増幅を差動増幅器によって行っているのでコモンモードノイズの影響も少ない。
【０００８】
また本発明のうち他の主たる発明の一つは、請求項１に記載の磁気センサの信号検出回路であって、複数の前記検出コイルが接続され、検出対象となる前記検出コイルを選択するスイッチ回路を有することとする。
【０００９】
このように、スイッチによって適宜検出対象となる検出コイルを選択するようにしたことで、複数の検出コイルの出力電圧の処理を同一の信号検出回路によって行うことが可能となり、測定時のばらつきが抑えられる。また信号検出回路の部品点数やチップ面積を削減できる。
【発明の効果】
【００１０】
本発明によれば、高い精度と安定性を有し、製造ばらつきが少なく小型化が可能な磁気センサの信号検出回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について詳細に説明する。図１に本発明の一実施形態として説明するフラックスゲート磁力計の構成を示している。同図に示すフラックスゲート磁力計１は、Ｘ軸、Ｙ軸、Ｚ軸の各軸に対応する３つの磁気センサ１１，１２，１３を有している。これら各磁気センサ１１，１２，１３は、ナノ結晶軟磁性材料等の軟磁性材料からなる磁性体コア１１１，１２１，１３１に、励磁コイル１１２，１２２，１３２及び検出コイル１１３，１２３，１３３を巻回した構造からなる。励磁コイル１１２，１２２，１３２は、励磁側スイッチ回路２１、非反転増幅器２２、反転増幅器２３、Ｄ／Ａコンバータ２４、及びＤ／Ａコンバータ２４の動作を制御する制御ロジック（以下、ＤＡＣ制御ロジック２５という）を含んで構成される励磁コイル駆動回路によって駆動される。また検出コイル１１３，１２３，１３３の出力電圧は、検出側スイッチ回路３１、出力電圧を所定の電圧レベルに調節する電圧調整回路３２、出力電圧を増幅する差動増幅器３３、出力電圧に含まれる２つのスパイク状電圧の間の期間においてロウ（ＬＯＷ）レベルのデジタル信号を出力するヒステリシスコンパレータ３４、及びヒステリシスコンパレータ３４から出力されるデジタル信号がロウレベルである期間におけるクロック信号のパルス数をカウントするカウンタ３５を含んで構成される信号検出回路によって処理される。
【００１２】
制御回路４１は、ＤＡＣ制御ロジック２５を制御する。制御回路４１は、カウンタ３５から入力されるカウント値を受信して、これを内部のメモリ４１１に記憶する。制御回路４１には励磁側スイッチ回路２１及び検出側スイッチ回路３１の制御ライン５１が接続しており、制御回路４１は制御ライン５１を通じてスイッチ２１及びスイッチ３１の開閉を制御する。制御回路４１は、バスライン６１を介してマイクロコンピュータ７１（外部装置）と通信可能に接続しており、メモリ４１１に記憶しているカウント値をマイクロコンピュータ７１に適宜送信する。
【００１３】
図２は本実施形態のフラックスゲート磁力計１の動作を示すタイミングチャートである。以下、同図に示すタイミングチャートとともに、フラックスゲート磁力計１の動作について説明する。なお、以下の説明において、励磁側スイッチ回路２１及び検出側スイッチ回路３１の全ての接点はあらかじめ開放（オフ）されているものとする。
【００１４】
図２に示すように、まずマイクロコンピュータ７１から制御回路４１にバスライン６１を介して測定開始信号が入力される（ｔ１）。測定開始信号が入力されると、制御回路４１は、次に励磁側スイッチ回路２１及び検出側スイッチ回路３１にＸ軸の接点をオンにするための信号（以下、Ｘ軸選択信号という）を出力する（ｔ２）。Ｘ軸選択信号が入力されると、励磁側スイッチ回路２１及び検出側スイッチ回路３１は、Ｘ軸方向の磁場を測定するための磁気センサ１１の励磁コイル１１２及び検出コイル１１３の接点をオンにする。このように、励磁側スイッチ回路２１によって、後述するドライブ信号Ｐ及びドライブ信号Ｎが印加される励磁コイル１１２，１２２，１３２が選択される。
【００１５】
次に制御回路４１は、ＤＡＣ制御ロジック２５にドライブ開始イネーブル信号を出力する（ｔ３）。ＤＡＣ制御ロジック２５は、ドライブ開始イネーブル信号が入力されると、Ｄ／Ａコンバータ２４にＤＡＣデータが入力される。具体的には、まずＤＡＣデータとしてダウンカウントデータを入力する（ｔ４〜ｔ５）。このダウンカウントデータによって、非反転増幅器２２や反転増幅器２３等の回路素子に損傷を与えるような高圧の逆起電力が励磁コイル１１２に生じるのを防ぐための信号が、後述する昇圧期間の直前に付加される。次にＤＡＣ制御ロジック２５は、Ｄ／Ａコンバータ２４にＤＡＣデータとしてアップカウントデータを出力する（ｔ５）。これによりＤ／Ａコンバータ２４から三角波の昇圧期間の信号が出力される（ｔ５〜ｔ８）。
【００１６】
次にＤＡＣ制御ロジック２５は、ｔ８においてＤ／Ａコンバータ２４へのアップカウントデータの出力を停止し、今度はダウンカウントデータを出力する。これによりＤ／Ａコンバータ２４から三角波の降圧期間の信号が出力される（ｔ８〜ｔ１１）。次にＤＡＣ制御ロジック２５は、ｔ１１においてＤ／Ａコンバータ２４へのダウンカウントデータの出力を停止してアップカウントデータを出力する。このダウンカウントデータによって、非反転増幅器２２や反転増幅器２３等の回路素子に損傷を与えるような高圧の逆起電力が励磁コイルに生じるのを防ぐための信号が、上記降圧期間の直後に付加される。
【００１７】
Ｄ／Ａコンバータ２４のドライブ信号は、非反転増幅器２２の非反転入力端子に供給される。Ｄ／Ａコンバータ２４のＶｒｅｆ信号は、反転増幅器２３の非反転入力端子に供給される。非反転増幅器２２の反転入力端子には、非反転増幅器２２の出力が負帰還されている。また反転増幅器２３の反転入力端子には、非反転増幅器２２の出力が入力されている。これにより非反転増幅器２２からはＤ／Ａコンバータ２４の出力信号を増幅した、図２中実線で示す信号（以下、ドライブ信号Ｐという）が、また反転増幅器２３からはドライブ信号Ｐの振幅を反転させた、図２中破線で示す信号（以下、ドライブ信号Ｎという）がそれぞれ出力される。
【００１８】
非反転増幅器２２から出力されたドライブ信号Ｐは、励磁コイル１１２の２つの端子のうちの１つに印加される。また反転増幅器２３から出力されたドライブ信号Ｎは、励磁コイル１１２の２つの端子のうちのもう一端に印加される。従って、励磁コイル１１２には、ドライブ信号Ｐとドライブ信号Ｎの差分の電圧（以下、この電圧を励磁電圧という）が印加されることになる。
【００１９】
図２に示すように、検出コイル１１３の端子間に生じるスパイク状電圧（ｔ７，ｔ１０）は、磁気センサ１１のＢ−Ｈ曲線（Ｂ：磁束密度，Ｈ：磁場）における非飽和区間において生じる起電力によるものである。ｔ７，ｔ１０における２つのスパイク状電圧の時間間隔（Ｔｘ）は、磁気センサ１１に印加される外部磁場ΔＨに応じて変化する。つまり、２つのスパイク状電圧が出力される時間間隔（Ｔｘ）を測定することにより外部磁場ΔＨの強度等に関する情報を得ることができる。
【００２０】
検出コイル１１３に生じたスパイク状電圧は、電圧調整回路３２によって所定の電圧レベルに変換された後、差動増幅器３３に入力されて増幅される。差動増幅器３３によって増幅された出力電圧は、ヒステリシスコンパレータ３４に入力される。
【００２１】
ヒステリシスコンパレータ３４は、出力電圧に含まれる隣接するスパイク状電圧に挟まれる期間中にロウレベルとなり、それ以外の期間ではハイ（Ｈｉｇｈ）レベルとなるデジタル信号を出力する。初期状態では、ヒステリシスコンパレータ３４はハイレベルを出力している。そしてヒステリシスコンパレータ３４は、ｔ６における励磁電圧の極性反転に起因して生じたスパイク状電圧が入力されたタイミングでロウレベルの出力を開始する（ｔ７）。またヒステリシスコンパレータ３４は、ｔ９における励磁電圧の極性反転に起因して生じたスパイク状電圧が入力されたタイミングで出力をハイレベルに切り換える（ｔ１０）。
【００２２】
ヒステリシスコンパレータ３４から出力されたデジタル信号は、カウンタ３５に入力される。カウンタ３５にはクロック信号が入力されており、カウンタ３５は、ヒステリシスコンパレータ３４から出力されるデジタル信号がロウレベルになっている期間におけるクロック信号のパルス数をカウントする。デジタル信号がハイレベルとなってパルス数のカウントが終了すると、カウンタ３５は、カウント値を制御回路４１に出力する。制御回路４１は、入力されたカウント値をメモリ４１１に記憶する。
【００２３】
次に制御回路４１は、ＤＡＣ制御ロジック２５に入力しているドライブ開始イネーブル信号をオフする（ｔ１３）。また制御回路４１は、励磁側スイッチ回路２１及び検出側スイッチ回路３１へのＸ軸選択信号の入力を停止する（ｔ１４）。これによりＸ軸方向の磁場を測定するための磁気センサ１１の励磁コイル１１２及び検出コイル１１３の接点がオフされる。
【００２４】
次に制御回路４１は、励磁側スイッチ回路２１及び検出側スイッチ回路３１にＹ軸の接点をオンにする信号（以下、Ｙ軸選択信号という）を送信する（ｔ１５）。これによりＹ軸についての処理が開始される。なお、ｔ１５〜ｔ１６の期間に行われるＹ軸についての処理は、Ｘ軸の場合と同様に行われる。またｔ１７〜ｔ１８の期間に行われるＺ軸についての処理についてもＸ軸の場合と同様に行われる。
【００２５】
以上によりＸ軸、Ｙ軸、Ｚ軸のそれぞれについてのカウント値がメモリ４１１に記憶されると、次に制御回路４１はカウント値の書き込みが終了した旨を通知する割込信号をマイクロコンピュータ７１に送信する（ｔ１９）。マイクロコンピュータ７１は、割込信号を受信すると、制御回路４１に読み出し要求を送信する。これにより制御回路４１のメモリ４１１に記憶されているＸ軸、Ｙ軸、Ｚ軸のそれぞれについてのカウント値がマイクロコンピュータ７１によって読み出される（ｔ２０）。なお、マイクロコンピュータ７１に読み出されたカウント値は、外部磁場ΔＨの強度の測定等の利用に供される。
【００２６】
ところで、以上に説明した構成からなる本実施形態のフラックスゲート磁力計１は、励磁コイル１１２，１２２，１３２を駆動するための信号を、ＤＡＣ制御ロジック２５やＤ／Ａコンバータ２４といったデジタル回路によって生成している。このため、アナログ回路を用いた場合に比べて温度等の影響を受けにくく、高精度で安定したドライブ信号を生成することができる。またデジタル回路を用いることにより製造ばらつきも抑えられる。
【００２７】
また本実施形態のフラックスゲート磁力計１は、複数の励磁コイル１１２，１２２，１３２を同一のＤ／Ａコンバータ２４によって駆動するようにしている。このため、励磁コイル１１２，１２２，１３２のそれぞれに均質の励磁電圧を印加することができ、出力のばらつきを抑えることができる。また回路を共通化することにより、集積化に際して部品点数やチップ面積を削減することができる。
【００２８】
また本実施形態のフラックスゲート磁力計１は、デジタル回路を用いたことでドライブ信号の昇圧期間（ｔ５〜ｔ８）と降圧期間（ｔ８〜ｔ１１）の長さを高い精度で一致させることが可能となり、測定精度を向上させることができる。また例えば時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）に含まれる誤差の測定間隔による影響を補正するためにドライブ信号全体の長さを測定する回路など、アナログ回路の場合に必要となる回路が不要となり、これにより小型かつ低消費電力のフラックスゲート磁力計１を実現することができる。
【００２９】
また本実施形態のフラックスゲート磁力計１は、カウンタ３５でクロック信号のパルス数をカウントすることにより２つのスパイク状電圧の時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）を測定するため、アナログ回路を用いた場合に比べて高精度の測定が可能である。また時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）の測定をアナログ回路で行う場合は、通常は集積化に際してチップ占有面積の広いＡ／Ｄコンバータが必要であるが、カウンタ３５はチップ占有面積の小さいカウンタ３５を用いているため、小型のフラックスゲート磁力計１を実現することができる。
【００３０】
また位相検波とフィルタの組合せによって時間間隔（Ｔｘ，Ｔｙ，Ｔｚ）の測定を行う通常の方法では、測定値の確度向上のために積分器が必要であり、測定時間を短縮することが難しいが、カウンタ３５を用いたことで短時間での測定が可能となる。またこれにより消費電流も抑えられる。
【００３１】
また本実施形態のフラックスゲート磁力計１では、ヒステリシスコンパレータ３３によって検出コイル１１３，１２３，１３３の出力電圧を早期にデジタル化してしまうため、温度やノイズの影響を受けにくい。
【００３２】
また本実施形態のフラックスゲート磁力計１は、複数の検出コイル１１３，１２３，１３３の出力電圧についての処理を同一の差動増幅器３３及び同一のヒステリシスコンパレータ３４で行っているため、各検出コイル１１３，１２３，１３３間の測定値のばらつきが少ない。またこのように検出コイル１１３，１２３，１３３の出力電圧の処理を同一の回路を用いて行うことで、集積化に際して部品点数やチップ面積を減らすことができる。
【００３３】
また本実施形態のフラックスゲート磁力計１は、出力電圧の増幅に差動増幅器３３を用いているため、コモンモードノイズの混入が少ない。また検出コイル１１３，１２３，１３３は、いずれも接地されていないため、このことによってもコモンモードノイズの混入が抑えられる。
【００３４】
以上、本発明の一実施形態につき詳細に説明したが、以上の実施形態の説明は本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。例えば、Ｄ／Ａコンバータ２４の後段にローパスフィルタを介在させ、Ｄ／Ａコンバータ２４から出力されたドライブ信号をスムージングするようにしてもよい。
【００３５】
またドライブ信号の生成をＤ／Ａコンバータ２４に代えて例えば図３に示す構成からなるＳＣ（スイッチトキャパシタ）積分器により生成するようにしてもよい。同図に示すＳＣ積分器８０は、４つのスイッチＳＷ１〜ＳＷ４と、コンデンサＣ１、及びオペアンプを用いた積分回路８１によって構成されている。スイッチＳＷ１、コンデンサＣ１、及びＳＷ４はこの順に直列に接続されており、ＳＷ１には直流電源Ｖｉｎが接続され、ＳＷ４の出力が積分回路８１を構成しているオペアンプの反転入力端子に入力される。スイッチＳＷ１とコンデンサＣ１との間には、その一端が接地されたスイッチＳＷ２が接続されている。コンデンサＣ１とスイッチＳＷ４との間には、その一端が接地されたスイッチＳＷ３が接続されている。
【００３６】
図３のＳＣ積分器８０によって三角波からなるドライブ信号の昇圧期間における信号を生成する場合には、交互に図４（ａ）、（ｂ）の状態になるように、スイッチＳＷ１〜ＳＷ４を一定間隔Δｔ１でスイッチングする（クロール型駆動方式）。これにより図６（ａ）に示すように一定の傾きでステップ状に昇圧していくドライブ信号を得ることができる。またドライブ信号の降圧期間における信号を生成する場合には、交互に図５（ａ）、（ｂ）の状態となるように、スイッチＳＷ１〜ＳＷ４を一定間隔Δｔ２でスイッチングする（バタフライ型駆動方式）。これにより図６（ｂ）に示すように一定の傾きでステップ状に降圧していくドライブ信号を得ることができる。なお、ＳＣ積分器８０から出力されるドライブ信号は、ローパスフィルタを通過させてスムージングすることで、直線状のドライブ信号を得ることができる。
【００３７】
上記ＳＣ積分器８０において、公知のデジタル回路を用いてΔｔ１とΔｔ２とを正確に一致させることが可能であり、昇圧期間と降圧期間の傾きが高精度で一致した正確な三角波を生成することができる。従って、ＳＣ積分器８０を用いた場合でも、Ｄ／Ａコンバータ２４の場合と同様に高精度で磁場測定が可能なフラックスゲート磁力計１を実現することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態として説明するフラックスゲート磁力計１の構成を示す図である。
【図２】本発明の一実施形態として説明するフラックスゲート磁力計１の動作を説明するタイミングチャートを示す図である。
【図３】本発明の一実施形態として説明するＳＣ積分器８０の一例を示す図である。
【図４】（ａ）、（ｂ）は、ドライブ信号の昇圧期間における信号を生成する際のＳＣ積分器８０のスイッチＳＷ１〜ＳＷ４の状態を示す図である。
【図５】（ａ）、（ｂ）は、ドライブ信号の降圧期間における信号を生成する際のＳＣ積分器８０のスイッチＳＷ１〜ＳＷ４の状態を示す図である。
【図６】（ａ）、（ｂ）はＳＣ積分器８０によって生成されるドライブ信号の一例である。
【符号の説明】
【００３９】
１ フラックスゲート磁力計
１１，１２，１３ 磁気センサ
１１１，１２１，１３１ 磁性体コア
１１２，１２２，１３２ 励磁コイル
１１３，１２３，１３３ 検出コイル
２１ 励磁側スイッチ回路
２２ 非反転増幅器
２３ 反転増幅器
２４ Ｄ／Ａコンバータ
２５ ＤＡＣ制御ロジック
３１ 検出側スイッチ回路
３２ 電圧調整回路
３３ 差動増幅器
３４ ヒステリシスコンパレータ
３５ カウンタ
４１ 制御回路
４１１ メモリ
５１ 制御ライン
６１ バスライン
７１ マイクロコンピュータ
【特許請求の範囲】
【請求項１】
磁気センサの検出コイルの出力電圧が印加される差動増幅器と、
前記差動増幅器の出力が入力され、前記出力電圧に含まれる隣接する２つのスパイク
状電圧のそれぞれが出力される間は一方の論理値をとるデジタル信号を出力するコンパレータと、
前記コンパレータの出力が一方の論理値をとる期間においてクロックのパルス数をカウントするカウンタと
を有すること
を特徴とする磁気センサの信号検出回路。
【請求項２】
請求項１に記載の磁気センサの信号検出回路であって、
外部装置と通信可能に接続され、メモリを含む制御回路を有し、
前記カウンタは前記パルス数のカウント値を前記制御回路に出力し、
前記制御回路は前記カウント値を前記メモリに記憶すること
を特徴とする磁気センサの信号検出回路。
【請求項３】
請求項１に記載の磁気センサの信号検出回路であって、
複数の前記検出コイルが接続され、検出対象となる前記検出コイルを選択するスイッチ回路を有することを特徴とする磁気センサの信号検出回路。
【請求項４】
請求項２に記載の磁気センサの信号検出回路であって、
複数の前記検出コイルが接続され、検出対象となる前記検出コイルを選択するスイッチ回路を有し、
前記制御回路は、前記スイッチ回路に前記検出コイルのうちの１つを選択するための選択信号を出力し、
前記スイッチ回路は、入力される前記選択信号に応じて検出対象となる前記検出コイルを選択すること
を特徴とする磁気センサの信号検出回路。
【請求項５】
請求項２に記載の磁気センサの信号検出回路であって、
前記制御回路は、前記カウント値を記憶すると前記外部装置にその旨を示す信号を送信し、
前記制御回路は、前記外部装置からの要求に応じて前記カウント値を前記外部装置に送信すること
を特徴とする磁気センサの信号検出回路。
【請求項６】
磁場を検出するためのデジタルデータが入力されるＤ／Ａコンバータと、
前記Ｄ／Ａコンバータの出力信号に基づいて、磁気センサの励磁コイルの一端に印加されるドライブ信号Ｐを出力する第１の増幅器と、
前記Ｄ／Ａコンバータの出力信号に基づいて、前記励磁コイルの他端に印加される、前記ドライブ信号Ｐの反転信号でありかつ前記ドライブ信号Ｐと２回以上交叉するドライブ信号Ｎを出力する第２の増幅器と、
を有する励磁コイル駆動回路と、
磁気センサの検出コイルの出力電圧が印加される差動増幅器と、
前記差動増幅器の出力が入力され、前記出力電圧に含まれる隣接する２つのスパイク
状電圧のそれぞれが出力される間は一方の論理値をとるデジタル信号を出力するコンパレータと、
前記コンパレータの出力が一方の論理値をとる期間においてクロックのパルス数をカウントするカウンタと
複数の励磁コイルが接続され、前記ドライブ信号Ｐ及び前記ドライブ信号Ｎを印加する前記励磁コイルを選択する第１のスイッチ回路と、
複数の検出コイルが接続され、検出対象となる前記検出コイルを選択する第２のスイッチ回路と、
前記第１のスイッチ回路及び前記第２のスイッチ回路に接続し、前記第１のスイッチ回路に前記励磁コイルのうちの１つを選択するための第１の選択信号を出力し、前記第２のスイッチ回路に前記検出コイルのうちの１つを選択するための選択信号を出力する制御回路と、
を有し、
前記第１のスイッチ回路は前記第１の選択信号に応じて前記励磁コイルのうちの１つを選択し、前記第２のスイッチ回路は前記第２の選択信号に応じて前記検出コイルのうちの１つを選択することを特徴とする磁気センサの信号検出回路。
【請求項１】
磁気センサの検出コイルの出力電圧が印加される差動増幅器と、
前記差動増幅器の出力が入力され、前記出力電圧に含まれる隣接する２つのスパイク
状電圧のそれぞれが出力される間は一方の論理値をとるデジタル信号を出力するコンパレータと、
前記コンパレータの出力が一方の論理値をとる期間においてクロックのパルス数をカウントするカウンタと
を有すること
を特徴とする磁気センサの信号検出回路。
【請求項２】
請求項１に記載の磁気センサの信号検出回路であって、
外部装置と通信可能に接続され、メモリを含む制御回路を有し、
前記カウンタは前記パルス数のカウント値を前記制御回路に出力し、
前記制御回路は前記カウント値を前記メモリに記憶すること
を特徴とする磁気センサの信号検出回路。
【請求項３】
請求項１に記載の磁気センサの信号検出回路であって、
複数の前記検出コイルが接続され、検出対象となる前記検出コイルを選択するスイッチ回路を有することを特徴とする磁気センサの信号検出回路。
【請求項４】
請求項２に記載の磁気センサの信号検出回路であって、
複数の前記検出コイルが接続され、検出対象となる前記検出コイルを選択するスイッチ回路を有し、
前記制御回路は、前記スイッチ回路に前記検出コイルのうちの１つを選択するための選択信号を出力し、
前記スイッチ回路は、入力される前記選択信号に応じて検出対象となる前記検出コイルを選択すること
を特徴とする磁気センサの信号検出回路。
【請求項５】
請求項２に記載の磁気センサの信号検出回路であって、
前記制御回路は、前記カウント値を記憶すると前記外部装置にその旨を示す信号を送信し、
前記制御回路は、前記外部装置からの要求に応じて前記カウント値を前記外部装置に送信すること
を特徴とする磁気センサの信号検出回路。
【請求項６】
磁場を検出するためのデジタルデータが入力されるＤ／Ａコンバータと、
前記Ｄ／Ａコンバータの出力信号に基づいて、磁気センサの励磁コイルの一端に印加されるドライブ信号Ｐを出力する第１の増幅器と、
前記Ｄ／Ａコンバータの出力信号に基づいて、前記励磁コイルの他端に印加される、前記ドライブ信号Ｐの反転信号でありかつ前記ドライブ信号Ｐと２回以上交叉するドライブ信号Ｎを出力する第２の増幅器と、
を有する励磁コイル駆動回路と、
磁気センサの検出コイルの出力電圧が印加される差動増幅器と、
前記差動増幅器の出力が入力され、前記出力電圧に含まれる隣接する２つのスパイク
状電圧のそれぞれが出力される間は一方の論理値をとるデジタル信号を出力するコンパレータと、
前記コンパレータの出力が一方の論理値をとる期間においてクロックのパルス数をカウントするカウンタと
複数の励磁コイルが接続され、前記ドライブ信号Ｐ及び前記ドライブ信号Ｎを印加する前記励磁コイルを選択する第１のスイッチ回路と、
複数の検出コイルが接続され、検出対象となる前記検出コイルを選択する第２のスイッチ回路と、
前記第１のスイッチ回路及び前記第２のスイッチ回路に接続し、前記第１のスイッチ回路に前記励磁コイルのうちの１つを選択するための第１の選択信号を出力し、前記第２のスイッチ回路に前記検出コイルのうちの１つを選択するための選択信号を出力する制御回路と、
を有し、
前記第１のスイッチ回路は前記第１の選択信号に応じて前記励磁コイルのうちの１つを選択し、前記第２のスイッチ回路は前記第２の選択信号に応じて前記検出コイルのうちの１つを選択することを特徴とする磁気センサの信号検出回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−７８４２３（Ｐ２００７−７８４２３Ａ）
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願番号】特願２００５−２６４２８５（Ｐ２００５−２６４２８５）
【出願日】平成１７年９月１２日（２００５．９．１２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願日】平成１７年９月１２日（２００５．９．１２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]