積層セラミック電子部品及びその製造方法
【課題】本発明は積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明による積層セラミック電子部品は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極が交互に積層されたアクティブ層と、上記アクティブ層の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層と、上記内部電極層と電気的に連結される外部電極とを含む。本発明による積層セラミック電子部品は、カバー層とアクティブ層を同時に均一に焼成させ、焼結収縮の不一致を最小化することで、信頼性が向上する効果がある。
【解決手段】本発明による積層セラミック電子部品は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極が交互に積層されたアクティブ層と、上記アクティブ層の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層と、上記内部電極層と電気的に連結される外部電極とを含む。本発明による積層セラミック電子部品は、カバー層とアクティブ層を同時に均一に焼成させ、焼結収縮の不一致を最小化することで、信頼性が向上する効果がある。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は焼成後の気孔やクラックなどの構造欠陥の発生を最小化し、信頼性が向上する積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
最近では、電気電子製品の小型化、軽量化及び多機能化が急速に進み、これに用いられる積層セラミック電子部品、特に、積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）も小型化及び高容量化されている。
【０００３】
これにより、積層セラミックキャパシタに用いられる誘電体層も次第に薄層及び高積層化されている。
【０００４】
超高容量の積層セラミックキャパシタを開発するにおいて考慮すべき重要な点は、容量の具現有無と、電圧印加による高信頼性の確保である。
【０００５】
一般的に積層セラミックキャパシタの信頼性は、高温絶縁抵抗特性（Ｈｏｔ ｉｎｓｕｌａｔｉｏｎ ｒｅｓｉｓｔａｎｃｅ）及び耐湿絶縁抵抗特性（Ｈｕｍｉｄ ｉｎｓｕｌａｔｉｏｎ ｒｅｓｉｓｔａｎｃｅ）の評価結果によって決まる。
【０００６】
高温絶縁抵抗特性は、主に材料的な側面（例えば、キャパシタを構成する誘電体や内部電極の劣化特性及び微細構造不良など）により左右される。
【０００７】
また、耐湿絶縁抵抗特性は、構造的な側面（例えば、圧着／切断時に発生する気孔や層間剥離（ｄｅｌａｍｉｎａｔｉｏｎ）、焼成後の内部電極の未塗布領域や層間に発生しやすいクラックなどのような構造欠陥及び外部電極内の気孔など）によって左右される。
【０００８】
中でも、耐湿絶縁抵抗特性が直流印加による積層セラミックキャパシタの絶縁抵抗低下発生（ＩＲ ｌｏｗ：low insulation resistance）の直接的な原因と知られており、特に、超薄層の誘電体を数百層以上積層して製造する小型超高容量積層セラミックキャパシタにおいて、このような現象が頻繁に現れて問題となった。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、焼成後の気孔やクラックなどの構造欠陥の発生を最小化し、信頼性が向上する積層セラミック電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層と、上記アクティブ層の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層と、上記内部電極層と電気的に連結される外部電極とを含む積層セラミック電子部品を提供する。
【００１１】
上記カバー層を形成するセラミック粉末の平均粒径は、上記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さくてよい。
【００１２】
上記セラミック粉末はチタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系からなる群より選択される一つ以上であることができる。
【００１３】
上記カバー層の厚さは上記アクティブ層の一誘電体層より３から１０倍厚くてよい。
【００１４】
上記一誘電体層の厚さは０．５から１．５μｍであることができる。
【００１５】
上記誘電体組成物はマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含むことができる。
【００１６】
上記希土類酸化物はイットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上であることができる。
【００１７】
本発明の他の実施形態は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層を設ける段階と、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層を設ける段階と、上記カバー層を上記アクティブ層の上面及び下面のうち少なくとも一面に積層して積層体を形成する段階と、上記積層体を切断してグリーンチップを製造する段階と、上記グリーンチップを焼成してセラミック素体を製造する段階とを含む積層セラミック電子部品の製造方法を提供する。
【発明の効果】
【００１８】
本発明による積層セラミック電子部品は、焼成後の気孔やクラックなどの構造欠陥の発生が最小化する効果がある。
【００１９】
これにより、本発明による積層セラミック電子部品は、優れた信頼性、耐湿絶縁抵抗及び高温絶縁抵抗を有する。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図２】図１のＡ−Ａ’に沿って切断した断面図である。
【図３】本発明の他の実施形態による積層セラミックキャパシタを製造する製造工程図である。
【発明を実施するための形態】
【００２１】
以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２２】
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズなどは、明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。
【００２３】
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１のＡ−Ａ’に沿って切断した断面図である。
【００２４】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタ１００は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層１１１と内部電極層１１２が交互に積層されたアクティブ層１０１と、上記アクティブ層１０１の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、上記アクティブ層１０１と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層１０２と、上記内部電極層と電気的に連結される外部電極１２０ａ、１２０ｂとを含む。
【００２５】
以下、積層セラミック電子部品のうち積層セラミックキャパシタを本発明の一実施形態として具体的に説明する。
【００２６】
通常、積層セラミックキャパシタはセラミック誘電体層と金属内部電極層を交互に積層して構成し、最上部及び最下部層は、内部誘電体層より厚い誘電体層を積層して製造する。
【００２７】
このとき、金属内部電極層と隣接した内部誘電体層領域をアクティブ層（ａｃｔｉｖｅ ｌａｙｅｒ）、内部電極層と隣接しない最外郭の誘電体層領域をカバー層（ｃｏｖｅｒ ｌａｙｅｒ）と定義する。
【００２８】
一般的に、上記アクティブ層がカバー層より焼結性がよく、これは大きく二つの原因により発生する。
【００２９】
第一に、積層セラミックキャパシタの焼結過程中に金属内部電極層から誘電体粉末やセラミック添加剤粉末などが誘電体層に流入され、アクティブ層の焼結を促進させるためである。
【００３０】
第二に、カバー層はアクティブ層と比べて、焼結温度での残炭量が相対的に多く、この残炭が誘電体粉末の焼結を遅延させるためである。
【００３１】
上記のようなカバー層とアクティブ層間の焼結性の差により、焼結収縮の不一致（ｓｉｎｔｅｒｉｎｇ ｓｈｒｉｎｋａｇｅ ｍｉｓｍａｔｃｈ）が生じ、結局、カバー層とアクティブ層間の微細なクラック発生の原因となる。
【００３２】
本発明の一実施形態による積層セラミックキャパシタは、粒子のサイズが異なる２種のセラミック粉末でアクティブ層１０１及びカバー層１０２の誘電体組成物をそれぞれ製作し、シート成形及び積層することで、焼結性の差を最小化するように作製される。
【００３３】
上記セラミック粉末は、高い誘電率を有するセラミック材料からなることができ、これに制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを使用することができる。
【００３４】
具体的には、上記アクティブ層１０１を形成するための誘電体組成物としては、平均粒径が１００から３００ｎｍであるセラミック粉末、特に、チタン酸バリウム（ＢａＴｉＯ３）を使用することができる。
【００３５】
また、カバー層１０２を形成するための誘電体組成物としては、平均粒径が５０から２５０ｎｍであるセラミック粉末、特に、チタン酸バリウム（ＢａＴｉＯ３）を使用することができる。
【００３６】
また、上記カバー層１０２を形成するための誘電体組成物は、上記アクティブ層１０１と同時に均一に焼成させて焼成収縮の不一致を最小化するために、上記アクティブ層１０１と同種類のセラミック粉末を使用することができる。
【００３７】
上記のように、本発明の一実施形態によると、アクティブ層とカバー層の形成に用いられるセラミック粉末の粒子のサイズを異ならせて適用することで、焼成後の気孔やクラックなどの構造欠陥の発生が最小化する効果がある。
【００３８】
従って、上記気孔やクラックなどの構造欠陥が生じないため、本発明の一実施形態によると、積層セラミックキャパシタの信頼性が向上する効果がある。
【００３９】
上記カバー層を形成するセラミック粉末の平均粒径は、上記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さくてよい。
【００４０】
上記粒子のサイズの差が５０ｎｍ未満では、焼結性の差が少なくて同一サイズのセラミック粉末を適用した場合と比べて信頼性の改善効果がない。
【００４１】
また、上記粒子のサイズの差が１００ｎｍを超えると、焼結性の差が酷くて同一サイズのセラミック粉末を適用した従来の積層セラミックキャパシタと比べて信頼性が悪化するという問題がある。
【００４２】
一方、本発明の一実施形態による積層セラミックキャパシタは優れた信頼性、耐湿絶縁抵抗及び高温絶縁抵抗を有する。
【００４３】
同一サイズのセラミック粉末を適用する場合、アクティブ層を緻密に焼結させるための温度範囲で焼成を行うと、焼結性の低いカバー層は相対的に未焼成となり、気孔が多数存在するようになる。
【００４４】
これにより、同一サイズのセラミック粉末を適用した従来の積層セラミックキャパシタは、耐湿絶縁抵抗が悪化するという問題があった。
【００４５】
逆に、カバー層を緻密に焼結させるための温度範囲で焼成を行うと、焼結性の高いアクティブ層は相対的に過焼成となり、不均一な微細構造となる。
【００４６】
これと共に、金属内部電極層が酷く凝縮し、高温絶縁抵抗特性が悪化するという問題があった。
【００４７】
本実施形態によると、アクティブ層１０１とカバー層１０２に用いられるセラミック粉末の粒子サイズを異ならせて適用することで、アクティブ層とカバー層を同時に均一に焼成することができる。
【００４８】
上記均一な焼成により焼結収縮の不一致を最小化することで、気孔及びクラック発生を防ぎ、優れた信頼性、耐湿絶縁抵抗、及び高温絶縁抵抗を有する積層セラミックキャパシタの製造が可能である。
【００４９】
上記カバー層１０２は、上記アクティブ層１０１の上面及び下面のうち少なくとも一面に形成されることができ、上面及び下面の両方に形成されると、クラックの発生率を低めるのに優れた効果がある。
【００５０】
上記カバー層の厚さは、上記アクティブ層の一誘電体層より３から１０倍厚くてもよく、上記一誘電体層の厚さは特に制限されないが、超薄型高容量キャパシタを具現するために１層当たり１．５μｍであることができ、０．５から１．５μｍであることが好ましい。
【００５１】
本発明の一実施形態によると、上記アクティブ層１０１及びカバー層１０２を形成するための誘電体組成物のそれぞれは、セラミック誘電体としてチタン酸バリウム（ＢａＴｉＯ３）を含み、その他のセラミック添加剤粉末は両組成物に同様に適用してよい。
【００５２】
上記セラミック添加剤粉末の組成及びサイズは、両組成物において同一であってよい。
【００５３】
上記誘電体組成物は、セラミック添加剤としてマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含むことができる。
【００５４】
上記希土類酸化物は特に制限されず、例えば、イットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上であってよい。
【００５５】
上記誘電体組成物の含量は、本発明の目的により異なることができ、例えば、上記セラミック粉末１００モル重量部に対し、マグネシウム酸化物（ＭｇＯ）が０．５から２．０、希土類酸化物が０．１から１．０、マンガン酸化物（ＭｎＯ）が０．０５から１．０及びホウケイ酸塩系ガラスが１．０から３．０モル重量部であってよい。
【００５６】
上記のように、本発明の一実施形態による積層セラミックキャパシタは、アクティブ層１０１及びカバー層１０２からなるセラミック素体１１０と、セラミック素体１１０の外部に形成され、上記内部電極層と電気的に連結される外部電極１２０ａ、１２０ｂとを含む。
【００５７】
上記アクティブ層１０１は、誘電体層１１１と内部電極層１１２が交互に積層された構造で、上記カバー層１０２はアクティブ層１０１に用いられたセラミック粉末と異なる粒子サイズを有するセラミック粉末を使用して形成する。
【００５８】
従って、本発明の一実施形態によると、上記アクティブ層とカバー層に用いられたセラミック粉末の粒子サイズが異なるため、均一な焼成が可能で、これにより気孔やクラックなどの構造欠陥が最小化され、優れた信頼性を有する積層セラミックキャパシタを提供する。
【００５９】
図３は、本発明の他の実施形態による積層セラミックキャパシタを製造する製造工程図である。
【００６０】
図３を参照すると、本発明の他の実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタの製造方法は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層を設ける段階と、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層を設ける段階と、上記カバー層を上記アクティブ層の上面及び下面のうち少なくとも一面に積層して積層体を形成する段階と、上記積層体を切断してグリーンチップを製造する段階と、上記グリーンチップを焼成してセラミック素体を製造する段階とを含む。
【００６１】
先ず、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層１０１を設けることができる。
【００６２】
具体的には、上記アクティブ層１０１は、複数個のセラミックグリーンシートを用意する（ａ）。
【００６３】
上記セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【００６４】
また、セラミックグリーンシート上に上記内部電極用導電性ペーストを利用して内部電極層１１２を形成することができる（ｂ）。
【００６５】
このように内部電極層１１２が形成された後、セラミックグリーンシートをキャリアフィルムから分離し、複数のセラミックグリーンシートを積層してアクティブ層１０１を設けることができる（ｃ）。
【００６６】
次に、上記アクティブ層１０１と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層１０２を設けることができる（ｄ）。
【００６７】
次いで、上記カバー層１０２を上記アクティブ層１０１の上面及び下面のうち少なくとも一面に積層して積層体を形成し、上記積層体を高温、高圧で圧着した後（ｅ）、圧着されたシート積層体を切断工程を通じて所定のサイズに切断し（ｆ）、グリーンチップ（ｇｒｅｅｎ ｃｈｉｐ）を製造することができる（ｇ）。
【００６８】
その後、仮焼成、焼成、研磨してセラミック素体１１０を製造し、外部電極１２０ａ、１２０ｂ及びメッキ工程などを経て積層セラミック電子部品、特に、積層セラミックキャパシタ１００を完成する。
【００６９】
従って、本発明の一実施形態によると、アクティブ層１０１とカバー層１０２に用いられるセラミック粉末の粒子サイズを異ならせて適用することで、アクティブ層とカバー層を同時に均一に焼成することができる。
【００７０】
上記均一な焼成により焼結収縮の不一致を最小化することで、気孔及びクラックの発生を防ぎ、優れた信頼性、耐湿絶縁抵抗、及び高温絶縁抵抗を有する積層セラミックキャパシタを製造することができる。
【００７１】
以下、実施例及び比較例を参照して本発明をより具体的に説明するが、本発明の範囲はこれに制限されない。
【００７２】
実施例１〜２０
本発明の一実施形態に従って実施例１から２０は、粒子サイズの異なるチタン酸バリウム（ＢａＴｉＯ３）が含まれた二つの誘電体組成物をそれぞれ有機溶媒で混合及び分散した。
【００７３】
次に、有機バインダーを追加してスラリーを製造し、これをフィルム上に約２μｍで塗布してアクティブ層用及びカバー層用成形シートをそれぞれ製造した。
【００７４】
その後、アクティブ層誘電体シートにニッケル（Ｎｉ）の内部電極ペーストを印刷し、内部電極が印刷された各誘電体シートを１００層積層した。
【００７５】
それから、上記積層体の上端及び下端にカバー用誘電体シートをさらに積層した。
【００７６】
次いで、上記積層体を冷却平衡加圧（Ｃｏｌｄ Ｉｓｏｔａｔｉｃ Ｐｒｅｓｓ）してから切断して試片を製造した。
【００７７】
上記試片は３００℃で、４時間以上熱処理することで、有機バインダー、分散剤などを除去し、温度及び雰囲気制御が可能な焼成炉を利用し、１０５０から１１５０℃範囲で焼結した。
【００７８】
このとき、焼成雰囲気内の酸素分圧は１０−９から１０−１３気圧で制御した。
【００７９】
焼結完了後の試片は銅（Ｃｕ）で外部電極を塗布し、７００から９００℃で電極焼成を行った。電極焼成が完了した後、メッキ工程を行って試片を製作した。
【００８０】
下記［表１］は本発明の誘電体組成物の種類を示したもので、これを利用して作製した実施例１から２０の積層セラミックキャパシタシ試片の電気的特性及び信頼性評価結果を［表２］に示した。
【００８１】
比較例１〜１３
比較例１から１３は、アクティブ層及びカバー層のチタン酸バリウム（ＢａＴｉＯ３）の粒子サイズ及び両粒子のサイズの差が本発明の特許請求の範囲から外れるように製作したことを除き、上記実施例１から２０と同じ方法で作製した。
【００８２】
［表２］に上記実施例１から２０と比較例１から１３による積層セラミックキャパシタの試片の電気的特性及び信頼性評価結果を比べたものを示した。
【００８３】
【表１】
【００８４】
【表２】
注１）高温絶縁抵抗評価レベル
×：不良（臨界絶縁抵抗が３Ｖｒ以下）
△：普通（３〜７Ｖｒ）
○：優秀（７Ｖｒ以上）
注２）耐湿絶縁抵抗評価レベル
×：不良（絶縁破壊された試片の数が１０個以上）
△：普通（１〜５個）
○：優秀（０個）
【００８５】
上記［表２］から分かるように、本発明による実施例の試片は比較例の試片より信頼性の側面において優れており、特に、耐湿絶縁抵抗が大きく改善された。
【００８６】
特に、実施例１０、１２、１７は、高信頼性である上、誘電率も良好であることが分かる。
【００８７】
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有する者には自明で、これも添付の特許請求の範囲に記載された技術的思想に属する。
【符号の説明】
【００８８】
１００ 積層セラミックキャパシタ
１０１ アクティブ層
１０２ カバー層
１１０ セラミック素体
１１１ 誘電体層
１１２ 内部電極層
１２０ａ、１２０ｂ 外部電極
【技術分野】
【０００１】
本発明は焼成後の気孔やクラックなどの構造欠陥の発生を最小化し、信頼性が向上する積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
最近では、電気電子製品の小型化、軽量化及び多機能化が急速に進み、これに用いられる積層セラミック電子部品、特に、積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）も小型化及び高容量化されている。
【０００３】
これにより、積層セラミックキャパシタに用いられる誘電体層も次第に薄層及び高積層化されている。
【０００４】
超高容量の積層セラミックキャパシタを開発するにおいて考慮すべき重要な点は、容量の具現有無と、電圧印加による高信頼性の確保である。
【０００５】
一般的に積層セラミックキャパシタの信頼性は、高温絶縁抵抗特性（Ｈｏｔ ｉｎｓｕｌａｔｉｏｎ ｒｅｓｉｓｔａｎｃｅ）及び耐湿絶縁抵抗特性（Ｈｕｍｉｄ ｉｎｓｕｌａｔｉｏｎ ｒｅｓｉｓｔａｎｃｅ）の評価結果によって決まる。
【０００６】
高温絶縁抵抗特性は、主に材料的な側面（例えば、キャパシタを構成する誘電体や内部電極の劣化特性及び微細構造不良など）により左右される。
【０００７】
また、耐湿絶縁抵抗特性は、構造的な側面（例えば、圧着／切断時に発生する気孔や層間剥離（ｄｅｌａｍｉｎａｔｉｏｎ）、焼成後の内部電極の未塗布領域や層間に発生しやすいクラックなどのような構造欠陥及び外部電極内の気孔など）によって左右される。
【０００８】
中でも、耐湿絶縁抵抗特性が直流印加による積層セラミックキャパシタの絶縁抵抗低下発生（ＩＲ ｌｏｗ：low insulation resistance）の直接的な原因と知られており、特に、超薄層の誘電体を数百層以上積層して製造する小型超高容量積層セラミックキャパシタにおいて、このような現象が頻繁に現れて問題となった。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、焼成後の気孔やクラックなどの構造欠陥の発生を最小化し、信頼性が向上する積層セラミック電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層と、上記アクティブ層の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層と、上記内部電極層と電気的に連結される外部電極とを含む積層セラミック電子部品を提供する。
【００１１】
上記カバー層を形成するセラミック粉末の平均粒径は、上記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さくてよい。
【００１２】
上記セラミック粉末はチタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系からなる群より選択される一つ以上であることができる。
【００１３】
上記カバー層の厚さは上記アクティブ層の一誘電体層より３から１０倍厚くてよい。
【００１４】
上記一誘電体層の厚さは０．５から１．５μｍであることができる。
【００１５】
上記誘電体組成物はマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含むことができる。
【００１６】
上記希土類酸化物はイットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上であることができる。
【００１７】
本発明の他の実施形態は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層を設ける段階と、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層を設ける段階と、上記カバー層を上記アクティブ層の上面及び下面のうち少なくとも一面に積層して積層体を形成する段階と、上記積層体を切断してグリーンチップを製造する段階と、上記グリーンチップを焼成してセラミック素体を製造する段階とを含む積層セラミック電子部品の製造方法を提供する。
【発明の効果】
【００１８】
本発明による積層セラミック電子部品は、焼成後の気孔やクラックなどの構造欠陥の発生が最小化する効果がある。
【００１９】
これにより、本発明による積層セラミック電子部品は、優れた信頼性、耐湿絶縁抵抗及び高温絶縁抵抗を有する。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図２】図１のＡ−Ａ’に沿って切断した断面図である。
【図３】本発明の他の実施形態による積層セラミックキャパシタを製造する製造工程図である。
【発明を実施するための形態】
【００２１】
以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２２】
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズなどは、明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。
【００２３】
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１のＡ−Ａ’に沿って切断した断面図である。
【００２４】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタ１００は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層１１１と内部電極層１１２が交互に積層されたアクティブ層１０１と、上記アクティブ層１０１の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、上記アクティブ層１０１と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層１０２と、上記内部電極層と電気的に連結される外部電極１２０ａ、１２０ｂとを含む。
【００２５】
以下、積層セラミック電子部品のうち積層セラミックキャパシタを本発明の一実施形態として具体的に説明する。
【００２６】
通常、積層セラミックキャパシタはセラミック誘電体層と金属内部電極層を交互に積層して構成し、最上部及び最下部層は、内部誘電体層より厚い誘電体層を積層して製造する。
【００２７】
このとき、金属内部電極層と隣接した内部誘電体層領域をアクティブ層（ａｃｔｉｖｅ ｌａｙｅｒ）、内部電極層と隣接しない最外郭の誘電体層領域をカバー層（ｃｏｖｅｒ ｌａｙｅｒ）と定義する。
【００２８】
一般的に、上記アクティブ層がカバー層より焼結性がよく、これは大きく二つの原因により発生する。
【００２９】
第一に、積層セラミックキャパシタの焼結過程中に金属内部電極層から誘電体粉末やセラミック添加剤粉末などが誘電体層に流入され、アクティブ層の焼結を促進させるためである。
【００３０】
第二に、カバー層はアクティブ層と比べて、焼結温度での残炭量が相対的に多く、この残炭が誘電体粉末の焼結を遅延させるためである。
【００３１】
上記のようなカバー層とアクティブ層間の焼結性の差により、焼結収縮の不一致（ｓｉｎｔｅｒｉｎｇ ｓｈｒｉｎｋａｇｅ ｍｉｓｍａｔｃｈ）が生じ、結局、カバー層とアクティブ層間の微細なクラック発生の原因となる。
【００３２】
本発明の一実施形態による積層セラミックキャパシタは、粒子のサイズが異なる２種のセラミック粉末でアクティブ層１０１及びカバー層１０２の誘電体組成物をそれぞれ製作し、シート成形及び積層することで、焼結性の差を最小化するように作製される。
【００３３】
上記セラミック粉末は、高い誘電率を有するセラミック材料からなることができ、これに制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを使用することができる。
【００３４】
具体的には、上記アクティブ層１０１を形成するための誘電体組成物としては、平均粒径が１００から３００ｎｍであるセラミック粉末、特に、チタン酸バリウム（ＢａＴｉＯ３）を使用することができる。
【００３５】
また、カバー層１０２を形成するための誘電体組成物としては、平均粒径が５０から２５０ｎｍであるセラミック粉末、特に、チタン酸バリウム（ＢａＴｉＯ３）を使用することができる。
【００３６】
また、上記カバー層１０２を形成するための誘電体組成物は、上記アクティブ層１０１と同時に均一に焼成させて焼成収縮の不一致を最小化するために、上記アクティブ層１０１と同種類のセラミック粉末を使用することができる。
【００３７】
上記のように、本発明の一実施形態によると、アクティブ層とカバー層の形成に用いられるセラミック粉末の粒子のサイズを異ならせて適用することで、焼成後の気孔やクラックなどの構造欠陥の発生が最小化する効果がある。
【００３８】
従って、上記気孔やクラックなどの構造欠陥が生じないため、本発明の一実施形態によると、積層セラミックキャパシタの信頼性が向上する効果がある。
【００３９】
上記カバー層を形成するセラミック粉末の平均粒径は、上記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さくてよい。
【００４０】
上記粒子のサイズの差が５０ｎｍ未満では、焼結性の差が少なくて同一サイズのセラミック粉末を適用した場合と比べて信頼性の改善効果がない。
【００４１】
また、上記粒子のサイズの差が１００ｎｍを超えると、焼結性の差が酷くて同一サイズのセラミック粉末を適用した従来の積層セラミックキャパシタと比べて信頼性が悪化するという問題がある。
【００４２】
一方、本発明の一実施形態による積層セラミックキャパシタは優れた信頼性、耐湿絶縁抵抗及び高温絶縁抵抗を有する。
【００４３】
同一サイズのセラミック粉末を適用する場合、アクティブ層を緻密に焼結させるための温度範囲で焼成を行うと、焼結性の低いカバー層は相対的に未焼成となり、気孔が多数存在するようになる。
【００４４】
これにより、同一サイズのセラミック粉末を適用した従来の積層セラミックキャパシタは、耐湿絶縁抵抗が悪化するという問題があった。
【００４５】
逆に、カバー層を緻密に焼結させるための温度範囲で焼成を行うと、焼結性の高いアクティブ層は相対的に過焼成となり、不均一な微細構造となる。
【００４６】
これと共に、金属内部電極層が酷く凝縮し、高温絶縁抵抗特性が悪化するという問題があった。
【００４７】
本実施形態によると、アクティブ層１０１とカバー層１０２に用いられるセラミック粉末の粒子サイズを異ならせて適用することで、アクティブ層とカバー層を同時に均一に焼成することができる。
【００４８】
上記均一な焼成により焼結収縮の不一致を最小化することで、気孔及びクラック発生を防ぎ、優れた信頼性、耐湿絶縁抵抗、及び高温絶縁抵抗を有する積層セラミックキャパシタの製造が可能である。
【００４９】
上記カバー層１０２は、上記アクティブ層１０１の上面及び下面のうち少なくとも一面に形成されることができ、上面及び下面の両方に形成されると、クラックの発生率を低めるのに優れた効果がある。
【００５０】
上記カバー層の厚さは、上記アクティブ層の一誘電体層より３から１０倍厚くてもよく、上記一誘電体層の厚さは特に制限されないが、超薄型高容量キャパシタを具現するために１層当たり１．５μｍであることができ、０．５から１．５μｍであることが好ましい。
【００５１】
本発明の一実施形態によると、上記アクティブ層１０１及びカバー層１０２を形成するための誘電体組成物のそれぞれは、セラミック誘電体としてチタン酸バリウム（ＢａＴｉＯ３）を含み、その他のセラミック添加剤粉末は両組成物に同様に適用してよい。
【００５２】
上記セラミック添加剤粉末の組成及びサイズは、両組成物において同一であってよい。
【００５３】
上記誘電体組成物は、セラミック添加剤としてマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含むことができる。
【００５４】
上記希土類酸化物は特に制限されず、例えば、イットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上であってよい。
【００５５】
上記誘電体組成物の含量は、本発明の目的により異なることができ、例えば、上記セラミック粉末１００モル重量部に対し、マグネシウム酸化物（ＭｇＯ）が０．５から２．０、希土類酸化物が０．１から１．０、マンガン酸化物（ＭｎＯ）が０．０５から１．０及びホウケイ酸塩系ガラスが１．０から３．０モル重量部であってよい。
【００５６】
上記のように、本発明の一実施形態による積層セラミックキャパシタは、アクティブ層１０１及びカバー層１０２からなるセラミック素体１１０と、セラミック素体１１０の外部に形成され、上記内部電極層と電気的に連結される外部電極１２０ａ、１２０ｂとを含む。
【００５７】
上記アクティブ層１０１は、誘電体層１１１と内部電極層１１２が交互に積層された構造で、上記カバー層１０２はアクティブ層１０１に用いられたセラミック粉末と異なる粒子サイズを有するセラミック粉末を使用して形成する。
【００５８】
従って、本発明の一実施形態によると、上記アクティブ層とカバー層に用いられたセラミック粉末の粒子サイズが異なるため、均一な焼成が可能で、これにより気孔やクラックなどの構造欠陥が最小化され、優れた信頼性を有する積層セラミックキャパシタを提供する。
【００５９】
図３は、本発明の他の実施形態による積層セラミックキャパシタを製造する製造工程図である。
【００６０】
図３を参照すると、本発明の他の実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタの製造方法は、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層を設ける段階と、平均粒径が５０から２５０ｎｍで、上記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層を設ける段階と、上記カバー層を上記アクティブ層の上面及び下面のうち少なくとも一面に積層して積層体を形成する段階と、上記積層体を切断してグリーンチップを製造する段階と、上記グリーンチップを焼成してセラミック素体を製造する段階とを含む。
【００６１】
先ず、平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層１０１を設けることができる。
【００６２】
具体的には、上記アクティブ層１０１は、複数個のセラミックグリーンシートを用意する（ａ）。
【００６３】
上記セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【００６４】
また、セラミックグリーンシート上に上記内部電極用導電性ペーストを利用して内部電極層１１２を形成することができる（ｂ）。
【００６５】
このように内部電極層１１２が形成された後、セラミックグリーンシートをキャリアフィルムから分離し、複数のセラミックグリーンシートを積層してアクティブ層１０１を設けることができる（ｃ）。
【００６６】
次に、上記アクティブ層１０１と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層１０２を設けることができる（ｄ）。
【００６７】
次いで、上記カバー層１０２を上記アクティブ層１０１の上面及び下面のうち少なくとも一面に積層して積層体を形成し、上記積層体を高温、高圧で圧着した後（ｅ）、圧着されたシート積層体を切断工程を通じて所定のサイズに切断し（ｆ）、グリーンチップ（ｇｒｅｅｎ ｃｈｉｐ）を製造することができる（ｇ）。
【００６８】
その後、仮焼成、焼成、研磨してセラミック素体１１０を製造し、外部電極１２０ａ、１２０ｂ及びメッキ工程などを経て積層セラミック電子部品、特に、積層セラミックキャパシタ１００を完成する。
【００６９】
従って、本発明の一実施形態によると、アクティブ層１０１とカバー層１０２に用いられるセラミック粉末の粒子サイズを異ならせて適用することで、アクティブ層とカバー層を同時に均一に焼成することができる。
【００７０】
上記均一な焼成により焼結収縮の不一致を最小化することで、気孔及びクラックの発生を防ぎ、優れた信頼性、耐湿絶縁抵抗、及び高温絶縁抵抗を有する積層セラミックキャパシタを製造することができる。
【００７１】
以下、実施例及び比較例を参照して本発明をより具体的に説明するが、本発明の範囲はこれに制限されない。
【００７２】
実施例１〜２０
本発明の一実施形態に従って実施例１から２０は、粒子サイズの異なるチタン酸バリウム（ＢａＴｉＯ３）が含まれた二つの誘電体組成物をそれぞれ有機溶媒で混合及び分散した。
【００７３】
次に、有機バインダーを追加してスラリーを製造し、これをフィルム上に約２μｍで塗布してアクティブ層用及びカバー層用成形シートをそれぞれ製造した。
【００７４】
その後、アクティブ層誘電体シートにニッケル（Ｎｉ）の内部電極ペーストを印刷し、内部電極が印刷された各誘電体シートを１００層積層した。
【００７５】
それから、上記積層体の上端及び下端にカバー用誘電体シートをさらに積層した。
【００７６】
次いで、上記積層体を冷却平衡加圧（Ｃｏｌｄ Ｉｓｏｔａｔｉｃ Ｐｒｅｓｓ）してから切断して試片を製造した。
【００７７】
上記試片は３００℃で、４時間以上熱処理することで、有機バインダー、分散剤などを除去し、温度及び雰囲気制御が可能な焼成炉を利用し、１０５０から１１５０℃範囲で焼結した。
【００７８】
このとき、焼成雰囲気内の酸素分圧は１０−９から１０−１３気圧で制御した。
【００７９】
焼結完了後の試片は銅（Ｃｕ）で外部電極を塗布し、７００から９００℃で電極焼成を行った。電極焼成が完了した後、メッキ工程を行って試片を製作した。
【００８０】
下記［表１］は本発明の誘電体組成物の種類を示したもので、これを利用して作製した実施例１から２０の積層セラミックキャパシタシ試片の電気的特性及び信頼性評価結果を［表２］に示した。
【００８１】
比較例１〜１３
比較例１から１３は、アクティブ層及びカバー層のチタン酸バリウム（ＢａＴｉＯ３）の粒子サイズ及び両粒子のサイズの差が本発明の特許請求の範囲から外れるように製作したことを除き、上記実施例１から２０と同じ方法で作製した。
【００８２】
［表２］に上記実施例１から２０と比較例１から１３による積層セラミックキャパシタの試片の電気的特性及び信頼性評価結果を比べたものを示した。
【００８３】
【表１】
【００８４】
【表２】
注１）高温絶縁抵抗評価レベル
×：不良（臨界絶縁抵抗が３Ｖｒ以下）
△：普通（３〜７Ｖｒ）
○：優秀（７Ｖｒ以上）
注２）耐湿絶縁抵抗評価レベル
×：不良（絶縁破壊された試片の数が１０個以上）
△：普通（１〜５個）
○：優秀（０個）
【００８５】
上記［表２］から分かるように、本発明による実施例の試片は比較例の試片より信頼性の側面において優れており、特に、耐湿絶縁抵抗が大きく改善された。
【００８６】
特に、実施例１０、１２、１７は、高信頼性である上、誘電率も良好であることが分かる。
【００８７】
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有する者には自明で、これも添付の特許請求の範囲に記載された技術的思想に属する。
【符号の説明】
【００８８】
１００ 積層セラミックキャパシタ
１０１ アクティブ層
１０２ カバー層
１１０ セラミック素体
１１１ 誘電体層
１１２ 内部電極層
１２０ａ、１２０ｂ 外部電極
【特許請求の範囲】
【請求項１】
平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層と、
前記アクティブ層の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、前記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層と、
前記内部電極層と電気的に連結される外部電極と、
を含む積層セラミック電子部品。
【請求項２】
前記カバー層を形成するセラミック粉末の平均粒径が前記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さい、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック粉末はチタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系からなる群より選択される一つ以上である、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記カバー層の厚さは前記アクティブ層の一誘電体層より３から１０倍厚い、請求項１に記載の積層セラミック電子部品。
【請求項５】
前記一誘電体層の厚さは０．５から１．５μｍである、請求項１に記載の積層セラミック電子部品。
【請求項６】
前記誘電体組成物はマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含む、請求項１に記載の積層セラミック電子部品。
【請求項７】
前記希土類酸化物はイットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上である、請求項６に記載の積層セラミック電子部品。
【請求項８】
平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層を設ける段階と、
平均粒径が５０から２５０ｎｍで、前記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層を設ける段階と、
前記カバー層を前記アクティブ層の上面及び下面のうち少なくとも一面に積層して積層体を形成する段階と、
前記積層体を切断してグリーンチップを製造する段階と、
前記グリーンチップを焼成してセラミック素体を製造する段階と、
を含む積層セラミック電子部品の製造方法。
【請求項９】
前記カバー層を形成するセラミック粉末の平均粒径が前記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さい、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記セラミック粉末はチタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系からなる群より選択される一つ以上である、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記カバー層の厚さは前記アクティブ層の一誘電体層より３から１０倍厚い、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記一誘電体層の厚さは０．５から１．５μｍである、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記誘電体組成物はマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含む、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１４】
前記希土類酸化物はイットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上である、請求項１３に記載の積層セラミック電子部品の製造方法。
【請求項１】
平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層と、
前記アクティブ層の上面及び下面のうち少なくとも一面に形成され、平均粒径が５０から２５０ｎｍで、前記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層と、
前記内部電極層と電気的に連結される外部電極と、
を含む積層セラミック電子部品。
【請求項２】
前記カバー層を形成するセラミック粉末の平均粒径が前記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さい、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック粉末はチタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系からなる群より選択される一つ以上である、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記カバー層の厚さは前記アクティブ層の一誘電体層より３から１０倍厚い、請求項１に記載の積層セラミック電子部品。
【請求項５】
前記一誘電体層の厚さは０．５から１．５μｍである、請求項１に記載の積層セラミック電子部品。
【請求項６】
前記誘電体組成物はマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含む、請求項１に記載の積層セラミック電子部品。
【請求項７】
前記希土類酸化物はイットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上である、請求項６に記載の積層セラミック電子部品。
【請求項８】
平均粒径が１００から３００ｎｍであるセラミック粉末を含む誘電体組成物で形成された誘電体層と内部電極層が交互に積層されたアクティブ層を設ける段階と、
平均粒径が５０から２５０ｎｍで、前記アクティブ層と同一種類のセラミック粉末を含む誘電体組成物で形成されたカバー層を設ける段階と、
前記カバー層を前記アクティブ層の上面及び下面のうち少なくとも一面に積層して積層体を形成する段階と、
前記積層体を切断してグリーンチップを製造する段階と、
前記グリーンチップを焼成してセラミック素体を製造する段階と、
を含む積層セラミック電子部品の製造方法。
【請求項９】
前記カバー層を形成するセラミック粉末の平均粒径が前記アクティブ層を形成するセラミック粉末より５０から１００ｎｍ小さい、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記セラミック粉末はチタン酸バリウム（ＢａＴｉＯ３）系、鉛複合ペロブスカイト系及びチタン酸ストロンチウム（ＳｒＴｉＯ３）系からなる群より選択される一つ以上である、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記カバー層の厚さは前記アクティブ層の一誘電体層より３から１０倍厚い、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記一誘電体層の厚さは０．５から１．５μｍである、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記誘電体組成物はマグネシウム酸化物（ＭｇＯ）、希土類酸化物、マンガン酸化物（ＭｎＯ）及びホウケイ酸塩系ガラスをさらに含む、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１４】
前記希土類酸化物はイットリウム酸化物（Ｙ２Ｏ３）、ホルミウム酸化物（Ｈｏ２Ｏ３）、ジスプロシウム酸化物（Ｄｙ２Ｏ３）及びイッテルビウム酸化物（Ｙｂ２Ｏ３）からなる群より選択される一つ以上である、請求項１３に記載の積層セラミック電子部品の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１６９６２０（Ｐ２０１２−１６９６２０Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１２−２５０２５（Ｐ２０１２−２５０２５）
【出願日】平成２４年２月８日（２０１２．２．８）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２４年２月８日（２０１２．２．８）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]