積層型固体電解コンデンサ
【課題】積層された単板コンデンサ素子の陰極部間の導電性をより向上させるとともに、静電容量を下げることなく、ＥＳＲの更なる低下を可能とする積層型固体電解コンデンサを提供する。
【解決手段】一方側に陽極部、他方側に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、コンデンサ素子の陰極部側の側面に形成された積層方向に貫通する凹部と、凹部の大きさを連続して積層される２枚以上の単板コンデンサ素子で互いに異ならしめることにより、積層体の側面の一部に形成された段差部Ｓと、段差部Ｓおよび陰極部間に形成された導電性被覆層９、９’と、を含むこと特徴とする。
【解決手段】一方側に陽極部、他方側に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、コンデンサ素子の陰極部側の側面に形成された積層方向に貫通する凹部と、凹部の大きさを連続して積層される２枚以上の単板コンデンサ素子で互いに異ならしめることにより、積層体の側面の一部に形成された段差部Ｓと、段差部Ｓおよび陰極部間に形成された導電性被覆層９、９’と、を含むこと特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単板コンデンサ素子を複数枚積層した積層体を備えた積層型固体電解コンデンサに関する。
【背景技術】
【０００２】
固体電解コンデンサは、アルミニウム、タンタル、ニオブなどの弁作用金属板またはその焼結体を陽極部とし、陽極部の表面に形成した酸化皮膜層を誘電体とし、さらに酸化皮膜層の表面に固体電解質層、カーボン層、銀層を順次形成してなる陰極部を構成している。この固体電解質層としては、一般的に二酸化マンガン、ＴＣＮＱ錯体、導電性高分子などが知られている。
【０００３】
近年、コンピュータ等に使用されるＣＰＵの低電圧化と高速化に伴い、固体電解コンデンサからＣＰＵに電荷を供給する際、固体電解コンデンサは高速な充放電を求められるようになり、低ＥＳＲ、ＥＳＬであることが必須条件となっている。
【０００４】
この低ＥＳＲ、ＥＳＬ化を実現するための一つの方法として、図１に示すような単板コンデンサ素子Ｃを複数枚積層した積層型固体電解コンデンサが広く使われている。この積層型固体電解コンデンサは、陽極部Ｐと、陰極部Ｎと、カーボン層Ｋと、陰極部Ｎ・陽極部Ｐ間を絶縁するためのマスキング層Ｍとを有する単板コンデンサ素子Ｃが複数枚積層され、各陽極部Ｐは互いに接合されて点線で示す陽極端子ＰＬに接続され、各陰極部Ｎは導電性ペーストＲを介して相互に接合され、その最下面が陰極端子ＮＬに接合され、これら積層体全体を外装樹脂でモールドして完成品となる。
【０００５】
尚、機能的には弁作用金属板（または弁作用金属粉末からなる焼結板）全体が陽極であるが、本明細書では説明の便宜上、一方側の弁作用金属板の露出部を陽極部Ｐと表示し、他方側の弁作用金属板表面に形成された固体電解質層・カーボン層・銀層の部分を陰極部Ｎと表示した。
【０００６】
この積層型固体電解コンデンサでは、図１に示すように陰極部Ｎには固体電解質層・カーボン層・銀層が形成されているため、陽極部Ｐより若干厚みが大きくなる。このため陽極部Ｐを抵抗溶接などで圧接接合した場合、陰極部Ｎの層間が若干広がり陰極部Ｎ相互間の導電性が劣化する。これを解決するために、通常この種の積層型固体電解コンデンサでは、積層体の陰極部Ｎの端面全体を銀などの導電性ペーストで追加的に導電性被覆層を形成し、各陰極部Ｎ間の接続抵抗を低減することが行なわれている（例えば、特許文献１参照）。この導電性ペーストによる追加の導電性被覆層を形成するために、図１のような積層体では、各単板コンデンサ素子Ｃを積層した後、その陽極部Ｐ・陰極部Ｎをそれぞれ陽極端子ＰＬ・陰極端子ＮＬに接合する前に、積層体の陽極部Ｐを上に向けて吊持して陰極部Ｎだけを銀などを溶解した導電性ペーストの浴槽内へ浸漬し、陰極部Ｎの周面全体に導電性ペーストを塗布する方法が採用されている。
【０００７】
この方法により、陰極部Ｎには導電性ペーストによる追加の導電性被覆層が形成され、同時に各陰極部Ｎ間へも導電性ペーストが浸透するので、全体として陰極部Ｎ相互間の導電性が大幅に改善されＥＳＲが低下する。この場合、勿論陽極部Ｐは陰極部Ｎと完全に絶縁する必要があるので、陽極部Ｐは導電性ペースト浴に浸漬させないことで、導電性ペーストが付着しないようにする。
【０００８】
また、この種の積層型固体電解コンデンサにおいて、より低ＥＳＲ、ＥＳＬ化を図るため各単板コンデンサ素子を積層する際、陽極部の突出方向が陰極部を中心として交互に反対になるように積層し、陽極電位を左右両側から取り出すようにした多端子構造の積層型固体電解コンデンサが開発され実用化されている（例えば、特許文献２参照）。
【０００９】
この多端子構造の積層型固体電解コンデンサでは、上記のように陽極電位を左右両側から取り出し、陰極電位を中央から取り出す３端子構造のものの他、単板コンデンサ素子の陽極部を、陰極部を中心に９０度ずつずらして積層した（陽極が前後左右四方に分岐する）５端子構造のものも知られている。このように多端子構造にすることにより、大容量化に対応して積層枚数が増加しても、磁界の打ち消し効果によりＥＳＲ・ＥＳＬ値の更なる改善が達成される。
【００１０】
しかしながら、この多端子構造の積層型固体電解コンデンサは、陽極部が左右両側にあるので、積層体周面の導電性被覆層を、上記のように導電性ペースト槽内へ陰極部だけを浸漬して陰極部周面だけに形成するのは困難である。従って、通常はこのような場合の導電性被覆層は、各陰極部の側面にエアーディスペンサを接続したシリンジで導電性ペーストを吹き付けて塗布するという方法が採用されている。
【００１１】
図２および図３は、３端子構造の積層型固体電解コンデンサの積層体を示したもので、図２は斜視図、図３は図２のＹ−Ｙ'線における拡大断面図である。図２の各単板コンデンサ素子Ｃ１〜Ｃ４において、Ｐ１〜Ｐ４は陽極部を、Ｎ１〜Ｎ４は陰極部を、Ｋはカーボン層を、Ｍは陰極部・陽極部間を絶縁するためのマスキング層を示す。また図３において、１は弁作用金属板を、２は酸化皮膜層を、３は固体電解質層を、４はカーボン層を、５は陰極電位取り出し用の銀層を示す。そして、６は各陰極部間を接合すると同時に電気的導通を確保するための導電性ペーストで、これらは各単板コンデンサ素子を製造する過程で各単板コンデンサ素子Ｃ１〜Ｃ４上に形成される。７は、各単板コンデンサ素子Ｃ１〜Ｃ４を積層した後、この積層体の側面に形成した導電性被覆層であって、導電性ペーストを吹き付けて形成される。
【００１２】
しかしながら本発明者の実験によれば、導電性被覆層７を形成するために、積層体の各陰極部Ｎ１〜Ｎ４側の側面に導電性ペーストを吹き付けた際、各陰極部Ｎ１〜Ｎ４間に導電性ペーストが浸透する前に積層体の側面から流れて落ちてしまうため、各陰極部Ｎ１〜Ｎ４間に導電性ペーストが入り込む量が不充分となり、各陰極部Ｎ１〜Ｎ４間の導電性の改善が充分達成できず、有効なＥＳＲの低減が期待できないことが判明した。即ち図３でも判るように、導電性ペーストは各陰極部Ｎ１〜Ｎ４間の隙間ｇにできるだけ多く入り込む方が望ましいが、７’のようにごく一部しか入り込んでいないことが多い。そのために工数をかけて導電性被覆層７を追加形成しても、上記のように期待した効果が得られないわけである。
【００１３】
本発明者はさらに実験を進めた結果、図４および図５に示すように、各単板コンデンサ素子Ｃ１〜Ｃ４の陰極部Ｎ１〜Ｎ４の横幅ｘ１〜ｘ４を、上に積層される素子ほど狭くなるように構成し、積層体の側面を階段状に形成し、導電性ペーストを、８’のように各陰極部Ｎ１〜Ｎ４間の隙間ｇに多く入り込ませることでＥＳＲの低減を実現することが出来た（例えば、特許文献３参照）。しかし、この方法では単板コンデンサ素子の陰極部の面積が減少してしまうためコンデンサの静電容量が減少してしまうという問題があった。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−２８１５１５号公報
【特許文献２】特開２００７−１１６０６４号公報
【特許文献３】特願２００８−０１７７３１
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は上記の事情をもとに考え出されたものであって、積層型固体電解コンデンサにおいて、積層された単板コンデンサ素子の陰極部間の導電性をより向上させるとともに、静電容量を大幅に下げることなく、ＥＳＲの更なる低減を可能とする新規な構造の積層型固体電解コンデンサを提供することをその主たる課題とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために本発明では次の技術的手段を採用している。
【００１７】
本発明に係る積層型固体電解コンデンサは、一方側に陽極部、他方側に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、前記凹部の大きさを連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、前記段差部および前記陰極部間に形成された導電性被覆層と、を含むこと特徴とする。
【００１８】
この構成によれば、本発明に係る積層型固体電解コンデンサは、凹部の大きさを互いに異ならしめることにより積層体の側面の一部に段差部を形成しているため、陰極部の面積の減少を抑えるとともに、導電性被覆層を形成するための導電性ペーストの無駄な流れ落ちを阻止し、積層された単板コンデンサ素子の陰極部間へ導電性ペーストを入り込みやすくする。このため、陰極部間の接続抵抗が低減し、静電容量を下げることなく、低ＥＳＲ化が可能になる。
【００１９】
さらに本発明は、上記構成において、前記単板コンデンサ素子は、前記陽極部の突出方向が交互に反対になるように複数枚積層されており、前記凹部は、前記陰極部側の側面のうち前記陽極部の突出方向と平行な側面に形成されていることを特徴とする。
【００２０】
この構成によれば、導電性被覆層を形成するのが困難な３端子構造の積層型固体電解コンデンサであっても、容易に追加の導電性被覆層を形成することができる。このため、陰極部間の接続抵抗が低減し、静電容量を下げることなく、低ＥＳＲ化が可能になる。
【００２１】
また本発明に係る積層型固体電解コンデンサは、両端に陽極部、前記両端の陽極部の間に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、前記積層体の両端から突出した前記陽極部に電気的に各々接続された一方側陽極端子と他方側陽極端子と、前記一方側陽極端子と前記他方側陽極端子とを電気的に接続する連結部と、前記複数のコンデンサ素子の陰極部からなる陰極体に電気的に接続され、前記連結部と離間して配置された陰極端子と、前記連結部と前記陰極端子との隙間を覆うように、前記連結部および前記陰極端子の前記積層体側の面上に跨って配置された絶縁体とを含み、さらに前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、前記凹部の大きさを、連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、前記段差部および前記陰極部間に形成された導電性被覆層と、を含むことを特徴とする。
【００２２】
さらに本発明は、上記構成において、前記凹部は、前記単板コンデンサ素子を積層した際に、積層方向に延びる同一直線上に位置するように形成されており、下層の前記単板コンデンサ素子から上層の前記単板コンデンサ素子に向かって段階的に大きくなっていることを特徴とする。
【００２３】
この構成によれば、導電性ペーストの吹き付け方向等を大きく変える必要がなく、容易に導電性被覆層を形成することが可能になる。
【００２４】
さらに本発明は、上記構成において、前記凹部は、前記単板コンデンサ素子の前記陰極部側の側面の互いに対向する位置に少なくとも一組形成されていることを特徴とする。
【００２５】
この構成によれば、単板コンデンサ素子の陰極部間へ導電性ペーストが入り込みやすくなり、単板コンデンサ素子の陰極部間の導電性をより向上させることが可能になる。
【００２６】
さらに本発明は、上記構成を平面視した場合において、前記凹部の面積の割合は、前記単板コンデンサ素子の面積に対し、０．６〜１１．０％の範囲内となるように形成されていることを特徴とする。
【００２７】
この構成によれば、単板コンデンサ素子の面積に対する凹部の面積の割合の下限が０．６％であるため、凹部内に導電性ペーストを吐出・塗布しやすくなり、陰極部間もしくは陰極部・陰極端子間に導電性ペーストが入り込みやすくなるため、低ＥＳＲ化が可能になる。一方、この割合の上限が１１．０％であるため陰極部の面積の減少にともなう静電容量の減少をより確実に抑えることが可能になる。
【発明の効果】
【００２８】
本発明の積層型固体電解コンデンサによれば、積層された単板コンデンサ素子の陰極部間へ導電性ペーストが入り込みやすくなるため、陰極部間の接続抵抗が低減し、静電容量を下げることなく、低ＥＳＲ化を実現することができる。
【図面の簡単な説明】
【００２９】
【図１】従来の積層型固体電解コンデンサを示す斜視図である。
【図２】従来（比較例）の３端子構造の積層型固体電解コンデンサの積層体を示す斜視図である。
【図３】図２のＹ−Ｙ'線における拡大断面図である。
【図４】従来（従来例）の３端子構造の積層型固体電解コンデンサの積層体を示す斜視図である。
【図５】図４のＹ−Ｙ'線における拡大断面図である。
【図６】本発明の実施例に係る単板コンデンサ素子を示す平面図である。
【図７】本発明の実施例に係る積層体を示す斜視図である。
【図８】図７のＹ−Ｙ’線における拡大断面図である。
【図９】本発明の実施例に係る積層型固体電解コンデンサを示す斜視図である。
【図１０】本発明の変形例１に係る積層型固体電解コンデンサを示す斜視図である。
【図１１】本発明の変形例２に係る積層型固体電解コンデンサを示す斜視図である。
【図１２】本発明の変形例３に係る積層型固体電解コンデンサを示す斜視図である。
【図１３】本発明の変形例４に係る積層型固体電解コンデンサを示す拡大断面図である。
【図１４】本発明の変形例５に係る積層型固体電解コンデンサの端子形状を示す平面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の好ましい実施形態について、図面を参照して説明する。
【００３１】
［実施例］
図６〜図９は、本発明に係る３端子構造の４枚積層型固体電解コンデンサの構造説明図で、図６は単板コンデンサ素子を示す平面図、図７は積層体だけの部分を示す斜視図、図８は図７のＹ−Ｙ’線における断面図で陰極部構造の詳細を説明するため拡大表示してある。図９はこの積層体の各電極をそれぞれの端子板（リードフレーム）に接合し外装樹脂で外装した積層型固体電解コンデンサを示す斜視図である。図６〜図９において、各単板コンデンサ素子の被膜層の性質は従来例の積層型固体電解コンデンサと変わらないので、各層は同一の符号で説明する。
【００３２】
図６に示すように、本発明に係る単板コンデンサ素子Ｃは、エッチング処理を施した弁作用金属（本実施例ではアルミニウム箔）の一方側に設けられた陽極部Ｐと、他方側に設けられた陰極部Ｎと、カーボン層Ｋと、陰極部Ｎ・陽極部Ｐ間を絶縁するためのマスキング層Ｍと、陰極部Ｎ側の側面のうち陽極部Ｐの突出方向と平行な側面に互いに対向するように設けられた凹部１０とを有している。なお、凹部１０は、積層方向に対して貫通して形成されており、各単板コンデンサ素子Ｃ１〜Ｃ４によって大きさが異なる。
【００３３】
そして、図７に示すように、上記単板コンデンサ素子Ｃ１〜Ｃ４を、陽極部Ｐ１〜Ｐ４の突出方向が交互に反対になるように積層し、かつ各単板コンデンサ素子Ｃ１〜Ｃ４に形成された凹部１０が積層方向に延びる同一直線上に位置するように積層して積層体を作製する。また本実施例では、凹部１０の大きさが段階的に変化するように単板コンデンサ素子Ｃ１〜Ｃ４を積層している。具体的には、最下層に凹部１０の大きさが一番小さい単板コンデンサ素子Ｃ１を、その上に少し大きいサイズの凹部１０が形成された単板コンデンサ素子Ｃ２を、次いで更に大きいサイズの凹部１０が形成された単板コンデンサ素子Ｃ３を、最後に最も大きいサイズの凹部１０が形成された単板コンデンサ素子Ｃ４を重ねて積層している。
【００３４】
これを図８に示す拡大断面図に基いて説明すると、各単板コンデンサ素子Ｃ１〜Ｃ４は、アルミニウム箔１と、アルミニウム箔１の表面に形成された酸化皮膜層２と、酸化皮膜層２の表面に形成された固体電解質層３、カーボン層４、銀層５からなる陰極部Ｎとで構成され、各陰極部Ｎ１〜Ｎ４間は導電性ペースト６を介して接合されている。また、各単板コンデンサ素子Ｃ１〜Ｃ４の各陰極部Ｎ１〜Ｎ４側の側面に形成された凹部１０の大きさは、上記のように最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくなっているため、凹部１０が形成されている部分の各単板コンデンサ素子Ｃ１〜Ｃ４の幅ｗ１〜ｗ４は最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に狭くなっている。
【００３５】
本実施例では、各単板コンデンサ素子Ｃ１〜Ｃ４は、長さｌ＝４．５ｍｍ、幅ｘ＝４．５ｍｍ、厚さｄ＝０．２ｍｍとし、凹部１０の形状をそれぞれ正方形とした。この凹部１０の一辺の長さＤは、最下層の単板コンデンサ素子Ｃ１から順にＤ１＝０．２５ｍｍ、Ｄ２＝０．５０ｍｍ、Ｄ３＝０．７５ｍｍ、Ｄ４＝１．００ｍｍとなっている。また、凹部１０が形成されている部分の各単板コンデンサ素子Ｃ１〜Ｃ４の幅ｗは、ｗ１＝４．０ｍｍ、ｗ２＝３．５ｍｍ、ｗ３＝３．０ｍｍ、ｗ４＝２．５ｍｍとなっている。
【００３６】
このため、単板コンデンサ素子Ｃ１〜Ｃ４を中心ラインＡに対して対称に積層することにより、各単板コンデンサ素子Ｃ１〜Ｃ４の陰極部Ｎ１〜Ｎ４側の側面に対応する積層体の側面の一部分には階段状の段差部Ｓが生じる。
【００３７】
各単板コンデンサ素子Ｃ１〜Ｃ４の凹部１０内および段差部Ｓ上には追加の導電性被覆層９が形成されている。導電性被覆層９は、エアーディスペンサを接続したシリンジで矢印方向から銀の導電性ペーストを吐出・塗布し硬化させることによりに形成される。
【００３８】
この場合、積層体の側面に段差部Ｓが設けられていると、吐出された銀の導電性ペーストはこの段差部Ｓで一時的に滞留し、その間に９’に示すように各陰極部Ｎ１〜Ｎ４間の隙間部に深く入り込むことになる。従って、この隙間部の導電性が大幅に改善される。また、積層体側面自体へのペーストの付着性も、従来の面一の側面の場合のように流れ落ちてしまう恐れがなくなるのでより向上する。
【００３９】
また、通常この種の多端子構造の積層体では、陰極部の後端面（陽極部と反対側の端面）には上下の陽極部が突出しているので、この後端面に直接導電性被覆層を形成するのは困難であるが、本発明に係る積層型固体電解コンデンサでは、陰極部Ｎ１〜Ｎ４間の隙間に導電性ペーストが充分深く浸透するので、これが結果的に陰極部Ｎ１〜Ｎ４の後端面まで回り込むことになり、この部分にも従来の方式より多くの導電性被覆層９が形成される。以上の相乗効果によって、本発明に係る積層型固体電解コンデンサではＥＳＲの大幅な低減が達成できるのである。
【００４０】
図９に示すように、本発明に係る積層型固体電解コンデンサは、積層体の両側の陽極部Ｐ１、Ｐ３およびＰ２、Ｐ４に、それぞれ左右の陽極端子（陽極電位取り出し用端子板）ＰＬ、ＰＬ’を抵抗溶接等によって電気的に接続し、最下層の陰極部Ｎ１に導電性ペーストを介して陰極端子（陰極電位取り出し用端子板）ＮＬを接続した後、積層体全体を外装樹脂（エポキシ樹脂）１１で外装してなる。また、本発明に係る積層型固体電解コンデンサは、定格電圧２．５Ｖ、定格容量２２０μＦである。
【００４１】
［従来例］
従来例は図４、図５に示した３端子構造の４枚積層型固体電解コンデンサであって、各単板コンデンサ素子Ｃ１〜Ｃ４は、本実施例と同様に厚さｄ＝０．２ｍｍ、長さｌ＝４．５ｍｍとした。単板コンデンサ素子Ｃ１〜Ｃ４の幅ｘは、最下層の単板コンデンサ素子Ｃ１から順に、ｘ１＝４．５ｍｍ、ｘ２＝４．０ｍｍ、ｘ３＝３．５ｍｍ、ｘ４＝３．０ｍｍとした。そして、各単板コンデンサ素子Ｃ１〜Ｃ４の積層体の側面に本実施例と同様に導電性の銀ペーストを吐出・塗布して導電性被覆層８を形成し、各陽極部Ｐ１〜Ｐ４、および各陰極部Ｎ１〜Ｎ４をそれぞれの端子に接続した後、全体を本実施例と同一の外装樹脂１１で外装した完成品である。
【００４２】
［比較例］
比較例は図２、図３に示した３端子構造の４枚積層型固体電解コンデンサであって、各単板コンデンサ素子Ｃ１〜Ｃ４は、本実施例と同様に厚さｄ＝０．２ｍｍ、長さｌ＝４．５ｍｍとし、幅ｘは全てｘ＝４．５ｍｍとした。積層体側面には追加の導電性被覆層を形成することなく、各陽極部Ｐ１〜Ｐ４、および各陰極部Ｎ１〜Ｎ４をそれぞれの端子に接続した後、全体を実施例と同一の外装樹脂１１で外装した完成品である。
【００４３】
下記の表１は、上記実施例・従来例・比較例の積層型固体電解コンデンサをそれぞれ１００個作製し、これらについてそのＥＳＲ・静電容量の性能を実測し、各データの平均値を比較して示したものである。
【００４４】
【表１】
【００４５】
表１から判るように、従来例の積層型固体電解コンデンサは、同一定格の比較例の積層型固体電解コンデンサと比べるとＥＳＲを大幅に改善できるが静電容量が大きく減少してしまう。しかし、実施例の積層型固体電解コンデンサは、静電容量をほとんど減少させることなくＥＳＲを大幅に改善することができる。このＥＳＲの低減は、積層体の両側面の一部分に階段状の段差部Ｓを形成したことにより、導電性被覆層９を形成する際に、導電性ペーストの無駄な流れ落ちが阻止され、積層体の側面に導電性被覆層９が効果的に形成できるとともに、各陰極部Ｎ１〜Ｎ４間へ導電性ペーストが入り込みやすくなるため、陰極部Ｎ１〜Ｎ４相互間の接続抵抗が低減した効果によるものである。
【００４６】
また、静電容量の減少を抑えられたのは積層体の側面全てを階段状にするのではなく、導電性被覆層９を形成する一部分のみに段差部Ｓを形成したことにより、単板コンデンサ素子Ｃ１〜Ｃ４の陰極部Ｎ１〜Ｎ４の面積の減少を抑制できたことによるものである。
【００４７】
下記の表２は、上記実施例および従来例の単板コンデンサ素子Ｃ１〜Ｃ４の平面視における面積の比較と、上記実施例の単板コンデンサ素子Ｃ１〜Ｃ４の平面視における面積に対する凹部１０の平面視における面積の割合を示したものである。
【００４８】
【表２】
【００４９】
表２から判るように、従来例の積層型固体電解コンデンサは、実施例の積層型固体電解コンデンサと比べると、単板コンデンサ素子の面積が下層（Ｃ１）から上層（Ｃ４）に向かって大きく減少しているが、実施例の積層型固体電解コンデンサは、単板コンデンサ素子の面積がほとんど減少していない。これにより、実施例の積層型固体電解コンデンサは、静電容量の減少を抑えることが可能となる。また、実施例の積層型固体電解コンデンサを平面視した場合において、単板コンデンサ素子の面積に対する凹部の面積の割合は、最下層の単板コンデンサ素子Ｃ１で最も低く０．６％となり、最上層の単板コンデンサ素子Ｃ４で最も高く１１．０％となる。この割合が低いと凹部１０内に導電性ペーストを吐出・塗布して導電性被覆層８を形成するのが困難になり、陰極部Ｎ１〜Ｎ４間もしくは陰極部Ｎ１・陰極端子ＮＬ間に導電性ペーストが入り込みにくくなるため、ＥＳＲが高くなる。一方、この割合が高いと静電容量が減少してしまう。しかし、本実施例では０．６〜１１．０％の間で凹部１０を形成しているため、より確実に低ＥＳＲ化と静電容量の確保との両立を図ることが可能となる。
【００５０】
以上、本発明の好ましい実施例について説明してきたが、本発明はこれらの構成に限定されるものではない。
【００５１】
［変形例１］
例えば、上記実施例では凹部１０の形状は正方形であるが、これに限るものではなく、半円・三角など他の形状でも良く、積層した際に段差部Ｓを形成することができる形状であれば、同様の効果が得られる。図１０に、各単板コンデンサ素子Ｃ１〜Ｃ４に半円形状の凹部１２が形成されている積層型固体電解コンデンサの斜視図を示す。半円形状の凹部１２が形成されている点以外は、本実施例に係る積層型固体電解コンデンサと同じである。半円形状の凹部１２の大きさは実施例と同様に、最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくなっており、これにより段差部が形成されている。
【００５２】
［変形例２］
上記実施例では凹部１０が単板コンデンサ素子の両側面に存在するが片側でもよく、凹部の位置や個数なども実施例に限るものではなく、任意に設定することができる。図１１に、各単板コンデンサ素子Ｃ１〜Ｃ４の両側面に互いに対向する凹部１３が複数形成されている積層型固体電解コンデンサの斜視図を示す。この各単板コンデンサ素子Ｃ１〜Ｃ４にはそれぞれ計６個の凹部１３が形成されおり、一つ一つの凹部１３の大きさは、実施例の凹部１０より小さくなっている。また、凹部１３の大きさは、いずれも最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくなっており、これにより段差部が形成されている。
【００５３】
［変形例３］
上記実施例では３端子構造の積層型固体電解コンデンサを作製したが、２端子構造の積層型固体電解コンデンサでも同様の効果が得られる。図１２に、各単板コンデンサ素子の両側面に互いに対向する凹部１４が形成されている２端子構造の積層型固体電解コンデンサの斜視図を示す。凹部１４の大きさは、いずれも最下層の単板コンデンサ素子から最上層の単板コンデンサ素子に向かって段階的に大きくなっており、これにより段差部が形成されている。また、２端子構造の積層型固体電解コンデンサ場合は、陽極部Ｐと対向する側の端面に凹部を形成してもよいし、単板コンデンサの陰極部Ｎ側の隅部に凹部を形成してもよい。
【００５４】
［変形例４］
上記実施例では凹部１０の大きさは、最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくしたが、これに限るものではなく、例えば凹部の大きさを大小２種類として交互に積層してもよい。図１３に、凹部の大きさが大小交互になるように積層されている積層型固体電解コンデンサの断面図を示す。各単板コンデンサ素子Ｃ１〜Ｃ４の各陰極部Ｎ１〜Ｎ４側の側面に形成された各凹部の大きさは、単板コンデンサ素子Ｃ１、Ｃ３では小さく、単板コンデンサ素子Ｃ２、Ｃ４では大きくなっている。このため、単板コンデンサ素子Ｃ１〜Ｃ４を積層することにより、積層体の側面の一部分には階段上の段差部Ｓが生じる。階段状に形成された段差部Ｓには、エアーディスペンサを接続したシリンジで銀の導電性ペーストを吐出・塗布し硬化させることにより追加の導電性被覆層９が形成されている。この場合も、実施例と同様に、吐出された銀の導電性ペーストはこの段差部Ｓで一時的に滞留し、その間に９’に示すように各陰極部Ｎ１〜Ｎ４間の隙間部に深く入り込むことになる。従って、この隙間部の導電性が大幅に改善され、積層体側面自体へのペーストの付着性も向上する。
【００５５】
［変形例５］
上記実施例では、一方側に陽極部Ｐ、他方側に陰極部Ｎを有する単板コンデンサ素子を用い、さらに積層体の両側に陽極端子ＰＬ、ＰＬ’を、中央部に陰極端子ＮＬを各々設けたが、両端に陽極部、両端の陽極部の間に陰極部が形成された単板コンデンサ素子を用い、さらに、端子の形状は例えば図１４に示すように、２枚の陰極端子ＮＬ、ＮＬ’を設け、その両側にそれぞれ陽極端子ＰＬ，ＰＬ’が配置され、該陽極端子ＰＬ、ＰＬ’同士を、この端子と同じ材質の導電性部材からなる連結部１５で橋渡ししたものを用いてもよい。なお、導電性ペーストが連結部１５の側面および底面へ付着するのを防ぐために、連結部１５と陰極端子ＮＬ、ＮＬ’との隙間を覆うように、絶縁体１６が連結部１５および陰極端子ＮＬ、ＮＬ’の積層体側の面上に跨って配置されている。
【００５６】
また、上記実施例および上記変形例では、弁作用金属板１にアルミニウム（Ａｌ）を用いたが、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）等をシート状に形成した素子や、これらの金属粉をシート状に圧縮成形し焼結した素子を用いた場合も同様の効果が得られる。また、導電性被覆層９は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、カーボン等からなる導電性フィラーと、エポキシ系樹脂、アクリル系樹脂、ゴム系樹脂等からなるバインダ樹脂とを組み合わせたものなどが利用できる。また、陰極部Ｎとなる固体電解質層３には、ポリピロール、ポリアニリンなどの導電性高分子を用いてもよく、二酸化マンガン層でも同様の効果を得ることができる。
【００５７】
また、上記実施例では、一方側に陽極部Ｐ、他方側に陰極部Ｎを有する単板コンデンサ素子Ｃを用いたが、両端に陽極部、両端の陽極部の間に陰極部が形成された単板コンデンサ素子を用いても上記実施例と同等の効果を得ることができた。
【符号の説明】
【００５８】
１ 弁作用金属板
２ 酸化皮膜層
３ 固体電解質層
４ カーボン層
５ 銀層
６ 導電性ペースト
７、８、９ 導電性被覆層
１０、１２、１３、１４ 凹部
１１ 外装樹脂
１５ 連結部
１６ 絶縁体
Ｃ、Ｃ１〜Ｃ４ 単板コンデンサ素子
Ｐ、Ｐ１〜Ｐ４ 陽極部
Ｎ、Ｎ１〜Ｎ４ 陰極部
Ｋ カーボン層
Ｍ マスキング層
ｇ 陰極部間の隙間
Ｓ 段差部
【技術分野】
【０００１】
本発明は、単板コンデンサ素子を複数枚積層した積層体を備えた積層型固体電解コンデンサに関する。
【背景技術】
【０００２】
固体電解コンデンサは、アルミニウム、タンタル、ニオブなどの弁作用金属板またはその焼結体を陽極部とし、陽極部の表面に形成した酸化皮膜層を誘電体とし、さらに酸化皮膜層の表面に固体電解質層、カーボン層、銀層を順次形成してなる陰極部を構成している。この固体電解質層としては、一般的に二酸化マンガン、ＴＣＮＱ錯体、導電性高分子などが知られている。
【０００３】
近年、コンピュータ等に使用されるＣＰＵの低電圧化と高速化に伴い、固体電解コンデンサからＣＰＵに電荷を供給する際、固体電解コンデンサは高速な充放電を求められるようになり、低ＥＳＲ、ＥＳＬであることが必須条件となっている。
【０００４】
この低ＥＳＲ、ＥＳＬ化を実現するための一つの方法として、図１に示すような単板コンデンサ素子Ｃを複数枚積層した積層型固体電解コンデンサが広く使われている。この積層型固体電解コンデンサは、陽極部Ｐと、陰極部Ｎと、カーボン層Ｋと、陰極部Ｎ・陽極部Ｐ間を絶縁するためのマスキング層Ｍとを有する単板コンデンサ素子Ｃが複数枚積層され、各陽極部Ｐは互いに接合されて点線で示す陽極端子ＰＬに接続され、各陰極部Ｎは導電性ペーストＲを介して相互に接合され、その最下面が陰極端子ＮＬに接合され、これら積層体全体を外装樹脂でモールドして完成品となる。
【０００５】
尚、機能的には弁作用金属板（または弁作用金属粉末からなる焼結板）全体が陽極であるが、本明細書では説明の便宜上、一方側の弁作用金属板の露出部を陽極部Ｐと表示し、他方側の弁作用金属板表面に形成された固体電解質層・カーボン層・銀層の部分を陰極部Ｎと表示した。
【０００６】
この積層型固体電解コンデンサでは、図１に示すように陰極部Ｎには固体電解質層・カーボン層・銀層が形成されているため、陽極部Ｐより若干厚みが大きくなる。このため陽極部Ｐを抵抗溶接などで圧接接合した場合、陰極部Ｎの層間が若干広がり陰極部Ｎ相互間の導電性が劣化する。これを解決するために、通常この種の積層型固体電解コンデンサでは、積層体の陰極部Ｎの端面全体を銀などの導電性ペーストで追加的に導電性被覆層を形成し、各陰極部Ｎ間の接続抵抗を低減することが行なわれている（例えば、特許文献１参照）。この導電性ペーストによる追加の導電性被覆層を形成するために、図１のような積層体では、各単板コンデンサ素子Ｃを積層した後、その陽極部Ｐ・陰極部Ｎをそれぞれ陽極端子ＰＬ・陰極端子ＮＬに接合する前に、積層体の陽極部Ｐを上に向けて吊持して陰極部Ｎだけを銀などを溶解した導電性ペーストの浴槽内へ浸漬し、陰極部Ｎの周面全体に導電性ペーストを塗布する方法が採用されている。
【０００７】
この方法により、陰極部Ｎには導電性ペーストによる追加の導電性被覆層が形成され、同時に各陰極部Ｎ間へも導電性ペーストが浸透するので、全体として陰極部Ｎ相互間の導電性が大幅に改善されＥＳＲが低下する。この場合、勿論陽極部Ｐは陰極部Ｎと完全に絶縁する必要があるので、陽極部Ｐは導電性ペースト浴に浸漬させないことで、導電性ペーストが付着しないようにする。
【０００８】
また、この種の積層型固体電解コンデンサにおいて、より低ＥＳＲ、ＥＳＬ化を図るため各単板コンデンサ素子を積層する際、陽極部の突出方向が陰極部を中心として交互に反対になるように積層し、陽極電位を左右両側から取り出すようにした多端子構造の積層型固体電解コンデンサが開発され実用化されている（例えば、特許文献２参照）。
【０００９】
この多端子構造の積層型固体電解コンデンサでは、上記のように陽極電位を左右両側から取り出し、陰極電位を中央から取り出す３端子構造のものの他、単板コンデンサ素子の陽極部を、陰極部を中心に９０度ずつずらして積層した（陽極が前後左右四方に分岐する）５端子構造のものも知られている。このように多端子構造にすることにより、大容量化に対応して積層枚数が増加しても、磁界の打ち消し効果によりＥＳＲ・ＥＳＬ値の更なる改善が達成される。
【００１０】
しかしながら、この多端子構造の積層型固体電解コンデンサは、陽極部が左右両側にあるので、積層体周面の導電性被覆層を、上記のように導電性ペースト槽内へ陰極部だけを浸漬して陰極部周面だけに形成するのは困難である。従って、通常はこのような場合の導電性被覆層は、各陰極部の側面にエアーディスペンサを接続したシリンジで導電性ペーストを吹き付けて塗布するという方法が採用されている。
【００１１】
図２および図３は、３端子構造の積層型固体電解コンデンサの積層体を示したもので、図２は斜視図、図３は図２のＹ−Ｙ'線における拡大断面図である。図２の各単板コンデンサ素子Ｃ１〜Ｃ４において、Ｐ１〜Ｐ４は陽極部を、Ｎ１〜Ｎ４は陰極部を、Ｋはカーボン層を、Ｍは陰極部・陽極部間を絶縁するためのマスキング層を示す。また図３において、１は弁作用金属板を、２は酸化皮膜層を、３は固体電解質層を、４はカーボン層を、５は陰極電位取り出し用の銀層を示す。そして、６は各陰極部間を接合すると同時に電気的導通を確保するための導電性ペーストで、これらは各単板コンデンサ素子を製造する過程で各単板コンデンサ素子Ｃ１〜Ｃ４上に形成される。７は、各単板コンデンサ素子Ｃ１〜Ｃ４を積層した後、この積層体の側面に形成した導電性被覆層であって、導電性ペーストを吹き付けて形成される。
【００１２】
しかしながら本発明者の実験によれば、導電性被覆層７を形成するために、積層体の各陰極部Ｎ１〜Ｎ４側の側面に導電性ペーストを吹き付けた際、各陰極部Ｎ１〜Ｎ４間に導電性ペーストが浸透する前に積層体の側面から流れて落ちてしまうため、各陰極部Ｎ１〜Ｎ４間に導電性ペーストが入り込む量が不充分となり、各陰極部Ｎ１〜Ｎ４間の導電性の改善が充分達成できず、有効なＥＳＲの低減が期待できないことが判明した。即ち図３でも判るように、導電性ペーストは各陰極部Ｎ１〜Ｎ４間の隙間ｇにできるだけ多く入り込む方が望ましいが、７’のようにごく一部しか入り込んでいないことが多い。そのために工数をかけて導電性被覆層７を追加形成しても、上記のように期待した効果が得られないわけである。
【００１３】
本発明者はさらに実験を進めた結果、図４および図５に示すように、各単板コンデンサ素子Ｃ１〜Ｃ４の陰極部Ｎ１〜Ｎ４の横幅ｘ１〜ｘ４を、上に積層される素子ほど狭くなるように構成し、積層体の側面を階段状に形成し、導電性ペーストを、８’のように各陰極部Ｎ１〜Ｎ４間の隙間ｇに多く入り込ませることでＥＳＲの低減を実現することが出来た（例えば、特許文献３参照）。しかし、この方法では単板コンデンサ素子の陰極部の面積が減少してしまうためコンデンサの静電容量が減少してしまうという問題があった。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−２８１５１５号公報
【特許文献２】特開２００７−１１６０６４号公報
【特許文献３】特願２００８−０１７７３１
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は上記の事情をもとに考え出されたものであって、積層型固体電解コンデンサにおいて、積層された単板コンデンサ素子の陰極部間の導電性をより向上させるとともに、静電容量を大幅に下げることなく、ＥＳＲの更なる低減を可能とする新規な構造の積層型固体電解コンデンサを提供することをその主たる課題とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために本発明では次の技術的手段を採用している。
【００１７】
本発明に係る積層型固体電解コンデンサは、一方側に陽極部、他方側に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、前記凹部の大きさを連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、前記段差部および前記陰極部間に形成された導電性被覆層と、を含むこと特徴とする。
【００１８】
この構成によれば、本発明に係る積層型固体電解コンデンサは、凹部の大きさを互いに異ならしめることにより積層体の側面の一部に段差部を形成しているため、陰極部の面積の減少を抑えるとともに、導電性被覆層を形成するための導電性ペーストの無駄な流れ落ちを阻止し、積層された単板コンデンサ素子の陰極部間へ導電性ペーストを入り込みやすくする。このため、陰極部間の接続抵抗が低減し、静電容量を下げることなく、低ＥＳＲ化が可能になる。
【００１９】
さらに本発明は、上記構成において、前記単板コンデンサ素子は、前記陽極部の突出方向が交互に反対になるように複数枚積層されており、前記凹部は、前記陰極部側の側面のうち前記陽極部の突出方向と平行な側面に形成されていることを特徴とする。
【００２０】
この構成によれば、導電性被覆層を形成するのが困難な３端子構造の積層型固体電解コンデンサであっても、容易に追加の導電性被覆層を形成することができる。このため、陰極部間の接続抵抗が低減し、静電容量を下げることなく、低ＥＳＲ化が可能になる。
【００２１】
また本発明に係る積層型固体電解コンデンサは、両端に陽極部、前記両端の陽極部の間に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、前記積層体の両端から突出した前記陽極部に電気的に各々接続された一方側陽極端子と他方側陽極端子と、前記一方側陽極端子と前記他方側陽極端子とを電気的に接続する連結部と、前記複数のコンデンサ素子の陰極部からなる陰極体に電気的に接続され、前記連結部と離間して配置された陰極端子と、前記連結部と前記陰極端子との隙間を覆うように、前記連結部および前記陰極端子の前記積層体側の面上に跨って配置された絶縁体とを含み、さらに前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、前記凹部の大きさを、連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、前記段差部および前記陰極部間に形成された導電性被覆層と、を含むことを特徴とする。
【００２２】
さらに本発明は、上記構成において、前記凹部は、前記単板コンデンサ素子を積層した際に、積層方向に延びる同一直線上に位置するように形成されており、下層の前記単板コンデンサ素子から上層の前記単板コンデンサ素子に向かって段階的に大きくなっていることを特徴とする。
【００２３】
この構成によれば、導電性ペーストの吹き付け方向等を大きく変える必要がなく、容易に導電性被覆層を形成することが可能になる。
【００２４】
さらに本発明は、上記構成において、前記凹部は、前記単板コンデンサ素子の前記陰極部側の側面の互いに対向する位置に少なくとも一組形成されていることを特徴とする。
【００２５】
この構成によれば、単板コンデンサ素子の陰極部間へ導電性ペーストが入り込みやすくなり、単板コンデンサ素子の陰極部間の導電性をより向上させることが可能になる。
【００２６】
さらに本発明は、上記構成を平面視した場合において、前記凹部の面積の割合は、前記単板コンデンサ素子の面積に対し、０．６〜１１．０％の範囲内となるように形成されていることを特徴とする。
【００２７】
この構成によれば、単板コンデンサ素子の面積に対する凹部の面積の割合の下限が０．６％であるため、凹部内に導電性ペーストを吐出・塗布しやすくなり、陰極部間もしくは陰極部・陰極端子間に導電性ペーストが入り込みやすくなるため、低ＥＳＲ化が可能になる。一方、この割合の上限が１１．０％であるため陰極部の面積の減少にともなう静電容量の減少をより確実に抑えることが可能になる。
【発明の効果】
【００２８】
本発明の積層型固体電解コンデンサによれば、積層された単板コンデンサ素子の陰極部間へ導電性ペーストが入り込みやすくなるため、陰極部間の接続抵抗が低減し、静電容量を下げることなく、低ＥＳＲ化を実現することができる。
【図面の簡単な説明】
【００２９】
【図１】従来の積層型固体電解コンデンサを示す斜視図である。
【図２】従来（比較例）の３端子構造の積層型固体電解コンデンサの積層体を示す斜視図である。
【図３】図２のＹ−Ｙ'線における拡大断面図である。
【図４】従来（従来例）の３端子構造の積層型固体電解コンデンサの積層体を示す斜視図である。
【図５】図４のＹ−Ｙ'線における拡大断面図である。
【図６】本発明の実施例に係る単板コンデンサ素子を示す平面図である。
【図７】本発明の実施例に係る積層体を示す斜視図である。
【図８】図７のＹ−Ｙ’線における拡大断面図である。
【図９】本発明の実施例に係る積層型固体電解コンデンサを示す斜視図である。
【図１０】本発明の変形例１に係る積層型固体電解コンデンサを示す斜視図である。
【図１１】本発明の変形例２に係る積層型固体電解コンデンサを示す斜視図である。
【図１２】本発明の変形例３に係る積層型固体電解コンデンサを示す斜視図である。
【図１３】本発明の変形例４に係る積層型固体電解コンデンサを示す拡大断面図である。
【図１４】本発明の変形例５に係る積層型固体電解コンデンサの端子形状を示す平面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の好ましい実施形態について、図面を参照して説明する。
【００３１】
［実施例］
図６〜図９は、本発明に係る３端子構造の４枚積層型固体電解コンデンサの構造説明図で、図６は単板コンデンサ素子を示す平面図、図７は積層体だけの部分を示す斜視図、図８は図７のＹ−Ｙ’線における断面図で陰極部構造の詳細を説明するため拡大表示してある。図９はこの積層体の各電極をそれぞれの端子板（リードフレーム）に接合し外装樹脂で外装した積層型固体電解コンデンサを示す斜視図である。図６〜図９において、各単板コンデンサ素子の被膜層の性質は従来例の積層型固体電解コンデンサと変わらないので、各層は同一の符号で説明する。
【００３２】
図６に示すように、本発明に係る単板コンデンサ素子Ｃは、エッチング処理を施した弁作用金属（本実施例ではアルミニウム箔）の一方側に設けられた陽極部Ｐと、他方側に設けられた陰極部Ｎと、カーボン層Ｋと、陰極部Ｎ・陽極部Ｐ間を絶縁するためのマスキング層Ｍと、陰極部Ｎ側の側面のうち陽極部Ｐの突出方向と平行な側面に互いに対向するように設けられた凹部１０とを有している。なお、凹部１０は、積層方向に対して貫通して形成されており、各単板コンデンサ素子Ｃ１〜Ｃ４によって大きさが異なる。
【００３３】
そして、図７に示すように、上記単板コンデンサ素子Ｃ１〜Ｃ４を、陽極部Ｐ１〜Ｐ４の突出方向が交互に反対になるように積層し、かつ各単板コンデンサ素子Ｃ１〜Ｃ４に形成された凹部１０が積層方向に延びる同一直線上に位置するように積層して積層体を作製する。また本実施例では、凹部１０の大きさが段階的に変化するように単板コンデンサ素子Ｃ１〜Ｃ４を積層している。具体的には、最下層に凹部１０の大きさが一番小さい単板コンデンサ素子Ｃ１を、その上に少し大きいサイズの凹部１０が形成された単板コンデンサ素子Ｃ２を、次いで更に大きいサイズの凹部１０が形成された単板コンデンサ素子Ｃ３を、最後に最も大きいサイズの凹部１０が形成された単板コンデンサ素子Ｃ４を重ねて積層している。
【００３４】
これを図８に示す拡大断面図に基いて説明すると、各単板コンデンサ素子Ｃ１〜Ｃ４は、アルミニウム箔１と、アルミニウム箔１の表面に形成された酸化皮膜層２と、酸化皮膜層２の表面に形成された固体電解質層３、カーボン層４、銀層５からなる陰極部Ｎとで構成され、各陰極部Ｎ１〜Ｎ４間は導電性ペースト６を介して接合されている。また、各単板コンデンサ素子Ｃ１〜Ｃ４の各陰極部Ｎ１〜Ｎ４側の側面に形成された凹部１０の大きさは、上記のように最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくなっているため、凹部１０が形成されている部分の各単板コンデンサ素子Ｃ１〜Ｃ４の幅ｗ１〜ｗ４は最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に狭くなっている。
【００３５】
本実施例では、各単板コンデンサ素子Ｃ１〜Ｃ４は、長さｌ＝４．５ｍｍ、幅ｘ＝４．５ｍｍ、厚さｄ＝０．２ｍｍとし、凹部１０の形状をそれぞれ正方形とした。この凹部１０の一辺の長さＤは、最下層の単板コンデンサ素子Ｃ１から順にＤ１＝０．２５ｍｍ、Ｄ２＝０．５０ｍｍ、Ｄ３＝０．７５ｍｍ、Ｄ４＝１．００ｍｍとなっている。また、凹部１０が形成されている部分の各単板コンデンサ素子Ｃ１〜Ｃ４の幅ｗは、ｗ１＝４．０ｍｍ、ｗ２＝３．５ｍｍ、ｗ３＝３．０ｍｍ、ｗ４＝２．５ｍｍとなっている。
【００３６】
このため、単板コンデンサ素子Ｃ１〜Ｃ４を中心ラインＡに対して対称に積層することにより、各単板コンデンサ素子Ｃ１〜Ｃ４の陰極部Ｎ１〜Ｎ４側の側面に対応する積層体の側面の一部分には階段状の段差部Ｓが生じる。
【００３７】
各単板コンデンサ素子Ｃ１〜Ｃ４の凹部１０内および段差部Ｓ上には追加の導電性被覆層９が形成されている。導電性被覆層９は、エアーディスペンサを接続したシリンジで矢印方向から銀の導電性ペーストを吐出・塗布し硬化させることによりに形成される。
【００３８】
この場合、積層体の側面に段差部Ｓが設けられていると、吐出された銀の導電性ペーストはこの段差部Ｓで一時的に滞留し、その間に９’に示すように各陰極部Ｎ１〜Ｎ４間の隙間部に深く入り込むことになる。従って、この隙間部の導電性が大幅に改善される。また、積層体側面自体へのペーストの付着性も、従来の面一の側面の場合のように流れ落ちてしまう恐れがなくなるのでより向上する。
【００３９】
また、通常この種の多端子構造の積層体では、陰極部の後端面（陽極部と反対側の端面）には上下の陽極部が突出しているので、この後端面に直接導電性被覆層を形成するのは困難であるが、本発明に係る積層型固体電解コンデンサでは、陰極部Ｎ１〜Ｎ４間の隙間に導電性ペーストが充分深く浸透するので、これが結果的に陰極部Ｎ１〜Ｎ４の後端面まで回り込むことになり、この部分にも従来の方式より多くの導電性被覆層９が形成される。以上の相乗効果によって、本発明に係る積層型固体電解コンデンサではＥＳＲの大幅な低減が達成できるのである。
【００４０】
図９に示すように、本発明に係る積層型固体電解コンデンサは、積層体の両側の陽極部Ｐ１、Ｐ３およびＰ２、Ｐ４に、それぞれ左右の陽極端子（陽極電位取り出し用端子板）ＰＬ、ＰＬ’を抵抗溶接等によって電気的に接続し、最下層の陰極部Ｎ１に導電性ペーストを介して陰極端子（陰極電位取り出し用端子板）ＮＬを接続した後、積層体全体を外装樹脂（エポキシ樹脂）１１で外装してなる。また、本発明に係る積層型固体電解コンデンサは、定格電圧２．５Ｖ、定格容量２２０μＦである。
【００４１】
［従来例］
従来例は図４、図５に示した３端子構造の４枚積層型固体電解コンデンサであって、各単板コンデンサ素子Ｃ１〜Ｃ４は、本実施例と同様に厚さｄ＝０．２ｍｍ、長さｌ＝４．５ｍｍとした。単板コンデンサ素子Ｃ１〜Ｃ４の幅ｘは、最下層の単板コンデンサ素子Ｃ１から順に、ｘ１＝４．５ｍｍ、ｘ２＝４．０ｍｍ、ｘ３＝３．５ｍｍ、ｘ４＝３．０ｍｍとした。そして、各単板コンデンサ素子Ｃ１〜Ｃ４の積層体の側面に本実施例と同様に導電性の銀ペーストを吐出・塗布して導電性被覆層８を形成し、各陽極部Ｐ１〜Ｐ４、および各陰極部Ｎ１〜Ｎ４をそれぞれの端子に接続した後、全体を本実施例と同一の外装樹脂１１で外装した完成品である。
【００４２】
［比較例］
比較例は図２、図３に示した３端子構造の４枚積層型固体電解コンデンサであって、各単板コンデンサ素子Ｃ１〜Ｃ４は、本実施例と同様に厚さｄ＝０．２ｍｍ、長さｌ＝４．５ｍｍとし、幅ｘは全てｘ＝４．５ｍｍとした。積層体側面には追加の導電性被覆層を形成することなく、各陽極部Ｐ１〜Ｐ４、および各陰極部Ｎ１〜Ｎ４をそれぞれの端子に接続した後、全体を実施例と同一の外装樹脂１１で外装した完成品である。
【００４３】
下記の表１は、上記実施例・従来例・比較例の積層型固体電解コンデンサをそれぞれ１００個作製し、これらについてそのＥＳＲ・静電容量の性能を実測し、各データの平均値を比較して示したものである。
【００４４】
【表１】
【００４５】
表１から判るように、従来例の積層型固体電解コンデンサは、同一定格の比較例の積層型固体電解コンデンサと比べるとＥＳＲを大幅に改善できるが静電容量が大きく減少してしまう。しかし、実施例の積層型固体電解コンデンサは、静電容量をほとんど減少させることなくＥＳＲを大幅に改善することができる。このＥＳＲの低減は、積層体の両側面の一部分に階段状の段差部Ｓを形成したことにより、導電性被覆層９を形成する際に、導電性ペーストの無駄な流れ落ちが阻止され、積層体の側面に導電性被覆層９が効果的に形成できるとともに、各陰極部Ｎ１〜Ｎ４間へ導電性ペーストが入り込みやすくなるため、陰極部Ｎ１〜Ｎ４相互間の接続抵抗が低減した効果によるものである。
【００４６】
また、静電容量の減少を抑えられたのは積層体の側面全てを階段状にするのではなく、導電性被覆層９を形成する一部分のみに段差部Ｓを形成したことにより、単板コンデンサ素子Ｃ１〜Ｃ４の陰極部Ｎ１〜Ｎ４の面積の減少を抑制できたことによるものである。
【００４７】
下記の表２は、上記実施例および従来例の単板コンデンサ素子Ｃ１〜Ｃ４の平面視における面積の比較と、上記実施例の単板コンデンサ素子Ｃ１〜Ｃ４の平面視における面積に対する凹部１０の平面視における面積の割合を示したものである。
【００４８】
【表２】
【００４９】
表２から判るように、従来例の積層型固体電解コンデンサは、実施例の積層型固体電解コンデンサと比べると、単板コンデンサ素子の面積が下層（Ｃ１）から上層（Ｃ４）に向かって大きく減少しているが、実施例の積層型固体電解コンデンサは、単板コンデンサ素子の面積がほとんど減少していない。これにより、実施例の積層型固体電解コンデンサは、静電容量の減少を抑えることが可能となる。また、実施例の積層型固体電解コンデンサを平面視した場合において、単板コンデンサ素子の面積に対する凹部の面積の割合は、最下層の単板コンデンサ素子Ｃ１で最も低く０．６％となり、最上層の単板コンデンサ素子Ｃ４で最も高く１１．０％となる。この割合が低いと凹部１０内に導電性ペーストを吐出・塗布して導電性被覆層８を形成するのが困難になり、陰極部Ｎ１〜Ｎ４間もしくは陰極部Ｎ１・陰極端子ＮＬ間に導電性ペーストが入り込みにくくなるため、ＥＳＲが高くなる。一方、この割合が高いと静電容量が減少してしまう。しかし、本実施例では０．６〜１１．０％の間で凹部１０を形成しているため、より確実に低ＥＳＲ化と静電容量の確保との両立を図ることが可能となる。
【００５０】
以上、本発明の好ましい実施例について説明してきたが、本発明はこれらの構成に限定されるものではない。
【００５１】
［変形例１］
例えば、上記実施例では凹部１０の形状は正方形であるが、これに限るものではなく、半円・三角など他の形状でも良く、積層した際に段差部Ｓを形成することができる形状であれば、同様の効果が得られる。図１０に、各単板コンデンサ素子Ｃ１〜Ｃ４に半円形状の凹部１２が形成されている積層型固体電解コンデンサの斜視図を示す。半円形状の凹部１２が形成されている点以外は、本実施例に係る積層型固体電解コンデンサと同じである。半円形状の凹部１２の大きさは実施例と同様に、最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくなっており、これにより段差部が形成されている。
【００５２】
［変形例２］
上記実施例では凹部１０が単板コンデンサ素子の両側面に存在するが片側でもよく、凹部の位置や個数なども実施例に限るものではなく、任意に設定することができる。図１１に、各単板コンデンサ素子Ｃ１〜Ｃ４の両側面に互いに対向する凹部１３が複数形成されている積層型固体電解コンデンサの斜視図を示す。この各単板コンデンサ素子Ｃ１〜Ｃ４にはそれぞれ計６個の凹部１３が形成されおり、一つ一つの凹部１３の大きさは、実施例の凹部１０より小さくなっている。また、凹部１３の大きさは、いずれも最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくなっており、これにより段差部が形成されている。
【００５３】
［変形例３］
上記実施例では３端子構造の積層型固体電解コンデンサを作製したが、２端子構造の積層型固体電解コンデンサでも同様の効果が得られる。図１２に、各単板コンデンサ素子の両側面に互いに対向する凹部１４が形成されている２端子構造の積層型固体電解コンデンサの斜視図を示す。凹部１４の大きさは、いずれも最下層の単板コンデンサ素子から最上層の単板コンデンサ素子に向かって段階的に大きくなっており、これにより段差部が形成されている。また、２端子構造の積層型固体電解コンデンサ場合は、陽極部Ｐと対向する側の端面に凹部を形成してもよいし、単板コンデンサの陰極部Ｎ側の隅部に凹部を形成してもよい。
【００５４】
［変形例４］
上記実施例では凹部１０の大きさは、最下層の単板コンデンサ素子Ｃ１から最上層の単板コンデンサ素子Ｃ４に向かって段階的に大きくしたが、これに限るものではなく、例えば凹部の大きさを大小２種類として交互に積層してもよい。図１３に、凹部の大きさが大小交互になるように積層されている積層型固体電解コンデンサの断面図を示す。各単板コンデンサ素子Ｃ１〜Ｃ４の各陰極部Ｎ１〜Ｎ４側の側面に形成された各凹部の大きさは、単板コンデンサ素子Ｃ１、Ｃ３では小さく、単板コンデンサ素子Ｃ２、Ｃ４では大きくなっている。このため、単板コンデンサ素子Ｃ１〜Ｃ４を積層することにより、積層体の側面の一部分には階段上の段差部Ｓが生じる。階段状に形成された段差部Ｓには、エアーディスペンサを接続したシリンジで銀の導電性ペーストを吐出・塗布し硬化させることにより追加の導電性被覆層９が形成されている。この場合も、実施例と同様に、吐出された銀の導電性ペーストはこの段差部Ｓで一時的に滞留し、その間に９’に示すように各陰極部Ｎ１〜Ｎ４間の隙間部に深く入り込むことになる。従って、この隙間部の導電性が大幅に改善され、積層体側面自体へのペーストの付着性も向上する。
【００５５】
［変形例５］
上記実施例では、一方側に陽極部Ｐ、他方側に陰極部Ｎを有する単板コンデンサ素子を用い、さらに積層体の両側に陽極端子ＰＬ、ＰＬ’を、中央部に陰極端子ＮＬを各々設けたが、両端に陽極部、両端の陽極部の間に陰極部が形成された単板コンデンサ素子を用い、さらに、端子の形状は例えば図１４に示すように、２枚の陰極端子ＮＬ、ＮＬ’を設け、その両側にそれぞれ陽極端子ＰＬ，ＰＬ’が配置され、該陽極端子ＰＬ、ＰＬ’同士を、この端子と同じ材質の導電性部材からなる連結部１５で橋渡ししたものを用いてもよい。なお、導電性ペーストが連結部１５の側面および底面へ付着するのを防ぐために、連結部１５と陰極端子ＮＬ、ＮＬ’との隙間を覆うように、絶縁体１６が連結部１５および陰極端子ＮＬ、ＮＬ’の積層体側の面上に跨って配置されている。
【００５６】
また、上記実施例および上記変形例では、弁作用金属板１にアルミニウム（Ａｌ）を用いたが、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）等をシート状に形成した素子や、これらの金属粉をシート状に圧縮成形し焼結した素子を用いた場合も同様の効果が得られる。また、導電性被覆層９は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、カーボン等からなる導電性フィラーと、エポキシ系樹脂、アクリル系樹脂、ゴム系樹脂等からなるバインダ樹脂とを組み合わせたものなどが利用できる。また、陰極部Ｎとなる固体電解質層３には、ポリピロール、ポリアニリンなどの導電性高分子を用いてもよく、二酸化マンガン層でも同様の効果を得ることができる。
【００５７】
また、上記実施例では、一方側に陽極部Ｐ、他方側に陰極部Ｎを有する単板コンデンサ素子Ｃを用いたが、両端に陽極部、両端の陽極部の間に陰極部が形成された単板コンデンサ素子を用いても上記実施例と同等の効果を得ることができた。
【符号の説明】
【００５８】
１ 弁作用金属板
２ 酸化皮膜層
３ 固体電解質層
４ カーボン層
５ 銀層
６ 導電性ペースト
７、８、９ 導電性被覆層
１０、１２、１３、１４ 凹部
１１ 外装樹脂
１５ 連結部
１６ 絶縁体
Ｃ、Ｃ１〜Ｃ４ 単板コンデンサ素子
Ｐ、Ｐ１〜Ｐ４ 陽極部
Ｎ、Ｎ１〜Ｎ４ 陰極部
Ｋ カーボン層
Ｍ マスキング層
ｇ 陰極部間の隙間
Ｓ 段差部
【特許請求の範囲】
【請求項１】
一方側に陽極部、他方側に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、
前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、
前記凹部の大きさを、連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、
前記段差部および前記陰極部間に形成された導電性被覆層と、
を含むことを特徴とする積層型固体電解コンデンサ。
【請求項２】
前記単板コンデンサ素子は、前記陽極部の突出方向が交互に反対になるように複数枚積層されており、
前記凹部は、前記陰極部側の側面のうち前記陽極部の突出方向と平行な側面に形成されていることを特徴とする請求項１に記載の積層型固体電解コンデンサ。
【請求項３】
両端に陽極部、前記両端の陽極部の間に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、
前記積層体の両側から突出した前記陽極部に電気的に各々接続された一方側陽極端子と、
他方側陽極端子と、
前記一方側陽極端子と前記他方側陽極端子とを電気的に接続する連結部と、
前記複数のコンデンサ素子の陰極部からなる陰極体に電気的に接続され、前記連結部と離間して配置された陰極端子と、
前記連結部と前記陰極端子との隙間を覆うように、前記連結部および前記陰極端子の前記積層体側の面上に跨って配置された絶縁体とを含み、さらに
前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、
前記凹部の大きさを、連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、
前記段差部および前記陰極部間に形成された導電性被覆層と、
を含むことを特徴とする積層型固体電解コンデンサ。
【請求項４】
前記凹部は、前記単板コンデンサ素子を積層した際に、積層方向に延びる同一直線上に位置するように形成されており、下層の前記単板コンデンサ素子から上層の前記単板コンデンサ素子に向かって段階的に大きくなっていることを特徴とする請求項１ないし３のいずれかに記載の積層型固体電解コンデンサ。
【請求項５】
前記凹部は、前記単板コンデンサ素子の前記陰極部側の側面の互いに対向する位置に少なくとも一組形成されていることを特徴とする請求項１ないし４のいずれかに記載の積層型固体電解コンデンサ。
【請求項６】
前記凹部は、前記単板コンデンサ素子の平面視における面積に対する前記凹部の平面視における面積の割合が０．６〜１１．０％の範囲内となるように形成されていることを特徴とする請求項１ないし５のいずれかに記載の積層型固体電解コンデンサ。
【請求項１】
一方側に陽極部、他方側に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、
前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、
前記凹部の大きさを、連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、
前記段差部および前記陰極部間に形成された導電性被覆層と、
を含むことを特徴とする積層型固体電解コンデンサ。
【請求項２】
前記単板コンデンサ素子は、前記陽極部の突出方向が交互に反対になるように複数枚積層されており、
前記凹部は、前記陰極部側の側面のうち前記陽極部の突出方向と平行な側面に形成されていることを特徴とする請求項１に記載の積層型固体電解コンデンサ。
【請求項３】
両端に陽極部、前記両端の陽極部の間に陰極部が形成された単板コンデンサ素子を複数枚積層してなる積層体を備えた積層型固体電解コンデンサであって、
前記積層体の両側から突出した前記陽極部に電気的に各々接続された一方側陽極端子と、
他方側陽極端子と、
前記一方側陽極端子と前記他方側陽極端子とを電気的に接続する連結部と、
前記複数のコンデンサ素子の陰極部からなる陰極体に電気的に接続され、前記連結部と離間して配置された陰極端子と、
前記連結部と前記陰極端子との隙間を覆うように、前記連結部および前記陰極端子の前記積層体側の面上に跨って配置された絶縁体とを含み、さらに
前記単板コンデンサ素子の前記陰極部側の側面に形成された積層方向に貫通する凹部と、
前記凹部の大きさを、連続して積層される２枚以上の前記単板コンデンサ素子で互いに異ならしめることにより、前記積層体の側面の一部に形成された段差部と、
前記段差部および前記陰極部間に形成された導電性被覆層と、
を含むことを特徴とする積層型固体電解コンデンサ。
【請求項４】
前記凹部は、前記単板コンデンサ素子を積層した際に、積層方向に延びる同一直線上に位置するように形成されており、下層の前記単板コンデンサ素子から上層の前記単板コンデンサ素子に向かって段階的に大きくなっていることを特徴とする請求項１ないし３のいずれかに記載の積層型固体電解コンデンサ。
【請求項５】
前記凹部は、前記単板コンデンサ素子の前記陰極部側の側面の互いに対向する位置に少なくとも一組形成されていることを特徴とする請求項１ないし４のいずれかに記載の積層型固体電解コンデンサ。
【請求項６】
前記凹部は、前記単板コンデンサ素子の平面視における面積に対する前記凹部の平面視における面積の割合が０．６〜１１．０％の範囲内となるように形成されていることを特徴とする請求項１ないし５のいずれかに記載の積層型固体電解コンデンサ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−３５０５７（Ｐ２０１１−３５０５７Ａ）
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願番号】特願２００９−１７７８６１（Ｐ２００９−１７７８６１）
【出願日】平成２１年７月３０日（２００９．７．３０）
【出願人】（０００００４６０６）ニチコン株式会社 (656)
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願日】平成２１年７月３０日（２００９．７．３０）
【出願人】（０００００４６０６）ニチコン株式会社 (656)
[ Back to top ]