究極の磁気ランダムアクセスメモリベース３値ＣＡＭ
【課題】 究極の磁気ランダムアクセスメモリベース３値ＣＡＭを提供する。
【解決手段】 本発明は、第１および第２の磁気トンネル接合部であって、それらのいずれの側にそれぞれ延伸する第１および第２のストラップにそれぞれ接続された第１および第２の磁気トンネル接合部と、第１および第２のストラップの一端部にそれぞれ接続された第１および第２の選択トランジスタと、第１および第２の電流線と、第１および第２の磁気トンネル接合部を、第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線と、を含む磁気ランダムアクセスメモリベース３値連想メモリセルに関する。本明細書で開示されるセルは、サイズがより小さく、高セル密度アレイを有するメモリ装置において有利に用いることができる。
【解決手段】 本発明は、第１および第２の磁気トンネル接合部であって、それらのいずれの側にそれぞれ延伸する第１および第２のストラップにそれぞれ接続された第１および第２の磁気トンネル接合部と、第１および第２のストラップの一端部にそれぞれ接続された第１および第２の選択トランジスタと、第１および第２の電流線と、第１および第２の磁気トンネル接合部を、第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線と、を含む磁気ランダムアクセスメモリベース３値連想メモリセルに関する。本明細書で開示されるセルは、サイズがより小さく、高セル密度アレイを有するメモリ装置において有利に用いることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリに関し、特に、限定するわけではないが、磁気トンネル接合部を含む磁気ランダムアクセスメモリＭＲＡＭベース３値連想メモリに関する。
【背景技術】
【０００２】
連想メモリ（ＣＡＭ）は、ランダムアクセスメモリ（ＲＡＭ）技術の所産である。ワードのアドレスに基づいてワードにアクセスするＲＡＭと異なり、ＣＡＭは、ワードの内容に基づいてワードにアクセスする。ＣＡＭは、従来のＲＡＭと同様の方法でデータを記憶する。しかしながら、ＣＡＭを「読み出す」ことには、一致すべき入力データを提供し、次に、一致するものを求めてＣＡＭを検索し、一致するもののアドレスを出力できるようにすることが含まれる。ＣＡＭは、次のように設計される。すなわち、ユーザが、データワードを供給し、ＣＡＭが、そのメモリ全体を１クロックサイクルで検索して、そのどこかにそのデータワードが記憶されているかどうかを確かめるように設計される。データワードが見つかった場合には、ＣＡＭは、そのワードが見つかった１つまたは複数の記憶アドレスのリストを返す。ＣＡＭは、装置の起動時にプリロードでき、かつ装置の動作中に再書き込みすることができる。
【０００３】
メモリ全体を素早く検索するために、ＣＡＭは、各メモリ行ごとに別個の一致論理を用いる。検索キーがユーザによって提示されると、検索キーの各ビットは、列における全ての一致論理セルに対して同時に可視化される。次に、一致論理セルの各行が、提供された検索キーと連想されたメモリ行における記憶されたキーとの間でビットごとの比較を実行する。比較結果は、２進値にされて（例えば、一致には１、不一致には０）、プライオリティエンコーダに供給され、このエンコーダが、最終的に検索結果を生成する。全てのメモリ行に対する比較が並列に実行されるので、ＣＡＭは、広帯域幅で一定時間の検索性能を達成する。
【０００４】
ＣＡＭおよび特に３値ＣＡＭ（ＴＣＡＭ）は、主にネットワーク装置で用いられる。これらのＣＡＭおよびＴＣＡＭは、通常のメモリのように読み出しおよび書き込みを提供するが、さらにメモリ全体においてあらゆる一致データのインデックスを見つける検索をサポートする。特にＴＣＡＭには、１および０の両方に一致するワイルドカードビットを含むことができる。これらのワイルドカードは、メモリの両方のアクセス動作に使用でき（検索のいくつかのビットが「ｄｏｎ’ｔ ｃａｒｅ」値を有することを示す）、またはデータ自体と共に記憶することができる（データのいくつかのビットは、一致を決定するために用いるべきではないことを示す）。マスクビットがアクティブである（例えば、論理０値にセットされる）場合には、３値ＣＡＭセルは、「ｄｏｎ’ｔ ｃａｒｅ」またはＸ値を記憶しているように扱われるが、これは、アクティブにマスクされた３値ＣＡＭセル上で実行される全ての比較演算が、結果としてセルの一致状態をもたらすことを意味する。したがって、論理０データビットが、アクティブマスクビットおよび論理１データビットを記憶している３値ＣＡＭセルに適用された場合には、比較演算は、セルの一致状態を示す。セルの一致状態はまた、論理１データビットが、アクティブマスクビットおよび論理０データビットを記憶している３値ＣＡＭセルに適用された場合にも示される。したがって、ＴＣＡＭは、部分マッチングを実行することができる。ＴＣＡＭによって提供される完全並列検索によって、ルーティングテーブル検索のような多数の複雑な演算の実行が容易にされる。ＴＣＡＭがメモリ内のあらゆる位置を一度で検索するので、ＴＣＡＭにおける要素の順序付けは、それほど重要ではなく、大きなインデックス構造は、多くの場合に完全に回避することができる。この並列検索は、（ＩＰ検索のような）いくつかのアプリケーションの要件を直接実行し、より多くの検索方式の構成要素としての役割を果たすことができる。ＴＣＡＭはまた、パケット分類、アクセスリスト制御、侵入検出用のパターンマッチングなどの他の高速ネットワークアプリケーションにおいて用いられる。ＴＣＡＭはまた、コプロセッサとしてネットワークプロセッサと共に用いられて、パケット分類およびルーティング検索などのいくつかのアプリケーションにおいてネットワークプロセッサを補足する。
【０００５】
スタティックランダムアクセスメモリ（ＳＲＡＭ）ＴＣＡＭセルの典型的な実装は、１０〜１２のトランジスタを組み合わせた、２つのＳＲＡＭを含む３値記憶装置からなる。このＴＣＡＭセルはまた、比較論理を有するが、この比較論理は、基本的には４つの追加的なパストランジスタを用いたＸＮＯＲゲートである。したがって、実装は、１４〜１６のトランジスタの非常に大きなセルサイズ、したがって高価な装置に帰着する。
【０００６】
最近、熱支援切り替え（ＴＡＳ）またはスピントルク移動（ＳＴＴ）手順を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）ベースＴＣＡＭが、２００８年１１月４日出願で同時係属中の特許文献１に提案されたが、この文献は、本出願の譲受人に譲渡され、その開示は、その全体において、全ての目的のために、参照によって本明細書に援用されている。
【０００７】
かかるＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１の例が、図１に概略的に示されている。ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１には、第１および第２の磁気トンネル接合部２、２’が含まれ、各磁気トンネル接合部２、２’は、記憶層とセンス層との間に配置された絶縁層から形成される（絶縁層、記憶層およびセンス層は、図１には示されていない）。２つの磁気トンネル接合部２、２’は、第１の力線５および第２の力線（同じく図示せず）を共有するように配置されるが、しかしそれでも２つの別個の電流線３、３’によってアドレスを取ることができる。第１および第２の磁気トンネル接合部２、２’は、第１および第２のストラップ１４、１４’をそれぞれ通して選択トランジスタ（図示せず）に電気的に接続される。内蔵ＣＭＯＳ前置増幅器１２が、接合部２、２’に電気的に接続される。ＣＭＯＳ前置増幅器１２には、典型的には、イネーブルトランジスタ（図示せず）と、２つのＰチャネルＭＯＳＦＥＴトランジスタおよび２つのＮチャネルＭＯＳＦＥＴトランジスタ（同じく図示せず）が含まれる。図１において、差し込み図は、上から見た２つの磁気トンネル接合部２、２’を示す。
【０００８】
書き込み動作中に、書き込み界磁電流（図示せず）が、第１の力線５を通過して、記憶層の磁化方向を切り替えることができ、かつ書き込み界磁電流の方向に依存して高論理状態「１」または低論理状態「０」でデータビットを記憶できる書き込み界磁電流を生成するようにする。加熱電流パルス（同じく図示せず）が、記憶層磁化の切り替えを容易にするために、第１および第２の磁気トンネル接合部２、２’を連続的に通過する。
【０００９】
検索動作中に、高「１」または低「０」論理状態を備えた検索データビットが、セル１における記憶されたデータビットを検索するために、第１の力線５を介して、第１および第２の磁気トンネル接合部２、２’のセンス層に連続的に供給される。この目的のために、検索界磁電流が、力線５を通過し、検索磁界の方向に従って各磁気トンネル接合部２、２’のセンス層の磁化方向を切り替えることができる検索磁界を生成する。次に、センス層の磁化方向が、第１および第２の磁気トンネル接合部２、２’間の差動接合部抵抗を測定することによって、記憶層の磁化方向と比較される。ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１には、さらに、ＣＭＯＳ前置増幅器１２によって駆動されるプルダウンＮＭＯＳセンストランジスタ８、およびセンストランジスタ８によって制御されるプリチャージされた一致線９が含まれる。ＣＭＯＳ前置増幅器１２は、１ビットアナログ／デジタル変換器（ＡＤＣ）の役割をして、磁気トンネル接合部２、２’の差動抵抗を２進レールツーレール電圧に変換し、かつプルダウンＮＭＯＳトランジスタ８をブロックモードから通過モードへ駆動して、プリチャージされた一致線９を放電したりしなかったりするようにする。
【００１０】
ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１は、少なくとも５つのトランジスタを用いるＣＭＯＳ前置増幅器１２ゆえに、かなり大きなサイズである。さらに、ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１は、遅い検索動作に帰着する大容量、および高電力消費を伴う。したがって、より早い検索速度およびより低い電力消費を伴うＴＡＳ−ＭＲＡＭ ＴＣＡＭセルの必要がある。
【００１１】
特許文献２は、磁気トンネル接合部ベースのメモリセルを有するＣＡＭを開示している。磁気トンネル接合部は、第１および第２の磁気層を有し、かつデータストアおよびデータセンスの役割をすることができる。各セル内では、登録されるデータは、１つまたは複数の電流線における電流パルスを介して、磁気トンネル接合部における第１の磁気層の磁気方向を設定することによって書き込まれる。登録されたデータとの比較用の入力データは、電流線を介し、第２の磁気層の磁気方向を通して同様に設定することができる。データセンスは、セル抵抗を測定することによって実行されるが、セル抵抗は、磁気層の相対的な磁気方向に依存する。データ記憶、データ入力およびデータセンスが、１つのセルに統合されるので、メモリは、より高い密度と不揮発性とを組み合わせる。メモリは、高速、電力消費の低減、およびデータマスキングをサポートすることができる。
【００１２】
非特許文献１は、ＭＲＡＭ装置を統合する１８ｋｂの不揮発性ＴＣＡＭの設計を提示している。磁気ＴＣＡＭは、従来のＴＣＡＭセルを、１６のトランジスタから２つのＭＲＡＭセルおよび６つのトランジスタへと単純化することができる。さらに、かかる装置は、本質的に不揮発性、例えば耐停電性である。ＭＲＡＭセルは、情報を記憶するため、およびＸＯＲ論理関数のように情報を入力されたデータと比較（検索）するための両方に用いられるのに対して、ＣＭＯＳ部分は、セル状態を検出および増幅するために用いられる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】欧州特許出願公開第０８２９１０２５号明細書
【特許文献２】国際公開第２００８／０４０５６１号パンフレット
【非特許文献】
【００１４】
【非特許文献１】Ｍ． Ｅｌ Ｂａｒａｊｉ ｅｔ． ａｌ．， ”Ｔｏｗａｒｄｓ ａｎ ｕｌｔｒａ−ｌｏｗ ｐｏｗｅｒ， ｈｉｇｈ ｄｅｎｓｉｔｙ ａｎｄ ｎｏｎ−ｖｏｌａｔｉｌｅ Ｔｅｒｎａｒｙ ＣＡＭ”， Ｔｅｃｈｎｏｌｏｇｙ Ｓｙｍｐｏｓｉｕｍ， ２００８， ９ｔｈ Ａｎｎｕａｌ ＩＥＥＥ， Ｐｉｓｃａｔａｗａｙ， ＮＪ， ＵＳＡ， １１ Ｎｏｖｅｍｂｅｒ ２００８， ｐａｇｅｓ． １−７
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本出願は、先行技術の少なくともいくつかの制限を克服する磁気ランダムアクセスメモリベース３値連想メモリセルを開示する。
【課題を解決するための手段】
【００１６】
一実施形態には、より小さなサイズ、高い検索速度およびより低い電力消費のセルが含まれる。
【００１７】
実施形態によれば、第１および第２の磁気トンネル接合部と、第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ第１およびそれぞれ第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、第１および第２のストラップの一端部にそれぞれ接続され、かつ第１および第２のストラップをそれぞれ通して加熱電流を選択的に通過させることができる第１および第２の選択トランジスタと、加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、を含む磁気ランダムアクセスメモリベース３値連想メモリセルであって、このセルが、第１および第２の磁気トンネル接合部を、第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線をさらに含み、第１および第２の電流線が、２つの選択トランジスタがブロックモードである場合に第１および第２の磁気トンネル接合部にセンス電流を通過させるために、第１および第２のストラップのもう一方の端部にそれぞれ接続されるセル。
【００１８】
実施形態において、セルには、少なくとも第１の書き込み界磁電流を通過させるための第１の力線がさらに含まれる。
【００１９】
別の実施形態において、セルには、第１の力線にほぼ直角に配置された第２の力線がさらに含まれる。
【００２０】
さらに別の実施形態において、セルには、一致線に電気的に接続されたセンストランジスタがさらに含まれるが、このセンストランジスタは、２つの磁気トンネル接合部間における導電線上の電圧によって駆動される。
【００２１】
さらに別の実施形態において、セルには、ビット線および検索ワード線に電気的に接続されたビットトランジスタが含まれるが、このビットトランジスタは、ビット線にビット電流を通過させるために検索ワード線によって制御される。
【００２２】
さらに別の実施形態において、各磁気トンネル接合部は、第１の安定方向から第２の安定方向に切り替えることができる磁化を有する記憶層と、可変磁化方向を有するセンス層と、記憶層およびセンス層間の絶縁層と、から形成される。
【００２３】
さらに別の実施形態において、記憶層は、硬質強磁性材料で作製される。
【００２４】
さらに別の実施形態において、センス層は、低保磁力の軟質強磁性材料で作製される。
【００２５】
さらに別の実施形態において、各磁気トンネル接合部には、記憶層に交換バイアスをかけ、その磁化を高温閾値で非固定化する反強磁性記憶層が含まれる。
【００２６】
さらに別の実施形態において、磁気メモリ装置は、複数の磁気ランダムアクセスメモリベース３値連想メモリセルを含むアレイを組み立てることによって形成される。
【００２７】
さらに別の実施形態において、磁気メモリ装置の各セルは、センストランジスタをさらに含み、かつセンストランジスタを介して一致線に接続される。
【００２８】
本発明はまた、磁気ランダムアクセスメモリベース３値連想メモリセルに書き込みデータを書き込み、かつ検索する方法であって、
書き込み動作中に：
書き込み動作の第１の書き込みサイクル中に、第１の磁気トンネル接合部の記憶層に第１の書き込みデータを書き込むことと、
書き込み動作の第２の書き込みサイクル中に、第２の磁気トンネル接合部の記憶層に第２の書き込みデータを書き込むことと、
検索動作中に：
第１の力線を通過する検索界磁電流の極性に従って、第１および第２の磁気トンネル接合部のセンス層の磁化を、第１および第２の配向方向に配向させることと、
第１および第２の選択トランジスタがブロックモードである場合に、第１および第２のストラップを介して、第１および第２の磁気トンネル接合部にセンス電流を通過させることによって、前記第１および第２の書き込みデータを、２つの磁気トンネル接合部のセンス層の配向された磁化と比較することと、
を含む方法に関する。
【００２９】
実施形態において、第１の書き込みデータの前記書き込みには、
第１の磁気トンネル接合部を高温閾値に加熱することと、
第１の磁気トンネル接合部の記憶層の磁化を第１の方向に切り替えることと、
第１の磁気トンネル接合部の記憶層の磁化が、書き込まれた状態において固定される低温閾値に、第１の磁気トンネル接合部を冷却することと、
が含まれ、第２の書き込みデータの前記書き込みには、
第２の磁気トンネル接合部を高温閾値に加熱することと、
第２の磁気トンネル接合部の記憶層の磁化を第２の方向に切り替えることと、
第２の磁気トンネル接合部の記憶層の磁化が、書き込まれた状態において固定される低温閾値に、第２の磁気トンネル接合部を冷却することと、
が含まれる。
【００３０】
別の実施形態において、前記セルには、第１の力線にほぼ直角に配置された第２の力線がさらに含まれ、第１の磁気トンネル接合部の記憶層の磁化の前記切り替えには、第１の極性を有する第１の書き込み界磁電流を、第１の力線または第２の力線に通過させることが含まれ、第２の磁気トンネル接合部の記憶層の磁化の前記切り替えには、第２の極性を有する第２の書き込み界磁電流を、第１の力線または第２の力線に通過させることが含まれる。
【００３１】
さらに別の実施形態において、第１の磁気トンネル接合部の前記加熱には、第１の選択トランジスタが通過モードである場合に、加熱電流を第１のストラップに通過させることが含まれ、第２の磁気トンネル接合部の前記加熱には、第２の選択トランジスタが通過モードである場合に、加熱電流を第２のストラップに通過させることが含まれる。
【００３２】
さらに別の実施形態において、前記検索界磁電流は、連続的に変化する極性を有する。
【００３３】
さらに別の実施形態において、セルは、プリチャージされた一致線に電気的に接続されたセンストランジスタであって、２つの磁気トンネル接合部間における導電線上の電圧によって駆動されるセンストランジスタをさらに含み、センス電流の前記通過は、２つの磁気トンネル接合部間における導電線上の電圧であって、第１および第２の書き込みデータ、ならびに２つの磁気トンネル接合部における配向されたセンス層磁化のそれぞれの方向に依存して、一致線を放電したりしなかったりするためにセンストランジスタを駆動する電圧を生成する。
【００３４】
セルの小さなサイズゆえに、本明細書に開示されたセルを用いて、検索動作速度が向上したセルのより高密度のアレイを有する磁気メモリ装置を作製することができる。また、このセルによって、より低い製造コストが可能になる。
【００３５】
好ましい実施形態は、例として提示され、図によって例示された実施形態の説明の助けを借りて、よりよく理解されよう。
【図面の簡単な説明】
【００３６】
【図１】従来の熱支援切り替え（ＴＡＳ）磁気ランダムアクセスメモリ（ＭＲＡＭ）ベース３値連想メモリ（ＴＣＡＭ）セルを示す。
【図２ａ】実施形態による磁気ランダムアクセスメモリ（ＭＲＡＭ）ベース３値連想メモリ（ＴＣＡＭ）セルの上から見たレイアウトマスク表現を示す。
【図２ｂ】ＴＡＳ−ＭＲＡＭ ＴＣＡＭセルの側面から見られたレイアウトマスク表現を示す。
【図３】ＴＡＳ−ＭＲＡＭ ＴＣＡＭセルの透視図を示す。
【図４】ＭＲＡＭベースＴＣＡＭセルの等価回路を示す。
【図５】記憶層およびセンス層磁化のそれぞれの方向を概略的に示す。
【発明を実施するための形態】
【００３７】
磁気ランダムアクセスメモリ（ＭＲＡＭ）ベース３値連想メモリ（ＴＣＡＭ）セル１０が、実施形態に従って図２ａ、２ｂおよび３に示されている。特に、図２ａおよび２ｂは、上から見た（図２ａ）、および側面から見た（図２ｂ）ＭＲＡＭベースＴＣＡＭセル１０のレイアウトマスク表現を示す。図３は、ＭＲＡＭベースＴＣＡＭセル１０の透視図を示す。
【００３８】
ＭＲＡＭベースＴＣＡＭセル１０には、第１および第２の磁気トンネル接合部２、２’が含まれる。第１および第２の磁気トンネル接合部２、２’は、第１のストラップ１４および第２のストラップ１４’にそれぞれ電気的に接続されるが、第１および第２のストラップ１４、１４’は、第１および第２の磁気トンネル接合部２、２’の両側にそれぞれ延伸する。第１および第２の選択トランジスタ６、６’が、第１および第２のストラップ１４、１４’の一端部にそれぞれ接続される。第１および第２のストラップ１４、１４’の他の端部は、第１および第２の電流線３、３’にそれぞれ接続される。第１および第２の選択トランジスタ６、６’は、ワード線７によって選択可能であり、第１の選択トランジスタ６が通過モードである場合には第１のストラップ１４に、かつ第２の選択トランジスタ６が通過モードにある場合には第２のストラップ１４’に、加熱電流３１を選択的に通過させることができるようにする。セル１０には、２つの磁気トンネル接合部２、２’と通じている第１の力線５（図３を参照）がさらに含まれるが、第１の力線５は、少なくとも第１の書き込み界磁電流５１を通過させることができる。
【００３９】
好ましい実施形態において、導電線、例えば金属１１が、第１および第２の磁気トンネル接合部２、２’を、第１および第２のストラップ１４、１４’を接続する接合部端部に対向する接合部端部において、直列に電気的に接続する。金属１１によって、２つの選択トランジスタ６、６’がブロックモードである場合に、第１および第２の磁気トンネル接合部２、２’を横断してセンス電流３２を通過させることが可能になる。
【００４０】
図３の例において、各磁気トンネル接合部２、２’は、第１の安定方向から第２の安定方向に切り替えることができる磁化を有する記憶層２１と、可変磁化方向を有するセンス層２３と、記憶層２１およびセンス層２３間に配置された絶縁層２２と、から形成される。好ましくは、記憶層２１は、硬質強磁性材料で作製され、一方でセンス層２３は、低保磁力の軟質強磁性材料で作製される。強磁性材料には、典型的には、鉄、コバルトニッケルまたはそれらの合金が含まれる。好ましくは、絶縁層２２は、典型的にはナノメートル範囲の薄層であり、例えば、アルミナまたは酸化マグネシウムなどの任意の適切な絶縁材料から形成される。
【００４１】
実施形態（図示せず）において、各磁気トンネル接合部２、２’には、好ましくは記憶層２１に隣接し、かつ記憶層２１に交換バイアスをかける反強磁性記憶層がさらに含まれる。反強磁性記憶層は、記憶層２１の磁化を、反強磁性層のブロッキング温度ＴＢｓ未満の低温閾値で固定化し、記憶層の磁化を、ブロッキング温度ＴＢｓを超える高温閾値で非固定化する。反強磁性層は、典型的には、ＩｒＭｎ、ＰｔＭｎまたはＮｉＭｎなどの反強磁性材料で作製される。
【００４２】
図２ａ、２ｂのＭＲＡＭベースＴＣＡＭセル１０用の等価回路１８が、図４に示されている。図４において、第１および第２のストラップ１４、１４’は、第１および第２のストラップ抵抗ＲＳ、ＲＳ’によってそれぞれ表され、第１および第２の磁気トンネル接合部２、２’は、第１および第２の接合部抵抗Ｒ１およびＲ２によってそれぞれ表される。２つの磁気トンネル接合部２、２’は、第１および第２のストラップ１４、１４’の抵抗よりはるかに高い抵抗を有する。例えば、各磁気トンネル接合部２、２’用の５ｋΩ．μｍ２の典型的な抵抗−面積の積（ＲＡ）に対して、対応する接合部抵抗Ｒ１、Ｒ２は、約５００ｋΩであり、一方でストラップ抵抗ＲＳ、Ｒ’Ｓ用の値は、典型的には約１０ｋΩである。
【００４３】
書き込み動作の第１の書き込みサイクルにおいて、ＴＡＳ−ＭＲＡＭセル１０の書き込み動作中に、第１の磁気トンネル接合部２は、第１の選択トランジスタ６が通過モードである場合に第１の電流線３および第１のストラップ１４を通して加熱電流３１を印加することによって加熱される。第１の磁気トンネル接合部２は、ブロッキング温度ＴＢＳの上に位置する高温閾値へ加熱することができるが、この高温閾値では、反強磁性層と記憶層２１との間の交換結合が消えて、記憶層２１の磁化は、自由に調整することができる。磁気トンネル接合部２の第１の接合部抵抗Ｒ１が、第１のストラップ抵抗ＲＳよりはるかに高いので、実質的に全ての加熱電流３１は、ストラップ１４を通過する。
【００４４】
同時にかまたは短時間の遅延後、ひとたび第１の磁気トンネル接合部２が高温閾値に達すると、第１の極性を有する適度な第１の書き込み界磁電流５１を第１の力線５に通過させることによって、第１の書き込みデータが、第１の磁気トンネル接合部２の記憶層２１に書き込まれる。第１の書き込み界磁電流５１は、第１の力線５にほぼ直角な第１の方向に、記憶層２１の磁化を切り替えることができる第１の書き込み磁界５２を誘導する。高閾値温度において、記憶層２３の磁化は、自由に調整され、切り替え動作を容易にすることができる。
【００４５】
第１の磁気トンネル接合部２の温度が高温閾値に達した後で、第１の選択トランジスタ６を選択解除（またはブロックモードで設定）して、加熱電流３１が印加されるのを防ぎ、第１の磁気トンネル接合部２を冷却することができる。第１の書き込み界磁電流５１は、第１の磁気トンネル接合部２の冷却中に維持することができ、ひとたび第１の磁気トンネル接合部２が低温閾値に達するとスイッチオフすることができるが、この低温閾値は、反強磁性層のブロッキング温度ＴＢＳ未満に位置し、ここでは記憶層２１の磁化が、書き込まれた状態で固定される。
【００４６】
書き込み動作には、第２の書き込みサイクルをさらに含むことができるが、この場合に、第２の磁気トンネル接合部２’は、第２の選択トランジスタ６’が通過モードにある場合に、第２の電流線３’および第２のストラップ１４’を通して加熱電流３１を印加することによって、加熱される。同時にかまたは短時間の遅延後に、ひとたび第２の磁気トンネル接合部２’が高温閾値に達すると、第１の極性と反対の第２の極性を有する第２の書き込み界磁電流５１’を通過させることによって、第２の書き込みデータが、第２の磁気トンネル接合部２の記憶層２１に書き込まれる。第２の書き込み界磁電流５１’は、第１の力線５にほぼ直角な第２の方向に記憶層２１の磁化を切り替えることができる第２の書き込み磁界５２’を誘導する。
【００４７】
第１および第２の磁気トンネル接合部２、２’は、第１および第２のストラップ１４、１４’をそれぞれ通過する加熱電流３１によるジュール効果の寄与によって加熱される。ストラップ１４、１４’に加熱電流を通過させることによって、磁気トンネル接合部２、２’の信頼性が増加する。なぜなら、エレクトロマイグレーション、電圧破壊または酸化物劣化などの影響が、磁気トンネル接合部２’自体を通して流れる加熱電流がない状態で最小限にされるからである。さらに、磁気トンネル接合部２、２’は、ＭＲＡＭセル１０の熱性能および信頼性性能に影響を与えずに、高いＲＡを有することができ、例えば最高２５０％の高いトンネル磁気抵抗（ＴＭＲ）を可能にすることができる。
【００４８】
実施形態（図示せず）において、ＭＲＡＭベースＴＣＡＭセル１０には、第１の力線５にほぼ直角に配置された第２の力線が含まれる。書き込み動作の第１および第２の書き込みサイクル中に、第１の書き込み界磁電流５１および第２の書き込み界磁電流５１’を第２の力線に通過させて、誘導された第１および第２の磁界５２、５２’が、記憶層２１の磁化を第１の力線５にほぼ平行な方向に切り替えるようにすることができる。
【００４９】
図５ａ〜５cは、上から見た第１および第２の磁気トンネル接合部２、２’を概略的に示す。図５ａ〜５ｃにおいて、細い矢印は、第１および第２の磁気トンネル接合部２、２’にそれぞれ書き込まれる第１および第２の書き込みデータを表す。図５ｂの例において、第１の磁気トンネル接合部２には、「０」の論理状態を備えた書き込みデータが含まれ、第２の磁気トンネル接合部２’には、「１」の論理状態を備えた書き込みデータが含まれる。これは、記憶層２１の磁化が、第１および第２の磁気トンネル接合部２、２’においてそれぞれ上方および下方に、第１の力線５に直角に配向されることに対応する。図５ｃにおいて、第１および第２の磁気トンネル接合部２、２’には、「１」および「０」の論理状態を備えた書き込みデータがそれぞれ含まれ、記憶層の磁化は、第１および第２の磁気トンネル接合部２、２’においてそれぞれ下方および上方に、第１の力線５に直角に配向される。図５ａにおいて、第１および第２の磁気トンネル接合部２、２’の記憶層の磁化は、書き込みデータが両方の磁気トンネル接合部２、２’においてマスクされた論理状態「Ｘ」を有することに対応して、第１の力線５とほぼ平行に、かつ反対方向に配向される。
【００５０】
ＴＡＳ−ＭＲＡＭセル１０の検索動作中に、連続的に変化する極性を有する検索界磁電流５３が、第１の力線５を通過する。好ましくは、検索界磁電流５３は、しかるべく変化する極性を備えた検索磁界５４を誘導する交流電流を有する。センス層２１の磁化が固定されず、自由に変化できるので、検索磁界５４は、第１および第２の磁気トンネル接合部２、２’両方のセンス層磁化を、第１および第２の配向方向に同時に配向することができる。好ましくは、検索界磁電流５３の振幅は小さく、検索磁界５４は、センス層２３の磁化を完全には切り替えない。検索界磁電流５３の振幅は、例えば、約７００μＡまたはより小さくすることができる。これは、センス層２３の磁化を完全に切り替えるために必要とされる約１５ｍＡまたはより大きな電流振幅よりはるかに小さく、結果として電力消費の低減をもたらす。電力消費は、書き込み動作中に、センス層２３の切り替えエネルギを最小限にすることによって、さらに低減することができる。さらに、小さな検索界磁電流振幅を用いることによって、高速検索動作が可能になる。検索動作中に、第１および第２の選択トランジスタ６、６’は、ブロックモードである。
【００５１】
検索磁界５４によって配向されるセンス層磁化の方向が、第１および第２の磁気トンネル接合部２、２’に対して、太い矢印で図５ａ〜５ｃに示されている。特に、図５ａ〜５ｃの上部に示された磁気トンネル接合部２、２’は、「１」の論理状態に対応する極性を有する検索界磁電流５３による、例えば第１の配向方向に対応する上方方向に配向されたセンス層磁化を用いて表されている。反対に、図５ａ〜５ｃにおいて下に示された磁気トンネル接合部２、２’は、「０」の論理状態に対応する極性を有する検索界磁電流５３による、例えば第２の配向方向に対応する下方方向に配向されてセンス層磁化を用いて表されている。
【００５２】
次に、第１および第２の磁気トンネル接合部２、２’にそれぞれ書き込まれた第１および第２の書き込みデータは、第１および第２の電流線３、３’を介し、第１および第２の磁気トンネル接合部２、２’にセンス電流３２をそれぞれ通過させることによって、２つの磁気トンネル接合部２、２’におけるセンス層２３の配向された磁化と比較することができる。図３に示すように、センス電流３２は、第１および第２のストラップ１４、１４’を介して、２つの磁気トンネル接合部２、２’および金属線１１を横断して、第１および第２の電流線３、３’間をそれぞれ循環することができる。金属線１１を通して直列に接続された２つの磁気トンネル接合部２、２’は、第１および第２の電流線３、３’間の分圧器を形成する。
【００５３】
図５ｂの例において、第１および第２の磁気トンネル接合部２、２’は、「０」の論理状態および「１」の論理状態をそれぞれ有する第１および第２の書き込みデータで書き込まれる。「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）に対応する極性を備えた検索界磁電流５３は、第１の磁気トンネル接合部２において記憶層磁化により近い、および第２の磁気トンネル接合部２’において記憶層磁化により遠い方向に、それぞれセンス層磁化を配向させる。次に、第１の接合部抵抗Ｒ１に対する測定値は、第２の接合部抵抗Ｒ２に対する測定値より小さく、負のトンネル磁気抵抗ΔＲをもたらす。対照的に、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）に対応する極性を備えた検索界磁電流５３は、第１および第２の磁気トンネル接合部２’における記憶層磁化により遠い、およびより近い方向に、それぞれセンス層磁化を配向させる。ここで、第１の接合部抵抗Ｒ１に対する測定値は、第２の接合部抵抗Ｒ２に対する測定値Ｒ２より大きく、正のトンネル磁気抵抗ΔＲをもたらす。
【００５４】
図５ｃの例において、第１および第２の磁気トンネル接合部２、２’は、「１」の論理状態および「０」の論理状態をそれぞれ有する第１および第２の書き込みデータで書き込まれる。上記のように、センス層磁化の検査は、「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）に対応する極性を有する検索界磁電流５３でセンス層磁化を配向させることによって、正のトンネル磁気抵抗ΔＲがもたらされることを示す。反対に、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）に対応する極性を有する検索界磁電流５３でセンス層磁化を配向させることによって、負のトンネル磁気抵抗ΔＲがもたらされる。
【００５５】
図５ａの例において、第１および第２の磁気トンネル接合部２、２’は、「Ｘ」の論理状態を有する第１および第２の書き込みデータで書き込まれる。ここで、「１」および「０」の論理状態（それぞれ上部および下部の２つの磁気トンネル接合部２、２’）に対応する極性を有する検索界磁電流５３でセンス層磁化を配向させることによって、マスクされたかまたはｄｏｎ’ｔ ｃａｒｅ状態に対応する負のトンネル磁気抵抗ΔＲがもたらされる。
【００５６】
図４に示す実施形態において、回路１８には、好ましくはプルダウンＮＭＯＳトランジスタ型のセンストランジスタ８、および事前に印加（プリチャージ）された一致線９が含まれる。２つの磁気トンネル接合部２、２’間の金属線１１における電圧ＶＤ（図４のポイントＤ）は、センストランジスタ８のゲートを駆動するために用いられ、センストランジスタ８は、一致線９を制御する。
【００５７】
センス電流３２によって生成される電圧ＶＤは、第１および第２の接合部抵抗Ｒ１、Ｒ２のそれぞれの値に依存し、これらの接合部抵抗Ｒ１、Ｒ２は、上記のように、それぞれの第１および第２の書き込みデータならびに検索界磁電流５３の極性に依存する。図５ｃの例において、「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることによって、高い値の電圧ＶＤがもたらされる。高電圧ＶＤは、不一致状態に対応し、一致線９を放電する通過モードにセンストランジスタ８を設定する。反対に、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることは、小さな値の電圧ＶＤをもたらし、一致線９が一致状態に対応して充電されたままに留まるブロックモードにセンストランジスタ８を設定する。
【００５８】
同様に、図５ｂの例において、「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることによって、一致線が充電されたままに留まる一致状態に対応する小さな電圧値がもたらされ、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることによって、一致線が放電される不一致状態に対応する高電圧値がもたらされる。図５ａの例において、「１」および「０」の論理状態を備えた検索界磁電流５３を両方とも通過させることによって、小さな値の電圧ＶＤがもたらされ、一致線９は、マスクされたかまたはｄｏｎ’ｔ ｃａｒｅ状態に対応して、両方の場合に充電されたままに留まる。
【００５９】
実施形態（図示せず）において、ＭＲＡＭベースＴＣＡＭセル１０には、２つの一致線９が含まれる。２つの一致線９を用いて、２つの一致線９の端部で検出された差動信号を提供し、検索動作中に読み出し差分値（マージン）を改善するようにすることができる。この構成において、センストランジスタ８は、プルアップＰＭＯＳトランジスタ型であるのが好ましい。
【００６０】
図２ａ、２ｂおよび４に示す別の実施形態において、ＭＲＡＭベースＴＣＡＭセル１０には、ビットトランジスタ１５がさらに含まれるが、このビットトランジスタ１５は、読み出しワード線１６によって制御され、ビット線１７に電気的に接続される。読み出しワード線１６は、ビットトランジスタ１５を通過モードに設定することができ、ビット電流（図示せず）がビットライン１７を流れることができるようにする。この構成において、１つの単一のセル１０の電圧ＶＤは、ビットライン１７上で読み出すことができる。
【００６１】
検索界磁電流５３が、「１」および「０」の論理状態をそれぞれ有するときに測定された電圧ＶＤ間の電圧差ΔＶＤは、次の式１によって決定することができる。
ΔＶＤ＝ＶＤ＊（ＴＭＲ／（２＋ＴＭＲ））＝０．５６＊ＴＭＲ （式１）。
【００６２】
磁気トンネル接合部２、２’が、２５０％のＴＭＲを有する場合で、電圧差ΔＶＤが、一致および不一致状態間の有意差を得られるほど高い３９０ｍＶの値を有すると仮定すると、式１は、電圧ＶＤに対して０．７Ｖの値をもたらす。したがって、電圧ＶＤは、磁気トンネル接合部２、２’が高いＴＭＲ値を有する場合には、大きくなるはずである。
【００６３】
検索動作の速度は、電流およびビット線３、３’、１７の放電時定数ＲＣにとりわけ依存する。さらに、異なるＲＣ値は、センストランジスタ８がプルダウンまたはプルアップトランジスタであるかどうかということ、およびセンストランジスタ８のリークの度合い（トランジスタ８の電流特性）に依存して、得ることができる。リークの程度は、センストランジスタ８のボディバイアス電圧を適切に調整することによって最小限にすることができる。
【００６４】
実施形態（図示せず）において、磁気メモリ装置は、複数のＭＲＡＭベースＴＣＡＭセル１０を含むアレイを組み立てることによって、形成することができる。セル１０のアレイは、装置パッケージ（図示せず）内に配置することができる。磁気メモリ装置を形成する場合に、各ＭＲＡＭベースＴＣＡＭセル１０は、センストランジスタ８を介して一致線９に接続できるが、一致線９は、場合により、検索動作中にアレイの行または列の単一のセル１０によって放電される。一致線９は、信号を十分な論理レベルへ増幅でき、かつ信号を従来の方法で出力できる一致線増幅器（図示せず）に結合することができる。一致線増幅器は、差動センス増幅器および／または多段差動センス増幅器とすることができる。第１の力線５は、アレイの行または列における１つもしくはいくつかのセル１０に同時にアドレスを取るか、あるいはアレイにおける全てのセル１０に同時にアドレスを取ることができる。後の構成によって、ビット当たりの電力を低減することが可能になる。
【００６５】
本発明は、様々な修正および代替形態の余地があり、その特定の例が、図面に例として示され、本明細書に詳細に説明されている。しかしながら、本発明が、開示された特定の形態または方法に限定されるべきではなく、反対に、本発明が、全ての修正、均等物および代案をカバーし得ることを理解されたい。
【００６６】
２つの選択トランジスタ６、６’、センストランジスタ８および場合によりビットトランジスタ１５を含むＭＲＡＭベースＴＣＡＭセル１０は、追加のＣＭＯＳ前置増幅器を用いる従来のＭＲＡＭセルと比較して、約４分の１に低減されたサイズを有する。また、ＭＲＡＭベースＴＣＡＭセル１０のサイズは、最大１６のトランジスタを用いる従来のＳＲＡＭベースＴＣＡＭセルまたは少なくとも７つのトランジスタを用いる従来のＭＲＡＭベースＴＣＡＭセルの１つより小さい。ＭＲＡＭベースＴＣＡＭセル１０によって、より高いセル密度ならびに必要なマスクおよびシリコンがより少ないことによるより低い製造コストの磁気メモリ装置が可能になる。
【００６７】
また、ＭＲＡＭベースＴＣＡＭセル１０のより小さなサイズによって、特に一致線９および電流線３、３’に沿った寄生容量の低減、および検索動作速度の向上が可能になる。例えば、一検索サイクルは、１００ＭＨｚ〜２００ＭＨｚに含まれる範囲内の速度を有することができる。次に、電流線３、３’では低電圧、例えば１３０ｎｍのＣＭＯＳ技術用に約０．５Ｖを用いることができるので、ＭＲＡＭベースＴＣＡＭセル１０の動的電力消費は、少なくとも４分の１に低減することができる。また、ＭＲＡＭベースＴＣＡＭセル１０の静的電力消費は、従来のＭＲＡＭベースＴＣＡＭセルよりも低い。例えば、ＭＲＡＭベースＴＣＡＭセル１０における一検索サイクルは、単に約５０ｎＷの電力を必要とするだけである。
【００６８】
さらに、磁気メモリ装置は、アレイにおけるよりも少ない数のＭＲＡＭベースＴＣＡＭセル１０を含むサブアレイ（図示せず）にさらにセグメント化して、時定数ＲＣを低減しかつ検索動作速度を向上させるようにすることができる。しかしながら、この構成は、それぞれのサブアレイにおいてセンス電流、加熱電流および界磁電流をそれぞれ駆動するために、各電流線３、３’および第１の力線５用の追加ドライバを用いる必要があり、ダイサイズおよび回路の複雑さの増加に帰着する。
【符号の説明】
【００６９】
１ ＭＲＡＭベースＴＣＡＭセル
２ 第１の磁気トンネル接合部
２’ 第２の磁気トンネル接合部
２１ 記憶層
２２ 絶縁層
２３ センス層
３ 第１の電流線
３’ 第２の電流線
３１ 加熱電流
３２ センス電流
５ 第１の力線
５１ 第１の書き込み界磁電流
５２ 第１の書き込み磁界
５１’ 第２の書き込み界磁電流
５２’ 第２の書き込み磁界
５３ 検索界磁電流
５４ 検索磁界
６ 第１の選択トランジスタ
６’ 第２の選択トランジスタ
７ 第１の書き込みワード線
７’ 第２の書き込みワード線
８ センストランジスタ
９ 一致線
１０ 究極のＴＡＳ−ＭＲＡＭ ＴＣＡＭセル
１１ 金属線
１２ ＣＭＯＳ前置増幅器
１４ 第１のストラップ
１４’ 第２のストラップ
１５ ビットトランジスタ
１６ 読み出しワード線
１７ ビット線
１８ 回路
Ｒ１ 第１の接合部抵抗
Ｒ２ 第２の接合部抵抗
ΔＲ トンネル磁気抵抗
ＲＳ 第１のストラップ抵抗
Ｒ’Ｓ 第２のストラップ抵抗
ＲＣ 時定数
ＶＤ 分圧器で測定された電圧
ΔＶＤ 差動電圧
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリに関し、特に、限定するわけではないが、磁気トンネル接合部を含む磁気ランダムアクセスメモリＭＲＡＭベース３値連想メモリに関する。
【背景技術】
【０００２】
連想メモリ（ＣＡＭ）は、ランダムアクセスメモリ（ＲＡＭ）技術の所産である。ワードのアドレスに基づいてワードにアクセスするＲＡＭと異なり、ＣＡＭは、ワードの内容に基づいてワードにアクセスする。ＣＡＭは、従来のＲＡＭと同様の方法でデータを記憶する。しかしながら、ＣＡＭを「読み出す」ことには、一致すべき入力データを提供し、次に、一致するものを求めてＣＡＭを検索し、一致するもののアドレスを出力できるようにすることが含まれる。ＣＡＭは、次のように設計される。すなわち、ユーザが、データワードを供給し、ＣＡＭが、そのメモリ全体を１クロックサイクルで検索して、そのどこかにそのデータワードが記憶されているかどうかを確かめるように設計される。データワードが見つかった場合には、ＣＡＭは、そのワードが見つかった１つまたは複数の記憶アドレスのリストを返す。ＣＡＭは、装置の起動時にプリロードでき、かつ装置の動作中に再書き込みすることができる。
【０００３】
メモリ全体を素早く検索するために、ＣＡＭは、各メモリ行ごとに別個の一致論理を用いる。検索キーがユーザによって提示されると、検索キーの各ビットは、列における全ての一致論理セルに対して同時に可視化される。次に、一致論理セルの各行が、提供された検索キーと連想されたメモリ行における記憶されたキーとの間でビットごとの比較を実行する。比較結果は、２進値にされて（例えば、一致には１、不一致には０）、プライオリティエンコーダに供給され、このエンコーダが、最終的に検索結果を生成する。全てのメモリ行に対する比較が並列に実行されるので、ＣＡＭは、広帯域幅で一定時間の検索性能を達成する。
【０００４】
ＣＡＭおよび特に３値ＣＡＭ（ＴＣＡＭ）は、主にネットワーク装置で用いられる。これらのＣＡＭおよびＴＣＡＭは、通常のメモリのように読み出しおよび書き込みを提供するが、さらにメモリ全体においてあらゆる一致データのインデックスを見つける検索をサポートする。特にＴＣＡＭには、１および０の両方に一致するワイルドカードビットを含むことができる。これらのワイルドカードは、メモリの両方のアクセス動作に使用でき（検索のいくつかのビットが「ｄｏｎ’ｔ ｃａｒｅ」値を有することを示す）、またはデータ自体と共に記憶することができる（データのいくつかのビットは、一致を決定するために用いるべきではないことを示す）。マスクビットがアクティブである（例えば、論理０値にセットされる）場合には、３値ＣＡＭセルは、「ｄｏｎ’ｔ ｃａｒｅ」またはＸ値を記憶しているように扱われるが、これは、アクティブにマスクされた３値ＣＡＭセル上で実行される全ての比較演算が、結果としてセルの一致状態をもたらすことを意味する。したがって、論理０データビットが、アクティブマスクビットおよび論理１データビットを記憶している３値ＣＡＭセルに適用された場合には、比較演算は、セルの一致状態を示す。セルの一致状態はまた、論理１データビットが、アクティブマスクビットおよび論理０データビットを記憶している３値ＣＡＭセルに適用された場合にも示される。したがって、ＴＣＡＭは、部分マッチングを実行することができる。ＴＣＡＭによって提供される完全並列検索によって、ルーティングテーブル検索のような多数の複雑な演算の実行が容易にされる。ＴＣＡＭがメモリ内のあらゆる位置を一度で検索するので、ＴＣＡＭにおける要素の順序付けは、それほど重要ではなく、大きなインデックス構造は、多くの場合に完全に回避することができる。この並列検索は、（ＩＰ検索のような）いくつかのアプリケーションの要件を直接実行し、より多くの検索方式の構成要素としての役割を果たすことができる。ＴＣＡＭはまた、パケット分類、アクセスリスト制御、侵入検出用のパターンマッチングなどの他の高速ネットワークアプリケーションにおいて用いられる。ＴＣＡＭはまた、コプロセッサとしてネットワークプロセッサと共に用いられて、パケット分類およびルーティング検索などのいくつかのアプリケーションにおいてネットワークプロセッサを補足する。
【０００５】
スタティックランダムアクセスメモリ（ＳＲＡＭ）ＴＣＡＭセルの典型的な実装は、１０〜１２のトランジスタを組み合わせた、２つのＳＲＡＭを含む３値記憶装置からなる。このＴＣＡＭセルはまた、比較論理を有するが、この比較論理は、基本的には４つの追加的なパストランジスタを用いたＸＮＯＲゲートである。したがって、実装は、１４〜１６のトランジスタの非常に大きなセルサイズ、したがって高価な装置に帰着する。
【０００６】
最近、熱支援切り替え（ＴＡＳ）またはスピントルク移動（ＳＴＴ）手順を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）ベースＴＣＡＭが、２００８年１１月４日出願で同時係属中の特許文献１に提案されたが、この文献は、本出願の譲受人に譲渡され、その開示は、その全体において、全ての目的のために、参照によって本明細書に援用されている。
【０００７】
かかるＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１の例が、図１に概略的に示されている。ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１には、第１および第２の磁気トンネル接合部２、２’が含まれ、各磁気トンネル接合部２、２’は、記憶層とセンス層との間に配置された絶縁層から形成される（絶縁層、記憶層およびセンス層は、図１には示されていない）。２つの磁気トンネル接合部２、２’は、第１の力線５および第２の力線（同じく図示せず）を共有するように配置されるが、しかしそれでも２つの別個の電流線３、３’によってアドレスを取ることができる。第１および第２の磁気トンネル接合部２、２’は、第１および第２のストラップ１４、１４’をそれぞれ通して選択トランジスタ（図示せず）に電気的に接続される。内蔵ＣＭＯＳ前置増幅器１２が、接合部２、２’に電気的に接続される。ＣＭＯＳ前置増幅器１２には、典型的には、イネーブルトランジスタ（図示せず）と、２つのＰチャネルＭＯＳＦＥＴトランジスタおよび２つのＮチャネルＭＯＳＦＥＴトランジスタ（同じく図示せず）が含まれる。図１において、差し込み図は、上から見た２つの磁気トンネル接合部２、２’を示す。
【０００８】
書き込み動作中に、書き込み界磁電流（図示せず）が、第１の力線５を通過して、記憶層の磁化方向を切り替えることができ、かつ書き込み界磁電流の方向に依存して高論理状態「１」または低論理状態「０」でデータビットを記憶できる書き込み界磁電流を生成するようにする。加熱電流パルス（同じく図示せず）が、記憶層磁化の切り替えを容易にするために、第１および第２の磁気トンネル接合部２、２’を連続的に通過する。
【０００９】
検索動作中に、高「１」または低「０」論理状態を備えた検索データビットが、セル１における記憶されたデータビットを検索するために、第１の力線５を介して、第１および第２の磁気トンネル接合部２、２’のセンス層に連続的に供給される。この目的のために、検索界磁電流が、力線５を通過し、検索磁界の方向に従って各磁気トンネル接合部２、２’のセンス層の磁化方向を切り替えることができる検索磁界を生成する。次に、センス層の磁化方向が、第１および第２の磁気トンネル接合部２、２’間の差動接合部抵抗を測定することによって、記憶層の磁化方向と比較される。ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１には、さらに、ＣＭＯＳ前置増幅器１２によって駆動されるプルダウンＮＭＯＳセンストランジスタ８、およびセンストランジスタ８によって制御されるプリチャージされた一致線９が含まれる。ＣＭＯＳ前置増幅器１２は、１ビットアナログ／デジタル変換器（ＡＤＣ）の役割をして、磁気トンネル接合部２、２’の差動抵抗を２進レールツーレール電圧に変換し、かつプルダウンＮＭＯＳトランジスタ８をブロックモードから通過モードへ駆動して、プリチャージされた一致線９を放電したりしなかったりするようにする。
【００１０】
ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１は、少なくとも５つのトランジスタを用いるＣＭＯＳ前置増幅器１２ゆえに、かなり大きなサイズである。さらに、ＴＡＳ−ＭＲＡＭ ＴＣＡＭセル１は、遅い検索動作に帰着する大容量、および高電力消費を伴う。したがって、より早い検索速度およびより低い電力消費を伴うＴＡＳ−ＭＲＡＭ ＴＣＡＭセルの必要がある。
【００１１】
特許文献２は、磁気トンネル接合部ベースのメモリセルを有するＣＡＭを開示している。磁気トンネル接合部は、第１および第２の磁気層を有し、かつデータストアおよびデータセンスの役割をすることができる。各セル内では、登録されるデータは、１つまたは複数の電流線における電流パルスを介して、磁気トンネル接合部における第１の磁気層の磁気方向を設定することによって書き込まれる。登録されたデータとの比較用の入力データは、電流線を介し、第２の磁気層の磁気方向を通して同様に設定することができる。データセンスは、セル抵抗を測定することによって実行されるが、セル抵抗は、磁気層の相対的な磁気方向に依存する。データ記憶、データ入力およびデータセンスが、１つのセルに統合されるので、メモリは、より高い密度と不揮発性とを組み合わせる。メモリは、高速、電力消費の低減、およびデータマスキングをサポートすることができる。
【００１２】
非特許文献１は、ＭＲＡＭ装置を統合する１８ｋｂの不揮発性ＴＣＡＭの設計を提示している。磁気ＴＣＡＭは、従来のＴＣＡＭセルを、１６のトランジスタから２つのＭＲＡＭセルおよび６つのトランジスタへと単純化することができる。さらに、かかる装置は、本質的に不揮発性、例えば耐停電性である。ＭＲＡＭセルは、情報を記憶するため、およびＸＯＲ論理関数のように情報を入力されたデータと比較（検索）するための両方に用いられるのに対して、ＣＭＯＳ部分は、セル状態を検出および増幅するために用いられる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】欧州特許出願公開第０８２９１０２５号明細書
【特許文献２】国際公開第２００８／０４０５６１号パンフレット
【非特許文献】
【００１４】
【非特許文献１】Ｍ． Ｅｌ Ｂａｒａｊｉ ｅｔ． ａｌ．， ”Ｔｏｗａｒｄｓ ａｎ ｕｌｔｒａ−ｌｏｗ ｐｏｗｅｒ， ｈｉｇｈ ｄｅｎｓｉｔｙ ａｎｄ ｎｏｎ−ｖｏｌａｔｉｌｅ Ｔｅｒｎａｒｙ ＣＡＭ”， Ｔｅｃｈｎｏｌｏｇｙ Ｓｙｍｐｏｓｉｕｍ， ２００８， ９ｔｈ Ａｎｎｕａｌ ＩＥＥＥ， Ｐｉｓｃａｔａｗａｙ， ＮＪ， ＵＳＡ， １１ Ｎｏｖｅｍｂｅｒ ２００８， ｐａｇｅｓ． １−７
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本出願は、先行技術の少なくともいくつかの制限を克服する磁気ランダムアクセスメモリベース３値連想メモリセルを開示する。
【課題を解決するための手段】
【００１６】
一実施形態には、より小さなサイズ、高い検索速度およびより低い電力消費のセルが含まれる。
【００１７】
実施形態によれば、第１および第２の磁気トンネル接合部と、第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ第１およびそれぞれ第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、第１および第２のストラップの一端部にそれぞれ接続され、かつ第１および第２のストラップをそれぞれ通して加熱電流を選択的に通過させることができる第１および第２の選択トランジスタと、加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、を含む磁気ランダムアクセスメモリベース３値連想メモリセルであって、このセルが、第１および第２の磁気トンネル接合部を、第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線をさらに含み、第１および第２の電流線が、２つの選択トランジスタがブロックモードである場合に第１および第２の磁気トンネル接合部にセンス電流を通過させるために、第１および第２のストラップのもう一方の端部にそれぞれ接続されるセル。
【００１８】
実施形態において、セルには、少なくとも第１の書き込み界磁電流を通過させるための第１の力線がさらに含まれる。
【００１９】
別の実施形態において、セルには、第１の力線にほぼ直角に配置された第２の力線がさらに含まれる。
【００２０】
さらに別の実施形態において、セルには、一致線に電気的に接続されたセンストランジスタがさらに含まれるが、このセンストランジスタは、２つの磁気トンネル接合部間における導電線上の電圧によって駆動される。
【００２１】
さらに別の実施形態において、セルには、ビット線および検索ワード線に電気的に接続されたビットトランジスタが含まれるが、このビットトランジスタは、ビット線にビット電流を通過させるために検索ワード線によって制御される。
【００２２】
さらに別の実施形態において、各磁気トンネル接合部は、第１の安定方向から第２の安定方向に切り替えることができる磁化を有する記憶層と、可変磁化方向を有するセンス層と、記憶層およびセンス層間の絶縁層と、から形成される。
【００２３】
さらに別の実施形態において、記憶層は、硬質強磁性材料で作製される。
【００２４】
さらに別の実施形態において、センス層は、低保磁力の軟質強磁性材料で作製される。
【００２５】
さらに別の実施形態において、各磁気トンネル接合部には、記憶層に交換バイアスをかけ、その磁化を高温閾値で非固定化する反強磁性記憶層が含まれる。
【００２６】
さらに別の実施形態において、磁気メモリ装置は、複数の磁気ランダムアクセスメモリベース３値連想メモリセルを含むアレイを組み立てることによって形成される。
【００２７】
さらに別の実施形態において、磁気メモリ装置の各セルは、センストランジスタをさらに含み、かつセンストランジスタを介して一致線に接続される。
【００２８】
本発明はまた、磁気ランダムアクセスメモリベース３値連想メモリセルに書き込みデータを書き込み、かつ検索する方法であって、
書き込み動作中に：
書き込み動作の第１の書き込みサイクル中に、第１の磁気トンネル接合部の記憶層に第１の書き込みデータを書き込むことと、
書き込み動作の第２の書き込みサイクル中に、第２の磁気トンネル接合部の記憶層に第２の書き込みデータを書き込むことと、
検索動作中に：
第１の力線を通過する検索界磁電流の極性に従って、第１および第２の磁気トンネル接合部のセンス層の磁化を、第１および第２の配向方向に配向させることと、
第１および第２の選択トランジスタがブロックモードである場合に、第１および第２のストラップを介して、第１および第２の磁気トンネル接合部にセンス電流を通過させることによって、前記第１および第２の書き込みデータを、２つの磁気トンネル接合部のセンス層の配向された磁化と比較することと、
を含む方法に関する。
【００２９】
実施形態において、第１の書き込みデータの前記書き込みには、
第１の磁気トンネル接合部を高温閾値に加熱することと、
第１の磁気トンネル接合部の記憶層の磁化を第１の方向に切り替えることと、
第１の磁気トンネル接合部の記憶層の磁化が、書き込まれた状態において固定される低温閾値に、第１の磁気トンネル接合部を冷却することと、
が含まれ、第２の書き込みデータの前記書き込みには、
第２の磁気トンネル接合部を高温閾値に加熱することと、
第２の磁気トンネル接合部の記憶層の磁化を第２の方向に切り替えることと、
第２の磁気トンネル接合部の記憶層の磁化が、書き込まれた状態において固定される低温閾値に、第２の磁気トンネル接合部を冷却することと、
が含まれる。
【００３０】
別の実施形態において、前記セルには、第１の力線にほぼ直角に配置された第２の力線がさらに含まれ、第１の磁気トンネル接合部の記憶層の磁化の前記切り替えには、第１の極性を有する第１の書き込み界磁電流を、第１の力線または第２の力線に通過させることが含まれ、第２の磁気トンネル接合部の記憶層の磁化の前記切り替えには、第２の極性を有する第２の書き込み界磁電流を、第１の力線または第２の力線に通過させることが含まれる。
【００３１】
さらに別の実施形態において、第１の磁気トンネル接合部の前記加熱には、第１の選択トランジスタが通過モードである場合に、加熱電流を第１のストラップに通過させることが含まれ、第２の磁気トンネル接合部の前記加熱には、第２の選択トランジスタが通過モードである場合に、加熱電流を第２のストラップに通過させることが含まれる。
【００３２】
さらに別の実施形態において、前記検索界磁電流は、連続的に変化する極性を有する。
【００３３】
さらに別の実施形態において、セルは、プリチャージされた一致線に電気的に接続されたセンストランジスタであって、２つの磁気トンネル接合部間における導電線上の電圧によって駆動されるセンストランジスタをさらに含み、センス電流の前記通過は、２つの磁気トンネル接合部間における導電線上の電圧であって、第１および第２の書き込みデータ、ならびに２つの磁気トンネル接合部における配向されたセンス層磁化のそれぞれの方向に依存して、一致線を放電したりしなかったりするためにセンストランジスタを駆動する電圧を生成する。
【００３４】
セルの小さなサイズゆえに、本明細書に開示されたセルを用いて、検索動作速度が向上したセルのより高密度のアレイを有する磁気メモリ装置を作製することができる。また、このセルによって、より低い製造コストが可能になる。
【００３５】
好ましい実施形態は、例として提示され、図によって例示された実施形態の説明の助けを借りて、よりよく理解されよう。
【図面の簡単な説明】
【００３６】
【図１】従来の熱支援切り替え（ＴＡＳ）磁気ランダムアクセスメモリ（ＭＲＡＭ）ベース３値連想メモリ（ＴＣＡＭ）セルを示す。
【図２ａ】実施形態による磁気ランダムアクセスメモリ（ＭＲＡＭ）ベース３値連想メモリ（ＴＣＡＭ）セルの上から見たレイアウトマスク表現を示す。
【図２ｂ】ＴＡＳ−ＭＲＡＭ ＴＣＡＭセルの側面から見られたレイアウトマスク表現を示す。
【図３】ＴＡＳ−ＭＲＡＭ ＴＣＡＭセルの透視図を示す。
【図４】ＭＲＡＭベースＴＣＡＭセルの等価回路を示す。
【図５】記憶層およびセンス層磁化のそれぞれの方向を概略的に示す。
【発明を実施するための形態】
【００３７】
磁気ランダムアクセスメモリ（ＭＲＡＭ）ベース３値連想メモリ（ＴＣＡＭ）セル１０が、実施形態に従って図２ａ、２ｂおよび３に示されている。特に、図２ａおよび２ｂは、上から見た（図２ａ）、および側面から見た（図２ｂ）ＭＲＡＭベースＴＣＡＭセル１０のレイアウトマスク表現を示す。図３は、ＭＲＡＭベースＴＣＡＭセル１０の透視図を示す。
【００３８】
ＭＲＡＭベースＴＣＡＭセル１０には、第１および第２の磁気トンネル接合部２、２’が含まれる。第１および第２の磁気トンネル接合部２、２’は、第１のストラップ１４および第２のストラップ１４’にそれぞれ電気的に接続されるが、第１および第２のストラップ１４、１４’は、第１および第２の磁気トンネル接合部２、２’の両側にそれぞれ延伸する。第１および第２の選択トランジスタ６、６’が、第１および第２のストラップ１４、１４’の一端部にそれぞれ接続される。第１および第２のストラップ１４、１４’の他の端部は、第１および第２の電流線３、３’にそれぞれ接続される。第１および第２の選択トランジスタ６、６’は、ワード線７によって選択可能であり、第１の選択トランジスタ６が通過モードである場合には第１のストラップ１４に、かつ第２の選択トランジスタ６が通過モードにある場合には第２のストラップ１４’に、加熱電流３１を選択的に通過させることができるようにする。セル１０には、２つの磁気トンネル接合部２、２’と通じている第１の力線５（図３を参照）がさらに含まれるが、第１の力線５は、少なくとも第１の書き込み界磁電流５１を通過させることができる。
【００３９】
好ましい実施形態において、導電線、例えば金属１１が、第１および第２の磁気トンネル接合部２、２’を、第１および第２のストラップ１４、１４’を接続する接合部端部に対向する接合部端部において、直列に電気的に接続する。金属１１によって、２つの選択トランジスタ６、６’がブロックモードである場合に、第１および第２の磁気トンネル接合部２、２’を横断してセンス電流３２を通過させることが可能になる。
【００４０】
図３の例において、各磁気トンネル接合部２、２’は、第１の安定方向から第２の安定方向に切り替えることができる磁化を有する記憶層２１と、可変磁化方向を有するセンス層２３と、記憶層２１およびセンス層２３間に配置された絶縁層２２と、から形成される。好ましくは、記憶層２１は、硬質強磁性材料で作製され、一方でセンス層２３は、低保磁力の軟質強磁性材料で作製される。強磁性材料には、典型的には、鉄、コバルトニッケルまたはそれらの合金が含まれる。好ましくは、絶縁層２２は、典型的にはナノメートル範囲の薄層であり、例えば、アルミナまたは酸化マグネシウムなどの任意の適切な絶縁材料から形成される。
【００４１】
実施形態（図示せず）において、各磁気トンネル接合部２、２’には、好ましくは記憶層２１に隣接し、かつ記憶層２１に交換バイアスをかける反強磁性記憶層がさらに含まれる。反強磁性記憶層は、記憶層２１の磁化を、反強磁性層のブロッキング温度ＴＢｓ未満の低温閾値で固定化し、記憶層の磁化を、ブロッキング温度ＴＢｓを超える高温閾値で非固定化する。反強磁性層は、典型的には、ＩｒＭｎ、ＰｔＭｎまたはＮｉＭｎなどの反強磁性材料で作製される。
【００４２】
図２ａ、２ｂのＭＲＡＭベースＴＣＡＭセル１０用の等価回路１８が、図４に示されている。図４において、第１および第２のストラップ１４、１４’は、第１および第２のストラップ抵抗ＲＳ、ＲＳ’によってそれぞれ表され、第１および第２の磁気トンネル接合部２、２’は、第１および第２の接合部抵抗Ｒ１およびＲ２によってそれぞれ表される。２つの磁気トンネル接合部２、２’は、第１および第２のストラップ１４、１４’の抵抗よりはるかに高い抵抗を有する。例えば、各磁気トンネル接合部２、２’用の５ｋΩ．μｍ２の典型的な抵抗−面積の積（ＲＡ）に対して、対応する接合部抵抗Ｒ１、Ｒ２は、約５００ｋΩであり、一方でストラップ抵抗ＲＳ、Ｒ’Ｓ用の値は、典型的には約１０ｋΩである。
【００４３】
書き込み動作の第１の書き込みサイクルにおいて、ＴＡＳ−ＭＲＡＭセル１０の書き込み動作中に、第１の磁気トンネル接合部２は、第１の選択トランジスタ６が通過モードである場合に第１の電流線３および第１のストラップ１４を通して加熱電流３１を印加することによって加熱される。第１の磁気トンネル接合部２は、ブロッキング温度ＴＢＳの上に位置する高温閾値へ加熱することができるが、この高温閾値では、反強磁性層と記憶層２１との間の交換結合が消えて、記憶層２１の磁化は、自由に調整することができる。磁気トンネル接合部２の第１の接合部抵抗Ｒ１が、第１のストラップ抵抗ＲＳよりはるかに高いので、実質的に全ての加熱電流３１は、ストラップ１４を通過する。
【００４４】
同時にかまたは短時間の遅延後、ひとたび第１の磁気トンネル接合部２が高温閾値に達すると、第１の極性を有する適度な第１の書き込み界磁電流５１を第１の力線５に通過させることによって、第１の書き込みデータが、第１の磁気トンネル接合部２の記憶層２１に書き込まれる。第１の書き込み界磁電流５１は、第１の力線５にほぼ直角な第１の方向に、記憶層２１の磁化を切り替えることができる第１の書き込み磁界５２を誘導する。高閾値温度において、記憶層２３の磁化は、自由に調整され、切り替え動作を容易にすることができる。
【００４５】
第１の磁気トンネル接合部２の温度が高温閾値に達した後で、第１の選択トランジスタ６を選択解除（またはブロックモードで設定）して、加熱電流３１が印加されるのを防ぎ、第１の磁気トンネル接合部２を冷却することができる。第１の書き込み界磁電流５１は、第１の磁気トンネル接合部２の冷却中に維持することができ、ひとたび第１の磁気トンネル接合部２が低温閾値に達するとスイッチオフすることができるが、この低温閾値は、反強磁性層のブロッキング温度ＴＢＳ未満に位置し、ここでは記憶層２１の磁化が、書き込まれた状態で固定される。
【００４６】
書き込み動作には、第２の書き込みサイクルをさらに含むことができるが、この場合に、第２の磁気トンネル接合部２’は、第２の選択トランジスタ６’が通過モードにある場合に、第２の電流線３’および第２のストラップ１４’を通して加熱電流３１を印加することによって、加熱される。同時にかまたは短時間の遅延後に、ひとたび第２の磁気トンネル接合部２’が高温閾値に達すると、第１の極性と反対の第２の極性を有する第２の書き込み界磁電流５１’を通過させることによって、第２の書き込みデータが、第２の磁気トンネル接合部２の記憶層２１に書き込まれる。第２の書き込み界磁電流５１’は、第１の力線５にほぼ直角な第２の方向に記憶層２１の磁化を切り替えることができる第２の書き込み磁界５２’を誘導する。
【００４７】
第１および第２の磁気トンネル接合部２、２’は、第１および第２のストラップ１４、１４’をそれぞれ通過する加熱電流３１によるジュール効果の寄与によって加熱される。ストラップ１４、１４’に加熱電流を通過させることによって、磁気トンネル接合部２、２’の信頼性が増加する。なぜなら、エレクトロマイグレーション、電圧破壊または酸化物劣化などの影響が、磁気トンネル接合部２’自体を通して流れる加熱電流がない状態で最小限にされるからである。さらに、磁気トンネル接合部２、２’は、ＭＲＡＭセル１０の熱性能および信頼性性能に影響を与えずに、高いＲＡを有することができ、例えば最高２５０％の高いトンネル磁気抵抗（ＴＭＲ）を可能にすることができる。
【００４８】
実施形態（図示せず）において、ＭＲＡＭベースＴＣＡＭセル１０には、第１の力線５にほぼ直角に配置された第２の力線が含まれる。書き込み動作の第１および第２の書き込みサイクル中に、第１の書き込み界磁電流５１および第２の書き込み界磁電流５１’を第２の力線に通過させて、誘導された第１および第２の磁界５２、５２’が、記憶層２１の磁化を第１の力線５にほぼ平行な方向に切り替えるようにすることができる。
【００４９】
図５ａ〜５cは、上から見た第１および第２の磁気トンネル接合部２、２’を概略的に示す。図５ａ〜５ｃにおいて、細い矢印は、第１および第２の磁気トンネル接合部２、２’にそれぞれ書き込まれる第１および第２の書き込みデータを表す。図５ｂの例において、第１の磁気トンネル接合部２には、「０」の論理状態を備えた書き込みデータが含まれ、第２の磁気トンネル接合部２’には、「１」の論理状態を備えた書き込みデータが含まれる。これは、記憶層２１の磁化が、第１および第２の磁気トンネル接合部２、２’においてそれぞれ上方および下方に、第１の力線５に直角に配向されることに対応する。図５ｃにおいて、第１および第２の磁気トンネル接合部２、２’には、「１」および「０」の論理状態を備えた書き込みデータがそれぞれ含まれ、記憶層の磁化は、第１および第２の磁気トンネル接合部２、２’においてそれぞれ下方および上方に、第１の力線５に直角に配向される。図５ａにおいて、第１および第２の磁気トンネル接合部２、２’の記憶層の磁化は、書き込みデータが両方の磁気トンネル接合部２、２’においてマスクされた論理状態「Ｘ」を有することに対応して、第１の力線５とほぼ平行に、かつ反対方向に配向される。
【００５０】
ＴＡＳ−ＭＲＡＭセル１０の検索動作中に、連続的に変化する極性を有する検索界磁電流５３が、第１の力線５を通過する。好ましくは、検索界磁電流５３は、しかるべく変化する極性を備えた検索磁界５４を誘導する交流電流を有する。センス層２１の磁化が固定されず、自由に変化できるので、検索磁界５４は、第１および第２の磁気トンネル接合部２、２’両方のセンス層磁化を、第１および第２の配向方向に同時に配向することができる。好ましくは、検索界磁電流５３の振幅は小さく、検索磁界５４は、センス層２３の磁化を完全には切り替えない。検索界磁電流５３の振幅は、例えば、約７００μＡまたはより小さくすることができる。これは、センス層２３の磁化を完全に切り替えるために必要とされる約１５ｍＡまたはより大きな電流振幅よりはるかに小さく、結果として電力消費の低減をもたらす。電力消費は、書き込み動作中に、センス層２３の切り替えエネルギを最小限にすることによって、さらに低減することができる。さらに、小さな検索界磁電流振幅を用いることによって、高速検索動作が可能になる。検索動作中に、第１および第２の選択トランジスタ６、６’は、ブロックモードである。
【００５１】
検索磁界５４によって配向されるセンス層磁化の方向が、第１および第２の磁気トンネル接合部２、２’に対して、太い矢印で図５ａ〜５ｃに示されている。特に、図５ａ〜５ｃの上部に示された磁気トンネル接合部２、２’は、「１」の論理状態に対応する極性を有する検索界磁電流５３による、例えば第１の配向方向に対応する上方方向に配向されたセンス層磁化を用いて表されている。反対に、図５ａ〜５ｃにおいて下に示された磁気トンネル接合部２、２’は、「０」の論理状態に対応する極性を有する検索界磁電流５３による、例えば第２の配向方向に対応する下方方向に配向されてセンス層磁化を用いて表されている。
【００５２】
次に、第１および第２の磁気トンネル接合部２、２’にそれぞれ書き込まれた第１および第２の書き込みデータは、第１および第２の電流線３、３’を介し、第１および第２の磁気トンネル接合部２、２’にセンス電流３２をそれぞれ通過させることによって、２つの磁気トンネル接合部２、２’におけるセンス層２３の配向された磁化と比較することができる。図３に示すように、センス電流３２は、第１および第２のストラップ１４、１４’を介して、２つの磁気トンネル接合部２、２’および金属線１１を横断して、第１および第２の電流線３、３’間をそれぞれ循環することができる。金属線１１を通して直列に接続された２つの磁気トンネル接合部２、２’は、第１および第２の電流線３、３’間の分圧器を形成する。
【００５３】
図５ｂの例において、第１および第２の磁気トンネル接合部２、２’は、「０」の論理状態および「１」の論理状態をそれぞれ有する第１および第２の書き込みデータで書き込まれる。「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）に対応する極性を備えた検索界磁電流５３は、第１の磁気トンネル接合部２において記憶層磁化により近い、および第２の磁気トンネル接合部２’において記憶層磁化により遠い方向に、それぞれセンス層磁化を配向させる。次に、第１の接合部抵抗Ｒ１に対する測定値は、第２の接合部抵抗Ｒ２に対する測定値より小さく、負のトンネル磁気抵抗ΔＲをもたらす。対照的に、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）に対応する極性を備えた検索界磁電流５３は、第１および第２の磁気トンネル接合部２’における記憶層磁化により遠い、およびより近い方向に、それぞれセンス層磁化を配向させる。ここで、第１の接合部抵抗Ｒ１に対する測定値は、第２の接合部抵抗Ｒ２に対する測定値Ｒ２より大きく、正のトンネル磁気抵抗ΔＲをもたらす。
【００５４】
図５ｃの例において、第１および第２の磁気トンネル接合部２、２’は、「１」の論理状態および「０」の論理状態をそれぞれ有する第１および第２の書き込みデータで書き込まれる。上記のように、センス層磁化の検査は、「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）に対応する極性を有する検索界磁電流５３でセンス層磁化を配向させることによって、正のトンネル磁気抵抗ΔＲがもたらされることを示す。反対に、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）に対応する極性を有する検索界磁電流５３でセンス層磁化を配向させることによって、負のトンネル磁気抵抗ΔＲがもたらされる。
【００５５】
図５ａの例において、第１および第２の磁気トンネル接合部２、２’は、「Ｘ」の論理状態を有する第１および第２の書き込みデータで書き込まれる。ここで、「１」および「０」の論理状態（それぞれ上部および下部の２つの磁気トンネル接合部２、２’）に対応する極性を有する検索界磁電流５３でセンス層磁化を配向させることによって、マスクされたかまたはｄｏｎ’ｔ ｃａｒｅ状態に対応する負のトンネル磁気抵抗ΔＲがもたらされる。
【００５６】
図４に示す実施形態において、回路１８には、好ましくはプルダウンＮＭＯＳトランジスタ型のセンストランジスタ８、および事前に印加（プリチャージ）された一致線９が含まれる。２つの磁気トンネル接合部２、２’間の金属線１１における電圧ＶＤ（図４のポイントＤ）は、センストランジスタ８のゲートを駆動するために用いられ、センストランジスタ８は、一致線９を制御する。
【００５７】
センス電流３２によって生成される電圧ＶＤは、第１および第２の接合部抵抗Ｒ１、Ｒ２のそれぞれの値に依存し、これらの接合部抵抗Ｒ１、Ｒ２は、上記のように、それぞれの第１および第２の書き込みデータならびに検索界磁電流５３の極性に依存する。図５ｃの例において、「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることによって、高い値の電圧ＶＤがもたらされる。高電圧ＶＤは、不一致状態に対応し、一致線９を放電する通過モードにセンストランジスタ８を設定する。反対に、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることは、小さな値の電圧ＶＤをもたらし、一致線９が一致状態に対応して充電されたままに留まるブロックモードにセンストランジスタ８を設定する。
【００５８】
同様に、図５ｂの例において、「１」の論理状態（上部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることによって、一致線が充電されたままに留まる一致状態に対応する小さな電圧値がもたらされ、「０」の論理状態（下部の２つの磁気トンネル接合部２、２’）を備えた検索界磁電流５３を通過させることによって、一致線が放電される不一致状態に対応する高電圧値がもたらされる。図５ａの例において、「１」および「０」の論理状態を備えた検索界磁電流５３を両方とも通過させることによって、小さな値の電圧ＶＤがもたらされ、一致線９は、マスクされたかまたはｄｏｎ’ｔ ｃａｒｅ状態に対応して、両方の場合に充電されたままに留まる。
【００５９】
実施形態（図示せず）において、ＭＲＡＭベースＴＣＡＭセル１０には、２つの一致線９が含まれる。２つの一致線９を用いて、２つの一致線９の端部で検出された差動信号を提供し、検索動作中に読み出し差分値（マージン）を改善するようにすることができる。この構成において、センストランジスタ８は、プルアップＰＭＯＳトランジスタ型であるのが好ましい。
【００６０】
図２ａ、２ｂおよび４に示す別の実施形態において、ＭＲＡＭベースＴＣＡＭセル１０には、ビットトランジスタ１５がさらに含まれるが、このビットトランジスタ１５は、読み出しワード線１６によって制御され、ビット線１７に電気的に接続される。読み出しワード線１６は、ビットトランジスタ１５を通過モードに設定することができ、ビット電流（図示せず）がビットライン１７を流れることができるようにする。この構成において、１つの単一のセル１０の電圧ＶＤは、ビットライン１７上で読み出すことができる。
【００６１】
検索界磁電流５３が、「１」および「０」の論理状態をそれぞれ有するときに測定された電圧ＶＤ間の電圧差ΔＶＤは、次の式１によって決定することができる。
ΔＶＤ＝ＶＤ＊（ＴＭＲ／（２＋ＴＭＲ））＝０．５６＊ＴＭＲ （式１）。
【００６２】
磁気トンネル接合部２、２’が、２５０％のＴＭＲを有する場合で、電圧差ΔＶＤが、一致および不一致状態間の有意差を得られるほど高い３９０ｍＶの値を有すると仮定すると、式１は、電圧ＶＤに対して０．７Ｖの値をもたらす。したがって、電圧ＶＤは、磁気トンネル接合部２、２’が高いＴＭＲ値を有する場合には、大きくなるはずである。
【００６３】
検索動作の速度は、電流およびビット線３、３’、１７の放電時定数ＲＣにとりわけ依存する。さらに、異なるＲＣ値は、センストランジスタ８がプルダウンまたはプルアップトランジスタであるかどうかということ、およびセンストランジスタ８のリークの度合い（トランジスタ８の電流特性）に依存して、得ることができる。リークの程度は、センストランジスタ８のボディバイアス電圧を適切に調整することによって最小限にすることができる。
【００６４】
実施形態（図示せず）において、磁気メモリ装置は、複数のＭＲＡＭベースＴＣＡＭセル１０を含むアレイを組み立てることによって、形成することができる。セル１０のアレイは、装置パッケージ（図示せず）内に配置することができる。磁気メモリ装置を形成する場合に、各ＭＲＡＭベースＴＣＡＭセル１０は、センストランジスタ８を介して一致線９に接続できるが、一致線９は、場合により、検索動作中にアレイの行または列の単一のセル１０によって放電される。一致線９は、信号を十分な論理レベルへ増幅でき、かつ信号を従来の方法で出力できる一致線増幅器（図示せず）に結合することができる。一致線増幅器は、差動センス増幅器および／または多段差動センス増幅器とすることができる。第１の力線５は、アレイの行または列における１つもしくはいくつかのセル１０に同時にアドレスを取るか、あるいはアレイにおける全てのセル１０に同時にアドレスを取ることができる。後の構成によって、ビット当たりの電力を低減することが可能になる。
【００６５】
本発明は、様々な修正および代替形態の余地があり、その特定の例が、図面に例として示され、本明細書に詳細に説明されている。しかしながら、本発明が、開示された特定の形態または方法に限定されるべきではなく、反対に、本発明が、全ての修正、均等物および代案をカバーし得ることを理解されたい。
【００６６】
２つの選択トランジスタ６、６’、センストランジスタ８および場合によりビットトランジスタ１５を含むＭＲＡＭベースＴＣＡＭセル１０は、追加のＣＭＯＳ前置増幅器を用いる従来のＭＲＡＭセルと比較して、約４分の１に低減されたサイズを有する。また、ＭＲＡＭベースＴＣＡＭセル１０のサイズは、最大１６のトランジスタを用いる従来のＳＲＡＭベースＴＣＡＭセルまたは少なくとも７つのトランジスタを用いる従来のＭＲＡＭベースＴＣＡＭセルの１つより小さい。ＭＲＡＭベースＴＣＡＭセル１０によって、より高いセル密度ならびに必要なマスクおよびシリコンがより少ないことによるより低い製造コストの磁気メモリ装置が可能になる。
【００６７】
また、ＭＲＡＭベースＴＣＡＭセル１０のより小さなサイズによって、特に一致線９および電流線３、３’に沿った寄生容量の低減、および検索動作速度の向上が可能になる。例えば、一検索サイクルは、１００ＭＨｚ〜２００ＭＨｚに含まれる範囲内の速度を有することができる。次に、電流線３、３’では低電圧、例えば１３０ｎｍのＣＭＯＳ技術用に約０．５Ｖを用いることができるので、ＭＲＡＭベースＴＣＡＭセル１０の動的電力消費は、少なくとも４分の１に低減することができる。また、ＭＲＡＭベースＴＣＡＭセル１０の静的電力消費は、従来のＭＲＡＭベースＴＣＡＭセルよりも低い。例えば、ＭＲＡＭベースＴＣＡＭセル１０における一検索サイクルは、単に約５０ｎＷの電力を必要とするだけである。
【００６８】
さらに、磁気メモリ装置は、アレイにおけるよりも少ない数のＭＲＡＭベースＴＣＡＭセル１０を含むサブアレイ（図示せず）にさらにセグメント化して、時定数ＲＣを低減しかつ検索動作速度を向上させるようにすることができる。しかしながら、この構成は、それぞれのサブアレイにおいてセンス電流、加熱電流および界磁電流をそれぞれ駆動するために、各電流線３、３’および第１の力線５用の追加ドライバを用いる必要があり、ダイサイズおよび回路の複雑さの増加に帰着する。
【符号の説明】
【００６９】
１ ＭＲＡＭベースＴＣＡＭセル
２ 第１の磁気トンネル接合部
２’ 第２の磁気トンネル接合部
２１ 記憶層
２２ 絶縁層
２３ センス層
３ 第１の電流線
３’ 第２の電流線
３１ 加熱電流
３２ センス電流
５ 第１の力線
５１ 第１の書き込み界磁電流
５２ 第１の書き込み磁界
５１’ 第２の書き込み界磁電流
５２’ 第２の書き込み磁界
５３ 検索界磁電流
５４ 検索磁界
６ 第１の選択トランジスタ
６’ 第２の選択トランジスタ
７ 第１の書き込みワード線
７’ 第２の書き込みワード線
８ センストランジスタ
９ 一致線
１０ 究極のＴＡＳ−ＭＲＡＭ ＴＣＡＭセル
１１ 金属線
１２ ＣＭＯＳ前置増幅器
１４ 第１のストラップ
１４’ 第２のストラップ
１５ ビットトランジスタ
１６ 読み出しワード線
１７ ビット線
１８ 回路
Ｒ１ 第１の接合部抵抗
Ｒ２ 第２の接合部抵抗
ΔＲ トンネル磁気抵抗
ＲＳ 第１のストラップ抵抗
Ｒ’Ｓ 第２のストラップ抵抗
ＲＣ 時定数
ＶＤ 分圧器で測定された電圧
ΔＶＤ 差動電圧
【特許請求の範囲】
【請求項１】
第１および第２の磁気トンネル接合部と、
前記第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ前記第１および第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、
前記第１および第２のストラップの一端部にそれぞれ接続され、かつ前記第１および第２のストラップに加熱電流をそれぞれ選択的に通過させることができる第１および第２の選択トランジスタと、
前記加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、
を含む磁気ランダムアクセスメモリベース３値連想メモリセルであって、
前記セルが、前記第１および第２の磁気トンネル接合部を、前記第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線をさらに備え、前記第１および第２の電流線が、前記２つの選択トランジスタがブロックモードである場合に前記第１および第２の磁気トンネル接合部に前記センス電流を通過させるために、前記第１および第２のストラップのもう一方の端部にそれぞれ接続されるセル。
【請求項２】
少なくとも第１の書き込み界磁電流を通過させるための第１の力線をさらに備える、請求項１に記載のセル。
【請求項３】
ビット線および検索ワード線に電気的に接続されたビットトランジスタを更に備え、該ビットトランジスタは、前記ビット線にビット電流を通過させるために、前記検索ワード線によって制御されることを特徴とする請求項１に記載のセル。
【請求項４】
複数の磁気ランダムアクセスメモリベース３値連想メモリセルを含むアレイを組み立てることによって形成された磁気メモリ装置であって、各セルが、第１および第２の磁気トンネル接合部と、前記第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ前記第１および第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、前記第１および第２のストラップの一端部にそれぞれ接続され、かつ前記第１および第２のストラップに加熱電流をそれぞれ選択的に通過させることができる第１および第２の選択トランジスタと、前記加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、を含み、前記セルが、前記第１および第２の磁気トンネル接合部を、前記第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線をさらに含み、前記第１および第２の電流線が、前記２つの選択トランジスタがブロックモードである場合に前記第１および第２の磁気トンネル接合部に前記センス電流を通過させるために、前記第１および第２のストラップのもう一方の端部にそれぞれ接続される磁気メモリ装置。
【請求項５】
第１および第２の磁気トンネル接合部であって、それぞれが、第１の安定方向から第２の安定方向に切り替えることができる磁化を有する記憶層、可変磁化方向を有するセンス層、および前記記憶層と前記センス層との間の絶縁層から形成される第１および第２の磁気トンネル接合部と、前記第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ前記第１および第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、前記第１および第２のストラップの一端部にそれぞれ接続され、かつ前記第１および第２のストラップに加熱電流をそれぞれ選択的に通過させることができる第１および第２の選択トランジスタと、前記加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、少なくとも第１の書き込み界磁電流を通過させるための第１の力線と、前記第１および第２の磁気トンネル接合部を、前記第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線と、を備え、前記第１および第２の電流線が、前記２つの選択トランジスタがブロックモードである場合に前記第１および第２の磁気トンネル接合部に前記センス電流を通過させるために、前記第１および第２のストラップのもう一方の端部にそれぞれ接続された、磁気ランダムアクセスメモリベース３値連想メモリセルに書き込みデータを書き込みかつ検索する方法であって、
書き込み動作中に：
前記書き込み動作の第１の書き込みサイクル中に、前記第１の磁気トンネル接合部の前記記憶層に第１の書き込みデータを書き込むことと、
前記書き込み動作の第２の書き込みサイクル中に、前記第２の磁気トンネル接合部の前記記憶層に第２の書き込みデータを書き込むことと、
検索動作中に：
前記第１の力線を通過する検索界磁電流の極性に従って、前記第１および第２の磁気トンネル接合部の前記センス層の前記磁化を、第１および第２の配向方向に配向させることと、
前記第１および第２の選択トランジスタがブロックモードである場合に、前記第１および第２のストラップを介して、前記第１および第２の磁気トンネル接合部に前記センス電流を通過させることによって、前記第１および第２の書き込みデータを、前記２つの磁気トンネル接合部の前記センス層の前記配向された磁化と比較することと、
を含む方法。
【請求項６】
第１の書き込みデータの前記書き込みが、
前記第１の磁気トンネル接合部を高温閾値に加熱することと、
前記第１の磁気トンネル接合部の前記記憶層の前記磁化を第１の方向に切り替えることと、
前記第１の磁気トンネル接合部の前記記憶層の前記磁化が、前記書き込まれた状態において固定される低温閾値に、前記第１の磁気トンネル接合部を冷却することと、
を含み、
第２の書き込みデータの前記書き込みが
前記第２の磁気トンネル接合部を高温閾値に加熱することと、
前記第２の磁気トンネル接合部の前記記憶層の前記磁化を第２の方向に切り替えることと、
前記第２の磁気トンネル接合部の前記記憶層の前記磁化が、前記書き込まれた状態において固定される低温閾値に、前記第２の磁気トンネル接合部を冷却することと、
を含む、請求項５に記載の方法。
【請求項７】
前記セルが、前記第１の力線にほぼ直角に配置された第２の力線をさらに含み、
前記第１の磁気トンネル接合部の前記記憶層の前記磁化の前記切り替えが、第１の極性を有する第１の書き込み界磁電流を、前記第１の力線または前記第２の力線に通過させ、かつ、
前記第２の磁気トンネル接合部の前記記憶層の前記磁化の前記切り替えが、第２の極性を有する第２の書き込み界磁電流を、前記第１の力線または前記第２の力線に通過させることを特徴とする請求項５または６に記載の方法。
【請求項８】
前記第１の磁気トンネル接合部の前記加熱が、前記第１の選択トランジスタが通過モードである場合に、前記加熱電流を前記第１のストラップに通過させ、かつ、
前記第２の磁気トンネル接合部の前記加熱が、前記第２の選択トランジスタが通過モードである場合に、前記加熱電流を前記第２のストラップに通過させることを特徴とする請求項５〜７のいずれか一項に記載の方法。
【請求項９】
前記検索界磁電流が、連続的に変化する極性を有する、請求項５に記載の方法。
【請求項１０】
前記セルが、事前に印加された一致線に電気的に接続されたセンストランジスタを更に備え、
前記センストンランジスタは、前記２つの磁気トンネル接合部間における前記導電線上の電圧によって駆動され、
センス電流の前記通過が、前記２つの磁気トンネル接合部間における導電線上の電圧を生成し、該電圧は、前記第１および第２の書き込みデータ、ならびに前記２つの磁気トンネル接合部における前記配向されたセンス層磁化のそれぞれの方向に依存して、前記一致線を放電したりしなかったりするために前記センストランジスタを駆動することを特徴とする請求項５に記載の方法。
【請求項１】
第１および第２の磁気トンネル接合部と、
前記第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ前記第１および第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、
前記第１および第２のストラップの一端部にそれぞれ接続され、かつ前記第１および第２のストラップに加熱電流をそれぞれ選択的に通過させることができる第１および第２の選択トランジスタと、
前記加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、
を含む磁気ランダムアクセスメモリベース３値連想メモリセルであって、
前記セルが、前記第１および第２の磁気トンネル接合部を、前記第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線をさらに備え、前記第１および第２の電流線が、前記２つの選択トランジスタがブロックモードである場合に前記第１および第２の磁気トンネル接合部に前記センス電流を通過させるために、前記第１および第２のストラップのもう一方の端部にそれぞれ接続されるセル。
【請求項２】
少なくとも第１の書き込み界磁電流を通過させるための第１の力線をさらに備える、請求項１に記載のセル。
【請求項３】
ビット線および検索ワード線に電気的に接続されたビットトランジスタを更に備え、該ビットトランジスタは、前記ビット線にビット電流を通過させるために、前記検索ワード線によって制御されることを特徴とする請求項１に記載のセル。
【請求項４】
複数の磁気ランダムアクセスメモリベース３値連想メモリセルを含むアレイを組み立てることによって形成された磁気メモリ装置であって、各セルが、第１および第２の磁気トンネル接合部と、前記第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ前記第１および第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、前記第１および第２のストラップの一端部にそれぞれ接続され、かつ前記第１および第２のストラップに加熱電流をそれぞれ選択的に通過させることができる第１および第２の選択トランジスタと、前記加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、を含み、前記セルが、前記第１および第２の磁気トンネル接合部を、前記第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線をさらに含み、前記第１および第２の電流線が、前記２つの選択トランジスタがブロックモードである場合に前記第１および第２の磁気トンネル接合部に前記センス電流を通過させるために、前記第１および第２のストラップのもう一方の端部にそれぞれ接続される磁気メモリ装置。
【請求項５】
第１および第２の磁気トンネル接合部であって、それぞれが、第１の安定方向から第２の安定方向に切り替えることができる磁化を有する記憶層、可変磁化方向を有するセンス層、および前記記憶層と前記センス層との間の絶縁層から形成される第１および第２の磁気トンネル接合部と、前記第１および第２の磁気トンネル接合部にそれぞれ接続され、かつ前記第１および第２の磁気トンネル接合部のいずれの側にそれぞれ延伸する第１および第２のストラップと、前記第１および第２のストラップの一端部にそれぞれ接続され、かつ前記第１および第２のストラップに加熱電流をそれぞれ選択的に通過させることができる第１および第２の選択トランジスタと、前記加熱電流および／またはセンス電流を通過させるための第１および第２の電流線と、少なくとも第１の書き込み界磁電流を通過させるための第１の力線と、前記第１および第２の磁気トンネル接合部を、前記第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線と、を備え、前記第１および第２の電流線が、前記２つの選択トランジスタがブロックモードである場合に前記第１および第２の磁気トンネル接合部に前記センス電流を通過させるために、前記第１および第２のストラップのもう一方の端部にそれぞれ接続された、磁気ランダムアクセスメモリベース３値連想メモリセルに書き込みデータを書き込みかつ検索する方法であって、
書き込み動作中に：
前記書き込み動作の第１の書き込みサイクル中に、前記第１の磁気トンネル接合部の前記記憶層に第１の書き込みデータを書き込むことと、
前記書き込み動作の第２の書き込みサイクル中に、前記第２の磁気トンネル接合部の前記記憶層に第２の書き込みデータを書き込むことと、
検索動作中に：
前記第１の力線を通過する検索界磁電流の極性に従って、前記第１および第２の磁気トンネル接合部の前記センス層の前記磁化を、第１および第２の配向方向に配向させることと、
前記第１および第２の選択トランジスタがブロックモードである場合に、前記第１および第２のストラップを介して、前記第１および第２の磁気トンネル接合部に前記センス電流を通過させることによって、前記第１および第２の書き込みデータを、前記２つの磁気トンネル接合部の前記センス層の前記配向された磁化と比較することと、
を含む方法。
【請求項６】
第１の書き込みデータの前記書き込みが、
前記第１の磁気トンネル接合部を高温閾値に加熱することと、
前記第１の磁気トンネル接合部の前記記憶層の前記磁化を第１の方向に切り替えることと、
前記第１の磁気トンネル接合部の前記記憶層の前記磁化が、前記書き込まれた状態において固定される低温閾値に、前記第１の磁気トンネル接合部を冷却することと、
を含み、
第２の書き込みデータの前記書き込みが
前記第２の磁気トンネル接合部を高温閾値に加熱することと、
前記第２の磁気トンネル接合部の前記記憶層の前記磁化を第２の方向に切り替えることと、
前記第２の磁気トンネル接合部の前記記憶層の前記磁化が、前記書き込まれた状態において固定される低温閾値に、前記第２の磁気トンネル接合部を冷却することと、
を含む、請求項５に記載の方法。
【請求項７】
前記セルが、前記第１の力線にほぼ直角に配置された第２の力線をさらに含み、
前記第１の磁気トンネル接合部の前記記憶層の前記磁化の前記切り替えが、第１の極性を有する第１の書き込み界磁電流を、前記第１の力線または前記第２の力線に通過させ、かつ、
前記第２の磁気トンネル接合部の前記記憶層の前記磁化の前記切り替えが、第２の極性を有する第２の書き込み界磁電流を、前記第１の力線または前記第２の力線に通過させることを特徴とする請求項５または６に記載の方法。
【請求項８】
前記第１の磁気トンネル接合部の前記加熱が、前記第１の選択トランジスタが通過モードである場合に、前記加熱電流を前記第１のストラップに通過させ、かつ、
前記第２の磁気トンネル接合部の前記加熱が、前記第２の選択トランジスタが通過モードである場合に、前記加熱電流を前記第２のストラップに通過させることを特徴とする請求項５〜７のいずれか一項に記載の方法。
【請求項９】
前記検索界磁電流が、連続的に変化する極性を有する、請求項５に記載の方法。
【請求項１０】
前記セルが、事前に印加された一致線に電気的に接続されたセンストランジスタを更に備え、
前記センストンランジスタは、前記２つの磁気トンネル接合部間における前記導電線上の電圧によって駆動され、
センス電流の前記通過が、前記２つの磁気トンネル接合部間における導電線上の電圧を生成し、該電圧は、前記第１および第２の書き込みデータ、ならびに前記２つの磁気トンネル接合部における前記配向されたセンス層磁化のそれぞれの方向に依存して、前記一致線を放電したりしなかったりするために前記センストランジスタを駆動することを特徴とする請求項５に記載の方法。
【図１】
【図２ａ】
【図２ｂ】
【図３】
【図４】
【図５】
【図２ａ】
【図２ｂ】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１４２２８（Ｐ２０１１−１４２２８Ａ）
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１０−１５０７０４（Ｐ２０１０−１５０７０４）
【出願日】平成２２年７月１日（２０１０．７．１）
【出願人】（５０９０９６２０１）クロッカス・テクノロジー・ソシエテ・アノニム (33)
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願番号】特願２０１０−１５０７０４（Ｐ２０１０−１５０７０４）
【出願日】平成２２年７月１日（２０１０．７．１）
【出願人】（５０９０９６２０１）クロッカス・テクノロジー・ソシエテ・アノニム (33)
[ Back to top ]