自動回路設計用パレートデータ生成プログラム、方法及び装置、並びに自動回路設計プログラム、方法及び装置
【課題】設計者における最適化処理時間を削減しつつ、要求仕様を満たす又は満たさない場合でも当該要求仕様に近い回路を自動設計する。
【解決手段】特定の機能を有する回路構成とプロセス制約条件との組み合わせにて、要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、さらに回路構成及びプロセス制約条件との全ての組み合わせについてのパレート最適解と、各プロセス制約条件についてのパレート最適解とをさらに抽出する。このようなデータを設計者に頒布することによって、パレート最適解を生成する時間を節約することができるようになり、設計者は、このようなデータを用いて希望する機能を有する最適な回路を設計することができるようになる。
【解決手段】特定の機能を有する回路構成とプロセス制約条件との組み合わせにて、要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、さらに回路構成及びプロセス制約条件との全ての組み合わせについてのパレート最適解と、各プロセス制約条件についてのパレート最適解とをさらに抽出する。このようなデータを設計者に頒布することによって、パレート最適解を生成する時間を節約することができるようになり、設計者は、このようなデータを用いて希望する機能を有する最適な回路を設計することができるようになる。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、回路の自動設計技術に関する。
【背景技術】
【０００２】
アナログ・デジタル混載設計の増加や、アナログ設計者の不足により、過去に設計されたアナログ回路をＩＰ（Intellectual Property）データとして活用する必要性が高まっている。ＩＰデータを再利用する際には、回路の仕様に応じて指定されたプロセスでの最適化を行うか、又は最適なプロセスを選択する必要があり、プロセスを考慮した最適化技術が求められている。
【０００３】
現在、回路の自動設計及び最適化のための様々な技術が存在しているが、設計者が、回路シミュレーションを何度も繰り返し実施する必要があり、回路構成の決定やその回路構成のパラメータの決定に、数日かかる場合もある。当然、このような自動設計及び最適化技術を用いずに、人手で設計及び最適化を行えば、相当長時間かかるだけではなく、設計者のスキルによって、品質や設計期間にばらつきが生じるという問題もある。さらに、プロセス微細化によって最適化作業の期間が増大する傾向にある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２６０９７３号公報
【特許文献２】米国特許公開公報第２００５／０２５７１７８号公報
【特許文献３】特開２００５−５５９６０号公報
【特許文献４】ＷＯ２００６／０３９１６５号公報
【特許文献５】米国特許第６９６８５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上のように、設計者における自動設計及び最適化のための処理時間を飛躍的に短縮するような技術は存在していない。
【０００６】
従って、本技術の目的は、設計者における自動設計及び最適化のための処理時間を短縮するための新規な技術を提供することである。
【課題を解決するための手段】
【０００７】
第１の態様に係る自動回路設計用パレートデータ生成方法は、（Ａ）回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、（Ｂ）回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されているプロセス制約条件と抽出された回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、シミュレーション結果から要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、プロセス制約条件の識別子と回路構成の識別子との組み合わせに対応付けてパレート最適解の各々について設計変数の各々の該当値と要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、（Ｃ）プロセス制約条件の各々について、個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全てのパレート最適解において非劣解となるパレート最適解を抽出し、プロセス制約条件の各々について、当該パレート最適解について該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、（Ｄ）個別パレートデータ格納部に格納されている、抽出された全ての回路構成についての全てのパレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップとを含む。
【０００８】
第２の態様に係る自動回路設計方法は、（Ａ）製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全てのプロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、（Ｂ）回路設計の要求仕様についての入力を受け付けるステップと、（Ｃ）上記指定が第１の最適化である場合には、各プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、上記指定が第２の最適化である場合には、プロセス制約条件と回路構成との組み合わせについてのパレート最適解に該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータをパレート最適解データとして読み出すステップと、（Ｄ）要求仕様の各項目について値の分布をバランスさせる、要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ空間変換後の要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、（Ｅ）読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解から、空間変換後の解仕様空間における、仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から仮最適解についての回路構成を特定するステップと、（Ｆ）仮最適解を、特定された回路構成についての各設計変数の値にマッピングするステップと、（Ｇ）特定された回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップとを含む。
【発明の効果】
【０００９】
設計者における自動設計及び最適化のための処理時間を短縮できるようになる。
【図面の簡単な説明】
【００１０】
【図１】本技術の実施の形態における全体構成の概念図である。
【図２】本技術の第１の実施の形態における新アナログＩＰデータ生成装置の機能ブロック図である。
【図３】回路構成ライブラリ格納部に格納されるデータの一例を示す図である。
【図４】制約条件格納部に格納されるデータの一例を示す図である。
【図５】仕様データ格納部に格納されるデータの一例を示す図である。
【図６】プロセス制約条件格納部に格納されるデータの一例を示す図である。
【図７】プロセス制約条件格納部に格納されるデータの他の例を示す図である。
【図８】本技術の実施の形態における新ＩＰデータ生成処理の処理フローを示す図である。
【図９】パレートを説明するための模式図である。
【図１０】個別パレート生成処理の処理フローを示す図である。
【図１１】テストベンチデータ格納部に格納されるデータを模式的に示す図である。
【図１２】個別パレートデータ格納部に格納されるデータの一例を示す図である。
【図１３】パレートサンプリング集合を模式的に示す図である。
【図１４】個別パレート生成処理において生成されるパレートサンプリング集合を模式的に示す図である。
【図１５】プロセス別パレート生成処理の処理フローを示す図である。
【図１６】特定プロセスパレート生成処理の処理フローを示す図である。
【図１７】プロセス別パレート生成処理を説明するための模式図である。
【図１８】プロセス別パレート生成処理を説明するための模式図である。
【図１９】プロセス別パレートデータ格納部に格納されるデータの一例を示す図である。
【図２０】プロセス別パレート生成処理を説明するための模式図である。
【図２１】全体パレート生成処理の処理フローを示す図である。
【図２２】全体パレート生成処理を説明するための模式図である。
【図２３】全体パレート生成処理を説明するための模式図である。
【図２４】全体パレートデータ格納部に格納されるデータの一例を示す図である。
【図２５】自動最適回路設計装置の機能ブロック図である。
【図２６】回路設計処理の処理フローを示す図である。
【図２７】最適解生成処理の処理フローを示す図である。
【図２８】仮最適解探索処理の処理フローを示す図である。
【図２９】仮最適解の探索を模式的に示す図である。
【図３０】仮最適解に対応する回路構成を特定する処理を説明するための模式図である。
【図３１】本技術の第２の実施の形態における新アナログＩＰデータ生成装置の機能ブロック図である。
【図３２】ＰＶＴコーナ設定データ格納部に格納されるデータの一例を示す図である。
【図３３】ＰＶＴコーナ設定データ格納部に格納されるデータの一例を示す図である。
【図３４】出現分布を説明するための模式図である。
【図３５】ＰＶＴコーナ設定データ格納部に格納されるデータの一例を示す図である。
【図３６】定格値についてパレート曲線を形成する際の問題を説明するための図である。
【図３７】最悪性能についてのパレート曲線について説明するための図である。
【図３８】第２の実施の形態における個別パレート生成処理の処理フローを示す図である。
【図３９】最悪性能値取得処理の第１の例を示す図である。
【図４０】生成されるデータの一例を示す図である。
【図４１】最悪性能値取得処理の第２の例を示す図である。
【図４２】第２の実施の形態における個別パレートデータ格納部に格納されるデータの一例を示す図である。
【図４３】コンピュータの機能ブロック図である。
【図４４】実施の形態における新アナログＩＰデータ生成処理の処理フローを示す図である。
【図４５】実施の形態における回路設計処理の処理フローを示す図である。
【図４６】実施の形態における回路設計処理の処理フローを示す図である。
【図４７】実施の形態における新アナログＩＰデータ生成装置の機能ブロック図である。
【図４８】実施の形態における自動最適回路設計装置の機能ブロック図である。
【発明を実施するための形態】
【００１１】
まず、本技術の実施の形態における概要を、図１を用いて説明する。従来から、過去の設計資産（以下、ＩＰデータと呼ぶ）を活用して、アナログ回路の設計時間を短縮することが行われてきた。本実施の形態では、さらに設計時間を短縮するために、新たなアナログＩＰデータ３００を以下に述べるように定義して、当該新アナログＩＰデータ３００の生成を行う新アナログＩＰデータ生成装置１００を導入する。この新アナログＩＰデータ生成装置１００により生成された新アナログＩＰデータ３００は、当該新アナログＩＰデータ３００を用いて最適な回路構成についてのデータを生成する自動最適回路設計装置２００（又はこの自動最適回路設計装置２００を実現するためのプログラム）と共に、実際に回路設計を行うユーザに提供される。ユーザは、自動最適回路設計装置２００に指示して、新アナログＩＰデータ３００を処理させることによって、要求仕様に近い回路構成についてのデータを短時間に取得することができるようになる。
【００１２】
［実施の形態１］
第１の実施の形態に係る新アナログＩＰデータ生成装置１００の機能ブロック図を図２に示す。本アナログＩＰデータ生成装置１００は、（Ａ）設計済みだが回路パラメータは未設定のアナログ回路の回路構成データを格納する回路構成ライブラリ格納部２と、（Ｂ）各回路構成についての制約条件（プロセスについての制約条件を除く）を格納する制約条件格納部１と、（Ｃ）新アナログＩＰデータ３００についての要求仕様の仕様データを格納する仕様データ格納部３と、（Ｄ）回路設計時に採用される可能性のある複数のプロセス制約条件を格納するプロセス制約条件格納部１３と、（Ｅ）制約条件格納部１と回路構成ライブラリ格納部２と仕様データ格納部３とに格納されているデータを用いて要求仕様を満たす可能性のある回路構成を選択する回路構成選択部４と、（Ｆ）回路構成選択部４によって選択された回路構成についてのデータを格納する選択回路構成データ格納部５と、（Ｇ）パレート生成条件を格納するパレート生成条件格納部６と、（Ｈ）例えば回路構成の種別毎にシミュレーション用の周辺回路についてのデータを格納するテストベンチデータ格納部７と、（Ｉ）例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）などの回路シミュレータ９と、（Ｊ）回路シミュレータ９と連携し且つ制約条件格納部１と選択回路構成データ格納部５と仕様データ格納部３とパレート生成条件格納部６とテストベンチデータ格納部７とプロセス制約条件格納部１３とに格納されているデータを用いて選択回路構成毎にパレート最適解（以下、パレートと呼ぶ。パレート最適解については以下に述べる。）を生成する個別パレート生成処理部８と、（Ｋ）個別パレート生成処理部８の処理結果を格納する個別パレートデータ格納部１０と、（Ｌ）個別パレートデータ格納部１０に格納されているデータを用いて全選択回路構成及び全プロセス制約条件についてのパレートを生成する全体パレート生成処理部１１と、（Ｍ）全体パレート生成処理部１１による処理結果を格納する全体パレートデータ格納部１２と、（Ｎ）個別パレートデータ格納部１０に格納されているデータを用いて各プロセス制約条件についてのパレートを生成するプロセス別パレート生成処理部１４と、（Ｏ）プロセス別パレート生成処理部１４により生成されたデータを格納するプロセス別パレートデータ格納部１５とを有する。
【００１３】
なお、回路シミュレータ９は、新アナログＩＰデータ生成装置１００とは別装置として実装される場合もある。
【００１４】
回路構成ライブラリ格納部２には、例えば、図３に示すようなデータ構造にて回路構成を保持している。すなわち、各回路構成に当該回路構成の性質や機能を表すタグを付して、図３に示すように階層型のデータ構造を構成し、特定の性質や機能を有する回路構成を検索できるようにしている。図３の例では、第１階層としてＲＦ回路、フィルタ、リニアアンプ、レギュレータといった機能分けが行われており、ＲＦ回路の第２階層としてＬＮＡ（低雑音増幅器：Low Noise Amplifier）、ＶＣＯ（電圧制御発信器：Voltage Controlled Oscillator）、ミキサー、パワーアンプなどが含まれており、リニアアンプの第２階層としてＯＰＡＭＰ（オペアンプ）と、バッファと、ＯＴＡ（Operational Transconductance Amplifier）などが含まれる。図３では、バッファについて２つの異なる回路構成が登録されている様子が模式的に示されている。例えば、第２階層レベルの回路を、以下では「機能」として把握する。
【００１５】
また、制約条件格納部１には、例えば図４に示すようなデータが回路構成毎に格納されている。図４に示すように、制約条件には、直接制約条件と、間接制約条件とが含まれている。直接制約条件は、回路動作原理による制約条件（マッチング条件、サイズ比例条件、パラメータ間の制約条件）、システム要求による制約条件（動作電圧、温度、入力条件）を含む。プロセスなどの製造条件については、本実施の形態では制約条件とは別に定義されるので、制約条件格納部１に格納される制約条件には含まれない。間接制約条件は、必須性能から回路構成パラメータへの制限となる条件である。図４の例では、面積（Ａｒｅａ）についての条件が規定されている。この他にも、消費電力、ＴＨＤ（Total harmonic distortion）、ＤＣ利得、帯域幅などの制約条件が規定される場合もある。制約条件は、設計者が指定することができる設計変数についての条件である。図４に示すように、値の幅が指定される場合もある。
【００１６】
さらに、図５に仕様データ格納部３に格納されるデータの一例を示す。要求仕様は、回路全体で満足すべき特性を各項目について規定したものであり、図５の例では、消費電流、ＴＨＤ、ＤＣ利得、帯域幅といった項目毎に値が設定されている。項目については他の項目を採用することも可能である。値については、新アナログＩＰデータ３００の特性として規定される。なお、本実施の形態では、仕様データ格納部３には、新アナログＩＰデータ３００をどのような機能について生成するかについての指定データについても格納されているものとする。
【００１７】
また、図６にプロセス制約条件格納部１３に格納されるデータの一例を示す。プロセス制約条件は、設計された回路を含む半導体チップを製造する際の制約条件であって、例えば図６に示すように、使用可能なテクノロジの世代（例えば最短配線長４５ｎｍや９０ｎｍなど）が含まれる。なお、各々さらに詳しい条件、例えばゲート長Ｌ及びゲート幅Ｗなどを含むようにしても良い。また、図７に示すように、テクノロジの世代は同一（例えば４５ｎｍ）でも、性能の違い（低リーク又は高リーク）によってプロセス制約条件を区別するようにしても良い。図７の例では、ゲート長Ｌ及びゲート幅Ｗについてはプロセス制約条件ＡとＢとで同じとなっているが、図６のように異なるテクノロジ世代についてのプロセス制約条件を混在させるようにしてもよい。さらに、コスト別にプロセス制約条件を規定するようにしても良い。設計を行うユーザは、製造コストを考慮して最適化を行うことを欲する場合があるためである。なお、本実施の形態では、プロセス制約条件は、全回路構成について共通である。
【００１８】
次に図８乃至図２４を用いて、新アナログＩＰデータ生成装置１００の動作について説明する。まず、回路構成選択部４は、仕様データ格納部３に格納されている指定機能データから、未処理の回路機能を１つ特定する（図８：ステップＳ１）。そして、回路選択部４は、特定された回路機能（例えば「バッファ」）を有する回路構成のうち、仕様データ格納部３に格納されている要求仕様を満たす可能性がある回路構成を、回路構成ライブラリ格納部２から選択する（ステップＳ３）。上でも述べたように、各回路構成の制約条件は、制約条件格納部１に格納されており、要求仕様の各項目の値を明らかに満たさないような制約条件が規定されている回路構成を、要求仕様を満たす可能性なしとして除外する。回路構成選択部４は、選択した回路構成についてのデータを選択回路構成データ格納部５に格納する。
【００１９】
次に、個別パレート生成処理部８は、個別パレート生成処理を実施する（ステップＳ５）。この個別パレート生成処理については図９乃至図１４を用いて説明する。
【００２０】
まず、パレートについて図９を用いて説明しておく。ここでは要求仕様の項目が２つだけであると仮定し、第１の項目を縦軸にコスト１として設定し、より小さい値ほどコストが低いものとし、第２の項目を横軸にコスト２として設定し、より小さい値ほどコストが低いものとする。ここで、特定の回路パラメータ・セットで回路シミュレーションを実施してコスト１及び２の値を特定すると、図９に示すような２次元空間（解空間又は解仕様空間とも呼ぶ）にプロットすることができる。図９の例ではＡ乃至Ｆの６つの点（以下、解と呼ぶ）が得られている。このような状況において、当然ながらコスト１も２も小さい値の方が好ましいので、原点に近いほど良い解である。そして「Ｘ支配Ｙ」とは、Ｙの成分（即ちコスト）は全てＸの成分より劣っていることを示す。図９のような２次元空間では、コスト１も２も小さいＢの方がＥよりも良い解であるから「Ｂ支配Ｅ」であり、同様にＣの方がＦよりも良い解であるから「Ｃ支配Ｆ」である。一方ＡとＢとを比較すると、Ａの方がコスト２は小さいがコスト１はＢの方が小さいので「Ａ支配Ｂ」とは言えない。Ａ乃至Ｄについてはこのように支配関係が成り立たない。このように解空間に他の解に支配されない解、すなわち非劣解をパレート最適解と呼ぶ。そして、パレート最適解を結ぶ曲線（３次元以上の空間であれば曲面）Ａをパレート曲線（又は曲面）と呼ぶ。
【００２１】
このような前提の下、図１０に従って個別パレート生成処理について説明する。まず、個別パレート生成処理部８は、選択回路構成データ格納部５に格納されている、選択された回路構成のうち未処理の回路構成を１つ特定する（ステップＳ１１）。さらに、個別パレート生成処理部８は、プロセス制約条件格納部１３に格納されている複数のプロセス制約条件のうち、未処理のプロセス制約条件を１つ特定する（ステップＳ１３）。
【００２２】
そして、個別パレート生成処理部８は、特定された回路構成について、制約条件格納部１に格納されている、当該回路構成についての対応制約条件を満たす設計変数と、特定されたプロセス制約条件を満たす設計変数（例えばゲート長Ｌやゲート幅Ｗを含む回路パラメータ）を乱数で生成し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１５）。
【００２３】
その後、個別パレート生成処理部８は、テストベンチデータ格納部７から、特定された回路構成のための、回路シミュレーションで必要な周辺回路のデータを読み出し、当該周辺回路のデータと、選択回路構成データ格納部５に格納されている、処理に係る回路構成のデータと、ステップＳ１５で生成した設計変数と、仕様データ格納部３に格納されている要求仕様の項目（すなわち性能項目）とを回路シミュレータ９に出力し、回路シミュレータ９に、要求仕様で規定されている各性能項目を評価させ、回路シミュレータ９から要求仕様で規定されている各性能項目の性能値を取得し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１７）。
【００２４】
テストベンチデータ格納部７から読み出される周辺回路のデータの一例を図１１に示す。図１１の例では、中央に処理に係る回路構成となる差動入出力バッファ回路が示されており、電源回路や性能項目の測定に必要な回路等が、電源端子や入出力端子などに接続されるようになっている。このような周辺回路については周知であり、これ以上説明しない。
【００２５】
また、回路シミュレーションの内容についても周知であるから、これ以上説明しない。
【００２６】
その後、個別パレート生成処理部８は、ステップＳ１７で得られた性能項目の性能値セットが、解空間においてパレート最適解を構成するかを、これより前に選択された各パレート最適解との支配関係を確認することによって判断し、判断結果によってパレートサンプリング集合を更新する（ステップＳ１９）。すなわち、ステップＳ１７で得られた性能項目の性能値セットで構成される解が、他の解を支配している場合には、当該他の解を、パレート最適解の集合であるパレートサンプリング集合から除去し、ステップＳ１７で得られた解をパレートサンプリング集合に追加し、逆に他の解に支配されている場合には、ステップＳ１７で得られた解を破棄する。
【００２７】
パレートサンプリング集合は、例えば個別パレートデータ格納部１０に図１２に示すようなデータとして格納される。図１２の例では、回路構成の識別子と、適用したプロセス制約条件の識別子と、設計変数１乃至３の値と、性能項目１乃至４の値とが登録されるようになっている。変数や項目の数は一例であって、これより多い場合もある。このように、１つのパレート最適解についてのデータが１レコードとして登録される。そして、１つの回路構成と１つのプロセス制約条件との組み合わせについてのレコード群が、パレートサンプリング集合を構成する。
【００２８】
その後、個別パレート生成処理部８は、パレート生成条件格納部６に格納されているパレート生成条件を満たしたか判断する（ステップＳ２１）。パレート生成条件は、多目的最適化処理（複数の目的関数のトレードオフを同時に調べる手法）における実行条件であり、例えば多目的最適化処理に、遺伝多目的最適化アルゴリズムＮＳＧＡ−ＩＩ（Non-dominate sorting genetic algorithm）を利用する場合には、母集団が進化する世代数（generation）及び母集団の個体数（population）等で指定される。なお、多目的最適化自体は周知であり、例えばhttp://mikilab.doshisha.ac.jp/dia/research/report/2006/1006/003/report20061006003.htmlなどに詳細が開示されている。
【００２９】
パレート生成条件を満たしていない場合には、個別パレート生成処理部８は、上で述べたような周知の多目的最適化処理（例えばcrossover処理やmutation処理）により、設計変数を更新し、例えばメインメモリなどの記憶装置に格納する（ステップＳ２３）。そしてステップＳ１７に戻る。
【００３０】
一方、パレート生成条件を満たしている場合には、個別パレート生成処理部８は、プロセス制約条件格納部１３に格納されている全てのプロセス制約条件について処理したか判断する（ステップＳ２５）。未処理のプロセス制約条件が存在する場合にはステップＳ１３に戻る。一方、未処理のプロセス制約条件が存在しない場合には、個別パレート生成処理部８は、全ての選択回路構成について処理したか判断する（ステップＳ２７）。未処理の選択回路構成が存在している場合にはステップＳ１１に戻る。一方、未処理の選択回路構成が存在しない場合には、元の処理に戻る。
【００３１】
このような処理を実施することによって、回路構成とプロセス制約条件の組み合わせ毎に、パレート最適解の集合が生成されるようになる。模式的に解空間を２次元空間として表せば、回路構成とプロセス制約条件の１つの組み合わせについて、図１３に示すようなパレート曲線を構成する解が複数得られるようになる。また、図１０の処理を実施すれば、１つの回路構成につきプロセス制約条件の数だけパレート曲線が生成される。従って、２つの回路構成があって、２つのプロセス制約条件Ａ及びＢ（簡単にプロセスＡ及びＢとも記す）が存在する場合には、図１４に示すように、４つのパレート曲線が生成されることになる。図１４では、黒丸の２つの集合が第１及び第２の回路構成についてのプロセスＡのパレート曲線を表しており、ハッチング付きの丸の２つの集合が第１及び第２の回路構成についてのプロセスＢのパレート曲線を表している。
【００３２】
図５の処理の説明に戻って、プロセス別パレート生成処理部１４は、プロセス別パレート生成処理を実施する（ステップＳ７）。このプロセス別パレート生成処理については、図１５乃至図２０を用いて説明する。
【００３３】
なお、プロセス別パレート生成処理は、プロセス制約条件毎のパレートサンプリング集合を重ね合わせて、各プロセス制約条件についてパレート最適解の集合を構成する処理である。このため、同一プロセス制約条件について算出された、全ての選択回路構成についての全てのパレート最適解について相互の支配関係を確認し、離散的にプロセス制約条件毎のパレート最適解の集合を生成する方法と、同一プロセス制約条件について算出された、各選択回路構成のパレートサンプリング集合について数式でモデリングして、数式間の支配関係を数理的に解析して各プロセス制約条件のパレート最適解を特定する方法とのいずれかを採用可能である。
【００３４】
ここでは前者について説明する。まず、プロセス別パレート生成処理部１４は、個別パレートデータ格納部１０（又はプロセス制約条件格納部１３）に登録されているプロセス制約条件のうち、未処理のプロセス制約条件を１つ特定する（図１５：ステップＳ２８）。そして、プロセス別パレート生成処理部１３は、特定プロセスパレート生成処理を実施する（ステップＳ２９）。この特定プロセスパレート生成処理については、図１６乃至図２０を用いて説明する。
【００３５】
最初に、プロセス別パレート生成処理部１４は、特定プロセスパレートサンプリング集合ＰＬ２＝φと設定する（図１６：ステップＳ３１）。ＰＬ２は、例えばプロセス別パレートデータ格納部１５に格納する。そして、プロセス別パレート生成処理部１４は、特定されたプロセス制約条件について算出された、全選択回路構成のパレート最適解のうち、未処理のパレート最適解ｐを特定する（ステップＳ３３）。その後、プロセス別パレート生成処理部１４は、ＰＬ２にパレート最適解ｐを追加する（ステップＳ３５）。
【００３６】
さらに、プロセス別パレート生成処理部１４は、ＰＬ２内のｐとは異なる未処理のパレート最適解ｐ'を特定する（ステップＳ３７）。そして、ｐ'支配ｐが成立したか判断する（ステップＳ３９）。ｐ'支配ｐが成立する場合には、ｐは全選択回路構成においてパレート最適解を構成しないので、ｐをＰＬから除去する（ステップＳ４１）。そしてステップＳ４９に移行する。一方、ｐ'支配ｐが成立しない場合には、ｐ支配ｐ'が成立したか判断する（ステップＳ４３）。ｐ支配ｐ'が成立する場合には、ｐ'は不要なので、ＰＬから除去する（ステップＳ４５）。そしてステップＳ４７に移行する。ｐ支配ｐ'が成立しない場合もステップＳ４７に移行する。
【００３７】
図１７に示すように、ｐが図におけるａであってｐ'が図におけるｂであるとすると、ａ支配ｂであるから、図におけるｂはＰＬ２から除去される。一方、ｐ'がｃであるとするとａ支配ｃとは言えないので、ｃはＰＬ２に残される。但し、例えば図１７におけるｄがｐであれば、ｄ支配ｃであるから、ｃはＰＬ２から除去される。基本的には、ｐがｂで、ｐ'がａであっても同様に取り扱われる。
【００３８】
その後、プロセス別パレート生成処理部１４は、ＰＬ２内の全てのパレート最適解について処理したか判断する（ステップＳ４７）。ＰＬ２内の全てのパレート最適解について処理したわけではない場合にはステップＳ３７に戻る。一方、ＰＬ２内の全てのパレート最適解について処理した場合には、プロセス別パレート生成処理部１４は、特定されたプロセス制約条件について算出された、全選択回路構成のパレート最適解を全て処理したか判断する（ステップＳ４９）。未処理のパレート最適解が存在する場合にはステップＳ３３に戻る。全て処理した場合には元の処理に戻る。
【００３９】
例えば、図１４に示したプロセスＢについて図１６を実施して非劣解のみを残すと、図１８に示すようなパレートサンプリング集合が得られる。プロセスＢの場合には、図１８に示すような２次元空間の解空間において左下により近い曲線の方が選択される。
【００４０】
また、プロセス別パレートデータ格納部１５には、図１９に示すようなデータが格納される。図１２に示したようなレコード群から、図１６の処理フローで特定されたパレート最適解に対応するレコードのみが、図１９にも含まれるようになる。すなわち、回路構成の識別子と、プロセス制約条件の識別子と、設計変数１乃至３の値と、性能項目１乃至４の値とで１レコードが構成されるようになる。なお、図１９では、プロセス制約条件のプロセスＡについてのレコードのみを示しているが、他のプロセスについてのレコードも分けて格納される。
【００４１】
図１５の処理の説明に戻って、プロセス別パレート生成処理部１４は、個別パレートデータ格納部１０に登録されている全てのプロセス制約条件について処理したか判断する（ステップＳ３０）。未処理のプロセス制約条件が存在する場合には、ステップＳ２８に戻る。一方、全てのプロセス制約条件について処理した場合には元の処理に戻る。
【００４２】
このような処理を実施することによって、図１４に示したプロセスＡ及びプロセスＢのパレートサンプリング集合について図１５の処理を実施すると、図２０に示すような２つのパレートサンプリング集合が得られる。各パレートサンプリング集合に含まれるパレート最適解は、いずれかの選択回路構成についてのパレート最適解である。
【００４３】
図８の処理の説明に戻って、全体パレート生成処理部１１は、全体パレート生成処理を実施する（ステップＳ９）。この全体パレート生成処理については、図２１乃至図２４を用いて説明する。
【００４４】
なお、全体パレート生成処理は、選択回路構成及びプロセス制約条件の組み合わせ毎のパレートサンプリング集合を重ね合わせて、選択回路構成及びプロセス制約条件全体のパレート最適解の集合を構成する処理である。このため、選択回路構成及びプロセス制約条件の各組み合わせに含まれる全てのパレート最適解について相互の支配関係を確認し、離散的に全体のパレート最適解の集合を生成する方法と、選択回路構成及びプロセス制約条件の各組み合わせのパレートサンプリング集合について数式でモデリングして、数式間の支配関係を数理的に解析して選択回路構成及びプロセス制約条件全体のパレート最適解を特定する方法とのいずれかを採用可能である。
【００４５】
ここでは前者について説明する。まず、全体パレート生成処理部１１は、全体パレートサンプリング集合ＰＬ１＝φと設定する（ステップＳ２３１）。ＰＬ１は、全体パレートデータ格納部１２に格納する。そして、全選択回路構成のパレート最適解のうち未処理のパレート最適解ｐを特定する（ステップＳ２３３）。その後、ＰＬ１にパレート最適解ｐを追加する（ステップＳ２３５）。
【００４６】
さらに、全体パレート生成処理部１１は、ＰＬ１内のｐとは異なる未処理のパレート最適解ｐ'を特定する（ステップＳ２３７）。そして、ｐ'支配ｐが成立したか判断する（ステップＳ２３９）。ｐ'支配ｐが成立する場合には、ｐは全選択回路構成においてパレート最適解を構成しないので、ｐをＰＬ１から除去する（ステップＳ２４１）。そしてステップＳ２４９に移行する。一方、ｐ'支配ｐが成立しない場合には、ｐ支配ｐ'が成立したか判断する（ステップＳ２４３）。ｐ支配ｐ'が成立する場合には、ｐ'は不要なので、ＰＬ１から除去する（ステップＳ２４５）。そしてステップＳ２４７に移行する。ｐ支配ｐ'が成立しない場合もステップＳ２４７に移行する。ステップＳ２３７乃至Ｓ２４５の処理は、図１７を用いて説明したものと同様である。
【００４７】
その後、全体パレート生成処理部１１は、ＰＬ１内の全てのパレート最適解について処理したか判断する（ステップＳ２４７）。ＰＬ１内の全てのパレート最適解について処理したわけではない場合にはステップＳ２３７に戻る。一方、ＰＬ１内の全てのパレート最適解について処理した場合には、全選択回路構成のパレート最適解を全て処理したか判断する（ステップＳ２４９）。全選択回路構成の未処理のパレート最適解が存在する場合にはステップＳ２３３に戻る。全て処理した場合には元の処理に戻る。
【００４８】
例えば、図２２に示すように２次元空間を解空間として、回路構成１及びプロセスＡについてのパレートサンプリング集合と、回路構成２及びプロセスＢについてのパレートサンプリング集合と、回路構成ｎ及びプロセスＡについてのパレートサンプリング集合とが存在する場合には、図２１に示すような処理を実施して、非劣解のみを残す。そうすると、図２３に示すような回路構成１及びプロセスＡについての一部のパレート最適解と、回路構成２及びプロセスＢについての一部のパレート最適解とが、全選択回路構成についてのパレートサンプリング集合を構成するようになる。
【００４９】
また、全体パレートデータ格納部１２には、図２４に示すようなデータが格納される。図１２に示したようなレコード群から、全選択回路構成及び全てのプロセス制約条件についてのパレート最適解に対応するレコードのみが、図２４にも含まれるようになる。すなわち、回路構成の識別子と、プロセス制約条件の識別子と、設計変数１乃至３の値と、性能項目１乃至４の値とで１レコードが構成されるようになる。
【００５０】
図８の処理の説明に戻って、例えば回路構成選択部４は、仕様データ格納部３に格納されている指定機能データにおいて指定されている全ての回路機能について処理したか判断する（ステップＳ１０）。未処理の回路機能が存在していればステップＳ１に戻る。一方、全ての回路機能について処理している場合には、処理を終了する。
【００５１】
以上のような処理を実施すれば、全てにおいて最適なパレートサンプリング集合が得られると共に、特定のプロセス制約条件を選択した場合に最適なパレートサンプリング集合も得られるようになる。
【００５２】
このようなプロセス別パレートデータ格納部１５及び全体パレートデータ格納部１２に格納されているデータが、新アナログＩＰデータ３００に含まれる従来にはないデータである。新アナログＩＰデータ３００は、その他に、回路構成ライブラリ格納部２及びテストベンチデータ格納部７に格納されるデータを含む。
【００５３】
上で述べた処理は、比較的計算量が多く時間がかかるが、新アナログＩＰデータ３００の生成は、実際に回路設計を行うユーザが回路設計時に実施するわけではなく、他の者が事前に用意するものである。従って、新アナログＩＰデータ３００の生成のための計算時間については、実際に回路設計を行うユーザが考慮する必要はない。
【００５４】
次に、図２５を用いて、図１に示した自動最適回路設計装置２００について説明する。自動最適回路設計装置２００は、（Ａ）プロセス別パレートデータ格納部１５及び全体パレートデータ格納部１２を生成する際に用いた各プロセス制約条件を格納するプロセス制約条件格納部２４と、（Ｂ）プロセス制約条件格納部２４に格納されているデータを実際に回路設計を行うユーザに提示すると共に入力及び指示を受け取る入力部２１と、（Ｃ）入力部２１がユーザから受け取った、設計すべき回路の仕様データを格納する仕様データ格納部２２と、（Ｄ）プロセス別パレートデータ格納部１５及び全体パレートデータ格納部１２に格納されていたデータを格納するパレートデータ格納部２５と、（Ｅ）パレートデータ格納部２５に格納されているデータに含まれる回路構成の識別子に対応する回路構成のデータを格納する回路構成ライブラリ格納部２３と、（Ｆ）テストベンチデータ格納部７に格納されていたデータと同じデータを格納するテストベンチデータ格納部２６と、（Ｇ）入力部２１からの指示に従って、仕様データ格納部２２と回路構成ライブラリ格納部２３とパレートデータ格納部２５とテストベンチデータ格納部２６とに格納されているデータを用いて処理を実施する最適解生成処理部２７と、（Ｈ）周知の回路シミュレーションを実施する回路シミュレータ２９と、（Ｉ）最適解生成処理部２７の処理結果を格納する最適解データ格納部２８と、（Ｊ）最適解データ格納部２８に格納されたデータをユーザに対して例えば表示装置又は印刷装置などの出力装置を介して出力する出力部３０とを有する。なお、回路シミュレータ２９は、回路自動設計装置とは別装置として実装される場合もある。
【００５５】
プロセス制約条件格納部２４には、プロセス制約条件格納部１３と完全に一致するデータが格納されるわけではなく、実際に回路設計を行うユーザに、どのプロセスを選択すればよいのか判断するための条件を提示するためのデータが格納される。従って、詳細なプロセス制約条件を含まず、その特徴となる部分のみを含むようにすればよい。
【００５６】
次に、自動最適回路設計装置２００の動作について図２６乃至図３０を用いて説明する。まず、入力部２１は、例えばユーザに対して、これから回路設計を行う回路の機能を含む要求仕様の入力を促し、ユーザから当該回路の機能を含む要求仕様のデータを受け取って、仕様データ格納部２２に格納する（図２６：ステップＳ３０１）。なお、パレートデータ格納部２５に格納されているデータの基となる要求仕様の範囲内で指定を行うものとする。
【００５７】
次に、入力部２１は、ユーザから指定された機能を有する回路を、全プロセス制約条件の中から最適化するのか（すなわち全体最適を選択するのか）、いずれかのプロセス制約条件を選択して当該プロセス制約条件の下最適化するのかについて選択を促し、ユーザから選択結果を受け付け（ステップＳ３０３）、最適解生成処理部２７に出力する。
【００５８】
そうすると、最適解生成処理部２７は、入力部２１から全体最適が指示されたか判断する（ステップＳ３０５）。最適解生成処理部２７は、全体最適が指示された場合には、仕様データ格納部２２に格納されている指定回路機能について、パレートデータ格納部２５に格納されている、全体パレート生成処理の処理結果（図２４）を処理対象に設定する（ステップＳ３０７）。そして、最適解生成処理部２７は、設定に従って、最適解生成処理を実施する（ステップＳ３１１）。
【００５９】
一方、全体最適ではなく、特定のプロセス制約条件が選択された場合には、最適解生成処理部２７は、仕様データ格納部２２に格納されている指定回路機能について、パレートデータ格納部２５に格納されている、選択プロセス制約条件についてのプロセス別パレート生成処理の結果（図１９）を処理対象に設定する（ステップＳ３０９）。そして、最適解生成処理部２７は、設定に従って、最適解生成処理を実施する（ステップＳ３１１）。
【００６０】
最適解生成処理については、図２７乃至図３０を用いて説明する。
【００６１】
まず、最適解生成処理部２７は、仕様データ格納部２２に格納されている要求仕様の各項目について値の分布をバランスさせる解空間の空間変換（スケーリング及びシフティング）を実施する（ステップＳ５１）。ユーザから指示された要求仕様の各項目について行うので、当該項目はパレートデータ格納部２５に格納されている性能項目の一部であり、ステップＳ３１１を実施する毎に本ステップを実施する必要がある。処理結果は、例えば最適解データ格納部２８に格納される。データフォーマットは、例えば、図１９や図２４における回路構成の識別子と、プロセス制約条件の識別子と、性能項目１乃至４の部分と同様である。
【００６２】
例えば、解空間における要求仕様Ｓとパレート最適解Ｐとの距離を、以下のように定義するとする。
【００６３】
【数１】
【００６４】
このような場合、例えば消費電流がμＡ程度であり、帯域幅がＧＨｚ程度であるとすると、明らかに消費電流という性能項目は帯域幅という性能項目に対して値が小さくなるので、実質的に無視されることになる。このような事態を避け、全ての性能項目がほぼ平等に取り扱われるように空間変換が必要となる。具体的には、以下のようなアフィン（Affine）変換を実施する。ＰTranは、空間変換後の解ベクトルを表し、Ｐsampは、空間変換前の解ベクトル（性能項目数ｎ個の成分を有する）を表し、ＶShiftは、平行移動させるためのベクトル（性能項目数ｎ個の成分を有する）を表し、ＭscalingはＰsampの各性能項目の値の増減を行わせる対角行列（ｎ行×ｎ列の行列）である。
【００６５】
ＰTran＝ＶShift＋Ｍscaling＊Ｐsamp
【００６６】
【数２】
【００６７】
ＶShift_i＝−Ｍscaling_(i,i)×min（ｏｂｊi）
【００６８】
なお、Ｍscaling_(i,j)は、Ｍscalingのｉ行ｊ列成分である。また、ｍａｘ（ｏｂｊi）は、ステップＳ３０７又はＳ３０９において設定された全てのパレート最適解におけるｉ番目の性能項目の最大値であり、ｍｉｎ（ｏｂｊi）は、同様にステップＳ３０７又はＳ３０９において設定されている全てのパレート最適解におけるｉ番目の性能項目の最小値である。さらに、Ｖshift_i＝は、Ｖshiftのｉ番目の成分を示す。また、ｃi0については、ｉについて指定された定数である。
【００６９】
このような変換を行えば、各性能項目がバランスするように空間変換が実施される。すなわち、各性能項目がほぼ平等に取り扱われることとなる。
【００７０】
なお、距離を算出する場合には、当然ながら要求仕様Ｓについても、同様の空間変換が必要となる。上の式におけるＰsampをＳで置換すれば算出される。空間変換後の要求仕様については、例えばメインメモリなどの記憶装置に格納する。
【００７１】
次に、最適解生成処理部２７は、仮最適解探索処理を実施する（ステップＳ５３）。仮最適解探索処理については図２８を用いて説明する。
【００７２】
まず、最適解生成処理部２７は、ステップＳ３０７又はＳ３０９で設定されているパレート最適解から、要求仕様と距離が近い上位Ｎパレート最適解を抽出する（図２８：ステップＳ７１）。空間変換後であるから、上で述べた式（１）で距離は算出される。そして、最小二乗法などの周知の方法を用いて、抽出Ｎパレート最適解を通過するパレート曲面（２次元空間であればパレート曲線）Ｆ（Ｐ）＝０を算出する（ステップＳ７３）。
【００７３】
そして、最適解生成処理部２７は、仮最適解がパレート曲面Ｆ（Ｐ）＝０上であり且つ仮最適解におけるパレート曲面の接線と直交する直線上にも存在するということを表す連立方程式を解き、仮最適解を算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ７５）。
【００７４】
この処理について図２９で概要を説明する。図２９に示すように、ステップＳ７１で抽出されたＮ個のパレート最適解を通過する曲線をパレート曲線Ｆ（Ｐ）とすると、仮最適解Ｐ0は、当該パレート曲線Ｆ（Ｐ）＝０上に存在する。すなわち、Ｆ（Ｐ0）＝０となる。さらに、Ｃｏｌｌｉｎｅａｒｉｔｙ定理によって、要求仕様Ｓ、仮最適解Ｐ0、パレート曲線（一般的には曲面）の瞬時中心点が同一直線上にある。すなわち、仮最適解Ｐ0におけるパレート曲面の接線ｈに直交する直線ｇ上に、仮最適解Ｐ0及び要求仕様Ｓが乗ることになる。
【００７５】
具体的には、以下に示すような式で表される。
【数３】
【００７６】
第一式の右辺第一項が、直線ｇを表すベクトルであり、ｔは未知の係数であり、Ｓｐｅｃは要求仕様Ｓに対応する。すなわち、第一式は、直線ｇを、要求仕様Ｓからｔ倍すると、仮最適解Ｐ0になることを表す。このような連立方程式を解くと、ｔと仮最適解Ｐ0が得られる。そして元の処理に戻る。
【００７７】
なお、仮最適解Ｐ0は、ステップＳ３０７又はＳ３０９で設定された解とは異なる点である可能性が高い。従って、以下のような確認処理が必要となる。
【００７８】
すなわち、最適解生成処理部２７は、ステップＳ３０７又はＳ３０９において設定されたパレート最適解から、仮最適解の近傍のパレート最適解を抽出し、当該近傍のパレート最適解の回路構成により、当該仮最適解の回路構成を決定する（ステップＳ５５）。図３０に２次元の場合を模式的に示すと、要求仕様Ｓから仮最適解Ｐ0を求めた場合には、その近傍（ここではパレート曲線上の両脇）のパレート最適解Ｐ1及びＰ2を抽出する。そして、ステップＳ３０７又はＳ３０９で設定されたデータにおいて、パレート最適解Ｐ1及びＰ2に対応付けられて格納されている回路構成の識別子を特定する。この際、２つのパレート最適解Ｐ1及びＰ2について同じ回路構成の識別子が得られれば当該回路構成を採用する。一方、異なる回路構成の識別子が得られた場合には、最も近い近傍のパレート最適解の回路構成を採用する。
【００７９】
そして、最適解生成処理部２７は、仮最適解の逆空間変換を実施する（ステップＳ５７）。ステップＳ５１で実施した空間変換の逆変換を実施する。具体的には、ＶShiftの逆ベクトルをＰTranから引き、さらに左からＭscalingの逆行列を掛ければよい。ステップＳ６１で用いるためである。
【００８０】
そして、最適解生成処理部２７は、仮最適解を、特定された回路構成の変数空間にマッピングして、回路パラメータの値を決定し、例えばメインメモリなどの記憶装置に格納する（ステップＳ５９）。
【００８１】
具体的には、要求仕様に近いＮ個のパレート最適解を選び、これらパレート最適解により、性能（空間変換後の性能値）と回路パラメータの関係式ｆを算出する。すなわち、ｐk＝ｆk（x1, x2, ...xn）を算出する。ここで、ｐkは、パレート最適解の性能項目ｋについての性能値を表し、ｘnはパレート最適解のｎ番目の回路パラメータの値を表す。例えば、最小二乗法で、taylor多項式の係数をフィッティングすれば、ｆが算出される。それで、この数式Ｐ＝Ｆ（Ｘ）により、仮最適解Ｐ0を実現できる回路パラメータＸ＝｛x1, x2, ...xn｝を求める。なお、Ｐ＝｛ｐ1, ...ｐk｝、Ｆ＝｛ｆ1, ...ｆk｝である。
【００８２】
最後の処理についてより詳細に述べると、通常、性能項目の数ｋは回路パラメータの数ｎより少ないので、単に仮最適解Ｐ0を連立方程式Ｆ＝｛ｆ1, ｆ2,...ｆk｝に代入しても、x1, x2, ...xnを解くことができない。そのため、最適アルゴリズム（例えば、既存技術のNelder-Mead法（R.Fletcher, Practical Methods of Optimization, John Wiley&Sons, 1991を参照のこと。））を用いて、仮最適解を実現できる近似のx1, x2, ...xnを解くことができる。このような処理については、例えば特開２００４−６１３７２号公報などにも用いられており、これ以上の説明は省略する。
【００８３】
その後、最適解生成処理部２７は、回路シミュレータ２９に対してステップＳ５５で特定された回路構成のデータと、テストベンチデータ格納部２６に格納されている、当該回路構成に対応する周辺回路のデータなどと、ステップＳ５９で算出した回路パラメータの値とを出力し、回路シミュレータ２９に周知の回路シミュレーションを実施させ、当該回路シミュレータ２９から要求仕様の性能項目の性能値を取得する。そして、特定された回路構成及び回路パラメータにより逆空間変換後の仮最適解を実現可能であるか判断する（ステップＳ６１）。すなわち、要求仕様の性能項目毎に、逆空間変換後の仮最適解における性能値より良い値（コストが低い値）がシミュレーションで得られたか判断する。全ての性能項目について、仮最適解における性能値より良い必要がある。なお、逆空間変換後の仮最適解を用いるのは、回路シミュレーションの結果と比較できないからである。比較するだけであれば、回路シミュレーションの結果を空間変換してから比較しても同じである。
【００８４】
実現可能であれば（ステップＳ６３：Ｙｅｓルート）、最適解生成処理部２７は、特定された回路構成及びプロセス制約条件（識別子だけの場合もある）と回路パラメータとを、最適解データ格納部２８に格納する（ステップＳ６７）。要求仕様と比較する場合には、逆空間変換後の仮最適解をも格納する。そして元の処理に戻る。
【００８５】
一方、実現可能でないと判断された場合には（ステップＳ６３：Ｎｏルート）、最適解生成処理部２７は、ステップＳ５５で特定された仮最適解の近傍のパレート最適解の範囲内において次に最適な次最適解を抽出し、さらに当該次最適解に最も近いパレート最適解の回路構成を、次最適解についての回路構成として設定する（ステップＳ６５）。例えば図３０の例では、パレート最適解Ｐ1及びＰ2の間のＰ3を特定する。但し、パレート最適解Ｐ1及びＰ2の間を全て探索した場合には、パレート最適解Ｐ1又はＰ2を採用する。その後、ステップＳ５７に戻る。
【００８６】
なお、ステップＳ５７乃至Ｓ６１については、パレート最適解について処理する場合には、ステップＳ３０７又はＳ３０９で設定されたデータをそのまま用いることができるので、スキップすることができる。
【００８７】
このような処理を実施することによって、自動最適回路設計装置２００では、ステップＳ６１で最も時間のかかる回路シミュレーションを実施するだけであるから、最適回路設計にかかる時間を大幅に削減できるようになる。また、ステップＳ６３で実現不可能と判断された場合においても、既に算出済みのパレート最適解を再活用して、要求仕様の性能項目における要求性能値により近い解（すなわち変更後の仕様）についての回路パラメータを特定することができる。よって、処理時間を短縮することができる。
【００８８】
図２６の処理の説明に戻って、出力部３０は、最適解データ格納部２８に格納されている最適解のデータ（回路構成、プロセス制約条件及び回路パラメータ。場合によって逆空間変換後の仮最適解の各性能項目の性能値）を、表示装置や印刷装置などの出力装置に出力する（ステップＳ３１３）。これによって、ユーザは、採用すべき回路構成、プロセス制約条件及び回路パラメータを得ることができるようになる。なお、仮最適解を出力する場合には、要求仕様との関係がどのようなものであるかを判断することも可能となる。例えば、要求仕様を満たしているのか、満たしていないのかを判断することもできる。出力部３０が、要求仕様を満たしているのか満たしていないのかを判断して出力するようにしても良い。
【００８９】
［実施の形態２］
第２の実施の形態に係る新アナログＩＰデータ生成装置１００の機能ブロック図を図３１に示す。本アナログＩＰデータ生成装置１００は、（Ａ）設計済みだが回路パラメータは未設定のアナログ回路の回路構成データを格納する回路構成ライブラリ格納部２と、（Ｂ）各回路構成についての制約条件（プロセスについての制約条件を除く）を格納する制約条件格納部１と、（Ｃ）新アナログＩＰデータ３００についての要求仕様の仕様データを格納する仕様データ格納部３と、（Ｄ）回路設計時に採用される可能性のある複数のプロセス制約条件を格納するプロセス制約条件格納部１３と、（Ｅ）制約条件格納部１と回路構成ライブラリ格納部２と仕様データ格納部３とに格納されているデータを用いて要求仕様を満たす可能性のある回路構成を選択する回路構成選択部４と、（Ｆ）回路構成選択部４によって選択された回路構成についてのデータを格納する選択回路構成データ格納部５と、（Ｇ）パレート生成条件を格納するパレート生成条件格納部６と、（Ｈ）例えば回路構成の種別毎にシミュレーション用の周辺回路についてのデータを格納するテストベンチデータ格納部７と、（Ｉ）例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）などの回路シミュレータ９と、（Ｊ）設計者の意図とは別の要因で変動する可能性のあるＰＶＴ（Process, Voltage，Temperature）コーナ設定項目の値を決定するためのデータを保持するＰＶＴコーナ設定データ格納部１６と、（Ｋ）回路シミュレータ９と連携し且つ制約条件格納部１と選択回路構成データ格納部５と仕様データ格納部３とパレート生成条件格納部６とテストベンチデータ格納部７とプロセス制約条件格納部１３とＰＶＴコーナ設定データ格納部１６とに格納されているデータを用いて選択回路構成毎にパレート最適解を生成する個別パレート生成処理部８と、（Ｌ）個別パレート生成処理部８の処理結果を格納する個別パレートデータ格納部１０と、（Ｍ）個別パレートデータ格納部１０に格納されているデータを用いて全選択回路構成及び全プロセス制約条件についてのパレートを生成する全体パレート生成処理部１１と、（Ｎ）全体パレート生成処理部１１による処理結果を格納する全体パレートデータ格納部１２と、（Ｏ）個別パレートデータ格納部１０に格納されているデータを用いて各プロセス制約条件についてのパレートを生成するプロセス別パレート生成処理部１４と、（Ｐ）プロセス別パレート生成処理部１４により生成されたデータを格納するプロセス別パレートデータ格納部１５とを有する。
【００９０】
回路シミュレータ９は、新アナログＩＰデータ生成装置１００とは別装置として実装される場合もある。
【００９１】
このようにＰＶＴコーナ設定データ格納部１６を新たに導入して個別パレート生成処理部８で用いる点が第１の実施の形態と異なる点である。
【００９２】
図３２にＰＶＴコーナ設定データ格納部１６に格納されるデータの一例を示す。具体的に図３２の説明をする前に、ＰＶＴコーナ設定項目について述べておく。ＰＶＴコーナ設定項目は、回路シミュレータ９に設定可能な項目であって、設計者の意図とは別に変動する項目である。ＰＶＴコーナ設定項目は、制約条件に規定されている設計変数と重複する項目を含む場合もある。また、制約条件に規定されている設計変数と重複しない項目を含む場合もある。
【００９３】
第１の実施の形態において述べたように制約条件及びプロセス制約条件は、設計者が指定することができる設計変数についての条件であり、その値は範囲で指定される場合もある。しかしながら、この範囲の中で特定の値（例えば１μｍ）が適切と判断されてそれに従ってチップを製造しようとしても、実際には１μｍではなく、１．０７μｍとなってしまう場合もあれば９５ｎｍとなってしまう場合もある。同様に、温度の条件として２５℃を前提として製造されても、実際の動作環境は３０℃となってしまう場合もある。動作電圧についても同様に、１．５Ｖが適切な動作電圧として指定されたとしても、実際の動作環境では１．３Ｖしか供給されないかもしれない。このような設計者の意図とは別に変動するような項目について、項目名及び変動範囲を規定するデータ等がＰＶＴコーナ設定データ格納部１６に格納される。
【００９４】
図３２は、以下で述べるコーナシミュレーションを実施する場合に用いられるデータの一例を示している。図３２の例では、各ＰＶＴコーナ設定項目について、最小値（ＭＩＮ）と、代表値（例えば平均値、中央値）（ＴＹＰ）と、最大値（ＭＡＸ）とを登録するようになっている。コーナシミュレーションでは、基本的には各項目の設定値の全組み合わせに対して回路シミュレーションを実施する。従って項目数に対して組み合わせの数が指数関数的に増加して処理負荷が高くなるので、影響が小さい項目や変動幅の小さい項目については例えば代表値のみを設定しておき、組み合わせの数を減らす場合もある。図３２の場合には、項目PolyCDについては代表値のみが設定されている。
【００９５】
また、図３３に、コーナシミュレーションを実施する場合に用いられるデータの他の例を示す。図３３の例では、ＰＶＴコーナ設定項目毎に、当該項目の値の出現範囲データと、組み合わせ情報とが登録されるようになっている。出現範囲データは、そのＰＶＴコーナ設定項目の値の出現分布がどのようなものであるかを示すデータである。例えばＴoxの値の出現分布は、ガウス分布であり、その平均値はμ3であり、分散はσ3である。例えばμ3から±３σ3の範囲で９９％以上のケースをカバーするので、本実施の形態では、図３４に示すように、例えばμ3−３σ3を下限値とし、μ3＋３σ3を上限値とする。また、電圧Ｖについては、例えばフラットな出現分布（すなわち一様）で、中央値ｃを中心に−ａ％から＋ｂ％の範囲で決定される例を示している。温度についても同様である。組み合わせ情報については、図３２でも述べたように、組み合わせの数を減少させるため、項目値の組み合わせるに用いる値のタイプを示す。図３３の例では、Ｌeffの場合には、上限値ｍａｘと下限値ｍｉｎとを組み合わせることを表す組み合わせ情報が登録されている。また、図３３の例でrshncdの場合には、代表値ｔｙｐのみが組み合わせ情報として登録されている。
【００９６】
さらに、図３５に、モンテカルロシミュレーションを実施する場合に用いられるデータの一例を示す。以下でも述べるがモンテカルロシミュレーションを実施する場合には、ＰＶＴコーナ設定項目毎に乱数を複数回発生させてその乱数値の組み合わせにて複数回回路シミュレーションを実施する。図３５の例では、ＰＶＴコーナ設定項目毎に、乱数発生分布データが登録されるようになっている。例えば図３５の例では、Ｌeffに対する乱数値の発生分布はガウス分布であり、その平均値はμ11であり、分散はσ11である。また、図３５の例では、電圧Ｖ及び温度Ｔについては、ｃを中心に、−ａ％から＋ｂ％又はｆを中心に−ｄ％から＋ｅ％まで一様な分布となっている。この乱数発生分布データに従って、該当する項目の乱数値を発生して利用される。
【００９７】
本実施の形態では基本的には個別パレート生成処理部８の処理を以下で述べるような処理に変更するものである。この処理について述べる前に上で述べたようなＰＶＴコーナ設定データ格納部１６を用いる前提について説明する。
【００９８】
パレート曲線自体は図９に示したとおりであるが、製造プロセスのばらつきや、動作環境の変動を考慮せずに、製造プロセスや動作環境についてのパラメータを定格値（nominal value）としてパレート最適解を算出するよりは、以下のような理由から、製造プロセスのばらつきや、動作環境の変動を考慮した上でパレート最適解を算出する方が好ましい。この好ましい理由について図３６を用いて説明する。図３６は、図９と同じように、縦軸でコスト１（小さい方が好ましい性能としてもよい）を表し、横軸はコスト２（小さい方が好ましい性能としてもよい）を表す。そして、図３６では、パレート最適解Ａ乃至Ｄが、定格値を想定して得られたとする。ここで、非劣解Ｃは上で述べたように各種パラメータを定格値として用いた場合に得られる。しかし、パレート最適解Ｃについて製造プロセスや動作環境についてばらつきを考慮すると、範囲Ｃdisp内の×印の点に解が得られるようになる。一方、定格値を用いて算出された１つの解Ｆは、Ｃ支配Ｆの関係にあるので、定格値をベースにした場合にはパレート曲線上に載らない。しかしながら、解Ｆについて製造プロセスや動作環境についてばらつきを考慮しても、範囲Ｃdispより狭く且つ範囲Ｃdispに包含されるような範囲Ｆdisp内の＋印の解しか得られないとする。このような場合に、パレート最適解Ｃは定格値をベースにすればパレート最適解となるが、製造プロセスや動作環境が悪く作用する場合には例えば解Ｃ1となってしまう。一方、解Ｆについては製造プロセスや動作環境が悪くても例えば解Ｆ1が得られる。このような場合、Ｆ1支配Ｃ1という関係が成り立つので、本当にパレート最適解Ｃを採用することが好ましいのかが問題となる。すなわち、定格値をベースにパレート曲線を生成しても、実際に製造されるチップは期待される性能を発揮することができるかもしれないが、歩留まりのことを考えたり、アナログ回路の基本的な非線形性、すなわち性能の振れ易さを考えれば、最悪状態を念頭に設計を行う方が好ましい。
【００９９】
そこで本実施の形態では、図３７に示すように、定格値についての解Ａnominal乃至Ｄnominalを採用するのではなく、各解について製造プロセスや動作環境のばらつきの範囲Ａdisp乃至Ｄdispで最もコストが大きい（すなわち性能が悪い）解Ａ乃至Ｄをベースに支配関係を判断して、パレート最適解Ａ乃至Ｄを特定する。このパレート最適解Ａ乃至Ｄで最悪性能パレート曲線を構成する。
【０１００】
半導体プロセスの微細化に伴って、製造プロセスのばらつきにより、トランジスタの閾値電圧、有効チャネル長等のパラメータは定格値（すなわち期待値）より激しく変動し、その影響を受けてアナログ回路の性能ばらつきが拡大している。また、ＬＳＩ（Large Scale Integrated circuit）の消費電力を削減するために、トランジスタの閾値電圧、チップの電源電圧を限界まで削減しているため、電源電圧、回路動作温度など回路動作環境の変動は、ＬＳＩ、特に飽和領域で動作することの多いアナログ回路性能へ大きく影響している。このような半導体製造プロセスのばらつき、回路動作環境の変動を考慮して、パレート最適解を特定して、それらの影響を可能な限り除去するものである。これによって、チップの歩留まりが飛躍的に向上し（理想的には１００％）、性能についても十分マージンをもって確保できるようになる。
【０１０１】
このような前提の下、図３８に従って個別パレート生成処理について説明する。まず、個別パレート生成処理部８は、選択回路構成データ格納部５に格納されている選択回路構成のうち未処理の回路構成を１つ特定する（ステップＳ４１１）。さらに、個別パレート生成処理部８は、プロセス制約条件格納部１３に格納されている複数のプロセス制約条件のうち、未処理のプロセス制約条件を１つ特定する（ステップＳ４１３）。
【０１０２】
そして、個別パレート生成処理部８は、特定された回路構成について、制約条件格納部１に格納されている、当該回路構成についての対応制約条件を満たす設計変数と、特定されたプロセス制約条件を満たす設計変数（例えばゲート長Ｌやゲート幅Ｗを含む回路パラメータ）を乱数で生成し、例えばメインメモリなどの記憶装置に格納する（ステップＳ４１５）。
【０１０３】
そして、個別パレート生成処理部８は、最悪性能値取得処理を実施する（ステップＳ４１７）。この最悪性能値取得処理については図３９乃至４２を用いて説明する。まず、コーナシミュレーションを実施する場合の処理フローを図３９に示す。
【０１０４】
個別パレート生成処理部８は、ＰＶＴコーナ設定データ格納部１６に登録されている各ＰＶＴコーナ設定項目について、ＰＶＴコーナ設定データ格納部１６に格納されている設定条件（図３２の場合にはＭＩＮ、ＴＹＰ及びＭＡＸ、図３３の場合には出現範囲データ及び組み合わせ情報）に基づき採用すべきコーナ値（ＭＩＮ、ＭＡＸ、ＴＹＰのうち指定された値）を特定し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１０１）。図３２の場合には、ＭＩＮ、ＴＹＰ、ＭＡＸで数値が指定されているので、これを特定する。図３３の場合には、出現範囲データで分布が規定されていれば、例えば平均値μから±３σの値を特定する。なお、制約条件と同じ項目については、ステップＳ４１３又は以下で述べるステップＳ４２３で特定された値を平均値μや中央値ｃとして設定して、±３σの値や−ａ％及び＋ｂ％の値を算出する。例えば、制約条件に電圧１Ｖから５Ｖが規定されており、ステップＳ４１３又はＳ４２３で特定された値が１．５Ｖであれば、１．５ＶをＴＹＰとして特定すると共に、−ａ％（＝−１０％）としてＭＩＮ値「１．３５Ｖ」と＋ｂ％（＝＋１０％）としてＭＡＸ値「１．６５Ｖ」とを算出する。
【０１０５】
そして、個別パレート生成処理部８は、各ＰＶＴコーナ設定項目のコーナ値の未処理の組み合わせを１つ特定する（ステップＳ１０３）。さらに、個別パレート生成処理部８は、テストベンチデータ格納部７から、選択された回路構成のための、回路シミュレーションで必要な周辺回路のデータを読み出し、当該周辺回路のデータと、選択回路構成データ格納部５に格納されている選択回路構成のデータと、制約条件に基づきステップＳ４１３又はＳ４２３で特定される設計変数の値と、ＰＶＴコーナ設定項目のコーナ値の組み合わせと、仕様データ格納部３に格納されている要求仕様の項目（すなわち性能項目）とを回路シミュレータ９に出力し、回路シミュレータ９に、要求仕様で規定されている各性能項目を評価させ、回路シミュレータ９から要求仕様で規定されている各性能項目の性能値を取得し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１０５）。
【０１０６】
そして、個別パレート生成処理部８は、ステップＳ１０１で特定されたコーナ値の全ての組み合わせについて処理したか判断する（ステップＳ１０７）。未処理の組み合わせが存在する場合にはステップＳ１０３に戻る。一方、全ての組み合わせについて処理した場合には、要求仕様で規定されている性能項目の性能値のうち最悪とされる性能値と、当該最悪とされる性能値を生じさせた、制約条件に基づき特定された設計変数の値及びＰＶＴコーナ設定項目のコーナ値の組み合わせを特定し、メインメモリなどの記憶装置に格納する（ステップＳ１０９）。
【０１０７】
ここで最悪とされる性能とは、ステップＳ１０５でＰＶＴコーナ設定項目のコーナ値の全ての組み合わせについて算出された性能値のばらつき空間Ωfに属する他の全ての性能Ｐjと比べても悪い性能Ｐwである。より具体的には、最適＝最小と仮定すると（図３７等のグラフにおいて左下の方向が最適な方向）、各ＰＶＴコーナ設定項目のコーナ値のどの組み合わせｊについての性能Ｐj（性能項目はｎ個で、Ｐjはｎ次元ベクトル）の各性能項目ｉの値Ｐjiより、最悪とされる性能Ｐwの各性能項目値Ｐwiの方が大きいということである。
【０１０８】
【数４】
【０１０９】
より具体的には、以下のように表される。
【数５】
【０１１０】
これは、全ての性能項目値が、性能ばらつき空間Ωfに属する全ての性能Ｐjの中で最大となる性能Ｐwを最悪としている。但し、これは一例であって、他の何らかの評価式で各性能項目を評価してその評価式の値が最も大きくなるような性能を最悪と定義するようにしても良い。
【０１１１】
なお、ステップＳ１０９で格納されるデータは、例えば図４０に示すようなデータである。図４０の例では、回路構成の識別子及びプロセス制約条件の識別子の組み合わせに対応付けて、設計変数１乃至ｋの値と、ＰＶＴコーナ設定項目１乃至ｐの値（設計変数と一致する項目については制約条件によって特定された値に対する調整値）と、性能項目１乃至ｎの値とが登録されるようになっている。なお、ＰＶＴコーナ設定項目でもある設計変数の場合には、ステップＳ４１３又はＳ４２３で設定された値を登録しておく。
【０１１２】
以上のような処理を実施することにより、１つの制約条件セットを特定した場合における最悪性能を特定することができる。そして元の処理に戻る。
【０１１３】
図３９の処理フローは、コーナシミュレーションで最悪性能を特定する処理フロー例であったが、適用可能なアルゴリズムはコーナシミュレーションに限定されない。図４１に、モンテカルロシミュレーションを適用する場合の処理フローを示す。
【０１１４】
まず、個別パレート生成処理部８は、ＰＶＴコーナ設定データ格納部１６に登録されている各ＰＶＴコーナ設定項目について、乱数発生範囲を特定する（ステップＳ１１１）。図３５の例で、乱数発生分布データが例えばガウス分布で規定されていれば、平均値μ及び分散σの値を特定する。なお、制約条件と一致するＰＶＴコーナ設定項目については、ステップＳ４１３又は以下で述べるステップＳ４２３で特定された値を平均値μや中央値ｃとして用い、分散σや範囲を規定するａ及びｂ等をそのまま用いる。例えば、制約条件に電圧１Ｖから５Ｖが規定されており、ステップＳ４１３又はＳ４２３で特定された値が１．５Ｖであれば、１．５Ｖを中央値として特定すると共に、−ａ％（＝−１０％）として乱数発生下限値「１．３５Ｖ」と＋ｂ％（＝＋１０％）として乱数発生上限値「１．６５Ｖ」とを範囲として算出する。
【０１１５】
さらに、個別パレート生成処理部８は、カウンタｎを１に初期化し（ステップＳ１１３）、ステップＳ１１１で特定された各乱数発生範囲に従って、各ＰＶＴコーナ設定項目の値を乱数で発生させ、例えばメインメモリなどの記憶装置に格納する（ステップＳ１１５）。
【０１１６】
さらに、個別パレート生成処理部８は、テストベンチデータ格納部７から、選択された回路構成のための、回路シミュレーションで必要な周辺回路のデータを読み出し、当該周辺回路のデータと、選択回路構成データ格納部５に格納されている選択回路構成のデータと、制約条件に基づきステップＳ４１３又はＳ４２３で特定される設計変数の値と、ＰＶＴコーナ設定項目の乱数値の組み合わせと、仕様データ格納部３に格納されている要求仕様の項目（すなわち性能項目）とを回路シミュレータ９に出力し、回路シミュレータ９に、要求仕様で規定されている各性能項目を評価させ、回路シミュレータ９から要求仕様で規定されている各性能項目の性能値を取得し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１１７）。
【０１１７】
そして、個別パレート生成処理部８は、ｎが予め定められた上限値Ｎを超えたか判断する（ステップＳ１１９）。ｎがＮ以下である場合にはステップＳ１１５に戻る。一方、ｎがＮを超えた場合には、要求仕様で規定されている性能項目の性能値のうち最悪とされる性能値と、当該最悪とされる性能値を生じさせた、制約条件に基づき特定された設計変数の値及びＰＶＴコーナ設定項目の乱数値の組み合わせを特定し、メインメモリなどの記憶装置に格納する（ステップＳ１２１）。ここで格納されるデータについても図４０に示すようなフォーマットのデータである。また最悪とされる性能については、上で述べたとおりである。そして元の処理に戻る。
【０１１８】
以上のような処理を実施することにより、モンテカルロシミュレーションであっても、最悪性能を特定することができる。
【０１１９】
図３８の処理の説明に戻って、個別パレート生成処理部８は、ステップＳ４１７で得られた性能項目の性能値セットが、解空間においてパレート最適解を構成するかを、これより前に選択された各パレート最適解との支配関係を確認することによって判断し、判断結果によってパレートサンプリング集合を更新する（ステップＳ４１９）。すなわち、ステップＳ４１７で得られた性能項目の性能値セットで構成される解が、他の解を支配している場合には、当該他の解を、パレート最適解の集合であるパレートサンプリング集合から除去し、ステップＳ４１７で得られた解をパレートサンプリング集合に追加し、逆に他の解に支配されている場合には、ステップＳ４１７で得られた解を破棄する。
【０１２０】
パレートサンプリング集合は、例えば個別パレートデータ格納部１０に図４２に示すようなデータとして格納される。図４２の例では、回路構成の識別子と、プロセス制約条件の識別子と、設計変数１乃至ｋの値と、ＰＶＴコーナ設定項目１乃至ｐの値と、性能項目１乃至ｎの値とが登録されるようになっている。変数、ＰＶＴコーナ設定項目や性能項目の数は一例であって、これより多い場合もある。このように、１つのパレート最適解についてのデータが１レコードとして登録される。そして、１つの回路構成についてのレコード群が、パレートサンプリング集合を構成する。
【０１２１】
その後、個別パレート生成処理部８は、パレート生成条件格納部６に格納されているパレート生成条件を満たしたか判断する（ステップＳ４２１）。パレート生成条件は、第１の実施の形態について述べたものと同じであり、これ以上述べない。
【０１２２】
パレート生成条件を満たしていない場合には、個別パレート生成処理部８は、上で述べたような周知の多目的最適化処理（例えばcrossover処理やmutation処理）により、制約条件を満たすように設計変数を更新し、例えばメインメモリなどの記憶装置に格納する（ステップＳ４２３）。そしてステップＳ４１７に戻る。
【０１２３】
一方、パレート生成条件を満たしている場合には、個別パレート生成処理部８は、全てのプロセス制約条件について処理したか判断する（ステップＳ４２５）。未処理のプロセス制約条件が存在する場合にはステップＳ４１３に戻る。一方、全てのプロセス制約条件について処理した場合には、個別パレート生成処理部８は、全ての選択回路構成について処理したか判断する（ステップＳ４２７）。未処理の選択回路構成が存在している場合にはステップＳ４１１に戻る。一方、未処理の選択回路構成が存在しない場合には、元の処理に戻る。
【０１２４】
このような処理を実施することによって、回路構成毎に、パレート最適解の集合が生成されるようになる。模式的に解空間を２次元空間として表せば、図１３に示すようにパレート曲線を構成する解が複数得られるようになる。
【０１２５】
なお、細かく示せば図３７に示すような関係を表している。図３７のパレート曲線（３次元以上でパレート曲面）、すなわち非劣解Ｐw_paretoは以下のように表される。
【０１２６】
【数６】
【０１２７】
なお、ＰjworstとＰiworstの間の記号の意味は、以下のとおりである。
【０１２８】
【数７】
【０１２９】
このように、解空間Ωpに属する、定格値についての解Ｐi及びＰjについて、解Ｐiの制約条件に従っている最悪性能の解Ｐiworstが、任意の解Ｐjの制約条件に従っている最悪性能の解Ｐjworstに対して非劣解であるという条件で、最悪性能のパレート曲線が形成される。
【０１３０】
以上のような処理を実施した後、図８のステップＳ７以降の処理を第１の実施の形態とほぼ同じように実施すれば、プロセスのばらつき及び動作環境の変動を考慮して、製造時に理想的には１００％に近い歩留まりを実現できるパレートサンプリング集合を生成することができるようになる。従って、回路設計を行うユーザは、製造時に理想的には１００％に近い歩留まりを実現できる最適解を自動的に特定できるようになる。
【０１３１】
なお、ステップＳ５９で値を決定する回路パラメータのうちＰＶＴコーナ設定項目と一致する項目については、ステップＳ３０７又はＳ３０９で設定されたデータに含まれる当該項目の値で調整したものを採用する。
【０１３２】
さらに、図２６のステップＳ３１３で、逆空間変換後の仮最適解の各性能項目の性能値を出力するようにしても良い。
【０１３３】
以上本技術の実施の形態を説明したが、本技術はこれに限定されるものではない。例えば、図２、図２５及び図３１に示した装置の構成は一例であって、必ずしも実際にプログラム構成と一致しない場合もある。また、データ格納部の構成についても、統合や分割も可能である。例えば、回路構成ライブラリ格納部２と制約条件格納部１とを統合するようにしても良い。
【０１３４】
また、処理フローについても処理結果が同じであれば処理順番を入れ替えたり並列実行するようにしても良い。特に回路シミュレータ９については別装置で実装して、個別パレート生成処理部８が、複数の回路シミュレータ９に対して異なる回路構成についてのシミュレーションを実施させるようにしても良い。
【０１３５】
さらに、上ではコーナシミュレーションやモンテカルロシミュレーションを実施する例を示しているが、統計解析等の他の手法によって最悪性能を特定できれば、それを採用するようにしても良い。
【０１３６】
上で述べた例では、スタンドアロン型の実施の形態を説明したが、クライアント−サーバ型コンピュータシステムによって実現するようにしても良い。さらに、ステップＳ５１について一括して実施することなく、空間変換Ｐtranの算出式のみを生成して保持しておき、距離を計算する都度、空間変換を行うようにしても良い。
【０１３７】
なお、上記回路自動設計装置は、コンピュータ装置であって、図４３に示すように、メモリ２５０１とＣＰＵ２５０３とハードディスク・ドライブ（ＨＤＤ）２５０５と表示装置２５０９に接続される表示制御部２５０７とリムーバブル・ディスク２５１１用のドライブ装置２５１３と入力装置２５１５とネットワークに接続するための通信制御部２５１７とがバス２５１９で接続されている。オペレーティング・システム（ＯＳ：Operating System）及び本実施例における処理を実施するためのアプリケーション・プログラムは、ＨＤＤ２５０５に格納されており、ＣＰＵ２５０３により実行される際にはＨＤＤ２５０５からメモリ２５０１に読み出される。必要に応じてＣＰＵ２５０３は、表示制御部２５０７、通信制御部２５１７、ドライブ装置２５１３を制御して、必要な動作を行わせる。また、処理途中のデータについては、メモリ２５０１に格納され、必要があればＨＤＤ２５０５に格納される。本技術の実施例では、上で述べた処理を実施するためのアプリケーション・プログラムはコンピュータ読み取り可能なリムーバブル・ディスク２５１１に格納されて頒布され、ドライブ装置２５１３からＨＤＤ２５０５にインストールされる。インターネットなどのネットワーク及び通信制御部２５１７を経由して、ＨＤＤ２５０５にインストールされる場合もある。このようなコンピュータ装置は、上で述べたＣＰＵ２５０３、メモリ２５０１などのハードウエアとＯＳ及び必要なアプリケーション・プログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。
【０１３８】
本技術の実施の形態をまとめると以下のようになる。
【０１３９】
本技術の第１の態様に係る自動回路設計用パレートデータ生成方法（図４４）は、（Ａ１）回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、（Ｂ１）回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されているプロセス制約条件と抽出された回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、シミュレーション結果から要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、プロセス制約条件の識別子と回路構成の識別子との組み合わせに対応付けてパレート最適解の各々について設計変数の各々の該当値と要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、（Ｃ１）プロセス制約条件の各々について、個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全てのパレート最適解において非劣解となるパレート最適解を抽出し、プロセス制約条件の各々について、当該パレート最適解について該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、（Ｄ１）個別パレートデータ格納部に格納されている、抽出された全ての回路構成についての全てのパレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップとを含む。
【０１４０】
このような前処理を実施して得られ且つ個別パレートデータ格納部及び全体パレートデータ格納部に格納されているデータを回路構成データと共に実際に回路設計を行うユーザに頒布することによって、当該ユーザにおいては、上記処理を行わない分だけ短時間で自動回路設計を行うことができるようになる。
【０１４１】
なお、上で述べた個別パレート生成ステップが、回路シミュレーションで設定可能な項目のうち特定項目の値を変動させて複数回回路シミュレーションを実施し、得られた複数の結果のうち最悪の性能を示した結果を１回分のシミュレーション結果として採用する採用ステップを含むようにしてもよい。
【０１４２】
このように、最悪の性能を示した結果を採用してパレート最適解の集合を生成した上で、上で述べた処理を行って回路構成及び設計変数値を特定し、当該回路構成及び設計変数値を用いて実際に製造すれば、最悪ケースであっても要求仕様に合致する又は要求仕様に最も近い回路が得られることが期待される。すなわち製造ばらつきなどの最悪ケースを考慮した上で設計が行えるので、歩留まりの飛躍的な改善が期待される。
【０１４３】
さらに、上で述べた採用ステップが、上記特定項目について指定されている乱数発生範囲データに基づき各特定項目の値を乱数で生成するステップと、生成された各特定項目の乱数値のセットについて回路シミュレーションを実施するステップとを含む。例えばモンテカルロシミュレーションにて最悪の性能を示す結果を特定するものである。
【０１４４】
また、上で述べた採用ステップが、特定項目について指定されているコーナ値設定データに基づき各特定項目の上限値、代表値及び下限値のうち予め選択された値を特定するステップと、各特定項目の上限値、代表値及び下限値のうち予め選択された値の各組み合わせについて回路シミュレーションを実施するステップとをさらに含むようにしてもよい。例えばコーナシミュレーションにて最悪の性能を表す結果を特定するようにしても良い。
【０１４５】
本技術の第２の態様に係る自動回路設計方法（図４５及び図４６）は、（Ａ２）製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全てのプロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、（Ｂ２）回路設計の要求仕様についての入力を受け付けるステップと、（Ｃ２）上記指定が第１の最適化である場合には、各プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、上記指定が第２の最適化である場合には、プロセス制約条件と回路構成との組み合わせについてのパレート最適解に該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータをパレート最適解データとして読み出すステップと、（Ｄ２）要求仕様の各項目について値の分布をバランスさせる、要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ空間変換後の要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、（Ｅ２）読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解から、空間変換後の解仕様空間における、仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から仮最適解についての回路構成を特定するステップと、（Ｆ２）仮最適解を、特定された回路構成についての各設計変数の値にマッピングするステップと、（Ｇ２）特定された回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップとを含む。
【０１４６】
本方法用のデータを格納するプロセス別パレートデータ格納部及び全体パレートデータ格納部（これらは１台のストレージデバイスの一部の領域の場合もある）が用意されれば、データを生成する時間が節約されるので、自動回路設計に必要な時間は短縮される。
【０１４７】
また、本回路自動設計方法は、マッピングによって得られた、回路構成についての各設計変数の値で、回路シミュレーションを実施し、空間変換の逆空間変換後の仮最適解を実現可能か判断するステップをさらに含むようにしても良い。この場合、出力ステップが、実現可能と判断された場合に実行されるようにしてもよい。実際に同様の性能を奏する回路が実現できるかを確認した上で出力するものである。
【０１４８】
また、本回路自動設計方法において、実現不可能と判断された場合には、仮最適解の近傍のパレート最適解から、次の候補解を特定し、当該仮最適解の近傍のパレート最適解から次の候補解についての回路構成を特定するステップと、次の候補解を、特定された回路構成についての各設計変数の値にマッピングするステップと、マッピングによって得られた、回路構成についての各設計変数の値で、回路シミュレーションを実施し、逆空間変換後の次の候補解を実現可能か判断するステップと、実現可能と判断された場合には、回路構成及び当該回路構成についての各設計変数の値を出力するステップとをさらに含むようにしてもよい。このように、実際に同様の性能を奏する回路が実現できない場合には、仮最適解の近傍から次の候補で確かめることによって、次に適切な回路及び回路設計値のセットを特定するものである。
【０１４９】
さらに、本技術の第３の態様に係る自動回路設計用パレートデータ生成装置（図４７）は、（Ａ）回路構成のデータを格納する回路構成データ格納部（図４７：１００２）から、特定の機能を有する回路構成を抽出する回路選択部（図４７：１００１）と、（Ｂ）回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部（図４７：１００３）に格納されているプロセス制約条件と抽出された回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、シミュレーション結果から要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、プロセス制約条件の識別子と回路構成の識別子との組み合わせに対応付けてパレート最適解の各々について設計変数の各々の該当値と要求仕様の各項目の該当値とを個別パレートデータ格納部（図４７：１００５）に格納する個別パレート生成部（図４７：１００４）と、（Ｃ）プロセス制約条件の各々について、個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全てのパレート最適解において非劣解となるパレート最適解を抽出し、プロセス制約条件の各々について、当該パレート最適解について該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とをプロセス別パレートデータ格納部（図４７：１００７）に格納するプロセス別パレート生成処理部（図４７：１００６）と、（Ｄ）個別パレートデータ格納部に格納されている、抽出された全ての回路構成についての全てのパレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを全体パレートデータ格納部（図４７：１００９）に格納する全体パレートデータ生成処理部（図４７：１００８）を有する。
【０１５０】
また、本技術の第４の態様に係る自動回路設計装置（図４８）は、（Ａ）製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部（図４８：１２０１）に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全てのプロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付け、回路設計の要求仕様についての入力を受け付ける入力部（図４８：１２０２）と、（Ｂ）（１）上記指定が第１の最適化である場合には、各プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部（図４８：１２０３）から特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、上記指定が第２の最適化である場合には、プロセス制約条件と回路構成との組み合わせについてのパレート最適解に該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを格納する全体パレートデータ格納部（図４８：１２０４）からデータをパレート最適解データとして読み出し、（２）要求仕様の各項目について値の分布をバランスさせる、要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ空間変換後の要求仕様に相当する点から最も距離が短い点を仮最適解として算出し、（３）読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解から、空間変換後の解仕様空間における、仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定し、（４）仮最適解を、特定された回路構成についての各設計変数の値にマッピングする最適解生成処理部（図４８：１２０５）と、（Ｃ）特定された回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力部（図４８：１２０６）とを有する。
【０１５１】
なお、上記方法による処理をコンピュータに行わせるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、ＣＤ−ＲＯＭ、光磁気ディスク、半導体メモリ、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。尚、中間的な処理結果はメインメモリ等の記憶装置に一時保管される。
【０１５２】
（付記１）
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップと、
を、コンピュータに実行させるための自動回路設計用パレートデータ生成プログラム。
【０１５３】
（付記２）
前記個別パレート生成ステップが、
前記回路シミュレーションで設定可能な項目のうち特定項目の値を変動させて複数回前記回路シミュレーションを実施し、得られた複数の結果のうち最悪の性能を示した結果を１回分の前記シミュレーション結果として採用する採用ステップ
を含む付記１記載の自動回路設計用パレートデータ生成プログラム。
【０１５４】
（付記３）
前記採用ステップが、
前記特定項目について指定されている乱数発生範囲データに基づき各前記特定項目の値を乱数で生成するステップと、
生成された各前記特定項目の乱数値のセットについて前記回路シミュレーションを実施するステップと、
を含む付記２記載の自動回路設計用パレートデータ生成プログラム。
【０１５５】
（付記４）
前記採用ステップが、
前記特定項目について指定されているコーナ値設定データに基づき各前記特定項目の上限値、代表値及び下限値のうち予め選択された値を特定するステップと、
各前記特定項目の上限値、代表値及び下限値のうち予め選択された値の各組み合わせについて前記回路シミュレーションを実施するステップと、
を含む付記２記載の自動回路設計用パレートデータ生成プログラム。
【０１５６】
（付記５）
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、
回路設計の要求仕様についての入力を受け付けるステップと、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出すステップと、
前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、
読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定するステップと、
前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップと、
を、コンピュータに実行させる自動回路設計プログラム。
【０１５７】
（付記６）
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記空間変換の逆空間変換後の前記仮最適解を実現可能か判断するステップ
をさらに前記コンピュータに実行させ、
前記出力ステップが、実現可能と判断された場合に実行される
付記５記載の自動回路設計プログラム。
【０１５８】
（付記７）
実現不可能と判断された場合には、前記仮最適解の近傍のパレート最適解から、次の候補解を特定し、当該仮最適解の近傍のパレート最適解から前記次の候補解についての回路構成を特定するステップと、
前記次の候補解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記逆空間変換後の前記次の候補解を実現可能か判断するステップと、
実現可能と判断された場合には、前記回路構成及び当該回路構成についての各設計変数の値を出力するステップと、
をさらに前記コンピュータを実行させるための付記６記載の自動回路設計プログラム。
【０１５９】
（付記８）
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップと、
を含み、コンピュータに実行される自動回路設計用パレートデータ生成方法。
【０１６０】
（付記９）
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、
回路設計の要求仕様についての入力を受け付けるステップと、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出すステップと、
前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、
読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定するステップと、
前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップと、
を含み、コンピュータに実行される自動回路設計方法。
【０１６１】
（付記１０）
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出する回路選択部と、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成部と、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するプロセス別パレート生成処理部と、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納する全体パレートデータ生成処理部と、
を有する自動回路設計用パレートデータ生成装置。
【０１６２】
（付記１１）
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付け、回路設計の要求仕様についての入力を受け付ける入力部と、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出し、前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出し、読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定し、前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングする最適解生成処理部と、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力部と、
を有する自動回路設計装置。
【符号の説明】
【０１６３】
１ 制約条件格納部 ２ 回路構成ライブラリ格納部
３ 仕様データ格納部 ４ 回路構成選択部
５ 選択回路構成データ格納部 ６ パレート生成条件格納部
７ テストベンチデータ格納部 ８ 個別パレート生成処理部
９ 回路シミュレータ １０ 個別パレートデータ格納部
１１ 全体パレート生成処理部 １２ 全体パレートデータ格納部
１３ プロセス制約条件格納部 １４ プロセス別パレート生成処理部
１５ プロセス別パレートデータ格納部 １６ ＰＶＴコーナ設定データ格納部
２１ 入力部 ２２ 仕様データ格納部
２３ 回路構成ライブラリ格納部 ２４ プロセス制約条件格納部
２５ パレートデータ格納部 ２６ テストベンチデータ格納部
２７ 最適解生成処理部 ２８ 最適解データ格納部
２９ 回路シミュレータ ３０ 出力部
【技術分野】
【０００１】
本技術は、回路の自動設計技術に関する。
【背景技術】
【０００２】
アナログ・デジタル混載設計の増加や、アナログ設計者の不足により、過去に設計されたアナログ回路をＩＰ（Intellectual Property）データとして活用する必要性が高まっている。ＩＰデータを再利用する際には、回路の仕様に応じて指定されたプロセスでの最適化を行うか、又は最適なプロセスを選択する必要があり、プロセスを考慮した最適化技術が求められている。
【０００３】
現在、回路の自動設計及び最適化のための様々な技術が存在しているが、設計者が、回路シミュレーションを何度も繰り返し実施する必要があり、回路構成の決定やその回路構成のパラメータの決定に、数日かかる場合もある。当然、このような自動設計及び最適化技術を用いずに、人手で設計及び最適化を行えば、相当長時間かかるだけではなく、設計者のスキルによって、品質や設計期間にばらつきが生じるという問題もある。さらに、プロセス微細化によって最適化作業の期間が増大する傾向にある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２６０９７３号公報
【特許文献２】米国特許公開公報第２００５／０２５７１７８号公報
【特許文献３】特開２００５−５５９６０号公報
【特許文献４】ＷＯ２００６／０３９１６５号公報
【特許文献５】米国特許第６９６８５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上のように、設計者における自動設計及び最適化のための処理時間を飛躍的に短縮するような技術は存在していない。
【０００６】
従って、本技術の目的は、設計者における自動設計及び最適化のための処理時間を短縮するための新規な技術を提供することである。
【課題を解決するための手段】
【０００７】
第１の態様に係る自動回路設計用パレートデータ生成方法は、（Ａ）回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、（Ｂ）回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されているプロセス制約条件と抽出された回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、シミュレーション結果から要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、プロセス制約条件の識別子と回路構成の識別子との組み合わせに対応付けてパレート最適解の各々について設計変数の各々の該当値と要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、（Ｃ）プロセス制約条件の各々について、個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全てのパレート最適解において非劣解となるパレート最適解を抽出し、プロセス制約条件の各々について、当該パレート最適解について該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、（Ｄ）個別パレートデータ格納部に格納されている、抽出された全ての回路構成についての全てのパレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップとを含む。
【０００８】
第２の態様に係る自動回路設計方法は、（Ａ）製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全てのプロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、（Ｂ）回路設計の要求仕様についての入力を受け付けるステップと、（Ｃ）上記指定が第１の最適化である場合には、各プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、上記指定が第２の最適化である場合には、プロセス制約条件と回路構成との組み合わせについてのパレート最適解に該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータをパレート最適解データとして読み出すステップと、（Ｄ）要求仕様の各項目について値の分布をバランスさせる、要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ空間変換後の要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、（Ｅ）読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解から、空間変換後の解仕様空間における、仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から仮最適解についての回路構成を特定するステップと、（Ｆ）仮最適解を、特定された回路構成についての各設計変数の値にマッピングするステップと、（Ｇ）特定された回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップとを含む。
【発明の効果】
【０００９】
設計者における自動設計及び最適化のための処理時間を短縮できるようになる。
【図面の簡単な説明】
【００１０】
【図１】本技術の実施の形態における全体構成の概念図である。
【図２】本技術の第１の実施の形態における新アナログＩＰデータ生成装置の機能ブロック図である。
【図３】回路構成ライブラリ格納部に格納されるデータの一例を示す図である。
【図４】制約条件格納部に格納されるデータの一例を示す図である。
【図５】仕様データ格納部に格納されるデータの一例を示す図である。
【図６】プロセス制約条件格納部に格納されるデータの一例を示す図である。
【図７】プロセス制約条件格納部に格納されるデータの他の例を示す図である。
【図８】本技術の実施の形態における新ＩＰデータ生成処理の処理フローを示す図である。
【図９】パレートを説明するための模式図である。
【図１０】個別パレート生成処理の処理フローを示す図である。
【図１１】テストベンチデータ格納部に格納されるデータを模式的に示す図である。
【図１２】個別パレートデータ格納部に格納されるデータの一例を示す図である。
【図１３】パレートサンプリング集合を模式的に示す図である。
【図１４】個別パレート生成処理において生成されるパレートサンプリング集合を模式的に示す図である。
【図１５】プロセス別パレート生成処理の処理フローを示す図である。
【図１６】特定プロセスパレート生成処理の処理フローを示す図である。
【図１７】プロセス別パレート生成処理を説明するための模式図である。
【図１８】プロセス別パレート生成処理を説明するための模式図である。
【図１９】プロセス別パレートデータ格納部に格納されるデータの一例を示す図である。
【図２０】プロセス別パレート生成処理を説明するための模式図である。
【図２１】全体パレート生成処理の処理フローを示す図である。
【図２２】全体パレート生成処理を説明するための模式図である。
【図２３】全体パレート生成処理を説明するための模式図である。
【図２４】全体パレートデータ格納部に格納されるデータの一例を示す図である。
【図２５】自動最適回路設計装置の機能ブロック図である。
【図２６】回路設計処理の処理フローを示す図である。
【図２７】最適解生成処理の処理フローを示す図である。
【図２８】仮最適解探索処理の処理フローを示す図である。
【図２９】仮最適解の探索を模式的に示す図である。
【図３０】仮最適解に対応する回路構成を特定する処理を説明するための模式図である。
【図３１】本技術の第２の実施の形態における新アナログＩＰデータ生成装置の機能ブロック図である。
【図３２】ＰＶＴコーナ設定データ格納部に格納されるデータの一例を示す図である。
【図３３】ＰＶＴコーナ設定データ格納部に格納されるデータの一例を示す図である。
【図３４】出現分布を説明するための模式図である。
【図３５】ＰＶＴコーナ設定データ格納部に格納されるデータの一例を示す図である。
【図３６】定格値についてパレート曲線を形成する際の問題を説明するための図である。
【図３７】最悪性能についてのパレート曲線について説明するための図である。
【図３８】第２の実施の形態における個別パレート生成処理の処理フローを示す図である。
【図３９】最悪性能値取得処理の第１の例を示す図である。
【図４０】生成されるデータの一例を示す図である。
【図４１】最悪性能値取得処理の第２の例を示す図である。
【図４２】第２の実施の形態における個別パレートデータ格納部に格納されるデータの一例を示す図である。
【図４３】コンピュータの機能ブロック図である。
【図４４】実施の形態における新アナログＩＰデータ生成処理の処理フローを示す図である。
【図４５】実施の形態における回路設計処理の処理フローを示す図である。
【図４６】実施の形態における回路設計処理の処理フローを示す図である。
【図４７】実施の形態における新アナログＩＰデータ生成装置の機能ブロック図である。
【図４８】実施の形態における自動最適回路設計装置の機能ブロック図である。
【発明を実施するための形態】
【００１１】
まず、本技術の実施の形態における概要を、図１を用いて説明する。従来から、過去の設計資産（以下、ＩＰデータと呼ぶ）を活用して、アナログ回路の設計時間を短縮することが行われてきた。本実施の形態では、さらに設計時間を短縮するために、新たなアナログＩＰデータ３００を以下に述べるように定義して、当該新アナログＩＰデータ３００の生成を行う新アナログＩＰデータ生成装置１００を導入する。この新アナログＩＰデータ生成装置１００により生成された新アナログＩＰデータ３００は、当該新アナログＩＰデータ３００を用いて最適な回路構成についてのデータを生成する自動最適回路設計装置２００（又はこの自動最適回路設計装置２００を実現するためのプログラム）と共に、実際に回路設計を行うユーザに提供される。ユーザは、自動最適回路設計装置２００に指示して、新アナログＩＰデータ３００を処理させることによって、要求仕様に近い回路構成についてのデータを短時間に取得することができるようになる。
【００１２】
［実施の形態１］
第１の実施の形態に係る新アナログＩＰデータ生成装置１００の機能ブロック図を図２に示す。本アナログＩＰデータ生成装置１００は、（Ａ）設計済みだが回路パラメータは未設定のアナログ回路の回路構成データを格納する回路構成ライブラリ格納部２と、（Ｂ）各回路構成についての制約条件（プロセスについての制約条件を除く）を格納する制約条件格納部１と、（Ｃ）新アナログＩＰデータ３００についての要求仕様の仕様データを格納する仕様データ格納部３と、（Ｄ）回路設計時に採用される可能性のある複数のプロセス制約条件を格納するプロセス制約条件格納部１３と、（Ｅ）制約条件格納部１と回路構成ライブラリ格納部２と仕様データ格納部３とに格納されているデータを用いて要求仕様を満たす可能性のある回路構成を選択する回路構成選択部４と、（Ｆ）回路構成選択部４によって選択された回路構成についてのデータを格納する選択回路構成データ格納部５と、（Ｇ）パレート生成条件を格納するパレート生成条件格納部６と、（Ｈ）例えば回路構成の種別毎にシミュレーション用の周辺回路についてのデータを格納するテストベンチデータ格納部７と、（Ｉ）例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）などの回路シミュレータ９と、（Ｊ）回路シミュレータ９と連携し且つ制約条件格納部１と選択回路構成データ格納部５と仕様データ格納部３とパレート生成条件格納部６とテストベンチデータ格納部７とプロセス制約条件格納部１３とに格納されているデータを用いて選択回路構成毎にパレート最適解（以下、パレートと呼ぶ。パレート最適解については以下に述べる。）を生成する個別パレート生成処理部８と、（Ｋ）個別パレート生成処理部８の処理結果を格納する個別パレートデータ格納部１０と、（Ｌ）個別パレートデータ格納部１０に格納されているデータを用いて全選択回路構成及び全プロセス制約条件についてのパレートを生成する全体パレート生成処理部１１と、（Ｍ）全体パレート生成処理部１１による処理結果を格納する全体パレートデータ格納部１２と、（Ｎ）個別パレートデータ格納部１０に格納されているデータを用いて各プロセス制約条件についてのパレートを生成するプロセス別パレート生成処理部１４と、（Ｏ）プロセス別パレート生成処理部１４により生成されたデータを格納するプロセス別パレートデータ格納部１５とを有する。
【００１３】
なお、回路シミュレータ９は、新アナログＩＰデータ生成装置１００とは別装置として実装される場合もある。
【００１４】
回路構成ライブラリ格納部２には、例えば、図３に示すようなデータ構造にて回路構成を保持している。すなわち、各回路構成に当該回路構成の性質や機能を表すタグを付して、図３に示すように階層型のデータ構造を構成し、特定の性質や機能を有する回路構成を検索できるようにしている。図３の例では、第１階層としてＲＦ回路、フィルタ、リニアアンプ、レギュレータといった機能分けが行われており、ＲＦ回路の第２階層としてＬＮＡ（低雑音増幅器：Low Noise Amplifier）、ＶＣＯ（電圧制御発信器：Voltage Controlled Oscillator）、ミキサー、パワーアンプなどが含まれており、リニアアンプの第２階層としてＯＰＡＭＰ（オペアンプ）と、バッファと、ＯＴＡ（Operational Transconductance Amplifier）などが含まれる。図３では、バッファについて２つの異なる回路構成が登録されている様子が模式的に示されている。例えば、第２階層レベルの回路を、以下では「機能」として把握する。
【００１５】
また、制約条件格納部１には、例えば図４に示すようなデータが回路構成毎に格納されている。図４に示すように、制約条件には、直接制約条件と、間接制約条件とが含まれている。直接制約条件は、回路動作原理による制約条件（マッチング条件、サイズ比例条件、パラメータ間の制約条件）、システム要求による制約条件（動作電圧、温度、入力条件）を含む。プロセスなどの製造条件については、本実施の形態では制約条件とは別に定義されるので、制約条件格納部１に格納される制約条件には含まれない。間接制約条件は、必須性能から回路構成パラメータへの制限となる条件である。図４の例では、面積（Ａｒｅａ）についての条件が規定されている。この他にも、消費電力、ＴＨＤ（Total harmonic distortion）、ＤＣ利得、帯域幅などの制約条件が規定される場合もある。制約条件は、設計者が指定することができる設計変数についての条件である。図４に示すように、値の幅が指定される場合もある。
【００１６】
さらに、図５に仕様データ格納部３に格納されるデータの一例を示す。要求仕様は、回路全体で満足すべき特性を各項目について規定したものであり、図５の例では、消費電流、ＴＨＤ、ＤＣ利得、帯域幅といった項目毎に値が設定されている。項目については他の項目を採用することも可能である。値については、新アナログＩＰデータ３００の特性として規定される。なお、本実施の形態では、仕様データ格納部３には、新アナログＩＰデータ３００をどのような機能について生成するかについての指定データについても格納されているものとする。
【００１７】
また、図６にプロセス制約条件格納部１３に格納されるデータの一例を示す。プロセス制約条件は、設計された回路を含む半導体チップを製造する際の制約条件であって、例えば図６に示すように、使用可能なテクノロジの世代（例えば最短配線長４５ｎｍや９０ｎｍなど）が含まれる。なお、各々さらに詳しい条件、例えばゲート長Ｌ及びゲート幅Ｗなどを含むようにしても良い。また、図７に示すように、テクノロジの世代は同一（例えば４５ｎｍ）でも、性能の違い（低リーク又は高リーク）によってプロセス制約条件を区別するようにしても良い。図７の例では、ゲート長Ｌ及びゲート幅Ｗについてはプロセス制約条件ＡとＢとで同じとなっているが、図６のように異なるテクノロジ世代についてのプロセス制約条件を混在させるようにしてもよい。さらに、コスト別にプロセス制約条件を規定するようにしても良い。設計を行うユーザは、製造コストを考慮して最適化を行うことを欲する場合があるためである。なお、本実施の形態では、プロセス制約条件は、全回路構成について共通である。
【００１８】
次に図８乃至図２４を用いて、新アナログＩＰデータ生成装置１００の動作について説明する。まず、回路構成選択部４は、仕様データ格納部３に格納されている指定機能データから、未処理の回路機能を１つ特定する（図８：ステップＳ１）。そして、回路選択部４は、特定された回路機能（例えば「バッファ」）を有する回路構成のうち、仕様データ格納部３に格納されている要求仕様を満たす可能性がある回路構成を、回路構成ライブラリ格納部２から選択する（ステップＳ３）。上でも述べたように、各回路構成の制約条件は、制約条件格納部１に格納されており、要求仕様の各項目の値を明らかに満たさないような制約条件が規定されている回路構成を、要求仕様を満たす可能性なしとして除外する。回路構成選択部４は、選択した回路構成についてのデータを選択回路構成データ格納部５に格納する。
【００１９】
次に、個別パレート生成処理部８は、個別パレート生成処理を実施する（ステップＳ５）。この個別パレート生成処理については図９乃至図１４を用いて説明する。
【００２０】
まず、パレートについて図９を用いて説明しておく。ここでは要求仕様の項目が２つだけであると仮定し、第１の項目を縦軸にコスト１として設定し、より小さい値ほどコストが低いものとし、第２の項目を横軸にコスト２として設定し、より小さい値ほどコストが低いものとする。ここで、特定の回路パラメータ・セットで回路シミュレーションを実施してコスト１及び２の値を特定すると、図９に示すような２次元空間（解空間又は解仕様空間とも呼ぶ）にプロットすることができる。図９の例ではＡ乃至Ｆの６つの点（以下、解と呼ぶ）が得られている。このような状況において、当然ながらコスト１も２も小さい値の方が好ましいので、原点に近いほど良い解である。そして「Ｘ支配Ｙ」とは、Ｙの成分（即ちコスト）は全てＸの成分より劣っていることを示す。図９のような２次元空間では、コスト１も２も小さいＢの方がＥよりも良い解であるから「Ｂ支配Ｅ」であり、同様にＣの方がＦよりも良い解であるから「Ｃ支配Ｆ」である。一方ＡとＢとを比較すると、Ａの方がコスト２は小さいがコスト１はＢの方が小さいので「Ａ支配Ｂ」とは言えない。Ａ乃至Ｄについてはこのように支配関係が成り立たない。このように解空間に他の解に支配されない解、すなわち非劣解をパレート最適解と呼ぶ。そして、パレート最適解を結ぶ曲線（３次元以上の空間であれば曲面）Ａをパレート曲線（又は曲面）と呼ぶ。
【００２１】
このような前提の下、図１０に従って個別パレート生成処理について説明する。まず、個別パレート生成処理部８は、選択回路構成データ格納部５に格納されている、選択された回路構成のうち未処理の回路構成を１つ特定する（ステップＳ１１）。さらに、個別パレート生成処理部８は、プロセス制約条件格納部１３に格納されている複数のプロセス制約条件のうち、未処理のプロセス制約条件を１つ特定する（ステップＳ１３）。
【００２２】
そして、個別パレート生成処理部８は、特定された回路構成について、制約条件格納部１に格納されている、当該回路構成についての対応制約条件を満たす設計変数と、特定されたプロセス制約条件を満たす設計変数（例えばゲート長Ｌやゲート幅Ｗを含む回路パラメータ）を乱数で生成し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１５）。
【００２３】
その後、個別パレート生成処理部８は、テストベンチデータ格納部７から、特定された回路構成のための、回路シミュレーションで必要な周辺回路のデータを読み出し、当該周辺回路のデータと、選択回路構成データ格納部５に格納されている、処理に係る回路構成のデータと、ステップＳ１５で生成した設計変数と、仕様データ格納部３に格納されている要求仕様の項目（すなわち性能項目）とを回路シミュレータ９に出力し、回路シミュレータ９に、要求仕様で規定されている各性能項目を評価させ、回路シミュレータ９から要求仕様で規定されている各性能項目の性能値を取得し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１７）。
【００２４】
テストベンチデータ格納部７から読み出される周辺回路のデータの一例を図１１に示す。図１１の例では、中央に処理に係る回路構成となる差動入出力バッファ回路が示されており、電源回路や性能項目の測定に必要な回路等が、電源端子や入出力端子などに接続されるようになっている。このような周辺回路については周知であり、これ以上説明しない。
【００２５】
また、回路シミュレーションの内容についても周知であるから、これ以上説明しない。
【００２６】
その後、個別パレート生成処理部８は、ステップＳ１７で得られた性能項目の性能値セットが、解空間においてパレート最適解を構成するかを、これより前に選択された各パレート最適解との支配関係を確認することによって判断し、判断結果によってパレートサンプリング集合を更新する（ステップＳ１９）。すなわち、ステップＳ１７で得られた性能項目の性能値セットで構成される解が、他の解を支配している場合には、当該他の解を、パレート最適解の集合であるパレートサンプリング集合から除去し、ステップＳ１７で得られた解をパレートサンプリング集合に追加し、逆に他の解に支配されている場合には、ステップＳ１７で得られた解を破棄する。
【００２７】
パレートサンプリング集合は、例えば個別パレートデータ格納部１０に図１２に示すようなデータとして格納される。図１２の例では、回路構成の識別子と、適用したプロセス制約条件の識別子と、設計変数１乃至３の値と、性能項目１乃至４の値とが登録されるようになっている。変数や項目の数は一例であって、これより多い場合もある。このように、１つのパレート最適解についてのデータが１レコードとして登録される。そして、１つの回路構成と１つのプロセス制約条件との組み合わせについてのレコード群が、パレートサンプリング集合を構成する。
【００２８】
その後、個別パレート生成処理部８は、パレート生成条件格納部６に格納されているパレート生成条件を満たしたか判断する（ステップＳ２１）。パレート生成条件は、多目的最適化処理（複数の目的関数のトレードオフを同時に調べる手法）における実行条件であり、例えば多目的最適化処理に、遺伝多目的最適化アルゴリズムＮＳＧＡ−ＩＩ（Non-dominate sorting genetic algorithm）を利用する場合には、母集団が進化する世代数（generation）及び母集団の個体数（population）等で指定される。なお、多目的最適化自体は周知であり、例えばhttp://mikilab.doshisha.ac.jp/dia/research/report/2006/1006/003/report20061006003.htmlなどに詳細が開示されている。
【００２９】
パレート生成条件を満たしていない場合には、個別パレート生成処理部８は、上で述べたような周知の多目的最適化処理（例えばcrossover処理やmutation処理）により、設計変数を更新し、例えばメインメモリなどの記憶装置に格納する（ステップＳ２３）。そしてステップＳ１７に戻る。
【００３０】
一方、パレート生成条件を満たしている場合には、個別パレート生成処理部８は、プロセス制約条件格納部１３に格納されている全てのプロセス制約条件について処理したか判断する（ステップＳ２５）。未処理のプロセス制約条件が存在する場合にはステップＳ１３に戻る。一方、未処理のプロセス制約条件が存在しない場合には、個別パレート生成処理部８は、全ての選択回路構成について処理したか判断する（ステップＳ２７）。未処理の選択回路構成が存在している場合にはステップＳ１１に戻る。一方、未処理の選択回路構成が存在しない場合には、元の処理に戻る。
【００３１】
このような処理を実施することによって、回路構成とプロセス制約条件の組み合わせ毎に、パレート最適解の集合が生成されるようになる。模式的に解空間を２次元空間として表せば、回路構成とプロセス制約条件の１つの組み合わせについて、図１３に示すようなパレート曲線を構成する解が複数得られるようになる。また、図１０の処理を実施すれば、１つの回路構成につきプロセス制約条件の数だけパレート曲線が生成される。従って、２つの回路構成があって、２つのプロセス制約条件Ａ及びＢ（簡単にプロセスＡ及びＢとも記す）が存在する場合には、図１４に示すように、４つのパレート曲線が生成されることになる。図１４では、黒丸の２つの集合が第１及び第２の回路構成についてのプロセスＡのパレート曲線を表しており、ハッチング付きの丸の２つの集合が第１及び第２の回路構成についてのプロセスＢのパレート曲線を表している。
【００３２】
図５の処理の説明に戻って、プロセス別パレート生成処理部１４は、プロセス別パレート生成処理を実施する（ステップＳ７）。このプロセス別パレート生成処理については、図１５乃至図２０を用いて説明する。
【００３３】
なお、プロセス別パレート生成処理は、プロセス制約条件毎のパレートサンプリング集合を重ね合わせて、各プロセス制約条件についてパレート最適解の集合を構成する処理である。このため、同一プロセス制約条件について算出された、全ての選択回路構成についての全てのパレート最適解について相互の支配関係を確認し、離散的にプロセス制約条件毎のパレート最適解の集合を生成する方法と、同一プロセス制約条件について算出された、各選択回路構成のパレートサンプリング集合について数式でモデリングして、数式間の支配関係を数理的に解析して各プロセス制約条件のパレート最適解を特定する方法とのいずれかを採用可能である。
【００３４】
ここでは前者について説明する。まず、プロセス別パレート生成処理部１４は、個別パレートデータ格納部１０（又はプロセス制約条件格納部１３）に登録されているプロセス制約条件のうち、未処理のプロセス制約条件を１つ特定する（図１５：ステップＳ２８）。そして、プロセス別パレート生成処理部１３は、特定プロセスパレート生成処理を実施する（ステップＳ２９）。この特定プロセスパレート生成処理については、図１６乃至図２０を用いて説明する。
【００３５】
最初に、プロセス別パレート生成処理部１４は、特定プロセスパレートサンプリング集合ＰＬ２＝φと設定する（図１６：ステップＳ３１）。ＰＬ２は、例えばプロセス別パレートデータ格納部１５に格納する。そして、プロセス別パレート生成処理部１４は、特定されたプロセス制約条件について算出された、全選択回路構成のパレート最適解のうち、未処理のパレート最適解ｐを特定する（ステップＳ３３）。その後、プロセス別パレート生成処理部１４は、ＰＬ２にパレート最適解ｐを追加する（ステップＳ３５）。
【００３６】
さらに、プロセス別パレート生成処理部１４は、ＰＬ２内のｐとは異なる未処理のパレート最適解ｐ'を特定する（ステップＳ３７）。そして、ｐ'支配ｐが成立したか判断する（ステップＳ３９）。ｐ'支配ｐが成立する場合には、ｐは全選択回路構成においてパレート最適解を構成しないので、ｐをＰＬから除去する（ステップＳ４１）。そしてステップＳ４９に移行する。一方、ｐ'支配ｐが成立しない場合には、ｐ支配ｐ'が成立したか判断する（ステップＳ４３）。ｐ支配ｐ'が成立する場合には、ｐ'は不要なので、ＰＬから除去する（ステップＳ４５）。そしてステップＳ４７に移行する。ｐ支配ｐ'が成立しない場合もステップＳ４７に移行する。
【００３７】
図１７に示すように、ｐが図におけるａであってｐ'が図におけるｂであるとすると、ａ支配ｂであるから、図におけるｂはＰＬ２から除去される。一方、ｐ'がｃであるとするとａ支配ｃとは言えないので、ｃはＰＬ２に残される。但し、例えば図１７におけるｄがｐであれば、ｄ支配ｃであるから、ｃはＰＬ２から除去される。基本的には、ｐがｂで、ｐ'がａであっても同様に取り扱われる。
【００３８】
その後、プロセス別パレート生成処理部１４は、ＰＬ２内の全てのパレート最適解について処理したか判断する（ステップＳ４７）。ＰＬ２内の全てのパレート最適解について処理したわけではない場合にはステップＳ３７に戻る。一方、ＰＬ２内の全てのパレート最適解について処理した場合には、プロセス別パレート生成処理部１４は、特定されたプロセス制約条件について算出された、全選択回路構成のパレート最適解を全て処理したか判断する（ステップＳ４９）。未処理のパレート最適解が存在する場合にはステップＳ３３に戻る。全て処理した場合には元の処理に戻る。
【００３９】
例えば、図１４に示したプロセスＢについて図１６を実施して非劣解のみを残すと、図１８に示すようなパレートサンプリング集合が得られる。プロセスＢの場合には、図１８に示すような２次元空間の解空間において左下により近い曲線の方が選択される。
【００４０】
また、プロセス別パレートデータ格納部１５には、図１９に示すようなデータが格納される。図１２に示したようなレコード群から、図１６の処理フローで特定されたパレート最適解に対応するレコードのみが、図１９にも含まれるようになる。すなわち、回路構成の識別子と、プロセス制約条件の識別子と、設計変数１乃至３の値と、性能項目１乃至４の値とで１レコードが構成されるようになる。なお、図１９では、プロセス制約条件のプロセスＡについてのレコードのみを示しているが、他のプロセスについてのレコードも分けて格納される。
【００４１】
図１５の処理の説明に戻って、プロセス別パレート生成処理部１４は、個別パレートデータ格納部１０に登録されている全てのプロセス制約条件について処理したか判断する（ステップＳ３０）。未処理のプロセス制約条件が存在する場合には、ステップＳ２８に戻る。一方、全てのプロセス制約条件について処理した場合には元の処理に戻る。
【００４２】
このような処理を実施することによって、図１４に示したプロセスＡ及びプロセスＢのパレートサンプリング集合について図１５の処理を実施すると、図２０に示すような２つのパレートサンプリング集合が得られる。各パレートサンプリング集合に含まれるパレート最適解は、いずれかの選択回路構成についてのパレート最適解である。
【００４３】
図８の処理の説明に戻って、全体パレート生成処理部１１は、全体パレート生成処理を実施する（ステップＳ９）。この全体パレート生成処理については、図２１乃至図２４を用いて説明する。
【００４４】
なお、全体パレート生成処理は、選択回路構成及びプロセス制約条件の組み合わせ毎のパレートサンプリング集合を重ね合わせて、選択回路構成及びプロセス制約条件全体のパレート最適解の集合を構成する処理である。このため、選択回路構成及びプロセス制約条件の各組み合わせに含まれる全てのパレート最適解について相互の支配関係を確認し、離散的に全体のパレート最適解の集合を生成する方法と、選択回路構成及びプロセス制約条件の各組み合わせのパレートサンプリング集合について数式でモデリングして、数式間の支配関係を数理的に解析して選択回路構成及びプロセス制約条件全体のパレート最適解を特定する方法とのいずれかを採用可能である。
【００４５】
ここでは前者について説明する。まず、全体パレート生成処理部１１は、全体パレートサンプリング集合ＰＬ１＝φと設定する（ステップＳ２３１）。ＰＬ１は、全体パレートデータ格納部１２に格納する。そして、全選択回路構成のパレート最適解のうち未処理のパレート最適解ｐを特定する（ステップＳ２３３）。その後、ＰＬ１にパレート最適解ｐを追加する（ステップＳ２３５）。
【００４６】
さらに、全体パレート生成処理部１１は、ＰＬ１内のｐとは異なる未処理のパレート最適解ｐ'を特定する（ステップＳ２３７）。そして、ｐ'支配ｐが成立したか判断する（ステップＳ２３９）。ｐ'支配ｐが成立する場合には、ｐは全選択回路構成においてパレート最適解を構成しないので、ｐをＰＬ１から除去する（ステップＳ２４１）。そしてステップＳ２４９に移行する。一方、ｐ'支配ｐが成立しない場合には、ｐ支配ｐ'が成立したか判断する（ステップＳ２４３）。ｐ支配ｐ'が成立する場合には、ｐ'は不要なので、ＰＬ１から除去する（ステップＳ２４５）。そしてステップＳ２４７に移行する。ｐ支配ｐ'が成立しない場合もステップＳ２４７に移行する。ステップＳ２３７乃至Ｓ２４５の処理は、図１７を用いて説明したものと同様である。
【００４７】
その後、全体パレート生成処理部１１は、ＰＬ１内の全てのパレート最適解について処理したか判断する（ステップＳ２４７）。ＰＬ１内の全てのパレート最適解について処理したわけではない場合にはステップＳ２３７に戻る。一方、ＰＬ１内の全てのパレート最適解について処理した場合には、全選択回路構成のパレート最適解を全て処理したか判断する（ステップＳ２４９）。全選択回路構成の未処理のパレート最適解が存在する場合にはステップＳ２３３に戻る。全て処理した場合には元の処理に戻る。
【００４８】
例えば、図２２に示すように２次元空間を解空間として、回路構成１及びプロセスＡについてのパレートサンプリング集合と、回路構成２及びプロセスＢについてのパレートサンプリング集合と、回路構成ｎ及びプロセスＡについてのパレートサンプリング集合とが存在する場合には、図２１に示すような処理を実施して、非劣解のみを残す。そうすると、図２３に示すような回路構成１及びプロセスＡについての一部のパレート最適解と、回路構成２及びプロセスＢについての一部のパレート最適解とが、全選択回路構成についてのパレートサンプリング集合を構成するようになる。
【００４９】
また、全体パレートデータ格納部１２には、図２４に示すようなデータが格納される。図１２に示したようなレコード群から、全選択回路構成及び全てのプロセス制約条件についてのパレート最適解に対応するレコードのみが、図２４にも含まれるようになる。すなわち、回路構成の識別子と、プロセス制約条件の識別子と、設計変数１乃至３の値と、性能項目１乃至４の値とで１レコードが構成されるようになる。
【００５０】
図８の処理の説明に戻って、例えば回路構成選択部４は、仕様データ格納部３に格納されている指定機能データにおいて指定されている全ての回路機能について処理したか判断する（ステップＳ１０）。未処理の回路機能が存在していればステップＳ１に戻る。一方、全ての回路機能について処理している場合には、処理を終了する。
【００５１】
以上のような処理を実施すれば、全てにおいて最適なパレートサンプリング集合が得られると共に、特定のプロセス制約条件を選択した場合に最適なパレートサンプリング集合も得られるようになる。
【００５２】
このようなプロセス別パレートデータ格納部１５及び全体パレートデータ格納部１２に格納されているデータが、新アナログＩＰデータ３００に含まれる従来にはないデータである。新アナログＩＰデータ３００は、その他に、回路構成ライブラリ格納部２及びテストベンチデータ格納部７に格納されるデータを含む。
【００５３】
上で述べた処理は、比較的計算量が多く時間がかかるが、新アナログＩＰデータ３００の生成は、実際に回路設計を行うユーザが回路設計時に実施するわけではなく、他の者が事前に用意するものである。従って、新アナログＩＰデータ３００の生成のための計算時間については、実際に回路設計を行うユーザが考慮する必要はない。
【００５４】
次に、図２５を用いて、図１に示した自動最適回路設計装置２００について説明する。自動最適回路設計装置２００は、（Ａ）プロセス別パレートデータ格納部１５及び全体パレートデータ格納部１２を生成する際に用いた各プロセス制約条件を格納するプロセス制約条件格納部２４と、（Ｂ）プロセス制約条件格納部２４に格納されているデータを実際に回路設計を行うユーザに提示すると共に入力及び指示を受け取る入力部２１と、（Ｃ）入力部２１がユーザから受け取った、設計すべき回路の仕様データを格納する仕様データ格納部２２と、（Ｄ）プロセス別パレートデータ格納部１５及び全体パレートデータ格納部１２に格納されていたデータを格納するパレートデータ格納部２５と、（Ｅ）パレートデータ格納部２５に格納されているデータに含まれる回路構成の識別子に対応する回路構成のデータを格納する回路構成ライブラリ格納部２３と、（Ｆ）テストベンチデータ格納部７に格納されていたデータと同じデータを格納するテストベンチデータ格納部２６と、（Ｇ）入力部２１からの指示に従って、仕様データ格納部２２と回路構成ライブラリ格納部２３とパレートデータ格納部２５とテストベンチデータ格納部２６とに格納されているデータを用いて処理を実施する最適解生成処理部２７と、（Ｈ）周知の回路シミュレーションを実施する回路シミュレータ２９と、（Ｉ）最適解生成処理部２７の処理結果を格納する最適解データ格納部２８と、（Ｊ）最適解データ格納部２８に格納されたデータをユーザに対して例えば表示装置又は印刷装置などの出力装置を介して出力する出力部３０とを有する。なお、回路シミュレータ２９は、回路自動設計装置とは別装置として実装される場合もある。
【００５５】
プロセス制約条件格納部２４には、プロセス制約条件格納部１３と完全に一致するデータが格納されるわけではなく、実際に回路設計を行うユーザに、どのプロセスを選択すればよいのか判断するための条件を提示するためのデータが格納される。従って、詳細なプロセス制約条件を含まず、その特徴となる部分のみを含むようにすればよい。
【００５６】
次に、自動最適回路設計装置２００の動作について図２６乃至図３０を用いて説明する。まず、入力部２１は、例えばユーザに対して、これから回路設計を行う回路の機能を含む要求仕様の入力を促し、ユーザから当該回路の機能を含む要求仕様のデータを受け取って、仕様データ格納部２２に格納する（図２６：ステップＳ３０１）。なお、パレートデータ格納部２５に格納されているデータの基となる要求仕様の範囲内で指定を行うものとする。
【００５７】
次に、入力部２１は、ユーザから指定された機能を有する回路を、全プロセス制約条件の中から最適化するのか（すなわち全体最適を選択するのか）、いずれかのプロセス制約条件を選択して当該プロセス制約条件の下最適化するのかについて選択を促し、ユーザから選択結果を受け付け（ステップＳ３０３）、最適解生成処理部２７に出力する。
【００５８】
そうすると、最適解生成処理部２７は、入力部２１から全体最適が指示されたか判断する（ステップＳ３０５）。最適解生成処理部２７は、全体最適が指示された場合には、仕様データ格納部２２に格納されている指定回路機能について、パレートデータ格納部２５に格納されている、全体パレート生成処理の処理結果（図２４）を処理対象に設定する（ステップＳ３０７）。そして、最適解生成処理部２７は、設定に従って、最適解生成処理を実施する（ステップＳ３１１）。
【００５９】
一方、全体最適ではなく、特定のプロセス制約条件が選択された場合には、最適解生成処理部２７は、仕様データ格納部２２に格納されている指定回路機能について、パレートデータ格納部２５に格納されている、選択プロセス制約条件についてのプロセス別パレート生成処理の結果（図１９）を処理対象に設定する（ステップＳ３０９）。そして、最適解生成処理部２７は、設定に従って、最適解生成処理を実施する（ステップＳ３１１）。
【００６０】
最適解生成処理については、図２７乃至図３０を用いて説明する。
【００６１】
まず、最適解生成処理部２７は、仕様データ格納部２２に格納されている要求仕様の各項目について値の分布をバランスさせる解空間の空間変換（スケーリング及びシフティング）を実施する（ステップＳ５１）。ユーザから指示された要求仕様の各項目について行うので、当該項目はパレートデータ格納部２５に格納されている性能項目の一部であり、ステップＳ３１１を実施する毎に本ステップを実施する必要がある。処理結果は、例えば最適解データ格納部２８に格納される。データフォーマットは、例えば、図１９や図２４における回路構成の識別子と、プロセス制約条件の識別子と、性能項目１乃至４の部分と同様である。
【００６２】
例えば、解空間における要求仕様Ｓとパレート最適解Ｐとの距離を、以下のように定義するとする。
【００６３】
【数１】
【００６４】
このような場合、例えば消費電流がμＡ程度であり、帯域幅がＧＨｚ程度であるとすると、明らかに消費電流という性能項目は帯域幅という性能項目に対して値が小さくなるので、実質的に無視されることになる。このような事態を避け、全ての性能項目がほぼ平等に取り扱われるように空間変換が必要となる。具体的には、以下のようなアフィン（Affine）変換を実施する。ＰTranは、空間変換後の解ベクトルを表し、Ｐsampは、空間変換前の解ベクトル（性能項目数ｎ個の成分を有する）を表し、ＶShiftは、平行移動させるためのベクトル（性能項目数ｎ個の成分を有する）を表し、ＭscalingはＰsampの各性能項目の値の増減を行わせる対角行列（ｎ行×ｎ列の行列）である。
【００６５】
ＰTran＝ＶShift＋Ｍscaling＊Ｐsamp
【００６６】
【数２】
【００６７】
ＶShift_i＝−Ｍscaling_(i,i)×min（ｏｂｊi）
【００６８】
なお、Ｍscaling_(i,j)は、Ｍscalingのｉ行ｊ列成分である。また、ｍａｘ（ｏｂｊi）は、ステップＳ３０７又はＳ３０９において設定された全てのパレート最適解におけるｉ番目の性能項目の最大値であり、ｍｉｎ（ｏｂｊi）は、同様にステップＳ３０７又はＳ３０９において設定されている全てのパレート最適解におけるｉ番目の性能項目の最小値である。さらに、Ｖshift_i＝は、Ｖshiftのｉ番目の成分を示す。また、ｃi0については、ｉについて指定された定数である。
【００６９】
このような変換を行えば、各性能項目がバランスするように空間変換が実施される。すなわち、各性能項目がほぼ平等に取り扱われることとなる。
【００７０】
なお、距離を算出する場合には、当然ながら要求仕様Ｓについても、同様の空間変換が必要となる。上の式におけるＰsampをＳで置換すれば算出される。空間変換後の要求仕様については、例えばメインメモリなどの記憶装置に格納する。
【００７１】
次に、最適解生成処理部２７は、仮最適解探索処理を実施する（ステップＳ５３）。仮最適解探索処理については図２８を用いて説明する。
【００７２】
まず、最適解生成処理部２７は、ステップＳ３０７又はＳ３０９で設定されているパレート最適解から、要求仕様と距離が近い上位Ｎパレート最適解を抽出する（図２８：ステップＳ７１）。空間変換後であるから、上で述べた式（１）で距離は算出される。そして、最小二乗法などの周知の方法を用いて、抽出Ｎパレート最適解を通過するパレート曲面（２次元空間であればパレート曲線）Ｆ（Ｐ）＝０を算出する（ステップＳ７３）。
【００７３】
そして、最適解生成処理部２７は、仮最適解がパレート曲面Ｆ（Ｐ）＝０上であり且つ仮最適解におけるパレート曲面の接線と直交する直線上にも存在するということを表す連立方程式を解き、仮最適解を算出し、例えばメインメモリなどの記憶装置に格納する（ステップＳ７５）。
【００７４】
この処理について図２９で概要を説明する。図２９に示すように、ステップＳ７１で抽出されたＮ個のパレート最適解を通過する曲線をパレート曲線Ｆ（Ｐ）とすると、仮最適解Ｐ0は、当該パレート曲線Ｆ（Ｐ）＝０上に存在する。すなわち、Ｆ（Ｐ0）＝０となる。さらに、Ｃｏｌｌｉｎｅａｒｉｔｙ定理によって、要求仕様Ｓ、仮最適解Ｐ0、パレート曲線（一般的には曲面）の瞬時中心点が同一直線上にある。すなわち、仮最適解Ｐ0におけるパレート曲面の接線ｈに直交する直線ｇ上に、仮最適解Ｐ0及び要求仕様Ｓが乗ることになる。
【００７５】
具体的には、以下に示すような式で表される。
【数３】
【００７６】
第一式の右辺第一項が、直線ｇを表すベクトルであり、ｔは未知の係数であり、Ｓｐｅｃは要求仕様Ｓに対応する。すなわち、第一式は、直線ｇを、要求仕様Ｓからｔ倍すると、仮最適解Ｐ0になることを表す。このような連立方程式を解くと、ｔと仮最適解Ｐ0が得られる。そして元の処理に戻る。
【００７７】
なお、仮最適解Ｐ0は、ステップＳ３０７又はＳ３０９で設定された解とは異なる点である可能性が高い。従って、以下のような確認処理が必要となる。
【００７８】
すなわち、最適解生成処理部２７は、ステップＳ３０７又はＳ３０９において設定されたパレート最適解から、仮最適解の近傍のパレート最適解を抽出し、当該近傍のパレート最適解の回路構成により、当該仮最適解の回路構成を決定する（ステップＳ５５）。図３０に２次元の場合を模式的に示すと、要求仕様Ｓから仮最適解Ｐ0を求めた場合には、その近傍（ここではパレート曲線上の両脇）のパレート最適解Ｐ1及びＰ2を抽出する。そして、ステップＳ３０７又はＳ３０９で設定されたデータにおいて、パレート最適解Ｐ1及びＰ2に対応付けられて格納されている回路構成の識別子を特定する。この際、２つのパレート最適解Ｐ1及びＰ2について同じ回路構成の識別子が得られれば当該回路構成を採用する。一方、異なる回路構成の識別子が得られた場合には、最も近い近傍のパレート最適解の回路構成を採用する。
【００７９】
そして、最適解生成処理部２７は、仮最適解の逆空間変換を実施する（ステップＳ５７）。ステップＳ５１で実施した空間変換の逆変換を実施する。具体的には、ＶShiftの逆ベクトルをＰTranから引き、さらに左からＭscalingの逆行列を掛ければよい。ステップＳ６１で用いるためである。
【００８０】
そして、最適解生成処理部２７は、仮最適解を、特定された回路構成の変数空間にマッピングして、回路パラメータの値を決定し、例えばメインメモリなどの記憶装置に格納する（ステップＳ５９）。
【００８１】
具体的には、要求仕様に近いＮ個のパレート最適解を選び、これらパレート最適解により、性能（空間変換後の性能値）と回路パラメータの関係式ｆを算出する。すなわち、ｐk＝ｆk（x1, x2, ...xn）を算出する。ここで、ｐkは、パレート最適解の性能項目ｋについての性能値を表し、ｘnはパレート最適解のｎ番目の回路パラメータの値を表す。例えば、最小二乗法で、taylor多項式の係数をフィッティングすれば、ｆが算出される。それで、この数式Ｐ＝Ｆ（Ｘ）により、仮最適解Ｐ0を実現できる回路パラメータＸ＝｛x1, x2, ...xn｝を求める。なお、Ｐ＝｛ｐ1, ...ｐk｝、Ｆ＝｛ｆ1, ...ｆk｝である。
【００８２】
最後の処理についてより詳細に述べると、通常、性能項目の数ｋは回路パラメータの数ｎより少ないので、単に仮最適解Ｐ0を連立方程式Ｆ＝｛ｆ1, ｆ2,...ｆk｝に代入しても、x1, x2, ...xnを解くことができない。そのため、最適アルゴリズム（例えば、既存技術のNelder-Mead法（R.Fletcher, Practical Methods of Optimization, John Wiley&Sons, 1991を参照のこと。））を用いて、仮最適解を実現できる近似のx1, x2, ...xnを解くことができる。このような処理については、例えば特開２００４−６１３７２号公報などにも用いられており、これ以上の説明は省略する。
【００８３】
その後、最適解生成処理部２７は、回路シミュレータ２９に対してステップＳ５５で特定された回路構成のデータと、テストベンチデータ格納部２６に格納されている、当該回路構成に対応する周辺回路のデータなどと、ステップＳ５９で算出した回路パラメータの値とを出力し、回路シミュレータ２９に周知の回路シミュレーションを実施させ、当該回路シミュレータ２９から要求仕様の性能項目の性能値を取得する。そして、特定された回路構成及び回路パラメータにより逆空間変換後の仮最適解を実現可能であるか判断する（ステップＳ６１）。すなわち、要求仕様の性能項目毎に、逆空間変換後の仮最適解における性能値より良い値（コストが低い値）がシミュレーションで得られたか判断する。全ての性能項目について、仮最適解における性能値より良い必要がある。なお、逆空間変換後の仮最適解を用いるのは、回路シミュレーションの結果と比較できないからである。比較するだけであれば、回路シミュレーションの結果を空間変換してから比較しても同じである。
【００８４】
実現可能であれば（ステップＳ６３：Ｙｅｓルート）、最適解生成処理部２７は、特定された回路構成及びプロセス制約条件（識別子だけの場合もある）と回路パラメータとを、最適解データ格納部２８に格納する（ステップＳ６７）。要求仕様と比較する場合には、逆空間変換後の仮最適解をも格納する。そして元の処理に戻る。
【００８５】
一方、実現可能でないと判断された場合には（ステップＳ６３：Ｎｏルート）、最適解生成処理部２７は、ステップＳ５５で特定された仮最適解の近傍のパレート最適解の範囲内において次に最適な次最適解を抽出し、さらに当該次最適解に最も近いパレート最適解の回路構成を、次最適解についての回路構成として設定する（ステップＳ６５）。例えば図３０の例では、パレート最適解Ｐ1及びＰ2の間のＰ3を特定する。但し、パレート最適解Ｐ1及びＰ2の間を全て探索した場合には、パレート最適解Ｐ1又はＰ2を採用する。その後、ステップＳ５７に戻る。
【００８６】
なお、ステップＳ５７乃至Ｓ６１については、パレート最適解について処理する場合には、ステップＳ３０７又はＳ３０９で設定されたデータをそのまま用いることができるので、スキップすることができる。
【００８７】
このような処理を実施することによって、自動最適回路設計装置２００では、ステップＳ６１で最も時間のかかる回路シミュレーションを実施するだけであるから、最適回路設計にかかる時間を大幅に削減できるようになる。また、ステップＳ６３で実現不可能と判断された場合においても、既に算出済みのパレート最適解を再活用して、要求仕様の性能項目における要求性能値により近い解（すなわち変更後の仕様）についての回路パラメータを特定することができる。よって、処理時間を短縮することができる。
【００８８】
図２６の処理の説明に戻って、出力部３０は、最適解データ格納部２８に格納されている最適解のデータ（回路構成、プロセス制約条件及び回路パラメータ。場合によって逆空間変換後の仮最適解の各性能項目の性能値）を、表示装置や印刷装置などの出力装置に出力する（ステップＳ３１３）。これによって、ユーザは、採用すべき回路構成、プロセス制約条件及び回路パラメータを得ることができるようになる。なお、仮最適解を出力する場合には、要求仕様との関係がどのようなものであるかを判断することも可能となる。例えば、要求仕様を満たしているのか、満たしていないのかを判断することもできる。出力部３０が、要求仕様を満たしているのか満たしていないのかを判断して出力するようにしても良い。
【００８９】
［実施の形態２］
第２の実施の形態に係る新アナログＩＰデータ生成装置１００の機能ブロック図を図３１に示す。本アナログＩＰデータ生成装置１００は、（Ａ）設計済みだが回路パラメータは未設定のアナログ回路の回路構成データを格納する回路構成ライブラリ格納部２と、（Ｂ）各回路構成についての制約条件（プロセスについての制約条件を除く）を格納する制約条件格納部１と、（Ｃ）新アナログＩＰデータ３００についての要求仕様の仕様データを格納する仕様データ格納部３と、（Ｄ）回路設計時に採用される可能性のある複数のプロセス制約条件を格納するプロセス制約条件格納部１３と、（Ｅ）制約条件格納部１と回路構成ライブラリ格納部２と仕様データ格納部３とに格納されているデータを用いて要求仕様を満たす可能性のある回路構成を選択する回路構成選択部４と、（Ｆ）回路構成選択部４によって選択された回路構成についてのデータを格納する選択回路構成データ格納部５と、（Ｇ）パレート生成条件を格納するパレート生成条件格納部６と、（Ｈ）例えば回路構成の種別毎にシミュレーション用の周辺回路についてのデータを格納するテストベンチデータ格納部７と、（Ｉ）例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）などの回路シミュレータ９と、（Ｊ）設計者の意図とは別の要因で変動する可能性のあるＰＶＴ（Process, Voltage，Temperature）コーナ設定項目の値を決定するためのデータを保持するＰＶＴコーナ設定データ格納部１６と、（Ｋ）回路シミュレータ９と連携し且つ制約条件格納部１と選択回路構成データ格納部５と仕様データ格納部３とパレート生成条件格納部６とテストベンチデータ格納部７とプロセス制約条件格納部１３とＰＶＴコーナ設定データ格納部１６とに格納されているデータを用いて選択回路構成毎にパレート最適解を生成する個別パレート生成処理部８と、（Ｌ）個別パレート生成処理部８の処理結果を格納する個別パレートデータ格納部１０と、（Ｍ）個別パレートデータ格納部１０に格納されているデータを用いて全選択回路構成及び全プロセス制約条件についてのパレートを生成する全体パレート生成処理部１１と、（Ｎ）全体パレート生成処理部１１による処理結果を格納する全体パレートデータ格納部１２と、（Ｏ）個別パレートデータ格納部１０に格納されているデータを用いて各プロセス制約条件についてのパレートを生成するプロセス別パレート生成処理部１４と、（Ｐ）プロセス別パレート生成処理部１４により生成されたデータを格納するプロセス別パレートデータ格納部１５とを有する。
【００９０】
回路シミュレータ９は、新アナログＩＰデータ生成装置１００とは別装置として実装される場合もある。
【００９１】
このようにＰＶＴコーナ設定データ格納部１６を新たに導入して個別パレート生成処理部８で用いる点が第１の実施の形態と異なる点である。
【００９２】
図３２にＰＶＴコーナ設定データ格納部１６に格納されるデータの一例を示す。具体的に図３２の説明をする前に、ＰＶＴコーナ設定項目について述べておく。ＰＶＴコーナ設定項目は、回路シミュレータ９に設定可能な項目であって、設計者の意図とは別に変動する項目である。ＰＶＴコーナ設定項目は、制約条件に規定されている設計変数と重複する項目を含む場合もある。また、制約条件に規定されている設計変数と重複しない項目を含む場合もある。
【００９３】
第１の実施の形態において述べたように制約条件及びプロセス制約条件は、設計者が指定することができる設計変数についての条件であり、その値は範囲で指定される場合もある。しかしながら、この範囲の中で特定の値（例えば１μｍ）が適切と判断されてそれに従ってチップを製造しようとしても、実際には１μｍではなく、１．０７μｍとなってしまう場合もあれば９５ｎｍとなってしまう場合もある。同様に、温度の条件として２５℃を前提として製造されても、実際の動作環境は３０℃となってしまう場合もある。動作電圧についても同様に、１．５Ｖが適切な動作電圧として指定されたとしても、実際の動作環境では１．３Ｖしか供給されないかもしれない。このような設計者の意図とは別に変動するような項目について、項目名及び変動範囲を規定するデータ等がＰＶＴコーナ設定データ格納部１６に格納される。
【００９４】
図３２は、以下で述べるコーナシミュレーションを実施する場合に用いられるデータの一例を示している。図３２の例では、各ＰＶＴコーナ設定項目について、最小値（ＭＩＮ）と、代表値（例えば平均値、中央値）（ＴＹＰ）と、最大値（ＭＡＸ）とを登録するようになっている。コーナシミュレーションでは、基本的には各項目の設定値の全組み合わせに対して回路シミュレーションを実施する。従って項目数に対して組み合わせの数が指数関数的に増加して処理負荷が高くなるので、影響が小さい項目や変動幅の小さい項目については例えば代表値のみを設定しておき、組み合わせの数を減らす場合もある。図３２の場合には、項目PolyCDについては代表値のみが設定されている。
【００９５】
また、図３３に、コーナシミュレーションを実施する場合に用いられるデータの他の例を示す。図３３の例では、ＰＶＴコーナ設定項目毎に、当該項目の値の出現範囲データと、組み合わせ情報とが登録されるようになっている。出現範囲データは、そのＰＶＴコーナ設定項目の値の出現分布がどのようなものであるかを示すデータである。例えばＴoxの値の出現分布は、ガウス分布であり、その平均値はμ3であり、分散はσ3である。例えばμ3から±３σ3の範囲で９９％以上のケースをカバーするので、本実施の形態では、図３４に示すように、例えばμ3−３σ3を下限値とし、μ3＋３σ3を上限値とする。また、電圧Ｖについては、例えばフラットな出現分布（すなわち一様）で、中央値ｃを中心に−ａ％から＋ｂ％の範囲で決定される例を示している。温度についても同様である。組み合わせ情報については、図３２でも述べたように、組み合わせの数を減少させるため、項目値の組み合わせるに用いる値のタイプを示す。図３３の例では、Ｌeffの場合には、上限値ｍａｘと下限値ｍｉｎとを組み合わせることを表す組み合わせ情報が登録されている。また、図３３の例でrshncdの場合には、代表値ｔｙｐのみが組み合わせ情報として登録されている。
【００９６】
さらに、図３５に、モンテカルロシミュレーションを実施する場合に用いられるデータの一例を示す。以下でも述べるがモンテカルロシミュレーションを実施する場合には、ＰＶＴコーナ設定項目毎に乱数を複数回発生させてその乱数値の組み合わせにて複数回回路シミュレーションを実施する。図３５の例では、ＰＶＴコーナ設定項目毎に、乱数発生分布データが登録されるようになっている。例えば図３５の例では、Ｌeffに対する乱数値の発生分布はガウス分布であり、その平均値はμ11であり、分散はσ11である。また、図３５の例では、電圧Ｖ及び温度Ｔについては、ｃを中心に、−ａ％から＋ｂ％又はｆを中心に−ｄ％から＋ｅ％まで一様な分布となっている。この乱数発生分布データに従って、該当する項目の乱数値を発生して利用される。
【００９７】
本実施の形態では基本的には個別パレート生成処理部８の処理を以下で述べるような処理に変更するものである。この処理について述べる前に上で述べたようなＰＶＴコーナ設定データ格納部１６を用いる前提について説明する。
【００９８】
パレート曲線自体は図９に示したとおりであるが、製造プロセスのばらつきや、動作環境の変動を考慮せずに、製造プロセスや動作環境についてのパラメータを定格値（nominal value）としてパレート最適解を算出するよりは、以下のような理由から、製造プロセスのばらつきや、動作環境の変動を考慮した上でパレート最適解を算出する方が好ましい。この好ましい理由について図３６を用いて説明する。図３６は、図９と同じように、縦軸でコスト１（小さい方が好ましい性能としてもよい）を表し、横軸はコスト２（小さい方が好ましい性能としてもよい）を表す。そして、図３６では、パレート最適解Ａ乃至Ｄが、定格値を想定して得られたとする。ここで、非劣解Ｃは上で述べたように各種パラメータを定格値として用いた場合に得られる。しかし、パレート最適解Ｃについて製造プロセスや動作環境についてばらつきを考慮すると、範囲Ｃdisp内の×印の点に解が得られるようになる。一方、定格値を用いて算出された１つの解Ｆは、Ｃ支配Ｆの関係にあるので、定格値をベースにした場合にはパレート曲線上に載らない。しかしながら、解Ｆについて製造プロセスや動作環境についてばらつきを考慮しても、範囲Ｃdispより狭く且つ範囲Ｃdispに包含されるような範囲Ｆdisp内の＋印の解しか得られないとする。このような場合に、パレート最適解Ｃは定格値をベースにすればパレート最適解となるが、製造プロセスや動作環境が悪く作用する場合には例えば解Ｃ1となってしまう。一方、解Ｆについては製造プロセスや動作環境が悪くても例えば解Ｆ1が得られる。このような場合、Ｆ1支配Ｃ1という関係が成り立つので、本当にパレート最適解Ｃを採用することが好ましいのかが問題となる。すなわち、定格値をベースにパレート曲線を生成しても、実際に製造されるチップは期待される性能を発揮することができるかもしれないが、歩留まりのことを考えたり、アナログ回路の基本的な非線形性、すなわち性能の振れ易さを考えれば、最悪状態を念頭に設計を行う方が好ましい。
【００９９】
そこで本実施の形態では、図３７に示すように、定格値についての解Ａnominal乃至Ｄnominalを採用するのではなく、各解について製造プロセスや動作環境のばらつきの範囲Ａdisp乃至Ｄdispで最もコストが大きい（すなわち性能が悪い）解Ａ乃至Ｄをベースに支配関係を判断して、パレート最適解Ａ乃至Ｄを特定する。このパレート最適解Ａ乃至Ｄで最悪性能パレート曲線を構成する。
【０１００】
半導体プロセスの微細化に伴って、製造プロセスのばらつきにより、トランジスタの閾値電圧、有効チャネル長等のパラメータは定格値（すなわち期待値）より激しく変動し、その影響を受けてアナログ回路の性能ばらつきが拡大している。また、ＬＳＩ（Large Scale Integrated circuit）の消費電力を削減するために、トランジスタの閾値電圧、チップの電源電圧を限界まで削減しているため、電源電圧、回路動作温度など回路動作環境の変動は、ＬＳＩ、特に飽和領域で動作することの多いアナログ回路性能へ大きく影響している。このような半導体製造プロセスのばらつき、回路動作環境の変動を考慮して、パレート最適解を特定して、それらの影響を可能な限り除去するものである。これによって、チップの歩留まりが飛躍的に向上し（理想的には１００％）、性能についても十分マージンをもって確保できるようになる。
【０１０１】
このような前提の下、図３８に従って個別パレート生成処理について説明する。まず、個別パレート生成処理部８は、選択回路構成データ格納部５に格納されている選択回路構成のうち未処理の回路構成を１つ特定する（ステップＳ４１１）。さらに、個別パレート生成処理部８は、プロセス制約条件格納部１３に格納されている複数のプロセス制約条件のうち、未処理のプロセス制約条件を１つ特定する（ステップＳ４１３）。
【０１０２】
そして、個別パレート生成処理部８は、特定された回路構成について、制約条件格納部１に格納されている、当該回路構成についての対応制約条件を満たす設計変数と、特定されたプロセス制約条件を満たす設計変数（例えばゲート長Ｌやゲート幅Ｗを含む回路パラメータ）を乱数で生成し、例えばメインメモリなどの記憶装置に格納する（ステップＳ４１５）。
【０１０３】
そして、個別パレート生成処理部８は、最悪性能値取得処理を実施する（ステップＳ４１７）。この最悪性能値取得処理については図３９乃至４２を用いて説明する。まず、コーナシミュレーションを実施する場合の処理フローを図３９に示す。
【０１０４】
個別パレート生成処理部８は、ＰＶＴコーナ設定データ格納部１６に登録されている各ＰＶＴコーナ設定項目について、ＰＶＴコーナ設定データ格納部１６に格納されている設定条件（図３２の場合にはＭＩＮ、ＴＹＰ及びＭＡＸ、図３３の場合には出現範囲データ及び組み合わせ情報）に基づき採用すべきコーナ値（ＭＩＮ、ＭＡＸ、ＴＹＰのうち指定された値）を特定し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１０１）。図３２の場合には、ＭＩＮ、ＴＹＰ、ＭＡＸで数値が指定されているので、これを特定する。図３３の場合には、出現範囲データで分布が規定されていれば、例えば平均値μから±３σの値を特定する。なお、制約条件と同じ項目については、ステップＳ４１３又は以下で述べるステップＳ４２３で特定された値を平均値μや中央値ｃとして設定して、±３σの値や−ａ％及び＋ｂ％の値を算出する。例えば、制約条件に電圧１Ｖから５Ｖが規定されており、ステップＳ４１３又はＳ４２３で特定された値が１．５Ｖであれば、１．５ＶをＴＹＰとして特定すると共に、−ａ％（＝−１０％）としてＭＩＮ値「１．３５Ｖ」と＋ｂ％（＝＋１０％）としてＭＡＸ値「１．６５Ｖ」とを算出する。
【０１０５】
そして、個別パレート生成処理部８は、各ＰＶＴコーナ設定項目のコーナ値の未処理の組み合わせを１つ特定する（ステップＳ１０３）。さらに、個別パレート生成処理部８は、テストベンチデータ格納部７から、選択された回路構成のための、回路シミュレーションで必要な周辺回路のデータを読み出し、当該周辺回路のデータと、選択回路構成データ格納部５に格納されている選択回路構成のデータと、制約条件に基づきステップＳ４１３又はＳ４２３で特定される設計変数の値と、ＰＶＴコーナ設定項目のコーナ値の組み合わせと、仕様データ格納部３に格納されている要求仕様の項目（すなわち性能項目）とを回路シミュレータ９に出力し、回路シミュレータ９に、要求仕様で規定されている各性能項目を評価させ、回路シミュレータ９から要求仕様で規定されている各性能項目の性能値を取得し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１０５）。
【０１０６】
そして、個別パレート生成処理部８は、ステップＳ１０１で特定されたコーナ値の全ての組み合わせについて処理したか判断する（ステップＳ１０７）。未処理の組み合わせが存在する場合にはステップＳ１０３に戻る。一方、全ての組み合わせについて処理した場合には、要求仕様で規定されている性能項目の性能値のうち最悪とされる性能値と、当該最悪とされる性能値を生じさせた、制約条件に基づき特定された設計変数の値及びＰＶＴコーナ設定項目のコーナ値の組み合わせを特定し、メインメモリなどの記憶装置に格納する（ステップＳ１０９）。
【０１０７】
ここで最悪とされる性能とは、ステップＳ１０５でＰＶＴコーナ設定項目のコーナ値の全ての組み合わせについて算出された性能値のばらつき空間Ωfに属する他の全ての性能Ｐjと比べても悪い性能Ｐwである。より具体的には、最適＝最小と仮定すると（図３７等のグラフにおいて左下の方向が最適な方向）、各ＰＶＴコーナ設定項目のコーナ値のどの組み合わせｊについての性能Ｐj（性能項目はｎ個で、Ｐjはｎ次元ベクトル）の各性能項目ｉの値Ｐjiより、最悪とされる性能Ｐwの各性能項目値Ｐwiの方が大きいということである。
【０１０８】
【数４】
【０１０９】
より具体的には、以下のように表される。
【数５】
【０１１０】
これは、全ての性能項目値が、性能ばらつき空間Ωfに属する全ての性能Ｐjの中で最大となる性能Ｐwを最悪としている。但し、これは一例であって、他の何らかの評価式で各性能項目を評価してその評価式の値が最も大きくなるような性能を最悪と定義するようにしても良い。
【０１１１】
なお、ステップＳ１０９で格納されるデータは、例えば図４０に示すようなデータである。図４０の例では、回路構成の識別子及びプロセス制約条件の識別子の組み合わせに対応付けて、設計変数１乃至ｋの値と、ＰＶＴコーナ設定項目１乃至ｐの値（設計変数と一致する項目については制約条件によって特定された値に対する調整値）と、性能項目１乃至ｎの値とが登録されるようになっている。なお、ＰＶＴコーナ設定項目でもある設計変数の場合には、ステップＳ４１３又はＳ４２３で設定された値を登録しておく。
【０１１２】
以上のような処理を実施することにより、１つの制約条件セットを特定した場合における最悪性能を特定することができる。そして元の処理に戻る。
【０１１３】
図３９の処理フローは、コーナシミュレーションで最悪性能を特定する処理フロー例であったが、適用可能なアルゴリズムはコーナシミュレーションに限定されない。図４１に、モンテカルロシミュレーションを適用する場合の処理フローを示す。
【０１１４】
まず、個別パレート生成処理部８は、ＰＶＴコーナ設定データ格納部１６に登録されている各ＰＶＴコーナ設定項目について、乱数発生範囲を特定する（ステップＳ１１１）。図３５の例で、乱数発生分布データが例えばガウス分布で規定されていれば、平均値μ及び分散σの値を特定する。なお、制約条件と一致するＰＶＴコーナ設定項目については、ステップＳ４１３又は以下で述べるステップＳ４２３で特定された値を平均値μや中央値ｃとして用い、分散σや範囲を規定するａ及びｂ等をそのまま用いる。例えば、制約条件に電圧１Ｖから５Ｖが規定されており、ステップＳ４１３又はＳ４２３で特定された値が１．５Ｖであれば、１．５Ｖを中央値として特定すると共に、−ａ％（＝−１０％）として乱数発生下限値「１．３５Ｖ」と＋ｂ％（＝＋１０％）として乱数発生上限値「１．６５Ｖ」とを範囲として算出する。
【０１１５】
さらに、個別パレート生成処理部８は、カウンタｎを１に初期化し（ステップＳ１１３）、ステップＳ１１１で特定された各乱数発生範囲に従って、各ＰＶＴコーナ設定項目の値を乱数で発生させ、例えばメインメモリなどの記憶装置に格納する（ステップＳ１１５）。
【０１１６】
さらに、個別パレート生成処理部８は、テストベンチデータ格納部７から、選択された回路構成のための、回路シミュレーションで必要な周辺回路のデータを読み出し、当該周辺回路のデータと、選択回路構成データ格納部５に格納されている選択回路構成のデータと、制約条件に基づきステップＳ４１３又はＳ４２３で特定される設計変数の値と、ＰＶＴコーナ設定項目の乱数値の組み合わせと、仕様データ格納部３に格納されている要求仕様の項目（すなわち性能項目）とを回路シミュレータ９に出力し、回路シミュレータ９に、要求仕様で規定されている各性能項目を評価させ、回路シミュレータ９から要求仕様で規定されている各性能項目の性能値を取得し、例えばメインメモリなどの記憶装置に格納する（ステップＳ１１７）。
【０１１７】
そして、個別パレート生成処理部８は、ｎが予め定められた上限値Ｎを超えたか判断する（ステップＳ１１９）。ｎがＮ以下である場合にはステップＳ１１５に戻る。一方、ｎがＮを超えた場合には、要求仕様で規定されている性能項目の性能値のうち最悪とされる性能値と、当該最悪とされる性能値を生じさせた、制約条件に基づき特定された設計変数の値及びＰＶＴコーナ設定項目の乱数値の組み合わせを特定し、メインメモリなどの記憶装置に格納する（ステップＳ１２１）。ここで格納されるデータについても図４０に示すようなフォーマットのデータである。また最悪とされる性能については、上で述べたとおりである。そして元の処理に戻る。
【０１１８】
以上のような処理を実施することにより、モンテカルロシミュレーションであっても、最悪性能を特定することができる。
【０１１９】
図３８の処理の説明に戻って、個別パレート生成処理部８は、ステップＳ４１７で得られた性能項目の性能値セットが、解空間においてパレート最適解を構成するかを、これより前に選択された各パレート最適解との支配関係を確認することによって判断し、判断結果によってパレートサンプリング集合を更新する（ステップＳ４１９）。すなわち、ステップＳ４１７で得られた性能項目の性能値セットで構成される解が、他の解を支配している場合には、当該他の解を、パレート最適解の集合であるパレートサンプリング集合から除去し、ステップＳ４１７で得られた解をパレートサンプリング集合に追加し、逆に他の解に支配されている場合には、ステップＳ４１７で得られた解を破棄する。
【０１２０】
パレートサンプリング集合は、例えば個別パレートデータ格納部１０に図４２に示すようなデータとして格納される。図４２の例では、回路構成の識別子と、プロセス制約条件の識別子と、設計変数１乃至ｋの値と、ＰＶＴコーナ設定項目１乃至ｐの値と、性能項目１乃至ｎの値とが登録されるようになっている。変数、ＰＶＴコーナ設定項目や性能項目の数は一例であって、これより多い場合もある。このように、１つのパレート最適解についてのデータが１レコードとして登録される。そして、１つの回路構成についてのレコード群が、パレートサンプリング集合を構成する。
【０１２１】
その後、個別パレート生成処理部８は、パレート生成条件格納部６に格納されているパレート生成条件を満たしたか判断する（ステップＳ４２１）。パレート生成条件は、第１の実施の形態について述べたものと同じであり、これ以上述べない。
【０１２２】
パレート生成条件を満たしていない場合には、個別パレート生成処理部８は、上で述べたような周知の多目的最適化処理（例えばcrossover処理やmutation処理）により、制約条件を満たすように設計変数を更新し、例えばメインメモリなどの記憶装置に格納する（ステップＳ４２３）。そしてステップＳ４１７に戻る。
【０１２３】
一方、パレート生成条件を満たしている場合には、個別パレート生成処理部８は、全てのプロセス制約条件について処理したか判断する（ステップＳ４２５）。未処理のプロセス制約条件が存在する場合にはステップＳ４１３に戻る。一方、全てのプロセス制約条件について処理した場合には、個別パレート生成処理部８は、全ての選択回路構成について処理したか判断する（ステップＳ４２７）。未処理の選択回路構成が存在している場合にはステップＳ４１１に戻る。一方、未処理の選択回路構成が存在しない場合には、元の処理に戻る。
【０１２４】
このような処理を実施することによって、回路構成毎に、パレート最適解の集合が生成されるようになる。模式的に解空間を２次元空間として表せば、図１３に示すようにパレート曲線を構成する解が複数得られるようになる。
【０１２５】
なお、細かく示せば図３７に示すような関係を表している。図３７のパレート曲線（３次元以上でパレート曲面）、すなわち非劣解Ｐw_paretoは以下のように表される。
【０１２６】
【数６】
【０１２７】
なお、ＰjworstとＰiworstの間の記号の意味は、以下のとおりである。
【０１２８】
【数７】
【０１２９】
このように、解空間Ωpに属する、定格値についての解Ｐi及びＰjについて、解Ｐiの制約条件に従っている最悪性能の解Ｐiworstが、任意の解Ｐjの制約条件に従っている最悪性能の解Ｐjworstに対して非劣解であるという条件で、最悪性能のパレート曲線が形成される。
【０１３０】
以上のような処理を実施した後、図８のステップＳ７以降の処理を第１の実施の形態とほぼ同じように実施すれば、プロセスのばらつき及び動作環境の変動を考慮して、製造時に理想的には１００％に近い歩留まりを実現できるパレートサンプリング集合を生成することができるようになる。従って、回路設計を行うユーザは、製造時に理想的には１００％に近い歩留まりを実現できる最適解を自動的に特定できるようになる。
【０１３１】
なお、ステップＳ５９で値を決定する回路パラメータのうちＰＶＴコーナ設定項目と一致する項目については、ステップＳ３０７又はＳ３０９で設定されたデータに含まれる当該項目の値で調整したものを採用する。
【０１３２】
さらに、図２６のステップＳ３１３で、逆空間変換後の仮最適解の各性能項目の性能値を出力するようにしても良い。
【０１３３】
以上本技術の実施の形態を説明したが、本技術はこれに限定されるものではない。例えば、図２、図２５及び図３１に示した装置の構成は一例であって、必ずしも実際にプログラム構成と一致しない場合もある。また、データ格納部の構成についても、統合や分割も可能である。例えば、回路構成ライブラリ格納部２と制約条件格納部１とを統合するようにしても良い。
【０１３４】
また、処理フローについても処理結果が同じであれば処理順番を入れ替えたり並列実行するようにしても良い。特に回路シミュレータ９については別装置で実装して、個別パレート生成処理部８が、複数の回路シミュレータ９に対して異なる回路構成についてのシミュレーションを実施させるようにしても良い。
【０１３５】
さらに、上ではコーナシミュレーションやモンテカルロシミュレーションを実施する例を示しているが、統計解析等の他の手法によって最悪性能を特定できれば、それを採用するようにしても良い。
【０１３６】
上で述べた例では、スタンドアロン型の実施の形態を説明したが、クライアント−サーバ型コンピュータシステムによって実現するようにしても良い。さらに、ステップＳ５１について一括して実施することなく、空間変換Ｐtranの算出式のみを生成して保持しておき、距離を計算する都度、空間変換を行うようにしても良い。
【０１３７】
なお、上記回路自動設計装置は、コンピュータ装置であって、図４３に示すように、メモリ２５０１とＣＰＵ２５０３とハードディスク・ドライブ（ＨＤＤ）２５０５と表示装置２５０９に接続される表示制御部２５０７とリムーバブル・ディスク２５１１用のドライブ装置２５１３と入力装置２５１５とネットワークに接続するための通信制御部２５１７とがバス２５１９で接続されている。オペレーティング・システム（ＯＳ：Operating System）及び本実施例における処理を実施するためのアプリケーション・プログラムは、ＨＤＤ２５０５に格納されており、ＣＰＵ２５０３により実行される際にはＨＤＤ２５０５からメモリ２５０１に読み出される。必要に応じてＣＰＵ２５０３は、表示制御部２５０７、通信制御部２５１７、ドライブ装置２５１３を制御して、必要な動作を行わせる。また、処理途中のデータについては、メモリ２５０１に格納され、必要があればＨＤＤ２５０５に格納される。本技術の実施例では、上で述べた処理を実施するためのアプリケーション・プログラムはコンピュータ読み取り可能なリムーバブル・ディスク２５１１に格納されて頒布され、ドライブ装置２５１３からＨＤＤ２５０５にインストールされる。インターネットなどのネットワーク及び通信制御部２５１７を経由して、ＨＤＤ２５０５にインストールされる場合もある。このようなコンピュータ装置は、上で述べたＣＰＵ２５０３、メモリ２５０１などのハードウエアとＯＳ及び必要なアプリケーション・プログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。
【０１３８】
本技術の実施の形態をまとめると以下のようになる。
【０１３９】
本技術の第１の態様に係る自動回路設計用パレートデータ生成方法（図４４）は、（Ａ１）回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、（Ｂ１）回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されているプロセス制約条件と抽出された回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、シミュレーション結果から要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、プロセス制約条件の識別子と回路構成の識別子との組み合わせに対応付けてパレート最適解の各々について設計変数の各々の該当値と要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、（Ｃ１）プロセス制約条件の各々について、個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全てのパレート最適解において非劣解となるパレート最適解を抽出し、プロセス制約条件の各々について、当該パレート最適解について該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、（Ｄ１）個別パレートデータ格納部に格納されている、抽出された全ての回路構成についての全てのパレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップとを含む。
【０１４０】
このような前処理を実施して得られ且つ個別パレートデータ格納部及び全体パレートデータ格納部に格納されているデータを回路構成データと共に実際に回路設計を行うユーザに頒布することによって、当該ユーザにおいては、上記処理を行わない分だけ短時間で自動回路設計を行うことができるようになる。
【０１４１】
なお、上で述べた個別パレート生成ステップが、回路シミュレーションで設定可能な項目のうち特定項目の値を変動させて複数回回路シミュレーションを実施し、得られた複数の結果のうち最悪の性能を示した結果を１回分のシミュレーション結果として採用する採用ステップを含むようにしてもよい。
【０１４２】
このように、最悪の性能を示した結果を採用してパレート最適解の集合を生成した上で、上で述べた処理を行って回路構成及び設計変数値を特定し、当該回路構成及び設計変数値を用いて実際に製造すれば、最悪ケースであっても要求仕様に合致する又は要求仕様に最も近い回路が得られることが期待される。すなわち製造ばらつきなどの最悪ケースを考慮した上で設計が行えるので、歩留まりの飛躍的な改善が期待される。
【０１４３】
さらに、上で述べた採用ステップが、上記特定項目について指定されている乱数発生範囲データに基づき各特定項目の値を乱数で生成するステップと、生成された各特定項目の乱数値のセットについて回路シミュレーションを実施するステップとを含む。例えばモンテカルロシミュレーションにて最悪の性能を示す結果を特定するものである。
【０１４４】
また、上で述べた採用ステップが、特定項目について指定されているコーナ値設定データに基づき各特定項目の上限値、代表値及び下限値のうち予め選択された値を特定するステップと、各特定項目の上限値、代表値及び下限値のうち予め選択された値の各組み合わせについて回路シミュレーションを実施するステップとをさらに含むようにしてもよい。例えばコーナシミュレーションにて最悪の性能を表す結果を特定するようにしても良い。
【０１４５】
本技術の第２の態様に係る自動回路設計方法（図４５及び図４６）は、（Ａ２）製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全てのプロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、（Ｂ２）回路設計の要求仕様についての入力を受け付けるステップと、（Ｃ２）上記指定が第１の最適化である場合には、各プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、上記指定が第２の最適化である場合には、プロセス制約条件と回路構成との組み合わせについてのパレート最適解に該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータをパレート最適解データとして読み出すステップと、（Ｄ２）要求仕様の各項目について値の分布をバランスさせる、要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ空間変換後の要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、（Ｅ２）読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解から、空間変換後の解仕様空間における、仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から仮最適解についての回路構成を特定するステップと、（Ｆ２）仮最適解を、特定された回路構成についての各設計変数の値にマッピングするステップと、（Ｇ２）特定された回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップとを含む。
【０１４６】
本方法用のデータを格納するプロセス別パレートデータ格納部及び全体パレートデータ格納部（これらは１台のストレージデバイスの一部の領域の場合もある）が用意されれば、データを生成する時間が節約されるので、自動回路設計に必要な時間は短縮される。
【０１４７】
また、本回路自動設計方法は、マッピングによって得られた、回路構成についての各設計変数の値で、回路シミュレーションを実施し、空間変換の逆空間変換後の仮最適解を実現可能か判断するステップをさらに含むようにしても良い。この場合、出力ステップが、実現可能と判断された場合に実行されるようにしてもよい。実際に同様の性能を奏する回路が実現できるかを確認した上で出力するものである。
【０１４８】
また、本回路自動設計方法において、実現不可能と判断された場合には、仮最適解の近傍のパレート最適解から、次の候補解を特定し、当該仮最適解の近傍のパレート最適解から次の候補解についての回路構成を特定するステップと、次の候補解を、特定された回路構成についての各設計変数の値にマッピングするステップと、マッピングによって得られた、回路構成についての各設計変数の値で、回路シミュレーションを実施し、逆空間変換後の次の候補解を実現可能か判断するステップと、実現可能と判断された場合には、回路構成及び当該回路構成についての各設計変数の値を出力するステップとをさらに含むようにしてもよい。このように、実際に同様の性能を奏する回路が実現できない場合には、仮最適解の近傍から次の候補で確かめることによって、次に適切な回路及び回路設計値のセットを特定するものである。
【０１４９】
さらに、本技術の第３の態様に係る自動回路設計用パレートデータ生成装置（図４７）は、（Ａ）回路構成のデータを格納する回路構成データ格納部（図４７：１００２）から、特定の機能を有する回路構成を抽出する回路選択部（図４７：１００１）と、（Ｂ）回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部（図４７：１００３）に格納されているプロセス制約条件と抽出された回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、シミュレーション結果から要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、プロセス制約条件の識別子と回路構成の識別子との組み合わせに対応付けてパレート最適解の各々について設計変数の各々の該当値と要求仕様の各項目の該当値とを個別パレートデータ格納部（図４７：１００５）に格納する個別パレート生成部（図４７：１００４）と、（Ｃ）プロセス制約条件の各々について、個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全てのパレート最適解において非劣解となるパレート最適解を抽出し、プロセス制約条件の各々について、当該パレート最適解について該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とをプロセス別パレートデータ格納部（図４７：１００７）に格納するプロセス別パレート生成処理部（図４７：１００６）と、（Ｄ）個別パレートデータ格納部に格納されている、抽出された全ての回路構成についての全てのパレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを全体パレートデータ格納部（図４７：１００９）に格納する全体パレートデータ生成処理部（図４７：１００８）を有する。
【０１５０】
また、本技術の第４の態様に係る自動回路設計装置（図４８）は、（Ａ）製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部（図４８：１２０１）に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全てのプロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付け、回路設計の要求仕様についての入力を受け付ける入力部（図４８：１２０２）と、（Ｂ）（１）上記指定が第１の最適化である場合には、各プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部（図４８：１２０３）から特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、上記指定が第２の最適化である場合には、プロセス制約条件と回路構成との組み合わせについてのパレート最適解に該当する回路構成の識別子とプロセス制約条件の識別子との組み合わせと設計変数の各々の該当値と要求仕様の各項目の該当値とを格納する全体パレートデータ格納部（図４８：１２０４）からデータをパレート最適解データとして読み出し、（２）要求仕様の各項目について値の分布をバランスさせる、要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ空間変換後の要求仕様に相当する点から最も距離が短い点を仮最適解として算出し、（３）読み出されたパレート最適解データに含まれるパレート最適解に対して空間変換を実施した後のパレート最適解から、空間変換後の解仕様空間における、仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定し、（４）仮最適解を、特定された回路構成についての各設計変数の値にマッピングする最適解生成処理部（図４８：１２０５）と、（Ｃ）特定された回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力部（図４８：１２０６）とを有する。
【０１５１】
なお、上記方法による処理をコンピュータに行わせるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、ＣＤ−ＲＯＭ、光磁気ディスク、半導体メモリ、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。尚、中間的な処理結果はメインメモリ等の記憶装置に一時保管される。
【０１５２】
（付記１）
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップと、
を、コンピュータに実行させるための自動回路設計用パレートデータ生成プログラム。
【０１５３】
（付記２）
前記個別パレート生成ステップが、
前記回路シミュレーションで設定可能な項目のうち特定項目の値を変動させて複数回前記回路シミュレーションを実施し、得られた複数の結果のうち最悪の性能を示した結果を１回分の前記シミュレーション結果として採用する採用ステップ
を含む付記１記載の自動回路設計用パレートデータ生成プログラム。
【０１５４】
（付記３）
前記採用ステップが、
前記特定項目について指定されている乱数発生範囲データに基づき各前記特定項目の値を乱数で生成するステップと、
生成された各前記特定項目の乱数値のセットについて前記回路シミュレーションを実施するステップと、
を含む付記２記載の自動回路設計用パレートデータ生成プログラム。
【０１５５】
（付記４）
前記採用ステップが、
前記特定項目について指定されているコーナ値設定データに基づき各前記特定項目の上限値、代表値及び下限値のうち予め選択された値を特定するステップと、
各前記特定項目の上限値、代表値及び下限値のうち予め選択された値の各組み合わせについて前記回路シミュレーションを実施するステップと、
を含む付記２記載の自動回路設計用パレートデータ生成プログラム。
【０１５６】
（付記５）
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、
回路設計の要求仕様についての入力を受け付けるステップと、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出すステップと、
前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、
読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定するステップと、
前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップと、
を、コンピュータに実行させる自動回路設計プログラム。
【０１５７】
（付記６）
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記空間変換の逆空間変換後の前記仮最適解を実現可能か判断するステップ
をさらに前記コンピュータに実行させ、
前記出力ステップが、実現可能と判断された場合に実行される
付記５記載の自動回路設計プログラム。
【０１５８】
（付記７）
実現不可能と判断された場合には、前記仮最適解の近傍のパレート最適解から、次の候補解を特定し、当該仮最適解の近傍のパレート最適解から前記次の候補解についての回路構成を特定するステップと、
前記次の候補解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記逆空間変換後の前記次の候補解を実現可能か判断するステップと、
実現可能と判断された場合には、前記回路構成及び当該回路構成についての各設計変数の値を出力するステップと、
をさらに前記コンピュータを実行させるための付記６記載の自動回路設計プログラム。
【０１５９】
（付記８）
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップと、
を含み、コンピュータに実行される自動回路設計用パレートデータ生成方法。
【０１６０】
（付記９）
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、
回路設計の要求仕様についての入力を受け付けるステップと、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出すステップと、
前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、
読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定するステップと、
前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップと、
を含み、コンピュータに実行される自動回路設計方法。
【０１６１】
（付記１０）
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出する回路選択部と、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成部と、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するプロセス別パレート生成処理部と、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納する全体パレートデータ生成処理部と、
を有する自動回路設計用パレートデータ生成装置。
【０１６２】
（付記１１）
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付け、回路設計の要求仕様についての入力を受け付ける入力部と、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出し、前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出し、読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定し、前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングする最適解生成処理部と、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力部と、
を有する自動回路設計装置。
【符号の説明】
【０１６３】
１ 制約条件格納部 ２ 回路構成ライブラリ格納部
３ 仕様データ格納部 ４ 回路構成選択部
５ 選択回路構成データ格納部 ６ パレート生成条件格納部
７ テストベンチデータ格納部 ８ 個別パレート生成処理部
９ 回路シミュレータ １０ 個別パレートデータ格納部
１１ 全体パレート生成処理部 １２ 全体パレートデータ格納部
１３ プロセス制約条件格納部 １４ プロセス別パレート生成処理部
１５ プロセス別パレートデータ格納部 １６ ＰＶＴコーナ設定データ格納部
２１ 入力部 ２２ 仕様データ格納部
２３ 回路構成ライブラリ格納部 ２４ プロセス制約条件格納部
２５ パレートデータ格納部 ２６ テストベンチデータ格納部
２７ 最適解生成処理部 ２８ 最適解データ格納部
２９ 回路シミュレータ ３０ 出力部
【特許請求の範囲】
【請求項１】
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップと、
を、コンピュータに実行させるための自動回路設計用パレートデータ生成プログラム。
【請求項２】
前記個別パレート生成ステップが、
前記回路シミュレーションで設定可能な項目のうち特定項目の値を変動させて複数回前記回路シミュレーションを実施し、得られた複数の結果のうち最悪の性能を示した結果を１回分の前記シミュレーション結果として採用する採用ステップ
を含む請求項１記載の自動回路設計用パレートデータ生成プログラム。
【請求項３】
前記採用ステップが、
前記特定項目について指定されている乱数発生範囲データに基づき各前記特定項目の値を乱数で生成するステップと、
生成された各前記特定項目の乱数値のセットについて前記回路シミュレーションを実施するステップと、
を含む請求項２記載の自動回路設計用パレートデータ生成プログラム。
【請求項４】
前記採用ステップが、
前記特定項目について指定されているコーナ値設定データに基づき各前記特定項目の上限値、代表値及び下限値のうち予め選択された値を特定するステップと、
各前記特定項目の上限値、代表値及び下限値のうち予め選択された値の各組み合わせについて前記回路シミュレーションを実施するステップと、
を含む請求項２記載の自動回路設計用パレートデータ生成プログラム。
【請求項５】
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、
回路設計の要求仕様についての入力を受け付けるステップと、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出すステップと、
前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、
読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定するステップと、
前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップと、
を、コンピュータに実行させる自動回路設計プログラム。
【請求項６】
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記空間変換の逆空間変換後の前記仮最適解を実現可能か判断するステップ
をさらに前記コンピュータに実行させ、
前記出力ステップが、実現可能と判断された場合に実行される
請求項５記載の自動回路設計プログラム。
【請求項７】
実現不可能と判断された場合には、前記仮最適解の近傍のパレート最適解から、次の候補解を特定し、当該仮最適解の近傍のパレート最適解から前記次の候補解についての回路構成を特定するステップと、
前記次の候補解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記逆空間変換後の前記次の候補解を実現可能か判断するステップと、
実現可能と判断された場合には、前記回路構成及び当該回路構成についての各設計変数の値を出力するステップと、
をさらに前記コンピュータを実行させるための請求項６記載の自動回路設計プログラム。
【請求項８】
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出する回路選択部と、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成部と、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するプロセス別パレート生成処理部と、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納する全体パレートデータ生成処理部と、
を有する自動回路設計用パレートデータ生成装置。
【請求項９】
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付け、回路設計の要求仕様についての入力を受け付ける入力部と、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出し、前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出し、読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定し、前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングする最適解生成処理部と、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力部と、
を有する自動回路設計装置。
【請求項１】
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出するステップと、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成ステップと、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するステップと、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納するステップと、
を、コンピュータに実行させるための自動回路設計用パレートデータ生成プログラム。
【請求項２】
前記個別パレート生成ステップが、
前記回路シミュレーションで設定可能な項目のうち特定項目の値を変動させて複数回前記回路シミュレーションを実施し、得られた複数の結果のうち最悪の性能を示した結果を１回分の前記シミュレーション結果として採用する採用ステップ
を含む請求項１記載の自動回路設計用パレートデータ生成プログラム。
【請求項３】
前記採用ステップが、
前記特定項目について指定されている乱数発生範囲データに基づき各前記特定項目の値を乱数で生成するステップと、
生成された各前記特定項目の乱数値のセットについて前記回路シミュレーションを実施するステップと、
を含む請求項２記載の自動回路設計用パレートデータ生成プログラム。
【請求項４】
前記採用ステップが、
前記特定項目について指定されているコーナ値設定データに基づき各前記特定項目の上限値、代表値及び下限値のうち予め選択された値を特定するステップと、
各前記特定項目の上限値、代表値及び下限値のうち予め選択された値の各組み合わせについて前記回路シミュレーションを実施するステップと、
を含む請求項２記載の自動回路設計用パレートデータ生成プログラム。
【請求項５】
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付けるステップと、
回路設計の要求仕様についての入力を受け付けるステップと、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出すステップと、
前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出するステップと、
読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定するステップと、
前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力ステップと、
を、コンピュータに実行させる自動回路設計プログラム。
【請求項６】
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記空間変換の逆空間変換後の前記仮最適解を実現可能か判断するステップ
をさらに前記コンピュータに実行させ、
前記出力ステップが、実現可能と判断された場合に実行される
請求項５記載の自動回路設計プログラム。
【請求項７】
実現不可能と判断された場合には、前記仮最適解の近傍のパレート最適解から、次の候補解を特定し、当該仮最適解の近傍のパレート最適解から前記次の候補解についての回路構成を特定するステップと、
前記次の候補解を、特定された前記回路構成についての各設計変数の値にマッピングするステップと、
マッピングによって得られた、前記回路構成についての各設計変数の値で、前記回路シミュレーションを実施し、前記逆空間変換後の前記次の候補解を実現可能か判断するステップと、
実現可能と判断された場合には、前記回路構成及び当該回路構成についての各設計変数の値を出力するステップと、
をさらに前記コンピュータを実行させるための請求項６記載の自動回路設計プログラム。
【請求項８】
回路構成のデータを格納する回路構成データ格納部から、特定の機能を有する回路構成を抽出する回路選択部と、
前記回路構成について共通して用いられる可能性のある製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている前記プロセス制約条件と抽出された前記回路構成との各組み合わせについて、当該プロセス制約条件及び当該回路構成の制約条件を満たすように当該回路構成の各設計変数の値を変更させて回路シミュレーションにより要求仕様の各項目についてのシミュレーション結果を複数回取得し、前記シミュレーション結果から前記要求仕様の各項目についての解仕様空間における非劣解であるパレート最適解の集合を抽出し、前記プロセス制約条件の識別子と前記回路構成の識別子との組み合わせに対応付けて前記パレート最適解の各々について前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを個別パレートデータ格納部に格納する個別パレート生成部と、
前記プロセス制約条件の各々について、前記個別パレートデータ格納部に当該プロセス制約条件に対応付けて格納されている、全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、前記プロセス制約条件の各々について、当該パレート最適解について該当する前記回路構成の識別子と前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とをプロセス別パレートデータ格納部に格納するプロセス別パレート生成処理部と、
前記個別パレートデータ格納部に格納されている、抽出された全ての前記回路構成についての全ての前記パレート最適解において非劣解となるパレート最適解を抽出し、当該パレート最適解について該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを全体パレートデータ格納部に格納する全体パレートデータ生成処理部と、
を有する自動回路設計用パレートデータ生成装置。
【請求項９】
製造プロセスについての制約条件である複数のプロセス制約条件を格納するプロセス制約条件格納部に格納されている特定のプロセス制約条件についての最適化である第１の最適化と全ての前記プロセス制約条件の中での最適化である第２の最適化とのいずれかの指定を受け付け、回路設計の要求仕様についての入力を受け付ける入力部と、
前記指定が前記第１の最適化である場合には、各前記プロセス制約条件についてパレート最適解に該当する回路構成の識別子と設計変数の各々の該当値と要求仕様の各項目の該当値とを格納するプロセス別パレートデータ格納部から前記特定のプロセス制約条件についてのデータをパレート最適解データとして読み出し、前記指定が前記第２の最適化である場合には、前記プロセス制約条件と前記回路構成との組み合わせについてのパレート最適解に該当する前記回路構成の識別子と前記プロセス制約条件の識別子との組み合わせと前記設計変数の各々の該当値と前記要求仕様の各項目の該当値とを格納する全体パレートデータ格納部からデータを前記パレート最適解データとして読み出し、前記要求仕様の各項目について値の分布をバランスさせる、前記要求仕様の各項目についての解仕様空間の空間変換が実施された後の解仕様空間において、読み出された前記パレート最適解データに含まれるパレート最適解に対して前記空間変換を実施した後のパレート最適解によるパレート曲面上の点であって且つ前記空間変換後の前記要求仕様に相当する点から最も距離が短い点を仮最適解として算出し、読み出された前記パレート最適解データに含まれる前記パレート最適解に対して前記空間変換を実施した後のパレート最適解から、前記空間変換後の解仕様空間における、前記仮最適解の近傍のパレート最適解を抽出し、当該パレート最適解から前記仮最適解についての回路構成を特定し、前記仮最適解を、特定された前記回路構成についての各設計変数の値にマッピングする最適解生成処理部と、
特定された前記回路構成と当該回路構成についてマッピングされた各設計変数の値を出力する出力部と、
を有する自動回路設計装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【公開番号】特開２０１１−７０３３６（Ｐ２０１１−７０３３６Ａ）
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願番号】特願２００９−２１９９２０（Ｐ２００９−２１９９２０）
【出願日】平成２１年９月２５日（２００９．９．２５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願日】平成２１年９月２５日（２００９．９．２５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]