蛍光表示管用駆動装置、駆動方法
【課題】装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる蛍光表示管用駆動装置及び駆動方法を得る。
【解決手段】グリッドドライバ３２によって、蛍光表示管に各々複数設けられたグリッド電極１４に駆動用の電圧が印加され、グリッドドライバ制限部２６によって、グリッドドライバ３２により電圧が同時に印加されるグリッド電極１４の数を予め設定された第１の閾値未満とする制限が行われる。
【解決手段】グリッドドライバ３２によって、蛍光表示管に各々複数設けられたグリッド電極１４に駆動用の電圧が印加され、グリッドドライバ制限部２６によって、グリッドドライバ３２により電圧が同時に印加されるグリッド電極１４の数を予め設定された第１の閾値未満とする制限が行われる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蛍光表示管用駆動装置及び駆動方法に関し、特に、グリッド電極及びアノード電極を各々複数有する蛍光表示管用の駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
画像を表示するための表示素子として、フィラメントから電子を放出させ、グリッド及びアノードに選択的に電圧を印加することにより、放出させた電子を加速させ、電子をアノードに設けられている蛍光体に照射させることによって発光する蛍光表示管（Vacuum Fluorescent Display）が、用いられている。
【０００３】
従来、この種の蛍光表示管において、コストの低減ができ、デザインの自由度を大きくすることを目的として、特許文献１には、少なくとも外部から入力された表示データを格納する表示ＲＡＭ（Random Access Memory）と、蛍光表示管をスキャンするためのグリッドドライバと、所定の表示セグメント電極を駆動するアノードドライバと、上記グリッドドライバ及び上記アノードドライバに駆動信号を供給する制御部を備えている蛍光表示管用コントロールドライバにおいて、上記制御部は、上記表示管を単純にスキャンする単純グリッド制御部と、複数グリッドを同時に選択可能とするユニバーサルグリッド制御部とを備え、上記蛍光表示管の表示パターンに対応して、グリッドを単純にスキャンする単純スキャンモードと複数電極を選択してスキャンするユニバーサルスキャンモードを繰り返すことができるようにしたことを特徴とする蛍光表示管用コントローラドライバが開示されている。
【０００４】
また、表示内容の多様化を容易に図ることができるようにすることを目的として、特許文献２には、ホストコンピュータとデータの送受信を行うためのインターフエースと、上記インターフエースから入力されたコマンドデータ及び表示データをデコードするデコーダと、上記デコーダによって分離された表示データを格納する表示ＲＡＭと、上記表示ＲＡＭに記憶された表示データに基づいて表示部を駆動するためのグリッドドライバ、及びアノードドライバと、上記コマンドデータに基づいて上記表示部の駆動方式を設定すると共に、その駆動方式に対応した表示データを上記表示ＲＡＭから読み出す制御部と、上記インターフエース、デコーダ、表示ＲＡＭ、グリッドドライバ、アノードドライバ、及び制御部に対して動作タイミングを設定するタイミング信号を供給するタイミング発生器を備え、上記表示ＲＡＭには上記表示部の駆動方式に対応するスキャン信号を形成するためのグリッドデータと、表示情報に対応するアノードデータを格納すると共に、これらの各データが所定のタイミングアドレスに基づいて読み出され、ラッチ回路を介して上記アノードドライバ、及びグリッドドライバに供給されるように構成されていることを特徴とする表示用コントローラドライバが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−４０９９１号公報
【特許文献２】特許４１０６７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１及び特許文献２に開示されている技術では、複数のグリッドに跨ってデザインされたセグメントを点灯させる場合には、各々当該複数のグリッドに接続された複数のグリッド電極に対して同時に駆動用の電力を供給する必要があるため、同時に電力を供給するグリッド電極の数が多くなるほど、グリッドドライバの駆動に用いる電源配線に過大な電流が流れる結果、当該電源配線が劣化したり、溶断したりしてしまう、という問題点があった。ここで、上記電源配線を太くすれば、この問題点は解決できるものの、この場合には、当該電源配線を太くした分だけ装置が大型化してしまう、という新たな問題点が生じる。
【０００７】
なお、以上の問題点は、グリッドドライバに関してのみならず、アノードドライバに関しても生じる問題点である。
【０００８】
本発明は、上記問題点を解決するためになされたものであり、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる蛍光表示管用駆動装置及び駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１の蛍光表示管用駆動装置は、複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加手段と、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う制限手段と、を備えている。
【００１０】
請求項１に記載の蛍光表示管用駆動装置によれば、制限手段によって、印加手段により電圧が同時に印加されるグリッド電極の数を予め設定された第１の閾値未満とする制限、印加手段により電圧が同時に印加されるアノード電極の数を予め設定された第２の閾値未満とする制限、及び印加手段により電圧が同時に印加されるグリッド電極の数とアノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限が行われる。
【００１１】
このように、請求項１に記載の蛍光表示管用駆動装置によれば、電圧が同時に印加されるグリッド電極の数を予め設定された第１の閾値未満とする制限、電圧が同時に印加されるアノード電極の数を予め設定された第２の閾値未満とする制限、及び電圧が同時に印加されるグリッド電極の数とアノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限が行われるので、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１２】
なお、本発明は、請求項２に記載の発明のように、前記蛍光表示管による表示内容に応じて前記グリッド電極及び前記アノード電極への電圧の印加の要否を示す要否情報が予め記憶された記憶手段を更に備え、前記制限手段が、前記記憶手段に記憶された前記要否情報に基づいて前記少なくとも一つの制限を行ってもよい。これにより、より簡易に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１３】
また、本発明は、請求項３に記載の発明のように、前記制限手段が、前記要否情報に基づいて、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数を零とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以上の場合に、当該電圧が同時に印加される前記アノード電極の数を零とする制限、及び前記和が前記第３の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数及び前記アノード電極の数を零とする制限の少なくとも一つの制限を行ってもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１４】
また、本発明は、請求項４に記載の発明のように、前記制限手段が、前記記憶手段に記憶された前記要否情報から、当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方に対応する要否情報を一つずつ選択するセレクタ部と、直列に接続された当該制限手段により用いられる前記閾値と同数のラッチ回路を備え、前記セレクタ部により選択された要否情報が電圧を印加することを示す情報である度に最上流の前記ラッチ回路から順に予め定められた値がラッチされていくラッチ部と、前記ラッチ部の最下流の前記ラッチ回路に前記予め定められた値がラッチされている場合に当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方への前記印加手段による前記電圧の印加を遮断するゲート部と、を有してもよい。これにより、より簡易な構成で、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１５】
また、本発明は、請求項５に記載の発明のように、前記第１の閾値、前記第２の閾値、及び前記第３の閾値を、前記印加手段の駆動に用いる電源配線の電流許容値に応じて予め定められた数としてもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１６】
また、本発明は、請求項６に記載の発明のように、前記第１の閾値を、前記グリッド電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数とし、前記第２の閾値を、前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数とし、前記第３の閾値を、前記グリッド電極及び前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数としてもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１７】
また、本発明は、請求項７に記載の発明のように、前記制限手段が、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以下、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以下、及び前記和が前記第３の閾値以下の場合は、前記制限を行わないとしてもよい。これにより、電圧が同時に印加されるグリッド電極及びアノード電極が上記閾値以下の場合に、グリッド電極及びアノード電極に駆動用の電圧を印加することができる。
【００１８】
また、本発明は、請求項８に記載の発明のように、前記蛍光表示管が、複数の前記グリッドに跨って画像を表示するように構成されてもよい。これにより、表示される画像の構成にかかわらず、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１９】
一方、上記目的を達成するために、請求項９に記載の発明は、複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加回路を備えた蛍光表示管の駆動方法であって、前記印加回路により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う、駆動方法である。
【００２０】
このように、請求項９に記載の駆動方法によれば、電圧が同時に印加されるグリッド電極の数を予め設定された第１の閾値未満とする制限、電圧が同時に印加されるアノード電極の数を予め設定された第２の閾値未満とする制限、及び電圧が同時に印加されるグリッド電極の数とアノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限が行われるので、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００２１】
なお、請求項８に記載の発明は、請求項１０に記載の発明のように、前記第１の閾値、前記第２の閾値、及び前記第３の閾値を、前記印加回路の駆動に用いる電源配線の電流許容値に応じて予め定められた数としてもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【発明の効果】
【００２２】
以上説明した如く、本発明によれば、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる、という優れた効果を有する。
【図面の簡単な説明】
【００２３】
【図１】第１の実施の形態に係る蛍光表示管表示装置の構成を示すブロック図である。
【図２】第１の実施の形態に係る蛍光表示部の構成を示すブロック図である。
【図３】第１の実施の形態に係るグリッドドライバ制限部の構成を示すブロック図である。
【図４】第１の実施の形態に係るグリッドドライバ制限部の構成を示す回路図である。
【図５】第１の実施の形態に係るグリッドドライバ制限部の動作に関するタイミングチャートの一例を示す図である。
【図６】第２の実施の形態に係るグリッドドライバ制限部の構成を示す回路図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２５】
（第１の実施の形態）
図１は、本実施の形態に係る蛍光表示管表示装置（以下、「表示装置」という。）１０の構成を示している。
【００２６】
同図に示すように、本実施の形態に係る表示装置１０は、蛍光表示部１２及びコントローラドライバ２０を含んで構成されている。
【００２７】
本実施の形態に係る蛍光表示部１２は、各々対応するグリッドに接続されているグリッド電極１４−１〜１４−ｍ（ｍは、グリッド電極の数）、及び各々対応するアノードに接続されているアノード電極１６−１〜１６−ｎ（ｎは、アノード電極の数）を備えている。以下の説明において、各グリッド電極１４−１〜１４−ｍを区別する場合は、上記のようにグリッド電極を示す符号の末尾に１〜ｍの何れかを付して説明し、各グリッド電極１４−１〜１４−ｍを区別しない場合は、グリッド電極１４として説明する。また、各アノード電極１６−１〜１６−ｎを区別する場合は、上記のようにアノードを示す符号の末尾に１〜ｎの何れかを付して説明し、アノード電極１６−１〜１６−ｎを区別しない場合は、アノード電極１６として説明する。なお、グリッド電極１４の数ｍとアノード電極１６の数ｎとは、同一でも異なっていてもよい。
【００２８】
一方、本実施の形態に係るコントローラドライバ２０は、コントローラドライバ２０全体の動作を司る制御部２２、及び蛍光表示部１２による表示内容に応じてグリッド電極１４への電圧の印加の要否を示すグリッドデータと共に、アノード電極１６への電圧の印加の要否を示すアノードデータが予め記憶されたＲＡＭ２４を備えている。
【００２９】
また、本実施の形態に係るコントローラドライバ２０は、後述するグリッドドライバ３２により電圧が同時に印加されるグリッド電極１４の数を予め設定された閾値未満とする制限を行うグリッドドライバ制限部２６、ＲＡＭ２４から出力されたグリッドデータが入力され、入力されたグリッドデータを一旦ラッチ（保持）し、ラッチしたグリッドデータをグリッドドライバ３２に送信するグリッドデータラッチ部２８、及びグリッドデータラッチ部２８から出力されるグリッドデータに基づいて、蛍光表示部１２に設けられたグリッド電極１４に駆動用の電圧を印加するグリッドドライバ３２を備えている。
【００３０】
さらに、本実施の形態に係るコントローラドライバ２０は、ＲＡＭ２４から出力されたアノードデータが入力され、入力されたアノードデータを一旦ラッチするアノードデータラッチ部３０、及びアノードデータラッチ部３０から出力されるアノードデータに基づいて、蛍光表示部１２に設けられたアノード電極１６に駆動用の電圧を印加するアノードドライバ３４、を備えている。
【００３１】
なお、本実施の形態に係る制御部２２は、一例として、０（零）から２５５までの値を繰り返しカウントするデューティカウンタ３６を備えており、グリッドドライバ制限部２６、グリッドデータラッチ部２８、及びアノードデータラッチ部３０は、デューティカウンタ３６から出力されるカウント値に基づいて制御される。また、グリッドドライバ３２、及びアノードドライバ３４は、デューティカウンタ３６から出力されるカウント値に基づいてその駆動時間、すなわち、グリッド電極１４及びアノード電極１６への電圧の印加時間が制御され、蛍光表示部１２の輝度調整が行われる。
【００３２】
また、本実施の形態に係るコントローラドライバ２０では、上記グリッドデータとして、表示内容毎で、かつグリッド電極１４毎に、対応するグリッド電極１４に電圧を印加する場合は‘１’を、印加しない場合は‘０’を、各々ＲＡＭ２４に記憶している。同様に、本実施の形態に係るコントローラドライバ２０では、上記アノードデータとして、表示内容毎で、かつアノード電極１６毎に、対応するアノード電極１６に電圧を印加する場合は‘１’を、印加しない場合は‘０’を、各々ＲＡＭ２４に記憶している。
【００３３】
なお、本実施の形態に係るグリッドドライバ制限部２６は、図４に示されるようにデジタル回路として構成されており、上記‘１’は、当該デジタル回路におけるハイ・レベル（High Level）に対応し、上記‘０’は、当該デジタル回路におけるロー・レベル（Low Level）に対応している。
【００３４】
また、本実施の形態に係るグリッドドライバ制限部２６は、グリッドドライバ３２により電圧が同時に印加されるグリッド電極１４の数が予め設定された閾値以上となった場合に、当該電圧が同時に印加されるグリッド電極１４の数を上記予め設定された閾値未満の数（本実施の形態では、零）に制限する。
【００３５】
なお、本実施の形態に係る上記閾値は、グリッドドライバ３２の駆動に用いる電源配線の電流許容値に応じて予め定められた数であり、グリッド電極１４に電圧を印加することによって上記電源配線に流れる電流の大きさに基づいて定められる。
【００３６】
なお、本実施の形態では、上記閾値を、グリッド電極１４に電圧を印加することによって上記電源配線に流れる電流が、上記電源配線の電流許容値以下となるように定めている。
【００３７】
図２は、本実施の形態に係る蛍光表示部１２を示している。
【００３８】
同図に示すように、本実施の形態に係る蛍光表示部１２は、蛍光表示管によって数字又はアルファベットを表示するセグメント４０Ａ、“ＳＴＡＲＴ”を表示する図形４０Ｂ、“ＳＴＯＰ”を表示する図形４０Ｃが構成されている。なお、これに限らず、蛍光表示管によってドット、記号、又は他の図形等の画像が構成されてもよい。また、本実施の形態に係る蛍光表示部１２は、各セグメント４０に対応してグリッド１Ｇ〜ｍＧが設けられている。
【００３９】
さらに、グリッド１Ｇ〜ｍＧの符号及びグリッド電極１４−１〜１４−ｍの符号は、各々グリッドとグリッド電極との接続関係に対応している。例えば、グリッド１Ｇは、グリッド電極１４−１に接続され、グリッド２Ｇは、グリッド電極１４−２に接続され、グリッドｍＧは、グリッド電極１４−ｍに接続されている。
【００４０】
また、図形４０Ｂは、グリッド１Ｇ〜３Ｇに跨っており、図形４０Ｃは、グリッドｍ−１Ｇ，ｍＧに跨っている。すなわち、図形４０Ｂを表示させる場合には、グリッドドライバ３２によって３つのグリッド１Ｇ〜３Ｇに同時に電圧が印加され、図形４０Ｃを表示させる場合には、グリッドドライバ３２によって２つのグリッドｍ−１Ｇ，ｍＧに同時に電圧が印加される。なお、蛍光表示管によって構成される複数のグリッドに跨った図形は、２つ又は３つのグリッドに跨った図形に限らず、４つ以上のグリッドに跨った図形とされてもよい。
【００４１】
次に、図３を参照して、グリッドドライバ制限部２６の構成を説明する。
【００４２】
同図に示すように、本実施の形態に係るグリッドドライバ制限部２６は、ＲＡＭ２４のグリッドデータを出力する出力端子に接続配線（以下、「グリッドデータ線」という。）５６−１〜５６−ｍを介して接続されたセレクタ部５０およびゲート部５４、及びセレクタ部５０とゲート部５４との間に介在されたラッチ部５２を備えている。
【００４３】
上記セレクタ部５０は、ＲＡＭ２４からグリッドデータ線５６−１〜５６−ｍを介し、各グリッド電極１４に対応して出力された複数のグリッドデータを一つずつ選択してラッチ部５２に順次出力する。なお、グリッドデータ線５６−１〜５６−ｍの符号の末尾の値と、グリッド電極１４−１〜１４−ｍの符号の値とは対応している。例えば、グリッドデータ線５６−１で送信されるグリッドデータは、グリッド電極１４−１に対応し、グリッドデータ線５６−２で送信されるグリッドデータは、グリッド電極１４−２に対応し、グリッドデータ線５６−ｍで送信されるグリッドデータは、グリッド電極１４−ｍに対応している。
【００４４】
一方、上記ラッチ部５２は、複数のラッチ回路５２−１〜５２−ｓが直列に接続されて構成されており、セレクタ部５０からの出力される信号（以下、「セレクタ信号」という。）がハイ・レベルに相当する‘１’である度に最上流のラッチ回路５２−１から順にハイ・レベルがラッチされていく。
【００４５】
そして、上記ゲート部５４は、最下流のラッチ回路５２−ｓにハイ・レベルがラッチされている場合に、ＲＡＭ２４から入力されているグリッドデータのグリッドデータラッチ部２８への出力を遮断し、ラッチ回路５２−ｓにロー・レベルがラッチされている場合に限り、上記グリッドデータをグリッドデータラッチ部２８へ出力する。
【００４６】
このように、ラッチ部５２に設けられたラッチ回路の数ｓは、グリッドデータのグリッドデータラッチ部２８への出力および出力停止を切り換える閾値とされており、駆動用の電圧を同時に印加してもよいグリッド電極１４の数の上限数より一つ多い数とする必要がある。
【００４７】
次に、図４を参照して、本実施の形態に係るグリッドドライバ制限部２６の具体的な回路構成を説明する。
【００４８】
同図に示すように、本実施の形態に係るセレクタ部５０は、デコーダ６０、及びセレクタ回路６１を備えている。
【００４９】
本実施の形態に係るデコーダ６０は、デューティカウンタ３６から出力されたカウント値をデコードし、カウント値に対応したデコード信号を出力する。
【００５０】
なお、本実施の形態に係るデコーダ６０は、各々符号の末尾の値と同じ値のカウント値に対応したデコード信号を出力する出力端子６６−０〜６６−ｍが設けられており、出力端子６６−０は、各ラッチ回路５２−１〜５２−ｓ及びグリッドデータラッチ部２８に接続され、出力端子６６−１〜６６ｍは、セレクタ回路６１に接続されている。
【００５１】
また、本実施の形態に係るデューティカウンタ３６は、予め定められた周期のクロック信号が入力されるクロック信号入力端子、及びリセット信号が入力されるリセット信号入力端子を備えており、入力されるクロック信号に同期して、カウント値を出力端子からデコーダ６０の入力端子へ出力する。
【００５２】
一方、セレクタ回路６１は、グリッド電極１４の数ｍと同数の２入力とされたＡＮＤ回路６２−１〜６２−ｍ、及びｍ入力とされたＯＲ回路６４を備えている。
【００５３】
ＡＮＤ回路６２−１〜６２−ｍの一方の入力端子は、符号の末尾の値が同じであるグリッドデータ線５６−１〜５６−ｍに接続され、他方の入力端子は、符号の末尾の値が同じであるデコーダ６０の出力端子６６−１〜６６−ｍに接続されている。
【００５４】
そして、ＡＮＤ回路６２−１〜６２−ｍの出力端子は、各々ＯＲ回路６４の入力端子に個別に接続されており、ＡＮＤ回路６２−１〜６２−ｍの出力端子の少なくとも一つからハイ・レベルの信号が出力されると、ＯＲ回路６４から出力される信号、すなわち、セレクタ信号は、ハイ・レベルとなる。一方、ＡＮＤ回路６２−１〜６２−ｍの全ての出力端子がロー・レベルとされていると、セレクタ信号は、ロー・レベルとなる。
【００５５】
そして、ＯＲ回路６４の出力端子は、ラッチ部５２において最上流に位置されたラッチ回路５２−１の入力端子に接続されており、セレクタ信号は、ラッチ回路５２−１に入力される。
【００５６】
次に、ラッチ回路５２−１〜５２−ｓの構成を説明する。
【００５７】
ラッチ回路５２−１は、一方の入力端子が負論理端子とされた２入力のＡＮＤ回路７０Ａ，７０Ｂ、２入力１出力のセレクタ回路７２、及びＤ型フリップフロップ回路７４を備えている。
【００５８】
ラッチ回路５２−１のＡＮＤ回路７０Ａ，７０Ｂの負論理端子には、デコーダ６０の出力端子６６−０が接続されている。そして、ＡＮＤ回路７０Ｂの他方の入力端子には、ＯＲ回路６４の出力端子が接続されている。さらに、ＡＮＤ回路７０Ａの出力端子は、セレクタ回路７２の一方の入力端子に接続され、ＡＮＤ回路７０Ｂの出力端子は、セレクタ回路７２の他方の入力端子に接続されると共に、セレクタ回路７２のセレクタ端子Ｓに接続されている。
【００５９】
そして、セレクタ回路７２の出力端子は、Ｄ型フリップフロップ回路７４のＤ入力端子に接続されている。
【００６０】
一方、Ｄ型フリップフロップ回路７４の出力端子は、ラッチ回路５２−２の入力端子に接続されると共に、ＡＮＤ回路７０Ａの負論理端子ではない入力端子に接続されている。なお、Ｄ型フリップフロップ回路７４のクロック端子ＣＫには、クロック信号が入力され、Ｄ型フリップフロップ回路７４のリセット端子Ｒには、リセット信号が入力される。
【００６１】
これにより、ラッチ回路５２−１は、クロック信号が入力されると共に、セレクタ信号がハイ・レベルとなると、次のクロック信号が入力されたタイミングで、ハイ・レベルの信号をラッチ回路５２−２へ出力する。なお、本実施の形態に係るラッチ回路５２−１は、出力端子６６−０からハイ・レベルの信号が入力された場合、又はリセット信号が入力された場合に、ラッチしている信号をクリアする。
【００６２】
また、ラッチ回路５２−２は、ラッチ回路５２−１と同様に、ＡＮＤ回路７０Ａ、ＡＮＤ回路７０Ｃ、セレクタ回路７２、及びＤ型フリップフロップ回路７４を備えている。
【００６３】
ラッチ回路５２−２のＡＮＤ回路７０Ａの負論理端子には、デコーダ６０の出力端子６６−０が接続されている。ＡＮＤ回路７０Ｃの一方の入力端子には、ラッチ回路５２−１の出力端子が接続され、他方の入力端子には、クロック信号が入力される。ＡＮＤ回路７０Ａの出力端子は、セレクタ回路７２の一方の入力端子に接続され、ＡＮＤ回路７０Ｃの出力端子は、セレクタ回路７２の他方の入力端子に接続されている。また、ラッチ回路５２−２のセレクタ回路７２のセレクタ端子Ｓには、ラッチ回路５２−１のＡＮＤ回路７０Ｂの出力端子が接続されている。
【００６４】
なお、ラッチ回路５２−２のＤ型フリップフロップ回路７４とセレクタ回路７２等との接続関係は、ラッチ回路５２−１のＤ型フリップフロップ回路７４と同様であるので説明を省略する。
【００６５】
また、ラッチ回路５２−３〜５２−ｓは、ラッチ回路５２−２と同様の構成であり、最下流のラッチ回路５２−ｓの出力端子、すなわち、ラッチ回路５２−ｓが備えるＤ型フリップフロップ回路７４の出力端子は、ゲート部５４の入力端子に接続されている。
【００６６】
次に、ゲート部５４の構成を説明する。
【００６７】
本実施の形態に係るゲート部５４は、インバータ回路８０、及びゲート回路８２を備えている。
【００６８】
本実施の形態に係るインバータ回路８０の入力端子は、ラッチ回路５２−ｓの出力端子と接続されており、ラッチ回路５２−ｓから入力された信号を反転させた信号を、ゲート回路８２へ出力する。
【００６９】
本実施の形態に係るゲート回路８２は、グリッド電極１４の数ｍと同数の２入力とされたＡＮＤ回路８４−１〜８４−ｍを備え、ＡＮＤ回路８４−１〜８４−ｍの一方の入力端子は、符号の末尾の値が同じであるグリッドデータ線５６−１〜５６−ｍに接続され、他方の入力端子は、インバータ回路８０の出力端子に接続される。また、ＡＮＤ回路８４−１〜８４−ｍの出力端子は、グリッドデータラッチ部２８に接続される。
【００７０】
次に、図５を参照して、本実施の形態に係る表示装置１０の作用として、本発明に特に関係する、蛍光表示部１２により表示を行う際のグリッド電極１４への駆動用の電圧の印加に関する部分の作用を説明する。なお、錯綜を回避するために、ここでは、ラッチ部５２が４つのラッチ回路５２−１〜５２−４を有している場合について説明する。
【００７１】
まず、制御部２２は、クロック信号に同期してリセット信号をリセット時の状態（本実施の形態では、ロー・レベル）とする。これに応じて、デューティカウンタ３６はクロック信号に同期して零からの計数（カウント）を開始する。
【００７２】
次に、制御部２２は、デューティカウンタ３６による計数に同期させた状態で、ＲＡＭ２４からの蛍光表示部１２による表示内容に応じたグリッドデータ（以下、「表示対象グリッドデータ」という。）の読み出し動作を開始させる。
【００７３】
一方、セレクタ部５０のデコーダ６０は、デューティカウンタ３６から入力されているカウント値に応じたデコード信号を出力する。これに応じて、各ＡＮＤ回路６２−１〜６２−ｍより、各々各グリッド電極１４に個別に対応するグリッドデータ（以下、「個別グリッドデータ」という。）が、クロック信号に同期して１つずつ順次出力される。この結果、ＯＲ回路６４からは、各グリッド電極１４に対応する個別グリッドデータが、上記セレクタ信号としてクロック信号に同期した状態でシリアルに出力される。
【００７４】
これに応じて、ラッチ部５２では、セレクタ信号がハイ・レベルに相当する‘１’である度に最上流のラッチ回路５２−１から順にハイ・レベルが各Ｄ型フリップフロップ回路７４によりラッチされていき、最下流のラッチ回路５２−４には、グリッドデータにおける、ハイ・レベルに相当する‘１’の数がラッチ回路の数と同数となった時点で、ハイ・レベルがラッチされることになる。
【００７５】
一方、ゲート部５４では、ＡＮＤ回路８４−１〜８４−ｍの一方の入力端子に対して対応する個別グリッドデータがＲＡＭ３２から入力され、他方の入力端子にはラッチ部５２における最下流のラッチ回路５２−４から出力される信号がインバータ回路８０を介して入力される。このため、ラッチ回路５２−４から出力される信号がハイ・レベルとされている場合、すなわち、グリッド電極１４に同時に印加される電圧の数がラッチ回路の数以上とされている場合に、グリッド電極１４へのグリッドドライバ３２による電圧の印加を遮断する。一方、ラッチ回路５２−４から出力される信号がロー・レベルとされている場合、すなわち、グリッド電極１４に同時に印加される電圧の数がラッチ回路の数未満とされている場合に、グリッド電極１４へのグリッドドライバ３２による電圧の印加が行われる。
【００７６】
また、デューティカウンタ３６が、オーバーフローした場合には、グリッドデータラッチ部２８は、ゲート回路８２を介して入力された表示対象グリッドデータをラッチし、Ｄ型フリップフロップ回路７４−１〜７４−４は、ラッチしている信号をリセットし、制御部２２によって、ＲＡＭ２４から出力される表示対象グリッドデータが、次の表示対象グリッドデータに切り替えられる。
【００７７】
例えば、ＲＡＭ３２に記憶されているグリッドデータが図５に示されるように‘１０・・・００１０１１’ （‘・・・’は、全て‘０’であり、最上位はｍビット目。）である場合、グリッド電極１４−１，１４−２，１４−５，１４−ｍに対応する個別グリッドデータが、‘１’であるため、デューティカウンタ３６が、‘１’，‘２’，‘５’，‘ｍ’をカウントする度に、セレクタ信号がハイ・レベルとなる。そして、セレクタ信号がハイ・レベルとなる度に、最上流のラッチ回路５２−１から順にラッチ回路５２−４まで、ハイ・レベルの信号がラッチされる。
【００７８】
そして、ラッチ回路５２−４からハイ・レベルの信号が出力されると、インバータ回路８０からは、ロー・レベルの信号が出力され、ゲート回路８２に備えられているＡＮＤ回路８４−１〜８４−ｍから出力される信号は全てロー・レベル（‘００・・・００００００’）となる。
【００７９】
そして、デューティカウンタ３６がオーバーフローすると、グリッドデータラッチ部２８は、ゲート回路８２によって‘００・・・００００００’とされた表示対象グリッドデータをラッチし、Ｄ型フリップフロップ回路７４−１〜７４−４は、ラッチしている信号をリセットし、制御部２２によって、ＲＡＭ２４から出力される表示対象グリッドデータが、次の表示対象グリッドデータ‘００・・・００００１０’に切り替えられる。
【００８０】
これにより、電圧が同時に印加されるグリッド電極１４の数が４以上の場合に、当該電圧が同時に印加されるグリッド電極１４の数を零とするので、表示装置１０の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００８１】
（第２の実施の形態）
本第２の実施の形態では、同時に印加されるグリッド電極１４の数とアノード電極１６の数との和を予め設定された閾値未満とする形態について説明する。
【００８２】
図６は、本第２の実施の形態に係るグリッドドライバ制限部２６及びアノードドライバ制限部２６’の回路構成を示す図である。なお、第１の実施の形態に係るグリッドドライバ制限部２６と同様の構成には、同じ符号を付して説明を省略する。また、一例として、グリッド電極１４の数が１０で、アノード電極１６の数が１６の場合について説明する。
【００８３】
本第２の実施の形態に係るアノードドライバ制限部２６’は、ＲＡＭ２４のアノードデータを出力する出力端子に接続配線（以下、「アノードデータ線」という。）９０−１〜９０−１６を介して接続されたセレクタ回路６１’、及びラッチ部５２’を備えている。
【００８４】
なお、本第２の実施の形態に係るセレクタ回路６１’は、２入力のＡＮＤ回路９２−１〜９２−１６、及びＯＲ回路９４が備えられ、ＡＮＤ回路９２−１〜９２−１６の一方の入力端子は、符号の末尾の値が同じであるアノードデータ線９０−１〜９０−１６に接続され、他方の入力端子は、デコーダ６０の出力端子６６−１〜６６−１６に接続されている。
【００８５】
なお、本第２の実施の形態に係るラッチ部５２’は、一例として、複数（本第２の実施の形態では、１２）のラッチ回路５２’−１〜５２’−１２が備えられ、ラッチ回路５２’−６の出力端子は、ラッチ回路５２’−７の入力端子に接続されると共に、グリッドドライバ制限部２６に備えられたセレクタ部５０のセレクタ回路６１に接続されている。そして、ラッチ回路５２’−１２の出力端子は、セレクタ回路６１に接続されている。
【００８６】
一方、本第２の実施の形態に係るグリッドドライバ制限部２６のセレクタ回路６１は、ＡＮＤ回路６２−１〜６２−１２が備えられ、ＡＮＤ回路６２−１〜６２−１０の一方の入力端子は、符号の末尾の値が同じであるグリッドデータ線５６−１〜５６−１０に接続され、他方の入力端子はデコーダ６０の出力端子６６−１〜６６−１０に接続されている。また、ＡＮＤ回路６２−１１の一方の入力端子は、ラッチ回路５２’−６の出力端子に接続され、他方の入力端子はデコーダ６０の出力端子６６−１７に接続されている。さらに、ＡＮＤ回路６２−１２の一方の入力端子は、ラッチ回路５２’−１２の出力端子に接続され、他方の入力端子はデコーダ６０の出力端子６６−１８に接続されている。
【００８７】
なお、本第２の実施の形態では、一例として、一つのグリッド電極１４に電圧を印加することでコントローラドライバ２０の電源配線に流れる電流を３０ｍＡとし、一つのアノード電極１６に電圧を印加することでコントローラドライバ２０の電源配線に流れる電流を５ｍＡとし、コントローラドライバ２０の駆動に用いる電源配線の電流許容値を１５０ｍＡ未満としている。このため、電圧を同時に印加できるグリッド電極１４の最大数を４つとするために、グリッドドライバ制限部２６のラッチ回路の数を５としている。
【００８８】
以上の説明した構成により、アノードデータに‘１’が６以上あるとラッチ回路５２’−６から出力される信号がハイ・レベルとなり、アノードデータに‘１’が１２以上あるとラッチ回路５２’−１２から出力される信号がハイ・レベルとなる。これらの出力はデューティカウンタ３６がカウント値‘１７’，‘１８’をカウントするタイミングでグリッドドライバ制限部２６のセレクタ回路６１で選択されるため、グリッドデータの‘１’の数と同様に扱われる。すなわち、電圧が同時に印加されるグリッド電極１４とアノード電極１６の和が、予め設定された閾値未満に制限される。
【００８９】
そして、６つのアノード電極１６に電圧を同時に印加すると共に、４つのグリッド電極１４に電圧を同時に印加する場合は、ゲート回路９２から出力される信号が全てロー・レベルとなり、グリッドドライバ３２による、グリッド電極１４への電圧の印加が制限される。また、１２のアノード電極１６に電圧を同時に印加すると共に、３つのグリッド電極１４に電圧を同時に印加する場合にも、ゲート回路９２から出力される信号が全てロー・レベルとなり、グリッドドライバ３２による、グリッド電極１４への電圧の印加が制限される。
【００９０】
以上、本発明を上記各実施の形態を用いて説明したが、本発明の技術的範囲は上記各実施の形態に記載の範囲には限定されない。
【００９１】
例えば、上記各実施の形態では、同時に電圧を印加するグリッド電極１４やアノード電極１６の数の制限のみを実行する場合について説明したが、本発明はこれに限定されるものではなく、当該制限に加えて、当該制限を実行したことを報知する形態としてもよい。この場合は、より利便性を向上させることができる。
【００９２】
また、上記各実施の形態では、上記制限として、同時に電圧を印加するグリッド電極１４やアノード電極１６の数を零とする制限を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、同時に電圧を印加するグリッド電極１４やアノード電極１６の数を１以上で、かつ予め設定された閾値未満の数とする形態としてもよい。この場合も、上記各実施の形態と同様の効果を奏することができる。
【００９３】
また、上記第１の実施の形態では、上記制限の対象をグリッド電極１４のみとし、上記第２の実施の形態では、上記制限の対象をグリッド電極１４およびアノード電極１６の双方とした場合について説明したが、本発明はこれに限定されるものではなく、例えば、上記制限の対象をアノード電極１６のみとする形態としてもよい。この場合も、上記各実施の形態と同様の効果を奏することができる。
【００９４】
また、上記第２の実施の形態では、同時に電圧が印加されるグリッド電極１４の数とアノード電極１６の数の和が予め設定された閾値以上である場合にグリッド電極１４に印加される電圧のみを遮断する場合について説明したが、本発明はこれに限定されるものではなく、例えば、この場合にグリッド電極１４及びアノード電極１６の双方に印加される電圧を遮断する形態としてもよい。この場合、より確実に駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００９５】
また、上記各実施の形態では、グリッドドライバ制限部２６およびアノードドライバ制限部２６’を、セレクタ部、ラッチ部、およびゲート部により構成した場合について説明したが、本発明はこれに限定されるものではなく、同時に電圧が印加されるグリッド電極１４およびアノード電極１６の少なくとも一方の数が制限できる構成であれば、如何なる構成を適用してもよいことは言うまでもない。
【００９６】
また、上記各実施の形態では、本発明をハードウェアにより実現した場合について説明したが、本発明はこれに限定されるものではなく、本発明はソフトウェアにより実現してもよいし、ハードウェアとソフトウェアの双方の組み合わせにより実現する形態としてもよい。この場合も、上記各実施の形態と同様の効果を奏することができる。
【符号の説明】
【００９７】
１４ グリッド電極
１６ アノード電極
２０ コントローラドライバ（蛍光表示管用駆動装置）
２６ グリッドドライバ制限部（制限手段）
２６’ アノードドライバ制限部（制限手段）
３２ グリッドドライバ（印加手段）
３４ アノードドライバ（印加手段）
５２−１〜５２−ｓ ラッチ回路
５４ ゲート部
【技術分野】
【０００１】
本発明は、蛍光表示管用駆動装置及び駆動方法に関し、特に、グリッド電極及びアノード電極を各々複数有する蛍光表示管用の駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
画像を表示するための表示素子として、フィラメントから電子を放出させ、グリッド及びアノードに選択的に電圧を印加することにより、放出させた電子を加速させ、電子をアノードに設けられている蛍光体に照射させることによって発光する蛍光表示管（Vacuum Fluorescent Display）が、用いられている。
【０００３】
従来、この種の蛍光表示管において、コストの低減ができ、デザインの自由度を大きくすることを目的として、特許文献１には、少なくとも外部から入力された表示データを格納する表示ＲＡＭ（Random Access Memory）と、蛍光表示管をスキャンするためのグリッドドライバと、所定の表示セグメント電極を駆動するアノードドライバと、上記グリッドドライバ及び上記アノードドライバに駆動信号を供給する制御部を備えている蛍光表示管用コントロールドライバにおいて、上記制御部は、上記表示管を単純にスキャンする単純グリッド制御部と、複数グリッドを同時に選択可能とするユニバーサルグリッド制御部とを備え、上記蛍光表示管の表示パターンに対応して、グリッドを単純にスキャンする単純スキャンモードと複数電極を選択してスキャンするユニバーサルスキャンモードを繰り返すことができるようにしたことを特徴とする蛍光表示管用コントローラドライバが開示されている。
【０００４】
また、表示内容の多様化を容易に図ることができるようにすることを目的として、特許文献２には、ホストコンピュータとデータの送受信を行うためのインターフエースと、上記インターフエースから入力されたコマンドデータ及び表示データをデコードするデコーダと、上記デコーダによって分離された表示データを格納する表示ＲＡＭと、上記表示ＲＡＭに記憶された表示データに基づいて表示部を駆動するためのグリッドドライバ、及びアノードドライバと、上記コマンドデータに基づいて上記表示部の駆動方式を設定すると共に、その駆動方式に対応した表示データを上記表示ＲＡＭから読み出す制御部と、上記インターフエース、デコーダ、表示ＲＡＭ、グリッドドライバ、アノードドライバ、及び制御部に対して動作タイミングを設定するタイミング信号を供給するタイミング発生器を備え、上記表示ＲＡＭには上記表示部の駆動方式に対応するスキャン信号を形成するためのグリッドデータと、表示情報に対応するアノードデータを格納すると共に、これらの各データが所定のタイミングアドレスに基づいて読み出され、ラッチ回路を介して上記アノードドライバ、及びグリッドドライバに供給されるように構成されていることを特徴とする表示用コントローラドライバが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−４０９９１号公報
【特許文献２】特許４１０６７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１及び特許文献２に開示されている技術では、複数のグリッドに跨ってデザインされたセグメントを点灯させる場合には、各々当該複数のグリッドに接続された複数のグリッド電極に対して同時に駆動用の電力を供給する必要があるため、同時に電力を供給するグリッド電極の数が多くなるほど、グリッドドライバの駆動に用いる電源配線に過大な電流が流れる結果、当該電源配線が劣化したり、溶断したりしてしまう、という問題点があった。ここで、上記電源配線を太くすれば、この問題点は解決できるものの、この場合には、当該電源配線を太くした分だけ装置が大型化してしまう、という新たな問題点が生じる。
【０００７】
なお、以上の問題点は、グリッドドライバに関してのみならず、アノードドライバに関しても生じる問題点である。
【０００８】
本発明は、上記問題点を解決するためになされたものであり、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる蛍光表示管用駆動装置及び駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１の蛍光表示管用駆動装置は、複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加手段と、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う制限手段と、を備えている。
【００１０】
請求項１に記載の蛍光表示管用駆動装置によれば、制限手段によって、印加手段により電圧が同時に印加されるグリッド電極の数を予め設定された第１の閾値未満とする制限、印加手段により電圧が同時に印加されるアノード電極の数を予め設定された第２の閾値未満とする制限、及び印加手段により電圧が同時に印加されるグリッド電極の数とアノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限が行われる。
【００１１】
このように、請求項１に記載の蛍光表示管用駆動装置によれば、電圧が同時に印加されるグリッド電極の数を予め設定された第１の閾値未満とする制限、電圧が同時に印加されるアノード電極の数を予め設定された第２の閾値未満とする制限、及び電圧が同時に印加されるグリッド電極の数とアノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限が行われるので、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１２】
なお、本発明は、請求項２に記載の発明のように、前記蛍光表示管による表示内容に応じて前記グリッド電極及び前記アノード電極への電圧の印加の要否を示す要否情報が予め記憶された記憶手段を更に備え、前記制限手段が、前記記憶手段に記憶された前記要否情報に基づいて前記少なくとも一つの制限を行ってもよい。これにより、より簡易に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１３】
また、本発明は、請求項３に記載の発明のように、前記制限手段が、前記要否情報に基づいて、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数を零とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以上の場合に、当該電圧が同時に印加される前記アノード電極の数を零とする制限、及び前記和が前記第３の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数及び前記アノード電極の数を零とする制限の少なくとも一つの制限を行ってもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１４】
また、本発明は、請求項４に記載の発明のように、前記制限手段が、前記記憶手段に記憶された前記要否情報から、当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方に対応する要否情報を一つずつ選択するセレクタ部と、直列に接続された当該制限手段により用いられる前記閾値と同数のラッチ回路を備え、前記セレクタ部により選択された要否情報が電圧を印加することを示す情報である度に最上流の前記ラッチ回路から順に予め定められた値がラッチされていくラッチ部と、前記ラッチ部の最下流の前記ラッチ回路に前記予め定められた値がラッチされている場合に当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方への前記印加手段による前記電圧の印加を遮断するゲート部と、を有してもよい。これにより、より簡易な構成で、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１５】
また、本発明は、請求項５に記載の発明のように、前記第１の閾値、前記第２の閾値、及び前記第３の閾値を、前記印加手段の駆動に用いる電源配線の電流許容値に応じて予め定められた数としてもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１６】
また、本発明は、請求項６に記載の発明のように、前記第１の閾値を、前記グリッド電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数とし、前記第２の閾値を、前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数とし、前記第３の閾値を、前記グリッド電極及び前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数としてもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１７】
また、本発明は、請求項７に記載の発明のように、前記制限手段が、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以下、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以下、及び前記和が前記第３の閾値以下の場合は、前記制限を行わないとしてもよい。これにより、電圧が同時に印加されるグリッド電極及びアノード電極が上記閾値以下の場合に、グリッド電極及びアノード電極に駆動用の電圧を印加することができる。
【００１８】
また、本発明は、請求項８に記載の発明のように、前記蛍光表示管が、複数の前記グリッドに跨って画像を表示するように構成されてもよい。これにより、表示される画像の構成にかかわらず、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００１９】
一方、上記目的を達成するために、請求項９に記載の発明は、複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加回路を備えた蛍光表示管の駆動方法であって、前記印加回路により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う、駆動方法である。
【００２０】
このように、請求項９に記載の駆動方法によれば、電圧が同時に印加されるグリッド電極の数を予め設定された第１の閾値未満とする制限、電圧が同時に印加されるアノード電極の数を予め設定された第２の閾値未満とする制限、及び電圧が同時に印加されるグリッド電極の数とアノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限が行われるので、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００２１】
なお、請求項８に記載の発明は、請求項１０に記載の発明のように、前記第１の閾値、前記第２の閾値、及び前記第３の閾値を、前記印加回路の駆動に用いる電源配線の電流許容値に応じて予め定められた数としてもよい。これにより、より確実に、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【発明の効果】
【００２２】
以上説明した如く、本発明によれば、装置の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる、という優れた効果を有する。
【図面の簡単な説明】
【００２３】
【図１】第１の実施の形態に係る蛍光表示管表示装置の構成を示すブロック図である。
【図２】第１の実施の形態に係る蛍光表示部の構成を示すブロック図である。
【図３】第１の実施の形態に係るグリッドドライバ制限部の構成を示すブロック図である。
【図４】第１の実施の形態に係るグリッドドライバ制限部の構成を示す回路図である。
【図５】第１の実施の形態に係るグリッドドライバ制限部の動作に関するタイミングチャートの一例を示す図である。
【図６】第２の実施の形態に係るグリッドドライバ制限部の構成を示す回路図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２５】
（第１の実施の形態）
図１は、本実施の形態に係る蛍光表示管表示装置（以下、「表示装置」という。）１０の構成を示している。
【００２６】
同図に示すように、本実施の形態に係る表示装置１０は、蛍光表示部１２及びコントローラドライバ２０を含んで構成されている。
【００２７】
本実施の形態に係る蛍光表示部１２は、各々対応するグリッドに接続されているグリッド電極１４−１〜１４−ｍ（ｍは、グリッド電極の数）、及び各々対応するアノードに接続されているアノード電極１６−１〜１６−ｎ（ｎは、アノード電極の数）を備えている。以下の説明において、各グリッド電極１４−１〜１４−ｍを区別する場合は、上記のようにグリッド電極を示す符号の末尾に１〜ｍの何れかを付して説明し、各グリッド電極１４−１〜１４−ｍを区別しない場合は、グリッド電極１４として説明する。また、各アノード電極１６−１〜１６−ｎを区別する場合は、上記のようにアノードを示す符号の末尾に１〜ｎの何れかを付して説明し、アノード電極１６−１〜１６−ｎを区別しない場合は、アノード電極１６として説明する。なお、グリッド電極１４の数ｍとアノード電極１６の数ｎとは、同一でも異なっていてもよい。
【００２８】
一方、本実施の形態に係るコントローラドライバ２０は、コントローラドライバ２０全体の動作を司る制御部２２、及び蛍光表示部１２による表示内容に応じてグリッド電極１４への電圧の印加の要否を示すグリッドデータと共に、アノード電極１６への電圧の印加の要否を示すアノードデータが予め記憶されたＲＡＭ２４を備えている。
【００２９】
また、本実施の形態に係るコントローラドライバ２０は、後述するグリッドドライバ３２により電圧が同時に印加されるグリッド電極１４の数を予め設定された閾値未満とする制限を行うグリッドドライバ制限部２６、ＲＡＭ２４から出力されたグリッドデータが入力され、入力されたグリッドデータを一旦ラッチ（保持）し、ラッチしたグリッドデータをグリッドドライバ３２に送信するグリッドデータラッチ部２８、及びグリッドデータラッチ部２８から出力されるグリッドデータに基づいて、蛍光表示部１２に設けられたグリッド電極１４に駆動用の電圧を印加するグリッドドライバ３２を備えている。
【００３０】
さらに、本実施の形態に係るコントローラドライバ２０は、ＲＡＭ２４から出力されたアノードデータが入力され、入力されたアノードデータを一旦ラッチするアノードデータラッチ部３０、及びアノードデータラッチ部３０から出力されるアノードデータに基づいて、蛍光表示部１２に設けられたアノード電極１６に駆動用の電圧を印加するアノードドライバ３４、を備えている。
【００３１】
なお、本実施の形態に係る制御部２２は、一例として、０（零）から２５５までの値を繰り返しカウントするデューティカウンタ３６を備えており、グリッドドライバ制限部２６、グリッドデータラッチ部２８、及びアノードデータラッチ部３０は、デューティカウンタ３６から出力されるカウント値に基づいて制御される。また、グリッドドライバ３２、及びアノードドライバ３４は、デューティカウンタ３６から出力されるカウント値に基づいてその駆動時間、すなわち、グリッド電極１４及びアノード電極１６への電圧の印加時間が制御され、蛍光表示部１２の輝度調整が行われる。
【００３２】
また、本実施の形態に係るコントローラドライバ２０では、上記グリッドデータとして、表示内容毎で、かつグリッド電極１４毎に、対応するグリッド電極１４に電圧を印加する場合は‘１’を、印加しない場合は‘０’を、各々ＲＡＭ２４に記憶している。同様に、本実施の形態に係るコントローラドライバ２０では、上記アノードデータとして、表示内容毎で、かつアノード電極１６毎に、対応するアノード電極１６に電圧を印加する場合は‘１’を、印加しない場合は‘０’を、各々ＲＡＭ２４に記憶している。
【００３３】
なお、本実施の形態に係るグリッドドライバ制限部２６は、図４に示されるようにデジタル回路として構成されており、上記‘１’は、当該デジタル回路におけるハイ・レベル（High Level）に対応し、上記‘０’は、当該デジタル回路におけるロー・レベル（Low Level）に対応している。
【００３４】
また、本実施の形態に係るグリッドドライバ制限部２６は、グリッドドライバ３２により電圧が同時に印加されるグリッド電極１４の数が予め設定された閾値以上となった場合に、当該電圧が同時に印加されるグリッド電極１４の数を上記予め設定された閾値未満の数（本実施の形態では、零）に制限する。
【００３５】
なお、本実施の形態に係る上記閾値は、グリッドドライバ３２の駆動に用いる電源配線の電流許容値に応じて予め定められた数であり、グリッド電極１４に電圧を印加することによって上記電源配線に流れる電流の大きさに基づいて定められる。
【００３６】
なお、本実施の形態では、上記閾値を、グリッド電極１４に電圧を印加することによって上記電源配線に流れる電流が、上記電源配線の電流許容値以下となるように定めている。
【００３７】
図２は、本実施の形態に係る蛍光表示部１２を示している。
【００３８】
同図に示すように、本実施の形態に係る蛍光表示部１２は、蛍光表示管によって数字又はアルファベットを表示するセグメント４０Ａ、“ＳＴＡＲＴ”を表示する図形４０Ｂ、“ＳＴＯＰ”を表示する図形４０Ｃが構成されている。なお、これに限らず、蛍光表示管によってドット、記号、又は他の図形等の画像が構成されてもよい。また、本実施の形態に係る蛍光表示部１２は、各セグメント４０に対応してグリッド１Ｇ〜ｍＧが設けられている。
【００３９】
さらに、グリッド１Ｇ〜ｍＧの符号及びグリッド電極１４−１〜１４−ｍの符号は、各々グリッドとグリッド電極との接続関係に対応している。例えば、グリッド１Ｇは、グリッド電極１４−１に接続され、グリッド２Ｇは、グリッド電極１４−２に接続され、グリッドｍＧは、グリッド電極１４−ｍに接続されている。
【００４０】
また、図形４０Ｂは、グリッド１Ｇ〜３Ｇに跨っており、図形４０Ｃは、グリッドｍ−１Ｇ，ｍＧに跨っている。すなわち、図形４０Ｂを表示させる場合には、グリッドドライバ３２によって３つのグリッド１Ｇ〜３Ｇに同時に電圧が印加され、図形４０Ｃを表示させる場合には、グリッドドライバ３２によって２つのグリッドｍ−１Ｇ，ｍＧに同時に電圧が印加される。なお、蛍光表示管によって構成される複数のグリッドに跨った図形は、２つ又は３つのグリッドに跨った図形に限らず、４つ以上のグリッドに跨った図形とされてもよい。
【００４１】
次に、図３を参照して、グリッドドライバ制限部２６の構成を説明する。
【００４２】
同図に示すように、本実施の形態に係るグリッドドライバ制限部２６は、ＲＡＭ２４のグリッドデータを出力する出力端子に接続配線（以下、「グリッドデータ線」という。）５６−１〜５６−ｍを介して接続されたセレクタ部５０およびゲート部５４、及びセレクタ部５０とゲート部５４との間に介在されたラッチ部５２を備えている。
【００４３】
上記セレクタ部５０は、ＲＡＭ２４からグリッドデータ線５６−１〜５６−ｍを介し、各グリッド電極１４に対応して出力された複数のグリッドデータを一つずつ選択してラッチ部５２に順次出力する。なお、グリッドデータ線５６−１〜５６−ｍの符号の末尾の値と、グリッド電極１４−１〜１４−ｍの符号の値とは対応している。例えば、グリッドデータ線５６−１で送信されるグリッドデータは、グリッド電極１４−１に対応し、グリッドデータ線５６−２で送信されるグリッドデータは、グリッド電極１４−２に対応し、グリッドデータ線５６−ｍで送信されるグリッドデータは、グリッド電極１４−ｍに対応している。
【００４４】
一方、上記ラッチ部５２は、複数のラッチ回路５２−１〜５２−ｓが直列に接続されて構成されており、セレクタ部５０からの出力される信号（以下、「セレクタ信号」という。）がハイ・レベルに相当する‘１’である度に最上流のラッチ回路５２−１から順にハイ・レベルがラッチされていく。
【００４５】
そして、上記ゲート部５４は、最下流のラッチ回路５２−ｓにハイ・レベルがラッチされている場合に、ＲＡＭ２４から入力されているグリッドデータのグリッドデータラッチ部２８への出力を遮断し、ラッチ回路５２−ｓにロー・レベルがラッチされている場合に限り、上記グリッドデータをグリッドデータラッチ部２８へ出力する。
【００４６】
このように、ラッチ部５２に設けられたラッチ回路の数ｓは、グリッドデータのグリッドデータラッチ部２８への出力および出力停止を切り換える閾値とされており、駆動用の電圧を同時に印加してもよいグリッド電極１４の数の上限数より一つ多い数とする必要がある。
【００４７】
次に、図４を参照して、本実施の形態に係るグリッドドライバ制限部２６の具体的な回路構成を説明する。
【００４８】
同図に示すように、本実施の形態に係るセレクタ部５０は、デコーダ６０、及びセレクタ回路６１を備えている。
【００４９】
本実施の形態に係るデコーダ６０は、デューティカウンタ３６から出力されたカウント値をデコードし、カウント値に対応したデコード信号を出力する。
【００５０】
なお、本実施の形態に係るデコーダ６０は、各々符号の末尾の値と同じ値のカウント値に対応したデコード信号を出力する出力端子６６−０〜６６−ｍが設けられており、出力端子６６−０は、各ラッチ回路５２−１〜５２−ｓ及びグリッドデータラッチ部２８に接続され、出力端子６６−１〜６６ｍは、セレクタ回路６１に接続されている。
【００５１】
また、本実施の形態に係るデューティカウンタ３６は、予め定められた周期のクロック信号が入力されるクロック信号入力端子、及びリセット信号が入力されるリセット信号入力端子を備えており、入力されるクロック信号に同期して、カウント値を出力端子からデコーダ６０の入力端子へ出力する。
【００５２】
一方、セレクタ回路６１は、グリッド電極１４の数ｍと同数の２入力とされたＡＮＤ回路６２−１〜６２−ｍ、及びｍ入力とされたＯＲ回路６４を備えている。
【００５３】
ＡＮＤ回路６２−１〜６２−ｍの一方の入力端子は、符号の末尾の値が同じであるグリッドデータ線５６−１〜５６−ｍに接続され、他方の入力端子は、符号の末尾の値が同じであるデコーダ６０の出力端子６６−１〜６６−ｍに接続されている。
【００５４】
そして、ＡＮＤ回路６２−１〜６２−ｍの出力端子は、各々ＯＲ回路６４の入力端子に個別に接続されており、ＡＮＤ回路６２−１〜６２−ｍの出力端子の少なくとも一つからハイ・レベルの信号が出力されると、ＯＲ回路６４から出力される信号、すなわち、セレクタ信号は、ハイ・レベルとなる。一方、ＡＮＤ回路６２−１〜６２−ｍの全ての出力端子がロー・レベルとされていると、セレクタ信号は、ロー・レベルとなる。
【００５５】
そして、ＯＲ回路６４の出力端子は、ラッチ部５２において最上流に位置されたラッチ回路５２−１の入力端子に接続されており、セレクタ信号は、ラッチ回路５２−１に入力される。
【００５６】
次に、ラッチ回路５２−１〜５２−ｓの構成を説明する。
【００５７】
ラッチ回路５２−１は、一方の入力端子が負論理端子とされた２入力のＡＮＤ回路７０Ａ，７０Ｂ、２入力１出力のセレクタ回路７２、及びＤ型フリップフロップ回路７４を備えている。
【００５８】
ラッチ回路５２−１のＡＮＤ回路７０Ａ，７０Ｂの負論理端子には、デコーダ６０の出力端子６６−０が接続されている。そして、ＡＮＤ回路７０Ｂの他方の入力端子には、ＯＲ回路６４の出力端子が接続されている。さらに、ＡＮＤ回路７０Ａの出力端子は、セレクタ回路７２の一方の入力端子に接続され、ＡＮＤ回路７０Ｂの出力端子は、セレクタ回路７２の他方の入力端子に接続されると共に、セレクタ回路７２のセレクタ端子Ｓに接続されている。
【００５９】
そして、セレクタ回路７２の出力端子は、Ｄ型フリップフロップ回路７４のＤ入力端子に接続されている。
【００６０】
一方、Ｄ型フリップフロップ回路７４の出力端子は、ラッチ回路５２−２の入力端子に接続されると共に、ＡＮＤ回路７０Ａの負論理端子ではない入力端子に接続されている。なお、Ｄ型フリップフロップ回路７４のクロック端子ＣＫには、クロック信号が入力され、Ｄ型フリップフロップ回路７４のリセット端子Ｒには、リセット信号が入力される。
【００６１】
これにより、ラッチ回路５２−１は、クロック信号が入力されると共に、セレクタ信号がハイ・レベルとなると、次のクロック信号が入力されたタイミングで、ハイ・レベルの信号をラッチ回路５２−２へ出力する。なお、本実施の形態に係るラッチ回路５２−１は、出力端子６６−０からハイ・レベルの信号が入力された場合、又はリセット信号が入力された場合に、ラッチしている信号をクリアする。
【００６２】
また、ラッチ回路５２−２は、ラッチ回路５２−１と同様に、ＡＮＤ回路７０Ａ、ＡＮＤ回路７０Ｃ、セレクタ回路７２、及びＤ型フリップフロップ回路７４を備えている。
【００６３】
ラッチ回路５２−２のＡＮＤ回路７０Ａの負論理端子には、デコーダ６０の出力端子６６−０が接続されている。ＡＮＤ回路７０Ｃの一方の入力端子には、ラッチ回路５２−１の出力端子が接続され、他方の入力端子には、クロック信号が入力される。ＡＮＤ回路７０Ａの出力端子は、セレクタ回路７２の一方の入力端子に接続され、ＡＮＤ回路７０Ｃの出力端子は、セレクタ回路７２の他方の入力端子に接続されている。また、ラッチ回路５２−２のセレクタ回路７２のセレクタ端子Ｓには、ラッチ回路５２−１のＡＮＤ回路７０Ｂの出力端子が接続されている。
【００６４】
なお、ラッチ回路５２−２のＤ型フリップフロップ回路７４とセレクタ回路７２等との接続関係は、ラッチ回路５２−１のＤ型フリップフロップ回路７４と同様であるので説明を省略する。
【００６５】
また、ラッチ回路５２−３〜５２−ｓは、ラッチ回路５２−２と同様の構成であり、最下流のラッチ回路５２−ｓの出力端子、すなわち、ラッチ回路５２−ｓが備えるＤ型フリップフロップ回路７４の出力端子は、ゲート部５４の入力端子に接続されている。
【００６６】
次に、ゲート部５４の構成を説明する。
【００６７】
本実施の形態に係るゲート部５４は、インバータ回路８０、及びゲート回路８２を備えている。
【００６８】
本実施の形態に係るインバータ回路８０の入力端子は、ラッチ回路５２−ｓの出力端子と接続されており、ラッチ回路５２−ｓから入力された信号を反転させた信号を、ゲート回路８２へ出力する。
【００６９】
本実施の形態に係るゲート回路８２は、グリッド電極１４の数ｍと同数の２入力とされたＡＮＤ回路８４−１〜８４−ｍを備え、ＡＮＤ回路８４−１〜８４−ｍの一方の入力端子は、符号の末尾の値が同じであるグリッドデータ線５６−１〜５６−ｍに接続され、他方の入力端子は、インバータ回路８０の出力端子に接続される。また、ＡＮＤ回路８４−１〜８４−ｍの出力端子は、グリッドデータラッチ部２８に接続される。
【００７０】
次に、図５を参照して、本実施の形態に係る表示装置１０の作用として、本発明に特に関係する、蛍光表示部１２により表示を行う際のグリッド電極１４への駆動用の電圧の印加に関する部分の作用を説明する。なお、錯綜を回避するために、ここでは、ラッチ部５２が４つのラッチ回路５２−１〜５２−４を有している場合について説明する。
【００７１】
まず、制御部２２は、クロック信号に同期してリセット信号をリセット時の状態（本実施の形態では、ロー・レベル）とする。これに応じて、デューティカウンタ３６はクロック信号に同期して零からの計数（カウント）を開始する。
【００７２】
次に、制御部２２は、デューティカウンタ３６による計数に同期させた状態で、ＲＡＭ２４からの蛍光表示部１２による表示内容に応じたグリッドデータ（以下、「表示対象グリッドデータ」という。）の読み出し動作を開始させる。
【００７３】
一方、セレクタ部５０のデコーダ６０は、デューティカウンタ３６から入力されているカウント値に応じたデコード信号を出力する。これに応じて、各ＡＮＤ回路６２−１〜６２−ｍより、各々各グリッド電極１４に個別に対応するグリッドデータ（以下、「個別グリッドデータ」という。）が、クロック信号に同期して１つずつ順次出力される。この結果、ＯＲ回路６４からは、各グリッド電極１４に対応する個別グリッドデータが、上記セレクタ信号としてクロック信号に同期した状態でシリアルに出力される。
【００７４】
これに応じて、ラッチ部５２では、セレクタ信号がハイ・レベルに相当する‘１’である度に最上流のラッチ回路５２−１から順にハイ・レベルが各Ｄ型フリップフロップ回路７４によりラッチされていき、最下流のラッチ回路５２−４には、グリッドデータにおける、ハイ・レベルに相当する‘１’の数がラッチ回路の数と同数となった時点で、ハイ・レベルがラッチされることになる。
【００７５】
一方、ゲート部５４では、ＡＮＤ回路８４−１〜８４−ｍの一方の入力端子に対して対応する個別グリッドデータがＲＡＭ３２から入力され、他方の入力端子にはラッチ部５２における最下流のラッチ回路５２−４から出力される信号がインバータ回路８０を介して入力される。このため、ラッチ回路５２−４から出力される信号がハイ・レベルとされている場合、すなわち、グリッド電極１４に同時に印加される電圧の数がラッチ回路の数以上とされている場合に、グリッド電極１４へのグリッドドライバ３２による電圧の印加を遮断する。一方、ラッチ回路５２−４から出力される信号がロー・レベルとされている場合、すなわち、グリッド電極１４に同時に印加される電圧の数がラッチ回路の数未満とされている場合に、グリッド電極１４へのグリッドドライバ３２による電圧の印加が行われる。
【００７６】
また、デューティカウンタ３６が、オーバーフローした場合には、グリッドデータラッチ部２８は、ゲート回路８２を介して入力された表示対象グリッドデータをラッチし、Ｄ型フリップフロップ回路７４−１〜７４−４は、ラッチしている信号をリセットし、制御部２２によって、ＲＡＭ２４から出力される表示対象グリッドデータが、次の表示対象グリッドデータに切り替えられる。
【００７７】
例えば、ＲＡＭ３２に記憶されているグリッドデータが図５に示されるように‘１０・・・００１０１１’ （‘・・・’は、全て‘０’であり、最上位はｍビット目。）である場合、グリッド電極１４−１，１４−２，１４−５，１４−ｍに対応する個別グリッドデータが、‘１’であるため、デューティカウンタ３６が、‘１’，‘２’，‘５’，‘ｍ’をカウントする度に、セレクタ信号がハイ・レベルとなる。そして、セレクタ信号がハイ・レベルとなる度に、最上流のラッチ回路５２−１から順にラッチ回路５２−４まで、ハイ・レベルの信号がラッチされる。
【００７８】
そして、ラッチ回路５２−４からハイ・レベルの信号が出力されると、インバータ回路８０からは、ロー・レベルの信号が出力され、ゲート回路８２に備えられているＡＮＤ回路８４−１〜８４−ｍから出力される信号は全てロー・レベル（‘００・・・００００００’）となる。
【００７９】
そして、デューティカウンタ３６がオーバーフローすると、グリッドデータラッチ部２８は、ゲート回路８２によって‘００・・・００００００’とされた表示対象グリッドデータをラッチし、Ｄ型フリップフロップ回路７４−１〜７４−４は、ラッチしている信号をリセットし、制御部２２によって、ＲＡＭ２４から出力される表示対象グリッドデータが、次の表示対象グリッドデータ‘００・・・００００１０’に切り替えられる。
【００８０】
これにより、電圧が同時に印加されるグリッド電極１４の数が４以上の場合に、当該電圧が同時に印加されるグリッド電極１４の数を零とするので、表示装置１０の大型化を招くことなく、駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００８１】
（第２の実施の形態）
本第２の実施の形態では、同時に印加されるグリッド電極１４の数とアノード電極１６の数との和を予め設定された閾値未満とする形態について説明する。
【００８２】
図６は、本第２の実施の形態に係るグリッドドライバ制限部２６及びアノードドライバ制限部２６’の回路構成を示す図である。なお、第１の実施の形態に係るグリッドドライバ制限部２６と同様の構成には、同じ符号を付して説明を省略する。また、一例として、グリッド電極１４の数が１０で、アノード電極１６の数が１６の場合について説明する。
【００８３】
本第２の実施の形態に係るアノードドライバ制限部２６’は、ＲＡＭ２４のアノードデータを出力する出力端子に接続配線（以下、「アノードデータ線」という。）９０−１〜９０−１６を介して接続されたセレクタ回路６１’、及びラッチ部５２’を備えている。
【００８４】
なお、本第２の実施の形態に係るセレクタ回路６１’は、２入力のＡＮＤ回路９２−１〜９２−１６、及びＯＲ回路９４が備えられ、ＡＮＤ回路９２−１〜９２−１６の一方の入力端子は、符号の末尾の値が同じであるアノードデータ線９０−１〜９０−１６に接続され、他方の入力端子は、デコーダ６０の出力端子６６−１〜６６−１６に接続されている。
【００８５】
なお、本第２の実施の形態に係るラッチ部５２’は、一例として、複数（本第２の実施の形態では、１２）のラッチ回路５２’−１〜５２’−１２が備えられ、ラッチ回路５２’−６の出力端子は、ラッチ回路５２’−７の入力端子に接続されると共に、グリッドドライバ制限部２６に備えられたセレクタ部５０のセレクタ回路６１に接続されている。そして、ラッチ回路５２’−１２の出力端子は、セレクタ回路６１に接続されている。
【００８６】
一方、本第２の実施の形態に係るグリッドドライバ制限部２６のセレクタ回路６１は、ＡＮＤ回路６２−１〜６２−１２が備えられ、ＡＮＤ回路６２−１〜６２−１０の一方の入力端子は、符号の末尾の値が同じであるグリッドデータ線５６−１〜５６−１０に接続され、他方の入力端子はデコーダ６０の出力端子６６−１〜６６−１０に接続されている。また、ＡＮＤ回路６２−１１の一方の入力端子は、ラッチ回路５２’−６の出力端子に接続され、他方の入力端子はデコーダ６０の出力端子６６−１７に接続されている。さらに、ＡＮＤ回路６２−１２の一方の入力端子は、ラッチ回路５２’−１２の出力端子に接続され、他方の入力端子はデコーダ６０の出力端子６６−１８に接続されている。
【００８７】
なお、本第２の実施の形態では、一例として、一つのグリッド電極１４に電圧を印加することでコントローラドライバ２０の電源配線に流れる電流を３０ｍＡとし、一つのアノード電極１６に電圧を印加することでコントローラドライバ２０の電源配線に流れる電流を５ｍＡとし、コントローラドライバ２０の駆動に用いる電源配線の電流許容値を１５０ｍＡ未満としている。このため、電圧を同時に印加できるグリッド電極１４の最大数を４つとするために、グリッドドライバ制限部２６のラッチ回路の数を５としている。
【００８８】
以上の説明した構成により、アノードデータに‘１’が６以上あるとラッチ回路５２’−６から出力される信号がハイ・レベルとなり、アノードデータに‘１’が１２以上あるとラッチ回路５２’−１２から出力される信号がハイ・レベルとなる。これらの出力はデューティカウンタ３６がカウント値‘１７’，‘１８’をカウントするタイミングでグリッドドライバ制限部２６のセレクタ回路６１で選択されるため、グリッドデータの‘１’の数と同様に扱われる。すなわち、電圧が同時に印加されるグリッド電極１４とアノード電極１６の和が、予め設定された閾値未満に制限される。
【００８９】
そして、６つのアノード電極１６に電圧を同時に印加すると共に、４つのグリッド電極１４に電圧を同時に印加する場合は、ゲート回路９２から出力される信号が全てロー・レベルとなり、グリッドドライバ３２による、グリッド電極１４への電圧の印加が制限される。また、１２のアノード電極１６に電圧を同時に印加すると共に、３つのグリッド電極１４に電圧を同時に印加する場合にも、ゲート回路９２から出力される信号が全てロー・レベルとなり、グリッドドライバ３２による、グリッド電極１４への電圧の印加が制限される。
【００９０】
以上、本発明を上記各実施の形態を用いて説明したが、本発明の技術的範囲は上記各実施の形態に記載の範囲には限定されない。
【００９１】
例えば、上記各実施の形態では、同時に電圧を印加するグリッド電極１４やアノード電極１６の数の制限のみを実行する場合について説明したが、本発明はこれに限定されるものではなく、当該制限に加えて、当該制限を実行したことを報知する形態としてもよい。この場合は、より利便性を向上させることができる。
【００９２】
また、上記各実施の形態では、上記制限として、同時に電圧を印加するグリッド電極１４やアノード電極１６の数を零とする制限を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、同時に電圧を印加するグリッド電極１４やアノード電極１６の数を１以上で、かつ予め設定された閾値未満の数とする形態としてもよい。この場合も、上記各実施の形態と同様の効果を奏することができる。
【００９３】
また、上記第１の実施の形態では、上記制限の対象をグリッド電極１４のみとし、上記第２の実施の形態では、上記制限の対象をグリッド電極１４およびアノード電極１６の双方とした場合について説明したが、本発明はこれに限定されるものではなく、例えば、上記制限の対象をアノード電極１６のみとする形態としてもよい。この場合も、上記各実施の形態と同様の効果を奏することができる。
【００９４】
また、上記第２の実施の形態では、同時に電圧が印加されるグリッド電極１４の数とアノード電極１６の数の和が予め設定された閾値以上である場合にグリッド電極１４に印加される電圧のみを遮断する場合について説明したが、本発明はこれに限定されるものではなく、例えば、この場合にグリッド電極１４及びアノード電極１６の双方に印加される電圧を遮断する形態としてもよい。この場合、より確実に駆動に用いる電源配線に対する過大な負荷の発生を防止することができる。
【００９５】
また、上記各実施の形態では、グリッドドライバ制限部２６およびアノードドライバ制限部２６’を、セレクタ部、ラッチ部、およびゲート部により構成した場合について説明したが、本発明はこれに限定されるものではなく、同時に電圧が印加されるグリッド電極１４およびアノード電極１６の少なくとも一方の数が制限できる構成であれば、如何なる構成を適用してもよいことは言うまでもない。
【００９６】
また、上記各実施の形態では、本発明をハードウェアにより実現した場合について説明したが、本発明はこれに限定されるものではなく、本発明はソフトウェアにより実現してもよいし、ハードウェアとソフトウェアの双方の組み合わせにより実現する形態としてもよい。この場合も、上記各実施の形態と同様の効果を奏することができる。
【符号の説明】
【００９７】
１４ グリッド電極
１６ アノード電極
２０ コントローラドライバ（蛍光表示管用駆動装置）
２６ グリッドドライバ制限部（制限手段）
２６’ アノードドライバ制限部（制限手段）
３２ グリッドドライバ（印加手段）
３４ アノードドライバ（印加手段）
５２−１〜５２−ｓ ラッチ回路
５４ ゲート部
【特許請求の範囲】
【請求項１】
複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加手段と、
前記印加手段により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う制限手段と、
を備えた蛍光表示管用駆動装置。
【請求項２】
前記蛍光表示管による表示内容に応じて前記グリッド電極及び前記アノード電極への電圧の印加の要否を示す要否情報が予め記憶された記憶手段を更に備え、
前記制限手段は、前記記憶手段に記憶された前記要否情報に基づいて前記少なくとも一つの制限を行う
請求項１記載の蛍光表示管用駆動装置。
【請求項３】
前記制限手段は、前記要否情報に基づいて、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数を零とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以上の場合に、当該電圧が同時に印加される前記アノード電極の数を零とする制限、及び前記和が前記第３の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数及び前記アノード電極の数を零とする制限の少なくとも一つの制限を行う
請求項２記載の蛍光表示管用駆動装置。
【請求項４】
前記制限手段は、
前記記憶手段に記憶された前記要否情報から、当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方に対応する要否情報を一つずつ選択するセレクタ部と、
直列に接続された当該制限手段により用いられる前記閾値と同数のラッチ回路を備え、前記セレクタ部により選択された要否情報が電圧を印加することを示す情報である度に最上流の前記ラッチ回路から順に予め定められた値がラッチされていくラッチ部と、
前記ラッチ部の最下流の前記ラッチ回路に前記予め定められた値がラッチされている場合に当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方への前記印加手段による前記電圧の印加を遮断するゲート部と、
を有する請求項３記載の蛍光表示管用駆動装置。
【請求項５】
前記第１の閾値、前記第２の閾値、及び前記第３の閾値は、前記印加手段の駆動に用いる電源配線の電流許容値に応じて予め定められた数である
請求項１〜請求項４の何れか１項記載の蛍光表示管用駆動装置。
【請求項６】
前記第１の閾値は、前記グリッド電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数であり、
前記第２の閾値は、前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数であり、
前記第３の閾値は、前記グリッド電極及び前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数である
請求項５記載の蛍光表示管用駆動装置。
【請求項７】
前記制限手段は、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以下、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以下、及び前記和が前記第３の閾値以下の場合は、前記制限を行わない
請求項１〜請求項６の何れか１項記載の蛍光表示管用駆動装置。
【請求項８】
前記蛍光表示管は、複数の前記グリッドに跨って画像を表示するように構成されている請求項１〜請求項７の何れか１項記載の蛍光表示管用駆動装置。
【請求項９】
複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加回路を備えた蛍光表示管の駆動方法であって、
前記印加回路により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う、
駆動方法。
【請求項１０】
前記第１の閾値、前記第２の閾値、及び前記第３の閾値は、前記印加回路の駆動に用いる電源配線の電流許容値に応じて予め定められた数である請求項９記載の駆動方法。
【請求項１】
複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加手段と、
前記印加手段により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う制限手段と、
を備えた蛍光表示管用駆動装置。
【請求項２】
前記蛍光表示管による表示内容に応じて前記グリッド電極及び前記アノード電極への電圧の印加の要否を示す要否情報が予め記憶された記憶手段を更に備え、
前記制限手段は、前記記憶手段に記憶された前記要否情報に基づいて前記少なくとも一つの制限を行う
請求項１記載の蛍光表示管用駆動装置。
【請求項３】
前記制限手段は、前記要否情報に基づいて、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数を零とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以上の場合に、当該電圧が同時に印加される前記アノード電極の数を零とする制限、及び前記和が前記第３の閾値以上の場合に、当該電圧が同時に印加される前記グリッド電極の数及び前記アノード電極の数を零とする制限の少なくとも一つの制限を行う
請求項２記載の蛍光表示管用駆動装置。
【請求項４】
前記制限手段は、
前記記憶手段に記憶された前記要否情報から、当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方に対応する要否情報を一つずつ選択するセレクタ部と、
直列に接続された当該制限手段により用いられる前記閾値と同数のラッチ回路を備え、前記セレクタ部により選択された要否情報が電圧を印加することを示す情報である度に最上流の前記ラッチ回路から順に予め定められた値がラッチされていくラッチ部と、
前記ラッチ部の最下流の前記ラッチ回路に前記予め定められた値がラッチされている場合に当該制限手段により制限対象とする前記グリッド電極及び前記アノード電極の少なくとも一方への前記印加手段による前記電圧の印加を遮断するゲート部と、
を有する請求項３記載の蛍光表示管用駆動装置。
【請求項５】
前記第１の閾値、前記第２の閾値、及び前記第３の閾値は、前記印加手段の駆動に用いる電源配線の電流許容値に応じて予め定められた数である
請求項１〜請求項４の何れか１項記載の蛍光表示管用駆動装置。
【請求項６】
前記第１の閾値は、前記グリッド電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数であり、
前記第２の閾値は、前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数であり、
前記第３の閾値は、前記グリッド電極及び前記アノード電極に電圧を印加することによって前記電源配線に流れる電流の大きさに基づいて予め定められた数である
請求項５記載の蛍光表示管用駆動装置。
【請求項７】
前記制限手段は、前記印加手段により前記電圧が同時に印加される前記グリッド電極の数が前記第１の閾値以下、前記印加手段により前記電圧が同時に印加される前記アノード電極の数が前記第２の閾値以下、及び前記和が前記第３の閾値以下の場合は、前記制限を行わない
請求項１〜請求項６の何れか１項記載の蛍光表示管用駆動装置。
【請求項８】
前記蛍光表示管は、複数の前記グリッドに跨って画像を表示するように構成されている請求項１〜請求項７の何れか１項記載の蛍光表示管用駆動装置。
【請求項９】
複数のグリッド及び複数のアノードを有する蛍光表示管に設けられた各々対応する前記グリッドに接続されている複数のグリッド電極、及び各々対応する前記アノードに接続されている複数のアノード電極に駆動用の電圧を印加する印加回路を備えた蛍光表示管の駆動方法であって、
前記印加回路により前記電圧が同時に印加される前記グリッド電極の数を予め設定された第１の閾値未満とする制限、前記印加手段により前記電圧が同時に印加される前記アノード電極の数を予め設定された第２の閾値未満とする制限、及び前記印加手段により前記電圧が同時に印加される前記グリッド電極の数と前記アノード電極の数との和を予め設定された第３の閾値未満とする制限の少なくとも一つの制限を行う、
駆動方法。
【請求項１０】
前記第１の閾値、前記第２の閾値、及び前記第３の閾値は、前記印加回路の駆動に用いる電源配線の電流許容値に応じて予め定められた数である請求項９記載の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１０７３３８（Ｐ２０１１−１０７３３８Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２００９−２６１１３６（Ｐ２００９−２６１１３６）
【出願日】平成２１年１１月１６日（２００９．１１．１６）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２１年１１月１６日（２００９．１１．１６）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]