表示制御回路、表示制御方法、電気光学装置及び電子機器
【課題】表示背反の発生とディスクリネーションの発生との双方を抑える。
【解決手段】表示制御回路２０は、それぞれが液晶素子を有する複数画素の各画素の明るさを指定する入力表示データに基づいて、明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部２２と、前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、入力表示データを補正する補正部２５とを備える。補正部２５は、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくする。
【解決手段】表示制御回路２０は、それぞれが液晶素子を有する複数画素の各画素の明るさを指定する入力表示データに基づいて、明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部２２と、前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、入力表示データを補正する補正部２５とを備える。補正部２５は、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスクリネーションの発生を抑える技術に関する。
【背景技術】
【０００２】
液晶パネルにおいては、隣り合う画素間の電位差に起因して、画素電極から対向電極に（又は、その逆方向）に向かうべき電界が隣り合う画素電極の方向に向かう横電界が発生し、液晶分子が所期の配向方向とは異なる方向に配向する、ディスクリネーションが発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位を低下させる原因となる。特許文献１から特許文献５は、ディスクリネーションの発生を抑えるための技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２５４１７号公報
【特許文献２】特開２００９−１０４０５３号公報
【特許文献３】特開２００９−１０４０５５号公報
【特許文献４】特開２００９−２３７３６６号公報
【特許文献５】特開２００９−２３７５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、横電界が強くなる画素間の印加電圧の差を小さくするように、これらのうちの一方又は両方の画素の表示データを補正すれば、横電界が弱くなってディスクリネーションの発生が抑えられる。しかしながら、この画素間の電位差を小さくするための印加電圧の変化を大きくしてしまうと、この電圧変化に伴って表示内容の変化が視認されてしまい、表示背反の発生という別の問題が生じることがある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示背反の発生とディスクリネーションの発生との双方を抑えることである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置の表示制御回路にあっては、それぞれが液晶素子を有する複数の画素と、各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部とを備えることを特徴とする。
本発明によれば、表示背反の発生とディスクリネーションの発生との双方を抑えることができる。
【０００６】
本発明において、前記補正部は、前記境界検出部により検出された境界に接する前記第１画素の前記印加電圧を前記明るさのレベルを高くする方向に変化させ、当該境界に接する前記第２画素の前記印加電圧を前記明るさのレベルを低くする方向に変化させることが好ましい。
本発明によれば、境界に接する第１画素と第２画素との双方を補正対象とする場合に、補正による第１画素の明るさの変化を原因とした表示背反の発生を抑えることができる。
【０００７】
本発明において、前記補正部は、前記境界に接する前記第１画素及び前記第２画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることが好ましい。
本発明によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データを補正することができる。
【０００８】
本発明において、前記補正部は、前記境界に接する前記第１画素及び前記第２画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることが好ましい。
本発明によれば、入力表示データの補正による表示内容の変化をより目立たなくすることができる。
なお、本発明は、表示制御回路のほか、表示制御方法、電気光学装置、電気光学装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示すブロック図。
【図２】同実施形態に係る液晶パネルの構成を示す図。
【図３】同実施形態に係る液晶パネルの等価回路を示す図。
【図４】ノーマリーブラックモードにおけるＶ−Ｔ特性を示す図。
【図５】同実施形態に係る補正処理の説明図。
【図６】同実施形態に係る補正処理の作用の説明図。
【図７】ノーマリーホワイトモードにおけるＶ−Ｔ特性を示す図。
【図８】本発明の第２実施形態に係る補正処理の説明図。
【図９】変形例１に係る補正処理の説明図。
【図１０】変形例２に係る補正処理の説明図。
【図１１】変形例７に係るプロジェクターの構成を示す平面図。
【図１２】従来技術に係る補正処理の説明図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面を参照して説明する。
［第１実施形態］
図１は、第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
図１に示すように、電気光学装置１の構成は、タイミング制御回路１０と、液晶パネル１００と、表示制御回路２０とに大別される。
タイミング制御回路１０は、各種の制御信号を生成して、図示せぬ上位装置から与えられる同期信号Ｓyncに同期して電気光学装置１の各部を制御する。
表示制御回路２０は、電気光学装置１の表示を制御する。表示制御回路２０には、同期信号Ｓyncに同期して外部装置から入力表示データＤa-inが入力される。
入力表示データＤa-inは、液晶パネル１００が有する複数画素（後述する、表示領域１０１）の各画素の階調レベルを指定するデジタルデータである。階調レベルは、画素の明るさのレベルを規定するパラメーターである。ここでは、入力表示データＤa-inを８ビットとして、画素で表現すべき階調レベルを、十進値で最も暗い「０」から最も明るい「２５５」までの「１」刻みで２５６階調を指定している。すなわち、指定された階調レベルが高い画素ほど明るく、反対に、指定された階調レベルが低い画素ほど暗い。
入力表示データＤa-inは、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。表示制御回路２０は、入力表示データＤa-inを処理して表示データＤa-outを液晶パネル１００に出力する。
液晶パネル１００は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブ・マトリクス型の表示装置（表示部）である。液晶パネル１００は、表示制御回路２０から供給される表示データＤa-outに基づいて画像を表示する。
なお、入力表示データＤa-inは液晶パネル１００の各画素（後述する画素１１０）の階調レベルを指定するものであるが、階調レベルに応じて液晶素子の印加電圧が定まるので、入力表示データＤa-inは液晶素子の印加電圧を指定するものといって差し支えない。
【００１１】
図２は、液晶パネル１００の構成を示す図である。
図２に示すように、液晶パネル１００のうち画像が表示される表示領域１０１では、１、２、３、…、７６８行の走査線１１２が、一方向（図中横方向）に延在するように設けられる。また、表示領域１０１では、１、２、３、…、１０２４列のデータ線１１４が、走査線１１２に直交する方向（図中縦方向）に延在するように設けられる。各データ線１１４と各走査線１１２とは互いに電気的に絶縁を保つように設けられる。そして、これら７６８行の走査線１１２と１０２４列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ設けられる。したがって、この実施形態では、表示領域１０１において、画素１１０が縦７６８行×横１０２４列でマトリクス状に配列される。
【００１２】
表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とが配置される。
走査線駆動回路１３０は、フレームにわたってタイミング制御回路１０から供給される選択信号Ｙctrによって指定される走査線１１２を選択する。走査線駆動回路１３０は、選択した走査線１１２に対する走査信号を選択電圧に相当するＨレベルとする一方、他の走査線１１２に対する走査信号を非選択電圧に相当するＬレベルとする。図２において、１、２、３、…、７６８行目の走査線１１２に供給される走査信号をそれぞれＧ1、Ｇ2、Ｇ3、…、Ｇ768と表記している。
【００１３】
データ線駆動回路１４０は、表示データＤa-outに基づいて、いわゆる電圧変調方式で画素１１０を駆動するものである。具体的には、データ線駆動回路１４０は、タイミング制御回路１０から供給される選択信号Ｘctrに従って１〜１０２４列目のデータ線１１４に、それぞれ表示データＤa-outに応じた大きさの電圧のデータ信号を供給する。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Ｓyncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。
以上の構成を有する走査線駆動回路１３０及びデータ線駆動回路１４０の協働により、電気光学装置１における駆動回路が実現される。
画素１１０は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線１１２が選択されたときに、データ線１１４に供給されたデータ信号が画素電極に印加されるものである。
【００１４】
図３は、液晶パネル１００の等価回路を示す図である。
図３に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。液晶パネル１００における等価回路では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続される。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた大きさの電圧のデータ信号が供給されると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に供給される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性及び補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０ごとに透過率が変化するので、画素１１０の各々が液晶素子１２０を有する。
本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードであるとする。
【００１５】
図４は、ノーマリーブラックモードの液晶素子１２０における印加電圧と透過率との関係（以下、「Ｖ−Ｔ特性」という。）を表すグラフである。図４のグラフにおいて、横軸が液晶素子１２０の印加電圧の大きさに対応し、縦軸が液晶素子１２０の透過率（具体的には、相対透過率）の大きさに対応している。液晶素子１２０を表示データＤa-outで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた大きさの電圧が液晶素子１２０に印加されればよい。
ところで、液晶素子１２０に対する印加電圧の差が閾値以上となる画素が隣り合ったとき、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。ここで、隣り合う画素のうち、液晶素子１２０に対する印加電圧が閾値Ｖth1以上であり、階調レベルが閾値ｃ１（第１閾値）以上の暗い側の画素を、「暗画素」（第１画素）という。以下の説明において、暗画素の階調レベルを「ａ」と総称することがある。一方、この暗画素との液晶素子１２０の印加電圧の差が閾値Ｖth2以上であり、階調レベルの差（階調差）Δｃが閾値ｃ２（第２閾値）以上となる明るい側の画素を、「明画素」（第２画素）という。以下の説明において、明画素の階調レベルを「ｂ」と総称することがある。暗画素は相対的に黒状態に近い状態の画素であり、明画素は白状態又は相対的に白状態に近い状態の画素である。
ここでは、極端に暗い画素にディスクリネーションの発生を抑えるための補正処理を施してもその効果が得られにくいので、画像ボケの発生を抑えるため、階調レベルが予め設定された閾値ｃ１（第１閾値）を下回る画素を補正対象から除外するようにしている。このような理由から、階調レベルが閾値ｃ１（第１閾値）を下回る暗い画素は、本実施形態では、暗画素と扱わないようにしている。
【００１６】
なお、液晶１０５の劣化を防止するために、画素容量を交流駆動することが原則であるが、液晶素子１２０を交流駆動する場合に、ある階調レベルを表現するように画素を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。一方、階調レベルが「０」である最小階調を表現する際に、液晶素子１２０に電圧を印加しないのであれば、コモン電極１０８に印加される電圧ＬＣcomの１種類であり、極性に無関係であるが、印加電圧をゼロ近傍とするのであれば、振幅中心電圧に対して正極性と、負極性との２種類が必要となる。
なお、実施形態の電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差である。
【００１７】
次に、表示制御回路２０の構成を図１を参照しつつ説明する。
表示制御回路２０は、フレームメモリー２１と、境界検出部２２と、階調差算出部２３と、補正パラメーター算出部２４と、補正部２５とを備える。
フレームメモリー２１は、表示領域１０１に対応して縦７６８行×横１０２４列の画素配列に対応した記憶領域を有し、１コマ（１フレーム分）の入力表示データＤa-inを記憶する。各記憶領域は、それぞれに対応する画素１１０の階調レベルを指定する入力表示データＤa-inを記憶する。
なお、入力表示データＤa-inは、外部装置から供給されてフレームメモリー２１の記憶領域に書き込まれる。また、フレームメモリー２１における入力表示データＤa-inの記憶、及びフレームメモリー２１からの表示データＤa-dの読み出しは、例えば、タイミング制御回路１０の制御の下で、液晶パネル１００における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。入力表示データＤa-inと表示データＤa-dとは、実質的に同じ表示内容を表すが、これらは、フレームメモリー２１に記憶させられるものであるか、フレームメモリー２１から読み出されるものであるかという点で区別される。
【００１８】
境界検出部２２は、フレームメモリー２１から読み出された表示データＤa-dで表される画像を解析して、暗画素と明画素とが隣り合う部分があるか否かを判別する。境界検出部２２は、暗画素と明画素とが隣り合う部分があると判別したとき、暗画素と明画素との境界を検出して、境界の位置情報を出力する（境界検出ステップ）。
以上のような境界検出部２２が検出する境界部分付近に強い横電界が発生し、この付近がディスクリネーション発生領域となり得る。ディスクリネーションの発生の条件となる階調差である閾値ｃ２（閾値Ｖth2）ついては、例えば試験的に算出された値が表示制御回路２０に対して設定される。
なお、境界検出部２２は、複数行の入力表示データＤa-inを参照しないと、表示すべき画像における境界を検出することができない。この参照を可能とするために、表示制御回路２０においてフレームメモリー２１が設けられている。また、各画素に隣り合う画素は、一の画素からみて辺どうしが対向する画素のことである。よって、画像領域端部に位置する画素を除いて、一の画素に４つの画素が隣り合っている。
【００１９】
階調差算出部２３は、フレームメモリー２１から読み出された表示データＤa-dに基づいて、境界検出部２２により検出された境界に接する暗画素の階調レベルと、当該境界に接する明画素の階調レベルとの差分である階調差Δｃを算出する。ここでは、階調差算出部２３は、高階調側である明画素の階調レベルから、低階調側である暗画素の階調レベルを減じて、階調差Δｃを算出する。
なお、階調差Δｃは、暗画素及び明画素間の印加電圧の差に対応している。すなわち、暗画素及び明画素間の階調差Δｃが大きいほど、暗画素及び明画素間の印加電圧の差も大きくなる。
【００２０】
補正パラメーター算出部２４は、第１補正係数α及び第２補正係数βを記憶するメモリーを有し、階調差算出部２３により算出された階調差Δｃに補正係数を作用させて、補正パラメーターΔＲＥＶａ，ΔＲＥＶｂを算出する。ここでは、第１補正係数α＜第２補正係数βという関係を満たし、例えば、α＝０．２、β＝０．５である。補正パラメーター算出部２４は、階調差算出部２３で算出された階調差Δｃに第１補正係数αを乗じて、補正パラメーターΔＲＥＶａを算出する。例えば、階調差Δｃが「５０」であれば、補正パラメーターΔＲＥＶａ＝５０×０．２＝１０である。また、補正パラメーター算出部２４は、階調差Δｃに第２補正係数βを乗じて補正パラメーターΔＲＥＶｂを算出する。例えば、階調差Δｃが「５０」であれば、補正パラメーターΔＲＥＶｂ＝５０×０．５＝２５である。
なお、第１補正係数α＜第２補正係数βという関係を満たすので、同一の階調差Δｃを用いて算出される補正パラメーターΔＲＥＶａ，ΔＲＥＶｂは、必ず、ΔＲＥＶａ＜ΔＲＥＶｂという関係を満たす。また、階調差Δｃが大きいほど補正パラメーターΔＲＥＶａ，ΔＲＥＶｂも大きくなる。
【００２１】
補正部２５は、フレームメモリー２１から読み出された表示データＤa-dに補正処理を施して、表示データＤa-outを出力する（補正ステップ）。補正部２５は、境界検出部２２により検出された境界に接する暗画素及び明画素間の階調差Δｃ（すなわち、印加電圧の差）を小さくするように、表示データＤa-dを補正する。ここでは、補正部２５は、表示データＤa-dに基づいて、暗画素の階調レベルａにΔＲＥＶａを加算した値を、暗画素の補正後の階調レベルとする。また、補正部２５は、表示データＤa-dにおける明画素の階調レベルｂからΔＲＥＶｂを減じた値を、明画素の補正後の階調レベルとする。
補正部２５は、表示データＤa-dにおいて境界に接しない画素を補正対象とせず、フレームメモリー２１から読み出された表示データＤa-dをそのまま表示データＤa-outとして液晶パネル１００に出力する。
なお、表示データＤa-dと入力表示データＤa-inとは実質的に同じ表示内容を表すので、補正部２５は入力表示データＤa-inに補正処理を施していることに等しい。
【００２２】
このように、補正部２５は、暗画素の階調レベルを高くし、明画素の階調レベルを低くするように表示データＤa-dを補正するが、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、各画素の明るさのレベル（階調レベル）を変更する。
ここでは、補正部２５が暗画素の階調レベルの変化よりも明画素の階調レベルの変化を大きくすることで、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きくなるものとする。
続いて、補正部２５による補正処理の具体例について説明する。
【００２３】
図５は、補正部２５の補正処理を説明する図であり、ここでは、一方向に並ぶ６つの画素と各画素の印加電圧との対応関係を示す（ここでは、正極性書込である場合とする。）。図５（ａ）は、補正処理を行わない場合（又は、補正処理前の場合）の対応関係を表した図であり、図５（ｂ）は、補正部２５による補正処理後の対応関係を表した図である。
なお、以下の説明において、補正処理前において、暗画素の階調レベルａは図４に示すＶ−Ｔ特性の点Ｐ１の位置に対応し、明画素の階調レベルｂは同Ｖ−Ｔ特性の点Ｐ２の位置に対応しているものとする。
【００２４】
図５（ａ）に示すように、仮に、補正部２５が表示データＤa-dを補正しない構成とした場合、明画素の印加電圧は暗画素の印加電圧よりも高くなるが、両画素間の電位差が大きいので、液晶パネル１００において横電界の影響を受けやすくなる。よって、この暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。一方、負極性である場合、電圧Ｖcnt（ほぼ電圧ＬＣcomに等しい）を基準にして対称となり、電位の大小関係が逆転するが、電位差が大きいことに変わりはないので、やはりこの暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。
補正部２５は、このようなディスクリネーション発生領域が出現しないようにするための補正処理を行うものである。
ここで、ディスクリネーション発生領域を抑制するために、従来の補正処理を採用した場合の問題点についてまず説明する。
【００２５】
図１２は、従来の補正処理を説明する図である。
図１２（ａ）に示すように、境界に接する１つの明画素の階調レベルを低くする方向に補正して、階調レベルｂ１１とした場合、その階調レベル（つまり、画素の印加電圧）の変化が小さければ、やはり、暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。この明画素の階調レベルの変化を更に大きくして、暗画素にかなり近い階調レベルに補正した場合、ディスクリネーション発生領域が図中右方向に１画素ずれて出現することとなり、やはり、ディスクリネーション発生領域が出現する。境界に接する１つの暗画素を対象として補正処理が行われた場合であっても、これと同等になる。
図１２（ｂ）に示すように、境界に接する暗画素及び明画素の双方を補正対象とし、境界に接する１つの暗画素の階調レベルを高くする方向に補正して階調レベルｂ１２とし、更に、境界に接する１つの明画素の階調レベルを低くする方向に補正して階調レベルをｂ１２とした場合、暗画素と明画素との境界部分付近にディスクリネーション発生領域は出現しなくなるものの、図中左方向に１画素だけずれた位置に出現し得る。更に、この場合、暗画素の階調レベルの変化がかなり大きいので、補正処理による暗画素の明るさの変化が視認されやすくなり、表示背反の発生が問題となりやすい。
図１２（ｃ）に示すように、暗画素の印加電圧をΔＶだけ高くした階調レベルａ１１とし、明画素の印加電圧を同じくΔＶだけ低くした階調レベルｂ１３とした場合、ディスクリネーション発生領域が出現しなくなる（ここでは、暗画素及び明画素間の印加電圧の差もΔＶになるものとする。）。しかしながら、この場合、補正処理による暗画素の明るさの変化が特に視認されやすく、表示背反の発生が問題となりやすい。続いて、図１２（ｃ）に示す態様の補正処理によって表示背反が目立ちやすくなる根拠を説明する。
【００２６】
図４に示すＶ−Ｔ特性からも分かるように、ＶＡ液晶では、一般に、階調レベルが低い（印加電圧が小さい）暗側の勾配（つまり、Ｖ−Ｔ特性の接線の傾き）が大きく、階調レベルが高い（印加電圧が大きい）明側の勾配が暗側よりも小さい。よって、階調レベルが低い暗側では、液晶素子１２０の印加電圧が僅かに変化しただけでも透過率が大きく変化する。したがって、暗画素の印加電圧をΔＶだけ大きくし、この暗画素に境界を挟んで隣り合う明画素の印加電圧を同じくΔＶだけ小さくした場合、明画素の明るさの変化よりも暗画素の明るさの変化が大きいので、特に、暗画素の明るさの変化を原因とした表示内容の変化が視認されやすい。
以上のような従来の補正処理に対し、補正部２５による補正処理が施された場合は、従来の補正処理と同等の問題が生じない。補正部２５による補正処理の作用について、図５（ｂ）及び図６を参照しつつ説明する。
【００２７】
図６は、図４と同一のＶ−Ｔ特性を表したものであり、補正処理の作用を説明する図である。
補正部２５による補正処理後の表示データＤa-outでは、暗画素の階調レベルが補正前からΔＲＥＶａだけ高くなり、図５（ｂ）に示すように、暗画素の印加電圧が補正処理前よりもΔＶ１（ここでは、ΔＶ１＜ΔＶ）だけ高くなって、「Ｖａ１」となる。また、表示データＤa-outでは、明画素の階調レベルが補正前からΔＲＥＶｂだけ低くなり、図５（ｂ）に示すように、明画素の印加電圧が補正処理前よりもΔＶ２（ここでは、ΔＶ２＞ΔＶ）だけ低くなって、「Ｖｂ１」となる。また、暗画素及び明画素の補正処理後の電位差はΔＶ３であり、図５（ｂ）及び図６に示すように、ΔＶ１（電位差：小）＜ΔＶ３（電位差：中）＜ΔＶ２（電位差：大）という関係を満たす。
以上のような補正処理により、補正処理前よりも暗画素及び明画素間の階調差Δｃ（液晶素子１２０に対する印加電圧の差）が小さくなり、更に、暗画素から明画素の方向に向かって階調レベル（印加電圧）が次第に大きくなるように、入力表示データＤa-inが補正される（ここでは、３段階）。これにより、横電界の発生領域が複数に分散し、強い横電界が発生する部分が現れなくなる。この結果、暗画素と明画素との境界部分付近には、ディスクリネーション発生領域が出現しなくなる。
【００２８】
更に、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きくなるように補正処理を施すので、図１２（ａ）に示すように境界に接する一方の画素を補正対象としたり、図１２（ｂ）に示すように暗画素の印加電圧の変化を明画素の印加電圧の変化よりも大きくしたり、図１２（ｃ）に示すように暗画素の印加電圧の変化と明画素の印加電圧の変化とを同じにしたりする場合に比べて、暗画素の明るさの変化を原因とした表示内容の変化が視認されにくく、その結果、表示背反の発生を抑えることが可能となる。
【００２９】
以上のように、ＶＡ液晶のＶ−Ｔ特性に照らして、補正処理による明画素の明るさの変化は、暗画素の明るさの変化に比べると視認されにくい、という知見に基づいて、本実施形態では、表示制御回路２０が暗画素の印加電圧の変化よりも明画素の印加画素の変化を大きくするように、入力表示データＤa-inを補正する。図６に示すように、補正部２５が、例えば、暗画素の印加電圧をΔＶ１だけ大きくすることにより階調レベルをΔｃ１だけ高くした「ａ１」とし、明画素の印加電圧をΔＶ２だけ小さくすることにより階調レベルをΔｃ２だけ低くした「ｂ１」とする。
なお、補正部２５は、少なくともΔＶ１＜ΔＶ２という関係を満たすように補正処理を施せば、ディスクリネーションの発生と表示背反の発生との双方を抑えることができるが、明画素の明るさの変化を暗画素の明るさの変化よりも大きくするように、補正処理を施すようにしてもよい（Δｃ１＜Δｃ２という条件を満たす）。
【００３０】
以上説明した第１実施形態では、表示制御回路２０は暗画素と明画素とが隣り合う境界について、当該境界に接する暗画素の階調レベルを高くし、且つ明画素の階調レベルを低くする補正処理を行い、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくして、各画素の明るさのレベルを変更する。このような表示制御回路２０を備える電気光学装置１によれば、図１２（ａ）から図１２（ｃ）に示す従来の補正処理のように、隣り合う暗画素と明画素間の電位差を小さくすることだけを考慮して補正処理の態様を決定する場合に比べて、ディスクリネーションの発生と表示背反の発生との双方を抑制することができる。
【００３１】
また、本実施形態の表示制御回路２０は、境界を挟んで隣り合う明画素及び暗画素間の階調差Δｃ（つまり、画素の印加電圧の差）が大きいほど、階調レベルの変化を大きくして（つまり、印加電圧の変化を大きくして）、入力表示データＤa-inを補正する。階調差Δｃが比較的小さい場合には、ディスクリネーションが発生しにくいので、表示制御回路２０は、入力表示データＤa-inの変化をなるべく抑えるように補正処理を施すことで、表示背反がより発生しにくくなるようにしている。反対に、階調差Δｃが比較的大きい場合には、ディスクリネーションが発生しやすいので、表示制御回路２０は、入力表示データＤa-inの変化が大きくなることを許容してでも、横電界を弱くするように補正処理を施すことで、ディスクリネーションの発生をより確実に抑えられるようにしている。よって、表示制御回路２０によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データＤa-inを補正することができる。
【００３２】
更に、本実施形態の表示制御回路２０は、明画素及び暗画素間の電位差が小さくなるように補正処理を行うことで、これらの明画素及び暗画素間の寄生容量に起因する書込電圧に対する階調表現のずれを抑制できる。また、一般に、液晶素子のプレチルト角を大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、プレチルト角を小さくするように液晶パネル１００を構成して、コントラスト比を向上させることも可能である。また、画素電極１１８とコモン電極１０８との間のセルギャップを大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、液晶パネル１００のセルギャップを大きくして、透過率の向上やコントラスト比の向上、耐光性寿命の向上などの効果も奏する。
【００３３】
［第２実施形態］
次に、本発明の第２実施形態を説明する。
上述した第１実施形態では、液晶１０５をＶＡ液晶として、液晶素子１２０を電圧無 印加時において黒状態となるノーマリーブラックモードとしていたが、液晶１０５をＴＮ（Twisted Nematic）液晶として、液晶素子１２０を電圧無印加時において白状態となるノーマリーホワイトモードとしてもよい。この実施形態においても、入力表示データＤa-inは、液晶パネル１００における各画素の階調レベルを指定するデジタルデータであるが、画素で表現すべき階調レベルを十進値で最も明るい「０」から最も暗い「２５５」まで、「１」刻みで２５６階調を指定している。すなわち、本実施形態では、画素に対する印加電圧が大きく階調レベルが高い画素ほど明るさのレベルが低くなり（つまり、暗くなり）、反対に、画素に対する印加電圧が小さく階調レベルが低い画素ほど明るさのレベルが高くなる（つまり、明るくなる）。本実施形態では、横電界に起因してディスクリネーションが発生しうる隣り合う画素のうち、明るさのレベルが低い画素は、液晶素子１２０の印加電圧が閾値Ｖth1以下であり、階調レベルが閾値ｃ１（第１閾値）以下の画素である。以下の説明において、この画素を「暗画素」（第１画素）といい、暗画素の階調レベルを「ａ」と総称することがある。一方、明るさのレベルが高い画素は、暗画素との液晶素子１２０の印加電圧の差が閾値Ｖth2以上であり、階調差Δｃが閾値ｃ２（第２閾値）以上となる画素である。以下の説明において、この画素を「明画素」（第２画素）といい、明画素の階調レベルを「ｂ」と総称することがある。
なお、本実施形態の電気光学装置１では、ノーマリーブラックモードかノーマリーホワイトモードであるかという点で、上述した第１実施形態と構成が相違する部分があるが、大部分において共通する。また、以下の説明で、上述した第１実施形態と同じ符号を付した構成要素は、上述した第１実施形態と同等に機能するから、以下では相違点を主に説明する。
【００３４】
本実施形態においても、補正部２５は、境界検出部２２により検出された境界に接する暗画素及び明画素間の階調差Δｃ（印加電圧の差）を小さくするように、表示データＤa-dを補正する。具体的には、補正部２５は、表示データＤa-dにおいて、暗画素の階調レベルａからΔＲＥＶａを減じた値を、補正後の階調レベルとする。また、補正部２５は、表示データＤa-dにおいて、明画素の階調レベルｂにΔＲＥＶｂを加算した値を、補正後の階調レベルとする。
このように、補正部２５は、暗画素の階調レベルを低くし、明画素の階調レベルを高くするように、表示データＤa-dを補正するが、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくする。すなわち、補正部２５は、高電位側の暗画素の印加電圧の変化よりも、低電位側の明画素の印加電圧の変化を大きくして、補正対象の画素の明るさのレベルを変更する。
なお、本実施形態では、明るさのレベルを高くする方向が印加電圧を小さくする方向であり、明るさのレベルを低くする方向が印加電圧を大きくする方向であるという点で、ノーマリーブラックモードの場合と相違する。
【００３５】
以上のような補正部２５の補正処理による作用について、図７に示すＶ−Ｔ特性を参照して説明する。以下の説明において、補正処理前において、暗画素の階調レベルａは図７に示すＶ−Ｔ特性の点Ｐ１の位置に対応し、明画素の階調レベルｂは同Ｖ−Ｔ特性の点Ｐ２の位置に対応しているものとする。
【００３６】
図７は、ノーマリーホワイトモードの液晶素子１２０における印加電圧と透過率との関係（Ｖ−Ｔ特性）を表すグラフである。図７（ａ），（ｂ）において、それぞれ同一のＶ−Ｔ特性を示すが、従来の補正処理の説明では図７（ａ）を参照し、補正部２５の補正処理の説明では図７（ｂ）を参照する。
図７（ａ），（ｂ）に示すＶ−Ｔ特性からも分かるように、一般的なＴＮ液晶では、階調レベルが高い暗い側の勾配が小さく、反対に、階調レベルが低い明側の勾配が大きいという傾向を示す。よって、図７（ａ）に示すように、暗画素の印加電圧をΔＶだけ小さくし、明画素の印加電圧を同じくΔＶだけ大きくした場合、階調レベルが低い明側よりも、階調レベルが高い暗側において透過率が大きく変化する。この結果、上述した第１実施形態で説明した理由により、補正部２５の補正処理による暗画素の明るさの変化が、明画素の明るさの変化よりも視認されやすい。一方で、階調レベルが低い明側では、液晶素子１２０の印加電圧の変化に対して透過率の変化が小さい。
【００３７】
よって、本実施形態でも、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、表示データＤa-dに補正処理を施す。図７（ｂ）に示すように、例えば、補正部２５は、暗画素の印加電圧をΔＶ１（ΔＶ１＜ΔＶ）だけ低くして、階調レベルをΔｃ１だけ低くした「ａ１」とし、明画素の印加電圧をΔＶ１よりも大きいΔＶ２（ΔＶ２＞ΔＶ）だけ高くして、階調レベルをΔｃ２だけ高くした「ｂ１」としても、明画素の明るさの変化は暗画素の明るさの変化に比べて、その変化の程度が小さい。
ここでも、補正部２５は、少なくともΔＶ１＜ΔＶ２という関係を満たすように補正処理を施すが、明画素の明るさの変化を暗画素の明るさの変化よりも大きくするように、補正処理を施すようにしてもよい（例えば、Δｃ１＜Δｃ２という条件を満たす）。
【００３８】
補正部２５による補正処理の具体例について説明する。
図８は、補正部２５の補正処理の一例を説明する図であり、ここでは、一方向に並ぶ６つの画素と各画素の印加電圧との対応関係を示す（ここでは、正極性書込である場合とする。）。図８（ａ）は、補正処理を行わない場合（つまり、補正処理前の場合）の対応関係を表した図であり、図８（ｂ）は、補正部２５の補正処理後の対応関係を表した図である。
図８（ａ）に示すように、ノーマリーホワイトモードであっても、入力表示データＤa-inを補正しない構成とした場合、明画素の印加電圧は暗画素の印加電圧よりも高くなるが、その電位差が大きいので、液晶パネル１００は横電界の影響を受けやすくなる。よって、この暗画素と明画素との境界部分付近にディスクリネーション発生領域が出現する。これに対し、補正部２５が表示データＤa-dに補正処理を施した後の表示データＤa-outでは、図８（ｂ）に示すように、明画素の印加電圧が補正処理前よりも高くなって「Ｖｂ１」となり、暗画素の印加電圧が補正処理前よりも低くなって「Ｖａ１」となる。また、暗画素及び明画素の補正処理後の電位差はΔＶ３であり、図７（ｂ）及び図８（ｂ）に示すように、ΔＶ１（電位差：小）＜ΔＶ３（電位差：中）＜ΔＶ２（電位差：大）という関係を満たす。
以上の補正処理によれば、上述した第１実施形態と同等の作用により、表示背反の発生とディスクリネーションの発生との双方を抑えることが可能である。これ以外にも、第２実施形態の電気光学装置１によれば、第１実施形態と同等の効果を奏する。
【００３９】
［変形例］
本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
［変形例１］
上述した各実施形態では、補正部２５は境界検出部２２により検出された境界に接する暗画素と明画素とが並ぶ方向に連続する２画素（具体的には、暗画素と明画素）を補正の対象としていたが、この明画素を含み、同方向に連続する３以上の画素を対象としてもよい。以下、ノーマリーブラックモードである場合の構成について詳細に説明する。
【００４０】
図９は、本変形例の補正部２５の補正処理を説明する図であり、ここでは、境界に接する暗画素から当該境界の反対側へ連続する２個の暗画素、及び、境界に接する明画素から当該境界の反対側へ連続する２個の明画素、という計４画素を補正対象としている。ここでも、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくして、各画素の明るさのレベルを変更する。また、補正部２５は、暗画素及び明画素間の階調差Δｃ（印加電圧の差）を小さくし、且つ、当該暗画素から当該明画素の方向に向かって、明るさのレベルを次第に高くするように（階調レベルを高くするように）、表示データＤa-dを補正する。このような補正処理によれば、隣り合う画素間の印加電圧の差を上述した各実施形態よりも更に小さくすることが可能になり、ディスクリネーションの発生をより確実に抑えることができる。また、補正部２５は、境界に接する暗画素から明画素の方向に向かって、隣り合う画素（暗側の画素）との印加電圧の差を次第に大きくするように、表示データＤa-dを補正する。図９の例では、ΔＶ１１＜ΔＶ１２＜ΔＶ１３＜ΔＶ１４＜ΔＶ１５という関係を満たす。これにより、入力表示データＤa-inの補正による隣り合う画素間の明るさの差をより目立たなくすることができる。
【００４１】
本変形例のような３以上の画素を補正対象とする構成は、ノーマリーホワイトモードの場合も同様に実施可能である。また、補正対象とする画素は、例えば、１つの暗画素と２つの明画素という計３画素としてもよく、暗画素の補正画素数と明画素の補正画素数とが相違していてもよい。
なお、３画素以上が補正対象となる場合において、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きいということは、ある境界に基づいて補正対象となった暗画素における最大の印加電圧の変化よりも、当該境界に基づいて補正対象となった明画素における最小の印加電圧の変化の方が大きい、ということである。
【００４２】
［変形例２］
上述した各実施形態では、補正部２５は境界検出部２２により検出された境界に接する暗画素及び明画素の双方を補正対象としていたが、暗画素を補正対象とせず、明画素のみを補正対象としてもよい。以下、ノーマリーブラックモードの場合の構成について説明する。
【００４３】
図１０は、本変形例の補正部２５の補正処理を説明する図であり、ここでは、境界に接する明画素から当該境界の反対側へ連続する２個の明画素を補正の対象としている。本変形例でも、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、補正処理を施す。ただし、暗画素の印加電圧の変化はゼロであるので、明画素の表示データＤa-dを暗くする方向に補正すれば、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくする、という条件を満たす。
本変形例のような明画素のみを補正対象とする構成は、ノーマリーホワイトモードの場合であっても同様に実施可能である。本変形例の構成であっても、上述した各実施形態と同等の効果を奏する。また、補正対象とする明画素の画素数は３以上であってもよい。
【００４４】
［変形例３］
上述した各実施形態において、補正部２５は、境界に接する暗画素から明画素の方向に向かって、隣り合う画素との印加電圧の差が次第に大きくなるように、補正対象の画素の表示データＤa-dを補正していた。つまり、補正部２５は、暗側から明側へと、電位差が次第に大きくなるように変化していたが、変形例１，２のように３以上の画素を補正対象とする場合には、電位差が例えば「小」→「中」→「中」→「大」となるという具合に、電位差が同じである部分が存在していてもよい。このように、補正部２５は、隣り合う画素間の印加電圧の差が同一となる部分を含むように、補正処理を施してもよい。
【００４５】
［変形例４］
上述した各実施形態において、補正部２５は、暗画素及び明画素間の階調差Δｃ（つまり、印加電圧の差）が大きいほど、印加電圧の変化を大きくするように表示データＤa-dを補正していたが、階調差Δｃに関わらずこの変化を一定としてもよい。この場合であっても、明画素の階調レベルの変化を暗画素の階調レベルの変化を大きくして、暗画素及び明画素間の階調差Δｃ（印加電圧の差）を小さくすれば、ディスクリネーションの発生と表示背反の発生との双方を抑制することができるからである。この構成であれば、表示制御回路２０において、階調差算出部２３及び補正パラメーター算出部２４に相当する構成が不要である。
また、階調差算出部２３が階調差Δｃを算出する構成に代えて、階調差の大小の指標となる情報を算出する構成としてもよい。
【００４６】
［変形例５］
上述した各実施形態において、表示データは、画素の階調レベルを指定するものとしたが、例えば、液晶素子１２０の印加電圧を直接的に指定するものとしてもよいし、画素の輝度を指定するものであってもよい。
また、補正パラメーター算出部２４は上述した各実施形態と異なる演算式を用いて補正パラメーターを算出してもよいし、演算式を用いて算出する構成に代えて、ルックアップテーブルを参照して補正パラメーターを特定してもよい。
【００４７】
［変形例６］
上述した各実施形態において、表示領域１０１における画素スイッチング素子と同じＴＦＴとするのではなく、別体のＩＣチップを左右両側に実装する構成としてもよい。また、本実施形態の液晶素子１２０を反射型ではなく透過型としてもよいし、透過型と反射型とを組み合わせた半透過・半反射型としてもよい。図４，６，７に示すグラフの縦軸を透過率に読み替えることもできるので、表示制御回路２０の表示制御により上述した各実施形態と同等の効果を奏する。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしてもよいし、さらに、別の色を追加し、これらの４色以上の画素で１ドットを構成してもよい。
また、液晶パネル１００が備える走査線１１２やデータ線１１４の数はあくまで一例である。
【００４８】
［変形例７］
図１１は、本発明の電子機器の一実施形態に係るプロジェクターの構成を示す平面図である。次に、上述した各実施形態に係る電気光学装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。
図１１に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４９】
このプロジェクター２１００では、液晶パネル１００を含む電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇ及び１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００５０】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００５１】
電子機器としては、図１１を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適用可能なのは言うまでもない。
【符号の説明】
【００５２】
１…電気光学装置、１０…タイミング制御回路、１００…液晶パネル、１０１…表示領域、１０８…コモン電極、１１０…画素、１２０…液晶素子、２０…表示制御回路、２１…フレームメモリー、２２…境界検出部、２３…階調差算出部、２４…補正パラメーター算出部、２５…補正部、２１００…プロジェクター
【技術分野】
【０００１】
本発明は、ディスクリネーションの発生を抑える技術に関する。
【背景技術】
【０００２】
液晶パネルにおいては、隣り合う画素間の電位差に起因して、画素電極から対向電極に（又は、その逆方向）に向かうべき電界が隣り合う画素電極の方向に向かう横電界が発生し、液晶分子が所期の配向方向とは異なる方向に配向する、ディスクリネーションが発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位を低下させる原因となる。特許文献１から特許文献５は、ディスクリネーションの発生を抑えるための技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２５４１７号公報
【特許文献２】特開２００９−１０４０５３号公報
【特許文献３】特開２００９−１０４０５５号公報
【特許文献４】特開２００９−２３７３６６号公報
【特許文献５】特開２００９−２３７５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、横電界が強くなる画素間の印加電圧の差を小さくするように、これらのうちの一方又は両方の画素の表示データを補正すれば、横電界が弱くなってディスクリネーションの発生が抑えられる。しかしながら、この画素間の電位差を小さくするための印加電圧の変化を大きくしてしまうと、この電圧変化に伴って表示内容の変化が視認されてしまい、表示背反の発生という別の問題が生じることがある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示背反の発生とディスクリネーションの発生との双方を抑えることである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置の表示制御回路にあっては、それぞれが液晶素子を有する複数の画素と、各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部とを備えることを特徴とする。
本発明によれば、表示背反の発生とディスクリネーションの発生との双方を抑えることができる。
【０００６】
本発明において、前記補正部は、前記境界検出部により検出された境界に接する前記第１画素の前記印加電圧を前記明るさのレベルを高くする方向に変化させ、当該境界に接する前記第２画素の前記印加電圧を前記明るさのレベルを低くする方向に変化させることが好ましい。
本発明によれば、境界に接する第１画素と第２画素との双方を補正対象とする場合に、補正による第１画素の明るさの変化を原因とした表示背反の発生を抑えることができる。
【０００７】
本発明において、前記補正部は、前記境界に接する前記第１画素及び前記第２画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることが好ましい。
本発明によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データを補正することができる。
【０００８】
本発明において、前記補正部は、前記境界に接する前記第１画素及び前記第２画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることが好ましい。
本発明によれば、入力表示データの補正による表示内容の変化をより目立たなくすることができる。
なお、本発明は、表示制御回路のほか、表示制御方法、電気光学装置、電気光学装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示すブロック図。
【図２】同実施形態に係る液晶パネルの構成を示す図。
【図３】同実施形態に係る液晶パネルの等価回路を示す図。
【図４】ノーマリーブラックモードにおけるＶ−Ｔ特性を示す図。
【図５】同実施形態に係る補正処理の説明図。
【図６】同実施形態に係る補正処理の作用の説明図。
【図７】ノーマリーホワイトモードにおけるＶ−Ｔ特性を示す図。
【図８】本発明の第２実施形態に係る補正処理の説明図。
【図９】変形例１に係る補正処理の説明図。
【図１０】変形例２に係る補正処理の説明図。
【図１１】変形例７に係るプロジェクターの構成を示す平面図。
【図１２】従来技術に係る補正処理の説明図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面を参照して説明する。
［第１実施形態］
図１は、第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
図１に示すように、電気光学装置１の構成は、タイミング制御回路１０と、液晶パネル１００と、表示制御回路２０とに大別される。
タイミング制御回路１０は、各種の制御信号を生成して、図示せぬ上位装置から与えられる同期信号Ｓyncに同期して電気光学装置１の各部を制御する。
表示制御回路２０は、電気光学装置１の表示を制御する。表示制御回路２０には、同期信号Ｓyncに同期して外部装置から入力表示データＤa-inが入力される。
入力表示データＤa-inは、液晶パネル１００が有する複数画素（後述する、表示領域１０１）の各画素の階調レベルを指定するデジタルデータである。階調レベルは、画素の明るさのレベルを規定するパラメーターである。ここでは、入力表示データＤa-inを８ビットとして、画素で表現すべき階調レベルを、十進値で最も暗い「０」から最も明るい「２５５」までの「１」刻みで２５６階調を指定している。すなわち、指定された階調レベルが高い画素ほど明るく、反対に、指定された階調レベルが低い画素ほど暗い。
入力表示データＤa-inは、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。表示制御回路２０は、入力表示データＤa-inを処理して表示データＤa-outを液晶パネル１００に出力する。
液晶パネル１００は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブ・マトリクス型の表示装置（表示部）である。液晶パネル１００は、表示制御回路２０から供給される表示データＤa-outに基づいて画像を表示する。
なお、入力表示データＤa-inは液晶パネル１００の各画素（後述する画素１１０）の階調レベルを指定するものであるが、階調レベルに応じて液晶素子の印加電圧が定まるので、入力表示データＤa-inは液晶素子の印加電圧を指定するものといって差し支えない。
【００１１】
図２は、液晶パネル１００の構成を示す図である。
図２に示すように、液晶パネル１００のうち画像が表示される表示領域１０１では、１、２、３、…、７６８行の走査線１１２が、一方向（図中横方向）に延在するように設けられる。また、表示領域１０１では、１、２、３、…、１０２４列のデータ線１１４が、走査線１１２に直交する方向（図中縦方向）に延在するように設けられる。各データ線１１４と各走査線１１２とは互いに電気的に絶縁を保つように設けられる。そして、これら７６８行の走査線１１２と１０２４列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ設けられる。したがって、この実施形態では、表示領域１０１において、画素１１０が縦７６８行×横１０２４列でマトリクス状に配列される。
【００１２】
表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とが配置される。
走査線駆動回路１３０は、フレームにわたってタイミング制御回路１０から供給される選択信号Ｙctrによって指定される走査線１１２を選択する。走査線駆動回路１３０は、選択した走査線１１２に対する走査信号を選択電圧に相当するＨレベルとする一方、他の走査線１１２に対する走査信号を非選択電圧に相当するＬレベルとする。図２において、１、２、３、…、７６８行目の走査線１１２に供給される走査信号をそれぞれＧ1、Ｇ2、Ｇ3、…、Ｇ768と表記している。
【００１３】
データ線駆動回路１４０は、表示データＤa-outに基づいて、いわゆる電圧変調方式で画素１１０を駆動するものである。具体的には、データ線駆動回路１４０は、タイミング制御回路１０から供給される選択信号Ｘctrに従って１〜１０２４列目のデータ線１１４に、それぞれ表示データＤa-outに応じた大きさの電圧のデータ信号を供給する。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Ｓyncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。
以上の構成を有する走査線駆動回路１３０及びデータ線駆動回路１４０の協働により、電気光学装置１における駆動回路が実現される。
画素１１０は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線１１２が選択されたときに、データ線１１４に供給されたデータ信号が画素電極に印加されるものである。
【００１４】
図３は、液晶パネル１００の等価回路を示す図である。
図３に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。液晶パネル１００における等価回路では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続される。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた大きさの電圧のデータ信号が供給されると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に供給される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性及び補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０ごとに透過率が変化するので、画素１１０の各々が液晶素子１２０を有する。
本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードであるとする。
【００１５】
図４は、ノーマリーブラックモードの液晶素子１２０における印加電圧と透過率との関係（以下、「Ｖ−Ｔ特性」という。）を表すグラフである。図４のグラフにおいて、横軸が液晶素子１２０の印加電圧の大きさに対応し、縦軸が液晶素子１２０の透過率（具体的には、相対透過率）の大きさに対応している。液晶素子１２０を表示データＤa-outで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた大きさの電圧が液晶素子１２０に印加されればよい。
ところで、液晶素子１２０に対する印加電圧の差が閾値以上となる画素が隣り合ったとき、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。ここで、隣り合う画素のうち、液晶素子１２０に対する印加電圧が閾値Ｖth1以上であり、階調レベルが閾値ｃ１（第１閾値）以上の暗い側の画素を、「暗画素」（第１画素）という。以下の説明において、暗画素の階調レベルを「ａ」と総称することがある。一方、この暗画素との液晶素子１２０の印加電圧の差が閾値Ｖth2以上であり、階調レベルの差（階調差）Δｃが閾値ｃ２（第２閾値）以上となる明るい側の画素を、「明画素」（第２画素）という。以下の説明において、明画素の階調レベルを「ｂ」と総称することがある。暗画素は相対的に黒状態に近い状態の画素であり、明画素は白状態又は相対的に白状態に近い状態の画素である。
ここでは、極端に暗い画素にディスクリネーションの発生を抑えるための補正処理を施してもその効果が得られにくいので、画像ボケの発生を抑えるため、階調レベルが予め設定された閾値ｃ１（第１閾値）を下回る画素を補正対象から除外するようにしている。このような理由から、階調レベルが閾値ｃ１（第１閾値）を下回る暗い画素は、本実施形態では、暗画素と扱わないようにしている。
【００１６】
なお、液晶１０５の劣化を防止するために、画素容量を交流駆動することが原則であるが、液晶素子１２０を交流駆動する場合に、ある階調レベルを表現するように画素を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。一方、階調レベルが「０」である最小階調を表現する際に、液晶素子１２０に電圧を印加しないのであれば、コモン電極１０８に印加される電圧ＬＣcomの１種類であり、極性に無関係であるが、印加電圧をゼロ近傍とするのであれば、振幅中心電圧に対して正極性と、負極性との２種類が必要となる。
なお、実施形態の電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差である。
【００１７】
次に、表示制御回路２０の構成を図１を参照しつつ説明する。
表示制御回路２０は、フレームメモリー２１と、境界検出部２２と、階調差算出部２３と、補正パラメーター算出部２４と、補正部２５とを備える。
フレームメモリー２１は、表示領域１０１に対応して縦７６８行×横１０２４列の画素配列に対応した記憶領域を有し、１コマ（１フレーム分）の入力表示データＤa-inを記憶する。各記憶領域は、それぞれに対応する画素１１０の階調レベルを指定する入力表示データＤa-inを記憶する。
なお、入力表示データＤa-inは、外部装置から供給されてフレームメモリー２１の記憶領域に書き込まれる。また、フレームメモリー２１における入力表示データＤa-inの記憶、及びフレームメモリー２１からの表示データＤa-dの読み出しは、例えば、タイミング制御回路１０の制御の下で、液晶パネル１００における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。入力表示データＤa-inと表示データＤa-dとは、実質的に同じ表示内容を表すが、これらは、フレームメモリー２１に記憶させられるものであるか、フレームメモリー２１から読み出されるものであるかという点で区別される。
【００１８】
境界検出部２２は、フレームメモリー２１から読み出された表示データＤa-dで表される画像を解析して、暗画素と明画素とが隣り合う部分があるか否かを判別する。境界検出部２２は、暗画素と明画素とが隣り合う部分があると判別したとき、暗画素と明画素との境界を検出して、境界の位置情報を出力する（境界検出ステップ）。
以上のような境界検出部２２が検出する境界部分付近に強い横電界が発生し、この付近がディスクリネーション発生領域となり得る。ディスクリネーションの発生の条件となる階調差である閾値ｃ２（閾値Ｖth2）ついては、例えば試験的に算出された値が表示制御回路２０に対して設定される。
なお、境界検出部２２は、複数行の入力表示データＤa-inを参照しないと、表示すべき画像における境界を検出することができない。この参照を可能とするために、表示制御回路２０においてフレームメモリー２１が設けられている。また、各画素に隣り合う画素は、一の画素からみて辺どうしが対向する画素のことである。よって、画像領域端部に位置する画素を除いて、一の画素に４つの画素が隣り合っている。
【００１９】
階調差算出部２３は、フレームメモリー２１から読み出された表示データＤa-dに基づいて、境界検出部２２により検出された境界に接する暗画素の階調レベルと、当該境界に接する明画素の階調レベルとの差分である階調差Δｃを算出する。ここでは、階調差算出部２３は、高階調側である明画素の階調レベルから、低階調側である暗画素の階調レベルを減じて、階調差Δｃを算出する。
なお、階調差Δｃは、暗画素及び明画素間の印加電圧の差に対応している。すなわち、暗画素及び明画素間の階調差Δｃが大きいほど、暗画素及び明画素間の印加電圧の差も大きくなる。
【００２０】
補正パラメーター算出部２４は、第１補正係数α及び第２補正係数βを記憶するメモリーを有し、階調差算出部２３により算出された階調差Δｃに補正係数を作用させて、補正パラメーターΔＲＥＶａ，ΔＲＥＶｂを算出する。ここでは、第１補正係数α＜第２補正係数βという関係を満たし、例えば、α＝０．２、β＝０．５である。補正パラメーター算出部２４は、階調差算出部２３で算出された階調差Δｃに第１補正係数αを乗じて、補正パラメーターΔＲＥＶａを算出する。例えば、階調差Δｃが「５０」であれば、補正パラメーターΔＲＥＶａ＝５０×０．２＝１０である。また、補正パラメーター算出部２４は、階調差Δｃに第２補正係数βを乗じて補正パラメーターΔＲＥＶｂを算出する。例えば、階調差Δｃが「５０」であれば、補正パラメーターΔＲＥＶｂ＝５０×０．５＝２５である。
なお、第１補正係数α＜第２補正係数βという関係を満たすので、同一の階調差Δｃを用いて算出される補正パラメーターΔＲＥＶａ，ΔＲＥＶｂは、必ず、ΔＲＥＶａ＜ΔＲＥＶｂという関係を満たす。また、階調差Δｃが大きいほど補正パラメーターΔＲＥＶａ，ΔＲＥＶｂも大きくなる。
【００２１】
補正部２５は、フレームメモリー２１から読み出された表示データＤa-dに補正処理を施して、表示データＤa-outを出力する（補正ステップ）。補正部２５は、境界検出部２２により検出された境界に接する暗画素及び明画素間の階調差Δｃ（すなわち、印加電圧の差）を小さくするように、表示データＤa-dを補正する。ここでは、補正部２５は、表示データＤa-dに基づいて、暗画素の階調レベルａにΔＲＥＶａを加算した値を、暗画素の補正後の階調レベルとする。また、補正部２５は、表示データＤa-dにおける明画素の階調レベルｂからΔＲＥＶｂを減じた値を、明画素の補正後の階調レベルとする。
補正部２５は、表示データＤa-dにおいて境界に接しない画素を補正対象とせず、フレームメモリー２１から読み出された表示データＤa-dをそのまま表示データＤa-outとして液晶パネル１００に出力する。
なお、表示データＤa-dと入力表示データＤa-inとは実質的に同じ表示内容を表すので、補正部２５は入力表示データＤa-inに補正処理を施していることに等しい。
【００２２】
このように、補正部２５は、暗画素の階調レベルを高くし、明画素の階調レベルを低くするように表示データＤa-dを補正するが、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、各画素の明るさのレベル（階調レベル）を変更する。
ここでは、補正部２５が暗画素の階調レベルの変化よりも明画素の階調レベルの変化を大きくすることで、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きくなるものとする。
続いて、補正部２５による補正処理の具体例について説明する。
【００２３】
図５は、補正部２５の補正処理を説明する図であり、ここでは、一方向に並ぶ６つの画素と各画素の印加電圧との対応関係を示す（ここでは、正極性書込である場合とする。）。図５（ａ）は、補正処理を行わない場合（又は、補正処理前の場合）の対応関係を表した図であり、図５（ｂ）は、補正部２５による補正処理後の対応関係を表した図である。
なお、以下の説明において、補正処理前において、暗画素の階調レベルａは図４に示すＶ−Ｔ特性の点Ｐ１の位置に対応し、明画素の階調レベルｂは同Ｖ−Ｔ特性の点Ｐ２の位置に対応しているものとする。
【００２４】
図５（ａ）に示すように、仮に、補正部２５が表示データＤa-dを補正しない構成とした場合、明画素の印加電圧は暗画素の印加電圧よりも高くなるが、両画素間の電位差が大きいので、液晶パネル１００において横電界の影響を受けやすくなる。よって、この暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。一方、負極性である場合、電圧Ｖcnt（ほぼ電圧ＬＣcomに等しい）を基準にして対称となり、電位の大小関係が逆転するが、電位差が大きいことに変わりはないので、やはりこの暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。
補正部２５は、このようなディスクリネーション発生領域が出現しないようにするための補正処理を行うものである。
ここで、ディスクリネーション発生領域を抑制するために、従来の補正処理を採用した場合の問題点についてまず説明する。
【００２５】
図１２は、従来の補正処理を説明する図である。
図１２（ａ）に示すように、境界に接する１つの明画素の階調レベルを低くする方向に補正して、階調レベルｂ１１とした場合、その階調レベル（つまり、画素の印加電圧）の変化が小さければ、やはり、暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。この明画素の階調レベルの変化を更に大きくして、暗画素にかなり近い階調レベルに補正した場合、ディスクリネーション発生領域が図中右方向に１画素ずれて出現することとなり、やはり、ディスクリネーション発生領域が出現する。境界に接する１つの暗画素を対象として補正処理が行われた場合であっても、これと同等になる。
図１２（ｂ）に示すように、境界に接する暗画素及び明画素の双方を補正対象とし、境界に接する１つの暗画素の階調レベルを高くする方向に補正して階調レベルｂ１２とし、更に、境界に接する１つの明画素の階調レベルを低くする方向に補正して階調レベルをｂ１２とした場合、暗画素と明画素との境界部分付近にディスクリネーション発生領域は出現しなくなるものの、図中左方向に１画素だけずれた位置に出現し得る。更に、この場合、暗画素の階調レベルの変化がかなり大きいので、補正処理による暗画素の明るさの変化が視認されやすくなり、表示背反の発生が問題となりやすい。
図１２（ｃ）に示すように、暗画素の印加電圧をΔＶだけ高くした階調レベルａ１１とし、明画素の印加電圧を同じくΔＶだけ低くした階調レベルｂ１３とした場合、ディスクリネーション発生領域が出現しなくなる（ここでは、暗画素及び明画素間の印加電圧の差もΔＶになるものとする。）。しかしながら、この場合、補正処理による暗画素の明るさの変化が特に視認されやすく、表示背反の発生が問題となりやすい。続いて、図１２（ｃ）に示す態様の補正処理によって表示背反が目立ちやすくなる根拠を説明する。
【００２６】
図４に示すＶ−Ｔ特性からも分かるように、ＶＡ液晶では、一般に、階調レベルが低い（印加電圧が小さい）暗側の勾配（つまり、Ｖ−Ｔ特性の接線の傾き）が大きく、階調レベルが高い（印加電圧が大きい）明側の勾配が暗側よりも小さい。よって、階調レベルが低い暗側では、液晶素子１２０の印加電圧が僅かに変化しただけでも透過率が大きく変化する。したがって、暗画素の印加電圧をΔＶだけ大きくし、この暗画素に境界を挟んで隣り合う明画素の印加電圧を同じくΔＶだけ小さくした場合、明画素の明るさの変化よりも暗画素の明るさの変化が大きいので、特に、暗画素の明るさの変化を原因とした表示内容の変化が視認されやすい。
以上のような従来の補正処理に対し、補正部２５による補正処理が施された場合は、従来の補正処理と同等の問題が生じない。補正部２５による補正処理の作用について、図５（ｂ）及び図６を参照しつつ説明する。
【００２７】
図６は、図４と同一のＶ−Ｔ特性を表したものであり、補正処理の作用を説明する図である。
補正部２５による補正処理後の表示データＤa-outでは、暗画素の階調レベルが補正前からΔＲＥＶａだけ高くなり、図５（ｂ）に示すように、暗画素の印加電圧が補正処理前よりもΔＶ１（ここでは、ΔＶ１＜ΔＶ）だけ高くなって、「Ｖａ１」となる。また、表示データＤa-outでは、明画素の階調レベルが補正前からΔＲＥＶｂだけ低くなり、図５（ｂ）に示すように、明画素の印加電圧が補正処理前よりもΔＶ２（ここでは、ΔＶ２＞ΔＶ）だけ低くなって、「Ｖｂ１」となる。また、暗画素及び明画素の補正処理後の電位差はΔＶ３であり、図５（ｂ）及び図６に示すように、ΔＶ１（電位差：小）＜ΔＶ３（電位差：中）＜ΔＶ２（電位差：大）という関係を満たす。
以上のような補正処理により、補正処理前よりも暗画素及び明画素間の階調差Δｃ（液晶素子１２０に対する印加電圧の差）が小さくなり、更に、暗画素から明画素の方向に向かって階調レベル（印加電圧）が次第に大きくなるように、入力表示データＤa-inが補正される（ここでは、３段階）。これにより、横電界の発生領域が複数に分散し、強い横電界が発生する部分が現れなくなる。この結果、暗画素と明画素との境界部分付近には、ディスクリネーション発生領域が出現しなくなる。
【００２８】
更に、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きくなるように補正処理を施すので、図１２（ａ）に示すように境界に接する一方の画素を補正対象としたり、図１２（ｂ）に示すように暗画素の印加電圧の変化を明画素の印加電圧の変化よりも大きくしたり、図１２（ｃ）に示すように暗画素の印加電圧の変化と明画素の印加電圧の変化とを同じにしたりする場合に比べて、暗画素の明るさの変化を原因とした表示内容の変化が視認されにくく、その結果、表示背反の発生を抑えることが可能となる。
【００２９】
以上のように、ＶＡ液晶のＶ−Ｔ特性に照らして、補正処理による明画素の明るさの変化は、暗画素の明るさの変化に比べると視認されにくい、という知見に基づいて、本実施形態では、表示制御回路２０が暗画素の印加電圧の変化よりも明画素の印加画素の変化を大きくするように、入力表示データＤa-inを補正する。図６に示すように、補正部２５が、例えば、暗画素の印加電圧をΔＶ１だけ大きくすることにより階調レベルをΔｃ１だけ高くした「ａ１」とし、明画素の印加電圧をΔＶ２だけ小さくすることにより階調レベルをΔｃ２だけ低くした「ｂ１」とする。
なお、補正部２５は、少なくともΔＶ１＜ΔＶ２という関係を満たすように補正処理を施せば、ディスクリネーションの発生と表示背反の発生との双方を抑えることができるが、明画素の明るさの変化を暗画素の明るさの変化よりも大きくするように、補正処理を施すようにしてもよい（Δｃ１＜Δｃ２という条件を満たす）。
【００３０】
以上説明した第１実施形態では、表示制御回路２０は暗画素と明画素とが隣り合う境界について、当該境界に接する暗画素の階調レベルを高くし、且つ明画素の階調レベルを低くする補正処理を行い、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくして、各画素の明るさのレベルを変更する。このような表示制御回路２０を備える電気光学装置１によれば、図１２（ａ）から図１２（ｃ）に示す従来の補正処理のように、隣り合う暗画素と明画素間の電位差を小さくすることだけを考慮して補正処理の態様を決定する場合に比べて、ディスクリネーションの発生と表示背反の発生との双方を抑制することができる。
【００３１】
また、本実施形態の表示制御回路２０は、境界を挟んで隣り合う明画素及び暗画素間の階調差Δｃ（つまり、画素の印加電圧の差）が大きいほど、階調レベルの変化を大きくして（つまり、印加電圧の変化を大きくして）、入力表示データＤa-inを補正する。階調差Δｃが比較的小さい場合には、ディスクリネーションが発生しにくいので、表示制御回路２０は、入力表示データＤa-inの変化をなるべく抑えるように補正処理を施すことで、表示背反がより発生しにくくなるようにしている。反対に、階調差Δｃが比較的大きい場合には、ディスクリネーションが発生しやすいので、表示制御回路２０は、入力表示データＤa-inの変化が大きくなることを許容してでも、横電界を弱くするように補正処理を施すことで、ディスクリネーションの発生をより確実に抑えられるようにしている。よって、表示制御回路２０によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データＤa-inを補正することができる。
【００３２】
更に、本実施形態の表示制御回路２０は、明画素及び暗画素間の電位差が小さくなるように補正処理を行うことで、これらの明画素及び暗画素間の寄生容量に起因する書込電圧に対する階調表現のずれを抑制できる。また、一般に、液晶素子のプレチルト角を大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、プレチルト角を小さくするように液晶パネル１００を構成して、コントラスト比を向上させることも可能である。また、画素電極１１８とコモン電極１０８との間のセルギャップを大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、液晶パネル１００のセルギャップを大きくして、透過率の向上やコントラスト比の向上、耐光性寿命の向上などの効果も奏する。
【００３３】
［第２実施形態］
次に、本発明の第２実施形態を説明する。
上述した第１実施形態では、液晶１０５をＶＡ液晶として、液晶素子１２０を電圧無 印加時において黒状態となるノーマリーブラックモードとしていたが、液晶１０５をＴＮ（Twisted Nematic）液晶として、液晶素子１２０を電圧無印加時において白状態となるノーマリーホワイトモードとしてもよい。この実施形態においても、入力表示データＤa-inは、液晶パネル１００における各画素の階調レベルを指定するデジタルデータであるが、画素で表現すべき階調レベルを十進値で最も明るい「０」から最も暗い「２５５」まで、「１」刻みで２５６階調を指定している。すなわち、本実施形態では、画素に対する印加電圧が大きく階調レベルが高い画素ほど明るさのレベルが低くなり（つまり、暗くなり）、反対に、画素に対する印加電圧が小さく階調レベルが低い画素ほど明るさのレベルが高くなる（つまり、明るくなる）。本実施形態では、横電界に起因してディスクリネーションが発生しうる隣り合う画素のうち、明るさのレベルが低い画素は、液晶素子１２０の印加電圧が閾値Ｖth1以下であり、階調レベルが閾値ｃ１（第１閾値）以下の画素である。以下の説明において、この画素を「暗画素」（第１画素）といい、暗画素の階調レベルを「ａ」と総称することがある。一方、明るさのレベルが高い画素は、暗画素との液晶素子１２０の印加電圧の差が閾値Ｖth2以上であり、階調差Δｃが閾値ｃ２（第２閾値）以上となる画素である。以下の説明において、この画素を「明画素」（第２画素）といい、明画素の階調レベルを「ｂ」と総称することがある。
なお、本実施形態の電気光学装置１では、ノーマリーブラックモードかノーマリーホワイトモードであるかという点で、上述した第１実施形態と構成が相違する部分があるが、大部分において共通する。また、以下の説明で、上述した第１実施形態と同じ符号を付した構成要素は、上述した第１実施形態と同等に機能するから、以下では相違点を主に説明する。
【００３４】
本実施形態においても、補正部２５は、境界検出部２２により検出された境界に接する暗画素及び明画素間の階調差Δｃ（印加電圧の差）を小さくするように、表示データＤa-dを補正する。具体的には、補正部２５は、表示データＤa-dにおいて、暗画素の階調レベルａからΔＲＥＶａを減じた値を、補正後の階調レベルとする。また、補正部２５は、表示データＤa-dにおいて、明画素の階調レベルｂにΔＲＥＶｂを加算した値を、補正後の階調レベルとする。
このように、補正部２５は、暗画素の階調レベルを低くし、明画素の階調レベルを高くするように、表示データＤa-dを補正するが、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくする。すなわち、補正部２５は、高電位側の暗画素の印加電圧の変化よりも、低電位側の明画素の印加電圧の変化を大きくして、補正対象の画素の明るさのレベルを変更する。
なお、本実施形態では、明るさのレベルを高くする方向が印加電圧を小さくする方向であり、明るさのレベルを低くする方向が印加電圧を大きくする方向であるという点で、ノーマリーブラックモードの場合と相違する。
【００３５】
以上のような補正部２５の補正処理による作用について、図７に示すＶ−Ｔ特性を参照して説明する。以下の説明において、補正処理前において、暗画素の階調レベルａは図７に示すＶ−Ｔ特性の点Ｐ１の位置に対応し、明画素の階調レベルｂは同Ｖ−Ｔ特性の点Ｐ２の位置に対応しているものとする。
【００３６】
図７は、ノーマリーホワイトモードの液晶素子１２０における印加電圧と透過率との関係（Ｖ−Ｔ特性）を表すグラフである。図７（ａ），（ｂ）において、それぞれ同一のＶ−Ｔ特性を示すが、従来の補正処理の説明では図７（ａ）を参照し、補正部２５の補正処理の説明では図７（ｂ）を参照する。
図７（ａ），（ｂ）に示すＶ−Ｔ特性からも分かるように、一般的なＴＮ液晶では、階調レベルが高い暗い側の勾配が小さく、反対に、階調レベルが低い明側の勾配が大きいという傾向を示す。よって、図７（ａ）に示すように、暗画素の印加電圧をΔＶだけ小さくし、明画素の印加電圧を同じくΔＶだけ大きくした場合、階調レベルが低い明側よりも、階調レベルが高い暗側において透過率が大きく変化する。この結果、上述した第１実施形態で説明した理由により、補正部２５の補正処理による暗画素の明るさの変化が、明画素の明るさの変化よりも視認されやすい。一方で、階調レベルが低い明側では、液晶素子１２０の印加電圧の変化に対して透過率の変化が小さい。
【００３７】
よって、本実施形態でも、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、表示データＤa-dに補正処理を施す。図７（ｂ）に示すように、例えば、補正部２５は、暗画素の印加電圧をΔＶ１（ΔＶ１＜ΔＶ）だけ低くして、階調レベルをΔｃ１だけ低くした「ａ１」とし、明画素の印加電圧をΔＶ１よりも大きいΔＶ２（ΔＶ２＞ΔＶ）だけ高くして、階調レベルをΔｃ２だけ高くした「ｂ１」としても、明画素の明るさの変化は暗画素の明るさの変化に比べて、その変化の程度が小さい。
ここでも、補正部２５は、少なくともΔＶ１＜ΔＶ２という関係を満たすように補正処理を施すが、明画素の明るさの変化を暗画素の明るさの変化よりも大きくするように、補正処理を施すようにしてもよい（例えば、Δｃ１＜Δｃ２という条件を満たす）。
【００３８】
補正部２５による補正処理の具体例について説明する。
図８は、補正部２５の補正処理の一例を説明する図であり、ここでは、一方向に並ぶ６つの画素と各画素の印加電圧との対応関係を示す（ここでは、正極性書込である場合とする。）。図８（ａ）は、補正処理を行わない場合（つまり、補正処理前の場合）の対応関係を表した図であり、図８（ｂ）は、補正部２５の補正処理後の対応関係を表した図である。
図８（ａ）に示すように、ノーマリーホワイトモードであっても、入力表示データＤa-inを補正しない構成とした場合、明画素の印加電圧は暗画素の印加電圧よりも高くなるが、その電位差が大きいので、液晶パネル１００は横電界の影響を受けやすくなる。よって、この暗画素と明画素との境界部分付近にディスクリネーション発生領域が出現する。これに対し、補正部２５が表示データＤa-dに補正処理を施した後の表示データＤa-outでは、図８（ｂ）に示すように、明画素の印加電圧が補正処理前よりも高くなって「Ｖｂ１」となり、暗画素の印加電圧が補正処理前よりも低くなって「Ｖａ１」となる。また、暗画素及び明画素の補正処理後の電位差はΔＶ３であり、図７（ｂ）及び図８（ｂ）に示すように、ΔＶ１（電位差：小）＜ΔＶ３（電位差：中）＜ΔＶ２（電位差：大）という関係を満たす。
以上の補正処理によれば、上述した第１実施形態と同等の作用により、表示背反の発生とディスクリネーションの発生との双方を抑えることが可能である。これ以外にも、第２実施形態の電気光学装置１によれば、第１実施形態と同等の効果を奏する。
【００３９】
［変形例］
本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
［変形例１］
上述した各実施形態では、補正部２５は境界検出部２２により検出された境界に接する暗画素と明画素とが並ぶ方向に連続する２画素（具体的には、暗画素と明画素）を補正の対象としていたが、この明画素を含み、同方向に連続する３以上の画素を対象としてもよい。以下、ノーマリーブラックモードである場合の構成について詳細に説明する。
【００４０】
図９は、本変形例の補正部２５の補正処理を説明する図であり、ここでは、境界に接する暗画素から当該境界の反対側へ連続する２個の暗画素、及び、境界に接する明画素から当該境界の反対側へ連続する２個の明画素、という計４画素を補正対象としている。ここでも、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくして、各画素の明るさのレベルを変更する。また、補正部２５は、暗画素及び明画素間の階調差Δｃ（印加電圧の差）を小さくし、且つ、当該暗画素から当該明画素の方向に向かって、明るさのレベルを次第に高くするように（階調レベルを高くするように）、表示データＤa-dを補正する。このような補正処理によれば、隣り合う画素間の印加電圧の差を上述した各実施形態よりも更に小さくすることが可能になり、ディスクリネーションの発生をより確実に抑えることができる。また、補正部２５は、境界に接する暗画素から明画素の方向に向かって、隣り合う画素（暗側の画素）との印加電圧の差を次第に大きくするように、表示データＤa-dを補正する。図９の例では、ΔＶ１１＜ΔＶ１２＜ΔＶ１３＜ΔＶ１４＜ΔＶ１５という関係を満たす。これにより、入力表示データＤa-inの補正による隣り合う画素間の明るさの差をより目立たなくすることができる。
【００４１】
本変形例のような３以上の画素を補正対象とする構成は、ノーマリーホワイトモードの場合も同様に実施可能である。また、補正対象とする画素は、例えば、１つの暗画素と２つの明画素という計３画素としてもよく、暗画素の補正画素数と明画素の補正画素数とが相違していてもよい。
なお、３画素以上が補正対象となる場合において、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きいということは、ある境界に基づいて補正対象となった暗画素における最大の印加電圧の変化よりも、当該境界に基づいて補正対象となった明画素における最小の印加電圧の変化の方が大きい、ということである。
【００４２】
［変形例２］
上述した各実施形態では、補正部２５は境界検出部２２により検出された境界に接する暗画素及び明画素の双方を補正対象としていたが、暗画素を補正対象とせず、明画素のみを補正対象としてもよい。以下、ノーマリーブラックモードの場合の構成について説明する。
【００４３】
図１０は、本変形例の補正部２５の補正処理を説明する図であり、ここでは、境界に接する明画素から当該境界の反対側へ連続する２個の明画素を補正の対象としている。本変形例でも、補正部２５は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、補正処理を施す。ただし、暗画素の印加電圧の変化はゼロであるので、明画素の表示データＤa-dを暗くする方向に補正すれば、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくする、という条件を満たす。
本変形例のような明画素のみを補正対象とする構成は、ノーマリーホワイトモードの場合であっても同様に実施可能である。本変形例の構成であっても、上述した各実施形態と同等の効果を奏する。また、補正対象とする明画素の画素数は３以上であってもよい。
【００４４】
［変形例３］
上述した各実施形態において、補正部２５は、境界に接する暗画素から明画素の方向に向かって、隣り合う画素との印加電圧の差が次第に大きくなるように、補正対象の画素の表示データＤa-dを補正していた。つまり、補正部２５は、暗側から明側へと、電位差が次第に大きくなるように変化していたが、変形例１，２のように３以上の画素を補正対象とする場合には、電位差が例えば「小」→「中」→「中」→「大」となるという具合に、電位差が同じである部分が存在していてもよい。このように、補正部２５は、隣り合う画素間の印加電圧の差が同一となる部分を含むように、補正処理を施してもよい。
【００４５】
［変形例４］
上述した各実施形態において、補正部２５は、暗画素及び明画素間の階調差Δｃ（つまり、印加電圧の差）が大きいほど、印加電圧の変化を大きくするように表示データＤa-dを補正していたが、階調差Δｃに関わらずこの変化を一定としてもよい。この場合であっても、明画素の階調レベルの変化を暗画素の階調レベルの変化を大きくして、暗画素及び明画素間の階調差Δｃ（印加電圧の差）を小さくすれば、ディスクリネーションの発生と表示背反の発生との双方を抑制することができるからである。この構成であれば、表示制御回路２０において、階調差算出部２３及び補正パラメーター算出部２４に相当する構成が不要である。
また、階調差算出部２３が階調差Δｃを算出する構成に代えて、階調差の大小の指標となる情報を算出する構成としてもよい。
【００４６】
［変形例５］
上述した各実施形態において、表示データは、画素の階調レベルを指定するものとしたが、例えば、液晶素子１２０の印加電圧を直接的に指定するものとしてもよいし、画素の輝度を指定するものであってもよい。
また、補正パラメーター算出部２４は上述した各実施形態と異なる演算式を用いて補正パラメーターを算出してもよいし、演算式を用いて算出する構成に代えて、ルックアップテーブルを参照して補正パラメーターを特定してもよい。
【００４７】
［変形例６］
上述した各実施形態において、表示領域１０１における画素スイッチング素子と同じＴＦＴとするのではなく、別体のＩＣチップを左右両側に実装する構成としてもよい。また、本実施形態の液晶素子１２０を反射型ではなく透過型としてもよいし、透過型と反射型とを組み合わせた半透過・半反射型としてもよい。図４，６，７に示すグラフの縦軸を透過率に読み替えることもできるので、表示制御回路２０の表示制御により上述した各実施形態と同等の効果を奏する。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしてもよいし、さらに、別の色を追加し、これらの４色以上の画素で１ドットを構成してもよい。
また、液晶パネル１００が備える走査線１１２やデータ線１１４の数はあくまで一例である。
【００４８】
［変形例７］
図１１は、本発明の電子機器の一実施形態に係るプロジェクターの構成を示す平面図である。次に、上述した各実施形態に係る電気光学装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。
図１１に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４９】
このプロジェクター２１００では、液晶パネル１００を含む電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇ及び１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００５０】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００５１】
電子機器としては、図１１を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適用可能なのは言うまでもない。
【符号の説明】
【００５２】
１…電気光学装置、１０…タイミング制御回路、１００…液晶パネル、１０１…表示領域、１０８…コモン電極、１１０…画素、１２０…液晶素子、２０…表示制御回路、２１…フレームメモリー、２２…境界検出部、２３…階調差算出部、２４…補正パラメーター算出部、２５…補正部、２１００…プロジェクター
【特許請求の範囲】
【請求項１】
それぞれが液晶素子を有する複数の画素と、
各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、
前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部と
を備えることを特徴とする表示制御回路。
【請求項２】
前記補正部は、
前記境界検出部により検出された境界に接する前記第１画素の前記印加電圧を前記明るさのレベルを高くする方向に変化させ、当該境界に接する前記第２画素の前記印加電圧を前記明るさのレベルを低くする方向に変化させる
ことを特徴とする請求項１に記載の表示制御回路。
【請求項３】
前記補正部は、
前記境界に接する前記第１画素及び前記第２画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくする
ことを特徴とする請求項１又は２に記載の表示制御回路。
【請求項４】
前記補正部は、
隣り合う画素間の前記印加電圧の差が、前記境界に接する前記第１画素から当該境界に接する前記第２画素の方向に向かって次第に大きくなるように、前記入力表示データを補正する
ことを特徴とする請求項１から３のいずれか１項に記載の表示制御回路。
【請求項５】
それぞれが液晶素子を有する複数の画素と、
各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御方法であって、
前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出ステップと、
前記境界検出ステップで検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正ステップであって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正ステップと
を有することを特徴とする表示制御方法。
【請求項６】
それぞれが液晶素子を有する複数の画素と、
各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路と、
前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部と
を備えることを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を表示部に有することを特徴とする電子機器。
【請求項１】
それぞれが液晶素子を有する複数の画素と、
各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、
前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部と
を備えることを特徴とする表示制御回路。
【請求項２】
前記補正部は、
前記境界検出部により検出された境界に接する前記第１画素の前記印加電圧を前記明るさのレベルを高くする方向に変化させ、当該境界に接する前記第２画素の前記印加電圧を前記明るさのレベルを低くする方向に変化させる
ことを特徴とする請求項１に記載の表示制御回路。
【請求項３】
前記補正部は、
前記境界に接する前記第１画素及び前記第２画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくする
ことを特徴とする請求項１又は２に記載の表示制御回路。
【請求項４】
前記補正部は、
隣り合う画素間の前記印加電圧の差が、前記境界に接する前記第１画素から当該境界に接する前記第２画素の方向に向かって次第に大きくなるように、前記入力表示データを補正する
ことを特徴とする請求項１から３のいずれか１項に記載の表示制御回路。
【請求項５】
それぞれが液晶素子を有する複数の画素と、
各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御方法であって、
前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出ステップと、
前記境界検出ステップで検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正ステップであって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正ステップと
を有することを特徴とする表示制御方法。
【請求項６】
それぞれが液晶素子を有する複数の画素と、
各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路と、
前記入力表示データに基づいて、前記明るさのレベルが第１閾値以下である第１画素と、当該第１画素よりも前記明るさのレベルが高く、かつ、当該第１画素との前記明るさのレベルの差が第２閾値以上である第２画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第１画素と前記第２画素とが並ぶ方向に連続する、当該第２画素を含む２以上の画素について、当該第１画素及び当該第２画素間の前記明るさのレベルの差を小さくし、且つ、当該第１画素から当該第２画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第１画素の前記液晶素子に対する印加電圧の変化よりも前記第２画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部と
を備えることを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を表示部に有することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２５２０４２（Ｐ２０１２−２５２０４２Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２２２８３（Ｐ２０１１−１２２２８３）
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]