表示装置および表示素子の駆動制御方法
【課題】表示素子の実際の静電容量を、ダミー画素など余分な画素を設けること無しに検出して、検出結果に応じて最適な駆動条件を自動調整する表示装置の実現。
【解決手段】駆動された後駆動が解除された後も表示状態を維持するメモリ性を有する表示素子10と、表示素子が呈する静電容量を検出する静電容量検出回路14と、表示素子を所定の駆動条件で駆動して表示状態を設定した後、静電容量検出回路が検出した表示状態を呈する表示素子の静電容量に基づいて、表示素子の駆動条件を自動調整する駆動条件調整回路23,24と、を有する表示装置。
【解決手段】駆動された後駆動が解除された後も表示状態を維持するメモリ性を有する表示素子10と、表示素子が呈する静電容量を検出する静電容量検出回路14と、表示素子を所定の駆動条件で駆動して表示状態を設定した後、静電容量検出回路が検出した表示状態を呈する表示素子の静電容量に基づいて、表示素子の駆動条件を自動調整する駆動条件調整回路23,24と、を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示素子の駆動制御方法に関する。
【背景技術】
【０００２】
表示装置として、コレステリック液晶など、メモリ性を有する材料を用いた表示装置が開発され、電子ペーパー等に応用されている。電子ペーパーは、フィルム基板を用いた難度の高い製造プロセスであること等から、表示素子のコントラスト、明るさ、ガンマ特性などがロット間でバラつきやすい。製造後も、表示素子の長期間の使用により、このような特性の変化が懸念される。このようなバラツキや経年変化があると、同じ駆動条件で表示素子を駆動しても望ましい表示が行えないという問題が発生する。
【０００３】
そこで、表示装置のロット間のバラツキや経年変化を検出し、最適な駆動条件になるように自動調整することが提案されている。
【０００４】
例えば、表示素子に輝度センサを搭載し、実際の表示の状態を検出して所望の表示状態が得られるように調整することが提案されている。しかし、表示素子に輝度センサを搭載するのは、コスト面や外観面から問題があり、特に電子ペーパーのように持ち運びのしやすさを特徴とする反射型表示素子に輝度センサを搭載することは好ましくない。
【０００５】
また、表示中には常時通電を行う表示素子の累積通電時間を測定し、経年変化を予測して補正することも行われる。しかし、電子ペーパーは書き換え時のみ通電し、その通電も不定期に行われるため、累積通電時間を利用した補正は、電子ペーパーに適用できない。
【０００６】
液晶表示素子における駆動は、静電容量を有する各画素を駆動することであり、その駆動条件は静電容量値に応じて決定される。そこで、ダミー画素を設け、ダミー画素の静電容量値を検出して駆動電圧を調整することが提案されている。しかし、ダミー画素の静電容量と実際の表示画素の静電容量は、駆動履歴の相違により適合せず、検出精度が十分でないという問題がある。また、提案の方法では、ダミー画素で構成されるＣＲ発振回路の発振周波数を検出して静電容量値を検出している。この検出方法は、ＴＦＴ液晶表示素子のような比抵抗が高く、容量特性が安定している場合には実用的であるが、電子ペーパーに使用されるメモリ性を有するコレステリック液晶のように、比抵抗が相対的に低く、容量特性が不安定な場合には、発振回路の安定性が不十分で、静電容量を高精度に検出することができない。
【０００７】
また、温度に応じて液晶表示素子の静電容量が変化することが知られている。言い換えれば、温度により静電容量が変化し、それに応じて駆動条件も変化する。そこで、液晶表示素子の静電容量を検出して駆動条件を調整することにより、温度にかかわらず常時良好な表示が得られるようにすることが提案されている。しかしながら、これは温度に応じた調整のみで、バラツキや経年変化は考慮されていない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０６５０５８号公報
【特許文献２】特開昭５２−１４０２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実施形態によれば、これまでにない方法で、メモリ性を有する表示装置のロット間のバラツキや経年変化を検出し、最適な駆動条件になるように自動調整する表示装置が開示される。
【課題を解決するための手段】
【００１０】
発明の一観点によれば、駆動された後、駆動が解除された後も表示状態を維持するメモリ性を有する表示素子と、表示素子が呈する静電容量を検出する静電容量検出回路と、表示素子を所定の駆動条件で駆動して表示状態を設定した後、静電容量検出回路が検出した表示状態を呈する表示素子の静電容量に基づいて、表示素子の駆動条件を調整する駆動条件調整回路と、を備える表示装置が提供される。
【発明の効果】
【００１１】
上記の観点によれば、表示素子の実際の静電容量を、ダミー画素など余分な画素を設けること無しに検出でき、検出結果に応じて最適な駆動条件を設定し、常時良好な表示を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１実施形態の表示装置の概略構成を示す図である。
【図２】図２は、第１実施形態の表示装置で使用する表示素子の構成を示す図である。
【図３】図３は、１枚のパネルの構成を示す図である。
【図４】図４は、コレステリック液晶の状態を説明する図である。
【図５】図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。
【図６】図６は、ダイナミック駆動方式(Dynamic Driving Scheme:DDS)における駆動波形を示す図である。
【図７】図７は、第１実施形態において、コモンドライバおよびセグメントドライバが出力する駆動波形を示す図である。
【図８】図８は、第１実施形態において、各画素に印加される電圧波形を示す図である。
【図９】図９は、表示素子の３個のサンプルについて、コレステリック液晶の明度（反射率）と静電容量の関係を測定した結果を示す図である。
【図１０】図１０は、表示素子の静電容量の周波数特性を示す図である。
【図１１】図１１は、電源部における静電容量検出信号を出力する回路部分、電流センスアンプおよび演算部の構成を示す図である。
【図１２】図１２は、静電容量検出信号の波形を示す図である。
【図１３】図１３は、コレステリック液晶のテストセルを用いて、静電容量の検出を実験した結果を示す図である。
【図１４】図１４は、ＤＤＳ駆動方式で、Selectionパルスのデューティ比を所定の値にして駆動する場合で、Evolution電圧を変化させた時の表示素子の容量変化を示す図である。
【図１５】図１５は、第１実施形態の表示装置における駆動条件の調整方法を説明する図である。
【図１６】図１６は、第１実施形態の表示装置における駆動条件の自動調整処理を示すフローチャートである。
【図１７】図１７は、白表示状態および黒表示状態に設定する駆動波形の例を示す図である。
【図１８】図１８は、ニュートン法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図である。
【図１９】図１９は、１０％点および９０％点になる静電容量に対して、ニュートン法を行った場合のEvolution電圧の変化を示す図である。
【図２０】図２０は、二分法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図である。
【図２１】図２１は、第３ステップにおける調整を説明する図である。
【図２２】図２２は、６０％点の静電容量を得るデューティ比を決定するため、二分法を行った場合のデューティ比の変化を示す図である。
【図２３】図２３は、表示画面の複数の領域を異なる表示状態にして、各表示状態の静電容量を測定する方法を説明する図である。
【図２４】図２４は、多数の異なる表示状態の静電容量を、表示画面の複数の領域を異なる表示状態にして測定する方法を説明する図である。
【図２５】図２５は、双極性のドライバＩＣを使用する場合のセグメントドライバおよびコモンドライバの出力電圧の対応関係を示す図である。
【図２６】図２６は、第２実施形態の表示装置における表示状態の変化を示す図である。
【図２７】図２７は、第２実施形態におけるリセットパルスおよびパルス幅が変化する書込みパルスを示す図である。
【図２８】図２８は、第２実施形態において、印加数で書込みパルスの印加時間を変化させる場合の複数の書込みパルスの例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【００１４】
図１は、第１実施形態の表示装置の概略構成を示す図である。第１実施形態の表示装置は、電子ペーパーである。表示素子１０は、表示を書換える時のみ駆動信号が印加され、一旦書換えられた表示は、駆動信号を印加しなくても保持される。
【００１５】
図１に示すように、第１実施形態の表示装置は、コレステリック液晶を用いた表示素子１０と、セグメントドライバ１１と、コモンドライバ１２と、電源部１３と、電流センスアンプ１４と、ホスト制御部２１と、フレームメモリ２２と、制御部２３と、を有する。
【００１６】
ホスト制御部２１は、メインＣＰＵなどを有し、外部記憶装置に記憶された画像データや、通信回路などを介して入手した画像データに、この表示装置に表示するのに適した画像にするための各種の処理を行い。例えば、中間調画像データを表示するには、この表示装置で表示可能な階調数に適合するように、誤差拡散法、組織的ディザ法、ブルーノイズマスク法などの公知の階調変換を適用して階調変換を行う。なお、この処理の一部を制御部２３で行う場合もある。ホスト制御部２１は、生成した画像データを、フレームメモリ２２に記憶する。
【００１７】
制御部２３は、サブＣＰＵ、マイクロコントローラ、またはＰＬＤなどを有し、ホスト制御部２１を除く各部の制御を行う。制御部２３は、フレームメモリ２２から読み出した画像データに応じて駆動データを生成し、セグメントドライバ１１およびコモンドライバ１２に供給する。制御部２３は、セグメントドライバ１１およびコモンドライバ１２への駆動データの供給タイミング調整を容易にするために、生成した駆動データを一時的に格納するバッファ２５を有することが望ましい。
【００１８】
表示素子１０は、コレステリック液晶を用いた表示素子であり、ＲＧＢの３層のパネルを積層したカラー表示可能な表示素子である。表示素子１０の詳細については後述する。セグメントドライバ１１およびコモンドライバ１２は、表示素子１０を単純マトリクス方式で駆動し、汎用のドライバＩＣで実現される。ここでは、セグメントドライバ１１は３個のドライバを含み、各層のパネルを独立に駆動するが、コモンドライバ１２は１個のドライバで３層のパネルを共通に駆動することも可能である。
【００１９】
電源部１３は、表示装置の図示していない共通電源から供給される３〜５Ｖの電圧から、ＤＣ−ＤＣコンバータ等の昇圧レギュレータにより、単極性のドライバＩＣの場合は＋５０Ｖ、双極性のドライバＩＣの場合は負のＤＣ−ＤＣコンバータも併用し、約−２５Ｖ〜＋２５Ｖに昇圧させる。この昇圧レギュレータは、当然ながら表示素子の特性に対して変換効率の高いものが望ましい。リセット電圧および書込み電圧のスイッチングは、アナログスイッチやデジタルポテンショメータなどを使用して行うことが望ましい。このスイッチング回路の後段には、表示素子１０の駆動電圧の安定化のため、オペアンプやトランジスタからなるブースター回路、および平滑コンデンサが配置される。
【００２０】
以上説明した構成は、一般的なコレステリック液晶を用いた表示装置と同じであり、これまで知られている各種構成が適用可能である。また、表示素子１０は、コレステリック液晶を用いた表示装置に限定されず、メモリ性を有する表示素子であればよい。
【００２１】
第１実施形態の表示装置では、電源部１３は、制御部２３からの制御信号に応じて、のこぎり波信号、三角波信号などの静電容量検出信号を発生し、セグメントドライバ１１の電源端子に、静電容量検出信号を供給する。この電源端子は、書込みなどに使用しない部分を用いるのが好ましい。また、電源部１３は、制御部２３からの制御信号に応じて、セグメントドライバ１１およびコモンドライバ１２に供給する電圧を調整できる。
【００２２】
第１実施形態の表示装置では、さらに、電源部１３からセグメントドライバ１１に静電容量検出信号を供給する信号線の電流を検出するように電流センスアンプ１４が配置される。静電容量検出信号を表示素子１０に印加した時に検出される電流は、表示素子１０の静電容量に関係しており、電流センスアンプ１４は検出信号を演算部２３に出力する。
【００２３】
制御部２３は、表示装置の起動時やユーザの指示に応じて駆動条件調整モードを実行する。駆動条件調整モードは、製品の出荷時など、表示装置を初めて使用する時には必ず自動的に実行し、それ以後は定期的に、例えば、一ヶ月に一度ほどの頻度で自動的に実行するようにしてもよい。制御部２３は、表示素子１０を所定の表示状態に設定した上で、電源部１３から静電容量検出信号を表示素子１４に印加し、演算部２３が電流センスアンプ１４の検出信号をデジタル化して検出データとして取り込むように制御する。演算部２３は、後述する駆動条件調整シーケンスに従って表示素子１０の表示状態を変更しながら、検出データの取得を行い、所望の表示が行える駆動条件を決定する。制御部２３は、駆動条件調整モード終了後、決定された駆動条件にしたがって各部の制御を行う。
【００２４】
次に、第１実施形態の表示装置で表示素子１０として用いるコレステリック液晶を用いた表示装置について説明する。
【００２５】
図２は、第１実施形態の表示装置で使用する表示素子１０の構成を示す図である。図２に示すように、表示素子１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層５７が設けられている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、同じ構成を有するが、パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が緑色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒのスキャン電極およびデータ電極は、コモンドライバ１２およびセグメントドライバ１１により駆動される。
【００２６】
パネル１０Ｂ、１０Ｇおよび１０Ｒは、反射の中心波長が異なる以外同じ構成を有する。以下、パネル１０Ｂ、１０Ｇおよび１０Ｒの代表例を、パネル１０Ａとして表し、その構成を説明する。
【００２７】
図３は、１枚のパネル１０Ａの基本構成を示す図である。
【００２８】
図３に示すように、表示素子１０Ａは、上側基板５１と、上側基板５１の表面に設けられた上側電極層５４と、下側基板５３の表面に設けられた下側電極層５５と、シール材５６と、を有する。上側基板５１と下側基板５３は、電極が対向するように配置され、間に液晶材料を封入した後シール材５６で封止される。なお、液晶層５２内にスペーサが配置されるが図示は省略している。上側電極層５４と下側電極層５５の電極には、電圧パルス信号が印加され、それにより液晶層５２に電圧が印加される。液晶層５２に電圧を印加して、液晶層５２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。複数のスキャン電極および複数のデータ電極は、上側電極層５４と下側電極層５５に形成される。
【００２９】
上側基板５１と下側基板５３は、いずれも透光性を有しているが、パネル１０Ｒの下側基板５３は不透光性でもよい。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、ＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などのフィルム基板を使用してもよい。
【００３０】
上側電極層５４と下側電極層５５の電極の材料としては、例えば、インジウム錫酸化物(ITO: Indium Tin Oxide)が代表的であるが、その他インジウム亜鉛酸化物(IZO: Indium Zic Oxide)などの透明導電膜を使用することが可能である。
【００３１】
上側電極層５４の透明電極は、上側基板５１上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層５５の透明電極は、下側基板５３上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板５１と下側基板５３は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。電極上には絶縁性のある薄膜が形成される。この薄膜が厚いと駆動電圧を高くする必要がある。逆に、薄膜がないとリーク電流が流れ、本発明の自動調整の精度が低下する問題が生じる。ここでは、薄膜は比誘電率が約５であり、液晶よりもかなり低いため、薄膜の厚さは約０．３μｍ以下とするのが適している。
【００３２】
なお、この絶縁性薄膜は、ＳｉＯ2の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。
【００３３】
上記のように、液晶層５２内にスペーサが配置され、上側基板５１と下側基板５３の間隔、すなわち液晶層５２の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは４μｍ〜６μｍの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、高い閾値急峻性も期待できない。逆にこの値より大きいと、高い閾値急峻性は保持できるが、駆動電圧が上昇して汎用部品による駆動が困難になる。
【００３４】
液晶層５２を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０重量％（ｗｔ％）添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％とした時の値である。
【００３５】
ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性（Δε）が１５〜３５の範囲の液晶材料であることが望ましい。誘電率異方性が１５以下であれば、駆動電圧が全体的に高くなり、駆動回路に汎用部品を使用することが困難になる。
【００３６】
一方、誘電率異方性が２５以上になると、閾値急峻性が低下し、更には液晶材料自体の信頼性が低下する懸念が出てきる。
【００３７】
また、屈折率異方性（Δｎ）は、０．１８〜０．２４であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるのに加えて、粘度も高くなり、応答速度が低下する。
【００３８】
次に、コレステリック液晶材料を使用した表示装置における、明暗（白黒）表示について説明する。コレステリック液晶を用いた表示装置は、液晶分子の配向状態で表示の制御を行う。
【００３９】
図４の（Ａ）および（Ｂ）は、コレステリック液晶の状態を説明する図である。コレステリック液晶には、図４の（Ａ）に示すように入射光を反射するプレーナ状態と、図４の（Ｂ）に示すように入射光を反射するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。他に、強い電界を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態があるが、ホメオトロピック状態は、電界の印加を停止すると、プレーナ状態またはフォーカルコニック状態になる。
【００４０】
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。
【００４１】
λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎに伴って大きくなる。
【００４２】
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板５３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。プレーナ状態とフォーカルコニック状態の混在した状態では、「明」状態（白表示）と「暗」状態（黒表示）の間の中間調状態になり、プレーナ状態とフォーカルコニック状態の混在比率で中間調レベルが決まる。
【００４３】
次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。
【００４４】
図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図２に示す実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
【００４５】
コレステリック液晶に強い電界（ＶＰ１００以上）を発生させると、電界印加中は、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
【００４６】
一方、コレステリック液晶分子のらせん構造が解けない程度の弱い電界（ＶＦ１００ａ〜ＶＦ１００ｂの範囲）を印加した後の電界除去、あるいは強い電界を印加し、その状態から緩やかに電界を除去した場合は、コレステリック液晶分子のらせん軸は電極に平行になり、入射光を反射するフォーカルコニック状態になる。
【００４７】
また、中間的な強さの電界（ＶＦ０〜ＶＦ１００ａまたはＶＦ１００ｂ〜ＶＰ０）を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調画像の表示が可能となる。
【００４８】
以上の現象を利用して、表示を行う。
【００４９】
コレステリック液晶を用いた単純マトリクス型表示装置では、高速の書換えを行う場合には、ダイナミック駆動方式(Dynamic Driving Scheme:DDS)が使用される。第１実施形態の表示装置も、ＤＤＳで中間調画像表示を行う。なお、画像の書換えを行う前に、全画素を同時にプレーナ状態にするリセット動作を行うようにしてもよい。リセット動作は、セグメントドライバ１１およびコモンドライバ１２の全出力を、それぞれ強制的に所定の電圧値にすることにより行い、出力値を設定するためのデータの転送が不要なので、短時間に実行可能である。ただし、リセット動作は、電力を消費するので、低消費電力の装置では行わなくてもよい。
【００５０】
説明を容易にするため、まず白黒の２値画像を表示する場合を説明する。
【００５１】
図６は、ＤＤＳにおける駆動波形を示す図である。
【００５２】
前述のように、ＤＤＳは、３つのステージに大別され、先頭から、「準備(Preparation)」期間、選択(Selection)」期間および「展開(Evolution)」期間を含む。これらの期間の前後には、非選択 (Non-Select) 期間が設けられる。Preparation期間は、液晶をホメオトロピック状態に初期化する期間で、高電圧のパルス幅の大きなPreparationパルスが印加される。Selection期間は、プレーナ状態またはフォーカルコニック状態に分岐するきっかけを与える期間である。Selection期間では、プレーナ状態にスイッチングする時には低電圧のパルス幅の小さなSelectionパルスが印加され、フォーカルコニック状態にスイッチングする時にはパルスは印加されない。Evolution期間は、直前のSelection期間での過渡状態に応じてプレーナ状態かフォーカルコニック状態に確定させる期間であり、中間電圧のパルス幅の大きなEvolutionパルスが印加される。Preparationパルス、SelectionパルスおよびEvolutionパルスは、それぞれ１組の正負のパルスである。
【００５３】
実際には、Preparation期間およびEvolution期間では、図６のようにパルス幅の長い１組の正負のパルスを印加するのではなく、複数個の正負のPreparationパルスおよびEvolutionパルスを印加する。
【００５４】
図７は、第１実施形態において、コモンドライバ１２が、Preparation期間、Selection期間、Evolution期間およびNon-Select 期間に出力する駆動波形、セグメントドライバ１１が白表示および黒表示に対して出力する駆動波形、および液晶への印加波形を示す。
【００５５】
第１実施形態でＤＤＳを実行する場合、コモンドライバ１２は、ＧＮＤを含め６値を出力し、セグメントドライバ１１は、ＧＮＤを含めて４値を出力する。現在、単純マトリクス方式用の汎用ドライバＩＣが実用化されており、モードを設定することにより、セグメントドライバ１１またはコモンドライバ１２として使用可能である。したがって、セグメントドライバ１１として利用する汎用ドライバＩＣは、出力する値に余りがある。第１実施形態では、セグメントドライバ１１の余っている出力を利用して静電容量検出信号を表示素子１０に印加する。
【００５６】
コモンドライバ１２およびセグメントドライバ１１は、Selection期間を４等分した期間を単位として出力を変化させる。セグメントドライバ１１は、白表示に対しては、４２Ｖ、３０Ｖ、０Ｖ、１２Ｖに変化する電圧波形を、黒表示に対しては、３０Ｖ、４２Ｖ、１２Ｖ、０Ｖに変化する電圧波形を出力する。コモンドライバ１２は、Non-Select 期間には３６Ｖ、３６Ｖ、６Ｖ、６Ｖに変化する電圧波形を、Selection期間には３０Ｖ、４２Ｖ、１２Ｖ、０Ｖに変化する電圧波形を、Evolution期間には１２Ｖ、１２Ｖ、３０Ｖ、３０Ｖに変化する電圧波形を、Preparation期間には０Ｖ、０Ｖ、４２Ｖ、４２Ｖに変化する電圧波形を出力する。
【００５７】
これにより、Preparation期間では、白表示のデータ電極の液晶に対して、４２Ｖ、３０Ｖ、−４２Ｖ、−３０Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、３０Ｖ、４２Ｖ、−３０Ｖ、−４２Ｖに変化する電圧波形が印加される。Evolution期間では、白表示のデータ電極の液晶に対して、３０Ｖ、１８Ｖ、−３０Ｖ、−１８Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、１８Ｖ、３０Ｖ、−１８Ｖ、−３０Ｖに変化する電圧波形が印加される。Selection期間では、白表示のデータ電極の液晶に対して、１２Ｖ、−１２Ｖ、−１２Ｖ、１２Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、０Ｖの電圧波形が印加される。Non-Select 期間には、白表示のデータ電極の液晶に対して、６Ｖ、−６Ｖ、−６Ｖ、６Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、−６Ｖ、６Ｖ、６Ｖ、−６Ｖに変化する電圧波形が印加される。
【００５８】
図８は、第１実施形態において、コモンドライバ１２およびセグメントドライバ１１が図７に示す駆動波形を出力することにより各画素液晶に印加される電圧波形を、より具体的に示す図である。１つのスキャンラインに図８の電圧波形が印加される。コモンドライバ１２は、図８の信号を印加するスキャンラインを１ラインずつシフトする。
【００５９】
図８に示すように、Preparation期間、Selection期間およびEvolution期間の順に配置され、前後に非選択(Non-Select)期間が配置される。Selection期間は、約０．５ｍｓ〜１ｍｓ程度の印加時間である。図８は、プレーナ状態にして白表示（明表示）を行う場合の±１２ＶのSelectionパルスを示しており、フォーカルコニック状態にして黒表示（暗表示）を行う場合には、この期間中０Ｖが印加される。
【００６０】
Preparation期間およびEvolution期間は、Selection期間の数倍から十数倍の長さであり、図７のPreparationパルスおよびEvolutionパルスが、複数個印加される。Non-Select期間は、描画に関与しない画素に常時印加されるパルスであり、低電圧であるため、画像を変化させない。
【００６１】
図８のPreparationパルス、SelectionパルスおよびEvolutionパルスの組が、スキャンラインの位置を変えながら順次印加される。これにより、SelectionパルスがPreparationパルスとEvolutionパルスを伴い、１ライン当たりのSelectionパルスの印加時間で、パイプライン的にスキャン・書換えを行うことになる。そのため、ＸＧＡ仕様の高精細サイズの表示素子であっても、１ｍｓ×７６８＝０．７７秒前後の速度で書換えを行うことができる。
【００６２】
中間調画像を表示する場合には、Selection期間をさらに複数のサブ期間に分割し、各サブ期間において、図７に示す駆動波形を印加できるように構成する。複数のサブ期間のうち、白表示を行うサブ期間と黒表示を行うサブ期間の比率を変化させる。例えば、８個のサブ期間を設け、８個のサブ期間がすべて白表示を行う場合がデューティ比１００％で、８個のサブ期間がすべて黒表示を行う場合がデューティ比０％で、２個のサブ期間が白表示を行う場合がデューティ比２５％である。第１実施形態では、Selection期間は約７００μｓで、２０〜３０μｓのサブ期間に分けられる。したがって、サブ期間は２３〜３５個も設けられる。Selection期間において、白表示のサブ期間を中央に配置すると、Selection期間における白表示のSelectionパルスの幅がデューティ比に応じて変化することになる。以下、説明を簡単にするため、図６に示すＤＤＳ駆動波形を用いて、Selection期間におけるSelectionパルスの幅がデューティ比に応じて変化するものとして説明する。
【００６３】
前述のように、メモリ性を有する液晶を用いた表示装置は、表示素子のコントラスト、明るさ、ガンマ特性などがロット間でバラツキやすく、表示素子の長期間の使用により、このような特性の変化が懸念される。このような表示素子のバラツキや経年変化があると、同じ駆動条件で表示素子を駆動しても望ましい表示が行えない。特に、第１実施形態の表示装置で使用するＤＤＳは、駆動条件の最適範囲が狭く、表示素子のバラツキおよび経年変化の影響を大きく受けて、固定の駆動条件では良好な表示が行えない。
【００６４】
駆動条件を調整するには、表示（明度）と関係する表示素子の特性を検出して、検出した特性の表示（明度）との関係に基づいて調整する。前述のように、これまでも静電容量値に応じて駆動条件を決定することが提案されてきたが、第１実施形態の表示装置も、表示素子１０の静電容量を検出して、望ましい駆動条件を実現するように駆動条件を調整する。ただし、第１実施形態の表示装置では、ダミーセルを使用せずに、表示素子１０の静電容量を直接検出するとともに、表示素子１０を所定の表示状態（白、黒または中間調レベル）に設定して静電容量の検出および駆動条件の調整を行う。
【００６５】
図９は、表示素子１０のＲＧＢ各層について、明度（反射率）と静電容量の関係を測定した結果を示す図である。静電容量は、１ｋＨｚで測定し、完全なプレーナ状態の明度を１に、完全なフォーカルコニック状態の明度を０に規格化した相対値である。容量値が０と１の間は、プレーナ状態とフォーカルコニック状態が混在した状態で、中間調が表示される。
【００６６】
図９から明らかなように、フォーカルコニック状態（明度０）の時が最大の静電容量を示し、プレーナ状態（明度１）に近づくにつれて静電容量が単調に小さくなっていく。このことから、ロット間のバラツキや経年変化で所望の表示が得られない場合は、静電容量の相対関係を元に、バラツキや経年変化による明度の変化を推定することができることが分かる。そこで、第１実施形態の表示装置では、表示素子１０の静電容量を測定し、測定した静電容量に基づいて駆動条件を調整する。
【００６７】
図１０は、表示素子１０の静電容量の周波数特性を示す図である。図１０において、プレーナ状態よりもフォーカルコニック状態の静電容量のほうが大きい現象は、１０ｋＨｚ程度までに見られる。また、１００Ｈｚ以下の低周波になると、静電容量の絶対値が大きくなる。これは、液晶材料に含まれる極性基やイオン成分による分極が生じ出すためで考えられる。プレーナ状態とフォーカルコニック状態の静電容量の比率や、検出する電流量を考慮すると、静電容量の検出には１ｋＨｚ前後の周波数を使用するのが好適であると考えられる。
【００６８】
図１１は、電源部１３における静電容量検出信号を出力する回路部分、電流センスアンプ１４および演算部２４の構成を示す図である。電流センスアンプ１４は、入出の容易な汎用のものが使用できる。電源部１３は、図示していないＤＡ変換器などを使用して、のこぎり波や三角波を発生し、可変抵抗ＶＲに一端に原検出信号を印加する。オペアンプＡｍｐ、抵抗Ｒ１、トランジスタＴｒ１およびＴｒ２を有するブースター回路および抵抗Ｒ２は、原検出信号を増幅して静電容量検出信号を出力する増幅回路を形成し、出力電圧の安定化を行う。増幅回路の増幅率は可変抵抗ＶＲの抵抗値を調整することにより調整可能である。可変抵抗ＶＲは、例えば、スイッチで接続する抵抗の個数を調整することにより抵抗値が調整可能で、制御部２３からの制御信号などにより調整される。静電容量検出信号の波高を調整する必要がなければ、可変抵抗ＶＲは固定抵抗でよい。ブースター回路の後段には、電流を制限するダンピング抵抗Ｒ３を配置する。図１１では、このダンピング抵抗Ｒ３は、電流センスアンプ１４のセンシング抵抗としても使用される。前述のように、ダンピング抵抗Ｒ３の一端は、セグメントドライバ１１の不使用の電源端子に接続される。
【００６９】
電流センスアンプ１４は，検出した電流値を電圧値としてアナログ出力するものを使用する。電流センスアンプ１４の出力する電圧信号の電圧は、演算部２４内のＡＤ変換器（ＡＤＣ）によってデジタル化され、容量値の演算に使用される。電流センスアンプ１４の出力とＡＤ変換器の間に、適切なカットオフ周波数を有するローパスフィルタを設けると、検出精度はより向上する。
【００７０】
なお、電源部１３は、分圧回路により、セグメントドライバ１１およびコモンドライバ１２に供給する電圧を生成する。ＤＤＳ駆動方式は、瞬時の消費電流が大きいため、電源部１３の分圧回路により形成された各電圧は、図１１に示したオペアンプＡｍｐ、およびトランジスタＴｒ１とＴｒ２を有するブースター回路を介して出力されるにようにすることが望ましい。
【００７１】
さらに、電源部１３のセグメントドライバ１１およびコモンドライバ１２に供給する電圧を出力する端子部では、ダンピング抵抗の後段に数μＦ程度の平滑コンデンサを用いる場合が多い。しかし、図１１に示した静電容量検出信号を出力する端子では、このような平滑コンデンサを設けないことが望ましい。これは、平滑コンデンサを設けた場合、表示素子の静電容量と平滑コンデンサの容量の合成容量を検出してしまうことになり、白表示と黒表示と中間調表示の静電容量の検出値の差が小さくなり、Ｓ／Ｎ比が低下してしまい、検出精度が低下するためである。
【００７２】
図１２は、ブースター回路からダンピング抵抗Ｒ３を介して、セグメントドライバ１１の不使用の電源端子に供給される静電容量検出信号の波形を示す図である。第１実施形態では、電圧が±５Ｖの間で変化するのこぎり波状の静電容量検出信号が使用される。表示素子に静電容量検出信号を印加する場合には、コモンドライバ１２は全端子にＧＮＤレベルを出力し、セグメントドライバ１１は、全端子に、静電容量検出信号が印加される端子の電圧を出力するように設定される。この状態で、静電容量検出信号を図１２に示すように変化すると、のこぎり波状に変化する電圧が表示素子１０の全画素に印加される。こののこぎり波状の静電容量検出信号は、ＤＡ変換器により生成されるのが一般的であるため、適切なカットオフ周波数を有するローパスフィルタを設け、それを滑らかにすることが望ましい。
【００７３】
静電容量の検出は、表示素子１０への静電容量検出信号の印加に伴う充電/放電時の電流値を電流センスアンプ１４が検出することにより行う。
【００７４】
ＴＦＴ液晶よりも容量特性が劣るコレステリック液晶であっても、のこぎり波状の静電容量検出信号を用いることで、充電/放電時の電流を安定して検出できることが分かった。
【００７５】
図１３は、コレステリック液晶のテストセルを用いて、図１１の回路構成で静電容量の検出を実験した結果を示す。図１３の（Ａ）は、全画素が白表示状態（プレーナ状態）である時の、のこぎり波状の静電容量検出信号Ｓと、それに伴う充電/放電時の電流Ｉを示す。また、図１３の（Ｂ）は、全画素が黒表示状態（フォーカルコニック状態）である時の、のこぎり波状の静電容量検出信号Ｓと、それに伴う充電/放電時の電流Ｉを示す。図１３において、電流Ｉは信号Ｓの増加に伴って急激に増加し、ほぼ一定になる。この一定になった時に、フォーカルコニック状態の電流値とプレーナ状態の電流値の比率は約１．４倍であり、図１０に示した白／黒表示の静電容量の比率とほぼ一致したことを確認した。
【００７６】
なお、テストセルをコンデンサとして置き換えたＣＲ発振回路を試作し、その発振周波数を測定した。その結果、発振周波数は、プレーナ状態がフォーカルコニック状態の約１．４倍となったが、発振周波数が大きく変動して不安定な場合が頻繁に発生した。このことから、コレステリック液晶の場合には、のこぎり波状の静電容量検出信号印加による充電/放電時の電流による静電容量の検出の方が、発振周波数の検出による静電容量の検出より、安定的に検出が行えた。
【００７７】
なお、上記の静電容量の検出では、白／黒表示時の表示素子１０の静電容量を検出したが、表示素子１０を中間調表示状態にすれば、中間調表示状態での静電容量検出が可能である。また、上記の静電容量の検出では、のこぎり波状の静電容量検出信号を用いたが、三角波状の静電容量検出信号を用いても同様の測定が可能であった。
【００７８】
次に、第１実施形態の表示装置における駆動条件の調整方法を説明する。
【００７９】
ＤＤＳ駆動方式の駆動条件を調整する場合、調整可能な条件は、PreparationパルスおよびEvolutionパルスの電圧、Selectionパルスの白表示の電圧およびSelectionパルスのパルス幅（デューティ比）などである。第１実施形態では、Evolutionパルスの電圧（Evolution電圧）とSelectionパルスのデューティ比を調整する。Evolution電圧を調整する理由は、表示のコントラストを強く支配する要因であるためである。また、Selectionパルスのデューティ比は、階調変化を発生する要因のうちで、比較的容易に調整可能で、精密な調整が可能であるためである。
【００８０】
図１４は、ＤＤＳ駆動方式で、図６から図８を参照して説明した駆動条件およびSelectionパルスのデューティ比を所定の値（例えば５０％）にして駆動する場合で、Evolution電圧を変化させた時の表示素子の容量変化を示す図である。
【００８１】
図１４において、実線は、１つの表示素子における変化例を模式的に示す。ある値より低いEvolution電圧で駆動した場合には、駆動後の表示素子１０の静電容量は高く、一定の値である。Evolution電圧を高くするにしたがって、駆動後の表示素子１０の静電容量は低下し、ある値より高いEvolution電圧になると、駆動後の表示素子１０の静電容量は低い一定の値になる。このような容量変化が、バラツキや経年変化により変動する。例えば、高い側および低い側で一定になる静電容量の値が上下に変動し、中間部分における変化がEvolution電圧に対して（図では横方向に）変化し、中間部分における変化の傾きも変化する。
【００８２】
図１５は、第１実施形態の表示装置における駆動条件の調整方法を説明する図であり、図１５の（Ａ）は第１段階および第２段階の調整を、図１５の（Ｂ）は第３段階の調整を説明する。
【００８３】
図１５の（Ａ）において、Ｒは、図１４で説明したEvolution電圧を変化させた時の表示素子の容量変化の代表的な例を示し、基準例としてあらかじめ記憶されており、その場合の駆動条件も基準駆動条件として記憶されている。例えば、静電容量が高い側で一定になる値Ｃ１００、静電容量が低い側で一定になる値Ｃ０などが記憶されている。また、静電容量が中間の値、例えば、Ｃ１００とＣ０の間の２５％、５０％、９０％などになる時のEvolution電圧なども記憶されている。
【００８４】
Ｐは、駆動条件の調整の対象となる表示素子のEvolution電圧に対する容量変化を示す。容量変化Ｐは、基準例のＲに対して、Ｃ１００とＣ０が増加してＣ１００’とＣ０’となり、中間部分の傾きが増加し、Ｃ１００とＣ０の間の２５％、５０％、９０％などになる静電容量値およびその時のEvolution電圧なども増加している。
【００８５】
第１実施形態の駆動条件調整方法では、第１段階で、Ｃ１００’およびＣ０’を検出する。
【００８６】
第２段階では、Ｃ１００’とＣ０’の間の所定の静電容量値（例えば、２５％、５０％、９０％など）が、Selectionパルスのデューティ比を変化して得られるように、Evolution電圧を決定する。言い換えれば、最大に近いコントラスト・明るさが得られるように、Evolution電圧を決定する。
【００８７】
上記のように、第１実施形態では、Evolution電圧を変化させるが、Evolution電圧を変化させるだけでは、Ｃ１００’およびＣ０’を変化させることはできない。図１４に示すように、Evolution電圧を大きくしすぎると、例えば、Selectionパルスのデューティ比が５０％以下であっても静電容量がＣ０’になる場合もあり、これでは中間調表示は行えない。さらにEvolution電圧を大きくすると、Selectionパルスのデューティ比が０％近くであっても静電容量がＣ０’になる場合もあり、これでは表示自体が行えない。
【００８８】
そこで、第１実施形態では、Ｃ１００’およびＣ０’を表示の輝度０と１００（相対値）に対応させ、中間調部分がSelectionパルスのデューティ比の変化に応じて変化するようにEvolution電圧を設定する。
【００８９】
第３段階では、中間調部分における変化が線形になるように、Selectionパルスのデューティ比の変化を決定する。
【００９０】
図１６は、第１実施形態の表示装置における駆動条件の自動調整処理を示すフローチャートである。処理は、第１ステップＳ１と、第２ステップＳ２と、第３ステップＳ３と、最終ステップＳ４と、を含む。第１ステップＳ１では、上記のＣ０’およびＣ１００’を検出し、輝度０と１００（相対値）に対応させる。第２ステップＳ２では、Ｃ０’およびＣ１００’から決定した中間調部分の所定の静電容量値が得られるようにEvolution電圧を設定する。第３ステップＳ３では、決定したEvolution電圧で、中間調部分の静電容量値とSelectionパルスのデューティ比の関係を設定する。最終ステップＳ４では、決定したEvolution電圧およびSelectionパルスのデューティ比にしたがって駆動条件を更新する。
【００９１】
第１ステップＳ１のステップＳ１１では、表示素子１０の全画素を、ＤＤＳ方式で白表示状態（プレーナ状態）にする描画を行う。ステップＳ１１では、全画素を確実に白表示状態にするため、図１７の（Ａ）に示すように、Selectionパルスのデューティ比を１００％とし、さらにEvolution電圧を通常より高めに設定する。
【００９２】
ステップＳ１２では、ステップＳ１１で設定した白表示状態の表示素子１０の静電容量を測定し、その値を０％点として設定する。したがって、Ｃ０’が０％点になる。
【００９３】
ステップＳ１３では、表示素子１０の全画素を、ＤＤＳ方式で黒表示状態（フォーカルコニック状態）にする描画を行う。ステップＳ１３では、全画素を確実に黒表示状態にするため、図１７の（Ｂ）に示すように、Selectionパルスのデューティ比を０％（Selectionパルス無し）とし、さらにEvolution電圧を通常より低めに設定する。
【００９４】
ステップＳ１４では、ステップＳ１３で設定した黒表示状態の表示素子１０の静電容量を測定し、その値を１００％点として設定する。したがって、Ｃ１００’が１００％点になる。
【００９５】
第２ステップＳ２は、ステップＳ２１からＳ２３を含み、ステップ２Ｒに示すように、これらのステップＳ２１からＳ２３を３〜５回繰り返す。
【００９６】
ステップＳ２１では、表示素子１０の全画素を、中間調表示状態（プレーナ状態＋フォーカルコニック状態）にする描画を行う。設定する中間調は、９０％、５０％、２５％など、任意の階調でよい。例えば、２５％に設定する場合には、あらかじめ記憶されている駆動条件で、あらかじめ記憶されている駆動条件で、Selectionパルスのデューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。なお、設定する中間調が９０％の場合、最大に近い表示コントラストが得られるようにEvolution電圧を設定することになるので、表示コントラストの観点からは好ましい。
【００９７】
ステップＳ２２では、ステップＳ２１で設定した中間調表示状態の表示素子１０の静電容量を測定する。
【００９８】
ステップＳ２３では、ステップＳ１２およびＳ１４で決定した０％点と１００％点に対応する静電容量Ｃ０’およびＣ１００’から、設定する中間調に対応する目標静電容量値を算出し、ステップＳ２２での測定静電容量値を目標静電容量値と比較する。そして、比較結果に基づいて、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する。
【００９９】
ステップＳ２１からＳ２３を繰り返して、ステップＳ２２で得られる測定静電容量値が目標静電容量値に近づいたらステップＳ２を終了してステップＳ３に進む。
【０１００】
Evolution電圧を調整する方法は、測定静電容量値が目標静電容量値になるように調整する方法であれば、どのような方法でもよい。このような方法は、求根アルゴリズムとして知られており、代表的な方法として、ニュートン法や二分法が知られている。これらを適用した例を説明する。
【０１０１】
図１８は、ニュートン法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図であり、設定する中間調が２５％の場合の例である。
【０１０２】
ニュートン法では、図１４および図１５の（Ａ）に示すようなEvolution電圧に対する標準容量変化特性があらかじめ記憶されている。この特性は、簡易的に一次関数の傾きと切片を記憶していればよい。図１８では、Ｒ’が標準容量変化特性を表し、Ｐ’が調整対象の容量変化特性を示す。
【０１０３】
図１８の（Ａ）に示すように、標準容量変化特性Ｒ’で、静電容量値が、Ｃ０’から２５％（Ｃ０’とＣ１００’間を１００％とする）になる標準２５％Evolution電圧を記憶した特性から求め、その標準２５％Evolution電圧で、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態の静電容量を測定結果がＣ０’から５０％であったとする。
【０１０４】
図１８の（Ｂ）に示すように、記憶されている傾きから、静電容量を５０％から２５％にするEvolution電圧の変化量を求め、標準２５％Evolution電圧を変化量分だけ変化させる。そして、変化させたEvolution電圧で、再度同様の処理を行うと、測定された静電容量はよりＣ０’から２５％の値に近づく。このような処理を数回繰り返せば、静電容量がＣ０’から２５％の値に近似した状態になるEvolution電圧を決定することができる。なお、ここではＣ０’から２５％になる静電容量を例として説明したが、前述のように、５０％でも、９０％でもよい。
【０１０５】
図１９は、Ｃ０’から１０％および９０％になる静電容量に対して、ニュートン法を行った場合のEvolution電圧の変化を示す。２〜３回以上繰り返せば、ほぼ一定値に収束することが分かる。
【０１０６】
ニュートン法は、解を求める対象があまりに急峻に変化する特性を有したり、凹凸に変化する特性を有したりする場合、収束せず発散するという問題があることが知られている。しかし、Evolution電圧を調整する場合のEvolution電圧-静電容量特性は、Evolution電圧に対して非常に単調に変化する特性であるため、ニュートン法を適用してほぼ確実に収束させることができる。
【０１０７】
図２０は、二分法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図であり、設定する中間調が２５％の場合の例である。
【０１０８】
二分法では、Evolution電圧に対する標準容量変化特性を記憶しておく必要はない。
【０１０９】
図２０の（Ａ）に示すように、Evolution電圧の可変範囲の電圧上限と電圧下限の中間に第１電圧中央を設定する。そして、Evolution電圧を第１電圧中央とし、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態で測定した静電容量がＣ０’から２５％より大きい容量値であったとする。したがって、第１電圧中央は小さく、増加させる必要があると判定される。
【０１１０】
図２０の（Ｂ）に示すように、第１電圧中央と電圧上限の中間に第２電圧中央を設定する。そして、Evolution電圧を第２電圧中央とし、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態で測定した静電容量がＣ０’から２５％より依然大きい容量値であったとする。したがって、第２電圧中央は小さく、増加させる必要があると判定される。
【０１１１】
図２０の（Ｃ）に示すように、第２電圧中央と電圧上限の中間に第３電圧中央を設定する。そして、Evolution電圧を第３電圧中央とし、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態で測定した静電容量がＣ０’から２５％の容量値であったとすると、第３電圧中央が適切なEvolution電圧であることになる。
【０１１２】
一般的に、二分法はニュートン法に比べて、発散しにくいが収束に時間がかかるという特徴がある。しかし、上記のように、Evolution電圧-静電容量特性は、Evolution電圧に対して非常に単調に変化する特性であるため、５回のステップを繰り返すことにより、概ね一定値に収束した。
【０１１３】
図１６に戻り、第３ステップＳ３では、ステップＳ２で決定したEvolution電圧を使用して、中間調部分の静電容量値とSelectionパルスのデューティ比の関係を設定する。
【０１１４】
ステップＳ３１では、表示素子１０の全画素を、表示する中間調のいずれかを表示する目標中間調表示状態にする。この処理は、ステップＳ２１と同じである。
【０１１５】
ステップＳ３２では、ステップＳ３１で設定した目標中間調表示状態の表示素子１０の静電容量を測定する。
【０１１６】
ステップＳ３３では、目標中間調表示状態に対応する目標静電容量値を算出し、ステップＳ３２での測定静電容量値を目標静電容量値と比較する。そして、比較結果に基づいて、測定静電容量値が目標静電容量値になるようにSelectionパルスのデューティ比を決定する。
【０１１７】
ステップＳ３１からＳ３３を繰り返して、ステップＳ３２で得られる測定静電容量値が目標静電容量値に近づいたらステップＳ３を終了する。
【０１１８】
ＤＤＳ駆動方式の場合、液晶の応答がかなり急峻なため、中間調は元々形成しにくい。そのため、表示できる中間調は、３〜７階調程度である。これらの各中間調について第３ステップを繰り返し、表示する中間調のすべてについてSelectionパルスのデューティ比を決定したら、ステップＳ４に進む。
【０１１９】
図２１は、第３ステップＳ３における調整を説明する図であり、Selectionパルスのデューティ比に対する静電容量の変化を示す。図２１で、Ｒ’’が標準的なデューティ比容量変化特性を表し、Ｐ’’が調整対象のデューティ比容量変化特性を示す。この例は、第２ステップＳ２で、２５％の中間調に設定した上でEvolution電圧を決定した場合である。この場合、Selectionパルスのデューティ比を２５％にして、ステップＳ２で決定したEvolution電圧で、ＤＤＳ方式で駆動すれば所望の静電容量値、すなわち中間調になる。しかし、図２１では、想定した特性Ｒ’’に対して調整対象の表示素子の特性は傾きが急峻になっているため、想定したSelectionパルスのデューティ比で駆動しても想定した静電容量値（中間調）にはならない。例えば、想定した特性Ｒ’’によれば、６０％点の静電容量値（中間調）は、デューティ比を４０％に設定すれば得られるが、調整対象の表示素子の特性Ｐ’’では、デューティ比を５０％に設定する必要がある。
【０１２０】
中間調部分の静電容量に対して、そのような静電容量（中間調）が得られるSelectionパルスのデューティ比を決定し、駆動条件をそのように決定したSelectionパルスのデューティ比に更新する。中間調部分の静電容量のそれぞれについて、ニュートン法または二分法などを適用して、Selectionパルスのデューティ比を決定する。ＤＤＳ駆動方式の場合、液晶の応答がかなり急峻なため、中間調は元々形成しにくい。そのため、Selectionパルスのデューティ比の決定においては、ニュートン法を使うこともできるが、発散するリスクが低い二分法のほうがより好適に最適値を突き止めることができる。
【０１２１】
図２２は、６０％点の静電容量を得るデューティ比を決定するため、二分法を行った場合のデューティ比の変化を示す。５回以上繰り返せば、ほぼ一定値に収束することが分かる。
【０１２２】
以上のようにして、第１実施形態の表示装置では、表示素子１０の特性が、ロット間のバラツキや経年変化により変動した場合でも、駆動条件を自動的に最適化して、常時良好な表示を行うことができる。
【０１２３】
第１実施形態の表示装置では、表示素子１０の静電容量を検出する場合、表示素子１０をＤＤＳ駆動方式で駆動して全画素を同じ表示状態にした。表示素子１０をＤＤＳ駆動方式で駆動する場合、印加位置をシフトしながら全スキャンラインに図８に示すような駆動波形を印加する必要があり、ある程度の時間を要する。そのため、図１６のステップＳ３１は、表示する中間調のすべてについて行うことが望ましく、８階調表示の場合には７種の中間調について５回程度表示状態を設定する必要があり、表示画面の設定に長時間を要する。
【０１２４】
そこで、図２３の（Ａ）に示すように、表示素子１０の表示画面を、セグメントドライバ１１の端子に対応させて複数の領域（図２３の（Ａ）では８領域）に分割し、異なる階調レベルの領域を同時に表示画面に表示する。なお、図２３の（Ａ）では、２領域を同じ階調を表示する状態にしており、Ｇ０からＧ３の４種の階調を表示する。そして、図２３の（Ｂ）に示すように、階調Ｇ０を表示する状態の静電容量を測定する時には、セグメントドライバ１１は、階調Ｇ０を表示する領域にのみ静電容量検出信号を印加するように制御する。以下、階調Ｇ１〜Ｇ３について、同様の方法で、静電容量の測定を行う。これにより、表示素子１０の表示状態を変更するのに要する時間を、第１実施形態の１／４程度に短縮できる。
【０１２５】
図２４の（Ａ）から（Ｄ）は、Ｇ０からＧ１５の１６種の階調の静電容量を測定する場合の表示画面の例を示す図である。１回目には、Ｇ０からＧ３の４種の階調を表示し、図１６の第３ステップＳ３を５回繰り返す。２回目には、Ｇ４からＧ７の４種の階調を表示し、図１６の第３ステップＳ３を５回繰り返す。以下、Ｇ８からＧ１１およびＧ１２からＧ１５の階調について同様の動作を行う。
【０１２６】
図２３および図２４で、画面内に同じ階調を表示する領域を２箇所設けるのは、画面ムラの影響を除去するためである。
【０１２７】
第１実施形態の表示装置では、第１ステップＳ１で、輝度０と１００（相対値）に対応させる静電容量を決定し、第２ステップＳ２で、第１ステップＳ１で決定した静電容量から所定の中間調部分の所定の静電容量値が得られるようにEvolution電圧を設定した。そして、第３ステップＳ３で、第２ステップＳ２で決定したEvolution電圧を使用して、中間調部分の静電容量値とSelectionパルスのデューティ比の関係を設定した。もし、表示素子の特性上、輝度０と１００（相対値）およびそれに対応させる静電容量のバラツキが小さい場合には、第１ステップＳ１を省略できる。この場合でも、図１４のEvolution電圧に対する静電容量変化特性が横方向にシフトするバラツキがある場合には、ステップＳ２およびＳ３を行う必要がある。もし、図１４のEvolution電圧に対する静電容量変化特性が横方向にシフトするバラツキが小さければ、さらにステップＳ２を省略してステップＳ３のみを行えばよい。
【０１２８】
逆に、図２１に示したSelectionパルスのデューティ比に対する静電容量値（中間調）の変化のバラツキが小さい場合には、第３ステップＳ３を省略することができる。
【０１２９】
また、第１実施形態の表示装置では、Evolution電圧およびSelectionパルスのデューティ比を調整して所望の表示特性が得られるようにした。しかし、前述のように表示特性を変化させる駆動条件の要因は他にもあり、それらを調整する場合にも、表示素子の静電容量を異なる表示状態で検出して、検出した静電容量に基づいて駆動条件を調整する上記の手法を適用できる。
【０１３０】
さらに、第１実施形態の表示装置では、単極性のドライバＩＣを使用したが、双極性のドライバＩＣを使用することも可能である。
【０１３１】
図２５は、双極性のドライバＩＣを使用する場合のセグメントドライバ１１およびコモンドライバ１２の出力電圧の対応関係を示す図である。
【０１３２】
ここで，＋側から−側に向けて、電圧が高い順にVP3,VP2,VP1,0,VN1,VN2,VN3と定義する。正極フェーズの時、白表示の描画では、SEG-VP3とCOM-VP1の電圧差分がSelection期間に印加され、黒表示の描画では、SEG-VP1とCOM-VP1の電圧差分がSelection期間に印加される。Preparation期間とEvolution期間は，平均電圧がそれぞれ図２０の関係で印加される。負極フェーズの時は、上記のVPとVNの対応関係が反転する。
【０１３３】
ここで，Evolution電圧から，SEG側とCOM側の各VP3,VP2,VP1,0,VN1,VN2,VN3へ展開するための計算式を以下に記す。非選択電圧は，Preparation/Selection/Evolution期間のいずれでもなく、描画済みあるいは未描画の全ての画素に印加される電圧である。
【０１３４】
SEG_VP3 =（（Evolution電圧）+ 3 * 非選択電圧） / 2
SEG_VP2 =（（(Evolution電圧)+ 3 * 非選択電圧）- 非選択電圧）- SEG_VP3
SEG_VP1 = SEG_VP3 -非選択電圧 * 2
SEG_VN3 = -(SEG_VP3)
SEG_VN2 = -(SEG_VP2)
SEG_VN1 = -(SEG_VP1)
COM_VP3 = SEG_VP3
COM_VP2 = SEG_VP2
COM_VP1 = SEG_VP1
COM_VN3 = -(COM_VP3)
COM_VN2 = -(COM_VP2)
COM_VN1 = -(COM_VP1)
第１実施形態の表示装置では、ＤＤＳ駆動方式を使用したが、前述のコンベンショナル駆動方式を使用する場合にも、表示素子の静電容量を異なる表示状態で検出して、検出した静電容量に基づいて駆動条件を調整する上記の手法を適用できる。以下、コンベンショナル駆動方式を使用する第２実施形態の表示装置を説明する。
【０１３５】
図２６は、第２実施形態の表示装置における表示状態の変化を示す図である。
【０１３６】
コレステリック液晶は、強い電界（リセット電圧）を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態になり、ホメオトロピック状態で電界の印加を急激に解除すると、プレーナ状態になる。プレーナ状態において中間の電界（書込み電圧）を印加すると、プレーナ状態からフォーカルコニック状態に変化するが、印加時間によりフォーカルコニック状態に変化する液晶分子の割合が異なる。具体的には、印加時間が短いとフォーカルコニック状態の割合が小さく、印加時間が長いとフォーカルコニック状態の割合が大きい。
【０１３７】
コンベンショナル駆動方式は、ＤＤＳ駆動方式では難しい中間調の高い均一性で表示することが可能であり、フルカラーに近い表示を行いたい場合に有用である。
【０１３８】
第２実施形態の表示装置は、図１に示したのと同様の構成を有し、単純マトリクス方式用のセグメントドライバ１１およびコモンドライバ１２を使用し、駆動方式がコンベンショナル方式であることが第１実施形態と異なる。コンベンショナル駆動方式のコレステリック液晶を用いた表示装置は、広く知られているので、詳しい説明は省略するが、関連する事項について簡単に説明する。
【０１３９】
コンベンショナル駆動方式では、書換え対象の全画素にリセット電圧を印加してホメオトロピック状態にした後、リセット電圧の印加を解除してプレーナ状態にするリセット処理と、各画素に書込みパルスを印加し、その印加時間を調整して画像を表示する書込み処理と、を行う。
【０１４０】
図２７の（Ａ）は、リセット処理時に全画素に印加されるリセットパルスを示し、例えば±３６Ｖの数十ｍｓ幅のパルスである。
【０１４１】
上記のように、書込み電圧の印加時間に応じてフォーカルコニック状態の混在率が変化する。書込み電圧の印加時間を変化させる方法は、大きく二通りに大別できる。第１の方法は、パルスの幅によって印加時間を変化させる方法であり、第２の方法は、短いパルスを累積させ、その累積数によって印加時間を変化させる方法である。
【０１４２】
図２７の（Ｂ）は、第１の方法を実行する場合の書込みパルスを示す。書込みパルスは、±２０Ｖのパルスでパルス幅が異なる。具体的には、コモンドライバ１２が各スキャンラインにスキャンパルスを印加し、スキャンパルスを印加するスキャンラインの位置を１ラインずつシフトする。１ラインに印加されるスキャンパルスの期間が、書込みパルスの最大パルス幅である。セグメントドライバ１２は、スキャンパルスの印加に同期して、書込みパルスのオン・オフを制御する信号を出力する。これにより、スキャンパルスの印加される１スキャンライン中の全画素の書込みが行われる。プレーナ状態（白表示）を維持する画素にはスキャンパルスは印加されず、フォーカルコニック状態（黒表示）にする画素にはスキャンパルスの期間に対応する幅のスキャンパルスが印加され、中間調表示する画素には階調に応じたパルス幅のスキャンパルスが印加される。
【０１４３】
図２８は、第１の方法を実行する場合の書込みパルスを示し、４個のフレームで、（Ａ）から（Ｄ）のパルスが印加される。図２８の（Ａ）から（Ｄ）の書込みパルスの幅は、順に１／２に減少する。第１フレームでは、コモンドライバ１２が各スキャンラインに図２７の（Ａ）の書込みパルスに対応するスキャンパルスを印加し、スキャンパルスを印加するスキャンラインの位置を１ラインずつシフトする。セグメントドライバ１２は、スキャンパルスの印加に同期して、書込みパルスのオン・オフを制御する信号を出力する。以下同様に、図２８の（Ｂ）から（Ｄ）の書込みパルスの印加が行われる。図２８の（Ａ）の書込みパルスのみがオンの画素には幅８の書込みパルスが印加され、図２８の（Ｂ）の書込みパルスのみがオンの画素には幅４の書込みパルスが印加され、以下同様である。したがって、図２８の（Ａ）から（Ｄ）の書込みパルスがすべてオンの画素には最大の幅１５の書込みパルスが印加され、いずれもオフの画素には書込みパルスが印加されない。
【０１４４】
第２実施形態の表示装置では、駆動条件で調整するパラメータは、例えば、書込み処理における書込みパルスの電圧、書込みパルスの最大累積時間、パルス幅などである。これらのパラメータを、表示状態を設定した表示素子の静電容量を測定しながら、ニュートン法あるいは二分法などを適用して、最適化する。
【０１４５】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【０１４６】
以下、実施形態に関し、更に以下の付記を開示する。
（付記１）
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子と、
前記表示素子が呈する静電容量を検出する静電容量検出回路と、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、前記静電容量検出回路が検出した前記表示状態を呈する前記表示素子の前記静電容量に基づいて、前記表示素子の駆動条件を調整する駆動条件調整回路と、を備えることを特徴とする表示装置。
（付記２）
前記駆動条件調整回路は、少なくとも２つ以上の異なる表示状態において検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整する付記１記載の表示装置。
（付記３）
前記静電容量検出回路は、電流検出波形を有する信号を生成して前記表示素子に印加する電流検出波形印加回路と、
前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出する電流検出回路と、を備える付記１または２記載の表示装置。
（付記４）
前記電流検出波形は、のこぎり波あるいは三角波である付記３記載の表示装置。
（付記５）
前記電流検出回路は、前記表示素子を単純マトリクス方式で駆動するセグメントドライバへの供給電流を測定するように配置される付記３または４記載の表示装置。
（付記６）
前記静電容量検出回路による静電容量の検出は、
前記表示素子の全面を所定の表示状態に設定した上で、電流検出波形を有する信号を前記表示素子に印加して行う、付記１から５のいずれか記載の表示装置。
（付記７）
前記静電容量検出回路による静電容量の検出は、
前記表示素子の表示面を、前記セグメントドライバの出力端子に対応して領域に分け、前記表示素子の表示面を前記領域ごとに所定の表示状態に設定した上で、電流検出波形を有する信号を前記領域ごとに印加して行う、付記５記載の表示装置。
（付記８）
前記駆動条件調整回路は、
前記電流検出回路の検出した電流値をデジタル値に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力するデジタル値に基づいて駆動条件を演算する演算回路と、を備える付記１から７のいずれか記載の表示装置。
（付記９）
前記駆動条件調整回路は、前記表示素子が所定の表示状態を呈する時に前記静電容量検出回路が検出した静電容量が、目標静電容量に近づくように駆動条件の変化パラメータを調整する付記１から８のいずれか記載の表示装置。
（付記１０）
前記駆動条件調整回路は、ニュートン法あるいは二分法を適用して前記検出した静電容量が目標静電容量に近づくように前記駆動条件の変化パラメータを調整する付記９記載の表示装置。
（付記１１）
前記表示素子は、コレステリック液晶を用いている付記１から１０のいずれか記載の表示装置。
（付記１２）
前記表示素子は、異なる反射光を呈する複数の液晶層の積層構造を備え、
前記駆動条件調整回路は、各層別に駆動条件を自動調整する付記１から１１のいずれか記載の表示装置。
（付記１３）
前記表示素子は、ダイナミック駆動方式（Dynamic Driving Scheme:DDS）で駆動される付記１から１２のいずれか記載の表示装置。
（付記１４）
前記駆動条件調整回路は、Evolution期間の電圧値とSelection期間のデューティ比をパラメータとして駆動条件を自動調整する付記１３記載の表示装置。
（付記１５）
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子の駆動制御方法であって、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、設定した表示状態において、前記表示素子が呈する静電容量を検出し、
検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整することを特徴とする表示装置の駆動制御方法。
（付記１６）
前記静電容量の検出は、少なくとも２つ以上の異なる表示状態において行い、
検出した少なくとも２つ以上の異なる表示状態の前記静電容量に基づいて、前記表示素子の駆動条件を自動調整する付記１５記載の表示素子の駆動制御方法。
（付記１７）
前記静電容量の検出は、電流検出波形を有する信号を生成して前記表示素子に印加し、 前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出し、
検出した電流値から静電容量を算出する付記１５または１６記載の表示素子の駆動制御方法。
（付記１８）
前記駆動条件を自動調整は、前記表示素子が所定の表示状態を呈する時に検出した静電容量が、目標静電容量に近づくように駆動条件の変化パラメータを調整する付記１５から１７のいずれか記載の表示素子の駆動制御方法。
【符号の説明】
【０１４７】
１０ 表示素子
１１ コモンドライバ
１２ セグメントドライバ
１３ 電源部
１４ 電流センスアンプ
２１ ホスト制御部
２２ フレームメモリ
２３ 制御部
２４ 演算部
２５ バッファ
【技術分野】
【０００１】
本発明は、表示装置および表示素子の駆動制御方法に関する。
【背景技術】
【０００２】
表示装置として、コレステリック液晶など、メモリ性を有する材料を用いた表示装置が開発され、電子ペーパー等に応用されている。電子ペーパーは、フィルム基板を用いた難度の高い製造プロセスであること等から、表示素子のコントラスト、明るさ、ガンマ特性などがロット間でバラつきやすい。製造後も、表示素子の長期間の使用により、このような特性の変化が懸念される。このようなバラツキや経年変化があると、同じ駆動条件で表示素子を駆動しても望ましい表示が行えないという問題が発生する。
【０００３】
そこで、表示装置のロット間のバラツキや経年変化を検出し、最適な駆動条件になるように自動調整することが提案されている。
【０００４】
例えば、表示素子に輝度センサを搭載し、実際の表示の状態を検出して所望の表示状態が得られるように調整することが提案されている。しかし、表示素子に輝度センサを搭載するのは、コスト面や外観面から問題があり、特に電子ペーパーのように持ち運びのしやすさを特徴とする反射型表示素子に輝度センサを搭載することは好ましくない。
【０００５】
また、表示中には常時通電を行う表示素子の累積通電時間を測定し、経年変化を予測して補正することも行われる。しかし、電子ペーパーは書き換え時のみ通電し、その通電も不定期に行われるため、累積通電時間を利用した補正は、電子ペーパーに適用できない。
【０００６】
液晶表示素子における駆動は、静電容量を有する各画素を駆動することであり、その駆動条件は静電容量値に応じて決定される。そこで、ダミー画素を設け、ダミー画素の静電容量値を検出して駆動電圧を調整することが提案されている。しかし、ダミー画素の静電容量と実際の表示画素の静電容量は、駆動履歴の相違により適合せず、検出精度が十分でないという問題がある。また、提案の方法では、ダミー画素で構成されるＣＲ発振回路の発振周波数を検出して静電容量値を検出している。この検出方法は、ＴＦＴ液晶表示素子のような比抵抗が高く、容量特性が安定している場合には実用的であるが、電子ペーパーに使用されるメモリ性を有するコレステリック液晶のように、比抵抗が相対的に低く、容量特性が不安定な場合には、発振回路の安定性が不十分で、静電容量を高精度に検出することができない。
【０００７】
また、温度に応じて液晶表示素子の静電容量が変化することが知られている。言い換えれば、温度により静電容量が変化し、それに応じて駆動条件も変化する。そこで、液晶表示素子の静電容量を検出して駆動条件を調整することにより、温度にかかわらず常時良好な表示が得られるようにすることが提案されている。しかしながら、これは温度に応じた調整のみで、バラツキや経年変化は考慮されていない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０６５０５８号公報
【特許文献２】特開昭５２−１４０２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実施形態によれば、これまでにない方法で、メモリ性を有する表示装置のロット間のバラツキや経年変化を検出し、最適な駆動条件になるように自動調整する表示装置が開示される。
【課題を解決するための手段】
【００１０】
発明の一観点によれば、駆動された後、駆動が解除された後も表示状態を維持するメモリ性を有する表示素子と、表示素子が呈する静電容量を検出する静電容量検出回路と、表示素子を所定の駆動条件で駆動して表示状態を設定した後、静電容量検出回路が検出した表示状態を呈する表示素子の静電容量に基づいて、表示素子の駆動条件を調整する駆動条件調整回路と、を備える表示装置が提供される。
【発明の効果】
【００１１】
上記の観点によれば、表示素子の実際の静電容量を、ダミー画素など余分な画素を設けること無しに検出でき、検出結果に応じて最適な駆動条件を設定し、常時良好な表示を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１実施形態の表示装置の概略構成を示す図である。
【図２】図２は、第１実施形態の表示装置で使用する表示素子の構成を示す図である。
【図３】図３は、１枚のパネルの構成を示す図である。
【図４】図４は、コレステリック液晶の状態を説明する図である。
【図５】図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。
【図６】図６は、ダイナミック駆動方式(Dynamic Driving Scheme:DDS)における駆動波形を示す図である。
【図７】図７は、第１実施形態において、コモンドライバおよびセグメントドライバが出力する駆動波形を示す図である。
【図８】図８は、第１実施形態において、各画素に印加される電圧波形を示す図である。
【図９】図９は、表示素子の３個のサンプルについて、コレステリック液晶の明度（反射率）と静電容量の関係を測定した結果を示す図である。
【図１０】図１０は、表示素子の静電容量の周波数特性を示す図である。
【図１１】図１１は、電源部における静電容量検出信号を出力する回路部分、電流センスアンプおよび演算部の構成を示す図である。
【図１２】図１２は、静電容量検出信号の波形を示す図である。
【図１３】図１３は、コレステリック液晶のテストセルを用いて、静電容量の検出を実験した結果を示す図である。
【図１４】図１４は、ＤＤＳ駆動方式で、Selectionパルスのデューティ比を所定の値にして駆動する場合で、Evolution電圧を変化させた時の表示素子の容量変化を示す図である。
【図１５】図１５は、第１実施形態の表示装置における駆動条件の調整方法を説明する図である。
【図１６】図１６は、第１実施形態の表示装置における駆動条件の自動調整処理を示すフローチャートである。
【図１７】図１７は、白表示状態および黒表示状態に設定する駆動波形の例を示す図である。
【図１８】図１８は、ニュートン法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図である。
【図１９】図１９は、１０％点および９０％点になる静電容量に対して、ニュートン法を行った場合のEvolution電圧の変化を示す図である。
【図２０】図２０は、二分法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図である。
【図２１】図２１は、第３ステップにおける調整を説明する図である。
【図２２】図２２は、６０％点の静電容量を得るデューティ比を決定するため、二分法を行った場合のデューティ比の変化を示す図である。
【図２３】図２３は、表示画面の複数の領域を異なる表示状態にして、各表示状態の静電容量を測定する方法を説明する図である。
【図２４】図２４は、多数の異なる表示状態の静電容量を、表示画面の複数の領域を異なる表示状態にして測定する方法を説明する図である。
【図２５】図２５は、双極性のドライバＩＣを使用する場合のセグメントドライバおよびコモンドライバの出力電圧の対応関係を示す図である。
【図２６】図２６は、第２実施形態の表示装置における表示状態の変化を示す図である。
【図２７】図２７は、第２実施形態におけるリセットパルスおよびパルス幅が変化する書込みパルスを示す図である。
【図２８】図２８は、第２実施形態において、印加数で書込みパルスの印加時間を変化させる場合の複数の書込みパルスの例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【００１４】
図１は、第１実施形態の表示装置の概略構成を示す図である。第１実施形態の表示装置は、電子ペーパーである。表示素子１０は、表示を書換える時のみ駆動信号が印加され、一旦書換えられた表示は、駆動信号を印加しなくても保持される。
【００１５】
図１に示すように、第１実施形態の表示装置は、コレステリック液晶を用いた表示素子１０と、セグメントドライバ１１と、コモンドライバ１２と、電源部１３と、電流センスアンプ１４と、ホスト制御部２１と、フレームメモリ２２と、制御部２３と、を有する。
【００１６】
ホスト制御部２１は、メインＣＰＵなどを有し、外部記憶装置に記憶された画像データや、通信回路などを介して入手した画像データに、この表示装置に表示するのに適した画像にするための各種の処理を行い。例えば、中間調画像データを表示するには、この表示装置で表示可能な階調数に適合するように、誤差拡散法、組織的ディザ法、ブルーノイズマスク法などの公知の階調変換を適用して階調変換を行う。なお、この処理の一部を制御部２３で行う場合もある。ホスト制御部２１は、生成した画像データを、フレームメモリ２２に記憶する。
【００１７】
制御部２３は、サブＣＰＵ、マイクロコントローラ、またはＰＬＤなどを有し、ホスト制御部２１を除く各部の制御を行う。制御部２３は、フレームメモリ２２から読み出した画像データに応じて駆動データを生成し、セグメントドライバ１１およびコモンドライバ１２に供給する。制御部２３は、セグメントドライバ１１およびコモンドライバ１２への駆動データの供給タイミング調整を容易にするために、生成した駆動データを一時的に格納するバッファ２５を有することが望ましい。
【００１８】
表示素子１０は、コレステリック液晶を用いた表示素子であり、ＲＧＢの３層のパネルを積層したカラー表示可能な表示素子である。表示素子１０の詳細については後述する。セグメントドライバ１１およびコモンドライバ１２は、表示素子１０を単純マトリクス方式で駆動し、汎用のドライバＩＣで実現される。ここでは、セグメントドライバ１１は３個のドライバを含み、各層のパネルを独立に駆動するが、コモンドライバ１２は１個のドライバで３層のパネルを共通に駆動することも可能である。
【００１９】
電源部１３は、表示装置の図示していない共通電源から供給される３〜５Ｖの電圧から、ＤＣ−ＤＣコンバータ等の昇圧レギュレータにより、単極性のドライバＩＣの場合は＋５０Ｖ、双極性のドライバＩＣの場合は負のＤＣ−ＤＣコンバータも併用し、約−２５Ｖ〜＋２５Ｖに昇圧させる。この昇圧レギュレータは、当然ながら表示素子の特性に対して変換効率の高いものが望ましい。リセット電圧および書込み電圧のスイッチングは、アナログスイッチやデジタルポテンショメータなどを使用して行うことが望ましい。このスイッチング回路の後段には、表示素子１０の駆動電圧の安定化のため、オペアンプやトランジスタからなるブースター回路、および平滑コンデンサが配置される。
【００２０】
以上説明した構成は、一般的なコレステリック液晶を用いた表示装置と同じであり、これまで知られている各種構成が適用可能である。また、表示素子１０は、コレステリック液晶を用いた表示装置に限定されず、メモリ性を有する表示素子であればよい。
【００２１】
第１実施形態の表示装置では、電源部１３は、制御部２３からの制御信号に応じて、のこぎり波信号、三角波信号などの静電容量検出信号を発生し、セグメントドライバ１１の電源端子に、静電容量検出信号を供給する。この電源端子は、書込みなどに使用しない部分を用いるのが好ましい。また、電源部１３は、制御部２３からの制御信号に応じて、セグメントドライバ１１およびコモンドライバ１２に供給する電圧を調整できる。
【００２２】
第１実施形態の表示装置では、さらに、電源部１３からセグメントドライバ１１に静電容量検出信号を供給する信号線の電流を検出するように電流センスアンプ１４が配置される。静電容量検出信号を表示素子１０に印加した時に検出される電流は、表示素子１０の静電容量に関係しており、電流センスアンプ１４は検出信号を演算部２３に出力する。
【００２３】
制御部２３は、表示装置の起動時やユーザの指示に応じて駆動条件調整モードを実行する。駆動条件調整モードは、製品の出荷時など、表示装置を初めて使用する時には必ず自動的に実行し、それ以後は定期的に、例えば、一ヶ月に一度ほどの頻度で自動的に実行するようにしてもよい。制御部２３は、表示素子１０を所定の表示状態に設定した上で、電源部１３から静電容量検出信号を表示素子１４に印加し、演算部２３が電流センスアンプ１４の検出信号をデジタル化して検出データとして取り込むように制御する。演算部２３は、後述する駆動条件調整シーケンスに従って表示素子１０の表示状態を変更しながら、検出データの取得を行い、所望の表示が行える駆動条件を決定する。制御部２３は、駆動条件調整モード終了後、決定された駆動条件にしたがって各部の制御を行う。
【００２４】
次に、第１実施形態の表示装置で表示素子１０として用いるコレステリック液晶を用いた表示装置について説明する。
【００２５】
図２は、第１実施形態の表示装置で使用する表示素子１０の構成を示す図である。図２に示すように、表示素子１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層５７が設けられている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、同じ構成を有するが、パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が緑色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒのスキャン電極およびデータ電極は、コモンドライバ１２およびセグメントドライバ１１により駆動される。
【００２６】
パネル１０Ｂ、１０Ｇおよび１０Ｒは、反射の中心波長が異なる以外同じ構成を有する。以下、パネル１０Ｂ、１０Ｇおよび１０Ｒの代表例を、パネル１０Ａとして表し、その構成を説明する。
【００２７】
図３は、１枚のパネル１０Ａの基本構成を示す図である。
【００２８】
図３に示すように、表示素子１０Ａは、上側基板５１と、上側基板５１の表面に設けられた上側電極層５４と、下側基板５３の表面に設けられた下側電極層５５と、シール材５６と、を有する。上側基板５１と下側基板５３は、電極が対向するように配置され、間に液晶材料を封入した後シール材５６で封止される。なお、液晶層５２内にスペーサが配置されるが図示は省略している。上側電極層５４と下側電極層５５の電極には、電圧パルス信号が印加され、それにより液晶層５２に電圧が印加される。液晶層５２に電圧を印加して、液晶層５２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。複数のスキャン電極および複数のデータ電極は、上側電極層５４と下側電極層５５に形成される。
【００２９】
上側基板５１と下側基板５３は、いずれも透光性を有しているが、パネル１０Ｒの下側基板５３は不透光性でもよい。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、ＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などのフィルム基板を使用してもよい。
【００３０】
上側電極層５４と下側電極層５５の電極の材料としては、例えば、インジウム錫酸化物(ITO: Indium Tin Oxide)が代表的であるが、その他インジウム亜鉛酸化物(IZO: Indium Zic Oxide)などの透明導電膜を使用することが可能である。
【００３１】
上側電極層５４の透明電極は、上側基板５１上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層５５の透明電極は、下側基板５３上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板５１と下側基板５３は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。電極上には絶縁性のある薄膜が形成される。この薄膜が厚いと駆動電圧を高くする必要がある。逆に、薄膜がないとリーク電流が流れ、本発明の自動調整の精度が低下する問題が生じる。ここでは、薄膜は比誘電率が約５であり、液晶よりもかなり低いため、薄膜の厚さは約０．３μｍ以下とするのが適している。
【００３２】
なお、この絶縁性薄膜は、ＳｉＯ2の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。
【００３３】
上記のように、液晶層５２内にスペーサが配置され、上側基板５１と下側基板５３の間隔、すなわち液晶層５２の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは４μｍ〜６μｍの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、高い閾値急峻性も期待できない。逆にこの値より大きいと、高い閾値急峻性は保持できるが、駆動電圧が上昇して汎用部品による駆動が困難になる。
【００３４】
液晶層５２を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０重量％（ｗｔ％）添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％とした時の値である。
【００３５】
ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性（Δε）が１５〜３５の範囲の液晶材料であることが望ましい。誘電率異方性が１５以下であれば、駆動電圧が全体的に高くなり、駆動回路に汎用部品を使用することが困難になる。
【００３６】
一方、誘電率異方性が２５以上になると、閾値急峻性が低下し、更には液晶材料自体の信頼性が低下する懸念が出てきる。
【００３７】
また、屈折率異方性（Δｎ）は、０．１８〜０．２４であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるのに加えて、粘度も高くなり、応答速度が低下する。
【００３８】
次に、コレステリック液晶材料を使用した表示装置における、明暗（白黒）表示について説明する。コレステリック液晶を用いた表示装置は、液晶分子の配向状態で表示の制御を行う。
【００３９】
図４の（Ａ）および（Ｂ）は、コレステリック液晶の状態を説明する図である。コレステリック液晶には、図４の（Ａ）に示すように入射光を反射するプレーナ状態と、図４の（Ｂ）に示すように入射光を反射するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。他に、強い電界を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態があるが、ホメオトロピック状態は、電界の印加を停止すると、プレーナ状態またはフォーカルコニック状態になる。
【００４０】
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。
【００４１】
λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎに伴って大きくなる。
【００４２】
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板５３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。プレーナ状態とフォーカルコニック状態の混在した状態では、「明」状態（白表示）と「暗」状態（黒表示）の間の中間調状態になり、プレーナ状態とフォーカルコニック状態の混在比率で中間調レベルが決まる。
【００４３】
次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。
【００４４】
図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図２に示す実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
【００４５】
コレステリック液晶に強い電界（ＶＰ１００以上）を発生させると、電界印加中は、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
【００４６】
一方、コレステリック液晶分子のらせん構造が解けない程度の弱い電界（ＶＦ１００ａ〜ＶＦ１００ｂの範囲）を印加した後の電界除去、あるいは強い電界を印加し、その状態から緩やかに電界を除去した場合は、コレステリック液晶分子のらせん軸は電極に平行になり、入射光を反射するフォーカルコニック状態になる。
【００４７】
また、中間的な強さの電界（ＶＦ０〜ＶＦ１００ａまたはＶＦ１００ｂ〜ＶＰ０）を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調画像の表示が可能となる。
【００４８】
以上の現象を利用して、表示を行う。
【００４９】
コレステリック液晶を用いた単純マトリクス型表示装置では、高速の書換えを行う場合には、ダイナミック駆動方式(Dynamic Driving Scheme:DDS)が使用される。第１実施形態の表示装置も、ＤＤＳで中間調画像表示を行う。なお、画像の書換えを行う前に、全画素を同時にプレーナ状態にするリセット動作を行うようにしてもよい。リセット動作は、セグメントドライバ１１およびコモンドライバ１２の全出力を、それぞれ強制的に所定の電圧値にすることにより行い、出力値を設定するためのデータの転送が不要なので、短時間に実行可能である。ただし、リセット動作は、電力を消費するので、低消費電力の装置では行わなくてもよい。
【００５０】
説明を容易にするため、まず白黒の２値画像を表示する場合を説明する。
【００５１】
図６は、ＤＤＳにおける駆動波形を示す図である。
【００５２】
前述のように、ＤＤＳは、３つのステージに大別され、先頭から、「準備(Preparation)」期間、選択(Selection)」期間および「展開(Evolution)」期間を含む。これらの期間の前後には、非選択 (Non-Select) 期間が設けられる。Preparation期間は、液晶をホメオトロピック状態に初期化する期間で、高電圧のパルス幅の大きなPreparationパルスが印加される。Selection期間は、プレーナ状態またはフォーカルコニック状態に分岐するきっかけを与える期間である。Selection期間では、プレーナ状態にスイッチングする時には低電圧のパルス幅の小さなSelectionパルスが印加され、フォーカルコニック状態にスイッチングする時にはパルスは印加されない。Evolution期間は、直前のSelection期間での過渡状態に応じてプレーナ状態かフォーカルコニック状態に確定させる期間であり、中間電圧のパルス幅の大きなEvolutionパルスが印加される。Preparationパルス、SelectionパルスおよびEvolutionパルスは、それぞれ１組の正負のパルスである。
【００５３】
実際には、Preparation期間およびEvolution期間では、図６のようにパルス幅の長い１組の正負のパルスを印加するのではなく、複数個の正負のPreparationパルスおよびEvolutionパルスを印加する。
【００５４】
図７は、第１実施形態において、コモンドライバ１２が、Preparation期間、Selection期間、Evolution期間およびNon-Select 期間に出力する駆動波形、セグメントドライバ１１が白表示および黒表示に対して出力する駆動波形、および液晶への印加波形を示す。
【００５５】
第１実施形態でＤＤＳを実行する場合、コモンドライバ１２は、ＧＮＤを含め６値を出力し、セグメントドライバ１１は、ＧＮＤを含めて４値を出力する。現在、単純マトリクス方式用の汎用ドライバＩＣが実用化されており、モードを設定することにより、セグメントドライバ１１またはコモンドライバ１２として使用可能である。したがって、セグメントドライバ１１として利用する汎用ドライバＩＣは、出力する値に余りがある。第１実施形態では、セグメントドライバ１１の余っている出力を利用して静電容量検出信号を表示素子１０に印加する。
【００５６】
コモンドライバ１２およびセグメントドライバ１１は、Selection期間を４等分した期間を単位として出力を変化させる。セグメントドライバ１１は、白表示に対しては、４２Ｖ、３０Ｖ、０Ｖ、１２Ｖに変化する電圧波形を、黒表示に対しては、３０Ｖ、４２Ｖ、１２Ｖ、０Ｖに変化する電圧波形を出力する。コモンドライバ１２は、Non-Select 期間には３６Ｖ、３６Ｖ、６Ｖ、６Ｖに変化する電圧波形を、Selection期間には３０Ｖ、４２Ｖ、１２Ｖ、０Ｖに変化する電圧波形を、Evolution期間には１２Ｖ、１２Ｖ、３０Ｖ、３０Ｖに変化する電圧波形を、Preparation期間には０Ｖ、０Ｖ、４２Ｖ、４２Ｖに変化する電圧波形を出力する。
【００５７】
これにより、Preparation期間では、白表示のデータ電極の液晶に対して、４２Ｖ、３０Ｖ、−４２Ｖ、−３０Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、３０Ｖ、４２Ｖ、−３０Ｖ、−４２Ｖに変化する電圧波形が印加される。Evolution期間では、白表示のデータ電極の液晶に対して、３０Ｖ、１８Ｖ、−３０Ｖ、−１８Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、１８Ｖ、３０Ｖ、−１８Ｖ、−３０Ｖに変化する電圧波形が印加される。Selection期間では、白表示のデータ電極の液晶に対して、１２Ｖ、−１２Ｖ、−１２Ｖ、１２Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、０Ｖの電圧波形が印加される。Non-Select 期間には、白表示のデータ電極の液晶に対して、６Ｖ、−６Ｖ、−６Ｖ、６Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、−６Ｖ、６Ｖ、６Ｖ、−６Ｖに変化する電圧波形が印加される。
【００５８】
図８は、第１実施形態において、コモンドライバ１２およびセグメントドライバ１１が図７に示す駆動波形を出力することにより各画素液晶に印加される電圧波形を、より具体的に示す図である。１つのスキャンラインに図８の電圧波形が印加される。コモンドライバ１２は、図８の信号を印加するスキャンラインを１ラインずつシフトする。
【００５９】
図８に示すように、Preparation期間、Selection期間およびEvolution期間の順に配置され、前後に非選択(Non-Select)期間が配置される。Selection期間は、約０．５ｍｓ〜１ｍｓ程度の印加時間である。図８は、プレーナ状態にして白表示（明表示）を行う場合の±１２ＶのSelectionパルスを示しており、フォーカルコニック状態にして黒表示（暗表示）を行う場合には、この期間中０Ｖが印加される。
【００６０】
Preparation期間およびEvolution期間は、Selection期間の数倍から十数倍の長さであり、図７のPreparationパルスおよびEvolutionパルスが、複数個印加される。Non-Select期間は、描画に関与しない画素に常時印加されるパルスであり、低電圧であるため、画像を変化させない。
【００６１】
図８のPreparationパルス、SelectionパルスおよびEvolutionパルスの組が、スキャンラインの位置を変えながら順次印加される。これにより、SelectionパルスがPreparationパルスとEvolutionパルスを伴い、１ライン当たりのSelectionパルスの印加時間で、パイプライン的にスキャン・書換えを行うことになる。そのため、ＸＧＡ仕様の高精細サイズの表示素子であっても、１ｍｓ×７６８＝０．７７秒前後の速度で書換えを行うことができる。
【００６２】
中間調画像を表示する場合には、Selection期間をさらに複数のサブ期間に分割し、各サブ期間において、図７に示す駆動波形を印加できるように構成する。複数のサブ期間のうち、白表示を行うサブ期間と黒表示を行うサブ期間の比率を変化させる。例えば、８個のサブ期間を設け、８個のサブ期間がすべて白表示を行う場合がデューティ比１００％で、８個のサブ期間がすべて黒表示を行う場合がデューティ比０％で、２個のサブ期間が白表示を行う場合がデューティ比２５％である。第１実施形態では、Selection期間は約７００μｓで、２０〜３０μｓのサブ期間に分けられる。したがって、サブ期間は２３〜３５個も設けられる。Selection期間において、白表示のサブ期間を中央に配置すると、Selection期間における白表示のSelectionパルスの幅がデューティ比に応じて変化することになる。以下、説明を簡単にするため、図６に示すＤＤＳ駆動波形を用いて、Selection期間におけるSelectionパルスの幅がデューティ比に応じて変化するものとして説明する。
【００６３】
前述のように、メモリ性を有する液晶を用いた表示装置は、表示素子のコントラスト、明るさ、ガンマ特性などがロット間でバラツキやすく、表示素子の長期間の使用により、このような特性の変化が懸念される。このような表示素子のバラツキや経年変化があると、同じ駆動条件で表示素子を駆動しても望ましい表示が行えない。特に、第１実施形態の表示装置で使用するＤＤＳは、駆動条件の最適範囲が狭く、表示素子のバラツキおよび経年変化の影響を大きく受けて、固定の駆動条件では良好な表示が行えない。
【００６４】
駆動条件を調整するには、表示（明度）と関係する表示素子の特性を検出して、検出した特性の表示（明度）との関係に基づいて調整する。前述のように、これまでも静電容量値に応じて駆動条件を決定することが提案されてきたが、第１実施形態の表示装置も、表示素子１０の静電容量を検出して、望ましい駆動条件を実現するように駆動条件を調整する。ただし、第１実施形態の表示装置では、ダミーセルを使用せずに、表示素子１０の静電容量を直接検出するとともに、表示素子１０を所定の表示状態（白、黒または中間調レベル）に設定して静電容量の検出および駆動条件の調整を行う。
【００６５】
図９は、表示素子１０のＲＧＢ各層について、明度（反射率）と静電容量の関係を測定した結果を示す図である。静電容量は、１ｋＨｚで測定し、完全なプレーナ状態の明度を１に、完全なフォーカルコニック状態の明度を０に規格化した相対値である。容量値が０と１の間は、プレーナ状態とフォーカルコニック状態が混在した状態で、中間調が表示される。
【００６６】
図９から明らかなように、フォーカルコニック状態（明度０）の時が最大の静電容量を示し、プレーナ状態（明度１）に近づくにつれて静電容量が単調に小さくなっていく。このことから、ロット間のバラツキや経年変化で所望の表示が得られない場合は、静電容量の相対関係を元に、バラツキや経年変化による明度の変化を推定することができることが分かる。そこで、第１実施形態の表示装置では、表示素子１０の静電容量を測定し、測定した静電容量に基づいて駆動条件を調整する。
【００６７】
図１０は、表示素子１０の静電容量の周波数特性を示す図である。図１０において、プレーナ状態よりもフォーカルコニック状態の静電容量のほうが大きい現象は、１０ｋＨｚ程度までに見られる。また、１００Ｈｚ以下の低周波になると、静電容量の絶対値が大きくなる。これは、液晶材料に含まれる極性基やイオン成分による分極が生じ出すためで考えられる。プレーナ状態とフォーカルコニック状態の静電容量の比率や、検出する電流量を考慮すると、静電容量の検出には１ｋＨｚ前後の周波数を使用するのが好適であると考えられる。
【００６８】
図１１は、電源部１３における静電容量検出信号を出力する回路部分、電流センスアンプ１４および演算部２４の構成を示す図である。電流センスアンプ１４は、入出の容易な汎用のものが使用できる。電源部１３は、図示していないＤＡ変換器などを使用して、のこぎり波や三角波を発生し、可変抵抗ＶＲに一端に原検出信号を印加する。オペアンプＡｍｐ、抵抗Ｒ１、トランジスタＴｒ１およびＴｒ２を有するブースター回路および抵抗Ｒ２は、原検出信号を増幅して静電容量検出信号を出力する増幅回路を形成し、出力電圧の安定化を行う。増幅回路の増幅率は可変抵抗ＶＲの抵抗値を調整することにより調整可能である。可変抵抗ＶＲは、例えば、スイッチで接続する抵抗の個数を調整することにより抵抗値が調整可能で、制御部２３からの制御信号などにより調整される。静電容量検出信号の波高を調整する必要がなければ、可変抵抗ＶＲは固定抵抗でよい。ブースター回路の後段には、電流を制限するダンピング抵抗Ｒ３を配置する。図１１では、このダンピング抵抗Ｒ３は、電流センスアンプ１４のセンシング抵抗としても使用される。前述のように、ダンピング抵抗Ｒ３の一端は、セグメントドライバ１１の不使用の電源端子に接続される。
【００６９】
電流センスアンプ１４は，検出した電流値を電圧値としてアナログ出力するものを使用する。電流センスアンプ１４の出力する電圧信号の電圧は、演算部２４内のＡＤ変換器（ＡＤＣ）によってデジタル化され、容量値の演算に使用される。電流センスアンプ１４の出力とＡＤ変換器の間に、適切なカットオフ周波数を有するローパスフィルタを設けると、検出精度はより向上する。
【００７０】
なお、電源部１３は、分圧回路により、セグメントドライバ１１およびコモンドライバ１２に供給する電圧を生成する。ＤＤＳ駆動方式は、瞬時の消費電流が大きいため、電源部１３の分圧回路により形成された各電圧は、図１１に示したオペアンプＡｍｐ、およびトランジスタＴｒ１とＴｒ２を有するブースター回路を介して出力されるにようにすることが望ましい。
【００７１】
さらに、電源部１３のセグメントドライバ１１およびコモンドライバ１２に供給する電圧を出力する端子部では、ダンピング抵抗の後段に数μＦ程度の平滑コンデンサを用いる場合が多い。しかし、図１１に示した静電容量検出信号を出力する端子では、このような平滑コンデンサを設けないことが望ましい。これは、平滑コンデンサを設けた場合、表示素子の静電容量と平滑コンデンサの容量の合成容量を検出してしまうことになり、白表示と黒表示と中間調表示の静電容量の検出値の差が小さくなり、Ｓ／Ｎ比が低下してしまい、検出精度が低下するためである。
【００７２】
図１２は、ブースター回路からダンピング抵抗Ｒ３を介して、セグメントドライバ１１の不使用の電源端子に供給される静電容量検出信号の波形を示す図である。第１実施形態では、電圧が±５Ｖの間で変化するのこぎり波状の静電容量検出信号が使用される。表示素子に静電容量検出信号を印加する場合には、コモンドライバ１２は全端子にＧＮＤレベルを出力し、セグメントドライバ１１は、全端子に、静電容量検出信号が印加される端子の電圧を出力するように設定される。この状態で、静電容量検出信号を図１２に示すように変化すると、のこぎり波状に変化する電圧が表示素子１０の全画素に印加される。こののこぎり波状の静電容量検出信号は、ＤＡ変換器により生成されるのが一般的であるため、適切なカットオフ周波数を有するローパスフィルタを設け、それを滑らかにすることが望ましい。
【００７３】
静電容量の検出は、表示素子１０への静電容量検出信号の印加に伴う充電/放電時の電流値を電流センスアンプ１４が検出することにより行う。
【００７４】
ＴＦＴ液晶よりも容量特性が劣るコレステリック液晶であっても、のこぎり波状の静電容量検出信号を用いることで、充電/放電時の電流を安定して検出できることが分かった。
【００７５】
図１３は、コレステリック液晶のテストセルを用いて、図１１の回路構成で静電容量の検出を実験した結果を示す。図１３の（Ａ）は、全画素が白表示状態（プレーナ状態）である時の、のこぎり波状の静電容量検出信号Ｓと、それに伴う充電/放電時の電流Ｉを示す。また、図１３の（Ｂ）は、全画素が黒表示状態（フォーカルコニック状態）である時の、のこぎり波状の静電容量検出信号Ｓと、それに伴う充電/放電時の電流Ｉを示す。図１３において、電流Ｉは信号Ｓの増加に伴って急激に増加し、ほぼ一定になる。この一定になった時に、フォーカルコニック状態の電流値とプレーナ状態の電流値の比率は約１．４倍であり、図１０に示した白／黒表示の静電容量の比率とほぼ一致したことを確認した。
【００７６】
なお、テストセルをコンデンサとして置き換えたＣＲ発振回路を試作し、その発振周波数を測定した。その結果、発振周波数は、プレーナ状態がフォーカルコニック状態の約１．４倍となったが、発振周波数が大きく変動して不安定な場合が頻繁に発生した。このことから、コレステリック液晶の場合には、のこぎり波状の静電容量検出信号印加による充電/放電時の電流による静電容量の検出の方が、発振周波数の検出による静電容量の検出より、安定的に検出が行えた。
【００７７】
なお、上記の静電容量の検出では、白／黒表示時の表示素子１０の静電容量を検出したが、表示素子１０を中間調表示状態にすれば、中間調表示状態での静電容量検出が可能である。また、上記の静電容量の検出では、のこぎり波状の静電容量検出信号を用いたが、三角波状の静電容量検出信号を用いても同様の測定が可能であった。
【００７８】
次に、第１実施形態の表示装置における駆動条件の調整方法を説明する。
【００７９】
ＤＤＳ駆動方式の駆動条件を調整する場合、調整可能な条件は、PreparationパルスおよびEvolutionパルスの電圧、Selectionパルスの白表示の電圧およびSelectionパルスのパルス幅（デューティ比）などである。第１実施形態では、Evolutionパルスの電圧（Evolution電圧）とSelectionパルスのデューティ比を調整する。Evolution電圧を調整する理由は、表示のコントラストを強く支配する要因であるためである。また、Selectionパルスのデューティ比は、階調変化を発生する要因のうちで、比較的容易に調整可能で、精密な調整が可能であるためである。
【００８０】
図１４は、ＤＤＳ駆動方式で、図６から図８を参照して説明した駆動条件およびSelectionパルスのデューティ比を所定の値（例えば５０％）にして駆動する場合で、Evolution電圧を変化させた時の表示素子の容量変化を示す図である。
【００８１】
図１４において、実線は、１つの表示素子における変化例を模式的に示す。ある値より低いEvolution電圧で駆動した場合には、駆動後の表示素子１０の静電容量は高く、一定の値である。Evolution電圧を高くするにしたがって、駆動後の表示素子１０の静電容量は低下し、ある値より高いEvolution電圧になると、駆動後の表示素子１０の静電容量は低い一定の値になる。このような容量変化が、バラツキや経年変化により変動する。例えば、高い側および低い側で一定になる静電容量の値が上下に変動し、中間部分における変化がEvolution電圧に対して（図では横方向に）変化し、中間部分における変化の傾きも変化する。
【００８２】
図１５は、第１実施形態の表示装置における駆動条件の調整方法を説明する図であり、図１５の（Ａ）は第１段階および第２段階の調整を、図１５の（Ｂ）は第３段階の調整を説明する。
【００８３】
図１５の（Ａ）において、Ｒは、図１４で説明したEvolution電圧を変化させた時の表示素子の容量変化の代表的な例を示し、基準例としてあらかじめ記憶されており、その場合の駆動条件も基準駆動条件として記憶されている。例えば、静電容量が高い側で一定になる値Ｃ１００、静電容量が低い側で一定になる値Ｃ０などが記憶されている。また、静電容量が中間の値、例えば、Ｃ１００とＣ０の間の２５％、５０％、９０％などになる時のEvolution電圧なども記憶されている。
【００８４】
Ｐは、駆動条件の調整の対象となる表示素子のEvolution電圧に対する容量変化を示す。容量変化Ｐは、基準例のＲに対して、Ｃ１００とＣ０が増加してＣ１００’とＣ０’となり、中間部分の傾きが増加し、Ｃ１００とＣ０の間の２５％、５０％、９０％などになる静電容量値およびその時のEvolution電圧なども増加している。
【００８５】
第１実施形態の駆動条件調整方法では、第１段階で、Ｃ１００’およびＣ０’を検出する。
【００８６】
第２段階では、Ｃ１００’とＣ０’の間の所定の静電容量値（例えば、２５％、５０％、９０％など）が、Selectionパルスのデューティ比を変化して得られるように、Evolution電圧を決定する。言い換えれば、最大に近いコントラスト・明るさが得られるように、Evolution電圧を決定する。
【００８７】
上記のように、第１実施形態では、Evolution電圧を変化させるが、Evolution電圧を変化させるだけでは、Ｃ１００’およびＣ０’を変化させることはできない。図１４に示すように、Evolution電圧を大きくしすぎると、例えば、Selectionパルスのデューティ比が５０％以下であっても静電容量がＣ０’になる場合もあり、これでは中間調表示は行えない。さらにEvolution電圧を大きくすると、Selectionパルスのデューティ比が０％近くであっても静電容量がＣ０’になる場合もあり、これでは表示自体が行えない。
【００８８】
そこで、第１実施形態では、Ｃ１００’およびＣ０’を表示の輝度０と１００（相対値）に対応させ、中間調部分がSelectionパルスのデューティ比の変化に応じて変化するようにEvolution電圧を設定する。
【００８９】
第３段階では、中間調部分における変化が線形になるように、Selectionパルスのデューティ比の変化を決定する。
【００９０】
図１６は、第１実施形態の表示装置における駆動条件の自動調整処理を示すフローチャートである。処理は、第１ステップＳ１と、第２ステップＳ２と、第３ステップＳ３と、最終ステップＳ４と、を含む。第１ステップＳ１では、上記のＣ０’およびＣ１００’を検出し、輝度０と１００（相対値）に対応させる。第２ステップＳ２では、Ｃ０’およびＣ１００’から決定した中間調部分の所定の静電容量値が得られるようにEvolution電圧を設定する。第３ステップＳ３では、決定したEvolution電圧で、中間調部分の静電容量値とSelectionパルスのデューティ比の関係を設定する。最終ステップＳ４では、決定したEvolution電圧およびSelectionパルスのデューティ比にしたがって駆動条件を更新する。
【００９１】
第１ステップＳ１のステップＳ１１では、表示素子１０の全画素を、ＤＤＳ方式で白表示状態（プレーナ状態）にする描画を行う。ステップＳ１１では、全画素を確実に白表示状態にするため、図１７の（Ａ）に示すように、Selectionパルスのデューティ比を１００％とし、さらにEvolution電圧を通常より高めに設定する。
【００９２】
ステップＳ１２では、ステップＳ１１で設定した白表示状態の表示素子１０の静電容量を測定し、その値を０％点として設定する。したがって、Ｃ０’が０％点になる。
【００９３】
ステップＳ１３では、表示素子１０の全画素を、ＤＤＳ方式で黒表示状態（フォーカルコニック状態）にする描画を行う。ステップＳ１３では、全画素を確実に黒表示状態にするため、図１７の（Ｂ）に示すように、Selectionパルスのデューティ比を０％（Selectionパルス無し）とし、さらにEvolution電圧を通常より低めに設定する。
【００９４】
ステップＳ１４では、ステップＳ１３で設定した黒表示状態の表示素子１０の静電容量を測定し、その値を１００％点として設定する。したがって、Ｃ１００’が１００％点になる。
【００９５】
第２ステップＳ２は、ステップＳ２１からＳ２３を含み、ステップ２Ｒに示すように、これらのステップＳ２１からＳ２３を３〜５回繰り返す。
【００９６】
ステップＳ２１では、表示素子１０の全画素を、中間調表示状態（プレーナ状態＋フォーカルコニック状態）にする描画を行う。設定する中間調は、９０％、５０％、２５％など、任意の階調でよい。例えば、２５％に設定する場合には、あらかじめ記憶されている駆動条件で、あらかじめ記憶されている駆動条件で、Selectionパルスのデューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。なお、設定する中間調が９０％の場合、最大に近い表示コントラストが得られるようにEvolution電圧を設定することになるので、表示コントラストの観点からは好ましい。
【００９７】
ステップＳ２２では、ステップＳ２１で設定した中間調表示状態の表示素子１０の静電容量を測定する。
【００９８】
ステップＳ２３では、ステップＳ１２およびＳ１４で決定した０％点と１００％点に対応する静電容量Ｃ０’およびＣ１００’から、設定する中間調に対応する目標静電容量値を算出し、ステップＳ２２での測定静電容量値を目標静電容量値と比較する。そして、比較結果に基づいて、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する。
【００９９】
ステップＳ２１からＳ２３を繰り返して、ステップＳ２２で得られる測定静電容量値が目標静電容量値に近づいたらステップＳ２を終了してステップＳ３に進む。
【０１００】
Evolution電圧を調整する方法は、測定静電容量値が目標静電容量値になるように調整する方法であれば、どのような方法でもよい。このような方法は、求根アルゴリズムとして知られており、代表的な方法として、ニュートン法や二分法が知られている。これらを適用した例を説明する。
【０１０１】
図１８は、ニュートン法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図であり、設定する中間調が２５％の場合の例である。
【０１０２】
ニュートン法では、図１４および図１５の（Ａ）に示すようなEvolution電圧に対する標準容量変化特性があらかじめ記憶されている。この特性は、簡易的に一次関数の傾きと切片を記憶していればよい。図１８では、Ｒ’が標準容量変化特性を表し、Ｐ’が調整対象の容量変化特性を示す。
【０１０３】
図１８の（Ａ）に示すように、標準容量変化特性Ｒ’で、静電容量値が、Ｃ０’から２５％（Ｃ０’とＣ１００’間を１００％とする）になる標準２５％Evolution電圧を記憶した特性から求め、その標準２５％Evolution電圧で、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態の静電容量を測定結果がＣ０’から５０％であったとする。
【０１０４】
図１８の（Ｂ）に示すように、記憶されている傾きから、静電容量を５０％から２５％にするEvolution電圧の変化量を求め、標準２５％Evolution電圧を変化量分だけ変化させる。そして、変化させたEvolution電圧で、再度同様の処理を行うと、測定された静電容量はよりＣ０’から２５％の値に近づく。このような処理を数回繰り返せば、静電容量がＣ０’から２５％の値に近似した状態になるEvolution電圧を決定することができる。なお、ここではＣ０’から２５％になる静電容量を例として説明したが、前述のように、５０％でも、９０％でもよい。
【０１０５】
図１９は、Ｃ０’から１０％および９０％になる静電容量に対して、ニュートン法を行った場合のEvolution電圧の変化を示す。２〜３回以上繰り返せば、ほぼ一定値に収束することが分かる。
【０１０６】
ニュートン法は、解を求める対象があまりに急峻に変化する特性を有したり、凹凸に変化する特性を有したりする場合、収束せず発散するという問題があることが知られている。しかし、Evolution電圧を調整する場合のEvolution電圧-静電容量特性は、Evolution電圧に対して非常に単調に変化する特性であるため、ニュートン法を適用してほぼ確実に収束させることができる。
【０１０７】
図２０は、二分法により、測定静電容量値が目標静電容量値になるようにEvolution電圧を調整する方法を説明する図であり、設定する中間調が２５％の場合の例である。
【０１０８】
二分法では、Evolution電圧に対する標準容量変化特性を記憶しておく必要はない。
【０１０９】
図２０の（Ａ）に示すように、Evolution電圧の可変範囲の電圧上限と電圧下限の中間に第１電圧中央を設定する。そして、Evolution電圧を第１電圧中央とし、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態で測定した静電容量がＣ０’から２５％より大きい容量値であったとする。したがって、第１電圧中央は小さく、増加させる必要があると判定される。
【０１１０】
図２０の（Ｂ）に示すように、第１電圧中央と電圧上限の中間に第２電圧中央を設定する。そして、Evolution電圧を第２電圧中央とし、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態で測定した静電容量がＣ０’から２５％より依然大きい容量値であったとする。したがって、第２電圧中央は小さく、増加させる必要があると判定される。
【０１１１】
図２０の（Ｃ）に示すように、第２電圧中央と電圧上限の中間に第３電圧中央を設定する。そして、Evolution電圧を第３電圧中央とし、デューティ比を２５％として、表示素子１０の全画素をＤＤＳ方式で中間調表示状態にする。この状態で測定した静電容量がＣ０’から２５％の容量値であったとすると、第３電圧中央が適切なEvolution電圧であることになる。
【０１１２】
一般的に、二分法はニュートン法に比べて、発散しにくいが収束に時間がかかるという特徴がある。しかし、上記のように、Evolution電圧-静電容量特性は、Evolution電圧に対して非常に単調に変化する特性であるため、５回のステップを繰り返すことにより、概ね一定値に収束した。
【０１１３】
図１６に戻り、第３ステップＳ３では、ステップＳ２で決定したEvolution電圧を使用して、中間調部分の静電容量値とSelectionパルスのデューティ比の関係を設定する。
【０１１４】
ステップＳ３１では、表示素子１０の全画素を、表示する中間調のいずれかを表示する目標中間調表示状態にする。この処理は、ステップＳ２１と同じである。
【０１１５】
ステップＳ３２では、ステップＳ３１で設定した目標中間調表示状態の表示素子１０の静電容量を測定する。
【０１１６】
ステップＳ３３では、目標中間調表示状態に対応する目標静電容量値を算出し、ステップＳ３２での測定静電容量値を目標静電容量値と比較する。そして、比較結果に基づいて、測定静電容量値が目標静電容量値になるようにSelectionパルスのデューティ比を決定する。
【０１１７】
ステップＳ３１からＳ３３を繰り返して、ステップＳ３２で得られる測定静電容量値が目標静電容量値に近づいたらステップＳ３を終了する。
【０１１８】
ＤＤＳ駆動方式の場合、液晶の応答がかなり急峻なため、中間調は元々形成しにくい。そのため、表示できる中間調は、３〜７階調程度である。これらの各中間調について第３ステップを繰り返し、表示する中間調のすべてについてSelectionパルスのデューティ比を決定したら、ステップＳ４に進む。
【０１１９】
図２１は、第３ステップＳ３における調整を説明する図であり、Selectionパルスのデューティ比に対する静電容量の変化を示す。図２１で、Ｒ’’が標準的なデューティ比容量変化特性を表し、Ｐ’’が調整対象のデューティ比容量変化特性を示す。この例は、第２ステップＳ２で、２５％の中間調に設定した上でEvolution電圧を決定した場合である。この場合、Selectionパルスのデューティ比を２５％にして、ステップＳ２で決定したEvolution電圧で、ＤＤＳ方式で駆動すれば所望の静電容量値、すなわち中間調になる。しかし、図２１では、想定した特性Ｒ’’に対して調整対象の表示素子の特性は傾きが急峻になっているため、想定したSelectionパルスのデューティ比で駆動しても想定した静電容量値（中間調）にはならない。例えば、想定した特性Ｒ’’によれば、６０％点の静電容量値（中間調）は、デューティ比を４０％に設定すれば得られるが、調整対象の表示素子の特性Ｐ’’では、デューティ比を５０％に設定する必要がある。
【０１２０】
中間調部分の静電容量に対して、そのような静電容量（中間調）が得られるSelectionパルスのデューティ比を決定し、駆動条件をそのように決定したSelectionパルスのデューティ比に更新する。中間調部分の静電容量のそれぞれについて、ニュートン法または二分法などを適用して、Selectionパルスのデューティ比を決定する。ＤＤＳ駆動方式の場合、液晶の応答がかなり急峻なため、中間調は元々形成しにくい。そのため、Selectionパルスのデューティ比の決定においては、ニュートン法を使うこともできるが、発散するリスクが低い二分法のほうがより好適に最適値を突き止めることができる。
【０１２１】
図２２は、６０％点の静電容量を得るデューティ比を決定するため、二分法を行った場合のデューティ比の変化を示す。５回以上繰り返せば、ほぼ一定値に収束することが分かる。
【０１２２】
以上のようにして、第１実施形態の表示装置では、表示素子１０の特性が、ロット間のバラツキや経年変化により変動した場合でも、駆動条件を自動的に最適化して、常時良好な表示を行うことができる。
【０１２３】
第１実施形態の表示装置では、表示素子１０の静電容量を検出する場合、表示素子１０をＤＤＳ駆動方式で駆動して全画素を同じ表示状態にした。表示素子１０をＤＤＳ駆動方式で駆動する場合、印加位置をシフトしながら全スキャンラインに図８に示すような駆動波形を印加する必要があり、ある程度の時間を要する。そのため、図１６のステップＳ３１は、表示する中間調のすべてについて行うことが望ましく、８階調表示の場合には７種の中間調について５回程度表示状態を設定する必要があり、表示画面の設定に長時間を要する。
【０１２４】
そこで、図２３の（Ａ）に示すように、表示素子１０の表示画面を、セグメントドライバ１１の端子に対応させて複数の領域（図２３の（Ａ）では８領域）に分割し、異なる階調レベルの領域を同時に表示画面に表示する。なお、図２３の（Ａ）では、２領域を同じ階調を表示する状態にしており、Ｇ０からＧ３の４種の階調を表示する。そして、図２３の（Ｂ）に示すように、階調Ｇ０を表示する状態の静電容量を測定する時には、セグメントドライバ１１は、階調Ｇ０を表示する領域にのみ静電容量検出信号を印加するように制御する。以下、階調Ｇ１〜Ｇ３について、同様の方法で、静電容量の測定を行う。これにより、表示素子１０の表示状態を変更するのに要する時間を、第１実施形態の１／４程度に短縮できる。
【０１２５】
図２４の（Ａ）から（Ｄ）は、Ｇ０からＧ１５の１６種の階調の静電容量を測定する場合の表示画面の例を示す図である。１回目には、Ｇ０からＧ３の４種の階調を表示し、図１６の第３ステップＳ３を５回繰り返す。２回目には、Ｇ４からＧ７の４種の階調を表示し、図１６の第３ステップＳ３を５回繰り返す。以下、Ｇ８からＧ１１およびＧ１２からＧ１５の階調について同様の動作を行う。
【０１２６】
図２３および図２４で、画面内に同じ階調を表示する領域を２箇所設けるのは、画面ムラの影響を除去するためである。
【０１２７】
第１実施形態の表示装置では、第１ステップＳ１で、輝度０と１００（相対値）に対応させる静電容量を決定し、第２ステップＳ２で、第１ステップＳ１で決定した静電容量から所定の中間調部分の所定の静電容量値が得られるようにEvolution電圧を設定した。そして、第３ステップＳ３で、第２ステップＳ２で決定したEvolution電圧を使用して、中間調部分の静電容量値とSelectionパルスのデューティ比の関係を設定した。もし、表示素子の特性上、輝度０と１００（相対値）およびそれに対応させる静電容量のバラツキが小さい場合には、第１ステップＳ１を省略できる。この場合でも、図１４のEvolution電圧に対する静電容量変化特性が横方向にシフトするバラツキがある場合には、ステップＳ２およびＳ３を行う必要がある。もし、図１４のEvolution電圧に対する静電容量変化特性が横方向にシフトするバラツキが小さければ、さらにステップＳ２を省略してステップＳ３のみを行えばよい。
【０１２８】
逆に、図２１に示したSelectionパルスのデューティ比に対する静電容量値（中間調）の変化のバラツキが小さい場合には、第３ステップＳ３を省略することができる。
【０１２９】
また、第１実施形態の表示装置では、Evolution電圧およびSelectionパルスのデューティ比を調整して所望の表示特性が得られるようにした。しかし、前述のように表示特性を変化させる駆動条件の要因は他にもあり、それらを調整する場合にも、表示素子の静電容量を異なる表示状態で検出して、検出した静電容量に基づいて駆動条件を調整する上記の手法を適用できる。
【０１３０】
さらに、第１実施形態の表示装置では、単極性のドライバＩＣを使用したが、双極性のドライバＩＣを使用することも可能である。
【０１３１】
図２５は、双極性のドライバＩＣを使用する場合のセグメントドライバ１１およびコモンドライバ１２の出力電圧の対応関係を示す図である。
【０１３２】
ここで，＋側から−側に向けて、電圧が高い順にVP3,VP2,VP1,0,VN1,VN2,VN3と定義する。正極フェーズの時、白表示の描画では、SEG-VP3とCOM-VP1の電圧差分がSelection期間に印加され、黒表示の描画では、SEG-VP1とCOM-VP1の電圧差分がSelection期間に印加される。Preparation期間とEvolution期間は，平均電圧がそれぞれ図２０の関係で印加される。負極フェーズの時は、上記のVPとVNの対応関係が反転する。
【０１３３】
ここで，Evolution電圧から，SEG側とCOM側の各VP3,VP2,VP1,0,VN1,VN2,VN3へ展開するための計算式を以下に記す。非選択電圧は，Preparation/Selection/Evolution期間のいずれでもなく、描画済みあるいは未描画の全ての画素に印加される電圧である。
【０１３４】
SEG_VP3 =（（Evolution電圧）+ 3 * 非選択電圧） / 2
SEG_VP2 =（（(Evolution電圧)+ 3 * 非選択電圧）- 非選択電圧）- SEG_VP3
SEG_VP1 = SEG_VP3 -非選択電圧 * 2
SEG_VN3 = -(SEG_VP3)
SEG_VN2 = -(SEG_VP2)
SEG_VN1 = -(SEG_VP1)
COM_VP3 = SEG_VP3
COM_VP2 = SEG_VP2
COM_VP1 = SEG_VP1
COM_VN3 = -(COM_VP3)
COM_VN2 = -(COM_VP2)
COM_VN1 = -(COM_VP1)
第１実施形態の表示装置では、ＤＤＳ駆動方式を使用したが、前述のコンベンショナル駆動方式を使用する場合にも、表示素子の静電容量を異なる表示状態で検出して、検出した静電容量に基づいて駆動条件を調整する上記の手法を適用できる。以下、コンベンショナル駆動方式を使用する第２実施形態の表示装置を説明する。
【０１３５】
図２６は、第２実施形態の表示装置における表示状態の変化を示す図である。
【０１３６】
コレステリック液晶は、強い電界（リセット電圧）を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態になり、ホメオトロピック状態で電界の印加を急激に解除すると、プレーナ状態になる。プレーナ状態において中間の電界（書込み電圧）を印加すると、プレーナ状態からフォーカルコニック状態に変化するが、印加時間によりフォーカルコニック状態に変化する液晶分子の割合が異なる。具体的には、印加時間が短いとフォーカルコニック状態の割合が小さく、印加時間が長いとフォーカルコニック状態の割合が大きい。
【０１３７】
コンベンショナル駆動方式は、ＤＤＳ駆動方式では難しい中間調の高い均一性で表示することが可能であり、フルカラーに近い表示を行いたい場合に有用である。
【０１３８】
第２実施形態の表示装置は、図１に示したのと同様の構成を有し、単純マトリクス方式用のセグメントドライバ１１およびコモンドライバ１２を使用し、駆動方式がコンベンショナル方式であることが第１実施形態と異なる。コンベンショナル駆動方式のコレステリック液晶を用いた表示装置は、広く知られているので、詳しい説明は省略するが、関連する事項について簡単に説明する。
【０１３９】
コンベンショナル駆動方式では、書換え対象の全画素にリセット電圧を印加してホメオトロピック状態にした後、リセット電圧の印加を解除してプレーナ状態にするリセット処理と、各画素に書込みパルスを印加し、その印加時間を調整して画像を表示する書込み処理と、を行う。
【０１４０】
図２７の（Ａ）は、リセット処理時に全画素に印加されるリセットパルスを示し、例えば±３６Ｖの数十ｍｓ幅のパルスである。
【０１４１】
上記のように、書込み電圧の印加時間に応じてフォーカルコニック状態の混在率が変化する。書込み電圧の印加時間を変化させる方法は、大きく二通りに大別できる。第１の方法は、パルスの幅によって印加時間を変化させる方法であり、第２の方法は、短いパルスを累積させ、その累積数によって印加時間を変化させる方法である。
【０１４２】
図２７の（Ｂ）は、第１の方法を実行する場合の書込みパルスを示す。書込みパルスは、±２０Ｖのパルスでパルス幅が異なる。具体的には、コモンドライバ１２が各スキャンラインにスキャンパルスを印加し、スキャンパルスを印加するスキャンラインの位置を１ラインずつシフトする。１ラインに印加されるスキャンパルスの期間が、書込みパルスの最大パルス幅である。セグメントドライバ１２は、スキャンパルスの印加に同期して、書込みパルスのオン・オフを制御する信号を出力する。これにより、スキャンパルスの印加される１スキャンライン中の全画素の書込みが行われる。プレーナ状態（白表示）を維持する画素にはスキャンパルスは印加されず、フォーカルコニック状態（黒表示）にする画素にはスキャンパルスの期間に対応する幅のスキャンパルスが印加され、中間調表示する画素には階調に応じたパルス幅のスキャンパルスが印加される。
【０１４３】
図２８は、第１の方法を実行する場合の書込みパルスを示し、４個のフレームで、（Ａ）から（Ｄ）のパルスが印加される。図２８の（Ａ）から（Ｄ）の書込みパルスの幅は、順に１／２に減少する。第１フレームでは、コモンドライバ１２が各スキャンラインに図２７の（Ａ）の書込みパルスに対応するスキャンパルスを印加し、スキャンパルスを印加するスキャンラインの位置を１ラインずつシフトする。セグメントドライバ１２は、スキャンパルスの印加に同期して、書込みパルスのオン・オフを制御する信号を出力する。以下同様に、図２８の（Ｂ）から（Ｄ）の書込みパルスの印加が行われる。図２８の（Ａ）の書込みパルスのみがオンの画素には幅８の書込みパルスが印加され、図２８の（Ｂ）の書込みパルスのみがオンの画素には幅４の書込みパルスが印加され、以下同様である。したがって、図２８の（Ａ）から（Ｄ）の書込みパルスがすべてオンの画素には最大の幅１５の書込みパルスが印加され、いずれもオフの画素には書込みパルスが印加されない。
【０１４４】
第２実施形態の表示装置では、駆動条件で調整するパラメータは、例えば、書込み処理における書込みパルスの電圧、書込みパルスの最大累積時間、パルス幅などである。これらのパラメータを、表示状態を設定した表示素子の静電容量を測定しながら、ニュートン法あるいは二分法などを適用して、最適化する。
【０１４５】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【０１４６】
以下、実施形態に関し、更に以下の付記を開示する。
（付記１）
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子と、
前記表示素子が呈する静電容量を検出する静電容量検出回路と、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、前記静電容量検出回路が検出した前記表示状態を呈する前記表示素子の前記静電容量に基づいて、前記表示素子の駆動条件を調整する駆動条件調整回路と、を備えることを特徴とする表示装置。
（付記２）
前記駆動条件調整回路は、少なくとも２つ以上の異なる表示状態において検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整する付記１記載の表示装置。
（付記３）
前記静電容量検出回路は、電流検出波形を有する信号を生成して前記表示素子に印加する電流検出波形印加回路と、
前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出する電流検出回路と、を備える付記１または２記載の表示装置。
（付記４）
前記電流検出波形は、のこぎり波あるいは三角波である付記３記載の表示装置。
（付記５）
前記電流検出回路は、前記表示素子を単純マトリクス方式で駆動するセグメントドライバへの供給電流を測定するように配置される付記３または４記載の表示装置。
（付記６）
前記静電容量検出回路による静電容量の検出は、
前記表示素子の全面を所定の表示状態に設定した上で、電流検出波形を有する信号を前記表示素子に印加して行う、付記１から５のいずれか記載の表示装置。
（付記７）
前記静電容量検出回路による静電容量の検出は、
前記表示素子の表示面を、前記セグメントドライバの出力端子に対応して領域に分け、前記表示素子の表示面を前記領域ごとに所定の表示状態に設定した上で、電流検出波形を有する信号を前記領域ごとに印加して行う、付記５記載の表示装置。
（付記８）
前記駆動条件調整回路は、
前記電流検出回路の検出した電流値をデジタル値に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力するデジタル値に基づいて駆動条件を演算する演算回路と、を備える付記１から７のいずれか記載の表示装置。
（付記９）
前記駆動条件調整回路は、前記表示素子が所定の表示状態を呈する時に前記静電容量検出回路が検出した静電容量が、目標静電容量に近づくように駆動条件の変化パラメータを調整する付記１から８のいずれか記載の表示装置。
（付記１０）
前記駆動条件調整回路は、ニュートン法あるいは二分法を適用して前記検出した静電容量が目標静電容量に近づくように前記駆動条件の変化パラメータを調整する付記９記載の表示装置。
（付記１１）
前記表示素子は、コレステリック液晶を用いている付記１から１０のいずれか記載の表示装置。
（付記１２）
前記表示素子は、異なる反射光を呈する複数の液晶層の積層構造を備え、
前記駆動条件調整回路は、各層別に駆動条件を自動調整する付記１から１１のいずれか記載の表示装置。
（付記１３）
前記表示素子は、ダイナミック駆動方式（Dynamic Driving Scheme:DDS）で駆動される付記１から１２のいずれか記載の表示装置。
（付記１４）
前記駆動条件調整回路は、Evolution期間の電圧値とSelection期間のデューティ比をパラメータとして駆動条件を自動調整する付記１３記載の表示装置。
（付記１５）
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子の駆動制御方法であって、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、設定した表示状態において、前記表示素子が呈する静電容量を検出し、
検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整することを特徴とする表示装置の駆動制御方法。
（付記１６）
前記静電容量の検出は、少なくとも２つ以上の異なる表示状態において行い、
検出した少なくとも２つ以上の異なる表示状態の前記静電容量に基づいて、前記表示素子の駆動条件を自動調整する付記１５記載の表示素子の駆動制御方法。
（付記１７）
前記静電容量の検出は、電流検出波形を有する信号を生成して前記表示素子に印加し、 前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出し、
検出した電流値から静電容量を算出する付記１５または１６記載の表示素子の駆動制御方法。
（付記１８）
前記駆動条件を自動調整は、前記表示素子が所定の表示状態を呈する時に検出した静電容量が、目標静電容量に近づくように駆動条件の変化パラメータを調整する付記１５から１７のいずれか記載の表示素子の駆動制御方法。
【符号の説明】
【０１４７】
１０ 表示素子
１１ コモンドライバ
１２ セグメントドライバ
１３ 電源部
１４ 電流センスアンプ
２１ ホスト制御部
２２ フレームメモリ
２３ 制御部
２４ 演算部
２５ バッファ
【特許請求の範囲】
【請求項１】
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子と、
前記表示素子が呈する静電容量を検出する静電容量検出回路と、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、前記静電容量検出回路が検出した前記表示状態を呈する前記表示素子の前記静電容量に基づいて、前記表示素子の駆動条件を調整する駆動条件調整回路と、を備えることを特徴とする表示装置。
【請求項２】
前記駆動条件調整回路は、少なくとも２つ以上の異なる表示状態において検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整する請求項１記載の表示装置。
【請求項３】
前記静電容量検出回路は、電流検出波形を有する信号を生成して前記表示素子に印加する電流検出波形印加回路と、
前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出する電流検出回路と、を備える請求項１または２記載の表示装置。
【請求項４】
前記電流検出回路は、前記表示素子を単純マトリクス方式で駆動するセグメントドライバへの供給電流を測定するように配置される請求項３記載の表示装置。
【請求項５】
前記駆動条件調整回路は、前記表示素子が所定の表示状態を呈する時に前記静電容量検出回路が検出した静電容量が、目標静電容量に近づくように駆動条件の変化パラメータを調整する請求項１から４のいずれか記載の表示装置。
【請求項６】
前記表示素子は、コレステリック液晶を用いている請求項１から５のいずれか記載の表示装置。
【請求項７】
前記表示素子は、ダイナミック駆動方式（Dynamic Driving Scheme:DDS）で駆動される請求項１から６のいずれか記載の表示装置。
【請求項８】
前記駆動条件調整回路は、Evolution期間の電圧値とSelection期間のデューティ比をパラメータとして駆動条件を自動調整する請求項７記載の表示装置。
【請求項９】
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子の駆動制御方法であって、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、設定した表示状態において、前記表示素子が呈する静電容量を検出し、
検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整することを特徴とする表示装置の駆動制御方法。
【請求項１０】
前記静電容量の検出は、電流検出波形を有する信号を生成して前記表示素子に印加し、 前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出し、
検出した電流値から静電容量を算出する請求項９記載の表示素子の駆動制御方法。
【請求項１】
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子と、
前記表示素子が呈する静電容量を検出する静電容量検出回路と、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、前記静電容量検出回路が検出した前記表示状態を呈する前記表示素子の前記静電容量に基づいて、前記表示素子の駆動条件を調整する駆動条件調整回路と、を備えることを特徴とする表示装置。
【請求項２】
前記駆動条件調整回路は、少なくとも２つ以上の異なる表示状態において検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整する請求項１記載の表示装置。
【請求項３】
前記静電容量検出回路は、電流検出波形を有する信号を生成して前記表示素子に印加する電流検出波形印加回路と、
前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出する電流検出回路と、を備える請求項１または２記載の表示装置。
【請求項４】
前記電流検出回路は、前記表示素子を単純マトリクス方式で駆動するセグメントドライバへの供給電流を測定するように配置される請求項３記載の表示装置。
【請求項５】
前記駆動条件調整回路は、前記表示素子が所定の表示状態を呈する時に前記静電容量検出回路が検出した静電容量が、目標静電容量に近づくように駆動条件の変化パラメータを調整する請求項１から４のいずれか記載の表示装置。
【請求項６】
前記表示素子は、コレステリック液晶を用いている請求項１から５のいずれか記載の表示装置。
【請求項７】
前記表示素子は、ダイナミック駆動方式（Dynamic Driving Scheme:DDS）で駆動される請求項１から６のいずれか記載の表示装置。
【請求項８】
前記駆動条件調整回路は、Evolution期間の電圧値とSelection期間のデューティ比をパラメータとして駆動条件を自動調整する請求項７記載の表示装置。
【請求項９】
駆動された後、前記駆動が解除された後も表示状態を維持するメモリ性を有する表示素子の駆動制御方法であって、
前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、設定した表示状態において、前記表示素子が呈する静電容量を検出し、
検出した前記静電容量に基づいて、前記表示素子の駆動条件を自動調整することを特徴とする表示装置の駆動制御方法。
【請求項１０】
前記静電容量の検出は、電流検出波形を有する信号を生成して前記表示素子に印加し、 前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出し、
検出した電流値から静電容量を算出する請求項９記載の表示素子の駆動制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２０１２−５３２１０（Ｐ２０１２−５３２１０Ａ）
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願番号】特願２０１０−１９４７７７（Ｐ２０１０−１９４７７７）
【出願日】平成２２年８月３１日（２０１０．８．３１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願日】平成２２年８月３１日（２０１０．８．３１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]