表示装置及びその駆動方法と電子機器
【課題】ブロック駆動方式の表示装置で画面の均一性を改善する。
【解決手段】表示装置は、画素アレイ部と、画素アレイ部をブロック単位で順次駆動すると共に隣り合うブロック間において走査方向が逆になるよう画素を行単位で順次駆動する線順次駆動を行う駆動部を備えており、各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号が供給され、ブロック単位で閾電圧補正動作が行われ、第2期間において、一ブロックに属する所定本数の走査線に順次制御信号が供給されて線順次駆動が行われることによって、画素の行毎に順次信号電位書込動作が行われる。
【解決手段】表示装置は、画素アレイ部と、画素アレイ部をブロック単位で順次駆動すると共に隣り合うブロック間において走査方向が逆になるよう画素を行単位で順次駆動する線順次駆動を行う駆動部を備えており、各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号が供給され、ブロック単位で閾電圧補正動作が行われ、第2期間において、一ブロックに属する所定本数の走査線に順次制御信号が供給されて線順次駆動が行われることによって、画素の行毎に順次信号電位書込動作が行われる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。
【背景技術】
【0002】
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
【0003】
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし5に記載されている。
【0004】
図23は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
【0005】
画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ELに接続している。駆動用トランジスタT2の制御端であるゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
【0006】
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式(1)で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)・・・(1)2
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じく単位面積あたりのゲート絶縁膜容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
【0007】
図24は、発光素子ELの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流Idsをとってある。なお発光素子ELのアノード電圧は駆動用トランジスタT2のドレイン電圧となっている。発光素子ELは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Idsが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図23に示した画素回路2は駆動用トランジスタT2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Vgsに応じた駆動電流Idsを流すことができるので、発光素子ELの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【0008】
図25は、従来の画素回路の他の例を示す回路図である。先に示した図23の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2003−255856
【特許文献2】特開2003−271095
【特許文献3】特開2004−133240
【特許文献4】特開2004−029791
【特許文献5】特開2004−093682
【発明の概要】
【発明が解決しようとする課題】
【0010】
表示パネルの高精細化及び大型化が進み、走査線の本数が1000本を越えてきている。多数本の走査線を線順次走査するライトスキャナも大型化してきている。近年は、表示パネル及び駆動部の大型化に伴い、いわゆるブロック駆動が開発されている。この場合、表示装置の駆動部は、所定本数ごとに走査線を区分してブロック化し、行列状の画素をブロック単位で順次駆動するブロック順次駆動と、各ブロック内で各走査線を走査して画素を行単位で順次駆動する線順次駆動とを行い、パネルに画像を表示している。
【0011】
従来のブロック駆動では、隣り合うブロックの境界に位置する画素行の間で、動作条件の違いにより輝度の差が生じ、画面の均一性を損なうという問題があった。先後一対のブロックで、先行するブロックの最後の画素行は、そのブロックで最後に線順次走査される。一方後行のブロックの最初の画素行は、最初に線順次走査される。先行ブロックの最終行画素と、後行ブロックの先頭画素行は、互いに隣接しているにもかかわらず、駆動条件から見ると、線順次走査の順番が最後と最初となり、時間的な駆動条件が極端に相違しており、これが両画素行間の微妙な輝度の相違となって現われ、画面の均一性が低下する原因となっている。
【課題を解決するための手段】
【0012】
上述した従来の技術の課題に鑑み、本発明はブロック駆動方式の表示装置で画面の均一性を改善することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備えた画素アレイ部と、該走査線及び信号線を介して各画素を駆動する駆動部とからなる表示装置において、前記駆動部は、所定本数ごとに走査線を区分してブロック化し、行列状の画素をブロック単位で順次駆動するブロック順次駆動と、各ブロック内で、各走査線を走査して画素を行単位で順次駆動する線順次駆動とを行う。特徴事項として、隣り合うブロック間で、該線順次駆動の走査方向が互いに逆になる様に制御する。
【0013】
一態様では、前記駆動部は、列状の信号線に階調に応じた信号電位と所定の基準電位を有する映像信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各走査線と平行に配された給電線に高電位と低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有し、前記ドライブスキャナは、行状の給電線を所定本数づつまとめてブロック化し、ブロック単位で順に位相をずらして高電位と低電位を切換えてブロック順次駆動を行い、且つブロック内では同じ位相で所定本数の給電線の電位を切り換え、前記ライトスキャナは、各ブロック内で水平周期ごとに順次各走査線に制御信号を供給する線順次駆動を行い、且つ隣り合うブロック間で該線順次駆動の走査方向を互いに逆になる様に制御する。好ましくは、前記電源スキャナは、ブロック順次駆動において、各給電線を一斉に高電位から低電位に切り換えて該駆動用トランジスタのソース電圧を下げた後各給電線を一斉に低電位から高電位に戻す補正準備動作を行う一方、前記ライトスキャナは、線順次駆動において、前記信号線が基準電位の時、各走査線に制御信号を供給し該サンプリング用トランジスタをオンして該駆動用トランジスタのソース電圧を上げ、駆動用トランジスタのゲートとソース間の電圧がその閾電圧に向うように該保持容量を放電する補正動作を行う。又、前記ライトスキャナは、線順次駆動において、前記信号線が信号電位の時、各走査線に制御信号を供給し該サンプリング用トランジスタをオンして信号電位を該保持容量に書き込む書込動作を行い、前記信号セレクタは、隣り合うブロック間で、各信号線に供給する信号電位の順番を互いに逆にする。又、前記電源スキャナは、各ブロックに対応して分割した複数のゲートドライバからなる。
【0014】
他の態様では、各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを備え、前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタとを有し、前記サンプリング用トランジスタは、該信号線が基準電位にある時該走査線に供給された制御信号に応じて閾電圧補正動作を行い、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むとともに、該信号線が信号電位にある時該走査線に供給された制御信号に応じて信号電位書込動作を行い、該信号線から信号電位をサンプリングして該保持容量に書き込み、前記駆動用トランジスタは、該保持容量に書き込まれた信号電位に応じた駆動電流を該発光素子に供給して発光させ、前記ライトスキャナは、所定本数ごとに走査線を区分してブロック化し、且つ所定本数の走査線の各々に割り当てられた走査期間を合成して、第1期間及び第2期間に分かれた一合成期間とし、前記ライトスキャナは、各ブロックを順次合成期間毎に選択して画素アレイ部をブロック順次駆動するとともに、各合成期間の該第1期間で、一ブロックに属する所定本数の走査線に一斉に制御信号を供給して、ブロック単位で閾電圧補正動作を実行し、該第2期間で、一ブロックに属する所定本数の走査線に順次制御信号を出力して線順次駆動を行い、以って画素の行毎に順次信号電位書込動作を実行し、隣り合うブロックで、各走査線に順次制御信号を出力して線順次駆動を行う走査方向を互いに逆にする。好ましくは、前記ライトスキャナは、各ブロックに対応して分割した複数のゲートドライバからなる。又隣り合うブロック間で互いに隣り合う行に属する画素は、閾電圧補正動作を完了してから信号電位書込動作に入るまでの時間が同一である。
【発明の効果】
【0015】
本発明によれば、隣り合うブロック間で、線順次駆動の走査方向が互いに逆になる様に制御している。これにより、隣り合うブロックの境界に位置する画素行の間で、動作条件の違いが最小となり、輝度の差が生じないので、画面の均一性を改善することができる。先後一対のブロックで、先行するブロックの最後の画素行は、そのブロックで最後に線順次走査される。一方後行のブロックの最初の画素行も、最後に線順次走査される。これは、隣り合うブロック間で、線順次駆動の走査方向が互いに逆になる様に制御しているからである。互いに隣接している先行ブロックの最終行画素と後行ブロックの先頭画素行は、ともに最後に線順次走査される行となり、時間的な駆動条件が同じになって両画素行間の輝度の相違は生じず、画面の均一性を改善することができる。
【図面の簡単な説明】
【0016】
【図1】本発明にかかる表示装置の第1実施形態を示す全体的なブロック図である。
【図2】第1実施形態の回路構成を示す回路図である。
【図3−1】第1実施形態の動作説明に供する参考タイミングチャートである。
【図3−2】第1実施形態の動作説明に供する別の参考タイミングチャートである。
【図4−1】第1実施形態の動作説明に供する模式図である。
【図4−2】同じく第1実施形態の動作説明に供する模式図である。
【図4−3】第1実施形態の動作説明に供する模式図である。
【図4−4】第1実施形態の動作説明に供する模式図である。
【図4−5】第1実施形態の動作説明に供する模式図である。
【図4−6】第1実施形態の動作説明に供する模式図である。
【図4−7】第1実施形態の動作説明に供するグラフである。
【図4−8】第1実施形態の動作説明に供する模式図である。
【図4−9】第1実施形態の動作説明に供する模式図である。
【図4−10】第1実施形態の動作説明に供するグラフである。
【図4−11】第1実施形態の動作説明に供する模式図である。
【図5】表示装置の参考例の表示状態を示すを示す模式的な平面図である。
【図6】第1実施形態の動作説明に供するタイミングチャートである。
【図7】第1実施形態にかかる表示装置の表示状態を示す模式的な平面図である。
【図8−1】本発明にかかる表示装置の第2実施形態の全体構成を示すブロック図である。
【図8−2】図8−1に示した表示装置に形成される画素の一例を示す回路図である。
【図9】図8−2に示した画素の動作を示すタイミングチャートである。
【図10−1】図8−2に示した画素の動作説明に供する模式図である。
【図10−2】同じく動作説明に供する模式図である。
【図10−3】同じく動作説明に供する模式図である。
【図10−4】同じく動作説明に供する模式図である。
【図10−5】同じく動作説明に供するグラフである。
【図11−1】同じく動作説明に供する模式図である。
【図11−2】同じく動作説明に供する模式図である。
【図11−3】同じく動作説明に供するグラフである。
【図12】同じく動作説明に供する模式図である。
【図13】図8−2に示した画素の動作説明に供するタイミングチャートである。
【図14】図8−1に示した表示装置の駆動方法を示すタイミングチャートである。
【図15A】同じく表示装置の動作説明に供する波形図である。
【図15B】同じく表示装置の動作説明に供する波形図である。
【図15C】本発明の第2実施形態にかかる表示装置の駆動方法を示すタイミングチャートである。
【図15D】参考例にかかる表示装置の画面を示す模式図である。
【図15E】本発明にかかる表示装置の画面を示す模式図である。
【図16】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図17】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図18】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図19】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図20】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図21】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図22】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図23】従来の表示装置の一例を示す回路図である。
【図24】従来の表示装置の問題点を表すグラフである。
【図25】従来の表示装置の別の例を示す回路図である。
【発明を実施するための形態】
【0017】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明の表示装置の第1実施形態の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された電源ラインである給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに高電位と低電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタ)3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。
【0018】
本第1実施形態では、ドライブスキャナ5は、行状の給電線DSを所定の本数ずつまとめてブロック化し、ブロック単位で順に位相をずらして高電位Vccと低電位Vssの切換を行い、且つブロック内では同じ位相で所定本数の給電線DSの電位を切換えている。図示の例では、ドライブスキャナ5は、行状の給電線DSを2本ずつまとめてブロック化し、ブロック単位で順に位相をずらして高電位と低電位の切換を行い、且つブロック内では同じ位相で2本の給電線DSの電位を切換えている。但し本発明はブロック化する本数が2本に限られるものではなく、一般的に複数行(複数段)で給電線(電源ライン)DSの駆動タイミングを共通化している。
【0019】
ドライブスキャナ5は基本的にシフトレジスタとその各段ごとに接続した出力バッファとで構成されている。シフトレジスタは外部から供給されたクロック信号DSckに応じて動作し、同じく外部から供給されるスタート信号DSspを順次転送することで、各段ごとに電源切換えの元になる制御信号を出力している。出力バッファは、この制御信号に応じて電源ラインを高電位と低電位で切換え、給電線DSに供給している。本発明では、複数の電源ラインの制御タイミングを共通化することで、出力バッファを複数の電源ライン間で共用している。これにより、出力バッファの数を削減することができる。出力バッファは給電線DSに電源供給するため、大きな電流駆動能力が必要であり、そのデバイスサイズが大きい。このデバイスサイズの大きい出力バッファの個数を削減することで、周辺駆動部の回路サイズの縮小化、コストダウン、高歩留り化を図ることができる。例えば図1の例のように、1個の出力バッファを2個の給電線DSで共用すれば、全体として出力バッファの個数を第1実施形態に比べ半減できる。また10本の給電線DSの制御タイミングを共通化すれば、出力バッファの個数を第1実施形態の10分の1にすることが可能である。
【0020】
図2は、図1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はその制御端であるゲートが走査線WSに接続し、その一対の電流端であるソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル型であり、その片方の電流端であるドレイン側が給電線DSに接続し、もう片方の電流端であるソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2の電流端であるソースSと制御端であるゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに高電位Vccと低電位Vssで切換る電源電圧を供給している。信号セレクタ(水平セレクタ3)は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsを供給している。
【0021】
かかる構成において、給電線DSが高電位Vccであり且つ信号線SLがVofsのときに、サンプリング用トランジスタT1が制御信号に応じてオンすることで発光素子ELを点灯状態から消灯状態に切換える消灯動作を行う。続いて給電線DSを高電位Vccから低電位Vssに切換えると共に、給電線DSが低電位Vssにある間はサンプリング用トランジスタT1をオンせずに、駆動用トランジスタT2のソース電圧を下げ、ゲートG・ソースS間電圧Vgsを駆動用トランジスタT2の閾電圧Vthを超える電圧にセットするための準備動作を行う。この後給電線DSを低電位Vssから高電位Vccに戻し且つ信号線SLが基準電位Vofsのとき、サンプリング用トランジスタT1が制御信号に応じてオンして駆動用トランジスタT2のソース電圧を上げ、ゲートG・ソースS間電圧Vgsがその閾電圧Vthに向かうように保持容量C1を放電する補正動作を行う。
【0022】
本発明によれば、まず始めに、給電線DSが高電位Vccで且つ信号線SLが基準電位Vofsのときに、発光素子ELを点灯状態から消灯状態に切換える消灯動作を行っている。続いて給電線DSを低電位Vssに切換えると共に、給電線DSが低電位Vssにある間サンプリング用トランジスタT1をオンさせることなく、駆動用トランジスタT2のゲート・ソース間電圧Vgsをその閾電圧Vthより大きな電圧に設定するための準備動作を行っている。この後給電線DSを低電位Vssから高電位Vccに戻し且つ信号線SLが基準電位Vofsのときに、サンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲート・ソース間電圧Vgsがその閾電圧Vthに向かうように保持容量C1を放電する補正動作を行っている。この様に、消灯動作、準備動作及び補正動作を順番に行うことにより、誤動作を防止して確実且つ安定的に駆動用トランジスタT2の閾電圧補正を行うことができる。特に準備動作ではサンプリング用トランジスタT1をオンすることなく、駆動用トランジスタT2のソース電圧を下げることで、画素2の誤動作を防ぐと共に補正動作の安定化を図っている。
【0023】
図3−1は、図2に示した第1実施形態の動作説明に供するタイミングチャートである。なお本タイミングチャートは、3段分の電源ラインを共通のタイミングで制御している。図3−1のタイミングチャートは、信号線に供給される映像信号(入力信号)、3本ずつブロック化された給電線(電源ライン)の電位変化、及び各行(各段)の走査線に印加される制御信号(制御パルス)を表している。まず入力信号は、1水平期間(1H)内で、信号電位Vsigと基準電位Vofsが交互に切換っている。電源ラインは、1〜3段目の電位変化が共通化されており、1〜3段同時に、高電位から低電位に切換り、その後高電位に復帰している。一方1段目の走査線は、入力信号がVofsで電源ラインが高電位Vccのとき、1発目の制御パルスが出力され、対応する行の画素は点灯状態から消灯状態に切換る。その後2〜4発目の制御パルスが連続で発生し、閾電圧補正動作が3回繰り返される。最後に5発目の制御パルスが発生し、信号電位Vsigの書き込み及び移動度補正が行われる。
【0024】
2段目の走査線に対しては、1段目と位相が1Hだけシフトして、1番目〜5番目の制御パルスが順次出力され、1段目と同様に消灯動作、閾電圧補正動作及び信号電位書き込み動作が行われる。3段目も同様に、2段目から1H位相がシフトして5個の制御パルスが順次出力され、消灯動作、時分割補正動作及び信号書き込み動作が行われる。
【0025】
動作シーケンスが4段目〜6段目に進むと、ドライブスキャナは4段目〜6段目で共通化した電源ラインを、一旦高電位Vccから低電位Vssに切換え、その後Vccに戻す。この様にドライブスキャナは、1〜3段目とは位相をずらして4〜6段目の電源ラインの電位切換を行っている。これに対応して4段目〜6段目の各走査線に順次5連の制御パルスが印加され、1〜3段目と同様の動作が繰り返される。
【0026】
以上の説明から明らかな通り、本実施形態では3段分の電源ラインを共通のタイミングで電位制御している。この様にすることでドライブスキャナの出力数を減らすことができ(本実施例では1/3とできる)、低コスト化が可能である。
【0027】
なお本実施形態では、電源ラインをVssからVccに戻した後、1回目の閾電圧補正動作を開始するまでの時間が、1段目、2段目及び3段目では異なる構成になっている。前述したように、電源ラインをVccからVssに戻したとき、駆動用トランジスタに流れる電流が小さければ(駆動用トランジスタのVgsが小さければ)、ゲート電圧及びソース電圧がほとんど上昇せず、いずれの段でも正常に閾電圧補正動作を行うことができる。
【0028】
図3−2は、図2に示した画素の動作説明に供する別のタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線(電源ライン)DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号の信号電位Vsigと基準電位Vofsの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。
【0029】
このタイミングチャートは画素の動作シーケンスに合わせて期間を(1)〜(11)のように便宜的に区切ってある。点灯期間(1)では、画素が発光状態にある。消灯期間(2)になると、画素は発光状態から非発光状態に切換る。続いて準備期間(3)〜(5)では、画素は駆動用トランジスタの閾電圧補正のための準備動作を行う。この後補正期間(6)で実際の閾電圧補正動作を行う。通常この補正期間(6)は待機期間(8)を間にして複数回繰り返されて、閾電圧補正動作が完了する。その後書込期間(9)で信号電位が保持容量C1に書き込まれると共に、駆動用トランジスタT1の移動度補正が行われる。最後に発光期間(11)に進み、画素は非発光状態から発光状態に切換る。なお図では説明の簡略化のため、1回の閾電圧補正期間(6)で補正動作を行う様にしている。
【0030】
この後、書込期間/移動度補正期間(9)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書込期間/移動度補正期間(9)では、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(11)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(11)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。
【0031】
引き続き図4−1〜図4−11を参照して、図2に示した画素回路の動作を詳細に説明する。まず、発光素子ELの発光期間(1)は図4−1のように電源がVccであり、サンプリング用トランジスタT1がオフした状態である。この時駆動用トランジスタT2は飽和領域で動作するように設定されているため、発光素子ELに流れる電流Idsは駆動用トランジスタT2のゲートソース間電圧Vgsに応じて特性式1に示される値をとる。
【0032】
次に消灯期間(2)において、信号線電位がVofsの時にサンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲートにVofsを入力する(図4−2)。これにより駆動用トランジスタT2のゲートソース間電圧は閾電圧以下となり、発光素子ELに電流が流れなくなるため発光素子ELは消灯する。その時発光素子ELにかかる電圧は発光素子ELの閾電圧となるため、発光素子ELのアノード電圧は発光素子ELの閾電圧とカソード電圧の和、つまりVcat+Vthelとなる。
【0033】
さらに一定時間経過後、準備期間(3)で、電源電圧をVccからVssへと変化させる。この時、電源側が駆動用トランジスタT2のソースとなり、図4−3のように発光素子ELのアノードから電源へ電流が流れる。これにより発光素子ELのアノードの電圧は時間とともに低下してゆく。この時、サンプリング用トランジスタT1はオフしているため駆動用トランジスタT2のゲートも発光素子ELのアノード電圧とともに低下する。つまり時間とともに駆動用トランジスタT2のゲートソース間電圧(駆動用トランジスタT2のゲートと電源間電位)が小さくなってゆく。
【0034】
この時、駆動用トランジスタT2が飽和領域で動作するなら、つまり、Vgs−Vthd≦Vdsであるなら、期間(4)で図4−4に示すように駆動用トランジスタT2のゲートはVss+Vthdとなる。ここでVthdは駆動用トランジスタT2のゲート電源間の閾電圧である。
【0035】
期間(5)で電源電圧を再びVccとする(図4−5)。この時駆動用トランジスタT2のゲートに入力されるカップリング量をΔV、発光素子ELのアノード電圧をVxとしている。電源をVccとすることで駆動用トランジスタT2のソースは発光素子ELのアノードとなり、駆動用トランジスタT2のゲートソース間電圧Vgsによって電源から発光素子ELのアノードへ電流が流れるが、駆動用トランジスタT2のゲートソース間電圧が閾電圧よりも小さければ電流によるゲート、ソースはほとんど上昇しない。
【0036】
そして閾値補正期間(6)において信号電圧がVofsの時にサンプリング用トランジスタT1をオンする(図4−6)。これにより駆動用トランジスタT2のゲート電圧はVofsとなり、ゲート電圧の変化量が保持容量C1、ゲートソース間の寄生容量Cgs、発光素子ELの寄生容量Celによる一定比でソースに入力される。この時の入力比をgとする。gは以下の式2で示される値である。
g=(C1+Cgs)/(C1+Cgs+Cel) (2)
【0037】
この状態で駆動用トランジスタT2のゲートソース間電圧Vgsがその閾電圧Vthよりも大きければ図4−6に示すように電源から電流が流れる。換言すればこの時のVgsが駆動用トランジスタT2の閾電圧よりも大きくなるようにVofs、Vssの値を設定する必要がある。前述の通り発光素子ELの等価回路はダイオードと容量で表されるため、Vel≦Vcat+Vthel(発光素子ELのリーク電流が駆動用トランジスタT2に流れる電流よりもかなり小さい)である限り、駆動用トランジスタT2の電流はC1とCelを充電するために使われる。この時、Velは時間と共に図4−7のように上昇してゆく。
【0038】
次の待機期間(8)では、信号電圧がVofsからVsigに変わる前にサンプリング用トランジスタT1をオフする。この時、駆動用トランジスタT2のゲートソース間電圧はVthよりも大きいため、図4−8のように電流が流れ、駆動用トランジスタT2のゲート、ソース電圧は上昇してゆく。この時、発光素子ELには逆バイアスがかかっているため発光素子ELが発光することはない。
【0039】
閾値キャンセル動作終了後サンプリング用トランジスタT1をオフする。続いて書込期間(9)で信号線電位がVsigとなった時、サンプリング用トランジスタT1を再度オンする(図4−9)。Vsigは階調に応じた電圧である。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためにVsigとなるが、電源から電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタT2のソース電圧が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を越えなければ(発光素子ELのリーク電流が駆動用トランジスタT2に流れる電流よりもかなり小さければ)駆動用トランジスタT2の電流はC1とCelを充電するのに使用される。この時駆動用トランジスタT2の閾値補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる(図4−10)。これによって駆動用トランジスタT2のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するVgsとなる。
【0040】
最後にサンプリング用トランジスタT1をオフして書き込みが終了し発光期間(11)になると、発光素子ELを発光させる。駆動用トランジスタT2のゲートソース間電圧は一定であるので駆動用トランジスタT2は一定電流Ids’を発光素子ELに流し、Velは発光素子ELにIds’という電流が流れる電圧まで上昇し、発光素子ELは発光する(図4−11)
【0041】
本回路においても発光素子ELは発光時間が長くなるとそのI−V特性は変化してしまう。そのため図中B点の電位も変化する。しかしながら、駆動用トランジスタT2のゲートソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。
【0042】
ここで本画素回路の駆動について考える。本駆動は前述の通り図3−1に示す駆動タイ
ミングをとるが、電源ラインをVssからVccへ変化させた後、閾値補正動作を行うまでの時間が電源ラインのタイミングを共通にしているライン間で異なる。具体的にはN段目よりもN+1段目の方が閾値補正を行うまでに電源ラインがVccという電位にいる時間が長い。これにより駆動用トランジスタのリーク電流、発光素子のリーク電流によって駆動用トランジスタのソース電圧はN段目よりもN+1段目の方が上昇する。
【0043】
基本的に閾値補正動作前に駆動用トランジスタのソース電圧が異なっても閾値補正動作において駆動用トランジスタのゲートソース間電圧Vgsがその閾値電圧Vthよりも大きければ正常に閾値補正動作を行うことができる。しかしながら、発光輝度は閾値補正動作前における駆動用トランジスタのソース電圧に依存する。このため、本駆動では電源ラインのタイミングを共通化している最終段と次の段で(図3−1では3段目と4段目)閾値補正を行う際の駆動用トランジスタのソース電圧が急激に変化してしまう(1段目から3段目は緩やかに変化する)。
【0044】
このため、表示装置の画面には、図5のように電源タイミングを共通化している複数のライン(以下、ブロックと呼ぶ)の周期でスジのようなムラが発生してしまう。なお、図ではムラを実際より誇張して表している。
【0045】
本発明では上記問題点を対策するためにブロック内におけるサンプリング用トランジスタの走査方向を隣接するブロック間で逆転させることを提案する。図6に一例として本発明を適用した場合のタイミングを示す。このタイミングチャートは基本的に図3−1と同じである。本発明において図3−1の場合と異なる点は、電源電圧をVssからVccとしてから閾値補正動作を行うまでの時間が隣接するブロック間の隣接ラインで同じとなっている点と、画素に入力される信号電圧の出力順が隣接ブロック間で逆となっている点である。
【0046】
本発明を用いることで隣接するブロック間の隣接ライン間で電源ラインをVccとしてから閾値補正動作を行うまでの時間を同じとすることができ、駆動用トランジスタや発光素子ELのリーク電流になどによる駆動用トランジスタのソース電圧の上昇量を同じとすることができる。その結果、対策前では図5のように視認されるブロック間のスジムラを図7のようなシェーディングのようなムラに置き換えることができる。なお図5,7ではシェーディングムラを実際より誇張して表している。一般的に隣接ブロック間で急激に変わるスジのようなムラは1%程度の輝度差で視認されてしまうが、シェーディングのように緩やかに変化するムラは1%程度の輝度差では視認できないため、本発明を用いることでムラが視認されない均一な画質を得ることができる。また、本発明を用いることでブロックを構成するライン数を増やしてもムラが視認されないため、従来に比べてブロックを構成するライン数を増やすことが、つまりパネルのブロック数を減らすことができ、低コスト化が実現可能となっている。また、本発明はサンプリング用トランジスタのスキャン方向を隣接ブロック毎に反転する方式をとるため、ゲートドライバを内蔵しないパネルの場合、ユニットはゲートドライバ単位であることが望ましい。
【0047】
図8−1は本発明にかかる表示装置の第2実施形態の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された電源ラインである給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号ドライバ(水平セレクタ)3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。図1に示した第1実施形態と異なる点は、給電線DSがブロック単位で共通化されていないことである。
【0048】
図8−2は、図8−1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はその制御端であるゲートが走査線WSに接続し、その一対の電流端であるソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル型であり、その片方の電流端であるドレイン側が給電線DSに接続し、もう片方の電流端であるソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2の電流端であるソースSと制御端であるゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに第1電位Vccと第2電位Vssで切換る電源電圧を供給している。信号ドライバ(水平セレクタ3)は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsを供給している。
【0049】
かかる構成において、サンプリング用トランジスタT1は、映像信号が基準電位Vofsから信号電位Vsigに立上る第1タイミングの後、制御信号が立上る第2タイミングから制御信号が立下ってオフする第3タイミングまでのサンプリング期間(第2タイミングから第3タイミングまでの間)に、信号電位Vsigをサンプリングして保持容量C1に書き込む。この時同時に駆動用トランジスタT2に流れる電流を保持容量C1に負帰還して駆動用トランジスタT2の移動度μに対する補正を保持容量C1に書き込まれた信号電位にかける。即ち第2タイミングから第3タイミングまでのサンプリング期間が、駆動用トランジスタT2に流れる電流を保持容量C1に負帰還する移動度補正期間にもなっている。
【0050】
図8−2に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ(ドライブスキャナ)5はサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線DSを第1電位Vccから第2電位Vssに切り換える。制御用スキャナ(ライトスキャナ)4は、同じくサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリング用トランジスタT1を導通させて信号線SLから基準電位Vofsを駆動用トランジスタT2のゲートGに印加すると共に、駆動用トランジスタT2のソースSを第2電位Vssにセットする。電源スキャナ(ドライブスキャナ)5は、第2タイミングの後の第3タイミングで、給電線DSを第2電位Vssから第1電位Vccに切り換えて、駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタT2の閾電圧Vthの影響をキャンセルすることができる。なお、第1タイミングと第2タイミングの前後は問わない。
【0051】
図8−2に示した画素回路2はさらにブートストラップ機能も備えている。即ちライトスキャナ4は、保持容量C1に信号電位Vsigが保持された時点で、サンプリング用トランジスタT1を非導通状態にして駆動用トランジスタT2のゲートGを信号線SLから電気的に切り離し、以って駆動用トランジスタT2のソース電位の変動にゲート電位が連動しゲートGとソースS間の電圧Vgsを一定に維持する。発光素子ELの電流/電圧特性が経時変動しても、ゲート電圧Vgsを一定に維持することができ、輝度の変化が生じない。
【0052】
図9は、図8−2に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線(電源ライン)DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号の信号電位Vsigと基準電位Vofsの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。
【0053】
このタイミングチャートは画素の動作の遷移に合わせて期間を(1)〜(7)のように便宜的に区切ってある。当該フィールドに入る直前の期間(1)では発光素子ELが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間(2)で給電線DSを第1電位Vccから第2電位Vssに切り換える。次の期間(3)に進み入力信号をVsigからVofsに切り換える。さらに次の期間(4)でサンプリング用トランジスタT1をオンする。この期間(2)〜(4)で駆動用トランジスタT2のゲート電圧及びソース電圧を初期化する。その期間(2)〜(4)は閾電圧補正のための準備期間であり、駆動用トランジスタT2のゲートGがVofsに初期化される一方、ソースSがVssに初期化される。続いて閾値補正期間(5)で実際に閾電圧補正動作が行われ、駆動用トランジスタT2のゲートGとソースSとの間に閾電圧Vthに相当する電圧が保持される。実際にはVthに相当する電圧が、駆動用トランジスタT2のゲートGとソースSとの間に接続された保持容量C1に書き込まれることになる。
【0054】
なお図9に示した実施例では、閾値補正期間(5)は3回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間(5)の間には待機期間(5a)が挿入されている。この様に閾電圧補正期間(5)を分割して閾電圧補正動作を複数回繰り返すことにより、Vthに相当する電圧を保持容量C1に書き込むようにしている。但し本発明はこれに限られるものではなく、1回の閾電圧補正期間(5)で補正動作を行うことも可能である。
【0055】
この後、書込動作期間/移動度補正期間(6)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書込み期間/移動度補正期間(6)では、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(7)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(7)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。
【0056】
引き続き図10−1〜図12を参照して、図8−2に示した画素回路の動作を詳細に説明する。まず図10−1に示したように発光期間(1)では、電源電位がVccにセットされ、サンプリング用トランジスタT1はオフしている。このとき駆動用トランジスタT2は飽和領域で動作するようにセットされているため、発光素子ELに流れる駆動電流Idsは駆動用トランジスタT2のゲートG/ソースS間に印加される電圧Vgsに応じて、前述したトランジスタ特性式で示される値を取る。
【0057】
続いて図10−2に示すように準備期間(2),(3)に入ると給電線(電源ライン)の電位をVssにする。このときVssは発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように設定している。即ちVss<Vthel+Vcatであるので、発光素子ELは消灯し、電源ライン側が駆動用トランジスタT2のソースとなる。このとき発光素子ELのアノードはVssに充電される。
【0058】
さらに図10−3に示すように次の準備期間(4)に入ると、信号線SLの電位がVofsになる一方サンプリング用トランジスタT1がオンして、駆動用トランジスタT2のゲート電位をVofsとする。この様にして発光時における駆動用トランジスタT2のソースS及びゲートGが初期化され、このときのゲートソース間電圧VgsはVofs−Vssの値となる。Vgs=Vofs−Vssは駆動用トランジスタT2の閾電圧Vthよりも大きな値となるように設定されている。この様にVgs>Vthになるように駆動用トランジスタT2を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【0059】
続いて図10−4に示すように閾電圧補正期間(5)に進むと、給電線DS(電源ライン)の電位がVccに戻る。電源電圧をVccとすることで発光素子ELのアノードが駆動用トランジスタT2のソースSとなり、図示のように電流が流れる。このとき発光素子ELの等価回路は図示のようにダイオードTelと容量Celの並列接続で表される。アノード電位(即ちソース電位Vss)がVcat+Vthelよりも低いので、ダイオードTelはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタT2に流れる電流よりもかなり小さい。よって駆動用トランジスタT2に流れる電流はほとんどが保持容量C1と等価容量Celを充電するために使われる。
【0060】
図10−5は図10−4に示した閾電圧補正期間(5)における駆動用トランジスタT2のソース電圧の時間変化を表している。図示するように、駆動用トランジスタT2のソース電圧(即ち発光素子ELのアノード電圧)は時間と共にVssから上昇する。閾電圧補正期間(5)が経過すると駆動用トランジスタT2はカットオフし、そのソースSとゲートGとの間の電圧VgsはVthとなる。このときソース電位はVofs−Vthで与えられる。この値Vofs−Vthは依然としてVcat+Vthelよりも低くなっていれば、発光素子ELは遮断状態にある。
【0061】
図10−5のグラフに示したように、駆動用トランジスタT2のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタT2のソース電圧がVofs−Vthに達する前に、1回目の閾電圧補正期間(5)が終わるため、サンプリング用トランジスタT1がオフし、待機期間(5a)に入る。図11−1はこの待機期間(5a)における画素回路の状態を表している。この1回目の待機期間(5a)では駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは依然としてVthよりも大きいため、図示のように電源Vccから駆動用トランジスタT2を通って保持容量C1に電流が流れる。これにより駆動用トランジスタT2のソース電圧が上昇するが、サンプリング用トランジスタT1がオフでゲートGがハイインピーダンスにあるため、ゲートGの電位もソースSの電位上昇に合わせて上昇していく。即ちこの1回目の待機期間(5a)ではブートストラップ動作で駆動用トランジスタT2のソース電位及びゲート電位が共に上昇していく。このとき発光素子ELには引き続き逆バイアスがかかっているため、発光素子ELが発光することはない。
【0062】
この後1H経過して再び信号線SLの電位がVofsとなったときサンプリング用トランジスタT1をオンして2回目の閾電圧補正動作を開始する。この後2回目の閾電圧補正期間(5)が経過したら2回目の待機期間(5a)に移る。この様に閾電圧補正期間(5)と待機期間(5a)を繰り返すことで、最終的に駆動用トランジスタT2のゲートG/ソースS間電圧はVthに相当する電圧に達する。このとき駆動用トランジスタT2のソース電位はVofs−Vthで、Vcat+Vthelよりも小さくなっている。
【0063】
次に図11−2に示すように信号書込み期間/移動度補正期間(6)に入ると、信号線SLの電位をVofsからVsigに切り換えた後、サンプリング用トランジスタT1をオンする。このとき信号電位Vsigは階調に応じた電圧となっている。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためVsigとなる。一方ソース電位は電源Vccから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタT2のソース電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていなければ、駆動用トランジスタT2から流れる電流はもっぱら等価容量Celと保持容量C1の充電に使われる。このとき既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタT2はこのときの電流量が大きく、ソースの電位上昇分ΔVも大きい。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースの上昇分ΔVは小さくなる。かかる動作により駆動用トランジスタT2のゲート電圧Vgsは移動度μを反映してΔVだけ圧縮され、移動度補正期間(6)が完了した時点で完全に移動度μを補正したVgsが得られる。
【0064】
図11−3は、上述した移動度補正期間(6)における駆動用トランジスタT2のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタT2の移動度が大きいとソース電圧は速く上昇し、それだけVgsが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにVgsが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタT2のソース電圧はそれほど速く上昇しないので、Vgsも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのVgsは小さい駆動能力を補うように大きな圧縮がかからない。
【0065】
図12は発光期間(7)の動作状態を表している。この発光期間(7)ではサンプリング用トランジスタT1をオフして発光素子ELを発光させる。駆動用トランジスタT2のゲートソース間電圧Vgsは一定に保たれており、駆動用トランジスタT2は前述した特性式に従って一定の電流Ids´を発光素子ELに流す。発光素子ELのアノード電圧(即ち駆動用トランジスタT2のソース電圧)は発光素子ELにIds´という電流が流れるため、Vxまで上昇しこれがVcat+Vthelを超えた時点で発光素子ELが発光する。発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため図11−3に示したソースSの電位が変化する。しかしながら駆動用トランジスタT2のゲートソース間電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定の駆動電流Ids´が常に流れていて、発光素子ELの輝度が変化することはない。
【0066】
ところで表示装置の高精細化及び高速化が進むと、1H期間が短くなるが、この場合でも、最後の1H以内に閾電圧補正動作及び信号電位書込動作を完了する必要がある。その際入力信号や制御信号のトランジェントを考慮した上で、信号線に対するVofsの入力、閾電圧補正動作、サンプリング用トランジスタT1のオフ動作、信号線SLに対する信号電位Vsigの入力、信号電位書込動作、サンプリング用トランジスタT1のオフ動作を1H以内に行わなければならない。しかしながら実際には表示装置の高精細化及び高速化が進むと、1Hが相当程度短縮化されるため、1H以内に閾電圧補正動作及び信号電位書込動作を完了することが困難である。
【0067】
本発明は上述した問題点に対処するため、複数の水平期間を合成し、閾電圧補正動作をその合成した期間の一部で共通に行うものである。その後合成期間の残りの部分で順に信号電位書込動作を行う。図13はその一例として、2水平期間(2H)を合成した場合の動作シーケンスを模式的に示したタイミングチャートである。なお比較のため前述した参考例の動作シーケンスを本タイミングチャートの上段に示し、本発明の動作シーケンスを下段に示してある。参考例の動作シーケンスでは、入力信号は1H単位でVofsとVsigの間を切換る。Nライン目のサンプリング用トランジスタT1(N)には3個のパルスP0,P1,P2を含む制御信号が順次印加される。このパルスP0,P1,P2に応じてサンプリング用トランジスタT1(N)がオンする。位相が1H後方にシフトして同じくパルスP0,P1,P2を含む制御信号がN+1ライン目のサンプリング用トランジスタT1(N+1)に印加される。一番目の1H期間では入力信号がVofsのときサンプリング用トランジスタT1(N)が制御パルスP1に応じてオンし、閾電圧補正動作を行う。その後同じ1H期間で入力信号が信号電位Vsig1になると、サンプリング用トランジスタT1(N)が制御パルスP2に応じてオンし、信号電位書込動作を行う。この様にしてNライン目のサンプリング用トランジスタT1(N)は1番目の水平期間で閾電圧補正動作及び信号電位書込動作を完了する。なおこのとき次のラインのサンプリング用トランジスタT1(N+1)は制御パルスP0に応じてオンし、1回目の閾電圧補正動作を行っている。
【0068】
2番目の水平期間に進むと、入力信号がVofsのとき、N+1ライン目のサンプリング用トランジスタT1(N+1)が制御パルスP1に応じてオンし、2回目の閾電圧補正動作を行う。続いて入力信号がVofsからVsig2に切換ると、サンプリング用トランジスタT1(N+1)は制御パルスP2に応じてオンし、信号電位書込動作を行う。この様にして、各ラインのサンプリング用トランジスタは、1H内で閾電圧補正動作と信号電位書込動作を行っている。本参考例では1回の閾電圧補正動作で補正が完了しないため、2回に分けて繰り返し閾電圧補正動作を行っている。
【0069】
これに対し本発明にかかる動作シーケンスでは、ライトスキャナは複数の走査線(本実施例では2本)の各々に割り当てられている走査期間(1H)を合わせて第1期間及び第2期間を含む合成期間としている。換言すると、この合成走査期間は2Hに相当する。第1期間で2本の走査線(NラインとN+1ライン)に一斉に制御信号P1を出力して、一斉に閾電圧補正動作を実行する。続いて第2期間で2本の走査線(ラインNとラインN+1)に順次制御信号P2を出力して、順次信号電位書込動作を実行している。図示の例では入力信号は合成走査期間2Hの前半に相当する第1期間ではVofsであり、後半の第2期間では順にVsig1からVsig2に変化する。このときNライン目のサンプリング用トランジスタT1(N)は制御信号パルスP2に応じてオンし、Vsig1をサンプリングする。続いてN+1ライン目のサンプリング用トランジスタT1(N+1)が制御信号パルスP2に応じてオンし、Vsig2をサンプリングする。
【0070】
図14は、電源ラインの電位変化を含めた本発明の動作シーケンスの全体構成を示すタイミングチャートである。図示するように、Nライン目とN+1ライン目において補正準備期間及び閾電圧補正期間でサンプリング用トランジスタT1(N),T1(N+1)に印加される制御信号波形は共通である。一方Nライン目の画素に対する信号書込み時間とN+1ライン目の画素に対する信号書込み時間の差は、1H以下となっている。さらに電源ラインDSがVssになる時間(非発光期間開始タイミング)もNライン目とN+1ライン目の差は1H未満となっている。非発光時に駆動用トランジスタのゲートをVofsとしソースをVssとした後、電源ラインをVssからVccに切換えて分割閾電圧補正動作を行う。その後移動度補正を行いながら信号電位Vsig1,Vsig2をそれぞれのラインの保持容量に書込み、発光素子ELを発光させている。以上のように本動作シーケンスでは、第2期間で1走査期間(1H)より小さい位相差で順次制御信号を各走査線WS(N,N+1)に出力している。電源スキャナは、第1期間で閾電圧補正動作を実行するため複数本の走査線WS(N,N+1)に対応した複数本の給電線DSに対して低電位Vssを供給した後一斉に高電位Vccに切り換えている。その際第1期間で1走査期間(1H)より小さい位相差で順次複数本の給電線DS(N,N+1)に低電位Vssを供給した後、一斉に高電位Vccに切換えている。
【0071】
以上のように本発明では所定本数ごとに走査線を区分してブロック化し、且つ所定本数の走査線の各々に割り当てられた走査線を合成して、第1期間及び第2期間に分かれた1合成期間としている。図14に示したタイミングチャートでは理解を容易にするため2本ごとに走査線を区分してブロック化し、且つ2本の走査線の各々に割り当てられた1水平期間(1H)を合成して、第1期間及び第2期間に分かれた1合成期間(2H)としている。図14のタイミングチャートは、Nライン目の走査線とN+1ライン目の走査線からなる1ブロック分の動作シーケンスを表している。
【0072】
図15Aは、Nライン目の画素に含まれる駆動用トランジスタT2のゲート電位及びソース電位の変化を表した波形図である。ゲートG及びソースSの電位波形に対応して、電源ラインDSの変化、サンプリング用トランジスタT1の制御信号の変化及び信号線SLに供給される入力信号の電位変化も表してある。Nライン目の画素は電源ラインDSの電位変化やサンプリング用トランジスタT1の制御信号及び入力信号の変化に応じて、補正準備期間(4)、閾値補正期間(5)信号書込み期間(6)などで所定の動作を行う。
【0073】
準備期間(4)では駆動用トランジスタT2のゲートGがVofsに設定され、ソースSがVssに設定される。その後1回目の閾電圧補正期間(5)及び待機期間(5a)の後、2回目の閾電圧補正期間(5)でゲートGとソースSとの間の電圧VgsがVthに相当する電圧で固定される。
【0074】
続いて移行期間(5b)の後信号書込み期間(6)に入って信号電位Vsig1の書込動作を行う。Nライン目の画素では、2回目の閾電圧補正期間(5)が終わって信号電位書込み期間(6)に入るまでの移行期間(5b)が非常に短い。移行期間(5b)では駆動用トランジスタT2の電流リークが若干あるため、ゲートG及びソースSの電位は変動する。しかしながらNライン目の画素では移行期間(5b)が非常に短いため、駆動用トランジスタT2の電流リークの影響はほとんど見られず、ソースSの電位変動はほとんどない。
【0075】
図15Bは、N+1ライン目の画素に属する駆動用トランジスタT2のゲートG及びソースSの電位変化を示す波形図である。前述した様にラインNとラインN+1は同一ブロックに属しており、閾電圧補正動作はブロック単位で一括して行われるが、信号電位書込動作はブロック内で順次行われる。そのため信号書込み期間(6)はNライン目の画素に比べN+1ライン目の画素が後方にシフトする。よって図15Bのタイミングチャートに示すように、2回目の閾電圧補正期間(5)から信号電位書込み期間(6)の間に介在する移行期間(5b)はNライン目の画素に比べN+1ライン目の画素が長くなっている。従って駆動用トランジスタT2の電流リークの影響を強く受け、点線の丸印で囲むように駆動用トランジスタT2のゲートG及びソースSの電位が上昇してしまう。特にソースSの電位上昇により、ゲート電位Gが上昇する。これによって保持容量C1に書き込まれる信号電位のダイナミックレンジが小さくなってしまい、N+1ライン目の画素は所望の輝度が取れず、Nライン目の画素に比べて輝度が下ってしまう。
【0076】
NラインとN+1ラインからなるブロックの動作が終わって次のブロックに進むと、N+2ラインとN+3ラインに対する動作がNライン及びN+1ラインの動作と同じ様に繰り返される。即ちN+2ラインの画素の移行期間は短く、N+3ラインの画素では閾電圧補正期間から信号書込み期間までの間の移行期間が長くなる。隣り合うブロック間で互いに隣接するN+1ラインでは移行期間が長く、N+2ラインでは移行期間が短い。従ってブロックの境界で移行期間が大きく異なることになり、輝度のむらがはっきりと現れてしまう。
【0077】
本発明では上述した問題点に対処するため、隣り合うブロックで、各走査線に順次制御信号を出力して線順次走査を行う方向を互いに逆にしている。これにより隣り合うブロック間で互いに隣り合うラインに属する画素は、閾電圧補正動作を完了してから信号電位書込動作に入るまでの移行時間が同一になる。これにより隣り合うブロックの境界で互いに隣り合う一対のライン間に輝度の違いが現れず、むらの目立たない表示が得られる。
【0078】
図15Cは本発明の動作シーケンスを示すタイミングチャートである。本実施形態は一例として2本の走査線を1ブロックとし2水平期間(2H)を1合成期間とした場合である。図15Cの例では、NラインとN+1ラインを1ブロックとし、N+2ラインとN+3ラインを次のブロックにしている。従って互いに隣り合うブロックの境界はN+1ラインとN+2ラインの間になる。タイミングチャートに示すように、互いに隣り合うブロック間で、信号書き込み順及び電源ラインの電位切換え順、さらには信号入力順を反転させている。
【0079】
この様に隣り合うブロックで信号書き込み時行う線順次走査の方向を反転することで、閾値補正動作を終了してから信号書込動作に入るまでの移行時間が、N+1ラインとN+2ラインで同じになっている。なおN+1ラインとN+2ラインは別々のブロックに属するため、電源ライン(N)と電源ライン(N+2)の切換えタイミングは位相差が2Hである。またサンプリング用トランジスタT1(N+1)とT1(N+2)に印加する制御信号パルスの位相差も1合成期間である2Hとなっている。これに合わせて入力信号はVsig(N)、Vsig(N+1)、Vsig(N+3)、Vsig(N+2)の順で変化している。つまりブロック間の線順次走査の反転に合わせて、Vsig(N+3)とVsig(N+2)が入れ替わっている。
【0080】
閾電圧補正動作を終了してから信号電位書込動作に入るまでの移行時間を図15Cのタイミングチャートのように設定することで、別々のブロックに属するN+1ライン目の画素とN+2ライン目の画素の間で駆動用トランジスタの電流リーク量をほぼ同じとすることができ、参考例では視認されていたN+1ライン目の画素とN+2ライン目の画素との間の輝度差が目立たなくなる。これにより周期的なむらのない均一な画質を得ることができる。このような書込動作を実現するため、信号出力は隣接する合成期間で逆にする必要がある。
【0081】
図15Dは画素アレイ部1に表示される画面の状態を示した模式的な平面図である。この参考例は画素アレイ部1に400本の走査線(400ライン)が形成され、これが100本ずつに束ねられて4個のブロックB1,B2,B3,B4に分割した例である。前述した様に閾電圧補正動作はブロック順次で各ブロックごと一括して行われる。一方信号電位書込動作は各ブロック内で線順次に行われる。本参考例は各ブロックB1〜B4で、それぞれ線順次走査の方向を上から下にした場合である。換言すると隣り合うブロック間で線順次走査の方向を反転させていない場合である。
【0082】
最初にブロックB1で閾電圧補正動作を一括して行い、続いて信号書き込みのための線順次走査を上から下に向かって行う。下に進むほど閾電圧補正動作が終わってから信号書込動作に入るまでの移行時間が長くなるため、その分電流リーク量が大きくなり輝度が低下する。図示の画面はブロックB1内で上から下に向かってわずかではあるが輝度が低下していく。これは移行時間が長くなるにつれ電流リークが増え、輝度が低下するためである。以下本明細書では説明の都合上移行時間をリーク時間と定義し直すことにする。
【0083】
次のブロックB2で再び一括して閾電圧補正動作を行った後、信号書込動作を線順次走査で行う。線順次走査の方向はブロックB1と同じくブロックB2でも画面の上から下に向かっている。よってブロックB2内で輝度は上から下に向かって徐々に輝度が低下している。
【0084】
ここでブロックB1とブロックB2の境界に着目すると、ブロックB1の最後のラインのリーク時間は最も長くなっている。これと隣り合うブロックB2の最初のラインはリーク時間が最も短い。従ってブロックB1とブロックB2の境界で互いに隣り合うラインのリーク時間が最も大きく相違しており、この境界に沿って一番大きな輝度の差が生じる。従って画素アレイ部1の画面を全体的に見た場合、図示のようにブロックB1,B2,B3,B4単位で帯状のむらが視認されることになり、画面のユニフォーミティが悪くなる。
【0085】
図15Eは本発明の動作シーケンスに従って画素アレイ部1上に表示される画面の状態を示した模式的な平面図である。図15Dと同様に、画素アレイ部1に含まれる400本の走査線(400ライン)は4つのブロックB1,B2,B3,B4に100本ずつ別れている。ブロックB1の線順次走査とブロックB2の線順次走査は方向が反転している。同様にブロックB2とB3でも線順次走査の方向は反転している。さらにB3とB4の間でも線順次走査の方向は互いに反転している。最初のブロックB1に着目すると、信号書き込みのための線順次走査は上から下に向かって進む。従ってブロックB1の最終ラインのリーク時間が最も長い。続いてブロックB2になると逆に線順次走査は下から上に向かって行われる。よってブロックB2の先頭に位置するラインが最もリーク時間が長くなる。ブロックB1とブロックB2の境界に着目すると互いに隣り合うラインは最もリーク時間が長くなっており、両者の輝度差はない。換言するとブロックB1とブロックB2の境界で輝度差は現れない。
【0086】
続いてブロックB2のB3の境界に着目すると、ブロックB2側の最終ラインのリーク時間は最も短い。ブロックB3は線順次走査をブロックB2とは逆に上から下に向かって行うため、B3の最初のラインのリーク時間が最も短い。よってブロックB2とブロックB3の境界で互いに隣り合うラインはリーク時間が共に最も短く、輝度差はない。従ってブロックB2とブロックB3の間で顕著な輝度むらはなく、均一な輝度分布が得られる。
【0087】
本発明にかかる表示装置は、図16に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【0088】
本発明にかかる表示装置は、図17に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
【0089】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【0090】
図18は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
【0091】
図19は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
【0092】
図20は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
【0093】
図21は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
【0094】
図22は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
【符号の説明】
【0095】
1・・・画素アレイ、2・・・画素、3・・・水平セレクタ(信号ドライバ)、4・・・制御用スキャナ、5・・・電源スキャナ、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、C1・・・保持容量、EL・・・発光素子、WS・・・走査線、DS・・・給電線、SL・・・信号線
【技術分野】
【0001】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。
【背景技術】
【0002】
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
【0003】
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし5に記載されている。
【0004】
図23は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
【0005】
画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ELに接続している。駆動用トランジスタT2の制御端であるゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
【0006】
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式(1)で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)・・・(1)2
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じく単位面積あたりのゲート絶縁膜容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
【0007】
図24は、発光素子ELの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流Idsをとってある。なお発光素子ELのアノード電圧は駆動用トランジスタT2のドレイン電圧となっている。発光素子ELは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Idsが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図23に示した画素回路2は駆動用トランジスタT2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Vgsに応じた駆動電流Idsを流すことができるので、発光素子ELの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【0008】
図25は、従来の画素回路の他の例を示す回路図である。先に示した図23の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2003−255856
【特許文献2】特開2003−271095
【特許文献3】特開2004−133240
【特許文献4】特開2004−029791
【特許文献5】特開2004−093682
【発明の概要】
【発明が解決しようとする課題】
【0010】
表示パネルの高精細化及び大型化が進み、走査線の本数が1000本を越えてきている。多数本の走査線を線順次走査するライトスキャナも大型化してきている。近年は、表示パネル及び駆動部の大型化に伴い、いわゆるブロック駆動が開発されている。この場合、表示装置の駆動部は、所定本数ごとに走査線を区分してブロック化し、行列状の画素をブロック単位で順次駆動するブロック順次駆動と、各ブロック内で各走査線を走査して画素を行単位で順次駆動する線順次駆動とを行い、パネルに画像を表示している。
【0011】
従来のブロック駆動では、隣り合うブロックの境界に位置する画素行の間で、動作条件の違いにより輝度の差が生じ、画面の均一性を損なうという問題があった。先後一対のブロックで、先行するブロックの最後の画素行は、そのブロックで最後に線順次走査される。一方後行のブロックの最初の画素行は、最初に線順次走査される。先行ブロックの最終行画素と、後行ブロックの先頭画素行は、互いに隣接しているにもかかわらず、駆動条件から見ると、線順次走査の順番が最後と最初となり、時間的な駆動条件が極端に相違しており、これが両画素行間の微妙な輝度の相違となって現われ、画面の均一性が低下する原因となっている。
【課題を解決するための手段】
【0012】
上述した従来の技術の課題に鑑み、本発明はブロック駆動方式の表示装置で画面の均一性を改善することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備えた画素アレイ部と、該走査線及び信号線を介して各画素を駆動する駆動部とからなる表示装置において、前記駆動部は、所定本数ごとに走査線を区分してブロック化し、行列状の画素をブロック単位で順次駆動するブロック順次駆動と、各ブロック内で、各走査線を走査して画素を行単位で順次駆動する線順次駆動とを行う。特徴事項として、隣り合うブロック間で、該線順次駆動の走査方向が互いに逆になる様に制御する。
【0013】
一態様では、前記駆動部は、列状の信号線に階調に応じた信号電位と所定の基準電位を有する映像信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各走査線と平行に配された給電線に高電位と低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有し、前記ドライブスキャナは、行状の給電線を所定本数づつまとめてブロック化し、ブロック単位で順に位相をずらして高電位と低電位を切換えてブロック順次駆動を行い、且つブロック内では同じ位相で所定本数の給電線の電位を切り換え、前記ライトスキャナは、各ブロック内で水平周期ごとに順次各走査線に制御信号を供給する線順次駆動を行い、且つ隣り合うブロック間で該線順次駆動の走査方向を互いに逆になる様に制御する。好ましくは、前記電源スキャナは、ブロック順次駆動において、各給電線を一斉に高電位から低電位に切り換えて該駆動用トランジスタのソース電圧を下げた後各給電線を一斉に低電位から高電位に戻す補正準備動作を行う一方、前記ライトスキャナは、線順次駆動において、前記信号線が基準電位の時、各走査線に制御信号を供給し該サンプリング用トランジスタをオンして該駆動用トランジスタのソース電圧を上げ、駆動用トランジスタのゲートとソース間の電圧がその閾電圧に向うように該保持容量を放電する補正動作を行う。又、前記ライトスキャナは、線順次駆動において、前記信号線が信号電位の時、各走査線に制御信号を供給し該サンプリング用トランジスタをオンして信号電位を該保持容量に書き込む書込動作を行い、前記信号セレクタは、隣り合うブロック間で、各信号線に供給する信号電位の順番を互いに逆にする。又、前記電源スキャナは、各ブロックに対応して分割した複数のゲートドライバからなる。
【0014】
他の態様では、各画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを備え、前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、前記保持容量は、該駆動用トランジスタの制御端と電流端との間に接続し、前記駆動部は少なくとも、各走査線に制御信号を供給するライトスキャナと、各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタとを有し、前記サンプリング用トランジスタは、該信号線が基準電位にある時該走査線に供給された制御信号に応じて閾電圧補正動作を行い、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むとともに、該信号線が信号電位にある時該走査線に供給された制御信号に応じて信号電位書込動作を行い、該信号線から信号電位をサンプリングして該保持容量に書き込み、前記駆動用トランジスタは、該保持容量に書き込まれた信号電位に応じた駆動電流を該発光素子に供給して発光させ、前記ライトスキャナは、所定本数ごとに走査線を区分してブロック化し、且つ所定本数の走査線の各々に割り当てられた走査期間を合成して、第1期間及び第2期間に分かれた一合成期間とし、前記ライトスキャナは、各ブロックを順次合成期間毎に選択して画素アレイ部をブロック順次駆動するとともに、各合成期間の該第1期間で、一ブロックに属する所定本数の走査線に一斉に制御信号を供給して、ブロック単位で閾電圧補正動作を実行し、該第2期間で、一ブロックに属する所定本数の走査線に順次制御信号を出力して線順次駆動を行い、以って画素の行毎に順次信号電位書込動作を実行し、隣り合うブロックで、各走査線に順次制御信号を出力して線順次駆動を行う走査方向を互いに逆にする。好ましくは、前記ライトスキャナは、各ブロックに対応して分割した複数のゲートドライバからなる。又隣り合うブロック間で互いに隣り合う行に属する画素は、閾電圧補正動作を完了してから信号電位書込動作に入るまでの時間が同一である。
【発明の効果】
【0015】
本発明によれば、隣り合うブロック間で、線順次駆動の走査方向が互いに逆になる様に制御している。これにより、隣り合うブロックの境界に位置する画素行の間で、動作条件の違いが最小となり、輝度の差が生じないので、画面の均一性を改善することができる。先後一対のブロックで、先行するブロックの最後の画素行は、そのブロックで最後に線順次走査される。一方後行のブロックの最初の画素行も、最後に線順次走査される。これは、隣り合うブロック間で、線順次駆動の走査方向が互いに逆になる様に制御しているからである。互いに隣接している先行ブロックの最終行画素と後行ブロックの先頭画素行は、ともに最後に線順次走査される行となり、時間的な駆動条件が同じになって両画素行間の輝度の相違は生じず、画面の均一性を改善することができる。
【図面の簡単な説明】
【0016】
【図1】本発明にかかる表示装置の第1実施形態を示す全体的なブロック図である。
【図2】第1実施形態の回路構成を示す回路図である。
【図3−1】第1実施形態の動作説明に供する参考タイミングチャートである。
【図3−2】第1実施形態の動作説明に供する別の参考タイミングチャートである。
【図4−1】第1実施形態の動作説明に供する模式図である。
【図4−2】同じく第1実施形態の動作説明に供する模式図である。
【図4−3】第1実施形態の動作説明に供する模式図である。
【図4−4】第1実施形態の動作説明に供する模式図である。
【図4−5】第1実施形態の動作説明に供する模式図である。
【図4−6】第1実施形態の動作説明に供する模式図である。
【図4−7】第1実施形態の動作説明に供するグラフである。
【図4−8】第1実施形態の動作説明に供する模式図である。
【図4−9】第1実施形態の動作説明に供する模式図である。
【図4−10】第1実施形態の動作説明に供するグラフである。
【図4−11】第1実施形態の動作説明に供する模式図である。
【図5】表示装置の参考例の表示状態を示すを示す模式的な平面図である。
【図6】第1実施形態の動作説明に供するタイミングチャートである。
【図7】第1実施形態にかかる表示装置の表示状態を示す模式的な平面図である。
【図8−1】本発明にかかる表示装置の第2実施形態の全体構成を示すブロック図である。
【図8−2】図8−1に示した表示装置に形成される画素の一例を示す回路図である。
【図9】図8−2に示した画素の動作を示すタイミングチャートである。
【図10−1】図8−2に示した画素の動作説明に供する模式図である。
【図10−2】同じく動作説明に供する模式図である。
【図10−3】同じく動作説明に供する模式図である。
【図10−4】同じく動作説明に供する模式図である。
【図10−5】同じく動作説明に供するグラフである。
【図11−1】同じく動作説明に供する模式図である。
【図11−2】同じく動作説明に供する模式図である。
【図11−3】同じく動作説明に供するグラフである。
【図12】同じく動作説明に供する模式図である。
【図13】図8−2に示した画素の動作説明に供するタイミングチャートである。
【図14】図8−1に示した表示装置の駆動方法を示すタイミングチャートである。
【図15A】同じく表示装置の動作説明に供する波形図である。
【図15B】同じく表示装置の動作説明に供する波形図である。
【図15C】本発明の第2実施形態にかかる表示装置の駆動方法を示すタイミングチャートである。
【図15D】参考例にかかる表示装置の画面を示す模式図である。
【図15E】本発明にかかる表示装置の画面を示す模式図である。
【図16】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図17】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図18】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図19】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図20】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図21】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図22】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図23】従来の表示装置の一例を示す回路図である。
【図24】従来の表示装置の問題点を表すグラフである。
【図25】従来の表示装置の別の例を示す回路図である。
【発明を実施するための形態】
【0017】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明の表示装置の第1実施形態の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された電源ラインである給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに高電位と低電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタ)3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。
【0018】
本第1実施形態では、ドライブスキャナ5は、行状の給電線DSを所定の本数ずつまとめてブロック化し、ブロック単位で順に位相をずらして高電位Vccと低電位Vssの切換を行い、且つブロック内では同じ位相で所定本数の給電線DSの電位を切換えている。図示の例では、ドライブスキャナ5は、行状の給電線DSを2本ずつまとめてブロック化し、ブロック単位で順に位相をずらして高電位と低電位の切換を行い、且つブロック内では同じ位相で2本の給電線DSの電位を切換えている。但し本発明はブロック化する本数が2本に限られるものではなく、一般的に複数行(複数段)で給電線(電源ライン)DSの駆動タイミングを共通化している。
【0019】
ドライブスキャナ5は基本的にシフトレジスタとその各段ごとに接続した出力バッファとで構成されている。シフトレジスタは外部から供給されたクロック信号DSckに応じて動作し、同じく外部から供給されるスタート信号DSspを順次転送することで、各段ごとに電源切換えの元になる制御信号を出力している。出力バッファは、この制御信号に応じて電源ラインを高電位と低電位で切換え、給電線DSに供給している。本発明では、複数の電源ラインの制御タイミングを共通化することで、出力バッファを複数の電源ライン間で共用している。これにより、出力バッファの数を削減することができる。出力バッファは給電線DSに電源供給するため、大きな電流駆動能力が必要であり、そのデバイスサイズが大きい。このデバイスサイズの大きい出力バッファの個数を削減することで、周辺駆動部の回路サイズの縮小化、コストダウン、高歩留り化を図ることができる。例えば図1の例のように、1個の出力バッファを2個の給電線DSで共用すれば、全体として出力バッファの個数を第1実施形態に比べ半減できる。また10本の給電線DSの制御タイミングを共通化すれば、出力バッファの個数を第1実施形態の10分の1にすることが可能である。
【0020】
図2は、図1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はその制御端であるゲートが走査線WSに接続し、その一対の電流端であるソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル型であり、その片方の電流端であるドレイン側が給電線DSに接続し、もう片方の電流端であるソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2の電流端であるソースSと制御端であるゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに高電位Vccと低電位Vssで切換る電源電圧を供給している。信号セレクタ(水平セレクタ3)は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsを供給している。
【0021】
かかる構成において、給電線DSが高電位Vccであり且つ信号線SLがVofsのときに、サンプリング用トランジスタT1が制御信号に応じてオンすることで発光素子ELを点灯状態から消灯状態に切換える消灯動作を行う。続いて給電線DSを高電位Vccから低電位Vssに切換えると共に、給電線DSが低電位Vssにある間はサンプリング用トランジスタT1をオンせずに、駆動用トランジスタT2のソース電圧を下げ、ゲートG・ソースS間電圧Vgsを駆動用トランジスタT2の閾電圧Vthを超える電圧にセットするための準備動作を行う。この後給電線DSを低電位Vssから高電位Vccに戻し且つ信号線SLが基準電位Vofsのとき、サンプリング用トランジスタT1が制御信号に応じてオンして駆動用トランジスタT2のソース電圧を上げ、ゲートG・ソースS間電圧Vgsがその閾電圧Vthに向かうように保持容量C1を放電する補正動作を行う。
【0022】
本発明によれば、まず始めに、給電線DSが高電位Vccで且つ信号線SLが基準電位Vofsのときに、発光素子ELを点灯状態から消灯状態に切換える消灯動作を行っている。続いて給電線DSを低電位Vssに切換えると共に、給電線DSが低電位Vssにある間サンプリング用トランジスタT1をオンさせることなく、駆動用トランジスタT2のゲート・ソース間電圧Vgsをその閾電圧Vthより大きな電圧に設定するための準備動作を行っている。この後給電線DSを低電位Vssから高電位Vccに戻し且つ信号線SLが基準電位Vofsのときに、サンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲート・ソース間電圧Vgsがその閾電圧Vthに向かうように保持容量C1を放電する補正動作を行っている。この様に、消灯動作、準備動作及び補正動作を順番に行うことにより、誤動作を防止して確実且つ安定的に駆動用トランジスタT2の閾電圧補正を行うことができる。特に準備動作ではサンプリング用トランジスタT1をオンすることなく、駆動用トランジスタT2のソース電圧を下げることで、画素2の誤動作を防ぐと共に補正動作の安定化を図っている。
【0023】
図3−1は、図2に示した第1実施形態の動作説明に供するタイミングチャートである。なお本タイミングチャートは、3段分の電源ラインを共通のタイミングで制御している。図3−1のタイミングチャートは、信号線に供給される映像信号(入力信号)、3本ずつブロック化された給電線(電源ライン)の電位変化、及び各行(各段)の走査線に印加される制御信号(制御パルス)を表している。まず入力信号は、1水平期間(1H)内で、信号電位Vsigと基準電位Vofsが交互に切換っている。電源ラインは、1〜3段目の電位変化が共通化されており、1〜3段同時に、高電位から低電位に切換り、その後高電位に復帰している。一方1段目の走査線は、入力信号がVofsで電源ラインが高電位Vccのとき、1発目の制御パルスが出力され、対応する行の画素は点灯状態から消灯状態に切換る。その後2〜4発目の制御パルスが連続で発生し、閾電圧補正動作が3回繰り返される。最後に5発目の制御パルスが発生し、信号電位Vsigの書き込み及び移動度補正が行われる。
【0024】
2段目の走査線に対しては、1段目と位相が1Hだけシフトして、1番目〜5番目の制御パルスが順次出力され、1段目と同様に消灯動作、閾電圧補正動作及び信号電位書き込み動作が行われる。3段目も同様に、2段目から1H位相がシフトして5個の制御パルスが順次出力され、消灯動作、時分割補正動作及び信号書き込み動作が行われる。
【0025】
動作シーケンスが4段目〜6段目に進むと、ドライブスキャナは4段目〜6段目で共通化した電源ラインを、一旦高電位Vccから低電位Vssに切換え、その後Vccに戻す。この様にドライブスキャナは、1〜3段目とは位相をずらして4〜6段目の電源ラインの電位切換を行っている。これに対応して4段目〜6段目の各走査線に順次5連の制御パルスが印加され、1〜3段目と同様の動作が繰り返される。
【0026】
以上の説明から明らかな通り、本実施形態では3段分の電源ラインを共通のタイミングで電位制御している。この様にすることでドライブスキャナの出力数を減らすことができ(本実施例では1/3とできる)、低コスト化が可能である。
【0027】
なお本実施形態では、電源ラインをVssからVccに戻した後、1回目の閾電圧補正動作を開始するまでの時間が、1段目、2段目及び3段目では異なる構成になっている。前述したように、電源ラインをVccからVssに戻したとき、駆動用トランジスタに流れる電流が小さければ(駆動用トランジスタのVgsが小さければ)、ゲート電圧及びソース電圧がほとんど上昇せず、いずれの段でも正常に閾電圧補正動作を行うことができる。
【0028】
図3−2は、図2に示した画素の動作説明に供する別のタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線(電源ライン)DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号の信号電位Vsigと基準電位Vofsの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。
【0029】
このタイミングチャートは画素の動作シーケンスに合わせて期間を(1)〜(11)のように便宜的に区切ってある。点灯期間(1)では、画素が発光状態にある。消灯期間(2)になると、画素は発光状態から非発光状態に切換る。続いて準備期間(3)〜(5)では、画素は駆動用トランジスタの閾電圧補正のための準備動作を行う。この後補正期間(6)で実際の閾電圧補正動作を行う。通常この補正期間(6)は待機期間(8)を間にして複数回繰り返されて、閾電圧補正動作が完了する。その後書込期間(9)で信号電位が保持容量C1に書き込まれると共に、駆動用トランジスタT1の移動度補正が行われる。最後に発光期間(11)に進み、画素は非発光状態から発光状態に切換る。なお図では説明の簡略化のため、1回の閾電圧補正期間(6)で補正動作を行う様にしている。
【0030】
この後、書込期間/移動度補正期間(9)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書込期間/移動度補正期間(9)では、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(11)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(11)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。
【0031】
引き続き図4−1〜図4−11を参照して、図2に示した画素回路の動作を詳細に説明する。まず、発光素子ELの発光期間(1)は図4−1のように電源がVccであり、サンプリング用トランジスタT1がオフした状態である。この時駆動用トランジスタT2は飽和領域で動作するように設定されているため、発光素子ELに流れる電流Idsは駆動用トランジスタT2のゲートソース間電圧Vgsに応じて特性式1に示される値をとる。
【0032】
次に消灯期間(2)において、信号線電位がVofsの時にサンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲートにVofsを入力する(図4−2)。これにより駆動用トランジスタT2のゲートソース間電圧は閾電圧以下となり、発光素子ELに電流が流れなくなるため発光素子ELは消灯する。その時発光素子ELにかかる電圧は発光素子ELの閾電圧となるため、発光素子ELのアノード電圧は発光素子ELの閾電圧とカソード電圧の和、つまりVcat+Vthelとなる。
【0033】
さらに一定時間経過後、準備期間(3)で、電源電圧をVccからVssへと変化させる。この時、電源側が駆動用トランジスタT2のソースとなり、図4−3のように発光素子ELのアノードから電源へ電流が流れる。これにより発光素子ELのアノードの電圧は時間とともに低下してゆく。この時、サンプリング用トランジスタT1はオフしているため駆動用トランジスタT2のゲートも発光素子ELのアノード電圧とともに低下する。つまり時間とともに駆動用トランジスタT2のゲートソース間電圧(駆動用トランジスタT2のゲートと電源間電位)が小さくなってゆく。
【0034】
この時、駆動用トランジスタT2が飽和領域で動作するなら、つまり、Vgs−Vthd≦Vdsであるなら、期間(4)で図4−4に示すように駆動用トランジスタT2のゲートはVss+Vthdとなる。ここでVthdは駆動用トランジスタT2のゲート電源間の閾電圧である。
【0035】
期間(5)で電源電圧を再びVccとする(図4−5)。この時駆動用トランジスタT2のゲートに入力されるカップリング量をΔV、発光素子ELのアノード電圧をVxとしている。電源をVccとすることで駆動用トランジスタT2のソースは発光素子ELのアノードとなり、駆動用トランジスタT2のゲートソース間電圧Vgsによって電源から発光素子ELのアノードへ電流が流れるが、駆動用トランジスタT2のゲートソース間電圧が閾電圧よりも小さければ電流によるゲート、ソースはほとんど上昇しない。
【0036】
そして閾値補正期間(6)において信号電圧がVofsの時にサンプリング用トランジスタT1をオンする(図4−6)。これにより駆動用トランジスタT2のゲート電圧はVofsとなり、ゲート電圧の変化量が保持容量C1、ゲートソース間の寄生容量Cgs、発光素子ELの寄生容量Celによる一定比でソースに入力される。この時の入力比をgとする。gは以下の式2で示される値である。
g=(C1+Cgs)/(C1+Cgs+Cel) (2)
【0037】
この状態で駆動用トランジスタT2のゲートソース間電圧Vgsがその閾電圧Vthよりも大きければ図4−6に示すように電源から電流が流れる。換言すればこの時のVgsが駆動用トランジスタT2の閾電圧よりも大きくなるようにVofs、Vssの値を設定する必要がある。前述の通り発光素子ELの等価回路はダイオードと容量で表されるため、Vel≦Vcat+Vthel(発光素子ELのリーク電流が駆動用トランジスタT2に流れる電流よりもかなり小さい)である限り、駆動用トランジスタT2の電流はC1とCelを充電するために使われる。この時、Velは時間と共に図4−7のように上昇してゆく。
【0038】
次の待機期間(8)では、信号電圧がVofsからVsigに変わる前にサンプリング用トランジスタT1をオフする。この時、駆動用トランジスタT2のゲートソース間電圧はVthよりも大きいため、図4−8のように電流が流れ、駆動用トランジスタT2のゲート、ソース電圧は上昇してゆく。この時、発光素子ELには逆バイアスがかかっているため発光素子ELが発光することはない。
【0039】
閾値キャンセル動作終了後サンプリング用トランジスタT1をオフする。続いて書込期間(9)で信号線電位がVsigとなった時、サンプリング用トランジスタT1を再度オンする(図4−9)。Vsigは階調に応じた電圧である。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためにVsigとなるが、電源から電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタT2のソース電圧が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を越えなければ(発光素子ELのリーク電流が駆動用トランジスタT2に流れる電流よりもかなり小さければ)駆動用トランジスタT2の電流はC1とCelを充電するのに使用される。この時駆動用トランジスタT2の閾値補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる(図4−10)。これによって駆動用トランジスタT2のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するVgsとなる。
【0040】
最後にサンプリング用トランジスタT1をオフして書き込みが終了し発光期間(11)になると、発光素子ELを発光させる。駆動用トランジスタT2のゲートソース間電圧は一定であるので駆動用トランジスタT2は一定電流Ids’を発光素子ELに流し、Velは発光素子ELにIds’という電流が流れる電圧まで上昇し、発光素子ELは発光する(図4−11)
【0041】
本回路においても発光素子ELは発光時間が長くなるとそのI−V特性は変化してしまう。そのため図中B点の電位も変化する。しかしながら、駆動用トランジスタT2のゲートソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。
【0042】
ここで本画素回路の駆動について考える。本駆動は前述の通り図3−1に示す駆動タイ
ミングをとるが、電源ラインをVssからVccへ変化させた後、閾値補正動作を行うまでの時間が電源ラインのタイミングを共通にしているライン間で異なる。具体的にはN段目よりもN+1段目の方が閾値補正を行うまでに電源ラインがVccという電位にいる時間が長い。これにより駆動用トランジスタのリーク電流、発光素子のリーク電流によって駆動用トランジスタのソース電圧はN段目よりもN+1段目の方が上昇する。
【0043】
基本的に閾値補正動作前に駆動用トランジスタのソース電圧が異なっても閾値補正動作において駆動用トランジスタのゲートソース間電圧Vgsがその閾値電圧Vthよりも大きければ正常に閾値補正動作を行うことができる。しかしながら、発光輝度は閾値補正動作前における駆動用トランジスタのソース電圧に依存する。このため、本駆動では電源ラインのタイミングを共通化している最終段と次の段で(図3−1では3段目と4段目)閾値補正を行う際の駆動用トランジスタのソース電圧が急激に変化してしまう(1段目から3段目は緩やかに変化する)。
【0044】
このため、表示装置の画面には、図5のように電源タイミングを共通化している複数のライン(以下、ブロックと呼ぶ)の周期でスジのようなムラが発生してしまう。なお、図ではムラを実際より誇張して表している。
【0045】
本発明では上記問題点を対策するためにブロック内におけるサンプリング用トランジスタの走査方向を隣接するブロック間で逆転させることを提案する。図6に一例として本発明を適用した場合のタイミングを示す。このタイミングチャートは基本的に図3−1と同じである。本発明において図3−1の場合と異なる点は、電源電圧をVssからVccとしてから閾値補正動作を行うまでの時間が隣接するブロック間の隣接ラインで同じとなっている点と、画素に入力される信号電圧の出力順が隣接ブロック間で逆となっている点である。
【0046】
本発明を用いることで隣接するブロック間の隣接ライン間で電源ラインをVccとしてから閾値補正動作を行うまでの時間を同じとすることができ、駆動用トランジスタや発光素子ELのリーク電流になどによる駆動用トランジスタのソース電圧の上昇量を同じとすることができる。その結果、対策前では図5のように視認されるブロック間のスジムラを図7のようなシェーディングのようなムラに置き換えることができる。なお図5,7ではシェーディングムラを実際より誇張して表している。一般的に隣接ブロック間で急激に変わるスジのようなムラは1%程度の輝度差で視認されてしまうが、シェーディングのように緩やかに変化するムラは1%程度の輝度差では視認できないため、本発明を用いることでムラが視認されない均一な画質を得ることができる。また、本発明を用いることでブロックを構成するライン数を増やしてもムラが視認されないため、従来に比べてブロックを構成するライン数を増やすことが、つまりパネルのブロック数を減らすことができ、低コスト化が実現可能となっている。また、本発明はサンプリング用トランジスタのスキャン方向を隣接ブロック毎に反転する方式をとるため、ゲートドライバを内蔵しないパネルの場合、ユニットはゲートドライバ単位であることが望ましい。
【0047】
図8−1は本発明にかかる表示装置の第2実施形態の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された電源ラインである給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号ドライバ(水平セレクタ)3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。図1に示した第1実施形態と異なる点は、給電線DSがブロック単位で共通化されていないことである。
【0048】
図8−2は、図8−1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はその制御端であるゲートが走査線WSに接続し、その一対の電流端であるソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル型であり、その片方の電流端であるドレイン側が給電線DSに接続し、もう片方の電流端であるソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2の電流端であるソースSと制御端であるゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに第1電位Vccと第2電位Vssで切換る電源電圧を供給している。信号ドライバ(水平セレクタ3)は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsを供給している。
【0049】
かかる構成において、サンプリング用トランジスタT1は、映像信号が基準電位Vofsから信号電位Vsigに立上る第1タイミングの後、制御信号が立上る第2タイミングから制御信号が立下ってオフする第3タイミングまでのサンプリング期間(第2タイミングから第3タイミングまでの間)に、信号電位Vsigをサンプリングして保持容量C1に書き込む。この時同時に駆動用トランジスタT2に流れる電流を保持容量C1に負帰還して駆動用トランジスタT2の移動度μに対する補正を保持容量C1に書き込まれた信号電位にかける。即ち第2タイミングから第3タイミングまでのサンプリング期間が、駆動用トランジスタT2に流れる電流を保持容量C1に負帰還する移動度補正期間にもなっている。
【0050】
図8−2に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ(ドライブスキャナ)5はサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線DSを第1電位Vccから第2電位Vssに切り換える。制御用スキャナ(ライトスキャナ)4は、同じくサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリング用トランジスタT1を導通させて信号線SLから基準電位Vofsを駆動用トランジスタT2のゲートGに印加すると共に、駆動用トランジスタT2のソースSを第2電位Vssにセットする。電源スキャナ(ドライブスキャナ)5は、第2タイミングの後の第3タイミングで、給電線DSを第2電位Vssから第1電位Vccに切り換えて、駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタT2の閾電圧Vthの影響をキャンセルすることができる。なお、第1タイミングと第2タイミングの前後は問わない。
【0051】
図8−2に示した画素回路2はさらにブートストラップ機能も備えている。即ちライトスキャナ4は、保持容量C1に信号電位Vsigが保持された時点で、サンプリング用トランジスタT1を非導通状態にして駆動用トランジスタT2のゲートGを信号線SLから電気的に切り離し、以って駆動用トランジスタT2のソース電位の変動にゲート電位が連動しゲートGとソースS間の電圧Vgsを一定に維持する。発光素子ELの電流/電圧特性が経時変動しても、ゲート電圧Vgsを一定に維持することができ、輝度の変化が生じない。
【0052】
図9は、図8−2に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線(電源ライン)DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号の信号電位Vsigと基準電位Vofsの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。
【0053】
このタイミングチャートは画素の動作の遷移に合わせて期間を(1)〜(7)のように便宜的に区切ってある。当該フィールドに入る直前の期間(1)では発光素子ELが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間(2)で給電線DSを第1電位Vccから第2電位Vssに切り換える。次の期間(3)に進み入力信号をVsigからVofsに切り換える。さらに次の期間(4)でサンプリング用トランジスタT1をオンする。この期間(2)〜(4)で駆動用トランジスタT2のゲート電圧及びソース電圧を初期化する。その期間(2)〜(4)は閾電圧補正のための準備期間であり、駆動用トランジスタT2のゲートGがVofsに初期化される一方、ソースSがVssに初期化される。続いて閾値補正期間(5)で実際に閾電圧補正動作が行われ、駆動用トランジスタT2のゲートGとソースSとの間に閾電圧Vthに相当する電圧が保持される。実際にはVthに相当する電圧が、駆動用トランジスタT2のゲートGとソースSとの間に接続された保持容量C1に書き込まれることになる。
【0054】
なお図9に示した実施例では、閾値補正期間(5)は3回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間(5)の間には待機期間(5a)が挿入されている。この様に閾電圧補正期間(5)を分割して閾電圧補正動作を複数回繰り返すことにより、Vthに相当する電圧を保持容量C1に書き込むようにしている。但し本発明はこれに限られるものではなく、1回の閾電圧補正期間(5)で補正動作を行うことも可能である。
【0055】
この後、書込動作期間/移動度補正期間(6)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書込み期間/移動度補正期間(6)では、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(7)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(7)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。
【0056】
引き続き図10−1〜図12を参照して、図8−2に示した画素回路の動作を詳細に説明する。まず図10−1に示したように発光期間(1)では、電源電位がVccにセットされ、サンプリング用トランジスタT1はオフしている。このとき駆動用トランジスタT2は飽和領域で動作するようにセットされているため、発光素子ELに流れる駆動電流Idsは駆動用トランジスタT2のゲートG/ソースS間に印加される電圧Vgsに応じて、前述したトランジスタ特性式で示される値を取る。
【0057】
続いて図10−2に示すように準備期間(2),(3)に入ると給電線(電源ライン)の電位をVssにする。このときVssは発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように設定している。即ちVss<Vthel+Vcatであるので、発光素子ELは消灯し、電源ライン側が駆動用トランジスタT2のソースとなる。このとき発光素子ELのアノードはVssに充電される。
【0058】
さらに図10−3に示すように次の準備期間(4)に入ると、信号線SLの電位がVofsになる一方サンプリング用トランジスタT1がオンして、駆動用トランジスタT2のゲート電位をVofsとする。この様にして発光時における駆動用トランジスタT2のソースS及びゲートGが初期化され、このときのゲートソース間電圧VgsはVofs−Vssの値となる。Vgs=Vofs−Vssは駆動用トランジスタT2の閾電圧Vthよりも大きな値となるように設定されている。この様にVgs>Vthになるように駆動用トランジスタT2を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【0059】
続いて図10−4に示すように閾電圧補正期間(5)に進むと、給電線DS(電源ライン)の電位がVccに戻る。電源電圧をVccとすることで発光素子ELのアノードが駆動用トランジスタT2のソースSとなり、図示のように電流が流れる。このとき発光素子ELの等価回路は図示のようにダイオードTelと容量Celの並列接続で表される。アノード電位(即ちソース電位Vss)がVcat+Vthelよりも低いので、ダイオードTelはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタT2に流れる電流よりもかなり小さい。よって駆動用トランジスタT2に流れる電流はほとんどが保持容量C1と等価容量Celを充電するために使われる。
【0060】
図10−5は図10−4に示した閾電圧補正期間(5)における駆動用トランジスタT2のソース電圧の時間変化を表している。図示するように、駆動用トランジスタT2のソース電圧(即ち発光素子ELのアノード電圧)は時間と共にVssから上昇する。閾電圧補正期間(5)が経過すると駆動用トランジスタT2はカットオフし、そのソースSとゲートGとの間の電圧VgsはVthとなる。このときソース電位はVofs−Vthで与えられる。この値Vofs−Vthは依然としてVcat+Vthelよりも低くなっていれば、発光素子ELは遮断状態にある。
【0061】
図10−5のグラフに示したように、駆動用トランジスタT2のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタT2のソース電圧がVofs−Vthに達する前に、1回目の閾電圧補正期間(5)が終わるため、サンプリング用トランジスタT1がオフし、待機期間(5a)に入る。図11−1はこの待機期間(5a)における画素回路の状態を表している。この1回目の待機期間(5a)では駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは依然としてVthよりも大きいため、図示のように電源Vccから駆動用トランジスタT2を通って保持容量C1に電流が流れる。これにより駆動用トランジスタT2のソース電圧が上昇するが、サンプリング用トランジスタT1がオフでゲートGがハイインピーダンスにあるため、ゲートGの電位もソースSの電位上昇に合わせて上昇していく。即ちこの1回目の待機期間(5a)ではブートストラップ動作で駆動用トランジスタT2のソース電位及びゲート電位が共に上昇していく。このとき発光素子ELには引き続き逆バイアスがかかっているため、発光素子ELが発光することはない。
【0062】
この後1H経過して再び信号線SLの電位がVofsとなったときサンプリング用トランジスタT1をオンして2回目の閾電圧補正動作を開始する。この後2回目の閾電圧補正期間(5)が経過したら2回目の待機期間(5a)に移る。この様に閾電圧補正期間(5)と待機期間(5a)を繰り返すことで、最終的に駆動用トランジスタT2のゲートG/ソースS間電圧はVthに相当する電圧に達する。このとき駆動用トランジスタT2のソース電位はVofs−Vthで、Vcat+Vthelよりも小さくなっている。
【0063】
次に図11−2に示すように信号書込み期間/移動度補正期間(6)に入ると、信号線SLの電位をVofsからVsigに切り換えた後、サンプリング用トランジスタT1をオンする。このとき信号電位Vsigは階調に応じた電圧となっている。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためVsigとなる。一方ソース電位は電源Vccから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタT2のソース電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていなければ、駆動用トランジスタT2から流れる電流はもっぱら等価容量Celと保持容量C1の充電に使われる。このとき既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタT2はこのときの電流量が大きく、ソースの電位上昇分ΔVも大きい。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースの上昇分ΔVは小さくなる。かかる動作により駆動用トランジスタT2のゲート電圧Vgsは移動度μを反映してΔVだけ圧縮され、移動度補正期間(6)が完了した時点で完全に移動度μを補正したVgsが得られる。
【0064】
図11−3は、上述した移動度補正期間(6)における駆動用トランジスタT2のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタT2の移動度が大きいとソース電圧は速く上昇し、それだけVgsが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにVgsが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタT2のソース電圧はそれほど速く上昇しないので、Vgsも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのVgsは小さい駆動能力を補うように大きな圧縮がかからない。
【0065】
図12は発光期間(7)の動作状態を表している。この発光期間(7)ではサンプリング用トランジスタT1をオフして発光素子ELを発光させる。駆動用トランジスタT2のゲートソース間電圧Vgsは一定に保たれており、駆動用トランジスタT2は前述した特性式に従って一定の電流Ids´を発光素子ELに流す。発光素子ELのアノード電圧(即ち駆動用トランジスタT2のソース電圧)は発光素子ELにIds´という電流が流れるため、Vxまで上昇しこれがVcat+Vthelを超えた時点で発光素子ELが発光する。発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため図11−3に示したソースSの電位が変化する。しかしながら駆動用トランジスタT2のゲートソース間電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定の駆動電流Ids´が常に流れていて、発光素子ELの輝度が変化することはない。
【0066】
ところで表示装置の高精細化及び高速化が進むと、1H期間が短くなるが、この場合でも、最後の1H以内に閾電圧補正動作及び信号電位書込動作を完了する必要がある。その際入力信号や制御信号のトランジェントを考慮した上で、信号線に対するVofsの入力、閾電圧補正動作、サンプリング用トランジスタT1のオフ動作、信号線SLに対する信号電位Vsigの入力、信号電位書込動作、サンプリング用トランジスタT1のオフ動作を1H以内に行わなければならない。しかしながら実際には表示装置の高精細化及び高速化が進むと、1Hが相当程度短縮化されるため、1H以内に閾電圧補正動作及び信号電位書込動作を完了することが困難である。
【0067】
本発明は上述した問題点に対処するため、複数の水平期間を合成し、閾電圧補正動作をその合成した期間の一部で共通に行うものである。その後合成期間の残りの部分で順に信号電位書込動作を行う。図13はその一例として、2水平期間(2H)を合成した場合の動作シーケンスを模式的に示したタイミングチャートである。なお比較のため前述した参考例の動作シーケンスを本タイミングチャートの上段に示し、本発明の動作シーケンスを下段に示してある。参考例の動作シーケンスでは、入力信号は1H単位でVofsとVsigの間を切換る。Nライン目のサンプリング用トランジスタT1(N)には3個のパルスP0,P1,P2を含む制御信号が順次印加される。このパルスP0,P1,P2に応じてサンプリング用トランジスタT1(N)がオンする。位相が1H後方にシフトして同じくパルスP0,P1,P2を含む制御信号がN+1ライン目のサンプリング用トランジスタT1(N+1)に印加される。一番目の1H期間では入力信号がVofsのときサンプリング用トランジスタT1(N)が制御パルスP1に応じてオンし、閾電圧補正動作を行う。その後同じ1H期間で入力信号が信号電位Vsig1になると、サンプリング用トランジスタT1(N)が制御パルスP2に応じてオンし、信号電位書込動作を行う。この様にしてNライン目のサンプリング用トランジスタT1(N)は1番目の水平期間で閾電圧補正動作及び信号電位書込動作を完了する。なおこのとき次のラインのサンプリング用トランジスタT1(N+1)は制御パルスP0に応じてオンし、1回目の閾電圧補正動作を行っている。
【0068】
2番目の水平期間に進むと、入力信号がVofsのとき、N+1ライン目のサンプリング用トランジスタT1(N+1)が制御パルスP1に応じてオンし、2回目の閾電圧補正動作を行う。続いて入力信号がVofsからVsig2に切換ると、サンプリング用トランジスタT1(N+1)は制御パルスP2に応じてオンし、信号電位書込動作を行う。この様にして、各ラインのサンプリング用トランジスタは、1H内で閾電圧補正動作と信号電位書込動作を行っている。本参考例では1回の閾電圧補正動作で補正が完了しないため、2回に分けて繰り返し閾電圧補正動作を行っている。
【0069】
これに対し本発明にかかる動作シーケンスでは、ライトスキャナは複数の走査線(本実施例では2本)の各々に割り当てられている走査期間(1H)を合わせて第1期間及び第2期間を含む合成期間としている。換言すると、この合成走査期間は2Hに相当する。第1期間で2本の走査線(NラインとN+1ライン)に一斉に制御信号P1を出力して、一斉に閾電圧補正動作を実行する。続いて第2期間で2本の走査線(ラインNとラインN+1)に順次制御信号P2を出力して、順次信号電位書込動作を実行している。図示の例では入力信号は合成走査期間2Hの前半に相当する第1期間ではVofsであり、後半の第2期間では順にVsig1からVsig2に変化する。このときNライン目のサンプリング用トランジスタT1(N)は制御信号パルスP2に応じてオンし、Vsig1をサンプリングする。続いてN+1ライン目のサンプリング用トランジスタT1(N+1)が制御信号パルスP2に応じてオンし、Vsig2をサンプリングする。
【0070】
図14は、電源ラインの電位変化を含めた本発明の動作シーケンスの全体構成を示すタイミングチャートである。図示するように、Nライン目とN+1ライン目において補正準備期間及び閾電圧補正期間でサンプリング用トランジスタT1(N),T1(N+1)に印加される制御信号波形は共通である。一方Nライン目の画素に対する信号書込み時間とN+1ライン目の画素に対する信号書込み時間の差は、1H以下となっている。さらに電源ラインDSがVssになる時間(非発光期間開始タイミング)もNライン目とN+1ライン目の差は1H未満となっている。非発光時に駆動用トランジスタのゲートをVofsとしソースをVssとした後、電源ラインをVssからVccに切換えて分割閾電圧補正動作を行う。その後移動度補正を行いながら信号電位Vsig1,Vsig2をそれぞれのラインの保持容量に書込み、発光素子ELを発光させている。以上のように本動作シーケンスでは、第2期間で1走査期間(1H)より小さい位相差で順次制御信号を各走査線WS(N,N+1)に出力している。電源スキャナは、第1期間で閾電圧補正動作を実行するため複数本の走査線WS(N,N+1)に対応した複数本の給電線DSに対して低電位Vssを供給した後一斉に高電位Vccに切り換えている。その際第1期間で1走査期間(1H)より小さい位相差で順次複数本の給電線DS(N,N+1)に低電位Vssを供給した後、一斉に高電位Vccに切換えている。
【0071】
以上のように本発明では所定本数ごとに走査線を区分してブロック化し、且つ所定本数の走査線の各々に割り当てられた走査線を合成して、第1期間及び第2期間に分かれた1合成期間としている。図14に示したタイミングチャートでは理解を容易にするため2本ごとに走査線を区分してブロック化し、且つ2本の走査線の各々に割り当てられた1水平期間(1H)を合成して、第1期間及び第2期間に分かれた1合成期間(2H)としている。図14のタイミングチャートは、Nライン目の走査線とN+1ライン目の走査線からなる1ブロック分の動作シーケンスを表している。
【0072】
図15Aは、Nライン目の画素に含まれる駆動用トランジスタT2のゲート電位及びソース電位の変化を表した波形図である。ゲートG及びソースSの電位波形に対応して、電源ラインDSの変化、サンプリング用トランジスタT1の制御信号の変化及び信号線SLに供給される入力信号の電位変化も表してある。Nライン目の画素は電源ラインDSの電位変化やサンプリング用トランジスタT1の制御信号及び入力信号の変化に応じて、補正準備期間(4)、閾値補正期間(5)信号書込み期間(6)などで所定の動作を行う。
【0073】
準備期間(4)では駆動用トランジスタT2のゲートGがVofsに設定され、ソースSがVssに設定される。その後1回目の閾電圧補正期間(5)及び待機期間(5a)の後、2回目の閾電圧補正期間(5)でゲートGとソースSとの間の電圧VgsがVthに相当する電圧で固定される。
【0074】
続いて移行期間(5b)の後信号書込み期間(6)に入って信号電位Vsig1の書込動作を行う。Nライン目の画素では、2回目の閾電圧補正期間(5)が終わって信号電位書込み期間(6)に入るまでの移行期間(5b)が非常に短い。移行期間(5b)では駆動用トランジスタT2の電流リークが若干あるため、ゲートG及びソースSの電位は変動する。しかしながらNライン目の画素では移行期間(5b)が非常に短いため、駆動用トランジスタT2の電流リークの影響はほとんど見られず、ソースSの電位変動はほとんどない。
【0075】
図15Bは、N+1ライン目の画素に属する駆動用トランジスタT2のゲートG及びソースSの電位変化を示す波形図である。前述した様にラインNとラインN+1は同一ブロックに属しており、閾電圧補正動作はブロック単位で一括して行われるが、信号電位書込動作はブロック内で順次行われる。そのため信号書込み期間(6)はNライン目の画素に比べN+1ライン目の画素が後方にシフトする。よって図15Bのタイミングチャートに示すように、2回目の閾電圧補正期間(5)から信号電位書込み期間(6)の間に介在する移行期間(5b)はNライン目の画素に比べN+1ライン目の画素が長くなっている。従って駆動用トランジスタT2の電流リークの影響を強く受け、点線の丸印で囲むように駆動用トランジスタT2のゲートG及びソースSの電位が上昇してしまう。特にソースSの電位上昇により、ゲート電位Gが上昇する。これによって保持容量C1に書き込まれる信号電位のダイナミックレンジが小さくなってしまい、N+1ライン目の画素は所望の輝度が取れず、Nライン目の画素に比べて輝度が下ってしまう。
【0076】
NラインとN+1ラインからなるブロックの動作が終わって次のブロックに進むと、N+2ラインとN+3ラインに対する動作がNライン及びN+1ラインの動作と同じ様に繰り返される。即ちN+2ラインの画素の移行期間は短く、N+3ラインの画素では閾電圧補正期間から信号書込み期間までの間の移行期間が長くなる。隣り合うブロック間で互いに隣接するN+1ラインでは移行期間が長く、N+2ラインでは移行期間が短い。従ってブロックの境界で移行期間が大きく異なることになり、輝度のむらがはっきりと現れてしまう。
【0077】
本発明では上述した問題点に対処するため、隣り合うブロックで、各走査線に順次制御信号を出力して線順次走査を行う方向を互いに逆にしている。これにより隣り合うブロック間で互いに隣り合うラインに属する画素は、閾電圧補正動作を完了してから信号電位書込動作に入るまでの移行時間が同一になる。これにより隣り合うブロックの境界で互いに隣り合う一対のライン間に輝度の違いが現れず、むらの目立たない表示が得られる。
【0078】
図15Cは本発明の動作シーケンスを示すタイミングチャートである。本実施形態は一例として2本の走査線を1ブロックとし2水平期間(2H)を1合成期間とした場合である。図15Cの例では、NラインとN+1ラインを1ブロックとし、N+2ラインとN+3ラインを次のブロックにしている。従って互いに隣り合うブロックの境界はN+1ラインとN+2ラインの間になる。タイミングチャートに示すように、互いに隣り合うブロック間で、信号書き込み順及び電源ラインの電位切換え順、さらには信号入力順を反転させている。
【0079】
この様に隣り合うブロックで信号書き込み時行う線順次走査の方向を反転することで、閾値補正動作を終了してから信号書込動作に入るまでの移行時間が、N+1ラインとN+2ラインで同じになっている。なおN+1ラインとN+2ラインは別々のブロックに属するため、電源ライン(N)と電源ライン(N+2)の切換えタイミングは位相差が2Hである。またサンプリング用トランジスタT1(N+1)とT1(N+2)に印加する制御信号パルスの位相差も1合成期間である2Hとなっている。これに合わせて入力信号はVsig(N)、Vsig(N+1)、Vsig(N+3)、Vsig(N+2)の順で変化している。つまりブロック間の線順次走査の反転に合わせて、Vsig(N+3)とVsig(N+2)が入れ替わっている。
【0080】
閾電圧補正動作を終了してから信号電位書込動作に入るまでの移行時間を図15Cのタイミングチャートのように設定することで、別々のブロックに属するN+1ライン目の画素とN+2ライン目の画素の間で駆動用トランジスタの電流リーク量をほぼ同じとすることができ、参考例では視認されていたN+1ライン目の画素とN+2ライン目の画素との間の輝度差が目立たなくなる。これにより周期的なむらのない均一な画質を得ることができる。このような書込動作を実現するため、信号出力は隣接する合成期間で逆にする必要がある。
【0081】
図15Dは画素アレイ部1に表示される画面の状態を示した模式的な平面図である。この参考例は画素アレイ部1に400本の走査線(400ライン)が形成され、これが100本ずつに束ねられて4個のブロックB1,B2,B3,B4に分割した例である。前述した様に閾電圧補正動作はブロック順次で各ブロックごと一括して行われる。一方信号電位書込動作は各ブロック内で線順次に行われる。本参考例は各ブロックB1〜B4で、それぞれ線順次走査の方向を上から下にした場合である。換言すると隣り合うブロック間で線順次走査の方向を反転させていない場合である。
【0082】
最初にブロックB1で閾電圧補正動作を一括して行い、続いて信号書き込みのための線順次走査を上から下に向かって行う。下に進むほど閾電圧補正動作が終わってから信号書込動作に入るまでの移行時間が長くなるため、その分電流リーク量が大きくなり輝度が低下する。図示の画面はブロックB1内で上から下に向かってわずかではあるが輝度が低下していく。これは移行時間が長くなるにつれ電流リークが増え、輝度が低下するためである。以下本明細書では説明の都合上移行時間をリーク時間と定義し直すことにする。
【0083】
次のブロックB2で再び一括して閾電圧補正動作を行った後、信号書込動作を線順次走査で行う。線順次走査の方向はブロックB1と同じくブロックB2でも画面の上から下に向かっている。よってブロックB2内で輝度は上から下に向かって徐々に輝度が低下している。
【0084】
ここでブロックB1とブロックB2の境界に着目すると、ブロックB1の最後のラインのリーク時間は最も長くなっている。これと隣り合うブロックB2の最初のラインはリーク時間が最も短い。従ってブロックB1とブロックB2の境界で互いに隣り合うラインのリーク時間が最も大きく相違しており、この境界に沿って一番大きな輝度の差が生じる。従って画素アレイ部1の画面を全体的に見た場合、図示のようにブロックB1,B2,B3,B4単位で帯状のむらが視認されることになり、画面のユニフォーミティが悪くなる。
【0085】
図15Eは本発明の動作シーケンスに従って画素アレイ部1上に表示される画面の状態を示した模式的な平面図である。図15Dと同様に、画素アレイ部1に含まれる400本の走査線(400ライン)は4つのブロックB1,B2,B3,B4に100本ずつ別れている。ブロックB1の線順次走査とブロックB2の線順次走査は方向が反転している。同様にブロックB2とB3でも線順次走査の方向は反転している。さらにB3とB4の間でも線順次走査の方向は互いに反転している。最初のブロックB1に着目すると、信号書き込みのための線順次走査は上から下に向かって進む。従ってブロックB1の最終ラインのリーク時間が最も長い。続いてブロックB2になると逆に線順次走査は下から上に向かって行われる。よってブロックB2の先頭に位置するラインが最もリーク時間が長くなる。ブロックB1とブロックB2の境界に着目すると互いに隣り合うラインは最もリーク時間が長くなっており、両者の輝度差はない。換言するとブロックB1とブロックB2の境界で輝度差は現れない。
【0086】
続いてブロックB2のB3の境界に着目すると、ブロックB2側の最終ラインのリーク時間は最も短い。ブロックB3は線順次走査をブロックB2とは逆に上から下に向かって行うため、B3の最初のラインのリーク時間が最も短い。よってブロックB2とブロックB3の境界で互いに隣り合うラインはリーク時間が共に最も短く、輝度差はない。従ってブロックB2とブロックB3の間で顕著な輝度むらはなく、均一な輝度分布が得られる。
【0087】
本発明にかかる表示装置は、図16に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【0088】
本発明にかかる表示装置は、図17に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
【0089】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【0090】
図18は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
【0091】
図19は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
【0092】
図20は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
【0093】
図21は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
【0094】
図22は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
【符号の説明】
【0095】
1・・・画素アレイ、2・・・画素、3・・・水平セレクタ(信号ドライバ)、4・・・制御用スキャナ、5・・・電源スキャナ、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、C1・・・保持容量、EL・・・発光素子、WS・・・走査線、DS・・・給電線、SL・・・信号線
【特許請求の範囲】
【請求項1】
行状に配された複数の走査線、列状に配された複数の信号線、及び、各走査線と各信号線とが交差する部分に配された行列状の画素を備えた画素アレイ部、並びに、
所定の本数ごとに区分された走査線群に対応する画素のブロック単位で行列状の画素を順次駆動するブロック順次駆動を行うと共に、隣り合うブロック間にあっては線順次駆動の走査方向が互いに逆になるように、各ブロックにおいて各走査線を走査して画素を行単位で順次駆動する線順次駆動を行う駆動部、
を備えており、
駆動部は、
各走査線に制御信号を供給するライトスキャナ、及び、
各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタ、
を少なくとも有しており、
画素は、
走査線に制御端が接続され、信号線と駆動用トランジスタの制御端との間に一対の電流端が接続されたサンプリング用トランジスタ、
一対の電流端の一方が発光素子に接続され他方が電源に接続された駆動用トランジスタ、及び、
駆動用トランジスタの制御端と電流端との間に接続された保持容量、
を少なくとも備えており、
信号線が基準電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、駆動用トランジスタの閾電圧に相当する電圧が保持容量に書き込まれる閾電圧補正動作が行われ、
信号線が信号電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、信号線から信号電位がサンプリングされて保持容量に書き込まれる信号電位書込動作が行われ、
保持容量に書き込まれた信号電位に応じた駆動電流が駆動用トランジスタを介して発光素子に供給されることによって発光素子を発光させる、
表示装置であって、
各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、
ライトスキャナによって、画素アレイ部の各ブロックは順次合成期間毎に選択されてブロック順次駆動されると共に、
第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号が供給され、ブロック単位で閾電圧補正動作が行われ、
第2期間において、一ブロックに属する所定本数の走査線に順次制御信号が供給されて線順次駆動が行われることによって、画素の行毎に順次信号電位書込動作が行われる、
表示装置。
【請求項2】
隣り合うブロック間で互いに隣り合う行に属する画素において、閾電圧補正動作を完了してから信号電位書込動作に入るまでの時間は同一である請求項1に記載の表示装置。
【請求項3】
行状に配された複数の走査線、列状に配された複数の信号線、及び、各走査線と各信号線とが交差する部分に配された行列状の画素を備えた画素アレイ部、並びに、
所定の本数ごとに区分された走査線群に対応する画素のブロック単位で行列状の画素を順次駆動するブロック順次駆動を行うと共に、隣り合うブロック間にあっては線順次駆動の走査方向が互いに逆になるように、各ブロックにおいて各走査線を走査して画素を行単位で順次駆動する線順次駆動を行う駆動部、
を備えており、
駆動部は、
各走査線に制御信号を供給するライトスキャナ、及び、
各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタ、
を少なくとも有しており、
画素は、
走査線に制御端が接続され、信号線と駆動用トランジスタの制御端との間に一対の電流端が接続されたサンプリング用トランジスタ、
一対の電流端の一方が発光素子に接続され他方が電源に接続された駆動用トランジスタ、及び、
駆動用トランジスタの制御端と電流端との間に接続された保持容量、
を少なくとも備えており、
信号線が基準電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、駆動用トランジスタの閾電圧に相当する電圧が保持容量に書き込まれる閾電圧補正動作が行われ、
信号線が信号電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、信号線から信号電位がサンプリングされて保持容量に書き込まれる信号電位書込動作が行われ、
保持容量に書き込まれた信号電位に応じた駆動電流が駆動用トランジスタを介して発光素子に供給されることによって発光素子を発光させる、
表示装置の駆動方法であって、
各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、
ライトスキャナによって、画素アレイ部の各ブロックを順次合成期間毎に選択してブロック順次駆動すると共に、
第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号を供給して、ブロック単位で閾電圧補正動作を行い、
第2期間において、一ブロックに属する所定本数の走査線に順次制御信号を供給して線順次駆動が行うことによって、画素の行毎に順次信号電位書込動作を行う、
表示装置の駆動方法。
【請求項4】
本体部と、本体部に入力する情報若しくは本体部から出力された情報を表示する表示部とからなり、
表示部は、
行状に配された複数の走査線、列状に配された複数の信号線、及び、各走査線と各信号線とが交差する部分に配された行列状の画素を備えた画素アレイ部、並びに、
所定の本数ごとに区分された走査線群に対応する画素のブロック単位で行列状の画素を順次駆動するブロック順次駆動を行うと共に、隣り合うブロック間にあっては線順次駆動の走査方向が互いに逆になるように、各ブロックにおいて各走査線を走査して画素を行単位で順次駆動する線順次駆動を行う駆動部、
を備えており、
駆動部は、
各走査線に制御信号を供給するライトスキャナ、及び、
各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタ、
を少なくとも有しており、
画素は、
走査線に制御端が接続され、信号線と駆動用トランジスタの制御端との間に一対の電流端が接続されたサンプリング用トランジスタ、
一対の電流端の一方が発光素子に接続され他方が電源に接続された駆動用トランジスタ、及び、
駆動用トランジスタの制御端と電流端との間に接続された保持容量、
を少なくとも備えており、
信号線が基準電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、駆動用トランジスタの閾電圧に相当する電圧が保持容量に書き込まれる閾電圧補正動作が行われ、
信号線が信号電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、信号線から信号電位がサンプリングされて保持容量に書き込まれる信号電位書込動作が行われ、
保持容量に書き込まれた信号電位に応じた駆動電流が駆動用トランジスタを介して発光素子に供給されることによって発光素子を発光させる、
表示装置であって、
各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、
ライトスキャナによって、画素アレイ部の各ブロックは順次合成期間毎に選択されてブロック順次駆動されると共に、
第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号が供給され、ブロック単位で閾電圧補正動作が行われ、
第2期間において、一ブロックに属する所定本数の走査線に順次制御信号が供給されて線順次駆動が行われることによって、画素の行毎に順次信号電位書込動作が行われる、
電子機器。
【請求項1】
行状に配された複数の走査線、列状に配された複数の信号線、及び、各走査線と各信号線とが交差する部分に配された行列状の画素を備えた画素アレイ部、並びに、
所定の本数ごとに区分された走査線群に対応する画素のブロック単位で行列状の画素を順次駆動するブロック順次駆動を行うと共に、隣り合うブロック間にあっては線順次駆動の走査方向が互いに逆になるように、各ブロックにおいて各走査線を走査して画素を行単位で順次駆動する線順次駆動を行う駆動部、
を備えており、
駆動部は、
各走査線に制御信号を供給するライトスキャナ、及び、
各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタ、
を少なくとも有しており、
画素は、
走査線に制御端が接続され、信号線と駆動用トランジスタの制御端との間に一対の電流端が接続されたサンプリング用トランジスタ、
一対の電流端の一方が発光素子に接続され他方が電源に接続された駆動用トランジスタ、及び、
駆動用トランジスタの制御端と電流端との間に接続された保持容量、
を少なくとも備えており、
信号線が基準電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、駆動用トランジスタの閾電圧に相当する電圧が保持容量に書き込まれる閾電圧補正動作が行われ、
信号線が信号電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、信号線から信号電位がサンプリングされて保持容量に書き込まれる信号電位書込動作が行われ、
保持容量に書き込まれた信号電位に応じた駆動電流が駆動用トランジスタを介して発光素子に供給されることによって発光素子を発光させる、
表示装置であって、
各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、
ライトスキャナによって、画素アレイ部の各ブロックは順次合成期間毎に選択されてブロック順次駆動されると共に、
第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号が供給され、ブロック単位で閾電圧補正動作が行われ、
第2期間において、一ブロックに属する所定本数の走査線に順次制御信号が供給されて線順次駆動が行われることによって、画素の行毎に順次信号電位書込動作が行われる、
表示装置。
【請求項2】
隣り合うブロック間で互いに隣り合う行に属する画素において、閾電圧補正動作を完了してから信号電位書込動作に入るまでの時間は同一である請求項1に記載の表示装置。
【請求項3】
行状に配された複数の走査線、列状に配された複数の信号線、及び、各走査線と各信号線とが交差する部分に配された行列状の画素を備えた画素アレイ部、並びに、
所定の本数ごとに区分された走査線群に対応する画素のブロック単位で行列状の画素を順次駆動するブロック順次駆動を行うと共に、隣り合うブロック間にあっては線順次駆動の走査方向が互いに逆になるように、各ブロックにおいて各走査線を走査して画素を行単位で順次駆動する線順次駆動を行う駆動部、
を備えており、
駆動部は、
各走査線に制御信号を供給するライトスキャナ、及び、
各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタ、
を少なくとも有しており、
画素は、
走査線に制御端が接続され、信号線と駆動用トランジスタの制御端との間に一対の電流端が接続されたサンプリング用トランジスタ、
一対の電流端の一方が発光素子に接続され他方が電源に接続された駆動用トランジスタ、及び、
駆動用トランジスタの制御端と電流端との間に接続された保持容量、
を少なくとも備えており、
信号線が基準電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、駆動用トランジスタの閾電圧に相当する電圧が保持容量に書き込まれる閾電圧補正動作が行われ、
信号線が信号電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、信号線から信号電位がサンプリングされて保持容量に書き込まれる信号電位書込動作が行われ、
保持容量に書き込まれた信号電位に応じた駆動電流が駆動用トランジスタを介して発光素子に供給されることによって発光素子を発光させる、
表示装置の駆動方法であって、
各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、
ライトスキャナによって、画素アレイ部の各ブロックを順次合成期間毎に選択してブロック順次駆動すると共に、
第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号を供給して、ブロック単位で閾電圧補正動作を行い、
第2期間において、一ブロックに属する所定本数の走査線に順次制御信号を供給して線順次駆動が行うことによって、画素の行毎に順次信号電位書込動作を行う、
表示装置の駆動方法。
【請求項4】
本体部と、本体部に入力する情報若しくは本体部から出力された情報を表示する表示部とからなり、
表示部は、
行状に配された複数の走査線、列状に配された複数の信号線、及び、各走査線と各信号線とが交差する部分に配された行列状の画素を備えた画素アレイ部、並びに、
所定の本数ごとに区分された走査線群に対応する画素のブロック単位で行列状の画素を順次駆動するブロック順次駆動を行うと共に、隣り合うブロック間にあっては線順次駆動の走査方向が互いに逆になるように、各ブロックにおいて各走査線を走査して画素を行単位で順次駆動する線順次駆動を行う駆動部、
を備えており、
駆動部は、
各走査線に制御信号を供給するライトスキャナ、及び、
各信号線に信号電位と基準電位とを切り換えて供給する信号セレクタ、
を少なくとも有しており、
画素は、
走査線に制御端が接続され、信号線と駆動用トランジスタの制御端との間に一対の電流端が接続されたサンプリング用トランジスタ、
一対の電流端の一方が発光素子に接続され他方が電源に接続された駆動用トランジスタ、及び、
駆動用トランジスタの制御端と電流端との間に接続された保持容量、
を少なくとも備えており、
信号線が基準電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、駆動用トランジスタの閾電圧に相当する電圧が保持容量に書き込まれる閾電圧補正動作が行われ、
信号線が信号電位にあるときに走査線からの制御信号に応じてサンプリング用トランジスタが導通状態となることによって、信号線から信号電位がサンプリングされて保持容量に書き込まれる信号電位書込動作が行われ、
保持容量に書き込まれた信号電位に応じた駆動電流が駆動用トランジスタを介して発光素子に供給されることによって発光素子を発光させる、
表示装置であって、
各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第1期間および第2期間に分かれた一合成期間とし、
ライトスキャナによって、画素アレイ部の各ブロックは順次合成期間毎に選択されてブロック順次駆動されると共に、
第1期間において、一ブロックに属する所定本数の走査線に一斉に制御信号が供給され、ブロック単位で閾電圧補正動作が行われ、
第2期間において、一ブロックに属する所定本数の走査線に順次制御信号が供給されて線順次駆動が行われることによって、画素の行毎に順次信号電位書込動作が行われる、
電子機器。
【図1】
【図2】
【図3−1】
【図3−2】
【図4−1】
【図4−2】
【図4−3】
【図4−4】
【図4−5】
【図4−6】
【図4−7】
【図4−8】
【図4−9】
【図4−10】
【図4−11】
【図5】
【図6】
【図7】
【図8−1】
【図8−2】
【図9】
【図10−1】
【図10−2】
【図10−3】
【図10−4】
【図10−5】
【図11−1】
【図11−2】
【図11−3】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図15C】
【図15D】
【図15E】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3−1】
【図3−2】
【図4−1】
【図4−2】
【図4−3】
【図4−4】
【図4−5】
【図4−6】
【図4−7】
【図4−8】
【図4−9】
【図4−10】
【図4−11】
【図5】
【図6】
【図7】
【図8−1】
【図8−2】
【図9】
【図10−1】
【図10−2】
【図10−3】
【図10−4】
【図10−5】
【図11−1】
【図11−2】
【図11−3】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図15C】
【図15D】
【図15E】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2013−68968(P2013−68968A)
【公開日】平成25年4月18日(2013.4.18)
【国際特許分類】
【出願番号】特願2012−271884(P2012−271884)
【出願日】平成24年12月13日(2012.12.13)
【分割の表示】特願2008−259166(P2008−259166)の分割
【原出願日】平成20年10月6日(2008.10.6)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成25年4月18日(2013.4.18)
【国際特許分類】
【出願日】平成24年12月13日(2012.12.13)
【分割の表示】特願2008−259166(P2008−259166)の分割
【原出願日】平成20年10月6日(2008.10.6)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]