除電装置
【課題】高電圧発生回路の出力を必要最小限の電圧に抑えることが可能な回路構成の除電装置を提供することを目的とする。
【解決手段】本除電装置Zでは、両高電圧発生回路7、8に二次スイッチSWa、SWbをそれぞれ設け、未作動の高電圧発生回路7、8については二次スイッチSWa、SWbを開放させ、高インピーダンス状態に制御している。これにより、未作動の高電圧発生回路7、8を、作動中の高電圧発生回路7、8から切り離すことが出来る。以上のことから、作動中の高電圧発生回路7、8の出力電圧を下げることなく、そのまま放電電極5に印加できる。このような構成であれば、正負の高電圧発生回路7、8の出力が必要最小限のレベル(放電電極5が放電を開始する放電開始電圧より若干高いレベル)で済むので、高電圧発生回路7、8の低コスト化並びに小型化を図ることが可能となる。
【解決手段】本除電装置Zでは、両高電圧発生回路7、8に二次スイッチSWa、SWbをそれぞれ設け、未作動の高電圧発生回路7、8については二次スイッチSWa、SWbを開放させ、高インピーダンス状態に制御している。これにより、未作動の高電圧発生回路7、8を、作動中の高電圧発生回路7、8から切り離すことが出来る。以上のことから、作動中の高電圧発生回路7、8の出力電圧を下げることなく、そのまま放電電極5に印加できる。このような構成であれば、正負の高電圧発生回路7、8の出力が必要最小限のレベル(放電電極5が放電を開始する放電開始電圧より若干高いレベル)で済むので、高電圧発生回路7、8の低コスト化並びに小型化を図ることが可能となる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、正負のイオンを生成する除電装置に関する。
【背景技術】
【0002】
従来より、放電電極から正極性のイオンと、負極性のイオンを交互に放出させ、これらイオンを帯電している被除電対象物に吹きかけることにより、被除電対象物を除電する除電装置が提供されている。
この種の除電装置においては、例えば、特許文献1に示すものがある。このものは、図10に示すように、電源101からの出力電圧を、正極性及び負極性の高電圧発生回路103,104(対をなす高電圧発生回路)に交互に供給して、これら高電圧発生回路103,104からの正負の高電圧を放電電極107に印加するものである。
【0003】
具体的には、スイッチ102a,102b(電源供給スイッチ)を介して電源101と両高電圧発生回路103,104とが接続され、これらスイッチ102a,102bは、スイッチ制御回路105からの制御信号により交互にオンされるようになっている。両高電圧発生回路103,104の出力端子の間には、互いに直列接続された2つの抵抗106a,106b(インピーダンス素子)が接続されており、この共通接続点に放電電極107が接続された構成とされている。
【0004】
その動作は、まず、スイッチ制御回路105により、スイッチ102aがオンされると、正極性の高電圧発生回路103のコンデンサ群103aが充電されることによって正の高電圧が生成される。そして、その出力電圧が抵抗106a,106bに印加され、負極性の高電圧発生回路104側に接続された抵抗106bの分担電圧が放電電極107に印加される。放電電極107では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり正のイオンが発生する。
【0005】
一方、スイッチ102bがオンされると、負極性の高電圧発生回路104aのコンデンサ群104aが充電されることによって負の高電圧が生成される。そして、その出力電圧が抵抗106a,106bに印加され、正極性の高電圧発生回路に接続された抵抗106aの分担電圧が放電電極107に印加される。放電電極107では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり負のイオンが発生する。
【特許文献1】特開2000−58290公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
上記回路構成においては、放電電極107を、抵抗対106a、106bの中間接続点に接続している。このように放電電極107を、抵抗対106a、106bの中間接続点に接続しているのは、一方の高電圧発生回路によって発生させた高電圧を、もう一方の高電圧発生回路を通じてアースに逃がさないようにするためである。具体的に説明すると、図11に示すように抵抗対106a、106bを設けない回路構成とすると、高電圧発生回路103で高電圧Voを発生させたとしても、放電電極とアースとの間が同図に示す太線の経路で繋がってしまい、放電電極107に高電圧を印加することが出来ない。そのため、同経路を経てアースに電流が流入したとしても、放電電極107に高圧を印加できるように抵抗対106a、106bを設けてある。
しかしながら、抵抗対106a、106bの中間接続点に放電電極107を接続する回路構成では、放電電極107には、高電圧発生回路103,104の出力電圧よりも低い電圧しか印加されない。従って、放電開始電圧に相当する電圧を放電電極107に印加するには、高電圧発生回路103,104の出力電圧を、放電開始電圧よりも高い電圧にしなければならない。
【0007】
本発明は上記のような事情に基づいて完成されたものであって、高電圧発生回路の出力電圧を必要最小限の電圧に抑えることが可能な回路構成の除電装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記の目的を達成するための手段として、請求項1の発明は、電源と、
前記電源から供給される電源電圧をもとに、第一の出力端子に正極性の高電圧を発生させる正極性の高電圧発生回路と、
前記電源から供給される電源電圧をもとに、第二の出力端子に負極性の高電圧を発生させる負極性の高電圧発生回路と、
前記第一の出力端子と前記第二の出力端子の両端子に共通接続される放電電極と、
前記正極性の高電圧発生回路と前記電源を電気的に接続する第一の電路に介設され、同電路を開閉する第一のスイッチング手段と、
前記負極性の高電圧発生回路と前記電源を電気的に接続する第二の電路に介設され、同電路を開閉する第二のスイッチング手段と、
前記第一のスイッチング手段及び、第二のスイッチング手段を交互に開閉制御する制御を繰り返し行う制御手段と、を備え前記放電電極に正負の高電圧を交互に発生させることで正負のイオンを生成する除電装置において、
前記放電電極から前記負極性の高電圧発生回路を経由してアースラインに連なる第三の電路に介設され、前記第一の出力端子に正極性の高電圧が発生しているときに、前記第三の電路を開放する第一の回路インピーダンス切替手段と、
放電電極から前記正極性の高電圧発生回路を経由してアースラインに連なる第四の電路に介設され、前記第二の出力端子に負極性の高電圧が発生しているときに、前記第四の電路を開放する第二の回路インピーダンス切替手段と、を備えたところに特徴を有する。
【0009】
本発明の実施態様として、次の構成が好ましい。
・負極性の高電圧発生回路を二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成とするとともに、半波整流回路を構成する各ダイオードが、放電電極とアースラインとの間において互いに順方向直列接続されていて前記第三の電路を構成するものにおいて、これら前記第三の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第一の回路インピーダンス切替手段を設ける構成とする。
・正極性の高電圧発生回路を二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成とするとともに、半波整流回路を構成する各ダイオードが、放電電極とアースラインとの間において互いに順方向直列接続されていて前記第四の電路を構成するものにおいて、これら前記第四の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第二の回路インピーダンス切替手段を設ける構成とする。
・第一の回路インピーダンス切替手段と第二の回路インピーダンス切替手段は共に、動作信号に基づいてスイッチングする半導体スイッチング素子より構成されるとともに、制御手段から出力される前記第一、第二のスイッチング手段を開閉制御するための制御信号が、両回路インピーダンス切替手段とされた両半導体スイッチング素子に前記動作信号として与えられ両半導体スイッチング素子をスイッチングさせる構成とする。このような構成であれば、両半導体スイッチング素子をスイッチングさせる制御回路を専用に設ける必要がないので、回路を簡素化できる。
・第一、第二の回路インピーダンス切替手段を、半導体成分に炭化ケイ素を含む、半導体スイッチング素子により構成させる。このような構成であれば、スイッチの耐圧を高めることが可能で、信頼性の高いスイッチング動作を実現できる。
【発明の効果】
【0010】
本発明によれば、第一の出力端子に正極性の高電圧が発生しているときには、第一の回路インピーダンス切替手段が、第三の電路(放電電極から負極性の高電圧発生回路を経由してアースラインに連なる電路)を開放させ負極性の高電圧発生回路を高インピーダンス状態に切り替える。このような回路構成であれば、正極性の高電圧が発生しているときには、正極性の高電圧発生回路から負極性の高電圧発生回路を電気的に切り離すことができる。
【0011】
従って、第一の出力端子に発生した正極性の高電圧を、そのままの電圧レベルを保って、放電電極に印加出来るので、正極性の高電圧発生回路として必要な出力電圧のレベルが、必要最小限の電圧レベル(放電電極が放電を開始するのと同程度の電圧)で済む。
【0012】
また、第二の出力端子に負極性の高電圧が発生しているときには、第二の回路インピーダンス切替手段が、第四の電路(放電電極から正極性の高電圧発生回路を経由してアースラインに連なる電路)を開放させ正極性の高電圧発生回路を高インピーダンス状態に切り替える。このような回路構成であれば、上述の場合と同様に、第二の出力端子に発生した負極性の高電圧を、そのままの電圧レベルを保って放電電極に印加出来るので、負極性の高電圧発生回路として必要な出力電圧のレベルが、必要最小限の電圧レベル(放電電極が放電を開始するのと同程度の電圧)で済む。
【0013】
上述のように、正負の高電圧発生回路の出力が必要最小限のレベルで済めば、高電圧発生回路の低コスト化並びに小型化を図ることが可能となる。加えて、従前の回路構成においては、必須の構成であった抵抗対を廃止できるので、回路構成そのものを簡素化することも可能となる。
【発明を実施するための最良の形態】
【0014】
本発明の一実施形態を図1ないし図9を参照して説明する。
図1は、本実施形態に適用された除電装置Zの回路構成を示す図である。本除電装置Zの回路構成を大まかに説明すると、交流電源1に対して、2つのトランス6a、6bが並列に接続され、トランス6aの二次側に高電圧発生回路(本発明の正極性の高電圧発生回路に相当)7が接続され、トランス6bの二次側に高電圧発生回路(本発明の負極性の高電圧発生回路に相当)8が接続されている。また、高電圧発生回路7の出力端子77と、高電圧発生回路8の出力端子87との間に、放電電極5が共通接続されている。
【0015】
そして、以下に説明するように、トランス6aの通電路Aに設けられた一次スイッチ2aと、トランス6bの通電路Bに設けられた一次スイッチ2bの両スイッチを、交互に開閉させることで、各トランス6a、6bひいては各高電圧発生回路7、8を交互に駆動させ、これにより、放電電極5に正負の高圧を交互に印加させている。
【0016】
以下、両スイッチ2a、2bを交互に開閉させる制御回路の構成についてまず、説明し、その後、各高電圧発生回路7、8の具体的な回路構成を説明する。
【0017】
図1に示す符号3はスイッチ制御回路、符号4はNOT回路である。スイッチ制御回路3は、ハイレベル「H」/ロウレベル「L」を交互に繰り返すパルス状の制御信号Srを出力する機能を担っている。そして、スイッチ制御回路3から出力される制御信号Srはスイッチ2aとNOT回路4に入力され、スイッチ2bに対しては制御信号Srが反転された後、入力される。
【0018】
以上のことから、スイッチ制御回路3の制御信号Srのレベルが「H」のときには、スイッチ2aには「H」レベルの信号が入力され、スイッチ2bには「L」レベルの信号が入力される結果、スイッチ2aはON状態(導通)状態となり、スイッチ2bはOFF(開放)状態となる。
【0019】
そして、上記とは反対に制御信号Srのレベルが「L」の信号のときには、スイッチ2aと,スイッチ2bの開閉状態(ON/OFF)が切り替わる。
【0020】
以上のように、スイッチ制御回路3の制御信号Srの信号レベルを交互に切り替えることで、両スイッチ2a、2bを交互に開閉させることが出来る。
【0021】
高電圧発生回路7は半波倍電圧整流回路を多段接続したものであり、いわゆるコッククロフト・ウォルトン型の倍電圧整流回路として知られている。本実施形態の高電圧発生回路7は、半波倍電圧整流回路71、72、73を直列的に3段接続している。
【0022】
一段目の整流回路71はコンデンサC1、ダイオードD1と、コンデンサC2、ダイオードD2より構成されている。2段目の整流回路72は、コンデンサC3、ダイオードD3と、コンデンサC4、ダイオードD4より構成されている。3段目の整流回路73は、コンデンサC5、ダイオードD5と、コンデンサC6、ダイオードD6より構成されている。
【0023】
各ダイオードD1、D3、D5は電源ラインL1、アースラインL2間において、アースラインL2から電源ラインL1に向かう電流に対して、順方向となるように接続されている。また、ダイオードD2、D4、D6は電源ラインL1、アースラインL2間において、電源ラインL1からアースラインL2に向かう電流に対して、順方向となるように接続されている。そして、電源ラインL1上においてコンデンサC1、C3、C5が直列的に設置され、アースラインL2上において、コンデンサC2、C4、C6が直列的に設置されている。
【0024】
また、アースラインL2と、ダイオードD1のアノード間には、二次スイッチSWaとしてパワーMOSFET(Metal-Oxide-Semiconductor
Field Effect Transistor)が設けられている。パワーMOSFETはドレーン端子DをアースラインL2に接続され、ソース端子をダイオードD1のアノードに接続させ、ゲート端子には後述するゲートドライブ回路9の出力信号が入力されるようになっている。
【0025】
尚、高電圧発生回路7は正極性の高電圧を発生させるためのものであり、出力端子77に正の高電圧(例えば、7kv)を発生させる。一方、次に述べる高電圧発生回路8は負極性の高電圧を発生させるためのものであり、出力端子87に負極性の高電圧(例えば、−7kv)を発生させる。
【0026】
高電圧発生回路8の基本的な回路構成は、高電圧発生回路7の回路構成と同様であり、半波倍電圧整流回路を多段接続したものである。
【0027】
一段目の整流回路81はコンデンサC7、ダイオードD7と、コンデンサC8、ダイオードD8より構成されている。2段目の整流回路82は、コンデンサC9、ダイオードD9と、コンデンサC10、ダイオードD10より構成されている。3段目の整流回路83は、コンデンサC11、ダイオードD11と、コンデンサC12、ダイオードD12より構成されている。
【0028】
各ダイオードD7、D9、D11は電源ラインL3、アースラインL4間において、電源ラインL3からアースラインL4に向かう電流に対して、順方向となるように接続されている。また、ダイオードD8、D10、D12はアースラインL3、電源ラインL4間において、アースラインL4から電源ラインL3に向かう電流に対して、順方向となるように接続されている。
【0029】
このように、高電圧発生回路8は、高電圧発生回路7の回路構成に対して、各ダイオードD7〜D12の接続方向(極性)が、全て反対になっている。そして、電源ラインL3上においてコンデンサC7、C9、C11が直列的に設置され、アースラインL4上において、コンデンサC8、C10、C12が直列的に設置されている。
【0030】
また、アースラインL4とダイオードD7のカソード間には、二次スイッチSWbとしてパワーMOSFET(Metal-Oxide-Semiconductor
Field Effect Transistor)が設けられている。パワーMOSFETはソース端子SをアースラインL4に接続され、ドレーン端子DをダイオードD7のカソードに接続させ、ゲート端子には、スイッチ制御回路3から出力され、NOT回路4によって反転された制御信号Srが直接(ゲートドライブ回路9を介さずに)入力されるようになっている。
【0031】
また、二次スイッチSWa、SWbとして機能する両MOSFETは、P型基板(サブストレート)が、炭素とケイ素の化合物からなる炭化ケイ素半導体(SiC)より構成してある。P型基板はシリコン(Si)製のものが一般的であるが、炭化ケイ素半導体(SiC)は、物性としてのバンドギャップが広く、シリコン製のFETに比べて、PN接合部の電位障壁が高い。そのため、PN接合面で電荷の移動が起こり難くく、ドレイン−ソース間の耐圧(Vdss)が高いという特性がある。具体的には、本FETの耐圧は約10kVであり、開閉時にドレイン−ソース間に加わることが予想される最大電圧(7kV)より十分高くなっている。
【0032】
次に、ゲートドライブ回路9の回路構成について、図2を参照して説明を行う。
ゲートドライブ回路9はトランス91によって入力側と、出力側を絶縁した回路構成になっている。ゲートドライブ回路9の入力側、すなわち、トランス91の一次側にはトランジスタTR1が直列的に接続されている。そして、トランジスタTR1のゲート端子が信号入力端子となっており、そこに、スイッチ制御回路3から出力される制御信号Srが入力されるようになっている。
【0033】
また、トランス91の二次側には、ダイオード92、コンデンサ93、抵抗94よりなる平滑回路が設けられている。そして、ゲートドライブ回路9の一方側の出力端子Gが二次スイッチSWaのゲート端子に接続され、他方側の出力端子Sが二次スイッチSWaのソース端子に接続されている。
【0034】
尚、トランス91の二次側に平滑回路を設けているのは、以下の理由による。図1などにおいては記載を省略してあるが、スイッチ制御回路3とゲートドライブ回路9との間には変調回路が設けられており、スイッチ制御回路3から出力された制御信号Srを高周波のキャリア信号によって変調させた後、ゲートドライブ回路9に与えている。この結果、トランス91の二次側には高周波の信号(電圧)が現れるので、これを平滑するためである。
【0035】
次にゲートドライブ回路9の動作について具体的に説明すると、トランジスタTR1のゲート端子にHレベルの制御信号Srが入力されると、トランジスタTR1がON動作して、トランス91の一次側の巻き線が通電される。
【0036】
すると、トランス91の二次側の巻き線に電圧Vが誘導される。これにより、コンデンサ93が充電される結果、コンデンサ93の両端に電位差V(本実施形態では、約5V)が発生する。
【0037】
以上のことから、ゲートドライブ回路9に、制御信号SrとしてHレベルの信号が与えられたときには、二次スイッチSWaのゲート端子にソース端子よりも約5V高い電圧が印加され、二次スイッチSWaをON動作させる。
【0038】
これに対して、ゲートドライブ回路9に、制御信号SrとしてLレベルの信号が与えられたときには、トランス91の一次側が通電されず二次側の巻き線に電圧が誘導されない。従って、ゲートドライブ回路9の両端子S、Gは二次巻き線を介して短絡状態となる。
【0039】
そのため、二次スイッチSWaのゲート端子の電圧レベルはソース端子の電圧レベルと同レベルになる結果、二次スイッチSWaはOFF動作することとなる。
【0040】
続いて、除電装置全体の回路動作について説明を行う。
(1)正極性の高電圧を出力する時の回路動作
スイッチ制御回路3からHレベルの制御信号Srが出力されると、図3に示すように、一次スイッチ2aと、二次スイッチSWaが、いずれもON状態となり、これとは反対に一次スイッチ2bと、二次スイッチSWbが、いずれもOFF状態となる。
【0041】
一次スイッチ2aがON状態になると、トランス6aが通電され作動する。これにより、トランス6aの二次側には、電源電圧を巻き数比で乗したレベルの電圧(ここではE)が発生し、これが、高電圧発生回路7の両入力端子75、76間に印加される。電源1は交流電源であり、極性が周期的に正負切り替わるので、高電圧発生回路7の両入力端子75、76に印加される二次電圧Eも、極性が周期的に正負切り替わる。
【0042】
すると、高電圧発生回路7では、印加される二次電圧Eの極性が切り替わる度に、ダイオードD1〜D6が順に導通状態となり、コンデンサC1〜C6が順次充電される。
【0043】
充電動作について図4を参照して簡単に説明すると、まず、入力端子76に正極性となるような二次電圧Eが印加されると、アースラインL2の方が電源ラインL1よりEだけ電位が高い状態となる。この結果、ダイオードD1が通電状態となり、コンデンサC1が2次電圧Eの電圧レベルまで充電される。
【0044】
その後、二次電圧Eの極性が切り替わって、入力端子75が正極性となる電圧が印加されると、このときには、トランス6aの2次側とコンデンサC1が直列状態となり、電源ラインL1の電位がアースラインL2に対して2Eだけ電位が高い状態となる。この結果、ダイオードD2が通電状態となり、コンデンサC2が両ラインの電位差2Eの電圧レベルまで充電される。
【0045】
次に、二次電圧Eの極性が切り替わって、入力端子76に正極性となるような二次電圧Eが印加されると、このときには、トランス6aの2次側とコンデンサC2が直列状態となり、アースラインL2の電位が電源ラインL1に対して2Eだけ電位が高い状態となる。この結果、ダイオードD3が通電状態となり、コンデンサC3が両ラインの電位差2Eの電圧レベルまで充電される。
【0046】
このように、二次電圧Eの極性が切り替わる度に、電源ラインL1とアースラインL2の電位の高低が切り替わる結果、各ダイオードが順次通電状態になり、通電状態となったダイオードに対応するコンデンサが、両ラインL1、L2間の電位差に応じて充電される。
【0047】
そして、最終的には、図4に示すように、各コンデンサC1〜C6が全て充電され、高電圧発生回路7の出力端子77には、二次電圧Eの約6倍の電圧(本実施形態では、約7kv)が発生する。
【0048】
一方、本実施形態では、正極性側の高電圧発生回路7の出力端子77と、負極性側の高電圧発生回路8の出力端子87に放電電極5が共通接続されているので、正極性側の高電圧発生回路7の出力端子77に発生した高電圧は、負極性側の高電圧発生回路8の出力端子87に印加される。
【0049】
このとき、高電圧発生回路8の出力インピーダンス(出力端子87から見た高電圧発生回路8のインピーダンスイ)が低いと、高電圧発生回路7から高電圧発生回路8に電流が流れ込み、高電圧発生回路8の内部で電圧降下が生ずる結果、放電電極5に印加できる電圧のレベルは高電圧発生回路8の内部で起こる電圧降下と同程度の電位まで下がってしまう。
【0050】
この点、本実施形態では、正極性側の高電圧発生回路7が作動している間は、負極性側の高電圧発生回路8に設けられる二次スイッチSWbがOFFされる。その結果、図5に示すように、出力端子87から各ダイオードD12〜D7を経由してグランドラインL4に至る電路(図5中において太線で示す電路であって、本発明の「第三の電路」に相当する電路)が開放される。
【0051】
これにより、高電圧発生回路8は、出力インピーダンスが高い状態になる。
【0052】
従って、高電圧発生回路7から高電圧発生回路8へ向かう電流Iaが抑えられ、高電圧発生回路8は高電圧発生回路7から実質的に切り離された状態となる。これにより、放電電極5には高電圧発生回路7で発生した約7Kvの高電圧がそのまま印加されることとなる。
【0053】
そして、スイッチ制御回路3から出力される制御信号SrをHレベルからLレベルに切り替わると、図6に示すように、一次スイッチ2aと二次スイッチSWaが、いずれもOFF状態となり、これとは反対に一次スイッチ2bと二次スイッチSWbが、いずれもON状態となる。これにより、以下の要領でトランス6b、高電圧発生回路8がそれぞれ作動して、放電電極5に負極性の高電圧が印加される。
【0054】
(2)負極性の高電圧出力時の動作
一次スイッチ2bがON状態になると、トランス6bが通電され作動する。これにより、トランス6bの二次側には、電源電圧を巻き数比で乗したレベルの電圧(ここではE)が発生し、これが、高電圧発生回路8の両入力端子85、86間に印加される。電源1は交流電源であり、極性が周期的に正負切り替わるので、高電圧発生回路7の両入力端子75、76に印加される二次電圧Eも、極性が周期的に正負切り替わる。
【0055】
すると、高電圧発生回路8では、印加される二次電圧Eの極性が切り替わる度に、ダイオードD7〜D12が順に導通状態となる。これにより、各コンデンサC7〜C12が、上述した高電圧発生回路7の場合とは逆の極性で、順次充電される。その結果、高電圧発生回路8の出力端子87には、二次電圧Eの約−6倍の電圧(本実施形態では、約−7kv)が発生する。
【0056】
そして、高電圧発生回路8が作動している間は、正極性側の高電圧発生回路7に設けられる二次スイッチSWaがOFFされる。その結果、図7に示すように、出力端子77から各ダイオードD6〜D1を経由してグランドラインL2に至る電路(図7中において太線で示す電路であって、本発明の「第四の電路」に相当する電路)が開放される。
【0057】
これにより、高電圧発生回路7は出力インピーダンスが高い状態になる。
【0058】
従って、高電圧発生回路7から高電圧発生回路8に流出する電流Ibが抑えられ、高電圧発生回路7は高電圧発生回路8から実質的に切り離された状態となる。これにより、放電電極5には、高電圧発生回路8で発生した約−7Kvの高電圧がそのまま印加されることとなる。
【0059】
以上のように、スイッチ制御回路3から出力される制御信号SrをHレベルからLレベル、或いはLレベルからHレベルに切り換えると、放電電極5に正負の高電圧が交互に印加される。これにより、放電電極5において放電が起こり、正負のイオンが交互に生成される。
【0060】
次に、本除電装置Zの効果について説明する。
(1)出力に関する効果
本実施形態のものは、両高電圧発生回路7、8に二次スイッチSWa、SWbをそれぞれ設け、未作動の高電圧発生回路7、8については二次スイッチSWa、SWbを開放させ、高インピーダンス状態に制御している。これにより、未作動の高電圧発生回路7、8を、作動中の高電圧発生回路7、8から切り離すことが出来る。
【0061】
以上のことから、作動中の高電圧発生回路7、8の出力電圧を下げることなく、そのまま放電電極5に印加できる。このような構成であれば、正負の高電圧発生回路7、8の出力が必要最小限のレベル(放電電極5が放電を開始する放電開始電圧と同程度の電圧レベル)で済むので、高電圧発生回路7、8の低コスト化並びに小型化を図ることが可能となる。
【0062】
加えて、従前の回路構成においては、必須の構成であった抵抗対を廃止できるので、回路構成そのものを簡素化することも可能となる。
【0063】
(2)回路の安定動作に関する効果
両二次スイッチSWa、SWbのソース−ドレーン間には、電路を開放しておくときに、約7Kvの高電圧が加わる(図5、図7参照)。この点、両二次スイッチSWa、SWbは、いずれも炭化ケイ素半導体(SiC)より構成され十分な耐圧が確保されており、信頼性の高い回路動作(スイッチング動作)が期待される。
【0064】
また、本実施形態のものは、二次スイッチSWaはグランドラインL2と、初段の倍電圧整流回路71を構成するダイオードD1のアノード端子間に設けており、二次スイッチSWaのソース端子がダイオードD1側に接続されている。そして、この二次スイッチSWaのソース端子の電位は、例えば、図7に示すように、高電圧発生回路7を高インピーダンス状態に制御するときには、約−7kvの高電位となる。従って、二次スイッチSWaをオフさせるには、SWaのゲート端子にも約−7kvの高電圧を与える必要があり、回路を安定動作させるにはスイッチ制御回路3との間で絶縁を施しておくことが好ましい。
【0065】
この点、本実施形態では、スイッチ制御回路3と二次スイッチSWaとの間に、トランス91を内蔵するゲートドライブ回路9を設けて、図9に示すように、両間を絶縁している。従って、スイッチ制御回路3に高電圧が加わることがなく同回路3を保護できるので、回路の安定動作が期待出来る。
【0066】
一方、二次スイッチSWbについては、グランドラインL4と初段の倍電圧整流回路81を構成するダイオードD7のカソード端子間に設けており、二次スイッチSWbのソース端子がアースラインL4に接続されている。このような構成であれば、二次スイッチSWb自体は、アースレベル(ゼロボルト)を基準として駆動できるので、上述のようにゲートドライブ回路9を設ける必要がない。
【0067】
また、本実施形態では、一次スイッチ2a、2b、二次スイッチSWa、SWbを設けているが、これら一次側と二次側の双方のスイッチを、共通のスイッチ制御回路3によって制御している。このような構成であれば、一次側、二次側のスイッチにそれぞれ対応してスイッチ制御回路をそれぞれ専用に設ける場合に比較して、回路を簡素化出来る。
また、本実施形態のものは二次スイッチSWaを、二次スイッチSWbと同じくグランドラインの近傍に配置している。このように二次スイッチSWa、SWbの設置場所を、回路構成上の似た位置に設けておけば、設置場所をバラバラにする場合に比べて回路設計上優位になることが期待される。
【0068】
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【0069】
(1)本実施形態では、高圧側の二次スイッチSWa、SWbをパワーMOSFETより構成したが、半導体成分として、炭化ケイ素を含み耐圧が高いものであれば適用であり、これには、例えば、パワートランジスタがある。
【図面の簡単な説明】
【0070】
【図1】本実施形態に適用された除電装置の回路構成を示す図
【図2】ゲートドライブ回路の回路構成を示す図
【図3】各回路、スイッチの動作をまとめた図表
【図4】正極性の高電圧を出力するときの、回路動作を示す図
【図5】同じく、正極性の高電圧を出力するときの、回路動作を示す図
【図6】負極性の高電圧を出力するときの、回路動作を示す図
【図7】同じく、負極性の高電圧を出力するときの、回路動作を示す図
【図8】両高電圧発生回路の動作をまとめた図表
【図9】ゲートドライブ回路を介して、二次スイッチSWaと、スイッチ制御回路3が絶縁されていることを示す図
【図10】従来例を示す図
【図11】課題を示す図
【符号の説明】
【0071】
1…交流電源(本発明の「電源」に相当)
2a…一次スイッチ(本発明の「第一のスイッチング手段」に相当)
2b…一次スイッチ(本発明の「第二のスイッチング手段」に相当)
3…スイッチ制御回路(本発明の「制御手段」に相当)
4…NOT回路(本発明の「制御手段」に相当)
5…放電電極
7…高電圧発生回路(本発明の「正極性の高電圧発生回路」に相当)
8…高電圧発生回路(本発明の「負極性の高電圧発生回路」に相当)
9…ゲートドライブ回路
77…出力端子(本発明の「第一の出力端子」に相当)
87…出力端子(本発明の「第二の出力端子」に相当)
A…通電路(本発明の「第一の電路」に相当)
B…通電路(本発明の「第二の電路」に相当)
SWa…二次スイッチ(本発明の「第二の回路インピーダンス切替手段」に相当)
SWb…二次スイッチ(本発明の「第一の回路インピーダンス切替手段」に相当)
Z…除電装置
【技術分野】
【0001】
本発明は、正負のイオンを生成する除電装置に関する。
【背景技術】
【0002】
従来より、放電電極から正極性のイオンと、負極性のイオンを交互に放出させ、これらイオンを帯電している被除電対象物に吹きかけることにより、被除電対象物を除電する除電装置が提供されている。
この種の除電装置においては、例えば、特許文献1に示すものがある。このものは、図10に示すように、電源101からの出力電圧を、正極性及び負極性の高電圧発生回路103,104(対をなす高電圧発生回路)に交互に供給して、これら高電圧発生回路103,104からの正負の高電圧を放電電極107に印加するものである。
【0003】
具体的には、スイッチ102a,102b(電源供給スイッチ)を介して電源101と両高電圧発生回路103,104とが接続され、これらスイッチ102a,102bは、スイッチ制御回路105からの制御信号により交互にオンされるようになっている。両高電圧発生回路103,104の出力端子の間には、互いに直列接続された2つの抵抗106a,106b(インピーダンス素子)が接続されており、この共通接続点に放電電極107が接続された構成とされている。
【0004】
その動作は、まず、スイッチ制御回路105により、スイッチ102aがオンされると、正極性の高電圧発生回路103のコンデンサ群103aが充電されることによって正の高電圧が生成される。そして、その出力電圧が抵抗106a,106bに印加され、負極性の高電圧発生回路104側に接続された抵抗106bの分担電圧が放電電極107に印加される。放電電極107では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり正のイオンが発生する。
【0005】
一方、スイッチ102bがオンされると、負極性の高電圧発生回路104aのコンデンサ群104aが充電されることによって負の高電圧が生成される。そして、その出力電圧が抵抗106a,106bに印加され、正極性の高電圧発生回路に接続された抵抗106aの分担電圧が放電電極107に印加される。放電電極107では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり負のイオンが発生する。
【特許文献1】特開2000−58290公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
上記回路構成においては、放電電極107を、抵抗対106a、106bの中間接続点に接続している。このように放電電極107を、抵抗対106a、106bの中間接続点に接続しているのは、一方の高電圧発生回路によって発生させた高電圧を、もう一方の高電圧発生回路を通じてアースに逃がさないようにするためである。具体的に説明すると、図11に示すように抵抗対106a、106bを設けない回路構成とすると、高電圧発生回路103で高電圧Voを発生させたとしても、放電電極とアースとの間が同図に示す太線の経路で繋がってしまい、放電電極107に高電圧を印加することが出来ない。そのため、同経路を経てアースに電流が流入したとしても、放電電極107に高圧を印加できるように抵抗対106a、106bを設けてある。
しかしながら、抵抗対106a、106bの中間接続点に放電電極107を接続する回路構成では、放電電極107には、高電圧発生回路103,104の出力電圧よりも低い電圧しか印加されない。従って、放電開始電圧に相当する電圧を放電電極107に印加するには、高電圧発生回路103,104の出力電圧を、放電開始電圧よりも高い電圧にしなければならない。
【0007】
本発明は上記のような事情に基づいて完成されたものであって、高電圧発生回路の出力電圧を必要最小限の電圧に抑えることが可能な回路構成の除電装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記の目的を達成するための手段として、請求項1の発明は、電源と、
前記電源から供給される電源電圧をもとに、第一の出力端子に正極性の高電圧を発生させる正極性の高電圧発生回路と、
前記電源から供給される電源電圧をもとに、第二の出力端子に負極性の高電圧を発生させる負極性の高電圧発生回路と、
前記第一の出力端子と前記第二の出力端子の両端子に共通接続される放電電極と、
前記正極性の高電圧発生回路と前記電源を電気的に接続する第一の電路に介設され、同電路を開閉する第一のスイッチング手段と、
前記負極性の高電圧発生回路と前記電源を電気的に接続する第二の電路に介設され、同電路を開閉する第二のスイッチング手段と、
前記第一のスイッチング手段及び、第二のスイッチング手段を交互に開閉制御する制御を繰り返し行う制御手段と、を備え前記放電電極に正負の高電圧を交互に発生させることで正負のイオンを生成する除電装置において、
前記放電電極から前記負極性の高電圧発生回路を経由してアースラインに連なる第三の電路に介設され、前記第一の出力端子に正極性の高電圧が発生しているときに、前記第三の電路を開放する第一の回路インピーダンス切替手段と、
放電電極から前記正極性の高電圧発生回路を経由してアースラインに連なる第四の電路に介設され、前記第二の出力端子に負極性の高電圧が発生しているときに、前記第四の電路を開放する第二の回路インピーダンス切替手段と、を備えたところに特徴を有する。
【0009】
本発明の実施態様として、次の構成が好ましい。
・負極性の高電圧発生回路を二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成とするとともに、半波整流回路を構成する各ダイオードが、放電電極とアースラインとの間において互いに順方向直列接続されていて前記第三の電路を構成するものにおいて、これら前記第三の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第一の回路インピーダンス切替手段を設ける構成とする。
・正極性の高電圧発生回路を二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成とするとともに、半波整流回路を構成する各ダイオードが、放電電極とアースラインとの間において互いに順方向直列接続されていて前記第四の電路を構成するものにおいて、これら前記第四の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第二の回路インピーダンス切替手段を設ける構成とする。
・第一の回路インピーダンス切替手段と第二の回路インピーダンス切替手段は共に、動作信号に基づいてスイッチングする半導体スイッチング素子より構成されるとともに、制御手段から出力される前記第一、第二のスイッチング手段を開閉制御するための制御信号が、両回路インピーダンス切替手段とされた両半導体スイッチング素子に前記動作信号として与えられ両半導体スイッチング素子をスイッチングさせる構成とする。このような構成であれば、両半導体スイッチング素子をスイッチングさせる制御回路を専用に設ける必要がないので、回路を簡素化できる。
・第一、第二の回路インピーダンス切替手段を、半導体成分に炭化ケイ素を含む、半導体スイッチング素子により構成させる。このような構成であれば、スイッチの耐圧を高めることが可能で、信頼性の高いスイッチング動作を実現できる。
【発明の効果】
【0010】
本発明によれば、第一の出力端子に正極性の高電圧が発生しているときには、第一の回路インピーダンス切替手段が、第三の電路(放電電極から負極性の高電圧発生回路を経由してアースラインに連なる電路)を開放させ負極性の高電圧発生回路を高インピーダンス状態に切り替える。このような回路構成であれば、正極性の高電圧が発生しているときには、正極性の高電圧発生回路から負極性の高電圧発生回路を電気的に切り離すことができる。
【0011】
従って、第一の出力端子に発生した正極性の高電圧を、そのままの電圧レベルを保って、放電電極に印加出来るので、正極性の高電圧発生回路として必要な出力電圧のレベルが、必要最小限の電圧レベル(放電電極が放電を開始するのと同程度の電圧)で済む。
【0012】
また、第二の出力端子に負極性の高電圧が発生しているときには、第二の回路インピーダンス切替手段が、第四の電路(放電電極から正極性の高電圧発生回路を経由してアースラインに連なる電路)を開放させ正極性の高電圧発生回路を高インピーダンス状態に切り替える。このような回路構成であれば、上述の場合と同様に、第二の出力端子に発生した負極性の高電圧を、そのままの電圧レベルを保って放電電極に印加出来るので、負極性の高電圧発生回路として必要な出力電圧のレベルが、必要最小限の電圧レベル(放電電極が放電を開始するのと同程度の電圧)で済む。
【0013】
上述のように、正負の高電圧発生回路の出力が必要最小限のレベルで済めば、高電圧発生回路の低コスト化並びに小型化を図ることが可能となる。加えて、従前の回路構成においては、必須の構成であった抵抗対を廃止できるので、回路構成そのものを簡素化することも可能となる。
【発明を実施するための最良の形態】
【0014】
本発明の一実施形態を図1ないし図9を参照して説明する。
図1は、本実施形態に適用された除電装置Zの回路構成を示す図である。本除電装置Zの回路構成を大まかに説明すると、交流電源1に対して、2つのトランス6a、6bが並列に接続され、トランス6aの二次側に高電圧発生回路(本発明の正極性の高電圧発生回路に相当)7が接続され、トランス6bの二次側に高電圧発生回路(本発明の負極性の高電圧発生回路に相当)8が接続されている。また、高電圧発生回路7の出力端子77と、高電圧発生回路8の出力端子87との間に、放電電極5が共通接続されている。
【0015】
そして、以下に説明するように、トランス6aの通電路Aに設けられた一次スイッチ2aと、トランス6bの通電路Bに設けられた一次スイッチ2bの両スイッチを、交互に開閉させることで、各トランス6a、6bひいては各高電圧発生回路7、8を交互に駆動させ、これにより、放電電極5に正負の高圧を交互に印加させている。
【0016】
以下、両スイッチ2a、2bを交互に開閉させる制御回路の構成についてまず、説明し、その後、各高電圧発生回路7、8の具体的な回路構成を説明する。
【0017】
図1に示す符号3はスイッチ制御回路、符号4はNOT回路である。スイッチ制御回路3は、ハイレベル「H」/ロウレベル「L」を交互に繰り返すパルス状の制御信号Srを出力する機能を担っている。そして、スイッチ制御回路3から出力される制御信号Srはスイッチ2aとNOT回路4に入力され、スイッチ2bに対しては制御信号Srが反転された後、入力される。
【0018】
以上のことから、スイッチ制御回路3の制御信号Srのレベルが「H」のときには、スイッチ2aには「H」レベルの信号が入力され、スイッチ2bには「L」レベルの信号が入力される結果、スイッチ2aはON状態(導通)状態となり、スイッチ2bはOFF(開放)状態となる。
【0019】
そして、上記とは反対に制御信号Srのレベルが「L」の信号のときには、スイッチ2aと,スイッチ2bの開閉状態(ON/OFF)が切り替わる。
【0020】
以上のように、スイッチ制御回路3の制御信号Srの信号レベルを交互に切り替えることで、両スイッチ2a、2bを交互に開閉させることが出来る。
【0021】
高電圧発生回路7は半波倍電圧整流回路を多段接続したものであり、いわゆるコッククロフト・ウォルトン型の倍電圧整流回路として知られている。本実施形態の高電圧発生回路7は、半波倍電圧整流回路71、72、73を直列的に3段接続している。
【0022】
一段目の整流回路71はコンデンサC1、ダイオードD1と、コンデンサC2、ダイオードD2より構成されている。2段目の整流回路72は、コンデンサC3、ダイオードD3と、コンデンサC4、ダイオードD4より構成されている。3段目の整流回路73は、コンデンサC5、ダイオードD5と、コンデンサC6、ダイオードD6より構成されている。
【0023】
各ダイオードD1、D3、D5は電源ラインL1、アースラインL2間において、アースラインL2から電源ラインL1に向かう電流に対して、順方向となるように接続されている。また、ダイオードD2、D4、D6は電源ラインL1、アースラインL2間において、電源ラインL1からアースラインL2に向かう電流に対して、順方向となるように接続されている。そして、電源ラインL1上においてコンデンサC1、C3、C5が直列的に設置され、アースラインL2上において、コンデンサC2、C4、C6が直列的に設置されている。
【0024】
また、アースラインL2と、ダイオードD1のアノード間には、二次スイッチSWaとしてパワーMOSFET(Metal-Oxide-Semiconductor
Field Effect Transistor)が設けられている。パワーMOSFETはドレーン端子DをアースラインL2に接続され、ソース端子をダイオードD1のアノードに接続させ、ゲート端子には後述するゲートドライブ回路9の出力信号が入力されるようになっている。
【0025】
尚、高電圧発生回路7は正極性の高電圧を発生させるためのものであり、出力端子77に正の高電圧(例えば、7kv)を発生させる。一方、次に述べる高電圧発生回路8は負極性の高電圧を発生させるためのものであり、出力端子87に負極性の高電圧(例えば、−7kv)を発生させる。
【0026】
高電圧発生回路8の基本的な回路構成は、高電圧発生回路7の回路構成と同様であり、半波倍電圧整流回路を多段接続したものである。
【0027】
一段目の整流回路81はコンデンサC7、ダイオードD7と、コンデンサC8、ダイオードD8より構成されている。2段目の整流回路82は、コンデンサC9、ダイオードD9と、コンデンサC10、ダイオードD10より構成されている。3段目の整流回路83は、コンデンサC11、ダイオードD11と、コンデンサC12、ダイオードD12より構成されている。
【0028】
各ダイオードD7、D9、D11は電源ラインL3、アースラインL4間において、電源ラインL3からアースラインL4に向かう電流に対して、順方向となるように接続されている。また、ダイオードD8、D10、D12はアースラインL3、電源ラインL4間において、アースラインL4から電源ラインL3に向かう電流に対して、順方向となるように接続されている。
【0029】
このように、高電圧発生回路8は、高電圧発生回路7の回路構成に対して、各ダイオードD7〜D12の接続方向(極性)が、全て反対になっている。そして、電源ラインL3上においてコンデンサC7、C9、C11が直列的に設置され、アースラインL4上において、コンデンサC8、C10、C12が直列的に設置されている。
【0030】
また、アースラインL4とダイオードD7のカソード間には、二次スイッチSWbとしてパワーMOSFET(Metal-Oxide-Semiconductor
Field Effect Transistor)が設けられている。パワーMOSFETはソース端子SをアースラインL4に接続され、ドレーン端子DをダイオードD7のカソードに接続させ、ゲート端子には、スイッチ制御回路3から出力され、NOT回路4によって反転された制御信号Srが直接(ゲートドライブ回路9を介さずに)入力されるようになっている。
【0031】
また、二次スイッチSWa、SWbとして機能する両MOSFETは、P型基板(サブストレート)が、炭素とケイ素の化合物からなる炭化ケイ素半導体(SiC)より構成してある。P型基板はシリコン(Si)製のものが一般的であるが、炭化ケイ素半導体(SiC)は、物性としてのバンドギャップが広く、シリコン製のFETに比べて、PN接合部の電位障壁が高い。そのため、PN接合面で電荷の移動が起こり難くく、ドレイン−ソース間の耐圧(Vdss)が高いという特性がある。具体的には、本FETの耐圧は約10kVであり、開閉時にドレイン−ソース間に加わることが予想される最大電圧(7kV)より十分高くなっている。
【0032】
次に、ゲートドライブ回路9の回路構成について、図2を参照して説明を行う。
ゲートドライブ回路9はトランス91によって入力側と、出力側を絶縁した回路構成になっている。ゲートドライブ回路9の入力側、すなわち、トランス91の一次側にはトランジスタTR1が直列的に接続されている。そして、トランジスタTR1のゲート端子が信号入力端子となっており、そこに、スイッチ制御回路3から出力される制御信号Srが入力されるようになっている。
【0033】
また、トランス91の二次側には、ダイオード92、コンデンサ93、抵抗94よりなる平滑回路が設けられている。そして、ゲートドライブ回路9の一方側の出力端子Gが二次スイッチSWaのゲート端子に接続され、他方側の出力端子Sが二次スイッチSWaのソース端子に接続されている。
【0034】
尚、トランス91の二次側に平滑回路を設けているのは、以下の理由による。図1などにおいては記載を省略してあるが、スイッチ制御回路3とゲートドライブ回路9との間には変調回路が設けられており、スイッチ制御回路3から出力された制御信号Srを高周波のキャリア信号によって変調させた後、ゲートドライブ回路9に与えている。この結果、トランス91の二次側には高周波の信号(電圧)が現れるので、これを平滑するためである。
【0035】
次にゲートドライブ回路9の動作について具体的に説明すると、トランジスタTR1のゲート端子にHレベルの制御信号Srが入力されると、トランジスタTR1がON動作して、トランス91の一次側の巻き線が通電される。
【0036】
すると、トランス91の二次側の巻き線に電圧Vが誘導される。これにより、コンデンサ93が充電される結果、コンデンサ93の両端に電位差V(本実施形態では、約5V)が発生する。
【0037】
以上のことから、ゲートドライブ回路9に、制御信号SrとしてHレベルの信号が与えられたときには、二次スイッチSWaのゲート端子にソース端子よりも約5V高い電圧が印加され、二次スイッチSWaをON動作させる。
【0038】
これに対して、ゲートドライブ回路9に、制御信号SrとしてLレベルの信号が与えられたときには、トランス91の一次側が通電されず二次側の巻き線に電圧が誘導されない。従って、ゲートドライブ回路9の両端子S、Gは二次巻き線を介して短絡状態となる。
【0039】
そのため、二次スイッチSWaのゲート端子の電圧レベルはソース端子の電圧レベルと同レベルになる結果、二次スイッチSWaはOFF動作することとなる。
【0040】
続いて、除電装置全体の回路動作について説明を行う。
(1)正極性の高電圧を出力する時の回路動作
スイッチ制御回路3からHレベルの制御信号Srが出力されると、図3に示すように、一次スイッチ2aと、二次スイッチSWaが、いずれもON状態となり、これとは反対に一次スイッチ2bと、二次スイッチSWbが、いずれもOFF状態となる。
【0041】
一次スイッチ2aがON状態になると、トランス6aが通電され作動する。これにより、トランス6aの二次側には、電源電圧を巻き数比で乗したレベルの電圧(ここではE)が発生し、これが、高電圧発生回路7の両入力端子75、76間に印加される。電源1は交流電源であり、極性が周期的に正負切り替わるので、高電圧発生回路7の両入力端子75、76に印加される二次電圧Eも、極性が周期的に正負切り替わる。
【0042】
すると、高電圧発生回路7では、印加される二次電圧Eの極性が切り替わる度に、ダイオードD1〜D6が順に導通状態となり、コンデンサC1〜C6が順次充電される。
【0043】
充電動作について図4を参照して簡単に説明すると、まず、入力端子76に正極性となるような二次電圧Eが印加されると、アースラインL2の方が電源ラインL1よりEだけ電位が高い状態となる。この結果、ダイオードD1が通電状態となり、コンデンサC1が2次電圧Eの電圧レベルまで充電される。
【0044】
その後、二次電圧Eの極性が切り替わって、入力端子75が正極性となる電圧が印加されると、このときには、トランス6aの2次側とコンデンサC1が直列状態となり、電源ラインL1の電位がアースラインL2に対して2Eだけ電位が高い状態となる。この結果、ダイオードD2が通電状態となり、コンデンサC2が両ラインの電位差2Eの電圧レベルまで充電される。
【0045】
次に、二次電圧Eの極性が切り替わって、入力端子76に正極性となるような二次電圧Eが印加されると、このときには、トランス6aの2次側とコンデンサC2が直列状態となり、アースラインL2の電位が電源ラインL1に対して2Eだけ電位が高い状態となる。この結果、ダイオードD3が通電状態となり、コンデンサC3が両ラインの電位差2Eの電圧レベルまで充電される。
【0046】
このように、二次電圧Eの極性が切り替わる度に、電源ラインL1とアースラインL2の電位の高低が切り替わる結果、各ダイオードが順次通電状態になり、通電状態となったダイオードに対応するコンデンサが、両ラインL1、L2間の電位差に応じて充電される。
【0047】
そして、最終的には、図4に示すように、各コンデンサC1〜C6が全て充電され、高電圧発生回路7の出力端子77には、二次電圧Eの約6倍の電圧(本実施形態では、約7kv)が発生する。
【0048】
一方、本実施形態では、正極性側の高電圧発生回路7の出力端子77と、負極性側の高電圧発生回路8の出力端子87に放電電極5が共通接続されているので、正極性側の高電圧発生回路7の出力端子77に発生した高電圧は、負極性側の高電圧発生回路8の出力端子87に印加される。
【0049】
このとき、高電圧発生回路8の出力インピーダンス(出力端子87から見た高電圧発生回路8のインピーダンスイ)が低いと、高電圧発生回路7から高電圧発生回路8に電流が流れ込み、高電圧発生回路8の内部で電圧降下が生ずる結果、放電電極5に印加できる電圧のレベルは高電圧発生回路8の内部で起こる電圧降下と同程度の電位まで下がってしまう。
【0050】
この点、本実施形態では、正極性側の高電圧発生回路7が作動している間は、負極性側の高電圧発生回路8に設けられる二次スイッチSWbがOFFされる。その結果、図5に示すように、出力端子87から各ダイオードD12〜D7を経由してグランドラインL4に至る電路(図5中において太線で示す電路であって、本発明の「第三の電路」に相当する電路)が開放される。
【0051】
これにより、高電圧発生回路8は、出力インピーダンスが高い状態になる。
【0052】
従って、高電圧発生回路7から高電圧発生回路8へ向かう電流Iaが抑えられ、高電圧発生回路8は高電圧発生回路7から実質的に切り離された状態となる。これにより、放電電極5には高電圧発生回路7で発生した約7Kvの高電圧がそのまま印加されることとなる。
【0053】
そして、スイッチ制御回路3から出力される制御信号SrをHレベルからLレベルに切り替わると、図6に示すように、一次スイッチ2aと二次スイッチSWaが、いずれもOFF状態となり、これとは反対に一次スイッチ2bと二次スイッチSWbが、いずれもON状態となる。これにより、以下の要領でトランス6b、高電圧発生回路8がそれぞれ作動して、放電電極5に負極性の高電圧が印加される。
【0054】
(2)負極性の高電圧出力時の動作
一次スイッチ2bがON状態になると、トランス6bが通電され作動する。これにより、トランス6bの二次側には、電源電圧を巻き数比で乗したレベルの電圧(ここではE)が発生し、これが、高電圧発生回路8の両入力端子85、86間に印加される。電源1は交流電源であり、極性が周期的に正負切り替わるので、高電圧発生回路7の両入力端子75、76に印加される二次電圧Eも、極性が周期的に正負切り替わる。
【0055】
すると、高電圧発生回路8では、印加される二次電圧Eの極性が切り替わる度に、ダイオードD7〜D12が順に導通状態となる。これにより、各コンデンサC7〜C12が、上述した高電圧発生回路7の場合とは逆の極性で、順次充電される。その結果、高電圧発生回路8の出力端子87には、二次電圧Eの約−6倍の電圧(本実施形態では、約−7kv)が発生する。
【0056】
そして、高電圧発生回路8が作動している間は、正極性側の高電圧発生回路7に設けられる二次スイッチSWaがOFFされる。その結果、図7に示すように、出力端子77から各ダイオードD6〜D1を経由してグランドラインL2に至る電路(図7中において太線で示す電路であって、本発明の「第四の電路」に相当する電路)が開放される。
【0057】
これにより、高電圧発生回路7は出力インピーダンスが高い状態になる。
【0058】
従って、高電圧発生回路7から高電圧発生回路8に流出する電流Ibが抑えられ、高電圧発生回路7は高電圧発生回路8から実質的に切り離された状態となる。これにより、放電電極5には、高電圧発生回路8で発生した約−7Kvの高電圧がそのまま印加されることとなる。
【0059】
以上のように、スイッチ制御回路3から出力される制御信号SrをHレベルからLレベル、或いはLレベルからHレベルに切り換えると、放電電極5に正負の高電圧が交互に印加される。これにより、放電電極5において放電が起こり、正負のイオンが交互に生成される。
【0060】
次に、本除電装置Zの効果について説明する。
(1)出力に関する効果
本実施形態のものは、両高電圧発生回路7、8に二次スイッチSWa、SWbをそれぞれ設け、未作動の高電圧発生回路7、8については二次スイッチSWa、SWbを開放させ、高インピーダンス状態に制御している。これにより、未作動の高電圧発生回路7、8を、作動中の高電圧発生回路7、8から切り離すことが出来る。
【0061】
以上のことから、作動中の高電圧発生回路7、8の出力電圧を下げることなく、そのまま放電電極5に印加できる。このような構成であれば、正負の高電圧発生回路7、8の出力が必要最小限のレベル(放電電極5が放電を開始する放電開始電圧と同程度の電圧レベル)で済むので、高電圧発生回路7、8の低コスト化並びに小型化を図ることが可能となる。
【0062】
加えて、従前の回路構成においては、必須の構成であった抵抗対を廃止できるので、回路構成そのものを簡素化することも可能となる。
【0063】
(2)回路の安定動作に関する効果
両二次スイッチSWa、SWbのソース−ドレーン間には、電路を開放しておくときに、約7Kvの高電圧が加わる(図5、図7参照)。この点、両二次スイッチSWa、SWbは、いずれも炭化ケイ素半導体(SiC)より構成され十分な耐圧が確保されており、信頼性の高い回路動作(スイッチング動作)が期待される。
【0064】
また、本実施形態のものは、二次スイッチSWaはグランドラインL2と、初段の倍電圧整流回路71を構成するダイオードD1のアノード端子間に設けており、二次スイッチSWaのソース端子がダイオードD1側に接続されている。そして、この二次スイッチSWaのソース端子の電位は、例えば、図7に示すように、高電圧発生回路7を高インピーダンス状態に制御するときには、約−7kvの高電位となる。従って、二次スイッチSWaをオフさせるには、SWaのゲート端子にも約−7kvの高電圧を与える必要があり、回路を安定動作させるにはスイッチ制御回路3との間で絶縁を施しておくことが好ましい。
【0065】
この点、本実施形態では、スイッチ制御回路3と二次スイッチSWaとの間に、トランス91を内蔵するゲートドライブ回路9を設けて、図9に示すように、両間を絶縁している。従って、スイッチ制御回路3に高電圧が加わることがなく同回路3を保護できるので、回路の安定動作が期待出来る。
【0066】
一方、二次スイッチSWbについては、グランドラインL4と初段の倍電圧整流回路81を構成するダイオードD7のカソード端子間に設けており、二次スイッチSWbのソース端子がアースラインL4に接続されている。このような構成であれば、二次スイッチSWb自体は、アースレベル(ゼロボルト)を基準として駆動できるので、上述のようにゲートドライブ回路9を設ける必要がない。
【0067】
また、本実施形態では、一次スイッチ2a、2b、二次スイッチSWa、SWbを設けているが、これら一次側と二次側の双方のスイッチを、共通のスイッチ制御回路3によって制御している。このような構成であれば、一次側、二次側のスイッチにそれぞれ対応してスイッチ制御回路をそれぞれ専用に設ける場合に比較して、回路を簡素化出来る。
また、本実施形態のものは二次スイッチSWaを、二次スイッチSWbと同じくグランドラインの近傍に配置している。このように二次スイッチSWa、SWbの設置場所を、回路構成上の似た位置に設けておけば、設置場所をバラバラにする場合に比べて回路設計上優位になることが期待される。
【0068】
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【0069】
(1)本実施形態では、高圧側の二次スイッチSWa、SWbをパワーMOSFETより構成したが、半導体成分として、炭化ケイ素を含み耐圧が高いものであれば適用であり、これには、例えば、パワートランジスタがある。
【図面の簡単な説明】
【0070】
【図1】本実施形態に適用された除電装置の回路構成を示す図
【図2】ゲートドライブ回路の回路構成を示す図
【図3】各回路、スイッチの動作をまとめた図表
【図4】正極性の高電圧を出力するときの、回路動作を示す図
【図5】同じく、正極性の高電圧を出力するときの、回路動作を示す図
【図6】負極性の高電圧を出力するときの、回路動作を示す図
【図7】同じく、負極性の高電圧を出力するときの、回路動作を示す図
【図8】両高電圧発生回路の動作をまとめた図表
【図9】ゲートドライブ回路を介して、二次スイッチSWaと、スイッチ制御回路3が絶縁されていることを示す図
【図10】従来例を示す図
【図11】課題を示す図
【符号の説明】
【0071】
1…交流電源(本発明の「電源」に相当)
2a…一次スイッチ(本発明の「第一のスイッチング手段」に相当)
2b…一次スイッチ(本発明の「第二のスイッチング手段」に相当)
3…スイッチ制御回路(本発明の「制御手段」に相当)
4…NOT回路(本発明の「制御手段」に相当)
5…放電電極
7…高電圧発生回路(本発明の「正極性の高電圧発生回路」に相当)
8…高電圧発生回路(本発明の「負極性の高電圧発生回路」に相当)
9…ゲートドライブ回路
77…出力端子(本発明の「第一の出力端子」に相当)
87…出力端子(本発明の「第二の出力端子」に相当)
A…通電路(本発明の「第一の電路」に相当)
B…通電路(本発明の「第二の電路」に相当)
SWa…二次スイッチ(本発明の「第二の回路インピーダンス切替手段」に相当)
SWb…二次スイッチ(本発明の「第一の回路インピーダンス切替手段」に相当)
Z…除電装置
【特許請求の範囲】
【請求項1】
電源と、
前記電源から供給される電源電圧をもとに、第一の出力端子に正極性の高電圧を発生させる正極性の高電圧発生回路と、
前記電源から供給される電源電圧をもとに、第二の出力端子に負極性の高電圧を発生させる負極性の高電圧発生回路と、
前記第一の出力端子と前記第二の出力端子の両端子に共通接続される放電電極と、
前記正極性の高電圧発生回路と前記電源を電気的に接続する第一の電路に介設され、同電路を開閉する第一のスイッチング手段と、
前記負極性の高電圧発生回路と前記電源を電気的に接続する第二の電路に介設され、同電路を開閉する第二のスイッチング手段と、
前記第一のスイッチング手段及び、第二のスイッチング手段を交互に開閉制御する制御を繰り返し行う制御手段と、を備え前記放電電極に正負の高電圧を交互に発生させることで正負のイオンを生成する除電装置において、
前記放電電極から前記負極性の高電圧発生回路を経由してアースラインに連なる第三の電路に介設され、前記第一の出力端子に正極性の高電圧が発生しているときに、前記第三の電路を開放する第一の回路インピーダンス切替手段と、
放電電極から前記正極性の高電圧発生回路を経由してアースラインに連なる第四の電路に介設され、前記第二の出力端子に負極性の高電圧が発生しているときに、前記第四の電路を開放する第二の回路インピーダンス切替手段と、を備えたことを特徴とする除電装置。
【請求項2】
前記負極性の高電圧発生回路が、二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成であるものにおいて、
前記半波整流回路を構成する各ダイオードが、前記放電電極と前記アースラインとの間において、互いに順方向直列接続されていて前記第三の電路を構成するとともに、
これら前記第三の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第一の回路インピーダンス切替手段を設けてあることを特徴とする請求項1に記載の除電装置。
【請求項3】
前記正極性の高電圧発生回路が、二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成であるものにおいて、
前記半波整流回路を構成する各ダイオードが、前記放電電極と前記アースラインとの間において、互いに順方向直列接続されていて前記第四の電路を構成するとともに、
これら前記第四の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第二の回路インピーダンス切替手段を設けてあることを特徴とする請求項1又は請求項2に記載の除電装置。
【請求項4】
前記第一の回路インピーダンス切替手段と前記第二の回路インピーダンス切替手段は共に、動作信号に基づいてスイッチングする半導体スイッチング素子より構成されるとともに、
前記制御手段から出力される前記第一、第二のスイッチング手段を開閉制御するための制御信号が、前記両回路インピーダンス切替手段とされた両半導体スイッチング素子に前記動作信号として与えられ前記両半導体スイッチング素子をスイッチングさせる構成としてあることを特徴とする請求項1ないし請求項3のいずれか一項に記載の除電装置。
【請求項5】
前記第一、第二の回路インピーダンス切替手段は、半導体成分に炭化ケイ素を含む、半導体スイッチング素子により構成されていることを特徴とする請求項1ないし請求項4のいずれか一項に記載の除電装置。
【請求項1】
電源と、
前記電源から供給される電源電圧をもとに、第一の出力端子に正極性の高電圧を発生させる正極性の高電圧発生回路と、
前記電源から供給される電源電圧をもとに、第二の出力端子に負極性の高電圧を発生させる負極性の高電圧発生回路と、
前記第一の出力端子と前記第二の出力端子の両端子に共通接続される放電電極と、
前記正極性の高電圧発生回路と前記電源を電気的に接続する第一の電路に介設され、同電路を開閉する第一のスイッチング手段と、
前記負極性の高電圧発生回路と前記電源を電気的に接続する第二の電路に介設され、同電路を開閉する第二のスイッチング手段と、
前記第一のスイッチング手段及び、第二のスイッチング手段を交互に開閉制御する制御を繰り返し行う制御手段と、を備え前記放電電極に正負の高電圧を交互に発生させることで正負のイオンを生成する除電装置において、
前記放電電極から前記負極性の高電圧発生回路を経由してアースラインに連なる第三の電路に介設され、前記第一の出力端子に正極性の高電圧が発生しているときに、前記第三の電路を開放する第一の回路インピーダンス切替手段と、
放電電極から前記正極性の高電圧発生回路を経由してアースラインに連なる第四の電路に介設され、前記第二の出力端子に負極性の高電圧が発生しているときに、前記第四の電路を開放する第二の回路インピーダンス切替手段と、を備えたことを特徴とする除電装置。
【請求項2】
前記負極性の高電圧発生回路が、二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成であるものにおいて、
前記半波整流回路を構成する各ダイオードが、前記放電電極と前記アースラインとの間において、互いに順方向直列接続されていて前記第三の電路を構成するとともに、
これら前記第三の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第一の回路インピーダンス切替手段を設けてあることを特徴とする請求項1に記載の除電装置。
【請求項3】
前記正極性の高電圧発生回路が、二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成であるものにおいて、
前記半波整流回路を構成する各ダイオードが、前記放電電極と前記アースラインとの間において、互いに順方向直列接続されていて前記第四の電路を構成するとともに、
これら前記第四の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第二の回路インピーダンス切替手段を設けてあることを特徴とする請求項1又は請求項2に記載の除電装置。
【請求項4】
前記第一の回路インピーダンス切替手段と前記第二の回路インピーダンス切替手段は共に、動作信号に基づいてスイッチングする半導体スイッチング素子より構成されるとともに、
前記制御手段から出力される前記第一、第二のスイッチング手段を開閉制御するための制御信号が、前記両回路インピーダンス切替手段とされた両半導体スイッチング素子に前記動作信号として与えられ前記両半導体スイッチング素子をスイッチングさせる構成としてあることを特徴とする請求項1ないし請求項3のいずれか一項に記載の除電装置。
【請求項5】
前記第一、第二の回路インピーダンス切替手段は、半導体成分に炭化ケイ素を含む、半導体スイッチング素子により構成されていることを特徴とする請求項1ないし請求項4のいずれか一項に記載の除電装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−123912(P2008−123912A)
【公開日】平成20年5月29日(2008.5.29)
【国際特許分類】
【出願番号】特願2006−308079(P2006−308079)
【出願日】平成18年11月14日(2006.11.14)
【出願人】(000106221)サンクス株式会社 (578)
【Fターム(参考)】
【公開日】平成20年5月29日(2008.5.29)
【国際特許分類】
【出願日】平成18年11月14日(2006.11.14)
【出願人】(000106221)サンクス株式会社 (578)
【Fターム(参考)】
[ Back to top ]