電力変換装置
【課題】安価で且つ、精度よくチョッパ回路の出力電流の演算が可能な電力変換装置を得る。
【解決手段】チョッパ回路１６と、このチョッパ回路の出力電流ｉ０を検出する検出抵抗４と、この検出抵抗の端子間の電位差を差動検出信号ｖｏとして出力する差動検出回路６と、この差動検出回路からの差動検出信号ｖｏを、チョッパ回路１６の制御信号Ｄ１で補正して、チョッパ回路の出力電流ｉ０を演算する演算手段１３を備えた電力変換装置。
【解決手段】チョッパ回路１６と、このチョッパ回路の出力電流ｉ０を検出する検出抵抗４と、この検出抵抗の端子間の電位差を差動検出信号ｖｏとして出力する差動検出回路６と、この差動検出回路からの差動検出信号ｖｏを、チョッパ回路１６の制御信号Ｄ１で補正して、チョッパ回路の出力電流ｉ０を演算する演算手段１３を備えた電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、負荷へ給電するチョッパ回路の出力電流の電流値を、高い精度で演算することのできる電流検出機能を具備した電力変換装置に関するものである。
【背景技術】
【０００２】
インバータやコンバータといった電力変換装置の多くは、チョッパ回路として第１の電位と第２の電位の間に接続される上段電力用半導体素子と、第２の電位と基準電位との間に接続される下段電力用半導体素子とを備える。そして、所望の位相幅信号（デューティー比）に基づいて、少なくともチョッパ回路の上段電力用半導体素子若しくは下段電力用半導体素子のいずれかをオンオフさせることで、第１の電位と第２の電位の間で電力変換を行う。例えば、このような電力変換装置で三相交流回転機を駆動するインバータに適用する場合、第１の電位と基準電位の間に直流電源を接続し、所望の位相幅を適切に与えるとともに、この位相幅に基づいて上段電力用半導体素子と下段電力用半導体素子とをスイッチングすることによって、基準電位に対する第２の電位を交流にしている。即ち、基準電位に対して直流となる第１の電位を、交流となる第２の電位に電力変換を行っている。このような電力変換をU相、V相、W相のそれぞれに施すことによって、三相交流回転機を駆動するインバータでは直流から三相交流に電力変換を行っている。
【０００３】
三相交流回転機を駆動する場合、電力変換装置が給電する電流と三相交流回転機のトルクとの間には密接な関係があり、電流の検出精度が不十分であると、三相交流回転機のトルクリプルや回転むら、異音の発生要因となってしまう。
例えば、車両に搭載される電動パワーステアリング装置が具備する三相交流回転機を駆動する場合、トルクリプルの発生はハンドルの振動となって現れるので、電流を精度良く検出してトルクリプルを極力小さくしたいとの要求がある。
電力変換装置の出力電流を検出する方法としては、電流トランスを用いる方法や、ホール電流センサを用いる方法がある。
電流トランスを用いる方法は直流電流が検出できないので、停止状態や低回転で駆動する用途では利用できない。また、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。
【０００４】
そこで、特許文献１に記載される従来の電力変換装置では、上アームのスイッチング素子と下アームのスイッチング素子とが直列接続され、上アームのスイッチング素子が直流電源の正極側に接続されるとともに、下アームのスイッチング素子が直流電源の負極側に接続される三相分のアーム回路、この三相分のアーム回路のうちの少なくとも二相分の下アームのスイッチング素子にそれぞれ直列に挿入され、下アームのスイッチング素子に流れる電流を検出する電流検出用抵抗素子を備え、上記電流に基づいて生成された三相の電圧指令波信号と搬送波とを比較して、パルス幅変調により上アーム及び下アームのスイッチング素子をオンオフ制御し、電力変換装置が給電する電流を得るようにしている。
【０００５】
また、例えば特許文献２に記載される従来の電力変換装置では、駆動回路によりＰＷＭ
制御される負荷の電源側に設けたシャント抵抗を有する電流検出手段を備え、ＰＷＭ制
御信号のオンオフのそれぞれにおいてシャント抵抗の両端電圧の電位差を検出し、オフ時に検出された電圧をオフセット電圧として、オン時に検出された電圧とオフセット電圧との差に基づいて、負荷に流れる電流を検出するようにしている。
【０００６】
また、例えば特許文献３に記載される従来の電力変換装置では、ゲート回路を有するパ
ワー素子により直流電力をモータ駆動用の交流電力に変換するインバータの出力回路に直列に電流検出抵抗を挿入し、この電流検出抵抗の両端に生じる電位差をシグマデルタ変調されたデジタル信号に変換するシグマデルタ変調器と、前記デジタル信号を電気的に絶縁して伝達する電気絶縁性結合器と、伝達された信号を復調するデジタルフィルタと、このデジタルフィルタの出力に基づきインバータのゲート回路を制御する制御信号発生回路とを備えることで、電力変換装置が給電する電流を得るようにしている。
【０００７】
また、例えば特許文献４に記載される従来の電力変換装置では、上アームスイッチング素子及び下アームスイッチング素子によってモータを駆動し、モータのバッテリ陽極の電位を基準とする第１の基準電圧源と、グランド電位を基準とする第２の基準電圧源と、上アームスイッチング素子と下アームスイッチング素子の接続点とモータの端子の間に設けられたシャント抵抗と、このシャント抵抗の電位に基づいて上記第１及び第２の基準電圧源の一方からの電圧を出力する切り替え手段と、該切り替え手段の出力と上記シャント抵抗の両端の電圧の間の電位差をそれぞれ分圧して２つの電圧信号を生成する分圧手段と、該分圧手段によって生成された２つの電圧信号を入力し、シャント抵抗に流れる電流値と電流の方向に基づいて所定の増幅率で増加又は減少する電圧を出力する増幅手段を備え、電力変換装置が給電する電流を得るようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０１７６７１号公報（請求項１、図１）
【特許文献２】特開２００６−２６２６７７号公報（請求項１，２、図１，４）
【特許文献３】特開平７−０１５９７２号公報（請求項１、図１）
【特許文献４】特開２００６−０６４５９６号公報（請求項１、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このような従来の電力変換装置では、次のような問題があった。
特許文献１に記載の従来の電力変換装置では、電流を検出する電流検出用抵抗素子が下アームのスイッチング素子に直列に挿入されているので、下アームのスイッチング素子に流れる電流を得ることができるものの、上アームのスイッチング素子に流れる電流は得ることができない。従って、上アームのスイッチング素子がオン、下アームのスイッチング素子がオフする期間の電流を得ることができないため、スイッチング素子のオンオフ指令に制約が生じる問題があった。このような電力変換装置によって三相交流回転機を駆動すると、スイッチング素子のオンオフ指令の制約によって電力変換装置が出力できる最大電圧も制約を受けるといった問題があった。
【００１０】
また、特許文献２に記載の従来の電力変換装置では、ＰＷＭ制御信号のオフ時に検出された電圧をオン時に検出された電圧のオフセット電圧として、負荷に流れる電流を検出するようにしているので、シャント抵抗はＰＷＭ制御信号のオフ時に電流が流れない経路に配置する制約があり、ＰＷＭ制御信号のオフ時でも電流が流れる経路の電流を検出することができない問題があった。
【００１１】
また、特許文献３に記載の従来の電力変換装置では、ゲート回路を有するパワー素子により直流電力をモータ駆動用の交流電力に変換するインバータの出力回路に直列に電流検出抵抗を挿入し、この電流検出抵抗の両端に生じる電位差から電流を得るようにしているので、特許文献１のようなスイッチング素子のオンオフ指令に制約を受けないという利点がある。しかしながら、デジタル信号を電気的に絶縁して伝達するので、絶縁側にも電源が必要となる問題や、ホトカップラといった電気絶縁性結合器を必要とするので、装置が高価になるといった問題があった。
【００１２】
さらに、特許文献４に記載の従来の電力変換装置では、上アームスイッチング素子と下アームスイッチング素子の接続点と、モータの端子の間に設けられたシャント抵抗の電位差を、非絶縁で検出して電流を得ているので、スイッチング素子のオンオフ指令の制約もなく、絶縁するための電源も不要である。しかしながら、切り替え手段の構成には、シャント抵抗の電位が比較的高いときに第１の基準電圧源の電圧を出力するＰＮＰトランジスタと、シャント抵抗の電位が比較的低いときに第２の基準電圧源の電圧を出力するＮＰＮトランジスタとが必要であり、装置が高価になるといった問題があった。
【００１３】
この発明は、上記のような問題点を解決するためになされたものであり、安価で且つ、精度良くチョッパ回路の出力電流の演算が可能な電流検出機能を備えた電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る電力変換装置は、チョッパ回路と、このチョッパ回路の出力電流を検出する検出抵抗と、この検出抵抗の端子間の電位差を差動検出信号として出力する差動検出回路と、この差動検出回路からの差動検出信号を、前記チョッパ回路の制御信号で補正して、前記チョッパ回路の出力電流を演算する演算手段とを備えたものである。
【００１５】
また、演算手段は、チョッパ回路の制御信号である位相幅信号に基づいてチョッパ回路をオンオフするためのスイッチング信号を演算するとともに、前記差動検出信号に基づいて前記チョッパ回路の出力電流を演算するよう構成され、前記チョッパ回路は、第１の電位と第２の電位の間に接続される上段電力用半導体素子と、前記第２の電位と基準電位との間に接続される下段電力用半導体素子によって構成され、前記検出抵抗は前記第２の電位と第３の電位との間に接続され、前記差動検出回路は、前記第２の電位と前記第３の電位との電位差を検出するように構成されたものである。
【発明の効果】
【００１６】
この発明の電力変換装置によれば、差動検出信号をチョッパ回路の制御信号で補正するようにしたので、同相電圧に起因するオフセット変化に対応したチョッパ回路の出力電流の演算が可能となり、安価で且つ、高い精度で電流検出が可能な電力変換装置を得ることができる。
【００１７】
また、この発明の電力変換装置によれば、電流検出抵抗を第２の電位と第３の電位との間に接続するようにしたので、チョッパ回路の上段電力用半導体素子若しくは下段電力用半導体素子のオンオフに関わらず、第２の電位から第３の電位へ給電される電流を得ることができる。
【００１８】
上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態１における電力変換装置の全体構成を示す図である。
【図２】実施の形態１における演算手段の内部構成を示す図である。
【図３】実施の形態１の演算手段における、所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいて、上段電力用半導体素子と下段電力用半導体素子を動作させたときの電流ｉ０、差動検出信号ｖｏ、差動検出信号誤差ｖｏｅ、差動検出信号にローパスフィルタ処理した信号ｖｏｆの関係を説明するための図である。
【図４】この発明の実施の形態２における電力変換装置の全体構成を示す図である。
【図５】実施の形態２における演算手段の内部構成を示す図である。
【図６】実施の形態２の演算手段における所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいたスイッチング信号Ｇ１及びＧ２の演算について説明するための図である。
【図７】この発明の実施の形態３における演算手段の内部構成を示す図である。
【図８】この発明の実施の形態４における演算手段の内部構成を示す図である。
【図９】実施の形態４の演算手段における時刻と各信号の関係を示したものである。
【図１０】この発明の実施の形態５における演算手段の内部構成を示す図である。
【図１１】実施の形態５における選択器の動作を示すフローチャートである。
【図１２】実施の形態５における時刻と各信号の関係を示したものである。
【図１３】この発明の実施の形態６における演算手段の内部構成を示す図である。
【図１４】実施の形態６における選択器の動作を示すフローチャートである。
【図１５】実施の形態６における時刻と各信号の関係を示したものである。
【図１６】この発明の実施の形態７における演算手段の内部構成を示す図である。
【図１７】この発明の実施の形態８における差動検出回路の内部構成を示す図である。
【図１８】この発明の実施の形態１０の電力変換装置の全体構成を示す図である。
【図１９】この発明の実施の形態１１の電力変換装置の全体構成を示す図である。
【図２０】この発明の実施の形態１２の電力変換装置の全体構成を示す図である。
【発明を実施するための形態】
【００２０】
実施の形態１．
図１はこの発明の実施の形態１における電力変換装置の全体構成を示す図である。
図１において、電力変換装置１５には、電位差ｖ１を有する直流電圧源１と電気的負荷５が接続されている。電力変換装置１５はチョッパ回路１６、差動検出回路６、演算手段１３、位相幅信号発生器１４を具備しており、チョッパ回路１６の制御信号として、位相幅信号発生器１４が出力する位相幅信号Ｄ１、演算手段１３が出力するスイッチング信号Ｓ１が存在する。位相幅信号Ｄ１は、チョッパ回路１６が備える上段電力用半導体素子２と下段電力用半導体素子３の通電期間の比に相当し、０〜１の間で変化する。
この位相幅信号Ｄ１はデューティ比とも呼ばれる。スイッチング信号Ｓ１はチョッパ回路１６が備える上段電力用半導体素子２をオンオフさせるための信号である。
【００２１】
電位差ｖ１を有する直流電圧源１の負極には接地電位が接続され、直流電圧源１の正極はチョッパ回路１６が備える上段電力用半導体素子２の端子に接続される。上段電力用半導体素子２はスイッチング信号Ｓ１がTRUEでオン、FALSEでオフする。上段電力用半導体
素子２の他端子には下段電力用半導体素子３の端子と抵抗値Ｒ０［Ω］の検出抵抗４の端子が接続され、下段電力用半導体素子３の他端子には接地電位が接続される。下段電力用半導体素子３は、接地電位から下段電力用半導体素子の方向へ電流が流れようとしたときオン、下段電力用半導体素子から接地電位へ電流が流れようとしたときオフとなる。
本実施の形態１では、上段電力用半導体素子２は、MOS-FETやIGBTといった半導体スイッ
チング素子によって構成し、下段電力用半導体素子３はダイオードといった半導体整流素子によって構成する。
【００２２】
上段電力用半導体素子２がオンしている期間は、第２の電位ｖ２は第１の電位ｖ１と同電位となる。また、電気的負荷５はコイルと抵抗の直列回路負荷であり、コイルを通る電流値は必ず連続的に変化するので、上段電力用半導体素子２がオンからオフに変化すると、電流ｉ０は基準電位からダイオードである電力用半導体素子３を通過して電気的負荷５に給電される。検出抵抗４の他端子には電気的負荷５の端子が接続され、電気的負荷５の他端子には接地電位が接続される。
【００２３】
ここで、接地電位を基準電位とし、直流電圧源１の正極側電位を第１の電位ｖ１、上段電力用半導体素子２と下段電力用半導体素子３の接続点の電位を第２の電位ｖ２、検出抵
抗４と電気的負荷５の接続点の電位を第３の電位ｖ３と定義する。また、検出抵抗４を通過して電気的負荷５に給電される電流をｉ０とする。
なお、電気的負荷５として、本実施の形態１ではコイルと抵抗の直列回路負荷としたが、電気的負荷の組合せに制約はなく、コンデンサやバッテリなどを直列や並列に接続するようにしても良い。
【００２４】
差動検出回路６は第２の電位ｖ２と第３の電位ｖ３との電位差を検出して、差動検出信号ｖｏを出力する。この差動検出回路６は、オペアンプ７と抵抗８〜１２によって構成される。オペアンプ７の負の差動入力端子と第３の電位ｖ３の間には抵抗値Ｒ１［Ω］の抵抗８が接続され、オペアンプ７の負の差動入力端子とオペアンプ７の出力端子の間には抵抗値Ｒ２［Ω］の抵抗９が接続される。
オペアンプ７の正の差動入力端子と第２の電位ｖ２の間には抵抗値Ｒ３［Ω］の抵抗１０が接続され、オペアンプ７の正の差動入力端子と任意の電位ｖｃｃの間には、抵抗値Ｒ４［Ω］の抵抗１１が接続されるとともに、オペアンプ７の正の差動入力端子と接地電位の間には抵抗値Ｒ５［Ω］の抵抗１２が接続される。
なお、抵抗８〜１２の選択は抵抗値Ｒ１〜Ｒ５の間に次の式（１）、（２）の関係が成り立つように行う。
【００２５】
Ｒ１＝Ｒ３ ・・・・・ ・（１）
２×Ｒ２＝Ｒ４＝Ｒ５ ・・ ・（２）
【００２６】
任意の電位ｖｃｃはオペアンプ７の出力である差動検出信号ｖｏのオフセット値を定めるものであり、電流ｉ０に応じて、差動検出信号ｖｏはｖｃｃ／２［Ｖ］を中心にして変化する。そして、電流ｉ０が零の場合、差動検出信号ｖｏの出力はｖｃｃ／２［Ｖ］となる。例えば、ｖｃｃを前記基準電位、即ち接地電位で与えると、差動検出信号ｖｏは基準電位を中心に電流ｉ０の符号に応じて正負に変化する。また、ｖｃｃを５［Ｖ］に設定すると差動検出信号ｖｏは２．５［Ｖ］が中心値となって電流ｉ０に応じて変化する。
さらに差動検出回路６を、接地電位に対して非絶縁で構成することにより、差動検出回路６は正負両電源を必要とせず、安価な正側の片電源だけで構成することができる。
【００２７】
演算手段１３は、位相幅信号発生器１４から得た所望の位相幅信号Ｄ１に基づいて上段電力用半導体素子２をオンオフさせるためのスイッチング信号Ｓ１を演算するとともに、差動検出信号ｖｏに基づいて検出抵抗４を通過する電流ｉ０を演算し、演算電流ｉ１として出力する。
【００２８】
図２は実施の形態１における演算手段１３の内部構成を示す図である。図２において、搬送波発生器２０は、最小値０、最大値１、周期Ｔｃ［秒］の三角波状の搬送波信号Ｃ１を出力する。この周期Ｔｃ［秒］はＰＷＭ変調におけるキャリア周期とも呼ばれる。
比較器２１はTRUE若しくはFALSEの値を有する信号Ｓ１を出力する。
比較器２１は位相幅信号Ｄ１と搬送波信号Ｃ１の大小関係を比較し、Ｄ１≧Ｃ１の場合、信号Ｓ１としてTRUEを出力するとともに、Ｄ１＜Ｃ１の場合、信号Ｓ１としてFALSEを出
力する。
【００２９】
ゲイン演算器２５は、位相幅信号Ｄ１に対してゲインＫｏｆｆを乗算した結果を補正信号ｖｏｃとして出力する。
ローパスフィルタ２６は、差動検出信号ｖｏに対してローパスフィルタ処理した信号をｖｏｆとして出力する。ローパスフィルタ２６の時定数は、搬送波信号の周期Ｔｃの略１倍以上且つ略２０倍以下となるように設定する。この時定数の設定ついては、後ほど説明する。
加減算器２７はローパスフィルタ処理した信号ｖｏｆに、オフセット設定器２８から得
たオフセット信号ｖｏｆｆを加算すると共に、ゲイン演算器２５から得た補正信号ｖｏｃを減算した結果をゲイン演算器２９に出力する。
ゲイン演算器２９は加減算器２７の出力をＫ倍した結果を演算電流ｉ１として出力する。
【００３０】
図３は演算手段１３における所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいて、上段電力用半導体素子２を動作させたときの、電流ｉ０、差動検出信号ｖｏ、差動検出信号誤差ｖｏｅ、差動検出信号ｖｏに対してローパスフィルタ処理をした信号ｖｏｆの関係を説明するための図である。
図３では、時刻が経過するにつれ、所望の位相幅信号Ｄ１が単調増加している場合を扱うが、所望の位相幅信号Ｄ１として０．５を中心とした交流信号で与えれば、第２の電位は第１の電位と基準電位との中間電位を中心とした交流電圧とすることもできる。
図３において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１の波形である。位相幅信号Ｄ１は０〜１の間で変化する。搬送波信号Ｃ１は最小値０、最大値１、周期Ｔｃである。
２段目はスイッチング信号Ｓ１の波形である。信号Ｓ１は、比較器２１によって位相幅信号Ｄ１と搬送波信号Ｃ１の大小関係がＤ１≧Ｃ１の場合はTRUE、Ｄ１＜Ｃ１の場合はFALSEとなる。
【００３１】
第２の電位ｖ２は信号Ｓ１に第１の電位ｖ１を乗算した値に概ね一致する。
その結果、電流ｉ０は図３の３段目に示すような波形となる。
差動検出信号ｖｏはｖｃｃ／２［Ｖ］を中心にして電流ｉ０に応じて変化し、図３の４段目に示すような波形となる。
図３の４段目のｖｏの波形は、ｖｃｃ／２［Ｖ］を中心にして電流ｉ０に比例した値とスイッチング信号Ｓ１に比例した値の和となっている。
差動検出回路６が理想的な動作をする場合、差動検出信号ｖｏの波形はｖｃｃ／２［Ｖ］を中心にした電流ｉ０に比例した波形となるが、実際には完全な同相除去はできないので、差動検出信号ｖｏの波形は、図３の４段目のような波形となる。
【００３２】
ここで同相除去について説明をする。
電流ｉ０、第２の電位ｖ２、任意の電位ｖｃｃと、差動検出信号ｖｏとの間には、以下の（３）式の関係が成り立つ。
【００３３】
ｖｏ=Ｋ１×ｉ０＋Ｋ２×ｖ２＋Ｋ３×ｖｃｃ ・・・・（３）
ここで、Ｋ１、Ｋ２、Ｋ３は、以下の（４）〜（６）式で定義する定数である。
【００３４】
Ｋ１＝−（Ｒ２÷Ｒ１）×Ｒ０ ・・・・・・・・・・・・・・・・（４）
Ｋ２＝｛Ｒ１×Ｒ４×Ｒ５−Ｒ２×Ｒ３×（Ｒ５＋Ｒ４）｝
÷｛Ｒ１×(Ｒ３×Ｒ４＋Ｒ３×Ｒ５＋Ｒ４×Ｒ５)｝ ・・・（５）
Ｋ３＝｛（Ｒ１＋Ｒ２）×Ｒ３×Ｒ５｝
÷｛Ｒ１×(Ｒ３×Ｒ４＋Ｒ３×Ｒ５＋Ｒ４×Ｒ５)｝ ・・・（６）
【００３５】
ゲイン演算器２９が乗算するゲインＫは（３）式における１／Ｋ１に相当する。
従って、Ｋ＝−Ｒ１÷（Ｒ２×Ｒ０）で与えれば良い。
特に、Ｒ１〜Ｒ５の間に前記（１）、（２）式の関係が成り立つ場合、Ｋ２＝０、Ｋ３＝１／２となるので、差動検出信号ｖｏは以下の（７）式のようになる。
【００３６】
ｖｏ=Ｋ１×ｉ０＋ｖｃｃ／２ ・・・・・（７）
【００３７】
しかしながら、実際に差動検出回路６を構成する場合、抵抗値Ｒ１〜Ｒ５にばらつきが存在する。その結果、（５）式はＫ２≠０となるので、差動検出信号ｖｏは（３）式で与えられる。
この（３）式の右辺第２項を除去することができれば、差動検出信号ｖｏはｖｃｃ／２を中心として電流ｉ０に比例した望ましい波形になる。
この（３）式の右辺第２項の除去が同相除去である。
【００３８】
図３の５段目は差動検出信号誤差ｖｏｅであり、Ｋ１×ｉ０≪ｖ２の場合、（３）式の右辺第２項が支配的となり、以下の（８）式の関係が成り立つ。
ｖｏｅ≒Ｋ２×ｖ２ ・・・・・（８）
【００３９】
図３の６段目は差動検出信号ｖｏに対してローパスフィルタ処理をした信号ｖｏｆである。この信号ｖｏｆは（３）式の右辺に対してローパスフィルタ処理したものと同じである。Ｋ１は一定値であるので、（３）式右辺第１項に対してローパスフィルタ処理を行うと、電流ｉ０に対してフィルタ処理した値をＫ１倍した値となる。同様にＫ２も一定値であるので、（３）式右辺第２項に対してローパスフィルタ処理を行うと、差動検出信号誤差ｖｏｅに対してフィルタ処理した値をＫ２倍した値となる。
【００４０】
ここで、差動検出信号誤差ｖｏｅに対してローパスフィルタ処理した値について考察する。差動検出信号誤差ｖｏｅは第２の電位ｖ２に比例する。第２の電位ｖ２は、チョッパ回路１６によって平均値が位相幅信号Ｄ１に第１の電位ｖ１を乗算した値に一致するように制御されている。本実施の形態１におけるローパスフィルタ２６の時定数は、搬送波信号の周期Ｔｃに対して略１倍以上且つ略２０倍以下の時定数となるフィルタとしている。周期Ｔｃに対して略１倍以上の時定数を有するフィルタを差動検出信号誤差ｖｏｅに対して介するようにすることで、第２の電位ｖ２に比例する差動検出信号誤差ｖｏｅも平均化され、位相幅信号Ｄ１に比例した値となる。
【００４１】
なお、差動検出信号誤差ｖｏｅを平均化するために必要なローパスフィルタ２６の時定数は略２０倍もあれば十分であり、これより大きな時定数にすると、平均化できる長所に加え、検出遅れに起因する短所も現れる。このように、差動検出信号誤差ｖｏｅに対してローパスフィルタ処理した値は位相幅信号Ｄ１に比例した値と見なして良い。
また、Ｋ３とｖｃｃはそれぞれ一定値であるので（３）式右辺第３項は一定値であり、右辺第３項に対してローパスフィルタ処理を行っても、その値は変化しない。
【００４２】
以上を勘案し、この発明の実施の形態１においては、位相幅信号Ｄ１に対してゲイン演算器２５でゲインＫｏｆｆを乗算することで差動検出信号誤差ｖｏｅに相当する補正信号ｖｏｃとして算出し、差動検出信号ｖｏをローパスフィルタ処理した信号ｖｏｆから補正信号ｖｏｃを減算することによって同相除去を行っている。
【００４３】
なお、第２の電位ｖ２は、第１の電位ｖ１と位相幅信号Ｄ１の積に略一致する。第１の電位ｖ１が一定値の場合は、ゲインＫｏｆｆも一定であるが、第１の電位ｖ１が変化する場合は、差動検出信号誤差ｖｏｅも第１の電位ｖ１の変化に応じて変化する。このような第１の電位ｖ１が変化する場合、ゲインＫｏｆｆは、第１の電位ｖ１に応じて可変となるようにしても良い。
【００４４】
以上のように、この発明の実施の形態１の電力変換装置によれば、差動検出信号ｖｏをチョッパ回路の制御信号で補正するようにしたので、同相電圧に起因するオフセット変化に応じた電流値の演算が可能となり、高い精度で電流検出が可能となる。
【００４５】
また、特許文献１に記載の従来の電力変換装置では、上段電力用半導体素子がオンすると検出抵抗に電流が給電されず、電流を得るためには上段電力用半導体素子をオフする期間を設ける必要があったが、本実施の形態１では、検出抵抗を第２の電位と第３の電位との間に接続するようにしたので、上段電力用半導体素子若しくは下段電力用半導体素子の
オンオフに関わらず、第２の電位ｖ２から第３の電位ｖ３へ給電される電流を得ることができる。
【００４６】
また、演算手段１３は、チョッパ回路の制御信号である位相幅信号Ｄ１に比例した値に基づいて補正信号ｖｏｃを算出するので、位相幅信号の変化に応じた補正を行うことで同相除去が可能であり、第２の電位から第３の電位へ給電される電流を正確に得ることができる。
【００４７】
また、特許文献１や特許文献２に記載されているような従来の電力変換装置では、チョッパ回路のオンオフによって、検出抵抗を通過する電流とチョッパ回路の出力電流が一致する場合としない場合がある。従って、このような従来の電力変換装置において差動検出信号にローパスフィルタを介する場合、搬送波信号の周期に対して略１倍以上の時定数にすると検出抵抗に電流が給電されている時の値と給電されていない時の値が混在してしまい電流検出できない。
一方、本実施の形態１では、検出抵抗を通過する電流とチョッパ回路の出力電流は同一であり、差動検出信号に介するローパスフィルタの時定数に制約はない。
【００４８】
また、演算手段１３は、差動検出信号ｖｏに対してフィルタを介するにあたり、フィルタの時定数を搬送波信号の周期に対して略１倍以上且つ略２０倍以下となるようにしたので、演算した電流値ｉ１はスイッチング信号のオンオフに伴う変化の影響が抑制され、位相幅信号で補正することができる。その結果、搬送波と非同期で差動増幅信号をアナログ／デジタル変換しても、精度よい電流検出値を得ることができる。
なお、Ｋ２の値は差動検出回路の抵抗値から求めても良いが、実験的にＫ２を測定して得ても良い。
【００４９】
実施の形態２．
実施の形態１では、チョッパ回路が備える下段電力用半導体素子をダイオードで構成するとともに、上段電力用半導体素子は演算手段が出力するスイッチング信号Ｓ１に基づいてオンオフするようにしていたが、チョッパ回路が備える上段電力用半導体素子と下段電力用半導体素子は、それぞれ演算手段が出力するスイッチング信号Ｇ１、Ｇ２に基づいてオンオフするように構成しても良い。
図４は、このような、この発明の実施の形態２の電力変換装置の全体構成を示す図であり、図中、実施の形態１と同一の符号を付したものは、同一または相当部分を示すものとする。
【００５０】
図４において、電力変換装置１５ａは、チョッパ回路１６ａ、差動検出回路６、演算手段１３ａ、位相幅信号発生器１４、検出抵抗４を具備しており、チョッパ回路１６ａの制御信号として、位相幅信号発生器１４が出力する位相幅信号Ｄ１、演算手段１３ａが出力するスイッチング信号Ｇ１、Ｇ２が存在する。
位相幅信号Ｄ１は、チョッパ回路１６ａが備える上段電力用半導体素子２ａと下段電力用半導体素子３ａの通電期間の比に相当し、０〜１の間で変化する。この位相幅信号Ｄ１はデューティ比とも呼ばれる。スイッチング信号Ｇ１はチョッパ回路１６ａが備える上段電力用半導体素子２ａをオンオフさせるための信号であり、スイッチング信号Ｇ２はチョッパ回路１６ａが備える下段電力用半導体素子３ａをオンオフさせるための信号である。
【００５１】
電位差ｖ１を有する直流電圧源１の負極には接地電位が接続され、直流電圧源１の正極はチョッパ回路１６ａが備える上段電力用半導体素子２ａの端子に接続される。上段電力用半導体素子２ａはスイッチング信号Ｇ１がTRUEでオン、FALSEでオフする。上段電力用
半導体素子２ａの他端子には下段電力用半導体素子３ａの端子と抵抗値Ｒ０［Ω］の検出抵抗４の端子が接続され、下段電力用半導体素子３ａの他端子には接地電位が接続される
。下段電力用半導体素子３ａはスイッチング信号Ｇ２がTRUEでオン、FALSEでオフする。
【００５２】
この実施の形態２では、上段電力用半導体素子２ａ及び下段電力用半導体素子３ａは、MOS-FETやIGBTといった半導体スイッチング素子によって構成する。
このようにチョッパ回路１６ａが備える下段電力用半導体素子３ａがMOS-FETであっても
スイッチング信号Ｇ２を後述するように与えれば、実施の形態１と同様の動作にすることができる。
下段電力用半導体素子がダイオードの場合とMOS-FETの場合とを比較すると、ダイオー
ドはMOS-FETより簡素で安価という長所がある一方、MOS-FETはダイオードよりも導通損失や発熱が小さいという長所がある。
【００５３】
図５は実施の形態２の演算手段１３ａの内部構成を示す図である。
演算手段１３ａは、位相幅信号発生器１４から得た所望の位相幅信号Ｄ１に基づいて、上段電力用半導体素子２ａ及び下段電力用半導体素子３ａのそれぞれをオンオフさせるためのスイッチング信号Ｇ１及びＧ２を演算するとともに、差動検出信号ｖｏに基づいて検出抵抗４を通過する電流ｉ０を演算し、演算電流ｉ１として出力する。
演算手段１３ａでは、前記実施の形態１の演算手段１３に対して、遅延器２２、ＡＮＤ演算器２３、ＮＯＲ演算器２４を追加している。
【００５４】
遅延器２２は、信号Ｓ１に対して所定の時間Ｔｄだけ遅延した信号をＳ２として出力する。この所定時間Ｔｄ［秒］は短絡防止時間、或いはデッドタイムとして知られており、上段電力用半導体素子と下段電力用半導体素子が同時にオンして第１の電位と基準電位との間で短絡による過電流が発生しないようにするための時間である。
本実施の形態２における遅延時間Ｔｄは、5×10-6［秒］以下に設定する。
ＡＮＤ演算器２３は、信号Ｓ１と信号Ｓ２の論理積を演算し、スイッチング信号Ｇ１として出力する。ＮＯＲ演算器２４は信号Ｓ１と信号Ｓ２の否定論理和を演算し、スイッチング信号Ｇ２として出力する。
【００５５】
図６は、演算手段１３ａにおける所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいたスイッチング信号Ｇ１及びＧ２の演算について説明するための図である。
図６において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１の波形である。位相幅信号Ｄ１は０〜１の間で変化する。搬送波信号Ｃ１は最小値０、最大値１、周期Ｔｃである。信号Ｓ１は、比較器２１によって位相幅信号Ｄ１と搬送波信号Ｃ１の大小関係がＤ１≧Ｃ１の場合はTRUE、Ｄ１＜Ｃ１の場合はFALSEとなる。信号Ｓ２は、信号Ｓ１に対して所定の時
間Ｔｄだけ遅延した信号である。
スイッチング信号Ｇ１は信号Ｓ１とＳ２の論理積（ＡＮＤ）を演算したものであり、スイッチング信号Ｇ２は信号Ｓ１とＳ２の否定論理和（ＮＯＲ）を演算したものである。
スイッチング信号Ｇ１、Ｇ２をこのように演算することによって、スイッチング信号Ｇ１、Ｇ２は図６の４段目及び５段目の関係となる。
即ち、スイッチング信号Ｇ１とＧ２は交互にオンし、且つ、Ｇ１とＧ２が同時にオンすることを防止するように遅延時間Ｔｄだけは同時にオフする期間が設けられている。
【００５６】
以上のように、この発明の実施の形態２の電力変換装置は、チョッパ回路が備える上段電力用半導体素子および下段電力用半導体素子を共に、スイッチング信号Ｇ１、Ｇ２に基づいてオンオフする電力用半導体スイッチング素子で構成したものであって、この実施の形態２によっても、上述した実施の形態１と同様の作用効果を得ることができるものである。
【００５７】
実施の形態３．
実施の形態２における演算手段１３ａは演算電流ｉ１を連続して更新するようにしてい
たが、演算電流ｉ１を任意のタイミングで離散的に更新するものに置換しても良い。
図７は、このようなこの発明の実施の形態３における演算手段１３ｂの内部構成を示す図であり、図中、実施の形態２と同一の符号を付したものは、同一または相当部分を示すものとする。
【００５８】
図７において、ホールド器３０は、位相幅信号Ｄ１及びローパスフィルタ２６の出力ｖｏｆを任意のタイミングでホールドしてｖｏｈとして出力するものであり、このホールド器３０以外は実施の形態２の演算手段１３ａと同じである。
位相幅信号Ｄ１も、ローパスフィルタ２６の出力ｖｏｆも連続的に変化するので、ホールド器３０がホールドするタイミングに制約は無く、演算電流ｉ１を離散的に更新するタイミングは任意である。
【００５９】
上述の特許文献１や特許文献２に記載されているような従来の電力変換装置では、検出抵抗に電流が給電されていない値をホールドしてしまう可能性があるので、演算電流を離散的に更新する場合、チョッパ回路の下段半導体素子がオンするタイミングに同期して差動検出信号をホールドしなければならない制約が伴うが、実施の形態３の電力変換装置では、このような制約はなく、演算手段１３ｂは搬送波信号Ｃ１と非同期で信号ｖｏｆ及び位相幅信号Ｄ１をアナログ／デジタル変換しても良く、これによりホールドタイミングが不正確な安価なホールド器であっても精度良い電流検出値を得ることができる。
【００６０】
実施の形態４．
前記実施の形態における演算手段は、演算電流ｉ１の補正量を位相幅信号に基づいて得ていたが、スイッチング信号Ｇ１、Ｇ２、若しくは比較器２１が出力する信号Ｓ１に基づいて演算電流ｉ１の補正量を得るものに置換しても良い。
図８は、このような、この発明の実施の形態４における演算手段１３ｃの内部構成を示す図であり、図中、実施の形態１〜３と同一の符号を付したものは、同一または相当部分を示すものとする。
【００６１】
図８において、第１の補正量設定器３１は第１の補正量Voff1を出力し、第２の補正量
設定器３２は第２の補正量Voff2を出力する。
選択器３３は補正信号ｖｏｃとして信号Ｓ１がTRUEの場合は第１の補正量Voff1を出力し
、信号Ｓ１がFALSEの場合は第２の補正量Voff2を出力する。
【００６２】
図９は本実施の形態４の演算手段１３ｃにおける時刻と各信号の関係を示したものである。図９において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１、２段目は信号Ｓ１、３段目は電流ｉ０、４段目は差動検出信号ｖｏ、５段目は差動検出信号誤差ｖｏｅ、をそれぞれプロットしている。第２の電位ｖ２は、上段電力用半導体素子２がオンしている場合は第１の電位と同電位であり、下段電力用半導体素子３がオンしている場合は基準電位と同電位である。換言すると、遅延時間Ｔｄを無視すれば、信号Ｓ１がTRUEの場合、第２の電位ｖ２は第１の電位と同電位であり、信号Ｓ１がFALSEの場合、第２の電位ｖ２は基準電
位と同電位である。従って、差動検出信号誤差ｖｏｅについて前述の（８）式が成り立てば、差動検出信号誤差ｖｏｅは、信号Ｓ１がTRUEの場合とFALSEの場合の２通りと見なし
て良い。
【００６３】
信号Ｓ１がTRUEの場合、第２の電位ｖ２は第１の電位と同電位であるので、差動検出誤差ｖｏｅは（８）式のｖ２にｖ１を代入したＫ２×ｖ１である。
また、信号Ｓ１がFALSEの場合、第２の電位ｖ２は基準電位と同電位であるので、差動検
出誤差ｖｏｅは（８）式のｖ２に０を代入した０（＝Ｋ２×０）である。
そこで、第１の補正量設定器３１はＫ２×ｖ１を出力するように設定しておき、第２の補正量設定器３２は０を出力するように設定しておくことによって、選択器３３は正確な
補正信号ｖｏｃを出力することができる。
【００６４】
なお、信号Ｓ１と信号Ｓ２、スイッチング信号Ｇ１、スイッチング信号Ｇ２の関係は図６に示した関係であって、通常遅延時間Ｔｄは無視できる程度であるので、選択器３３の入力として、信号Ｓ１の代わりに信号Ｓ２、スイッチング信号Ｇ１、スイッチング信号Ｇ２のいずれを用いても、同様の効果を得ることが可能である。
【００６５】
また、第１の補正量Voff1及び第２の補正量Voff2の設定値として、オフセット設定器２８が出力するオフセット信号Voffの値を包含させておけば、オフセット設定器２８を省略できる。
また、第１の補正量Voff1は、第２の電位ｖ２が第１の電位ｖ１であるときの補正量であ
る。第１の電位ｖ１が一定値の場合は、第１の補正量Voff1を一定とすれば良いが、第１
の電位ｖ１が変化する場合は、第１の補正量Voff1を第１の電位ｖ１に応じて可変にすれ
ば良いことは言うまでもない。
【００６６】
以上のように、この発明の実施の形態４における演算手段１３ｃは、スイッチング信号Ｇ１、Ｇ２のオンオフに応じて第１の補正量と第２のオフセット補正量の何れかを選択するようにしたので、位相幅信号Ｄ１毎の補正量演算を省いて２通りの補正量だけで正確な電流演算ができる効果がある。
【００６７】
実施の形態５．
実施の形態４における演算手段１３ｃは演算電流ｉ１を連続して更新するようにしていたが、演算電流ｉ１を離散的に更新するものに置換するようにしても良い。
図１０は、このようなこの発明の実施の形態５における演算手段１３ｄの内部構成を示す図であり、図中、実施の形態４と同一の符号を付したものは、同一または相当部分を示すものとする。
【００６８】
図１０において、選択器３３ｄは、位相幅信号Ｄ１と搬送波信号Ｃ１に基づき、差動検出信号ｖｏを後述するタイミングでホールドしてｖｏｈとして出力すると共に、補正信号ｖｏｃとして第１の補正量Voff1又は第２の補正量Voff2の何れかを選択して出力する。
【００６９】
図１１は、選択器３３ｄの動作を示す流れ図（フローチャート）である。
ステップS100で選択器３３ｄは動作を開始する。
ステップS101で位相幅信号Ｄ１が0.5より大きいか否かを判断する。位相幅信号Ｄ１が0.5より大きい場合、ステップS102にてΔT秒待機する。本実施の形態５では、ΔT秒の整数倍が搬送波信号Ｃ１の半周期Tc/2秒となるようにΔT秒を設定する。なお、設定するΔT[秒]は搬送波信号Ｃ１の半周期Tc/2[秒]の整数倍が望ましいが、ΔT≪Tc/2であれば整数倍で
なくても良い。
ステップS103は、搬送波信号Ｃ１が０か否かを判断する。搬送波信号Ｃ１が０の場合、ステップS104にて、補正信号ｖｏｃとして第１の補正量Voff1を選択し、ステップS105にて
ｖｏｈを更新することで、ｖｏｈは搬送波信号Ｃ１＝０時点のｖｏになる。
ステップS103で搬送波信号Ｃ１が０でない場合は、ステップS102を実行する。
また、ステップS101で位相幅信号Ｄ１が0.5以下の場合、ステップS106にてΔT秒待機する。
【００７０】
ステップS107は、搬送波信号Ｃ１が１か否かを判断する。搬送波信号Ｃ１が１の場合、ステップS108にて、補正信号ｖｏｃとして第２の補正量Voff2を選択し、ステップS105に
てｖｏｈを更新することで、ｖｏｈは搬送波信号Ｃ１＝１時点のｖｏになる。
また、ステップS107で搬送波信号Ｃ１が１でない場合は、ステップS106を実行する。
【００７１】
図１１のフローチャートに従えば、位相幅信号Ｄ１が0.5より大きい場合は搬送波信号
Ｃ１＝０となるタイミング（三角波状の搬送波信号Ｃ１が谷となるタイミング）で差動検出信号をホールドし、位相幅信号Ｄ１が0.5以下の場合は搬送波信号Ｃ１＝１となるタイ
ミング（三角波状の搬送波信号Ｃ１が山となるタイミング）で差動検出信号をホールドする。
【００７２】
図１２は本実施の形態５における時刻と各信号の関係を示したものである。
図１２において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１、２段目は信号Ｓ１、３段目は電流ｉ０、４段目は差動検出信号ｖｏとホールドした信号ｖｏｈ、５段目は補正信号
ｖｏｃ、をそれぞれプロットしている。
図１２の期間Ａは位相幅信号Ｄ１が0.5以下の期間であり、期間Ｂは位相幅信号Ｄ１が0.5より大きい期間である。
位相幅信号Ｄ１が0.5以下の期間Ａでは、搬送波信号Ｃ１が１のタイミング、即ち三角
波状の搬送波信号Ｃ１が山となるタイミングで差動検出信号ｖｏをホールドしてｖｏｈとして出力する。そして、期間Ａでは補正信号ｖｏｃとして第２の補正量Voff2を選択して
出力する。
また、位相幅信号Ｄ１が0.5より大きい期間Ｂでは、搬送波信号Ｃ１が０のタイミング
、即ち三角波状の搬送波信号Ｃ１が谷となるタイミングで差動検出信号ｖｏをホールドしてｖｏｈとして出力する。そして、期間Ｂでは補正信号ｖｏｃとして第１の補正量Voff1
を選択して出力する。
【００７３】
位相幅信号Ｄ１が0.5以下の期間Ａでは、信号Ｓ１はTRUEの期間よりFALSEの期間が長く、搬送波信号Ｃ１が１のタイミングは信号Ｓ１がFALSEである。
位相幅信号Ｄ１が0.5より大きい期間Ｂでは、信号Ｓ１はFALSEの期間よりTRUEの期間が長く、搬送波信号Ｃ１が０のタイミングは信号Ｓ１がTRUEである。
このように動作させることによって、信号Ｓ１はTRUE、FALSEのパルス期間の長い方の差
動検出信号ｖｏをホールドしてｖｏｈを得ることになる。
【００７４】
このような構成によって、実施の形態５における演算手段１３ｄは、位相幅信号Ｄ１が0.5よりも大きい場合は、上段電力用半導体素子２ａがオンとなる期間、即ち、信号Ｓ１
がTRUEの期間に差動検出信号ｖｏをホールドするようになる。そして、位相幅信号Ｄ１が0.5以下の場合は、下段電力用半導体素子がオンとなる期間、即ち信号Ｓ１がFALSEの期間に差動検出信号ｖｏをホールドするようになる。その結果、必ず、信号Ｓ１の状態が、TRUE若しくはFALSEを持続する期間の長い条件で差動検出信号ｖｏをホールドする。
換言すると、TRUE若しくはFALSEが短期間で変化する時に差動検出信号ｖｏをホールドす
る必要がないので、ホールドするタイミングが、三角波状の搬送波信号Ｃ１の山、または谷から多少ずれても信号Ｓ１の状態に変化はない。
【００７５】
上述の特許文献１や特許文献２に記載の従来の電力変換装置では、下段電力用半導体素子がオンとなるタイミングで差動検出信号をホールドする必要があったが、位相幅信号Ｄ１が１に近づくと、下段電力用半導体素子がオンする期間は短期間であり、差動検出信号をホールドするタイミングは高い精度が要求される問題があった。
本実施の形態５の電力変換装置では、TRUE若しくはFALSEが短期間で変化する時に差動検
出信号ｖｏをホールドする必要がないので、差動検出信号ｖｏをホールドするタイミングの許容範囲が広くなり、処理時間に伴う遅延を有する安価な回路を用いても、精度良く電流値を得ることが可能である。
なお、本実施の形態５では、一例としてステップＳ１０１において位相幅信号Ｄ１の分岐条件を0.5に設定した場合について示したが、位相幅信号Ｄ１の分岐条件は0より大きく且つ１より小さい範囲であれば、0.5以外の数値でも良いことは言うまでもない。
【００７６】
実施の形態６．
前記実施の形態５における演算手段１３ｄは、差動検出信号ｖｏをホールドして演算電流ｉ１を出力するようにしていたが、差動検出信号ｖｏの代わりに差動検出信号ｖｏにローパスフィルタを介したｖｏｆをホールドするものに置換するようにしても良い。
図１３は、このような、この発明の実施の形態６における演算手段１３ｅの内部構成を示す図であり、図中、実施の形態５と同一の符号を付したものは、同一または相当部分を示すものとする。
【００７７】
図１３において、ローパスフィルタ４０は、差動検出信号ｖｏを後述する時定数でフィルタリングし、この結果を信号ｖｏｆとして選択器３３ｅに出力する。
選択器３３ｅは、位相幅信号Ｄ１と搬送波信号Ｃ１に基づき、信号ｖｏｆを後述するタイミングでホールドしてｖｏｈとして出力するとともに、補正信号ｖｏｃとして第１の補正量Voff1または第２の補正量Voff2の何れかを選択して出力する。
【００７８】
図１４は、選択器３３ｅの動作を示すフローチャートであり、図中、実施の形態５と同一の符号を付したものは、同一または相当部分を示すものとする。
ステップS110ではステップS104またはステップS108の処理が終わると、ΔT2[秒]だけ待機する。このステップS110によって、三角波状の搬送波信号の山又は谷のタイミングからΔT2だけ遅延したタイミングで選択器３３ｅの信号ｖｏｈを更新するようになる。ΔT2は0[秒]以上で且つ、搬送波信号Ｃ１の４分の１周期、即ちTc/4 [秒]以下に設定する。特に、ΔT2＝0[秒]の場合、選択器３３ｅは選択器３３ｄと同一になる。
【００７９】
図１５は本実施の形態６における時刻と各信号の関係を示したものである。
図１５において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１、２段目は信号Ｓ１、３段目は電流ｉ０、４段目は差動検出信号誤差ｖｏｅ、５段目はローパスフィルタ４０と同じ時定数のフィルタで差動検出信号誤差ｖｏｅをフィルタ処理した信号ｖｏｅｆ、６段目は差動検出信号ｖｏとホールドした信号ｖｏｈ、をそれぞれプロットしている。
図１５の３段目のように、電流ｉ０は、信号Ｓ１が変化するタイミング、即ち、電力用半導体素子がオン、オフするタイミングでリンギングと呼ばれる振動が発生する。このリンギングが発生しているタイミングで選択器が信号をホールドすると、演算手段が出力する演算電流ｉ１にリンギングに起因した誤差が生じる。
本実施の形態６におけるローパスフィルタ４０は、このリンギングの影響を除去するように作用する。
【００８０】
ここで、ローパスフィルタ４０の時定数について考察する。
図１５の４段目は差動検出誤差ｖｏｅであり、この差動検出誤差ｖｏｅに対してローパスフィルタ４０と同じ時定数のフィルタでフィルタ処理した波形が図１５の５段目のｖｏｅｆである。図１５のように位相幅信号Ｄ１が０．５より大きい場合、選択器３３ｅは上述したように三角波状の搬送波信号Ｃ１が谷となるタイミングからΔT2[秒]だけ遅延したタイミングでｖｏｆをホールドする。ΔT2は0[秒]以上で且つ、搬送波信号Ｃ１の４分の１
周期、即ちTc/4 [秒]以下に設定しているので、選択器３３ｅが信号ｖｏｆをホールドす
るのは図１５中の期間Ｃにおける何れかとなる。
換言すると、信号ｖｏｆのホールドは、ΔT2を０〜Tc/4[秒]の範囲で変更することにより、図中期間Ｃ内の任意のタイミングでホールドすることになり、図１５の例ではΔT2をTc/8[秒]に設定して図中の▲印のタイミングで信号ｖｏｆをホールドしている。
【００８１】
位相幅信号Ｄ１が0.5より大きい場合、選択器３３ｅがホールドした信号ｖｏｆが含有
する誤差ｖｏｅｆは第１の補正量Voff1に相当する値になっていれば、選択器３３ｅが選
択する補正量として第１の補正量Voff1が妥当な値となる。
図１５の５段目を見て判るように位相幅信号Ｄ１が0.5より大きい場合は、信号Ｓ１がTRU
Eの期間で信号ｖｏｆをホールドするようにしているので、ｖｏｅｆは信号Ｓ１がFALSEからTRUEに変化してから0 [秒]以上Tc/2[秒]以下の期間の値となるので、ローパスフィルタ４０の時定数は搬送波信号Ｃ１の周期の１／２倍以下の時定数としておけば良い。また、ローパスフィルタ４０の時定数を搬送波信号Ｃ１の周期の1/20倍以上にしておけば、搬送波信号に対するｖｏの変化は十分捕捉できる。
即ち、ローパスフィルタ４０の時定数は搬送波信号Ｃ１の周期の1/20倍以上１／２倍以下の時定数としておけば良い。
【００８２】
特に、期間Ｃでホールドするようにすれば、信号ｖｏｅｆは信号Ｓ１がFALSEからTRUE
に変化してからTc/4[秒]以上Tc/2[秒]以下の期間の値となる。
換言すると、選択器３３ｅが信号ｖｏｆをホールドして良い期間は搬送波の１／２周期以上であるので、差動検出信号ｖｏに対して、搬送波信号周期の1/4倍以上1/2倍以下の時定数となるフィルタを設けても、差動検出信号誤差ｖｏｅはホールドするタイミングでは定常状態となっており、好ましい。その結果、リンギングなどに起因する検出ノイズの抑制が可能となり、選択器３３ｅが選択する補正量として第１の補正量Voff1が妥当な値とな
る。
【００８３】
特許文献１や特許文献２に記載されているような従来の電力変換装置では、下段電力用半導体素子がオンとなるタイミングで差動信号をホールドする構成であるため、図１５のような場合、信号Ｓ１がFALSEの期間だけ検出抵抗に電流が給電されるので、ホールドす
る期間も信号Ｓ１がFALSEの期間になる。
位相幅信号Ｄ１が1に近づくほど、FALSEの期間は短くなる。位相幅信号の範囲が高いほど、電力変換装置の利用率が高く、一般的な用途では位相幅信号は0.95以上を確保したい。この場合、信号Ｓ１がFALSEの期間は搬送波信号の周期の1/20となる。
従って、本実施の形態６のような搬送波信号周期の1/20倍以上1/2倍以下の時定数となる
フィルタを設けてしまうと、差動検出信号誤差ｖｏｅが過渡状態でホールドすることになり、選択器３３ｅが選択する補正量を第１の補正量Voff1または第２の補正量Voff2といった２通りで与えることはできず、その結果、リンギングなどに起因するノイズ抑制の効果を得ることができない。
【００８４】
しかしながら、本実施の形態６の電力変換装置によれば、差動検出信号ｖｏに対して搬送波信号Ｃ１の周期Ｔｃの略１／２０以上、且つ略１／２以下の時定数となるフィルタを介した値ｖｏｆに基づいて、演算電流ｉ１を演算するようにしたので、リンギングなどに起因するノイズの影響を受けることなく、安定で正確な演算電流ｉ１を演算することが可能である。
【００８５】
実施の形態７．
前記実施の形態６では、演算手段は、第１の補正量と第２の補正量を備え、演算電流ｉ１を演算するための補正量として、スイッチング信号Ｇ１、Ｇ２のオンオフに応じて第１の補正量と第２の補正量の何れかを選択し、加算して補正するようにしていたが、電力用半導体素子で発生する電圧降下が電流の大きさに略比例する場合は、ｖ２の電位、即ち、差動検出信号誤差ｖｏｅの大きさも電力用半導体素子を通過する電流の大きさに応じて変化する。電力用半導体素子で発生する電圧降下が電流の大きさに略比例する場合は、電流ｉ０に対する差動検出信号ｖｏの増幅率が変化したように反映される。
上段電力用半導体素子と下段電力用半導体素子に異なる種類の電力用半導体素子を用いると、電力用半導体素子で発生する電圧降下の大きさと電流ｉ０の比例関係の係数は、スイッチング信号Ｇ１、Ｇ２のオンオフの状態によって異なる。
そこで、前記実施の形態６に加えて、スイッチング信号Ｇ１、Ｇ２のオンオフと略同期して変化する信号Ｓ１に応じて第３の補正量と第４の補正量の何れかを選択し、乗算して補正するようにしても良い。
【００８６】
図１６は、このような、この発明の実施の形態７における演算手段１３ｆの内部構成を示す図であり、図中、実施の形態６と同一の符号を付したものは、同一または相当部分を示すものとする。
実施の形態６の演算手段１３ｅでは、ゲイン演算器２９で加減算器２７の出力をＫ倍するようにしていた。本実施の形態７の演算手段１３ｆでは、第３の補正量Ｋ１を出力する第３の補正量設定器５０と、第４の補正量Ｋ２を出力する第４の補正量設定器５１とを備えている。
選択器３３ｆは、加減算器２７へ出力する補正量として第１の補正量Voff1を選択した
場合は、乗算器５２へ出力する補正量として第３の補正量Ｋ１を選択し、加減算器２７へ出力する補正量として第２の補正量Voff2を選択した場合は、乗算器５２へ出力する補正
量として第４の補正量Ｋ２を選択する。
【００８７】
このように、演算電流ｉ１を演算するための補正量として、加算的に演算電流ｉ１を補正するVoff1, Voff2に加え、乗算的に演算電流ｉ１を補正する第３の補正量Ｋ１、第４の補正量Ｋ２を加えることで、より正確に演算電流ｉ１を演算することが可能となる。
【００８８】
実施の形態８．
前述の実施の形態においては、差動検出回路６は１つのオペアンプで差動検出と信号増幅の２つの役割を担うものについて示したが、差動検出回路内部にオペアンプを２つ設けることによって、差動検出の役割と信号増幅の役割を分担させる差動検出回路６ｇに置換しても良い。
図１７は、このような、この発明の実施の形態８における差動検出回路６ｇの内部構成を示す図であり、図中、前述の実施の形態と同一の符号を付したものは、同一または相当部分を示すものとする。
【００８９】
図１７において、差動検出回路６ｇは、差動検出の役割を担うオペアンプ７と、信号増幅の役割を担うオペアンプ６６の計２つのオペアンプを具備する。
ここで、抵抗８〜１２の選択は、抵抗値Ｒ１〜Ｒ５の間に以下の（９）、（１０）式の関係が成り立つように行う。
【００９０】
Ｒ１＝Ｒ２＝Ｒ３ ・・・・・・（９）
２×Ｒ１＝Ｒ４＝Ｒ５ ・・・・（１０）
【００９１】
抵抗８〜１２の抵抗値Ｒ１〜Ｒ５をこのように与えることによって、オペアンプ７の出力は電位差（ｖ３−ｖ２）を増幅することなく、差動検出することができる。また、抵抗値Ｒ１〜Ｒ５の大きさの種類は２通りだけであり、抵抗１１、１２はＲ１と同じ抵抗値の抵抗を直列接続で与えたり、或いは抵抗８〜１０をＲ４と同じ抵抗値の抵抗を並列接続で与えたりすることによって、抵抗８〜１２を同一ロットの同じ抵抗で構成することが可能である。その結果、抵抗ばらつきに起因する同相電圧に伴う検出誤差を低減させることができる。そして、抵抗６０〜６５の抵抗値Ｒ１０〜Ｒ１５を適切に与えることによって、オペアンプ７の出力を所望の倍率で増幅した値をオペアンプ６６から出力させることができる。
【００９２】
以上のように、実施の形態８の差動検出回路によれば、差動検出の役割を担うオペアンプと信号増幅の役割を担うオペアンプの計２つのオペアンプを具備する構成にすることよって、差動検出の役割を担うオペアンプに接続される抵抗８〜１２は同一ロットで構成することが可能である。同一ロットの抵抗値のばらつきは異なるロットの抵抗値のばらつきよりも相対的に小さいので、抵抗８〜１２の抵抗ばらつきと同相電圧によって発生する誤差を小さくすることができる。その結果、差動検出信号ｖｏに生じる誤差を小さくすることができる効果がある。
【００９３】
実施の形態９．
前述したように、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、前記実施の形態１において、電力変換装置１５の第１の電位ｖ１は車両に搭載されたバッテリ１の正極に接続され、第３の電位ｖ３は車両に搭載された電気的負荷５に接続され、基準電位ＧＮＤは車体接地又はバッテリの負極に接続されるように構成しても良い。
【００９４】
このように構成することによって、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、電気的負荷にバッテリ電圧よりも低い電圧を印加するとともに、電気的負荷に給電する電流値ｉ０を正確に得ることができる効果がある。
【００９５】
実施の形態１０．
前記実施の形態９では電力変換装置の第１の電位がバッテリに接続され、第３の電位が電気的負荷に接続される場合を扱ったが、電力変換装置の第１の電位には電気的負荷が接続され、第３の電位にはコイルを介してバッテリの正極が接続され、前記基準電位は車体接地又はバッテリの負極に接続するようにしても良い。
図１８はこのような、この発明の実施の形態１０における電力変換装置の全体構成を示す図であり、図中、前述の実施の形態と同一の符号を付したものは、同一または相当部分を示すものとする。
【００９６】
図１８において、電力変換装置１５ｈはチョッパ回路１６ｈ、検出抵抗４、差動検出回路６、演算手段１３、位相幅信号発生器１４を具備しており、チョッパ回路１６ｈの制御信号として、位相幅信号発生器１４が出力する位相幅信号Ｄ１、演算手段１３が出力するスイッチング信号Ｓ１が存在する。
位相幅信号Ｄ１は、チョッパ回路１６ｈが備える下段電力用半導体素子３ｈの通電期間と非通電期間の比に相当し、０〜１の間で変化する。下段電力用半導体素子３ｈがオンしている期間は、第２の電位ｖ２は基準電位ＧＮＤと同電位となる。また、電気的負荷５ｈはコンデンサと抵抗の並列回路負荷である。
【００９７】
また、チョッパ回路１６ｈの上段電力用半導体素子２ｈと下段電力用半導体素子３ｈとの接続点に、検出抵抗４の一端が接続され、検出抵抗４の他端にはコイル８０を介して直流電圧源１ｈの正極端子が接続される。
なお、チョッパ回路１６ｈと電気的負荷５ｈの接続点の電位は第１の電位ｖ１、検出抵抗４とチョッパ回路１６ｈの接続点の電位は第２の電位ｖ２、検出抵抗とコイル８０との接続点の電位は第３の電位ｖ３である。
【００９８】
コイル８０を通る電流値ｉ０は必ず連続的に変化するので、下段電力用半導体素子３ｈがオンからオフに変化すると、電流ｉ０は第２の電位ｖ２からダイオードである上段電力用半導体素子２ｈを通過して電気的負荷５ｈに給電される。
なお、この実施の形態１０においては、チョッパ回路１６ｈが備える上段電力用半導体素子は半導体整流素子であるダイオードにしているが、MOS-FETやIGBTといった半導体スイ
ッチング素子で構成しても、適切なスイッチングを行えば本実施の形態と同様の動作が可能である。上段電力用半導体素子がMOS-FETの場合とダイオードの場合とを比較すると、MOS-FETはダイオードよりも導通損失や発熱が小さいという長所がある一方、ダイオードはMOS-FETより簡素且つ安価という長所がある。
スイッチング信号Ｓ１はチョッパ回路１６ｈが備える下段電力用半導体素子３ｈをオンオフさせるための信号である。
【００９９】
このような構成によって、実施の形態１０によれば、電気的負荷５ｈが接続される第１の電位ｖ１を直流電圧源１ｈの正極側の電位よりも高い電位とすることができる。
特に、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、電力変換装置１５ｈの第１の電位ｖ１を車両に搭載された電気的負荷５ｈに接続し、コイル８０を介して、第３の電位ｖ３を直流電圧源１ｈとして車両に搭載されたバッテリの正極に接続するようにすれば、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、直流電圧源１ｈの正極側電位よりも高い電圧を電気的負荷５ｈに印加することができるとともに、直流電圧源１ｈから給電される電流値ｉ０を正確に得られる効果がある。
【０１００】
実施の形態１１．
前述の実施の形態では、電気的負荷として、抵抗やコイル、コンデンサによって構成されたものを扱ったが、電気的負荷は直流回転機であっても良い。
図１９は本実施の形態１１における電力変換装置の全体構成を示す図であり、前記実施の形態と同一の符号を付したものは、同一またはこれに相当するものである。
【０１０１】
図１９において、電力変換装置１５ｉには、直流電圧源１と直流回転機７０と電圧指令発生器７１とが接続される。この電力変換装置１５ｉは、第１のチョッパ回路１６ｘと、第２のチョッパ回路１６ｙと、位相幅演算器７２と、検出抵抗４と、差動検出回路６と
第１の演算手段１３ｘと、第２の演算手段１３ｙから構成されている。
直流回転機７０はｘ相とｙ相の２端子を有しており、ｘ相は検出抵抗４を介してチョッパ回路１６ｘに接続されている。また、直流回転機７０のｙ相はチョッパ回路１６ｙに接続されている。電圧指令発生器７１は直流回転機７０のｘ相にチョッパ回路１６ｘが印加すべき電圧の指令値ｖｘ＊と、直流回転機７０のｙ相にチョッパ回路１６ｙが印加すべき電圧の指令値ｖｙ＊とを出力する。
【０１０２】
なお、ｖｘ＊、ｖｙ＊のそれぞれが取り得る範囲は、−0.5×ｖ１〜＋0.5×ｖ１[V]で
ある。位相幅演算器７２には、予め直流電圧源１の端子間電位差ｖ１が記憶されており、以下の（１１）、（１２）式に基づいて位相幅信号Ｄ１ｘ、Ｄ１ｙの演算を行う。
Ｄ１ｘ＝ｖｘ＊÷ｖ１＋0.5 ・・・・（１１）
Ｄ１ｙ＝ｖｙ＊÷ｖ１＋0.5 ・・・・（１２）
【０１０３】
ｖｘ＊、ｖｙ＊のそれぞれが取り得る範囲から判るように、位相幅信号Ｄ１ｘ、Ｄ１ｙのそれぞれが取り得る範囲は０〜１となる。演算手段１３ｘは前記実施の形態に記載の演算手段１３と同一構成である。
演算手段１３ｘは、位相幅信号Ｄ１ｘに基づいて第１のチョッパ回路１６ｘの上段電力用半導体素子２ｘをオンオフさせるためのスイッチング信号Ｇ１ｘと、下段電力用半導体素子３ｘをオンオフさせるためのスイッチング信号Ｇ２ｘとを出力するとともに、差動検出回路６から得た差動検出信号ｖｏに基づいて演算電流ｉ１を演算する。
演算手段１３ｙは、演算手段１３ｘに対して演算電流ｉ１の演算を廃したものであり、位相幅信号Ｄ１ｙに基づいて、第２のチョッパ回路１６ｙの上段電力用半導体素子２ｙをオンオフさせるためのスイッチング信号Ｇ１ｙと、下段電力用半導体素子３ｙをオンオフさせるためのスイッチング信号Ｇ２ｘとを出力する。
【０１０４】
チョッパ回路１６ｘ、検出抵抗４、差動検出回路６、演算手段１３ｘの接続に着目すれば、実施の形態１のチョッパ回路１６、検出抵抗４、差動検出回路６、演算手段１３から構成される接続と共通であり、本実施の形態１１のチョッパ回路についても同じ原理で動作できる。従って、実施の形態２以降の構成を用いても直流回転機７０を駆動しつつ、演
算電流ｉ１を得ることができることは言うまでもない。
【０１０５】
また、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、直流電圧源１を車両に搭載されたバッテリで与え、電力変換装置１５ｉの第１の電位ｖ１は該バッテリの正極に接続され、電力変換装置１５ｉの第３の電位ｖ３は車両に搭載された直流回転機に接続され、基準電位ＧＮＤは車体接地又はバッテリの負極に接続するようにすると良い。このように接続することで、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、直流回転機７０にバッテリ電圧よりも低い電圧を印加するとともに、直流回転機７０に給電する電流値を正確に得る電力変換装置を得ることができる。
【０１０６】
実施の形態１２．
前記実施の形態１１では、電気的負荷として直流回転機が接続されたものを扱ったが、電気的負荷は交流回転機であっても良い。
図２０は、このような、この発明の実施の形態１２における電力変換装置の全体構成を示す図であり、前記実施の形態と同一の符号を付したものは、同一またはこれに相当するものである。
図２０において、電力変換装置１５ｊには、直流電圧源１と交流回転機７０ｊと電圧指令発生器７１ｊとが接続される。この電力変換装置１５ｊは、第１のチョッパ回路１６ｕと、第２のチョッパ回路１６ｖと、第３のチョッパ回路１６ｗと、第１の演算手段１３ｕと、第２の演算手段１３ｖと、第３の演算手段１３ｗと、位相幅演算器７２ｊと、第１の検出抵抗４ｕと、第２の検出抵抗４ｖと、第１の差動検出回路６ｕと、第２の差動検出回路６ｖとから構成されている。
【０１０７】
第１のチョッパ回路１６ｕ、第１の検出抵抗４ｕ、第１の差動検出回路６ｕ、第１の演算手段１３ｕの接続に着目すれば、実施の形態１のチョッパ回路１６、検出抵抗４、差動検出回路６、演算手段１３から構成される接続と共通であり、本実施の形態１２のチョッパ回路についても同じ原理で動作できる。
第２のチョッパ回路１６ｖ、第２の検出抵抗４ｖ、第２の差動検出回路６ｖ、第２の演算手段１３ｖの接続についても同じである。また、第３のチョッパ回路１６ｗ、第３の演算手段１３ｗの接続については、前記実施の形態１１の第２のチョッパ回路１６ｙ、第２の演算手段１３ｙの接続と共通であり、本実施の形態１２のチョッパ回路についても同じ原理で動作できる。
また、これらの接続について、実施の形態２以降の構成を用いて交流回転機７０ｊを駆動すれば、精度の良い演算電流ｉ１が得られることは言うまでもない。
【０１０８】
また、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、直流電圧源１を車両に搭載されたバッテリで与え、電力変換装置１５ｊの第１の電位ｖ１は該バッテリの正極に接続され、電力変換装置１５ｊの第３の電位ｖ３は車両に搭載された交流回転機に接続され、基準電位ＧＮＤは車体接地又はバッテリの負極に接続するようにすると良い。このように接続することで、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、交流回転機７０ｊにバッテリ電圧よりも低い電圧を印加するとともに、交流回転機７０ｊに給電する電流値を正確に得る電力変換装置を得ることができる。
なお、本実施の形態１２では、交流回転機７０ｊの三相電流のうちの二相を検出する場合を扱ったが、三相電流のそれぞれを検出できるように検出抵抗と差動検出を三相すべてに具備する構成にしても良いことは言うまでもない。
【符号の説明】
【０１０９】
１ 直流電圧源、２ 上段電力用半導体素子、３ 下段電力用半導体素子、
４ 検出抵抗、５ 電気的負荷、６ 差動検出回路、７ オペアンプ、
８〜１２ 抵抗、１３ 演算手段、１４ 位相幅信号発生器、１５ 電力変換装置、
１６ チョッパ回路、２０ 搬送波信号発生器、２６ ローパスフィルタ、
ｖ１ 第1の電位、ｖ２ 第２の電位、ｖ３ 第３の電位、
ｉ０ 出力電流、ｉ１ 演算電流、ｖｏ 差動検出信号、Ｄ１ 位相幅信号、
Ｓ１、Ｇ１、Ｇ２ スイッチング信号、Ｃ１ 搬送波信号、
ｖｏｅ 差動検出信号誤差、ｖｏｃ 補正信号
【技術分野】
【０００１】
この発明は、負荷へ給電するチョッパ回路の出力電流の電流値を、高い精度で演算することのできる電流検出機能を具備した電力変換装置に関するものである。
【背景技術】
【０００２】
インバータやコンバータといった電力変換装置の多くは、チョッパ回路として第１の電位と第２の電位の間に接続される上段電力用半導体素子と、第２の電位と基準電位との間に接続される下段電力用半導体素子とを備える。そして、所望の位相幅信号（デューティー比）に基づいて、少なくともチョッパ回路の上段電力用半導体素子若しくは下段電力用半導体素子のいずれかをオンオフさせることで、第１の電位と第２の電位の間で電力変換を行う。例えば、このような電力変換装置で三相交流回転機を駆動するインバータに適用する場合、第１の電位と基準電位の間に直流電源を接続し、所望の位相幅を適切に与えるとともに、この位相幅に基づいて上段電力用半導体素子と下段電力用半導体素子とをスイッチングすることによって、基準電位に対する第２の電位を交流にしている。即ち、基準電位に対して直流となる第１の電位を、交流となる第２の電位に電力変換を行っている。このような電力変換をU相、V相、W相のそれぞれに施すことによって、三相交流回転機を駆動するインバータでは直流から三相交流に電力変換を行っている。
【０００３】
三相交流回転機を駆動する場合、電力変換装置が給電する電流と三相交流回転機のトルクとの間には密接な関係があり、電流の検出精度が不十分であると、三相交流回転機のトルクリプルや回転むら、異音の発生要因となってしまう。
例えば、車両に搭載される電動パワーステアリング装置が具備する三相交流回転機を駆動する場合、トルクリプルの発生はハンドルの振動となって現れるので、電流を精度良く検出してトルクリプルを極力小さくしたいとの要求がある。
電力変換装置の出力電流を検出する方法としては、電流トランスを用いる方法や、ホール電流センサを用いる方法がある。
電流トランスを用いる方法は直流電流が検出できないので、停止状態や低回転で駆動する用途では利用できない。また、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。
【０００４】
そこで、特許文献１に記載される従来の電力変換装置では、上アームのスイッチング素子と下アームのスイッチング素子とが直列接続され、上アームのスイッチング素子が直流電源の正極側に接続されるとともに、下アームのスイッチング素子が直流電源の負極側に接続される三相分のアーム回路、この三相分のアーム回路のうちの少なくとも二相分の下アームのスイッチング素子にそれぞれ直列に挿入され、下アームのスイッチング素子に流れる電流を検出する電流検出用抵抗素子を備え、上記電流に基づいて生成された三相の電圧指令波信号と搬送波とを比較して、パルス幅変調により上アーム及び下アームのスイッチング素子をオンオフ制御し、電力変換装置が給電する電流を得るようにしている。
【０００５】
また、例えば特許文献２に記載される従来の電力変換装置では、駆動回路によりＰＷＭ
制御される負荷の電源側に設けたシャント抵抗を有する電流検出手段を備え、ＰＷＭ制
御信号のオンオフのそれぞれにおいてシャント抵抗の両端電圧の電位差を検出し、オフ時に検出された電圧をオフセット電圧として、オン時に検出された電圧とオフセット電圧との差に基づいて、負荷に流れる電流を検出するようにしている。
【０００６】
また、例えば特許文献３に記載される従来の電力変換装置では、ゲート回路を有するパ
ワー素子により直流電力をモータ駆動用の交流電力に変換するインバータの出力回路に直列に電流検出抵抗を挿入し、この電流検出抵抗の両端に生じる電位差をシグマデルタ変調されたデジタル信号に変換するシグマデルタ変調器と、前記デジタル信号を電気的に絶縁して伝達する電気絶縁性結合器と、伝達された信号を復調するデジタルフィルタと、このデジタルフィルタの出力に基づきインバータのゲート回路を制御する制御信号発生回路とを備えることで、電力変換装置が給電する電流を得るようにしている。
【０００７】
また、例えば特許文献４に記載される従来の電力変換装置では、上アームスイッチング素子及び下アームスイッチング素子によってモータを駆動し、モータのバッテリ陽極の電位を基準とする第１の基準電圧源と、グランド電位を基準とする第２の基準電圧源と、上アームスイッチング素子と下アームスイッチング素子の接続点とモータの端子の間に設けられたシャント抵抗と、このシャント抵抗の電位に基づいて上記第１及び第２の基準電圧源の一方からの電圧を出力する切り替え手段と、該切り替え手段の出力と上記シャント抵抗の両端の電圧の間の電位差をそれぞれ分圧して２つの電圧信号を生成する分圧手段と、該分圧手段によって生成された２つの電圧信号を入力し、シャント抵抗に流れる電流値と電流の方向に基づいて所定の増幅率で増加又は減少する電圧を出力する増幅手段を備え、電力変換装置が給電する電流を得るようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０１７６７１号公報（請求項１、図１）
【特許文献２】特開２００６−２６２６７７号公報（請求項１，２、図１，４）
【特許文献３】特開平７−０１５９７２号公報（請求項１、図１）
【特許文献４】特開２００６−０６４５９６号公報（請求項１、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このような従来の電力変換装置では、次のような問題があった。
特許文献１に記載の従来の電力変換装置では、電流を検出する電流検出用抵抗素子が下アームのスイッチング素子に直列に挿入されているので、下アームのスイッチング素子に流れる電流を得ることができるものの、上アームのスイッチング素子に流れる電流は得ることができない。従って、上アームのスイッチング素子がオン、下アームのスイッチング素子がオフする期間の電流を得ることができないため、スイッチング素子のオンオフ指令に制約が生じる問題があった。このような電力変換装置によって三相交流回転機を駆動すると、スイッチング素子のオンオフ指令の制約によって電力変換装置が出力できる最大電圧も制約を受けるといった問題があった。
【００１０】
また、特許文献２に記載の従来の電力変換装置では、ＰＷＭ制御信号のオフ時に検出された電圧をオン時に検出された電圧のオフセット電圧として、負荷に流れる電流を検出するようにしているので、シャント抵抗はＰＷＭ制御信号のオフ時に電流が流れない経路に配置する制約があり、ＰＷＭ制御信号のオフ時でも電流が流れる経路の電流を検出することができない問題があった。
【００１１】
また、特許文献３に記載の従来の電力変換装置では、ゲート回路を有するパワー素子により直流電力をモータ駆動用の交流電力に変換するインバータの出力回路に直列に電流検出抵抗を挿入し、この電流検出抵抗の両端に生じる電位差から電流を得るようにしているので、特許文献１のようなスイッチング素子のオンオフ指令に制約を受けないという利点がある。しかしながら、デジタル信号を電気的に絶縁して伝達するので、絶縁側にも電源が必要となる問題や、ホトカップラといった電気絶縁性結合器を必要とするので、装置が高価になるといった問題があった。
【００１２】
さらに、特許文献４に記載の従来の電力変換装置では、上アームスイッチング素子と下アームスイッチング素子の接続点と、モータの端子の間に設けられたシャント抵抗の電位差を、非絶縁で検出して電流を得ているので、スイッチング素子のオンオフ指令の制約もなく、絶縁するための電源も不要である。しかしながら、切り替え手段の構成には、シャント抵抗の電位が比較的高いときに第１の基準電圧源の電圧を出力するＰＮＰトランジスタと、シャント抵抗の電位が比較的低いときに第２の基準電圧源の電圧を出力するＮＰＮトランジスタとが必要であり、装置が高価になるといった問題があった。
【００１３】
この発明は、上記のような問題点を解決するためになされたものであり、安価で且つ、精度良くチョッパ回路の出力電流の演算が可能な電流検出機能を備えた電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る電力変換装置は、チョッパ回路と、このチョッパ回路の出力電流を検出する検出抵抗と、この検出抵抗の端子間の電位差を差動検出信号として出力する差動検出回路と、この差動検出回路からの差動検出信号を、前記チョッパ回路の制御信号で補正して、前記チョッパ回路の出力電流を演算する演算手段とを備えたものである。
【００１５】
また、演算手段は、チョッパ回路の制御信号である位相幅信号に基づいてチョッパ回路をオンオフするためのスイッチング信号を演算するとともに、前記差動検出信号に基づいて前記チョッパ回路の出力電流を演算するよう構成され、前記チョッパ回路は、第１の電位と第２の電位の間に接続される上段電力用半導体素子と、前記第２の電位と基準電位との間に接続される下段電力用半導体素子によって構成され、前記検出抵抗は前記第２の電位と第３の電位との間に接続され、前記差動検出回路は、前記第２の電位と前記第３の電位との電位差を検出するように構成されたものである。
【発明の効果】
【００１６】
この発明の電力変換装置によれば、差動検出信号をチョッパ回路の制御信号で補正するようにしたので、同相電圧に起因するオフセット変化に対応したチョッパ回路の出力電流の演算が可能となり、安価で且つ、高い精度で電流検出が可能な電力変換装置を得ることができる。
【００１７】
また、この発明の電力変換装置によれば、電流検出抵抗を第２の電位と第３の電位との間に接続するようにしたので、チョッパ回路の上段電力用半導体素子若しくは下段電力用半導体素子のオンオフに関わらず、第２の電位から第３の電位へ給電される電流を得ることができる。
【００１８】
上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態１における電力変換装置の全体構成を示す図である。
【図２】実施の形態１における演算手段の内部構成を示す図である。
【図３】実施の形態１の演算手段における、所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいて、上段電力用半導体素子と下段電力用半導体素子を動作させたときの電流ｉ０、差動検出信号ｖｏ、差動検出信号誤差ｖｏｅ、差動検出信号にローパスフィルタ処理した信号ｖｏｆの関係を説明するための図である。
【図４】この発明の実施の形態２における電力変換装置の全体構成を示す図である。
【図５】実施の形態２における演算手段の内部構成を示す図である。
【図６】実施の形態２の演算手段における所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいたスイッチング信号Ｇ１及びＧ２の演算について説明するための図である。
【図７】この発明の実施の形態３における演算手段の内部構成を示す図である。
【図８】この発明の実施の形態４における演算手段の内部構成を示す図である。
【図９】実施の形態４の演算手段における時刻と各信号の関係を示したものである。
【図１０】この発明の実施の形態５における演算手段の内部構成を示す図である。
【図１１】実施の形態５における選択器の動作を示すフローチャートである。
【図１２】実施の形態５における時刻と各信号の関係を示したものである。
【図１３】この発明の実施の形態６における演算手段の内部構成を示す図である。
【図１４】実施の形態６における選択器の動作を示すフローチャートである。
【図１５】実施の形態６における時刻と各信号の関係を示したものである。
【図１６】この発明の実施の形態７における演算手段の内部構成を示す図である。
【図１７】この発明の実施の形態８における差動検出回路の内部構成を示す図である。
【図１８】この発明の実施の形態１０の電力変換装置の全体構成を示す図である。
【図１９】この発明の実施の形態１１の電力変換装置の全体構成を示す図である。
【図２０】この発明の実施の形態１２の電力変換装置の全体構成を示す図である。
【発明を実施するための形態】
【００２０】
実施の形態１．
図１はこの発明の実施の形態１における電力変換装置の全体構成を示す図である。
図１において、電力変換装置１５には、電位差ｖ１を有する直流電圧源１と電気的負荷５が接続されている。電力変換装置１５はチョッパ回路１６、差動検出回路６、演算手段１３、位相幅信号発生器１４を具備しており、チョッパ回路１６の制御信号として、位相幅信号発生器１４が出力する位相幅信号Ｄ１、演算手段１３が出力するスイッチング信号Ｓ１が存在する。位相幅信号Ｄ１は、チョッパ回路１６が備える上段電力用半導体素子２と下段電力用半導体素子３の通電期間の比に相当し、０〜１の間で変化する。
この位相幅信号Ｄ１はデューティ比とも呼ばれる。スイッチング信号Ｓ１はチョッパ回路１６が備える上段電力用半導体素子２をオンオフさせるための信号である。
【００２１】
電位差ｖ１を有する直流電圧源１の負極には接地電位が接続され、直流電圧源１の正極はチョッパ回路１６が備える上段電力用半導体素子２の端子に接続される。上段電力用半導体素子２はスイッチング信号Ｓ１がTRUEでオン、FALSEでオフする。上段電力用半導体
素子２の他端子には下段電力用半導体素子３の端子と抵抗値Ｒ０［Ω］の検出抵抗４の端子が接続され、下段電力用半導体素子３の他端子には接地電位が接続される。下段電力用半導体素子３は、接地電位から下段電力用半導体素子の方向へ電流が流れようとしたときオン、下段電力用半導体素子から接地電位へ電流が流れようとしたときオフとなる。
本実施の形態１では、上段電力用半導体素子２は、MOS-FETやIGBTといった半導体スイッ
チング素子によって構成し、下段電力用半導体素子３はダイオードといった半導体整流素子によって構成する。
【００２２】
上段電力用半導体素子２がオンしている期間は、第２の電位ｖ２は第１の電位ｖ１と同電位となる。また、電気的負荷５はコイルと抵抗の直列回路負荷であり、コイルを通る電流値は必ず連続的に変化するので、上段電力用半導体素子２がオンからオフに変化すると、電流ｉ０は基準電位からダイオードである電力用半導体素子３を通過して電気的負荷５に給電される。検出抵抗４の他端子には電気的負荷５の端子が接続され、電気的負荷５の他端子には接地電位が接続される。
【００２３】
ここで、接地電位を基準電位とし、直流電圧源１の正極側電位を第１の電位ｖ１、上段電力用半導体素子２と下段電力用半導体素子３の接続点の電位を第２の電位ｖ２、検出抵
抗４と電気的負荷５の接続点の電位を第３の電位ｖ３と定義する。また、検出抵抗４を通過して電気的負荷５に給電される電流をｉ０とする。
なお、電気的負荷５として、本実施の形態１ではコイルと抵抗の直列回路負荷としたが、電気的負荷の組合せに制約はなく、コンデンサやバッテリなどを直列や並列に接続するようにしても良い。
【００２４】
差動検出回路６は第２の電位ｖ２と第３の電位ｖ３との電位差を検出して、差動検出信号ｖｏを出力する。この差動検出回路６は、オペアンプ７と抵抗８〜１２によって構成される。オペアンプ７の負の差動入力端子と第３の電位ｖ３の間には抵抗値Ｒ１［Ω］の抵抗８が接続され、オペアンプ７の負の差動入力端子とオペアンプ７の出力端子の間には抵抗値Ｒ２［Ω］の抵抗９が接続される。
オペアンプ７の正の差動入力端子と第２の電位ｖ２の間には抵抗値Ｒ３［Ω］の抵抗１０が接続され、オペアンプ７の正の差動入力端子と任意の電位ｖｃｃの間には、抵抗値Ｒ４［Ω］の抵抗１１が接続されるとともに、オペアンプ７の正の差動入力端子と接地電位の間には抵抗値Ｒ５［Ω］の抵抗１２が接続される。
なお、抵抗８〜１２の選択は抵抗値Ｒ１〜Ｒ５の間に次の式（１）、（２）の関係が成り立つように行う。
【００２５】
Ｒ１＝Ｒ３ ・・・・・ ・（１）
２×Ｒ２＝Ｒ４＝Ｒ５ ・・ ・（２）
【００２６】
任意の電位ｖｃｃはオペアンプ７の出力である差動検出信号ｖｏのオフセット値を定めるものであり、電流ｉ０に応じて、差動検出信号ｖｏはｖｃｃ／２［Ｖ］を中心にして変化する。そして、電流ｉ０が零の場合、差動検出信号ｖｏの出力はｖｃｃ／２［Ｖ］となる。例えば、ｖｃｃを前記基準電位、即ち接地電位で与えると、差動検出信号ｖｏは基準電位を中心に電流ｉ０の符号に応じて正負に変化する。また、ｖｃｃを５［Ｖ］に設定すると差動検出信号ｖｏは２．５［Ｖ］が中心値となって電流ｉ０に応じて変化する。
さらに差動検出回路６を、接地電位に対して非絶縁で構成することにより、差動検出回路６は正負両電源を必要とせず、安価な正側の片電源だけで構成することができる。
【００２７】
演算手段１３は、位相幅信号発生器１４から得た所望の位相幅信号Ｄ１に基づいて上段電力用半導体素子２をオンオフさせるためのスイッチング信号Ｓ１を演算するとともに、差動検出信号ｖｏに基づいて検出抵抗４を通過する電流ｉ０を演算し、演算電流ｉ１として出力する。
【００２８】
図２は実施の形態１における演算手段１３の内部構成を示す図である。図２において、搬送波発生器２０は、最小値０、最大値１、周期Ｔｃ［秒］の三角波状の搬送波信号Ｃ１を出力する。この周期Ｔｃ［秒］はＰＷＭ変調におけるキャリア周期とも呼ばれる。
比較器２１はTRUE若しくはFALSEの値を有する信号Ｓ１を出力する。
比較器２１は位相幅信号Ｄ１と搬送波信号Ｃ１の大小関係を比較し、Ｄ１≧Ｃ１の場合、信号Ｓ１としてTRUEを出力するとともに、Ｄ１＜Ｃ１の場合、信号Ｓ１としてFALSEを出
力する。
【００２９】
ゲイン演算器２５は、位相幅信号Ｄ１に対してゲインＫｏｆｆを乗算した結果を補正信号ｖｏｃとして出力する。
ローパスフィルタ２６は、差動検出信号ｖｏに対してローパスフィルタ処理した信号をｖｏｆとして出力する。ローパスフィルタ２６の時定数は、搬送波信号の周期Ｔｃの略１倍以上且つ略２０倍以下となるように設定する。この時定数の設定ついては、後ほど説明する。
加減算器２７はローパスフィルタ処理した信号ｖｏｆに、オフセット設定器２８から得
たオフセット信号ｖｏｆｆを加算すると共に、ゲイン演算器２５から得た補正信号ｖｏｃを減算した結果をゲイン演算器２９に出力する。
ゲイン演算器２９は加減算器２７の出力をＫ倍した結果を演算電流ｉ１として出力する。
【００３０】
図３は演算手段１３における所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいて、上段電力用半導体素子２を動作させたときの、電流ｉ０、差動検出信号ｖｏ、差動検出信号誤差ｖｏｅ、差動検出信号ｖｏに対してローパスフィルタ処理をした信号ｖｏｆの関係を説明するための図である。
図３では、時刻が経過するにつれ、所望の位相幅信号Ｄ１が単調増加している場合を扱うが、所望の位相幅信号Ｄ１として０．５を中心とした交流信号で与えれば、第２の電位は第１の電位と基準電位との中間電位を中心とした交流電圧とすることもできる。
図３において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１の波形である。位相幅信号Ｄ１は０〜１の間で変化する。搬送波信号Ｃ１は最小値０、最大値１、周期Ｔｃである。
２段目はスイッチング信号Ｓ１の波形である。信号Ｓ１は、比較器２１によって位相幅信号Ｄ１と搬送波信号Ｃ１の大小関係がＤ１≧Ｃ１の場合はTRUE、Ｄ１＜Ｃ１の場合はFALSEとなる。
【００３１】
第２の電位ｖ２は信号Ｓ１に第１の電位ｖ１を乗算した値に概ね一致する。
その結果、電流ｉ０は図３の３段目に示すような波形となる。
差動検出信号ｖｏはｖｃｃ／２［Ｖ］を中心にして電流ｉ０に応じて変化し、図３の４段目に示すような波形となる。
図３の４段目のｖｏの波形は、ｖｃｃ／２［Ｖ］を中心にして電流ｉ０に比例した値とスイッチング信号Ｓ１に比例した値の和となっている。
差動検出回路６が理想的な動作をする場合、差動検出信号ｖｏの波形はｖｃｃ／２［Ｖ］を中心にした電流ｉ０に比例した波形となるが、実際には完全な同相除去はできないので、差動検出信号ｖｏの波形は、図３の４段目のような波形となる。
【００３２】
ここで同相除去について説明をする。
電流ｉ０、第２の電位ｖ２、任意の電位ｖｃｃと、差動検出信号ｖｏとの間には、以下の（３）式の関係が成り立つ。
【００３３】
ｖｏ=Ｋ１×ｉ０＋Ｋ２×ｖ２＋Ｋ３×ｖｃｃ ・・・・（３）
ここで、Ｋ１、Ｋ２、Ｋ３は、以下の（４）〜（６）式で定義する定数である。
【００３４】
Ｋ１＝−（Ｒ２÷Ｒ１）×Ｒ０ ・・・・・・・・・・・・・・・・（４）
Ｋ２＝｛Ｒ１×Ｒ４×Ｒ５−Ｒ２×Ｒ３×（Ｒ５＋Ｒ４）｝
÷｛Ｒ１×(Ｒ３×Ｒ４＋Ｒ３×Ｒ５＋Ｒ４×Ｒ５)｝ ・・・（５）
Ｋ３＝｛（Ｒ１＋Ｒ２）×Ｒ３×Ｒ５｝
÷｛Ｒ１×(Ｒ３×Ｒ４＋Ｒ３×Ｒ５＋Ｒ４×Ｒ５)｝ ・・・（６）
【００３５】
ゲイン演算器２９が乗算するゲインＫは（３）式における１／Ｋ１に相当する。
従って、Ｋ＝−Ｒ１÷（Ｒ２×Ｒ０）で与えれば良い。
特に、Ｒ１〜Ｒ５の間に前記（１）、（２）式の関係が成り立つ場合、Ｋ２＝０、Ｋ３＝１／２となるので、差動検出信号ｖｏは以下の（７）式のようになる。
【００３６】
ｖｏ=Ｋ１×ｉ０＋ｖｃｃ／２ ・・・・・（７）
【００３７】
しかしながら、実際に差動検出回路６を構成する場合、抵抗値Ｒ１〜Ｒ５にばらつきが存在する。その結果、（５）式はＫ２≠０となるので、差動検出信号ｖｏは（３）式で与えられる。
この（３）式の右辺第２項を除去することができれば、差動検出信号ｖｏはｖｃｃ／２を中心として電流ｉ０に比例した望ましい波形になる。
この（３）式の右辺第２項の除去が同相除去である。
【００３８】
図３の５段目は差動検出信号誤差ｖｏｅであり、Ｋ１×ｉ０≪ｖ２の場合、（３）式の右辺第２項が支配的となり、以下の（８）式の関係が成り立つ。
ｖｏｅ≒Ｋ２×ｖ２ ・・・・・（８）
【００３９】
図３の６段目は差動検出信号ｖｏに対してローパスフィルタ処理をした信号ｖｏｆである。この信号ｖｏｆは（３）式の右辺に対してローパスフィルタ処理したものと同じである。Ｋ１は一定値であるので、（３）式右辺第１項に対してローパスフィルタ処理を行うと、電流ｉ０に対してフィルタ処理した値をＫ１倍した値となる。同様にＫ２も一定値であるので、（３）式右辺第２項に対してローパスフィルタ処理を行うと、差動検出信号誤差ｖｏｅに対してフィルタ処理した値をＫ２倍した値となる。
【００４０】
ここで、差動検出信号誤差ｖｏｅに対してローパスフィルタ処理した値について考察する。差動検出信号誤差ｖｏｅは第２の電位ｖ２に比例する。第２の電位ｖ２は、チョッパ回路１６によって平均値が位相幅信号Ｄ１に第１の電位ｖ１を乗算した値に一致するように制御されている。本実施の形態１におけるローパスフィルタ２６の時定数は、搬送波信号の周期Ｔｃに対して略１倍以上且つ略２０倍以下の時定数となるフィルタとしている。周期Ｔｃに対して略１倍以上の時定数を有するフィルタを差動検出信号誤差ｖｏｅに対して介するようにすることで、第２の電位ｖ２に比例する差動検出信号誤差ｖｏｅも平均化され、位相幅信号Ｄ１に比例した値となる。
【００４１】
なお、差動検出信号誤差ｖｏｅを平均化するために必要なローパスフィルタ２６の時定数は略２０倍もあれば十分であり、これより大きな時定数にすると、平均化できる長所に加え、検出遅れに起因する短所も現れる。このように、差動検出信号誤差ｖｏｅに対してローパスフィルタ処理した値は位相幅信号Ｄ１に比例した値と見なして良い。
また、Ｋ３とｖｃｃはそれぞれ一定値であるので（３）式右辺第３項は一定値であり、右辺第３項に対してローパスフィルタ処理を行っても、その値は変化しない。
【００４２】
以上を勘案し、この発明の実施の形態１においては、位相幅信号Ｄ１に対してゲイン演算器２５でゲインＫｏｆｆを乗算することで差動検出信号誤差ｖｏｅに相当する補正信号ｖｏｃとして算出し、差動検出信号ｖｏをローパスフィルタ処理した信号ｖｏｆから補正信号ｖｏｃを減算することによって同相除去を行っている。
【００４３】
なお、第２の電位ｖ２は、第１の電位ｖ１と位相幅信号Ｄ１の積に略一致する。第１の電位ｖ１が一定値の場合は、ゲインＫｏｆｆも一定であるが、第１の電位ｖ１が変化する場合は、差動検出信号誤差ｖｏｅも第１の電位ｖ１の変化に応じて変化する。このような第１の電位ｖ１が変化する場合、ゲインＫｏｆｆは、第１の電位ｖ１に応じて可変となるようにしても良い。
【００４４】
以上のように、この発明の実施の形態１の電力変換装置によれば、差動検出信号ｖｏをチョッパ回路の制御信号で補正するようにしたので、同相電圧に起因するオフセット変化に応じた電流値の演算が可能となり、高い精度で電流検出が可能となる。
【００４５】
また、特許文献１に記載の従来の電力変換装置では、上段電力用半導体素子がオンすると検出抵抗に電流が給電されず、電流を得るためには上段電力用半導体素子をオフする期間を設ける必要があったが、本実施の形態１では、検出抵抗を第２の電位と第３の電位との間に接続するようにしたので、上段電力用半導体素子若しくは下段電力用半導体素子の
オンオフに関わらず、第２の電位ｖ２から第３の電位ｖ３へ給電される電流を得ることができる。
【００４６】
また、演算手段１３は、チョッパ回路の制御信号である位相幅信号Ｄ１に比例した値に基づいて補正信号ｖｏｃを算出するので、位相幅信号の変化に応じた補正を行うことで同相除去が可能であり、第２の電位から第３の電位へ給電される電流を正確に得ることができる。
【００４７】
また、特許文献１や特許文献２に記載されているような従来の電力変換装置では、チョッパ回路のオンオフによって、検出抵抗を通過する電流とチョッパ回路の出力電流が一致する場合としない場合がある。従って、このような従来の電力変換装置において差動検出信号にローパスフィルタを介する場合、搬送波信号の周期に対して略１倍以上の時定数にすると検出抵抗に電流が給電されている時の値と給電されていない時の値が混在してしまい電流検出できない。
一方、本実施の形態１では、検出抵抗を通過する電流とチョッパ回路の出力電流は同一であり、差動検出信号に介するローパスフィルタの時定数に制約はない。
【００４８】
また、演算手段１３は、差動検出信号ｖｏに対してフィルタを介するにあたり、フィルタの時定数を搬送波信号の周期に対して略１倍以上且つ略２０倍以下となるようにしたので、演算した電流値ｉ１はスイッチング信号のオンオフに伴う変化の影響が抑制され、位相幅信号で補正することができる。その結果、搬送波と非同期で差動増幅信号をアナログ／デジタル変換しても、精度よい電流検出値を得ることができる。
なお、Ｋ２の値は差動検出回路の抵抗値から求めても良いが、実験的にＫ２を測定して得ても良い。
【００４９】
実施の形態２．
実施の形態１では、チョッパ回路が備える下段電力用半導体素子をダイオードで構成するとともに、上段電力用半導体素子は演算手段が出力するスイッチング信号Ｓ１に基づいてオンオフするようにしていたが、チョッパ回路が備える上段電力用半導体素子と下段電力用半導体素子は、それぞれ演算手段が出力するスイッチング信号Ｇ１、Ｇ２に基づいてオンオフするように構成しても良い。
図４は、このような、この発明の実施の形態２の電力変換装置の全体構成を示す図であり、図中、実施の形態１と同一の符号を付したものは、同一または相当部分を示すものとする。
【００５０】
図４において、電力変換装置１５ａは、チョッパ回路１６ａ、差動検出回路６、演算手段１３ａ、位相幅信号発生器１４、検出抵抗４を具備しており、チョッパ回路１６ａの制御信号として、位相幅信号発生器１４が出力する位相幅信号Ｄ１、演算手段１３ａが出力するスイッチング信号Ｇ１、Ｇ２が存在する。
位相幅信号Ｄ１は、チョッパ回路１６ａが備える上段電力用半導体素子２ａと下段電力用半導体素子３ａの通電期間の比に相当し、０〜１の間で変化する。この位相幅信号Ｄ１はデューティ比とも呼ばれる。スイッチング信号Ｇ１はチョッパ回路１６ａが備える上段電力用半導体素子２ａをオンオフさせるための信号であり、スイッチング信号Ｇ２はチョッパ回路１６ａが備える下段電力用半導体素子３ａをオンオフさせるための信号である。
【００５１】
電位差ｖ１を有する直流電圧源１の負極には接地電位が接続され、直流電圧源１の正極はチョッパ回路１６ａが備える上段電力用半導体素子２ａの端子に接続される。上段電力用半導体素子２ａはスイッチング信号Ｇ１がTRUEでオン、FALSEでオフする。上段電力用
半導体素子２ａの他端子には下段電力用半導体素子３ａの端子と抵抗値Ｒ０［Ω］の検出抵抗４の端子が接続され、下段電力用半導体素子３ａの他端子には接地電位が接続される
。下段電力用半導体素子３ａはスイッチング信号Ｇ２がTRUEでオン、FALSEでオフする。
【００５２】
この実施の形態２では、上段電力用半導体素子２ａ及び下段電力用半導体素子３ａは、MOS-FETやIGBTといった半導体スイッチング素子によって構成する。
このようにチョッパ回路１６ａが備える下段電力用半導体素子３ａがMOS-FETであっても
スイッチング信号Ｇ２を後述するように与えれば、実施の形態１と同様の動作にすることができる。
下段電力用半導体素子がダイオードの場合とMOS-FETの場合とを比較すると、ダイオー
ドはMOS-FETより簡素で安価という長所がある一方、MOS-FETはダイオードよりも導通損失や発熱が小さいという長所がある。
【００５３】
図５は実施の形態２の演算手段１３ａの内部構成を示す図である。
演算手段１３ａは、位相幅信号発生器１４から得た所望の位相幅信号Ｄ１に基づいて、上段電力用半導体素子２ａ及び下段電力用半導体素子３ａのそれぞれをオンオフさせるためのスイッチング信号Ｇ１及びＧ２を演算するとともに、差動検出信号ｖｏに基づいて検出抵抗４を通過する電流ｉ０を演算し、演算電流ｉ１として出力する。
演算手段１３ａでは、前記実施の形態１の演算手段１３に対して、遅延器２２、ＡＮＤ演算器２３、ＮＯＲ演算器２４を追加している。
【００５４】
遅延器２２は、信号Ｓ１に対して所定の時間Ｔｄだけ遅延した信号をＳ２として出力する。この所定時間Ｔｄ［秒］は短絡防止時間、或いはデッドタイムとして知られており、上段電力用半導体素子と下段電力用半導体素子が同時にオンして第１の電位と基準電位との間で短絡による過電流が発生しないようにするための時間である。
本実施の形態２における遅延時間Ｔｄは、5×10-6［秒］以下に設定する。
ＡＮＤ演算器２３は、信号Ｓ１と信号Ｓ２の論理積を演算し、スイッチング信号Ｇ１として出力する。ＮＯＲ演算器２４は信号Ｓ１と信号Ｓ２の否定論理和を演算し、スイッチング信号Ｇ２として出力する。
【００５５】
図６は、演算手段１３ａにおける所望の位相幅信号Ｄ１と搬送波信号Ｃ１に基づいたスイッチング信号Ｇ１及びＧ２の演算について説明するための図である。
図６において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１の波形である。位相幅信号Ｄ１は０〜１の間で変化する。搬送波信号Ｃ１は最小値０、最大値１、周期Ｔｃである。信号Ｓ１は、比較器２１によって位相幅信号Ｄ１と搬送波信号Ｃ１の大小関係がＤ１≧Ｃ１の場合はTRUE、Ｄ１＜Ｃ１の場合はFALSEとなる。信号Ｓ２は、信号Ｓ１に対して所定の時
間Ｔｄだけ遅延した信号である。
スイッチング信号Ｇ１は信号Ｓ１とＳ２の論理積（ＡＮＤ）を演算したものであり、スイッチング信号Ｇ２は信号Ｓ１とＳ２の否定論理和（ＮＯＲ）を演算したものである。
スイッチング信号Ｇ１、Ｇ２をこのように演算することによって、スイッチング信号Ｇ１、Ｇ２は図６の４段目及び５段目の関係となる。
即ち、スイッチング信号Ｇ１とＧ２は交互にオンし、且つ、Ｇ１とＧ２が同時にオンすることを防止するように遅延時間Ｔｄだけは同時にオフする期間が設けられている。
【００５６】
以上のように、この発明の実施の形態２の電力変換装置は、チョッパ回路が備える上段電力用半導体素子および下段電力用半導体素子を共に、スイッチング信号Ｇ１、Ｇ２に基づいてオンオフする電力用半導体スイッチング素子で構成したものであって、この実施の形態２によっても、上述した実施の形態１と同様の作用効果を得ることができるものである。
【００５７】
実施の形態３．
実施の形態２における演算手段１３ａは演算電流ｉ１を連続して更新するようにしてい
たが、演算電流ｉ１を任意のタイミングで離散的に更新するものに置換しても良い。
図７は、このようなこの発明の実施の形態３における演算手段１３ｂの内部構成を示す図であり、図中、実施の形態２と同一の符号を付したものは、同一または相当部分を示すものとする。
【００５８】
図７において、ホールド器３０は、位相幅信号Ｄ１及びローパスフィルタ２６の出力ｖｏｆを任意のタイミングでホールドしてｖｏｈとして出力するものであり、このホールド器３０以外は実施の形態２の演算手段１３ａと同じである。
位相幅信号Ｄ１も、ローパスフィルタ２６の出力ｖｏｆも連続的に変化するので、ホールド器３０がホールドするタイミングに制約は無く、演算電流ｉ１を離散的に更新するタイミングは任意である。
【００５９】
上述の特許文献１や特許文献２に記載されているような従来の電力変換装置では、検出抵抗に電流が給電されていない値をホールドしてしまう可能性があるので、演算電流を離散的に更新する場合、チョッパ回路の下段半導体素子がオンするタイミングに同期して差動検出信号をホールドしなければならない制約が伴うが、実施の形態３の電力変換装置では、このような制約はなく、演算手段１３ｂは搬送波信号Ｃ１と非同期で信号ｖｏｆ及び位相幅信号Ｄ１をアナログ／デジタル変換しても良く、これによりホールドタイミングが不正確な安価なホールド器であっても精度良い電流検出値を得ることができる。
【００６０】
実施の形態４．
前記実施の形態における演算手段は、演算電流ｉ１の補正量を位相幅信号に基づいて得ていたが、スイッチング信号Ｇ１、Ｇ２、若しくは比較器２１が出力する信号Ｓ１に基づいて演算電流ｉ１の補正量を得るものに置換しても良い。
図８は、このような、この発明の実施の形態４における演算手段１３ｃの内部構成を示す図であり、図中、実施の形態１〜３と同一の符号を付したものは、同一または相当部分を示すものとする。
【００６１】
図８において、第１の補正量設定器３１は第１の補正量Voff1を出力し、第２の補正量
設定器３２は第２の補正量Voff2を出力する。
選択器３３は補正信号ｖｏｃとして信号Ｓ１がTRUEの場合は第１の補正量Voff1を出力し
、信号Ｓ１がFALSEの場合は第２の補正量Voff2を出力する。
【００６２】
図９は本実施の形態４の演算手段１３ｃにおける時刻と各信号の関係を示したものである。図９において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１、２段目は信号Ｓ１、３段目は電流ｉ０、４段目は差動検出信号ｖｏ、５段目は差動検出信号誤差ｖｏｅ、をそれぞれプロットしている。第２の電位ｖ２は、上段電力用半導体素子２がオンしている場合は第１の電位と同電位であり、下段電力用半導体素子３がオンしている場合は基準電位と同電位である。換言すると、遅延時間Ｔｄを無視すれば、信号Ｓ１がTRUEの場合、第２の電位ｖ２は第１の電位と同電位であり、信号Ｓ１がFALSEの場合、第２の電位ｖ２は基準電
位と同電位である。従って、差動検出信号誤差ｖｏｅについて前述の（８）式が成り立てば、差動検出信号誤差ｖｏｅは、信号Ｓ１がTRUEの場合とFALSEの場合の２通りと見なし
て良い。
【００６３】
信号Ｓ１がTRUEの場合、第２の電位ｖ２は第１の電位と同電位であるので、差動検出誤差ｖｏｅは（８）式のｖ２にｖ１を代入したＫ２×ｖ１である。
また、信号Ｓ１がFALSEの場合、第２の電位ｖ２は基準電位と同電位であるので、差動検
出誤差ｖｏｅは（８）式のｖ２に０を代入した０（＝Ｋ２×０）である。
そこで、第１の補正量設定器３１はＫ２×ｖ１を出力するように設定しておき、第２の補正量設定器３２は０を出力するように設定しておくことによって、選択器３３は正確な
補正信号ｖｏｃを出力することができる。
【００６４】
なお、信号Ｓ１と信号Ｓ２、スイッチング信号Ｇ１、スイッチング信号Ｇ２の関係は図６に示した関係であって、通常遅延時間Ｔｄは無視できる程度であるので、選択器３３の入力として、信号Ｓ１の代わりに信号Ｓ２、スイッチング信号Ｇ１、スイッチング信号Ｇ２のいずれを用いても、同様の効果を得ることが可能である。
【００６５】
また、第１の補正量Voff1及び第２の補正量Voff2の設定値として、オフセット設定器２８が出力するオフセット信号Voffの値を包含させておけば、オフセット設定器２８を省略できる。
また、第１の補正量Voff1は、第２の電位ｖ２が第１の電位ｖ１であるときの補正量であ
る。第１の電位ｖ１が一定値の場合は、第１の補正量Voff1を一定とすれば良いが、第１
の電位ｖ１が変化する場合は、第１の補正量Voff1を第１の電位ｖ１に応じて可変にすれ
ば良いことは言うまでもない。
【００６６】
以上のように、この発明の実施の形態４における演算手段１３ｃは、スイッチング信号Ｇ１、Ｇ２のオンオフに応じて第１の補正量と第２のオフセット補正量の何れかを選択するようにしたので、位相幅信号Ｄ１毎の補正量演算を省いて２通りの補正量だけで正確な電流演算ができる効果がある。
【００６７】
実施の形態５．
実施の形態４における演算手段１３ｃは演算電流ｉ１を連続して更新するようにしていたが、演算電流ｉ１を離散的に更新するものに置換するようにしても良い。
図１０は、このようなこの発明の実施の形態５における演算手段１３ｄの内部構成を示す図であり、図中、実施の形態４と同一の符号を付したものは、同一または相当部分を示すものとする。
【００６８】
図１０において、選択器３３ｄは、位相幅信号Ｄ１と搬送波信号Ｃ１に基づき、差動検出信号ｖｏを後述するタイミングでホールドしてｖｏｈとして出力すると共に、補正信号ｖｏｃとして第１の補正量Voff1又は第２の補正量Voff2の何れかを選択して出力する。
【００６９】
図１１は、選択器３３ｄの動作を示す流れ図（フローチャート）である。
ステップS100で選択器３３ｄは動作を開始する。
ステップS101で位相幅信号Ｄ１が0.5より大きいか否かを判断する。位相幅信号Ｄ１が0.5より大きい場合、ステップS102にてΔT秒待機する。本実施の形態５では、ΔT秒の整数倍が搬送波信号Ｃ１の半周期Tc/2秒となるようにΔT秒を設定する。なお、設定するΔT[秒]は搬送波信号Ｃ１の半周期Tc/2[秒]の整数倍が望ましいが、ΔT≪Tc/2であれば整数倍で
なくても良い。
ステップS103は、搬送波信号Ｃ１が０か否かを判断する。搬送波信号Ｃ１が０の場合、ステップS104にて、補正信号ｖｏｃとして第１の補正量Voff1を選択し、ステップS105にて
ｖｏｈを更新することで、ｖｏｈは搬送波信号Ｃ１＝０時点のｖｏになる。
ステップS103で搬送波信号Ｃ１が０でない場合は、ステップS102を実行する。
また、ステップS101で位相幅信号Ｄ１が0.5以下の場合、ステップS106にてΔT秒待機する。
【００７０】
ステップS107は、搬送波信号Ｃ１が１か否かを判断する。搬送波信号Ｃ１が１の場合、ステップS108にて、補正信号ｖｏｃとして第２の補正量Voff2を選択し、ステップS105に
てｖｏｈを更新することで、ｖｏｈは搬送波信号Ｃ１＝１時点のｖｏになる。
また、ステップS107で搬送波信号Ｃ１が１でない場合は、ステップS106を実行する。
【００７１】
図１１のフローチャートに従えば、位相幅信号Ｄ１が0.5より大きい場合は搬送波信号
Ｃ１＝０となるタイミング（三角波状の搬送波信号Ｃ１が谷となるタイミング）で差動検出信号をホールドし、位相幅信号Ｄ１が0.5以下の場合は搬送波信号Ｃ１＝１となるタイ
ミング（三角波状の搬送波信号Ｃ１が山となるタイミング）で差動検出信号をホールドする。
【００７２】
図１２は本実施の形態５における時刻と各信号の関係を示したものである。
図１２において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１、２段目は信号Ｓ１、３段目は電流ｉ０、４段目は差動検出信号ｖｏとホールドした信号ｖｏｈ、５段目は補正信号
ｖｏｃ、をそれぞれプロットしている。
図１２の期間Ａは位相幅信号Ｄ１が0.5以下の期間であり、期間Ｂは位相幅信号Ｄ１が0.5より大きい期間である。
位相幅信号Ｄ１が0.5以下の期間Ａでは、搬送波信号Ｃ１が１のタイミング、即ち三角
波状の搬送波信号Ｃ１が山となるタイミングで差動検出信号ｖｏをホールドしてｖｏｈとして出力する。そして、期間Ａでは補正信号ｖｏｃとして第２の補正量Voff2を選択して
出力する。
また、位相幅信号Ｄ１が0.5より大きい期間Ｂでは、搬送波信号Ｃ１が０のタイミング
、即ち三角波状の搬送波信号Ｃ１が谷となるタイミングで差動検出信号ｖｏをホールドしてｖｏｈとして出力する。そして、期間Ｂでは補正信号ｖｏｃとして第１の補正量Voff1
を選択して出力する。
【００７３】
位相幅信号Ｄ１が0.5以下の期間Ａでは、信号Ｓ１はTRUEの期間よりFALSEの期間が長く、搬送波信号Ｃ１が１のタイミングは信号Ｓ１がFALSEである。
位相幅信号Ｄ１が0.5より大きい期間Ｂでは、信号Ｓ１はFALSEの期間よりTRUEの期間が長く、搬送波信号Ｃ１が０のタイミングは信号Ｓ１がTRUEである。
このように動作させることによって、信号Ｓ１はTRUE、FALSEのパルス期間の長い方の差
動検出信号ｖｏをホールドしてｖｏｈを得ることになる。
【００７４】
このような構成によって、実施の形態５における演算手段１３ｄは、位相幅信号Ｄ１が0.5よりも大きい場合は、上段電力用半導体素子２ａがオンとなる期間、即ち、信号Ｓ１
がTRUEの期間に差動検出信号ｖｏをホールドするようになる。そして、位相幅信号Ｄ１が0.5以下の場合は、下段電力用半導体素子がオンとなる期間、即ち信号Ｓ１がFALSEの期間に差動検出信号ｖｏをホールドするようになる。その結果、必ず、信号Ｓ１の状態が、TRUE若しくはFALSEを持続する期間の長い条件で差動検出信号ｖｏをホールドする。
換言すると、TRUE若しくはFALSEが短期間で変化する時に差動検出信号ｖｏをホールドす
る必要がないので、ホールドするタイミングが、三角波状の搬送波信号Ｃ１の山、または谷から多少ずれても信号Ｓ１の状態に変化はない。
【００７５】
上述の特許文献１や特許文献２に記載の従来の電力変換装置では、下段電力用半導体素子がオンとなるタイミングで差動検出信号をホールドする必要があったが、位相幅信号Ｄ１が１に近づくと、下段電力用半導体素子がオンする期間は短期間であり、差動検出信号をホールドするタイミングは高い精度が要求される問題があった。
本実施の形態５の電力変換装置では、TRUE若しくはFALSEが短期間で変化する時に差動検
出信号ｖｏをホールドする必要がないので、差動検出信号ｖｏをホールドするタイミングの許容範囲が広くなり、処理時間に伴う遅延を有する安価な回路を用いても、精度良く電流値を得ることが可能である。
なお、本実施の形態５では、一例としてステップＳ１０１において位相幅信号Ｄ１の分岐条件を0.5に設定した場合について示したが、位相幅信号Ｄ１の分岐条件は0より大きく且つ１より小さい範囲であれば、0.5以外の数値でも良いことは言うまでもない。
【００７６】
実施の形態６．
前記実施の形態５における演算手段１３ｄは、差動検出信号ｖｏをホールドして演算電流ｉ１を出力するようにしていたが、差動検出信号ｖｏの代わりに差動検出信号ｖｏにローパスフィルタを介したｖｏｆをホールドするものに置換するようにしても良い。
図１３は、このような、この発明の実施の形態６における演算手段１３ｅの内部構成を示す図であり、図中、実施の形態５と同一の符号を付したものは、同一または相当部分を示すものとする。
【００７７】
図１３において、ローパスフィルタ４０は、差動検出信号ｖｏを後述する時定数でフィルタリングし、この結果を信号ｖｏｆとして選択器３３ｅに出力する。
選択器３３ｅは、位相幅信号Ｄ１と搬送波信号Ｃ１に基づき、信号ｖｏｆを後述するタイミングでホールドしてｖｏｈとして出力するとともに、補正信号ｖｏｃとして第１の補正量Voff1または第２の補正量Voff2の何れかを選択して出力する。
【００７８】
図１４は、選択器３３ｅの動作を示すフローチャートであり、図中、実施の形態５と同一の符号を付したものは、同一または相当部分を示すものとする。
ステップS110ではステップS104またはステップS108の処理が終わると、ΔT2[秒]だけ待機する。このステップS110によって、三角波状の搬送波信号の山又は谷のタイミングからΔT2だけ遅延したタイミングで選択器３３ｅの信号ｖｏｈを更新するようになる。ΔT2は0[秒]以上で且つ、搬送波信号Ｃ１の４分の１周期、即ちTc/4 [秒]以下に設定する。特に、ΔT2＝0[秒]の場合、選択器３３ｅは選択器３３ｄと同一になる。
【００７９】
図１５は本実施の形態６における時刻と各信号の関係を示したものである。
図１５において、１段目は位相幅信号Ｄ１と搬送波信号Ｃ１、２段目は信号Ｓ１、３段目は電流ｉ０、４段目は差動検出信号誤差ｖｏｅ、５段目はローパスフィルタ４０と同じ時定数のフィルタで差動検出信号誤差ｖｏｅをフィルタ処理した信号ｖｏｅｆ、６段目は差動検出信号ｖｏとホールドした信号ｖｏｈ、をそれぞれプロットしている。
図１５の３段目のように、電流ｉ０は、信号Ｓ１が変化するタイミング、即ち、電力用半導体素子がオン、オフするタイミングでリンギングと呼ばれる振動が発生する。このリンギングが発生しているタイミングで選択器が信号をホールドすると、演算手段が出力する演算電流ｉ１にリンギングに起因した誤差が生じる。
本実施の形態６におけるローパスフィルタ４０は、このリンギングの影響を除去するように作用する。
【００８０】
ここで、ローパスフィルタ４０の時定数について考察する。
図１５の４段目は差動検出誤差ｖｏｅであり、この差動検出誤差ｖｏｅに対してローパスフィルタ４０と同じ時定数のフィルタでフィルタ処理した波形が図１５の５段目のｖｏｅｆである。図１５のように位相幅信号Ｄ１が０．５より大きい場合、選択器３３ｅは上述したように三角波状の搬送波信号Ｃ１が谷となるタイミングからΔT2[秒]だけ遅延したタイミングでｖｏｆをホールドする。ΔT2は0[秒]以上で且つ、搬送波信号Ｃ１の４分の１
周期、即ちTc/4 [秒]以下に設定しているので、選択器３３ｅが信号ｖｏｆをホールドす
るのは図１５中の期間Ｃにおける何れかとなる。
換言すると、信号ｖｏｆのホールドは、ΔT2を０〜Tc/4[秒]の範囲で変更することにより、図中期間Ｃ内の任意のタイミングでホールドすることになり、図１５の例ではΔT2をTc/8[秒]に設定して図中の▲印のタイミングで信号ｖｏｆをホールドしている。
【００８１】
位相幅信号Ｄ１が0.5より大きい場合、選択器３３ｅがホールドした信号ｖｏｆが含有
する誤差ｖｏｅｆは第１の補正量Voff1に相当する値になっていれば、選択器３３ｅが選
択する補正量として第１の補正量Voff1が妥当な値となる。
図１５の５段目を見て判るように位相幅信号Ｄ１が0.5より大きい場合は、信号Ｓ１がTRU
Eの期間で信号ｖｏｆをホールドするようにしているので、ｖｏｅｆは信号Ｓ１がFALSEからTRUEに変化してから0 [秒]以上Tc/2[秒]以下の期間の値となるので、ローパスフィルタ４０の時定数は搬送波信号Ｃ１の周期の１／２倍以下の時定数としておけば良い。また、ローパスフィルタ４０の時定数を搬送波信号Ｃ１の周期の1/20倍以上にしておけば、搬送波信号に対するｖｏの変化は十分捕捉できる。
即ち、ローパスフィルタ４０の時定数は搬送波信号Ｃ１の周期の1/20倍以上１／２倍以下の時定数としておけば良い。
【００８２】
特に、期間Ｃでホールドするようにすれば、信号ｖｏｅｆは信号Ｓ１がFALSEからTRUE
に変化してからTc/4[秒]以上Tc/2[秒]以下の期間の値となる。
換言すると、選択器３３ｅが信号ｖｏｆをホールドして良い期間は搬送波の１／２周期以上であるので、差動検出信号ｖｏに対して、搬送波信号周期の1/4倍以上1/2倍以下の時定数となるフィルタを設けても、差動検出信号誤差ｖｏｅはホールドするタイミングでは定常状態となっており、好ましい。その結果、リンギングなどに起因する検出ノイズの抑制が可能となり、選択器３３ｅが選択する補正量として第１の補正量Voff1が妥当な値とな
る。
【００８３】
特許文献１や特許文献２に記載されているような従来の電力変換装置では、下段電力用半導体素子がオンとなるタイミングで差動信号をホールドする構成であるため、図１５のような場合、信号Ｓ１がFALSEの期間だけ検出抵抗に電流が給電されるので、ホールドす
る期間も信号Ｓ１がFALSEの期間になる。
位相幅信号Ｄ１が1に近づくほど、FALSEの期間は短くなる。位相幅信号の範囲が高いほど、電力変換装置の利用率が高く、一般的な用途では位相幅信号は0.95以上を確保したい。この場合、信号Ｓ１がFALSEの期間は搬送波信号の周期の1/20となる。
従って、本実施の形態６のような搬送波信号周期の1/20倍以上1/2倍以下の時定数となる
フィルタを設けてしまうと、差動検出信号誤差ｖｏｅが過渡状態でホールドすることになり、選択器３３ｅが選択する補正量を第１の補正量Voff1または第２の補正量Voff2といった２通りで与えることはできず、その結果、リンギングなどに起因するノイズ抑制の効果を得ることができない。
【００８４】
しかしながら、本実施の形態６の電力変換装置によれば、差動検出信号ｖｏに対して搬送波信号Ｃ１の周期Ｔｃの略１／２０以上、且つ略１／２以下の時定数となるフィルタを介した値ｖｏｆに基づいて、演算電流ｉ１を演算するようにしたので、リンギングなどに起因するノイズの影響を受けることなく、安定で正確な演算電流ｉ１を演算することが可能である。
【００８５】
実施の形態７．
前記実施の形態６では、演算手段は、第１の補正量と第２の補正量を備え、演算電流ｉ１を演算するための補正量として、スイッチング信号Ｇ１、Ｇ２のオンオフに応じて第１の補正量と第２の補正量の何れかを選択し、加算して補正するようにしていたが、電力用半導体素子で発生する電圧降下が電流の大きさに略比例する場合は、ｖ２の電位、即ち、差動検出信号誤差ｖｏｅの大きさも電力用半導体素子を通過する電流の大きさに応じて変化する。電力用半導体素子で発生する電圧降下が電流の大きさに略比例する場合は、電流ｉ０に対する差動検出信号ｖｏの増幅率が変化したように反映される。
上段電力用半導体素子と下段電力用半導体素子に異なる種類の電力用半導体素子を用いると、電力用半導体素子で発生する電圧降下の大きさと電流ｉ０の比例関係の係数は、スイッチング信号Ｇ１、Ｇ２のオンオフの状態によって異なる。
そこで、前記実施の形態６に加えて、スイッチング信号Ｇ１、Ｇ２のオンオフと略同期して変化する信号Ｓ１に応じて第３の補正量と第４の補正量の何れかを選択し、乗算して補正するようにしても良い。
【００８６】
図１６は、このような、この発明の実施の形態７における演算手段１３ｆの内部構成を示す図であり、図中、実施の形態６と同一の符号を付したものは、同一または相当部分を示すものとする。
実施の形態６の演算手段１３ｅでは、ゲイン演算器２９で加減算器２７の出力をＫ倍するようにしていた。本実施の形態７の演算手段１３ｆでは、第３の補正量Ｋ１を出力する第３の補正量設定器５０と、第４の補正量Ｋ２を出力する第４の補正量設定器５１とを備えている。
選択器３３ｆは、加減算器２７へ出力する補正量として第１の補正量Voff1を選択した
場合は、乗算器５２へ出力する補正量として第３の補正量Ｋ１を選択し、加減算器２７へ出力する補正量として第２の補正量Voff2を選択した場合は、乗算器５２へ出力する補正
量として第４の補正量Ｋ２を選択する。
【００８７】
このように、演算電流ｉ１を演算するための補正量として、加算的に演算電流ｉ１を補正するVoff1, Voff2に加え、乗算的に演算電流ｉ１を補正する第３の補正量Ｋ１、第４の補正量Ｋ２を加えることで、より正確に演算電流ｉ１を演算することが可能となる。
【００８８】
実施の形態８．
前述の実施の形態においては、差動検出回路６は１つのオペアンプで差動検出と信号増幅の２つの役割を担うものについて示したが、差動検出回路内部にオペアンプを２つ設けることによって、差動検出の役割と信号増幅の役割を分担させる差動検出回路６ｇに置換しても良い。
図１７は、このような、この発明の実施の形態８における差動検出回路６ｇの内部構成を示す図であり、図中、前述の実施の形態と同一の符号を付したものは、同一または相当部分を示すものとする。
【００８９】
図１７において、差動検出回路６ｇは、差動検出の役割を担うオペアンプ７と、信号増幅の役割を担うオペアンプ６６の計２つのオペアンプを具備する。
ここで、抵抗８〜１２の選択は、抵抗値Ｒ１〜Ｒ５の間に以下の（９）、（１０）式の関係が成り立つように行う。
【００９０】
Ｒ１＝Ｒ２＝Ｒ３ ・・・・・・（９）
２×Ｒ１＝Ｒ４＝Ｒ５ ・・・・（１０）
【００９１】
抵抗８〜１２の抵抗値Ｒ１〜Ｒ５をこのように与えることによって、オペアンプ７の出力は電位差（ｖ３−ｖ２）を増幅することなく、差動検出することができる。また、抵抗値Ｒ１〜Ｒ５の大きさの種類は２通りだけであり、抵抗１１、１２はＲ１と同じ抵抗値の抵抗を直列接続で与えたり、或いは抵抗８〜１０をＲ４と同じ抵抗値の抵抗を並列接続で与えたりすることによって、抵抗８〜１２を同一ロットの同じ抵抗で構成することが可能である。その結果、抵抗ばらつきに起因する同相電圧に伴う検出誤差を低減させることができる。そして、抵抗６０〜６５の抵抗値Ｒ１０〜Ｒ１５を適切に与えることによって、オペアンプ７の出力を所望の倍率で増幅した値をオペアンプ６６から出力させることができる。
【００９２】
以上のように、実施の形態８の差動検出回路によれば、差動検出の役割を担うオペアンプと信号増幅の役割を担うオペアンプの計２つのオペアンプを具備する構成にすることよって、差動検出の役割を担うオペアンプに接続される抵抗８〜１２は同一ロットで構成することが可能である。同一ロットの抵抗値のばらつきは異なるロットの抵抗値のばらつきよりも相対的に小さいので、抵抗８〜１２の抵抗ばらつきと同相電圧によって発生する誤差を小さくすることができる。その結果、差動検出信号ｖｏに生じる誤差を小さくすることができる効果がある。
【００９３】
実施の形態９．
前述したように、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、前記実施の形態１において、電力変換装置１５の第１の電位ｖ１は車両に搭載されたバッテリ１の正極に接続され、第３の電位ｖ３は車両に搭載された電気的負荷５に接続され、基準電位ＧＮＤは車体接地又はバッテリの負極に接続されるように構成しても良い。
【００９４】
このように構成することによって、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、電気的負荷にバッテリ電圧よりも低い電圧を印加するとともに、電気的負荷に給電する電流値ｉ０を正確に得ることができる効果がある。
【００９５】
実施の形態１０．
前記実施の形態９では電力変換装置の第１の電位がバッテリに接続され、第３の電位が電気的負荷に接続される場合を扱ったが、電力変換装置の第１の電位には電気的負荷が接続され、第３の電位にはコイルを介してバッテリの正極が接続され、前記基準電位は車体接地又はバッテリの負極に接続するようにしても良い。
図１８はこのような、この発明の実施の形態１０における電力変換装置の全体構成を示す図であり、図中、前述の実施の形態と同一の符号を付したものは、同一または相当部分を示すものとする。
【００９６】
図１８において、電力変換装置１５ｈはチョッパ回路１６ｈ、検出抵抗４、差動検出回路６、演算手段１３、位相幅信号発生器１４を具備しており、チョッパ回路１６ｈの制御信号として、位相幅信号発生器１４が出力する位相幅信号Ｄ１、演算手段１３が出力するスイッチング信号Ｓ１が存在する。
位相幅信号Ｄ１は、チョッパ回路１６ｈが備える下段電力用半導体素子３ｈの通電期間と非通電期間の比に相当し、０〜１の間で変化する。下段電力用半導体素子３ｈがオンしている期間は、第２の電位ｖ２は基準電位ＧＮＤと同電位となる。また、電気的負荷５ｈはコンデンサと抵抗の並列回路負荷である。
【００９７】
また、チョッパ回路１６ｈの上段電力用半導体素子２ｈと下段電力用半導体素子３ｈとの接続点に、検出抵抗４の一端が接続され、検出抵抗４の他端にはコイル８０を介して直流電圧源１ｈの正極端子が接続される。
なお、チョッパ回路１６ｈと電気的負荷５ｈの接続点の電位は第１の電位ｖ１、検出抵抗４とチョッパ回路１６ｈの接続点の電位は第２の電位ｖ２、検出抵抗とコイル８０との接続点の電位は第３の電位ｖ３である。
【００９８】
コイル８０を通る電流値ｉ０は必ず連続的に変化するので、下段電力用半導体素子３ｈがオンからオフに変化すると、電流ｉ０は第２の電位ｖ２からダイオードである上段電力用半導体素子２ｈを通過して電気的負荷５ｈに給電される。
なお、この実施の形態１０においては、チョッパ回路１６ｈが備える上段電力用半導体素子は半導体整流素子であるダイオードにしているが、MOS-FETやIGBTといった半導体スイ
ッチング素子で構成しても、適切なスイッチングを行えば本実施の形態と同様の動作が可能である。上段電力用半導体素子がMOS-FETの場合とダイオードの場合とを比較すると、MOS-FETはダイオードよりも導通損失や発熱が小さいという長所がある一方、ダイオードはMOS-FETより簡素且つ安価という長所がある。
スイッチング信号Ｓ１はチョッパ回路１６ｈが備える下段電力用半導体素子３ｈをオンオフさせるための信号である。
【００９９】
このような構成によって、実施の形態１０によれば、電気的負荷５ｈが接続される第１の電位ｖ１を直流電圧源１ｈの正極側の電位よりも高い電位とすることができる。
特に、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、電力変換装置１５ｈの第１の電位ｖ１を車両に搭載された電気的負荷５ｈに接続し、コイル８０を介して、第３の電位ｖ３を直流電圧源１ｈとして車両に搭載されたバッテリの正極に接続するようにすれば、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、直流電圧源１ｈの正極側電位よりも高い電圧を電気的負荷５ｈに印加することができるとともに、直流電圧源１ｈから給電される電流値ｉ０を正確に得られる効果がある。
【０１００】
実施の形態１１．
前述の実施の形態では、電気的負荷として、抵抗やコイル、コンデンサによって構成されたものを扱ったが、電気的負荷は直流回転機であっても良い。
図１９は本実施の形態１１における電力変換装置の全体構成を示す図であり、前記実施の形態と同一の符号を付したものは、同一またはこれに相当するものである。
【０１０１】
図１９において、電力変換装置１５ｉには、直流電圧源１と直流回転機７０と電圧指令発生器７１とが接続される。この電力変換装置１５ｉは、第１のチョッパ回路１６ｘと、第２のチョッパ回路１６ｙと、位相幅演算器７２と、検出抵抗４と、差動検出回路６と
第１の演算手段１３ｘと、第２の演算手段１３ｙから構成されている。
直流回転機７０はｘ相とｙ相の２端子を有しており、ｘ相は検出抵抗４を介してチョッパ回路１６ｘに接続されている。また、直流回転機７０のｙ相はチョッパ回路１６ｙに接続されている。電圧指令発生器７１は直流回転機７０のｘ相にチョッパ回路１６ｘが印加すべき電圧の指令値ｖｘ＊と、直流回転機７０のｙ相にチョッパ回路１６ｙが印加すべき電圧の指令値ｖｙ＊とを出力する。
【０１０２】
なお、ｖｘ＊、ｖｙ＊のそれぞれが取り得る範囲は、−0.5×ｖ１〜＋0.5×ｖ１[V]で
ある。位相幅演算器７２には、予め直流電圧源１の端子間電位差ｖ１が記憶されており、以下の（１１）、（１２）式に基づいて位相幅信号Ｄ１ｘ、Ｄ１ｙの演算を行う。
Ｄ１ｘ＝ｖｘ＊÷ｖ１＋0.5 ・・・・（１１）
Ｄ１ｙ＝ｖｙ＊÷ｖ１＋0.5 ・・・・（１２）
【０１０３】
ｖｘ＊、ｖｙ＊のそれぞれが取り得る範囲から判るように、位相幅信号Ｄ１ｘ、Ｄ１ｙのそれぞれが取り得る範囲は０〜１となる。演算手段１３ｘは前記実施の形態に記載の演算手段１３と同一構成である。
演算手段１３ｘは、位相幅信号Ｄ１ｘに基づいて第１のチョッパ回路１６ｘの上段電力用半導体素子２ｘをオンオフさせるためのスイッチング信号Ｇ１ｘと、下段電力用半導体素子３ｘをオンオフさせるためのスイッチング信号Ｇ２ｘとを出力するとともに、差動検出回路６から得た差動検出信号ｖｏに基づいて演算電流ｉ１を演算する。
演算手段１３ｙは、演算手段１３ｘに対して演算電流ｉ１の演算を廃したものであり、位相幅信号Ｄ１ｙに基づいて、第２のチョッパ回路１６ｙの上段電力用半導体素子２ｙをオンオフさせるためのスイッチング信号Ｇ１ｙと、下段電力用半導体素子３ｙをオンオフさせるためのスイッチング信号Ｇ２ｘとを出力する。
【０１０４】
チョッパ回路１６ｘ、検出抵抗４、差動検出回路６、演算手段１３ｘの接続に着目すれば、実施の形態１のチョッパ回路１６、検出抵抗４、差動検出回路６、演算手段１３から構成される接続と共通であり、本実施の形態１１のチョッパ回路についても同じ原理で動作できる。従って、実施の形態２以降の構成を用いても直流回転機７０を駆動しつつ、演
算電流ｉ１を得ることができることは言うまでもない。
【０１０５】
また、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、直流電圧源１を車両に搭載されたバッテリで与え、電力変換装置１５ｉの第１の電位ｖ１は該バッテリの正極に接続され、電力変換装置１５ｉの第３の電位ｖ３は車両に搭載された直流回転機に接続され、基準電位ＧＮＤは車体接地又はバッテリの負極に接続するようにすると良い。このように接続することで、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、直流回転機７０にバッテリ電圧よりも低い電圧を印加するとともに、直流回転機７０に給電する電流値を正確に得る電力変換装置を得ることができる。
【０１０６】
実施の形態１２．
前記実施の形態１１では、電気的負荷として直流回転機が接続されたものを扱ったが、電気的負荷は交流回転機であっても良い。
図２０は、このような、この発明の実施の形態１２における電力変換装置の全体構成を示す図であり、前記実施の形態と同一の符号を付したものは、同一またはこれに相当するものである。
図２０において、電力変換装置１５ｊには、直流電圧源１と交流回転機７０ｊと電圧指令発生器７１ｊとが接続される。この電力変換装置１５ｊは、第１のチョッパ回路１６ｕと、第２のチョッパ回路１６ｖと、第３のチョッパ回路１６ｗと、第１の演算手段１３ｕと、第２の演算手段１３ｖと、第３の演算手段１３ｗと、位相幅演算器７２ｊと、第１の検出抵抗４ｕと、第２の検出抵抗４ｖと、第１の差動検出回路６ｕと、第２の差動検出回路６ｖとから構成されている。
【０１０７】
第１のチョッパ回路１６ｕ、第１の検出抵抗４ｕ、第１の差動検出回路６ｕ、第１の演算手段１３ｕの接続に着目すれば、実施の形態１のチョッパ回路１６、検出抵抗４、差動検出回路６、演算手段１３から構成される接続と共通であり、本実施の形態１２のチョッパ回路についても同じ原理で動作できる。
第２のチョッパ回路１６ｖ、第２の検出抵抗４ｖ、第２の差動検出回路６ｖ、第２の演算手段１３ｖの接続についても同じである。また、第３のチョッパ回路１６ｗ、第３の演算手段１３ｗの接続については、前記実施の形態１１の第２のチョッパ回路１６ｙ、第２の演算手段１３ｙの接続と共通であり、本実施の形態１２のチョッパ回路についても同じ原理で動作できる。
また、これらの接続について、実施の形態２以降の構成を用いて交流回転機７０ｊを駆動すれば、精度の良い演算電流ｉ１が得られることは言うまでもない。
【０１０８】
また、車両に搭載する電力変換装置の場合、温度、湿度、振動、発塵など過酷な環境での動作が必要となり、ホール電流センサのホール素子より検出抵抗の方が頑健性の面で有利である。そこで、直流電圧源１を車両に搭載されたバッテリで与え、電力変換装置１５ｊの第１の電位ｖ１は該バッテリの正極に接続され、電力変換装置１５ｊの第３の電位ｖ３は車両に搭載された交流回転機に接続され、基準電位ＧＮＤは車体接地又はバッテリの負極に接続するようにすると良い。このように接続することで、温度、湿度、振動、発塵といった車両の搭載に必要な制約条件を満たしつつ、交流回転機７０ｊにバッテリ電圧よりも低い電圧を印加するとともに、交流回転機７０ｊに給電する電流値を正確に得る電力変換装置を得ることができる。
なお、本実施の形態１２では、交流回転機７０ｊの三相電流のうちの二相を検出する場合を扱ったが、三相電流のそれぞれを検出できるように検出抵抗と差動検出を三相すべてに具備する構成にしても良いことは言うまでもない。
【符号の説明】
【０１０９】
１ 直流電圧源、２ 上段電力用半導体素子、３ 下段電力用半導体素子、
４ 検出抵抗、５ 電気的負荷、６ 差動検出回路、７ オペアンプ、
８〜１２ 抵抗、１３ 演算手段、１４ 位相幅信号発生器、１５ 電力変換装置、
１６ チョッパ回路、２０ 搬送波信号発生器、２６ ローパスフィルタ、
ｖ１ 第1の電位、ｖ２ 第２の電位、ｖ３ 第３の電位、
ｉ０ 出力電流、ｉ１ 演算電流、ｖｏ 差動検出信号、Ｄ１ 位相幅信号、
Ｓ１、Ｇ１、Ｇ２ スイッチング信号、Ｃ１ 搬送波信号、
ｖｏｅ 差動検出信号誤差、ｖｏｃ 補正信号
【特許請求の範囲】
【請求項１】
チョッパ回路と、
このチョッパ回路の出力電流を検出する検出抵抗と、
この検出抵抗の端子間の電位差を差動検出信号として出力する差動検出回路と、
この差動検出回路からの前記差動検出信号を、前記チョッパ回路の制御信号で補正して、前記チョッパ回路の出力電流を演算する演算手段、
を備えたことを特徴とする電力変換装置。
【請求項２】
前記演算手段は、前記チョッパ回路の制御信号である位相幅信号に基づいてチョッパ回路をオンオフするためのスイッチング信号を演算するとともに、前記差動検出信号に基づいてチョッパ回路の出力電流を演算するよう構成され、前記チョッパ回路は、第１の電位と第２の電位の間に接続される上段電力用半導体素子と、前記第２の電位と基準電位との間に接続される下段電力用半導体素子によって構成され、前記検出抵抗は前記第２の電位と第３の電位との間に接続され、前記差動検出回路は、前記第２の電位と前記第３の電位との電位差を検出するように構成したことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記演算手段は、第１の補正量と第２の補正量を備え、前記チョッパ回路の出力電流を演算するための補正量として、前記スイッチング信号のオンオフに応じて、前記第１の補正量と前記第２の補正量の何れかを選択することを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記演算手段は、前記スイッチング信号を得るための搬送波を発生する搬送波発生器と、前記搬送波と同期して前記差動検出信号をホールドするホールド器とを備え、前記差動検出信号がホールドされた時点のスイッチング信号に応じて、前記第１の補正量と前記第２の補正量の何れかを選択することを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記演算手段は、前記位相幅信号が所定値よりも大きい場合は、前記上段電力用半導体素子がオンしている期間に前記差動検出信号をホールドし、且つ、前記第１の補正量に基づいて前記出力電流を演算するとともに、前記位相幅信号が所定値よりも小さい場合は、前記下段電力用半導体素子がオンしている期間に前記差動検出信号をホールドし、且つ、前記第２の補正量に基づいて前記出力電流を演算することを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記演算手段は、前記差動検出信号に対して前記搬送波周期の略１／２０以上且つ略１／２以下の時定数となるフィルタを介した前記差動検出信号の値に基づいて、前記出力電流を演算するようにしたことを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記演算手段は、更に第３の補正量と第４の補正量を備え、前記チョッパ回路の出力電流を演算するための補正量として、前記第１の補正量が選択された場合には前記第３の補正量を選択して乗算し、前記第２の補正量が選択された場合には前記第４の補正量を選択して乗算するようにしたことを特徴とする請求項３〜請求項６のいずれか１項に記載の電力変換装置。
【請求項８】
前記演算手段は、前記チョッパ回路の制御信号である位相幅信号に比例した値に基づいて前記差動検出信号の補正量を算出することを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項９】
前記演算手段は、チョッパ回路をオンオフするためのスイッチング信号を得るための搬送波を発生する搬送波発生器を備え、前記差動検出信号に対して前記搬送波周期の略１倍
以上且つ略２０倍以下の時定数となるフィルタを介した前記差動検出信号の値に基づいて、前記出力電流を演算するようにしたことを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記電力変換装置の第１の電位は車両に搭載されたバッテリの正極に接続され、前記第３の電位は車両に搭載された電気的負荷に接続され、前記基準電位は車体接地又はバッテリの負極に接続されたことを特徴とする請求項１〜請求項９のいずれか１項に記載の電力変換装置。
【請求項１１】
前記電力変換装置の第１の電位は電気的負荷に接続され、前記第３の電位は車両に搭載されたバッテリの正極に接続され、前記基準電位は車体接地又はバッテリの負極に接続されたことを特徴とする請求項１〜請求項９のいずれか１項に記載の電力変換装置。
【請求項１２】
前記差動検出回路は、前記基準電位に対して非絶縁回路で構成したことを特徴とする請求項１〜請求項１１のいずれか１項に記載の電力変換装置。
【請求項１】
チョッパ回路と、
このチョッパ回路の出力電流を検出する検出抵抗と、
この検出抵抗の端子間の電位差を差動検出信号として出力する差動検出回路と、
この差動検出回路からの前記差動検出信号を、前記チョッパ回路の制御信号で補正して、前記チョッパ回路の出力電流を演算する演算手段、
を備えたことを特徴とする電力変換装置。
【請求項２】
前記演算手段は、前記チョッパ回路の制御信号である位相幅信号に基づいてチョッパ回路をオンオフするためのスイッチング信号を演算するとともに、前記差動検出信号に基づいてチョッパ回路の出力電流を演算するよう構成され、前記チョッパ回路は、第１の電位と第２の電位の間に接続される上段電力用半導体素子と、前記第２の電位と基準電位との間に接続される下段電力用半導体素子によって構成され、前記検出抵抗は前記第２の電位と第３の電位との間に接続され、前記差動検出回路は、前記第２の電位と前記第３の電位との電位差を検出するように構成したことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記演算手段は、第１の補正量と第２の補正量を備え、前記チョッパ回路の出力電流を演算するための補正量として、前記スイッチング信号のオンオフに応じて、前記第１の補正量と前記第２の補正量の何れかを選択することを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記演算手段は、前記スイッチング信号を得るための搬送波を発生する搬送波発生器と、前記搬送波と同期して前記差動検出信号をホールドするホールド器とを備え、前記差動検出信号がホールドされた時点のスイッチング信号に応じて、前記第１の補正量と前記第２の補正量の何れかを選択することを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記演算手段は、前記位相幅信号が所定値よりも大きい場合は、前記上段電力用半導体素子がオンしている期間に前記差動検出信号をホールドし、且つ、前記第１の補正量に基づいて前記出力電流を演算するとともに、前記位相幅信号が所定値よりも小さい場合は、前記下段電力用半導体素子がオンしている期間に前記差動検出信号をホールドし、且つ、前記第２の補正量に基づいて前記出力電流を演算することを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記演算手段は、前記差動検出信号に対して前記搬送波周期の略１／２０以上且つ略１／２以下の時定数となるフィルタを介した前記差動検出信号の値に基づいて、前記出力電流を演算するようにしたことを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記演算手段は、更に第３の補正量と第４の補正量を備え、前記チョッパ回路の出力電流を演算するための補正量として、前記第１の補正量が選択された場合には前記第３の補正量を選択して乗算し、前記第２の補正量が選択された場合には前記第４の補正量を選択して乗算するようにしたことを特徴とする請求項３〜請求項６のいずれか１項に記載の電力変換装置。
【請求項８】
前記演算手段は、前記チョッパ回路の制御信号である位相幅信号に比例した値に基づいて前記差動検出信号の補正量を算出することを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項９】
前記演算手段は、チョッパ回路をオンオフするためのスイッチング信号を得るための搬送波を発生する搬送波発生器を備え、前記差動検出信号に対して前記搬送波周期の略１倍
以上且つ略２０倍以下の時定数となるフィルタを介した前記差動検出信号の値に基づいて、前記出力電流を演算するようにしたことを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記電力変換装置の第１の電位は車両に搭載されたバッテリの正極に接続され、前記第３の電位は車両に搭載された電気的負荷に接続され、前記基準電位は車体接地又はバッテリの負極に接続されたことを特徴とする請求項１〜請求項９のいずれか１項に記載の電力変換装置。
【請求項１１】
前記電力変換装置の第１の電位は電気的負荷に接続され、前記第３の電位は車両に搭載されたバッテリの正極に接続され、前記基準電位は車体接地又はバッテリの負極に接続されたことを特徴とする請求項１〜請求項９のいずれか１項に記載の電力変換装置。
【請求項１２】
前記差動検出回路は、前記基準電位に対して非絶縁回路で構成したことを特徴とする請求項１〜請求項１１のいずれか１項に記載の電力変換装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−６０７５９（Ｐ２０１２−６０７５９Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−２００９２７（Ｐ２０１０−２００９２７）
【出願日】平成２２年９月８日（２０１０．９．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月８日（２０１０．９．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]