電子時計
【課題】 論理緩急パターン切断後において、隣接する他の論理緩急パターン及び地板とショートせず、所定の時間精度に調整、維持する。
【解決手段】 電子時計は、ムーブメント１０に組み込まれた回路基板３０に形成された論理緩急パターン４２〜４６を切断して論理緩急回路８６の設定を変更し、時間精度の調整を行う電子時計であって、地板２０と、地板２０の上面に組み込まれる回路基板３０と、地板２０に穿設された逃げ穴２１と、回路基板３０に開設され、逃げ穴２１の上部に配置される論理緩急パターン切断孔３１と、論理緩急パターン切断孔３１の範囲内に設けられる論理緩急パターン４２〜４６の切断部ａと、が備えられ、論理緩急パターン４２〜４６が切断された際、論理緩急回路８６に接続する側の切断部が、地板２０の逃げ穴２１と接触しない距離と、隣接する他の論理緩急パターンと接触しない距離と、を有して設けられている。
【解決手段】 電子時計は、ムーブメント１０に組み込まれた回路基板３０に形成された論理緩急パターン４２〜４６を切断して論理緩急回路８６の設定を変更し、時間精度の調整を行う電子時計であって、地板２０と、地板２０の上面に組み込まれる回路基板３０と、地板２０に穿設された逃げ穴２１と、回路基板３０に開設され、逃げ穴２１の上部に配置される論理緩急パターン切断孔３１と、論理緩急パターン切断孔３１の範囲内に設けられる論理緩急パターン４２〜４６の切断部ａと、が備えられ、論理緩急パターン４２〜４６が切断された際、論理緩急回路８６に接続する側の切断部が、地板２０の逃げ穴２１と接触しない距離と、隣接する他の論理緩急パターンと接触しない距離と、を有して設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ムーブメントの状態で論理緩急パターンを切断して時間精度調整を行う電子時計に関する。
【背景技術】
【０００２】
従来、ムーブメントの状態での時間精度調整を、レーザ光を用いて論理緩急パターンを切断する電子時計であって、地板に形成したレーザ回避部の下方に日車が組み込まれ、日車は、地板に組み込まれる日車案内部材の日ジャンパにより日車歯部に係合して位置決めし、日車案内部材の遮蔽部を、地板のレーザ回避部と日車との中間に設け、回路ブロックに形成した論理緩急パターンにレーザ光を照射させ、論理緩急パターンを切断し、時間精度調整を行う電子時計というものが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平１１−２３７４８６号公報（第３頁、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような特許文献１では、論理緩急パターンを切断した後のレーザ残光を日車案内部材に形成された遮蔽部にて、被遮蔽部である日車を遮蔽することにより、ムーブメントを構成する部材の変形や溶解を防ぐことができるが、このような構成の電子時計は、日車を有する時計に限定され、日車を備えない薄型デザインの電子時計には不向きの構造であると考えられる。
【０００５】
また、前述の特許文献１の図１に示されるように、レーザ光による論理緩急パターンの切断部は、張り出された論理緩急パターンの略中央であって、切断後に論理緩急パターンが変形した場合等において、隣接する論理緩急パターンが接触し、ショートすることが考えられる。
【０００６】
さらに、レーザ光による論理緩急パターン切断には、大型，且つ高価なレーザ装置が必要になり製造コスト面において不利となるというような課題もある。
【０００７】
本発明の目的は、前述した課題を解決することを要旨とし、ムーブメントの状態において、論理緩急パターン切断後において、隣接する他の論理緩急パターン及び電気伝導性を有する機枠とショートせず、所定の時間精度に調整、維持することができ、また、特別な切断装置を用いることなく時間精度調整ができ、低消費電力の電子時計を提供することである。
【課題を解決するための手段】
【０００８】
本発明の電子時計は、ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、機枠と、該機枠の上面に組み込まれる前記回路基板と、前記機枠に穿設された逃げ穴と、前記回路基板に開設され、前記逃げ穴の上部に配置される論理緩急パターン切断孔と、前記論理緩急パターン切断孔の範囲内に設けられる前記論理緩急パターンの切断部と、が備えられ、前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、隣接する他の論理緩急パターンと接触しない距離を有して設けられていることを特徴とする。
【０００９】
この発明によれば、論理緩急パターンが切断された際、論理緩急回路に接続する側の切断部が、隣接する他の論理緩急パターンと接触しない距離を有しているために、時間精度調整後において、他の論理緩急パターンにショートすることがないので、正確な時間精度調整ができるうえ、その状態を維持し続けることができる。
【００１０】
また、前記機枠が電気伝導性を有する材料から構成され、前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、前記機枠の逃げ穴と接触しない距離を有していることが好ましい。
ここで、機枠としては、例えば、金属製、金属粒体を混在した合成樹脂、合成樹脂表面に金属薄膜等を形成した電気伝導性を有する材料を採用できる。
【００１１】
このようにすれば、論理緩急パターンが切断された際、論理緩急回路に接続する側の切断部が、機枠の逃げ穴と接触しない距離を有しているために、時間精度調整後において、機枠にショートすることがないので、正確な時間精度調整ができるうえ、その状態を維持し続けることができる。
【００１２】
また、本発明の構造によれば、前記論理緩急パターンが前記論理緩急回路に接続する側において、前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、前記逃げ穴の端部から突出する前記論理緩急パターン切断孔の端部までの距離をＬ２、としたとき、Ｌ１＜Ｌ２の関係にあることが好ましい。
【００１３】
このように、Ｌ１とＬ２とを設定することによって、切断後の論理緩急回路に接続する側の論理緩急パターンの切断部が、機枠と接触してショートすることを防止することができる。このような寸法関係に設定することで、切断後において、上述の論理緩急パターンが変形するようなことがあっても、機枠とショートすることがなく、設定された時間精度を維持することができる。
【００１４】
また、前述の構造では、前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、前記逃げ穴の深さをＬ３、としたとき、Ｌ１＜Ｌ３の関係にあることが好ましい。
【００１５】
このように、Ｌ１とＬ３とを設定することにより、論理緩急回路に接続する側の論理緩急パターンが、電気伝導性を有する機枠に形成される逃げ穴の底部にショートすることを防止できる。
【００１６】
また、本発明では、前記論理緩急パターンが前記論理緩急回路に接続する側において、前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、前記論理緩急パターン切断孔の端部における隣接する前記論理緩急パターンの間の距離をＬ４、としたとき、２×Ｌ１＜Ｌ４の関係にあることが好ましい。
【００１７】
このように、Ｌ１とＬ４とを設定することにより、仮に、論理緩急パターンを切断する際に、隣り合う論理緩急パターンそれぞれが変形した場合においても、論理緩急パターン同士のショートを防止することができる。
【００１８】
また、前記切断部の切断前の構造的強度が、前記論理緩急パターンの前記切断部の周縁部の構造的強度よりも小さく形成されていることが好ましい。
ここで、切断部の構造的強度を小さくする手段としては、例えば、切断部の幅を切り欠き状に狭くする、あるいは厚みを局部的に薄くする手段を採用することができる。
【００１９】
このようにすれば、前述した従来技術のようにレーザ装置、またはプレスのような切断装置を用いずに、切断部を簡単な治具等で押すことで容易に切断することができるため、高価な装置や大型の装置を用意しなくてもよく、そのことにより製造コストを低減することができる。
【００２０】
また、前述したような形状の切断部はその位置を視認することができるので、ハンドワークでも切断部のみに切断力を加え、容易に切断することができる。
【００２１】
さらに、前記機枠の電位と、切断される前の前記論理緩急パターンの電位と、が同電位であることが望ましい。
ここで、切断される前の前記論理緩急パターンの電位とは、論理緩急パターンが接続される論理緩急回路の電位を意味する。
【００２２】
前述のＬ１、Ｌ２、Ｌ３それぞれの関係式に設定されると、切断後の論理緩急回路とは接続しない側の論理緩急パターンの方が、論理緩急回路と接続する側の論理緩急パターンよりも長くなり、電気伝導性を有する機枠または隣接する論理緩急パターン同士が接触することが考えられるが、切断後の論理緩急回路とは接続しない側の論理緩急パターンと機枠の電位が同じであるため時間精度への影響がないという効果がある。
【００２３】
また、本発明の電子時計は、ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、電子時計の駆動制御を行うＩＣを備え、前記ＩＣには、少なくとも発振回路と、前記論理緩急パターンに接続される論理緩急回路と、が設けられ、前記発振回路に形成されるゲート容量が８ｐＦ以下であることを特徴とする。
【００２４】
詳しくは、後述する実施形態で説明するが、発振回路の消費電力は、ゲート容量に影響され、消費電力の低減のためにはゲート容量を小さくするが、ゲート容量を小さくすると、回路基板をムーブメントに組み込んだ際の寄生容量によって発振回路の周期変化量が増加する。そのために、ゲート容量を８ｐＦ以下にし、ムーブメントの状態で論理緩急を行うことで、消費電力を低減し正確な時間精度調整をすることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面に基づいて説明する。
図１〜図７には、本発明に係る実施形態の電子時計が示されている。
（実施形態）
【００２６】
図１は、本実施形態に係る電子時計のムーブメント１０の構造を示す部分断面図である。図１において、機枠としての地板２０の上面には、電子時計の駆動制御を行うＩＣ７０と他の回路素子９５等が搭載される回路基板３０と、その上面に絶縁板６０が装着され、さらに、金属成形される回路枠９４、第１の受部材９０、第２の受部材９１が載置されている。
なお、回路枠９４は、合成樹脂製とすることができる。この場合、絶縁板６０をなくすことができる。
【００２７】
回路枠９４、第１の受部材９０、第２の受部材９１は、地板２０に植立された固定軸９２で案内され、固定螺子９３によって螺合固定されている。
本発明の電子時計には、ムーブメント１０に、図示しないが、アナログ式時計の場合には、ステップモーターや輪列、電池、時刻指示針等が装着され、デジタル式時計の場合には、液晶表示パネルや液晶駆動回路、電池等が装着され、ケースに格納されて構成されている。
【００２８】
地板２０は、黄銅系合金からなり、表面にＮｉめっき、Ｐｄ合金めっき、金めっき等が層成されており電気伝導性を有する。地板の材料としては、黄銅系合金の他に合成樹脂を基材として金属粒を混在させた材料、合成樹脂の表面に金属膜を層成した材料等を採用することができる。
地板２０の外周部には、後述する論理緩急パターン４２〜４６を切断するための逃げ穴２１が穿設されている。
【００２９】
回路基板３０の地板２０に接触しない主面には、回路パターンが形成されており、図１においては、回路パターンのうち、本発明に係る論理緩急パターン４０が図示されている。論理緩急パターン４０の一方の端部はＩＣ７０に接続されている。
【００３０】
また、回路基板３０にも、地板２０に穿設された逃げ穴２１よりも小さい論理緩急パターン切断孔３１が開設されている。この論理緩急パターン切断孔３１の上部をわたって論理緩急パターン４０が形成されており、論理緩急パターン４０は、論理緩急パターン切断孔３１の範囲内で剥き出しの状態である。以降、このような状態の部位をオーバーハング部と呼称する。
【００３１】
続いて、図２を参照して本実施形態に係る回路基板３０及び論理緩急パターン４０の構成について説明する。
図２は、本実施形態の回路基板の一部を示す部分平面図である。図２において、回路基板３０には、複数の回路パターン４０が形成されているが、論理緩急パターンの構成を中心に説明する。回路基板３０には、ＩＣ７０と、水晶振動子７５が搭載されている。
【００３２】
水晶振動子７５には、２本の接続端子が延在され、ＩＣ７０に形成されているゲート電極端子、ドレイン電極端子に、ゲート電極パターン４７とドレイン電極パターン４８とによって接続されている。
【００３３】
ＩＣ７０には、図示しない発振回路、分周回路、論理緩急回路（図３、参照）と、モーター駆動回路、電源回路、それらの回路を制御する制御回路等を含んで構成されている。論理緩急回路には、５本の論理緩急パターン４２〜４６からなる論理緩急パターン４０と、Ｖｄｄパターン５０とが接続されている。回路基板単体の際には、論理緩急パターン４２〜４６の一方とＶｄｄパターン５０とが接続されており、他方は論理緩急回路（ＩＣ７０）の電極端子に接続されている。即ち、論理緩急回路、論理緩急パターン４２〜４６とＶｄｄパターン５０とは同電位である。
なお、Ｖｄｄパターン５０は、Ｖｓｓパターンと置き換えることができる。
【００３４】
続いて、本実施形態に係る発振回路及び論理緩急回路について説明を加える。
図３は、本発明の時間精度調整に係る回路構成を示すブロック図である。図３には、発振回路８０の等価回路が示されている。発振回路８０は、インバータなどの増幅器８３と帰還抵抗８４とゲートコンデンサー８１とドレインコンデンサー８２とから構成されている。図示しない電源である電池から供給される電力は、電源回路によって電圧Ｖｒｅｇをつくり発振回路８０に供給される。
なお、本実施形態では、アース電位がＶｄｄである。
【００３５】
発振回路８０は、時間標準源である水晶振動子７５を用いて源振となる３２ＫＨｚ（３２７６８Ｈｚ）の発振信号を出力し、この発振信号は複数の分周器（例えば、１５段のフリップフロップ）からなる分周回路８５によって所定の周期まで分周される。
【００３６】
時間精度調整は、予め個別の発振回路８０（水晶振動子７５）の特性を検査し、各発振回路８０に応じた緩急量が論理緩急回路８６で設定される。具体的には、論理緩急パターン４２〜４６を適宜選択して切断することで、予め各発振回路８０に応じた緩急量を設定している。本実施形態では、５個の論理緩急パターンを備え、５ビットつまり３２通りの調整が可能とされている。
【００３７】
各論理緩急パターン４２〜４６を「１」（論理緩急パターンが切断されておらず、論理緩急回路８６に電圧Ｖｄｄが加えられている状態）と、「０」（論理緩急パターンが切断されており、論理緩急回路８６がＯＰＥＮ状態）と、に設定した場合の緩急補正量を表１，２に示す。これらの表に示すように論理緩急パターン４２〜４６を切断前の状態をＦｏ点として進み、時間精度の遅れ、進みの組み合わせを設定している。
【００３８】
【表１】
【００３９】
【表２】
【００４０】
なお、本実施形態では、５ビットの論理緩急回路とし、１ステップ毎に０．２６４秒（ｓｅｃ／ｄａｙ）に緩急量を調整するように構成されている。
【００４１】
一般に、電子時計の時間精度調整は、回路基板に所定の回路素子を搭載した後、ムーブメントに搭載したときの周期変化量を予め予測し、変化量分だけ補正して行われる。しかし、発振回路の消費電力を低減した場合には、ムーブメントに組み込まれた際の周期変化量のばらつきが大きくなり、所望の時間精度が得られないことが考えられる。
そこで、ムーブメントの状態で時間精度調整が必要となるが、その理由について図面を参照して説明する。
【００４２】
図４には、図３に示すゲートコンデンサー８１と発振回路８０（水晶振動子７５）の周期変化量ΔＴとの関係を表すグラフである。発振回路８０には、ゲートコンデンサー８１とドレインコンデンサー８２との二つの容量（コンデンサー）が備えられているが、周期変化量ΔＴにはゲート容量の影響が大きいためゲートコンデンサー８１を例にあげ説明する。横軸にゲート容量（単位：ｐＦ）、縦軸に周期変化量ΔＴ（単位：ｐｐｍ）を示す。
【００４３】
図４において、周期変化量ΔＴは、ゲート容量が大きくなるに従い大きくなる。なお、ゲート容量が大きくなると発振回路８０の消費電力が大きくなることが知られているため、ゲート容量は、安定した発振回路８０の駆動が得られる範囲で小さく設定されることが好ましいとされる。
【００４４】
例えば、発振回路８０の消費電流ｉは、ｉ＝ｆｃＶ（ｆ：周波数、ｃ：ゲート容量及びドレイン容量、Ｖ：駆動電圧）で表される。周波数ｆと駆動電圧Ｖ（Ｖｒｅｇ）とを一定にしたとき、ｃを小さくすることで消費電流ｉを低減することができる。しかしながら、一般に用いられるゲート容量は１０ｐＦ程度であり、本実施形態では低消費電力を目指すために４ｐＦを選択する例をあげ説明する。
【００４５】
ここで、回路基板３０がムーブメントに組み込まれると、地板２０や周辺部材との間で寄生容量がゲート容量に重畳され、トータルのゲート容量値が変化することがある。本実施形態では寄生容量のばらつきを±１ｐＦとして周期変化量ΔＴを測定する。
【００４６】
ゲート容量を４ｐＦ±１ｐＦとしたときの周期変化量の幅Ｂ２は約９ｐｐｍで、ゲート容量を１０±１ｐＦとしたときの周期変化量の幅Ｂ１は約４ｐｐｍである。つまりＢ２はＢ１の２倍以上の周期変化量があることを示している。本発明では、ゲート容量の範囲を８ｐＦ以下に管理することにより、消費電流の低減をはかることができ、また、ムーブメントの状態で時間精度調整をすることで寄生容量の影響を排除し、正確な時間精度調整を容易にしている。
【００４７】
そこで、ムーブメント状態における時間精度調整のための構造について、さらに詳しく説明する。
図５は、回路基板３０の各論理緩急パターンの切断部を拡大表示した部分平面図である。図５において、ＩＣ７０から延在された論理緩急パターン４２〜４６は、回路基板３０の外周部に形成されるＶｄｄパターン５０と接続されている。
【００４８】
回路基板３０の論理緩急パターン４２〜４６の延在途中には、論理緩急パターン切断孔３１が開設され、論理緩急パターン４２〜４６の一部がオーバーハング部を形成している。論理緩急パターン切断孔３１の論理緩急回路（ＩＣ７０）側の周縁に形成される論理緩急パターン４２〜４６は、延在される他の部位よりも面積が広く形成されている。これは、論理緩急パターン４２〜４６を切断する際の切断力で、回路基板３０から論理緩急パターン４２〜４６が剥離されることを防止するために設けられている。
【００４９】
続いて、論理緩急パターン４２〜４６のオーバーハング部の形状について説明する。論理緩急パターン４２〜４６のオーバーハング部の形状は略同じ形状であるので、論理緩急パターン４４を例示して説明する。論理緩急パターン４４のオーバーハング部４４ｅの論理緩急パターン切断孔３１の内面３２からＬ１の距離に切断部ａが形成されている。
【００５０】
切断部ａの形状は、幅方向両側から切り欠き状に形成されている。切断部ａは、オーバーハング部４４ｅの他の部位の幅よりも狭く構造的強度が小さくなるように設定されている。切断部ａの形状は、切断力を加えた際に容易に切断することができ、また、切断しない際には、電子時計の通常使用状態、製造工程で切断されない範囲の構造的強度を有するように設定されている。
従って、この切断部ａの形状は、切り欠き形状に限らず、厚み方向を局部的に薄くしてもよい。
【００５１】
ここで、論理緩急パターン切断孔３１の論理緩急回路（ＩＣ７０）側の端部（内面）３２（図中、ｂ部で表す）から切断部ａまでの距離がＬ１、論理緩急パターン切断孔３１の論理緩急回路（ＩＣ７０）側の端部（内面）３２から地板の逃げ穴２１の論理緩急回路（ＩＣ７０）側の端部（内面）２２（図中、ｃ部で表す）までの距離がＬ２に設定されている。Ｌ１とＬ２とは、Ｌ１＜Ｌ２で表される関係とされる。
【００５２】
さらに、論理緩急パターン切断孔３１の内面３２と論理緩急パターン４２〜４６との交差部において、論理緩急パターン４４と論理緩急パターン４３、論理緩急パターン４４と論理緩急パターン４５との距離はそれぞれＬ４に設定される。ここで、Ｌ１とＬ４との関係は、２×Ｌ１＜Ｌ４で表される関係にある。このことから、仮に、切断後において、隣接する論理緩急パターンが直角方向に曲げられても相互に接触することはない。他の論理緩急パターン４２と４３、４５と４６も同様な関係に設定されている。
なお、論理緩急パターン４２と隣接するＶｄｄパターン５０とも同様な関係に設定されることが好ましい。
【００５３】
続いて、さらに論理緩急パターン４２〜４６の設定条件について図６（図５も参照）を参照して説明する。代表して論理緩急パターン４４を例示し説明する。
図６は、論理緩急パターン切断前の状態を示す部分断面図である（図５におけるＡ−Ａ断面を示す）。図６において、地板２０の逃げ穴２１のＩＣ７０（論理緩急回路）との接続側の内面２２（図中、ｃで表す位置）と、回路基板３０の論理緩急パターン切断孔３１のＩＣ７０（論理緩急回路）との接続側の内面３２（図中、ｂで表す）との距離はＬ２、内面３２と論理緩急パターン４４のオーバーハング部４４ｅに設けられる切断部ａとの距離はＬ１である。また、逃げ穴２１の深さはＬ３で表されている。
【００５４】
ＬＩとＬ２とは、前述したようにＬ１＜Ｌ２の関係にあり、Ｌ１とＬ３とは、２×Ｌ１＜Ｌ３の関係にある。次に、図７を参照して論理緩急パターン４４を切断した後の状態について説明する。
図７は、論理緩急パターン４４を切断した状態を示す部分断面図である。図７において、切断部ａを切断治具等で上方から押して切断する場合、論理緩急パターン４４のオーバーハング部４４ｅは、切り離されて逃げ穴２１方向に折り曲げられることになる。
【００５５】
この際、切断部ａまでの距離Ｌ１が回路基板３０の突出量Ｌ２よりも小さいため、先端部４４ｇが逃げ穴２１の内面２２に接触することはない。また、Ｌ１＜Ｌ３の関係にあるため、逃げ穴２１の底部２４に先端部４４ｇが接触することはない。
【００５６】
一方、Ｖｄｄパターン５０側の切断部の先端部５１は、逃げ穴２１の内面２３や底部２４に接触することが考えられるが、地板２０とＶｄｄパターン５０の電位が同じであるため、時間精度には影響しない。
【００５７】
従って、前述した実施形態によれば、論理緩急パターン４２〜４６が論理緩急回路８６（ＩＣ７０）に接続する側において、論理緩急パターン切断孔３１の内面３２から前記切断部ａまでの距離をＬ１、地板２０の逃げ穴２１の内面から突出する論理緩急パターン切断孔３１の内面３２までの距離をＬ２、としたとき、Ｌ１＜Ｌ２の関係にあるため、切断後の論理緩急回路８６に接続する側の論理緩急パターンの切断部ａの先端部４４ｇが、地板２０と接触してショートすることを防止することができる。このような寸法関係に設定することで、切断後において、上述の論理緩急パターン４２〜４６が変形するようなことがあっても、地板２０とショートすることがなく、設定された時間精度を維持することができる。
【００５８】
また、前述した距離Ｌ１、逃げ穴２１の深さをＬ３、としたとき、Ｌ１＜Ｌ３の関係にあるため、論理緩急回路８６（ＩＣ７０）に接続する側の論理緩急パターンが、地板２０に形成される逃げ穴２１の底部２４にショートすることを防止できる。
【００５９】
また、論理緩急パターン４２〜４６が論理緩急回路８６（ＩＣ７０）に接続する側において、前述した距離Ｌ１、論理緩急パターン切断孔３１の内面における隣接する論理緩急パターン間の距離をＬ４、としたとき、２×Ｌ１＜Ｌ４の関係にあるため、仮に、論理緩急パターン４２〜４６を切断する際に、隣り合う論理緩急パターンそれぞれが直角方向に変形した場合においても、論理緩急パターン同士のショートを防止することができる。
【００６０】
また、切断前の切断部ａの幅を切り欠き状に狭くする、あるいは厚みを局部的に薄くする等により切断部ａの構造的強度が、切断部ａの周縁部の構造的強度よりも小さく形成されているので、前述した従来技術のようにレーザ装置、またはプレスのような切断装置を用いずに、切断部ａを簡単な切断治具等で押すことで容易に切断することができるため、高価な装置や大型の装置を用意しなくてもよく、そのことにより製造コストを低減することができる。
【００６１】
また、切断部ａは視認することができるので、ハンドワークで切断部のみに切断力を加え、容易に切断することができる。
【００６２】
さらに、地板２０の電位と、切断される前の論理緩急パターン４２〜４６の電位と、が同電位であるために、切断後の論理緩急回路８６とは接続しない側の論理緩急パターンが、論理緩急回路と接続する側の論理緩急パターンの長さＬ１よりも長くなり、電気伝導性を有する地板２０または隣接する論理緩急パターン同士が接触することが考えられるが、地板２０と論理緩急パターンの電位が同じであるため時間精度への影響がないという効果がある。
【００６３】
さらに、ゲート容量の範囲を８ｐＦ以下に管理することにより、消費電流の低減をはかることができ、また、ムーブメントの状態で時間精度調整をすることで寄生容量の影響を排除し、正確な時間精度調整を容易にしている。
【００６４】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前述の実施形態では、論理緩急パターンは５個備えているが、論理緩急パターンの数は５個に限定されず、任意に設定することができる。
【００６５】
また、前述の実施形態では、発振回路が低消費電力の形態を例示したが、一般の発振回路においても、本発明の構造を採用し、本発明の目的を実現できることはいうまでもない。
【００６６】
さらに、本発明は、電子時計に限らず、時計機能を有する電子機器等に応用することができる。
【００６７】
従って、前述の実施形態によれば、ムーブメントの状態において、論理緩急パターンの切断後に、隣接する他の論理緩急パターン及び地板とショートせず、所定の時間精度を調整、維持することができ、また、特別な切断装置を用いることなく時間精度調整ができる低消費電力の電子時計を提供することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施形態に係る電子時計のムーブメントの構造を示す部分断面図。
【図２】本発明の実施形態に係る回路基板及び論理緩急パターンの構成を示す部分平面図。
【図３】本発明の実施形態に係る時間精度調整に係る回路を示すブロック図。
【図４】本発明の実施形態に係るゲート容量と周期変化量ΔＴとの関係を表すグラフ。
【図５】本発明の実施形態に係る論理緩急パターンの切断部を示す部分平面図。
【図６】本発明の実施形態に係る論理緩急パターン切断前の状態を示す部分断面図。
【図７】本発明の実施形態に係る論理緩急パターンを切断した状態を示す部分断面図。
【符号の説明】
【００６９】
１０…ムーブメント、２０…地板、２１…逃げ穴、３０…回路基板、３１…論理緩急切断孔、４２〜４６…論理緩急パターン、８６…論理緩急回路、ａ…切断部。
【技術分野】
【０００１】
本発明は、ムーブメントの状態で論理緩急パターンを切断して時間精度調整を行う電子時計に関する。
【背景技術】
【０００２】
従来、ムーブメントの状態での時間精度調整を、レーザ光を用いて論理緩急パターンを切断する電子時計であって、地板に形成したレーザ回避部の下方に日車が組み込まれ、日車は、地板に組み込まれる日車案内部材の日ジャンパにより日車歯部に係合して位置決めし、日車案内部材の遮蔽部を、地板のレーザ回避部と日車との中間に設け、回路ブロックに形成した論理緩急パターンにレーザ光を照射させ、論理緩急パターンを切断し、時間精度調整を行う電子時計というものが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平１１−２３７４８６号公報（第３頁、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような特許文献１では、論理緩急パターンを切断した後のレーザ残光を日車案内部材に形成された遮蔽部にて、被遮蔽部である日車を遮蔽することにより、ムーブメントを構成する部材の変形や溶解を防ぐことができるが、このような構成の電子時計は、日車を有する時計に限定され、日車を備えない薄型デザインの電子時計には不向きの構造であると考えられる。
【０００５】
また、前述の特許文献１の図１に示されるように、レーザ光による論理緩急パターンの切断部は、張り出された論理緩急パターンの略中央であって、切断後に論理緩急パターンが変形した場合等において、隣接する論理緩急パターンが接触し、ショートすることが考えられる。
【０００６】
さらに、レーザ光による論理緩急パターン切断には、大型，且つ高価なレーザ装置が必要になり製造コスト面において不利となるというような課題もある。
【０００７】
本発明の目的は、前述した課題を解決することを要旨とし、ムーブメントの状態において、論理緩急パターン切断後において、隣接する他の論理緩急パターン及び電気伝導性を有する機枠とショートせず、所定の時間精度に調整、維持することができ、また、特別な切断装置を用いることなく時間精度調整ができ、低消費電力の電子時計を提供することである。
【課題を解決するための手段】
【０００８】
本発明の電子時計は、ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、機枠と、該機枠の上面に組み込まれる前記回路基板と、前記機枠に穿設された逃げ穴と、前記回路基板に開設され、前記逃げ穴の上部に配置される論理緩急パターン切断孔と、前記論理緩急パターン切断孔の範囲内に設けられる前記論理緩急パターンの切断部と、が備えられ、前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、隣接する他の論理緩急パターンと接触しない距離を有して設けられていることを特徴とする。
【０００９】
この発明によれば、論理緩急パターンが切断された際、論理緩急回路に接続する側の切断部が、隣接する他の論理緩急パターンと接触しない距離を有しているために、時間精度調整後において、他の論理緩急パターンにショートすることがないので、正確な時間精度調整ができるうえ、その状態を維持し続けることができる。
【００１０】
また、前記機枠が電気伝導性を有する材料から構成され、前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、前記機枠の逃げ穴と接触しない距離を有していることが好ましい。
ここで、機枠としては、例えば、金属製、金属粒体を混在した合成樹脂、合成樹脂表面に金属薄膜等を形成した電気伝導性を有する材料を採用できる。
【００１１】
このようにすれば、論理緩急パターンが切断された際、論理緩急回路に接続する側の切断部が、機枠の逃げ穴と接触しない距離を有しているために、時間精度調整後において、機枠にショートすることがないので、正確な時間精度調整ができるうえ、その状態を維持し続けることができる。
【００１２】
また、本発明の構造によれば、前記論理緩急パターンが前記論理緩急回路に接続する側において、前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、前記逃げ穴の端部から突出する前記論理緩急パターン切断孔の端部までの距離をＬ２、としたとき、Ｌ１＜Ｌ２の関係にあることが好ましい。
【００１３】
このように、Ｌ１とＬ２とを設定することによって、切断後の論理緩急回路に接続する側の論理緩急パターンの切断部が、機枠と接触してショートすることを防止することができる。このような寸法関係に設定することで、切断後において、上述の論理緩急パターンが変形するようなことがあっても、機枠とショートすることがなく、設定された時間精度を維持することができる。
【００１４】
また、前述の構造では、前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、前記逃げ穴の深さをＬ３、としたとき、Ｌ１＜Ｌ３の関係にあることが好ましい。
【００１５】
このように、Ｌ１とＬ３とを設定することにより、論理緩急回路に接続する側の論理緩急パターンが、電気伝導性を有する機枠に形成される逃げ穴の底部にショートすることを防止できる。
【００１６】
また、本発明では、前記論理緩急パターンが前記論理緩急回路に接続する側において、前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、前記論理緩急パターン切断孔の端部における隣接する前記論理緩急パターンの間の距離をＬ４、としたとき、２×Ｌ１＜Ｌ４の関係にあることが好ましい。
【００１７】
このように、Ｌ１とＬ４とを設定することにより、仮に、論理緩急パターンを切断する際に、隣り合う論理緩急パターンそれぞれが変形した場合においても、論理緩急パターン同士のショートを防止することができる。
【００１８】
また、前記切断部の切断前の構造的強度が、前記論理緩急パターンの前記切断部の周縁部の構造的強度よりも小さく形成されていることが好ましい。
ここで、切断部の構造的強度を小さくする手段としては、例えば、切断部の幅を切り欠き状に狭くする、あるいは厚みを局部的に薄くする手段を採用することができる。
【００１９】
このようにすれば、前述した従来技術のようにレーザ装置、またはプレスのような切断装置を用いずに、切断部を簡単な治具等で押すことで容易に切断することができるため、高価な装置や大型の装置を用意しなくてもよく、そのことにより製造コストを低減することができる。
【００２０】
また、前述したような形状の切断部はその位置を視認することができるので、ハンドワークでも切断部のみに切断力を加え、容易に切断することができる。
【００２１】
さらに、前記機枠の電位と、切断される前の前記論理緩急パターンの電位と、が同電位であることが望ましい。
ここで、切断される前の前記論理緩急パターンの電位とは、論理緩急パターンが接続される論理緩急回路の電位を意味する。
【００２２】
前述のＬ１、Ｌ２、Ｌ３それぞれの関係式に設定されると、切断後の論理緩急回路とは接続しない側の論理緩急パターンの方が、論理緩急回路と接続する側の論理緩急パターンよりも長くなり、電気伝導性を有する機枠または隣接する論理緩急パターン同士が接触することが考えられるが、切断後の論理緩急回路とは接続しない側の論理緩急パターンと機枠の電位が同じであるため時間精度への影響がないという効果がある。
【００２３】
また、本発明の電子時計は、ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、電子時計の駆動制御を行うＩＣを備え、前記ＩＣには、少なくとも発振回路と、前記論理緩急パターンに接続される論理緩急回路と、が設けられ、前記発振回路に形成されるゲート容量が８ｐＦ以下であることを特徴とする。
【００２４】
詳しくは、後述する実施形態で説明するが、発振回路の消費電力は、ゲート容量に影響され、消費電力の低減のためにはゲート容量を小さくするが、ゲート容量を小さくすると、回路基板をムーブメントに組み込んだ際の寄生容量によって発振回路の周期変化量が増加する。そのために、ゲート容量を８ｐＦ以下にし、ムーブメントの状態で論理緩急を行うことで、消費電力を低減し正確な時間精度調整をすることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面に基づいて説明する。
図１〜図７には、本発明に係る実施形態の電子時計が示されている。
（実施形態）
【００２６】
図１は、本実施形態に係る電子時計のムーブメント１０の構造を示す部分断面図である。図１において、機枠としての地板２０の上面には、電子時計の駆動制御を行うＩＣ７０と他の回路素子９５等が搭載される回路基板３０と、その上面に絶縁板６０が装着され、さらに、金属成形される回路枠９４、第１の受部材９０、第２の受部材９１が載置されている。
なお、回路枠９４は、合成樹脂製とすることができる。この場合、絶縁板６０をなくすことができる。
【００２７】
回路枠９４、第１の受部材９０、第２の受部材９１は、地板２０に植立された固定軸９２で案内され、固定螺子９３によって螺合固定されている。
本発明の電子時計には、ムーブメント１０に、図示しないが、アナログ式時計の場合には、ステップモーターや輪列、電池、時刻指示針等が装着され、デジタル式時計の場合には、液晶表示パネルや液晶駆動回路、電池等が装着され、ケースに格納されて構成されている。
【００２８】
地板２０は、黄銅系合金からなり、表面にＮｉめっき、Ｐｄ合金めっき、金めっき等が層成されており電気伝導性を有する。地板の材料としては、黄銅系合金の他に合成樹脂を基材として金属粒を混在させた材料、合成樹脂の表面に金属膜を層成した材料等を採用することができる。
地板２０の外周部には、後述する論理緩急パターン４２〜４６を切断するための逃げ穴２１が穿設されている。
【００２９】
回路基板３０の地板２０に接触しない主面には、回路パターンが形成されており、図１においては、回路パターンのうち、本発明に係る論理緩急パターン４０が図示されている。論理緩急パターン４０の一方の端部はＩＣ７０に接続されている。
【００３０】
また、回路基板３０にも、地板２０に穿設された逃げ穴２１よりも小さい論理緩急パターン切断孔３１が開設されている。この論理緩急パターン切断孔３１の上部をわたって論理緩急パターン４０が形成されており、論理緩急パターン４０は、論理緩急パターン切断孔３１の範囲内で剥き出しの状態である。以降、このような状態の部位をオーバーハング部と呼称する。
【００３１】
続いて、図２を参照して本実施形態に係る回路基板３０及び論理緩急パターン４０の構成について説明する。
図２は、本実施形態の回路基板の一部を示す部分平面図である。図２において、回路基板３０には、複数の回路パターン４０が形成されているが、論理緩急パターンの構成を中心に説明する。回路基板３０には、ＩＣ７０と、水晶振動子７５が搭載されている。
【００３２】
水晶振動子７５には、２本の接続端子が延在され、ＩＣ７０に形成されているゲート電極端子、ドレイン電極端子に、ゲート電極パターン４７とドレイン電極パターン４８とによって接続されている。
【００３３】
ＩＣ７０には、図示しない発振回路、分周回路、論理緩急回路（図３、参照）と、モーター駆動回路、電源回路、それらの回路を制御する制御回路等を含んで構成されている。論理緩急回路には、５本の論理緩急パターン４２〜４６からなる論理緩急パターン４０と、Ｖｄｄパターン５０とが接続されている。回路基板単体の際には、論理緩急パターン４２〜４６の一方とＶｄｄパターン５０とが接続されており、他方は論理緩急回路（ＩＣ７０）の電極端子に接続されている。即ち、論理緩急回路、論理緩急パターン４２〜４６とＶｄｄパターン５０とは同電位である。
なお、Ｖｄｄパターン５０は、Ｖｓｓパターンと置き換えることができる。
【００３４】
続いて、本実施形態に係る発振回路及び論理緩急回路について説明を加える。
図３は、本発明の時間精度調整に係る回路構成を示すブロック図である。図３には、発振回路８０の等価回路が示されている。発振回路８０は、インバータなどの増幅器８３と帰還抵抗８４とゲートコンデンサー８１とドレインコンデンサー８２とから構成されている。図示しない電源である電池から供給される電力は、電源回路によって電圧Ｖｒｅｇをつくり発振回路８０に供給される。
なお、本実施形態では、アース電位がＶｄｄである。
【００３５】
発振回路８０は、時間標準源である水晶振動子７５を用いて源振となる３２ＫＨｚ（３２７６８Ｈｚ）の発振信号を出力し、この発振信号は複数の分周器（例えば、１５段のフリップフロップ）からなる分周回路８５によって所定の周期まで分周される。
【００３６】
時間精度調整は、予め個別の発振回路８０（水晶振動子７５）の特性を検査し、各発振回路８０に応じた緩急量が論理緩急回路８６で設定される。具体的には、論理緩急パターン４２〜４６を適宜選択して切断することで、予め各発振回路８０に応じた緩急量を設定している。本実施形態では、５個の論理緩急パターンを備え、５ビットつまり３２通りの調整が可能とされている。
【００３７】
各論理緩急パターン４２〜４６を「１」（論理緩急パターンが切断されておらず、論理緩急回路８６に電圧Ｖｄｄが加えられている状態）と、「０」（論理緩急パターンが切断されており、論理緩急回路８６がＯＰＥＮ状態）と、に設定した場合の緩急補正量を表１，２に示す。これらの表に示すように論理緩急パターン４２〜４６を切断前の状態をＦｏ点として進み、時間精度の遅れ、進みの組み合わせを設定している。
【００３８】
【表１】
【００３９】
【表２】
【００４０】
なお、本実施形態では、５ビットの論理緩急回路とし、１ステップ毎に０．２６４秒（ｓｅｃ／ｄａｙ）に緩急量を調整するように構成されている。
【００４１】
一般に、電子時計の時間精度調整は、回路基板に所定の回路素子を搭載した後、ムーブメントに搭載したときの周期変化量を予め予測し、変化量分だけ補正して行われる。しかし、発振回路の消費電力を低減した場合には、ムーブメントに組み込まれた際の周期変化量のばらつきが大きくなり、所望の時間精度が得られないことが考えられる。
そこで、ムーブメントの状態で時間精度調整が必要となるが、その理由について図面を参照して説明する。
【００４２】
図４には、図３に示すゲートコンデンサー８１と発振回路８０（水晶振動子７５）の周期変化量ΔＴとの関係を表すグラフである。発振回路８０には、ゲートコンデンサー８１とドレインコンデンサー８２との二つの容量（コンデンサー）が備えられているが、周期変化量ΔＴにはゲート容量の影響が大きいためゲートコンデンサー８１を例にあげ説明する。横軸にゲート容量（単位：ｐＦ）、縦軸に周期変化量ΔＴ（単位：ｐｐｍ）を示す。
【００４３】
図４において、周期変化量ΔＴは、ゲート容量が大きくなるに従い大きくなる。なお、ゲート容量が大きくなると発振回路８０の消費電力が大きくなることが知られているため、ゲート容量は、安定した発振回路８０の駆動が得られる範囲で小さく設定されることが好ましいとされる。
【００４４】
例えば、発振回路８０の消費電流ｉは、ｉ＝ｆｃＶ（ｆ：周波数、ｃ：ゲート容量及びドレイン容量、Ｖ：駆動電圧）で表される。周波数ｆと駆動電圧Ｖ（Ｖｒｅｇ）とを一定にしたとき、ｃを小さくすることで消費電流ｉを低減することができる。しかしながら、一般に用いられるゲート容量は１０ｐＦ程度であり、本実施形態では低消費電力を目指すために４ｐＦを選択する例をあげ説明する。
【００４５】
ここで、回路基板３０がムーブメントに組み込まれると、地板２０や周辺部材との間で寄生容量がゲート容量に重畳され、トータルのゲート容量値が変化することがある。本実施形態では寄生容量のばらつきを±１ｐＦとして周期変化量ΔＴを測定する。
【００４６】
ゲート容量を４ｐＦ±１ｐＦとしたときの周期変化量の幅Ｂ２は約９ｐｐｍで、ゲート容量を１０±１ｐＦとしたときの周期変化量の幅Ｂ１は約４ｐｐｍである。つまりＢ２はＢ１の２倍以上の周期変化量があることを示している。本発明では、ゲート容量の範囲を８ｐＦ以下に管理することにより、消費電流の低減をはかることができ、また、ムーブメントの状態で時間精度調整をすることで寄生容量の影響を排除し、正確な時間精度調整を容易にしている。
【００４７】
そこで、ムーブメント状態における時間精度調整のための構造について、さらに詳しく説明する。
図５は、回路基板３０の各論理緩急パターンの切断部を拡大表示した部分平面図である。図５において、ＩＣ７０から延在された論理緩急パターン４２〜４６は、回路基板３０の外周部に形成されるＶｄｄパターン５０と接続されている。
【００４８】
回路基板３０の論理緩急パターン４２〜４６の延在途中には、論理緩急パターン切断孔３１が開設され、論理緩急パターン４２〜４６の一部がオーバーハング部を形成している。論理緩急パターン切断孔３１の論理緩急回路（ＩＣ７０）側の周縁に形成される論理緩急パターン４２〜４６は、延在される他の部位よりも面積が広く形成されている。これは、論理緩急パターン４２〜４６を切断する際の切断力で、回路基板３０から論理緩急パターン４２〜４６が剥離されることを防止するために設けられている。
【００４９】
続いて、論理緩急パターン４２〜４６のオーバーハング部の形状について説明する。論理緩急パターン４２〜４６のオーバーハング部の形状は略同じ形状であるので、論理緩急パターン４４を例示して説明する。論理緩急パターン４４のオーバーハング部４４ｅの論理緩急パターン切断孔３１の内面３２からＬ１の距離に切断部ａが形成されている。
【００５０】
切断部ａの形状は、幅方向両側から切り欠き状に形成されている。切断部ａは、オーバーハング部４４ｅの他の部位の幅よりも狭く構造的強度が小さくなるように設定されている。切断部ａの形状は、切断力を加えた際に容易に切断することができ、また、切断しない際には、電子時計の通常使用状態、製造工程で切断されない範囲の構造的強度を有するように設定されている。
従って、この切断部ａの形状は、切り欠き形状に限らず、厚み方向を局部的に薄くしてもよい。
【００５１】
ここで、論理緩急パターン切断孔３１の論理緩急回路（ＩＣ７０）側の端部（内面）３２（図中、ｂ部で表す）から切断部ａまでの距離がＬ１、論理緩急パターン切断孔３１の論理緩急回路（ＩＣ７０）側の端部（内面）３２から地板の逃げ穴２１の論理緩急回路（ＩＣ７０）側の端部（内面）２２（図中、ｃ部で表す）までの距離がＬ２に設定されている。Ｌ１とＬ２とは、Ｌ１＜Ｌ２で表される関係とされる。
【００５２】
さらに、論理緩急パターン切断孔３１の内面３２と論理緩急パターン４２〜４６との交差部において、論理緩急パターン４４と論理緩急パターン４３、論理緩急パターン４４と論理緩急パターン４５との距離はそれぞれＬ４に設定される。ここで、Ｌ１とＬ４との関係は、２×Ｌ１＜Ｌ４で表される関係にある。このことから、仮に、切断後において、隣接する論理緩急パターンが直角方向に曲げられても相互に接触することはない。他の論理緩急パターン４２と４３、４５と４６も同様な関係に設定されている。
なお、論理緩急パターン４２と隣接するＶｄｄパターン５０とも同様な関係に設定されることが好ましい。
【００５３】
続いて、さらに論理緩急パターン４２〜４６の設定条件について図６（図５も参照）を参照して説明する。代表して論理緩急パターン４４を例示し説明する。
図６は、論理緩急パターン切断前の状態を示す部分断面図である（図５におけるＡ−Ａ断面を示す）。図６において、地板２０の逃げ穴２１のＩＣ７０（論理緩急回路）との接続側の内面２２（図中、ｃで表す位置）と、回路基板３０の論理緩急パターン切断孔３１のＩＣ７０（論理緩急回路）との接続側の内面３２（図中、ｂで表す）との距離はＬ２、内面３２と論理緩急パターン４４のオーバーハング部４４ｅに設けられる切断部ａとの距離はＬ１である。また、逃げ穴２１の深さはＬ３で表されている。
【００５４】
ＬＩとＬ２とは、前述したようにＬ１＜Ｌ２の関係にあり、Ｌ１とＬ３とは、２×Ｌ１＜Ｌ３の関係にある。次に、図７を参照して論理緩急パターン４４を切断した後の状態について説明する。
図７は、論理緩急パターン４４を切断した状態を示す部分断面図である。図７において、切断部ａを切断治具等で上方から押して切断する場合、論理緩急パターン４４のオーバーハング部４４ｅは、切り離されて逃げ穴２１方向に折り曲げられることになる。
【００５５】
この際、切断部ａまでの距離Ｌ１が回路基板３０の突出量Ｌ２よりも小さいため、先端部４４ｇが逃げ穴２１の内面２２に接触することはない。また、Ｌ１＜Ｌ３の関係にあるため、逃げ穴２１の底部２４に先端部４４ｇが接触することはない。
【００５６】
一方、Ｖｄｄパターン５０側の切断部の先端部５１は、逃げ穴２１の内面２３や底部２４に接触することが考えられるが、地板２０とＶｄｄパターン５０の電位が同じであるため、時間精度には影響しない。
【００５７】
従って、前述した実施形態によれば、論理緩急パターン４２〜４６が論理緩急回路８６（ＩＣ７０）に接続する側において、論理緩急パターン切断孔３１の内面３２から前記切断部ａまでの距離をＬ１、地板２０の逃げ穴２１の内面から突出する論理緩急パターン切断孔３１の内面３２までの距離をＬ２、としたとき、Ｌ１＜Ｌ２の関係にあるため、切断後の論理緩急回路８６に接続する側の論理緩急パターンの切断部ａの先端部４４ｇが、地板２０と接触してショートすることを防止することができる。このような寸法関係に設定することで、切断後において、上述の論理緩急パターン４２〜４６が変形するようなことがあっても、地板２０とショートすることがなく、設定された時間精度を維持することができる。
【００５８】
また、前述した距離Ｌ１、逃げ穴２１の深さをＬ３、としたとき、Ｌ１＜Ｌ３の関係にあるため、論理緩急回路８６（ＩＣ７０）に接続する側の論理緩急パターンが、地板２０に形成される逃げ穴２１の底部２４にショートすることを防止できる。
【００５９】
また、論理緩急パターン４２〜４６が論理緩急回路８６（ＩＣ７０）に接続する側において、前述した距離Ｌ１、論理緩急パターン切断孔３１の内面における隣接する論理緩急パターン間の距離をＬ４、としたとき、２×Ｌ１＜Ｌ４の関係にあるため、仮に、論理緩急パターン４２〜４６を切断する際に、隣り合う論理緩急パターンそれぞれが直角方向に変形した場合においても、論理緩急パターン同士のショートを防止することができる。
【００６０】
また、切断前の切断部ａの幅を切り欠き状に狭くする、あるいは厚みを局部的に薄くする等により切断部ａの構造的強度が、切断部ａの周縁部の構造的強度よりも小さく形成されているので、前述した従来技術のようにレーザ装置、またはプレスのような切断装置を用いずに、切断部ａを簡単な切断治具等で押すことで容易に切断することができるため、高価な装置や大型の装置を用意しなくてもよく、そのことにより製造コストを低減することができる。
【００６１】
また、切断部ａは視認することができるので、ハンドワークで切断部のみに切断力を加え、容易に切断することができる。
【００６２】
さらに、地板２０の電位と、切断される前の論理緩急パターン４２〜４６の電位と、が同電位であるために、切断後の論理緩急回路８６とは接続しない側の論理緩急パターンが、論理緩急回路と接続する側の論理緩急パターンの長さＬ１よりも長くなり、電気伝導性を有する地板２０または隣接する論理緩急パターン同士が接触することが考えられるが、地板２０と論理緩急パターンの電位が同じであるため時間精度への影響がないという効果がある。
【００６３】
さらに、ゲート容量の範囲を８ｐＦ以下に管理することにより、消費電流の低減をはかることができ、また、ムーブメントの状態で時間精度調整をすることで寄生容量の影響を排除し、正確な時間精度調整を容易にしている。
【００６４】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前述の実施形態では、論理緩急パターンは５個備えているが、論理緩急パターンの数は５個に限定されず、任意に設定することができる。
【００６５】
また、前述の実施形態では、発振回路が低消費電力の形態を例示したが、一般の発振回路においても、本発明の構造を採用し、本発明の目的を実現できることはいうまでもない。
【００６６】
さらに、本発明は、電子時計に限らず、時計機能を有する電子機器等に応用することができる。
【００６７】
従って、前述の実施形態によれば、ムーブメントの状態において、論理緩急パターンの切断後に、隣接する他の論理緩急パターン及び地板とショートせず、所定の時間精度を調整、維持することができ、また、特別な切断装置を用いることなく時間精度調整ができる低消費電力の電子時計を提供することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施形態に係る電子時計のムーブメントの構造を示す部分断面図。
【図２】本発明の実施形態に係る回路基板及び論理緩急パターンの構成を示す部分平面図。
【図３】本発明の実施形態に係る時間精度調整に係る回路を示すブロック図。
【図４】本発明の実施形態に係るゲート容量と周期変化量ΔＴとの関係を表すグラフ。
【図５】本発明の実施形態に係る論理緩急パターンの切断部を示す部分平面図。
【図６】本発明の実施形態に係る論理緩急パターン切断前の状態を示す部分断面図。
【図７】本発明の実施形態に係る論理緩急パターンを切断した状態を示す部分断面図。
【符号の説明】
【００６９】
１０…ムーブメント、２０…地板、２１…逃げ穴、３０…回路基板、３１…論理緩急切断孔、４２〜４６…論理緩急パターン、８６…論理緩急回路、ａ…切断部。
【特許請求の範囲】
【請求項１】
ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、
機枠と、該機枠の上面に組み込まれる前記回路基板と、
前記機枠に穿設された逃げ穴と、
前記回路基板に開設され、前記逃げ穴の上部に配置される論理緩急パターン切断孔と、
前記論理緩急パターン切断孔の範囲内に設けられる前記論理緩急パターンの切断部と、が備えられ、
前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、隣接する他の論理緩急パターンと接触しない距離を有して設けられていることを特徴とする電子時計。
【請求項２】
請求項１に記載の電子時計において、
前記機枠が電気伝導性を有する材料から構成され、前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、前記機枠の逃げ穴と接触しない距離を有していることを特徴とする電子時計。
【請求項３】
請求項２に記載の電子時計において、
前記論理緩急パターンが前記論理緩急回路に接続する側において、
前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、
前記逃げ穴の端部から突出する前記論理緩急パターン切断孔の端部までの距離をＬ２、としたとき、Ｌ１＜Ｌ２の関係にあることを特徴とする電子時計。
【請求項４】
請求項２または請求項３に記載の電子時計において、
前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、
前記逃げ穴の深さをＬ３、としたとき、Ｌ１＜Ｌ３の関係にあることを特徴とする電子時計。
【請求項５】
請求項１ないし請求項４のいずれか一項に記載の電子時計において、
前記論理緩急パターンが前記論理緩急回路に接続する側において、
前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、
前記論理緩急パターン切断孔の端部における隣接する前記論理緩急パターンの間の距離をＬ４、としたとき、２×Ｌ１＜Ｌ４の関係にあることを特徴とする電子時計。
【請求項６】
請求項１ないし請求項５のいずれか一項に記載の電子時計において、
前記切断部の切断前の構造的強度が、前記論理緩急パターンの前記切断部の周縁部の構造的強度よりも小さく形成されていることを特徴とする電子時計。
【請求項７】
請求項１ないし請求項６のいずれか一項に記載の電子時計において、
前記機枠の電位と、切断される前の前記論理緩急パターンの電位と、が同電位であることを特徴とする電子時計。
【請求項８】
ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、
電子時計の駆動制御を行うＩＣを備え、
前記ＩＣには、少なくとも発振回路と、前記論理緩急パターンに接続される論理緩急回路と、が設けられ、
前記発振回路に形成されるゲート容量が８ｐＦ以下であることを特徴とする電子時計。
【請求項１】
ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、
機枠と、該機枠の上面に組み込まれる前記回路基板と、
前記機枠に穿設された逃げ穴と、
前記回路基板に開設され、前記逃げ穴の上部に配置される論理緩急パターン切断孔と、
前記論理緩急パターン切断孔の範囲内に設けられる前記論理緩急パターンの切断部と、が備えられ、
前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、隣接する他の論理緩急パターンと接触しない距離を有して設けられていることを特徴とする電子時計。
【請求項２】
請求項１に記載の電子時計において、
前記機枠が電気伝導性を有する材料から構成され、前記論理緩急パターンが切断された際、前記論理緩急回路に接続する側の切断部が、前記機枠の逃げ穴と接触しない距離を有していることを特徴とする電子時計。
【請求項３】
請求項２に記載の電子時計において、
前記論理緩急パターンが前記論理緩急回路に接続する側において、
前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、
前記逃げ穴の端部から突出する前記論理緩急パターン切断孔の端部までの距離をＬ２、としたとき、Ｌ１＜Ｌ２の関係にあることを特徴とする電子時計。
【請求項４】
請求項２または請求項３に記載の電子時計において、
前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、
前記逃げ穴の深さをＬ３、としたとき、Ｌ１＜Ｌ３の関係にあることを特徴とする電子時計。
【請求項５】
請求項１ないし請求項４のいずれか一項に記載の電子時計において、
前記論理緩急パターンが前記論理緩急回路に接続する側において、
前記論理緩急パターン切断孔の端部から前記切断部までの距離をＬ１、
前記論理緩急パターン切断孔の端部における隣接する前記論理緩急パターンの間の距離をＬ４、としたとき、２×Ｌ１＜Ｌ４の関係にあることを特徴とする電子時計。
【請求項６】
請求項１ないし請求項５のいずれか一項に記載の電子時計において、
前記切断部の切断前の構造的強度が、前記論理緩急パターンの前記切断部の周縁部の構造的強度よりも小さく形成されていることを特徴とする電子時計。
【請求項７】
請求項１ないし請求項６のいずれか一項に記載の電子時計において、
前記機枠の電位と、切断される前の前記論理緩急パターンの電位と、が同電位であることを特徴とする電子時計。
【請求項８】
ムーブメントに組み込まれた回路基板に形成された論理緩急パターンを切断して論理緩急回路の設定を変更し、時間精度の調整を行う電子時計であって、
電子時計の駆動制御を行うＩＣを備え、
前記ＩＣには、少なくとも発振回路と、前記論理緩急パターンに接続される論理緩急回路と、が設けられ、
前記発振回路に形成されるゲート容量が８ｐＦ以下であることを特徴とする電子時計。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−２４２６８３（Ｐ２００６−２４２６８３Ａ）
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願番号】特願２００５−５７１３８（Ｐ２００５−５７１３８）
【出願日】平成１７年３月２日（２００５．３．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願日】平成１７年３月２日（２００５．３．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]