電子部品及びその実装構造
【課題】 配線設計の自由度を向上させることが可能な電子部品及びその実装構造を提供すること。
【解決手段】電子部品１は、第１及び第２のコア部材２、１３と、第１及び第２の巻線導体７、８と、第１〜４の端子電極３〜６とを備える。第１のコア部材２は、巻芯部２０と、巻芯部２０の軸方向の両端に設けられた第１及び第２の鍔部２１、２２とを有する。第１の鍔部２１の実装面２１ａには、軸方向に沿って延在し、回路基板Ｓに取り付けられた配線が貫通できるように第１の溝状凹部２３が形成されている。第２の鍔部２２の実装面２２ａには、軸方向に沿って延在し、回路基板Ｓに取り付けられた配線が貫通できるように第２の溝状凹部２４が形成されている。第１及び第２の巻線導体７、８はそれぞれ、第１のコア部材２の巻芯部２０に巻回されている。
【解決手段】電子部品１は、第１及び第２のコア部材２、１３と、第１及び第２の巻線導体７、８と、第１〜４の端子電極３〜６とを備える。第１のコア部材２は、巻芯部２０と、巻芯部２０の軸方向の両端に設けられた第１及び第２の鍔部２１、２２とを有する。第１の鍔部２１の実装面２１ａには、軸方向に沿って延在し、回路基板Ｓに取り付けられた配線が貫通できるように第１の溝状凹部２３が形成されている。第２の鍔部２２の実装面２２ａには、軸方向に沿って延在し、回路基板Ｓに取り付けられた配線が貫通できるように第２の溝状凹部２４が形成されている。第１及び第２の巻線導体７、８はそれぞれ、第１のコア部材２の巻芯部２０に巻回されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及びその実装構造に関するものである。
【背景技術】
【０００２】
電子部品として、巻芯部及び一対の鍔部を有するコア部材と、コア部材の巻芯部に巻回された導体とを備えているものが知られている（例えば、特許文献１参照）。
【特許文献１】特開２００６−３３２３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、配線設計の自由度を向上させることが可能な電子部品及びその実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００４】
ところで、電子部品は通常、回路基板に実装されて用いられる。回路基板には、複数の電子部品が取り付けられるよう、様々な電極及び配線等が取り付けられている。回路基板の大きさは、当該基板が組み込まれる機器の仕様によって規定される。したがって、制限された大きさの中で、できるだけ多くの電子部品及び配線を取り付けるためには、基板の配線設計をできるだけ妨げないように各電子部品を取り付けることが望ましい。
【０００５】
そこで、本発明者等は、回路基板の配線設計の自由度を向上させたいとの要求を満たし得る電子部品及びその実装構造について鋭意研究を行った。その結果、本発明者等は、電子部品のコア部材の鍔部に溝状凹部を形成し、この溝内に配線を貫通させることで、電子部品の下も配線設計に利用可能となるという新たな事実を見出すに至った。
【０００６】
かかる研究結果を踏まえ、本発明に係る電子部品は、巻芯部と、当該巻芯部の軸方向の両端に形成された第１及び第２の鍔部とを有する第１のコア部材と、第１のコア部材の巻芯部に巻回された第１の巻線導体と、第１のコア部材の第１の鍔部に設けられ、第１の巻線導体の一端に第１の継線導体を介して接続される第１の端子電極と、第１のコア部材の第２の鍔部に設けられ、第１の巻線導体の他端に第２の継線導体を介して接続される第２の端子電極と、を備え、第１及び第２の鍔部はそれぞれ、その一つの側面が回路基板と対向する実装面とされ、第１の鍔部の実装面には、軸方向に沿って延在し、回路基板に取り付けられた配線が貫通できるように第１の溝状凹部が形成されており、第２の鍔部の実装面には、軸方向に沿って延在し、回路基板に取り付けられた配線が貫通できるように第２の溝状凹部が形成されていることを特徴とする。
【０００７】
この電子部品では、第１のコア部材の鍔部に、軸方向に沿って延在する溝状凹部が形成されている。また、この溝状凹部は、回路基板に取付られた配線が貫通できるように形成されている。したがって、この電子部品を回路基板に実装した場合、電子部品の下も配線設計の際に利用することが可能となる。よって、配線設計の自由度を向上させることが可能となる。
【０００８】
第１及び第２の鍔部の実装面と直交する方向で見たときに、第１及び第２の継線導体は、実装面の回路基板側に位置していないことが好ましい。この場合、電子部品を回路基板に実装した際、継線導体が回路基板に取り付けられた配線と接触することが抑制される。よって、配線設計の自由度がより一層向上される。
【０００９】
第１のコア部材の巻芯部と対向するように配置された第２のコア部材をさらに備えることが好ましい。この場合、磁性体部材は第１のコア部材と共に閉磁路を形成することができるため、磁束の漏れを抑制することが可能になる。また、磁束の漏れを抑制することにより、回路基板に実装された場合の配線への影響を抑制することが可能となる。
【００１０】
第１のコア部材の巻芯部に巻回された第２の巻線導体と、第１のコア部材の第１の鍔部に設けられ、第２の巻線導体の一端に第３の継線導体を介して接続される第３の端子電極と、第１のコア部材の第２の鍔部に設けられ、第２の巻線導体の他端に第４の継線導体を介して接続される第４の端子電極と、をさらに備え、第１の溝状凹部は、第１及び第３の端子電極の間に位置するように形成され、第２の溝状凹部は、第２及び第４の端子電極の間に位置するように形成されることが好ましい。鍔部には溝状凹部が形成されているため、各鍔部に対して２つの端子電極を分離して設けることができる。
【００１１】
本発明に係る電子部品の実装構造は、上記の電子部品と、少なくとも２つのランド電極及び配線が取り付けられた回路基板と、を備え、第１及び第２の鍔部それぞれの実装面が、回路基板と対向し、電子部品の第１及び第２の端子電極が、それぞれ少なくとも２つのランド電極のうち異なるランド電極に接続され、電子部品は、回路基板に取り付けられた配線が、第１及び第２の溝状凹部の溝内を貫通するように実装されることを特徴とする。
【００１２】
この実装構造では、第１及び第２の溝状凹部の溝内に配線が配置される。したがって、電子部品の下も配線設計に利用することができるため、回路基板の配線設計の自由度を向上させることが可能となる。また、この実装構造では、巻線導体は軸方向に延びる巻芯部に巻回され、且つ溝状凹部を貫通する配線は軸方向に沿って延びる。よって、巻線導体から発生する磁束と配線から発生する磁束とが干渉し合うことが抑制される。その結果、電子部品の特性への磁束の影響が抑制される。
【発明の効果】
【００１３】
本発明によれば、配線設計の自由度を向上させることが可能な電子部品及びその実装構造を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。なお、以下の断面図において、誘電体層に相当する領域のハッチングは見易さのため省略している。
【００１５】
まず、図１〜図５を参照して、本実施形態に係る電子部品１及び電子部品１の実装構造について説明する。図１は、本実施形態に係る電子部品１の実装構造を示す斜視図である。図２は、本実施形態に係る電子部品１を示す分解斜視図である。図３は、図１のIII−III線に沿った断面構成を示す図である。図４は、図１のIV−IV線に沿った断面構成を示す図である。図５は、図１のV−V線に沿った断面構成を示す図である。本実施形態に係る電子部品１は、コイル部品であり、例えばコモンモードフィルタとして機能することができる。本実施形態に係る電子部品１の実装構造では、電子部品１を回路基板Ｓに実装している。
【００１６】
図１〜図５に示すように、電子部品１は、第１のコア部材２、第１〜第４の端子電極３〜６、第１の巻線導体７、第２の巻線導体８、第１〜第４の継線導体９〜１２、第２のコア部材１３と、を備える。
【００１７】
第１のコア部材２は、略直方体形状の巻芯部２０と、当該巻芯部２０の長手方向の両端に形成された第１及び第２の鍔部２１、２２とを有する。第１のコア部材２は、例えば、フェライト等の磁性体又は例えば、セラミック（アルミナ）等の非磁性体からなる。第１のコア部材２は、いわゆるドラムコアで、その巻芯部２０の軸方向に平行な断面での形状が略Ｈ字状を呈している。
【００１８】
巻芯部２０は、その長手方向を軸方向として延びている。巻芯部２０は、軸方向に直交する方向での断面が、巻芯部２０の長手方向の中央付近では両端部分に比べて大きくなる。これにより、電子部品１では、バイファイラ巻線の巻乱れを抑制することができる。巻芯部２０の一つの側面であって回路基板Ｓと対向する側面と、回路基板Ｓとの間には空間がある。すなわち、回路基板Ｓと対向する巻芯部２０の側面は、回路基板Ｓと直接接していない。
【００１９】
第１及び第２の鍔部２１、２２は、それぞれ略直方体形状を呈する。第１及び第２の鍔部２１、２２は、それぞれ巻芯部２０からその周方向に張り出した形状となっており、互いに略平行に配置されている。第１及び第２の鍔部２１、２２は、第１の鍔部２１の長方形状の主面と第２の鍔部２２の長方形状の主面とが対向するように、配置されている。
【００２０】
巻芯部２０と第１及び第２の鍔部２１、２２は、一体的に形成されている。巻芯部２０は、第２の鍔部２２と対向する第１の鍔部２１の主面に取り付けられるようにして、第１の鍔部２１と一体的に形成されている。巻芯部２０は、第１の鍔部２１と対向する第２の鍔部２２の主面に取り付けられるようにして、第２の鍔部２２と一体的に形成されている。
【００２１】
第１の鍔部２１の一つの側面であって、回路基板Ｓと対向する面を実装面２１ａとする。第１の鍔部２１の実装面２１ａには、巻芯部２０の軸方向に沿って延在する第１の溝状凹部２３が形成されている。巻芯部２０の軸方向に直交する方向での第１の溝状凹部２３の断面は、矩形状を呈する。第１の溝状凹部２３は、第１の鍔部２１の実装面２１ａにおいて巻芯部２０の軸方向と直交する方向で、実装面２１ａの中央付近に形成されている。
【００２２】
第２の鍔部２２の一つの側面であって、回路基板Ｓと対向する面を実装面２２ａとする。第２の鍔部２２の実装面２２ａには、巻芯部２０の軸方向に沿って延在する第２の溝状凹部２４が形成されている。巻芯部２０の軸方向に直交する方向での第２の溝状凹部２４の断面は、矩形状を呈する。第２の溝状凹部２４は、第２の鍔部２２の実装面２２ａにおいて巻芯部２０の軸方向と直交する方向で、実装面２２ａの中央付近に形成されている。
【００２３】
第１及び第３の端子電極３、５は何れも、第１の鍔部２１に設けられている。第１及び第３の端子電極３、５は、第１の鍔部２１の実装面２１ａに平行であって且つ巻芯部２０の軸方向に直交する方向に沿って並んで配置されている。第１及び第３の端子電極３、５は、第１の溝状凹部２３を間に挟んで位置している。
【００２４】
第１の端子電極３は、第１の鍔部２１の実装面２１ａ、当該実装面２１ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２５】
第３の端子電極５は、第１の鍔部２１の実装面２１ａ、当該実装面２１ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２６】
第２及び第４の端子電極４、６は何れも、第２の鍔部２２に設けられている。第２及び第４の端子電極４、６は、第２の鍔部２２の実装面２２ａに平行であって且つ巻芯部２０の軸方向に直交する方向に沿って並んで配置されている。第２及び第４の端子電極４、６は、第２の溝状凹部２４を間に挟んで位置している。
【００２７】
第２の端子電極４は、第２の鍔部２２の実装面２２ａ、当該実装面２２ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２８】
第４の端子電極６は、第２の鍔部２２の実装面２２ａ、当該実装面２２ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２９】
第１及び第２の端子電極３、４は、巻芯部２０の軸方向で対向するように配置されている。第３及び第４の端子電極５、６は、巻芯部２０の軸方向で対向するように配置されている。
【００３０】
第１及び第３の端子電極３、５は第１の鍔部２１に、第２及び第４の端子電極４、６は第２の鍔部２２にそれぞれ嵌合されている。第１〜第４の端子電極３〜６は、例えば燐青銅やＮｉ合金（４２アロイ）からなる素地にＮｉめっき及びＳｎめっきを順に施してなるものである。
【００３１】
第１の巻線導体７は、第１のコア部材２の巻芯部２０に巻回されている。第１の巻線導体７は、その一端において第１の継線導体９を介して第１の端子電極３に電気的に接続されている。第１の巻線導体７は、その他端において第２の継線導体１０を介して第２の端子電極４に電気的に接続されている。
【００３２】
第１の継線導体９は、第１の巻線導体７の一端から第１の鍔部２１の実装面２１ａと対向する側面に向かって延びている。第２の継線導体１０は、第１の巻線導体７の他端から第２の鍔部２２の実装面２２ａと対向する側面に向かって延びている。すなわち、第１及び第２の継線導体９、１０は、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａと直交する方向で見たときに、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置していない。
【００３３】
第２の巻線導体８は、第１のコア部材２の巻芯部２０に巻回されている。第２の巻線導体８は、その一端において第３の継線導体１１を介して第３の端子電極５に電気的に接続されている。第２の巻線導体８は、その他端において第４の継線導体１２を介して第４の端子電極６に電気的に接続されている。
【００３４】
第３の継線導体１１は、第２の巻線導体８の一端から第１の鍔部２１の実装面２１ａと対向する側面に向かって延びている。第４の継線導体１２は、第２の巻線導体８の他端から第２の鍔部２２の実装面２２ａと対向する側面に向かって延びている。すなわち、第３及び第４の継線導体１１、１２は、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａと直交する方向で見たときに、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置していない。
【００３５】
第２のコア部材１３は、第１のコア部材２の巻芯部２０と対向するように配置される板状コアである。第２のコア部材１３は、第１のコア部材２の上面に接着剤等で固着される。第２のコア部材１３は、例えば、フェライト等の磁性体又は例えば、セラミック（アルミナ）等の非磁性体からなる。
【００３６】
本実施形態に係る電子部品１の実装構造では、図１及び図３〜図５で示されたように、電子部品１が回路基板Ｓに実装されている。回路基板Ｓには、４つのランド電極１５〜１８及び配線１４が取り付けられている。４つのランド電極１５〜１８及び配線１４は、略平行に延びるように配置されている。
【００３７】
電子部品１の第１及び第２の鍔部２１、２２は、それぞれの実装面２１ａ、２２ａが回路基板Ｓと対向するように実装される。電子部品１の第１〜第４の端子電極３〜６は、４つのランド電極１５〜１８のうちそれぞれ異なるランド電極に電気的に接続される。すなわち、第１の端子電極３は、ランド電極１５に接続される。第２の端子電極４は、ランド電極１６に接続される。第３の端子電極５は、ランド電極１７に接続される。第４の端子電極６は、ランド電極１８に接続される。
【００３８】
電子部品１は、図１及び図３〜図５で示されたように、回路基板Ｓに取り付けられた配線１４が第１及び第２の溝状凹部２３、２４の溝内を貫通するように実装される。
【００３９】
電子部品１では、第１のコア部材２の第１及び第２の鍔部２１、２２に、巻芯部２０の軸方向に沿って延在する第１及び第２の溝状凹部２３、２４が形成されている。また、この溝状凹部２３、２４は、回路基板Ｓに取り付けられた配線１４が溝内を貫通できるように形成されている。したがって、電子部品１を回路基板Ｓに実装した場合、電子部品１の下も配線設計の際に利用することが可能となり、配線形成領域が増える。よって、配線設計の自由度を向上させることが可能となる。特に、電子部品１では、回路基板Ｓと対向する巻芯部２０の側面と回路基板Ｓとの間が空間となっているため、電子部品１の下に配線１４を配置するのに好適である。
【００４０】
第１〜第４の継線導体９〜１２は、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置していない。そのため、第１〜第４の継線導体９〜１２が配線１４と接触することなく、電子部品１を回路基板Ｓに実装することができる。よって、配線設計の自由度はより一層向上される。
【００４１】
電子部品１では、第２のコア部材１３が第１のコア部材２と共に閉磁路を形成する。そのため、電子部品１では磁束の漏れを抑制することが可能になる。また、磁束の漏れを抑制することにより、電子部品１の実装構造では、漏れ磁束の配線１４への影響を抑制することが可能となる。
【００４２】
電子部品１では、第１及び第２の鍔部２１、２２それぞれに第１及び第２の溝状凹部２３、２４が形成されているため、各鍔部２１、２２に対して２つの端子電極を分離して設けることができる。よって、電子部品１は、コモンモードフィルタとして実装することが可能である。
【００４３】
図１及び図３〜図５に示した本実施形態に係る電子部品１の実装構造では、第１及び第２の溝状凹部２３、２４の溝内に配線１４が配置されている。このように電子部品１の下も配線設計に利用することができるため、回路基板Ｓの配線形成領域が増える。よって、回路基板Ｓの配線設計の自由度を向上させることが可能となる。
【００４４】
また、本実施形態に係る電子部品１の実装構造では、第１及び第２の巻線導体７、８は巻芯部２０に巻回され、且つ溝状凹部２３、２４を貫通する配線１４は巻芯部２０の軸方向に沿って延びている。よって、本実施形態に係る電子部品１の実装構造では、巻線導体７、８から発生する磁束と配線１４から発生する磁束とが干渉し合うことが抑制される。その結果、電子部品１の特性への磁束の影響が抑制される。
【００４５】
続いて、図６及び図７を参照して、本実施形態に係る電子部品１を適用した信号伝送回路の構成を説明する。図６は、本実施形態に係る電子部品１をコモンモードフィルタとして適用した信号伝送回路を示す模式図である。図７は、本実施形態に係る電子部品１をコモンモードフィルタとして適用した信号伝送回路を示す回路図である。
【００４６】
ここで、デジタル信号用インターフェイスであるＨＤＭＩ（High-Definition Multimedia Interface）について説明する。ＨＤＭＩは、差動伝送による信号伝送方式を用いる。ＨＤＭＩは、より多くのデジタル信号の伝送を可能とするインターフェイスであり、ＤＶＤプレーヤーやセットトップボックス等とデジタルテレビやプロジェクタ等との間で非圧縮のデジタル信号の伝送を可能とする高速インターフェイスである。ＨＤＭＩによれば、１本のケーブルで映像信号及び音声信号を高速で伝送することができる。
【００４７】
ＨＤＭＩ等の高速インターフェイスでは、高速化を実現するために、ＩＣ自体の構造がＥＳＤ（Electrostatic Discharge：静電気放電）に対して脆弱になってきている。この
ため、高速伝送系ＩＣにおけるＥＳＤ対策部品としてバリスタ、ツェナーダイオード等の容量性素子が用いられている。
【００４８】
また、伝送速度の高速化に伴い、信号線間の差動信号の微小なずれによってもノイズが発生することとなる。ＨＤＭＩのノイズ除去対策としてコモンモードフィルタが使用される。この場合、コモンモードフィルタは、HDMIコネクタとＥＳＤ対策部品との間に接続されて用いられる。
【００４９】
図６に示されるように、コモンモードフィルタとして回路に適用された電子部品１は、ＨＤＭＩコネクタ３１とＥＳＤ対策部品３２との間に接続されている。図６に示す回路では、HDMIコネクタ３１とＥＳＤ対策部品３２との間に４つの電子部品１が接続されている。ＥＳＤ対策部品３２は、ＨＤＭＩコネクタ３１とＩＣ３３とをつなぐ配線間に接続されている。ＥＳＤ対策部品３２は、容量性素子からなる。
【００５０】
各電子部品１は、ＨＤＭＩコネクタ３１に接続された配線３４、３６とＥＳＤ対策部品３２に接続された配線３７、３８との間に接続される。すなわち、配線３４は、ＨＤＭＩコネクタ３１と電子部品１の端子電極（例えば、第３の端子電極５）とを接続する。配線３６は、ＨＤＭＩコネクタ３１と電子部品１の端子電極（例えば、第１の端子電極３）とを接続する。これにより、第１の巻線導体７は、配線３４を介してＨＤＭＩコネクタ３１に接続されるとともに、配線３７を介してＥＳＤ対策部品３２に接続される。
【００５１】
配線３７は、ＥＳＤ対策部品３２と電子部品１の端子電極（例えば、第４の端子電極６）とを接続する。配線３８は、ＥＳＤ対策部品３２と電子部品１の端子電極（例えば、第２の端子電極４）とを接続する。これにより、第２の巻線導体８は、配線３６を介してＨＤＭＩコネクタ３１に接続されるとともに、配線３８を介してＥＳＤ対策部品３２に接続される。ＥＳＤ対策部品３２は、配線４２を介して接地電位に接続されている。
【００５２】
電子部品１の第１及び第２の鍔部２１、２２の第１及び第２の溝状凹部２３、２４の溝内には、ＥＳＤ対策部品３２のグランド配線３５が通る。
【００５３】
ＨＤＭＩコネクタに接続される回路では、ＥＳＤ対策部品を設けることにより、当該部品に必要なグランド配線を取り付けることとなる。回路に設けるコモンモードフィルタとして電子部品１を取り付けた場合には、ＥＳＤ対策部品に必要なグランド配線を電子部品１と回路基板との間に通すことが可能となる。そのため、ＥＳＤ対策部品のグランド配線の配線領域を容易に確保することができる。
【００５４】
また、図６及び７に示す回路では、このようにコモンモードフィルタとして機能する電子部品１を挿入することで、ＥＳＤ対策部品３２によって生じる特性インピーダンスの低下を抑制することができる。
【００５５】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。図６及び７では、本実施形態に係る電子部品１をコモンモードフィルタに適用しているが、これに限られることなく、コモンモードフィルタ以外のコイル部品（例えば、巻線導体が１本あるいは３本以上有するインダクタ部品等）に本発明を適用してもよい。
【００５６】
また、本実施形態においては、第１〜第４の継線導体９〜１２は、第１及び第２の鍔部２１、２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置している部分を有していないが、これに限られることなく、第１〜第４の継線導体９〜１２は第１及び第２の鍔部２１、２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置している部分を有していてもよい。本実施形態においては、第２のコア部材１３を備えているが、これに限られることなく、第２のコア部材１３を備えていなくてもよい。
【００５７】
また、本実施形態においては、第１及び第２の巻線導体７、８を備えているが、これに限られることなく、例えば１本の巻線導体のみを備えていても、あるいは３本以上の巻線導体を備えていてもよい。また、本実施形態においては、各鍔部２１、２２に溝状凹部２３、２４は１つ形成されているが、これに限られることなく、例えば各鍔部２１、２２は２つ以上の溝状凹部が形成されていてもよい。
【００５８】
したがって、例えば３本の巻線導体が巻芯部２０に巻回され、各鍔部２１、２２に溝状凹部が２つ以上形成される場合、これら３本の巻線導体に接続される端子電極は各鍔部２１、２２において溝状凹部によって分離されてもよい。
【００５９】
また、第１及び第３の端子電極３、５は、第１の溝状凹部２３に対して第１の鍔部２１の同じ側に双方ともが配置されていてもよい。第２及び第４の端子電極４、６は、第２の溝状凹部２４に対して第２の鍔部２２の同じ側に双方ともが配置されていてもよい。
【００６０】
また、図６及び図７の回路において、電子部品１の下を通過する配線はグランド配線に限られることなく、例えば信号電送ラインを跨ぐようにして、電子部品１を配置してもよい。この場合、電子部品１は、図６に示すように横一列ではなく、互い違いに並んでいてもよい。
【図面の簡単な説明】
【００６１】
【図１】本実施形態に係る電子部品の実装構造を示す斜視図である。
【図２】本実施形態に係る電子部品を示す分解斜視図である。
【図３】図１のIII−III線に沿った断面構成を示す図である。
【図４】図１のIV−IV線に沿った断面構成を示す図である。
【図５】図１のV−V線に沿った断面構成を示す図である。
【図６】本実施形態に係る電子部品をコモンモードフィルタとして適用した信号伝送回路を示す模式図である。
【図７】本実施形態に係る電子部品をコモンモードフィルタとして適用した信号伝送回路を示す回路図である。
【符号の説明】
【００６２】
１…電子部品、２…第１のコア部材、２０…巻芯部、２１…第１の鍔部、２２…第２の鍔部、２３…第１の溝状凹部、２４…第２の溝状凹部、３…第１の端子電極、４…第２の端子電極、５…第３の端子電極、６…第４の端子電極、７…第１の巻線導体、８…第２の巻線導体、９…第１の継線導体、１０…第２の継線導体、１１…第３の継線導体、１２…第４の継線導体、１３…第２のコア部材、１４…グランド配線、１５〜１８…ランド電極、３１…ＨＤＭＩコネクタ、３２…ＥＳＤ対策部品、３３…ＩＣ、３４…グランド配線、３５〜４２…配線。
【技術分野】
【０００１】
本発明は、電子部品及びその実装構造に関するものである。
【背景技術】
【０００２】
電子部品として、巻芯部及び一対の鍔部を有するコア部材と、コア部材の巻芯部に巻回された導体とを備えているものが知られている（例えば、特許文献１参照）。
【特許文献１】特開２００６−３３２３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、配線設計の自由度を向上させることが可能な電子部品及びその実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００４】
ところで、電子部品は通常、回路基板に実装されて用いられる。回路基板には、複数の電子部品が取り付けられるよう、様々な電極及び配線等が取り付けられている。回路基板の大きさは、当該基板が組み込まれる機器の仕様によって規定される。したがって、制限された大きさの中で、できるだけ多くの電子部品及び配線を取り付けるためには、基板の配線設計をできるだけ妨げないように各電子部品を取り付けることが望ましい。
【０００５】
そこで、本発明者等は、回路基板の配線設計の自由度を向上させたいとの要求を満たし得る電子部品及びその実装構造について鋭意研究を行った。その結果、本発明者等は、電子部品のコア部材の鍔部に溝状凹部を形成し、この溝内に配線を貫通させることで、電子部品の下も配線設計に利用可能となるという新たな事実を見出すに至った。
【０００６】
かかる研究結果を踏まえ、本発明に係る電子部品は、巻芯部と、当該巻芯部の軸方向の両端に形成された第１及び第２の鍔部とを有する第１のコア部材と、第１のコア部材の巻芯部に巻回された第１の巻線導体と、第１のコア部材の第１の鍔部に設けられ、第１の巻線導体の一端に第１の継線導体を介して接続される第１の端子電極と、第１のコア部材の第２の鍔部に設けられ、第１の巻線導体の他端に第２の継線導体を介して接続される第２の端子電極と、を備え、第１及び第２の鍔部はそれぞれ、その一つの側面が回路基板と対向する実装面とされ、第１の鍔部の実装面には、軸方向に沿って延在し、回路基板に取り付けられた配線が貫通できるように第１の溝状凹部が形成されており、第２の鍔部の実装面には、軸方向に沿って延在し、回路基板に取り付けられた配線が貫通できるように第２の溝状凹部が形成されていることを特徴とする。
【０００７】
この電子部品では、第１のコア部材の鍔部に、軸方向に沿って延在する溝状凹部が形成されている。また、この溝状凹部は、回路基板に取付られた配線が貫通できるように形成されている。したがって、この電子部品を回路基板に実装した場合、電子部品の下も配線設計の際に利用することが可能となる。よって、配線設計の自由度を向上させることが可能となる。
【０００８】
第１及び第２の鍔部の実装面と直交する方向で見たときに、第１及び第２の継線導体は、実装面の回路基板側に位置していないことが好ましい。この場合、電子部品を回路基板に実装した際、継線導体が回路基板に取り付けられた配線と接触することが抑制される。よって、配線設計の自由度がより一層向上される。
【０００９】
第１のコア部材の巻芯部と対向するように配置された第２のコア部材をさらに備えることが好ましい。この場合、磁性体部材は第１のコア部材と共に閉磁路を形成することができるため、磁束の漏れを抑制することが可能になる。また、磁束の漏れを抑制することにより、回路基板に実装された場合の配線への影響を抑制することが可能となる。
【００１０】
第１のコア部材の巻芯部に巻回された第２の巻線導体と、第１のコア部材の第１の鍔部に設けられ、第２の巻線導体の一端に第３の継線導体を介して接続される第３の端子電極と、第１のコア部材の第２の鍔部に設けられ、第２の巻線導体の他端に第４の継線導体を介して接続される第４の端子電極と、をさらに備え、第１の溝状凹部は、第１及び第３の端子電極の間に位置するように形成され、第２の溝状凹部は、第２及び第４の端子電極の間に位置するように形成されることが好ましい。鍔部には溝状凹部が形成されているため、各鍔部に対して２つの端子電極を分離して設けることができる。
【００１１】
本発明に係る電子部品の実装構造は、上記の電子部品と、少なくとも２つのランド電極及び配線が取り付けられた回路基板と、を備え、第１及び第２の鍔部それぞれの実装面が、回路基板と対向し、電子部品の第１及び第２の端子電極が、それぞれ少なくとも２つのランド電極のうち異なるランド電極に接続され、電子部品は、回路基板に取り付けられた配線が、第１及び第２の溝状凹部の溝内を貫通するように実装されることを特徴とする。
【００１２】
この実装構造では、第１及び第２の溝状凹部の溝内に配線が配置される。したがって、電子部品の下も配線設計に利用することができるため、回路基板の配線設計の自由度を向上させることが可能となる。また、この実装構造では、巻線導体は軸方向に延びる巻芯部に巻回され、且つ溝状凹部を貫通する配線は軸方向に沿って延びる。よって、巻線導体から発生する磁束と配線から発生する磁束とが干渉し合うことが抑制される。その結果、電子部品の特性への磁束の影響が抑制される。
【発明の効果】
【００１３】
本発明によれば、配線設計の自由度を向上させることが可能な電子部品及びその実装構造を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。なお、以下の断面図において、誘電体層に相当する領域のハッチングは見易さのため省略している。
【００１５】
まず、図１〜図５を参照して、本実施形態に係る電子部品１及び電子部品１の実装構造について説明する。図１は、本実施形態に係る電子部品１の実装構造を示す斜視図である。図２は、本実施形態に係る電子部品１を示す分解斜視図である。図３は、図１のIII−III線に沿った断面構成を示す図である。図４は、図１のIV−IV線に沿った断面構成を示す図である。図５は、図１のV−V線に沿った断面構成を示す図である。本実施形態に係る電子部品１は、コイル部品であり、例えばコモンモードフィルタとして機能することができる。本実施形態に係る電子部品１の実装構造では、電子部品１を回路基板Ｓに実装している。
【００１６】
図１〜図５に示すように、電子部品１は、第１のコア部材２、第１〜第４の端子電極３〜６、第１の巻線導体７、第２の巻線導体８、第１〜第４の継線導体９〜１２、第２のコア部材１３と、を備える。
【００１７】
第１のコア部材２は、略直方体形状の巻芯部２０と、当該巻芯部２０の長手方向の両端に形成された第１及び第２の鍔部２１、２２とを有する。第１のコア部材２は、例えば、フェライト等の磁性体又は例えば、セラミック（アルミナ）等の非磁性体からなる。第１のコア部材２は、いわゆるドラムコアで、その巻芯部２０の軸方向に平行な断面での形状が略Ｈ字状を呈している。
【００１８】
巻芯部２０は、その長手方向を軸方向として延びている。巻芯部２０は、軸方向に直交する方向での断面が、巻芯部２０の長手方向の中央付近では両端部分に比べて大きくなる。これにより、電子部品１では、バイファイラ巻線の巻乱れを抑制することができる。巻芯部２０の一つの側面であって回路基板Ｓと対向する側面と、回路基板Ｓとの間には空間がある。すなわち、回路基板Ｓと対向する巻芯部２０の側面は、回路基板Ｓと直接接していない。
【００１９】
第１及び第２の鍔部２１、２２は、それぞれ略直方体形状を呈する。第１及び第２の鍔部２１、２２は、それぞれ巻芯部２０からその周方向に張り出した形状となっており、互いに略平行に配置されている。第１及び第２の鍔部２１、２２は、第１の鍔部２１の長方形状の主面と第２の鍔部２２の長方形状の主面とが対向するように、配置されている。
【００２０】
巻芯部２０と第１及び第２の鍔部２１、２２は、一体的に形成されている。巻芯部２０は、第２の鍔部２２と対向する第１の鍔部２１の主面に取り付けられるようにして、第１の鍔部２１と一体的に形成されている。巻芯部２０は、第１の鍔部２１と対向する第２の鍔部２２の主面に取り付けられるようにして、第２の鍔部２２と一体的に形成されている。
【００２１】
第１の鍔部２１の一つの側面であって、回路基板Ｓと対向する面を実装面２１ａとする。第１の鍔部２１の実装面２１ａには、巻芯部２０の軸方向に沿って延在する第１の溝状凹部２３が形成されている。巻芯部２０の軸方向に直交する方向での第１の溝状凹部２３の断面は、矩形状を呈する。第１の溝状凹部２３は、第１の鍔部２１の実装面２１ａにおいて巻芯部２０の軸方向と直交する方向で、実装面２１ａの中央付近に形成されている。
【００２２】
第２の鍔部２２の一つの側面であって、回路基板Ｓと対向する面を実装面２２ａとする。第２の鍔部２２の実装面２２ａには、巻芯部２０の軸方向に沿って延在する第２の溝状凹部２４が形成されている。巻芯部２０の軸方向に直交する方向での第２の溝状凹部２４の断面は、矩形状を呈する。第２の溝状凹部２４は、第２の鍔部２２の実装面２２ａにおいて巻芯部２０の軸方向と直交する方向で、実装面２２ａの中央付近に形成されている。
【００２３】
第１及び第３の端子電極３、５は何れも、第１の鍔部２１に設けられている。第１及び第３の端子電極３、５は、第１の鍔部２１の実装面２１ａに平行であって且つ巻芯部２０の軸方向に直交する方向に沿って並んで配置されている。第１及び第３の端子電極３、５は、第１の溝状凹部２３を間に挟んで位置している。
【００２４】
第１の端子電極３は、第１の鍔部２１の実装面２１ａ、当該実装面２１ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２５】
第３の端子電極５は、第１の鍔部２１の実装面２１ａ、当該実装面２１ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２６】
第２及び第４の端子電極４、６は何れも、第２の鍔部２２に設けられている。第２及び第４の端子電極４、６は、第２の鍔部２２の実装面２２ａに平行であって且つ巻芯部２０の軸方向に直交する方向に沿って並んで配置されている。第２及び第４の端子電極４、６は、第２の溝状凹部２４を間に挟んで位置している。
【００２７】
第２の端子電極４は、第２の鍔部２２の実装面２２ａ、当該実装面２２ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２８】
第４の端子電極６は、第２の鍔部２２の実装面２２ａ、当該実装面２２ａと対向する側面、及び巻芯部２０の軸方向に直交する側面であって巻芯部２０とは反対側の側面それぞれの一部を覆うように取り付けられている。
【００２９】
第１及び第２の端子電極３、４は、巻芯部２０の軸方向で対向するように配置されている。第３及び第４の端子電極５、６は、巻芯部２０の軸方向で対向するように配置されている。
【００３０】
第１及び第３の端子電極３、５は第１の鍔部２１に、第２及び第４の端子電極４、６は第２の鍔部２２にそれぞれ嵌合されている。第１〜第４の端子電極３〜６は、例えば燐青銅やＮｉ合金（４２アロイ）からなる素地にＮｉめっき及びＳｎめっきを順に施してなるものである。
【００３１】
第１の巻線導体７は、第１のコア部材２の巻芯部２０に巻回されている。第１の巻線導体７は、その一端において第１の継線導体９を介して第１の端子電極３に電気的に接続されている。第１の巻線導体７は、その他端において第２の継線導体１０を介して第２の端子電極４に電気的に接続されている。
【００３２】
第１の継線導体９は、第１の巻線導体７の一端から第１の鍔部２１の実装面２１ａと対向する側面に向かって延びている。第２の継線導体１０は、第１の巻線導体７の他端から第２の鍔部２２の実装面２２ａと対向する側面に向かって延びている。すなわち、第１及び第２の継線導体９、１０は、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａと直交する方向で見たときに、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置していない。
【００３３】
第２の巻線導体８は、第１のコア部材２の巻芯部２０に巻回されている。第２の巻線導体８は、その一端において第３の継線導体１１を介して第３の端子電極５に電気的に接続されている。第２の巻線導体８は、その他端において第４の継線導体１２を介して第４の端子電極６に電気的に接続されている。
【００３４】
第３の継線導体１１は、第２の巻線導体８の一端から第１の鍔部２１の実装面２１ａと対向する側面に向かって延びている。第４の継線導体１２は、第２の巻線導体８の他端から第２の鍔部２２の実装面２２ａと対向する側面に向かって延びている。すなわち、第３及び第４の継線導体１１、１２は、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａと直交する方向で見たときに、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置していない。
【００３５】
第２のコア部材１３は、第１のコア部材２の巻芯部２０と対向するように配置される板状コアである。第２のコア部材１３は、第１のコア部材２の上面に接着剤等で固着される。第２のコア部材１３は、例えば、フェライト等の磁性体又は例えば、セラミック（アルミナ）等の非磁性体からなる。
【００３６】
本実施形態に係る電子部品１の実装構造では、図１及び図３〜図５で示されたように、電子部品１が回路基板Ｓに実装されている。回路基板Ｓには、４つのランド電極１５〜１８及び配線１４が取り付けられている。４つのランド電極１５〜１８及び配線１４は、略平行に延びるように配置されている。
【００３７】
電子部品１の第１及び第２の鍔部２１、２２は、それぞれの実装面２１ａ、２２ａが回路基板Ｓと対向するように実装される。電子部品１の第１〜第４の端子電極３〜６は、４つのランド電極１５〜１８のうちそれぞれ異なるランド電極に電気的に接続される。すなわち、第１の端子電極３は、ランド電極１５に接続される。第２の端子電極４は、ランド電極１６に接続される。第３の端子電極５は、ランド電極１７に接続される。第４の端子電極６は、ランド電極１８に接続される。
【００３８】
電子部品１は、図１及び図３〜図５で示されたように、回路基板Ｓに取り付けられた配線１４が第１及び第２の溝状凹部２３、２４の溝内を貫通するように実装される。
【００３９】
電子部品１では、第１のコア部材２の第１及び第２の鍔部２１、２２に、巻芯部２０の軸方向に沿って延在する第１及び第２の溝状凹部２３、２４が形成されている。また、この溝状凹部２３、２４は、回路基板Ｓに取り付けられた配線１４が溝内を貫通できるように形成されている。したがって、電子部品１を回路基板Ｓに実装した場合、電子部品１の下も配線設計の際に利用することが可能となり、配線形成領域が増える。よって、配線設計の自由度を向上させることが可能となる。特に、電子部品１では、回路基板Ｓと対向する巻芯部２０の側面と回路基板Ｓとの間が空間となっているため、電子部品１の下に配線１４を配置するのに好適である。
【００４０】
第１〜第４の継線導体９〜１２は、第１及び第２の鍔部２１，２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置していない。そのため、第１〜第４の継線導体９〜１２が配線１４と接触することなく、電子部品１を回路基板Ｓに実装することができる。よって、配線設計の自由度はより一層向上される。
【００４１】
電子部品１では、第２のコア部材１３が第１のコア部材２と共に閉磁路を形成する。そのため、電子部品１では磁束の漏れを抑制することが可能になる。また、磁束の漏れを抑制することにより、電子部品１の実装構造では、漏れ磁束の配線１４への影響を抑制することが可能となる。
【００４２】
電子部品１では、第１及び第２の鍔部２１、２２それぞれに第１及び第２の溝状凹部２３、２４が形成されているため、各鍔部２１、２２に対して２つの端子電極を分離して設けることができる。よって、電子部品１は、コモンモードフィルタとして実装することが可能である。
【００４３】
図１及び図３〜図５に示した本実施形態に係る電子部品１の実装構造では、第１及び第２の溝状凹部２３、２４の溝内に配線１４が配置されている。このように電子部品１の下も配線設計に利用することができるため、回路基板Ｓの配線形成領域が増える。よって、回路基板Ｓの配線設計の自由度を向上させることが可能となる。
【００４４】
また、本実施形態に係る電子部品１の実装構造では、第１及び第２の巻線導体７、８は巻芯部２０に巻回され、且つ溝状凹部２３、２４を貫通する配線１４は巻芯部２０の軸方向に沿って延びている。よって、本実施形態に係る電子部品１の実装構造では、巻線導体７、８から発生する磁束と配線１４から発生する磁束とが干渉し合うことが抑制される。その結果、電子部品１の特性への磁束の影響が抑制される。
【００４５】
続いて、図６及び図７を参照して、本実施形態に係る電子部品１を適用した信号伝送回路の構成を説明する。図６は、本実施形態に係る電子部品１をコモンモードフィルタとして適用した信号伝送回路を示す模式図である。図７は、本実施形態に係る電子部品１をコモンモードフィルタとして適用した信号伝送回路を示す回路図である。
【００４６】
ここで、デジタル信号用インターフェイスであるＨＤＭＩ（High-Definition Multimedia Interface）について説明する。ＨＤＭＩは、差動伝送による信号伝送方式を用いる。ＨＤＭＩは、より多くのデジタル信号の伝送を可能とするインターフェイスであり、ＤＶＤプレーヤーやセットトップボックス等とデジタルテレビやプロジェクタ等との間で非圧縮のデジタル信号の伝送を可能とする高速インターフェイスである。ＨＤＭＩによれば、１本のケーブルで映像信号及び音声信号を高速で伝送することができる。
【００４７】
ＨＤＭＩ等の高速インターフェイスでは、高速化を実現するために、ＩＣ自体の構造がＥＳＤ（Electrostatic Discharge：静電気放電）に対して脆弱になってきている。この
ため、高速伝送系ＩＣにおけるＥＳＤ対策部品としてバリスタ、ツェナーダイオード等の容量性素子が用いられている。
【００４８】
また、伝送速度の高速化に伴い、信号線間の差動信号の微小なずれによってもノイズが発生することとなる。ＨＤＭＩのノイズ除去対策としてコモンモードフィルタが使用される。この場合、コモンモードフィルタは、HDMIコネクタとＥＳＤ対策部品との間に接続されて用いられる。
【００４９】
図６に示されるように、コモンモードフィルタとして回路に適用された電子部品１は、ＨＤＭＩコネクタ３１とＥＳＤ対策部品３２との間に接続されている。図６に示す回路では、HDMIコネクタ３１とＥＳＤ対策部品３２との間に４つの電子部品１が接続されている。ＥＳＤ対策部品３２は、ＨＤＭＩコネクタ３１とＩＣ３３とをつなぐ配線間に接続されている。ＥＳＤ対策部品３２は、容量性素子からなる。
【００５０】
各電子部品１は、ＨＤＭＩコネクタ３１に接続された配線３４、３６とＥＳＤ対策部品３２に接続された配線３７、３８との間に接続される。すなわち、配線３４は、ＨＤＭＩコネクタ３１と電子部品１の端子電極（例えば、第３の端子電極５）とを接続する。配線３６は、ＨＤＭＩコネクタ３１と電子部品１の端子電極（例えば、第１の端子電極３）とを接続する。これにより、第１の巻線導体７は、配線３４を介してＨＤＭＩコネクタ３１に接続されるとともに、配線３７を介してＥＳＤ対策部品３２に接続される。
【００５１】
配線３７は、ＥＳＤ対策部品３２と電子部品１の端子電極（例えば、第４の端子電極６）とを接続する。配線３８は、ＥＳＤ対策部品３２と電子部品１の端子電極（例えば、第２の端子電極４）とを接続する。これにより、第２の巻線導体８は、配線３６を介してＨＤＭＩコネクタ３１に接続されるとともに、配線３８を介してＥＳＤ対策部品３２に接続される。ＥＳＤ対策部品３２は、配線４２を介して接地電位に接続されている。
【００５２】
電子部品１の第１及び第２の鍔部２１、２２の第１及び第２の溝状凹部２３、２４の溝内には、ＥＳＤ対策部品３２のグランド配線３５が通る。
【００５３】
ＨＤＭＩコネクタに接続される回路では、ＥＳＤ対策部品を設けることにより、当該部品に必要なグランド配線を取り付けることとなる。回路に設けるコモンモードフィルタとして電子部品１を取り付けた場合には、ＥＳＤ対策部品に必要なグランド配線を電子部品１と回路基板との間に通すことが可能となる。そのため、ＥＳＤ対策部品のグランド配線の配線領域を容易に確保することができる。
【００５４】
また、図６及び７に示す回路では、このようにコモンモードフィルタとして機能する電子部品１を挿入することで、ＥＳＤ対策部品３２によって生じる特性インピーダンスの低下を抑制することができる。
【００５５】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。図６及び７では、本実施形態に係る電子部品１をコモンモードフィルタに適用しているが、これに限られることなく、コモンモードフィルタ以外のコイル部品（例えば、巻線導体が１本あるいは３本以上有するインダクタ部品等）に本発明を適用してもよい。
【００５６】
また、本実施形態においては、第１〜第４の継線導体９〜１２は、第１及び第２の鍔部２１、２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置している部分を有していないが、これに限られることなく、第１〜第４の継線導体９〜１２は第１及び第２の鍔部２１、２２の実装面２１ａ、２２ａの回路基板Ｓ側に位置している部分を有していてもよい。本実施形態においては、第２のコア部材１３を備えているが、これに限られることなく、第２のコア部材１３を備えていなくてもよい。
【００５７】
また、本実施形態においては、第１及び第２の巻線導体７、８を備えているが、これに限られることなく、例えば１本の巻線導体のみを備えていても、あるいは３本以上の巻線導体を備えていてもよい。また、本実施形態においては、各鍔部２１、２２に溝状凹部２３、２４は１つ形成されているが、これに限られることなく、例えば各鍔部２１、２２は２つ以上の溝状凹部が形成されていてもよい。
【００５８】
したがって、例えば３本の巻線導体が巻芯部２０に巻回され、各鍔部２１、２２に溝状凹部が２つ以上形成される場合、これら３本の巻線導体に接続される端子電極は各鍔部２１、２２において溝状凹部によって分離されてもよい。
【００５９】
また、第１及び第３の端子電極３、５は、第１の溝状凹部２３に対して第１の鍔部２１の同じ側に双方ともが配置されていてもよい。第２及び第４の端子電極４、６は、第２の溝状凹部２４に対して第２の鍔部２２の同じ側に双方ともが配置されていてもよい。
【００６０】
また、図６及び図７の回路において、電子部品１の下を通過する配線はグランド配線に限られることなく、例えば信号電送ラインを跨ぐようにして、電子部品１を配置してもよい。この場合、電子部品１は、図６に示すように横一列ではなく、互い違いに並んでいてもよい。
【図面の簡単な説明】
【００６１】
【図１】本実施形態に係る電子部品の実装構造を示す斜視図である。
【図２】本実施形態に係る電子部品を示す分解斜視図である。
【図３】図１のIII−III線に沿った断面構成を示す図である。
【図４】図１のIV−IV線に沿った断面構成を示す図である。
【図５】図１のV−V線に沿った断面構成を示す図である。
【図６】本実施形態に係る電子部品をコモンモードフィルタとして適用した信号伝送回路を示す模式図である。
【図７】本実施形態に係る電子部品をコモンモードフィルタとして適用した信号伝送回路を示す回路図である。
【符号の説明】
【００６２】
１…電子部品、２…第１のコア部材、２０…巻芯部、２１…第１の鍔部、２２…第２の鍔部、２３…第１の溝状凹部、２４…第２の溝状凹部、３…第１の端子電極、４…第２の端子電極、５…第３の端子電極、６…第４の端子電極、７…第１の巻線導体、８…第２の巻線導体、９…第１の継線導体、１０…第２の継線導体、１１…第３の継線導体、１２…第４の継線導体、１３…第２のコア部材、１４…グランド配線、１５〜１８…ランド電極、３１…ＨＤＭＩコネクタ、３２…ＥＳＤ対策部品、３３…ＩＣ、３４…グランド配線、３５〜４２…配線。
【特許請求の範囲】
【請求項１】
巻芯部と、当該巻芯部の軸方向の両端に形成された第１及び第２の鍔部とを有する第１のコア部材と、
前記第１のコア部材の前記巻芯部に巻回された第１の巻線導体と、
前記第１のコア部材の前記第１の鍔部に設けられ、前記第１の巻線導体の一端に第１の継線導体を介して接続される第１の端子電極と、
前記第１のコア部材の前記第２の鍔部に設けられ、前記第１の巻線導体の他端に第２の継線導体を介して接続される第２の端子電極と、を備え、
前記第１及び第２の鍔部はそれぞれ、その一つの側面が回路基板と対向する実装面とされ、
前記第１の鍔部の前記実装面には、前記軸方向に沿って延在し、前記回路基板に取り付けられた配線が貫通できるように第１の溝状凹部が形成されており、
前記第２の鍔部の前記実装面には、前記軸方向に沿って延在し、前記回路基板に取り付けられた配線が貫通できるように第２の溝状凹部が形成されていることを特徴とする電子部品。
【請求項２】
前記第１及び第２の鍔部の前記実装面と直交する方向で見たときに、前記第１及び第２の継線導体は、前記実装面の回路基板側に位置していないことを特徴とする請求項１記載の電子部品。
【請求項３】
前記第１のコア部材の前記巻芯部と対向するように配置された第２のコア部材をさらに備えることを特徴とする請求項１又は２に記載の電子部品。
【請求項４】
前記第１のコア部材の前記巻芯部に巻回された第２の巻線導体と、
前記第１のコア部材の前記第１の鍔部に設けられ、前記第２の巻線導体の一端に第３の継線導体を介して接続される第３の端子電極と、
前記第１のコア部材の前記第２の鍔部に設けられ、前記第２の巻線導体の他端に第４の継線導体を介して接続される第４の端子電極と、をさらに備え、
前記第１の溝状凹部は、前記第１及び第３の端子電極の間に位置するように形成され、
前記第２の溝状凹部は、前記第２及び第４の端子電極の間に位置するように形成されることを特徴とする請求項１〜３の何れか一項記載の電子部品。
【請求項５】
請求項１〜４の何れか一項に記載された電子部品と、
少なくとも２つのランド電極及び配線が取り付けられた回路基板と、を備え、
前記第１及び第２の鍔部それぞれの前記実装面が、前記回路基板と対向し、
前記電子部品の前記第１及び第２の端子電極が、それぞれ前記少なくとも２つのランド電極のうち異なるランド電極に接続され、
前記電子部品は、前記回路基板に取り付けられた前記配線が、前記第１及び第２の溝状凹部の溝内を貫通するように実装されることを特徴とする電子部品の実装構造。
【請求項１】
巻芯部と、当該巻芯部の軸方向の両端に形成された第１及び第２の鍔部とを有する第１のコア部材と、
前記第１のコア部材の前記巻芯部に巻回された第１の巻線導体と、
前記第１のコア部材の前記第１の鍔部に設けられ、前記第１の巻線導体の一端に第１の継線導体を介して接続される第１の端子電極と、
前記第１のコア部材の前記第２の鍔部に設けられ、前記第１の巻線導体の他端に第２の継線導体を介して接続される第２の端子電極と、を備え、
前記第１及び第２の鍔部はそれぞれ、その一つの側面が回路基板と対向する実装面とされ、
前記第１の鍔部の前記実装面には、前記軸方向に沿って延在し、前記回路基板に取り付けられた配線が貫通できるように第１の溝状凹部が形成されており、
前記第２の鍔部の前記実装面には、前記軸方向に沿って延在し、前記回路基板に取り付けられた配線が貫通できるように第２の溝状凹部が形成されていることを特徴とする電子部品。
【請求項２】
前記第１及び第２の鍔部の前記実装面と直交する方向で見たときに、前記第１及び第２の継線導体は、前記実装面の回路基板側に位置していないことを特徴とする請求項１記載の電子部品。
【請求項３】
前記第１のコア部材の前記巻芯部と対向するように配置された第２のコア部材をさらに備えることを特徴とする請求項１又は２に記載の電子部品。
【請求項４】
前記第１のコア部材の前記巻芯部に巻回された第２の巻線導体と、
前記第１のコア部材の前記第１の鍔部に設けられ、前記第２の巻線導体の一端に第３の継線導体を介して接続される第３の端子電極と、
前記第１のコア部材の前記第２の鍔部に設けられ、前記第２の巻線導体の他端に第４の継線導体を介して接続される第４の端子電極と、をさらに備え、
前記第１の溝状凹部は、前記第１及び第３の端子電極の間に位置するように形成され、
前記第２の溝状凹部は、前記第２及び第４の端子電極の間に位置するように形成されることを特徴とする請求項１〜３の何れか一項記載の電子部品。
【請求項５】
請求項１〜４の何れか一項に記載された電子部品と、
少なくとも２つのランド電極及び配線が取り付けられた回路基板と、を備え、
前記第１及び第２の鍔部それぞれの前記実装面が、前記回路基板と対向し、
前記電子部品の前記第１及び第２の端子電極が、それぞれ前記少なくとも２つのランド電極のうち異なるランド電極に接続され、
前記電子部品は、前記回路基板に取り付けられた前記配線が、前記第１及び第２の溝状凹部の溝内を貫通するように実装されることを特徴とする電子部品の実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−２０６３５２（Ｐ２００９−２０６３５２Ａ）
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願番号】特願２００８−４８３５１（Ｐ２００８−４８３５１）
【出願日】平成２０年２月２８日（２００８．２．２８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願日】平成２０年２月２８日（２００８．２．２８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]