電子部品
【課題】電子部品を実装する時等の入熱による損傷を抑制しあるいは防止することができる電子部品を提供する。
【解決手段】本発明の電子部品１０は、複数の絶縁層１１Ａが積層された積層体１１と、この積層体１１内に形成された導体パターン１２と、この導体パターン１２の両端部と電気的に接続され且つ積層体１１の両側面に形成された一対の外部電極１３Ａ、１３Ｂと、積層体１１の実装面（下面）の両端部に形成された一対の端子電極１４Ａ、１４Ｂと、を備え、一対の端子電極１４Ａ、１４Ｂの一対の外部電極１３Ａ、１３Ｂからの延長端が凸状に湾曲して円弧状に形成されている。
【解決手段】本発明の電子部品１０は、複数の絶縁層１１Ａが積層された積層体１１と、この積層体１１内に形成された導体パターン１２と、この導体パターン１２の両端部と電気的に接続され且つ積層体１１の両側面に形成された一対の外部電極１３Ａ、１３Ｂと、積層体１１の実装面（下面）の両端部に形成された一対の端子電極１４Ａ、１４Ｂと、を備え、一対の端子電極１４Ａ、１４Ｂの一対の外部電極１３Ａ、１３Ｂからの延長端が凸状に湾曲して円弧状に形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話や電子機器等に使用されるインダクタ等の電子部品に関し、更に詳しくは、電子部品を実装する時のクラック等の損傷を抑制することができる電子部品に関するものである。
【背景技術】
【０００２】
この種の技術としては、例えば特許文献１において提案されている電子部品がある。この電子部品は、例えば図６の（ａ）、（ｂ）に示すように、複数の絶縁層１Ａが積層された積層体１と、この積層体１内に形成された導体パターン２と、この導体パターン２の両端部２Ａと電気的に接続され且つ積層体１の両側面に形成された一対の外部電極３と、を備えている。積層体１の実装面（図６の（ａ）では下面）の両端部には、同図の（ａ）、（ｂ）に示すように一対の端子電極４が形成され、これらの端子電極４は積層体１の実装面と同一面になるように形成されている。電子部品の実装面の両端部に端子電極４を形成することにより、外部電極３の積層体１側への張り出しを短くしても一対の端子電極４によってマザーボード等の実装基板Ｍの配線パターンＬとの接合部を十分に確保することができる利点がある。
【０００３】
【特許文献１】特開２００７−１８０４２８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の電子部品の場合には、実装面に端子電極４が形成されているため、積層体１が強度的に低下している。そのため、電子部品を図６の（ａ）に示すようにマザーボード等の実装基板Ｍに実装する時の入熱により積層体１の絶縁層１Ａと実装基板Ｍの配線パターンＬに接合された端子電極４との間に熱膨張差により、同図の（ａ）、（ｂ）に示すように端子電極４側から積層体１の接合部に対して矢印方向の熱応力が端子電極４と積層体１の境界に集中してクラックを発生し、電子部品を損傷する虞がある。
【０００５】
本発明は、上記課題を解決するためになされたもので、電子部品を実装する時等の入熱による損傷を抑制しあるいは防止することができる電子部品を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の請求項１に記載の電子部品は、複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極の上記一対の外部電極からの延長端が凸状に湾曲していることを特徴とするものである。
【０００７】
また、本発明の請求項２に記載の電子部品は、請求項１に記載の発明において、上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とするものである。
【０００８】
また、本発明の請求項３に記載の電子部品の製造方法は、複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、電子部品を実装する時等の入熱による損傷を抑制しあるいは防止することができる電子部品を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図１〜図５に示す実施形態に基づいて本発明について説明する。尚、各図中、図１の（ａ）、（ｂ）はそれぞれ本発明の電子部品の一実施形態を示す図で、（ａ）はその断面図、（ｂ）はその実装面側の平面図、図２は図１に示す電子部品を分解して示す斜視図、図３の（ａ）〜（ｇ）はそれぞれ図１に示す電子部品の製造工程の要部を示す断面図、図４の（ａ）、（ｂ）はそれぞれ図１に示す端子電極の変形例を示す図１の（ｂ）に相当する平面図、図５の（ａ）〜（ｇ）はそれぞれ本発明の更に他の実施形態の電子部品の更に製造工程の要部を示す断面図である。
【００１１】
本実施形態の電子部品１０は、例えば図１の（ａ）、（ｂ）に示すように、複数の絶縁層１１Ａが積層された積層体１１と、積層体１１の内部に上下方向に略矩形状の螺旋状に形成された導体パターン１２と、導体パターン１２の両端部１２Ａ、１２Ｂと電気的に接続され且つ積層体１１の左右両側面に形成された一対の外部電極１３Ａ、１３Ｂと、を備え、積層インダクタとして構成されている。
【００１２】
積層体１１の下面は、図１の（ａ）、（ｂ）に示すように電子部品１０をマザーボード等の実装基板に実装する時の実装面として形成され、この実装面を形成する絶縁層１１Ａの左右両端部には一対の端子電極１４Ａ、１４Ｂが設けられている。これらの端子電極１４Ａ、１４Ｂは、それぞれ絶縁層１１Ａの両端部を埋めて絶縁層１１Ａの実装面と同一面を形成すると共にそれぞれの外側の端面が絶縁層１１Ａの左右両端面の一部として露出し、露出した端面が外部電極１３Ａ、１３Ｂに対して電気的に接続されている。
【００１３】
更に、端子電極１４Ａ、１４Ｂは、いずれも図１の（ｂ）に示すように積層体１１の実装面の幅方向両側にそれぞれ余白を残すように形成されている。そして、積層体１１の実装面において端子電極１４Ａ、１４Ｂの互いに対向する辺は、図１の（ｂ）、図２に示すように円弧状に湾曲して形成されている。このように端子電極１４Ａ、１４Ｂの外部電極１３Ａ、１３Ｂからの延長端が凸状に湾曲して円弧状に形成されているため、実装時等において電子部品１０に入熱があって積層体１１と端子電極１４Ａ、１４Ｂとの間に熱膨張差があって積層体１１と端子電極１４Ａ、１４Ｂの境界に熱応力が集中しようとしても、熱応力が図１の（ｂ）に矢印で示すように湾曲辺に分散されて緩和され、境界線を起点とするクラックの発生が抑制、あるいは防止される。
【００１４】
また、導体パターン１２は、例えば図２で積層体１１を分解して示すように、矩形の渦巻状に形成された導体パターン層１２Ｃが上下の絶縁層１１Ａ、１１Ａの界面に配置して複数層に亘って積層して形成されている。上下の導体パターン層１２Ｃ、１２Ｃはそれぞれ該当する絶縁層１１Ａを所定のパターンで貫通するスルーホール導体１２Ｄによって電気的に接続されている。導体パターン１２は、複数の導体パターン層１２Ｃとスルーホール導体１２Ｄとで上下方向に延びる螺旋状のコイルとして形成されている。最上層の導体パターン層１２Ｃには積層体１１の右側面に露出する引き出し電極１２Ａが形成され、右側の外部電極１３Ａに接続されている。最下層の導体パターン層１２Ｃには積層体１１の左側面に露出する引き出し電極１２Ｂが形成され、左側の外部電極１３Ｂに接続されている。
【００１５】
一対の外部電極１３Ａ、１３Ｂは、図１に示すように、積層体１１の左右両側面全面を被覆するように形成され、それぞれの外周縁部が積層体１１の両側面を除く他の４面の端部全周を覆っている。これらの外部電極１３Ａ、１３Ｂの端部は、上述のように積層体１１の実装面及び両側面に露出した一対の端子電極１４Ａ、１４Ｂに電気的に接続されている。
【００１６】
本実施形態では端子電極１４Ａ、１４Ｂは、上述したように積層体１１の実装面の両端部を埋め、それぞれの外側端面が積層体１１の両側面に露出していると共に下面全面が実装面として露出しているため、外部電極１３Ａ、１３Ｂで少なくとも積層体１１の左右両側面を被覆するだけで、外部電極１３Ａ、１３Ｂとそれぞれの端子電極１４Ａ、１４Ｂとを確実に接続することができる。そのため、ディップ方式で積層体１１の両端面に外部電極１３Ａ、１３Ｂを形成する場合に積層体１１の両側面を導体ペースト内に深く浸漬する必要がなく、導体ペーストの回り込み量を少なくして、外部電極１３Ａ、１３Ｂの積層体１１の両側面以外の他の４面からの突出量を従来と比較して格段に低くすることができる。
【００１７】
而して、絶縁層１１Ａは、セラミック粉末を含む感光性絶縁ペーストから形成することができる。セラミック粉末は、特に制限されないが、セラミック粉末として、例えば、主成分としてＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含み、副成分としてＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含むものを使用することができる。副成分であるＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末は、軟化点が４５０〜５５０℃でＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末と比較して融点が低いため、本発明では、セラミック粉末の主成分より融点の低いガラス粉末を低融点ガラス粉末として定義する。
【００１８】
また、導体パターン１２、外部電極１３Ａ、１３Ｂ及び端子電極１４Ａ、１４Ｂは、いずれも金属粉末を含む感光性導体ペーストから形成することができる。金属粉末は、特に制限されないが、金属粉末として、例えば、銀粉末、銅粉末等を使用することができる。また、セラミック粉末としては、上述したＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末の他、銀粉末、銅粉末等の金属粉末と同時焼成可能なセラミックガラス粉末を二種以上適宜組み合わせて使用しても良い。
【００１９】
次に、図３を参照しながら上記電子部品１０の製造方法について説明する。本実施形態では、フォトリソグラフィ法を用いて複数の電子部品を同時に一括して製造することができる。
【００２０】
本実施形態では、予め、積層体１１を作製するためのベース基材として例えば複数の電子部品を製造できる面積を有するキャリアフィルムを準備する。また、感光性導体ペーストとしては、例えば粒径０．５〜３．０μｍの銀粉末を含むものを準備し、感光性絶縁ペーストとしては、例えば粒径０．５〜３．０μｍのセラミック粉末を含むもの準備する。セラミック粉末は、例えば、Ｋ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を主成分として含み、Ｂｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を副成分として含んでいる。本実施形態では、低融点ガラス粉末がセラミック粉末中に５ｗｔ％含まれている。
【００２１】
複数の電子部品１０を同時に製造する場合には、図３の（ａ）に示すようにキャリアフィルム１００を配置し、このキャリアフィルム１００の上面に、スクリーン印刷で感光性導体ペーストを塗布する。次いで、フォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を端子電極１１４として硬化させ、未硬化の部分を現像処理により除去して、図３の（ａ）に示すように未焼成の端子電極１１４を形成する。未焼成の端子電極部１１４は、中央の２つの端子電極部１１４はそれぞれの中心で分割される。外側の２つの端子電極部１１４と内側の端子電極１１４の半分で一対の端子電極１４Ａ、１４Ｂを形成する。外側の端子電極部１１４の内側の辺及びこれに対向する辺が図１の（ｂ）、図２に示すようにそれぞれ円弧状に湾曲して形成されている。
【００２２】
次いで、図３の（ｂ）に示すようにキャリアフィルム１００の上面に感光性絶縁ペーストを塗布して未焼成の端子電極部１１４を覆った後、全面に紫外線等の光を照射して感光性絶縁ペーストを硬化させて電子部品の外装となる絶縁層１１１Ａを形成する。この絶縁層１１１Ａ上に更に感光性絶縁ペーストを塗布して同図の（ｃ）に示すように絶縁層１１１Ａを同様に形成する。
【００２３】
その後、未焼成の絶縁層１１１Ａ全面に感光性導体ペーストを塗布して感光性導体ペースト層を形成した後、渦巻状の導体パターン層１２Ｃに即した透孔を有するフォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を導体パターン層１１２Ｃとして硬化させ、未硬化の部分を現像処理により除去して、図３の（ｄ）に示すように未焼成の導体パターン層１２１Ｃを形成すると共に未焼成の絶縁層１１１Ａを露出させる。
【００２４】
引き続き、図３の（ｄ）に示すようにフォトマスクを介して光を所定のパターンで照射するフォトリソグラフィ法を用いてスルーホールを有する絶縁層１１１Ａを形成する。この絶縁層１１１Ａ上に導体パターン層１１２Ｃと絶縁層１１１Ａこの順序で交互に必要な層数だけ積層する。そして、最終的に最上層の未焼成の導体パターン層１１２Ｃを形成した後、この導体パターン層１１２Ｃ上に外装としての絶縁層１１１Ａを最上層に形成して、図３の（ｅ）に示す未焼成の積層体１１１を得る。
【００２５】
この未焼成の積層体１１１からキャリアフィルム１００を剥離して、未焼成の積層体１１１を個々の電子部品になるように所定の大きさにダイシングにより分割した後、所定の温度、例えば８５０〜９００℃の温度で個々の未焼成の積層体１１１を焼成することにより、同図の（ｆ）に示す積層体１１を得ることができる。この積層体１１の下面（実装面）には図１の（ｂ）及び図２に示す一対の端子電極１４Ａ、１４Ｂが形成されている。
【００２６】
一対の端子電極１４Ａ、１４Ｂは、積層体１１の実装面の両端部で露出していると共に積層体１１の両側面に露出しているため、導体ペーストを積層体１１の両側面に塗布した後、所定の温度で導体ペーストを積層体１１に焼き付けて下地層を形成し、この下地層に上層としてメッキ処理を施してメッキ層を形成して図３の（ｇ）に示す外部電極１３Ａ、１３Ｂを有する電子部品１０を得ることができる。
【００２７】
以上説明したように本実施形態によれば、複数の絶縁層１１Ａが積層された積層体１１と、この積層体１１内に形成された導体パターン１２と、この導体パターン１２の両端部と電気的に接続され且つ積層体１１の両側面に形成された一対の外部電極１３Ａ、１３Ｂと、積層体１１の実装面（下面）の両端部に形成された一対の端子電極１４Ａ、１４Ｂと、を備え、一対の端子電極１４Ａ、１４Ｂの一対の外部電極１３Ａ、１３Ｂからの延長端が湾曲しているため、電子部品１０をマザーボード等の実装基板に実装する時に、端子電極１４Ａ、１４Ｂと積層体１１との間に熱膨張差による熱応力が端子電極１４Ａ、１４Ｂと積層体１１の境界に作用しても、熱応力が端子電極１４Ａ、１４Ｂの湾曲辺によって緩和されて、この部分でのクラックの発生を抑制し、あるいは防止して、電子部品１０の損傷を抑制し、防止することができる。
【００２８】
また、電子部品１０の端子電極１４Ａ、１４Ｂは、図１、図２に示す平面形状の他、例えば図４の（ａ）、（ｂ）に示す平面形状にすることもできる。図４の（ａ）に示す端子電極１４’Ａ、１４’Ｂは、それぞれが対向する辺が上記端子電極１４Ａ、１４Ｂと同様に円弧状に湾曲して形成されている。しかし、図３の（ａ）に示す端子電極１４’Ａ、１４’Ｂは、その幅寸法が積層体１１の実装面と同一幅に形成され、幅方向の両側に余白部分がない点で上記端子電極１４Ａ、１４Ｂと相違している。これらの端子電極も上記端子電極１４Ａ、１４Ｂと同様の作用効果を期することができる。また、図４の（ｂ）に示す端子電極１４”Ａ、１４”Ｂは、それぞれの幅が積層体１１の実装面の幅より狭く形成されており、それぞれの外部電極１３Ａ、１３Ｂからの延設端が湾曲せず直線状に形成されている。この場合にも端子電極１４”Ａ、１４”Ｂが積層体１１の実装面より狭く、熱応力が集中しやすい端子電極の角が実装面の内側にあるため、積層体１１の実装面でのクラックを抑制し、あるいは防止することができる。
【００２９】
上記各実施形態では端子電極１４Ａ、１４Ｂが積層体１１の実装面と同一面に形成されているが、端子電極は図５に示す方法によって製造することによって積層体１１の実装面に重ねて形成することもできる。この場合にも端子電極は外部電極からの延設端が上記実施形態と同様に形成されている。また、端子電極の平面形状の変形例も図４に示すものがある。この実施形態によって製造された電子部品も上記実施形態と同様の作用効果を期することができる。
【００３０】
そこで、端子電極が実装面に重ねて形成された電子部品の製造方法について図５に基づいて説明する。本実施形態においても上記実施形態と同一または相当部分には同一符号を付して、上記実施形態との相違点を中心に説明する。
【００３１】
本実施形態において複数の電子部品１０を同時に製造する場合には、図５の（ａ）に示すようにキャリアフィルム１００を配置し、このキャリアフィルム１００の上面に感光性絶縁ペーストを塗布した後、全面に紫外線等の光を照射して感光性絶縁ペーストを硬化させて電子部品の外装となる絶縁層１１１Ａを形成し、更にこの上面に感光性絶縁ペーストを塗布して同図の（ｂ）に示すように未焼成の絶縁層１１１Ａを同様に形成する。
【００３２】
その後、絶縁層１１１Ａ全面に感光性導体ペーストを塗布して感光性導体ペースト層を形成した後、渦巻状の導体パターン層１２Ｃに即した透孔を有するフォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を導体パターン層部１１２Ｃとして硬化させ、未硬化の部分を現像処理により除去して、図５の（ｃ）に示すように未焼成の導体パターン層１２１Ｃを形成すると共に未焼成の絶縁層１１１Ａを露出させる。更に、この上に上述の要領で絶縁層１１１Ａと導体パターン層１１２Ｃを交互に積層して、図５の（ｄ）に示すように導体パターン１１２を形成した後、最後に外装となる絶縁層１１１Ａを形成して未焼成の積層体１１１を得る。
【００３３】
引き続き、図５の（ｅ）に示すように外装となる未焼成の絶縁層１１１Ａ上に感光性導体ペーストを塗布する。次いで、フォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を端子電極１１４として硬化させ、未硬化の部分を現像処理により除去して未焼成の端子電極１１４を形成する。後は、上記実施形態と同一要領で個々の電子部品となるように分割し、焼成して、図５の（ｆ）に示すように積層体１１を得た後、同図の（ｇ）に示すように積層体１１の両端面に外部電極１３Ａ、１３Ｂを有する電子部品１０を得る。
【００３４】
以上の製造方法によって端子電極１４Ａ、１４Ｂが積層体１１の実装面に重ねて形成される。このような端子電極１４Ａ、１４Ｂを有する電子部品１０においても上記実施形態と同様の作用効果を奏することができる。
【００３５】
尚、上記実施形態では電子部品として積層インダクタを製造する場合について説明したが、積層コンデンサ等の表面実装型電子部品であれば、本発明を適用することができる。
【産業上の利用可能性】
【００３６】
本発明は、携帯電話や電子機器等に使用されるインダクタ等の電子部品に好適に利用することができる。
【図面の簡単な説明】
【００３７】
【図１】（ａ）、（ｂ）はそれぞれ本発明の電子部品の一実施形態を示す図で、（ａ）はその断面図、（ｂ）はその実装面側の平面図である。
【図２】図１に示す電子部品を分解して示す斜視図である。
【図３】（ａ）〜（ｇ）はそれぞれ図１に示す電子部品の製造工程の要部を示す断面図である。
【図４】（ａ）、（ｂ）はそれぞれ本発明の電子部品の他の実施形態を示す図１の（ｂ）に相当する平面図である。
【図５】（ａ）〜（ｇ）はそれぞれ本発明の更に他の実施形態の電子部品の更に製造工程の要部を示す断面図である。
【図６】（ａ）、（ｂ）はそれぞれ従来の電子部品の一例を示す図で、（ａ）はその断面図、（ｂ）はその実装面側の平面図である。
【符号の説明】
【００３８】
１０ 電子部品
１１ 積層体
１１Ａ 絶縁層
１２ 導体パターン
１３Ａ、１３Ｂ 外部電極
１４Ａ、１４Ｂ、１４’Ａ、１４’Ｂ、１４”Ａ、１４”Ｂ 端子電極
【技術分野】
【０００１】
本発明は、携帯電話や電子機器等に使用されるインダクタ等の電子部品に関し、更に詳しくは、電子部品を実装する時のクラック等の損傷を抑制することができる電子部品に関するものである。
【背景技術】
【０００２】
この種の技術としては、例えば特許文献１において提案されている電子部品がある。この電子部品は、例えば図６の（ａ）、（ｂ）に示すように、複数の絶縁層１Ａが積層された積層体１と、この積層体１内に形成された導体パターン２と、この導体パターン２の両端部２Ａと電気的に接続され且つ積層体１の両側面に形成された一対の外部電極３と、を備えている。積層体１の実装面（図６の（ａ）では下面）の両端部には、同図の（ａ）、（ｂ）に示すように一対の端子電極４が形成され、これらの端子電極４は積層体１の実装面と同一面になるように形成されている。電子部品の実装面の両端部に端子電極４を形成することにより、外部電極３の積層体１側への張り出しを短くしても一対の端子電極４によってマザーボード等の実装基板Ｍの配線パターンＬとの接合部を十分に確保することができる利点がある。
【０００３】
【特許文献１】特開２００７−１８０４２８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の電子部品の場合には、実装面に端子電極４が形成されているため、積層体１が強度的に低下している。そのため、電子部品を図６の（ａ）に示すようにマザーボード等の実装基板Ｍに実装する時の入熱により積層体１の絶縁層１Ａと実装基板Ｍの配線パターンＬに接合された端子電極４との間に熱膨張差により、同図の（ａ）、（ｂ）に示すように端子電極４側から積層体１の接合部に対して矢印方向の熱応力が端子電極４と積層体１の境界に集中してクラックを発生し、電子部品を損傷する虞がある。
【０００５】
本発明は、上記課題を解決するためになされたもので、電子部品を実装する時等の入熱による損傷を抑制しあるいは防止することができる電子部品を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の請求項１に記載の電子部品は、複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極の上記一対の外部電極からの延長端が凸状に湾曲していることを特徴とするものである。
【０００７】
また、本発明の請求項２に記載の電子部品は、請求項１に記載の発明において、上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とするものである。
【０００８】
また、本発明の請求項３に記載の電子部品の製造方法は、複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、電子部品を実装する時等の入熱による損傷を抑制しあるいは防止することができる電子部品を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図１〜図５に示す実施形態に基づいて本発明について説明する。尚、各図中、図１の（ａ）、（ｂ）はそれぞれ本発明の電子部品の一実施形態を示す図で、（ａ）はその断面図、（ｂ）はその実装面側の平面図、図２は図１に示す電子部品を分解して示す斜視図、図３の（ａ）〜（ｇ）はそれぞれ図１に示す電子部品の製造工程の要部を示す断面図、図４の（ａ）、（ｂ）はそれぞれ図１に示す端子電極の変形例を示す図１の（ｂ）に相当する平面図、図５の（ａ）〜（ｇ）はそれぞれ本発明の更に他の実施形態の電子部品の更に製造工程の要部を示す断面図である。
【００１１】
本実施形態の電子部品１０は、例えば図１の（ａ）、（ｂ）に示すように、複数の絶縁層１１Ａが積層された積層体１１と、積層体１１の内部に上下方向に略矩形状の螺旋状に形成された導体パターン１２と、導体パターン１２の両端部１２Ａ、１２Ｂと電気的に接続され且つ積層体１１の左右両側面に形成された一対の外部電極１３Ａ、１３Ｂと、を備え、積層インダクタとして構成されている。
【００１２】
積層体１１の下面は、図１の（ａ）、（ｂ）に示すように電子部品１０をマザーボード等の実装基板に実装する時の実装面として形成され、この実装面を形成する絶縁層１１Ａの左右両端部には一対の端子電極１４Ａ、１４Ｂが設けられている。これらの端子電極１４Ａ、１４Ｂは、それぞれ絶縁層１１Ａの両端部を埋めて絶縁層１１Ａの実装面と同一面を形成すると共にそれぞれの外側の端面が絶縁層１１Ａの左右両端面の一部として露出し、露出した端面が外部電極１３Ａ、１３Ｂに対して電気的に接続されている。
【００１３】
更に、端子電極１４Ａ、１４Ｂは、いずれも図１の（ｂ）に示すように積層体１１の実装面の幅方向両側にそれぞれ余白を残すように形成されている。そして、積層体１１の実装面において端子電極１４Ａ、１４Ｂの互いに対向する辺は、図１の（ｂ）、図２に示すように円弧状に湾曲して形成されている。このように端子電極１４Ａ、１４Ｂの外部電極１３Ａ、１３Ｂからの延長端が凸状に湾曲して円弧状に形成されているため、実装時等において電子部品１０に入熱があって積層体１１と端子電極１４Ａ、１４Ｂとの間に熱膨張差があって積層体１１と端子電極１４Ａ、１４Ｂの境界に熱応力が集中しようとしても、熱応力が図１の（ｂ）に矢印で示すように湾曲辺に分散されて緩和され、境界線を起点とするクラックの発生が抑制、あるいは防止される。
【００１４】
また、導体パターン１２は、例えば図２で積層体１１を分解して示すように、矩形の渦巻状に形成された導体パターン層１２Ｃが上下の絶縁層１１Ａ、１１Ａの界面に配置して複数層に亘って積層して形成されている。上下の導体パターン層１２Ｃ、１２Ｃはそれぞれ該当する絶縁層１１Ａを所定のパターンで貫通するスルーホール導体１２Ｄによって電気的に接続されている。導体パターン１２は、複数の導体パターン層１２Ｃとスルーホール導体１２Ｄとで上下方向に延びる螺旋状のコイルとして形成されている。最上層の導体パターン層１２Ｃには積層体１１の右側面に露出する引き出し電極１２Ａが形成され、右側の外部電極１３Ａに接続されている。最下層の導体パターン層１２Ｃには積層体１１の左側面に露出する引き出し電極１２Ｂが形成され、左側の外部電極１３Ｂに接続されている。
【００１５】
一対の外部電極１３Ａ、１３Ｂは、図１に示すように、積層体１１の左右両側面全面を被覆するように形成され、それぞれの外周縁部が積層体１１の両側面を除く他の４面の端部全周を覆っている。これらの外部電極１３Ａ、１３Ｂの端部は、上述のように積層体１１の実装面及び両側面に露出した一対の端子電極１４Ａ、１４Ｂに電気的に接続されている。
【００１６】
本実施形態では端子電極１４Ａ、１４Ｂは、上述したように積層体１１の実装面の両端部を埋め、それぞれの外側端面が積層体１１の両側面に露出していると共に下面全面が実装面として露出しているため、外部電極１３Ａ、１３Ｂで少なくとも積層体１１の左右両側面を被覆するだけで、外部電極１３Ａ、１３Ｂとそれぞれの端子電極１４Ａ、１４Ｂとを確実に接続することができる。そのため、ディップ方式で積層体１１の両端面に外部電極１３Ａ、１３Ｂを形成する場合に積層体１１の両側面を導体ペースト内に深く浸漬する必要がなく、導体ペーストの回り込み量を少なくして、外部電極１３Ａ、１３Ｂの積層体１１の両側面以外の他の４面からの突出量を従来と比較して格段に低くすることができる。
【００１７】
而して、絶縁層１１Ａは、セラミック粉末を含む感光性絶縁ペーストから形成することができる。セラミック粉末は、特に制限されないが、セラミック粉末として、例えば、主成分としてＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含み、副成分としてＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含むものを使用することができる。副成分であるＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末は、軟化点が４５０〜５５０℃でＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末と比較して融点が低いため、本発明では、セラミック粉末の主成分より融点の低いガラス粉末を低融点ガラス粉末として定義する。
【００１８】
また、導体パターン１２、外部電極１３Ａ、１３Ｂ及び端子電極１４Ａ、１４Ｂは、いずれも金属粉末を含む感光性導体ペーストから形成することができる。金属粉末は、特に制限されないが、金属粉末として、例えば、銀粉末、銅粉末等を使用することができる。また、セラミック粉末としては、上述したＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末の他、銀粉末、銅粉末等の金属粉末と同時焼成可能なセラミックガラス粉末を二種以上適宜組み合わせて使用しても良い。
【００１９】
次に、図３を参照しながら上記電子部品１０の製造方法について説明する。本実施形態では、フォトリソグラフィ法を用いて複数の電子部品を同時に一括して製造することができる。
【００２０】
本実施形態では、予め、積層体１１を作製するためのベース基材として例えば複数の電子部品を製造できる面積を有するキャリアフィルムを準備する。また、感光性導体ペーストとしては、例えば粒径０．５〜３．０μｍの銀粉末を含むものを準備し、感光性絶縁ペーストとしては、例えば粒径０．５〜３．０μｍのセラミック粉末を含むもの準備する。セラミック粉末は、例えば、Ｋ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を主成分として含み、Ｂｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を副成分として含んでいる。本実施形態では、低融点ガラス粉末がセラミック粉末中に５ｗｔ％含まれている。
【００２１】
複数の電子部品１０を同時に製造する場合には、図３の（ａ）に示すようにキャリアフィルム１００を配置し、このキャリアフィルム１００の上面に、スクリーン印刷で感光性導体ペーストを塗布する。次いで、フォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を端子電極１１４として硬化させ、未硬化の部分を現像処理により除去して、図３の（ａ）に示すように未焼成の端子電極１１４を形成する。未焼成の端子電極部１１４は、中央の２つの端子電極部１１４はそれぞれの中心で分割される。外側の２つの端子電極部１１４と内側の端子電極１１４の半分で一対の端子電極１４Ａ、１４Ｂを形成する。外側の端子電極部１１４の内側の辺及びこれに対向する辺が図１の（ｂ）、図２に示すようにそれぞれ円弧状に湾曲して形成されている。
【００２２】
次いで、図３の（ｂ）に示すようにキャリアフィルム１００の上面に感光性絶縁ペーストを塗布して未焼成の端子電極部１１４を覆った後、全面に紫外線等の光を照射して感光性絶縁ペーストを硬化させて電子部品の外装となる絶縁層１１１Ａを形成する。この絶縁層１１１Ａ上に更に感光性絶縁ペーストを塗布して同図の（ｃ）に示すように絶縁層１１１Ａを同様に形成する。
【００２３】
その後、未焼成の絶縁層１１１Ａ全面に感光性導体ペーストを塗布して感光性導体ペースト層を形成した後、渦巻状の導体パターン層１２Ｃに即した透孔を有するフォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を導体パターン層１１２Ｃとして硬化させ、未硬化の部分を現像処理により除去して、図３の（ｄ）に示すように未焼成の導体パターン層１２１Ｃを形成すると共に未焼成の絶縁層１１１Ａを露出させる。
【００２４】
引き続き、図３の（ｄ）に示すようにフォトマスクを介して光を所定のパターンで照射するフォトリソグラフィ法を用いてスルーホールを有する絶縁層１１１Ａを形成する。この絶縁層１１１Ａ上に導体パターン層１１２Ｃと絶縁層１１１Ａこの順序で交互に必要な層数だけ積層する。そして、最終的に最上層の未焼成の導体パターン層１１２Ｃを形成した後、この導体パターン層１１２Ｃ上に外装としての絶縁層１１１Ａを最上層に形成して、図３の（ｅ）に示す未焼成の積層体１１１を得る。
【００２５】
この未焼成の積層体１１１からキャリアフィルム１００を剥離して、未焼成の積層体１１１を個々の電子部品になるように所定の大きさにダイシングにより分割した後、所定の温度、例えば８５０〜９００℃の温度で個々の未焼成の積層体１１１を焼成することにより、同図の（ｆ）に示す積層体１１を得ることができる。この積層体１１の下面（実装面）には図１の（ｂ）及び図２に示す一対の端子電極１４Ａ、１４Ｂが形成されている。
【００２６】
一対の端子電極１４Ａ、１４Ｂは、積層体１１の実装面の両端部で露出していると共に積層体１１の両側面に露出しているため、導体ペーストを積層体１１の両側面に塗布した後、所定の温度で導体ペーストを積層体１１に焼き付けて下地層を形成し、この下地層に上層としてメッキ処理を施してメッキ層を形成して図３の（ｇ）に示す外部電極１３Ａ、１３Ｂを有する電子部品１０を得ることができる。
【００２７】
以上説明したように本実施形態によれば、複数の絶縁層１１Ａが積層された積層体１１と、この積層体１１内に形成された導体パターン１２と、この導体パターン１２の両端部と電気的に接続され且つ積層体１１の両側面に形成された一対の外部電極１３Ａ、１３Ｂと、積層体１１の実装面（下面）の両端部に形成された一対の端子電極１４Ａ、１４Ｂと、を備え、一対の端子電極１４Ａ、１４Ｂの一対の外部電極１３Ａ、１３Ｂからの延長端が湾曲しているため、電子部品１０をマザーボード等の実装基板に実装する時に、端子電極１４Ａ、１４Ｂと積層体１１との間に熱膨張差による熱応力が端子電極１４Ａ、１４Ｂと積層体１１の境界に作用しても、熱応力が端子電極１４Ａ、１４Ｂの湾曲辺によって緩和されて、この部分でのクラックの発生を抑制し、あるいは防止して、電子部品１０の損傷を抑制し、防止することができる。
【００２８】
また、電子部品１０の端子電極１４Ａ、１４Ｂは、図１、図２に示す平面形状の他、例えば図４の（ａ）、（ｂ）に示す平面形状にすることもできる。図４の（ａ）に示す端子電極１４’Ａ、１４’Ｂは、それぞれが対向する辺が上記端子電極１４Ａ、１４Ｂと同様に円弧状に湾曲して形成されている。しかし、図３の（ａ）に示す端子電極１４’Ａ、１４’Ｂは、その幅寸法が積層体１１の実装面と同一幅に形成され、幅方向の両側に余白部分がない点で上記端子電極１４Ａ、１４Ｂと相違している。これらの端子電極も上記端子電極１４Ａ、１４Ｂと同様の作用効果を期することができる。また、図４の（ｂ）に示す端子電極１４”Ａ、１４”Ｂは、それぞれの幅が積層体１１の実装面の幅より狭く形成されており、それぞれの外部電極１３Ａ、１３Ｂからの延設端が湾曲せず直線状に形成されている。この場合にも端子電極１４”Ａ、１４”Ｂが積層体１１の実装面より狭く、熱応力が集中しやすい端子電極の角が実装面の内側にあるため、積層体１１の実装面でのクラックを抑制し、あるいは防止することができる。
【００２９】
上記各実施形態では端子電極１４Ａ、１４Ｂが積層体１１の実装面と同一面に形成されているが、端子電極は図５に示す方法によって製造することによって積層体１１の実装面に重ねて形成することもできる。この場合にも端子電極は外部電極からの延設端が上記実施形態と同様に形成されている。また、端子電極の平面形状の変形例も図４に示すものがある。この実施形態によって製造された電子部品も上記実施形態と同様の作用効果を期することができる。
【００３０】
そこで、端子電極が実装面に重ねて形成された電子部品の製造方法について図５に基づいて説明する。本実施形態においても上記実施形態と同一または相当部分には同一符号を付して、上記実施形態との相違点を中心に説明する。
【００３１】
本実施形態において複数の電子部品１０を同時に製造する場合には、図５の（ａ）に示すようにキャリアフィルム１００を配置し、このキャリアフィルム１００の上面に感光性絶縁ペーストを塗布した後、全面に紫外線等の光を照射して感光性絶縁ペーストを硬化させて電子部品の外装となる絶縁層１１１Ａを形成し、更にこの上面に感光性絶縁ペーストを塗布して同図の（ｂ）に示すように未焼成の絶縁層１１１Ａを同様に形成する。
【００３２】
その後、絶縁層１１１Ａ全面に感光性導体ペーストを塗布して感光性導体ペースト層を形成した後、渦巻状の導体パターン層１２Ｃに即した透孔を有するフォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を導体パターン層部１１２Ｃとして硬化させ、未硬化の部分を現像処理により除去して、図５の（ｃ）に示すように未焼成の導体パターン層１２１Ｃを形成すると共に未焼成の絶縁層１１１Ａを露出させる。更に、この上に上述の要領で絶縁層１１１Ａと導体パターン層１１２Ｃを交互に積層して、図５の（ｄ）に示すように導体パターン１１２を形成した後、最後に外装となる絶縁層１１１Ａを形成して未焼成の積層体１１１を得る。
【００３３】
引き続き、図５の（ｅ）に示すように外装となる未焼成の絶縁層１１１Ａ上に感光性導体ペーストを塗布する。次いで、フォトマスク（図示せず）を感光性導体ペースト層の上方に配置し、感光性導体ペースト層にフォトマスクを介して光を照射し、感光性導体ペースト層を端子電極１１４として硬化させ、未硬化の部分を現像処理により除去して未焼成の端子電極１１４を形成する。後は、上記実施形態と同一要領で個々の電子部品となるように分割し、焼成して、図５の（ｆ）に示すように積層体１１を得た後、同図の（ｇ）に示すように積層体１１の両端面に外部電極１３Ａ、１３Ｂを有する電子部品１０を得る。
【００３４】
以上の製造方法によって端子電極１４Ａ、１４Ｂが積層体１１の実装面に重ねて形成される。このような端子電極１４Ａ、１４Ｂを有する電子部品１０においても上記実施形態と同様の作用効果を奏することができる。
【００３５】
尚、上記実施形態では電子部品として積層インダクタを製造する場合について説明したが、積層コンデンサ等の表面実装型電子部品であれば、本発明を適用することができる。
【産業上の利用可能性】
【００３６】
本発明は、携帯電話や電子機器等に使用されるインダクタ等の電子部品に好適に利用することができる。
【図面の簡単な説明】
【００３７】
【図１】（ａ）、（ｂ）はそれぞれ本発明の電子部品の一実施形態を示す図で、（ａ）はその断面図、（ｂ）はその実装面側の平面図である。
【図２】図１に示す電子部品を分解して示す斜視図である。
【図３】（ａ）〜（ｇ）はそれぞれ図１に示す電子部品の製造工程の要部を示す断面図である。
【図４】（ａ）、（ｂ）はそれぞれ本発明の電子部品の他の実施形態を示す図１の（ｂ）に相当する平面図である。
【図５】（ａ）〜（ｇ）はそれぞれ本発明の更に他の実施形態の電子部品の更に製造工程の要部を示す断面図である。
【図６】（ａ）、（ｂ）はそれぞれ従来の電子部品の一例を示す図で、（ａ）はその断面図、（ｂ）はその実装面側の平面図である。
【符号の説明】
【００３８】
１０ 電子部品
１１ 積層体
１１Ａ 絶縁層
１２ 導体パターン
１３Ａ、１３Ｂ 外部電極
１４Ａ、１４Ｂ、１４’Ａ、１４’Ｂ、１４”Ａ、１４”Ｂ 端子電極
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極の上記一対の外部電極からの延長端が凸状に湾曲していることを特徴とする電子部品。
【請求項２】
上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とする請求項１に記載の電子部品。
【請求項３】
複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とする電子部品。
【請求項１】
複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極の上記一対の外部電極からの延長端が凸状に湾曲していることを特徴とする電子部品。
【請求項２】
上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とする請求項１に記載の電子部品。
【請求項３】
複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、上記一対の外部電極にそれぞれ接するように上記積層体の実装面の両端部に形成された一対の端子電極と、を備え、上記一対の端子電極は、上記実装面の幅方向両側に余白を残して形成されていることを特徴とする電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−２０６１１０（Ｐ２００９−２０６１１０Ａ）
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願番号】特願２００８−４３７２３（Ｐ２００８−４３７２３）
【出願日】平成２０年２月２６日（２００８．２．２６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願日】平成２０年２月２６日（２００８．２．２６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]