電気光学装置、電気光学装置の駆動方法、電子機器
【課題】液晶表示装置等の電気光学装置において、データ電圧のバラツキによる表示ムラを低減し、高品質な画像を表示可能とする。
【解決手段】電気光学装置は、基板（１０）上に、該基板上における第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部（２）と、第１方向に沿って設けられた複数のデータ線（Ｘ）と、複数の画素部に対して複数のデータ線を介してデータ電圧を出力する複数の出力回路（４１ｆ）とを備える。そして、複数の画素部のうち第１方向に沿って配列された画素部からなる画素列には、複数の出力回路のうち少なくとも２つの相異なる出力回路からデータ電圧が出力される。
【解決手段】電気光学装置は、基板（１０）上に、該基板上における第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部（２）と、第１方向に沿って設けられた複数のデータ線（Ｘ）と、複数の画素部に対して複数のデータ線を介してデータ電圧を出力する複数の出力回路（４１ｆ）とを備える。そして、複数の画素部のうち第１方向に沿って配列された画素部からなる画素列には、複数の出力回路のうち少なくとも２つの相異なる出力回路からデータ電圧が出力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶表示装置等の電気光学装置、及び該電気光学装置の駆動方法、並びに液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置として、例えば、画素領域における表示動作などの電気光学動作を行う電気光学パネルと、これを駆動するための駆動回路の少なくとも一部を担う駆動用集積回路が実装されたフレキシブル基板とから構成される電気光学装置がある。このように構成された電気光学装置では、制御回路の一部を電気光学パネルから切り離すことで、電気光学パネルの小型化や、電気光学パネルのサイズに対する画素領域の拡大等を可能としている。
【０００３】
例えば特許文献１では、電気光学パネルの駆動用集積回路を、ＣＯＦ（Chip On Film）等の実装技術によりフレキシブル基板上に設け、電気光学パネルに順次データ電圧を出力するという技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−４３４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した技術のように、駆動用集積回路から出力されるデータ電圧によって電気光学パネルを駆動する際には、駆動用集積回路に含まれる複数の出力アンプから出力されるデータ電圧に出力アンプ毎のバラツキが生じてしまう。このようなデータ電圧のバラツキは、例えば表示される画像における輝度ムラの原因となるおそれがある。即ち、上述した技術においては、データ電圧のバラツキによって、画質が低下してしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、データ電圧のバラツキによる表示ムラを低減し、高品質な画像を表示可能とする電気光学装置、及び該電気光学装置の駆動方法、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられた複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路とを備え、前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列には、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧が出力される。
【０００８】
本発明の電気光学装置によれば、その動作時に、先ず出力回路から、複数のデータ線を介してデータ電圧が出力される。尚、「データ電圧」とは、画像を表示するためのデータを有する電圧を意味している。即ち、ここでのデータ電圧は、画像信号と呼ぶこともできる。出力回路は、例えばオペアンプ等の増幅回路であり、データ電圧を増幅しつつ出力する。出力回路は、典型的には、集積回路の一部として形成されており、画素部が配列される基板に電気的に接続された、フレキシブル基板上に配置される。尚、画素部が配列される基板上に配置されてもよい。
【０００９】
複数のデータ線に出力されたデータ電圧は、基板上に配列された複数の画素部に供給される。データ電圧は、例えば走査線から供給される走査信号に対応して複数の画素部に供給される。これにより、所謂アクティブマトリクス方式による画像表示が行われる。尚、画素部は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極を含んでおり、データ線に沿った第１方向と、第１方向に交わる第２方向に沿って配列されている。即ち、複数の画素部は、基板上にマトリクス状に配列されている。
【００１０】
ここで本発明では特に、複数の画素部のうち第１方向に沿って配列された画素部からなる画素列には、複数の出力回路のうち少なくとも２つの相異なる出力回路からデータ電圧が出力される。より具体的には、例えば一の画素列に対して２本のデータ線及び２つの出力回路が設けられる。そして、２つの出力回路から出力されたデータ電圧は、相異なるデータ線を介して、一の画素列における相異なる画素部に供給される。
【００１１】
複数の出力回路から出力されたデータ電圧にはバラツキが生じ得る。よって、例えば同一のデータ電圧が出力された場合であっても、相異なる出力回路から出力されたデータ電圧であれば、互いにズレが生じることがある。ここで仮に、一の画素列に対して１つの出力回路のみでデータ電圧を供給すると、画素列毎に供給されるデータ電圧にバラツキが生じる。即ち、画素列毎に輝度差が生じる。よって、表示される画像には、データ線方向に伸びるライン状の表示ムラが生じてしまう。
【００１２】
しかるに本発明では特に、上述したように、画素列には、少なくとも２つの相異なる出力回路からデータ電圧が出力される。よって、出力回路毎に生じるデータ電圧のバラツキに起因する、ライン状の表示ムラを抑制することができる。尚、画素列に対して、少なくとも２つの相異なる出力回路からデータ電圧が出力される場合であっても、出力回路毎にデータ電圧のバラツキは生じていることになるが、複数の画素部において発生する輝度差は画素列毎に現れない。即ち、輝度差の生じている画素部がライン状に並ばないため、視覚的には全く或いは殆ど感じられないまでに表示ムラを低減することが可能である。
【００１３】
以上説明したように、本発明の電気光学装置によれば、データ電圧のバラツキによる表示ムラを低減することが可能となる。従って、高品質な画像を表示することが可能である。
【００１４】
本発明の電気光学装置の一態様では、前記少なくとも２つの出力回路は、前記画素列に含まれる画素部に対して、同時に前記データ電圧を出力する。
【００１５】
この態様によれば、一の画素列に対してデータ電圧を出力する少なくとも２つの出力回路からは、画素列に含まれる画素部に対して、同時にデータ電圧が出力される。即ち、一の画素列に含まれる画素部には、相異なるアンプから同時にデータ電圧が出力される。
【００１６】
例えば、一の画素列に対して１つの出力回路のみでデータ電圧を供給する場合には、画素列に含まれる画素部には、１つずつデータ電圧が供給される。これに対し、一の画素列に対して少なくとも２つの出力回路からデータ電圧を供給する場合には、少なくとも２つの画素部に同時にデータ電圧が供給されるようにすることができる。よって、画素部における書き込み期間を短縮することができ、例えば１フレームの画像を、より短い期間で表示することが可能となる。従って、より高品質な画像を表示させることが可能である。
【００１７】
本発明の電気光学装置の他の態様では、前記少なくとも２つの出力回路は、前記画素列に含まれる画素部のうち互いに隣り合う画素部に、夫々前記データ電圧を出力する。
【００１８】
この態様によれば、一の画素列に対してデータ電圧を出力する少なくとも２つの出力回路からは、画素列に含まれる画素部のうち互いに隣り合う画素部に、夫々データ電圧が出力される。例えば、１列の画素列に対して、２つの出力回路からデータ電圧が供給される場合には、２つの出力回路のうち一方の出力回路からデータ電圧が出力される画素部と他方の出力回路からデータ電圧が出力される画素部とは互いに隣り合う。言い換えれば、一方の出力回路からデータ信号が出力される画素部は互いに隣り合わず、他方の出力回路からデータ電圧が出力される画素部も互いに隣り合わない。つまり、画素列に含まれる画素部には、第１方向に沿って交互に相異なる出力回路からデータ電圧が出力される。
【００１９】
上述したようにデータ電圧が供給されることにより、データ電圧のバラツキに起因して輝度差が生じている画素部は、画素列内で交互に並ぶことになる。よって、輝度差によって生じる表示ムラを、より目立たないものとすることが可能である。従って、より高品質な画像を表示することが可能である。
【００２０】
本発明の電気光学装置の他の態様では、前記複数の出力回路の各々は、複数の前記画素列に対して前記データ電圧を出力する。
【００２１】
この態様によれば、１つの出力回路からは、複数の画素列に対してデータ電圧が出力される。より具体的には、一の出力回路には複数のデータ線が対応しており、一の出力回路から出力されたデータ電圧は、例えばスイッチ回路（或いは切替回路）において、出力されるデータ線が切り替えられつつ画素列に供給される。
【００２２】
上述したようにデータ電圧が供給されることにより、装置全体としての出力回路の数を減らすことができる。言い換えれば、高精細化等に伴い画素列の数が増加するような場合であっても、出力回路の数が増加してしまうことを防止できる。特に、１列の画素列に対して、少なくとも２つの相異なる出力回路からデータ電圧を出力する場合には、このような効果は顕著に発揮される。
【００２３】
本発明の電気光学装置の他の態様では、前記少なくとも２つの出力回路の各々は、相異なる集積回路に含まれている。
【００２４】
この態様によれば、一の画素列に対してデータ電圧を出力する少なくとも２つの出力回路は、相異なる集積回路に含まれている。即ち、本態様では、複数の集積回路によって駆動が行われており、一の画素列に対して、相異なる集積回路からデータ電圧が出力される。
【００２５】
出力回路毎に生じるデータ電圧のバラツキは、典型的には、同じ集積回路内での出力バラツキより、相異なる集積回路間での出力バラツキの方が大きい。よって、上述したように、複数の集積回路による駆動を行う際には、複数の画素部における輝度差も大きくなってしまいやすい。
【００２６】
しかるに本態様では特に、１列の画素列に対して少なくとも２つの出力回路からデータ電圧が供給される。よって、データ電圧のバラツキによる表示ムラを低減することができる。従って、高品質な画像を表示することが可能である。
【００２７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００２８】
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、データ電圧のバラツキによる表示ムラを低減することができる。よって、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００２９】
本発明の電気光学装置の駆動方法は上記課題を解決するために、基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられた複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路とを備える電気光学装置の駆動方法であって、前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列に、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧を出力する工程を備える。
【００３０】
本発明の電気光学装置の駆動方法によれば、１列の画素列に対して、複数の出力回路のうち少なくとも２つの相異なる出力回路からデータ電圧が出力される。よって、上述した本発明の電気光学装置の場合と同様に、データ電圧のバラツキによる表示ムラを低減することが可能となる。従って、高品質な画像を表示することが可能である。
【００３１】
尚、本発明の電気光学装置の駆動方法においても、上述した本発明の電気光学装置における各種態様と同様の各種態様を採ることが可能である。
【００３２】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【図面の簡単な説明】
【００３３】
【図１】電気光学パネルの構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】第１実施形態に係る電気光学装置の全体構成を示す斜視図である。
【図４】第１実施形態に係る電気光学装置の具体的構成を示す回路図である。
【図５】画素部の構成を示す回路図である。
【図６】ドライバＩＣの構成を示すブロック図である。
【図７】第１実施形態に係る電気光学装置の時分割駆動のタイミングチャートである。
【図８】第２実施形態に係る電気光学装置の全体構成を示す斜視図である。
【図９】第２実施形態に係る電気光学装置の具体的構成を示す回路図である。
【図１０】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【発明を実施するための形態】
【００３４】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００３５】
＜電気光学装置＞
本実施形態に係る電気光学装置について、図１から図９を参照して説明する。尚、以下では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例にとる。
【００３６】
先ず、本実施形態に係る電気光学装置における電気光学パネルの構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る電気光学装置における電気光学パネルの構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３７】
図１及び図２において、本実施形態に係る電気光学パネルでは、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、本発明の「基板」の一例であり、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３８】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００３９】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４０】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、時分割回路４２及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４１】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。画素電極９ａは、ＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。他方、対向基板２０上には、格子状又はストライプ状の遮光膜２３が形成された後に、その全面に亘って対向電極２１が設けられており、更には最上層部分に配向膜が形成されている。対向電極２１は、ＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００４３】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらの時分割回路４２、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００４４】
＜第１実施形態＞
次に、第１実施形態に係る電気光学装置の構成及び動作について図３から図７を参照して説明する。ここに図３は、第１実施形態に係る電気光学装置の全体構成を示す斜視図であり、図４は、第１実施形態に係る電気光学装置の具体的構成を示す回路図である。また図５は、画素部の構成を示す回路図であり、図６は、ドライバＩＣの構成を示すブロック図である。図７は、第１実施形態に係る電気光学装置の時分割駆動のタイミングチャートである。
【００４５】
図３において、第１実施形態に係る電気光学装置は、上述した電気光学パネルと、フレキシブル基板２００と、本発明の「集積回路」の一例であるドライバＩＣ４１とを備えて構成されている。
【００４６】
フレキシブル基板２００は、外部回路接続端子１０２を介して、電気光学パネルと電気的に接続されている。また、電気光学パネルと接続されない側の端部は、図示しない回路基板等に電気的に接続される。即ち、画像信号は、回路基板等からフレキシブル基板２００を介して電気光学パネルに供給される。
【００４７】
ドライバＩＣ４１は、フレキシブル基板２００上に設けられおり、電気光学パネルに対する画像信号供給装置或いは回路とも呼べるものとして構築されている。加えて、ドライバＩＣ４１は、ガンマ補正、シリアル−パラレル変換等の補正処理を実行するように構成されてもよい。尚、電気光学パネルに内蔵される回路或いは装置として構築されてもよく、そのような場合には、上述した時分割回路４２や走査線駆動回路１０４等を含んで構築されてもよい。ドライバＩＣ４１のより詳細な構成については後述する。
【００４８】
図４において、電気光学パネルにおける画像表示領域１０ａには、ｍドット×ｎライン分の画素部２がマトリクス状（二次元平面的）に並んでいる。画像表示領域１０ａには、夫々が行方向（即ち、Ｘ方向）に延在しているｎ本の走査線Ｙ１〜Ｙｎが設けられている。即ち、１本の走査線Ｙに対して、１行の画素部２が配置されている。また、画像表示領域１０ａには、夫々が列方向（即ち、Ｙ方向）に延在している２ｍ本のデータ線Ｘ１ａ、Ｘ１ｂ、Ｘ２ａ、Ｘ２ｂ、…、Ｘｍａ、Ｘｍｂが設けられている。即ち、２本のデータ線Ｘに対して、１列の画素部２（以下、適宜「画素列」と称する）が配置されている。つまり、第ｉ列（ｉ＝１、…、ｍ）の画素部２部に対して、２本のデータ線Ｘｉａ及びＸｉｂが設けられている。
【００４９】
尚、以下の説明において、画像表示領域１０ａ中のある画素部２を特定する場合、データ線Ｘの添字１〜ｍと走査線Ｙの添字１〜ｎとを用い、これらの交差（１〜ｍ，１〜ｎ）として表現するものとする。例えば、図中の最も左上の画素部２は（１，１）であり、最も右下の画素部２は（ｍ，ｎ）となる。
【００５０】
図５において、１つの画素部２は、スイッチング素子であるＴＦＴ２１、液晶容量２２及び蓄積容量２３によって構成されている。
【００５１】
ＴＦＴ２１のソースは１本のデータ線Ｘに接続され、そのゲートは１本の走査線Ｙに接続されている。尚、同一行に並んだ画素部２に関しては、それぞれのＴＦＴ２１のゲートが同じ走査線Ｙに接続されているが、同一列に並んだ画素部２に関しては、それぞれのＴＦＴ２１のソースが２本の相異なるデータ線Ｘに接続されている。またＴＦＴ２１のドレインは、並列に設けられた液晶容量２２と蓄積容量２３とに共通接続されている。
【００５２】
液晶容量２２は、画素電極２２ａと、対向電極２２ｂと、これらの電極２２ａ及び２２ｂ間に挟持された液晶層５０とによって構成されている。蓄積容量２３は、画素電極２２ａと、図示しない共通容量電極との間に形成されており、電圧Ｖｃｓが供給される。この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。一方、画素電極２２ａ側には、ＴＦＴ２１を介して、データ電圧等が印加され、この印加される電圧レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。これにより、画素電極２２ａと対向電極２２ｂとの間の電位差（即ち、液晶の印加電圧）に応じて、液晶層の透過率が設定され、画素部２の階調が設定される。
【００５３】
図４に戻り、画素部２の駆動は、液晶の長寿命化を図るべく、所定の期間毎に電圧極性を反転させる交流化駆動によって行われる。電圧極性は、液晶層５０に作用する電界の向き、換言すれば、液晶層５０の印加電圧の正逆に基づいて定義される。本実施形態では、交流化駆動の一方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電圧Ｖｌｃｏｍと共通容量電極に印加される電圧Ｖｃｓとを一定に維持し、画素電極２２ａ側の極性を反転させる駆動方式を採用している。
【００５４】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫ等の外部信号に基づいて、走査線駆動回路１０４、データ線駆動回路１０１及びフレームメモリ６を同期制御する。この同期制御の下、走査線駆動回路１０４及びデータ線駆動回路１０１は、互いに協働して表示部１の表示制御を行う。尚、本実施形態では、高速表示によってフリッカーの発生を抑制すべく、リフレッシュレート（即ち、垂直同期周波数）を通常の２倍に相当する１２０［Ｈｚ］に設定した倍速駆動を採用している。この場合、垂直同期信号Ｖｓによって規定される１フレーム（即ち、１／６０［Ｓｅｃ］）は２つのフィールドで構成され、１フレームにおいて２回の線順次走査が行われることになる。
【００５５】
走査線駆動回路１０４は、シフトレジスタ、出力回路等を主体に構成されており、各走査線Ｙ１〜Ｙｎに走査信号ＳＥＬを出力することで、１水平走査期間（以下「１Ｈ」という）毎に、走査線Ｙ１〜Ｙｎを順次選択していく。尚、後に詳述するが、本実施形態では、１Ｈに２本の走査線Ｙが選択される。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）又は低電位レベル（以下「Ｌレベル」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。この走査信号ＳＥＬにより、データの書込対象となる画素行が順次選択され、画素部２に書き込まれたデータは１フィールドに亘って保持される。
【００５６】
フレームメモリ６は、画像表示領域１０ａの解像度に相当するｍ×ｎビットのメモリ空間を少なくとも有し、上位装置から入力される表示データをフレーム単位で格納・保持する。フレームメモリ６へのデータの書き込み、及び、フレームメモリ６からのデータの読み出しは、制御回路５によって制御される。ここで、画素部２の階調を規定する表示データＤは、一例として、Ｄ０〜Ｄ５の６ビットで構成される６４階調データである。フレームメモリ６より読み出された表示データＤは、６ビットのバスを介して、データ線駆動回路１０１にシリアルに転送される。
【００５７】
データ線駆動回路１０１は、フレームメモリ６の後段に設けられており、ドライバＩＣ４１及び時分割回路４２で構成されている。データ線駆動回路１０１は、走査線駆動回路１０４と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線Ｘ１ａ〜Ｘｍｂに出力する。
【００５８】
ドライバＩＣ４１は、今回データを書き込む画素行に対するデータの出力と、次回にデータを書き込む画素行に関するデータの点順次的なラッチ（即ち、保持）とを同時に行う。以下では、ドライバＩＣ４１の構成と動作について詳細に説明する。
【００５９】
図６において、ドライバＩＣ４１には、Ｘシフトレジスタ４１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄ、Ｄ／Ａ変換回路４１ｅ及び出力回路４１ｆといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは、１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，ＳｍのいずれかをＨレベル、それ以外をＬレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチされたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされたｍ個のデータＤは、次の１Ｈにおいて、デジタルデータであるデータ信号ｄ１〜ｄｍとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００６０】
データ信号ｄ１〜ｄｍは、一例として、４本のデータ線単位で設けられたｍ／４個（＝ｉ個）の切替スイッチ群４１ｄによって、４画素分の時系列的なデータとしてグループ化される。ここで、単一の切替スイッチ群４１ｄは、５つのスイッチのセットとして図示されているが、実際には、６ビット分のスイッチ群を５系統有している。同一系統中の６個のスイッチは常に同様に動作するので、以下、６個のスイッチを１つのスイッチとみなして説明する。
【００６１】
それぞれの切替スイッチ群４１ｄには、第２のラッチ回路４１ｃより出力された４画素分のデータ信号（例えば、ｄ１〜ｄ４）が入力される他、補正データｄａｍｄも入力される。この補正データｄａｍｄは、補正電圧Ｖａｍｄ（所謂、プリチャージ電圧）の電圧レベルを規定するデジタルデータである。切替スイッチ群４１ｄを構成する５つのスイッチは、４つの制御信号ＣＮＴ１〜ＣＮＴ５のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、補正データｄａｍｄと４画素分のデータ信号ｄ１〜ｄ４とのセットは、この順序（ｄａｍｄ，ｄ１，ｄ２，ｄ３，ｄ４の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００６２】
Ｄ／Ａ（Digital to Analog）変換回路４１ｅは、それぞれの切替スイッチ群４１ｄから出力された一連のデジタルデータをＤ／Ａ変換し、アナログデータとしての電圧を生成する。これにより、補正データｄａｍｄは補正電圧Ｖａｍｄに変換され、４画素単位で時系列化されたデータ信号ｄ１〜ｄｍはデータ電圧Ｖ１〜Ｖｍに変換される。
【００６３】
補正電圧Ｖａｍｄ及びデータ電圧Ｖ１〜Ｖｍは、ｉ個の出力回路４１ｆ１〜４１ｆｉによって増幅され、出力ピンＰＩＮ１〜ＰＩＮｉより時系列的に出力される。
【００６４】
図４に示したように、ドライバＩＣ４１の出力ピンＰＩＮ１〜ＰＩＮｉには、出力線ＤＯ１〜ＤＯｉのいずれかが接続されている。１本の出力線ＤＯには、互いに隣接した４列の画素列に対応するデータ線Ｘがグループ化されて対応付けられている。具体的には、、出力線ＤＯ１には、４本のデータ線Ｘ１ａ、Ｘ２ａ、Ｘ３ａ及びＸ４ａが対応付けられ、出力線ＤＯ２には、４本のデータ線Ｘ１ｂ、Ｘ２ｂ、Ｘ３ｂ及びＸ４ｂが対応付けられ、出力線ＤＯ３には、４本のデータ線Ｘ５ａ、Ｘ６ａ、Ｘ７ａ及びＸ８ａが対応付けられ、出力線ＤＯ４には、４本のデータ線Ｘ５ｂ、Ｘ６ｂ、Ｘ７ｂ及びＸ８ｂが対応付けられ、…、出力線ＤＯ（ｉ−１）には、４本のデータ線Ｘ（ｍ−３）ａ、Ｘ（ｍ−２）ａ、Ｘ（ｍ−１）ａ及びＸｍａが対応付けられ、出力線ＤＯｉには、４本のデータ線Ｘ（ｍ−３）ｂ、Ｘ（ｍ−２）ｂ、Ｘ（ｍ−１）ｂ及びＸｍｂが対応付けられている。言い換えれば、出力回路４１ｆ１（図６参照）には、４本のデータ線Ｘ１ａ、Ｘ２ａ、Ｘ３ａ及びＸ４ａが対応付けられ、出力回路４１ｆ２には、４本のデータ線Ｘ１ｂ、Ｘ２ｂ、Ｘ３ｂ及びＸ４ｂが対応付けられ、出力回路４１ｆ３には、４本のデータ線Ｘ５ａ、Ｘ６ａ、Ｘ７ａ及びＸ８ａが対応付けられ、出力回路４１ｆ４には、４本のデータ線Ｘ５ｂ、Ｘ６ｂ、Ｘ７ｂ及びＸ８ｂが対応付けられ、…、出力回路４１ｆ（ｉ−１）には、４本のデータ線Ｘ（ｍ−３）ａ、Ｘ（ｍ−２）ａ、Ｘ（ｍ−１）ａ及びＸｍａが対応付けられ、出力回路４１ｆｉには、４本のデータ線Ｘ（ｍ−３）ｂ、Ｘ（ｍ−２）ｂ、Ｘ（ｍ−１）ｂ及びＸｍｂが対応付けられている。
【００６５】
出力線ＤＯとグループ化されたデータ線Ｘとの間には、時分割回路４２が出力線単位で設けられている。
【００６６】
時分割回路４２は、グループ化されたデータ線Ｘの本数に相当する４個の選択スイッチを有しており、夫々の選択スイッチは、制御回路５からの選択信号ＳＳ１〜ＳＳ４のいずれかによって導通制御される。選択信号ＳＳ１〜ＳＳ４は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバＩＣ４１からの時系列的な信号出力と同期している。以下の説明では、出力線ＤＯ１及びＤＯ２に着目して説明する。
【００６７】
図７において、出力線ＤＯ１に接続された最左の時分割回路４２は、先ず４本のデータ線Ｘ１ａ〜Ｘ４ａに対して、出力線ＤＯ１に出力された補正電圧Ｖａｍｄを供給する。尚、補正電圧Ｖａｍｄは、図に示すように順次供給されてもよいし、一斉に供給されてもよい。続いて、時分割回路４２は、時系列的な４画素分のデータ電圧Ｖ１〜Ｖ４を時分割し、これにより得られた個々のデータ電圧Ｖをデータ線Ｘ１ａ〜Ｘ４ａのいずれかに振り分ける。具体的には、１フィールドにおける最初の１Ｈでは、走査信号ＳＥＬ１がＨレベルになって、最上の走査線Ｙ１が選択される。この１Ｈにおいて、出力線ＤＯ１には、まず補正電圧Ｖａｍｄが出力され、これに続いて、データ線Ｘ１ａ〜Ｘ４ａと走査線Ｙ１との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（最初の１ＨではＶ（１，１），Ｖ（２，１），Ｖ（３，１），Ｖ(４，１)に相当）が順次出力される。
【００６８】
また、上述した出力線ＤＯ１における電圧の供給に並行して、出力線ＤＯ２における電圧の供給も行われる。出力線ＤＯ２に接続された時分割回路４２は、先ず４本のデータ線Ｘ１ｂ〜Ｘ４ｂに対して、出力線ＤＯ２に出力された補正電圧Ｖａｍｄを供給する。続いて、時分割回路４２は、時系列的な４画素分のデータ電圧Ｖ１〜Ｖ４を時分割し、これにより得られた個々のデータ電圧Ｖをデータ線Ｘ１ｂ〜Ｘ４ｂのいずれかに振り分ける。具体的には、１フィールドにおける最初の１Ｈでは、走査信号ＳＥＬ２がＨレベルになって、上から２番目の走査線Ｙ２が選択される。この１Ｈにおいて、出力線ＤＯ２には、まず補正電圧Ｖａｍｄが出力され、これに続いて、データ線Ｘ１ｂ〜Ｘ４ｂと走査線Ｙ２との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（最初の１ＨではＶ（１，２），Ｖ（２，２），Ｖ（３，２），Ｖ(４，２)に相当）が順次出力される。
【００６９】
このように本実施形態では、列方向（即ち、Ｙ方向）で互いに隣り合う画素部２に対して、ドライバＩＣ４１の相異なるＰＩＮから出力される電圧が、同時に供給される。即ち、相異なる出力回路４１ｆから、同時に補正電圧Ｖａｍｄ及びデータ電圧が供給される。以下では、上述した各電圧の供給について、時系列で詳細に説明する。
【００７０】
出力線ＤＯ１に補正電圧Ｖａｍｄが出力されている状態において、選択信号ＳＳ１〜ＳＳ４は、ＳＳ１、ＳＳ２，ＳＳ３、ＳＳ４の順序で順次Ｈレベルになって、時分割回路４２を構成する４つのスイッチは順次オンする。これにより、出力線ＤＯ１及びＤＯ２に出力された補正電圧Ｖａｍｄがデータ線Ｘ１ａ〜Ｘ４ａ及びＸ１ｂ〜Ｘ４ｂに順次供給される。即ち、補正電圧Ｖａｍｄは、Ｘ１ａ及びＸ１ｂに同時に供給され、同様に、Ｘ２ａ及びＸ２ｂ、Ｘ３ａ及びＸ３ｂ、Ｘ４ａ及びＸ４ｂに同時に供給される。補正電圧Ｖａｍｄは、縦クロストーク（即ち、列方向の表示ムラ）の影響を低減するための電圧であり、本実施形態では一定値０［Ｖ］に設定されている。
【００７１】
次に、出力線ＤＯ１にデータ電圧Ｖ（１，１）が出力されている状態では、選択信号ＳＳ１のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ１ａに対応するスイッチのみがオンする。これにより、出力線ＤＯ１に出力されたデータ電圧Ｖ（１，１）がデータ線Ｘ１ａに供給され、このデータ電圧Ｖ（１，１）に応じて、画素部（１，１）に対するデータの書き込みが行われる。出力線ＤＯ１にデータ電圧Ｖ（１，１）が出力されている間は、データ線Ｘ２ａ，Ｘ３ａ，Ｘ４ａに対応するスイッチはオフのままなので、データ線Ｘ２ａ，Ｘ３ａ，Ｘ４ａ上の電圧は、補正電圧Ｖａｍｄに維持される。
【００７２】
これと同時に、出力線ＤＯ２にはデータ電圧Ｖ（１，２）が出力されており、時分割回路４２を構成するスイッチのうち、データ線Ｘ１ｂに対応するスイッチのみがオンされる。これにより、出力線ＤＯ２に出力されたデータ電圧Ｖ（１，２）がデータ線Ｘ１ｂに供給され、このデータ電圧Ｖ（１，２）に応じて、画素部（１，２）に対するデータの書き込みが行われる。出力線ＤＯ２にデータ電圧Ｖ（１，２）が出力されている間は、データ線Ｘ２ｂ，Ｘ３ｂ，Ｘ４ｂに対応するスイッチはオフのままなので、データ線Ｘ２ａ，Ｘ３ａ，Ｘ４ａ上の電圧は、補正電圧Ｖａｍｄに維持される。
【００７３】
続いて、出力線ＤＯ１にデータ電圧Ｖ（２，１）が出力されている状態では、選択信号ＳＳ２のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ２ａに対応するスイッチのみがオンする。これにより、出力線ＤＯ１に出力されたデータ電圧Ｖ（２，１）がデータ線Ｘ２ａに供給され、このデータ電圧Ｖ（２，１）に応じて、画素部（２，１）に対するデータの書き込みが行われる。出力線ＤＯ１にデータ電圧Ｖ（２，１）が出力されている間は、データ線Ｘ１ａ，Ｘ３ａ，Ｘ４ａに対応するスイッチはオフのままなので、データ線Ｘ１ａはデータ電圧Ｖ（１，１）、データ線Ｘ３ａ及びＸ４ａは補正電圧Ｖａｍｄにそれぞれ維持される。
【００７４】
これと同時に、出力線ＤＯ２にはデータ電圧Ｖ（２，２）が出力されており、時分割回路４２を構成するスイッチのうち、データ線Ｘ２ｂに対応するスイッチのみがオンされる。これにより、出力線ＤＯ２に出力されたデータ電圧Ｖ（２，２）がデータ線Ｘ１ｂに供給され、このデータ電圧Ｖ（２，２）に応じて、画素部（２，２）に対するデータの書き込みが行われる。出力線ＤＯ２にデータ電圧Ｖ（２，２）が出力されている間は、データ線Ｘ１ｂ，Ｘ３ｂ，Ｘ４ｂに対応するスイッチはオフのままなので、データ線Ｘ１ｂはデータ電圧Ｖ（１，２）、データ線Ｘ３ｂ及びＸ４ｂは補正電圧Ｖａｍｄにそれぞれ維持される。
【００７５】
以降については図示していないが、同様に、画素部（３，１）及び画素部（３、２）に対するデータの書き込みが同時に行われる。そして、画素部（４、１）及び画素部（４、２）に対するデータの書き込みが同時に行われる。
【００７６】
次の１Ｈでは、走査信号ＳＥＬ３及びＳＥＬ４がＨレベルになって、上から３番目の走査線Ｙ３及び４番目の走査線Ｙ４が選択される。この１Ｈにおいて、出力線ＤＯ１及びＤＯ２には、先ず補正電圧Ｖａｍｄが出力される。これに続いて、出力線ＤＯ１には、データ線Ｘ１ａ〜Ｘ４ａと走査線Ｙ３との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（今回の１ＨではＶ（１，３），Ｖ（２，３），Ｖ（３，３），Ｖ（４，３）に相当）が順次出力される。また、出力線ＤＯ２には、データ線Ｘ１ｂ〜Ｘ４ｂと走査線Ｙ３との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（今回の１ＨではＶ（１，４），Ｖ（２，４），Ｖ（３，４），Ｖ（４，４）に相当）が順次出力される。
【００７７】
この１Ｈにおけるプロセスは、出力線ＤＯ１及びＤＯ２に出力される電圧の極性が夫々反転している点を除けば、先の１Ｈと同様であり、補正電圧Ｖａｍｄの供給と、時系列的なデータ電圧の振り分けとが行われる。また、これ以降についても同様であり、最下の走査線Ｙｎが選択されるまで、１Ｈ毎に極性反転を行いながら、それぞれの画素行に対する補正電圧Ｖａｍｄの供給と、これに続くデータ電圧Ｖ１〜Ｖ４の振り分けとが順次行われていく。
【００７８】
このように、例えば、第１列を構成する画素部（１，１）〜画素部（１，ｎ）のうち、画素部（１，１）、画素部（１，３）、…、画素部（１，ｎ）には、出力線Ｄ０１（言い換えれば、出力回路４１ｆ１）から出力されたデータ電圧Ｖ（１，１）、Ｖ（１，３）、…、Ｖ（１，ｎ−１）に応じて、データの書き込みが行われ、画素部（１，２）、画素部（１，４）、…、画素部（１，ｎ）には、出力線Ｄ０２（言い換えれば、出力回路４１ｆ２）から出力されたデータ電圧Ｖ（１，１）、Ｖ（１，３）、…、Ｖ（１，ｎ）に応じて、データの書き込みが行われる。即ち、第ｋ列を構成する複数の画素部（ｋ，１）〜（ｋ，ｎ）には、２つの相異なる出力回路４１ｆから出力されたデータ電圧に応じて、データの書き込みが行われる。よって、出力回路４１ｆ１〜４１ｆｉの出力バラツキ（即ち、出力回路４１ｆ１〜４１ｆｉの各々から出力されるデータ電圧に含まれる本来の電圧値からのズレのバラツキ）に起因して、画素列毎に輝度差が生じてしまうことを低減できる。従って、表示される画像にＹ方向に伸びるライン状の表示ムラが生じてしまうことを抑制できる。
【００７９】
出力線ＤＯ３以降についても、出力線ＤＯ３及びＤＯ４では、振分対象となる電圧がＶ５〜Ｖ８、振分対象となるデータ線がＸ５ａ〜Ｘ８ａ及びＸ５ｂ〜Ｘ８ｂになる点を除けば、上述した出力線ＤＯ１及びＤＯ２と同一のプロセスが並行して行われる。この点は、出力線ＤＯｉに至るまでの各系についても同様である。
【００８０】
尚、図７においては、出力線ＤＯ１に出力される電圧の極性が１Ｈ期間ごとに反転した例で示してあるが、１フィールド毎に極性反転する場合や、１フレームごとに極性反転する場合も同様に動作する。また、出力線ＤＯ１とＤＯ２に出力される電圧が、互いに逆極性となるように極性反転してもよい。
【００８１】
以上説明したように、本実施形態に係る電気光学装置では、各画素列に対して、２つの相異なる出力回路４１ｆから電圧が供給される。ここで、相異なる出力回路４１ｆから出力される電圧にはバラツキが生じているが、上述したように電圧を供給すれば、例えば各画素列に対して、１つの出力回路４１ｆから電圧を供給する場合と比較して、画素列毎の平均電圧のバラツキが減少し、これらの平均電圧が均一化する方向に作用する。即ち、出力回路４１ｆ毎に生じるデータ電圧のバラツキが、画素列毎の輝度差として現れてしまうことを防止できる。よって、画像表示領域１０ａに表示される画像において、データ線に沿った方向のライン状の輝度ムラを目立たなくすることができる。即ち、高品質な画像を表示することが可能である。
【００８２】
＜第２実施形態＞
次に、第２実施形態に係る電気光学装置について、図８及び図９を参照して説明する。ここに図８は、第２実施形態に係る電気光学装置の全体構成を示す斜視図であり、図９は、第２実施形態に係る電気光学装置の具体的構成を示す回路図である。第２実施形態は、上述の第１実施形態と比べて、ドライバＩＣの構成が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。尚、図８及び図９においては、図３及び図４で示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。
【００８３】
図８において、第２実施形態に係る電気光学装置は、１つの電気光学パネルに対し、フレキシブル基板２００及びドライバＩＣ４１が２つ設けられている。具体的には、電気光学パネルには、外部回路接続端子１０２が２列設けられており、列毎にドライバＩＣ４１を有するフレキシブル基板２００が電気的に接続されている。
【００８４】
このように構成すれば、電気光学パネルにおける駆動を２つのドライバＩＣ４１によって分担して行うことができる。よって、例えば装置の高精細化に伴い、各種配線や外部回路接続端子１０２等の数が増加した場合であっても、確実に電気光学パネルを駆動できる。
【００８５】
図９において、第２実施形態に係る電気光学装置では、制御回路５及びフレームメモリ６からは、２つのドライバＩＣ４１の各々に各種信号が出力される。即ち、２つのドライバＩＣ４１には、夫々に割り当てられた画素部２の表示に係る信号が出力される。
【００８６】
２つのドライバＩＣには、２つ合わせてｉ本のＰＩＮが備えられている。即ち、１つのドライバＩＣ４１が２分のｉ本のＰＩＮを備えている。尚、夫々のＰＩＮには、上述した第１実施形態と同様に、相異なる出力回路４１ｆから電圧が供給される。ここで、図に示すように、左側のドライバＩＣ４１の最左のＰＩＮ１は、出力線ＤＯ１に電気的に接続されている。また、右側のドライバＩＣ４１の最左のＰＩＮ（ｉ／２＋１）は、出力線ＤＯ２に電気的に接続されている。このように、左側のドライバＩＣ４１の出力ピンＰＩＮは奇数番目の出力線に接続され、右側のドライバＩＣ４１の出力ピンＰＩＮは偶数番目の出力線に接続されている。よって、左側のドライバＩＣ４１に含まれる出力回路４１ｆ１、４１ｆ３、…、４１ｆ（ｉ−１）から、データ線Ｘｋａ（ｋ＝１、…、ｍ）に対して電圧が供給され、右側のドライバＩＣ４１に含まれる出力回路４１ｆ２、４１ｆ４、…、４１ｆｉから、データ線Ｘｋｂ（ｋ＝１、…、ｍ）に対して電圧が供給される。
【００８７】
第２実施形態に係る電気光学装置の動作時には、上述した第１実施形態と同様に、列方向（即ち、Ｙ方向）で互いに隣り合う画素部２に対して、同時に電圧が印加される。例えば、データ線Ｘ１ａ及びＸ１ｂには、同時に電圧が出力される。このため、画素列において互いに隣り合う画素部２には、相異なるドライバＩＣ４１から電圧が供給される。これは、相異なる出力回路４１ｆから同時に電圧が供給されると言い換えることもできる。
【００８８】
ここで、出力回路４１ｆ毎に生じるデータ電圧のバラツキは、典型的には、同じドライバＩＣ４１内での出力バラツキより、相異なるドライバＩＣ４１間での出力バラツキの方が大きい。しかしながら、第２実施形態に係る電気光学装置では、上述したように、１列の画素列に対して相異なる出力回路４１ｆから電圧が供給される。従って、第１実施形態に係る電気光学装置と同様に、出力回路４１ｆ毎に生じるデータ電圧のバラツキが、画素列毎の輝度差として現れてしまうことを防止できる。よって、画像表示領域１０ａに表示される画像において、データ線に沿った方向のライン状の輝度ムラを目立たなくすることができる。即ち、高品質な画像を表示することが可能である。
【００８９】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１０は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００９０】
図１０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００９１】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００９２】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００９３】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００９４】
尚、図１０を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９５】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００９６】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置の駆動方法、並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【００９７】
Ｙ…走査線、Ｘ…データ線、２…画素部、５…制御回路、６…フレームメモリ、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…ＴＦＴ、２２…液晶容量、２３…蓄積容量、４１…ドライバＩＣ、４１ａ…Ｘシフトレジスタ、４２ｂ…第１のラッチ回路、４１ｃ…第２のラッチ回路、４１ｄ…切替スイッチ群、４１ｅ…Ｄ／Ａ変換回路、４１ｆ…出力回路、４２…時分割回路、５０…液晶層、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、２００…フレキシブル基板。
【技術分野】
【０００１】
本発明は、例えば液晶表示装置等の電気光学装置、及び該電気光学装置の駆動方法、並びに液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置として、例えば、画素領域における表示動作などの電気光学動作を行う電気光学パネルと、これを駆動するための駆動回路の少なくとも一部を担う駆動用集積回路が実装されたフレキシブル基板とから構成される電気光学装置がある。このように構成された電気光学装置では、制御回路の一部を電気光学パネルから切り離すことで、電気光学パネルの小型化や、電気光学パネルのサイズに対する画素領域の拡大等を可能としている。
【０００３】
例えば特許文献１では、電気光学パネルの駆動用集積回路を、ＣＯＦ（Chip On Film）等の実装技術によりフレキシブル基板上に設け、電気光学パネルに順次データ電圧を出力するという技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−４３４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した技術のように、駆動用集積回路から出力されるデータ電圧によって電気光学パネルを駆動する際には、駆動用集積回路に含まれる複数の出力アンプから出力されるデータ電圧に出力アンプ毎のバラツキが生じてしまう。このようなデータ電圧のバラツキは、例えば表示される画像における輝度ムラの原因となるおそれがある。即ち、上述した技術においては、データ電圧のバラツキによって、画質が低下してしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、データ電圧のバラツキによる表示ムラを低減し、高品質な画像を表示可能とする電気光学装置、及び該電気光学装置の駆動方法、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられた複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路とを備え、前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列には、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧が出力される。
【０００８】
本発明の電気光学装置によれば、その動作時に、先ず出力回路から、複数のデータ線を介してデータ電圧が出力される。尚、「データ電圧」とは、画像を表示するためのデータを有する電圧を意味している。即ち、ここでのデータ電圧は、画像信号と呼ぶこともできる。出力回路は、例えばオペアンプ等の増幅回路であり、データ電圧を増幅しつつ出力する。出力回路は、典型的には、集積回路の一部として形成されており、画素部が配列される基板に電気的に接続された、フレキシブル基板上に配置される。尚、画素部が配列される基板上に配置されてもよい。
【０００９】
複数のデータ線に出力されたデータ電圧は、基板上に配列された複数の画素部に供給される。データ電圧は、例えば走査線から供給される走査信号に対応して複数の画素部に供給される。これにより、所謂アクティブマトリクス方式による画像表示が行われる。尚、画素部は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極を含んでおり、データ線に沿った第１方向と、第１方向に交わる第２方向に沿って配列されている。即ち、複数の画素部は、基板上にマトリクス状に配列されている。
【００１０】
ここで本発明では特に、複数の画素部のうち第１方向に沿って配列された画素部からなる画素列には、複数の出力回路のうち少なくとも２つの相異なる出力回路からデータ電圧が出力される。より具体的には、例えば一の画素列に対して２本のデータ線及び２つの出力回路が設けられる。そして、２つの出力回路から出力されたデータ電圧は、相異なるデータ線を介して、一の画素列における相異なる画素部に供給される。
【００１１】
複数の出力回路から出力されたデータ電圧にはバラツキが生じ得る。よって、例えば同一のデータ電圧が出力された場合であっても、相異なる出力回路から出力されたデータ電圧であれば、互いにズレが生じることがある。ここで仮に、一の画素列に対して１つの出力回路のみでデータ電圧を供給すると、画素列毎に供給されるデータ電圧にバラツキが生じる。即ち、画素列毎に輝度差が生じる。よって、表示される画像には、データ線方向に伸びるライン状の表示ムラが生じてしまう。
【００１２】
しかるに本発明では特に、上述したように、画素列には、少なくとも２つの相異なる出力回路からデータ電圧が出力される。よって、出力回路毎に生じるデータ電圧のバラツキに起因する、ライン状の表示ムラを抑制することができる。尚、画素列に対して、少なくとも２つの相異なる出力回路からデータ電圧が出力される場合であっても、出力回路毎にデータ電圧のバラツキは生じていることになるが、複数の画素部において発生する輝度差は画素列毎に現れない。即ち、輝度差の生じている画素部がライン状に並ばないため、視覚的には全く或いは殆ど感じられないまでに表示ムラを低減することが可能である。
【００１３】
以上説明したように、本発明の電気光学装置によれば、データ電圧のバラツキによる表示ムラを低減することが可能となる。従って、高品質な画像を表示することが可能である。
【００１４】
本発明の電気光学装置の一態様では、前記少なくとも２つの出力回路は、前記画素列に含まれる画素部に対して、同時に前記データ電圧を出力する。
【００１５】
この態様によれば、一の画素列に対してデータ電圧を出力する少なくとも２つの出力回路からは、画素列に含まれる画素部に対して、同時にデータ電圧が出力される。即ち、一の画素列に含まれる画素部には、相異なるアンプから同時にデータ電圧が出力される。
【００１６】
例えば、一の画素列に対して１つの出力回路のみでデータ電圧を供給する場合には、画素列に含まれる画素部には、１つずつデータ電圧が供給される。これに対し、一の画素列に対して少なくとも２つの出力回路からデータ電圧を供給する場合には、少なくとも２つの画素部に同時にデータ電圧が供給されるようにすることができる。よって、画素部における書き込み期間を短縮することができ、例えば１フレームの画像を、より短い期間で表示することが可能となる。従って、より高品質な画像を表示させることが可能である。
【００１７】
本発明の電気光学装置の他の態様では、前記少なくとも２つの出力回路は、前記画素列に含まれる画素部のうち互いに隣り合う画素部に、夫々前記データ電圧を出力する。
【００１８】
この態様によれば、一の画素列に対してデータ電圧を出力する少なくとも２つの出力回路からは、画素列に含まれる画素部のうち互いに隣り合う画素部に、夫々データ電圧が出力される。例えば、１列の画素列に対して、２つの出力回路からデータ電圧が供給される場合には、２つの出力回路のうち一方の出力回路からデータ電圧が出力される画素部と他方の出力回路からデータ電圧が出力される画素部とは互いに隣り合う。言い換えれば、一方の出力回路からデータ信号が出力される画素部は互いに隣り合わず、他方の出力回路からデータ電圧が出力される画素部も互いに隣り合わない。つまり、画素列に含まれる画素部には、第１方向に沿って交互に相異なる出力回路からデータ電圧が出力される。
【００１９】
上述したようにデータ電圧が供給されることにより、データ電圧のバラツキに起因して輝度差が生じている画素部は、画素列内で交互に並ぶことになる。よって、輝度差によって生じる表示ムラを、より目立たないものとすることが可能である。従って、より高品質な画像を表示することが可能である。
【００２０】
本発明の電気光学装置の他の態様では、前記複数の出力回路の各々は、複数の前記画素列に対して前記データ電圧を出力する。
【００２１】
この態様によれば、１つの出力回路からは、複数の画素列に対してデータ電圧が出力される。より具体的には、一の出力回路には複数のデータ線が対応しており、一の出力回路から出力されたデータ電圧は、例えばスイッチ回路（或いは切替回路）において、出力されるデータ線が切り替えられつつ画素列に供給される。
【００２２】
上述したようにデータ電圧が供給されることにより、装置全体としての出力回路の数を減らすことができる。言い換えれば、高精細化等に伴い画素列の数が増加するような場合であっても、出力回路の数が増加してしまうことを防止できる。特に、１列の画素列に対して、少なくとも２つの相異なる出力回路からデータ電圧を出力する場合には、このような効果は顕著に発揮される。
【００２３】
本発明の電気光学装置の他の態様では、前記少なくとも２つの出力回路の各々は、相異なる集積回路に含まれている。
【００２４】
この態様によれば、一の画素列に対してデータ電圧を出力する少なくとも２つの出力回路は、相異なる集積回路に含まれている。即ち、本態様では、複数の集積回路によって駆動が行われており、一の画素列に対して、相異なる集積回路からデータ電圧が出力される。
【００２５】
出力回路毎に生じるデータ電圧のバラツキは、典型的には、同じ集積回路内での出力バラツキより、相異なる集積回路間での出力バラツキの方が大きい。よって、上述したように、複数の集積回路による駆動を行う際には、複数の画素部における輝度差も大きくなってしまいやすい。
【００２６】
しかるに本態様では特に、１列の画素列に対して少なくとも２つの出力回路からデータ電圧が供給される。よって、データ電圧のバラツキによる表示ムラを低減することができる。従って、高品質な画像を表示することが可能である。
【００２７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００２８】
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、データ電圧のバラツキによる表示ムラを低減することができる。よって、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００２９】
本発明の電気光学装置の駆動方法は上記課題を解決するために、基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられた複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路とを備える電気光学装置の駆動方法であって、前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列に、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧を出力する工程を備える。
【００３０】
本発明の電気光学装置の駆動方法によれば、１列の画素列に対して、複数の出力回路のうち少なくとも２つの相異なる出力回路からデータ電圧が出力される。よって、上述した本発明の電気光学装置の場合と同様に、データ電圧のバラツキによる表示ムラを低減することが可能となる。従って、高品質な画像を表示することが可能である。
【００３１】
尚、本発明の電気光学装置の駆動方法においても、上述した本発明の電気光学装置における各種態様と同様の各種態様を採ることが可能である。
【００３２】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【図面の簡単な説明】
【００３３】
【図１】電気光学パネルの構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】第１実施形態に係る電気光学装置の全体構成を示す斜視図である。
【図４】第１実施形態に係る電気光学装置の具体的構成を示す回路図である。
【図５】画素部の構成を示す回路図である。
【図６】ドライバＩＣの構成を示すブロック図である。
【図７】第１実施形態に係る電気光学装置の時分割駆動のタイミングチャートである。
【図８】第２実施形態に係る電気光学装置の全体構成を示す斜視図である。
【図９】第２実施形態に係る電気光学装置の具体的構成を示す回路図である。
【図１０】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【発明を実施するための形態】
【００３４】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００３５】
＜電気光学装置＞
本実施形態に係る電気光学装置について、図１から図９を参照して説明する。尚、以下では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例にとる。
【００３６】
先ず、本実施形態に係る電気光学装置における電気光学パネルの構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る電気光学装置における電気光学パネルの構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３７】
図１及び図２において、本実施形態に係る電気光学パネルでは、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、本発明の「基板」の一例であり、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３８】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００３９】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４０】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、時分割回路４２及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４１】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。画素電極９ａは、ＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。他方、対向基板２０上には、格子状又はストライプ状の遮光膜２３が形成された後に、その全面に亘って対向電極２１が設けられており、更には最上層部分に配向膜が形成されている。対向電極２１は、ＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００４３】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらの時分割回路４２、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００４４】
＜第１実施形態＞
次に、第１実施形態に係る電気光学装置の構成及び動作について図３から図７を参照して説明する。ここに図３は、第１実施形態に係る電気光学装置の全体構成を示す斜視図であり、図４は、第１実施形態に係る電気光学装置の具体的構成を示す回路図である。また図５は、画素部の構成を示す回路図であり、図６は、ドライバＩＣの構成を示すブロック図である。図７は、第１実施形態に係る電気光学装置の時分割駆動のタイミングチャートである。
【００４５】
図３において、第１実施形態に係る電気光学装置は、上述した電気光学パネルと、フレキシブル基板２００と、本発明の「集積回路」の一例であるドライバＩＣ４１とを備えて構成されている。
【００４６】
フレキシブル基板２００は、外部回路接続端子１０２を介して、電気光学パネルと電気的に接続されている。また、電気光学パネルと接続されない側の端部は、図示しない回路基板等に電気的に接続される。即ち、画像信号は、回路基板等からフレキシブル基板２００を介して電気光学パネルに供給される。
【００４７】
ドライバＩＣ４１は、フレキシブル基板２００上に設けられおり、電気光学パネルに対する画像信号供給装置或いは回路とも呼べるものとして構築されている。加えて、ドライバＩＣ４１は、ガンマ補正、シリアル−パラレル変換等の補正処理を実行するように構成されてもよい。尚、電気光学パネルに内蔵される回路或いは装置として構築されてもよく、そのような場合には、上述した時分割回路４２や走査線駆動回路１０４等を含んで構築されてもよい。ドライバＩＣ４１のより詳細な構成については後述する。
【００４８】
図４において、電気光学パネルにおける画像表示領域１０ａには、ｍドット×ｎライン分の画素部２がマトリクス状（二次元平面的）に並んでいる。画像表示領域１０ａには、夫々が行方向（即ち、Ｘ方向）に延在しているｎ本の走査線Ｙ１〜Ｙｎが設けられている。即ち、１本の走査線Ｙに対して、１行の画素部２が配置されている。また、画像表示領域１０ａには、夫々が列方向（即ち、Ｙ方向）に延在している２ｍ本のデータ線Ｘ１ａ、Ｘ１ｂ、Ｘ２ａ、Ｘ２ｂ、…、Ｘｍａ、Ｘｍｂが設けられている。即ち、２本のデータ線Ｘに対して、１列の画素部２（以下、適宜「画素列」と称する）が配置されている。つまり、第ｉ列（ｉ＝１、…、ｍ）の画素部２部に対して、２本のデータ線Ｘｉａ及びＸｉｂが設けられている。
【００４９】
尚、以下の説明において、画像表示領域１０ａ中のある画素部２を特定する場合、データ線Ｘの添字１〜ｍと走査線Ｙの添字１〜ｎとを用い、これらの交差（１〜ｍ，１〜ｎ）として表現するものとする。例えば、図中の最も左上の画素部２は（１，１）であり、最も右下の画素部２は（ｍ，ｎ）となる。
【００５０】
図５において、１つの画素部２は、スイッチング素子であるＴＦＴ２１、液晶容量２２及び蓄積容量２３によって構成されている。
【００５１】
ＴＦＴ２１のソースは１本のデータ線Ｘに接続され、そのゲートは１本の走査線Ｙに接続されている。尚、同一行に並んだ画素部２に関しては、それぞれのＴＦＴ２１のゲートが同じ走査線Ｙに接続されているが、同一列に並んだ画素部２に関しては、それぞれのＴＦＴ２１のソースが２本の相異なるデータ線Ｘに接続されている。またＴＦＴ２１のドレインは、並列に設けられた液晶容量２２と蓄積容量２３とに共通接続されている。
【００５２】
液晶容量２２は、画素電極２２ａと、対向電極２２ｂと、これらの電極２２ａ及び２２ｂ間に挟持された液晶層５０とによって構成されている。蓄積容量２３は、画素電極２２ａと、図示しない共通容量電極との間に形成されており、電圧Ｖｃｓが供給される。この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。一方、画素電極２２ａ側には、ＴＦＴ２１を介して、データ電圧等が印加され、この印加される電圧レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。これにより、画素電極２２ａと対向電極２２ｂとの間の電位差（即ち、液晶の印加電圧）に応じて、液晶層の透過率が設定され、画素部２の階調が設定される。
【００５３】
図４に戻り、画素部２の駆動は、液晶の長寿命化を図るべく、所定の期間毎に電圧極性を反転させる交流化駆動によって行われる。電圧極性は、液晶層５０に作用する電界の向き、換言すれば、液晶層５０の印加電圧の正逆に基づいて定義される。本実施形態では、交流化駆動の一方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電圧Ｖｌｃｏｍと共通容量電極に印加される電圧Ｖｃｓとを一定に維持し、画素電極２２ａ側の極性を反転させる駆動方式を採用している。
【００５４】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫ等の外部信号に基づいて、走査線駆動回路１０４、データ線駆動回路１０１及びフレームメモリ６を同期制御する。この同期制御の下、走査線駆動回路１０４及びデータ線駆動回路１０１は、互いに協働して表示部１の表示制御を行う。尚、本実施形態では、高速表示によってフリッカーの発生を抑制すべく、リフレッシュレート（即ち、垂直同期周波数）を通常の２倍に相当する１２０［Ｈｚ］に設定した倍速駆動を採用している。この場合、垂直同期信号Ｖｓによって規定される１フレーム（即ち、１／６０［Ｓｅｃ］）は２つのフィールドで構成され、１フレームにおいて２回の線順次走査が行われることになる。
【００５５】
走査線駆動回路１０４は、シフトレジスタ、出力回路等を主体に構成されており、各走査線Ｙ１〜Ｙｎに走査信号ＳＥＬを出力することで、１水平走査期間（以下「１Ｈ」という）毎に、走査線Ｙ１〜Ｙｎを順次選択していく。尚、後に詳述するが、本実施形態では、１Ｈに２本の走査線Ｙが選択される。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）又は低電位レベル（以下「Ｌレベル」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。この走査信号ＳＥＬにより、データの書込対象となる画素行が順次選択され、画素部２に書き込まれたデータは１フィールドに亘って保持される。
【００５６】
フレームメモリ６は、画像表示領域１０ａの解像度に相当するｍ×ｎビットのメモリ空間を少なくとも有し、上位装置から入力される表示データをフレーム単位で格納・保持する。フレームメモリ６へのデータの書き込み、及び、フレームメモリ６からのデータの読み出しは、制御回路５によって制御される。ここで、画素部２の階調を規定する表示データＤは、一例として、Ｄ０〜Ｄ５の６ビットで構成される６４階調データである。フレームメモリ６より読み出された表示データＤは、６ビットのバスを介して、データ線駆動回路１０１にシリアルに転送される。
【００５７】
データ線駆動回路１０１は、フレームメモリ６の後段に設けられており、ドライバＩＣ４１及び時分割回路４２で構成されている。データ線駆動回路１０１は、走査線駆動回路１０４と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線Ｘ１ａ〜Ｘｍｂに出力する。
【００５８】
ドライバＩＣ４１は、今回データを書き込む画素行に対するデータの出力と、次回にデータを書き込む画素行に関するデータの点順次的なラッチ（即ち、保持）とを同時に行う。以下では、ドライバＩＣ４１の構成と動作について詳細に説明する。
【００５９】
図６において、ドライバＩＣ４１には、Ｘシフトレジスタ４１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄ、Ｄ／Ａ変換回路４１ｅ及び出力回路４１ｆといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは、１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，ＳｍのいずれかをＨレベル、それ以外をＬレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチされたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされたｍ個のデータＤは、次の１Ｈにおいて、デジタルデータであるデータ信号ｄ１〜ｄｍとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００６０】
データ信号ｄ１〜ｄｍは、一例として、４本のデータ線単位で設けられたｍ／４個（＝ｉ個）の切替スイッチ群４１ｄによって、４画素分の時系列的なデータとしてグループ化される。ここで、単一の切替スイッチ群４１ｄは、５つのスイッチのセットとして図示されているが、実際には、６ビット分のスイッチ群を５系統有している。同一系統中の６個のスイッチは常に同様に動作するので、以下、６個のスイッチを１つのスイッチとみなして説明する。
【００６１】
それぞれの切替スイッチ群４１ｄには、第２のラッチ回路４１ｃより出力された４画素分のデータ信号（例えば、ｄ１〜ｄ４）が入力される他、補正データｄａｍｄも入力される。この補正データｄａｍｄは、補正電圧Ｖａｍｄ（所謂、プリチャージ電圧）の電圧レベルを規定するデジタルデータである。切替スイッチ群４１ｄを構成する５つのスイッチは、４つの制御信号ＣＮＴ１〜ＣＮＴ５のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、補正データｄａｍｄと４画素分のデータ信号ｄ１〜ｄ４とのセットは、この順序（ｄａｍｄ，ｄ１，ｄ２，ｄ３，ｄ４の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００６２】
Ｄ／Ａ（Digital to Analog）変換回路４１ｅは、それぞれの切替スイッチ群４１ｄから出力された一連のデジタルデータをＤ／Ａ変換し、アナログデータとしての電圧を生成する。これにより、補正データｄａｍｄは補正電圧Ｖａｍｄに変換され、４画素単位で時系列化されたデータ信号ｄ１〜ｄｍはデータ電圧Ｖ１〜Ｖｍに変換される。
【００６３】
補正電圧Ｖａｍｄ及びデータ電圧Ｖ１〜Ｖｍは、ｉ個の出力回路４１ｆ１〜４１ｆｉによって増幅され、出力ピンＰＩＮ１〜ＰＩＮｉより時系列的に出力される。
【００６４】
図４に示したように、ドライバＩＣ４１の出力ピンＰＩＮ１〜ＰＩＮｉには、出力線ＤＯ１〜ＤＯｉのいずれかが接続されている。１本の出力線ＤＯには、互いに隣接した４列の画素列に対応するデータ線Ｘがグループ化されて対応付けられている。具体的には、、出力線ＤＯ１には、４本のデータ線Ｘ１ａ、Ｘ２ａ、Ｘ３ａ及びＸ４ａが対応付けられ、出力線ＤＯ２には、４本のデータ線Ｘ１ｂ、Ｘ２ｂ、Ｘ３ｂ及びＸ４ｂが対応付けられ、出力線ＤＯ３には、４本のデータ線Ｘ５ａ、Ｘ６ａ、Ｘ７ａ及びＸ８ａが対応付けられ、出力線ＤＯ４には、４本のデータ線Ｘ５ｂ、Ｘ６ｂ、Ｘ７ｂ及びＸ８ｂが対応付けられ、…、出力線ＤＯ（ｉ−１）には、４本のデータ線Ｘ（ｍ−３）ａ、Ｘ（ｍ−２）ａ、Ｘ（ｍ−１）ａ及びＸｍａが対応付けられ、出力線ＤＯｉには、４本のデータ線Ｘ（ｍ−３）ｂ、Ｘ（ｍ−２）ｂ、Ｘ（ｍ−１）ｂ及びＸｍｂが対応付けられている。言い換えれば、出力回路４１ｆ１（図６参照）には、４本のデータ線Ｘ１ａ、Ｘ２ａ、Ｘ３ａ及びＸ４ａが対応付けられ、出力回路４１ｆ２には、４本のデータ線Ｘ１ｂ、Ｘ２ｂ、Ｘ３ｂ及びＸ４ｂが対応付けられ、出力回路４１ｆ３には、４本のデータ線Ｘ５ａ、Ｘ６ａ、Ｘ７ａ及びＸ８ａが対応付けられ、出力回路４１ｆ４には、４本のデータ線Ｘ５ｂ、Ｘ６ｂ、Ｘ７ｂ及びＸ８ｂが対応付けられ、…、出力回路４１ｆ（ｉ−１）には、４本のデータ線Ｘ（ｍ−３）ａ、Ｘ（ｍ−２）ａ、Ｘ（ｍ−１）ａ及びＸｍａが対応付けられ、出力回路４１ｆｉには、４本のデータ線Ｘ（ｍ−３）ｂ、Ｘ（ｍ−２）ｂ、Ｘ（ｍ−１）ｂ及びＸｍｂが対応付けられている。
【００６５】
出力線ＤＯとグループ化されたデータ線Ｘとの間には、時分割回路４２が出力線単位で設けられている。
【００６６】
時分割回路４２は、グループ化されたデータ線Ｘの本数に相当する４個の選択スイッチを有しており、夫々の選択スイッチは、制御回路５からの選択信号ＳＳ１〜ＳＳ４のいずれかによって導通制御される。選択信号ＳＳ１〜ＳＳ４は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバＩＣ４１からの時系列的な信号出力と同期している。以下の説明では、出力線ＤＯ１及びＤＯ２に着目して説明する。
【００６７】
図７において、出力線ＤＯ１に接続された最左の時分割回路４２は、先ず４本のデータ線Ｘ１ａ〜Ｘ４ａに対して、出力線ＤＯ１に出力された補正電圧Ｖａｍｄを供給する。尚、補正電圧Ｖａｍｄは、図に示すように順次供給されてもよいし、一斉に供給されてもよい。続いて、時分割回路４２は、時系列的な４画素分のデータ電圧Ｖ１〜Ｖ４を時分割し、これにより得られた個々のデータ電圧Ｖをデータ線Ｘ１ａ〜Ｘ４ａのいずれかに振り分ける。具体的には、１フィールドにおける最初の１Ｈでは、走査信号ＳＥＬ１がＨレベルになって、最上の走査線Ｙ１が選択される。この１Ｈにおいて、出力線ＤＯ１には、まず補正電圧Ｖａｍｄが出力され、これに続いて、データ線Ｘ１ａ〜Ｘ４ａと走査線Ｙ１との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（最初の１ＨではＶ（１，１），Ｖ（２，１），Ｖ（３，１），Ｖ(４，１)に相当）が順次出力される。
【００６８】
また、上述した出力線ＤＯ１における電圧の供給に並行して、出力線ＤＯ２における電圧の供給も行われる。出力線ＤＯ２に接続された時分割回路４２は、先ず４本のデータ線Ｘ１ｂ〜Ｘ４ｂに対して、出力線ＤＯ２に出力された補正電圧Ｖａｍｄを供給する。続いて、時分割回路４２は、時系列的な４画素分のデータ電圧Ｖ１〜Ｖ４を時分割し、これにより得られた個々のデータ電圧Ｖをデータ線Ｘ１ｂ〜Ｘ４ｂのいずれかに振り分ける。具体的には、１フィールドにおける最初の１Ｈでは、走査信号ＳＥＬ２がＨレベルになって、上から２番目の走査線Ｙ２が選択される。この１Ｈにおいて、出力線ＤＯ２には、まず補正電圧Ｖａｍｄが出力され、これに続いて、データ線Ｘ１ｂ〜Ｘ４ｂと走査線Ｙ２との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（最初の１ＨではＶ（１，２），Ｖ（２，２），Ｖ（３，２），Ｖ(４，２)に相当）が順次出力される。
【００６９】
このように本実施形態では、列方向（即ち、Ｙ方向）で互いに隣り合う画素部２に対して、ドライバＩＣ４１の相異なるＰＩＮから出力される電圧が、同時に供給される。即ち、相異なる出力回路４１ｆから、同時に補正電圧Ｖａｍｄ及びデータ電圧が供給される。以下では、上述した各電圧の供給について、時系列で詳細に説明する。
【００７０】
出力線ＤＯ１に補正電圧Ｖａｍｄが出力されている状態において、選択信号ＳＳ１〜ＳＳ４は、ＳＳ１、ＳＳ２，ＳＳ３、ＳＳ４の順序で順次Ｈレベルになって、時分割回路４２を構成する４つのスイッチは順次オンする。これにより、出力線ＤＯ１及びＤＯ２に出力された補正電圧Ｖａｍｄがデータ線Ｘ１ａ〜Ｘ４ａ及びＸ１ｂ〜Ｘ４ｂに順次供給される。即ち、補正電圧Ｖａｍｄは、Ｘ１ａ及びＸ１ｂに同時に供給され、同様に、Ｘ２ａ及びＸ２ｂ、Ｘ３ａ及びＸ３ｂ、Ｘ４ａ及びＸ４ｂに同時に供給される。補正電圧Ｖａｍｄは、縦クロストーク（即ち、列方向の表示ムラ）の影響を低減するための電圧であり、本実施形態では一定値０［Ｖ］に設定されている。
【００７１】
次に、出力線ＤＯ１にデータ電圧Ｖ（１，１）が出力されている状態では、選択信号ＳＳ１のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ１ａに対応するスイッチのみがオンする。これにより、出力線ＤＯ１に出力されたデータ電圧Ｖ（１，１）がデータ線Ｘ１ａに供給され、このデータ電圧Ｖ（１，１）に応じて、画素部（１，１）に対するデータの書き込みが行われる。出力線ＤＯ１にデータ電圧Ｖ（１，１）が出力されている間は、データ線Ｘ２ａ，Ｘ３ａ，Ｘ４ａに対応するスイッチはオフのままなので、データ線Ｘ２ａ，Ｘ３ａ，Ｘ４ａ上の電圧は、補正電圧Ｖａｍｄに維持される。
【００７２】
これと同時に、出力線ＤＯ２にはデータ電圧Ｖ（１，２）が出力されており、時分割回路４２を構成するスイッチのうち、データ線Ｘ１ｂに対応するスイッチのみがオンされる。これにより、出力線ＤＯ２に出力されたデータ電圧Ｖ（１，２）がデータ線Ｘ１ｂに供給され、このデータ電圧Ｖ（１，２）に応じて、画素部（１，２）に対するデータの書き込みが行われる。出力線ＤＯ２にデータ電圧Ｖ（１，２）が出力されている間は、データ線Ｘ２ｂ，Ｘ３ｂ，Ｘ４ｂに対応するスイッチはオフのままなので、データ線Ｘ２ａ，Ｘ３ａ，Ｘ４ａ上の電圧は、補正電圧Ｖａｍｄに維持される。
【００７３】
続いて、出力線ＤＯ１にデータ電圧Ｖ（２，１）が出力されている状態では、選択信号ＳＳ２のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ２ａに対応するスイッチのみがオンする。これにより、出力線ＤＯ１に出力されたデータ電圧Ｖ（２，１）がデータ線Ｘ２ａに供給され、このデータ電圧Ｖ（２，１）に応じて、画素部（２，１）に対するデータの書き込みが行われる。出力線ＤＯ１にデータ電圧Ｖ（２，１）が出力されている間は、データ線Ｘ１ａ，Ｘ３ａ，Ｘ４ａに対応するスイッチはオフのままなので、データ線Ｘ１ａはデータ電圧Ｖ（１，１）、データ線Ｘ３ａ及びＸ４ａは補正電圧Ｖａｍｄにそれぞれ維持される。
【００７４】
これと同時に、出力線ＤＯ２にはデータ電圧Ｖ（２，２）が出力されており、時分割回路４２を構成するスイッチのうち、データ線Ｘ２ｂに対応するスイッチのみがオンされる。これにより、出力線ＤＯ２に出力されたデータ電圧Ｖ（２，２）がデータ線Ｘ１ｂに供給され、このデータ電圧Ｖ（２，２）に応じて、画素部（２，２）に対するデータの書き込みが行われる。出力線ＤＯ２にデータ電圧Ｖ（２，２）が出力されている間は、データ線Ｘ１ｂ，Ｘ３ｂ，Ｘ４ｂに対応するスイッチはオフのままなので、データ線Ｘ１ｂはデータ電圧Ｖ（１，２）、データ線Ｘ３ｂ及びＸ４ｂは補正電圧Ｖａｍｄにそれぞれ維持される。
【００７５】
以降については図示していないが、同様に、画素部（３，１）及び画素部（３、２）に対するデータの書き込みが同時に行われる。そして、画素部（４、１）及び画素部（４、２）に対するデータの書き込みが同時に行われる。
【００７６】
次の１Ｈでは、走査信号ＳＥＬ３及びＳＥＬ４がＨレベルになって、上から３番目の走査線Ｙ３及び４番目の走査線Ｙ４が選択される。この１Ｈにおいて、出力線ＤＯ１及びＤＯ２には、先ず補正電圧Ｖａｍｄが出力される。これに続いて、出力線ＤＯ１には、データ線Ｘ１ａ〜Ｘ４ａと走査線Ｙ３との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（今回の１ＨではＶ（１，３），Ｖ（２，３），Ｖ（３，３），Ｖ（４，３）に相当）が順次出力される。また、出力線ＤＯ２には、データ線Ｘ１ｂ〜Ｘ４ｂと走査線Ｙ３との各交差に対応する４画素分のデータ電圧Ｖ１〜Ｖ４（今回の１ＨではＶ（１，４），Ｖ（２，４），Ｖ（３，４），Ｖ（４，４）に相当）が順次出力される。
【００７７】
この１Ｈにおけるプロセスは、出力線ＤＯ１及びＤＯ２に出力される電圧の極性が夫々反転している点を除けば、先の１Ｈと同様であり、補正電圧Ｖａｍｄの供給と、時系列的なデータ電圧の振り分けとが行われる。また、これ以降についても同様であり、最下の走査線Ｙｎが選択されるまで、１Ｈ毎に極性反転を行いながら、それぞれの画素行に対する補正電圧Ｖａｍｄの供給と、これに続くデータ電圧Ｖ１〜Ｖ４の振り分けとが順次行われていく。
【００７８】
このように、例えば、第１列を構成する画素部（１，１）〜画素部（１，ｎ）のうち、画素部（１，１）、画素部（１，３）、…、画素部（１，ｎ）には、出力線Ｄ０１（言い換えれば、出力回路４１ｆ１）から出力されたデータ電圧Ｖ（１，１）、Ｖ（１，３）、…、Ｖ（１，ｎ−１）に応じて、データの書き込みが行われ、画素部（１，２）、画素部（１，４）、…、画素部（１，ｎ）には、出力線Ｄ０２（言い換えれば、出力回路４１ｆ２）から出力されたデータ電圧Ｖ（１，１）、Ｖ（１，３）、…、Ｖ（１，ｎ）に応じて、データの書き込みが行われる。即ち、第ｋ列を構成する複数の画素部（ｋ，１）〜（ｋ，ｎ）には、２つの相異なる出力回路４１ｆから出力されたデータ電圧に応じて、データの書き込みが行われる。よって、出力回路４１ｆ１〜４１ｆｉの出力バラツキ（即ち、出力回路４１ｆ１〜４１ｆｉの各々から出力されるデータ電圧に含まれる本来の電圧値からのズレのバラツキ）に起因して、画素列毎に輝度差が生じてしまうことを低減できる。従って、表示される画像にＹ方向に伸びるライン状の表示ムラが生じてしまうことを抑制できる。
【００７９】
出力線ＤＯ３以降についても、出力線ＤＯ３及びＤＯ４では、振分対象となる電圧がＶ５〜Ｖ８、振分対象となるデータ線がＸ５ａ〜Ｘ８ａ及びＸ５ｂ〜Ｘ８ｂになる点を除けば、上述した出力線ＤＯ１及びＤＯ２と同一のプロセスが並行して行われる。この点は、出力線ＤＯｉに至るまでの各系についても同様である。
【００８０】
尚、図７においては、出力線ＤＯ１に出力される電圧の極性が１Ｈ期間ごとに反転した例で示してあるが、１フィールド毎に極性反転する場合や、１フレームごとに極性反転する場合も同様に動作する。また、出力線ＤＯ１とＤＯ２に出力される電圧が、互いに逆極性となるように極性反転してもよい。
【００８１】
以上説明したように、本実施形態に係る電気光学装置では、各画素列に対して、２つの相異なる出力回路４１ｆから電圧が供給される。ここで、相異なる出力回路４１ｆから出力される電圧にはバラツキが生じているが、上述したように電圧を供給すれば、例えば各画素列に対して、１つの出力回路４１ｆから電圧を供給する場合と比較して、画素列毎の平均電圧のバラツキが減少し、これらの平均電圧が均一化する方向に作用する。即ち、出力回路４１ｆ毎に生じるデータ電圧のバラツキが、画素列毎の輝度差として現れてしまうことを防止できる。よって、画像表示領域１０ａに表示される画像において、データ線に沿った方向のライン状の輝度ムラを目立たなくすることができる。即ち、高品質な画像を表示することが可能である。
【００８２】
＜第２実施形態＞
次に、第２実施形態に係る電気光学装置について、図８及び図９を参照して説明する。ここに図８は、第２実施形態に係る電気光学装置の全体構成を示す斜視図であり、図９は、第２実施形態に係る電気光学装置の具体的構成を示す回路図である。第２実施形態は、上述の第１実施形態と比べて、ドライバＩＣの構成が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。尚、図８及び図９においては、図３及び図４で示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。
【００８３】
図８において、第２実施形態に係る電気光学装置は、１つの電気光学パネルに対し、フレキシブル基板２００及びドライバＩＣ４１が２つ設けられている。具体的には、電気光学パネルには、外部回路接続端子１０２が２列設けられており、列毎にドライバＩＣ４１を有するフレキシブル基板２００が電気的に接続されている。
【００８４】
このように構成すれば、電気光学パネルにおける駆動を２つのドライバＩＣ４１によって分担して行うことができる。よって、例えば装置の高精細化に伴い、各種配線や外部回路接続端子１０２等の数が増加した場合であっても、確実に電気光学パネルを駆動できる。
【００８５】
図９において、第２実施形態に係る電気光学装置では、制御回路５及びフレームメモリ６からは、２つのドライバＩＣ４１の各々に各種信号が出力される。即ち、２つのドライバＩＣ４１には、夫々に割り当てられた画素部２の表示に係る信号が出力される。
【００８６】
２つのドライバＩＣには、２つ合わせてｉ本のＰＩＮが備えられている。即ち、１つのドライバＩＣ４１が２分のｉ本のＰＩＮを備えている。尚、夫々のＰＩＮには、上述した第１実施形態と同様に、相異なる出力回路４１ｆから電圧が供給される。ここで、図に示すように、左側のドライバＩＣ４１の最左のＰＩＮ１は、出力線ＤＯ１に電気的に接続されている。また、右側のドライバＩＣ４１の最左のＰＩＮ（ｉ／２＋１）は、出力線ＤＯ２に電気的に接続されている。このように、左側のドライバＩＣ４１の出力ピンＰＩＮは奇数番目の出力線に接続され、右側のドライバＩＣ４１の出力ピンＰＩＮは偶数番目の出力線に接続されている。よって、左側のドライバＩＣ４１に含まれる出力回路４１ｆ１、４１ｆ３、…、４１ｆ（ｉ−１）から、データ線Ｘｋａ（ｋ＝１、…、ｍ）に対して電圧が供給され、右側のドライバＩＣ４１に含まれる出力回路４１ｆ２、４１ｆ４、…、４１ｆｉから、データ線Ｘｋｂ（ｋ＝１、…、ｍ）に対して電圧が供給される。
【００８７】
第２実施形態に係る電気光学装置の動作時には、上述した第１実施形態と同様に、列方向（即ち、Ｙ方向）で互いに隣り合う画素部２に対して、同時に電圧が印加される。例えば、データ線Ｘ１ａ及びＸ１ｂには、同時に電圧が出力される。このため、画素列において互いに隣り合う画素部２には、相異なるドライバＩＣ４１から電圧が供給される。これは、相異なる出力回路４１ｆから同時に電圧が供給されると言い換えることもできる。
【００８８】
ここで、出力回路４１ｆ毎に生じるデータ電圧のバラツキは、典型的には、同じドライバＩＣ４１内での出力バラツキより、相異なるドライバＩＣ４１間での出力バラツキの方が大きい。しかしながら、第２実施形態に係る電気光学装置では、上述したように、１列の画素列に対して相異なる出力回路４１ｆから電圧が供給される。従って、第１実施形態に係る電気光学装置と同様に、出力回路４１ｆ毎に生じるデータ電圧のバラツキが、画素列毎の輝度差として現れてしまうことを防止できる。よって、画像表示領域１０ａに表示される画像において、データ線に沿った方向のライン状の輝度ムラを目立たなくすることができる。即ち、高品質な画像を表示することが可能である。
【００８９】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１０は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００９０】
図１０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００９１】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００９２】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００９３】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００９４】
尚、図１０を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９５】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００９６】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置の駆動方法、並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【００９７】
Ｙ…走査線、Ｘ…データ線、２…画素部、５…制御回路、６…フレームメモリ、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…ＴＦＴ、２２…液晶容量、２３…蓄積容量、４１…ドライバＩＣ、４１ａ…Ｘシフトレジスタ、４２ｂ…第１のラッチ回路、４１ｃ…第２のラッチ回路、４１ｄ…切替スイッチ群、４１ｅ…Ｄ／Ａ変換回路、４１ｆ…出力回路、４２…時分割回路、５０…液晶層、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、２００…フレキシブル基板。
【特許請求の範囲】
【請求項１】
基板と、
該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、
前記基板上に前記第１方向に沿って設けられた複数のデータ線と、
前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路と
を備え、
前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列には、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧が出力される
ことを特徴とする電気光学装置。
【請求項２】
前記少なくとも２つの出力回路は、前記画素列に含まれる画素部に対して、同時に前記データ電圧を出力することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記少なくとも２つの出力回路は、前記画素列に含まれる画素部のうち互いに隣り合う画素部に、夫々前記データ電圧を出力することを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記複数の出力回路の各々は、複数の前記画素列に対して前記データ電圧を出力することを特徴とする請求項１から３に記載の電気光学装置。
【請求項５】
前記少なくとも２つの出力回路の各々は、相異なる集積回路に含まれていることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項７】
基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられた複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路とを備える電気光学装置の駆動方法であって、
前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列に、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧を出力する工程を備えることを特徴とする電気光学装置の駆動方法。
【請求項１】
基板と、
該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、
前記基板上に前記第１方向に沿って設けられた複数のデータ線と、
前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路と
を備え、
前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列には、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧が出力される
ことを特徴とする電気光学装置。
【請求項２】
前記少なくとも２つの出力回路は、前記画素列に含まれる画素部に対して、同時に前記データ電圧を出力することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記少なくとも２つの出力回路は、前記画素列に含まれる画素部のうち互いに隣り合う画素部に、夫々前記データ電圧を出力することを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記複数の出力回路の各々は、複数の前記画素列に対して前記データ電圧を出力することを特徴とする請求項１から３に記載の電気光学装置。
【請求項５】
前記少なくとも２つの出力回路の各々は、相異なる集積回路に含まれていることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項７】
基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられた複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介してデータ電圧を出力する複数の出力回路とを備える電気光学装置の駆動方法であって、
前記複数の画素部のうち前記第１方向に沿って配列された画素部からなる画素列に、前記複数の出力回路のうち少なくとも２つの相異なる出力回路から前記データ電圧を出力する工程を備えることを特徴とする電気光学装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２３８０３１（Ｐ２０１２−２３８０３１Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１２−１９１２３８（Ｐ２０１２−１９１２３８）
【出願日】平成２４年８月３１日（２０１２．８．３１）
【分割の表示】特願２００８−３５５７（Ｐ２００８−３５５７）の分割
【原出願日】平成２０年１月１０日（２００８．１．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２４年８月３１日（２０１２．８．３１）
【分割の表示】特願２００８−３５５７（Ｐ２００８−３５５７）の分割
【原出願日】平成２０年１月１０日（２００８．１．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]