電気光学装置、電気光学装置の駆動方法および電子機器
【課題】表示ムラを高い精度で抑える。
【解決手段】電源線１１６と電極１１７との間に直列に接続されるトランジスター１３１およびＯＬＥＤ１４０と、一端がトランジスター１３１のソースノードｓに接続され、他端が信号線１１８に接続された容量素子１３６とを含む。初期化期間に、電源線１１６を低位側の電位Ｖel_Lを供給し、トランジスター１３１のゲートノードｇに当該トランジスター１３１を導通状態とさせる初期化電位を供給し、セット期間に、電源線１１６を高位側の電位Ｖel_Hを供給し、ゲートノードに初期化電位を供給し、書込期間に、ゲートノードｇに階調レベルに応じた電位のデータ信号を供給する。信号線１１８には、初期化期間からセット期間の途中まで電位Ｖrefであり、当該途中で電位Ｖrefから電位Ｖxに立ち上げ、その後、直線的に電位Ｖrefまで低下するランプ信号を供給する。
【解決手段】電源線１１６と電極１１７との間に直列に接続されるトランジスター１３１およびＯＬＥＤ１４０と、一端がトランジスター１３１のソースノードｓに接続され、他端が信号線１１８に接続された容量素子１３６とを含む。初期化期間に、電源線１１６を低位側の電位Ｖel_Lを供給し、トランジスター１３１のゲートノードｇに当該トランジスター１３１を導通状態とさせる初期化電位を供給し、セット期間に、電源線１１６を高位側の電位Ｖel_Hを供給し、ゲートノードに初期化電位を供給し、書込期間に、ゲートノードｇに階調レベルに応じた電位のデータ信号を供給する。信号線１１８には、初期化期間からセット期間の途中まで電位Ｖrefであり、当該途中で電位Ｖrefから電位Ｖxに立ち上げ、その後、直線的に電位Ｖrefまで低下するランプ信号を供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、表示すべき画像の画素に対応して画素回路が設けられる。当該画素回路は、上記発光素子のほか、当該発光素子に電流を供給するトランジスターを含む回路構成が一般的である。このような回路構成において、トランジスターの閾値電圧や移動度などの特性が画素回路毎に相違していると、表示画面の一様性を損なう表示ムラが発生する。このため、トランジスターの閾値電圧や移動度などの特性を補償する技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１２２６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、この技術では、発光素子に電流を供給するトランジスターの閾値電圧を補償する動作が、映像信号のサンプリングに先行する複数の水平周期で繰り返し実行されるので、その分だけ、発光期間の時間長が短くなる。したがって、発光期間の時間長を十分に確保することが困難であるという問題があった。
本発明はこのような事情に鑑みてなされたものであり、その目的の１つは、サンプリングに先行する期間においてトランジスターのゲート・ソース間に目的とする電圧にセットするのに要する時間を短くして、その分、発光期間の時間長を確保することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電気光学装置にあっては、画素回路と、前記画素回路を駆動する駆動回路とを具備し、前記画素回路は、第１電源線と第２電源線との間に直列に接続される第１トランジスターおよび発光素子と、一端が前記第１トランジスターにおいて前記第１電源線とは非接続側のノードに接続され、他端が信号線に接続された容量素子と、を含み、前記駆動回路は、第１期間に、前記第１電源線に対して高位側の第１電位または低位側の第２電位のうち、前記第２電位を供給し、前記第１トランジスターのゲートに対して当該第１トランジスターを導通状態とさせる初期化電位を供給し、前記第１期間の後の第２期間に、前記第１電源線に対して前記第１電位を供給し、前記第１トランジスターのゲートに対して前記初期化電位を供給し、前記信号線に対して、当該第２期間の途中で前記第１トランジスターのゲートおよびソース間の電圧が低くなる方向に変化させた後に、前記容量素子にセット電流が流れるように、電位が時間的に変化する波形信号を供給し、前記第２期間の後の第３期間に、前記第１トランジスターのゲートに、階調レベルに応じた電位のデータ信号を供給することを特徴とする。
本発明によれば、第２期間において、セット電流が第１トランジスターを流れるのに必要な電圧が、当該第１トランジスターのゲート・ソース間にセットされる途中で、波形信号の電位が変化する。この電位の変化によって、ゲート・ソース間の電圧が低くなる方向に、変動する。したがって、本発明では、ゲート・ソース間に閾値電圧をセットする場合と比較して、セットに必要な時間長を短縮することができる。
【０００６】
本発明において、前記駆動回路は、前記波形信号を、前記第２期間の途中で前記第３電位から第４電位に変化させた後に前記第４電位から前記第３電位に向かって直線的に変化させる態様としても良いし、前記第３期間の終了点まで含むように前記第４電位から前記第３電位に向かって変化させる態様としても良いし、前記第１期間から前記第２期間の途中まで前記第３電位とさせる態様としても良い。
【０００７】
本発明において、前記画素回路は、前記第１トランジスターのゲートとデータ線との間に配置した第２トランジスターを含み、前記駆動回路は、前記第２トランジスターを、前記第１期間、前記第２期間および前記第３期間に導通状態とし、前記データ線に、前記第１期間および第２期間に前記初期化電位を供給し、前記第３期間に前記データ信号を供給する構成としても良い。
また、この構成において、前記データ線と、前記初期化電位が給電される給電線との間に配置した第３トランジスターを有し、前記第３トランジスターは、前記第１期間および第２期間において導通状態になる構成としても良い。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器は、典型的には表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）にも適用可能である。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置における画素回路を示す図である。
【図３】電気光学装置における動作を示す図である。
【図４】画素回路の動作を説明するため図である。
【図５】画素回路の動作を説明するため図である。
【図６】画素回路の動作を説明するため図である。
【図７】画素回路の動作を説明するため図である。
【図８】画素回路の動作を説明するため図である。
【図９】画素回路の動作を説明するため図である。
【図１０】実施形態の電気光学装置を用いた電子機器（その１）を示す図である。
【図１１】実施形態の電気光学装置を用いた電子機器（その２）を示す図である。
【図１２】実施形態の電気光学装置を用いた電子機器（その３）を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この図に示されるように、電気光学装置１０は、表示部１００、走査線駆動回路１６０、電源線駆動回路１７０およびデマルチプレクサ２４０に大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、まず、ｍ行の走査線１１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１１４が図において縦方向に延在し、かつ、各走査線１１２と互いに電気的な絶縁を保って設けられている。次に、ｍ行の走査線１１２と（３ｎ）列のデータ線１１４との交差部に対応して、画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列される。
【００１０】
ここで、ｍ、ｎは、いずれも自然数である。走査線１１２および画素回路１１０のマトリクスの行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。また、データ線１１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、図１において左から数えて（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１１４は、それぞれｊ番目のブロックに属している、ということになる。
また、表示部１００には、１行毎に個別の電源線１１６および信号線１１８が設けられて、１行分の画素回路１１０にわたってそれぞれ共用されている。
【００１１】
電気光学装置１０には、図示を省略した上位の制御装置から次のような制御信号やデータ信号が供給される。すなわち、制御装置から、走査線駆動回路１６０を制御するための制御信号Ｃtra、電源線駆動回路１７０を制御するための制御信号Ｃtrb、デマルチプレクサ２４０の選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)、初期化用の制御信号Ｇiniが、それぞれ供給される。
また、制御装置からは、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が１、２、…、ｎ番目のブロックに対応して供給される。データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値Ｖdata(max)は最大輝度の白レベルに相当し、最低値Ｖdata(min)は最小輝度の黒レベルに相当する。
【００１２】
走査線駆動回路１６０は、フレームの期間にわたって走査線１１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtraにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。なお、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間である。
【００１３】
電源線駆動回路１７０は、１、２、３、…、（ｍ−１）、ｍ行目の電源線１１６および信号線１１８の電位を制御信号Ｃtrbにしたがって、すなわち走査線１１２の水平走査に同期して、それぞれ制御するものである。詳細には、電源線駆動回路１７０は、電源線１１６については、第１電位としての高位側の電位Ｖel_Hまたは第２電位としての低位側の電位Ｖel_Lのいずれかに切り替えて供給する。図１においては、１、２、３、…、（ｍ−１）、ｍ行目の電源線１１６に供給される電源電位を、各行で区別するために、それぞれＶel(1)、Ｖel(2)、Ｖel(3)、…、Ｖel(m-1)、Ｖel(m)と表記している。
一方、電源線駆動回路１７０は、水平走査される走査線１１２に対応した信号線１１８に、次のようなランプ信号（波形信号）を供給する。すなわち、電源線駆動回路１７０は、後述するようにセット期間の途中で第３電位としての電位Ｖrefから第４電位としての電位Ｖxまで立ち上がって、この後、書込期間の終了時の電位Ｖrefまで直線的に低下するランプ信号を供給する。１、２、３、…、（ｍ−１）、ｍ行目の信号線１１８に供給されるランプ信号を区別するために、それぞれＶrmp(1)、Ｖrmp(2)、Ｖrmp(3)、…、Ｖrmp(m-1)、Ｖrmp(m)と表記している。
電源駆動回路１７０は、また、初期化電位Ｖiniを給電線１２４に供給する。
【００１４】
デマルチプレクサ２４０は、データ線１１４毎に設けられたＮチャネル型のトランジスター２４２の集合体であり、各ブロックを構成する３列のデータ線１１４に対し、データ信号を順番に分配するものである。
ここで、各ブロックにおいて左端列に位置するデータ線１１４、ｊ番目のブロックでいえば、（３ｊ−２）列目のデータ線１１４に設けられたトランジスター２４２は、制御信号Ｓel(1)がＨレベルであるときにオン（導通）して、データ信号を当該左端列のデータ線１１４にサンプリングする。
同様に、各ブロックにおいて中央列、右端列に位置するデータ線１１４、ｊ番目のブロックでいえば、（３ｊ−１）、（３ｊ）列目のデータ線１１４に設けられたトランジスター２４２は、制御信号Ｓel(2)、Ｓel(3)がＨレベルであるときにそれぞれオンして、データ信号を当該中央、右端のデータ線１１４にそれぞれサンプリングする。
なお、各列のデータ線１１４には、図示省略しているが、それぞれ容量が寄生している。このため、トランジスター２４２がオンして、データ線１１４にデータ信号がサンプリングされたとき、その後、トランジスター２４２がオフ（非導通）状態になっても、当該データ信号の電位が寄生容量によって保持される構成となっている。
【００１５】
Ｎチャネル型のトランジスター１２０は、データ線１１４毎に設けられる。トランジスター１２０にあっては、ゲートノードが、制御信号Ｇiniを供給する制御信号線１２２に接続され、ソースまたはドレインノードの一方が給電線１２４に接続され、ソースまたはドレインノードの他方がデータ線１１４に接続されている。なお、制御信号Ｇiniは、各行の走査期間のうち、後述する初期化期間およびセット期間においてＨレベルとなり、他の期間においてＬレベルとなる信号である。
【００１６】
なお、本実施形態では、便宜的に走査線駆動回路１６０、電源線駆動回路１７０およびデマルチプレクサ２４０に分けているが、これらをまとめて、画素回路１１０を駆動するための駆動回路として概念することも可能である。
【００１７】
図２を参照して画素回路１１０について説明する。なお、この図においては、ｉ行目及び当該ｉ行目に対し下側で隣り合う（ｉ＋１）行目の走査線１１２と、ｊ番目のブロックに属する３列のうち、（３ｊ−２）列目及び当該（３ｊ−２）列目に対し右側で隣り合う（３ｊ−１）列目のデータ線１１４との交差に対応する２×２の計４画素分の画素回路１１０が示されている。
図に示されるように、各画素回路１１０は、それぞれＮチャネル型のトランジスター１３１、１３２と、容量素子１３５、１３６と、ＯＬＥＤ１４０とを含む構成である。各画素回路１１０については電気的にみれば互いに同一構成なので、ｉ行（３ｊ−２）列に位置するもので代表して説明する。
【００１８】
ｉ行（３ｊ−２）列の画素回路１１０において、トランジスター１３２のゲートノードがｉ行目の走査線１１２に接続されている。トランジスター１３２において、ドレインノードまたはソースノードの一方がデータ線１１４に接続され、ドレインノードまたはソースノードの他方が、容量素子１３５の一端とトランジスター１３１のゲートノードｇとにそれぞれ接続されている。
【００１９】
容量素子１３５の他端は、トランジスター１３１のソースノードｓと、容量素子１３６の一端と、ＯＬＥＤ１４０の陽極とにそれぞれ接続されている。トランジスター１３１のドレインノードｄは、ｉ行目の電源線１１６に接続されている。容量素子１３６の他端は、ｉ行目の信号線１１８に接続されている。
ここで、トランジスター１３１が第１トランジスターとなり、トランジスター１３２が第２トランジスターとなる。また、ソースノードｓが電源線１１６（第１電源線）とは非接続側のノードとなる。容量素子１３５については、トランジスター１３１のゲートノードｇに寄生する容量を用いることができる場合がある。
【００２０】
ＯＬＥＤ１４０の陽極は、画素回路１１０毎に個別に設けられた画素電極である。一方、ＯＬＥＤ１４０の陰極は、画素回路１１０のすべてにわたって共通の電極１１７（第２電源線）であって、電源の低位側の電位Ｖctに保たれている。ＯＬＥＤ１４０は、例えばガラス基板において、互いに対向する陽極と透明性を有する陰極とで有機ＥＬ材料からなる発光層を挟持した素子である。ＯＬＥＤ１４０において、発光閾値電圧を超えた状態で陽極から陰極に向かって順方向に電流が流れると、当該電流に応じた輝度にて光が発生するとともに、基板とは反対側の陰極を通過し、観察者側に視認される構成となっている。
【００２１】
なお、図２において、Ｇwr(i)、Ｇwr(i+1)は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号である。Ｖel(i)、Ｖel(i+1)は、それぞれｉ、（ｉ＋１）行目の電源線１１６に供給される電源電位であり、Ｖrmp(i)、Ｖrmp(i+1)は、それぞれｉ、（ｉ＋１）行目の信号線１１８に供給されるランプ信号である。
【００２２】
表示部１００は、一般にガラス基板などの透明性を有する絶縁基板に形成される。このため、表示部１００の画素回路１１０におけるトランジスター１３１、１３２は、例えば薄膜トランジスターであり、非晶質シリコンや低温ポリシリコンで形成される。低温ポリシリコンで形成する場合、走査線駆動回路１６０および電源線駆動回路１７０を構成する能動素子や、トランジスター１２０、２４２については、画素回路１１０とともに上記絶縁基板に形成することができる。また、電気光学装置１０の全体をシリコン基板のような半導体基板に形成しても良い。
【００２３】
図３を参照して電気光学装置１０の動作について説明する。なお、図３は、電気光学装置１０における各部の動作を説明するための波形図であるが、論理信号以外の信号の電位を示す縦スケールは、説明便宜のために波形同士で異ならせている場合がある。
この図に示されるように、走査線駆動回路１６０が走査信号Ｇwr(1)〜Ｇwr(m)の電位を切り替えることによって、１フレームの期間において１〜ｍ行目の走査線１１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、主にｉ行目の走査線１１２が水平走査される走査期間において、当該ｉ行目であって、ｊ番目のブロックに属する（３ｊ−２）列の画素回路１１０について着目して説明する。
【００２４】
本実施形態において、ｉ行目の走査期間は、大別すると時間の順で、初期化期間→セット期間→サンプリング期間→書込期間に分けられる。そして、書込期間の終了後に後述する条件を満たしたときから、次のフレームの初期化期間が開始するまでが発光期間となり、これらの期間が繰り返される。なお、セット期間は、目的とする電圧を容量素子１３５にセットする期間であり、書込期間には、トランジスター１３１の移動度μの補償する期間も含まれる。
【００２５】
＜発光期間＞
説明の便宜上、ｉ行目の走査期間の前に、前提となる発光期間から説明する。図３に示されるように、発光期間では、走査信号Ｇwr(i)がＬレベルである。このため、ｉ行（３ｊ−２）列の画素回路１１０においては、図４に示されるように、トランジスター１３２がオフであり、ゲートノードｇは、データ線１１４から電気的に切り離された状態となる。
ランプ信号Ｖrmp(i)は電位Ｖrefで一定であるので、容量素子１３６に電流は流れない。
また、容量素子１３５には、すなわちトランジスター１３１におけるゲート・ソース間には、後述するように階調レベルに応じた電位に対してトランジスター１３１の特性を相殺するように補償された電圧がセットされている。電位Ｖel(i)は高位側の電位Ｖel_Hであるので、ＯＬＥＤ１４０には、図４に示されるように当該ゲート・ソース間の電圧Ｖgsに応じた電流Ｉdrが供給される。このため、ＯＬＥＤ１４０は、階調レベルに応じた輝度で、トランジスター１３１における特性を相殺した状態で発光することになる。このとき、ソースノードｓ（ＯＬＥＤ１４０の陽極、容量素子１３６の一端）は、発光期間において当該電流Ｉdrに応じた電位に保持されることになる。
【００２６】
＜初期化期間＞
次に、ｉ行目の走査期間に至る。走査期間の最初は第１期間としての初期化期間である。図３に示されるように、ｉ行目の初期化期間では、制御信号Ｇiniおよび走査信号Ｇwr(i)がそれぞれＨレベルとなる。このため、図５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２０、１３２がオンする。したがって、ゲートノードｇは、トランジスター１３２、データ線１１４およびトランジスター１２０を介して給電線１２４に電気的に接続されるので、初期化電位Ｖiniにセットされる（図３参照）。
【００２７】
一方、電源線１１６における電位Ｖel(i)は、電源線駆動回路１７０によって低位側の電位Ｖel_Lに切り替えられる。ここで、電位Ｖel_Lと初期化電位Ｖiniとの差分の電圧は、トランジスター１３１の閾値電圧Ｖthを十分に上回るように設定される。このため、トランジスター１３１がオン状態になるので、図３または図５に示されるように、ソースノードｓは、電源線１１６の電位Ｖel_Lにリセットされる。
したがって、ｉ行目の画素回路１１０では、トランジスター１３１のゲート・ソース間の電圧Ｖgs（容量素子の１３５の保持電圧）が電圧（Ｖini−Ｖel_L）にそれぞれ初期化されて、均一に揃えられることになる。
【００２８】
また、ソースノードｓは、ＯＬＥＤ１４０の陽極でもある。このとき、ＯＬＥＤ１４０の陽極の電位Ｖel_Lについては、ＯＬＥＤ１４０の陰極の電位Ｖctとの差分の電圧がＯＬＥＤ１４０の発光閾値電圧を超えないように設定される。このため、発光期間においてオン状態にあったＯＬＥＤ１４０は、初期化期間においてオフ状態（非発光状態）になる。
【００２９】
＜セット期間＞
初期化期間に続いて、第２期間としてのセット期間に至る。図３に示されるように、ｉ行目のセット期間では、初期化期間と比較して、ｉ行目の電源線１１６における電位Ｖel(i)が高位側の電位Ｖel_Hに切り替えられる。これにより、電流が電源線１１６から、オン状態にあるトランジスター１３１のドレイン・ソース間を流れるので、ソースノードｓは、電位Ｖel_Lから上昇し始める（図３参照）。
【００３０】
ｉ行目のセット期間の途中で、ランプ信号Ｖrmp(i)が電位Ｖrefから電位Ｖxに立ち上がる。一方、セット期間において走査信号Ｇwr(i)および制御信号Ｇiniが引き続きＨレベルであるので、トランジスター１３１、１２０がオンして、ゲートノードｇが初期化電位Ｖiniに固定されている。
このため、図３または図６に示されるように、容量素子１３５、１３６の接続点であるソースノードｓの電位は、ランプ信号Ｖrmp(i)が立ち上がる瞬間でみたときに、容量素子１３６の他端に供給されたランプ信号Ｖrmp(i)の電位変動分（Ｖx−Ｖref）を容量素子１３５、１３５の容量比で分圧した分だけ上昇する。
【００３１】
ｉ行目のセット期間においてランプ信号Ｖrmp(i)の電位が立ち上がった後、一定の変化率で低下する。このため、図７に示されるようにセット電流Ｉsが、電源線１１６から、トランジスター１３１および容量素子１３６を順に経由して信号線１１８に流れる。
したがって、セット期間において、トランジスター１３１のゲート・ソース間は、セット電流Ｉsが自身のトランジスター１３１に流れるのに必要な電圧（Ｖth＋Ｖa）に収束する。換言すれば、セット期間においてソースノードｓは、図３に示されるように、初期化電位Ｖiniよりも、電圧（Ｖth＋Ｖa）だけ低い電位で飽和することになる。
【００３２】
なお、本実施形態では、ＯＬＥＤ１４０の陽極であるソースノードｓの飽和電位（Ｖini−Ｖth−Ｖa）と、ＯＬＥＤ１４０の陰極の電位Ｖctとの差分の電圧は、ＯＬＥＤ１４０の発光閾値電圧を下回るように設定される。このため、セット期間においても、ＯＬＥＤ１４０は、オフ状態を維持することになる。
【００３３】
＜サンプリング期間＞
セット期間の後、サンプリング期間に至る。図３に示されるように、ｉ行目のサンプリング期間では、セット期間と比較して、走査信号Ｇwr(i)および制御信号ＧiniがそれぞれＬレベルになる。このため、ｉ行（３ｊ−２）列の画素回路１１０にあっては、図８に示されるように、トランジスター１３２がオフするので、トランジスター１３１のゲートノードｇは、（３ｊ−２）列目のデータ線１１４から電気的に切り離された状態、すなわちハイ・インピーダンス（浮遊）状態になる。
各列のトランジスター１２０もオフするので、各データ線１１４は、給電線１２４から電気的に切り離される。このため、各データ線１１４については、次のデータ信号のサンプリングまで、寄生容量によって初期化電位Ｖiniに維持される。
なお、サンプリング期間においてもランプ信号Ｖrmp(i)の電位は一定の変化率で低下するので、セット電流Ｉsが流れ続ける。このため、トランジスター１３１のゲート・ソース間は、セット期間の終了時における電圧（Ｖth＋Ｖa）を維持することになる。
【００３４】
ｉ行目のサンプリング期間では、図示省略した制御装置によって、データ信号Ｖd(1)〜Ｖd(n)として、ｉ行目であって各グループに属する３列のうち、左端列、中央列、右端列の画素の階調レベルに対応した電位のデータ信号が順番に供給される。このため、ｊ番目のブロックに対応するデータ信号Ｖd(j)は、図３に示されるように、ｉ行（３ｊ−２）列の画素、ｉ行（３ｊ−１）列の画素、ｉ行（３ｊ）列の画素、の階調レベルに応じた電位に変化する。
また、制御装置によって、データ信号の出力に合わせて、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)が排他的にＨレベルになる。これによって、デマルチプレクサ２４０では、各ブロックにおいてトランジスター２４２が左端列、中央列、右端列の順番でオンするので、各データ線１１４には、ｉ行目であって、対応する列の画素の階調レベルに応じた電位のデータ信号がサンプリングされることになる。（３ｊ−２）列目のデータ線１１４でいえば、図８に示されるように、データ信号としてｉ行（３ｊ−２）列の画素の階調レベルに応じた電位Ｖdataがサンプリングされることになる
なお、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)がＬレベルになると、各列のトランジスター２４２がそれぞれオフになる。このため、各列のデータ線１１４は、それぞれ浮遊状態になるが、サンプリングされたデータ信号の電位は寄生容量によってそのまま保持される。
【００３５】
＜書込期間＞
サンプリング期間の後、第３期間としての書込期間に至る。図３に示されるように、ｉ行目の書込期間では、サンプリング期間と比較して、走査信号Ｇwr(i)が再びＨレベルになる。このため、ｉ行（３ｊ−２）列の画素回路１１０にあっては、図９に示されるようにトランジスター１３１が再びオンするので、ゲートノードｇには、（３ｊ−２）列目のデータ線１１４にサンプリングされたデータ信号の電位Ｖdataがセットされる。このため、電位Ｖdataに応じた電流Ｉdsがトランジスター１３１を流れるので、図３に示されるようにソースノードｓの電位が再び上昇し始める。
【００３６】
なお、ｉ行目のセット期間においても、ランプ信号Ｖrmp(i)の電位は時間経過とともにサンプリング期間と同じ割合で低下するので、セット電流Ｉsが、ソースノードｓから容量素子１３６を介してｉ行目の信号線１１８へ至る経路に流れる。そうとすると、トランジスター１３１を流れる電流Ｉdsは、ソースノードｓから、容量素子１３６へ向かって流れるセット電流Ｉsと、容量素子１３５へ向かって流れる電流（Ｉds−Ｉs）とに分岐することになる。
【００３７】
このときにトランジスター１３１に流れる電流Ｉdsによって、トランジスター１３１のゲート・ソース間の電圧Ｖgsが、次のように負帰還制御（移動度補償）される。
すなわち、トランジスター１３１の移動度μが小さければ、ゲートノードｇが同じ電位Ｖdataであっても、ドレインノードｄからソースノードｓに流れる電流が少なくなる。このため、ソースノードｓの電位上昇量ΔＶが小さくなり（図３参照）、その分、電圧Ｖgsの変化量（負帰還量）が大きくなるので、移動度μが小であるトランジスター１３１に対して、電流が多く流れる方向に制御が働く。
反対に、トランジスター１３１の移動度μが大きければ、ゲートノードｇが同じ電位Ｖdataであっても、ドレインノードｄからソースノードｓに流れる電流が多くなる。このため、ソースノードｓの電位上昇量ΔＶが大きくなり、その分、電圧Ｖgsの変化量（負帰還量）が小さくなるので、移動度μが大であるトランジスター１３１に対して、電流が少なく流れる方向に制御が働く。
このようにして、結局、図３に示されるように、トランジスター１３１のゲート・ソース間の電圧Ｖgsは、書込期間が終了するまでに、電圧（Ｖdata＋Ｖth＋Ｖa−ΔＶ）に収束することになる。
【００３８】
＜発光期間＞
そして、書込期間が終了すると、図３に示されるように、走査信号の電位Ｇwr(i)が再びＬレベルとなる。このため、図４に示されるようにトランジスター１３２がオフするので、ゲートノードｇは、浮遊状態になる。このとき、トランジスター１３１におけるゲート・ソース間の電圧Ｖgs（容量素子１３５の両端電圧）は、書込期間の終了時における電圧（Ｖdata＋Ｖth＋Ｖa−ΔＶ）に維持されるから、トランジスター１３１には当該電圧に応じた電流Ｉdrが流れる。
書込期間では、ランプ信号Ｖrmp(i)の電位の低下が停止して、電位Ｖrefで一定となるから、容量素子１３６にはセット電流Ｉsが流れない。
【００３９】
この結果、図３に示されるように、容量素子１３６の一端であるソースノードｓの電位は時間の経過とともに再上昇する。ゲートノードｇは浮遊状態であるので、ゲートノードｇの電位は、ソースノードｓの電位上昇に連動して上昇する。すなわち、ゲートノードｇおよびソースノードｓは、書込期間の終了時の電圧（Ｖdata＋Ｖth＋Ｖa−ΔＶ）を維持した状態で、それぞれ上昇する。
ソースノードｓの電位が上昇する過程において、ＯＬＥＤ１４０の両端電圧が発光閾値電圧を超えると、電流Ｉdrの一部がＯＬＥＤ１４０にも流れ始めて、発光開始となる。まもなく容量素子１３６への充電が完了すると、電流ＩdsがすべてＯＬＥＤ１４０に流れるので、当該ＯＬＥＤ１４０は、当該電流Ｉdrに応じた輝度で発光し続けることになる。
【００４０】
ゲート・ソース間の電圧Ｖgsが（Ｖdata＋Ｖth＋Ｖa−ΔＶ）であるから、トランジスター１３１によってＯＬＥＤ１４０に供給される電流Ｉdrは、当該トランジスター１３１が飽和領域で動作する場合を考えると、まず、閾値電圧Ｖthの影響が相殺される。また、電圧Ｖgsがトランジスター１３１の移動度μに応じて負帰還制御されているので、画素回路１１０毎に、トランジスター１３１の移動度μが相違しても、電流Ｉdrのバラツキによる影響が抑えられる。
【００４１】
このような動作は、ｉ行目の走査期間において、着目した（３ｊ−２）列目の画素回路１１０以外のｉ行目の画素回路１１０において時間的に並列して実行される。さらに、このようなｉ行目の動作は、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
この動作において、各画素回路１１０にけるＯＬＥＤ１４０には、トランジスター１３１の閾値電圧Ｖthや移動度μのバラツキが補償された電流がそれぞれ供給される。
したがって、本実施形態によれば、画素回路１１０毎にトランジスター１３１の特性がばらついても、そのばらつきに起因した輝度のムラが抑制されるので、高品位な表示が可能となる。
【００４２】
ところで、背景技術の欄で述べた従来の技術は、初期化電位Ｖiniに固定させた状態で、トランジスター１３１をオンさせることによって、当該トランジスター１３１のゲート・ソース間の電圧を当該トランジスター１３１の閾値電圧Ｖthに漸近させる、というものである。しかしながら、この技術では、トランジスター１３１のゲート・ソース間の電圧が閾値電圧Ｖthに近づくにつれてドレインノードｄからソースノードｓに流れる電流は微小になり、ゲート・ソース間の電圧の時間変化率が非常に小さくなる。このため、トランジスター１３１のゲート・ソース間の電圧が目的とする閾値電圧に到達するまでには（トランジスター１３１に流れる電流の値がゼロになるまでには）、非常に長い時間を要してしまうことになる。
これに対して、本実施形態では、セット期間の終了時であっても、トランジスター１３１のドレインノードｄからソースノードｓにセット電流Ｉsが流れるので、トランジスター１３１のゲート・ソース間の電圧が目的とする電圧（Ｖth＋Ｖa）に到達するまでの時間を短縮化することができ、その分、発光期間の時間長を確保することができる。
【００４３】
また、本実施形態では、ｉ行目のセット期間の途中でランプ信号Ｖrmp(i)が電位Ｖrefから電位Ｖxに立ち上がるように構成されている。この立ち上がりによって、図３に示されるように、トランジスター１３１のゲート・ソース間の電圧Ｖgsは、一気に低くなって、目的とする電圧（Ｖth＋Ｖa）に近くなる。したがって、本実施形態によれば、セット期間を短縮しても、トランジスター１３１のゲート・ソース間の電圧Ｖgsを当該セット期間内に目的とする電圧（Ｖth＋Ｖa）に到達させることが十分に可能になる。
換言すれば、ドレインノードｄからソースノードｓに流れる電流のみによって、ゲート・ソース間に電圧をセットする場合では、図３において破線で示されるようにセット期間内に目的電圧（Ｖth＋Ｖa）に到達しないときがある。このとき、トランジスター１３１の閾値電圧が十分に補償されないので、表示ムラが発生してしまうことになる。
これに対して、本実施形態では、短いセット期間でもトランジスター１３１のゲート・ソース間を目的とする電圧（Ｖth＋Ｖa）に到達するので、より確実に閾値電圧を補償して、表示ムラの発生を抑えた高品位な表示が可能となるのである。
【００４４】
なお、トランジスター１３１のゲート・ソース間の電圧を、セット期間の終了時までに目的とする電圧に到達させるためには、一見すれば、電位Ｖel_Lを高めれば良いようにみえる。しかし、電位Ｖel_Lを高めたときに、ＯＬＥＤ１４０の陰極の電位Ｖctとの差分の電圧がＯＬＥＤ１４０の発光閾値電圧を超えやすくなる。発光閾値電圧を超えてしまうと、例えば階調レベルが最低値の黒が指定される場合であっても発光状態になってしまう。このため、低階調側の表現特性が悪化してしまうことになるので、電位Ｖel_Lについては、むやみに高めることができない、といった事情がある。
【００４５】
本発明は、上述した実施形態に限られず、種々の変形・適用が可能である。
例えば上述した実施形態にあっては、行毎の電源線１１６に、走査線１１２の走査に同期して電位Ｖel_Hまたは電位Ｖel_Lのいずれかを供給する構成としたが、電位Ｖel_Hを給電する高位側電源線と電位Ｖel_Lを給電する低位側電源線とを設けるとともに、いずれかの電源線を選択するスイッチを画素回路１１０内に設けて、トランジスター１３１のドレインノードｄに供給する構成としても良い。
【００４６】
実施形態では、データ線１１４を複数本毎にグループ化するとともに、各グループにおいて３列のデータ線１１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。また、グループ化せずに、書込期間において各列のデータ線１１４にデータ信号を一斉に供給する構成としても良い。いずれにしても、書込期間においてトランジスター１３１がオンしたときに、ゲートノードｇに階調レベルに応じた電位のデータ信号が供給される構成であれば良い。
【００４７】
一方、トランジスター１３１、１３２についてはそれぞれＮチャネル型としたが、いずれか一方を、または、双方をＰチャネル型としても良い。
また、実施形態においては、発光素子としてＯＬＥＤ１４０を例示したが、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子など、電流に応じた輝度で発光する素子が適用可能である。
【００４８】
＜電子機器＞
次に、本発明に係る電気光学装置を適用した電子機器のいくつかについて説明する。
図１０は、上述した実施形態に係る電気光学装置１０を表示装置として採用した電子機器（その１）としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター２０００は、表示装置としての電気光学装置１０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。電気光学装置１０において、発光素子にＯＬＥＤ１４０を使用した場合、視野角が広く見易い画面表示が可能になる。
【００４９】
図１１は、実施形態に係る電気光学装置１０を表示装置として採用した電子機器（その２）である携帯電話機の外観を示す図である。携帯電話機３０００は、複数の操作ボタン３００１や方向キー３００２などのほか、受話口３００３、送話口３００４とともに上述した電気光学装置１０を備える。方向キー３００２を操作することによって、電気光学装置１０に表示される画面がスクロールする。
【００５０】
図１２は、実施形態に係る電気光学装置１０を表示装置として採用した電子機器（その３）としての携帯情報端末（ＰＤＡ：Personal Digital Assistants）の外観を示す図である。携帯情報端末４０００は、複数の操作ボタン４００１や方向キー４００２などのほか、上述した電気光学装置１０を備える。携帯情報端末４０００では、所定の操作によって住所録やスケジュール帳などの各種の情報が電気光学装置１０に表示されるとともに、表示された情報が方向キー４００２の操作に応じてスクロールする。
【００５１】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１０から図１２までに示した例のほか、テレビ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００５２】
１０…電気光学装置、１１０…画素回路、１１２…走査線、１１４…データ線、１１６…電源線、１１７…電極、１１８…信号線、１２０…トランジスター、１３１…トランジスター、１３２…トランジスター、１３５…容量素子、１３６…容量素子、１４０…発光素子、１６０…走査線駆動回路、１７０…電源線駆動回路、２４０…デマルチプレクサ、２４２…トランジスター、２０００…パーソナルコンピューター、３０００…携帯電話機、４０００…携帯情報端末。
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、表示すべき画像の画素に対応して画素回路が設けられる。当該画素回路は、上記発光素子のほか、当該発光素子に電流を供給するトランジスターを含む回路構成が一般的である。このような回路構成において、トランジスターの閾値電圧や移動度などの特性が画素回路毎に相違していると、表示画面の一様性を損なう表示ムラが発生する。このため、トランジスターの閾値電圧や移動度などの特性を補償する技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１２２６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、この技術では、発光素子に電流を供給するトランジスターの閾値電圧を補償する動作が、映像信号のサンプリングに先行する複数の水平周期で繰り返し実行されるので、その分だけ、発光期間の時間長が短くなる。したがって、発光期間の時間長を十分に確保することが困難であるという問題があった。
本発明はこのような事情に鑑みてなされたものであり、その目的の１つは、サンプリングに先行する期間においてトランジスターのゲート・ソース間に目的とする電圧にセットするのに要する時間を短くして、その分、発光期間の時間長を確保することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電気光学装置にあっては、画素回路と、前記画素回路を駆動する駆動回路とを具備し、前記画素回路は、第１電源線と第２電源線との間に直列に接続される第１トランジスターおよび発光素子と、一端が前記第１トランジスターにおいて前記第１電源線とは非接続側のノードに接続され、他端が信号線に接続された容量素子と、を含み、前記駆動回路は、第１期間に、前記第１電源線に対して高位側の第１電位または低位側の第２電位のうち、前記第２電位を供給し、前記第１トランジスターのゲートに対して当該第１トランジスターを導通状態とさせる初期化電位を供給し、前記第１期間の後の第２期間に、前記第１電源線に対して前記第１電位を供給し、前記第１トランジスターのゲートに対して前記初期化電位を供給し、前記信号線に対して、当該第２期間の途中で前記第１トランジスターのゲートおよびソース間の電圧が低くなる方向に変化させた後に、前記容量素子にセット電流が流れるように、電位が時間的に変化する波形信号を供給し、前記第２期間の後の第３期間に、前記第１トランジスターのゲートに、階調レベルに応じた電位のデータ信号を供給することを特徴とする。
本発明によれば、第２期間において、セット電流が第１トランジスターを流れるのに必要な電圧が、当該第１トランジスターのゲート・ソース間にセットされる途中で、波形信号の電位が変化する。この電位の変化によって、ゲート・ソース間の電圧が低くなる方向に、変動する。したがって、本発明では、ゲート・ソース間に閾値電圧をセットする場合と比較して、セットに必要な時間長を短縮することができる。
【０００６】
本発明において、前記駆動回路は、前記波形信号を、前記第２期間の途中で前記第３電位から第４電位に変化させた後に前記第４電位から前記第３電位に向かって直線的に変化させる態様としても良いし、前記第３期間の終了点まで含むように前記第４電位から前記第３電位に向かって変化させる態様としても良いし、前記第１期間から前記第２期間の途中まで前記第３電位とさせる態様としても良い。
【０００７】
本発明において、前記画素回路は、前記第１トランジスターのゲートとデータ線との間に配置した第２トランジスターを含み、前記駆動回路は、前記第２トランジスターを、前記第１期間、前記第２期間および前記第３期間に導通状態とし、前記データ線に、前記第１期間および第２期間に前記初期化電位を供給し、前記第３期間に前記データ信号を供給する構成としても良い。
また、この構成において、前記データ線と、前記初期化電位が給電される給電線との間に配置した第３トランジスターを有し、前記第３トランジスターは、前記第１期間および第２期間において導通状態になる構成としても良い。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器は、典型的には表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）にも適用可能である。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置における画素回路を示す図である。
【図３】電気光学装置における動作を示す図である。
【図４】画素回路の動作を説明するため図である。
【図５】画素回路の動作を説明するため図である。
【図６】画素回路の動作を説明するため図である。
【図７】画素回路の動作を説明するため図である。
【図８】画素回路の動作を説明するため図である。
【図９】画素回路の動作を説明するため図である。
【図１０】実施形態の電気光学装置を用いた電子機器（その１）を示す図である。
【図１１】実施形態の電気光学装置を用いた電子機器（その２）を示す図である。
【図１２】実施形態の電気光学装置を用いた電子機器（その３）を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この図に示されるように、電気光学装置１０は、表示部１００、走査線駆動回路１６０、電源線駆動回路１７０およびデマルチプレクサ２４０に大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、まず、ｍ行の走査線１１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１１４が図において縦方向に延在し、かつ、各走査線１１２と互いに電気的な絶縁を保って設けられている。次に、ｍ行の走査線１１２と（３ｎ）列のデータ線１１４との交差部に対応して、画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列される。
【００１０】
ここで、ｍ、ｎは、いずれも自然数である。走査線１１２および画素回路１１０のマトリクスの行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。また、データ線１１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、図１において左から数えて（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１１４は、それぞれｊ番目のブロックに属している、ということになる。
また、表示部１００には、１行毎に個別の電源線１１６および信号線１１８が設けられて、１行分の画素回路１１０にわたってそれぞれ共用されている。
【００１１】
電気光学装置１０には、図示を省略した上位の制御装置から次のような制御信号やデータ信号が供給される。すなわち、制御装置から、走査線駆動回路１６０を制御するための制御信号Ｃtra、電源線駆動回路１７０を制御するための制御信号Ｃtrb、デマルチプレクサ２４０の選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)、初期化用の制御信号Ｇiniが、それぞれ供給される。
また、制御装置からは、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が１、２、…、ｎ番目のブロックに対応して供給される。データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値Ｖdata(max)は最大輝度の白レベルに相当し、最低値Ｖdata(min)は最小輝度の黒レベルに相当する。
【００１２】
走査線駆動回路１６０は、フレームの期間にわたって走査線１１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtraにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。なお、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間である。
【００１３】
電源線駆動回路１７０は、１、２、３、…、（ｍ−１）、ｍ行目の電源線１１６および信号線１１８の電位を制御信号Ｃtrbにしたがって、すなわち走査線１１２の水平走査に同期して、それぞれ制御するものである。詳細には、電源線駆動回路１７０は、電源線１１６については、第１電位としての高位側の電位Ｖel_Hまたは第２電位としての低位側の電位Ｖel_Lのいずれかに切り替えて供給する。図１においては、１、２、３、…、（ｍ−１）、ｍ行目の電源線１１６に供給される電源電位を、各行で区別するために、それぞれＶel(1)、Ｖel(2)、Ｖel(3)、…、Ｖel(m-1)、Ｖel(m)と表記している。
一方、電源線駆動回路１７０は、水平走査される走査線１１２に対応した信号線１１８に、次のようなランプ信号（波形信号）を供給する。すなわち、電源線駆動回路１７０は、後述するようにセット期間の途中で第３電位としての電位Ｖrefから第４電位としての電位Ｖxまで立ち上がって、この後、書込期間の終了時の電位Ｖrefまで直線的に低下するランプ信号を供給する。１、２、３、…、（ｍ−１）、ｍ行目の信号線１１８に供給されるランプ信号を区別するために、それぞれＶrmp(1)、Ｖrmp(2)、Ｖrmp(3)、…、Ｖrmp(m-1)、Ｖrmp(m)と表記している。
電源駆動回路１７０は、また、初期化電位Ｖiniを給電線１２４に供給する。
【００１４】
デマルチプレクサ２４０は、データ線１１４毎に設けられたＮチャネル型のトランジスター２４２の集合体であり、各ブロックを構成する３列のデータ線１１４に対し、データ信号を順番に分配するものである。
ここで、各ブロックにおいて左端列に位置するデータ線１１４、ｊ番目のブロックでいえば、（３ｊ−２）列目のデータ線１１４に設けられたトランジスター２４２は、制御信号Ｓel(1)がＨレベルであるときにオン（導通）して、データ信号を当該左端列のデータ線１１４にサンプリングする。
同様に、各ブロックにおいて中央列、右端列に位置するデータ線１１４、ｊ番目のブロックでいえば、（３ｊ−１）、（３ｊ）列目のデータ線１１４に設けられたトランジスター２４２は、制御信号Ｓel(2)、Ｓel(3)がＨレベルであるときにそれぞれオンして、データ信号を当該中央、右端のデータ線１１４にそれぞれサンプリングする。
なお、各列のデータ線１１４には、図示省略しているが、それぞれ容量が寄生している。このため、トランジスター２４２がオンして、データ線１１４にデータ信号がサンプリングされたとき、その後、トランジスター２４２がオフ（非導通）状態になっても、当該データ信号の電位が寄生容量によって保持される構成となっている。
【００１５】
Ｎチャネル型のトランジスター１２０は、データ線１１４毎に設けられる。トランジスター１２０にあっては、ゲートノードが、制御信号Ｇiniを供給する制御信号線１２２に接続され、ソースまたはドレインノードの一方が給電線１２４に接続され、ソースまたはドレインノードの他方がデータ線１１４に接続されている。なお、制御信号Ｇiniは、各行の走査期間のうち、後述する初期化期間およびセット期間においてＨレベルとなり、他の期間においてＬレベルとなる信号である。
【００１６】
なお、本実施形態では、便宜的に走査線駆動回路１６０、電源線駆動回路１７０およびデマルチプレクサ２４０に分けているが、これらをまとめて、画素回路１１０を駆動するための駆動回路として概念することも可能である。
【００１７】
図２を参照して画素回路１１０について説明する。なお、この図においては、ｉ行目及び当該ｉ行目に対し下側で隣り合う（ｉ＋１）行目の走査線１１２と、ｊ番目のブロックに属する３列のうち、（３ｊ−２）列目及び当該（３ｊ−２）列目に対し右側で隣り合う（３ｊ−１）列目のデータ線１１４との交差に対応する２×２の計４画素分の画素回路１１０が示されている。
図に示されるように、各画素回路１１０は、それぞれＮチャネル型のトランジスター１３１、１３２と、容量素子１３５、１３６と、ＯＬＥＤ１４０とを含む構成である。各画素回路１１０については電気的にみれば互いに同一構成なので、ｉ行（３ｊ−２）列に位置するもので代表して説明する。
【００１８】
ｉ行（３ｊ−２）列の画素回路１１０において、トランジスター１３２のゲートノードがｉ行目の走査線１１２に接続されている。トランジスター１３２において、ドレインノードまたはソースノードの一方がデータ線１１４に接続され、ドレインノードまたはソースノードの他方が、容量素子１３５の一端とトランジスター１３１のゲートノードｇとにそれぞれ接続されている。
【００１９】
容量素子１３５の他端は、トランジスター１３１のソースノードｓと、容量素子１３６の一端と、ＯＬＥＤ１４０の陽極とにそれぞれ接続されている。トランジスター１３１のドレインノードｄは、ｉ行目の電源線１１６に接続されている。容量素子１３６の他端は、ｉ行目の信号線１１８に接続されている。
ここで、トランジスター１３１が第１トランジスターとなり、トランジスター１３２が第２トランジスターとなる。また、ソースノードｓが電源線１１６（第１電源線）とは非接続側のノードとなる。容量素子１３５については、トランジスター１３１のゲートノードｇに寄生する容量を用いることができる場合がある。
【００２０】
ＯＬＥＤ１４０の陽極は、画素回路１１０毎に個別に設けられた画素電極である。一方、ＯＬＥＤ１４０の陰極は、画素回路１１０のすべてにわたって共通の電極１１７（第２電源線）であって、電源の低位側の電位Ｖctに保たれている。ＯＬＥＤ１４０は、例えばガラス基板において、互いに対向する陽極と透明性を有する陰極とで有機ＥＬ材料からなる発光層を挟持した素子である。ＯＬＥＤ１４０において、発光閾値電圧を超えた状態で陽極から陰極に向かって順方向に電流が流れると、当該電流に応じた輝度にて光が発生するとともに、基板とは反対側の陰極を通過し、観察者側に視認される構成となっている。
【００２１】
なお、図２において、Ｇwr(i)、Ｇwr(i+1)は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号である。Ｖel(i)、Ｖel(i+1)は、それぞれｉ、（ｉ＋１）行目の電源線１１６に供給される電源電位であり、Ｖrmp(i)、Ｖrmp(i+1)は、それぞれｉ、（ｉ＋１）行目の信号線１１８に供給されるランプ信号である。
【００２２】
表示部１００は、一般にガラス基板などの透明性を有する絶縁基板に形成される。このため、表示部１００の画素回路１１０におけるトランジスター１３１、１３２は、例えば薄膜トランジスターであり、非晶質シリコンや低温ポリシリコンで形成される。低温ポリシリコンで形成する場合、走査線駆動回路１６０および電源線駆動回路１７０を構成する能動素子や、トランジスター１２０、２４２については、画素回路１１０とともに上記絶縁基板に形成することができる。また、電気光学装置１０の全体をシリコン基板のような半導体基板に形成しても良い。
【００２３】
図３を参照して電気光学装置１０の動作について説明する。なお、図３は、電気光学装置１０における各部の動作を説明するための波形図であるが、論理信号以外の信号の電位を示す縦スケールは、説明便宜のために波形同士で異ならせている場合がある。
この図に示されるように、走査線駆動回路１６０が走査信号Ｇwr(1)〜Ｇwr(m)の電位を切り替えることによって、１フレームの期間において１〜ｍ行目の走査線１１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、主にｉ行目の走査線１１２が水平走査される走査期間において、当該ｉ行目であって、ｊ番目のブロックに属する（３ｊ−２）列の画素回路１１０について着目して説明する。
【００２４】
本実施形態において、ｉ行目の走査期間は、大別すると時間の順で、初期化期間→セット期間→サンプリング期間→書込期間に分けられる。そして、書込期間の終了後に後述する条件を満たしたときから、次のフレームの初期化期間が開始するまでが発光期間となり、これらの期間が繰り返される。なお、セット期間は、目的とする電圧を容量素子１３５にセットする期間であり、書込期間には、トランジスター１３１の移動度μの補償する期間も含まれる。
【００２５】
＜発光期間＞
説明の便宜上、ｉ行目の走査期間の前に、前提となる発光期間から説明する。図３に示されるように、発光期間では、走査信号Ｇwr(i)がＬレベルである。このため、ｉ行（３ｊ−２）列の画素回路１１０においては、図４に示されるように、トランジスター１３２がオフであり、ゲートノードｇは、データ線１１４から電気的に切り離された状態となる。
ランプ信号Ｖrmp(i)は電位Ｖrefで一定であるので、容量素子１３６に電流は流れない。
また、容量素子１３５には、すなわちトランジスター１３１におけるゲート・ソース間には、後述するように階調レベルに応じた電位に対してトランジスター１３１の特性を相殺するように補償された電圧がセットされている。電位Ｖel(i)は高位側の電位Ｖel_Hであるので、ＯＬＥＤ１４０には、図４に示されるように当該ゲート・ソース間の電圧Ｖgsに応じた電流Ｉdrが供給される。このため、ＯＬＥＤ１４０は、階調レベルに応じた輝度で、トランジスター１３１における特性を相殺した状態で発光することになる。このとき、ソースノードｓ（ＯＬＥＤ１４０の陽極、容量素子１３６の一端）は、発光期間において当該電流Ｉdrに応じた電位に保持されることになる。
【００２６】
＜初期化期間＞
次に、ｉ行目の走査期間に至る。走査期間の最初は第１期間としての初期化期間である。図３に示されるように、ｉ行目の初期化期間では、制御信号Ｇiniおよび走査信号Ｇwr(i)がそれぞれＨレベルとなる。このため、図５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２０、１３２がオンする。したがって、ゲートノードｇは、トランジスター１３２、データ線１１４およびトランジスター１２０を介して給電線１２４に電気的に接続されるので、初期化電位Ｖiniにセットされる（図３参照）。
【００２７】
一方、電源線１１６における電位Ｖel(i)は、電源線駆動回路１７０によって低位側の電位Ｖel_Lに切り替えられる。ここで、電位Ｖel_Lと初期化電位Ｖiniとの差分の電圧は、トランジスター１３１の閾値電圧Ｖthを十分に上回るように設定される。このため、トランジスター１３１がオン状態になるので、図３または図５に示されるように、ソースノードｓは、電源線１１６の電位Ｖel_Lにリセットされる。
したがって、ｉ行目の画素回路１１０では、トランジスター１３１のゲート・ソース間の電圧Ｖgs（容量素子の１３５の保持電圧）が電圧（Ｖini−Ｖel_L）にそれぞれ初期化されて、均一に揃えられることになる。
【００２８】
また、ソースノードｓは、ＯＬＥＤ１４０の陽極でもある。このとき、ＯＬＥＤ１４０の陽極の電位Ｖel_Lについては、ＯＬＥＤ１４０の陰極の電位Ｖctとの差分の電圧がＯＬＥＤ１４０の発光閾値電圧を超えないように設定される。このため、発光期間においてオン状態にあったＯＬＥＤ１４０は、初期化期間においてオフ状態（非発光状態）になる。
【００２９】
＜セット期間＞
初期化期間に続いて、第２期間としてのセット期間に至る。図３に示されるように、ｉ行目のセット期間では、初期化期間と比較して、ｉ行目の電源線１１６における電位Ｖel(i)が高位側の電位Ｖel_Hに切り替えられる。これにより、電流が電源線１１６から、オン状態にあるトランジスター１３１のドレイン・ソース間を流れるので、ソースノードｓは、電位Ｖel_Lから上昇し始める（図３参照）。
【００３０】
ｉ行目のセット期間の途中で、ランプ信号Ｖrmp(i)が電位Ｖrefから電位Ｖxに立ち上がる。一方、セット期間において走査信号Ｇwr(i)および制御信号Ｇiniが引き続きＨレベルであるので、トランジスター１３１、１２０がオンして、ゲートノードｇが初期化電位Ｖiniに固定されている。
このため、図３または図６に示されるように、容量素子１３５、１３６の接続点であるソースノードｓの電位は、ランプ信号Ｖrmp(i)が立ち上がる瞬間でみたときに、容量素子１３６の他端に供給されたランプ信号Ｖrmp(i)の電位変動分（Ｖx−Ｖref）を容量素子１３５、１３５の容量比で分圧した分だけ上昇する。
【００３１】
ｉ行目のセット期間においてランプ信号Ｖrmp(i)の電位が立ち上がった後、一定の変化率で低下する。このため、図７に示されるようにセット電流Ｉsが、電源線１１６から、トランジスター１３１および容量素子１３６を順に経由して信号線１１８に流れる。
したがって、セット期間において、トランジスター１３１のゲート・ソース間は、セット電流Ｉsが自身のトランジスター１３１に流れるのに必要な電圧（Ｖth＋Ｖa）に収束する。換言すれば、セット期間においてソースノードｓは、図３に示されるように、初期化電位Ｖiniよりも、電圧（Ｖth＋Ｖa）だけ低い電位で飽和することになる。
【００３２】
なお、本実施形態では、ＯＬＥＤ１４０の陽極であるソースノードｓの飽和電位（Ｖini−Ｖth−Ｖa）と、ＯＬＥＤ１４０の陰極の電位Ｖctとの差分の電圧は、ＯＬＥＤ１４０の発光閾値電圧を下回るように設定される。このため、セット期間においても、ＯＬＥＤ１４０は、オフ状態を維持することになる。
【００３３】
＜サンプリング期間＞
セット期間の後、サンプリング期間に至る。図３に示されるように、ｉ行目のサンプリング期間では、セット期間と比較して、走査信号Ｇwr(i)および制御信号ＧiniがそれぞれＬレベルになる。このため、ｉ行（３ｊ−２）列の画素回路１１０にあっては、図８に示されるように、トランジスター１３２がオフするので、トランジスター１３１のゲートノードｇは、（３ｊ−２）列目のデータ線１１４から電気的に切り離された状態、すなわちハイ・インピーダンス（浮遊）状態になる。
各列のトランジスター１２０もオフするので、各データ線１１４は、給電線１２４から電気的に切り離される。このため、各データ線１１４については、次のデータ信号のサンプリングまで、寄生容量によって初期化電位Ｖiniに維持される。
なお、サンプリング期間においてもランプ信号Ｖrmp(i)の電位は一定の変化率で低下するので、セット電流Ｉsが流れ続ける。このため、トランジスター１３１のゲート・ソース間は、セット期間の終了時における電圧（Ｖth＋Ｖa）を維持することになる。
【００３４】
ｉ行目のサンプリング期間では、図示省略した制御装置によって、データ信号Ｖd(1)〜Ｖd(n)として、ｉ行目であって各グループに属する３列のうち、左端列、中央列、右端列の画素の階調レベルに対応した電位のデータ信号が順番に供給される。このため、ｊ番目のブロックに対応するデータ信号Ｖd(j)は、図３に示されるように、ｉ行（３ｊ−２）列の画素、ｉ行（３ｊ−１）列の画素、ｉ行（３ｊ）列の画素、の階調レベルに応じた電位に変化する。
また、制御装置によって、データ信号の出力に合わせて、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)が排他的にＨレベルになる。これによって、デマルチプレクサ２４０では、各ブロックにおいてトランジスター２４２が左端列、中央列、右端列の順番でオンするので、各データ線１１４には、ｉ行目であって、対応する列の画素の階調レベルに応じた電位のデータ信号がサンプリングされることになる。（３ｊ−２）列目のデータ線１１４でいえば、図８に示されるように、データ信号としてｉ行（３ｊ−２）列の画素の階調レベルに応じた電位Ｖdataがサンプリングされることになる
なお、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)がＬレベルになると、各列のトランジスター２４２がそれぞれオフになる。このため、各列のデータ線１１４は、それぞれ浮遊状態になるが、サンプリングされたデータ信号の電位は寄生容量によってそのまま保持される。
【００３５】
＜書込期間＞
サンプリング期間の後、第３期間としての書込期間に至る。図３に示されるように、ｉ行目の書込期間では、サンプリング期間と比較して、走査信号Ｇwr(i)が再びＨレベルになる。このため、ｉ行（３ｊ−２）列の画素回路１１０にあっては、図９に示されるようにトランジスター１３１が再びオンするので、ゲートノードｇには、（３ｊ−２）列目のデータ線１１４にサンプリングされたデータ信号の電位Ｖdataがセットされる。このため、電位Ｖdataに応じた電流Ｉdsがトランジスター１３１を流れるので、図３に示されるようにソースノードｓの電位が再び上昇し始める。
【００３６】
なお、ｉ行目のセット期間においても、ランプ信号Ｖrmp(i)の電位は時間経過とともにサンプリング期間と同じ割合で低下するので、セット電流Ｉsが、ソースノードｓから容量素子１３６を介してｉ行目の信号線１１８へ至る経路に流れる。そうとすると、トランジスター１３１を流れる電流Ｉdsは、ソースノードｓから、容量素子１３６へ向かって流れるセット電流Ｉsと、容量素子１３５へ向かって流れる電流（Ｉds−Ｉs）とに分岐することになる。
【００３７】
このときにトランジスター１３１に流れる電流Ｉdsによって、トランジスター１３１のゲート・ソース間の電圧Ｖgsが、次のように負帰還制御（移動度補償）される。
すなわち、トランジスター１３１の移動度μが小さければ、ゲートノードｇが同じ電位Ｖdataであっても、ドレインノードｄからソースノードｓに流れる電流が少なくなる。このため、ソースノードｓの電位上昇量ΔＶが小さくなり（図３参照）、その分、電圧Ｖgsの変化量（負帰還量）が大きくなるので、移動度μが小であるトランジスター１３１に対して、電流が多く流れる方向に制御が働く。
反対に、トランジスター１３１の移動度μが大きければ、ゲートノードｇが同じ電位Ｖdataであっても、ドレインノードｄからソースノードｓに流れる電流が多くなる。このため、ソースノードｓの電位上昇量ΔＶが大きくなり、その分、電圧Ｖgsの変化量（負帰還量）が小さくなるので、移動度μが大であるトランジスター１３１に対して、電流が少なく流れる方向に制御が働く。
このようにして、結局、図３に示されるように、トランジスター１３１のゲート・ソース間の電圧Ｖgsは、書込期間が終了するまでに、電圧（Ｖdata＋Ｖth＋Ｖa−ΔＶ）に収束することになる。
【００３８】
＜発光期間＞
そして、書込期間が終了すると、図３に示されるように、走査信号の電位Ｇwr(i)が再びＬレベルとなる。このため、図４に示されるようにトランジスター１３２がオフするので、ゲートノードｇは、浮遊状態になる。このとき、トランジスター１３１におけるゲート・ソース間の電圧Ｖgs（容量素子１３５の両端電圧）は、書込期間の終了時における電圧（Ｖdata＋Ｖth＋Ｖa−ΔＶ）に維持されるから、トランジスター１３１には当該電圧に応じた電流Ｉdrが流れる。
書込期間では、ランプ信号Ｖrmp(i)の電位の低下が停止して、電位Ｖrefで一定となるから、容量素子１３６にはセット電流Ｉsが流れない。
【００３９】
この結果、図３に示されるように、容量素子１３６の一端であるソースノードｓの電位は時間の経過とともに再上昇する。ゲートノードｇは浮遊状態であるので、ゲートノードｇの電位は、ソースノードｓの電位上昇に連動して上昇する。すなわち、ゲートノードｇおよびソースノードｓは、書込期間の終了時の電圧（Ｖdata＋Ｖth＋Ｖa−ΔＶ）を維持した状態で、それぞれ上昇する。
ソースノードｓの電位が上昇する過程において、ＯＬＥＤ１４０の両端電圧が発光閾値電圧を超えると、電流Ｉdrの一部がＯＬＥＤ１４０にも流れ始めて、発光開始となる。まもなく容量素子１３６への充電が完了すると、電流ＩdsがすべてＯＬＥＤ１４０に流れるので、当該ＯＬＥＤ１４０は、当該電流Ｉdrに応じた輝度で発光し続けることになる。
【００４０】
ゲート・ソース間の電圧Ｖgsが（Ｖdata＋Ｖth＋Ｖa−ΔＶ）であるから、トランジスター１３１によってＯＬＥＤ１４０に供給される電流Ｉdrは、当該トランジスター１３１が飽和領域で動作する場合を考えると、まず、閾値電圧Ｖthの影響が相殺される。また、電圧Ｖgsがトランジスター１３１の移動度μに応じて負帰還制御されているので、画素回路１１０毎に、トランジスター１３１の移動度μが相違しても、電流Ｉdrのバラツキによる影響が抑えられる。
【００４１】
このような動作は、ｉ行目の走査期間において、着目した（３ｊ−２）列目の画素回路１１０以外のｉ行目の画素回路１１０において時間的に並列して実行される。さらに、このようなｉ行目の動作は、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
この動作において、各画素回路１１０にけるＯＬＥＤ１４０には、トランジスター１３１の閾値電圧Ｖthや移動度μのバラツキが補償された電流がそれぞれ供給される。
したがって、本実施形態によれば、画素回路１１０毎にトランジスター１３１の特性がばらついても、そのばらつきに起因した輝度のムラが抑制されるので、高品位な表示が可能となる。
【００４２】
ところで、背景技術の欄で述べた従来の技術は、初期化電位Ｖiniに固定させた状態で、トランジスター１３１をオンさせることによって、当該トランジスター１３１のゲート・ソース間の電圧を当該トランジスター１３１の閾値電圧Ｖthに漸近させる、というものである。しかしながら、この技術では、トランジスター１３１のゲート・ソース間の電圧が閾値電圧Ｖthに近づくにつれてドレインノードｄからソースノードｓに流れる電流は微小になり、ゲート・ソース間の電圧の時間変化率が非常に小さくなる。このため、トランジスター１３１のゲート・ソース間の電圧が目的とする閾値電圧に到達するまでには（トランジスター１３１に流れる電流の値がゼロになるまでには）、非常に長い時間を要してしまうことになる。
これに対して、本実施形態では、セット期間の終了時であっても、トランジスター１３１のドレインノードｄからソースノードｓにセット電流Ｉsが流れるので、トランジスター１３１のゲート・ソース間の電圧が目的とする電圧（Ｖth＋Ｖa）に到達するまでの時間を短縮化することができ、その分、発光期間の時間長を確保することができる。
【００４３】
また、本実施形態では、ｉ行目のセット期間の途中でランプ信号Ｖrmp(i)が電位Ｖrefから電位Ｖxに立ち上がるように構成されている。この立ち上がりによって、図３に示されるように、トランジスター１３１のゲート・ソース間の電圧Ｖgsは、一気に低くなって、目的とする電圧（Ｖth＋Ｖa）に近くなる。したがって、本実施形態によれば、セット期間を短縮しても、トランジスター１３１のゲート・ソース間の電圧Ｖgsを当該セット期間内に目的とする電圧（Ｖth＋Ｖa）に到達させることが十分に可能になる。
換言すれば、ドレインノードｄからソースノードｓに流れる電流のみによって、ゲート・ソース間に電圧をセットする場合では、図３において破線で示されるようにセット期間内に目的電圧（Ｖth＋Ｖa）に到達しないときがある。このとき、トランジスター１３１の閾値電圧が十分に補償されないので、表示ムラが発生してしまうことになる。
これに対して、本実施形態では、短いセット期間でもトランジスター１３１のゲート・ソース間を目的とする電圧（Ｖth＋Ｖa）に到達するので、より確実に閾値電圧を補償して、表示ムラの発生を抑えた高品位な表示が可能となるのである。
【００４４】
なお、トランジスター１３１のゲート・ソース間の電圧を、セット期間の終了時までに目的とする電圧に到達させるためには、一見すれば、電位Ｖel_Lを高めれば良いようにみえる。しかし、電位Ｖel_Lを高めたときに、ＯＬＥＤ１４０の陰極の電位Ｖctとの差分の電圧がＯＬＥＤ１４０の発光閾値電圧を超えやすくなる。発光閾値電圧を超えてしまうと、例えば階調レベルが最低値の黒が指定される場合であっても発光状態になってしまう。このため、低階調側の表現特性が悪化してしまうことになるので、電位Ｖel_Lについては、むやみに高めることができない、といった事情がある。
【００４５】
本発明は、上述した実施形態に限られず、種々の変形・適用が可能である。
例えば上述した実施形態にあっては、行毎の電源線１１６に、走査線１１２の走査に同期して電位Ｖel_Hまたは電位Ｖel_Lのいずれかを供給する構成としたが、電位Ｖel_Hを給電する高位側電源線と電位Ｖel_Lを給電する低位側電源線とを設けるとともに、いずれかの電源線を選択するスイッチを画素回路１１０内に設けて、トランジスター１３１のドレインノードｄに供給する構成としても良い。
【００４６】
実施形態では、データ線１１４を複数本毎にグループ化するとともに、各グループにおいて３列のデータ線１１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。また、グループ化せずに、書込期間において各列のデータ線１１４にデータ信号を一斉に供給する構成としても良い。いずれにしても、書込期間においてトランジスター１３１がオンしたときに、ゲートノードｇに階調レベルに応じた電位のデータ信号が供給される構成であれば良い。
【００４７】
一方、トランジスター１３１、１３２についてはそれぞれＮチャネル型としたが、いずれか一方を、または、双方をＰチャネル型としても良い。
また、実施形態においては、発光素子としてＯＬＥＤ１４０を例示したが、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子など、電流に応じた輝度で発光する素子が適用可能である。
【００４８】
＜電子機器＞
次に、本発明に係る電気光学装置を適用した電子機器のいくつかについて説明する。
図１０は、上述した実施形態に係る電気光学装置１０を表示装置として採用した電子機器（その１）としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター２０００は、表示装置としての電気光学装置１０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。電気光学装置１０において、発光素子にＯＬＥＤ１４０を使用した場合、視野角が広く見易い画面表示が可能になる。
【００４９】
図１１は、実施形態に係る電気光学装置１０を表示装置として採用した電子機器（その２）である携帯電話機の外観を示す図である。携帯電話機３０００は、複数の操作ボタン３００１や方向キー３００２などのほか、受話口３００３、送話口３００４とともに上述した電気光学装置１０を備える。方向キー３００２を操作することによって、電気光学装置１０に表示される画面がスクロールする。
【００５０】
図１２は、実施形態に係る電気光学装置１０を表示装置として採用した電子機器（その３）としての携帯情報端末（ＰＤＡ：Personal Digital Assistants）の外観を示す図である。携帯情報端末４０００は、複数の操作ボタン４００１や方向キー４００２などのほか、上述した電気光学装置１０を備える。携帯情報端末４０００では、所定の操作によって住所録やスケジュール帳などの各種の情報が電気光学装置１０に表示されるとともに、表示された情報が方向キー４００２の操作に応じてスクロールする。
【００５１】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１０から図１２までに示した例のほか、テレビ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００５２】
１０…電気光学装置、１１０…画素回路、１１２…走査線、１１４…データ線、１１６…電源線、１１７…電極、１１８…信号線、１２０…トランジスター、１３１…トランジスター、１３２…トランジスター、１３５…容量素子、１３６…容量素子、１４０…発光素子、１６０…走査線駆動回路、１７０…電源線駆動回路、２４０…デマルチプレクサ、２４２…トランジスター、２０００…パーソナルコンピューター、３０００…携帯電話機、４０００…携帯情報端末。
【特許請求の範囲】
【請求項１】
画素回路と、前記画素回路を駆動する駆動回路とを具備し、
前記画素回路は、
第１電源線と第２電源線との間に直列に接続される第１トランジスターおよび発光素子と、
一端が前記第１トランジスターにおいて前記第１電源線とは非接続側のノードに接続され、他端が信号線に接続された容量素子と、
を含み、
前記駆動回路は、
第１期間に、前記第１電源線に対して高位側の第１電位または低位側の第２電位のうち、前記第２電位を供給し、
前記第１トランジスターのゲートに対して当該第１トランジスターを導通状態とさせる初期化電位を供給し、
前記第１期間の後の第２期間に、前記第１電源線に対して前記第１電位を供給し、前記第１トランジスターのゲートに対して前記初期化電位を供給し、前記信号線に対して、当該第２期間の途中で前記第１トランジスターのゲートおよびソース間の電圧が低くなる方向に変化させた後に、前記容量素子にセット電流が流れるように、電位が時間的に変化する波形信号を供給し、
前記第２期間の後の第３期間に、前記第１トランジスターのゲートに、階調レベルに応じた電位のデータ信号を供給する
ことを特徴とする電気光学装置。
【請求項２】
前記駆動回路は、前記波形信号を、前記第２期間の途中で前記第３電位から第４電位に変化させた後に前記第４電位から前記第３電位に向かって直線的に変化させる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記駆動回路は、前記波形信号を、前記第３期間の終了点まで含むように前記第４電位から前記第３電位に向かって変化させる
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記駆動回路は、前記波形信号を、前記第１期間から前記第２期間の途中まで前記第３電位とさせる
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記画素回路は、
前記第１トランジスターのゲートとデータ線との間に配置した第２トランジスターを含み、
前記駆動回路は、
前記第２トランジスターを、前記第１期間、前記第２期間および前記第３期間に導通状態とし、
前記データ線に、前記第１期間および第２期間に前記初期化電位を供給し、前記第３期間に前記データ信号を供給する
ことを特徴とする請求項１乃至４のいずれかに記載の電気光学装置。
【請求項６】
前記データ線と、前記初期化電位が給電される給電線との間に配置した第３トランジスターを有し、
前記第３トランジスターは、前記第１期間および第２期間において導通状態になる
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
第１電源線と第２電源線との間に直列に接続される第１トランジスターおよび発光素子と、
一端が前記第１トランジスターにおいて前記第１電源線とは非接続側のノードに接続され、他端が信号線に接続された容量素子と、
を含む電気光学装置の駆動方法であって、
第１期間に、前記第１電源線に高位側の第１電位または低位側の第２電位のうち、前記第２電位を供給し、前記第１トランジスターのゲートに該第１トランジスターを導通状態とさせる初期化電位を供給し、
前記第１期間の後の第２期間に、前記第１電源線に対して前記第１電位を供給し、前記第１トランジスターのゲートに対して前記初期化電位を供給し、前記信号線に対して、当該第２期間の途中で前記第１トランジスターのゲートおよびソース間の電圧が低くなる方向に変化させた後に、前記容量素子にセット電流が流れるように、電位が時間的に変化する波形信号を供給し、
前記第２期間の後の第３期間に、前記第１トランジスターのゲートに階調レベルに応じた電位のデータ信号を供給する
ことを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１乃至６のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【請求項１】
画素回路と、前記画素回路を駆動する駆動回路とを具備し、
前記画素回路は、
第１電源線と第２電源線との間に直列に接続される第１トランジスターおよび発光素子と、
一端が前記第１トランジスターにおいて前記第１電源線とは非接続側のノードに接続され、他端が信号線に接続された容量素子と、
を含み、
前記駆動回路は、
第１期間に、前記第１電源線に対して高位側の第１電位または低位側の第２電位のうち、前記第２電位を供給し、
前記第１トランジスターのゲートに対して当該第１トランジスターを導通状態とさせる初期化電位を供給し、
前記第１期間の後の第２期間に、前記第１電源線に対して前記第１電位を供給し、前記第１トランジスターのゲートに対して前記初期化電位を供給し、前記信号線に対して、当該第２期間の途中で前記第１トランジスターのゲートおよびソース間の電圧が低くなる方向に変化させた後に、前記容量素子にセット電流が流れるように、電位が時間的に変化する波形信号を供給し、
前記第２期間の後の第３期間に、前記第１トランジスターのゲートに、階調レベルに応じた電位のデータ信号を供給する
ことを特徴とする電気光学装置。
【請求項２】
前記駆動回路は、前記波形信号を、前記第２期間の途中で前記第３電位から第４電位に変化させた後に前記第４電位から前記第３電位に向かって直線的に変化させる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記駆動回路は、前記波形信号を、前記第３期間の終了点まで含むように前記第４電位から前記第３電位に向かって変化させる
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記駆動回路は、前記波形信号を、前記第１期間から前記第２期間の途中まで前記第３電位とさせる
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記画素回路は、
前記第１トランジスターのゲートとデータ線との間に配置した第２トランジスターを含み、
前記駆動回路は、
前記第２トランジスターを、前記第１期間、前記第２期間および前記第３期間に導通状態とし、
前記データ線に、前記第１期間および第２期間に前記初期化電位を供給し、前記第３期間に前記データ信号を供給する
ことを特徴とする請求項１乃至４のいずれかに記載の電気光学装置。
【請求項６】
前記データ線と、前記初期化電位が給電される給電線との間に配置した第３トランジスターを有し、
前記第３トランジスターは、前記第１期間および第２期間において導通状態になる
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
第１電源線と第２電源線との間に直列に接続される第１トランジスターおよび発光素子と、
一端が前記第１トランジスターにおいて前記第１電源線とは非接続側のノードに接続され、他端が信号線に接続された容量素子と、
を含む電気光学装置の駆動方法であって、
第１期間に、前記第１電源線に高位側の第１電位または低位側の第２電位のうち、前記第２電位を供給し、前記第１トランジスターのゲートに該第１トランジスターを導通状態とさせる初期化電位を供給し、
前記第１期間の後の第２期間に、前記第１電源線に対して前記第１電位を供給し、前記第１トランジスターのゲートに対して前記初期化電位を供給し、前記信号線に対して、当該第２期間の途中で前記第１トランジスターのゲートおよびソース間の電圧が低くなる方向に変化させた後に、前記容量素子にセット電流が流れるように、電位が時間的に変化する波形信号を供給し、
前記第２期間の後の第３期間に、前記第１トランジスターのゲートに階調レベルに応じた電位のデータ信号を供給する
ことを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１乃至６のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−５４１６１（Ｐ２０１３−５４１６１Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９１４５５（Ｐ２０１１−１９１４５５）
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]