電源回路、電源制御装置、及び、電源装置
【課題】高耐圧の主スイッチ素子を用いなくとも、広範囲でZVSまたはZCS制御が可能な低損失の電源回路を提供する。
【解決手段】直流入力電圧をオンオフする主スイッチ素子M1と、前記主スイッチ素子M1をソフトスイッチングするための共振回路12と、前記主スイッチM1の出力電圧を平滑化するLCフィルタ回路14を備えた共振型スイッチング電源回路10であって、前記共振型スイッチング電源回路10の入力電圧値Vinまたは出力電流値Ioに基づいて前記共振回路12を複数の共振状態の何れかに切り替えるスイッチ素子M3を備える。
【解決手段】直流入力電圧をオンオフする主スイッチ素子M1と、前記主スイッチ素子M1をソフトスイッチングするための共振回路12と、前記主スイッチM1の出力電圧を平滑化するLCフィルタ回路14を備えた共振型スイッチング電源回路10であって、前記共振型スイッチング電源回路10の入力電圧値Vinまたは出力電流値Ioに基づいて前記共振回路12を複数の共振状態の何れかに切り替えるスイッチ素子M3を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源回路、電源制御装置、及び、電源装置に関する。
【背景技術】
【0002】
バッテリや商用電源を整流した直流電源から所定レベルの直流電力を供給するスイッチングレギュレータとして、スイッチング損失を低減するために、主スイッチに電圧共振回路を設けてZVS(Zero Volt Switching)制御し、或は主スイッチに電流共振回路を設けてZCS(Zero Current Switching)制御する共振型スイッチング電源回路が注目されている。
【0003】
例えば、特許文献1には、変動の大きな負荷に対して効率が高く安定した給電が可能なスイッチング電源を提供することを目的として、パルス幅変調方式の第一のスイッチング電源と共振形の第二のスイッチング電源の各出力端子を接続し、出力電流に基づいて第二のスイッチング電源のみをオンオフ動作させるオンオフ切り替え手段を備えたスイッチング電源が提案されている。
【0004】
【特許文献1】特許第2971952号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、共振型スイッチング電源回路では、ZVS或はZCSが成立する入力電圧及び出力電流の範囲が限られており、その範囲を逸脱するとスイッチング損失が急激に増大して主スイッチの許容損失を超えて熱破壊を招く虞があるという問題があった。
【0006】
例えば、図1(a)に示すようなインダクタL1(インダクタンスL1)とキャパシタC1(キャパシタンスC1)で構成される共振回路を備えた電圧共振型スイッチング電源回路では、主スイッチ素子M1のオフ時の共振電圧振幅Vampが〔数1〕で表され、入力電圧Vinを中心に共振するため、入力電圧Vin及び出力電流Ioが所定範囲であれば、図2(a)に示すようにZVSが成立するが、入力電圧Vinが上昇すると、図2(b)に示すように共振電圧がVinの上昇に伴って上方にドリフトしてZVSが実現できなくなる。
【0007】
また、出力電流Ioが減少すると、図2(c)に示すように共振電圧振幅Vampが小さくなり、同様にZVSが実現できなくなる。
【数1】
【0008】
また、図1(b)に示すようなインダクタL1とキャパシタC1のキャパシタで構成される共振回路を備えた電流共振型スイッチング電源回路でも、出力電流Ioを中心に電流共振するため、入力電圧の低下による電流共振振幅の低下や、出力電流増加時の電流共振振幅の上方へのドリフトにより、同様にZCSが実現できなくなる。
【0009】
図3(a)に示すように、電圧共振型スイッチング電源回路のZVS制御可能範囲は、入力電圧Vinが上昇するとともに、また出力電流Ioが減少するとともに狭まり、図3(b)に示すように、電流共振型スイッチング電源回路のZCS制御可能範囲は、入力電圧Vinが低下するとともに、また出力電流Ioが像化するとともに狭まるのである。
【0010】
そこで、図1(c)に示すように、電圧共振型スイッチング電源回路に電流共振用のキャパシタC2を加え、主スイッチ素子M1がオン時に起こる共振現象により共振用インダクタL1の電流値を増大させた複合共振型スイッチング電源回路を構成することにより、電圧共振方式よりも広範囲でZVSを成立させることが可能となるが、その背反として共振電流振幅及び共振電圧振幅が増大し、高耐圧の主スイッチ素子が必要となるばかりか、主スイッチ素子の損失も増大するという問題がある。
【0011】
本発明の目的は、上述した従来の問題点に鑑み、高耐圧の主スイッチ素子を用いなくとも、広範囲でZVSまたはZCS制御が可能な低損失の電源回路、及び、前記電源回路を制御する電源制御装置を提供する点にある。
【課題を解決するための手段】
【0012】
上述の目的を達成するため、本発明による電源回路の特徴構成は、直流入力電圧をオンオフする主スイッチ素子と、前記主スイッチ素子をソフトスイッチングするための共振回路と、前記主スイッチの出力電圧を平滑化するLCフィルタ回路を備えた共振型スイッチング電源回路であって、前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記共振回路を複数の共振状態の何れかに切り替えるスイッチ素子を備えている点にある。
【0013】
例えば、前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えていることが好ましい。
【0014】
つまり、共振型スイッチング電源回路の入力電圧値または出力電流値に基づいてスイッチ素子を切り替えることにより、共振回路がZVSまたはZCS制御が可能な適正な共振状態に切り替えられるのである。
【発明の効果】
【0015】
本発明によれば、高耐圧の主スイッチ素子を用いなくとも、広範囲でZVSまたはZCS制御が可能な低損失の電源回路、及び、前記電源回路を制御する電源制御装置を提供することができるようになった。
【発明を実施するための最良の形態】
【0016】
以下に、本発明による共振型スイッチング電源装置の一例を説明する。
【0017】
共振型スイッチング電源装置1(以下、単に「電源装置」と記す。)は、図4に示すように、共振型スイッチング電源回路108(以下、単に「電源回路」と記す。)と、共振型スイッチング電源制御装置20(以下、単に、「電源制御装置」と記す。)を備えて構成される。
【0018】
電源回路10は、バッテリBから供給される直流入力電圧を遮断または導通するMOS−FETでなる主スイッチ素子M1と、主スイッチ素子M1をソフトスイッチングするためのLC共振回路12と、主スイッチ素子M1の出力電圧を平滑化するLCフィルタ回路14と、電源回路10の入力電圧値または出力電流値に基づいて前記共振回路12を複数の共振状態の何れかに切り替えるMOS−FETでなるスイッチ素子M3を備え、LCフィルタ回路14の出力端子が負荷側に接続されて負荷電流Ioが供給されるように構成されている。
【0019】
電源制御装置20は、半導体集積回路で構成され、電源回路10に対して、その出力電圧及び共振回路の共振状態に基づいて主スイッチ素子M1を導通または遮断制御する出力電圧制御部21と、共振型スイッチング電源回路10の入力電圧値Vinまたは出力電流値Ioに基づいてスイッチ素子M3を切り替える共振状態制御部26を備えている。
【0020】
出力電圧制御部21は、一例として、電源回路10の出力電圧を抵抗分圧回路16によってモニタし、モニタ電圧と基準電圧を入力する帰還増幅器22と、その出力で周波数を変化させる可変周波数オッシレータ(VFO)23と、主スイッチ素子M1の端子電圧がゼロ電圧またはゼロ電流となるタイミングを検出するゼロクロス検出部25と、可変周波数オッシレータ23の出力に基づいてゼロクロス検出部25で検出されたゼロクロスのタイミングで主スイッチM1をオンオフ制御するワンショットマルチバイブレータ24を備えて構成される。
【0021】
尚、出力電圧制御部21は、電圧共振の場合には主スイッチM1のオン期間を調整し、電流共振の場合には主スイッチのオフ期間を調整する。共振型スイッチング電源回路10の出力電圧が所定の目標電圧になるように、主スイッチ素子M1の端子電圧がゼロ電圧またはゼロ電流となるタイミングで主スイッチM1を導通または遮断制御する回路であれば、出力電圧制御部21は上述の構成に限るものではない。
【0022】
共振状態制御部26は、電源回路10の入力電圧値と所定の基準電圧値とを比較し、または、電源回路10の出力電流値と所定の基準電流値とを比較する比較回路27,28の何れかまたは双方を備え、比較回路27,28の出力により共振回路12に備えたスイッチ素子M3を切り替えることにより複数の共振状態の何れかに切り替える。
【0023】
以下、電源回路10及び共振状態制御部26の種々の具体例を詳述する。
【0024】
図5(a)に示す電源回路10は、主スイッチ素子M1がオフの期間に主スイッチ素子M1の両端の電圧を共振させるキャパシタC1とインダクタL1で構成される電圧共振回路12aと、主スイッチ素子M1がオンの期間に流れる電流を共振させるキャパシタC2とインダクタL1で構成される電流共振回路12bを備えた複合共振回路12を備えて構成され、電流共振用のキャパシタC2がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。尚、図中、ICと記載されているブロックは上述の半導体集積回路で構成される電源制御装置20である。
【0025】
LCフィルタ回路14を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、当該抵抗R1の両端電圧が共振状態制御部26に入力され、差動増幅回路29の出力が比較回路27に入力されている。
【0026】
図5(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させて低負荷までZVS動作可能に制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、以って電力変換効率を向上させる。
【0027】
上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような機能を備えた共振状態制御部26に加えて、電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0028】
図5(c)に示すように、共振状態制御部26(28)は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、出力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させてZVS動作可能に制御し、以って電力変換効率を向上させるのである。
【0029】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【0030】
尚、スイッチ素子M3はMOS−FETに限るものではなく、バイポーラトランジスタ等、導通と遮断を切り替えることができる任意のスイッチ素子を使用できる。また、主スイッチ素子M1に対する複合共振回路12も図示した構成に限るものではなく、主スイッチM1のオフ時にその両端電圧を共振させる電圧共振回路を備えるものであれば、例えば、図6(a),(b),(c)に示すような様々な回路構成を採用することができる。共振用インダクタL1とキャパシタC1は主スイッチM1に対して電源側または出力側の何れに接続されていても電圧共振現象が起こり、キャパシタC1の一端はグランドや電源等、交流的に接地されたノードであれば接続可能である。
【0031】
図7(a)に示す電源回路10は、主スイッチ素子M1がオフの期間に主スイッチ素子M1の両端の電圧を共振させるキャパシタC1とインダクタL1で構成される電圧共振回路12aと、主スイッチ素子M1がオンの期間に流れる電流を共振させるキャパシタC2とインダクタL1で構成される電流共振回路12bを備えた複合共振回路12を備えて構成され、電圧共振用のキャパシタC1がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0032】
図5(a)と同様に、LCフィルタ回路14を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0033】
図7(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を遮断制御して電流共振動作させることにより、無負荷まで低損失のZCS動作可能に制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、低損失のZVS動作可能に制御し、以って電力変換効率を向上させる。
【0034】
この場合も、上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような共振状態制御部26(27,29)に加えて、電源回路の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0035】
図7(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させてZVS動作可能に制御し、出力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を遮断制御して電流共振動作させることにより、無負荷まで低損失のZCS動作可能に制御し、以って電力変換効率を向上させるのである。
【0036】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【0037】
尚、この場合も、スイッチ素子M3はMOS−FETに限るものではなく、バイポーラトランジスタ等、導通と遮断を切り替えることができる任意のスイッチ素子を使用できる。また、主スイッチ素子M1に対する複合共振回路も図示した構成に限るものではなく、主スイッチM1のオン時にその電流を共振させる電流共振回路を備えるものであれば、例えば、図8(a),(b),(c)に示すような様々な回路構成を採用することができる。共振用インダクタL1は主スイッチM1に対して電源側または出力側の何れに接続されていても電流共振現象が起こり、キャパシタC2の一端はグランドや電源等交流的に接地されたノードであれば接続可能である。
【0038】
図9(a)に示す電源回路10は、主スイッチ素子がオフの期間に主スイッチ素子M1の両端の電圧を共振させるキャパシタC1とインダクタL1で構成される電圧共振回路12aと、主スイッチ素子M1がオンの期間に流れる電流を共振させるキャパシタC2とインダクタL1で構成される電流共振回路12bを備えた複合共振回路12を備えて構成され、電圧共振用のキャパシタC1がMOS−FETでなるスイッチM3を介して接地されるとともに、電流共振用のキャパシタC2がMOS−FETでなるスイッチM4を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0039】
図5(a),図7(a)と同様に、LCフィルタ回路を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0040】
図9(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioを異なる閾値で比較する二つの比較回路27,27を備え、出力電流値Ioが所定の第一基準電流値以下に減少したときに、スイッチ素子M3を遮断制御するとともにスイッチ素子M4を導通制御して電流共振動作させることにより、無負荷まで低損失のZCS動作可能に制御し、出力電流値Ioが第一基準電流値より高い第二基準電流値より増加したときに、スイッチ素子M3を導通制御するとともにスイッチ素子M4を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、さらに、出力電流値Ioが第一基準電流値と第二基準電流値の間の値をとるときに、スイッチ素子M3及びスイッチ素子M4をともに導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させて低負荷までZVS動作可能に制御する。
【0041】
同様に、上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような共振状態制御部に加えて、電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0042】
図9(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinを異なる閾値で比較する二つの比較回路28,28を備え、入力電圧値Vinが所定の第一基準電圧値以下に減少したときに、スイッチ素子M3を導通制御するとともにスイッチ素子M4を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、入力電圧値Vinが第一基準電圧値より高い第二基準電圧値より増加したときに、スイッチ素子M3を遮断制御するとともにスイッチ素子M4を導通制御して電流圧共振動作させることにより、低損失のZCS動作可能に制御し、さらに、入力電圧値Vinが第一基準電圧値と第二基準電圧値の間の値をとるときに、スイッチ素子M3及びスイッチ素子M4をともに導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させてZVS動作可能に制御するのである。
【0043】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を電圧共振、複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【0044】
このような電源回路10によれば、出力負荷電流Ioの変動に対して、図5から図8に示した何れの共振型スイッチング電源回路10よりもさらに主スイッチ素子M1の損失を低減させることが可能となる。
【0045】
図10(a)に示す電源回路10は、主スイッチ素子がオフの期間に主スイッチ素子M1の両端の電圧を共振させる複数のキャパシタ(本実施形態では二つのキャパシタC1,C2)とインダクタL1を備えた電圧共振回路12aを備えて構成され、少なくとも一方のキャパシタC1がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0046】
上述と同様に、LCフィルタ回路を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0047】
図10(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を遮断制御して電圧共振振幅を大きくすることによりZVS動作可能に制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を導通制御して電圧共振振幅を小さくすることによりZVS動作可能に制御し、以って電力変換効率を向上させる。
【0048】
このような電圧共振型の電源回路10は、既述したように、入力電圧Vinを中心に共振し、出力電流Ioが減少すると共振電圧振幅Vampが小さくなりZVSが実現できなくなる。主スイッチ素子M1のオフ時の共振電圧振幅Vampは〔数2〕で表されるため、出力電流値Ioに基づいてスイッチ素子M3を制御することにより共振電圧振幅Vampを調整して、ZVS動作を実現するものである。
【数2】
【0049】
この場合も上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような機能を備えた共振状態制御部に加えて、共振型スイッチング電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0050】
図10(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を導通制御して、電圧共振振幅を小さくしてZVS動作可能に制御し、入力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を遮断制御して、電圧共振振幅を大きくしてZVS動作可能に制御し、以って電力変換効率を向上させるのである。
【0051】
つまり、電源回路は、共振回路が複数の電圧共振用キャパシタを備えた電圧共振回路で構成され、入力電圧値または出力電流値に基づいて電圧共振振幅が異なる共振状態に切り替えるスイッチ素子を備えて構成されている。
【0052】
尚、共振用のキャパシタは二つに限るものではなく、三つ以上のキャパシタと各キャパシタに接続されたスイッチ素子備えて、共振状態制御部26が各スイッチ素子の導通状態を制御して複数段に切り替えるように構成するものであってもよい。例示では、共振周波数を変化させるためのキャパシタを並列接続し、各キャパシタを電圧共振回路に組込むスイッチ素子を設けているが、共振周波数を変化させるためのキャパシタを直列接続し、各キャパシタを短絡させるスイッチ素子を設けるような構成であってもよい。
【0053】
図10(a)に示す電圧共振回路12aも、主スイッチM1のオフ時にその両端電圧を共振させる電圧共振回路であれば、上述した、図6(a),(b),(c)に示すような様々な電圧共振回路を採用することができ、各回路に示される電圧共振用のキャパシタを複数備え、何れかのキャパシタにスイッチ素子を接続すればよい。尚、図6には電流共振用のキャパシタも組み込まれているが、本実施形態では不要である。
【0054】
図11(a)に示す電源回路10は、主スイッチ素子M1が導通時に流れる電流を共振させる複数のキャパシタ(本実施形態では二つのキャパシタC1,C2)とインダクタL1を備えた電流共振回路12bを備えて構成され、少なくとも一方のキャパシタC1がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0055】
上述と同様に、LCフィルタ回路14を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0056】
図11(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を遮断制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を導通制御して、電流共振振幅を調整することによりZCS動作可能に制御し、以って電力変換効率を向上させる。
【0057】
上述の電流共振型の電源回路10は、出力電流Ioを中心に共振し、出力電流Ioが増加すると共振電流振幅Iampが上方にドリフトしてZCSが実現できなくなる。主スイッチ素子M1のオン時の共振電流振幅Iampは〔数3〕で表されるため、出力電流値Ioに基づいてスイッチ素子M3を制御することにより共振電流振幅Iampを調整して、ZCS動作を実現するものである。
【数3】
【0058】
この場合も上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような機能を備えた共振状態制御部に加えて、電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0059】
図11(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を導通制御して、電流共振振幅を大きくしてZCS動作可能に制御し、入力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を遮断制御して、低損失でZCS動作可能に制御し、以って電力変換効率を向上させるのである。
【0060】
つまり、電源回路は、共振回路が複数の電流共振用キャパシタを備えた電流共振回路で構成され、入力電圧値または出力電流値に基づいて、電流共振振幅が異なる共振状態に切り替えるスイッチ素子を備えて構成されている。
【0061】
尚、この場合も、共振用のキャパシタは二つに限るものではなく、三つ以上のキャパシタと各キャパシタに接続されたスイッチ素子備えて、共振状態制御部26が各スイッチ素子の導通状態を制御して複数段に切り替えるように構成するものであってもよい。例示では、共振周波数を変化させるためのキャパシタを並列接続し、各キャパシタを電流共振回路に組込むスイッチ素子を設けているが、共振周波数を変化させるためのキャパシタを直列接続し、各キャパシタを短絡させるスイッチ素子を設けるような構成であってもよい。
【0062】
図11(a)に示す電流共振回路12bも、主スイッチM1のオン時に流れる電流を共振させる電流共振回路であれば、上述した、図8(a),(b),(c)に示すような様々な電流共振回路を採用することができ、各回路に示される電流共振用のキャパシタを複数備え、何れかのキャパシタにスイッチ素子を接続すればよい。尚、図8には電圧共振用のキャパシタも組み込まれているが、本実施形態では不要である。
【0063】
即ち、本発明による電源制御装置は、上述した何れかの電源回路に対して、その出力電圧及び共振回路の共振状態に基づいて主スイッチ素子を制御する出力電圧制御部と、電源回路の入力電圧値または出力電流値に基づいてスイッチ素子を切り替える共振状態制御部を備えて構成されるものであり、上述したように、半導体集積回路により構成されることが好ましい。また、その場合に、共振状態を切り替えるスイッチ素子M3,M4が集積回路に組み込まれることがさらに好ましい。
【0064】
また、当該電源装置1は、図12に示すように、一枚の電源基板上に構成され、バッテリから所定の直流電圧を生成して給電する車載電子機器を構成する制御基板上に好適に組み込むことができる。電子機器として、例えば、オーディオ機器及びオーディオ機器を制御するマイクロコンピュータを備えた制御装置等の電子機器や、エンジンや変速装置等の車両の機能ブロックを制御するマイクロコンピュータを備えた電子制御装置を挙げることができる。さらに当該共振型スイッチング電源装置は、商用電源を整流した直流電圧から所定の直流電圧を生成して給電するOA機器やオーディオ機器等、車載機器以外の電子機器に組み込むことも可能である。
【0065】
上述した何れの実施形態においても、共振状態制御部26を出力電流値Io及び入力電圧値Vinの双方の値に基づいてスイッチ素子を切り替え可能に構成する場合には、出力電流値Ioと入力電圧値Vinの何れか一方の値に基づいて優先的に共振状態を切り替える優先切替部をさらに備えるものであってもよい。
【0066】
例えば、電源装置1が組み込まれるシステムで、負荷変動が電源変動より大きなシステムでは、優先的に出力電流値Ioに基づいてスイッチ素子を切り替え、逆に電源変動が負荷変動より大きなシステムでは、優先的に入力電圧値Vinに基づいてスイッチ素子を切り替えるように構成すれば、より汎用的な電源装置1を実現することができる。例えば優先切替部を何れかに設定するための入力ピンをICに備え、当該入力ピンに入力される電圧に基づいて出力電流値Ioと入力電圧値Vinの何れを優先させるかを決定するような回路を設ければい。
【0067】
上述した複合共振回路12を構成する電圧共振回路12aに、図10(a)に示すような電圧共振回路を採用してもよいし、複合共振回路12を構成する電流共振回路12bに、図11(a)に示すような電流共振回路を採用してもよい。この場合、さらに広い範囲で電力変換効率を向上させることができる。
【0068】
さらに、このような回路構成に、出力電流値Io及び入力電圧値Vinの双方の値に基づいてスイッチ素子を切り替え可能な共振状態制御部26を組み合わせると、安定して低損失なZVS制御またはZCS制御を行なうことができるようになる。
【0069】
上述した何れの実施形態においても、出力電流値Ioまたは入力電圧値Vinに基づいて共振状態を切り替えるための基準電流値または基準電圧値は特に限定されるものではなく、電源装置が組み込まれるシステムの入力電圧や負荷容量に応じて適宜設定される値である。
【0070】
上述した実施形態では、入力電圧より低い値の出力電圧に変換する降圧型の電源回路10を例に説明したが、本発明の対象は降圧型に限定されるものではなく、昇圧型や昇降圧型の電源回路10にも適用できることはいうまでもない。
【0071】
尚、上述した各実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。
【図面の簡単な説明】
【0072】
【図1】従来の共振型スイッチング電源回路を示し、(a)は電圧共振型スイッチング電源回路の回路図、(b)は電流共振型スイッチング電源回路の回路図、(c)は複合共振型スイッチング電源回路の回路図
【図2】電圧共振型スイッチング電源回路によるZVS制御の説明図であり、(a)は適正なZVS制御の説明図、(b)は入力電圧が上昇して不十分なZVS制御となる説明図、(c)は出力電流が低下して不十分なZVS制御となる説明図
【図3】(a)は電圧共振型スイッチング電源回路のZVS制御可能な範囲を示す説明図、(b)は電流共振型スイッチング電源回路のZCS制御可能な範囲を示す説明図
【図4】本発明による共振型スイッチング電源装置の回路ブロック構成図
【図5】(a)は本発明による第一の複合共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図6】本発明による第一の複合共振型スイッチング電源回路に組み込まれる電圧共振回路の回路図
【図7】(a)は本発明による第二の複合共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図8】本発明による第二の複合共振型スイッチング電源回路に組み込まれる電流共振回路の回路図
【図9】(a)は本発明による第三の複合共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図10】(a)は本発明による電圧共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図11】(a)は本発明による電流共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図12】本発明による共振型スイッチング電源装置の説明図
【符号の説明】
【0073】
1:共振型スイッチング電源装置
10:共振型スイッチング電源回路
12:共振回路
12a:電圧共振回路
12b:電流共振回路
14:LCフィルタ回路
20:共振型スイッチング電源制御装置
21:出力電圧制御部
26:共振状態制御部
M1:主スイッチ素子
L1:インダクタ
C1,C2:キャパシタ
M3、M4:スイッチ素子
【技術分野】
【0001】
本発明は、電源回路、電源制御装置、及び、電源装置に関する。
【背景技術】
【0002】
バッテリや商用電源を整流した直流電源から所定レベルの直流電力を供給するスイッチングレギュレータとして、スイッチング損失を低減するために、主スイッチに電圧共振回路を設けてZVS(Zero Volt Switching)制御し、或は主スイッチに電流共振回路を設けてZCS(Zero Current Switching)制御する共振型スイッチング電源回路が注目されている。
【0003】
例えば、特許文献1には、変動の大きな負荷に対して効率が高く安定した給電が可能なスイッチング電源を提供することを目的として、パルス幅変調方式の第一のスイッチング電源と共振形の第二のスイッチング電源の各出力端子を接続し、出力電流に基づいて第二のスイッチング電源のみをオンオフ動作させるオンオフ切り替え手段を備えたスイッチング電源が提案されている。
【0004】
【特許文献1】特許第2971952号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、共振型スイッチング電源回路では、ZVS或はZCSが成立する入力電圧及び出力電流の範囲が限られており、その範囲を逸脱するとスイッチング損失が急激に増大して主スイッチの許容損失を超えて熱破壊を招く虞があるという問題があった。
【0006】
例えば、図1(a)に示すようなインダクタL1(インダクタンスL1)とキャパシタC1(キャパシタンスC1)で構成される共振回路を備えた電圧共振型スイッチング電源回路では、主スイッチ素子M1のオフ時の共振電圧振幅Vampが〔数1〕で表され、入力電圧Vinを中心に共振するため、入力電圧Vin及び出力電流Ioが所定範囲であれば、図2(a)に示すようにZVSが成立するが、入力電圧Vinが上昇すると、図2(b)に示すように共振電圧がVinの上昇に伴って上方にドリフトしてZVSが実現できなくなる。
【0007】
また、出力電流Ioが減少すると、図2(c)に示すように共振電圧振幅Vampが小さくなり、同様にZVSが実現できなくなる。
【数1】
【0008】
また、図1(b)に示すようなインダクタL1とキャパシタC1のキャパシタで構成される共振回路を備えた電流共振型スイッチング電源回路でも、出力電流Ioを中心に電流共振するため、入力電圧の低下による電流共振振幅の低下や、出力電流増加時の電流共振振幅の上方へのドリフトにより、同様にZCSが実現できなくなる。
【0009】
図3(a)に示すように、電圧共振型スイッチング電源回路のZVS制御可能範囲は、入力電圧Vinが上昇するとともに、また出力電流Ioが減少するとともに狭まり、図3(b)に示すように、電流共振型スイッチング電源回路のZCS制御可能範囲は、入力電圧Vinが低下するとともに、また出力電流Ioが像化するとともに狭まるのである。
【0010】
そこで、図1(c)に示すように、電圧共振型スイッチング電源回路に電流共振用のキャパシタC2を加え、主スイッチ素子M1がオン時に起こる共振現象により共振用インダクタL1の電流値を増大させた複合共振型スイッチング電源回路を構成することにより、電圧共振方式よりも広範囲でZVSを成立させることが可能となるが、その背反として共振電流振幅及び共振電圧振幅が増大し、高耐圧の主スイッチ素子が必要となるばかりか、主スイッチ素子の損失も増大するという問題がある。
【0011】
本発明の目的は、上述した従来の問題点に鑑み、高耐圧の主スイッチ素子を用いなくとも、広範囲でZVSまたはZCS制御が可能な低損失の電源回路、及び、前記電源回路を制御する電源制御装置を提供する点にある。
【課題を解決するための手段】
【0012】
上述の目的を達成するため、本発明による電源回路の特徴構成は、直流入力電圧をオンオフする主スイッチ素子と、前記主スイッチ素子をソフトスイッチングするための共振回路と、前記主スイッチの出力電圧を平滑化するLCフィルタ回路を備えた共振型スイッチング電源回路であって、前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記共振回路を複数の共振状態の何れかに切り替えるスイッチ素子を備えている点にある。
【0013】
例えば、前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えていることが好ましい。
【0014】
つまり、共振型スイッチング電源回路の入力電圧値または出力電流値に基づいてスイッチ素子を切り替えることにより、共振回路がZVSまたはZCS制御が可能な適正な共振状態に切り替えられるのである。
【発明の効果】
【0015】
本発明によれば、高耐圧の主スイッチ素子を用いなくとも、広範囲でZVSまたはZCS制御が可能な低損失の電源回路、及び、前記電源回路を制御する電源制御装置を提供することができるようになった。
【発明を実施するための最良の形態】
【0016】
以下に、本発明による共振型スイッチング電源装置の一例を説明する。
【0017】
共振型スイッチング電源装置1(以下、単に「電源装置」と記す。)は、図4に示すように、共振型スイッチング電源回路108(以下、単に「電源回路」と記す。)と、共振型スイッチング電源制御装置20(以下、単に、「電源制御装置」と記す。)を備えて構成される。
【0018】
電源回路10は、バッテリBから供給される直流入力電圧を遮断または導通するMOS−FETでなる主スイッチ素子M1と、主スイッチ素子M1をソフトスイッチングするためのLC共振回路12と、主スイッチ素子M1の出力電圧を平滑化するLCフィルタ回路14と、電源回路10の入力電圧値または出力電流値に基づいて前記共振回路12を複数の共振状態の何れかに切り替えるMOS−FETでなるスイッチ素子M3を備え、LCフィルタ回路14の出力端子が負荷側に接続されて負荷電流Ioが供給されるように構成されている。
【0019】
電源制御装置20は、半導体集積回路で構成され、電源回路10に対して、その出力電圧及び共振回路の共振状態に基づいて主スイッチ素子M1を導通または遮断制御する出力電圧制御部21と、共振型スイッチング電源回路10の入力電圧値Vinまたは出力電流値Ioに基づいてスイッチ素子M3を切り替える共振状態制御部26を備えている。
【0020】
出力電圧制御部21は、一例として、電源回路10の出力電圧を抵抗分圧回路16によってモニタし、モニタ電圧と基準電圧を入力する帰還増幅器22と、その出力で周波数を変化させる可変周波数オッシレータ(VFO)23と、主スイッチ素子M1の端子電圧がゼロ電圧またはゼロ電流となるタイミングを検出するゼロクロス検出部25と、可変周波数オッシレータ23の出力に基づいてゼロクロス検出部25で検出されたゼロクロスのタイミングで主スイッチM1をオンオフ制御するワンショットマルチバイブレータ24を備えて構成される。
【0021】
尚、出力電圧制御部21は、電圧共振の場合には主スイッチM1のオン期間を調整し、電流共振の場合には主スイッチのオフ期間を調整する。共振型スイッチング電源回路10の出力電圧が所定の目標電圧になるように、主スイッチ素子M1の端子電圧がゼロ電圧またはゼロ電流となるタイミングで主スイッチM1を導通または遮断制御する回路であれば、出力電圧制御部21は上述の構成に限るものではない。
【0022】
共振状態制御部26は、電源回路10の入力電圧値と所定の基準電圧値とを比較し、または、電源回路10の出力電流値と所定の基準電流値とを比較する比較回路27,28の何れかまたは双方を備え、比較回路27,28の出力により共振回路12に備えたスイッチ素子M3を切り替えることにより複数の共振状態の何れかに切り替える。
【0023】
以下、電源回路10及び共振状態制御部26の種々の具体例を詳述する。
【0024】
図5(a)に示す電源回路10は、主スイッチ素子M1がオフの期間に主スイッチ素子M1の両端の電圧を共振させるキャパシタC1とインダクタL1で構成される電圧共振回路12aと、主スイッチ素子M1がオンの期間に流れる電流を共振させるキャパシタC2とインダクタL1で構成される電流共振回路12bを備えた複合共振回路12を備えて構成され、電流共振用のキャパシタC2がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。尚、図中、ICと記載されているブロックは上述の半導体集積回路で構成される電源制御装置20である。
【0025】
LCフィルタ回路14を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、当該抵抗R1の両端電圧が共振状態制御部26に入力され、差動増幅回路29の出力が比較回路27に入力されている。
【0026】
図5(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させて低負荷までZVS動作可能に制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、以って電力変換効率を向上させる。
【0027】
上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような機能を備えた共振状態制御部26に加えて、電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0028】
図5(c)に示すように、共振状態制御部26(28)は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、出力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させてZVS動作可能に制御し、以って電力変換効率を向上させるのである。
【0029】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【0030】
尚、スイッチ素子M3はMOS−FETに限るものではなく、バイポーラトランジスタ等、導通と遮断を切り替えることができる任意のスイッチ素子を使用できる。また、主スイッチ素子M1に対する複合共振回路12も図示した構成に限るものではなく、主スイッチM1のオフ時にその両端電圧を共振させる電圧共振回路を備えるものであれば、例えば、図6(a),(b),(c)に示すような様々な回路構成を採用することができる。共振用インダクタL1とキャパシタC1は主スイッチM1に対して電源側または出力側の何れに接続されていても電圧共振現象が起こり、キャパシタC1の一端はグランドや電源等、交流的に接地されたノードであれば接続可能である。
【0031】
図7(a)に示す電源回路10は、主スイッチ素子M1がオフの期間に主スイッチ素子M1の両端の電圧を共振させるキャパシタC1とインダクタL1で構成される電圧共振回路12aと、主スイッチ素子M1がオンの期間に流れる電流を共振させるキャパシタC2とインダクタL1で構成される電流共振回路12bを備えた複合共振回路12を備えて構成され、電圧共振用のキャパシタC1がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0032】
図5(a)と同様に、LCフィルタ回路14を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0033】
図7(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を遮断制御して電流共振動作させることにより、無負荷まで低損失のZCS動作可能に制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、低損失のZVS動作可能に制御し、以って電力変換効率を向上させる。
【0034】
この場合も、上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような共振状態制御部26(27,29)に加えて、電源回路の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0035】
図7(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させてZVS動作可能に制御し、出力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を遮断制御して電流共振動作させることにより、無負荷まで低損失のZCS動作可能に制御し、以って電力変換効率を向上させるのである。
【0036】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【0037】
尚、この場合も、スイッチ素子M3はMOS−FETに限るものではなく、バイポーラトランジスタ等、導通と遮断を切り替えることができる任意のスイッチ素子を使用できる。また、主スイッチ素子M1に対する複合共振回路も図示した構成に限るものではなく、主スイッチM1のオン時にその電流を共振させる電流共振回路を備えるものであれば、例えば、図8(a),(b),(c)に示すような様々な回路構成を採用することができる。共振用インダクタL1は主スイッチM1に対して電源側または出力側の何れに接続されていても電流共振現象が起こり、キャパシタC2の一端はグランドや電源等交流的に接地されたノードであれば接続可能である。
【0038】
図9(a)に示す電源回路10は、主スイッチ素子がオフの期間に主スイッチ素子M1の両端の電圧を共振させるキャパシタC1とインダクタL1で構成される電圧共振回路12aと、主スイッチ素子M1がオンの期間に流れる電流を共振させるキャパシタC2とインダクタL1で構成される電流共振回路12bを備えた複合共振回路12を備えて構成され、電圧共振用のキャパシタC1がMOS−FETでなるスイッチM3を介して接地されるとともに、電流共振用のキャパシタC2がMOS−FETでなるスイッチM4を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0039】
図5(a),図7(a)と同様に、LCフィルタ回路を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0040】
図9(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioを異なる閾値で比較する二つの比較回路27,27を備え、出力電流値Ioが所定の第一基準電流値以下に減少したときに、スイッチ素子M3を遮断制御するとともにスイッチ素子M4を導通制御して電流共振動作させることにより、無負荷まで低損失のZCS動作可能に制御し、出力電流値Ioが第一基準電流値より高い第二基準電流値より増加したときに、スイッチ素子M3を導通制御するとともにスイッチ素子M4を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、さらに、出力電流値Ioが第一基準電流値と第二基準電流値の間の値をとるときに、スイッチ素子M3及びスイッチ素子M4をともに導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させて低負荷までZVS動作可能に制御する。
【0041】
同様に、上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような共振状態制御部に加えて、電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0042】
図9(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinを異なる閾値で比較する二つの比較回路28,28を備え、入力電圧値Vinが所定の第一基準電圧値以下に減少したときに、スイッチ素子M3を導通制御するとともにスイッチ素子M4を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらZVS動作可能に制御し、入力電圧値Vinが第一基準電圧値より高い第二基準電圧値より増加したときに、スイッチ素子M3を遮断制御するとともにスイッチ素子M4を導通制御して電流圧共振動作させることにより、低損失のZCS動作可能に制御し、さらに、入力電圧値Vinが第一基準電圧値と第二基準電圧値の間の値をとるときに、スイッチ素子M3及びスイッチ素子M4をともに導通制御して複合共振動作させることにより、共振用インダクタL1の電流値を増大させてZVS動作可能に制御するのである。
【0043】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を電圧共振、複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【0044】
このような電源回路10によれば、出力負荷電流Ioの変動に対して、図5から図8に示した何れの共振型スイッチング電源回路10よりもさらに主スイッチ素子M1の損失を低減させることが可能となる。
【0045】
図10(a)に示す電源回路10は、主スイッチ素子がオフの期間に主スイッチ素子M1の両端の電圧を共振させる複数のキャパシタ(本実施形態では二つのキャパシタC1,C2)とインダクタL1を備えた電圧共振回路12aを備えて構成され、少なくとも一方のキャパシタC1がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0046】
上述と同様に、LCフィルタ回路を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0047】
図10(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を遮断制御して電圧共振振幅を大きくすることによりZVS動作可能に制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を導通制御して電圧共振振幅を小さくすることによりZVS動作可能に制御し、以って電力変換効率を向上させる。
【0048】
このような電圧共振型の電源回路10は、既述したように、入力電圧Vinを中心に共振し、出力電流Ioが減少すると共振電圧振幅Vampが小さくなりZVSが実現できなくなる。主スイッチ素子M1のオフ時の共振電圧振幅Vampは〔数2〕で表されるため、出力電流値Ioに基づいてスイッチ素子M3を制御することにより共振電圧振幅Vampを調整して、ZVS動作を実現するものである。
【数2】
【0049】
この場合も上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような機能を備えた共振状態制御部に加えて、共振型スイッチング電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0050】
図10(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を導通制御して、電圧共振振幅を小さくしてZVS動作可能に制御し、入力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を遮断制御して、電圧共振振幅を大きくしてZVS動作可能に制御し、以って電力変換効率を向上させるのである。
【0051】
つまり、電源回路は、共振回路が複数の電圧共振用キャパシタを備えた電圧共振回路で構成され、入力電圧値または出力電流値に基づいて電圧共振振幅が異なる共振状態に切り替えるスイッチ素子を備えて構成されている。
【0052】
尚、共振用のキャパシタは二つに限るものではなく、三つ以上のキャパシタと各キャパシタに接続されたスイッチ素子備えて、共振状態制御部26が各スイッチ素子の導通状態を制御して複数段に切り替えるように構成するものであってもよい。例示では、共振周波数を変化させるためのキャパシタを並列接続し、各キャパシタを電圧共振回路に組込むスイッチ素子を設けているが、共振周波数を変化させるためのキャパシタを直列接続し、各キャパシタを短絡させるスイッチ素子を設けるような構成であってもよい。
【0053】
図10(a)に示す電圧共振回路12aも、主スイッチM1のオフ時にその両端電圧を共振させる電圧共振回路であれば、上述した、図6(a),(b),(c)に示すような様々な電圧共振回路を採用することができ、各回路に示される電圧共振用のキャパシタを複数備え、何れかのキャパシタにスイッチ素子を接続すればよい。尚、図6には電流共振用のキャパシタも組み込まれているが、本実施形態では不要である。
【0054】
図11(a)に示す電源回路10は、主スイッチ素子M1が導通時に流れる電流を共振させる複数のキャパシタ(本実施形態では二つのキャパシタC1,C2)とインダクタL1を備えた電流共振回路12bを備えて構成され、少なくとも一方のキャパシタC1がMOS−FETでなるスイッチM3を介して接地され、インダクタL1がMOS−FETでなる同期整流用のスイッチ素子M2を介して接地されている。
【0055】
上述と同様に、LCフィルタ回路14を構成するインダクタLoの後段に出力電流値を検出する抵抗R1が接続され、抵抗R1の両端電圧が共振状態制御部26に入力されている。
【0056】
図11(b)に示すように、共振状態制御部26は、抵抗R1によりモニタされる出力電流値Ioが所定の基準電流値以下に減少したときに、スイッチ素子M3を遮断制御し、出力電流値Ioが所定の基準電流値より増加したときに、スイッチ素子M3を導通制御して、電流共振振幅を調整することによりZCS動作可能に制御し、以って電力変換効率を向上させる。
【0057】
上述の電流共振型の電源回路10は、出力電流Ioを中心に共振し、出力電流Ioが増加すると共振電流振幅Iampが上方にドリフトしてZCSが実現できなくなる。主スイッチ素子M1のオン時の共振電流振幅Iampは〔数3〕で表されるため、出力電流値Ioに基づいてスイッチ素子M3を制御することにより共振電流振幅Iampを調整して、ZCS動作を実現するものである。
【数3】
【0058】
この場合も上述したような抵抗R1によりモニタされる出力電流値Ioに基づいてスイッチ素子M3を切り替えるように構成された共振状態制御部26(27,29)に替えて、或は、そのような機能を備えた共振状態制御部に加えて、電源回路10の入力電圧値Vinに基づいてスイッチ素子M3を切り替える共振状態制御部26(28)を備えてもよい。
【0059】
図11(c)に示すように、共振状態制御部26は、モニタされる入力電圧値Vinが所定の基準電圧値以下に減少したときに、スイッチ素子M3を導通制御して、電流共振振幅を大きくしてZCS動作可能に制御し、入力電圧値Vinが所定の基準電圧値より増加したときに、スイッチ素子M3を遮断制御して、低損失でZCS動作可能に制御し、以って電力変換効率を向上させるのである。
【0060】
つまり、電源回路は、共振回路が複数の電流共振用キャパシタを備えた電流共振回路で構成され、入力電圧値または出力電流値に基づいて、電流共振振幅が異なる共振状態に切り替えるスイッチ素子を備えて構成されている。
【0061】
尚、この場合も、共振用のキャパシタは二つに限るものではなく、三つ以上のキャパシタと各キャパシタに接続されたスイッチ素子備えて、共振状態制御部26が各スイッチ素子の導通状態を制御して複数段に切り替えるように構成するものであってもよい。例示では、共振周波数を変化させるためのキャパシタを並列接続し、各キャパシタを電流共振回路に組込むスイッチ素子を設けているが、共振周波数を変化させるためのキャパシタを直列接続し、各キャパシタを短絡させるスイッチ素子を設けるような構成であってもよい。
【0062】
図11(a)に示す電流共振回路12bも、主スイッチM1のオン時に流れる電流を共振させる電流共振回路であれば、上述した、図8(a),(b),(c)に示すような様々な電流共振回路を採用することができ、各回路に示される電流共振用のキャパシタを複数備え、何れかのキャパシタにスイッチ素子を接続すればよい。尚、図8には電圧共振用のキャパシタも組み込まれているが、本実施形態では不要である。
【0063】
即ち、本発明による電源制御装置は、上述した何れかの電源回路に対して、その出力電圧及び共振回路の共振状態に基づいて主スイッチ素子を制御する出力電圧制御部と、電源回路の入力電圧値または出力電流値に基づいてスイッチ素子を切り替える共振状態制御部を備えて構成されるものであり、上述したように、半導体集積回路により構成されることが好ましい。また、その場合に、共振状態を切り替えるスイッチ素子M3,M4が集積回路に組み込まれることがさらに好ましい。
【0064】
また、当該電源装置1は、図12に示すように、一枚の電源基板上に構成され、バッテリから所定の直流電圧を生成して給電する車載電子機器を構成する制御基板上に好適に組み込むことができる。電子機器として、例えば、オーディオ機器及びオーディオ機器を制御するマイクロコンピュータを備えた制御装置等の電子機器や、エンジンや変速装置等の車両の機能ブロックを制御するマイクロコンピュータを備えた電子制御装置を挙げることができる。さらに当該共振型スイッチング電源装置は、商用電源を整流した直流電圧から所定の直流電圧を生成して給電するOA機器やオーディオ機器等、車載機器以外の電子機器に組み込むことも可能である。
【0065】
上述した何れの実施形態においても、共振状態制御部26を出力電流値Io及び入力電圧値Vinの双方の値に基づいてスイッチ素子を切り替え可能に構成する場合には、出力電流値Ioと入力電圧値Vinの何れか一方の値に基づいて優先的に共振状態を切り替える優先切替部をさらに備えるものであってもよい。
【0066】
例えば、電源装置1が組み込まれるシステムで、負荷変動が電源変動より大きなシステムでは、優先的に出力電流値Ioに基づいてスイッチ素子を切り替え、逆に電源変動が負荷変動より大きなシステムでは、優先的に入力電圧値Vinに基づいてスイッチ素子を切り替えるように構成すれば、より汎用的な電源装置1を実現することができる。例えば優先切替部を何れかに設定するための入力ピンをICに備え、当該入力ピンに入力される電圧に基づいて出力電流値Ioと入力電圧値Vinの何れを優先させるかを決定するような回路を設ければい。
【0067】
上述した複合共振回路12を構成する電圧共振回路12aに、図10(a)に示すような電圧共振回路を採用してもよいし、複合共振回路12を構成する電流共振回路12bに、図11(a)に示すような電流共振回路を採用してもよい。この場合、さらに広い範囲で電力変換効率を向上させることができる。
【0068】
さらに、このような回路構成に、出力電流値Io及び入力電圧値Vinの双方の値に基づいてスイッチ素子を切り替え可能な共振状態制御部26を組み合わせると、安定して低損失なZVS制御またはZCS制御を行なうことができるようになる。
【0069】
上述した何れの実施形態においても、出力電流値Ioまたは入力電圧値Vinに基づいて共振状態を切り替えるための基準電流値または基準電圧値は特に限定されるものではなく、電源装置が組み込まれるシステムの入力電圧や負荷容量に応じて適宜設定される値である。
【0070】
上述した実施形態では、入力電圧より低い値の出力電圧に変換する降圧型の電源回路10を例に説明したが、本発明の対象は降圧型に限定されるものではなく、昇圧型や昇降圧型の電源回路10にも適用できることはいうまでもない。
【0071】
尚、上述した各実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。
【図面の簡単な説明】
【0072】
【図1】従来の共振型スイッチング電源回路を示し、(a)は電圧共振型スイッチング電源回路の回路図、(b)は電流共振型スイッチング電源回路の回路図、(c)は複合共振型スイッチング電源回路の回路図
【図2】電圧共振型スイッチング電源回路によるZVS制御の説明図であり、(a)は適正なZVS制御の説明図、(b)は入力電圧が上昇して不十分なZVS制御となる説明図、(c)は出力電流が低下して不十分なZVS制御となる説明図
【図3】(a)は電圧共振型スイッチング電源回路のZVS制御可能な範囲を示す説明図、(b)は電流共振型スイッチング電源回路のZCS制御可能な範囲を示す説明図
【図4】本発明による共振型スイッチング電源装置の回路ブロック構成図
【図5】(a)は本発明による第一の複合共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図6】本発明による第一の複合共振型スイッチング電源回路に組み込まれる電圧共振回路の回路図
【図7】(a)は本発明による第二の複合共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図8】本発明による第二の複合共振型スイッチング電源回路に組み込まれる電流共振回路の回路図
【図9】(a)は本発明による第三の複合共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図10】(a)は本発明による電圧共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図11】(a)は本発明による電流共振型スイッチング電源回路の回路図、(b)は出力電流に基づく動作説明図、(c)は入力電圧に基づく動作説明図
【図12】本発明による共振型スイッチング電源装置の説明図
【符号の説明】
【0073】
1:共振型スイッチング電源装置
10:共振型スイッチング電源回路
12:共振回路
12a:電圧共振回路
12b:電流共振回路
14:LCフィルタ回路
20:共振型スイッチング電源制御装置
21:出力電圧制御部
26:共振状態制御部
M1:主スイッチ素子
L1:インダクタ
C1,C2:キャパシタ
M3、M4:スイッチ素子
【特許請求の範囲】
【請求項1】
直流入力電圧をオンオフする主スイッチ素子と、前記主スイッチ素子をソフトスイッチングするための共振回路と、前記主スイッチの出力電圧を平滑化するLCフィルタ回路を備えた共振型スイッチング電源回路であって、
前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記共振回路を複数の共振状態の何れかに切り替えるスイッチ素子を備えている電源回路。
【請求項2】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項3】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項4】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振、複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項5】
前記共振回路が複数の電圧共振用キャパシタを備えた電圧共振回路で構成され、前記入力電圧値または出力電流値に基づいて電圧共振振幅が異なる共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項6】
前記共振回路が複数の電流共振用キャパシタを備えた電流共振回路で構成され、前記入力電圧値または出力電流値に基づいて、電流共振振幅が異なる共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項7】
請求項1から6の何れかに記載の共振型スイッチング電源回路に対して、その出力電圧及び前記共振回路の共振状態に基づいて前記主スイッチ素子を制御する出力電圧制御部と、前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記スイッチ素子を切り替える共振状態制御部を備えている電源制御装置。
【請求項8】
請求項1から6の何れかに記載の共振型スイッチング電源回路と、請求項7記載の共振型スイッチング電源制御装置を備えて構成される電源装置。
【請求項1】
直流入力電圧をオンオフする主スイッチ素子と、前記主スイッチ素子をソフトスイッチングするための共振回路と、前記主スイッチの出力電圧を平滑化するLCフィルタ回路を備えた共振型スイッチング電源回路であって、
前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記共振回路を複数の共振状態の何れかに切り替えるスイッチ素子を備えている電源回路。
【請求項2】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項3】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項4】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振、複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項5】
前記共振回路が複数の電圧共振用キャパシタを備えた電圧共振回路で構成され、前記入力電圧値または出力電流値に基づいて電圧共振振幅が異なる共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項6】
前記共振回路が複数の電流共振用キャパシタを備えた電流共振回路で構成され、前記入力電圧値または出力電流値に基づいて、電流共振振幅が異なる共振状態に切り替えるスイッチ素子を備えている請求項1記載の電源回路。
【請求項7】
請求項1から6の何れかに記載の共振型スイッチング電源回路に対して、その出力電圧及び前記共振回路の共振状態に基づいて前記主スイッチ素子を制御する出力電圧制御部と、前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記スイッチ素子を切り替える共振状態制御部を備えている電源制御装置。
【請求項8】
請求項1から6の何れかに記載の共振型スイッチング電源回路と、請求項7記載の共振型スイッチング電源制御装置を備えて構成される電源装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−17749(P2009−17749A)
【公開日】平成21年1月22日(2009.1.22)
【国際特許分類】
【出願番号】特願2007−179630(P2007−179630)
【出願日】平成19年7月9日(2007.7.9)
【出願人】(000237592)富士通テン株式会社 (3,383)
【Fターム(参考)】
【公開日】平成21年1月22日(2009.1.22)
【国際特許分類】
【出願日】平成19年7月9日(2007.7.9)
【出願人】(000237592)富士通テン株式会社 (3,383)
【Fターム(参考)】
[ Back to top ]