電源回路
【課題】電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備える電源回路において、電源電圧の低下が生じても、ランダムアクセスメモリのデータ保持やリアルタイムクロックの計時動作に必要な電力を処理回路部に供給できる構成を提供する。
【解決手段】２つの降圧回路として、電源側に接続され、電源電圧を所定の電圧Ｖ１に降下させる第１降圧回路と、処理回路部側に接続された第２降圧回路を有する。また、第１降圧回路にはバイパス回路が並設されており、バイパス回路は、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされて電源から供給された電力を第２降圧回路に供給する。
【解決手段】２つの降圧回路として、電源側に接続され、電源電圧を所定の電圧Ｖ１に降下させる第１降圧回路と、処理回路部側に接続された第２降圧回路を有する。また、第１降圧回路にはバイパス回路が並設されており、バイパス回路は、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされて電源から供給された電力を第２降圧回路に供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の電圧を所定のレベルまで降圧して処理回路部に供給する電源回路に関するものであり、特に自動車に搭載されたバッテリを電源とする車両用の電源回路に関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、電源から処理回路部（負荷回路部）へ至る電力供給経路上に、直列に接続された２つの降圧回路（複数段のレギュレータ回路部）を備えた電源回路（電源回路装置）が知られている。
【０００３】
この電源回路によれば、例えば電源電圧２４Ｖを２つの降圧回路（２段のレギュレータ回路部）にて５Ｖまで降圧し、ＭＰＵなどの処理回路部へ供給することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１２７２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示される構成では、電源電圧が低下して、電源側の降圧回路（１段目のレギュレータ回路部）の動作保障電圧を下回ると、上記降圧回路が動作しないため、処理回路部側の降圧回路（２段目のレギュレータ回路部）、ひいては処理回路部へ電力が供給されない。
【０００６】
したがって、処理回路部が、ランダムアクセスメモリ（ＲＡＭ）や計時用のリアルタイムクロックを備える構成では、ランダムアクセスメモリのデータが消失する、リアルタイムクロックが計時しない、といった問題が生じる。
【０００７】
なお、上記した電源電圧の低下は、自動車に搭載されたバッテリの場合、例えばエンジン始動時においてクランキングの高負荷により瞬間的に生じる。この電圧低下は、特に低温で生じやすい。
【０００８】
本発明は上記問題点に鑑み、電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備える電源回路において、電源電圧の低下が生じても、ランダムアクセスメモリのデータ保持やリアルタイムクロックの計時動作に必要な電力を処理回路部に供給できる構成を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成する為に、請求項１に記載の電源回路は、電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備え、２つの降圧回路として、電源側に接続され、入力端子に印加された電圧を所定の電圧Ｖ１に降下させて出力端子から出力する第１降圧回路と、処理回路部側に接続され、入力端子に印加された電圧を所定の電圧に降下させて出力端子から出力する第２降圧回路とを有する。
【００１０】
そして、電力供給経路において第１降圧回路に並列に接続されたバイパス回路を備え、バイパス回路は、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされて電源から供給された電力を第２降圧回路に対して供給することを特徴とする。
【００１１】
このように本発明では、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされるバイパス回路を、第１降圧回路に並設している。したがって、電源電圧が第１降圧回路の動作保障電圧の最小値Ｖ２よりも低い値となっても、バイパス回路によって、電力を第２降圧回路、ひいては処理回路部へ供給することができる。これにより、電源電圧が低下しても、ランダムアクセスメモリを備える場合にはそのデータを保持させ、リアルタイムクロックを備える場合には計時動作させることができる。
【００１２】
なお、閾値電圧Ｖ３を、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧の範囲内で設定するので、バイパス回路において、高電圧の印加による発熱や、耐圧のための回路構成の複雑化などを抑制することができる。
【００１３】
請求項２に記載のように、バイパス回路として、第１トランジスタ素子と、閾値電圧Ｖ３よりも低い電圧が印加されたときに第１トランジスタ素子をオン状態とし、閾値電圧Ｖ３以上の電圧が印加されたときに第１トランジスタ素子をオフ状態とする切り替え回路と、を備える構成を採用することができる。
【００１４】
これによれば、簡素な構成で、電源電圧が低下したときには、バイパス回路側に電力を迂回させ、電源電圧が高いときには、バイパス回路側に電力を迂回させないようにすることができる。
【００１５】
請求項３に記載のように、電源は自動車に搭載されたバッテリであり、電源に接続された入力端子として、電源にイグニッションスイッチを介して接続されたイグニッション端子と、電源に直接接続された電源端子とを備え、電力供給経路は、電源と第１降圧回路との間に、イグニッションスイッチ及びイグニッション端子を介する第１経路と、電源端子を介し、第１経路に対して並列接続された第２経路とを有し、第１経路と第２経路とは、各端子と両経路における第１降圧回路側の接続点との間に電源側をアノードとして配置された逆流阻止ダイオードをそれぞれ有し、切り替え回路は、第１経路におけるイグニッション端子と逆流阻止ダイオードの間に接続された構成とすると良い。
【００１６】
これによれば、イグニッションスイッチがオフの状態では、切り替え回路に電力が供給されないので、上記した効果を有しつつ、さらに暗電流による損失を抑制することができる。
【００１７】
具体的には、請求項４に記載のように、第１トランジスタ素子は、一端が第１経路におけるイグニッション端子と逆流阻止ダイオードの間に接続され、他端が電力供給経路における第１降圧回路及び第２降圧回路の間に接続されたバイパス経路上に配置され、切り替え回路は、バイパス経路における第１トランジスタ素子よりも電源側の部位を接続点として、該接続点からグランドまでの間に設けられた第２トランジスタ素子と、閾値電圧Ｖ３を規定し、第２トランジスタ素子の接続点からグランドまでの間にグランド側をアノードとして配置されたツェナーダイオードとを備えるとともに、閾値電圧Ｖ３以上の電圧がツェナーダイオードのカソードに印加されたときにツェナーダイオードが逆方向動作して第２トランジスタ素子がオン状態となるように構成され、バイパス回路は、第２トランジスタ素子がオフ状態で第１トランジスタ素子がオン状態となり、第２トランジスタ素子がオン状態で第１トランジスタ素子がオフ状態となるように構成されたものを採用することができる。
【００１８】
また、請求項５に記載のように、切り替え回路は、閾値電圧Ｖ３よりも低い電圧が印加されたときに駆動信号を出力する電源監視ＩＣを備え、第１トランジスタ素子は、電力供給経路において、一端が第１経路及び第２経路の第１降圧回路側の接続点と第１降圧回路との間に接続され、他端が第１降圧回路と第２降圧回路の間に接続されており、電源監視ＩＣの駆動信号を受けてオン動作するように構成されたものを採用することもできる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態に係る車両用電源回路の概略構成を示す回路図である。
【図２】比較例１の概略構成を示す回路図である。
【図３】比較例２の概略構成を示す回路図である。
【図４】実施例及び比較例１，２のＲＡＭ保障電圧を確保するための供給電圧の最小値を示す表である。
【図５】車両用電源回路の変形例を示す回路図である。
【図６】車両用電源回路の変形例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を図に基づいて説明する。なお、以下の実施形態では、電源が自動車のバッテリであり、電源回路が車両用電源回路の例を示す。
【００２１】
（第１実施形態）
図１に示すように、本実施形態に係る車両用電源回路１０は、電源としての定格２４Ｖのバッテリ１１から、マイクロコンピュータ等の、ランダムアクセスメモリ（ＲＡＭ）又はリアルタイムクロックを備えた処理回路部１２へ動作電圧を供給するものである。そして、バッテリ１１から処理回路部１２へ至る電力供給経路１３上に、直列に接続された２つの降圧回路１４，１５を備えている。また、電力供給経路１３において、第１降圧回路１４に並列に接続され、バッテリ１１の電圧に応じて電力を第２降圧回路１５へ供給するバイパス回路２０を備えている。
【００２２】
本実施形態では、処理回路部１２が、一例として、コンビネーションメータの制御回路となっており、中央演算装置（ＣＰＵ）、リードオンメモリ（ＲＯＭ）などとともにＲＡＭを備えている。
【００２３】
直列接続された２つの降圧回路１４，１５のうち、バッテリ１１側の第１降圧回路１４は、バッテリ１１の電圧を所定の電圧Ｖ１（１２Ｖ）に降圧する１２Ｖ電源回路であり、この回路の動作保障電圧は、５Ｖ以上となっている。第１降圧回路１４は、入力電圧（バッテリの電圧）が１２Ｖよりも高い場合には１２Ｖに降圧し、１２Ｖよりも低く、５Ｖ以上の場合には、そのままの電圧を第２降圧回路１５へ出力するように構成されている。
【００２４】
一方、処理回路部１２側の第２降圧回路１５は、第１降圧回路１４にて降圧された電圧を５Ｖに降圧する５Ｖ電源回路である。第２降圧回路１５は、入力電圧が５Ｖよりも高い場合には５Ｖに降圧し、５Ｖよりも低く、動作保障電圧以上の場合には、そのままの電圧を処理回路部１２側（後述する出力端子２３）へ出力するように構成されている。これら降圧回路１４,１５の構成は周知であるので、その記載を省略する。
【００２５】
電力供給経路１３には、バッテリ１１側の入力端子として、バッテリ１１にイグニッションスイッチＳＷを介して接続されたイグニッション端子１６と、バッテリ１１にイグニッションスイッチＳＷを介さずに直接接続された電源端子１７が接続されている。
【００２６】
そして、電力供給経路１３は、バッテリ１１と第１降圧回路１４との間に、イグニッションスイッチＳＷ及びイグニッション端子１６を介する第１経路１８と、電源端子を介し、第１経路１８に対して並列接続された第２経路１９とを有している。
【００２７】
第１経路１８と第２経路１９とは、各端子１６，１７と両経路１８，１９における第１降圧回路１４側の接続点との間に逆流阻止ダイオードＤ１，Ｄ２をそれぞれ有している。これら逆流阻止ダイオードＤ１，Ｄ２は、アノードが端子１６，１７側、すなわちバッテリ１１側となるように配置されている。
【００２８】
バイパス回路２０は、第１降圧回路１４の動作保障電圧の最小値Ｖ２（例えば５Ｖ）より高い電圧であって電圧Ｖ１（１２Ｖ）よりも低い電圧Ｖ３（Ｖ２＜閾値電圧Ｖ３＜Ｖ１）をオン・オフの閾値電圧とする。そして、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態となってバッテリ１１から供給された電力を第２降圧回路１５に対して供給するものである。本実施形態では、一例として、閾値電圧Ｖ３が７Ｖとなっている。
【００２９】
このようなバイパス回路２０としては、第１トランジスタ素子Ｔｒ１と、閾値電圧Ｖ３よりも低い電圧が印加されたときに第１トランジスタ素子Ｔｒ１をオン状態とし、閾値電圧Ｖ３以上の電圧が印加されたときに第１トランジスタ素子Ｔｒ１をオフ状態とする切り替え回路２１と、を備える構成を採用することができる。
【００３０】
第１トランジスタ素子Ｔｒ１は、ｐｎｐバイポーラトランジスタであり、コレクタが電力供給経路１３における第１降圧回路１４と第２降圧回路１５の接続点に接続されている。一方、エミッタは、逆流阻止ダイオードＤ３を介して、第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１との接続点に接続されている。すなわち、イグニッション端子１６から第２降圧回路１５を繋ぐバイパス経路２２に第１トランジスタ素子Ｔｒ１が接続されている。
【００３１】
また、第１トランジスタ素子Ｔｒ１のベースは、抵抗Ｒ１を介してグランドに接続されるとともに、抵抗Ｒ２を介してエミッタと接続されている。なお、逆流阻止ダイオードＤ３は、アノードを第１経路１８側（バッテリ１１側）として接続されている。
【００３２】
切り替え回路２１は、第２トランジスタ素子Ｔｒ２としてのｐｎｐバイポーラトランジスタとツェナーダイオードＺＤ、抵抗Ｒ３，Ｒ４を有している。第２トランジスタ素子Ｔｒ２のコレクタは、第１トランジスタ素子Ｔｒ１のベースとグランドとを繋ぐラインにおいて、抵抗Ｒ２の接続点と抵抗Ｒ１との間に接続されている。一方、エミッタは、バイパス経路２２における、抵抗Ｒ２の接続点と逆流阻止ダイオードＤ３の間に接続されている。また、ベースは、ツェナーダイオードＺＤ及び抵抗Ｒ３を介してグランドに接続されるとともに、抵抗Ｒ４を介してエミッタと接続されている。
【００３３】
ツェナーダイオードＺＤのアノードは抵抗Ｒ３を介してグランドに接続されており、カソードは第２トランジスタ素子Ｔｒ２のベースに接続されている。そして、カソード側の電位が所定の電圧以上となると逆方向に動作するようにツェナー電圧が設定（例えば７Ｖ）されている。
【００３４】
なお、図１に示す符号２３は、出力側の端子である。本実施形態では、入力端子１６，１７から出力端子２３までの範囲が車両用電源回路１０となっている。
【００３５】
このように構成された車両用電源回路１０では、以下に示す効果を奏することができる。上記した車両用電源回路１０では、イグニッションスイッチＳＷがオンされたエンジン始動時において、クランキングの高負荷によりバッテリ１１の電圧が瞬間的に第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）及び逆流阻止ダイオードＤ１（又は逆流阻止ダイオードＤ２）の電圧降下分（例えば１Ｖ）の合計よりも低下（例えば５．５Ｖ）すると、第１降圧回路１４は動作しない状態となる。
【００３６】
このときバイパス回路２０では、ツェナーダイオードＺＤのカソード側の電位、すなわちバイパス回路２０への入力電圧、がツェナー電圧よりも低いため、ツェナーダイオードＺＤに逆方向の電流が流れず、抵抗Ｒ４にも電流が流れない。これにより、第２トランジスタ素子Ｔｒ２のベース−エミッタ間に電位差が生じず、第２トランジスタ素子Ｔｒ２はオフ状態（開状態）となる。
【００３７】
本実施形態では、バッテリ１１の電圧が７Ｖ未満、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）よりも低ければ、ツェナーダイオードＺＤが逆方向動作せず、第２トランジスタ素子Ｔｒ２がオフ状態となるようになっている。
【００３８】
第１トランジスタ素子Ｔｒ１は、第２トランジスタ素子Ｔｒ２がオフ状態のため、抵抗Ｒ１を介してグランドに接続されたベースと、逆流阻止ダイオードＤ３を介して、第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１との接続点に接続されたエミッタとの電位差によりオン状態（閉状態）となる。すなわち、逆流阻止ダイオードＤ３及び第１トランジスタ素子Ｔｒ１を介して、バイパス経路２２により、イグニッション端子１６から第２降圧回路１５へ電力が供給される。
【００３９】
このように、バッテリ１１の電圧が７Ｖ未満、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）よりも低ければ、第２トランジスタ素子Ｔｒ２がオフ状態となり、一方第１トランジスタ素子Ｔｒ１はオン状態となって、バイパス経路２２を通じて第２降圧回路１５へ電力が供給される。
【００４０】
一方、バッテリ１１の電圧が第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）及び逆流阻止ダイオードＤ１（又は逆流阻止ダイオードＤ２）の電圧降下分（例えば１Ｖ）の合計よりも高い場合、第１降圧回路１４が動作する。例えば、バッテリ１１の電圧が１５Ｖの場合、第１降圧回路１４は１２Ｖに降圧する。また、バッテリ１１の電圧が８Ｖの場合、第１降圧回路１４は降圧せずに入力電圧をそのまま出力する。
【００４１】
このときバイパス回路２０では、ツェナーダイオードＺＤのカソード側の電位、すなわちバイパス回路２０への入力電圧、がツェナー電圧よりも高いため、ツェナーダイオードＺＤが逆方向動作し、抵抗Ｒ４に電流が流れる。これにより、第２トランジスタ素子Ｔｒ２のベース−エミッタ間に電位差が生じて、第２トランジスタ素子Ｔｒ２にはベース電流（負の値）が流れ、オン状態（閉状態）となる。
【００４２】
本実施形態では、バッテリ１１の電圧が７Ｖ以上、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）以上であれば、第２トランジスタ素子Ｔｒ２がオン状態となるようになっている。
【００４３】
一方、第１トランジスタ素子Ｔｒ１は、第２トランジスタ素子Ｔｒ２がオン状態となるため、ベース−エミッタ間に電位差が生じず、オフ状態（開状態）となる。すなわち、バイパス経路２２は、第１トランジスタ素子Ｔｒ１によって遮断される。
【００４４】
このように、バッテリ１１の電圧が７Ｖ以上、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）以上であれば、第２トランジスタ素子Ｔｒ２がオン状態となり、一方第１トランジスタ素子Ｔｒ１はオフ状態となって、バイパス経路２２が遮断される。
【００４５】
以上から、本実施形態に係る車両用電源回路１０によれば、バッテリ１１の電圧が第１降圧回路１４の動作保障電圧の最小値Ｖ２よりも低い値（図１に示す構成では、最小値Ｖ２と逆流阻止ダイオードＤ１（Ｄ２）の電圧降下との和よりも低い値）となっても、バイパス回路２０によって、電力を第２降圧回路１５、ひいては処理回路部１２へ供給することができる。これにより、処理回路部１２のＲＡＭのデータを保持させることができる。
【００４６】
なお、本実施形態に係る車両用電源回路１０によれば、処理回路部１２のＲＡＭにデータ保持動作させるためのバッテリ１１の最小電圧は、バイパス回路２０を利用することで、図４に示すように、ＲＡＭがデータ保持動作するのに必要な保障電圧を例えば２Ｖ、第２降圧回路１５の電圧降下を例えば１Ｖ、逆流阻止ダイオードＤ３の電圧降下を例えば１Ｖ、第１トランジスタ素子Ｔｒ１の電圧降下をほぼ０Ｖ（０．１Ｖ程度であり便宜上０Ｖとする）とすると、４Ｖ程度となる。
【００４７】
これに対し、図２に示す比較例１の車両用電源回路１０は、バッテリ１１の電圧が定格１２Ｖであり、降圧回路として第２降圧回路（５Ｖ電源回路）のみを有している。このような構成では、処理回路部１２のＲＡＭにデータ保持動作させるためのバッテリ１１の最小電圧が、図４に示すように、ＲＡＭがデータ保持動作するのに必要な保障電圧を２Ｖ、第２降圧回路１５の電圧降下を１Ｖ、逆流阻止ダイオードＤ１（Ｄ２）の電圧降下を１Ｖとすると、４Ｖとなる。なお、図２に示す比較例１では、本実施形態に係る車両用電源回路１０と関連する要素に同一の符号を付与している。
【００４８】
また、図３に示す比較例２の車両用電源回路１０は、図１に示す構成に対し、バイパス回路２０の無い構成となっている。このような構成では、処理回路部１２のＲＡＭにデータ保持動作させるためのバッテリ１１の最小電圧が、図４に示すように、ＲＡＭがデータ保持動作するのに必要な保障電圧（２Ｖ）と第２降圧回路１５の電圧降下（１Ｖ）の和よりも第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）の方が大きいため、この５Ｖと、逆流阻止ダイオードＤ１（Ｄ２）の電圧降下（１Ｖ）を足した６Ｖとなる。なお、図３に示す比較例２でも、本実施形態に係る車両用電源回路１０と関連する要素に同一の符号を付与している。
【００４９】
この結果からも分かるように、本実施形態に係る車両用電源回路１０によれば、処理回路部１２のＲＡＭにデータ保持動作させることのできるバッテリ１１の最小電圧が、比較例１にて示した１２Ｖ系の車両用電源回路と同等となる。すなわち、２４Ｖ系の車両用電源回路１０において、１２Ｖ系の車両用電源回路とほぼ同じ性能を確保することができる。
【００５０】
また、本実施形態では、バイパス回路２０の閾値電圧Ｖ３を、第１降圧回路１４の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧の範囲内で設定するので、バイパス回路２０において、高電圧の印加による発熱や、耐圧のための回路構成の複雑化などを抑制することができる。すなわち、バイパス回路２０を簡素化することができる。
【００５１】
また、第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）に対して、バイパス回路２０の閾値電圧Ｖ３をＶ２よりも若干高い値（７Ｖ）に設定している。したがって、バッテリ１１の電圧が変動しても、安定して、処理回路部１２に電力を供給することができる。なお、電力供給経路１３とバイパス経路２２とで電位差が生じる場合には、経路上に逆流阻止用のダイオードなどを設ければ良い。
【００５２】
また、本実施形態では、バイパス回路２０が第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１の接続点に接続されている。これにより、イグニッションスイッチＳＷがオフの状態では、切り替え回路２１（バイパス回路２０）に電力が供給されないので、上記した効果を有しつつ、さらに暗電流による損失を抑制することができる。
【００５３】
（変形例１）
図５に示す車両用電源回路１０では、切り替え回路２１として、閾値電圧Ｖ３よりも低い電圧が印加されたときに駆動信号を出力する電源監視ＩＣ２４を備えている。
【００５４】
この電源監視ＩＣは、入力端子が第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１の間に接続され、出力端子が第１トランジスタ素子Ｔｒ１のべースに接続されている。
【００５５】
そして、閾値電圧Ｖ３を７Ｖとすると、電源監視ＩＣ２４への入力電圧が７Ｖ以上の場合、又は、動作保障電圧の最小値０．７Ｖ未満の場合にはオープン（駆動信号を出力せず）、０．７Ｖ以上７Ｖ未満の場合にはＬｏ信号を駆動信号として第１トランジスタ素子Ｔｒ１のベースに出力するようになっている。
【００５６】
第１トランジスタ素子Ｔｒ１は、ｐｎｐバイポーラトランジスタであり、コレクタが電力供給経路１３における第１降圧回路１４と第２降圧回路１５の接続点に接続されている。一方、エミッタは、電力供給経路１３において、第１経路１８及び第２経路１９の接続点と第１降圧回路１４との間に接続されている。そして、ベースが電源監視ＩＣ２４から駆動信号を受けると、オン動作する（閉状態となる）ようになっている。
【００５７】
このような構成を採用しても、上記実施形態に示した構成（図１）と同様の効果を期待することができる。
【００５８】
（変形例２）
上記実施形態では、電源としてのバッテリ１１と第１降圧回路１４と間に、イグニッションスイッチＳＷ及びイグニッション端子１６を有する第１経路１８と、電源端子１７を有する第２経路１９が並設される例を示した。
【００５９】
しかしながら、第２経路１９を有さず、バッテリ１１と第１降圧回路１４との間に、イグニッションスイッチＳＷ及びイグニッション端子１６が配置された構成においても、上記実施形態に示した構成を採用することができる。
【００６０】
例えば図６に示す車両用電源回路１０では、該回路１０の入力端子として、イグニッション端子１６のみを有しており、バッテリ１１から、イグニッションスイッチＳＷ及びイグニッション端子１６を介して、第１降圧回路１４に電力が供給されるようになっている。
【００６１】
そして、バイパス回路２０が、第１降圧回路１４に対して並列に接続されている。なお、図６に示すバイパス回路２０の構成は、図１に示したものと基本的に同じである。
【００６２】
このような構成を採用しても、上記実施形態に示した構成（図１）と同様の効果を期待することができる。
【００６３】
なお、変形例１（図５）に示す構成のバイパス回路２０を採用することもできる。
【００６４】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６５】
本実施形態では、第１トランジスタ素子Ｔｒ１，第２トランジスタ素子Ｔｒ２として、ｐｎｐバイポーラトランジスタの例を示したが、トランジスタ素子としては上記例に限定されるものではない。例えば、ＭＯＳＦＥＴを採用することもできる。
【００６６】
また、バイパス回路２０の構成も上記例に限定されるものではない。電力供給経路１３において第１降圧回路１４に並列に接続され、上記したＶ２＜Ｖ３＜Ｖ１の関係を満たす電圧Ｖ３をオン・オフの閾値電圧とし、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされバッテリ１１から供給された電力を第２降圧回路１５に対して供給することができる構成であれば採用することができる。
【００６７】
本実施形態では、電源が自動車のバッテリ１１である例を示したが、上記例に限定されるものではない。さらには、電源電圧も上記例（定格２４Ｖ）に限定されるものではない。
【００６８】
本実施形態では、処理回路部１２がＲＡＭを備える例を示した。しかしながら、ＲＡＭの代わりに計時用のリアルタイムクロックを備える構成、又は、ＲＡＭとともにリアルタイムクロックを備える構成にも適用することができる。リアルタイムクロックの動作保障電圧は、一般的にＲＡＭのデータ保持保障電圧と同程度（２Ｖ程度）である。したがって、上記構成を適用すれば、電源電圧が低下しても、リアルタイムクロックに計時動作をさせることができる。
【符号の説明】
【００６９】
１０・・・車両用電源回路（電源回路）
１１・・・バッテリ（電源）
１２・・・処理回路部
１３・・・電力供給経路
１４・・・第１降圧回路
１５・・・第２降圧回路
１６・・・イグニッション端子
１７・・・電源端子
１８・・・第１経路
１９・・・第２経路
２０・・・バイパス回路
２１・・・切り替え回路
Ｔｒ１・・・第１トランジスタ素子
Ｔｒ２・・・第２トランジスタ素子
ＺＤ・・・ツェナーダイオード
【技術分野】
【０００１】
本発明は、電源の電圧を所定のレベルまで降圧して処理回路部に供給する電源回路に関するものであり、特に自動車に搭載されたバッテリを電源とする車両用の電源回路に関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、電源から処理回路部（負荷回路部）へ至る電力供給経路上に、直列に接続された２つの降圧回路（複数段のレギュレータ回路部）を備えた電源回路（電源回路装置）が知られている。
【０００３】
この電源回路によれば、例えば電源電圧２４Ｖを２つの降圧回路（２段のレギュレータ回路部）にて５Ｖまで降圧し、ＭＰＵなどの処理回路部へ供給することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１２７２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示される構成では、電源電圧が低下して、電源側の降圧回路（１段目のレギュレータ回路部）の動作保障電圧を下回ると、上記降圧回路が動作しないため、処理回路部側の降圧回路（２段目のレギュレータ回路部）、ひいては処理回路部へ電力が供給されない。
【０００６】
したがって、処理回路部が、ランダムアクセスメモリ（ＲＡＭ）や計時用のリアルタイムクロックを備える構成では、ランダムアクセスメモリのデータが消失する、リアルタイムクロックが計時しない、といった問題が生じる。
【０００７】
なお、上記した電源電圧の低下は、自動車に搭載されたバッテリの場合、例えばエンジン始動時においてクランキングの高負荷により瞬間的に生じる。この電圧低下は、特に低温で生じやすい。
【０００８】
本発明は上記問題点に鑑み、電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備える電源回路において、電源電圧の低下が生じても、ランダムアクセスメモリのデータ保持やリアルタイムクロックの計時動作に必要な電力を処理回路部に供給できる構成を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成する為に、請求項１に記載の電源回路は、電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備え、２つの降圧回路として、電源側に接続され、入力端子に印加された電圧を所定の電圧Ｖ１に降下させて出力端子から出力する第１降圧回路と、処理回路部側に接続され、入力端子に印加された電圧を所定の電圧に降下させて出力端子から出力する第２降圧回路とを有する。
【００１０】
そして、電力供給経路において第１降圧回路に並列に接続されたバイパス回路を備え、バイパス回路は、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされて電源から供給された電力を第２降圧回路に対して供給することを特徴とする。
【００１１】
このように本発明では、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされるバイパス回路を、第１降圧回路に並設している。したがって、電源電圧が第１降圧回路の動作保障電圧の最小値Ｖ２よりも低い値となっても、バイパス回路によって、電力を第２降圧回路、ひいては処理回路部へ供給することができる。これにより、電源電圧が低下しても、ランダムアクセスメモリを備える場合にはそのデータを保持させ、リアルタイムクロックを備える場合には計時動作させることができる。
【００１２】
なお、閾値電圧Ｖ３を、第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧の範囲内で設定するので、バイパス回路において、高電圧の印加による発熱や、耐圧のための回路構成の複雑化などを抑制することができる。
【００１３】
請求項２に記載のように、バイパス回路として、第１トランジスタ素子と、閾値電圧Ｖ３よりも低い電圧が印加されたときに第１トランジスタ素子をオン状態とし、閾値電圧Ｖ３以上の電圧が印加されたときに第１トランジスタ素子をオフ状態とする切り替え回路と、を備える構成を採用することができる。
【００１４】
これによれば、簡素な構成で、電源電圧が低下したときには、バイパス回路側に電力を迂回させ、電源電圧が高いときには、バイパス回路側に電力を迂回させないようにすることができる。
【００１５】
請求項３に記載のように、電源は自動車に搭載されたバッテリであり、電源に接続された入力端子として、電源にイグニッションスイッチを介して接続されたイグニッション端子と、電源に直接接続された電源端子とを備え、電力供給経路は、電源と第１降圧回路との間に、イグニッションスイッチ及びイグニッション端子を介する第１経路と、電源端子を介し、第１経路に対して並列接続された第２経路とを有し、第１経路と第２経路とは、各端子と両経路における第１降圧回路側の接続点との間に電源側をアノードとして配置された逆流阻止ダイオードをそれぞれ有し、切り替え回路は、第１経路におけるイグニッション端子と逆流阻止ダイオードの間に接続された構成とすると良い。
【００１６】
これによれば、イグニッションスイッチがオフの状態では、切り替え回路に電力が供給されないので、上記した効果を有しつつ、さらに暗電流による損失を抑制することができる。
【００１７】
具体的には、請求項４に記載のように、第１トランジスタ素子は、一端が第１経路におけるイグニッション端子と逆流阻止ダイオードの間に接続され、他端が電力供給経路における第１降圧回路及び第２降圧回路の間に接続されたバイパス経路上に配置され、切り替え回路は、バイパス経路における第１トランジスタ素子よりも電源側の部位を接続点として、該接続点からグランドまでの間に設けられた第２トランジスタ素子と、閾値電圧Ｖ３を規定し、第２トランジスタ素子の接続点からグランドまでの間にグランド側をアノードとして配置されたツェナーダイオードとを備えるとともに、閾値電圧Ｖ３以上の電圧がツェナーダイオードのカソードに印加されたときにツェナーダイオードが逆方向動作して第２トランジスタ素子がオン状態となるように構成され、バイパス回路は、第２トランジスタ素子がオフ状態で第１トランジスタ素子がオン状態となり、第２トランジスタ素子がオン状態で第１トランジスタ素子がオフ状態となるように構成されたものを採用することができる。
【００１８】
また、請求項５に記載のように、切り替え回路は、閾値電圧Ｖ３よりも低い電圧が印加されたときに駆動信号を出力する電源監視ＩＣを備え、第１トランジスタ素子は、電力供給経路において、一端が第１経路及び第２経路の第１降圧回路側の接続点と第１降圧回路との間に接続され、他端が第１降圧回路と第２降圧回路の間に接続されており、電源監視ＩＣの駆動信号を受けてオン動作するように構成されたものを採用することもできる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態に係る車両用電源回路の概略構成を示す回路図である。
【図２】比較例１の概略構成を示す回路図である。
【図３】比較例２の概略構成を示す回路図である。
【図４】実施例及び比較例１，２のＲＡＭ保障電圧を確保するための供給電圧の最小値を示す表である。
【図５】車両用電源回路の変形例を示す回路図である。
【図６】車両用電源回路の変形例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を図に基づいて説明する。なお、以下の実施形態では、電源が自動車のバッテリであり、電源回路が車両用電源回路の例を示す。
【００２１】
（第１実施形態）
図１に示すように、本実施形態に係る車両用電源回路１０は、電源としての定格２４Ｖのバッテリ１１から、マイクロコンピュータ等の、ランダムアクセスメモリ（ＲＡＭ）又はリアルタイムクロックを備えた処理回路部１２へ動作電圧を供給するものである。そして、バッテリ１１から処理回路部１２へ至る電力供給経路１３上に、直列に接続された２つの降圧回路１４，１５を備えている。また、電力供給経路１３において、第１降圧回路１４に並列に接続され、バッテリ１１の電圧に応じて電力を第２降圧回路１５へ供給するバイパス回路２０を備えている。
【００２２】
本実施形態では、処理回路部１２が、一例として、コンビネーションメータの制御回路となっており、中央演算装置（ＣＰＵ）、リードオンメモリ（ＲＯＭ）などとともにＲＡＭを備えている。
【００２３】
直列接続された２つの降圧回路１４，１５のうち、バッテリ１１側の第１降圧回路１４は、バッテリ１１の電圧を所定の電圧Ｖ１（１２Ｖ）に降圧する１２Ｖ電源回路であり、この回路の動作保障電圧は、５Ｖ以上となっている。第１降圧回路１４は、入力電圧（バッテリの電圧）が１２Ｖよりも高い場合には１２Ｖに降圧し、１２Ｖよりも低く、５Ｖ以上の場合には、そのままの電圧を第２降圧回路１５へ出力するように構成されている。
【００２４】
一方、処理回路部１２側の第２降圧回路１５は、第１降圧回路１４にて降圧された電圧を５Ｖに降圧する５Ｖ電源回路である。第２降圧回路１５は、入力電圧が５Ｖよりも高い場合には５Ｖに降圧し、５Ｖよりも低く、動作保障電圧以上の場合には、そのままの電圧を処理回路部１２側（後述する出力端子２３）へ出力するように構成されている。これら降圧回路１４,１５の構成は周知であるので、その記載を省略する。
【００２５】
電力供給経路１３には、バッテリ１１側の入力端子として、バッテリ１１にイグニッションスイッチＳＷを介して接続されたイグニッション端子１６と、バッテリ１１にイグニッションスイッチＳＷを介さずに直接接続された電源端子１７が接続されている。
【００２６】
そして、電力供給経路１３は、バッテリ１１と第１降圧回路１４との間に、イグニッションスイッチＳＷ及びイグニッション端子１６を介する第１経路１８と、電源端子を介し、第１経路１８に対して並列接続された第２経路１９とを有している。
【００２７】
第１経路１８と第２経路１９とは、各端子１６，１７と両経路１８，１９における第１降圧回路１４側の接続点との間に逆流阻止ダイオードＤ１，Ｄ２をそれぞれ有している。これら逆流阻止ダイオードＤ１，Ｄ２は、アノードが端子１６，１７側、すなわちバッテリ１１側となるように配置されている。
【００２８】
バイパス回路２０は、第１降圧回路１４の動作保障電圧の最小値Ｖ２（例えば５Ｖ）より高い電圧であって電圧Ｖ１（１２Ｖ）よりも低い電圧Ｖ３（Ｖ２＜閾値電圧Ｖ３＜Ｖ１）をオン・オフの閾値電圧とする。そして、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態となってバッテリ１１から供給された電力を第２降圧回路１５に対して供給するものである。本実施形態では、一例として、閾値電圧Ｖ３が７Ｖとなっている。
【００２９】
このようなバイパス回路２０としては、第１トランジスタ素子Ｔｒ１と、閾値電圧Ｖ３よりも低い電圧が印加されたときに第１トランジスタ素子Ｔｒ１をオン状態とし、閾値電圧Ｖ３以上の電圧が印加されたときに第１トランジスタ素子Ｔｒ１をオフ状態とする切り替え回路２１と、を備える構成を採用することができる。
【００３０】
第１トランジスタ素子Ｔｒ１は、ｐｎｐバイポーラトランジスタであり、コレクタが電力供給経路１３における第１降圧回路１４と第２降圧回路１５の接続点に接続されている。一方、エミッタは、逆流阻止ダイオードＤ３を介して、第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１との接続点に接続されている。すなわち、イグニッション端子１６から第２降圧回路１５を繋ぐバイパス経路２２に第１トランジスタ素子Ｔｒ１が接続されている。
【００３１】
また、第１トランジスタ素子Ｔｒ１のベースは、抵抗Ｒ１を介してグランドに接続されるとともに、抵抗Ｒ２を介してエミッタと接続されている。なお、逆流阻止ダイオードＤ３は、アノードを第１経路１８側（バッテリ１１側）として接続されている。
【００３２】
切り替え回路２１は、第２トランジスタ素子Ｔｒ２としてのｐｎｐバイポーラトランジスタとツェナーダイオードＺＤ、抵抗Ｒ３，Ｒ４を有している。第２トランジスタ素子Ｔｒ２のコレクタは、第１トランジスタ素子Ｔｒ１のベースとグランドとを繋ぐラインにおいて、抵抗Ｒ２の接続点と抵抗Ｒ１との間に接続されている。一方、エミッタは、バイパス経路２２における、抵抗Ｒ２の接続点と逆流阻止ダイオードＤ３の間に接続されている。また、ベースは、ツェナーダイオードＺＤ及び抵抗Ｒ３を介してグランドに接続されるとともに、抵抗Ｒ４を介してエミッタと接続されている。
【００３３】
ツェナーダイオードＺＤのアノードは抵抗Ｒ３を介してグランドに接続されており、カソードは第２トランジスタ素子Ｔｒ２のベースに接続されている。そして、カソード側の電位が所定の電圧以上となると逆方向に動作するようにツェナー電圧が設定（例えば７Ｖ）されている。
【００３４】
なお、図１に示す符号２３は、出力側の端子である。本実施形態では、入力端子１６，１７から出力端子２３までの範囲が車両用電源回路１０となっている。
【００３５】
このように構成された車両用電源回路１０では、以下に示す効果を奏することができる。上記した車両用電源回路１０では、イグニッションスイッチＳＷがオンされたエンジン始動時において、クランキングの高負荷によりバッテリ１１の電圧が瞬間的に第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）及び逆流阻止ダイオードＤ１（又は逆流阻止ダイオードＤ２）の電圧降下分（例えば１Ｖ）の合計よりも低下（例えば５．５Ｖ）すると、第１降圧回路１４は動作しない状態となる。
【００３６】
このときバイパス回路２０では、ツェナーダイオードＺＤのカソード側の電位、すなわちバイパス回路２０への入力電圧、がツェナー電圧よりも低いため、ツェナーダイオードＺＤに逆方向の電流が流れず、抵抗Ｒ４にも電流が流れない。これにより、第２トランジスタ素子Ｔｒ２のベース−エミッタ間に電位差が生じず、第２トランジスタ素子Ｔｒ２はオフ状態（開状態）となる。
【００３７】
本実施形態では、バッテリ１１の電圧が７Ｖ未満、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）よりも低ければ、ツェナーダイオードＺＤが逆方向動作せず、第２トランジスタ素子Ｔｒ２がオフ状態となるようになっている。
【００３８】
第１トランジスタ素子Ｔｒ１は、第２トランジスタ素子Ｔｒ２がオフ状態のため、抵抗Ｒ１を介してグランドに接続されたベースと、逆流阻止ダイオードＤ３を介して、第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１との接続点に接続されたエミッタとの電位差によりオン状態（閉状態）となる。すなわち、逆流阻止ダイオードＤ３及び第１トランジスタ素子Ｔｒ１を介して、バイパス経路２２により、イグニッション端子１６から第２降圧回路１５へ電力が供給される。
【００３９】
このように、バッテリ１１の電圧が７Ｖ未満、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）よりも低ければ、第２トランジスタ素子Ｔｒ２がオフ状態となり、一方第１トランジスタ素子Ｔｒ１はオン状態となって、バイパス経路２２を通じて第２降圧回路１５へ電力が供給される。
【００４０】
一方、バッテリ１１の電圧が第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）及び逆流阻止ダイオードＤ１（又は逆流阻止ダイオードＤ２）の電圧降下分（例えば１Ｖ）の合計よりも高い場合、第１降圧回路１４が動作する。例えば、バッテリ１１の電圧が１５Ｖの場合、第１降圧回路１４は１２Ｖに降圧する。また、バッテリ１１の電圧が８Ｖの場合、第１降圧回路１４は降圧せずに入力電圧をそのまま出力する。
【００４１】
このときバイパス回路２０では、ツェナーダイオードＺＤのカソード側の電位、すなわちバイパス回路２０への入力電圧、がツェナー電圧よりも高いため、ツェナーダイオードＺＤが逆方向動作し、抵抗Ｒ４に電流が流れる。これにより、第２トランジスタ素子Ｔｒ２のベース−エミッタ間に電位差が生じて、第２トランジスタ素子Ｔｒ２にはベース電流（負の値）が流れ、オン状態（閉状態）となる。
【００４２】
本実施形態では、バッテリ１１の電圧が７Ｖ以上、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）以上であれば、第２トランジスタ素子Ｔｒ２がオン状態となるようになっている。
【００４３】
一方、第１トランジスタ素子Ｔｒ１は、第２トランジスタ素子Ｔｒ２がオン状態となるため、ベース−エミッタ間に電位差が生じず、オフ状態（開状態）となる。すなわち、バイパス経路２２は、第１トランジスタ素子Ｔｒ１によって遮断される。
【００４４】
このように、バッテリ１１の電圧が７Ｖ以上、すなわちバイパス回路２０への入力電圧が閾値電圧Ｖ３（７Ｖ）以上であれば、第２トランジスタ素子Ｔｒ２がオン状態となり、一方第１トランジスタ素子Ｔｒ１はオフ状態となって、バイパス経路２２が遮断される。
【００４５】
以上から、本実施形態に係る車両用電源回路１０によれば、バッテリ１１の電圧が第１降圧回路１４の動作保障電圧の最小値Ｖ２よりも低い値（図１に示す構成では、最小値Ｖ２と逆流阻止ダイオードＤ１（Ｄ２）の電圧降下との和よりも低い値）となっても、バイパス回路２０によって、電力を第２降圧回路１５、ひいては処理回路部１２へ供給することができる。これにより、処理回路部１２のＲＡＭのデータを保持させることができる。
【００４６】
なお、本実施形態に係る車両用電源回路１０によれば、処理回路部１２のＲＡＭにデータ保持動作させるためのバッテリ１１の最小電圧は、バイパス回路２０を利用することで、図４に示すように、ＲＡＭがデータ保持動作するのに必要な保障電圧を例えば２Ｖ、第２降圧回路１５の電圧降下を例えば１Ｖ、逆流阻止ダイオードＤ３の電圧降下を例えば１Ｖ、第１トランジスタ素子Ｔｒ１の電圧降下をほぼ０Ｖ（０．１Ｖ程度であり便宜上０Ｖとする）とすると、４Ｖ程度となる。
【００４７】
これに対し、図２に示す比較例１の車両用電源回路１０は、バッテリ１１の電圧が定格１２Ｖであり、降圧回路として第２降圧回路（５Ｖ電源回路）のみを有している。このような構成では、処理回路部１２のＲＡＭにデータ保持動作させるためのバッテリ１１の最小電圧が、図４に示すように、ＲＡＭがデータ保持動作するのに必要な保障電圧を２Ｖ、第２降圧回路１５の電圧降下を１Ｖ、逆流阻止ダイオードＤ１（Ｄ２）の電圧降下を１Ｖとすると、４Ｖとなる。なお、図２に示す比較例１では、本実施形態に係る車両用電源回路１０と関連する要素に同一の符号を付与している。
【００４８】
また、図３に示す比較例２の車両用電源回路１０は、図１に示す構成に対し、バイパス回路２０の無い構成となっている。このような構成では、処理回路部１２のＲＡＭにデータ保持動作させるためのバッテリ１１の最小電圧が、図４に示すように、ＲＡＭがデータ保持動作するのに必要な保障電圧（２Ｖ）と第２降圧回路１５の電圧降下（１Ｖ）の和よりも第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）の方が大きいため、この５Ｖと、逆流阻止ダイオードＤ１（Ｄ２）の電圧降下（１Ｖ）を足した６Ｖとなる。なお、図３に示す比較例２でも、本実施形態に係る車両用電源回路１０と関連する要素に同一の符号を付与している。
【００４９】
この結果からも分かるように、本実施形態に係る車両用電源回路１０によれば、処理回路部１２のＲＡＭにデータ保持動作させることのできるバッテリ１１の最小電圧が、比較例１にて示した１２Ｖ系の車両用電源回路と同等となる。すなわち、２４Ｖ系の車両用電源回路１０において、１２Ｖ系の車両用電源回路とほぼ同じ性能を確保することができる。
【００５０】
また、本実施形態では、バイパス回路２０の閾値電圧Ｖ３を、第１降圧回路１４の動作保障電圧の最小値Ｖ２より高い電圧であって電圧Ｖ１よりも低い電圧の範囲内で設定するので、バイパス回路２０において、高電圧の印加による発熱や、耐圧のための回路構成の複雑化などを抑制することができる。すなわち、バイパス回路２０を簡素化することができる。
【００５１】
また、第１降圧回路１４の動作保障電圧の最小値Ｖ２（５Ｖ）に対して、バイパス回路２０の閾値電圧Ｖ３をＶ２よりも若干高い値（７Ｖ）に設定している。したがって、バッテリ１１の電圧が変動しても、安定して、処理回路部１２に電力を供給することができる。なお、電力供給経路１３とバイパス経路２２とで電位差が生じる場合には、経路上に逆流阻止用のダイオードなどを設ければ良い。
【００５２】
また、本実施形態では、バイパス回路２０が第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１の接続点に接続されている。これにより、イグニッションスイッチＳＷがオフの状態では、切り替え回路２１（バイパス回路２０）に電力が供給されないので、上記した効果を有しつつ、さらに暗電流による損失を抑制することができる。
【００５３】
（変形例１）
図５に示す車両用電源回路１０では、切り替え回路２１として、閾値電圧Ｖ３よりも低い電圧が印加されたときに駆動信号を出力する電源監視ＩＣ２４を備えている。
【００５４】
この電源監視ＩＣは、入力端子が第１経路１８におけるイグニッション端子１６と逆流阻止ダイオードＤ１の間に接続され、出力端子が第１トランジスタ素子Ｔｒ１のべースに接続されている。
【００５５】
そして、閾値電圧Ｖ３を７Ｖとすると、電源監視ＩＣ２４への入力電圧が７Ｖ以上の場合、又は、動作保障電圧の最小値０．７Ｖ未満の場合にはオープン（駆動信号を出力せず）、０．７Ｖ以上７Ｖ未満の場合にはＬｏ信号を駆動信号として第１トランジスタ素子Ｔｒ１のベースに出力するようになっている。
【００５６】
第１トランジスタ素子Ｔｒ１は、ｐｎｐバイポーラトランジスタであり、コレクタが電力供給経路１３における第１降圧回路１４と第２降圧回路１５の接続点に接続されている。一方、エミッタは、電力供給経路１３において、第１経路１８及び第２経路１９の接続点と第１降圧回路１４との間に接続されている。そして、ベースが電源監視ＩＣ２４から駆動信号を受けると、オン動作する（閉状態となる）ようになっている。
【００５７】
このような構成を採用しても、上記実施形態に示した構成（図１）と同様の効果を期待することができる。
【００５８】
（変形例２）
上記実施形態では、電源としてのバッテリ１１と第１降圧回路１４と間に、イグニッションスイッチＳＷ及びイグニッション端子１６を有する第１経路１８と、電源端子１７を有する第２経路１９が並設される例を示した。
【００５９】
しかしながら、第２経路１９を有さず、バッテリ１１と第１降圧回路１４との間に、イグニッションスイッチＳＷ及びイグニッション端子１６が配置された構成においても、上記実施形態に示した構成を採用することができる。
【００６０】
例えば図６に示す車両用電源回路１０では、該回路１０の入力端子として、イグニッション端子１６のみを有しており、バッテリ１１から、イグニッションスイッチＳＷ及びイグニッション端子１６を介して、第１降圧回路１４に電力が供給されるようになっている。
【００６１】
そして、バイパス回路２０が、第１降圧回路１４に対して並列に接続されている。なお、図６に示すバイパス回路２０の構成は、図１に示したものと基本的に同じである。
【００６２】
このような構成を採用しても、上記実施形態に示した構成（図１）と同様の効果を期待することができる。
【００６３】
なお、変形例１（図５）に示す構成のバイパス回路２０を採用することもできる。
【００６４】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６５】
本実施形態では、第１トランジスタ素子Ｔｒ１，第２トランジスタ素子Ｔｒ２として、ｐｎｐバイポーラトランジスタの例を示したが、トランジスタ素子としては上記例に限定されるものではない。例えば、ＭＯＳＦＥＴを採用することもできる。
【００６６】
また、バイパス回路２０の構成も上記例に限定されるものではない。電力供給経路１３において第１降圧回路１４に並列に接続され、上記したＶ２＜Ｖ３＜Ｖ１の関係を満たす電圧Ｖ３をオン・オフの閾値電圧とし、閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされバッテリ１１から供給された電力を第２降圧回路１５に対して供給することができる構成であれば採用することができる。
【００６７】
本実施形態では、電源が自動車のバッテリ１１である例を示したが、上記例に限定されるものではない。さらには、電源電圧も上記例（定格２４Ｖ）に限定されるものではない。
【００６８】
本実施形態では、処理回路部１２がＲＡＭを備える例を示した。しかしながら、ＲＡＭの代わりに計時用のリアルタイムクロックを備える構成、又は、ＲＡＭとともにリアルタイムクロックを備える構成にも適用することができる。リアルタイムクロックの動作保障電圧は、一般的にＲＡＭのデータ保持保障電圧と同程度（２Ｖ程度）である。したがって、上記構成を適用すれば、電源電圧が低下しても、リアルタイムクロックに計時動作をさせることができる。
【符号の説明】
【００６９】
１０・・・車両用電源回路（電源回路）
１１・・・バッテリ（電源）
１２・・・処理回路部
１３・・・電力供給経路
１４・・・第１降圧回路
１５・・・第２降圧回路
１６・・・イグニッション端子
１７・・・電源端子
１８・・・第１経路
１９・・・第２経路
２０・・・バイパス回路
２１・・・切り替え回路
Ｔｒ１・・・第１トランジスタ素子
Ｔｒ２・・・第２トランジスタ素子
ＺＤ・・・ツェナーダイオード
【特許請求の範囲】
【請求項１】
電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備え、
前記２つの降圧回路として、前記電源側に接続され、入力端子に印加された電圧を所定の電圧Ｖ１に降下させて出力端子から出力する第１降圧回路と、前記処理回路部側に接続され、入力端子に印加された電圧を所定の電圧に降下させて出力端子から出力する第２降圧回路とを有する電源回路であって、
前記電力供給経路において前記第１降圧回路に並列に接続されたバイパス回路を備え、
前記バイパス回路は、前記第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって前記電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、前記閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、前記閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされて前記電源から供給された電力を前記第２降圧回路に対して供給することを特徴とする電源回路。
【請求項２】
前記バイパス回路は、第１トランジスタ素子と、前記閾値電圧Ｖ３よりも低い電圧が印加されたときに前記第１トランジスタ素子をオン状態とし、前記閾値電圧Ｖ３以上の電圧が印加されたときに前記第１トランジスタ素子をオフ状態とする切り替え回路と、を備えることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記電源は、自動車に搭載されたバッテリであり、
前記電源に接続された入力端子として、前記電源にイグニッションスイッチを介して接続されたイグニッション端子と、前記電源に直接接続された電源端子とを備え、
前記電力供給経路は、前記電源と前記第１降圧回路との間に、前記イグニッションスイッチ及び前記イグニッション端子を介する第１経路と、前記電源端子を介し、前記第１経路に対して並列接続された第２経路とを有し、
前記第１経路と前記第２経路とは、各端子と両経路における前記第１降圧回路側の接続点との間に前記電源側をアノードとして配置された逆流阻止ダイオードをそれぞれ有し、
前記切り替え回路は、前記第１経路における前記イグニッション端子と前記逆流阻止ダイオードの間に接続されていることを特徴とする請求項２に記載の電源回路。
【請求項４】
前記第１トランジスタ素子は、一端が前記第１経路における前記イグニッション端子と前記逆流阻止ダイオードの間に接続され、他端が前記電力供給経路における前記第１降圧回路及び前記第２降圧回路の間に接続されたバイパス経路上に配置され、
前記切り替え回路は、前記バイパス経路における前記第１トランジスタ素子よりも前記電源側の部位を接続点として、該接続点からグランドまでの間に設けられた第２トランジスタ素子と、前記閾値電圧Ｖ３を規定し、前記第２トランジスタ素子の接続点からグランドまでの間にグランド側をアノードとして配置されたツェナーダイオードとを備えるとともに、前記閾値電圧Ｖ３以上の電圧が前記ツェナーダイオードのカソードに印加されたときに前記ツェナーダイオードが逆方向動作して前記第２トランジスタ素子がオン状態となるように構成され、
前記バイパス回路は、前記第２トランジスタ素子がオフ状態で前記第１トランジスタ素子がオン状態となり、前記第２トランジスタ素子がオン状態で前記第１トランジスタ素子がオフ状態となるように構成されていることを特徴とする請求項３に記載の電源回路。
【請求項５】
前記切り替え回路は、前記閾値電圧Ｖ３よりも低い電圧が印加されたときに駆動信号を出力する電源監視ＩＣを備え、
前記第１トランジスタ素子は、前記電力供給経路において、一端が前記第１経路及び前記第２経路の前記第１降圧回路側の接続点と前記第１降圧回路との間に接続され、他端が前記第１降圧回路と前記第２降圧回路の間に接続されており、前記電源監視ＩＣの駆動信号を受けてオン動作するように構成されていることを特徴とする請求項３に記載の電源回路。
【請求項１】
電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備え、
前記２つの降圧回路として、前記電源側に接続され、入力端子に印加された電圧を所定の電圧Ｖ１に降下させて出力端子から出力する第１降圧回路と、前記処理回路部側に接続され、入力端子に印加された電圧を所定の電圧に降下させて出力端子から出力する第２降圧回路とを有する電源回路であって、
前記電力供給経路において前記第１降圧回路に並列に接続されたバイパス回路を備え、
前記バイパス回路は、前記第１降圧回路の動作保障電圧の最小値Ｖ２より高い電圧であって前記電圧Ｖ１よりも低い電圧Ｖ３をオン・オフの閾値電圧とし、前記閾値電圧Ｖ３以上の電圧が印加された場合にオフ状態とされ、前記閾値電圧Ｖ３よりも低い電圧が印加されたときにオン状態とされて前記電源から供給された電力を前記第２降圧回路に対して供給することを特徴とする電源回路。
【請求項２】
前記バイパス回路は、第１トランジスタ素子と、前記閾値電圧Ｖ３よりも低い電圧が印加されたときに前記第１トランジスタ素子をオン状態とし、前記閾値電圧Ｖ３以上の電圧が印加されたときに前記第１トランジスタ素子をオフ状態とする切り替え回路と、を備えることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記電源は、自動車に搭載されたバッテリであり、
前記電源に接続された入力端子として、前記電源にイグニッションスイッチを介して接続されたイグニッション端子と、前記電源に直接接続された電源端子とを備え、
前記電力供給経路は、前記電源と前記第１降圧回路との間に、前記イグニッションスイッチ及び前記イグニッション端子を介する第１経路と、前記電源端子を介し、前記第１経路に対して並列接続された第２経路とを有し、
前記第１経路と前記第２経路とは、各端子と両経路における前記第１降圧回路側の接続点との間に前記電源側をアノードとして配置された逆流阻止ダイオードをそれぞれ有し、
前記切り替え回路は、前記第１経路における前記イグニッション端子と前記逆流阻止ダイオードの間に接続されていることを特徴とする請求項２に記載の電源回路。
【請求項４】
前記第１トランジスタ素子は、一端が前記第１経路における前記イグニッション端子と前記逆流阻止ダイオードの間に接続され、他端が前記電力供給経路における前記第１降圧回路及び前記第２降圧回路の間に接続されたバイパス経路上に配置され、
前記切り替え回路は、前記バイパス経路における前記第１トランジスタ素子よりも前記電源側の部位を接続点として、該接続点からグランドまでの間に設けられた第２トランジスタ素子と、前記閾値電圧Ｖ３を規定し、前記第２トランジスタ素子の接続点からグランドまでの間にグランド側をアノードとして配置されたツェナーダイオードとを備えるとともに、前記閾値電圧Ｖ３以上の電圧が前記ツェナーダイオードのカソードに印加されたときに前記ツェナーダイオードが逆方向動作して前記第２トランジスタ素子がオン状態となるように構成され、
前記バイパス回路は、前記第２トランジスタ素子がオフ状態で前記第１トランジスタ素子がオン状態となり、前記第２トランジスタ素子がオン状態で前記第１トランジスタ素子がオフ状態となるように構成されていることを特徴とする請求項３に記載の電源回路。
【請求項５】
前記切り替え回路は、前記閾値電圧Ｖ３よりも低い電圧が印加されたときに駆動信号を出力する電源監視ＩＣを備え、
前記第１トランジスタ素子は、前記電力供給経路において、一端が前記第１経路及び前記第２経路の前記第１降圧回路側の接続点と前記第１降圧回路との間に接続され、他端が前記第１降圧回路と前記第２降圧回路の間に接続されており、前記電源監視ＩＣの駆動信号を受けてオン動作するように構成されていることを特徴とする請求項３に記載の電源回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１６６８５３（Ｐ２０１１−１６６８５３Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２３４４９（Ｐ２０１０−２３４４９）
【出願日】平成２２年２月４日（２０１０．２．４）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月４日（２０１０．２．４）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]