静電気試験装置及び静電気試験方法
【課題】電荷発散特性を考慮した静電気試験装置及び同試験方法の提供。
【解決手段】電荷を供給する電源部１０と、該電源部１０と半導体デバイスの端子とを接続する接点Ａを開閉する第１スイッチと、接点Ｂを開閉する第２スイッチとを備え、前記第１スイッチの接点Ａを閉じて電源部１０と半導体デバイスの一方の端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させた後、前記第１スイッチ及び第２スイッチにより両接点Ａ及びＢを任意時間開け、該任意時間経過後に前記第２スイッチの接点Ｂを閉めることにより半導体デバイスに帯電した電荷をグランドと導通させた後、半導体デバイスの特性試験を行う装置。
【解決手段】電荷を供給する電源部１０と、該電源部１０と半導体デバイスの端子とを接続する接点Ａを開閉する第１スイッチと、接点Ｂを開閉する第２スイッチとを備え、前記第１スイッチの接点Ａを閉じて電源部１０と半導体デバイスの一方の端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させた後、前記第１スイッチ及び第２スイッチにより両接点Ａ及びＢを任意時間開け、該任意時間経過後に前記第２スイッチの接点Ｂを閉めることにより半導体デバイスに帯電した電荷をグランドと導通させた後、半導体デバイスの特性試験を行う装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの静電破壊に対する耐性試験を行う静電気試験装置及び静電気試験方法に係り、特に半導体に任意量の静電気の帯電乃至放電を行うことにより半導体デバイスの静電気に対する耐性試験を行うことができる静電気試験装置及び静電気試験方法に関する。
【背景技術】
【０００２】
一般に、半導体製造技術を用いて製造される集積回路素子等の半導体デバイスは、製品出荷に先だって静電気に対する耐性の試験を行う必要があり、この試験装置は、静電気試験装置と呼ばれ、半導体デバイスに対して接点を介して所定値の電圧を印可して静電気（電荷）を帯電させた直後に放電を行い、この後、当該半導体デバイスが正常に動作するか否かの試験を行うものである。
【０００３】
前記半導体デバイスに帯電した電荷を放出するモードであるＣＤＭ（Charged-device Model）における耐性評価は、製品製造工程において重大な評価項目であり、このような静電気耐性の試験技術が記載された文献としては、例えば下記特許文献が挙げられる。
【特許文献１】特開２００３−１２１４８８号公報
【特許文献２】特開２００１−９１５７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来技術による静電気試験装置は、半導体デバイスに対して静電気を帯電させ、この直後に放電を行うものであるが、半導体デバイスは、例えば絶縁材料上に搭載した状態においても僅かながらでも電荷を放出する特性（本明細書では電荷発散特性又は絶縁特性と呼ぶ）があり、実際の製品工程においては、デバイスが帯電してから放電が起こるまでには時間的に間隔があり、帯電の直後に放電を行う耐性試験では実際の半導体デバイスの使用形態を考慮した正確なＣＤＭ耐性評価が行われていないと言う不具合があった。
【０００５】
本発明の目的は、従来技術による不具合を除去することであり、半導体デバイスの搭載条件や時間的経過による電荷発散特性を考慮した静電気試験装置及び静電気試験方法を提供することである。
【課題を解決するための手段】
【０００６】
前記目的を達成するため本発明は、端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う静電気試験装置であって、
前記半導体デバイスを搭載する搭載台と、電荷を供給する電源部と、該電源部と半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、静電気の放電先である電荷授受部とを接続する接点を開閉する第２スイッチと、該第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、該接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷の放電先である電荷授受部へと放電する放電工程とを順次実行することを第１の特徴とする。
【０００７】
また本発明は、前記第１の特徴の静電気試験方法において、前記接点制御部が、前記帯電工程における半導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを第２の特徴とし、前記第１の特徴の静電気試験方法において、前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを第３の特徴とする。
【０００８】
更に本発明は、前記何れかの特徴の静電気試験装置において、前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを第４の特徴とする。
【数３】
【０００９】
また本発明は、電荷を供給する電源部と、該電源部からの電荷を半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、静電気の放電先である電荷授受部とを接続する接点を開閉する第２スイッチと、前記第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、搭載台上に搭載した端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う装置の静電気試験方法であって、
前記接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷をグランドに放電する放電工程とを順次実行することを第５の特徴とする。
【００１０】
また本発明は、前記第５の特徴の静電気試験方法において、前記接点制御部が、前記帯電工程における導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを第６の特徴とし、前記第５の特徴の静電気試験方法において、前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを第７の特徴とする。
【００１１】
更に本発明は、前記何れかの特徴の静電気試験方法において、前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、
前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを第８の特徴とする。
【数４】
【発明の効果】
【００１２】
本発明による静電気試験装置及び試験方法は、前記第１スイッチの端子を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させ、前記第１スイッチ及び第２スイッチの両接点を任意時間開け、該任意時間経過後に第１スイッチの接点を開け且つ第２スイッチの接点を閉めることによって、半導体デバイスの時間的経過による電荷発散特性を考慮した静電気試験を行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明による静電気試験方法を採用した静電気試験装置の一実施形態を図面を用いて詳細に説明する。図１は、本発明の一実施形態による静電気試験装置の概略構成を示す図、図２は該静電気試験装置の動作シーケンスを示す図、図３は本発明の原理を説明するための図、図４は半導体デバイスに帯電した静電電圧の減衰過程を説明するための図、図５は半導体デバイスの絶縁抵抗と静電電圧の減衰時定数を説明するための図、図６は、静電気発散時定数τｄで示される時間を単位時間として示した場合、帯電電位の残留電圧と発散時間との関係を説明するための図である。
＜原理説明＞
【００１４】
まず、本発明による静電試験装置及び方法の原理を説明する。図３は、搭載台上に置かれた半導体デバイス０の一方の端子に電源部１０からの電荷を接点Ｘ及びコンタクトプローブ８介して印可し、次いで接点Ｙを介して半導体デバイス０に帯電した電荷を放電する過程を示すものである。尚、前記半導体デバイス０の端子は、１つであっても複数であっても良い。
【００１５】
本発明による帯電から放電までの工程は、まず、図３（ａ）に示す如く、半導体デバイス０の一方の端子が静電容量Ｃを介して２つの接点ＸＹと接続され、両接点ＸＹを「開」とする工程と、次いで図３（ｂ）に示す如く、接点Ｘのみを「閉」として電源部１０からの電圧を接点Ｘ及び静電容量Ｃを介して半導体デバイス０に印可することにより半導体デバイス０に電荷を帯電させる工程と、図３（ｃ）に示す如く、前記両接点ＸＹ共に「開」の状態を後述する任意時間保つ工程と、図３（ｄ）に示す如く、前記任意時間経過後に接点Ｘのみを「閉」とすることにより半導体デバイスに帯電した電荷を放電する工程とから成る。
【００１６】
ここで従来の帯電乃至放電工程を説明すると、従来の当該工程は、図３（ｂ）の如く半導体デバイス０に静電気を所定値だけ帯電させた状態から、図３（ｄ）の如く接点Ｘを「開」として帯電を中止すると同時に接点Ｙを「閉」として半導体デバイス０に帯電した電荷をグランドに放電する動作に移行するものであり、このために、実際の製品においては時間的経過により半導体デバイス０から電荷発散特性による電荷の放電が生じるにもかかわらず、最大の静電電圧（最大電荷帯電状態）から放電を行っており、実際の製品に半導体デバイスを搭載した状態での正確なＣＤＭ耐性評価が行われていないものであったが、本発明においては、図３（ｃ）の如く、両接点ＸＹを「開」とした状態を任意時間保つことによって、電荷発散特性による電荷の放電が生じた状態から放電を行うことにより、実際の製品の取扱いに近い状態での正確なＣＤＭ耐性評価を行うことができる。
【００１７】
ここで前記電荷発散特性について説明する。まず、前記半導体デバイスと搭載台間の抵抗値をＲ０、搭載台とグランド間の抵抗値をＲ１、半導体デバイスとグランド間の抵抗値をＲ（＝Ｒ０＋Ｒ１）、半導体デバイスの静電容量をＣ、静電気発散時定数をτｄ、帯電電位の残留電位をＶとしたとき、該静電気発散時定数τｄ及び残留電位Ｖは、次式の如く表される。尚、expは指数関数である。
【００１８】
【数５】
【００１９】
ここで前記式（１）と式（２）とを比較すれば明らかな如く、ｔ＝τｄのときに、exp(-1)=0.368となり、時間１Ｘτｄは、帯電した半導体デバイスの残留電位が36.8％になるまでの時間を示し、ここで、静電気発散時定数τｄで示される時間を単位時間として示した場合、帯電電位の残留電圧と発散時間との関係は図６の様に、残留帯電電位Ｖは急激に減衰することが判る。
【００２０】
即ち、帯電過程の直後に放電過程を迎えた場合の放電電圧を１００％とした場合、時間１Ｘτｄ後に前記放電工程を行った場合には残留帯電位Ｖは３６．８％まで抑制され、例えば、７Ｘτｄの（７倍の）時間を設定すれば、その残留帯電圧Ｖは０．１％以下にまで抑制されることが判り、このため帯電過程の直後に放電過程を設け、デバイスのＣＤＭに対する耐力を把握する事に加え帯電過程後から放電過程を迎えるまでの時間（以降、放電待ち時間と呼ぶこともある）に着目した試験方法が肝要である事が理解できる。この理由は、デバイスの製造現場において、静電気帯電を生じさせない事は極めて困難である事は周知の事実であり、このため静電気放電が起こる事を前提とし、そのレベルをいかに小さく抑えデバイスに影響を与えないかが重要であるからである。本発明によれば、その状態に至る最小時間を実際の実験を通して把握する事ができる。即ち、前記半導体デバイスと搭載台間の抵抗値をＲ０と、搭載台とグランド間の抵抗値をＲ１と、静電容量をＣとを半導体デバイスを搭載する実際の製品の取扱いに近い値に設定した状態で静電破壊に対する耐性試験を行うことにより、正確な静電気試験を行うことができる。
【００２１】
この原理に基づく試験結果と前述の式によるシミュレーションの比較を図４及び図５を参照して説明する。まず、図４に示す如く、ｔ＝τｄの条件下において、半導体デバイスの一方の端子に電源部から５Ｖの電圧を印可し、該印加を停止してからの前記端子の静電電圧を非接触式モニターで測定した結果、静電電圧は電源切り離しから１秒後に約１．５Ｖまで減衰し、２秒後には約０．５Ｖまで減衰した測定結果が得られ、前記式（１）によるシミュレーションと略同じ結果を得た。また半導体デバイスの端子からグランド間の絶縁抵抗値と静電電圧の減衰時定数τｄの関係においても、図５に示す如く、実測データと式（２）シミュレーションと略同じ結果を得た。尚、例えば図５中の軸単位の「ＩＥ＋６」とは「１０６」を示し、他の表示も同様である。
＜実施形態の構成説明＞
【００２２】
次に前記原理に基づく本実施形態による静電気試験装置の概略構成を図１を参照して説明する。本静電気試験装置は、図１に示す如く、絶縁材料から成り、半導体デバイス０を搭載するための搭載台１と、該半導体デバイス０に電荷を印可するチャージ電源部１０と、前記半導体デバイス０の特性試験を行うデバイス特性試験部１１と、前記半導体デバイス０の一対の接点と接触するための一対のコンタクトプローブ８及び９と、該コンタクトプローブ８と前記チャージ電源部１０との接続を行う接点Ａと、前記コンタクトプローブ８とデバイス特性試験部１１とを接続する接点Ｂ及びＣと、前記コンタクトプローブ９とデバイス特性試験部１１とを接続する接点Ｄと、前記接点Ａ〜Ｄの開閉又は切り替えを制御する接点制御部２と、該接点制御部２と接点Ｂとの間に配され、接点制御部２からの開閉信号を遅延させるタイマー制御部３と、前記コンタクトプローブ８から接点ＢＣを介した放電電流値を検知するための放電電流検出部１３と、前記放電検出部１３を介した電荷を授受する抵抗体又はコンデンサ等から成る電荷授受部１４と、前記コンタクトプローブ８の静電電圧を非接触で検出するための非接触式静電電圧モニター１２とから構成され、本静電気試験装置は上位制御部１５に接続されている。尚、本実施形態においては、接点制御部２からの開閉信号をタイマー制御部３により遅延させることにより後述のシーケンス動作を行うものであるが、タイマー制御部を設けずに接点制御部自体が接点Ｂに対する後述のシーケンス動作を制御するように構成しても良い。
【００２３】
前記接点Ａは、開閉によりコンタクトプローブ８とチャージ電源部１０との接続をオン／オフする第１スイッチに相当し、接点Ｂは、開閉によりコンタクトプローブ８と接点Ｃとの接続をオン／オフする第２スイッチに相当し、接点Ｄは、開閉によりコンタクトプローブ９と接点Ｄとの接続をオン／オフする第３スイッチに相当し、接点Ｃは、３端子を有し、接点Ｂを前記放電電流検出部１３又はデバイス特性試験部１１に接続する切り替え第４スイッチに相当する。また授受電荷授受部１４は、用途によって抵抗体又はコンデンサ等が選択され、例えば抵抗体の場合は半導体デバイスから表面処理された金属への放電試験を疑似する際に使用され、コンデンサは半導体デバイス同士の衝突（接触）を疑似した放電試験の際に使用され、グランドも含むものである。更に前記搭載台も、用途によって絶縁材料又は想定される半導体デバイスが置かれる材料を疑似した所定の伝導率をもつ材料により構成するのが望ましい。
＜実施形態の動作説明＞
【００２４】
この様に構成された静電気試験装置は、上位制御部１５が図２及び下記に示すシーケンス動作を行うことにより半導体デバイスの静電試験を行うように動作する。
(1)シーケンスＮｏ１：
接点制御部２により接点Ａを「開」／接点Ｂを「開」／接点Ｃを「経路ａ」側／接点Ｄを「開」とし、電源部１０をオフした状態において非帯電状態の半導体デバイス０を半導体デバイス台１に載置する。
(2)シーケンスＮｏ２：
電源部１０のオフ状態を保ち、接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ａ」側／接点Ｄを「閉」とすることにより、コンタクトプローブ８及び９とデバイス特性試験部１１とを接続し、デバイス特性試験部１１により半導体デバイス０の初期特性の試験を行う。この初期特性とは、抵抗値やインピーダンス特性その他の電気的特性の試験である。
(3)シーケンスＮｏ３：
接点制御部２により接点Ａを「閉」／接点Ｂを「開」／接点Ｃを「経路ｂ」側／接点Ｄを「開」とし、電源部１０をオンすることにより、チャージ電源部１０からの電荷（電圧）を接点Ａを介してコンタクトプローブ８に印可し、半導体デバイス０に静電気を帯電させる。
【００２５】
(4)シーケンスＮｏ４：
接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ｂ」／接点Ｄを「開」とし、電源部１０をオフすることにより、半導体デバイス０を、帯電又は放電を行わない放置状態とし、この放置状態を任意時間（放電待ち時間）維持する。
(5)シーケンスＮｏ５：
前記任意時間経過後、接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ｂ」／接点Ｄを「開」とすることにより、コンタクトプローブ８を接点Ｂ及びＣを介してグランド接続し、半導体デバイス０に帯電した電荷を放電を行う。
(6)シーケンスＮｏ６：
前記放電後、接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ａ」／接点Ｄを「閉」とすることにより、コンタクトプローブ８及び９とデバイス特性試験部１１とを接続し、デバイス特性試験部１１により半導体デバイス０に対する帯放電後の特性の試験を行う。
【００２６】
前記実施形態における前記シーケンスＮｏ３による帯電量とシーケンスＮｏ４による放置時間の制御は、例えば、帯電量（印加電圧）を一定とし且つ放電時間を変化させる手法と、放電時間を一定とし且つ帯電電圧を変化させる手法とがあり、これら帯電量や放置時間は、半導体デバイスが実装される実際の条件（抵抗値Ｒ０及びＲ１、静電容量Ｃ）を想定し、前述の式を用いて決定することができる。例えば、実装する回路的条件が［ｔ＝τｄ］の場合、この条件に適した試験装置の搭載台−グランド間の抵抗値や、半導体デバイスの端子に対する静電容量を設定し、且つ式（１）で得た時間を放電待ち時間として設定することによって、正確な静電試験を行うことができる。
【００２７】
この様に本実施形態による静電気試験装置は、試験対象である半導体デバイス０の初期の電気的特性の試験を行う工程と、半導体デバイスに電荷を印可する工程と、電荷を印可した半導体デバイスを所定時間放置する工程と、該半導体デバイスから電荷を放電する工程と、該放電した半導体デバイスの帯放電後の電気的特性を試験する工程とを実行し、前記初期の電気的特性と帯放電後の電気的特性とを比較することにより、前記半導体デバイスと搭載台間の抵抗値をＲ０と、搭載台とグランド間の抵抗値をＲ１と、静電容量をＣとを半導体デバイスを搭載する実際の製品の取扱いに近い値に設定した状態で静電破壊に対する耐性試験を行うことができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態による静電気試験装置の概略構成を示す図。
【図２】本実施形態による静電気試験装置の動作シーケンスを示す図。
【図３】本発明の原理を説明するための図。
【図４】帯電した静電電圧の減衰過程を説明するための図。
【図５】半導体デバイスの絶縁抵抗と静電電圧の減衰時定数を説明するための図。
【図６】静電気発散時定数と残留電圧との関係を説明するための図。
【符号の説明】
【００２９】
０：半導体デバイス、１：半導体デバイス搭載台、２：接点制御部、３：タイマー制御部、８及び９：コンタクトプローブ、１０：チャージ電源部、１１：デバイス特性試験部、１２：非接触式静電電圧モニター、１３：放電電流検出部、１４：電荷授受部、１５：上位制御部。
【技術分野】
【０００１】
本発明は、半導体デバイスの静電破壊に対する耐性試験を行う静電気試験装置及び静電気試験方法に係り、特に半導体に任意量の静電気の帯電乃至放電を行うことにより半導体デバイスの静電気に対する耐性試験を行うことができる静電気試験装置及び静電気試験方法に関する。
【背景技術】
【０００２】
一般に、半導体製造技術を用いて製造される集積回路素子等の半導体デバイスは、製品出荷に先だって静電気に対する耐性の試験を行う必要があり、この試験装置は、静電気試験装置と呼ばれ、半導体デバイスに対して接点を介して所定値の電圧を印可して静電気（電荷）を帯電させた直後に放電を行い、この後、当該半導体デバイスが正常に動作するか否かの試験を行うものである。
【０００３】
前記半導体デバイスに帯電した電荷を放出するモードであるＣＤＭ（Charged-device Model）における耐性評価は、製品製造工程において重大な評価項目であり、このような静電気耐性の試験技術が記載された文献としては、例えば下記特許文献が挙げられる。
【特許文献１】特開２００３−１２１４８８号公報
【特許文献２】特開２００１−９１５７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来技術による静電気試験装置は、半導体デバイスに対して静電気を帯電させ、この直後に放電を行うものであるが、半導体デバイスは、例えば絶縁材料上に搭載した状態においても僅かながらでも電荷を放出する特性（本明細書では電荷発散特性又は絶縁特性と呼ぶ）があり、実際の製品工程においては、デバイスが帯電してから放電が起こるまでには時間的に間隔があり、帯電の直後に放電を行う耐性試験では実際の半導体デバイスの使用形態を考慮した正確なＣＤＭ耐性評価が行われていないと言う不具合があった。
【０００５】
本発明の目的は、従来技術による不具合を除去することであり、半導体デバイスの搭載条件や時間的経過による電荷発散特性を考慮した静電気試験装置及び静電気試験方法を提供することである。
【課題を解決するための手段】
【０００６】
前記目的を達成するため本発明は、端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う静電気試験装置であって、
前記半導体デバイスを搭載する搭載台と、電荷を供給する電源部と、該電源部と半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、静電気の放電先である電荷授受部とを接続する接点を開閉する第２スイッチと、該第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、該接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷の放電先である電荷授受部へと放電する放電工程とを順次実行することを第１の特徴とする。
【０００７】
また本発明は、前記第１の特徴の静電気試験方法において、前記接点制御部が、前記帯電工程における半導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを第２の特徴とし、前記第１の特徴の静電気試験方法において、前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを第３の特徴とする。
【０００８】
更に本発明は、前記何れかの特徴の静電気試験装置において、前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを第４の特徴とする。
【数３】
【０００９】
また本発明は、電荷を供給する電源部と、該電源部からの電荷を半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、静電気の放電先である電荷授受部とを接続する接点を開閉する第２スイッチと、前記第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、搭載台上に搭載した端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う装置の静電気試験方法であって、
前記接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷をグランドに放電する放電工程とを順次実行することを第５の特徴とする。
【００１０】
また本発明は、前記第５の特徴の静電気試験方法において、前記接点制御部が、前記帯電工程における導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを第６の特徴とし、前記第５の特徴の静電気試験方法において、前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを第７の特徴とする。
【００１１】
更に本発明は、前記何れかの特徴の静電気試験方法において、前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、
前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを第８の特徴とする。
【数４】
【発明の効果】
【００１２】
本発明による静電気試験装置及び試験方法は、前記第１スイッチの端子を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させ、前記第１スイッチ及び第２スイッチの両接点を任意時間開け、該任意時間経過後に第１スイッチの接点を開け且つ第２スイッチの接点を閉めることによって、半導体デバイスの時間的経過による電荷発散特性を考慮した静電気試験を行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明による静電気試験方法を採用した静電気試験装置の一実施形態を図面を用いて詳細に説明する。図１は、本発明の一実施形態による静電気試験装置の概略構成を示す図、図２は該静電気試験装置の動作シーケンスを示す図、図３は本発明の原理を説明するための図、図４は半導体デバイスに帯電した静電電圧の減衰過程を説明するための図、図５は半導体デバイスの絶縁抵抗と静電電圧の減衰時定数を説明するための図、図６は、静電気発散時定数τｄで示される時間を単位時間として示した場合、帯電電位の残留電圧と発散時間との関係を説明するための図である。
＜原理説明＞
【００１４】
まず、本発明による静電試験装置及び方法の原理を説明する。図３は、搭載台上に置かれた半導体デバイス０の一方の端子に電源部１０からの電荷を接点Ｘ及びコンタクトプローブ８介して印可し、次いで接点Ｙを介して半導体デバイス０に帯電した電荷を放電する過程を示すものである。尚、前記半導体デバイス０の端子は、１つであっても複数であっても良い。
【００１５】
本発明による帯電から放電までの工程は、まず、図３（ａ）に示す如く、半導体デバイス０の一方の端子が静電容量Ｃを介して２つの接点ＸＹと接続され、両接点ＸＹを「開」とする工程と、次いで図３（ｂ）に示す如く、接点Ｘのみを「閉」として電源部１０からの電圧を接点Ｘ及び静電容量Ｃを介して半導体デバイス０に印可することにより半導体デバイス０に電荷を帯電させる工程と、図３（ｃ）に示す如く、前記両接点ＸＹ共に「開」の状態を後述する任意時間保つ工程と、図３（ｄ）に示す如く、前記任意時間経過後に接点Ｘのみを「閉」とすることにより半導体デバイスに帯電した電荷を放電する工程とから成る。
【００１６】
ここで従来の帯電乃至放電工程を説明すると、従来の当該工程は、図３（ｂ）の如く半導体デバイス０に静電気を所定値だけ帯電させた状態から、図３（ｄ）の如く接点Ｘを「開」として帯電を中止すると同時に接点Ｙを「閉」として半導体デバイス０に帯電した電荷をグランドに放電する動作に移行するものであり、このために、実際の製品においては時間的経過により半導体デバイス０から電荷発散特性による電荷の放電が生じるにもかかわらず、最大の静電電圧（最大電荷帯電状態）から放電を行っており、実際の製品に半導体デバイスを搭載した状態での正確なＣＤＭ耐性評価が行われていないものであったが、本発明においては、図３（ｃ）の如く、両接点ＸＹを「開」とした状態を任意時間保つことによって、電荷発散特性による電荷の放電が生じた状態から放電を行うことにより、実際の製品の取扱いに近い状態での正確なＣＤＭ耐性評価を行うことができる。
【００１７】
ここで前記電荷発散特性について説明する。まず、前記半導体デバイスと搭載台間の抵抗値をＲ０、搭載台とグランド間の抵抗値をＲ１、半導体デバイスとグランド間の抵抗値をＲ（＝Ｒ０＋Ｒ１）、半導体デバイスの静電容量をＣ、静電気発散時定数をτｄ、帯電電位の残留電位をＶとしたとき、該静電気発散時定数τｄ及び残留電位Ｖは、次式の如く表される。尚、expは指数関数である。
【００１８】
【数５】
【００１９】
ここで前記式（１）と式（２）とを比較すれば明らかな如く、ｔ＝τｄのときに、exp(-1)=0.368となり、時間１Ｘτｄは、帯電した半導体デバイスの残留電位が36.8％になるまでの時間を示し、ここで、静電気発散時定数τｄで示される時間を単位時間として示した場合、帯電電位の残留電圧と発散時間との関係は図６の様に、残留帯電電位Ｖは急激に減衰することが判る。
【００２０】
即ち、帯電過程の直後に放電過程を迎えた場合の放電電圧を１００％とした場合、時間１Ｘτｄ後に前記放電工程を行った場合には残留帯電位Ｖは３６．８％まで抑制され、例えば、７Ｘτｄの（７倍の）時間を設定すれば、その残留帯電圧Ｖは０．１％以下にまで抑制されることが判り、このため帯電過程の直後に放電過程を設け、デバイスのＣＤＭに対する耐力を把握する事に加え帯電過程後から放電過程を迎えるまでの時間（以降、放電待ち時間と呼ぶこともある）に着目した試験方法が肝要である事が理解できる。この理由は、デバイスの製造現場において、静電気帯電を生じさせない事は極めて困難である事は周知の事実であり、このため静電気放電が起こる事を前提とし、そのレベルをいかに小さく抑えデバイスに影響を与えないかが重要であるからである。本発明によれば、その状態に至る最小時間を実際の実験を通して把握する事ができる。即ち、前記半導体デバイスと搭載台間の抵抗値をＲ０と、搭載台とグランド間の抵抗値をＲ１と、静電容量をＣとを半導体デバイスを搭載する実際の製品の取扱いに近い値に設定した状態で静電破壊に対する耐性試験を行うことにより、正確な静電気試験を行うことができる。
【００２１】
この原理に基づく試験結果と前述の式によるシミュレーションの比較を図４及び図５を参照して説明する。まず、図４に示す如く、ｔ＝τｄの条件下において、半導体デバイスの一方の端子に電源部から５Ｖの電圧を印可し、該印加を停止してからの前記端子の静電電圧を非接触式モニターで測定した結果、静電電圧は電源切り離しから１秒後に約１．５Ｖまで減衰し、２秒後には約０．５Ｖまで減衰した測定結果が得られ、前記式（１）によるシミュレーションと略同じ結果を得た。また半導体デバイスの端子からグランド間の絶縁抵抗値と静電電圧の減衰時定数τｄの関係においても、図５に示す如く、実測データと式（２）シミュレーションと略同じ結果を得た。尚、例えば図５中の軸単位の「ＩＥ＋６」とは「１０６」を示し、他の表示も同様である。
＜実施形態の構成説明＞
【００２２】
次に前記原理に基づく本実施形態による静電気試験装置の概略構成を図１を参照して説明する。本静電気試験装置は、図１に示す如く、絶縁材料から成り、半導体デバイス０を搭載するための搭載台１と、該半導体デバイス０に電荷を印可するチャージ電源部１０と、前記半導体デバイス０の特性試験を行うデバイス特性試験部１１と、前記半導体デバイス０の一対の接点と接触するための一対のコンタクトプローブ８及び９と、該コンタクトプローブ８と前記チャージ電源部１０との接続を行う接点Ａと、前記コンタクトプローブ８とデバイス特性試験部１１とを接続する接点Ｂ及びＣと、前記コンタクトプローブ９とデバイス特性試験部１１とを接続する接点Ｄと、前記接点Ａ〜Ｄの開閉又は切り替えを制御する接点制御部２と、該接点制御部２と接点Ｂとの間に配され、接点制御部２からの開閉信号を遅延させるタイマー制御部３と、前記コンタクトプローブ８から接点ＢＣを介した放電電流値を検知するための放電電流検出部１３と、前記放電検出部１３を介した電荷を授受する抵抗体又はコンデンサ等から成る電荷授受部１４と、前記コンタクトプローブ８の静電電圧を非接触で検出するための非接触式静電電圧モニター１２とから構成され、本静電気試験装置は上位制御部１５に接続されている。尚、本実施形態においては、接点制御部２からの開閉信号をタイマー制御部３により遅延させることにより後述のシーケンス動作を行うものであるが、タイマー制御部を設けずに接点制御部自体が接点Ｂに対する後述のシーケンス動作を制御するように構成しても良い。
【００２３】
前記接点Ａは、開閉によりコンタクトプローブ８とチャージ電源部１０との接続をオン／オフする第１スイッチに相当し、接点Ｂは、開閉によりコンタクトプローブ８と接点Ｃとの接続をオン／オフする第２スイッチに相当し、接点Ｄは、開閉によりコンタクトプローブ９と接点Ｄとの接続をオン／オフする第３スイッチに相当し、接点Ｃは、３端子を有し、接点Ｂを前記放電電流検出部１３又はデバイス特性試験部１１に接続する切り替え第４スイッチに相当する。また授受電荷授受部１４は、用途によって抵抗体又はコンデンサ等が選択され、例えば抵抗体の場合は半導体デバイスから表面処理された金属への放電試験を疑似する際に使用され、コンデンサは半導体デバイス同士の衝突（接触）を疑似した放電試験の際に使用され、グランドも含むものである。更に前記搭載台も、用途によって絶縁材料又は想定される半導体デバイスが置かれる材料を疑似した所定の伝導率をもつ材料により構成するのが望ましい。
＜実施形態の動作説明＞
【００２４】
この様に構成された静電気試験装置は、上位制御部１５が図２及び下記に示すシーケンス動作を行うことにより半導体デバイスの静電試験を行うように動作する。
(1)シーケンスＮｏ１：
接点制御部２により接点Ａを「開」／接点Ｂを「開」／接点Ｃを「経路ａ」側／接点Ｄを「開」とし、電源部１０をオフした状態において非帯電状態の半導体デバイス０を半導体デバイス台１に載置する。
(2)シーケンスＮｏ２：
電源部１０のオフ状態を保ち、接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ａ」側／接点Ｄを「閉」とすることにより、コンタクトプローブ８及び９とデバイス特性試験部１１とを接続し、デバイス特性試験部１１により半導体デバイス０の初期特性の試験を行う。この初期特性とは、抵抗値やインピーダンス特性その他の電気的特性の試験である。
(3)シーケンスＮｏ３：
接点制御部２により接点Ａを「閉」／接点Ｂを「開」／接点Ｃを「経路ｂ」側／接点Ｄを「開」とし、電源部１０をオンすることにより、チャージ電源部１０からの電荷（電圧）を接点Ａを介してコンタクトプローブ８に印可し、半導体デバイス０に静電気を帯電させる。
【００２５】
(4)シーケンスＮｏ４：
接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ｂ」／接点Ｄを「開」とし、電源部１０をオフすることにより、半導体デバイス０を、帯電又は放電を行わない放置状態とし、この放置状態を任意時間（放電待ち時間）維持する。
(5)シーケンスＮｏ５：
前記任意時間経過後、接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ｂ」／接点Ｄを「開」とすることにより、コンタクトプローブ８を接点Ｂ及びＣを介してグランド接続し、半導体デバイス０に帯電した電荷を放電を行う。
(6)シーケンスＮｏ６：
前記放電後、接点制御部２により接点Ａを「開」／接点Ｂを「閉」／接点Ｃを「経路ａ」／接点Ｄを「閉」とすることにより、コンタクトプローブ８及び９とデバイス特性試験部１１とを接続し、デバイス特性試験部１１により半導体デバイス０に対する帯放電後の特性の試験を行う。
【００２６】
前記実施形態における前記シーケンスＮｏ３による帯電量とシーケンスＮｏ４による放置時間の制御は、例えば、帯電量（印加電圧）を一定とし且つ放電時間を変化させる手法と、放電時間を一定とし且つ帯電電圧を変化させる手法とがあり、これら帯電量や放置時間は、半導体デバイスが実装される実際の条件（抵抗値Ｒ０及びＲ１、静電容量Ｃ）を想定し、前述の式を用いて決定することができる。例えば、実装する回路的条件が［ｔ＝τｄ］の場合、この条件に適した試験装置の搭載台−グランド間の抵抗値や、半導体デバイスの端子に対する静電容量を設定し、且つ式（１）で得た時間を放電待ち時間として設定することによって、正確な静電試験を行うことができる。
【００２７】
この様に本実施形態による静電気試験装置は、試験対象である半導体デバイス０の初期の電気的特性の試験を行う工程と、半導体デバイスに電荷を印可する工程と、電荷を印可した半導体デバイスを所定時間放置する工程と、該半導体デバイスから電荷を放電する工程と、該放電した半導体デバイスの帯放電後の電気的特性を試験する工程とを実行し、前記初期の電気的特性と帯放電後の電気的特性とを比較することにより、前記半導体デバイスと搭載台間の抵抗値をＲ０と、搭載台とグランド間の抵抗値をＲ１と、静電容量をＣとを半導体デバイスを搭載する実際の製品の取扱いに近い値に設定した状態で静電破壊に対する耐性試験を行うことができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態による静電気試験装置の概略構成を示す図。
【図２】本実施形態による静電気試験装置の動作シーケンスを示す図。
【図３】本発明の原理を説明するための図。
【図４】帯電した静電電圧の減衰過程を説明するための図。
【図５】半導体デバイスの絶縁抵抗と静電電圧の減衰時定数を説明するための図。
【図６】静電気発散時定数と残留電圧との関係を説明するための図。
【符号の説明】
【００２９】
０：半導体デバイス、１：半導体デバイス搭載台、２：接点制御部、３：タイマー制御部、８及び９：コンタクトプローブ、１０：チャージ電源部、１１：デバイス特性試験部、１２：非接触式静電電圧モニター、１３：放電電流検出部、１４：電荷授受部、１５：上位制御部。
【特許請求の範囲】
【請求項１】
端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う静電気試験装置であって、
前記半導体デバイスを搭載する搭載台と、電荷を供給する電源部と、該電源部と半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、前記半導体デバイスの端子とグランドとを接続する接点を開閉する第２スイッチと、該第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、該接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷の放電先である電荷授受部に放電する放電工程とを順次実行することを特徴とする静電気試験装置。
【請求項２】
前記接点制御部が、前記帯電工程における半導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを特徴とする請求項１記載の静電気試験装置。
【請求項３】
前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを特徴とする請求項１記載の静電気試験装置。
【請求項４】
前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを特徴とする請求項１乃至３何れかに記載の静電気試験装置。
【数１】
【請求項５】
電荷を供給する電源部と、該電源部からの電荷を半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、前記の端子とグランドとを接続する接点を開閉する第２スイッチと、前記第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、搭載台上に搭載した端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う装置の静電気試験方法であって、
前記接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷の放電先である電荷授受部に放電する放電工程とを順次実行することを特徴とする静電気試験方法。
【請求項６】
前記接点制御部が、前記帯電工程における導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを特徴とする請求項５記載の静電気試験方法。
【請求項７】
前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを特徴とする請求項１記載の静電気試験方法。
【請求項８】
前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを特徴とする請求項５乃至７何れかに記載の静電気試験方法。
【数２】
【請求項１】
端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う静電気試験装置であって、
前記半導体デバイスを搭載する搭載台と、電荷を供給する電源部と、該電源部と半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、前記半導体デバイスの端子とグランドとを接続する接点を開閉する第２スイッチと、該第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、該接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷の放電先である電荷授受部に放電する放電工程とを順次実行することを特徴とする静電気試験装置。
【請求項２】
前記接点制御部が、前記帯電工程における半導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを特徴とする請求項１記載の静電気試験装置。
【請求項３】
前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを特徴とする請求項１記載の静電気試験装置。
【請求項４】
前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを特徴とする請求項１乃至３何れかに記載の静電気試験装置。
【数１】
【請求項５】
電荷を供給する電源部と、該電源部からの電荷を半導体デバイスの端子とを接続する接点を開閉する第１スイッチと、前記の端子とグランドとを接続する接点を開閉する第２スイッチと、前記第１及び第２スイッチの接点の開閉を制御する接点制御部とを備え、搭載台上に搭載した端子を有する半導体デバイスに電荷を帯電させ、該電荷を放電したときの耐性試験を行う装置の静電気試験方法であって、
前記接点制御部が、前記第１スイッチの接点を閉じて電源部と半導体デバイスの端子とを導通することにより該半導体デバイスに任意量の電荷を帯電させる帯電工程と、前記第１スイッチ及び第２スイッチにより両接点を任意時間開けて放置する放置工程と、前記所定時間経過後に前記第２スイッチの接点を閉めることにより半導体デバイスに帯電した電荷の放電先である電荷授受部に放電する放電工程とを順次実行することを特徴とする静電気試験方法。
【請求項６】
前記接点制御部が、前記帯電工程における導体デバイスに帯電する電荷の任意量を一定値とし、前記放置工程における電荷の放電を行う任意時間を変化させることを特徴とする請求項５記載の静電気試験方法。
【請求項７】
前記接点制御部が、前記放置工程における電荷の放電を行う任意時間を一定時間とし、前記帯電工程における導体デバイスに帯電する電荷の任意量を変化させることを特徴とする請求項１記載の静電気試験方法。
【請求項８】
前記半導体デバイスの端子から搭載台を介した接地までの抵抗値をＲ、半導体デバイスの静電容量をＣ、前記電源部から印可する電荷の電圧をＶとしたとき、電荷を発散する静電気時定数τｄ及び残留電位Ｖが、次式で表されることを特徴とする請求項５乃至７何れかに記載の静電気試験方法。
【数２】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−５７９８４（Ｐ２００８−５７９８４Ａ）
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願番号】特願２００６−２３１６０７（Ｐ２００６−２３１６０７）
【出願日】平成１８年８月２９日（２００６．８．２９）
【出願人】（０００２３３０３３）日立コンピュータ機器株式会社 (253)
【Ｆターム（参考）】
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願日】平成１８年８月２９日（２００６．８．２９）
【出願人】（０００２３３０３３）日立コンピュータ機器株式会社 (253)
【Ｆターム（参考）】
[ Back to top ]